JP2009156580A - Input capacitance measuring circuit - Google Patents

Input capacitance measuring circuit Download PDF

Info

Publication number
JP2009156580A
JP2009156580A JP2007331397A JP2007331397A JP2009156580A JP 2009156580 A JP2009156580 A JP 2009156580A JP 2007331397 A JP2007331397 A JP 2007331397A JP 2007331397 A JP2007331397 A JP 2007331397A JP 2009156580 A JP2009156580 A JP 2009156580A
Authority
JP
Japan
Prior art keywords
input
input capacitance
pin electronics
unit
capacitance measuring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007331397A
Other languages
Japanese (ja)
Inventor
Kenichi Hino
賢一 日野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2007331397A priority Critical patent/JP2009156580A/en
Publication of JP2009156580A publication Critical patent/JP2009156580A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an input capacitance measuring circuit which is capable of measuring at a high speed an input capacitance to a pin electronics part from a probe card of a semiconductor testing device. <P>SOLUTION: The input capacitance measuring circuit measures the input capacitance to the pin electronics part 201 from a device interface part to which DUT is connected directly. The circuit has a waveform generating part 110 which is provided in the device interface part and outputs a square wave signal through the medium of a known output resistance 8, and a capacitance measuring part 12 which is provided in the pin electronics part 201 and measures the input capacitance, based on an input signal waveform of the pin electronics part 201 on which an output signal of the waveform generating part 110 is impressed. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、LSIテスタなどの半導体試験装置において、プローブカードやパフォーマンスボードなどと接続されたピンエレクトロニクス部の入力容量を測定する入力容量測定回路に関する。   The present invention relates to an input capacitance measurement circuit that measures the input capacitance of a pin electronics unit connected to a probe card, a performance board, or the like in a semiconductor test apparatus such as an LSI tester.

一般に、半導体試験装置は、被試験対象(以下「DUT」と記す)であるIC、LSI等に試験信号を与え、DUTの出力を測定して、DUTの良否の判定を行なう。このような半導体試験装置は、一般にテストヘッド、パフォーマンスボードを具備し、テストヘッドからパフォーマンスボードを介してDUTと半導体試験装置が電気的に接続される。   In general, a semiconductor test apparatus gives a test signal to an IC, LSI, or the like, which is an object to be tested (hereinafter referred to as “DUT”), measures the output of the DUT, and determines whether the DUT is good or bad. Such a semiconductor test apparatus generally includes a test head and a performance board, and the DUT and the semiconductor test apparatus are electrically connected from the test head via the performance board.

すなわち、パッケージ化されたDUTを試験する場合には、パフォーマンスボード上にICソケットが用意され、このICソケットにDUTを装着してDUTを半導体試験装置に接続し、試験が行なわれる。
これに対し、製造工程上にあるウエハの段階で試験を行なう半導体試験装置の場合には、パフォーマンスボードにコンタクトリングと呼ばれる接続具が搭載され、この接続具を介してプローブカードに接続され、DUTと電気的に接続される。
That is, when testing a packaged DUT, an IC socket is prepared on the performance board, the DUT is mounted on the IC socket, the DUT is connected to a semiconductor test apparatus, and the test is performed.
On the other hand, in the case of a semiconductor test apparatus that performs tests at the wafer stage in the manufacturing process, a connection tool called a contact ring is mounted on the performance board, and connected to the probe card via this connection tool. And electrically connected.

プローブカードはDUT(ウエハ)と接続する針を実装したカードである。標準仕様やオプション仕様でDUTにどれだけの容量が負荷されて、実テストがなされているかを確認するため、このプローブカードからピンエレクトロニクス部への入力容量を測定する必要がある。 The probe card is a card on which a needle connected to a DUT (wafer) is mounted. It is necessary to measure the input capacity from this probe card to the pin electronics unit in order to confirm how much capacity is loaded on the DUT in the standard specifications and optional specifications and the actual test is performed.

図4は、LSIテスタのプローブカードからピンエレクトロニクス部への入力容量を測定する従来の入力容量測定回路を示すブロック図である。 FIG. 4 is a block diagram showing a conventional input capacitance measuring circuit for measuring the input capacitance from the probe card of the LSI tester to the pin electronics section.

プローブカード100は針を介して図示しないDUT(ウエハ)と接続される。テストヘッド400内のピンエレクトロニクス部200は、入力部にプローブカード100の出力端子が接続具を介して接続される。入力容量測定回路300はLCRメータ、インピーダンスアナライザ等からなり、ピンエレクトロニクス部200の入力容量を測定する。 The probe card 100 is connected to a DUT (wafer) (not shown) via a needle. In the pin electronics unit 200 in the test head 400, the output terminal of the probe card 100 is connected to the input unit via a connector. The input capacitance measuring circuit 300 includes an LCR meter, an impedance analyzer, etc., and measures the input capacitance of the pin electronics unit 200.

図4の回路の動作を以下に説明する。DUTの試験モードでは、DUTから出力される信号はプローブカード100を介してピンエレクトロニクス部200に伝えられ、ピンエレクトロニクス部200においてDUTの評価、判定が行われる。 The operation of the circuit of FIG. 4 will be described below. In the DUT test mode, a signal output from the DUT is transmitted to the pin electronics unit 200 via the probe card 100, and the DUT is evaluated and determined in the pin electronics unit 200.

ピンエレクトロニクス部200の入力容量を測定するときは、ピンエレクトロニクス部200の入力端子は入力容量測定回路300の出力端子に接続される。
入力容量測定回路300からピンエレクトロニクス部200に正弦波信号が印加され、入力波形の位相のずれに基づいてピンエレクトロニクス部200の入力容量が測定される。
When measuring the input capacitance of the pin electronics unit 200, the input terminal of the pin electronics unit 200 is connected to the output terminal of the input capacitance measurement circuit 300.
A sine wave signal is applied from the input capacitance measurement circuit 300 to the pin electronics unit 200, and the input capacitance of the pin electronics unit 200 is measured based on the phase shift of the input waveform.

入力容量測定回路に関連する先行技術文献としては次のようなものがある。   Prior art documents related to the input capacitance measuring circuit include the following.

特開平07−146335号公報Japanese Patent Laid-Open No. 07-146335

しかし、従来の方法では、LCRメータやインピーダンスアナライザを用いて、ピン毎に手作業で測定するため、多数のピンを有するLSIテスタなどの容量測定には膨大な時間を要してしまう。また、LSIテスタの機能強化などで、ピンエレクトロニクス部の構成が変わってしまったときなどにも、再度全ピンについてデータを取得し直さなければならない。   However, in the conventional method, since measurement is performed manually for each pin using an LCR meter or an impedance analyzer, it takes a long time to measure the capacity of an LSI tester having a large number of pins. In addition, when the configuration of the pin electronics section is changed due to the enhancement of the function of the LSI tester, data must be acquired again for all pins.

本発明はこのような課題を解決しようとするもので、半導体試験装置のプローブカード等からなる、デバイスインタフェース部からピンエレクトロニクス部への入力容量を高速で測定することのできる入力容量測定回路を提供することを目的とする。   The present invention is intended to solve such a problem, and provides an input capacitance measuring circuit that can measure the input capacitance from the device interface unit to the pin electronics unit at high speed, which includes a probe card of a semiconductor test apparatus or the like. The purpose is to do.

このような課題を達成するために、本発明のうち請求項1記載の発明は、
DUTが直接接続されるデバイスインタフェース部からピンエレクトロニクス部への入力容量を測定する入力容量測定回路において、
前記デバイスインタフェース部に設けられ、既知の出力抵抗を介して方形波信号を出力する波形発生部と、
前記ピンエレクトロニクス部に設けられ、前記波形発生部の出力信号が印加されたとき生じる前記ピンエレクトロニクス部の入力信号波形に基づいて前記入力容量を測定する容量測定部と
を備えたことを特徴とする。
In order to achieve such a problem, the invention according to claim 1 of the present invention is:
In an input capacitance measuring circuit for measuring an input capacitance from a device interface unit to which a DUT is directly connected to a pin electronics unit,
A waveform generating unit provided in the device interface unit for outputting a square wave signal via a known output resistor;
A capacitance measuring unit that is provided in the pin electronics unit and measures the input capacitance based on an input signal waveform of the pin electronics unit generated when an output signal of the waveform generation unit is applied. .

請求項2記載の発明は、
請求項1記載の入力容量測定回路において、
前記容量測定部は、前記入力信号波形に対応するAD変換器からの出力と前記出力抵抗の値とに基づいて前記入力容量を演算することを特徴とする。
The invention according to claim 2
The input capacitance measuring circuit according to claim 1,
The capacitance measuring unit calculates the input capacitance based on an output from an AD converter corresponding to the input signal waveform and a value of the output resistance.

請求項3記載の発明は、
請求項1記載の入力容量測定回路において、
前記容量測定部は、前記入力信号波形に対応するコンパレータからの出力と前記出力抵抗の値とに基づいて前記入力容量を演算することを特徴とする。
The invention described in claim 3
The input capacitance measuring circuit according to claim 1,
The capacitance measuring unit calculates the input capacitance based on an output from a comparator corresponding to the input signal waveform and a value of the output resistance.

請求項4記載の発明は、
請求項1乃至3のいずれかに記載の入力容量測定回路において、
前記波形発生部に、前記出力抵抗を介して方形波信号を複数の前記ピンエレクトロニクス部に切り換えて出力する切替スイッチを備えたことを特徴とする。
The invention according to claim 4
In the input capacitance measuring circuit according to any one of claims 1 to 3,
The waveform generator is provided with a change-over switch that outputs a square wave signal to the plurality of pin electronics units via the output resistor.

請求項5記載の発明は、
請求項1乃至4のいずれかに記載の入力容量測定回路において、
前記デバイスインタフェース部はプローブカードで構成されることを特徴とする。
The invention according to claim 5
The input capacitance measuring circuit according to any one of claims 1 to 4,
The device interface unit includes a probe card.

請求項6記載の発明は、
請求項1乃至4のいずれかに記載の入力容量測定回路において、
前記デバイスインタフェース部はパフォーマンスボードで構成されることを特徴とする。
The invention described in claim 6
The input capacitance measuring circuit according to any one of claims 1 to 4,
The device interface unit includes a performance board.

以上説明したことから明らかなように、本発明によれば、DUTが直接接続されるデバイスインタフェース部からピンエレクトロニクス部への入力容量を測定する入力容量測定回路において、前記デバイスインタフェース部に設けられ、既知の出力抵抗を介して方形波信号を出力する波形発生部と、前記ピンエレクトロニクス部に設けられ、前記波形発生部の出力信号が印加されたとき生じる前記ピンエレクトロニクス部の入力信号波形に基づいて前記入力容量を測定する容量測定部とを備えたことにより、半導体試験装置のプローブカードからピンエレクトロニクス部への入力容量を高速で測定する入力容量測定回路を提供することができる。   As is apparent from the above description, according to the present invention, in the input capacitance measuring circuit for measuring the input capacitance from the device interface unit to which the DUT is directly connected to the pin electronics unit, the device interface unit is provided. A waveform generator that outputs a square wave signal via a known output resistor, and a pin electronics unit provided on the basis of the input signal waveform of the pin electronics unit that is generated when the output signal of the waveform generator is applied By providing the capacitance measuring unit that measures the input capacitance, it is possible to provide an input capacitance measuring circuit that measures the input capacitance from the probe card of the semiconductor test apparatus to the pin electronics unit at high speed.

以下本発明の実施の形態について図面を用いて詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

図1は本発明の実施の形態に係る、半導体試験装置のデバイスインタフェース部からピンエレクトロニクス部への入力容量を測定する入力容量測定回路の一実施例で、デバイスインタフェース部としてプローブカードを用いる場合を示す構成ブロック図である。図4と同じ部分は同一の記号を付して重複する説明は省略する。 FIG. 1 is an example of an input capacitance measuring circuit for measuring input capacitance from a device interface unit to a pin electronics unit of a semiconductor test apparatus according to an embodiment of the present invention, and a case where a probe card is used as a device interface unit. FIG. The same parts as those in FIG. 4 are denoted by the same symbols, and redundant description is omitted.

ここでは半導体試験装置として、図4と同様のLSIテスタを用いる。波形発生部110は、プローブカード100上に設けられ、既知の出力抵抗7を介して方形波信号を出力する。ピンエレクトロニクス部201はテストヘッド400内に設けられ、波形発生部110から入力される信号の入力波形に基づいて前記入力容量を測定する。 Here, an LSI tester similar to that shown in FIG. 4 is used as the semiconductor test apparatus. The waveform generator 110 is provided on the probe card 100 and outputs a square wave signal via the known output resistor 7. The pin electronics unit 201 is provided in the test head 400 and measures the input capacitance based on the input waveform of the signal input from the waveform generation unit 110.

波形発生部110において、切替スイッチ5は、一方の入力に第1の基準電圧1の電圧V1が電圧バッファアンプ3を介して接続され、他方の入力に第2の基準電圧2の電圧V2が電圧バッファアンプ4を介して接続される。パルス発生部6は、LSIテスタに元から備えられたものを使用し、切替スイッチ5を駆動して2つの入力を交互に切り替える。電圧バッファアンプ7は、切替スイッチ回路5の出力をインピーダンス変換する。出力抵抗8は、一端が電圧バッファアンプ7の出力端子に接続し、他端が接続具を介してピンエレクトロニクス部201の入力部に接続される。 In the waveform generator 110, the selector switch 5 has one input connected to the voltage V1 of the first reference voltage 1 via the voltage buffer amplifier 3, and the other input to which the voltage V2 of the second reference voltage 2 is a voltage. Connection is made via a buffer amplifier 4. The pulse generator 6 uses the LSI tester originally provided, and drives the changeover switch 5 to alternately switch the two inputs. The voltage buffer amplifier 7 performs impedance conversion on the output of the changeover switch circuit 5. One end of the output resistor 8 is connected to the output terminal of the voltage buffer amplifier 7, and the other end is connected to the input unit of the pin electronics unit 201 via a connector.

ピンエレクトロニクス部201において、リレー9は、波形発生部110の出力抵抗8の他端と入力アンプ10との接続を開閉する。入力アンプ10は、出力抵抗8およびリレー9を介して印加された矩形波信号により、入力アンプ10の入力に生じる波形を増幅する。AD変換器11は、入力アンプ10の出力をディジタル信号に変換する。容量測定部12は、AD変換器11の出力に基づいてピンエレクトロニクス部201の入力容量を測定する。 In the pin electronics unit 201, the relay 9 opens and closes the connection between the other end of the output resistor 8 of the waveform generation unit 110 and the input amplifier 10. The input amplifier 10 amplifies a waveform generated at the input of the input amplifier 10 by a rectangular wave signal applied via the output resistor 8 and the relay 9. The AD converter 11 converts the output of the input amplifier 10 into a digital signal. The capacitance measuring unit 12 measures the input capacitance of the pin electronics unit 201 based on the output of the AD converter 11.

上記で、容量測定部12は通常のピンエレクトロニクス部に追加して設けられるが、それ以外の構成要素であるリレー9、入力アンプ10およびAD変換器11は、ピンエレクトロニクス部が元から備えている機能を利用する。 In the above description, the capacitance measuring unit 12 is provided in addition to the normal pin electronics unit, but the relay 9, the input amplifier 10 and the AD converter 11 which are other components are originally provided in the pin electronics unit. Use functions.

また、上記で、プローブカード100は、DUTが直接接続されるデバイスインタフェース部を構成し、ピンエレクトロニクス部と接続される。 Further, in the above, the probe card 100 constitutes a device interface unit to which the DUT is directly connected, and is connected to the pin electronics unit.

図1の回路の動作を次に説明する。基準電圧源1,2の基準電圧V1,V2が設定されると、切替スイッチ5の入力部には電圧バッファアンプ3,4を介して基準電圧V1,V2と同電位の電圧が印加される。パルス発生部6を動作させると、切替スイッチ5の出力側にはV1,V2が交互に繰り返される方形波信号が出力され、電圧バッファアンプ7,出力抵抗8を介してピンエレクトロニクス部201に送られる。ピンエレクトロニクス部201に入力された信号は閉路状態のリレー9を介して入力アンプ10で増幅され、AD変換器11でディジタルデータに変換される。このディジタルデータは容量測定部に入力され、入力アンプ10の入力における入力容量が下記のようにして測定される。 The operation of the circuit of FIG. 1 will now be described. When the reference voltages V1 and V2 of the reference voltage sources 1 and 2 are set, a voltage having the same potential as the reference voltages V1 and V2 is applied to the input portion of the changeover switch 5 via the voltage buffer amplifiers 3 and 4. When the pulse generator 6 is operated, a square wave signal in which V1 and V2 are alternately repeated is output to the output side of the changeover switch 5 and sent to the pin electronics unit 201 via the voltage buffer amplifier 7 and the output resistor 8. . A signal input to the pin electronics unit 201 is amplified by the input amplifier 10 via the relay 9 in the closed state, and converted into digital data by the AD converter 11. This digital data is input to the capacitance measuring unit, and the input capacitance at the input of the input amplifier 10 is measured as follows.

波形発生部110から出力される信号波形は、電圧バッファアンプ7の出力端子では方形波(電圧)であるが、ピンエレクトロニクス部201の入力部では、その入力容量と出力抵抗8との作用により1次応答波形で電圧が変化する。 The signal waveform output from the waveform generation unit 110 is a square wave (voltage) at the output terminal of the voltage buffer amplifier 7, but the input waveform of the pin electronics unit 201 is 1 due to the action of the input capacitance and the output resistance 8. The voltage changes in the next response waveform.

図2は、ピンエレクトロニクス部201の入力アンプ10の入力部に生じる入力信号(電圧)Vinの波形を示すタイムチャートである。この1次応答波形は入力アンプ10を介してAD変換器11でディジタルデータに変換され、その出力データに基づいて、時定数τ(約63%変化点までに要する時間)が容量測定部12で測定され、出力抵抗8の抵抗値Rは正確に分かっているので、C=τ/Rよりピンエレクトロニクス部201の入力容量Cを容易に演算することができる。 FIG. 2 is a time chart showing the waveform of the input signal (voltage) Vin generated at the input section of the input amplifier 10 of the pin electronics section 201. This primary response waveform is converted into digital data by the AD converter 11 via the input amplifier 10, and based on the output data, the time constant τ (the time required until about 63% change point) is converted by the capacitance measuring unit 12. Since the measured resistance value R of the output resistor 8 is accurately known, the input capacitance C of the pin electronics unit 201 can be easily calculated from C = τ / R.

上記のような構成の入力容量測定回路によれば、半導体試験装置のプローブカードからピンエレクトロニクス部への入力容量を高速で測定することのできる入力容量測定回路を実現することができる。したがって、本機能をLSIテスタに搭載することにより、標準仕様の場合や、ピンエレクトロニクス部にオプション回路が加わった場合などについて、容易に入力容量を測定することができる。すなわち、ユーザは、デバイスにどれだけの容量が負荷されて、実テストがなされているかを容易に把握することができる。 According to the input capacitance measuring circuit configured as described above, an input capacitance measuring circuit capable of measuring the input capacitance from the probe card of the semiconductor test apparatus to the pin electronics section at high speed can be realized. Therefore, by mounting this function on an LSI tester, the input capacitance can be easily measured in the case of standard specifications or when an optional circuit is added to the pin electronics section. That is, the user can easily grasp how much capacity is loaded on the device and the actual test is performed.

また、LCRメータやインピーダンスアナライザなどの特別の測定器が不要となるので、コストも低減することができる。 In addition, since a special measuring instrument such as an LCR meter or an impedance analyzer is not required, the cost can be reduced.

なお、上記の実施例では、ピンエレクトロニクス部が元から備えているAD変換器を活用したが、ピンエレクトロニクス部にはコンパレータが備えられていることも多いので、次の実施例のようにこれを活用してもよい。 In the above embodiment, the AD converter originally provided in the pin electronics section is used. However, since the pin electronics section is often provided with a comparator, this is used as in the following embodiment. It may be used.

図3は本発明の実施の形態に係る入力容量測定回路の第2の実施例で、AD変換器の代わりに、ピンエレクトロニクス部202が具備するコンパレータを用いるものを示す構成ブロック図である。図1と同じ部分は同一の記号を付して、重複する説明は省略する。 FIG. 3 is a configuration block diagram showing a second example of the input capacitance measuring circuit according to the embodiment of the present invention, in which a comparator provided in the pin electronics unit 202 is used instead of the AD converter. The same parts as those in FIG. 1 are denoted by the same symbols, and redundant description is omitted.

波形発生部111において、切替スイッチ13は、電圧バッファ7から出力抵抗8を介して出力される方形波信号を、複数のピンエレクトロニクス部202に切り換えて出力する。 In the waveform generator 111, the changeover switch 13 switches the square wave signal output from the voltage buffer 7 via the output resistor 8 to the plurality of pin electronics units 202 and outputs it.

ピンエレクトロニクス部202において、コンパレータ14は、入力アンプ10の出力信号を入力し、DA変換器15で設定されるスレッショルド電圧Vthと比較する。ここで、スレッショルド電圧Vthは時定数τと対応する約63%変化点(図2)の値に設定される。容量測定部12aは、コンパレータ14の出力信号と波形発生部111の出力抵抗8の値に基づいて入力容量を演算する。 In the pin electronics unit 202, the comparator 14 inputs the output signal of the input amplifier 10 and compares it with the threshold voltage Vth set by the DA converter 15. Here, the threshold voltage Vth is set to a value of about 63% change point (FIG. 2) corresponding to the time constant τ. The capacitance measuring unit 12a calculates the input capacitance based on the output signal of the comparator 14 and the value of the output resistance 8 of the waveform generating unit 111.

上記で、コンパレータ14およびDA変換器15は、ピンエレクトロニクス部が元から備えている機能を活用することができる。 As described above, the comparator 14 and the DA converter 15 can utilize the functions originally provided in the pin electronics unit.

図3の回路の動作を次に説明する。波形発生部111の電圧バッファアンプ7から出力された信号は、出力抵抗8を介し、切替スイッチ13で選択されたピンエレクトロニクス部202に入力される。選択されたピンエレクトロニクス部202の入力部では図2と同様な信号波形が発生し、入力アンプ10を介してコンパレータ14でスレッショルド電圧Vthと比較され、パルス発生部6の反転タイミングに対して時定数τに相当する遅れを生じて反転される。この遅れ時間τは容量測定部12aにおいてクロックカウンタなど周知の手段を用いて測定され、その後図1の回路の場合と同様にしてピンエレクトロニクス部202の入力容量Cを容易に求めることができる。 The operation of the circuit of FIG. 3 will now be described. A signal output from the voltage buffer amplifier 7 of the waveform generator 111 is input to the pin electronics unit 202 selected by the changeover switch 13 via the output resistor 8. A signal waveform similar to that shown in FIG. 2 is generated at the input section of the selected pin electronics section 202 and is compared with the threshold voltage Vth by the comparator 14 via the input amplifier 10, and the time constant with respect to the inversion timing of the pulse generation section 6. Inversion occurs with a delay corresponding to τ. This delay time τ is measured in the capacitance measuring unit 12a using a known means such as a clock counter, and thereafter, the input capacitance C of the pin electronics unit 202 can be easily obtained in the same manner as in the circuit of FIG.

上記のような構成の入力容量測定回路によれば、時定数τの測定にコンパレータを用いているので、図1のAD変換器を用いる場合より、高速に容量測定することができる。したがって、LSIテスタのピンエレクトロニクス部がAD変換器だけでなくコンパレータも有する(つまり、ピン毎にディジタイザ(AD変換器)とコンパレータを持つ)場合には、コンパレータで本機能を実現したほうがよく、その効果はピンが増えれば増えるほど大きい。上記実施例の場合、LSIテスタ1台で、通常1000ピン〜3000ピンのピンエレクトロニクス部を備えている。 According to the input capacitance measuring circuit configured as described above, since the comparator is used to measure the time constant τ, the capacitance can be measured at a higher speed than when the AD converter of FIG. 1 is used. Therefore, when the pin electronics part of an LSI tester has not only an AD converter but also a comparator (that is, each pin has a digitizer (AD converter) and a comparator), it is better to realize this function with a comparator. The effect increases as the number of pins increases. In the case of the above-mentioned embodiment, one LSI tester is provided with a pin electronics section of 1000 to 3000 pins.

なお、上記の実施例において、波形発生部111は、例えばLSIテスタの診断用プローブカード内に実現してもよい。この場合、波形発生部111は診断用プローブカードに1つ設けられ、その出力信号は切替スイッチ13により各ピンエレクトロニクス部202に分配される。 In the above embodiment, the waveform generation unit 111 may be realized in a diagnostic probe card of an LSI tester, for example. In this case, one waveform generator 111 is provided in the diagnostic probe card, and the output signal is distributed to each pin electronics unit 202 by the changeover switch 13.

また、ピン数が多数の場合、切替スイッチ13をトーナメントリレー等で構成することにより、リレーの数を減らすことができる。 When the number of pins is large, the number of relays can be reduced by configuring the changeover switch 13 with a tournament relay or the like.

また、図1の入力容量測定回路においても同様に、切替スイッチ13を用いて波形発生部の出力信号を複数のピンエレクトロニクス部に分配することができる。 Similarly, in the input capacitance measuring circuit of FIG. 1, the output signal of the waveform generation unit can be distributed to a plurality of pin electronics units using the changeover switch 13.

また、波形発生部110,111は、上記の方式に限らず、波形値(V1,V2)が正確に既知である任意の矩形波発生方式を用いることができる。 In addition, the waveform generators 110 and 111 are not limited to the above method, and any rectangular wave generation method in which the waveform values (V1, V2) are accurately known can be used.

また、プローブカードに限らず、DUTが直接接続される任意のデバイスインタフェース部について適用することができる。例えばDUTが単体デバイスである場合、デバイスインタフェース部としてパフォーマンスボードを使用し、診断用パフォーマンスボード上に波形発生部を設けることにより、パフォーマンスボードからピンエレクトロニクス部への入力容量を同様に測定することができる。 Further, the present invention can be applied not only to the probe card but also to any device interface unit to which the DUT is directly connected. For example, when the DUT is a single device, it is possible to measure the input capacity from the performance board to the pin electronics unit in the same way by using a performance board as the device interface unit and providing a waveform generation unit on the diagnostic performance board. it can.

本発明の実施の形態に係る入力容量測定回路の一実施例を示す構成ブロック図である。It is a block diagram showing a configuration of an example of an input capacitance measuring circuit according to an embodiment of the present invention. ピンエレクトロニクス部201の入力部の波形を示すタイムチャートである。6 is a time chart showing a waveform of an input unit of the pin electronics unit 201. 本発明の実施の形態に係る入力容量測定回路の第2の実施例を示す構成ブロック図である。It is a block diagram showing a second example of the input capacitance measuring circuit according to the embodiment of the present invention. LSIテスタのプローブカードからピンエレクトロニクス部への入力容量を測定する従来の入力容量測定回路を示すブロック図である。It is a block diagram which shows the conventional input capacitance measuring circuit which measures the input capacitance from the probe card of a LSI tester to a pin electronics part.

符号の説明Explanation of symbols

8:出力抵抗
11:AD変換器
12,12a:容量測定部
13:切替スイッチ
14:コンパレータ
110,111:波形発生部
201,202:ピンエレクトロニクス部
8: Output resistor 11: AD converter 12, 12a: Capacitance measuring unit 13: Changeover switch 14: Comparator 110, 111: Waveform generating unit 201, 202: Pin electronics unit

Claims (6)

DUTが直接接続されるデバイスインタフェース部からピンエレクトロニクス部への入力容量を測定する入力容量測定回路において、
前記デバイスインタフェース部に設けられ、既知の出力抵抗を介して方形波信号を出力する波形発生部と、
前記ピンエレクトロニクス部に設けられ、前記波形発生部の出力信号が印加されたとき生じる前記ピンエレクトロニクス部の入力信号波形に基づいて前記入力容量を測定する容量測定部と
を備えたことを特徴とする入力容量測定回路。
In an input capacitance measuring circuit for measuring an input capacitance from a device interface unit to which a DUT is directly connected to a pin electronics unit,
A waveform generating unit provided in the device interface unit for outputting a square wave signal via a known output resistor;
A capacitance measuring unit that is provided in the pin electronics unit and measures the input capacitance based on an input signal waveform of the pin electronics unit generated when an output signal of the waveform generation unit is applied. Input capacitance measurement circuit.
前記容量測定部は、前記入力信号波形に対応するAD変換器からの出力と前記出力抵抗の値とに基づいて前記入力容量を演算することを特徴とする請求項1記載の入力容量測定回路。 The input capacitance measuring circuit according to claim 1, wherein the capacitance measuring unit calculates the input capacitance based on an output from an AD converter corresponding to the input signal waveform and a value of the output resistance. 前記容量測定部は、前記入力信号波形に対応するコンパレータからの出力と前記出力抵抗の値とに基づいて前記入力容量を演算することを特徴とする請求項1記載の入力容量測定回路。 The input capacitance measuring circuit according to claim 1, wherein the capacitance measuring unit calculates the input capacitance based on an output from a comparator corresponding to the input signal waveform and a value of the output resistance. 前記波形発生部に、前記出力抵抗を介して方形波信号を複数の前記ピンエレクトロニクス部に切り換えて出力する切替スイッチを備えたことを特徴とする請求項1乃至3のいずれかに記載の入力容量測定回路。 4. The input capacitor according to claim 1, wherein the waveform generation unit includes a changeover switch that switches a square wave signal to the plurality of pin electronics units via the output resistor and outputs the square wave signal. 5. Measuring circuit. 前記デバイスインタフェース部はプローブカードで構成されることを特徴とする請求項1乃至4のいずれかに記載の入力容量測定回路。   The input capacitance measuring circuit according to claim 1, wherein the device interface unit includes a probe card. 前記デバイスインタフェース部はパフォーマンスボードで構成されることを特徴とする請求項1乃至4のいずれかに記載の入力容量測定回路。   5. The input capacitance measuring circuit according to claim 1, wherein the device interface unit is configured by a performance board.
JP2007331397A 2007-12-25 2007-12-25 Input capacitance measuring circuit Pending JP2009156580A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007331397A JP2009156580A (en) 2007-12-25 2007-12-25 Input capacitance measuring circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007331397A JP2009156580A (en) 2007-12-25 2007-12-25 Input capacitance measuring circuit

Publications (1)

Publication Number Publication Date
JP2009156580A true JP2009156580A (en) 2009-07-16

Family

ID=40960782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007331397A Pending JP2009156580A (en) 2007-12-25 2007-12-25 Input capacitance measuring circuit

Country Status (1)

Country Link
JP (1) JP2009156580A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013183367A (en) * 2012-03-02 2013-09-12 Lapis Semiconductor Co Ltd Ad conversion circuit, microcontroller and sampling time adjustment method
CN112394230A (en) * 2019-08-11 2021-02-23 新唐科技股份有限公司 Method and device for measuring input capacitance value of pin of electronic element
CN117169605A (en) * 2023-11-02 2023-12-05 深圳市鼎阳科技股份有限公司 Measurement equipment and measurement method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013183367A (en) * 2012-03-02 2013-09-12 Lapis Semiconductor Co Ltd Ad conversion circuit, microcontroller and sampling time adjustment method
CN112394230A (en) * 2019-08-11 2021-02-23 新唐科技股份有限公司 Method and device for measuring input capacitance value of pin of electronic element
JP2021028630A (en) * 2019-08-11 2021-02-25 新唐科技股▲ふん▼有限公司 Method for measuring input capacitance of pin for electronic device
CN117169605A (en) * 2023-11-02 2023-12-05 深圳市鼎阳科技股份有限公司 Measurement equipment and measurement method
CN117169605B (en) * 2023-11-02 2024-01-30 深圳市鼎阳科技股份有限公司 Measurement equipment and measurement method

Similar Documents

Publication Publication Date Title
JP5279724B2 (en) Test apparatus and calibration method
US6836136B2 (en) Pin driver for AC and DC semiconductor device testing
US7609081B2 (en) Testing system and method for testing an electronic device
KR100736680B1 (en) Method for calibrating semiconductor device tester
JP2009156580A (en) Input capacitance measuring circuit
KR100555544B1 (en) Apparatus for generating test stimulus signal having current source regardless of internal impedance value of a device under test
JP2002333465A (en) On-chip histogram test
JP2001281304A (en) Semiconductor device and its testing system
JP4720696B2 (en) Signal measuring device
JP2008102060A (en) Timing calibration circuit and timing calibration method of semiconductor testing device
JP4228305B2 (en) Test system
JP4310280B2 (en) Impedance conversion circuit, input / output circuit and semiconductor test equipment
JP2006269477A (en) Semiconductor integrated circuit
JP3494942B2 (en) Integrated semiconductor circuit
JP2010096606A (en) Voltage applying current measurement circuit and semiconductor tester using the same
JP2008224585A (en) Semiconductor tester
JP2007178257A (en) Measuring device
US8421474B2 (en) Circuit test apparatus
JP2012185055A (en) Evaluation test apparatus and evaluation test method
JP2010085230A (en) Analog/digital hybrid integrated circuit device
JP2000147071A (en) Characteristics inspection device for analogue circuit
JP3568938B2 (en) Digital-to-analog conversion circuit
JP4746975B2 (en) Semiconductor circuit testing method
JP2000275302A (en) Probe for ic test and dc testing device for ic
KR20040013283A (en) Integration measuring instrument