JP3484894B2 - Error diffusion circuit of display device - Google Patents
Error diffusion circuit of display deviceInfo
- Publication number
- JP3484894B2 JP3484894B2 JP26358896A JP26358896A JP3484894B2 JP 3484894 B2 JP3484894 B2 JP 3484894B2 JP 26358896 A JP26358896 A JP 26358896A JP 26358896 A JP26358896 A JP 26358896A JP 3484894 B2 JP3484894 B2 JP 3484894B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- display device
- error
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、１フレームを複数
のサブフィールド（又はサブフレーム）ＳＦ１〜ＳＦｎ
で構成し、各サブフィールドの輝度に重み付けをし、複
数のサブフィールド画面の組み合わせで多階調画像（例
えば２５６階調画像）を表示するディスプレイ装置（例
えば、ＰＤＰ表示装置）において、駆動信号のビット数
を低減して発光輝度を増加し、しかも画質の低下を招く
ことがない擬似中間調画像を表示するための誤差拡散回
路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention makes one frame into a plurality of subfields (or subframes) SF1 to SFn.
In a display device (for example, PDP display device) that displays a multi-tone image (for example, 256 tone image) by combining a plurality of subfield screens by weighting the luminance of each subfield, The present invention relates to an error diffusion circuit for displaying a pseudo halftone image in which the number of bits is reduced to increase the emission brightness and the image quality is not deteriorated.
【０００２】[0002]
【従来の技術】最近、薄型、軽量の表示装置として、Ｐ
ＤＰ（プラズマ・ディスプレイ・パネル）が注目されて
いる。このＰＤＰの駆動方式は、従来のＣＲＴ駆動方式
とは全く異なっており、ディジタル化された映像入力信
号による直接駆動方式である。したがって、パネル面か
ら発光される輝度階調は、扱う信号のビット数によって
定まる。2. Description of the Related Art Recently, as a thin and lightweight display device, P
Attention has been paid to DP (plasma display panel). This PDP driving method is completely different from the conventional CRT driving method and is a direct driving method using a digitized video input signal. Therefore, the brightness gradation emitted from the panel surface is determined by the number of bits of the signal to be handled.
【０００３】ＰＤＰは、基本的特性の異なるＡＣ型とＤ
Ｃ型の２方式に分けられる。ＡＣ型ＰＤＰでは、輝度と
寿命については十分な特性が得られているが階調表示に
関しては、試作レベルで最大６４階調表示までの報告し
かなかった。多階調表示を目的としたアドレス・表示分
離型駆動法（ＡＤＳサブフィールド法）が提案されてい
る。この方法に使用されるＰＤＰの駆動シーケンスと駆
動波形は、例えば、図７（ａ）（ｂ）に示すようなもの
である。PDPs are AC type and D type which have different basic characteristics.
It is divided into two types, C type. In the AC type PDP, sufficient characteristics are obtained with respect to brightness and life, but regarding gray scale display, only a maximum gray scale display of 64 gray scales has been reported. An address / display separation type driving method (ADS subfield method) for multi-gradation display has been proposed. The drive sequence and drive waveform of the PDP used in this method are as shown in FIGS. 7A and 7B, for example.
【０００４】図７（ａ）において、１フレームは、輝度
の相対比が１、２、４、８、１６、３２、６４、１２８
の８個のサブフィールドＳＦ１〜ＳＦ８で構成され、８
画面の輝度の組み合わせで２５６階調の表示が行われ
る。図７（ｂ）において、それぞれのサブフィールド
は、リフレッシュした１画面分のデータの書込みを行う
アドレス期間とそのサブフィールドの輝度レベルを決め
るサスティン期間で構成される。アドレス期間では、最
初全画面同時に各ピクセルに初期的に壁電荷が形成さ
れ、その後サスティンパルスが全画面に与えられ表示を
行う。サブフィールドの明るさはサスティンパルスの数
に比例し、所定の輝度に設定される。このようにして２
５６階調表示が実現される。In FIG. 7A, one frame has a relative luminance ratio of 1, 2, 4, 8, 16, 32, 64, 128.
8 subfields SF1 to SF8
256 gradations are displayed by combining the screen brightness. In FIG. 7B, each subfield is composed of an address period for writing refreshed data for one screen and a sustain period for determining the brightness level of the subfield. In the address period, wall charges are initially formed in each pixel at the same time on the entire screen, and then sustain pulses are applied to the entire screen for display. The brightness of the subfield is proportional to the number of sustain pulses and is set to a predetermined brightness. 2 in this way
56 gradation display is realized.
【０００５】以上のようなＡＣ駆動方式では、階調数を
増やせば増やすほど、１フレーム期間内でパネルを点灯
発光させる準備期間としてのアドレス期間のビット数が
増加するため、発光期間としてのサスティン期間が相対
的に短くなり、最大輝度が低下する。このように、パネ
ル面から発光される輝度階調は、扱う信号のビット数に
よって定まるため、扱う信号のビット数を増やせば、画
質は向上するが、発光輝度が低下し、逆に扱う信号のビ
ット数を減らせば、発光輝度が増加するが、階調表示が
少なくなり、画質の低下を招く。In the AC driving method as described above, as the number of gradations is increased, the number of bits in the address period as a preparation period for lighting and emitting the panel within one frame period is increased. The period is relatively short and the maximum brightness is low. In this way, since the brightness gradation emitted from the panel surface is determined by the number of bits of the signal to be handled, if the number of bits of the signal to be handled is increased, the image quality is improved, but the light emission luminance is reduced, and conversely If the number of bits is reduced, the light emission luminance is increased, but gradation display is reduced and the image quality is deteriorated.
【０００６】発光輝度を増加し、かつ画質の低下を招く
ことがない擬似中間調画像を表示するための誤差拡散回
路は、従来、図８に示すように構成されていた。図８に
おいて、１０は誤差拡散回路、１２はディスプレイ装置
としてのＰＤＰ表示装置である。前記誤差拡散回路１０
は、映像信号の入力端子１４に順次結合された加算回路
１６、出力制御回路１８及び出力端子２０と、前記加算
回路１２の出力側に順次結合された誤差検出回路２２及
び遅延回路２４とからなり、この遅延回路２４の出力側
が加算回路１６に結合され、出力端子２０にＰＤＰ表示
装置１２が結合され、このＰＤＰ表示装置１２によっ
て、誤差拡散処理された中間調画像が表示される。Conventionally, an error diffusion circuit for displaying a pseudo-halftone image which increases the emission luminance and does not deteriorate the image quality has been conventionally constructed as shown in FIG. In FIG. 8, 10 is an error diffusion circuit, and 12 is a PDP display device as a display device. The error diffusion circuit 10
Is composed of an adder circuit 16, an output control circuit 18, and an output terminal 20 which are sequentially connected to an input terminal 14 of the video signal, and an error detection circuit 22 and a delay circuit 24 which are sequentially connected to the output side of the adder circuit 12. The output side of the delay circuit 24 is coupled to the adder circuit 16 and the PDP display device 12 is coupled to the output terminal 20, and the PDP display device 12 displays the halftone image subjected to the error diffusion processing.
【０００７】加算回路１６によって、入力端子１４に入
力したｎビットの原画素の映像信号に過去に生じた再現
誤差を加算して拡散出力信号を得、出力制御回路１８に
よって、拡散出力信号をｍ（≦ｎ−１）ビットのサブフ
ィールド画面表示用の信号に変換し、出力端子２０を介
してＰＤＰ表示装置１２へ出力し、誤差検出回路２２に
よって、ＰＤＰ表示装置１２の輝度階調補正用に予めＲ
ＯＭ等に設定された補正輝度レベルと拡散出力信号との
差を検出して重み付けをし、遅延回路２４によって所定
画素分遅延させ再現誤差として加算回路１６に出力する
ものである。An adder circuit 16 adds a reproduction error generated in the past to the video signal of the n-bit original pixel input to the input terminal 14 to obtain a diffused output signal, and an output control circuit 18 sets the diffused output signal to m. The signal is converted into a signal for sub-field screen display of (≦ n−1) bits and is output to the PDP display device 12 via the output terminal 20, and is used by the error detection circuit 22 for luminance gradation correction of the PDP display device 12. R in advance
The difference between the corrected luminance level set in the OM or the like and the diffused output signal is detected, weighted, delayed by a predetermined pixel by the delay circuit 24, and output to the addition circuit 16 as a reproduction error.
【０００８】[0008]
【発明が解決しようとする課題】しかしながら、図８に
示した誤差拡散回路１０では、複数のサブフィールドＳ
Ｆ１〜ＳＦｎの各サブフィールドで駆動する表示面積
（ドット数）にバラツキ（ばらつき）があると、正しく
階調が表示されないというサブフィールド駆動表示に特
有の問題点があった。特に、誤差拡散処理で中間調表示
を行い、且つ、少ない（例えば１つの）サブフィールド
で駆動する表示画面が小さく、多い（例えば３つの）サ
ブフィールドで駆動する表示画面が大きいような表示で
は、正しく階調が表示されない度合いが顕著であるとい
う問題点があった。However, in the error diffusion circuit 10 shown in FIG. 8, a plurality of subfields S are used.
When the display area (the number of dots) driven in each of the subfields F1 to SFn has a variation (variation), there is a problem peculiar to the subfield drive display that the gradation is not displayed correctly. In particular, in the display in which the halftone display is performed by the error diffusion process, and the display screen driven by a small number of subfields (for example, 1) is small and the display screen driven by a large number of subfields (for example, 3) is large, There is a problem that the gradation is not displayed correctly.
【０００９】例えば、図９（ａ）（ｂ）を用いて階調が
正しく表示されない場合を説明する。説明の便宜上、１
フレームを４つのＳＦ１〜ＳＦ４で構成し、ＳＦ１、Ｓ
Ｆ２、ＳＦ３、ＳＦ４の輝度の相対比を１、２、４、８
としたサブフィールド駆動法によるＰＤＰ表示装置１２
で、図９（ａ）に示すような、表示画面の大部分（図で
は６２ドット）の表示レベルが「７」、表示画面の一部
分（図では２ドット）の表示レベルが「８」の階調画面
を表示した場合を考える。この場合、表示レベル「７」
を表示するドットはＳＦ１、ＳＦ２、ＳＦ３が点灯して
ＳＦ４が消灯し、表示レベル「８」を表示するドットは
ＳＦ４が点灯してＳＦ１、ＳＦ２、ＳＦ３が消灯する。For example, the case where the gradation is not displayed correctly will be described with reference to FIGS. 9 (a) and 9 (b). For convenience of explanation, 1
A frame is composed of four SF1 to SF4, and SF1, S
The relative ratio of the luminance of F2, SF3, and SF4 is set to 1, 2, 4, 8
PDP display device 12 by the subfield driving method
Then, as shown in FIG. 9A, the display level of most of the display screen (62 dots in the figure) is "7", and the display level of part of the display screen (2 dots in the figure) is "8". Consider the case where the adjustment screen is displayed. In this case, display level "7"
For the dots displaying SF, SF1, SF2 and SF3 are turned on and SF4 is turned off, and for the dots displaying the display level "8", SF4 is turned on and SF1, SF2 and SF3 are turned off.
【００１０】このため、ＳＦ１、ＳＦ２、ＳＦ３は表示
ドット数が多く（駆動素子の負荷が大きく）なるので輝
度低下率が大きくなり、ＳＦ４は表示ドット数が少なく
（駆動素子の負荷が小さく）なるので輝度低下率が小さ
くなる。したがって、ＳＦ１、ＳＦ２、ＳＦ３を点灯す
る表示レベル「７」のドットは相対的に暗く表示され、
ＳＦ４を点灯する表示レベル「８」のドットは相対的に
明るく表示される。これを階調特性で表すと図９（ｂ）
に示すようになり、レベル「８」以上の表示レベル（輝
度レベル）は、ＳＦ４を点灯するドットが相対的に明る
いため、高輝度で表示される。Therefore, SF1, SF2, and SF3 have a large number of display dots (the load of the driving element is large), so that the luminance reduction rate is large, and SF4 has a small number of the display dots (the load of the driving element is small). Therefore, the rate of decrease in brightness is small. Therefore, the dots of the display level "7" that light SF1, SF2, and SF3 are displayed relatively dark,
The dots of display level "8" that light SF4 are displayed relatively bright. If this is expressed by gradation characteristics, FIG.
The display level (luminance level) of level "8" or higher is displayed with high luminance because the dots that light SF4 are relatively bright.
【００１１】したがって、上述のサブフィールド駆動法
に、７ビット（ｎ＝７）の入力映像信号を４ビット（ｍ
＝４）のサブフィールド画面表示用の信号に変換する誤
差拡散処理を組み合わせた場合を考えると、出力階調の
表示レベル「８」（入力映像レベル「６４」に相当）と
異なる入力映像レベル「５７」〜「６３」については誤
差拡散処理が行われ、入力映像レベル「６４」について
は誤差拡散処理が行われない。Therefore, a 7-bit (n = 7) input video signal is converted into 4-bit (m
= 4) Considering the case of combining the error diffusion processing for converting into the signal for subfield screen display, the input video level "8" (corresponding to the input video level "64") of the output gradation is different. The error diffusion process is performed for 57 "to" 63 ", and the error diffusion process is not performed for the input video level" 64 ".
【００１２】いま、定常的に入力映像レベル「５７」が
ある場合を考えると、誤差拡散後の結果は、出力階調表
示レベル「７」（入力映像レベル「５６」に相当）が大
部分を占め、一部に出力階調表示レベル「８」がある拡
散模様になる。このため、サブフィールド駆動法によっ
て、図９（ａ）に示すような相対的に暗く表示される出
力階調表示レベル「７」の大きな表示画面の一部に、相
対的に明るく表示される出力階調表示レベル「８」の小
さな画面が表示された画面になり、正しく階調が表示さ
れなかった。Now, considering the case where the input image level "57" is constantly present, most of the output after the error diffusion is the output gradation display level "7" (corresponding to the input image level "56"). The output gradation display level "8" occupies a part of the pattern, resulting in a diffuse pattern. Therefore, by the subfield driving method, the output that is displayed relatively bright on a part of the display screen having a large output gradation display level “7” that is displayed relatively dark as shown in FIG. 9A. A small screen of gradation display level "8" was displayed, and the gradation was not displayed correctly.
【００１３】比較例として、図１０（ａ）（ｂ）を用い
て階調が正しく表示される場合を説明する。図１０
（ａ）に示すように、出力階調表示レベル「７」の表示
面積と出力階調表示レベル「８」の表示面積が等しい階
調画面を表示した場合、この表示レベル「７」を表示す
るドット数と表示レベル「８」を表示するドット数が等
しくなるので、ＳＦ１、ＳＦ２、ＳＦ３、ＳＦ４の表示
ドット数が同じ（駆動素子の負荷が全てのサブフィール
ドで同じ）となり、輝度低下率が等しい。このため、Ｓ
Ｆ１、ＳＦ２、ＳＦ３を点灯する表示レベル「７」の明
るさと、ＳＦ４のみを点灯する表示レベル「８」の明る
さは、共に当初設定の重みと同じ比率で表示される。し
たがって、図１０（ｂ）に示すような入力レベルに比例
した階調特性が得られる。As a comparative example, the case where the gradation is displayed correctly will be described with reference to FIGS. Figure 10
As shown in (a), when a gradation screen is displayed in which the display area of the output gradation display level "7" is equal to the display area of the output gradation display level "8", this display level "7" is displayed. Since the number of dots and the number of dots displaying the display level "8" are equal, the number of display dots in SF1, SF2, SF3, and SF4 is the same (the load of the driving element is the same in all subfields), and the luminance reduction rate is equal. Therefore, S
The brightness of the display level "7" that lights F1, SF2, and SF3 and the brightness of the display level "8" that lights only SF4 are displayed at the same ratio as the initially set weight. Therefore, gradation characteristics proportional to the input level as shown in FIG. 10B can be obtained.
【００１４】いま、定常的に入力映像レベル「６０」が
ある場合を考えると、誤差拡散後の結果は、出力階調表
示レベル「７」（入力映像レベル「５６」に相当）と出
力階調表示レベル「８」（入力映像レベル「６４」に相
当）とが、それぞれ全体のほぼ半数を占める拡散模様に
なる。このため、出力階調表示レベル「７」の表示面積
と出力階調表示レベル「８」の表示面積がほぼ等しくな
るので、一方の画面が顕著に目立つことがなく、ほぼ正
しく階調が表示される。Considering the case where the input image level "60" is constantly present, the result after error diffusion is the output gradation display level "7" (corresponding to the input image level "56") and the output gradation. The display level "8" (corresponding to the input video level "64") is a diffusion pattern that occupies almost half of the whole. Therefore, since the display area of the output gradation display level "7" and the display area of the output gradation display level "8" are almost equal to each other, one of the screens is not conspicuous and the gradation is displayed almost correctly. It
【００１５】本発明は、上述の問題点に鑑みなされたも
ので、サブフィールド駆動法を用いて多階調画像を表示
するディスプレイ装置において、誤差拡散処理を行って
擬似中間調画像を表示した場合に、正しく階調を表示で
きるディスプレイ装置の誤差拡散回路を提供することを
目的とするものである。The present invention has been made in view of the above-mentioned problems, and in the case of displaying a pseudo halftone image by performing error diffusion processing in a display device which displays a multi-gradation image using the subfield driving method. Another object of the present invention is to provide an error diffusion circuit of a display device that can display gradation properly.
【００１６】[0016]
【課題を解決するための手段】請求項１の発明に係る誤
差拡散回路は、１フレームを複数のサブフィールドで構
成し、各サブフィールドの輝度に重み付けをし、複数の
サブフィールド画面の組み合わせで多階調画像を表示す
るディスプレイ装置において、入力したｎビットの原画
素の映像信号に、原画素より過去に生じた再現誤差を加
算する第１加算回路と、この第１加算回路の出力信号に
誤差拡散用補正信号を加算して拡散出力信号を得る第２
加算回路と、この拡散出力信号をｍ（≦ｎ−１）ビット
のサブフィールド画面表示用の信号に変換してディスプ
レイ装置へ出力する出力制御回路と、ディスプレイ装置
の輝度階調補正用に設定された補正輝度レベルと拡散出
力信号との差を検出する誤差検出回路と、この誤差検出
回路の検出信号を所定画素分遅延させ再現誤差として第
１加算回路に出力する遅延回路と、擬似ランダムパルス
信号を発生する擬似雑音発生回路と、誤差検出回路の検
出信号から高域成分を抽出する高域抽出回路と、この高
域抽出回路の抽出信号の絶対値の増減につれて減増する
利得によって、擬似雑音発生回路で発生した擬似ランダ
ムパルス信号の大きさを制御し、誤差拡散用補正信号と
して第２加算回路に出力する利得制御回路とを具備して
なることを特徴とするものである。According to another aspect of the present invention, there is provided an error diffusion circuit in which one frame is composed of a plurality of subfields, the brightness of each subfield is weighted, and a combination of a plurality of subfield screens is used. In a display device for displaying a multi-gradation image, a first addition circuit for adding a reproduction error generated in the past from the original pixel to an input n-bit original pixel video signal and an output signal of the first addition circuit. Second addition of error diffusion correction signals to obtain a diffusion output signal
An adder circuit, an output control circuit for converting the diffused output signal into a signal for sub-field screen display of m (≤n-1) bits and outputting the signal to the display device, and is set for luminance gradation correction of the display device. Error detection circuit for detecting the difference between the corrected luminance level and the diffused output signal, a delay circuit for delaying the detection signal of the error detection circuit by a predetermined number of pixels and outputting it as a reproduction error to the first addition circuit, and a pseudo random pulse
A pseudo-noise generation circuit for generating a signal, and a high-frequency extraction circuit for extracting a high frequency component from the detection signal of the error detecting circuit, by the gain of up reduced as increase and decrease of the absolute value of the extracted signal of the high-frequency extraction circuit, the pseudo Pseudo-lander generated by noise generator
A gain control circuit for controlling the magnitude of the pulse signal and outputting it as a correction signal for error diffusion to the second adding circuit is provided.
【００１７】 ｎビットの入力映像信号は、第１加算回
路で再現誤差が加算され、第２加算回路で誤差拡散用補
正信号が加算されて拡散出力信号となり、出力制御回路
でｍ（≦ｎ−１）ビットのサブフィールド画面表示用の
信号に変換されディスプレイ装置へ出力される。このと
き、誤差検出回路によってディスプレイ装置の輝度階調
補正用に設定された補正輝度レベルと拡散出力信号の差
が検出され、この検出信号は遅延回路で所定画素分遅延
され再現誤差として第１加算回路に入力する。しかも、
利得制御回路は、誤差検出回路の検出信号から抽出した
高域成分の絶対値の増減につれて減増する（例えば反比
例する）利得によって、擬似雑音発生回路で発生した擬
似ランダムパルス信号の大きさを制御し、誤差拡散用補
正信号として第２加算回路に出力している。A reproduction error is added to the n-bit input video signal by the first adder circuit, an error diffusion correction signal is added by the second adder circuit, and a diffused output signal is obtained. In the output control circuit, m (≦ n− 1) Converted to a bit sub-field screen display signal and output to a display device. At this time, the error detection circuit detects the difference between the corrected luminance level set for the luminance gradation correction of the display device and the diffused output signal, and the detection signal is delayed by a predetermined number of pixels by the delay circuit and first added as a reproduction error. Input to the circuit. Moreover,
The gain control circuit uses the gain that decreases (for example, is inversely proportional) as the absolute value of the high frequency component extracted from the detection signal of the error detection circuit increases or decreases, and thus the pseudo noise generation circuit generates the pseudo noise.
The magnitude of the similar random pulse signal is controlled and output as a correction signal for error diffusion to the second addition circuit.
【００１８】 このため、入力映像信号と出力階調（出
力制御回路からディスプレイ装置へ出力する信号の階
調）のレベルが同じ場合（例えば、ｎ＝７、ｍ＝４、入
力映像レベル「６４」、出力階調表示レベル「８」の場
合）には、誤差検出回路で検出される再現誤差（誤差
量）に高域成分が殆どない（すなわち誤差量がほぼ零）
ので、利得制御回路は、大きな利得（例えば高域成分の
絶対値に反比例した１）で擬似ランダムパルス信号の大
きさを制御し、誤差拡散用補正信号として第２加算回路
に出力する。すなわち、第１加算回路で再現誤差が殆ど
加えられない入力映像信号に対しては、大きな利得（例
えば１）で制御された擬似ランダムパルス信号が第２加
算回路で誤差拡散用補正信号として加算され、出力制御
回路に入力する。Therefore, when the levels of the input video signal and the output gradation (the gradation of the signal output from the output control circuit to the display device) are the same (for example, n = 7, m = 4, the input video level “64”). , Output gradation display level “8”), the reproduction error (error amount) detected by the error detection circuit has almost no high-frequency component (that is, the error amount is almost zero).
Therefore, the gain control circuit controls the magnitude of the pseudo random pulse signal with a large gain (for example, 1 which is inversely proportional to the absolute value of the high frequency component), and outputs it as the error diffusion correction signal to the second addition circuit. That is, for an input video signal to which a reproduction error is hardly added in the first adder circuit, a pseudo random pulse signal controlled with a large gain (for example, 1) is added as an error diffusion correction signal in the second adder circuit. , To the output control circuit.
【００１９】 また、入力映像信号と出力階調のレベル
が異なる場合（例えば、ｎ＝７、ｍ＝４、入力映像レベ
ル「５７」〜「６３」、出力階調表示レベル「７」と
「８」の場合）には、誤差検出回路で検出される再現誤
差に高域成分があるので、利得制御回路は、対応した小
さな利得（例えば高域成分の絶対値に反比例した０．
２）で擬似ランダムパルス信号の大きさを制御し、誤差
拡散用補正信号として第２加算回路に出力する。すなわ
ち、第１加算回路で再現誤差が加えられた入力映像信号
に対しては、対応した利得（例えば０．２）で制御され
た擬似ランダムパルス信号が第２加算回路で誤差拡散用
補正信号として加算され、出力制御回路に入力する。When the input video signal and the output gradation level are different (for example, n = 7, m = 4, input video levels “57” to “63”, output gradation display levels “7” and “8”). In this case), since the reproduction error detected by the error detection circuit has a high frequency component, the gain control circuit has a corresponding small gain (for example, 0. 0 which is inversely proportional to the absolute value of the high frequency component.
In 2), the magnitude of the pseudo random pulse signal is controlled and output as a correction signal for error diffusion to the second adding circuit. That is, for the input video signal to which the reproduction error has been added by the first addition circuit, the pseudo random pulse signal controlled by the corresponding gain (for example, 0.2) is used as the error diffusion correction signal by the second addition circuit. It is added and input to the output control circuit.
【００２０】 上述のように、入力映像信号と出力階調
のレベルが同じ場合には、高域成分の絶対値に対応した
大きな利得（例えば１）で制御された擬似ランダムパル
ス信号が映像信号に重畳され拡散出力信号として出力制
御回路に入力し、入力映像信号と出力階調のレベルが異
なる場合には、高域成分の絶対値に対応した所定の利得
（例えば０．５〜０）で制御された擬似ランダムパルス
信号が映像信号に重畳され拡散出力信号として出力制御
回路に入力するので、各サブフィールドで駆動する面積
（ドット数）にバラツキを生じるような映像信号が入力
した場合でも、点灯するサブフィールドの片寄りを防止
して正しく階調を表示できる。すなわち、誤差拡散後の
映像信号に単一のサブフィールドで駆動するものがなく
なり（換言すれば、複数のサブフィールドで１つの入力
レベルを表現し）、サブフィールド毎の表示負荷のバラ
ツキを抑え、正しく中間調を表示できる。As described above, when the input video signal and the output gradation level are the same, a pseudo random pulse controlled with a large gain (eg, 1) corresponding to the absolute value of the high frequency component.
When the input video signal is input to the output control circuit as a diffused output signal and the output gradation level is different from the input video signal, a predetermined gain corresponding to the absolute value of the high frequency component (for example, 0. 5-0) controlled pseudo-random pulse
Since the signal is superimposed on the video signal and input as a diffused output signal to the output control circuit, even if a video signal that causes a variation in the area (dot number) driven in each subfield is input, one of the subfields that lights up It is possible to prevent deviation and display gradation correctly. That is, there is no video signal after error diffusion that is driven by a single subfield (in other words, one input level is expressed by a plurality of subfields), and variation in display load between subfields is suppressed, The halftone can be displayed correctly.
【００２１】 請求項２の発明は、暗い画面で雑音成分
が目立たないようにするために、請求項１の発明におい
て、利得制御回路の構成を次のように変更するものであ
る。すなわち、この利得制御回路は、高域抽出回路の抽
出信号の絶対値の増減につれて減増する（例えば反比例
する）と共に、入力映像信号の映像レベルの増減につれ
て増減する（例えば比例する）利得によって、擬似ラン
ダムパルス信号の大きさを制御し、誤差拡散用補正信号
として第２加算回路に出力するものである。このため、
入力映像信号の映像レベルが低い暗い画面に対しては、
利得制御回路による擬似ランダムパルス信号に対する増
幅度を小さくして映像より大きな雑音を加えて映像が乱
れないようにできる。その他の構成、作用は請求項１の
発明とほぼ同様なので説明を省略する。According to the invention of claim 2, in order to make noise components inconspicuous on a dark screen, in the invention of claim 1, the configuration of the gain control circuit is changed as follows. That is, the gain control circuit decreases (for example, is inversely proportional) as the absolute value of the extraction signal of the high frequency extraction circuit increases and decreases, and increases and decreases (for example, proportionally) as the video level of the input video signal increases (for example, proportional). Pseudo run
It controls the magnitude of the dam pulse signal and outputs it to the second addition circuit as an error diffusion correction signal. For this reason,
For dark screens where the video level of the input video signal is low,
The gain of the pseudo random pulse signal by the gain control circuit can be reduced to add noise larger than that of the image so that the image is not disturbed. Other configurations and operations are almost the same as those of the invention of claim 1, and therefore the description thereof is omitted.
【００２２】請求項３の発明は、請求項１の発明におい
て、高域抽出回路の構成を次のように変更する。すなわ
ち、この高域抽出回路は、第１加算回路の出力信号（入
力映像信号に再現誤差を加算した誤差拡散後の映像信
号）から高域成分を抽出する。その他の構成、作用は請
求項１の発明と同様なので説明を省略する。According to a third aspect of the invention, in the first aspect of the invention, the configuration of the high frequency extraction circuit is changed as follows. That is, the high frequency extraction circuit extracts high frequency components from the output signal of the first addition circuit (the video signal after error diffusion in which the reproduction error is added to the input video signal). Other configurations and operations are similar to those of the first aspect of the invention, so description thereof will be omitted.
【００２３】請求項４の発明は、請求項２の発明におい
て、高域抽出回路の構成を次のように変更する。すなわ
ち、この高域抽出回路は、第１加算回路の出力信号から
高域成分を抽出する。その他の構成、作用は請求項２の
発明と同様なので説明を省略する。According to the invention of claim 4, in the invention of claim 2, the configuration of the high frequency extraction circuit is changed as follows. That is, this high frequency extraction circuit extracts high frequency components from the output signal of the first addition circuit. Other configurations and operations are similar to those of the second aspect of the invention, so description thereof will be omitted.
【００２４】[0024]
【００２５】[0025]
【発明の実施の形態】以下、本発明によるディスプレイ
装置の誤差拡散回路の一実施形態例を図１を用いて説明
する。図１において図８と同一部分は同一符号とする。
図１において、３０は誤差拡散回路、１２はディスプレ
イ装置の一例としてのＰＤＰ表示装置である。前記誤差
拡散回路３０は、図８の回路と同様に、映像信号の入力
端子１４に順次結合された第１加算回路１６、出力制御
回路１８及び出力端子２０と、前記第１加算回路１２の
出力側に順次結合された誤差検出回路２２及び遅延回路
２４を具備すると共に、第２加算回路３２、擬似ランダ
ムパルス信号を発生する擬似雑音発生回路（例えばＰＮ
雑音発生回路）３４、高域抽出回路３６及び利得制御回
路３８を具備してなるものである。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of an error diffusion circuit of a display device according to the present invention will be described below with reference to FIG. 1, the same parts as those in FIG. 8 are designated by the same reference numerals.
In FIG. 1, 30 is an error diffusion circuit, and 12 is a PDP display device as an example of a display device. The error diffusion circuit 30, similar to the circuit of FIG. 8, has a first adder circuit 16, an output control circuit 18, and an output terminal 20, which are sequentially coupled to an input terminal 14 for a video signal, and an output of the first adder circuit 12. The error detection circuit 22 and the delay circuit 24, which are sequentially coupled to the side, are provided, and the second addition circuit 32 and the pseudo-lander are provided.
Pseudo-noise generation circuit for generating a Muparusu signal (e.g. PN
Noise generation circuit) 34, high frequency extraction circuit 36, and gain control circuit 38.
【００２６】前記第２加算回路３２は、前記第１加算回
路１２と前記出力制御回路１８及び誤差検出回路２２の
間に挿入され、前記第１加算回路１２の出力信号に誤差
拡散用補正信号を加算して拡散出力信号を得、この拡散
出力信号を前記出力制御回路１８及び誤差検出回路２２
へ出力するように構成されている。The second adder circuit 32 is inserted between the first adder circuit 12, the output control circuit 18 and the error detection circuit 22, and an error diffusion correction signal is added to the output signal of the first adder circuit 12. Addition is performed to obtain a spread output signal, and the spread output signal is added to the output control circuit 18 and the error detection circuit 22.
It is configured to output to.
【００２７】前記擬似雑音発生回路３４は、「１」、
「０」の擬似ランダムパルス信号を発生するように構成
されている。この擬似ランダムパルス信号は、周期の繰
り返しはもっているが、その周期が十分長いのでランダ
ムパルス信号と見做すことのできるパルス信号を表し、
この周期は、例えば、単位パルス期間の５２４，２８７
倍（すなわち（２19−１）倍）の期間に設定されてい
る。The pseudo noise generating circuit 34 is "1",
It is configured to generate a "0" pseudo-random pulse signal. This pseudo-random pulse signal has a repeating period, but since the period is sufficiently long, it represents a pulse signal that can be regarded as a random pulse signal,
This cycle is, for example, 524,287 of the unit pulse period.
The period is set to double (that is, (2 19 -1) times).
【００２８】 前記高域抽出回路３６は、前記誤差検
出回路２２の出力信号を前記遅延回路２４で遅延させた
信号から高域成分を抽出する回路で、例えば、図２に示
すような、１ドット遅延器４０、４２、係数器４４、４
６、４８及び加算器５０からなる汎用の高域通過型フィ
ルタで構成されている。前記高域抽出回路３６は、例え
ば、前記誤差検出回路２２の出力信号の周波数に対応し
た、０から＋１まで、又は０から−１までの間の値をと
る信号を出力するように構成されている。The high frequency extraction circuit 36 is a circuit for extracting a high frequency component from a signal obtained by delaying the output signal of the error detection circuit 22 by the delay circuit 24. For example, one dot as shown in FIG. Delay devices 40, 42, coefficient devices 44, 4
It is composed of a general-purpose high-pass filter composed of 6, 48 and an adder 50. The high frequency extracting circuit 36, for example, the was corresponding to the frequency of the output signal of the error detecting circuit 22 <br/>, and a value between 0 and +1, or 0 to -1
And it is configured to output a that signal.
【００２９】前記利得制御回路３８は、前記高域抽出回
路３６の抽出信号の絶対値の増減につれて減増する（例
えば絶対値に反比例する）利得によって、前記擬似雑音
発生回路３４で発生した擬似ランダムパルス信号の大き
さを制御し、誤差拡散用補正信号として前記第２加算回
路３２に出力する。The gain control circuit 38 generates pseudo random noise generated in the pseudo noise generating circuit 34 by the gain that increases (for example, is inversely proportional to the absolute value) as the absolute value of the extracted signal of the high frequency extracting circuit 36 increases or decreases. The magnitude of the pulse signal is controlled and output as the error diffusion correction signal to the second adding circuit 32.
【００３０】前記利得制御回路３８は、例えば、図３に
示すように、前記高域抽出回路３６の抽出信号の絶対値
（例えば０〜１）を演算する絶対値演算部５２と、設定
値（例えば１）から前記絶対値演算部５２の絶対値を減
算して減算値（例えば１〜０）を出力する減算器５４
と、前記擬似雑音発生回路３４で発生した擬似ランダム
パルス信号に前記減算器５４から出力する値を乗算して
出力信号とする乗算器５６とからなっている。The gain control circuit 38, for example, as shown in FIG. 3, an absolute value calculator 52 for calculating the absolute value (for example, 0 to 1) of the extraction signal of the high frequency extraction circuit 36, and a set value ( For example, a subtracter 54 that subtracts the absolute value of the absolute value calculator 52 from 1) and outputs a subtracted value (for example, 1 to 0).
And a multiplier 56 that multiplies the pseudo random pulse signal generated by the pseudo noise generating circuit 34 by the value output from the subtractor 54 to obtain an output signal.
【００３１】つぎに、図１の作用を説明する。入力端子
１４に入力したｎビットの原画素の映像信号は、第１加
算回路１６によって原画素より過去に生じた再現誤差が
加算され、ついで第２加算回路３２によって誤差拡散用
補正信号が加算されて拡散出力信号となる。この拡散出
力信号が、出力制御回路１８でｍビットのサブフィール
ド画面表示用の信号に変換され、出力端子２０を介して
ＰＤＰ表示装置１２に入力することによって、ｍ個のサ
ブフィールド画面による多階調画像が表示される。Next, the operation of FIG. 1 will be described. The reproduction signal generated in the past from the original pixel is added by the first addition circuit 16 to the video signal of the n-bit original pixel input to the input terminal 14, and then the error diffusion correction signal is added by the second addition circuit 32. Becomes a spread output signal. This spread output signal is converted into an m-bit subfield screen display signal by the output control circuit 18, and is input to the PDP display device 12 via the output terminal 20, whereby a multi-level display with m subfield screens is performed. The toned image is displayed.
【００３２】誤差検出回路２２によって、ＰＤＰ表示装
置１２の輝度階調補正用にメモリ（例えばＲＯＭ）に設
定された補正輝度レベルと第２加算回路３２から出力す
る拡散出力信号との差が検出され、この検出信号は、遅
延回路２４によって所定ドット分遅延され再現誤差とし
て第１加算回路１６に入力する。The error detection circuit 22 detects the difference between the corrected luminance level set in the memory (for example, ROM) for luminance gradation correction of the PDP display device 12 and the diffused output signal output from the second addition circuit 32. The detection signal is delayed by a predetermined dot by the delay circuit 24 and input to the first addition circuit 16 as a reproduction error.
【００３３】高域抽出回路３６によって遅延回路２４の
出力信号から高域成分が抽出され、利得制御回路３８で
は、絶対値演算部５２によって高域成分の絶対値が演算
され、減算部５４によって設定値と絶対値の差（設定値
−絶対値）が演算され、この演算値が乗算部５６によっ
て擬似ランダムパルス信号に乗算される。このため、利
得制御回路３８は、絶対値演算部５２で演算した絶対値
の増減につれて減増する（例えば絶対値に反比例する）
利得によって擬似ランダムパルス信号の大きさを制御
し、誤差拡散用補正信号として第２加算回路３２に出力
する。A high frequency component is extracted from the output signal of the delay circuit 24 by the high frequency extraction circuit 36, and in the gain control circuit 38, the absolute value of the high frequency component is calculated by the absolute value calculation section 52 and set by the subtraction section 54. The difference between the value and the absolute value (set value-absolute value) is calculated, and the calculated value is multiplied by the pseudo random pulse signal by the multiplication unit 56. Therefore, the gain control circuit 38 decreases and increases as the absolute value calculated by the absolute value calculator 52 increases (for example, is inversely proportional to the absolute value).
The magnitude of the pseudo random pulse signal is controlled by the gain, and the pseudo random pulse signal is output to the second adding circuit 32 as an error diffusion correction signal.
【００３４】したがって、入力端子１４に入力した映像
信号のレベルと、出力制御回路１８から出力端子２０を
介してＰＤＰ表示装置１２へ出力する信号の階調（すな
わち出力階調）のレベルとが同じ場合（例えば、ｎ＝
７、ｍ＝４、入力映像レベル「６４」、出力階調表示レ
ベル「８」の場合）には、誤差検出回路２２で検出され
る再現誤差（誤差量）に高域成分が殆どないので（すな
わち誤差量がほぼ零なので）、利得制御回路３８は、大
きな利得（例えば高域成分の絶対値に反比例した１）で
擬似ランダムパルス信号の大きさを制御し、誤差拡散用
補正信号として第２加算回路３２に出力する。すなわ
ち、第１加算回路１６で再現誤差が殆ど加えられない入
力映像信号に対しては、大きな利得（例えば１）で制御
された擬似ランダムパルス信号が加算され、出力制御回
路１８に入力する。Therefore, the level of the video signal input to the input terminal 14 is the same as the level of the gradation (that is, output gradation) of the signal output from the output control circuit 18 to the PDP display device 12 via the output terminal 20. Case (for example, n =
7, m = 4, input video level “64”, output gradation display level “8”), the reproduction error (error amount) detected by the error detection circuit 22 has almost no high frequency component ( That is, since the error amount is almost zero), the gain control circuit 38 controls the magnitude of the pseudo random pulse signal with a large gain (for example, 1 which is inversely proportional to the absolute value of the high frequency component), and the second signal is used as the error diffusion correction signal. Output to the adder circuit 32. That is, the pseudo random pulse signal controlled with a large gain (for example, 1) is added to the input video signal to which the reproduction error is hardly added by the first addition circuit 16, and is input to the output control circuit 18.
【００３５】また、入力映像信号と出力階調のレベルが
異なる場合（例えば、ｎ＝７、ｍ＝４、入力映像レベル
「５７」〜「６３」、出力階調表示レベル「７」と
「８」の場合）には、誤差検出回路２２で検出される再
現誤差に高域成分があるので、利得制御回路３８は、対
応した利得（例えば高域成分の絶対値に反比例した０．
２）で擬似ランダムパルス信号の大きさを制御し、誤差
拡散用補正信号として第２加算回路３２に出力する。す
なわち、第１加算回路１６で再現誤差が加えられた入力
映像信号に対しては、対応した小さな利得（例えば０．
２）で制御された擬似ランダムパルス信号が加算され、
出力制御回路１８に入力する。When the input video signal and the output gradation level are different (for example, n = 7, m = 4, input video levels "57" to "63", output gradation display levels "7" and "8"). In this case), the reproduction error detected by the error detection circuit 22 has a high frequency component, and therefore the gain control circuit 38 controls the gain (for example, 0 .. 1 inversely proportional to the absolute value of the high frequency component).
In 2), the magnitude of the pseudo random pulse signal is controlled and output as the error diffusion correction signal to the second addition circuit 32. That is, for the input video signal to which the reproduction error is added by the first addition circuit 16, a corresponding small gain (for example, 0.
The pseudo random pulse signals controlled in 2) are added,
Input to the output control circuit 18.
【００３６】上述のように、入力映像信号と出力階調の
レベルが同じ場合には、高域成分の絶対値に対応した大
きな利得（例えば１）で制御された擬似ランダムパルス
信号が映像信号に重畳され拡散出力信号として出力制御
回路１８に入力し、入力映像信号と出力階調のレベルが
異なる場合には、高域成分の絶対値に対応した小さな利
得（例えば０．２）で制御された擬似ランダムパルス信
号が映像信号に重畳され拡散出力信号として出力制御回
路１８に入力するので、各サブフィールドで駆動する面
積（ドット数）にバラツキを生じるような映像信号が入
力した場合でも、点灯するサブフィールドの片寄りを防
止して正しい階調表示をすることができる。すなわち、
誤差拡散後の映像信号に単一のサブフィールドで駆動す
るものがなくなり、サブフィールド毎の表示負荷のバラ
ツキを抑え、正しく中間調を表示できる。As described above, when the input video signal and the output gradation level are the same, a pseudo random pulse signal controlled by a large gain (eg, 1) corresponding to the absolute value of the high frequency component is converted into the video signal. When the input video signal and the output gradation level are different from each other and are input to the output control circuit 18 as a diffused output signal, they are controlled with a small gain (for example, 0.2) corresponding to the absolute value of the high frequency component. Since the pseudo random pulse signal is superimposed on the video signal and is input to the output control circuit 18 as a diffused output signal, it is turned on even when a video signal that causes variations in the area (dot number) driven in each subfield is input. It is possible to prevent deviation of the sub-fields and display a correct gradation. That is,
There is no image signal after error diffusion driven by a single sub-field, and it is possible to suppress variations in display load for each sub-field and display halftones correctly.
【００３７】前記実施形態例では、利得制御回路を絶対
値演算部、減算部及び乗算部で構成し、高域抽出回路の
抽出信号の絶対値の増減につれて減増する利得によっ
て、擬似雑音発生回路で発生した擬似ランダムパルス信
号の大きさを制御し、誤差拡散用補正信号として第２加
算回路に出力するようにしたが、本発明はこれに限るも
のでなく、例えば、図４に示すように、利得制御回路３
８ａを絶対値演算部５２、減算部５４、乗算部５６及び
増幅部５８で構成し、高域抽出回路３６の抽出信号の絶
対値の増減につれて減増する（例えば反比例する）と共
に入力映像信号の映像レベルの増減につれて増減する
（例えば比例する）利得によって、擬似雑音発生回路で
発生した擬似ランダムパルス信号の大きさを制御し、誤
差拡散用補正信号として第２加算回路３２に出力するよ
うに構成してもよい。In the above embodiment, the gain control circuit is composed of the absolute value calculating section, the subtracting section and the multiplying section, and the pseudo noise generating circuit is provided with the gain increasing and decreasing as the absolute value of the extracted signal of the high frequency extracting circuit increases and decreases. Although the magnitude of the pseudo-random pulse signal generated in step 2 is controlled and output as the error diffusion correction signal to the second adder circuit, the present invention is not limited to this. For example, as shown in FIG. , Gain control circuit 3
8a is composed of an absolute value calculating unit 52, a subtracting unit 54, a multiplying unit 56 and an amplifying unit 58, and decreases (for example, is inversely proportional) as the absolute value of the extraction signal of the high frequency extraction circuit 36 increases and decreases and the input video signal The magnitude of the pseudo random pulse signal generated by the pseudo noise generating circuit is controlled by the gain that increases (for example, is proportional) as the video level increases and decreases, and is output to the second adding circuit 32 as an error diffusion correction signal. You may.
【００３８】このように構成した場合、入力映像信号の
映像レベルが低い、暗い画面に対しては、利得制御回路
３８ａによる擬似ランダムパルス信号に対する増幅度を
小さくすることによって、大きな雑音が加わって映像が
乱れることがないようにすることができる。In the case of such a configuration, for a dark screen in which the video level of the input video signal is low, the amplification degree for the pseudo random pulse signal by the gain control circuit 38a is reduced to add a large amount of noise to the video image. Can be prevented from being disturbed.
【００３９】前記実施形態例では、高域抽出回路は、誤
差検出回路の検出信号を遅延回路で遅延させた後の信号
から高域成分を抽出するようにしたが、本発明はこれに
限るものでなく、図１の高域抽出回路３６を、図５に示
すような、誤差検出回路の検出信号を遅延回路で遅延さ
せる前の信号から高域成分を抽出する高域抽出回路３６
ａに代えて、誤差拡散回路３０ａを構成するようにして
もよい。In the above embodiment, the high frequency extraction circuit extracts the high frequency component from the signal obtained by delaying the detection signal of the error detection circuit by the delay circuit, but the present invention is not limited to this. Instead, the high-frequency extraction circuit 36 shown in FIG. 1 extracts the high-frequency component from the signal before the detection signal of the error detection circuit is delayed by the delay circuit as shown in FIG.
Instead of a, the error diffusion circuit 30a may be configured.
【００４０】前記実施形態例では、高域抽出回路は、誤
差検出回路の検出信号から高域成分を抽出するようにし
たが、本発明はこれに限るものでなく、図１（又は図
５）の高域抽出回路３６（又は３６ａ）を、図６に示す
ような、第１加算回路１６の出力信号から高域成分を抽
出する高域抽出回路３６ｂに代えて、誤差拡散回路３０
ｂを構成するようにしてもよい。In the above embodiment, the high frequency extraction circuit extracts the high frequency component from the detection signal of the error detection circuit, but the present invention is not limited to this, and FIG. 1 (or FIG. 5). The high-frequency extraction circuit 36 (or 36a) is replaced with a high-frequency extraction circuit 36b for extracting high-frequency components from the output signal of the first addition circuit 16 as shown in FIG.
b may be configured.
【００４１】前記実施形態例では、ディスプレイ装置が
ＰＤＰ表示装置の場合について説明したが、本発明はこ
れに限るものでなく、ＰＤＰ表示装置以外のディスプレ
イ装置（例えば、液晶ディスプレイ装置）の場合につい
ても利用できる。In the above-described embodiment, the case where the display device is a PDP display device has been described, but the present invention is not limited to this, and a display device other than the PDP display device (for example, a liquid crystal display device) is also applicable. Available.
【００４２】[0042]
【発明の効果】請求項１及び３の発明は、サブフィール
ド駆動法で多階調画像を表示するディスプレイ装置にお
いて、第１、第２加算回路、出力制御回路、誤差検出回
路、遅延回路、擬似雑音発生回路、高域抽出回路及び利
得制御回路を具備し、入力映像信号と出力階調のレベル
が同じで高域成分がない場合には、利得制御回路が大き
な利得（例えば高域成分の絶対値に反比例した１）で制
御された擬似ランダムパルス信号を入力映像信号に加算
して出力制御回路に出力し、入力映像信号と出力階調の
レベルが異なり高域成分がある場合には、利得制御回路
が小さな利得（例えば高域成分の絶対値に反比例した
０．５〜０）で制御された擬似ランダムパルス信号を入
力映像信号に加算して出力制御回路に出力するように構
成した。According to the first and third aspects of the present invention, in a display device for displaying a multi-gradation image by the subfield driving method, first and second addition circuits, an output control circuit, an error detection circuit, a delay circuit, and a pseudo circuit. If the input video signal and the output tone level are the same and there is no high frequency component, the gain control circuit has a large gain (for example, absolute value of high frequency component). The pseudo random pulse signal controlled by 1) which is inversely proportional to the value is added to the input video signal and output to the output control circuit. When the input video signal and the output gradation level are different and there is a high frequency component, the gain is increased. The control circuit is configured to add a pseudo random pulse signal controlled with a small gain (for example, 0.5 to 0, which is inversely proportional to the absolute value of the high frequency component) to the input video signal and output it to the output control circuit.
【００４３】このため、各サブフィールドで駆動する面
積（ドット数）にバラツキを生じるような映像信号が入
力した場合でも、点灯するサブフィールドの片寄りを防
止して正しく階調を表示できる。すなわち、誤差拡散後
の映像信号に単一のサブフィールドで駆動するものがな
くなり（複数のサブフィールドで１つの入力レベルを表
現し）、サブフィールド毎の表示負荷のバラツキを抑
え、正しく中間調を表示ができる。Therefore, even when a video signal which causes a variation in the area (number of dots) driven in each subfield is input, it is possible to prevent the biased lighting of the subfield and display the gradation correctly. That is, there is no video signal after error diffusion that is driven by a single subfield (one input level is expressed by multiple subfields), variation in display load between subfields is suppressed, and correct halftone is achieved. Can be displayed.
【００４４】 請求項２及び４の発明は、請求項１、３
の発明において、利得制御回路が、高域抽出回路の抽出
信号の絶対値の増減につれて減増する（例えば反比例す
る）と共に、入力映像信号の映像レベルの増減につれて
増減する（例えば比例する）利得によって、擬似ランダ
ムパルス信号の大きさを制御して入力映像信号に加算す
るようにしたので、請求項１、３の発明の効果の他に次
のような効果を達成することができる。すなわち、入力
映像信号の映像レベルが低い暗い画面に対しては、利得
制御回路による擬似ランダムパルス信号に対する増幅度
を小さくして、大きな雑音が加わって映像が乱れないよ
うにして、暗い画面で雑音成分が目立たないようにする
ことができる。The inventions of claims 2 and 4 are
In the invention, the gain control circuit increases (for example, is inversely proportional) as the absolute value of the extraction signal of the high frequency extraction circuit increases or decreases and increases or decreases (for example, proportionally) as the video level of the input video signal increases or decreases. , Pseudo-lander
Since the magnitude of the mpulse signal is controlled and added to the input video signal, the following effects can be achieved in addition to the effects of the inventions of claims 1 and 3. That is, for a dark screen where the input video signal has a low video level, the gain control circuit reduces the amplification degree for the pseudo random pulse signal so that large noise is not added and the image is not disturbed. The ingredients can be made inconspicuous.
【００４５】[0045]
【図１】本発明によるディスプレイ装置の誤差拡散回路
の一実施形態例を示すブロック図である。FIG. 1 is a block diagram illustrating an exemplary embodiment of an error diffusion circuit of a display device according to the present invention.
【図２】図１の高域抽出回路の具体例を示すブロック図
である。FIG. 2 is a block diagram showing a specific example of a high frequency extraction circuit of FIG.
【図３】図１の利得制御回路の具体例を示すブロック図
である。FIG. 3 is a block diagram showing a specific example of the gain control circuit of FIG.
【図４】図１の利得制御回路の他の具体例を示すブロッ
ク図である。FIG. 4 is a block diagram showing another specific example of the gain control circuit of FIG.
【図５】本発明によるディスプレイ装置の誤差拡散回路
の他の実施形態例を示すブロック図である。FIG. 5 is a block diagram showing another embodiment of the error diffusion circuit of the display device according to the present invention.
【図６】本発明によるディスプレイ装置の誤差拡散回路
のさらに他の実施形態例を示すブロック図である。FIG. 6 is a block diagram showing another embodiment of the error diffusion circuit of the display device according to the present invention.
【図７】２５６階調の手法における駆動シーケンスと駆
動波形図である。FIG. 7 is a drive sequence diagram and a drive waveform diagram in the 256 gradation method.
【図８】従来例におけるディスプレイ装置の誤差拡散回
路を示すブロック図である。FIG. 8 is a block diagram showing an error diffusion circuit of a display device in a conventional example.
【図９】階調が正しく表示されない場合のドット配列図
と階調特性図である。9A and 9B are a dot arrangement diagram and a gradation characteristic diagram when the gradation is not displayed correctly.
【図１０】階調が正しく表示される場合のドット配列図
と階調特性図である。FIG. 10 is a dot arrangement diagram and a tone characteristic diagram when the tone is displayed correctly.
１０、３０、３０ａ、３０ｂ…誤差拡散回路、 １２…
ＰＤＰ表示装置（ディスプレイ装置の一例）、 １４…
映像信号の入力端子、 １６…第１加算回路、１８…出
力制御回路、 ２０…出力端子、 ２２…誤差検出回
路、 ２４…遅延回路、 ３２…第２加算回路、 ３４
…擬似雑音発生回路（特定パターン発生回路の一例）、
３６、３６ａ、３６ｂ…高域抽出回路、 ３８、３８
ａ…利得制御回路、 ４０、４２…１ドット遅延器、
４４、４６、４８…係数器、 ５０…加算器、 ５２…
絶対値演算部、 ５４…減算器、 ５６…乗算器、 ５
８…増幅器。10, 30, 30a, 30b ... Error diffusion circuit, 12 ...
PDP display device (an example of display device), 14 ...
Video signal input terminal, 16 ... First addition circuit, 18 ... Output control circuit, 20 ... Output terminal, 22 ... Error detection circuit, 24 ... Delay circuit, 32 ... Second addition circuit, 34
... Pseudo noise generation circuit (an example of a specific pattern generation circuit),
36, 36a, 36b ... High-frequency extraction circuit, 38, 38
a ... Gain control circuit, 40, 42 ... 1-dot delay device,
44, 46, 48 ... Coefficient multiplier, 50 ... Adder, 52 ...
Absolute value calculator, 54 ... Subtractor, 56 ... Multiplier, 5
8 ... Amplifier.
フロントページの続き (72)発明者 小林 正幸 神奈川県川崎市高津区末長1116番地 株 式会社富士通ゼネラル内 (72)発明者 松永 誠司 神奈川県川崎市高津区末長1116番地 株 式会社富士通ゼネラル内 (72)発明者 相田 徹 神奈川県川崎市高津区末長1116番地 株 式会社富士通ゼネラル内 (72)発明者 傳田 勇人 神奈川県川崎市高津区末長1116番地 株 式会社富士通ゼネラル内 (56)参考文献 特開 平８−146906（ＪＰ，Ａ) 特開 平７−121135（ＪＰ，Ａ) 特開 平８−101663（ＪＰ，Ａ) 特開 平７−288689（ＪＰ，Ａ) 特開 平６−178304（ＪＰ，Ａ) 特開 平６−46266（ＪＰ，Ａ) 特開 昭63−214073（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/20 641 G09G 3/20 642 G09G 3/28 G09G 5/00 Front page continued (72) Inventor Masayuki Kobayashi 1116 Suenaga, Takatsu-ku, Kawasaki-shi, Kanagawa Prefectural general company (72) Inventor Seiji Matsunaga 1116 Suenaga, Takatsu-ku, Kawasaki, Kanagawa Prefectural general company (72) ) Inventor Toru Aida 1116 Suenaga, Takatsu-ku, Kawasaki-shi, Kanagawa, within the Fujitsu General Co., Ltd. (72) Hayato Denden, 1116 Suenaga, Takatsu-ku, Kawasaki-shi, Kanagawa (56) Reference company 8-146906 (JP, A) JP 7-121135 (JP, A) JP 8-101663 (JP, A) JP 7-288689 (JP, A) JP 6-178304 (JP, A) JP-A-6-46266 (JP, A) JP-A-63-214073 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) G09G 3/20 641 G09G 3/20 642 G09G 3/28 G09G 5/00
Claims (4)
し、各サブフィールドの輝度に重み付けをし、複数のサ
ブフィールド画面の組み合わせで多階調画像を表示する
ディスプレイ装置において、入力したｎビットの原画素
の映像信号に、原画素より過去に生じた再現誤差を加算
する第１加算回路と、この第１加算回路の出力信号に誤
差拡散用補正信号を加算して拡散出力信号を得る第２加
算回路と、この拡散出力信号をｍ（≦ｎ−１）ビットの
サブフィールド画面表示用の信号に変換して前記ディス
プレイ装置へ出力する出力制御回路と、前記ディスプレ
イ装置の輝度階調補正用に設定された補正輝度レベルと
前記拡散出力信号との差を検出する誤差検出回路と、こ
の誤差検出回路の検出信号を所定画素分遅延させ再現誤
差として前記第１加算回路に出力する遅延回路と、擬似
ランダムパルス信号を発生する擬似雑音発生回路と、前
記誤差検出回路の検出信号から高域成分を抽出する高域
抽出回路と、この高域抽出回路の抽出信号の絶対値の増
減につれて減増する利得によって、前記擬似雑音発生回
路で発生した擬似ランダムパルス信号の大きさを制御
し、誤差拡散用補正信号として前記第２加算回路に出力
する利得制御回路とを具備してなることを特徴とするデ
ィスプレイ装置の誤差拡散回路。1. A display device, in which one frame is composed of a plurality of sub-fields, the brightness of each sub-field is weighted, and a multi-gradation image is displayed by a combination of a plurality of sub-field screens, the input n-bit A first adder circuit for adding a reproduction error generated in the past from the original pixel to the video signal of the original pixel, and a second output circuit for adding an error diffusion correction signal to the output signal of the first adder circuit to obtain a diffused output signal. An adder circuit, an output control circuit for converting the diffused output signal into a signal for sub-field screen display of m (≦ n−1) bits and outputting the signal to the display device, and for correcting luminance gradation of the display device. An error detection circuit that detects a difference between the set correction luminance level and the diffused output signal, and a detection signal of the error detection circuit that is delayed by a predetermined number of pixels to obtain a reproduction error. A delay circuit for outputting a calculation circuit, the pseudo
A pseudo noise generating circuit for generating a random pulse signal, a high frequency extracting circuit for extracting a high frequency component from the detection signal of the error detecting circuit, and a gain which increases as the absolute value of the extraction signal of the high frequency extracting circuit increases or decreases. The pseudo noise generation
An error diffusion circuit for a display device, comprising: a gain control circuit for controlling the magnitude of a pseudo random pulse signal generated in the path and outputting it as the error diffusion correction signal to the second addition circuit.
し、各サブフィールドの輝度に重み付けをし、複数のサ
ブフィールド画面の組み合わせで多階調画像を表示する
ディスプレイ装置において、入力したｎビットの原画素
の映像信号に、原画素より過去に生じた再現誤差を加算
する第１加算回路と、この第１加算回路の出力信号に誤
差拡散用補正信号を加算して拡散出力信号を得る第２加
算回路と、この拡散出力信号をｍ（≦ｎ−１）ビットの
サブフィールド画面表示用の信号に変換して前記ディス
プレイ装置へ出力する出力制御回路と、前記ディスプレ
イ装置の輝度階調補正用に設定された補正輝度レベルと
前記拡散出力信号との差を検出する誤差検出回路と、こ
の誤差検出回路の検出信号を所定画素分遅延させ再現誤
差として前記第１加算回路に出力する遅延回路と、擬似
ランダムパルス信号を発生する擬似雑音発生回路と、前
記誤差検出回路の検出信号から高域成分を抽出する高域
抽出回路と、この高域抽出回路の抽出信号の絶対値の増
減につれて減増すると共に、前記入力映像信号の映像レ
ベルの増減につれて増減する利得によって、前記擬似雑
音発生回路で発生した擬似ランダムパルス信号の大きさ
を制御し、誤差拡散用補正信号として前記第２加算回路
に出力する利得制御回路とを具備してなることを特徴と
するディスプレイ装置の誤差拡散回路。2. A display device, in which one frame is composed of a plurality of sub-fields, the brightness of each sub-field is weighted, and a multi-gradation image is displayed by a combination of a plurality of sub-field screens, the input n-bit A first adder circuit for adding a reproduction error generated in the past from the original pixel to the video signal of the original pixel, and a second output circuit for adding an error diffusion correction signal to the output signal of the first adder circuit to obtain a diffused output signal. An adder circuit, an output control circuit for converting the diffused output signal into a signal for sub-field screen display of m (≦ n−1) bits and outputting the signal to the display device, and for correcting luminance gradation of the display device. An error detection circuit that detects a difference between the set correction luminance level and the diffused output signal, and a detection signal of the error detection circuit that is delayed by a predetermined number of pixels to obtain a reproduction error. A delay circuit for outputting a calculation circuit, the pseudo
A pseudo noise generating circuit for generating a random pulse signal, a high frequency extracting circuit for extracting a high frequency component from the detection signal of the error detecting circuit, and a decrease as the absolute value of the extraction signal of the high frequency extracting circuit increases or decreases. , The pseudo-variable gain is increased or decreased as the video level of the input video signal is increased or decreased.
An error diffusion of a display device, comprising: a gain control circuit that controls the magnitude of a pseudo random pulse signal generated by a sound generation circuit and outputs the error diffusion correction signal to the second addition circuit. circuit.
し、各サブフィールドの輝度に重み付けをし、複数のサ
ブフィールド画面の組み合わせで多階調画像を表示する
ディスプレイ装置において、入力したｎビットの原画素
の映像信号に、原画素より過去に生じた再現誤差を加算
する第１加算回路と、この第１加算回路の出力信号に誤
差拡散用補正信号を加算して拡散出力信号を得る第２加
算回路と、この拡散出力信号をｍ（≦ｎ−１）ビットの
サブフィールド画面表示用の信号に変換して前記ディス
プレイ装置へ出力する出力制御回路と、前記ディスプレ
イ装置の輝度階調補正用に設定された補正輝度レベルと
前記拡散出力信号との差を検出する誤差検出回路と、こ
の誤差検出回路の検出信号を所定画素分遅延させ再現誤
差として前記第１加算回路に出力する遅延回路と、擬似
ランダムパルス信号を発生する擬似雑音発生回路と、前
記第１加算回路の出力信号から高域成分を抽出する高域
抽出回路と、この高域抽出回路の抽出信号の絶対値の増
減につれて減増する利得によって、前記擬似雑音発生回
路で発生した擬似ランダムパルス信号の大きさを制御
し、誤差拡散用補正信号として前記第２加算回路に出力
する利得制御回路とを具備してなることを特徴とするデ
ィスプレイ装置の誤差拡散回路。3. A display device, in which one frame is composed of a plurality of sub-fields, the luminance of each sub-field is weighted, and a multi-gradation image is displayed by a combination of a plurality of sub-field screens, the input n-bit A first adder circuit for adding a reproduction error generated in the past from the original pixel to the video signal of the original pixel, and a second output circuit for adding an error diffusion correction signal to the output signal of the first adder circuit to obtain a diffused output signal. An adder circuit, an output control circuit for converting the diffused output signal into a signal for sub-field screen display of m (≦ n−1) bits and outputting the signal to the display device, and for correcting luminance gradation of the display device. An error detection circuit that detects a difference between the set correction luminance level and the diffused output signal, and a detection signal of the error detection circuit that is delayed by a predetermined number of pixels to obtain a reproduction error. A delay circuit for outputting a calculation circuit, the pseudo
A pseudo noise generating circuit for generating a random pulse signal, a high frequency extracting circuit for extracting a high frequency component from the output signal of the first adding circuit, and a decrease as the absolute value of the extracted signal of the high frequency extracting circuit increases or decreases. Depending on the gain, the pseudo noise generation
An error diffusion circuit for a display device, comprising: a gain control circuit that controls the magnitude of a pseudo random pulse signal generated on the path and outputs the error diffusion correction signal to the second adder circuit.
し、各サブフィールドの輝度に重み付けをし、複数のサ
ブフィールド画面の組み合わせで多階調画像を表示する
ディスプレイ装置において、入力したｎビットの原画素
の映像信号に、原画素より過去に生じた再現誤差を加算
する第１加算回路と、この第１加算回路の出力信号に誤
差拡散用補正信号を加算して拡散出力信号を得る第２加
算回路と、この拡散出力信号をｍ（≦ｎ−１）ビットの
サブフィールド画面表示用の信号に変換して前記ディス
プレイ装置へ出力する出力制御回路と、前記ディスプレ
イ装置の輝度階調補正用に設定された補正輝度レベルと
前記拡散出力信号との差を検出する誤差検出回路と、こ
の誤差検出回路の検出信号を所定画素分遅延させ再現誤
差として前記第１加算回路に出力する遅延回路と、擬似
ランダムパルス信号を発生する擬似雑音発生回路と、前
記第１加算回路の出力信号から高域成分を抽出する高域
抽出回路と、この高域抽出回路の抽出信号の絶対値の増
減につれて減増すると共に、前記入力映像信号の映像レ
ベルの増減につれて増減する利得によって、前記擬似雑
音発生回路で発生した擬似ランダムパルス信号の大きさ
を制御し、誤差拡散用補正信号として前記第２加算回路
に出力する利得制御回路とを具備してなることを特徴と
するディスプレイ装置の誤差拡散回路。4. A display device which comprises one frame composed of a plurality of sub-fields, weights the luminance of each sub-field, and displays a multi-gradation image by a combination of a plurality of sub-field screens. A first adder circuit for adding a reproduction error generated in the past from the original pixel to the video signal of the original pixel, and a second output circuit for adding an error diffusion correction signal to the output signal of the first adder circuit to obtain a diffused output signal. An adder circuit, an output control circuit for converting the diffused output signal into a signal for sub-field screen display of m (≦ n−1) bits and outputting the signal to the display device, and for correcting luminance gradation of the display device. An error detection circuit that detects a difference between the set correction luminance level and the diffused output signal, and a detection signal of the error detection circuit that is delayed by a predetermined number of pixels to obtain a reproduction error. A delay circuit for outputting a calculation circuit, the pseudo
A pseudo noise generating circuit for generating a random pulse signal, a high frequency extracting circuit for extracting a high frequency component from the output signal of the first adding circuit, and a decrease as the absolute value of the extracted signal of the high frequency extracting circuit increases or decreases. At the same time, the pseudo random noise is increased by the gain that increases or decreases as the video level of the input video signal increases or decreases.
An error diffusion of a display device, comprising: a gain control circuit for controlling the magnitude of a pseudo random pulse signal generated by a sound generation circuit and outputting it as an error diffusion correction signal to the second addition circuit. circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26358896A JP3484894B2 (en) | 1996-09-12 | 1996-09-12 | Error diffusion circuit of display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26358896A JP3484894B2 (en) | 1996-09-12 | 1996-09-12 | Error diffusion circuit of display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1091119A JPH1091119A (en) | 1998-04-10 |
| JP3484894B2 true JP3484894B2 (en) | 2004-01-06 |
Family
ID=17391641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26358896A Expired - Fee Related JP3484894B2 (en) | 1996-09-12 | 1996-09-12 | Error diffusion circuit of display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3484894B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100577764B1 (en) | 2004-09-08 | 2006-05-10 | 엘지전자 주식회사 | Method and device of error diffusion pattern improvement by the level noise |
| JP5763002B2 (en) | 2012-03-21 | 2015-08-12 | 株式会社ジャパンディスプレイ | Image processing apparatus and image processing method |
-
1996
- 1996-09-12 JP JP26358896A patent/JP3484894B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1091119A (en) | 1998-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100379703B1 (en) | Display method and device | |
| EP0837441A1 (en) | Method of driving display device and its circuit | |
| KR100585631B1 (en) | Method of Expressing Gray Scale in Plasma Display Panel | |
| JP3484894B2 (en) | Error diffusion circuit of display device | |
| JP3484895B2 (en) | Error diffusion circuit of display device | |
| JP3327058B2 (en) | Pseudo pattern processing circuit | |
| JP3232921B2 (en) | Pseudo pattern processing circuit | |
| JP3312529B2 (en) | Display device driving method | |
| JP3089960B2 (en) | Error diffusion circuit | |
| JP3572685B2 (en) | Pseudo halftone processing method and circuit | |
| JP3493864B2 (en) | Display device driving method and driving circuit | |
| JP3521591B2 (en) | Error diffusion processing device for display device | |
| JPH10105116A (en) | Pseudo halftone image dislay device | |
| JP3206711B2 (en) | Display device drive circuit | |
| JP3521592B2 (en) | Error diffusion processing device for display device | |
| JP3209017B2 (en) | Pseudo halftone processing circuit | |
| JP3312517B2 (en) | Error diffusion processing device for display device | |
| JP3309592B2 (en) | Display device drive circuit | |
| JPH1039833A (en) | Compensation circuit for distortion of gradation of display device | |
| KR100610494B1 (en) | Apparatus of decreasing noise for plasma display panels and method thereof | |
| JP3381339B2 (en) | Error diffusion circuit for pseudo halftone display | |
| JP3346107B2 (en) | Error diffusion processing circuit | |
| JP3500732B2 (en) | Pseudo halftone processing circuit | |
| JPH08305328A (en) | Error diffusion processing circuit | |
| JPH11327497A (en) | Video signal processing device and display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071024 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131024 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |