JPH1091119A - Error diffusion circuit for display device - Google Patents
Error diffusion circuit for display deviceInfo
- Publication number
- JPH1091119A JPH1091119A JP8263588A JP26358896A JPH1091119A JP H1091119 A JPH1091119 A JP H1091119A JP 8263588 A JP8263588 A JP 8263588A JP 26358896 A JP26358896 A JP 26358896A JP H1091119 A JPH1091119 A JP H1091119A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- error
- specific pattern
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、１フレームを複数
のサブフィールド（又はサブフレーム）ＳＦ１〜ＳＦｎ
で構成し、各サブフィールドの輝度に重み付けをし、複
数のサブフィールド画面の組み合わせで多階調画像（例
えば２５６階調画像）を表示するディスプレイ装置（例
えば、ＰＤＰ表示装置）において、駆動信号のビット数
を低減して発光輝度を増加し、しかも画質の低下を招く
ことがない擬似中間調画像を表示するための誤差拡散回
路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of dividing one frame into a plurality of subfields (or subframes) SF1 to SFn.
In a display device (for example, a PDP display device) that weights the luminance of each subfield and displays a multi-tone image (for example, a 256-tone image) by combining a plurality of subfield screens, BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an error diffusion circuit for displaying a pseudo halftone image which reduces the number of bits to increase the light emission luminance and does not cause a decrease in image quality.
【０００２】[0002]
【従来の技術】最近、薄型、軽量の表示装置として、Ｐ
ＤＰ（プラズマ・ディスプレイ・パネル）が注目されて
いる。このＰＤＰの駆動方式は、従来のＣＲＴ駆動方式
とは全く異なっており、ディジタル化された映像入力信
号による直接駆動方式である。したがって、パネル面か
ら発光される輝度階調は、扱う信号のビット数によって
定まる。2. Description of the Related Art Recently, as a thin and lightweight display device, P
DP (plasma display panel) has attracted attention. The driving method of this PDP is completely different from the conventional CRT driving method, and is a direct driving method using digitized video input signals. Therefore, the luminance gradation emitted from the panel surface is determined by the number of bits of the signal to be handled.
【０００３】ＰＤＰは、基本的特性の異なるＡＣ型とＤ
Ｃ型の２方式に分けられる。ＡＣ型ＰＤＰでは、輝度と
寿命については十分な特性が得られているが階調表示に
関しては、試作レベルで最大６４階調表示までの報告し
かなかった。多階調表示を目的としたアドレス・表示分
離型駆動法（ＡＤＳサブフィールド法）が提案されてい
る。この方法に使用されるＰＤＰの駆動シーケンスと駆
動波形は、例えば、図７（ａ）（ｂ）に示すようなもの
である。[0003] PDPs are AC type and D type having different basic characteristics.
It is divided into two types of C type. In the AC type PDP, sufficient characteristics have been obtained with respect to luminance and life, but there has been only a report of a gradation level of up to 64 gradation display at the prototype level. A separate address / display driving method (ADS subfield method) for multi-tone display has been proposed. The drive sequence and drive waveform of the PDP used in this method are, for example, as shown in FIGS. 7A and 7B.
【０００４】図７（ａ）において、１フレームは、輝度
の相対比が１、２、４、８、１６、３２、６４、１２８
の８個のサブフィールドＳＦ１〜ＳＦ８で構成され、８
画面の輝度の組み合わせで２５６階調の表示が行われ
る。図７（ｂ）において、それぞれのサブフィールド
は、リフレッシュした１画面分のデータの書込みを行う
アドレス期間とそのサブフィールドの輝度レベルを決め
るサスティン期間で構成される。アドレス期間では、最
初全画面同時に各ピクセルに初期的に壁電荷が形成さ
れ、その後サスティンパルスが全画面に与えられ表示を
行う。サブフィールドの明るさはサスティンパルスの数
に比例し、所定の輝度に設定される。このようにして２
５６階調表示が実現される。In FIG. 7A, one frame has a relative luminance ratio of 1, 2, 4, 8, 16, 32, 64, 128.
Of eight subfields SF1 to SF8,
Display of 256 gradations is performed by a combination of screen luminances. In FIG. 7B, each subfield includes an address period in which data for one refreshed screen is written and a sustain period for determining a luminance level of the subfield. In the address period, first, wall charges are initially formed on each pixel at the same time for the entire screen, and then a sustain pulse is applied to the entire screen to perform display. The brightness of the subfield is proportional to the number of sustain pulses and is set to a predetermined brightness. In this way 2
56 gradation display is realized.
【０００５】以上のようなＡＣ駆動方式では、階調数を
増やせば増やすほど、１フレーム期間内でパネルを点灯
発光させる準備期間としてのアドレス期間のビット数が
増加するため、発光期間としてのサスティン期間が相対
的に短くなり、最大輝度が低下する。このように、パネ
ル面から発光される輝度階調は、扱う信号のビット数に
よって定まるため、扱う信号のビット数を増やせば、画
質は向上するが、発光輝度が低下し、逆に扱う信号のビ
ット数を減らせば、発光輝度が増加するが、階調表示が
少なくなり、画質の低下を招く。In the above-described AC driving method, as the number of gradations increases, the number of bits in an address period as a preparation period for lighting and emitting light in the panel within one frame period increases. The period becomes relatively short, and the maximum luminance decreases. As described above, since the luminance gradation emitted from the panel surface is determined by the number of bits of the signal to be handled, if the number of bits of the signal to be handled is increased, the image quality is improved, but the emission luminance is reduced, and conversely, the signal to be handled is reduced. If the number of bits is reduced, the light emission luminance increases, but the gradation display decreases and the image quality deteriorates.
【０００６】発光輝度を増加し、かつ画質の低下を招く
ことがない擬似中間調画像を表示するための誤差拡散回
路は、従来、図８に示すように構成されていた。図８に
おいて、１０は誤差拡散回路、１２はディスプレイ装置
としてのＰＤＰ表示装置である。前記誤差拡散回路１０
は、映像信号の入力端子１４に順次結合された加算回路
１６、出力制御回路１８及び出力端子２０と、前記加算
回路１２の出力側に順次結合された誤差検出回路２２及
び遅延回路２４とからなり、この遅延回路２４の出力側
が加算回路１６に結合され、出力端子２０にＰＤＰ表示
装置１２が結合され、このＰＤＰ表示装置１２によっ
て、誤差拡散処理された中間調画像が表示される。Conventionally, an error diffusion circuit for displaying a pseudo halftone image without increasing the light emission luminance and without deteriorating the image quality has been configured as shown in FIG. 8, 10 is an error diffusion circuit, and 12 is a PDP display device as a display device. The error diffusion circuit 10
Comprises an adder circuit 16, an output control circuit 18 and an output terminal 20 sequentially coupled to the input terminal 14 of the video signal, and an error detection circuit 22 and a delay circuit 24 sequentially coupled to the output side of the adder circuit 12. The output side of the delay circuit 24 is connected to the adder circuit 16, and the PDP display device 12 is connected to the output terminal 20, and the PDP display device 12 displays an error-diffused halftone image.
【０００７】加算回路１６によって、入力端子１４に入
力したｎビットの原画素の映像信号に過去に生じた再現
誤差を加算して拡散出力信号を得、出力制御回路１８に
よって、拡散出力信号をｍ（≦ｎ−１）ビットのサブフ
ィールド画面表示用の信号に変換し、出力端子２０を介
してＰＤＰ表示装置１２へ出力し、誤差検出回路２２に
よって、ＰＤＰ表示装置１２の輝度階調補正用に予めＲ
ＯＭ等に設定された補正輝度レベルと拡散出力信号との
差を検出して重み付けをし、遅延回路２４によって所定
画素分遅延させ再現誤差として加算回路１６に出力する
ものである。The addition circuit 16 adds a reproduction error generated in the past to the n-bit original pixel video signal input to the input terminal 14 to obtain a diffuse output signal. The output control circuit 18 converts the diffuse output signal to m. (≦ n−1) bits are converted into a signal for displaying a subfield screen, output to the PDP display device 12 via the output terminal 20, and used by the error detection circuit 22 for correcting the luminance gradation of the PDP display device 12. R in advance
The difference between the corrected luminance level set in the OM and the like and the spread output signal is detected and weighted, and is delayed by a predetermined pixel by the delay circuit 24 and output to the addition circuit 16 as a reproduction error.
【０００８】[0008]
【発明が解決しようとする課題】しかしながら、図８に
示した誤差拡散回路１０では、複数のサブフィールドＳ
Ｆ１〜ＳＦｎの各サブフィールドで駆動する表示面積
（ドット数）にバラツキ（ばらつき）があると、正しく
階調が表示されないというサブフィールド駆動表示に特
有の問題点があった。特に、誤差拡散処理で中間調表示
を行い、且つ、少ない（例えば１つの）サブフィールド
で駆動する表示画面が小さく、多い（例えば３つの）サ
ブフィールドで駆動する表示画面が大きいような表示で
は、正しく階調が表示されない度合いが顕著であるとい
う問題点があった。However, the error diffusion circuit 10 shown in FIG.
If the display area (the number of dots) driven in each of the subfields F1 to SFn has a variation (variation), there is a problem peculiar to the subfield drive display that a gradation is not displayed correctly. In particular, in a display in which halftone display is performed by the error diffusion process, and a display screen driven by a small number (for example, one) of subfields is small and a display screen driven by a large number of (for example, three) subfields is large, There has been a problem that the degree to which the gradation is not correctly displayed is remarkable.
【０００９】例えば、図９（ａ）（ｂ）を用いて階調が
正しく表示されない場合を説明する。説明の便宜上、１
フレームを４つのＳＦ１〜ＳＦ４で構成し、ＳＦ１、Ｓ
Ｆ２、ＳＦ３、ＳＦ４の輝度の相対比を１、２、４、８
としたサブフィールド駆動法によるＰＤＰ表示装置１２
で、図９（ａ）に示すような、表示画面の大部分（図で
は６２ドット）の表示レベルが「７」、表示画面の一部
分（図では２ドット）の表示レベルが「８」の階調画面
を表示した場合を考える。この場合、表示レベル「７」
を表示するドットはＳＦ１、ＳＦ２、ＳＦ３が点灯して
ＳＦ４が消灯し、表示レベル「８」を表示するドットは
ＳＦ４が点灯してＳＦ１、ＳＦ２、ＳＦ３が消灯する。For example, a case where a gradation is not correctly displayed will be described with reference to FIGS. For convenience of explanation, 1
A frame is composed of four SF1 to SF4, and SF1, S4
The relative ratios of the luminances of F2, SF3, and SF4 are 1, 2, 4, 8
PDP display device 12 using subfield driving method
As shown in FIG. 9A, the display level of most of the display screen (62 dots in the figure) is "7" and the display level of a part of the display screen (2 dots in the figure) is "8". Consider the case where a key screen is displayed. In this case, the display level “7”
In the dot displaying, SF1, SF2, and SF3 are turned on and SF4 is turned off, and for the dot displaying the display level “8”, SF4 is turned on and SF1, SF2, and SF3 are turned off.
【００１０】このため、ＳＦ１、ＳＦ２、ＳＦ３は表示
ドット数が多く（駆動素子の負荷が大きく）なるので輝
度低下率が大きくなり、ＳＦ４は表示ドット数が少なく
（駆動素子の負荷が小さく）なるので輝度低下率が小さ
くなる。したがって、ＳＦ１、ＳＦ２、ＳＦ３を点灯す
る表示レベル「７」のドットは相対的に暗く表示され、
ＳＦ４を点灯する表示レベル「８」のドットは相対的に
明るく表示される。これを階調特性で表すと図９（ｂ）
に示すようになり、レベル「８」以上の表示レベル（輝
度レベル）は、ＳＦ４を点灯するドットが相対的に明る
いため、高輝度で表示される。Therefore, SF1, SF2, and SF3 have a large number of display dots (the load on the driving element is large), so that the luminance reduction rate is large, and SF4 has a small number of display dots (the load on the driving element is small). Therefore, the luminance reduction rate is reduced. Therefore, the dots of the display level “7” for lighting the SF1, SF2 and SF3 are displayed relatively dark,
The dots of display level “8” that light up SF4 are displayed relatively bright. FIG. 9B shows this as a gradation characteristic.
The display level (luminance level) of level “8” or higher is displayed with high luminance because the dots for lighting SF4 are relatively bright.
【００１１】したがって、上述のサブフィールド駆動法
に、７ビット（ｎ＝７）の入力映像信号を４ビット（ｍ
＝４）のサブフィールド画面表示用の信号に変換する誤
差拡散処理を組み合わせた場合を考えると、出力階調の
表示レベル「８」（入力映像レベル「６４」に相当）と
異なる入力映像レベル「５７」〜「６３」については誤
差拡散処理が行われ、入力映像レベル「６４」について
は誤差拡散処理が行われない。Therefore, the input video signal of 7 bits (n = 7) is converted to 4 bits (m
= 4), the input video level "8" (corresponding to the input video level "64") different from the display level "8" (corresponding to the input video level "64") of the error gradation processing for converting into the signal for displaying the subfield screen Error diffusion processing is performed for 57 ”to“ 63 ”, and error diffusion processing is not performed for the input video level“ 64 ”.
【００１２】いま、定常的に入力映像レベル「５７」が
ある場合を考えると、誤差拡散後の結果は、出力階調表
示レベル「７」（入力映像レベル「５６」に相当）が大
部分を占め、一部に出力階調表示レベル「８」がある拡
散模様になる。このため、サブフィールド駆動法によっ
て、図９（ａ）に示すような相対的に暗く表示される出
力階調表示レベル「７」の大きな表示画面の一部に、相
対的に明るく表示される出力階調表示レベル「８」の小
さな画面が表示された画面になり、正しく階調が表示さ
れなかった。Considering the case where the input video level "57" is constantly present, the result after error diffusion is that the output gradation display level "7" (corresponding to the input video level "56") is mostly used. Occupancy, and a diffusion pattern partially having an output gradation display level “8” is formed. For this reason, by the sub-field driving method, the relatively bright output is displayed on a part of the display screen having a relatively large output gradation display level “7” as shown in FIG. 9A. A small screen of the gradation display level “8” was displayed, and the gradation was not correctly displayed.
【００１３】比較例として、図１０（ａ）（ｂ）を用い
て階調が正しく表示される場合を説明する。図１０
（ａ）に示すように、出力階調表示レベル「７」の表示
面積と出力階調表示レベル「８」の表示面積が等しい階
調画面を表示した場合、この表示レベル「７」を表示す
るドット数と表示レベル「８」を表示するドット数が等
しくなるので、ＳＦ１、ＳＦ２、ＳＦ３、ＳＦ４の表示
ドット数が同じ（駆動素子の負荷が全てのサブフィール
ドで同じ）となり、輝度低下率が等しい。このため、Ｓ
Ｆ１、ＳＦ２、ＳＦ３を点灯する表示レベル「７」の明
るさと、ＳＦ４のみを点灯する表示レベル「８」の明る
さは、共に当初設定の重みと同じ比率で表示される。し
たがって、図１０（ｂ）に示すような入力レベルに比例
した階調特性が得られる。As a comparative example, a case where a gradation is correctly displayed will be described with reference to FIGS. FIG.
As shown in (a), when a gradation screen is displayed in which the display area of the output gradation display level “7” is equal to the display area of the output gradation display level “8”, the display level “7” is displayed. Since the number of dots and the number of dots for displaying the display level “8” are equal, the numbers of display dots of SF1, SF2, SF3, and SF4 are the same (the load of the driving element is the same in all subfields), and the luminance reduction rate is low. equal. Therefore, S
The brightness of the display level “7” for lighting F1, SF2 and SF3 and the brightness of the display level “8” for lighting only SF4 are both displayed at the same ratio as the initially set weight. Therefore, a gradation characteristic proportional to the input level as shown in FIG.
【００１４】いま、定常的に入力映像レベル「６０」が
ある場合を考えると、誤差拡散後の結果は、出力階調表
示レベル「７」（入力映像レベル「５６」に相当）と出
力階調表示レベル「８」（入力映像レベル「６４」に相
当）とが、それぞれ全体のほぼ半数を占める拡散模様に
なる。このため、出力階調表示レベル「７」の表示面積
と出力階調表示レベル「８」の表示面積がほぼ等しくな
るので、一方の画面が顕著に目立つことがなく、ほぼ正
しく階調が表示される。Considering a case where the input video level "60" is constantly present, the result after error diffusion is the output gray scale display level "7" (corresponding to the input video level "56") and the output gray scale. The display level “8” (corresponding to the input video level “64”) becomes a diffusion pattern that occupies almost half of the whole. For this reason, the display area of the output gradation display level “7” and the display area of the output gradation display level “8” are almost equal, so that one of the screens is not remarkably conspicuous, and the gradation is almost correctly displayed. You.
【００１５】本発明は、上述の問題点に鑑みなされたも
ので、サブフィールド駆動法を用いて多階調画像を表示
するディスプレイ装置において、誤差拡散処理を行って
擬似中間調画像を表示した場合に、正しく階調を表示で
きるディスプレイ装置の誤差拡散回路を提供することを
目的とするものである。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and is directed to a case where a pseudo halftone image is displayed by performing an error diffusion process in a display device which displays a multi-tone image using a subfield driving method. Another object of the present invention is to provide an error diffusion circuit of a display device capable of correctly displaying gradation.
【００１６】[0016]
【課題を解決するための手段】請求項１の発明に係る誤
差拡散回路は、１フレームを複数のサブフィールドで構
成し、各サブフィールドの輝度に重み付けをし、複数の
サブフィールド画面の組み合わせで多階調画像を表示す
るディスプレイ装置において、入力したｎビットの原画
素の映像信号に、原画素より過去に生じた再現誤差を加
算する第１加算回路と、この第１加算回路の出力信号に
誤差拡散用補正信号を加算して拡散出力信号を得る第２
加算回路と、この拡散出力信号をｍ（≦ｎ−１）ビット
のサブフィールド画面表示用の信号に変換してディスプ
レイ装置へ出力する出力制御回路と、ディスプレイ装置
の輝度階調補正用に設定された補正輝度レベルと拡散出
力信号との差を検出する誤差検出回路と、この誤差検出
回路の検出信号を所定画素分遅延させ再現誤差として第
１加算回路に出力する遅延回路と、特定パターン信号を
発生する特定パターン発生回路と、誤差検出回路の検出
信号から高域成分を抽出する高域抽出回路と、この高域
抽出回路の抽出信号の絶対値の増減につれて減増する利
得によって、特定パターン発生回路で発生した特定パタ
ーン信号の大きさを制御し、誤差拡散用補正信号として
第２加算回路に出力する利得制御回路とを具備してなる
ことを特徴とするものである。According to a first aspect of the present invention, there is provided an error diffusion circuit, wherein one frame is composed of a plurality of subfields, the luminance of each subfield is weighted, and a combination of a plurality of subfield screens is used. In a display device for displaying a multi-tone image, a first adder circuit for adding a reproduction error generated in the past from an original pixel to an input video signal of an n-bit original pixel, and an output signal of the first adder circuit The second is to obtain a diffusion output signal by adding the error diffusion correction signal.
An adder circuit, an output control circuit for converting the spread output signal into a subfield screen display signal of m (≦ n−1) bits and outputting the signal to a display device, An error detection circuit for detecting a difference between the corrected luminance level and the diffused output signal, a delay circuit for delaying the detection signal of the error detection circuit by a predetermined pixel and outputting it as a reproduction error to a first addition circuit, A specific pattern generation circuit that generates a specific pattern is generated by a high-frequency extraction circuit that extracts a high-frequency component from a detection signal of an error detection circuit, and a gain that increases and decreases as the absolute value of the extraction signal of the high-frequency extraction circuit increases and decreases. And a gain control circuit for controlling the magnitude of the specific pattern signal generated by the circuit and outputting it as a correction signal for error diffusion to the second addition circuit. Than it is.
【００１７】ｎビットの入力映像信号は、第１加算回路
で再現誤差が加算され、第２加算回路で誤差拡散用補正
信号が加算されて拡散出力信号となり、出力制御回路で
ｍ（≦ｎ−１）ビットのサブフィールド画面表示用の信
号に変換されディスプレイ装置へ出力される。このと
き、誤差検出回路によってディスプレイ装置の輝度階調
補正用に設定された補正輝度レベルと拡散出力信号の差
が検出され、この検出信号は遅延回路で所定画素分遅延
され再現誤差として第１加算回路に入力する。しかも、
利得制御回路は、誤差検出回路の検出信号から抽出した
高域成分の絶対値の増減につれて減増する（例えば反比
例する）利得によって、特定パターン発生回路で発生し
た特定パターン信号（例えば擬似ランダムパルス信号）
の大きさを制御し、誤差拡散用補正信号として第２加算
回路に出力している。A reproduction error is added to the n-bit input video signal by a first addition circuit, and a correction signal for error diffusion is added by a second addition circuit to become a diffusion output signal, and m (≦ n− 1) The signal is converted into a signal for displaying a subfield screen of bits and output to a display device. At this time, the difference between the corrected luminance level set for the luminance gradation correction of the display device and the diffused output signal is detected by the error detection circuit, and this detection signal is delayed by a predetermined number of pixels by the delay circuit to obtain the first addition as a reproduction error. Input to the circuit. Moreover,
The gain control circuit generates a specific pattern signal (for example, a pseudo-random pulse signal) generated by the specific pattern generation circuit by a gain that increases (for example, is inversely proportional) as the absolute value of the high frequency component extracted from the detection signal of the error detection circuit increases or decreases. )
And outputs it to the second adder circuit as an error diffusion correction signal.
【００１８】このため、入力映像信号と出力階調（出力
制御回路からディスプレイ装置へ出力する信号の階調）
のレベルが同じ場合（例えば、ｎ＝７、ｍ＝４、入力映
像レベル「６４」、出力階調表示レベル「８」の場合）
には、誤差検出回路で検出される再現誤差（誤差量）に
高域成分が殆どない（すなわち誤差量がほぼ零）ので、
利得制御回路は、大きな利得（例えば高域成分の絶対値
に反比例した１）で特定パターン信号の大きさを制御
し、誤差拡散用補正信号として第２加算回路に出力す
る。すなわち、第１加算回路で再現誤差が殆ど加えられ
ない入力映像信号に対しては、大きな利得（例えば１）
で制御された特定パターン信号が第２加算回路で誤差拡
散用補正信号として加算され、出力制御回路に入力す
る。For this reason, the input video signal and the output gradation (the gradation of the signal output from the output control circuit to the display device)
Are the same (for example, n = 7, m = 4, input video level “64”, output gradation display level “8”)
Has almost no high-frequency component in the reproduction error (error amount) detected by the error detection circuit (that is, the error amount is almost zero).
The gain control circuit controls the magnitude of the specific pattern signal with a large gain (for example, 1 inversely proportional to the absolute value of the high frequency component), and outputs the signal to the second addition circuit as an error diffusion correction signal. That is, a large gain (for example, 1) is given to an input video signal to which a reproduction error is hardly added by the first adding circuit.
Is added as an error diffusion correction signal by a second addition circuit, and is input to an output control circuit.
【００１９】また、入力映像信号と出力階調のレベルが
異なる場合（例えば、ｎ＝７、ｍ＝４、入力映像レベル
「５７」〜「６３」、出力階調表示レベル「７」と
「８」の場合）には、誤差検出回路で検出される再現誤
差に高域成分があるので、利得制御回路は、対応した小
さな利得（例えば高域成分の絶対値に反比例した０．
２）で特定パターン信号の大きさを制御し、誤差拡散用
補正信号として第２加算回路に出力する。すなわち、第
１加算回路で再現誤差が加えられた入力映像信号に対し
ては、対応した利得（例えば０．２）で制御された特定
パターン信号が第２加算回路で誤差拡散用補正信号とし
て加算され、出力制御回路に入力する。When the input video signal and the output gray level are different (for example, n = 7, m = 4, input video levels "57" to "63", and output gray levels "7" and "8"). ), The reproduction error detected by the error detection circuit has a high-frequency component. Therefore, the gain control circuit determines the corresponding small gain (for example, 0. 0 which is inversely proportional to the absolute value of the high-frequency component).
In 2), the magnitude of the specific pattern signal is controlled and output to the second addition circuit as an error diffusion correction signal. That is, for the input video signal to which the reproduction error has been added by the first addition circuit, a specific pattern signal controlled with a corresponding gain (for example, 0.2) is added as an error diffusion correction signal by the second addition circuit. And input to the output control circuit.
【００２０】上述のように、入力映像信号と出力階調の
レベルが同じ場合には、高域成分の絶対値に対応した大
きな利得（例えば１）で制御された特定パターン信号が
映像信号に重畳され拡散出力信号として出力制御回路に
入力し、入力映像信号と出力階調のレベルが異なる場合
には、高域成分の絶対値に対応した所定の利得（例えば
０．５〜０）で制御された特定パターン信号が映像信号
に重畳され拡散出力信号として出力制御回路に入力する
ので、各サブフィールドで駆動する面積（ドット数）に
バラツキを生じるような映像信号が入力した場合でも、
点灯するサブフィールドの片寄りを防止して正しく階調
を表示できる。すなわち、誤差拡散後の映像信号に単一
のサブフィールドで駆動するものがなくなり（換言すれ
ば、複数のサブフィールドで１つの入力レベルを表現
し）、サブフィールド毎の表示負荷のバラツキを抑え、
正しく中間調を表示できる。As described above, when the input video signal and the output gradation level are the same, the specific pattern signal controlled with a large gain (for example, 1) corresponding to the absolute value of the high frequency component is superimposed on the video signal. If the level of the output video signal is different from that of the input video signal, the signal is controlled with a predetermined gain (for example, 0.5 to 0) corresponding to the absolute value of the high frequency component. Since the specific pattern signal is superimposed on the video signal and input to the output control circuit as a diffused output signal, even when a video signal that varies in the area (number of dots) driven in each subfield is input,
The gradation can be displayed correctly by preventing the illuminated subfield from being shifted. That is, there is no video signal after error diffusion that is driven in a single subfield (in other words, one input level is expressed by a plurality of subfields), and the variation in display load for each subfield is suppressed.
Halftone can be displayed correctly.
【００２１】請求項２の発明は、暗い画面で雑音成分が
目立たないようにするために、請求項１の発明におい
て、利得制御回路の構成を次のように変更するものであ
る。すなわち、この利得制御回路は、高域抽出回路の抽
出信号の絶対値の増減につれて減増する（例えば反比例
する）と共に、入力映像信号の映像レベルの増減につれ
て増減する（例えば比例する）利得によって、特定パタ
ーン信号の大きさを制御し、誤差拡散用補正信号として
第２加算回路に出力するものである。このため、入力映
像信号の映像レベルが低い暗い画面に対しては、利得制
御回路による特定パターンに対する増幅度を小さくして
映像より大きな雑音を加えて映像が乱れないようにでき
る。その他の構成、作用は請求項１の発明とほぼ同様な
ので説明を省略する。According to a second aspect of the present invention, the configuration of the gain control circuit in the first aspect of the present invention is changed as follows in order to make noise components inconspicuous on a dark screen. That is, this gain control circuit decreases and increases (for example, inversely proportional) as the absolute value of the extracted signal of the high frequency extracting circuit increases and decreases (for example, proportionally) as the image level of the input video signal increases and decreases. The magnitude of the specific pattern signal is controlled and output to the second addition circuit as an error diffusion correction signal. Therefore, for a dark screen in which the video level of the input video signal is low, the amplification degree for the specific pattern by the gain control circuit can be reduced to add noise larger than the video so that the video is not disturbed. Other configurations and operations are substantially the same as those of the first aspect of the present invention, and a description thereof will be omitted.
【００２２】請求項３の発明は、請求項１の発明におい
て、高域抽出回路の構成を次のように変更する。すなわ
ち、この高域抽出回路は、第１加算回路の出力信号（入
力映像信号に再現誤差を加算した誤差拡散後の映像信
号）から高域成分を抽出する。その他の構成、作用は請
求項１の発明と同様なので説明を省略する。According to a third aspect of the present invention, in the first aspect of the invention, the configuration of the high-frequency extraction circuit is changed as follows. That is, the high-frequency extraction circuit extracts a high-frequency component from the output signal of the first adder circuit (a video signal after error diffusion obtained by adding a reproduction error to an input video signal). Other configurations and operations are the same as those of the first aspect of the present invention, and a description thereof will be omitted.
【００２３】請求項４の発明は、請求項２の発明におい
て、高域抽出回路の構成を次のように変更する。すなわ
ち、この高域抽出回路は、第１加算回路の出力信号から
高域成分を抽出する。その他の構成、作用は請求項２の
発明と同様なので説明を省略する。According to a fourth aspect of the present invention, in the second aspect, the configuration of the high-frequency extraction circuit is changed as follows. That is, the high frequency extracting circuit extracts a high frequency component from the output signal of the first adding circuit. Other configurations and operations are the same as those of the second aspect of the present invention, and a description thereof will be omitted.
【００２４】請求項５の発明は、請求項１、２、３又は
４の発明において、特定パターン発生回路の構成を簡単
にするために、特定パターン発生回路を、「１」、
「０」の擬似ランダムパルス信号を発生する擬似雑音発
生回路（例えばＰＮ雑音発生回路）で構成する。According to a fifth aspect of the present invention, in order to simplify the configuration of the specific pattern generating circuit, the specific pattern generating circuit is set to "1",
It is composed of a pseudo noise generation circuit (for example, a PN noise generation circuit) that generates a pseudo random pulse signal of “0”.
【００２５】[0025]
【発明の実施の形態】以下、本発明によるディスプレイ
装置の誤差拡散回路の一実施形態例を図１を用いて説明
する。図１において図８と同一部分は同一符号とする。
図１において、３０は誤差拡散回路、１２はディスプレ
イ装置の一例としてのＰＤＰ表示装置である。前記誤差
拡散回路３０は、図８の回路と同様に、映像信号の入力
端子１４に順次結合された第１加算回路１６、出力制御
回路１８及び出力端子２０と、前記第１加算回路１２の
出力側に順次結合された誤差検出回路２２及び遅延回路
２４を具備すると共に、第２加算回路３２、特定パター
ン発生回路としての擬似雑音発生回路（例えばＰＮ雑音
発生回路）３４、高域抽出回路３６及び利得制御回路３
８を具備してなるものである。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of an error diffusion circuit of a display device according to the present invention will be described below with reference to FIG. In FIG. 1, the same parts as those in FIG.
In FIG. 1, reference numeral 30 denotes an error diffusion circuit, and reference numeral 12 denotes a PDP display device as an example of a display device. The error diffusion circuit 30 includes a first addition circuit 16, an output control circuit 18, and an output terminal 20 sequentially coupled to the video signal input terminal 14, similarly to the circuit of FIG. 8, and an output of the first addition circuit 12. The circuit includes an error detection circuit 22 and a delay circuit 24 sequentially coupled to the side, a second addition circuit 32, a pseudo noise generation circuit (for example, a PN noise generation circuit) 34 as a specific pattern generation circuit, a high frequency extraction circuit 36, Gain control circuit 3
8 is provided.
【００２６】前記第２加算回路３２は、前記第１加算回
路１２と前記出力制御回路１８及び誤差検出回路２２の
間に挿入され、前記第１加算回路１２の出力信号に誤差
拡散用補正信号を加算して拡散出力信号を得、この拡散
出力信号を前記出力制御回路１８及び誤差検出回路２２
へ出力するように構成されている。The second addition circuit 32 is inserted between the first addition circuit 12, the output control circuit 18 and the error detection circuit 22, and outputs an error diffusion correction signal to the output signal of the first addition circuit 12. The spread output signal is obtained by addition, and the spread output signal is added to the output control circuit 18 and the error detection circuit 22.
It is configured to output to
【００２７】前記擬似雑音発生回路３４は、「１」、
「０」の擬似ランダムパルス信号を発生するように構成
されている。この擬似ランダムパルス信号は、周期の繰
り返しはもっているが、その周期が十分長いのでランダ
ムパルス信号と見做すことのできるパルス信号を表し、
この周期は、例えば、単位パルス期間の５２４，２８７
倍（すなわち（２19−１）倍）の期間に設定されてい
る。The pseudo-noise generation circuit 34 has "1",
It is configured to generate a pseudo random pulse signal of “0”. This pseudo random pulse signal has a repetition of a cycle, but represents a pulse signal that can be regarded as a random pulse signal because its cycle is sufficiently long,
This cycle is, for example, 524, 287 of the unit pulse period.
The period is set to be twice (ie, (2 19 -1) times).
【００２８】前記高域抽出回路３６は、前記誤差検出回
路２２の出力信号を前記遅延回路２４で遅延させた信号
から高域成分を抽出する回路で、例えば、図２に示すよ
うな、１ドット遅延器４０、４２、係数器４４、４６、
４８及び加算器５０からなる汎用の高域通過型フィルタ
で構成されている。前記高域抽出回路３６は、例えば、
前記誤差検出回路２２の出力信号の周波数に比例した、
０から＋１まで、又は０から−１までリニア（線形）に
変化する信号を出力するように構成されている。The high-frequency extraction circuit 36 is a circuit for extracting a high-frequency component from a signal obtained by delaying the output signal of the error detection circuit 22 by the delay circuit 24. For example, as shown in FIG. Delay units 40 and 42, coefficient units 44 and 46,
48 and a general-purpose high-pass filter comprising an adder 50. The high-frequency extraction circuit 36 includes, for example,
Proportional to the frequency of the output signal of the error detection circuit 22,
It is configured to output a signal that changes linearly from 0 to +1 or from 0 to −1.
【００２９】前記利得制御回路３８は、前記高域抽出回
路３６の抽出信号の絶対値の増減につれて減増する（例
えば絶対値に反比例する）利得によって、前記擬似雑音
発生回路３４で発生した擬似ランダムパルス信号の大き
さを制御し、誤差拡散用補正信号として前記第２加算回
路３２に出力する。The gain control circuit 38 generates a pseudo-random signal generated by the pseudo-noise generation circuit 34 by using a gain that increases and decreases (for example, is inversely proportional to the absolute value) as the absolute value of the signal extracted by the high-frequency extraction circuit 36 increases and decreases. The magnitude of the pulse signal is controlled and output to the second addition circuit 32 as an error diffusion correction signal.
【００３０】前記利得制御回路３８は、例えば、図３に
示すように、前記高域抽出回路３６の抽出信号の絶対値
（例えば０〜１）を演算する絶対値演算部５２と、設定
値（例えば１）から前記絶対値演算部５２の絶対値を減
算して減算値（例えば１〜０）を出力する減算器５４
と、前記擬似雑音発生回路３４で発生した擬似ランダム
パルス信号に前記減算器５４から出力する値を乗算して
出力信号とする乗算器５６とからなっている。The gain control circuit 38 includes, for example, as shown in FIG. 3, an absolute value calculating section 52 for calculating the absolute value (for example, 0 to 1) of the signal extracted by the high frequency extracting circuit 36, and a set value ( For example, a subtractor 54 that subtracts the absolute value of the absolute value calculation unit 52 from 1) and outputs a subtraction value (for example, 1 to 0)
And a multiplier 56 which multiplies the pseudo-random pulse signal generated by the pseudo-noise generation circuit 34 by a value output from the subtractor 54 to obtain an output signal.
【００３１】つぎに、図１の作用を説明する。入力端子
１４に入力したｎビットの原画素の映像信号は、第１加
算回路１６によって原画素より過去に生じた再現誤差が
加算され、ついで第２加算回路３２によって誤差拡散用
補正信号が加算されて拡散出力信号となる。この拡散出
力信号が、出力制御回路１８でｍビットのサブフィール
ド画面表示用の信号に変換され、出力端子２０を介して
ＰＤＰ表示装置１２に入力することによって、ｍ個のサ
ブフィールド画面による多階調画像が表示される。Next, the operation of FIG. 1 will be described. To the video signal of the n-bit original pixel input to the input terminal 14, a reproduction error generated in the past from the original pixel is added by the first addition circuit 16, and an error diffusion correction signal is added by the second addition circuit 32. Thus, a spread output signal is obtained. This spread output signal is converted into an m-bit sub-field screen display signal by the output control circuit 18 and input to the PDP display device 12 via the output terminal 20, whereby the multi-level display with m sub-field screens is performed. The toned image is displayed.
【００３２】誤差検出回路２２によって、ＰＤＰ表示装
置１２の輝度階調補正用にメモリ（例えばＲＯＭ）に設
定された補正輝度レベルと第２加算回路３２から出力す
る拡散出力信号との差が検出され、この検出信号は、遅
延回路２４によって所定ドット分遅延され再現誤差とし
て第１加算回路１６に入力する。The error detecting circuit 22 detects a difference between a corrected luminance level set in a memory (for example, a ROM) for correcting a luminance gradation of the PDP display device 12 and a diffusion output signal output from the second adding circuit 32. The detection signal is delayed by a predetermined number of dots by the delay circuit 24 and input to the first addition circuit 16 as a reproduction error.
【００３３】高域抽出回路３６によって遅延回路２４の
出力信号から高域成分が抽出され、利得制御回路３８で
は、絶対値演算部５２によって高域成分の絶対値が演算
され、減算部５４によって設定値と絶対値の差（設定値
−絶対値）が演算され、この演算値が乗算部５６によっ
て擬似ランダムパルス信号に乗算される。このため、利
得制御回路３８は、絶対値演算部５２で演算した絶対値
の増減につれて減増する（例えば絶対値に反比例する）
利得によって擬似ランダムパルス信号の大きさを制御
し、誤差拡散用補正信号として第２加算回路３２に出力
する。The high frequency component is extracted from the output signal of the delay circuit 24 by the high frequency extracting circuit 36, and the absolute value of the high frequency component is calculated by the absolute value calculating section 52 in the gain control circuit 38 and set by the subtracting section 54. The difference between the value and the absolute value (set value−absolute value) is calculated, and the calculated value is multiplied by the pseudo random pulse signal by the multiplier 56. Therefore, the gain control circuit 38 increases and decreases as the absolute value calculated by the absolute value calculator 52 increases (for example, it is inversely proportional to the absolute value).
The magnitude of the pseudo-random pulse signal is controlled by the gain and output to the second adder circuit 32 as an error diffusion correction signal.
【００３４】したがって、入力端子１４に入力した映像
信号のレベルと、出力制御回路１８から出力端子２０を
介してＰＤＰ表示装置１２へ出力する信号の階調（すな
わち出力階調）のレベルとが同じ場合（例えば、ｎ＝
７、ｍ＝４、入力映像レベル「６４」、出力階調表示レ
ベル「８」の場合）には、誤差検出回路２２で検出され
る再現誤差（誤差量）に高域成分が殆どないので（すな
わち誤差量がほぼ零なので）、利得制御回路３８は、大
きな利得（例えば高域成分の絶対値に反比例した１）で
擬似ランダムパルス信号の大きさを制御し、誤差拡散用
補正信号として第２加算回路３２に出力する。すなわ
ち、第１加算回路１６で再現誤差が殆ど加えられない入
力映像信号に対しては、大きな利得（例えば１）で制御
された擬似ランダムパルス信号が加算され、出力制御回
路１８に入力する。Therefore, the level of the video signal input to the input terminal 14 is the same as the level of the gradation (that is, the output gradation) of the signal output from the output control circuit 18 to the PDP display device 12 via the output terminal 20. Case (eg, n =
7, m = 4, input video level “64”, and output gradation display level “8”), since the reproduction error (error amount) detected by the error detection circuit 22 has almost no high-frequency component ( That is, since the error amount is substantially zero), the gain control circuit 38 controls the magnitude of the pseudo-random pulse signal with a large gain (for example, 1 which is inversely proportional to the absolute value of the high frequency component), and outputs the second signal as the error diffusion correction signal. Output to the addition circuit 32. That is, a pseudo random pulse signal controlled with a large gain (for example, 1) is added to the input video signal to which the reproduction error is hardly added by the first adding circuit 16, and is input to the output control circuit 18.
【００３５】また、入力映像信号と出力階調のレベルが
異なる場合（例えば、ｎ＝７、ｍ＝４、入力映像レベル
「５７」〜「６３」、出力階調表示レベル「７」と
「８」の場合）には、誤差検出回路２２で検出される再
現誤差に高域成分があるので、利得制御回路３８は、対
応した利得（例えば高域成分の絶対値に反比例した０．
２）で擬似ランダムパルス信号の大きさを制御し、誤差
拡散用補正信号として第２加算回路３２に出力する。す
なわち、第１加算回路１６で再現誤差が加えられた入力
映像信号に対しては、対応した小さな利得（例えば０．
２）で制御された擬似ランダムパルス信号が加算され、
出力制御回路１８に入力する。When the input video signal and the output gray level are different (for example, n = 7, m = 4, the input video levels "57" to "63", and the output gray levels "7" and "8"). ), The reproduction error detected by the error detection circuit 22 has a high-frequency component. Therefore, the gain control circuit 38 determines the corresponding gain (for example, 0. 0 which is inversely proportional to the absolute value of the high-frequency component).
In 2), the magnitude of the pseudo random pulse signal is controlled and output to the second adder circuit 32 as an error diffusion correction signal. That is, the input video signal to which the reproduction error has been added by the first adder circuit 16 has a correspondingly small gain (for example, 0. 1).
The pseudo random pulse signals controlled in 2) are added,
Input to the output control circuit 18.
【００３６】上述のように、入力映像信号と出力階調の
レベルが同じ場合には、高域成分の絶対値に対応した大
きな利得（例えば１）で制御された擬似ランダムパルス
信号が映像信号に重畳され拡散出力信号として出力制御
回路１８に入力し、入力映像信号と出力階調のレベルが
異なる場合には、高域成分の絶対値に対応した小さな利
得（例えば０．２）で制御された擬似ランダムパルス信
号が映像信号に重畳され拡散出力信号として出力制御回
路１８に入力するので、各サブフィールドで駆動する面
積（ドット数）にバラツキを生じるような映像信号が入
力した場合でも、点灯するサブフィールドの片寄りを防
止して正しい階調表示をすることができる。すなわち、
誤差拡散後の映像信号に単一のサブフィールドで駆動す
るものがなくなり、サブフィールド毎の表示負荷のバラ
ツキを抑え、正しく中間調を表示できる。As described above, when the input video signal and the output gradation level are the same, the pseudo random pulse signal controlled with a large gain (for example, 1) corresponding to the absolute value of the high frequency component is added to the video signal. The output signal is superimposed and input to the output control circuit 18 as a spread output signal. When the level of the output video signal is different from that of the input video signal, the signal is controlled with a small gain (for example, 0.2) corresponding to the absolute value of the high frequency component. Since the pseudo-random pulse signal is superimposed on the video signal and input to the output control circuit 18 as a spread output signal, the light is turned on even when a video signal that varies in the area (the number of dots) driven in each subfield is input. Correct gradation display can be performed by preventing the deviation of the subfield. That is,
There is no video signal after error diffusion that is driven in a single subfield, so that variations in display load for each subfield can be suppressed and halftones can be displayed correctly.
【００３７】前記実施形態例では、利得制御回路を絶対
値演算部、減算部及び乗算部で構成し、高域抽出回路の
抽出信号の絶対値の増減につれて減増する利得によっ
て、擬似雑音発生回路で発生した擬似ランダムパルス信
号の大きさを制御し、誤差拡散用補正信号として第２加
算回路に出力するようにしたが、本発明はこれに限るも
のでなく、例えば、図４に示すように、利得制御回路３
８ａを絶対値演算部５２、減算部５４、乗算部５６及び
増幅部５８で構成し、高域抽出回路３６の抽出信号の絶
対値の増減につれて減増する（例えば反比例する）と共
に入力映像信号の映像レベルの増減につれて増減する
（例えば比例する）利得によって、擬似雑音発生回路で
発生した擬似ランダムパルス信号の大きさを制御し、誤
差拡散用補正信号として第２加算回路３２に出力するよ
うに構成してもよい。In the above embodiment, the gain control circuit is composed of an absolute value calculating section, a subtracting section and a multiplying section, and a pseudo noise generating circuit is provided by a gain which increases and decreases as the absolute value of the signal extracted by the high frequency extracting circuit increases and decreases. The magnitude of the pseudo-random pulse signal generated in step (1) is controlled and output to the second addition circuit as an error diffusion correction signal. However, the present invention is not limited to this. For example, as shown in FIG. , Gain control circuit 3
8a is composed of an absolute value calculating unit 52, a subtracting unit 54, a multiplying unit 56 and an amplifying unit 58. The absolute value 8a increases and decreases (for example, inversely proportional) as the absolute value of the signal extracted by the high-frequency extraction circuit 36 increases and decreases, and The magnitude of the pseudo-random pulse signal generated by the pseudo-noise generation circuit is controlled by a gain that increases / decreases (for example, is proportional) as the video level increases / decreases, and is output to the second addition circuit 32 as an error diffusion correction signal. May be.
【００３８】このように構成した場合、入力映像信号の
映像レベルが低い、暗い画面に対しては、利得制御回路
３８ａによる擬似ランダムパルス信号に対する増幅度を
小さくすることによって、大きな雑音が加わって映像が
乱れることがないようにすることができる。In the case of such a configuration, a large noise is added to a dark screen in which the video level of the input video signal is low, by adding a small noise to the pseudo random pulse signal by the gain control circuit 38a. Can be prevented from being disturbed.
【００３９】前記実施形態例では、高域抽出回路は、誤
差検出回路の検出信号を遅延回路で遅延させた後の信号
から高域成分を抽出するようにしたが、本発明はこれに
限るものでなく、図１の高域抽出回路３６を、図５に示
すような、誤差検出回路の検出信号を遅延回路で遅延さ
せる前の信号から高域成分を抽出する高域抽出回路３６
ａに代えて、誤差拡散回路３０ａを構成するようにして
もよい。In the above embodiment, the high-frequency extraction circuit extracts the high-frequency component from the signal obtained by delaying the detection signal of the error detection circuit by the delay circuit. However, the present invention is not limited to this. Instead of the high-frequency extraction circuit 36 shown in FIG. 1, a high-frequency extraction circuit 36 for extracting a high-frequency component from a signal before the detection signal of the error detection circuit is delayed by the delay circuit as shown in FIG.
Instead of a, an error diffusion circuit 30a may be configured.
【００４０】前記実施形態例では、高域抽出回路は、誤
差検出回路の検出信号から高域成分を抽出するようにし
たが、本発明はこれに限るものでなく、図１（又は図
５）の高域抽出回路３６（又は３６ａ）を、図６に示す
ような、第１加算回路１６の出力信号から高域成分を抽
出する高域抽出回路３６ｂに代えて、誤差拡散回路３０
ｂを構成するようにしてもよい。In the above-described embodiment, the high-frequency extraction circuit extracts the high-frequency component from the detection signal of the error detection circuit. However, the present invention is not limited to this, and FIG. 1 (or FIG. 5) Is replaced with a high-frequency extraction circuit 36b for extracting a high-frequency component from the output signal of the first adding circuit 16 as shown in FIG.
b may be configured.
【００４１】前記実施形態例では、ディスプレイ装置が
ＰＤＰ表示装置の場合について説明したが、本発明はこ
れに限るものでなく、ＰＤＰ表示装置以外のディスプレ
イ装置（例えば、液晶ディスプレイ装置）の場合につい
ても利用できる。In the above embodiment, the case where the display device is a PDP display device has been described. However, the present invention is not limited to this, and the present invention is also applicable to a display device other than the PDP display device (for example, a liquid crystal display device). Available.
【００４２】[0042]
【発明の効果】請求項１及び３の発明は、サブフィール
ド駆動法で多階調画像を表示するディスプレイ装置にお
いて、第１、第２加算回路、出力制御回路、誤差検出回
路、遅延回路、特定パターン発生回路、高域抽出回路及
び利得制御回路を具備し、入力映像信号と出力階調のレ
ベルが同じで高域成分がない場合には、利得制御回路が
大きな利得（例えば高域成分の絶対値に反比例した１）
で制御された特定パターン信号（例えば擬似ランダムパ
ルス信号）を入力映像信号に加算して出力制御回路に出
力し、入力映像信号と出力階調のレベルが異なり高域成
分がある場合には、利得制御回路が小さな利得（例えば
高域成分の絶対値に反比例した０．５〜０）で制御され
た特定パターン信号を入力映像信号に加算して出力制御
回路に出力するように構成した。According to the first and third aspects of the present invention, in a display device for displaying a multi-tone image by a subfield driving method, a first and a second addition circuit, an output control circuit, an error detection circuit, a delay circuit, A pattern generation circuit, a high-frequency extraction circuit and a gain control circuit are provided, and when the level of the input video signal is the same as that of the output gradation and there is no high-frequency component, the gain control circuit has a large gain (for example, the absolute value of the high-frequency component). 1) inversely proportional to the value
Is added to the input video signal and output to the output control circuit. If the input video signal and the output gradation level are different and there are high-frequency components, the gain The control circuit is configured to add a specific pattern signal controlled with a small gain (for example, 0.5 to 0 that is inversely proportional to the absolute value of the high frequency component) to the input video signal and output it to the output control circuit.
【００４３】このため、各サブフィールドで駆動する面
積（ドット数）にバラツキを生じるような映像信号が入
力した場合でも、点灯するサブフィールドの片寄りを防
止して正しく階調を表示できる。すなわち、誤差拡散後
の映像信号に単一のサブフィールドで駆動するものがな
くなり（複数のサブフィールドで１つの入力レベルを表
現し）、サブフィールド毎の表示負荷のバラツキを抑
え、正しく中間調を表示ができる。Therefore, even when a video signal that causes a variation in the area (the number of dots) driven in each subfield is input, it is possible to prevent deviation of the lit subfield and display a correct gradation. In other words, there is no video signal after error diffusion that is driven in a single subfield (a single input level is expressed by a plurality of subfields), the variation in display load for each subfield is suppressed, and halftones are correctly corrected. Can be displayed.
【００４４】請求項２及び４の発明は、請求項１、３の
発明において、利得制御回路が、高域抽出回路の抽出信
号の絶対値の増減につれて減増する（例えば反比例す
る）と共に、入力映像信号の映像レベルの増減につれて
増減する（例えば比例する）利得によって、特定パター
ン信号の大きさを制御して入力映像信号に加算するよう
にしたので、請求項１、３の発明の効果の他に次のよう
な効果を達成することができる。すなわち、入力映像信
号の映像レベルが低い暗い画面に対しては、利得制御回
路による特定パターンに対する増幅度を小さくして、大
きな雑音が加わって映像が乱れないようにして、暗い画
面で雑音成分が目立たないようにすることができる。According to the second and fourth aspects of the present invention, in the first and third aspects of the present invention, the gain control circuit decreases (for example, is inversely proportional) as the absolute value of the signal extracted by the high-frequency extracting circuit increases and decreases, and the gain control circuit inputs the signal. The magnitude of the specific pattern signal is controlled by a gain that increases and decreases (for example, is proportional) as the image level of the image signal increases and decreases and is added to the input image signal. The following effects can be achieved. That is, for a dark screen where the video level of the input video signal is low, the amplification degree for the specific pattern by the gain control circuit is reduced so that a large noise is added so that the video is not disturbed. It can be inconspicuous.
【００４５】請求項５の発明は、請求項１、２、３又は
４の発明において、特定パターン発生回路を、「１」、
「０」の擬似ランダムパルス信号を発生する擬似雑音発
生回路（例えばＰＮ雑音発生回路）で構成したので、特
定パターン発生回路の構成を簡単にすることができる。According to a fifth aspect of the present invention, in the first, second, third or fourth aspect of the present invention, the specific pattern generation circuit is set to "1",
The configuration of the specific noise generation circuit (for example, a PN noise generation circuit) that generates a pseudo random pulse signal of "0" can simplify the configuration of the specific pattern generation circuit.
【図１】本発明によるディスプレイ装置の誤差拡散回路
の一実施形態例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of an error diffusion circuit of a display device according to the present invention.
【図２】図１の高域抽出回路の具体例を示すブロック図
である。FIG. 2 is a block diagram showing a specific example of a high-frequency extraction circuit of FIG. 1;
【図３】図１の利得制御回路の具体例を示すブロック図
である。FIG. 3 is a block diagram illustrating a specific example of the gain control circuit of FIG. 1;
【図４】図１の利得制御回路の他の具体例を示すブロッ
ク図である。FIG. 4 is a block diagram showing another specific example of the gain control circuit of FIG. 1;
【図５】本発明によるディスプレイ装置の誤差拡散回路
の他の実施形態例を示すブロック図である。FIG. 5 is a block diagram showing another embodiment of the error diffusion circuit of the display device according to the present invention.
【図６】本発明によるディスプレイ装置の誤差拡散回路
のさらに他の実施形態例を示すブロック図である。FIG. 6 is a block diagram showing another embodiment of the error diffusion circuit of the display device according to the present invention.
【図７】２５６階調の手法における駆動シーケンスと駆
動波形図である。FIG. 7 is a drive sequence and a drive waveform diagram in a 256-gradation method.
【図８】従来例におけるディスプレイ装置の誤差拡散回
路を示すブロック図である。FIG. 8 is a block diagram showing an error diffusion circuit of a display device in a conventional example.
【図９】階調が正しく表示されない場合のドット配列図
と階調特性図である。9A and 9B are a dot arrangement diagram and a gradation characteristic diagram when a gradation is not correctly displayed.
【図１０】階調が正しく表示される場合のドット配列図
と階調特性図である。10A and 10B are a dot arrangement diagram and a tone characteristic diagram when a tone is displayed correctly.
１０、３０、３０ａ、３０ｂ…誤差拡散回路、 １２…
ＰＤＰ表示装置（ディスプレイ装置の一例）、 １４…
映像信号の入力端子、 １６…第１加算回路、１８…出
力制御回路、 ２０…出力端子、 ２２…誤差検出回
路、 ２４…遅延回路、 ３２…第２加算回路、 ３４
…擬似雑音発生回路（特定パターン発生回路の一例）、
３６、３６ａ、３６ｂ…高域抽出回路、 ３８、３８
ａ…利得制御回路、 ４０、４２…１ドット遅延器、
４４、４６、４８…係数器、 ５０…加算器、 ５２…
絶対値演算部、 ５４…減算器、 ５６…乗算器、 ５
８…増幅器。10, 30, 30a, 30b ... error diffusion circuit, 12 ...
PDP display device (an example of a display device), 14 ...
Video signal input terminal, 16: first addition circuit, 18: output control circuit, 20: output terminal, 22: error detection circuit, 24: delay circuit, 32: second addition circuit, 34
... Pseudo noise generation circuit (an example of a specific pattern generation circuit),
36, 36a, 36b ... high frequency extraction circuit, 38, 38
a: gain control circuit, 40, 42: 1 dot delay device,
44, 46, 48 ... coefficient unit, 50 ... adder, 52 ...
Absolute value calculation unit, 54: subtractor, 56: multiplier, 5
8 ... Amplifier.
フロントページの続き (72)発明者 小林 正幸 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内 (72)発明者 松永 誠司 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内 (72)発明者 相田 徹 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内 (72)発明者 傳田 勇人 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内Continued on the front page (72) Inventor Masayuki Kobayashi 1116 Suenaga, Takatsu-ku, Kawasaki, Kanagawa Prefecture Inside Fujitsu General Co., Ltd. Person Tohru Aida 1116, Suenaga, Takatsu-ku, Kawasaki, Kanagawa Prefecture Inside Fujitsu General Limited (72) Inventor Hayato Denda 1116, Suenaga, Takatsu-ku, Kawasaki City, Kanagawa Prefecture Inside Fujitsu General Limited
Claims (5)
し、各サブフィールドの輝度に重み付けをし、複数のサ
ブフィールド画面の組み合わせで多階調画像を表示する
ディスプレイ装置において、入力したｎビットの原画素
の映像信号に、原画素より過去に生じた再現誤差を加算
する第１加算回路と、この第１加算回路の出力信号に誤
差拡散用補正信号を加算して拡散出力信号を得る第２加
算回路と、この拡散出力信号をｍ（≦ｎ−１）ビットの
サブフィールド画面表示用の信号に変換して前記ディス
プレイ装置へ出力する出力制御回路と、前記ディスプレ
イ装置の輝度階調補正用に設定された補正輝度レベルと
前記拡散出力信号との差を検出する誤差検出回路と、こ
の誤差検出回路の検出信号を所定画素分遅延させ再現誤
差として前記第１加算回路に出力する遅延回路と、特定
パターン信号を発生する特定パターン発生回路と、前記
誤差検出回路の検出信号から高域成分を抽出する高域抽
出回路と、この高域抽出回路の抽出信号の絶対値の増減
につれて減増する利得によって、前記特定パターン発生
回路で発生した特定パターン信号の大きさを制御し、誤
差拡散用補正信号として前記第２加算回路に出力する利
得制御回路とを具備してなることを特徴とするディスプ
レイ装置の誤差拡散回路。1. A display apparatus comprising a plurality of subfields, each frame comprising a plurality of subfields, weighting the luminance of each subfield, and displaying a multi-tone image by combining a plurality of subfield screens. A first adding circuit for adding a reproduction error occurring in the past from the original pixel to the video signal of the original pixel, and a second adding circuit for adding a correction signal for error diffusion to an output signal of the first adding circuit to obtain a diffused output signal An addition circuit, an output control circuit for converting the spread output signal into a signal for displaying a sub-field screen of m (≦ n−1) bits, and outputting the signal to the display device; An error detection circuit for detecting a difference between the set corrected luminance level and the diffused output signal; and a detection signal of the error detection circuit delayed by a predetermined pixel to obtain a first error as a reproduction error. A delay circuit that outputs to the arithmetic circuit, a specific pattern generation circuit that generates a specific pattern signal, a high frequency extraction circuit that extracts a high frequency component from a detection signal of the error detection circuit, and an extraction signal of the high frequency extraction circuit. A gain control circuit that controls the magnitude of the specific pattern signal generated by the specific pattern generation circuit with a gain that increases and decreases as the absolute value increases and decreases, and outputs to the second addition circuit as an error diffusion correction signal. An error diffusion circuit for a display device, comprising:
し、各サブフィールドの輝度に重み付けをし、複数のサ
ブフィールド画面の組み合わせで多階調画像を表示する
ディスプレイ装置において、入力したｎビットの原画素
の映像信号に、原画素より過去に生じた再現誤差を加算
する第１加算回路と、この第１加算回路の出力信号に誤
差拡散用補正信号を加算して拡散出力信号を得る第２加
算回路と、この拡散出力信号をｍ（≦ｎ−１）ビットの
サブフィールド画面表示用の信号に変換して前記ディス
プレイ装置へ出力する出力制御回路と、前記ディスプレ
イ装置の輝度階調補正用に設定された補正輝度レベルと
前記拡散出力信号との差を検出する誤差検出回路と、こ
の誤差検出回路の検出信号を所定画素分遅延させ再現誤
差として前記第１加算回路に出力する遅延回路と、特定
パターン信号を発生する特定パターン発生回路と、前記
誤差検出回路の検出信号から高域成分を抽出する高域抽
出回路と、この高域抽出回路の抽出信号の絶対値の増減
につれて減増すると共に、前記入力映像信号の映像レベ
ルの増減につれて増減する利得によって、前記特定パタ
ーン発生回路で発生した特定パターン信号の大きさを制
御し、誤差拡散用補正信号として前記第２加算回路に出
力する利得制御回路とを具備してなることを特徴とする
ディスプレイ装置の誤差拡散回路。2. A display apparatus comprising a plurality of subfields, each frame comprising a plurality of subfields, weighting the luminance of each subfield, and displaying a multi-tone image by combining a plurality of subfield screens. A first adding circuit for adding a reproduction error occurring in the past from the original pixel to the video signal of the original pixel, and a second adding circuit for adding a correction signal for error diffusion to an output signal of the first adding circuit to obtain a diffused output signal An addition circuit, an output control circuit for converting the spread output signal into a signal for displaying a sub-field screen of m (≦ n−1) bits, and outputting the signal to the display device; An error detection circuit for detecting a difference between the set corrected luminance level and the diffused output signal; and a detection signal of the error detection circuit delayed by a predetermined pixel to obtain a first error as a reproduction error. A delay circuit that outputs to the arithmetic circuit, a specific pattern generation circuit that generates a specific pattern signal, a high frequency extraction circuit that extracts a high frequency component from a detection signal of the error detection circuit, and an extraction signal of the high frequency extraction circuit. The gain increases and decreases as the absolute value increases and decreases, and the gain increases and decreases as the video level of the input video signal increases and decreases, thereby controlling the magnitude of the specific pattern signal generated by the specific pattern generation circuit, and as the error diffusion correction signal. An error diffusion circuit for a display device, comprising: a gain control circuit for outputting to a second addition circuit.
し、各サブフィールドの輝度に重み付けをし、複数のサ
ブフィールド画面の組み合わせで多階調画像を表示する
ディスプレイ装置において、入力したｎビットの原画素
の映像信号に、原画素より過去に生じた再現誤差を加算
する第１加算回路と、この第１加算回路の出力信号に誤
差拡散用補正信号を加算して拡散出力信号を得る第２加
算回路と、この拡散出力信号をｍ（≦ｎ−１）ビットの
サブフィールド画面表示用の信号に変換して前記ディス
プレイ装置へ出力する出力制御回路と、前記ディスプレ
イ装置の輝度階調補正用に設定された補正輝度レベルと
前記拡散出力信号との差を検出する誤差検出回路と、こ
の誤差検出回路の検出信号を所定画素分遅延させ再現誤
差として前記第１加算回路に出力する遅延回路と、特定
パターン信号を発生する特定パターン発生回路と、前記
第１加算回路の出力信号から高域成分を抽出する高域抽
出回路と、この高域抽出回路の抽出信号の絶対値の増減
につれて減増する利得によって、前記特定パターン発生
回路で発生した特定パターン信号の大きさを制御し、誤
差拡散用補正信号として前記第２加算回路に出力する利
得制御回路とを具備してなることを特徴とするディスプ
レイ装置の誤差拡散回路。3. A display device in which one frame is composed of a plurality of sub-fields, the luminance of each sub-field is weighted, and a multi-tone image is displayed by combining a plurality of sub-field screens. A first adding circuit for adding a reproduction error occurring in the past from the original pixel to the video signal of the original pixel, and a second adding circuit for adding a correction signal for error diffusion to an output signal of the first adding circuit to obtain a diffused output signal An addition circuit, an output control circuit for converting the spread output signal into a signal for displaying a sub-field screen of m (≦ n−1) bits, and outputting the signal to the display device; An error detection circuit for detecting a difference between the set corrected luminance level and the diffused output signal; and a detection signal of the error detection circuit delayed by a predetermined pixel to obtain a first error as a reproduction error. A delay circuit that outputs to the arithmetic circuit, a specific pattern generation circuit that generates a specific pattern signal, a high frequency extraction circuit that extracts a high frequency component from the output signal of the first addition circuit, and an extraction signal of the high frequency extraction circuit A gain control circuit that controls the magnitude of the specific pattern signal generated by the specific pattern generation circuit by a gain that increases and decreases as the absolute value of the specific pattern generation circuit increases and decreases and outputs the error diffusion correction signal to the second addition circuit. An error diffusion circuit for a display device, comprising:
し、各サブフィールドの輝度に重み付けをし、複数のサ
ブフィールド画面の組み合わせで多階調画像を表示する
ディスプレイ装置において、入力したｎビットの原画素
の映像信号に、原画素より過去に生じた再現誤差を加算
する第１加算回路と、この第１加算回路の出力信号に誤
差拡散用補正信号を加算して拡散出力信号を得る第２加
算回路と、この拡散出力信号をｍ（≦ｎ−１）ビットの
サブフィールド画面表示用の信号に変換して前記ディス
プレイ装置へ出力する出力制御回路と、前記ディスプレ
イ装置の輝度階調補正用に設定された補正輝度レベルと
前記拡散出力信号との差を検出する誤差検出回路と、こ
の誤差検出回路の検出信号を所定画素分遅延させ再現誤
差として前記第１加算回路に出力する遅延回路と、特定
パターン信号を発生する特定パターン発生回路と、前記
第１加算回路の出力信号から高域成分を抽出する高域抽
出回路と、この高域抽出回路の抽出信号の絶対値の増減
につれて減増すると共に、前記入力映像信号の映像レベ
ルの増減につれて増減する利得によって、前記特定パタ
ーン発生回路で発生した特定パターン信号の大きさを制
御し、誤差拡散用補正信号として前記第２加算回路に出
力する利得制御回路とを具備してなることを特徴とする
ディスプレイ装置の誤差拡散回路。4. A display device comprising a plurality of subfields, each frame comprising a plurality of subfields, weighting the luminance of each subfield, and displaying a multi-tone image by combining a plurality of subfield screens. A first adding circuit for adding a reproduction error occurring in the past from the original pixel to the video signal of the original pixel, and a second adding circuit for adding a correction signal for error diffusion to an output signal of the first adding circuit to obtain a diffused output signal An addition circuit, an output control circuit for converting the spread output signal into a signal for displaying a sub-field screen of m (≦ n−1) bits, and outputting the signal to the display device; An error detection circuit for detecting a difference between the set corrected luminance level and the diffused output signal; and a detection signal of the error detection circuit delayed by a predetermined pixel to obtain a first error as a reproduction error. A delay circuit that outputs to the arithmetic circuit, a specific pattern generation circuit that generates a specific pattern signal, a high frequency extraction circuit that extracts a high frequency component from the output signal of the first addition circuit, and an extraction signal of the high frequency extraction circuit The magnitude of the specific pattern signal generated by the specific pattern generation circuit is controlled by a gain that increases and decreases as the absolute value of the input video signal increases and decreases as the video level of the input video signal increases and decreases. An error diffusion circuit for a display device, comprising: a gain control circuit for outputting to the second addition circuit.
の擬似ランダムパルス信号を発生する擬似雑音発生回路
からなる請求項１、２、３又は４記載のディスプレイ装
置の誤差拡散回路。5. The specific pattern generation circuit includes "1" and "0".
5. The error diffusion circuit for a display device according to claim 1, further comprising a pseudo-noise generation circuit for generating the pseudo-random pulse signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26358896A JP3484894B2 (en) | 1996-09-12 | 1996-09-12 | Error diffusion circuit of display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26358896A JP3484894B2 (en) | 1996-09-12 | 1996-09-12 | Error diffusion circuit of display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1091119A true JPH1091119A (en) | 1998-04-10 |
| JP3484894B2 JP3484894B2 (en) | 2004-01-06 |
Family
ID=17391641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26358896A Expired - Fee Related JP3484894B2 (en) | 1996-09-12 | 1996-09-12 | Error diffusion circuit of display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3484894B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100577764B1 (en) | 2004-09-08 | 2006-05-10 | 엘지전자 주식회사 | Method and device of error diffusion pattern improvement by the level noise |
| CN103325330A (en) * | 2012-03-21 | 2013-09-25 | 株式会社日本显示器西 | Image processor and image processing method |
-
1996
- 1996-09-12 JP JP26358896A patent/JP3484894B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100577764B1 (en) | 2004-09-08 | 2006-05-10 | 엘지전자 주식회사 | Method and device of error diffusion pattern improvement by the level noise |
| CN103325330A (en) * | 2012-03-21 | 2013-09-25 | 株式会社日本显示器西 | Image processor and image processing method |
| JP2013195784A (en) * | 2012-03-21 | 2013-09-30 | Japan Display West Co Ltd | Image processing system and image processing method |
| US9098921B2 (en) | 2012-03-21 | 2015-08-04 | Japan Display Inc. | Image processor and image processing method |
| US9349173B2 (en) | 2012-03-21 | 2016-05-24 | Japan Display Inc. | Image processor and image processing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3484894B2 (en) | 2004-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1996031865A1 (en) | Method of driving display device and its circuit | |
| JPH08152863A (en) | Method and device for driving display | |
| KR100585631B1 (en) | Method of Expressing Gray Scale in Plasma Display Panel | |
| JP3484894B2 (en) | Error diffusion circuit of display device | |
| JP3484895B2 (en) | Error diffusion circuit of display device | |
| JP3312529B2 (en) | Display device driving method | |
| JP3521591B2 (en) | Error diffusion processing device for display device | |
| JP3572685B2 (en) | Pseudo halftone processing method and circuit | |
| JP3493864B2 (en) | Display device driving method and driving circuit | |
| JP3327058B2 (en) | Pseudo pattern processing circuit | |
| JPH1039829A (en) | Compensation circuit for distortion of gradation of display device | |
| JP3206711B2 (en) | Display device drive circuit | |
| JP3232921B2 (en) | Pseudo pattern processing circuit | |
| JP3521592B2 (en) | Error diffusion processing device for display device | |
| KR100289903B1 (en) | Intermediate image display method and device | |
| JPH1039833A (en) | Compensation circuit for distortion of gradation of display device | |
| JP3557780B2 (en) | Error diffusion processing device for display device | |
| JP3346107B2 (en) | Error diffusion processing circuit | |
| JP3449083B2 (en) | Display device driving method and driving circuit | |
| JP3312517B2 (en) | Error diffusion processing device for display device | |
| JP3353555B2 (en) | Pseudo halftone image display device for display panel | |
| JPH0990902A (en) | Pseudo half-tone processing circuit | |
| JP2812287B2 (en) | Display device drive circuit | |
| JPH11288240A (en) | Method and circuit for driving display device | |
| JP3209017B2 (en) | Pseudo halftone processing circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071024 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131024 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |