JP3406727B2 - Display device - Google Patents

Display device

Info

Publication number
JP3406727B2
JP3406727B2 JP07970895A JP7970895A JP3406727B2 JP 3406727 B2 JP3406727 B2 JP 3406727B2 JP 07970895 A JP07970895 A JP 07970895A JP 7970895 A JP7970895 A JP 7970895A JP 3406727 B2 JP3406727 B2 JP 3406727B2
Authority
JP
Japan
Prior art keywords
substrate
display device
film
semiconductor integrated
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07970895A
Other languages
Japanese (ja)
Other versions
JPH08250745A (en
Inventor
舜平 山崎
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP07970895A priority Critical patent/JP3406727B2/en
Priority to US08/611,336 priority patent/US5757456A/en
Publication of JPH08250745A publication Critical patent/JPH08250745A/en
Priority to US09/062,873 priority patent/US6118502A/en
Priority to US09/517,354 priority patent/US7050138B1/en
Priority to JP2000195957A priority patent/JP3406893B2/en
Priority to JP2000195958A priority patent/JP3406894B2/en
Priority to JP2000195961A priority patent/JP3442726B2/en
Priority to US10/300,226 priority patent/US20030071953A1/en
Application granted granted Critical
Publication of JP3406727B2 publication Critical patent/JP3406727B2/en
Priority to US10/968,953 priority patent/US20050070038A1/en
Priority to US11/776,683 priority patent/US7446843B2/en
Priority to US12/264,641 priority patent/US8013972B2/en
Priority to US13/224,395 priority patent/US8547516B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、液晶表示装置等のパッ
シブマトリクス型もしくはアクティブマトリクス型の表
示装置に関し、特に、駆動用の半導体集積回路を効果的
に実装したことにより、表示装置の基板に占める面積を
大きくした、ファッショナブルな表示装置を得ることを
目的とする。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a passive matrix type or active matrix type display device such as a liquid crystal display device, and more particularly to a substrate of a display device by effectively mounting a semiconductor integrated circuit for driving. The purpose is to obtain a fashionable display device that occupies a large area.

【0002】[0002]

【従来の技術】マトリクス型の表示装置としては、パッ
シブマトリクス型とアクティブマトリクス型の構造が知
られている。パッシブマトリクス型では、第1の基板上
に透明導電膜等でできた多数の短冊型の電気配線(ロー
配線)をある方向に形成し、第2の基板上には、前記第
1の基板上の電気配線とは概略垂直な方向に同様な短冊
型の電気配線(カラム配線)を形成する。そして、両基
板上の電気配線が対向するように基板を配置する。
2. Description of the Related Art Passive matrix type and active matrix type structures are known as matrix type display devices. In the passive matrix type, a large number of strip-shaped electric wirings (low wirings) made of a transparent conductive film or the like are formed in a certain direction on the first substrate, and on the second substrate, the above-mentioned first substrate is formed. Similar strip-shaped electrical wiring (column wiring) is formed in a direction substantially perpendicular to the electrical wiring. Then, the substrates are arranged so that the electric wirings on both substrates face each other.

【0003】基板間に液晶材料のように電圧・電流等に
よって、透光性、光反射・散乱性の変化する電気光学材
料を設けておけば、第1の基板の任意のロー配線と第2
の基板の任意のカラム配線との間に電圧・電流等を印加
すれば、その交差する部分の透光性、光反射・散乱性等
を選択できる。このようにして、マトリクス表示が可能
となる。
If an electro-optical material, such as a liquid crystal material, whose translucency, light reflection / scattering property is changed by voltage / current, etc. is provided between the substrates, an arbitrary low wiring of the first substrate and the second wiring are provided.
By applying a voltage / current or the like between the substrate and any column wiring, it is possible to select the translucency, the light reflection / scattering property or the like of the intersecting portion. In this way, matrix display is possible.

【0004】アクティブマトリクス型では、第1の基板
上に多層配線技術を用いて、ロー配線とカラム配線とを
形成し、この配線の交差する部分に画素電極を設け、画
素電極には薄膜トランジスタ(TFT)等のアクティブ
素子を設けて、画素電極の電位や電流を制御する構造と
する。また、第2の基板上にも透明導電膜を設け、第1
の基板の画素電極と、第2の基板の透明導電膜とが対向
するように基板を配置する。
In the active matrix type, a row wiring and a column wiring are formed on the first substrate by using a multi-layer wiring technique, a pixel electrode is provided at an intersection of these wirings, and a thin film transistor (TFT) is provided on the pixel electrode. ) Is provided to control the potential and current of the pixel electrode. In addition, a transparent conductive film is provided on the second substrate,
The substrate is arranged so that the pixel electrode on the substrate and the transparent conductive film on the second substrate face each other.

【0005】いずれにせよ、基板はプロセスによって選
択された。例えば、透明導電膜を形成して、これをエッ
チングして、ロー・カラム配線パターンを形成する以外
には特に複雑なプロセスのないパッシブマトリクス型で
は、基板はガラス以外に、プラスチックでもよかった。
一方、比較的、高温の成膜工程を有し、また、ナトリウ
ム等の可動イオンを避ける必要のあるアクティブマトリ
クス型では、基板としてアルカリ濃度の極めて低いガラ
ス基板を用いる必要があった。
In any case, the substrate was chosen by the process. For example, in the passive matrix type, which has no particularly complicated process other than forming a row / column wiring pattern by forming a transparent conductive film and etching the transparent conductive film, the substrate may be plastic instead of glass.
On the other hand, in the active matrix type, which has a relatively high temperature film forming process and needs to avoid mobile ions such as sodium, it is necessary to use a glass substrate having an extremely low alkali concentration as a substrate.

【0006】[0006]

【発明の解決しようとする課題】いずれにせよ、従来の
マトリクス型表示装置においては、特殊なもの以外は、
マトリクスを駆動するための半導体集積回路(周辺駆動
回路、もしくは、バー回路という)を取り付ける必要が
あった。従来は、これは、テープ自動ボンディング(T
AB)法やチップ・オン・グラス(COG)法によって
なされてきた。しかしながら、マトリクスの規模は数1
00行にも及ぶ大規模なものであるので、集積回路の端
子も非常に多く、対するドライバー回路は、長方形状の
ICパッケージや半導体チップであるため、これらの端
子を基板上の電気配線と接続するために配線を引き回す
必要から、表示画面に比して、周辺部分の面積が無視で
きないほど大きくなった。
In any case, in the conventional matrix type display device, except the special one,
It was necessary to attach a semiconductor integrated circuit (referred to as a peripheral drive circuit or a bar circuit) for driving the matrix. Traditionally, this has been the tape automatic bonding (T
The AB) method and the chip-on-glass (COG) method have been used. However, the scale of the matrix is 1
Since it has a large scale of 00 lines, the number of terminals of the integrated circuit is very large, and since the driver circuit for it is a rectangular IC package or semiconductor chip, these terminals are connected to the electrical wiring on the substrate. In order to achieve this, the wiring needs to be routed, and the area of the peripheral portion has become so large that it cannot be ignored compared to the display screen.

【0007】この問題を解決する方法として、特開平7
−14880には、ドライバー回路を、マトリクスの1
辺とほぼ同じ程度の細長い基板(スティック、もしく
は、スティック・クリスタルという)上に形成し、これ
をマトリクスの端子部に接続するという方法が開示され
ている。ドライバー回路としては、幅2mmほど程度で
十分であることにより、このような配置が可能となる。
このため、基板のほとんどを表示画面とすることができ
た。
As a method for solving this problem, Japanese Unexamined Patent Publication No. Hei 7
-14880 has a driver circuit in the matrix 1
A method is disclosed in which it is formed on an elongated substrate (called a stick or a stick crystal) having approximately the same size as the sides, and this is connected to the terminal portion of the matrix. Such a layout is possible because a driver circuit having a width of about 2 mm is sufficient.
Therefore, most of the substrates can be used as the display screen.

【0008】もちろん、この場合には、マトリクスの面
積が大きなものでは、回路をシリコンウェハー上に形成
することができないので、ガラス基板等の上に形成する
必要がある。したがって、半導体回路に用いられる能動
素子はTFTである。
Of course, in this case, if the matrix has a large area, the circuit cannot be formed on the silicon wafer, so it is necessary to form it on the glass substrate or the like. Therefore, the active element used in the semiconductor circuit is the TFT.

【0009】しかしながら、スティック・クリスタルに
関しては、ドライバー回路の基板の厚さが、表示装置全
体の小型化に支障をきたした。例えば、表示装置をより
薄くする必要から基板の厚さを0.3mmとすること
は、基板の種類や工程を最適化することにより可能であ
る。しかし、スティック・クリスタルの厚さは、製造工
程で必要とされる強度から0.5mm以下とすることは
困難であり、結果として、基板を張り合わせたときに、
0.2mm以上もスティック・クリスタルが出ることと
なる。
However, regarding the stick crystal, the thickness of the substrate of the driver circuit hinders the miniaturization of the entire display device. For example, it is possible to reduce the thickness of the substrate to 0.3 mm because it is necessary to make the display device thinner by optimizing the type and process of the substrate. However, it is difficult to set the thickness of the stick crystal to 0.5 mm or less because of the strength required in the manufacturing process. As a result, when the substrates are laminated,
Stick crystals will be produced for 0.2 mm or more.

【0010】また、スティック・クリスタルと表示装置
の基板の種類が異なると、熱膨張の違い等の理由によ
り、回路に欠陥が生じることがあった。特に、表示装置
の基板として、プラスチック基板を用いると、この問題
が顕著であった。なぜならば、スティック・クリスタル
の基板としては、プラスチックを用いることは、耐熱性
の観点から、実質的に不可能なためである。本発明はこ
のようなスティック・クリスタルの抱えていた問題を解
決し、表示装置のより一層の小型・軽量化を目的とする
ものである。
If the stick crystal and the substrate of the display device are different in type, a defect may occur in the circuit due to a difference in thermal expansion or the like. This problem was particularly noticeable when a plastic substrate was used as the substrate of the display device. This is because it is practically impossible to use plastic as the stick crystal substrate from the viewpoint of heat resistance. The present invention is intended to solve the problems of the stick crystal and further reduce the size and weight of the display device.

【0011】[0011]

【課題を解決するための手段】本発明は、表示装置の基
板上に、スティック・クリスタルと同等な半導体集積回
路を機械的に接着し、かつ、電気的な接続を完了したの
ち、該スティック・クリスタルの基板のみを除去するこ
とによって、ドライバー回路部分の薄型化を実施するこ
とを特徴とする。このような構造では、基板の熱膨張に
よる変形応力は、回路全般に均一にかかり、したがっ
て、特定の箇所にのみ応力が集中して、欠陥が発生する
ということは避けられる。
According to the present invention, a semiconductor integrated circuit equivalent to a stick crystal is mechanically bonded on a substrate of a display device, and electrical connection is completed. The feature is that the driver circuit portion is thinned by removing only the crystal substrate. In such a structure, the deformation stress due to the thermal expansion of the substrate is evenly applied to the entire circuit, so that it is possible to avoid that the stress concentrates only on a specific portion and a defect is generated.

【0012】本発明の基本的な構成は、電気配線と、こ
れに電気的に接続され、TFTを有する細長い半導体集
積回路を有する第1の基板の電気配線の形成された面に
対して、表面に透明導電膜を有する第2の基板の透明導
電膜を対向させた構造の表示装置であり、特開平7−1
4880号公報のスティック・クリスタルと同様、前記
半導体集積回路は、概略、表示装置の表示面(すなわ
ち、マトリクス)の1辺の長さに等しく、かつ、他の基
板(なお、請求項では「仮支持板」と規定する)上に作
製されたものを剥離して、前記第1の基板に装着したも
のである。
The basic structure of the present invention is that a surface of an electric wiring and a surface of the first substrate electrically connected to the electric wiring, which has an elongated semiconductor integrated circuit having a TFT, is formed with respect to a surface on which the electric wiring is formed. A display device having a structure in which a transparent conductive film of a second substrate having a transparent conductive film on the opposite side is opposed to the second conductive film.
Similar to the stick crystal of Japanese Patent No. 4880, the semiconductor integrated circuit is roughly equal to the length of one side of the display surface (that is, the matrix) of the display device, and the other substrate. (Defined as "support plate") is peeled off and attached to the first substrate.

【0013】特に、パッシブマトリクス型の場合には、
第1の方向に延びる複数の透明導電膜の第1の電気配線
と、これに接続され、TFTを有し、第1の方向に概略
垂直な第2の方向に延びる細長い第1の半導体集積回路
とを有する第1の基板と、第2の方向に延びる複数の透
明導電膜の第2の電気配線と、これに接続され、TFT
を有し、前記第1の方向に延びる第2の半導体集積回路
とを有する第2の基板とを、第1の電気配線と第2の電
気配線が対向するように配置した表示装置で、第1およ
び第2の半導体集積回路は他の基板上に作製されたもの
を剥離して、それぞれの基板に装着したものである。
Particularly, in the case of the passive matrix type,
A first electric wiring of a plurality of transparent conductive films extending in the first direction, and a long and narrow first semiconductor integrated circuit connected to the first electric wiring and having a TFT and extending in a second direction substantially perpendicular to the first direction. And a second electric wiring of a plurality of transparent conductive films extending in the second direction and connected to the first electric wiring.
A second substrate having a second semiconductor integrated circuit extending in the first direction, the first electric wiring and the second electric wiring being arranged to face each other. The first and second semiconductor integrated circuits are manufactured by peeling off those manufactured on other substrates and mounting them on the respective substrates.

【0014】また、アクティブマトリクス型の場合に
は、第1の方向に延びる複数の第1の電気配線と、これ
に接続され、TFTを有し、第1の方向に概略垂直な第
2の方向に延びる第1の半導体集積回路と、第2の方向
に延びる複数の第2の電気配線と、これに接続され、T
FTを有し、第1の方向に延びる第2の半導体集積回路
とを有する第1の基板を表面に透明導電膜を有する第2
の基板に、第1の基板の第1および第2の電気配線と、
第2の基板の透明導電膜とが、対向するように、配置さ
せた表示装置で、第1および第2の半導体集積回路は他
の基板上に作製されたものを剥離して、第1の基板に装
着したものである。
In the case of the active matrix type, a plurality of first electric wirings extending in the first direction and TFTs connected to the first electric wirings are provided, and the second electric wirings are substantially perpendicular to the first direction. A first semiconductor integrated circuit extending in the second direction, a plurality of second electric wirings extending in the second direction, connected to the second electric wiring, and
A second substrate having a transparent conductive film on the surface of a first substrate having an FT and having a second semiconductor integrated circuit extending in the first direction.
The first and second electrical wiring of the first substrate,
In the display device arranged so that the transparent conductive film of the second substrate faces each other, the first and second semiconductor integrated circuits are separated from those manufactured on another substrate, and the first and second semiconductor integrated circuits are separated. It is mounted on the board.

【0015】TFTを有する半導体集積回路を他の基板
上に形成し、これを剥離して、他の基板に接着する(も
しくは、他の基板に接着したのち、元の基板を除去す
る)方法は、一般的にはSOI(シリコン・オン・イン
シュレータ)技術の1つとして知られており、特表平6
−504139やその他の公知の技術、あるいは、以下
の実施例で用いるような技術を使用すればよい。
A method of forming a semiconductor integrated circuit having a TFT on another substrate, peeling it off and adhering it to another substrate (or adhering to another substrate and then removing the original substrate) is , Which is generally known as one of the SOI (silicon on insulator) technologies,
-504139, other known techniques, or the technique used in the following embodiments may be used.

【0016】本発明の表示装置の断面の例を示すと、図
1のようになる。図1(A)は、比較的、小さな倍率で
見たものである。図の左側は、半導体集積回路の設けら
れたドライバー回路部7を、また、右側は、マトリクス
部8を示す。基板1上には透明電膜等の材料でできた
電気配線4のパターンを形成し、さらに、金のような材
料で突起物(バンプ)6を設ける。一方、半導体集積回
路2は、実質的にTFTと同程度の厚さのもので、これ
には、接続部分に導電性酸化物のように、酸化によって
接触抵抗の変動しない材料によって、電極5を設けてお
き、これをバンプ6に接触させる。そして、機械的に固
定するために、半導体集積回路2と基板1の間には、樹
脂3を封入する。(図1(A))
An example of a cross section of the display device of the present invention is shown in FIG. FIG. 1A is viewed at a relatively small magnification. The left side of the figure shows a driver circuit section 7 provided with a semiconductor integrated circuit, and the right side shows a matrix section 8. A pattern of the electric wiring 4 made of a material such as a transparent conductive film is formed on the substrate 1, and a protrusion (bump) 6 is further provided by a material such as gold. On the other hand, the semiconductor integrated circuit 2 has a thickness substantially the same as that of the TFT, in which the electrode 5 is made of a material such as a conductive oxide whose contact resistance does not change due to oxidation. The bumps 6 are provided and brought into contact with the bumps 6. Then, a resin 3 is sealed between the semiconductor integrated circuit 2 and the substrate 1 for mechanical fixing. (Fig. 1 (A))

【0017】図1(A)のうち、点線で囲まれた接触部
を拡大したのが、図1(B)である。符号は、図1
(A)と同じ物を示す。さらに、図1(B)の点線で囲
まれた部分を拡大したのが、図1(C)である。すなわ
ち、半導体集積回路は、Nチャネル型TFT(12)と
Pチャネル型TFT(13)が、下地絶縁膜11、層間
絶縁物14、あるいは、窒化珪素等のパッシベーション
膜15で挟まれた構造となる。(図1(B)、図1
(C))
FIG. 1B is an enlarged view of the contact portion surrounded by a dotted line in FIG. 1A. The reference numeral is FIG.
The same thing as (A) is shown. Further, FIG. 1 (C) is an enlarged view of a portion surrounded by a dotted line in FIG. 1 (B). That is, the semiconductor integrated circuit has a structure in which the N-channel type TFT (12) and the P-channel type TFT (13) are sandwiched between the base insulating film 11, the interlayer insulating film 14 or the passivation film 15 such as silicon nitride. . (FIG. 1 (B), FIG.
(C))

【0018】通常、半導体集積回路を形成する際の下地
膜11としては酸化珪素を用いるが、それだけでは、耐
湿性等が劣るので、別途、パッシベーション膜をその上
に設けなければならないが、図3に示すように、半導体
回路とその接触部の厚さが液晶の基板間厚さよりも薄け
れば、対向基板16を回路の上に重ねることも可能であ
る。その場合には、特開平5−66413に開示されて
いる液晶表示装置と同等に、ドライバー回路部7の外側
で、エポキシ樹脂等のシール剤17によって液晶封止
(シール)処理をおこない、また、基板1と16の間に
は、液晶材料18を満たすので、外部から可動イオン等
が侵入することが無く、特別にパッシベーション膜を設
ける必要はない。(図3)
Usually, silicon oxide is used as the base film 11 when forming a semiconductor integrated circuit. However, since it is inferior in moisture resistance and the like by itself, a passivation film must be separately provided thereon. As shown in FIG. 7, if the thickness of the semiconductor circuit and its contact portion is smaller than the thickness of the liquid crystal between the substrates, it is possible to stack the counter substrate 16 on the circuit. In that case, as in the liquid crystal display device disclosed in Japanese Patent Laid-Open No. 5-66413, liquid crystal sealing (sealing) processing is performed on the outside of the driver circuit portion 7 with a sealing agent 17 such as epoxy resin. Since the liquid crystal material 18 is filled between the substrates 1 and 16, mobile ions and the like do not enter from the outside, and it is not necessary to provide a special passivation film. (Figure 3)

【0019】また、接触部分に関しては、バンプを用い
る方法の他に、図1(D)に示すように、金の粒9のよ
うな導電性粒子を接着部分に拡散させ、これによって、
電気的な接触を得るようにしてもよい。粒子の直径は、
半導体集積回路2と基板1の間隔よりやや大きくすると
よい。(図1(D)) このような表示装置の作製順序の概略は、図2に示され
る。図2はパッシブマトリクス型の表示装置の作製手順
を示す。まず、多数の半導体集積回路22を適当な基板
21の上に形成する。(図2(A))
As for the contact portion, in addition to the method using bumps, as shown in FIG. 1D, conductive particles such as gold particles 9 are diffused to the adhesive portion, whereby
Electrical contact may be obtained. The particle diameter is
It may be set to be slightly larger than the distance between the semiconductor integrated circuit 2 and the substrate 1. (FIG. 1D) An outline of the manufacturing order of such a display device is shown in FIG. FIG. 2 shows a procedure for manufacturing a passive matrix display device. First, a large number of semiconductor integrated circuits 22 are formed on a suitable substrate 21. (Fig. 2 (A))

【0020】そして、これを分断して、スティック・ク
リスタル23、24を得る。得られたスティック・クリ
スタルは、次の工程に移る前に電気特性をテストして、
良品・不良品に選別するとよい。(図2(B)) 次に、スティック・クリスタル23、24の回路の形成
された面を、それぞれ、別の基板25、27の透明導電
膜による配線のパターンの形成された面26、28上に
接着し、電気的な接続を取る。(図2(C)、図2
(D))
Then, this is divided to obtain stick crystals 23 and 24. The stick crystal obtained is tested for electrical properties before moving on to the next step,
It is good to select good products and defective products. (FIG. 2B) Next, the surfaces of the stick crystals 23 and 24 on which the circuits are formed are respectively placed on the surfaces 26 and 28 on which wiring patterns of the transparent conductive films of the other substrates 25 and 27 are formed. Glue to and make an electrical connection. (FIG. 2 (C), FIG.
(D))

【0021】その後、SOI技術によって、スティック
・ドライバー23、24の基板をはがし、半導体集積回
路29、30のみを前記基板の面26、28上に残す。
(図2(E)、図2(F)) 最後に、このようにして得られた基板を向かい合わせる
ことにより、パッシブマトリクス型表示装置が得られ
る。なお、面26は、面26の逆の面、すなわち、配線
パターンの形成されていない方の面を意味する(図2
(G))
After that, the substrate of the stick drivers 23 and 24 is peeled off by the SOI technique, and only the semiconductor integrated circuits 29 and 30 are left on the surfaces 26 and 28 of the substrates.
(FIG. 2 (E), FIG. 2 (F)) Finally, the substrates thus obtained are faced to each other to obtain a passive matrix display device. The surface 26 means the surface opposite to the surface 26, that is, the surface on which the wiring pattern is not formed (FIG. 2).
(G))

【0022】上記の場合には、ロー・スティック・クリ
スタル(ロー配線を駆動するドライバー回路用のスティ
ック・クリスタル)とカラム・スティック・クリスタル
(カラム配線を駆動するドライバー回路用のスティック
・クリスタル)を同じ基板21から切りだしたが、別の
基板から切りだしてもよいことは言うまでもない。ま
た、図2ではパッシブマトリクス型表示装置の例を示し
たが、アクティブマトリクス型表示装置でも、同様にお
こなえることは言うまでもない。さらに、フィルムのよ
うな材料を基板として形成される場合は実施例に示し
た。
In the above case, the row stick crystal (the stick crystal for the driver circuit that drives the row wiring) and the column stick crystal (the stick crystal for the driver circuit that drives the column wiring) are the same. It is cut out from the substrate 21, but needless to say, it may be cut out from another substrate. Although FIG. 2 shows an example of the passive matrix type display device, it goes without saying that the same can be applied to the active matrix type display device. Further, the case where a material such as a film is formed as the substrate is shown in the embodiment.

【0023】[0023]

【実施例】【Example】

〔実施例1〕本実施例は、パッシブマトリクス型液晶表
示装置の一方の基板の作製工程の概略を示すものであ
る。本実施例を図4および図5を用いて説明する。図4
には、スティック・クリスタル上にドライバー回路を形
成する工程の概略を示す。また、図5には、スティック
・クリスタルを液晶表示装置の基板に実装する工程の概
略を示す。
[Embodiment 1] This embodiment outlines a manufacturing process of one substrate of a passive matrix liquid crystal display device. This embodiment will be described with reference to FIGS. 4 and 5. Figure 4
Shows an outline of a process of forming a driver circuit on a stick crystal. Further, FIG. 5 shows an outline of a process of mounting the stick crystal on the substrate of the liquid crystal display device.

【0024】まず、ガラス基板31上に剥離層として、
厚さ3000Åのシリコン膜32を堆積した。シリコン
膜32は、その上に形成される回路と基板とを分離する
際にエッチングされるので、膜質についてはほとんど問
題とされないので、量産可能な方法によって堆積すれば
よい。さらに、シリコン膜はアモルファスでも結晶性で
もよい。
First, as a release layer on the glass substrate 31,
A 3000 Å thick silicon film 32 was deposited. Since the silicon film 32 is etched when the circuit formed on it and the substrate are separated from each other, there is almost no problem with the film quality, and therefore the silicon film 32 may be deposited by a method that can be mass-produced. Further, the silicon film may be amorphous or crystalline.

【0025】また、ガラス基板は、コーニング705
9、同1737、NHテクノグラスNA45、同35、
日本電気硝子OA2等の無アルカリもしくは低アルカリ
ガラスや石英ガラスを用いればよい。石英ガラスを用い
る場合には、そのコストが問題となるが、本発明では1
つの液晶表示装置に用いられる面積は極めて小さいの
で、単位当たりのコストは十分に小さい。
The glass substrate is Corning 705.
9, 1737, NH Techno Glass NA45, 35,
Non-alkali or low-alkali glass such as Nippon Electric Glass OA2 or quartz glass may be used. When quartz glass is used, its cost becomes a problem, but in the present invention, 1
Since the area used for one liquid crystal display device is extremely small, the cost per unit is sufficiently small.

【0026】シリコン膜32上には、厚さ5000Åの
酸化珪素膜33を堆積した。この酸化珪素膜は下地膜と
なるので、作製には十分な注意が必要である。そして、
公知の方法により、結晶性の島状シリコン領域(シリコ
ン・アイランド)34、35を形成した。このシリコン
膜の厚さは、必要とする半導体回路の特性を大きく左右
するが、一般には、薄いほうが好ましかった。本実施例
では400〜600Åとした。
A silicon oxide film 33 having a thickness of 5000 Å was deposited on the silicon film 32. Since this silicon oxide film serves as a base film, sufficient care must be taken in its fabrication. And
The crystalline island-shaped silicon regions (silicon islands) 34 and 35 were formed by a known method. Although the thickness of the silicon film largely influences the required characteristics of the semiconductor circuit, it is generally preferable that the thickness is thin. In this embodiment, it is set to 400 to 600Å.

【0027】また、結晶性シリコンを得るには、アモル
ファスシリコンにレーザー等の強光を照射する方法(レ
ーザーアニール法)や、熱アニールによって固相成長さ
せる方法(固相成長法)が用いられる。固相成長法を用
いる際には、特開平6−244104に開示されるよう
に、ニッケル等の触媒元素をシリコンに添加すると、結
晶化温度を下げ、アニール時間を短縮できる。さらに
は、特開平6−318701のように、一度、固相成長
法によって結晶化せしめたシリコンを、レーザーアニー
ルしてもよい。いずれの方法を採用するかは、必要とさ
れる半導体回路の特性や基板の耐熱温度等によって決定
すればよい。
In order to obtain crystalline silicon, a method of irradiating amorphous silicon with strong light such as laser (laser annealing method) or a method of solid phase growth by thermal annealing (solid phase growth method) is used. When the solid phase growth method is used, as disclosed in JP-A-6-244104, if a catalytic element such as nickel is added to silicon, the crystallization temperature can be lowered and the annealing time can be shortened. Further, as in Japanese Patent Laid-Open No. 6-318701, silicon once crystallized by the solid phase growth method may be laser annealed. Which method should be adopted may be determined depending on the required characteristics of the semiconductor circuit, the heat resistant temperature of the substrate, and the like.

【0028】その後、プラズマCVD法もしくは熱CV
D法によって、厚さ1200Åの酸化珪素のゲイト絶縁
膜36を堆積し、さらに、厚さ5000Åの結晶性シリ
コンによって、ゲイト電極・配線37、38を形成し
た。ゲイト配線は、アルミニウムやタングステン、チタ
ン等の金属や、あるいはそれらの珪化物でもよい。さら
に、金属のゲイト電極を形成する場合には、特開平5−
267667もしくは同6−338612に開示される
ように、その上面もしくは側面を陽極酸化物で被覆して
もよい。ゲイト電極をどのような材料で構成するかは、
必要とされる半導体回路の特性や基板の耐熱温度等によ
って決定すればよい。(図4(A))
After that, plasma CVD method or thermal CV method is used.
The gate insulating film 36 of silicon oxide having a thickness of 1200Å was deposited by the D method, and the gate electrodes / wirings 37 and 38 were further formed from crystalline silicon having a thickness of 5000Å. The gate wiring may be a metal such as aluminum, tungsten or titanium, or a silicide thereof. Furthermore, in the case of forming a metal gate electrode, the method disclosed in Japanese Patent Laid-Open No.
As disclosed in 267667 or 6-338612, its top or side may be coated with an anodic oxide. The material used to construct the gate electrode depends on
It may be determined according to the required characteristics of the semiconductor circuit, the heat resistant temperature of the substrate, and the like. (Fig. 4 (A))

【0029】その後、セルフアライン的に、イオンドー
ピング法等の手段によりN型およびP型の不純物をシリ
コン・アイランドに導入し、N型領域39、P型領域4
0を形成した。そして、公知の手段で、層間絶縁物(厚
さ5000Åの酸化珪素膜)41を堆積した。そして、
これにコンタクトホールを開孔し、アルミニウム合金配
線41〜44を形成した。(図4(B))
After that, in self-alignment, N-type and P-type impurities are introduced into the silicon island by means such as an ion doping method, so that the N-type region 39 and the P-type region 4 are formed.
Formed 0. Then, an interlayer insulator (a silicon oxide film having a thickness of 5000Å) 41 was deposited by a known means. And
Contact holes were opened in this, and aluminum alloy wirings 41 to 44 were formed. (Fig. 4 (B))

【0030】さらに、これらの上に、パッシベーション
膜として、厚さ2000Åの窒化珪素膜46をプラズマ
CVD法によって堆積し、これに、出力端子の配線44
に通じるコンタクトホールを開孔した。そして、スパッ
タ法によって、インディウム錫酸化物被膜(ITO、厚
さ1000Å)の電極47を形成した。ITOは透明の
導電性酸化物である。その後、直径約50μm、高さ約
30μmの金のバンプ48を機械的にITO電極47の
上に形成した。このようにして得られた回路を適当な大
きさに分断し、よって、スティック・クリスタルが得ら
れた。(図4(C))
Further, a 2000 Å-thick silicon nitride film 46 is deposited as a passivation film on these by a plasma CVD method, and the wiring 44 of the output terminal is formed thereon.
A contact hole leading to was opened. Then, an electrode 47 of an indium tin oxide coating (ITO, thickness 1000 Å) was formed by the sputtering method. ITO is a transparent conductive oxide. Then, a gold bump 48 having a diameter of about 50 μm and a height of about 30 μm was mechanically formed on the ITO electrode 47. The circuit thus obtained was cut into suitable sizes, and thus stick crystals were obtained. (Fig. 4 (C))

【0031】一方、液晶表示装置の基板49にも、厚さ
1000ÅのITOによって電極50を形成した。本実
施例では、液晶表示装置の基板としては、厚さ0.3m
mのポリエチレン・サルファイル(PES)を用いた。
そして、この基板49に、スティックドライバーの基板
31を圧力を加えて接着した。このとき、電極47と
気配線50はバンプ48によって、電気的に接続され
る。(図5(A))
On the other hand, on the substrate 49 of the liquid crystal display device, the electrode 50 was formed of ITO having a thickness of 1000 Å. In this embodiment, the substrate of the liquid crystal display device has a thickness of 0.3 m.
m polyethylene polyethylene file (PES) was used.
Then, the substrate 31 of the stick driver was adhered to the substrate 49 by applying pressure. At this time, the electrode 47 Doo collector
The air wiring 50 is electrically connected by the bump 48. (Figure 5 (A))

【0032】次に熱硬化性の有機樹脂を混合した接着剤
51をスティック・クリスタル31と液晶表示装置の基
板49の隙間に注入した。なお、接着剤は、スティック
・クリスタル31と液晶表示装置の基板49を圧着する
前に、いずれかの表面に塗布しておいてもよい。
Next, an adhesive 51 mixed with a thermosetting organic resin was injected into the gap between the stick crystal 31 and the substrate 49 of the liquid crystal display device. The adhesive may be applied to either surface before the stick crystal 31 and the substrate 49 of the liquid crystal display device are pressure-bonded.

【0033】そして、120℃の窒素雰囲気のオーブン
て、15分間処理することにより、スティック・クリス
タル31と基板49との電気的な接続と機械的な接着を
完了した。なお、完全な接着の前に、電気的な接続が不
十分であるか否かを、特開平7−14880に開示され
る方法によってテストした後、本接着する方法を採用し
てもよい。(図5(B))
Then, it was treated in an oven at 120 ° C. in a nitrogen atmosphere for 15 minutes to complete the electrical connection and mechanical adhesion between the stick crystal 31 and the substrate 49. Note that, before complete bonding, a method of testing whether electrical connection is insufficient by the method disclosed in Japanese Patent Application Laid-Open No. 7-14880 and then performing permanent bonding may be adopted. (Fig. 5 (B))

【0034】このように処理した基板を、三塩化フッ素
(ClF3 )と窒素の混合ガスの気流中に放置した。三
塩化フッ素と窒素の流量は、共に500sccmとし
た。反応圧力は1〜10Torrとした。温度は室温と
した。三塩化フッ素等のハロゲン化フッ素は、珪素を選
択的にエッチングする特性が知られている。一方、酸化
物(酸化珪素やITO)はほとんどエッチングせず、ア
ルミニウムも表面に安定な酸化物被膜を形成すると、そ
の段階で反応が停止するので、エッチングされない。
The substrate thus treated was left in a gas stream of a mixed gas of fluorine trichloride (ClF 3 ) and nitrogen. The flow rates of fluorine trichloride and nitrogen were both 500 sccm. The reaction pressure was 1 to 10 Torr. The temperature was room temperature. Fluorine halide such as fluorine trichloride is known to have a property of selectively etching silicon. On the other hand, oxides (silicon oxide and ITO) are hardly etched, and aluminum is not etched because a reaction is stopped at that stage if a stable oxide film is formed on the surface.

【0035】本実施例では、三フッ化塩素に侵される可
能性のある材料は、剥離層(シリコン)32、シリコン
・アイランド34、35、ゲイト電極37、38、アル
ミニウム合金配線41〜44、接着剤51であるが、こ
のうち、剥離層と接着剤以外は外側に酸化珪素等の材料
が存在するため、三フッ化塩素が到達できない。実際に
は、図5(C)に示すように、剥離層32のみが選択的
にエッチングされ、空孔52が形成された。(図5
(C))
In the present embodiment, the material that may be attacked by chlorine trifluoride is the release layer (silicon) 32, the silicon islands 34 and 35, the gate electrodes 37 and 38, the aluminum alloy wirings 41 to 44, and the adhesive. Although it is the agent 51, chlorine trifluoride cannot reach it because there is a material such as silicon oxide on the outside except the peeling layer and the adhesive. Actually, as shown in FIG. 5C, only the peeling layer 32 was selectively etched to form the holes 52. (Fig. 5
(C))

【0036】さらに、経過すると剥離層は完全にエッチ
ングされ、下地膜の底面53が露出し、スティック・ク
リスタルの基板31を半導体回路と分離することができ
た。三塩化フッ素によるエッチングでは、下地膜の底面
でエッチングが停止するので、該底面53は極めて平坦
であった。(図5(D)) このようにして、液晶表示装置の一方の基板への半導体
集積回路の形成を終了した。このようにして得られる基
板を用いて、液晶表示装置が完成される。
Further, after a lapse of time, the peeling layer was completely etched, the bottom surface 53 of the base film was exposed, and the stick crystal substrate 31 could be separated from the semiconductor circuit. In the etching with fluorine trichloride, since the etching stops at the bottom surface of the base film, the bottom surface 53 was extremely flat. (FIG. 5D) In this way, formation of the semiconductor integrated circuit on one substrate of the liquid crystal display device is completed. A liquid crystal display device is completed using the substrate thus obtained.

【0037】〔実施例2〕本実施例は、フィルム状のパ
ッシブマトリクス型液晶表示装置を連続的に形成する方
法(ロール・トゥー・ロール法)に関するものである。
図6に本実施例の生産システムを示す。フィルム状の液
晶表示装置を得るための基板材料としては、PES(ポ
リエチレンサルファイル)、PC(ポリカーボネー
ト)、ポリイミドから選ばれたものを用いればよい。P
ET(ポリエチレンテレフタレート)、PEN(ポリエ
チレンナフタレート)は、多結晶性のプラスチックであ
るため、特に偏光によって、表示をおこなう、液晶材料
には用いることが適切でなかった。
[Embodiment 2] This embodiment relates to a method (roll-to-roll method) for continuously forming a film-like passive matrix type liquid crystal display device.
FIG. 6 shows the production system of this embodiment. As a substrate material for obtaining a film-like liquid crystal display device, a material selected from PES (polyethylene salfile), PC (polycarbonate) and polyimide may be used. P
Since ET (polyethylene terephthalate) and PEN (polyethylene naphthalate) are polycrystalline plastics, they are not suitable for use as a liquid crystal material that displays, especially by polarized light.

【0038】図6に示すシステムは、液晶電気光学装置
を構成する基板として、カラーフィルターの設けられた
基板を作製する流れ(図の下側)と、その対向基板を作
製する流れ(図の上側)とに大別される。まず、カラー
フィルター側基板の作製工程について説明する。
In the system shown in FIG. 6, as a substrate constituting a liquid crystal electro-optical device, a flow of manufacturing a substrate provided with a color filter (lower side of the drawing) and a flow of manufacturing a counter substrate thereof (upper side of the drawing). ) And roughly divided. First, the manufacturing process of the color filter side substrate will be described.

【0039】ロール71に巻き取られているフィルム
に、印刷法により、その表面にRGBの3色のカラーフ
ィルタを形成する。カラーフィルタの形成は、3組のロ
ール72によっておこわれる。なお作製する液晶表示装
置がモノクロの場合は、この工程は不要である。(工程
「カラーフィルター印刷」)
A color filter of three colors RGB is formed on the surface of the film wound on the roll 71 by a printing method. The color filters are formed by the three sets of rolls 72. If the liquid crystal display device to be manufactured is monochrome, this step is unnecessary. (Process "color filter printing")

【0040】さらに、ロール73によって、オーバーコ
ート剤(平坦化膜)を印刷法によって形成する。オーバ
ーコート剤は、カラーフィルタの形成によって凹凸とな
った表面を平坦化するためのものである。このオーバー
コート剤を構成する材料としては、透光性を有する樹脂
材料を用いればよい。(工程「オーバーコート剤(平坦
化膜)印刷」) 次に、ロール74を用い、印刷法により必要とするパタ
ーンにロー(カラム)電極を形成する。この印刷法によ
る電極の形成は、導電性のインクを用いておこなう。
(工程「電極形成」)
Further, the roll 73 is used to form an overcoating agent (planarizing film) by a printing method. The overcoat agent is for flattening the surface that is uneven due to the formation of the color filter. A resin material having a light-transmitting property may be used as a material forming the overcoat agent. (Process “overcoating agent (planarizing film) printing”) Next, by using the roll 74, row (column) electrodes are formed in a required pattern by a printing method. The electrodes are formed by this printing method using a conductive ink.
(Process "electrode formation")

【0041】さらに、ロール75によって、配向膜を印
刷法で形成し(工程「配向膜印刷」)、加熱炉76を通
過させることによって、配向膜を焼き固める。(工程
「配向膜焼成」) さらに、ロール77を通過させることによって、配向膜
の表面にラビング処理をおこなう。こうして配向処理が
完了する。(工程「ラビング」)
Further, an alignment film is formed by a printing method with the roll 75 (step "alignment film printing"), and the alignment film is baked by passing through a heating furnace 76. (Step “Firing of Alignment Film”) Further, the surface of the alignment film is rubbed by being passed through the roll 77. In this way, the alignment process is completed. (Process "rubbing")

【0042】次に、圧着装置78によって、基板上にス
ティック・クリスタルを装着し(工程「スティック装
着」)、加熱炉79を通過させることにより、接着剤が
硬化し、接着が完了する。(工程「接着剤硬化」) 本実施例では、剥離層は実施例1と同様にシリコンを用
いたので、次に、三塩化フッ素チャンバー80(差圧排
気して、三塩化フッ素が外部に漏出しないようにしたチ
ャンバー)によって、剥離層をエッチングし、よって、
スティック・クリスタルの基板を剥離する。(工程「ス
ティック剥離」
Next, the stick crystal is mounted on the substrate by the pressure bonding device 78 (step "stick mounting"), and the adhesive is cured by passing through the heating furnace 79, and the bonding is completed. (Step "Curing Adhesive") In this example, since the release layer was made of silicon as in Example 1, the fluorine trichloride chamber 80 (differential pressure exhaust was performed to leak fluorine trichloride to the outside). The release layer is etched by the
Peel off the stick crystal substrate. (Process "stick peeling"

【0043】その後、スペーサー散布器81より、フィ
ルム基板上にスペーサーを散布し(工程「スペーサー散
布」)、ロール82を用いて、シール材を印刷法によっ
て形成する。シール剤は、対向する基板同士を接着する
ためと、液晶が一対の基板間から漏れ出ないようにする
ためのものである。なお、本実施例では、半導体回路の
厚みを液晶基板間よりも薄くすることにより、図3のよ
うに、半導体集積回路の外部がシールされるような構造
(特開平5−66413に開示されている)とした。
(工程「シール印刷」)
Thereafter, spacers are sprayed on the film substrate by the spacer sprayer 81 (step "spacer spraying"), and the roll 82 is used to form a sealing material by a printing method. The sealant is for adhering the substrates facing each other and for preventing the liquid crystal from leaking between the pair of substrates. In this embodiment, the thickness of the semiconductor circuit is made thinner than that between the liquid crystal substrates so that the outside of the semiconductor integrated circuit is sealed as shown in FIG. 3 (disclosed in Japanese Patent Laid-Open No. 5-66413). There is).
(Process "sticker printing")

【0044】この後、液晶滴下装置83を用いて液晶の
滴下をおこない、液晶層をフィルム基板上に形成する。
こうして、カラーフィルター側基板が完成する。以上の
工程は、各ロールが回転することにより、連続的に進行
していく。次に、対向基板の作製工程を示す。ロール6
1から送りだされたフィルム基板上に、ロール62によ
って、所定のパターンにカラム(ロー)電極を形成す
る。(工程「電極形成」) さらにロール63によって、配向膜を印刷法により形成
し(工程「配向膜印刷」)、加熱炉64を通過させるこ
とによって、配向膜を焼き固める。(工程「配向膜焼
成」)
After that, liquid crystal is dropped by using the liquid crystal dropping device 83 to form a liquid crystal layer on the film substrate.
Thus, the color filter side substrate is completed. The above steps are continuously performed as each roll rotates. Next, a manufacturing process of the counter substrate will be described. Roll 6
A roll (62) is used to form a column (row) electrode in a predetermined pattern on the film substrate sent from 1. (Step “electrode formation”) Furthermore, the roll 63 is used to form an alignment film by a printing method (step “alignment film printing”), and the alignment film is baked by passing through a heating furnace 64. (Process "Firing of alignment film")

【0045】その後、フィルム基板を、ロール65に通
過させることによって、配向処理をおこなう。(工程
「ラビング」) 次に、圧着装置66によって、基板上にスティック・ク
リスタルを装着し(工程「スティック装着」)、加熱炉
67を通過することにより、接着剤が硬化する。(工程
「接着剤硬化」) さらに、三塩化フッ素チャンバー68によって、スティ
ック・クリスタルの基板を剥離する。(工程「スティッ
ク剥離」
After that, the film substrate is passed through a roll 65 for orientation treatment. (Step "rubbing") Next, the stick crystal is mounted on the substrate by the pressure bonding device 66 (step "stick mounting"), and the adhesive is cured by passing through the heating furnace 67. (Process “Adhesive Curing”) Further, the stick crystal substrate is peeled off by the fluorine trichloride chamber 68. (Process "stick peeling"

【0046】以上の処理を経たフィルム基板はロール6
9を経由して、次のロール84に送られる。ロール84
では、カラーフィルター側基板と対向基板を貼り合わせ
て、セルとする。(工程「セル組」) その後、加熱炉85において加熱することにより、シー
ル材を硬化せしめ、基板同士の貼り合わせが完了する。
(工程「シール剤硬化」) さらにカッター86によって所定の寸法に切断すること
により、フィルム状の液晶表示装置が完成する。(工程
「分段」)
The film substrate which has undergone the above-mentioned treatment is roll 6
It is sent to the next roll 84 via 9. Roll 84
Then, the color filter side substrate and the counter substrate are bonded together to form a cell. (Step “cell assembly”) After that, the sealing material is cured by heating in the heating furnace 85, and the bonding of the substrates is completed.
(Step “Curing the sealant”) Further, the film 86 is cut into a predetermined size by the cutter 86, whereby the film-shaped liquid crystal display device is completed. (Process "division")

【0047】[0047]

【発明の効果】本発明では、表示装置の基板の種類や厚
さ、大きさに関して、さまざななバリエーションが可能
である。例えば、実施例2に示したように、極めて薄い
フィルム状の液晶表示装置を得ることもできる。この場
合には、表示装置を曲面に合わせて張りつけてもよい。
さらに、基板の種類の制約が緩和された結果、プラスチ
ック基板のように、軽く、耐衝撃性の強い材料を用いる
こともでき、携行性も向上する。
According to the present invention, various variations can be made regarding the type, thickness, and size of the substrate of the display device. For example, as shown in Example 2, it is possible to obtain an extremely thin film type liquid crystal display device. In this case, the display device may be attached to the curved surface.
Further, as a result of relaxing the restrictions on the type of substrate, a light material having high impact resistance such as a plastic substrate can be used, and portability is also improved.

【0048】また、ドライバー回路の専有する面積が小
さいので、表示装置と他の装置の配置の自由度が高ま
る。典型的には、ドライバー回路を表示面の周囲の幅数
mmの領域に押し込めることが可能であるので、表示装
置自体は極めてシンプルであり、ファッション性に富ん
だ製品である。その応用範囲もさまざまに広がり、よっ
て、本発明の工業的価値は極めて高い。
Further, since the area occupied by the driver circuit is small, the degree of freedom in disposing the display device and other devices is increased. Typically, since the driver circuit can be pushed into a region having a width of several mm around the display surface, the display device itself is a very simple and fashionable product. The range of its applications is widespread, and the industrial value of the present invention is extremely high.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の断面構造を示す。FIG. 1 shows a sectional structure of the present invention.

【図2】 本発明の表示装置の作製方法の概略を示す。FIG. 2 shows an outline of a method for manufacturing a display device of the present invention.

【図3】 本発明の1例の表示装置の断面構造を示す。FIG. 3 shows a cross-sectional structure of a display device according to an example of the present invention.

【図4】 本発明に用いるスティック・クリスタルの作
製工程を示す。
FIG. 4 shows a manufacturing process of a stick crystal used in the present invention.

【図5】 スティック・クリスタルを基板に接着する工
程を示す。
FIG. 5 shows a process of adhering a stick crystal to a substrate.

【図6】 フィルム液晶表示装置の連続的製法システム
を示す。
FIG. 6 shows a continuous manufacturing system of a film liquid crystal display device.

【符号の説明】[Explanation of symbols]

1 ・・・ 液晶表示装置の基板 2 ・・・ 半導体集積回路 3 ・・・ 接着剤 4 ・・・ 液晶表示装置の電極 5 ・・・ 半導体集積回路の電極 6 ・・・ バンプ 7 ・・・ ドライバー回路部 8 ・・・ マトリクス部 9 ・・・ 導電性粒子 11・・・ 下地膜 12・・・ Nチャネル型TFT 13・・・ Pチャネル型TFT 14・・・ 層間絶縁物 15・・・ パッシベーション膜 16・・・ 液晶表示装置の対向基板 17・・・ シール剤 18・・・ 液晶材料 21・・・ スティック・クリスタルを形成する基板 22・・・ 半導体集積回路 23、24 スティック・クリスタル 25、27 液晶表示装置の基板 26、28 配線パターンの形成されている面 29、30 液晶表示装置の基板上に移されたドライバ
ー回路26 ・・・ 配線パターンの形成されている面と逆の面 31・・・ スティック・クリスタルを形成する基板 32・・・ 剥離層 33・・・ 下地膜 34、35 シリコン・アイランド 36・・・ ゲイト絶縁膜 37、38 ゲイト電極 39・・・ N型領域 40・・・ P型領域 41・・・ 層間絶縁物 42〜44 アルミニウム合金配線 46・・・ パッシベーション膜 47・・・ 導電性酸化物膜 48・・・ バンプ 49・・・ 液晶表示装置の基板 50・・・ 液晶表示装置の電極 51・・・ 接着剤 52・・・ 空孔 53・・・ 下地膜の底面
1 ... Substrate of liquid crystal display device 2 ... Semiconductor integrated circuit 3 ... Adhesive 4 ... Electrode 5 of liquid crystal display device ... Electrode 6 of semiconductor integrated circuit ... Bump 7 ... Driver Circuit part 8 Matrix part 9 Conductive particles 11 Base film 12 N channel TFT 13 P channel TFT 14 Interlayer insulator 15 Passivation film 16 ... Opposing substrate 17 of liquid crystal display device ... Sealant 18 ... Liquid crystal material 21 ... Substrate forming stick crystal 22 ... Semiconductor integrated circuit 23, 24 Stick crystal 25, 27 Liquid crystal is formed of a driver circuit 26 ... wiring pattern transferred onto the substrate surface 29, 30 a liquid crystal display device which is formed of a substrate 26, 28 wiring pattern of the display device The opposite surface 31 ... Substrate 32 forming a stick crystal ... Separation layer 33 ... Underlayer films 34, 35 Silicon island 36 ... Gate insulating films 37, 38 Gate electrode 39 ... N Type region 40 ... P type region 41 ... Interlayer insulators 42-44 Aluminum alloy wiring 46 ... Passivation film 47 ... Conductive oxide film 48 ... Bump 49 ... of liquid crystal display device Substrate 50 ... Electrode 51 of liquid crystal display device ... Adhesive 52 ... Void 53 ... Bottom surface of base film

フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 29/786 H01L 21/336 G02F 1/1368 Continuation of front page (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 29/786 H01L 21/336 G02F 1/1368

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 基板と、該基板上に設けられた電気配線
と、該電気配線に電気的に接続された半導体集積回路と
を有する表示装置であって、 前記半導体集積回路は、仮支持板から剥離されたもので
あって、下地膜と、該下地膜上に設けられた薄膜トラン
ジスタと、該薄膜トランジスタを覆うパッシベーション
膜と、該パッシベーション膜上の導電性酸化物でなる
と、前記電極に設けられたバンプとを有し、 前記半導体集積回路が、前記パッシベーション膜側を前
記基板側にして前記バンプが前記電気配線に接触した状
態で、前記基板と前記パッシベーション膜間に設けられ
た樹脂層により前記基板に固定されていることを特徴と
する表示装置。
1. A display device comprising a substrate, electric wiring provided on the substrate, and a semiconductor integrated circuit electrically connected to the electric wiring, wherein the semiconductor integrated circuit is a temporary support plate. It is one that is peeled off from the base film, and a thin film transistor provided on the lower ground layer, and a passivation film covering the thin film transistor, photoelectric comprising a conductive oxide on said passivation film
A pole and a bump provided on the electrode , wherein the semiconductor integrated circuit is arranged between the substrate and the passivation film in a state where the bump is in contact with the electric wiring with the passivation film side being the substrate side. A display device, wherein the display device is fixed to the substrate by a resin layer provided on the substrate.
【請求項2】 基板と、該基板上に設けられた電気配線
と、該電気配線に電気的に接続された半導体集積回路と
を有する表示装置であって、 前記半導体集積回路は、仮支持板から剥離されたもので
あって、下地膜と、該下地膜上に設けられた薄膜トラン
ジスタと、該薄膜トランジスタを覆うパッシベーション
膜と、該パッシベーション膜上の導電性酸化物でなる
とを有し、 前記半導体集積回路が、前記パッシベーション膜側を前
記基板側にして前記電極と前記電気配線に接触した状態
で、前記基板と前記パッシベーション膜の間に設けられ
た導電性粒子が拡散された樹脂層により前記基板に固定
されており、 前記樹脂層内の導電性粒子により、前記電極が前記電気
配線に電気的に接続されていることを特徴とする表示装
置。
2. A display device having a substrate, electric wiring provided on the substrate, and a semiconductor integrated circuit electrically connected to the electric wiring, wherein the semiconductor integrated circuit is a temporary support plate. It is one that is peeled off from the base film, and a thin film transistor provided on the lower ground layer, and a passivation film covering the thin film transistor, photoelectric comprising a conductive oxide on said passivation film
A semiconductor integrated circuit having a pole , the conductive particles provided between the substrate and the passivation film in a state where the semiconductor integrated circuit is in contact with the electrode and the electrical wiring with the passivation film side being the substrate side. A display device, wherein the display device is fixed to the substrate by a diffused resin layer, and the electrodes are electrically connected to the electric wiring by conductive particles in the resin layer.
【請求項3】 前記電気配線は、透明導電膜る請求
項1又は2に記載の表示装置。
Wherein the electrical wiring, the display device according to claim 1 or 2 ing a transparent conductive film.
【請求項4】 前記基板が、プラスチックである請求項
1、2又は3に記載の表示装置。
4. The display device according to claim 1, wherein the substrate is plastic.
【請求項5】 前記基板が、フィルム状である請求項1
ないし4のいずれか1に記載の表示装置。
5. The substrate is in the form of a film.
5. The display device according to any one of 1 to 4.
JP07970895A 1995-03-10 1995-03-10 Display device Expired - Fee Related JP3406727B2 (en)

Priority Applications (12)

Application Number Priority Date Filing Date Title
JP07970895A JP3406727B2 (en) 1995-03-10 1995-03-10 Display device
US08/611,336 US5757456A (en) 1995-03-10 1996-03-08 Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
US09/062,873 US6118502A (en) 1995-03-10 1998-04-20 Using a temporary substrate to attach components to a display substrate when fabricating a passive type display device
US09/517,354 US7050138B1 (en) 1995-03-10 2000-03-02 Method of manufacturing a display device having a driver circuit attached to a display substrate
JP2000195961A JP3442726B2 (en) 1995-03-10 2000-06-29 Method of mounting semiconductor integrated circuit for display device
JP2000195958A JP3406894B2 (en) 1995-03-10 2000-06-29 Method for manufacturing display device
JP2000195957A JP3406893B2 (en) 1995-03-10 2000-06-29 Method for manufacturing display device
US10/300,226 US20030071953A1 (en) 1995-03-10 2002-11-19 Display device and method of fabricating the same
US10/968,953 US20050070038A1 (en) 1995-03-10 2004-10-21 Display device and method of fabricating the same
US11/776,683 US7446843B2 (en) 1995-03-10 2007-07-12 Display device and method of fabricating the same
US12/264,641 US8013972B2 (en) 1995-03-10 2008-11-04 Display device and method of fabricating the same
US13/224,395 US8547516B2 (en) 1995-03-10 2011-09-02 Display device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07970895A JP3406727B2 (en) 1995-03-10 1995-03-10 Display device

Related Child Applications (3)

Application Number Title Priority Date Filing Date
JP2000195961A Division JP3442726B2 (en) 1995-03-10 2000-06-29 Method of mounting semiconductor integrated circuit for display device
JP2000195957A Division JP3406893B2 (en) 1995-03-10 2000-06-29 Method for manufacturing display device
JP2000195958A Division JP3406894B2 (en) 1995-03-10 2000-06-29 Method for manufacturing display device

Publications (2)

Publication Number Publication Date
JPH08250745A JPH08250745A (en) 1996-09-27
JP3406727B2 true JP3406727B2 (en) 2003-05-12

Family

ID=13697713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07970895A Expired - Fee Related JP3406727B2 (en) 1995-03-10 1995-03-10 Display device

Country Status (1)

Country Link
JP (1) JP3406727B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2001047A1 (en) 2007-06-07 2008-12-10 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
US7820526B2 (en) 2005-05-20 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
US5834327A (en) 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
DE69739376D1 (en) 1996-08-27 2009-06-04 Seiko Epson Corp Deposition method and method for transferring a thin film device
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
JP3883641B2 (en) 1997-03-27 2007-02-21 株式会社半導体エネルギー研究所 Contact structure and active matrix display device
JPH11160734A (en) 1997-11-28 1999-06-18 Semiconductor Energy Lab Co Ltd Liquid crystal electrooptical device
JP3755573B2 (en) * 1999-12-06 2006-03-15 セイコーエプソン株式会社 Backlight built-in type liquid crystal display device and manufacturing method thereof
JP2001166301A (en) * 1999-12-06 2001-06-22 Seiko Epson Corp Liquid crystal display device with built-in back light and method of manufacture
US8415208B2 (en) 2001-07-16 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
KR100975802B1 (en) * 2001-07-16 2010-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 A light emitting device and a method of forming a light emitting device
TW558743B (en) 2001-08-22 2003-10-21 Semiconductor Energy Lab Peeling method and method of manufacturing semiconductor device
JP2003298006A (en) 2002-03-29 2003-10-17 Seiko Epson Corp Semiconductor device and electro-optic device
EP1434264A3 (en) * 2002-12-27 2017-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method using the transfer technique
JP4151420B2 (en) * 2003-01-23 2008-09-17 セイコーエプソン株式会社 Device manufacturing method
US7253391B2 (en) 2003-09-19 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Optical sensor device and electronic apparatus
CN100477240C (en) 2003-10-06 2009-04-08 株式会社半导体能源研究所 Semiconductor device and method for making same
JP2005181830A (en) 2003-12-22 2005-07-07 Seiko Epson Corp Optoelectronic device and electronic equipment
JP2005234459A (en) * 2004-02-23 2005-09-02 Nec Corp Display apparatus and liquid crystal display apparatus
US7534702B2 (en) 2004-06-29 2009-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP4801337B2 (en) 2004-09-21 2011-10-26 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
CN100565794C (en) * 2004-09-24 2009-12-02 株式会社半导体能源研究所 Semiconductor device and manufacture method thereof
TWI413152B (en) 2005-03-01 2013-10-21 Semiconductor Energy Lab Manufacturing method of semiconductor device
EP1886355A4 (en) * 2005-05-31 2015-04-01 Semiconductor Energy Lab Semiconductor device
JP2006072372A (en) * 2005-09-02 2006-03-16 Seiko Epson Corp Substrate for liquid crystal panel and liquid crystal panel
US8900970B2 (en) 2006-04-28 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a flexible substrate
US7968382B2 (en) 2007-02-02 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
EP1970951A3 (en) 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1970952A3 (en) 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1976001A3 (en) 2007-03-26 2012-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5388500B2 (en) 2007-08-30 2014-01-15 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
EP2075840B1 (en) 2007-12-28 2014-08-27 Semiconductor Energy Laboratory Co., Ltd. Method for dicing a wafer with semiconductor elements formed thereon and corresponding device
JP5437626B2 (en) 2007-12-28 2014-03-12 株式会社半導体エネルギー研究所 Semiconductor device and manufacturing method of semiconductor device
JP5317712B2 (en) 2008-01-22 2013-10-16 株式会社半導体エネルギー研究所 Semiconductor device and manufacturing method of semiconductor device
JP2009205669A (en) 2008-01-31 2009-09-10 Semiconductor Energy Lab Co Ltd Semiconductor device
JP5376961B2 (en) 2008-02-01 2013-12-25 株式会社半導体エネルギー研究所 Semiconductor device
US8049292B2 (en) 2008-03-27 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR101563138B1 (en) 2008-04-25 2015-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
WO2009139282A1 (en) * 2008-05-12 2009-11-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2009142309A1 (en) 2008-05-23 2009-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2009142310A1 (en) 2008-05-23 2009-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR100965837B1 (en) * 2008-05-30 2010-06-28 전자부품연구원 Transistor formed on the flexible substrate and manufacturing method thereof
US8053253B2 (en) 2008-06-06 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5248412B2 (en) 2008-06-06 2013-07-31 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
TWI475282B (en) 2008-07-10 2015-03-01 Semiconductor Energy Lab Liquid crystal display device and method for manufacturing the same
JP5518381B2 (en) 2008-07-10 2014-06-11 株式会社半導体エネルギー研究所 Color sensor and electronic apparatus including the color sensor
KR101925772B1 (en) 2008-07-10 2018-12-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Light emitting device and electronic device
WO2010032611A1 (en) 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101611643B1 (en) 2008-10-01 2016-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
CN102460722B (en) 2009-06-05 2015-04-01 株式会社半导体能源研究所 Photoelectric conversion device and method for manufacturing the same
JP6496666B2 (en) 2013-12-03 2019-04-03 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
WO2015087192A1 (en) 2013-12-12 2015-06-18 Semiconductor Energy Laboratory Co., Ltd. Peeling method and peeling apparatus
US9397149B2 (en) 2013-12-27 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7820526B2 (en) 2005-05-20 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
EP2001047A1 (en) 2007-06-07 2008-12-10 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device

Also Published As

Publication number Publication date
JPH08250745A (en) 1996-09-27

Similar Documents

Publication Publication Date Title
JP3406727B2 (en) Display device
US8547516B2 (en) Display device and method of fabricating the same
JP3579492B2 (en) Method for manufacturing display device
US7483091B1 (en) Semiconductor display devices
US8570479B2 (en) Liquid crystal electrooptical device
JP3454965B2 (en) Liquid crystal display device and manufacturing method thereof
US20130215352A1 (en) Liquid crystal display device and manufacturing method thereof
JP3578828B2 (en) Method for manufacturing display device
JP3638656B2 (en) Display device and manufacturing method thereof
JP3406894B2 (en) Method for manufacturing display device
JP3406893B2 (en) Method for manufacturing display device
JP3442726B2 (en) Method of mounting semiconductor integrated circuit for display device
JP4799509B2 (en) Peeling method
JP4094539B2 (en) Method for manufacturing semiconductor integrated circuit
JP4339102B2 (en) Method for manufacturing display device
JP4387258B2 (en) Semiconductor integrated circuit and manufacturing method thereof
JP3579045B2 (en) Manufacturing method of semiconductor integrated circuit

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080307

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090307

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100307

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100307

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100307

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120307

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120307

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120307

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130307

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130307

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140307

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees