JP3399420B2 - 固定パターン検出装置 - Google Patents

固定パターン検出装置

Info

Publication number
JP3399420B2
JP3399420B2 JP31162199A JP31162199A JP3399420B2 JP 3399420 B2 JP3399420 B2 JP 3399420B2 JP 31162199 A JP31162199 A JP 31162199A JP 31162199 A JP31162199 A JP 31162199A JP 3399420 B2 JP3399420 B2 JP 3399420B2
Authority
JP
Japan
Prior art keywords
correlator
length
supplied
correlation value
received signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31162199A
Other languages
English (en)
Other versions
JP2001136103A (ja
Inventor
博紀 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP31162199A priority Critical patent/JP3399420B2/ja
Priority to CA 2324770 priority patent/CA2324770C/en
Priority to DE60039668T priority patent/DE60039668D1/de
Priority to US09/699,553 priority patent/US6882682B1/en
Priority to EP20000123741 priority patent/EP1096693B1/en
Priority to AU69643/00A priority patent/AU771349B2/en
Publication of JP2001136103A publication Critical patent/JP2001136103A/ja
Application granted granted Critical
Publication of JP3399420B2 publication Critical patent/JP3399420B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/709—Correlator structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/709—Correlator structure
    • H04B1/7095—Sliding correlator type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/70701—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation featuring pilot assisted reception

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、相関器に関し、特
に、ＣＤＭＡ通信方式の受信装置において固定パターン
検出に用いて好適な相関器に関する。
【０００２】
【従来の技術】スペクトラム拡散（スプレッドスペクト
ラム）通信方式は、送信側で送信信号を変調した後に拡
散符号（Pseudorandam Noise；単に「ＰＮ」ともい
う）を用いてスペクトラム拡散して送信し、受信側で
は、送信側から送られてきたスペクトラム拡散信号を受
信して復調する際に、送信側で拡散に用いた拡散符号系
列と同じものを用いて逆拡散する構成とされており、受
信信号に含まれる拡散符号系列と受信側で発生する拡散
符号系列とが一致したときにのみ正確な復調が行われ
る。
【０００３】近時、スペクトラム拡散方式の拡散符号系
列を各通信毎に割り当てるＣＤＭＡ（Code Division
Multiple Access；符号分割多元接続）通信方式が、移
動体通信システムの移動端末の無線通信方式の標準とし
て期待されている。このＣＤＭＡ通信方式では、例えば
ユーザの情報をユーザ固有の拡散符号でそれぞれ拡散し
たものを同じ周波数帯で重ね合わせて送信し、受信側で
は、受信したいユーザの拡散符号を用いて情報を抽出す
る構成とされ、スペクトル利用効率が高い、マルチパス
に強い、秘話性が高い、等の各種利点を有している。
【０００４】このＣＤＭＡ方式の通信システムでは、受
信装置において、信号中の拡散符号とのタイミング同期
をとるために、受信信号の拡散符号系列発生タイミング
と受信側で用意する拡散符号系列発生タイミングとを１
チップ以内の精度で推定し、拡散符号系列発生器をその
タイミングで動作開始させる同期捕捉が行われる。また
直接拡散（ＤＳ）方式では、わずかでも同期位置がずれ
ると受信信号を見失うため、一度捕捉に成功した受信信
号に対して受信側の拡散符号系列の時間ずれ等を起こさ
ないように監視する同期追跡が行われる。このため、同
期信号として予め定められた固定パターンを送信側で送
信信号中に挿入して送信し、受信側では受信した信号と
固定パターンとの相関値を算出することにより、同期検
出を行ない、受信信号の検出や、フレーム同期等の同期
制御を行っている。
【０００５】スペクトラム拡散通信の受信装置の同期捕
捉用の相関器においては、受信信号に拡散符号系列を１
チップ毎に乗算し、乗算結果を加算することにより、相
関値を求める。その際、受信信号の拡散符号系列と受信
側で用意する拡散符号系列とが一致したときに高い相関
値が出力されることから、受信信号の拡散符号系列と、
受信側の拡散符号系列との位相をずらしながら相関をと
り、相関値が最大となった位置又は所定の閾値を超えた
位置を同期位置として、対応する位相で復調を行う。な
お位相をずらす方法として、マッチドフィルタ、あるい
はスライディング相関のように受信側で発生する拡散符
号系列をずらしていく方法が用いられる。
【０００６】マッチドフィルタによる相関器は、よく知
られているように、シフトレジスタと、シフトレジスタ
の各段の出力と拡散符号との乗算をとる複数の乗算器
と、複数の乗算器の出力を加算する加算器を備え、例え
ばアンテナで受信された信号をベースバンド信号に変換
したスペクトラム拡散信号は該シフトレジスタに１チッ
プずつ順次格納され、シフトレジスタの各段に格納され
たスペクトラム拡散信号と１チップ毎に各乗算器で拡散
符号との乗算が行われ、乗算結果は加算器に伝送されて
その和が算出され、出力信号として出力する。そして、
拡散符号系列と受信されたスペクトラム拡散信号の拡散
符号とのタイミングが一致している場合に加算器からの
出力が最大値（マッチドパルス）となることから、この
マッチドパルスから同期を検出し、該同期検出結果に基
づき復調器にて復調を行う。なおマッチドフィルタによ
る相関器を用いた同期検出回路については、例えば特許
２８５０９５９号の特許公報等の記載が参照される。
【０００７】
【発明が解決しようとする課題】ところで、ＣＤＭＡ方
式の通信システムでは、スペクトル拡散変調を受けた信
号は広帯域となり、信号の電力スペクトル密度は著しく
低くなる。このため、受信機フロントエンドでのＳ／Ｎ
（信号対雑音）比は極めて低い。すなわち、チップ速度
（チップレート）で換算したときの入力信号のＳ／Ｎ比
が極めて小さいことから、正しくタイミング同期を図る
ためには、同期用パターンとして、チップ単位でみた場
合、長大な長さの固定パターンが必要となる。このた
め、受信側では、同期捕捉用回路として、長さの長い相
関器が必要とされている。例えば長さＫシンボルの固定
語を、拡散率Ｍチップ／シンボルで拡散した信号よりな
る符号長Ｎの固定パターンを入力とする場合、該Ｋシン
ボルの固定語を相関検波方式で検出するための相関器
は、Ｍ×Ｋチップの長さとされる。
【０００８】マッチドフィルタ等シフトレジスタを用い
た相関器において、その長さを長くすれば、当然のこと
ながら、シフトレジスタ、及び加算器等それぞれの回路
規模が増大し、乗算器の個数も増大し、その結果、消費
電力が増大し、ＣＤＭＡ方式の携帯電話機等移動体端末
装置の低消費電力化及び低コスト化を難しいものとして
いる。
【０００９】一方、スライディング方式の相関器とし
て、例えば図１２に示す構成のものが用いられている。
図１２を参照すると、入力信号と拡散係数Ｃｉとが乗算
器２０１で乗算され、乗算結果が加算回路２０２の一の
入力端に供給され、加算回路２０２の他の入力端に供給
される一つ前の累算値（初期値は０）と加算され、その
加算結果はラッチ回路２０３でラッチされるとともに、
加算回路２０２の他の入力端に帰還入力されて、次の乗
算結果と加算される。
【００１０】図１２に示したスライディング方式の相関
器において、例えば長さＮの相関をとる場合、Ｎ回の乗
算とこれらを加算をした結果が相関値として出力され、
相関値が得られるまでに要する時間は長さＮに比例して
増大し、同期捕捉までに要する時間も長くなる。
【００１１】移動体無線通信システムにおいて、求めら
れる低消費電力化及びコストの低減を図るためには、相
関器の回路構成を縮減して、ハードウェア規模を削減す
ることが、要請される。さらに、相関器の高速化も求め
られている。
【００１２】回路規模の縮減を図る相関器として、本願
出願人による先の特許出願（特願平１１−２６５０４０
号：本願出願時未公開）において、長さＫシンボルの固
定語を、拡散率Ｍチップ／シンボルで拡散した信号より
なる符号長Ｎの固定パターンを入力として相関をとる相
関器を、長さＭチップの１段目の相関器と、１段目の相
関器の出力からＫシンボルの固定語との相関をとる長さ
Ｋの２段目の相関器とで構成した発明が提案されてい
る。
【００１３】上記特願平１１−２６５０４０号において
は、図１３（ｂ）に示すように、Ｋ個のシンボルよりな
る固定語（Ｕ0、Ｕ1、Ｕ2、…、ＵK-1）の各シンボルは
いずれもＭチップ期間よりなり、各シンボルをそれぞれ
Ｍチップの拡散符号（図１３(ａ）参照）で拡散したも
のを固定パターンＣ′n（０≦ｎ≦Ｎ−１）として送信
し、受信側では、１段目の相関器と２段目の相関器で固
定語（Ｕ0、Ｕ1、Ｕ2、…、ＵK-1）を検出するものであ
る。
【００１４】ところで、近時、基地局が移動局からの制
御チャネルから、チップレートで並び替え（スクランブ
ル）が行われた信号から固定パターンを検出すること
で、通話等を開始する移動局の存在の認識するという仕
様が提案されている。例えば図４（ｂ）に示すように、
符号長Ｎ（Ｎチップ期間）について、長さＫチップのシ
グネチャー・パターン（Ｕ0、Ｕ1、Ｕ2…ＵK-1）がＭ回
繰り返されており（Ｎ＝Ｋ×Ｍ）、各Ｕi（０≦ｉ≦Ｋ
−１）の期間は１チップ期間とされ、Ｍチップ分を合わ
せたものが元の一つのシンボルに対応している。すなわ
ち各シンボルについて１シンボルあたりＭの割合で拡散
符号により拡散し、拡散符号で拡散されたＫ個のシンボ
ルを、それぞれチップ期間単位に分割し、並び替えたも
のが、シグネチャー・パターンに対応している。なお、
図４は、後の実施例の説明で参照される。
【００１５】そして、図１３（ｂ）の固定語のＫ個のシ
ンボルをそれぞれ、Ｍチップに分割し、チップ期間で並
び替えて、図４（ｂ）に示すようなシグネチャー・パタ
ーン（固定パターン）を送信する構成とした場合、以下
のような利点を有することが知られている。
【００１６】すなわち、第１に、フェージング環境下に
おいて、特に、ドップラー周波数が大きい場合、誤検出
を防ぐための遅延検波方式を採用することを不要として
おり、受信機の構成を簡易化することができる、という
ことである。
【００１７】第２に、送信側と受信側に大きな周波数オ
フセットが存在する場合、正しくないタイミング（同期
がとれていない状態）で大きな相関値が検出される、と
いう事態の発生を抑制（改善）する、ということであ
る。
【００１８】このシグネチャー・パターンについては、
例えば３ＧＰＰ（３rd Ｇｅｎｅｒａｔｉｏｎ Ｐａｒ
ｔｎｅｒｓｈｉｐ Ｐｒｏｊｅｃｔ（３ＧＰＰ）； Ｔ
ｅｃｈｎｉｃａｌ Ｓｐｅｃｉｆｉｃａｔｉｏｎ Ｇｒ
ｏｕｐ（ＴＳＧ）；Ｒａｄｉｏ Ａｃｃｅｓｓ Ｎｅｔ
ｗｏｒｋ（ＲＡＮ）；Ｗｏｒｋｉｎｇ Ｇｒｏｕｐ１
（ＷＧ１）；Ｓｐｒｅａｄｉｎｇ ａｎｄ ｍｏｄｕｌ
ａｔｉｏｎ（ＦＤＤ））による文書（ｄｏｃｕｍｅｎ
ｔ）である「ＴＳ ２５．２１３ Ｖ２．３．０（１９
９９−９）」の「４．３．３．２ Ｐｒｅａｍｂｌｅ
Ｓｉｇｎａｔｕｒｅ」等の記載が参照される。
【００１９】上記した先願の特願平１１−２６５０４０
号においては、専ら、図１３（ｃ）に示した固定パター
ンを入力して固定語の検出を行うものであり、図４に示
すように、固定語のシンボルがチップレートで並び替え
が行われた信号から固定パターンを検出するための構成
は考慮されていない。
【００２０】したがって、本発明は、上記課題の認識に
鑑みて創案されたものであって、その主たる目的は、Ｃ
ＤＭＡ通信方式において、固定パターンが並び替えされ
てチップ速度で挿入されている受信信号から固定パター
ンを検出するにあたり、検出に要する時間の短縮を図る
固定パターン検出装置及び該固定パターン検出装置を備
えたＣＤＭＡ受信装置を提供することにある。
【００２１】また本発明の他の目的は、回路規模を縮減
する、固定パターン検出装置及び該固定パターン検出装
置を備えたＣＤＭＡ受信装置を提供することにある。こ
れ以外の本発明の目的、特徴、利点等については、以下
の説明から、当業者であれば、直ちに明らかとされるで
あろう。
【００２２】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、１シンボルあたりＭチップの割合にて拡
散符号で拡散してなるＫ個のシンボルの各々についてチ
ップ期間単位に分割して並び替え、１チップ期間を単位
とする長さＫのシグネチャー・パターンがＭ回繰り返し
て挿入されてなる長さＮ（但し、Ｎ＝Ｋ×Ｍ）チップの
パターンを受信信号として入力し、前記受信信号から、
シグネチャー・パターンを検出する固定パターン検出装
置であって、ＫチップおきのＭ個の受信信号と、長さＮ
の拡散符号列をＫチップおきに間引きして並び替えられ
たＭ個の拡散符号列との相関をとり、Ｋ個のシグネチャ
ーにそれぞれ対応する相関値を出力する１段目の相関器
と、前記１段目の相関器から出力されたＫ個のシグネチ
ャーにそれぞれ対応する相関値と予め定められたシグネ
チャー・パターンとの相関をとる２段目の相関器と、を
含むことを特徴とする。
【００２３】本発明においては、前記Ｋ個の相関器ブロ
ックの各々が、互いに並列配置された長さＭの複数（Ｒ
＋１個）の相関器よりなり、前記各相関器ブロックにお
いて、前記複数（Ｒ＋１個）の相関器のうち、第１の相
関器には、ＫチップおきのＭ個の受信信号とＭ個の前記
拡散符号列とが供給されて長さＭの相関をとり、第２の
相関器には、前記第１の相関器に２番目のデータとして
供給される受信信号を先頭データとするＫチップおきの
Ｍ個の受信信号と、前記第１の相関器に供給される前記
拡散符号列を動作周期に同期させて遅延素子でそれぞれ
遅延させた拡散符号列とが供給されて長さＭの相関をと
り、以下、第Ｒ＋１の相関器には、第Ｒの相関器に２番
目のデータとして供給される受信信号を先頭データとし
たＫチップおきのＭ個の受信信号と、前記第１の相関器
に供給される前記拡散符号列を動作周期に同期させてＲ
個の遅延素子で遅延させた拡散符号列とが供給されて長
さＭの相関をとる構成とされる。
【００２４】
【発明の実施の形態】本発明の実施の形態について説明
する。本発明は、チップ速度で所定長さのシグネチャー
・パターンが挿入されてなる信号を受信する装置におい
て、固定パターンを検出するための相関器を２段の相関
器で構成したものである。
【００２５】本発明は、その好ましい一実施の形態にお
いて、１シンボルあたりＭチップの割合で拡散符号で拡
散してなる長さＫの固定語を構成する各シンボルについ
て、それぞれ、チップ期間単位に分割して並び替え、１
チップ期間を単位とする長さＫのシグネチャー・パター
ン（Ｕ0、Ｕ1、…ＵK-1）がＭ回繰り返して挿入されて
なる長さＮ（但し、Ｎ＝Ｋ×Ｍ）チップのパターンを受
信信号として入力し、この受信信号から、シグネチャー
・パターン（固定パターン）を検出する検出装置であっ
て、拡散符号発生器（１０６）で発生された長さＮの拡
散符号列（Ｓ0〜ＳN-1）を間引きして並び替える拡散符
号並び替え器（１０７）から出力される、Ｋ種の拡散符
号列（｛Ｓ0、ＳK、Ｓ(M-1)K｝、｛Ｓ1、ＳK+1、Ｓ
(M-1)K+1｝、…｛ＳK-1、Ｓ2K-1、ＳN-1｝をそれぞれ記
憶保持するＫ個の拡散符号シフトレジスタ（１０８0〜
１０８K-1）を備え、記憶装置（１０４）に蓄積された
受信信号をＫチップおきに読み出したＭ個の受信信号
と、拡散符号シフトレジスタ（１０８0〜１０８K-1）か
らの長さＭの拡散符号列をそれぞれ入力し、互いに並列
配置され、Ｋ個のシグネチャーに対応する相関値を出力
するＫ個の相関器ブロック１０１0〜１０１K-1よりなる
１段目の相関器（１０１）と、１段目の相関器（１０
１）から出力された相関値に基づき、長さＫのシグネチ
ャーとの相関をとる２段目の相関器（１０２）と、を備
えている。
【００２６】本発明の一実施の形態において、シグネチ
ャー・パターンの存在する時間の不確定範囲をＬチップ
期間（但し、ＬはＫで割り切れる整数）とし、Ｎ（＝Ｋ
×Ｍ）＋Ｌチップについて、１チップずつずらした相関
値を算出するにあたり、Ｋ個の相関器ブロック（１０１
0〜１０１K-1）の各々が、互いに並列配置されたＬ／Ｋ
＋１個の長さＭの相関器を備え、各相関器ブロックにお
いて、Ｌ／Ｋ＋１個の相関器のうち第１の相関器（＃
０）には、記憶装置（１０４）からＫチップおきに読み
出されたＭ個の受信信号と、拡散符号シフトレジスタ
（１０８）からシフト出力される拡散符号列とが供給さ
れて長さＭの相関をとり、第２の相関器（＃１）には、
第１の相関器（＃０）に対して２番目のデータとして供
給される受信信号を先頭データとしたＫチップおきのＭ
個の受信信号と、拡散符号シフトレジスタ（１０８）か
ら第１の相関器（＃０）に供給される前記拡散符号列を
動作周期に同期させて遅延素子（１１６）でそれぞれ遅
延させたＭ個の拡散符号列とが供給されて長さＭの相関
をとり、以下、第Ｌ／Ｋ＋１の相関器には、第Ｌ／Ｋの
相関器に２番目のデータとして供給される受信信号を先
頭データとするＫチップおきのＭ個の受信信号と、拡散
符号シフトレジスタ（１０８）から第１の相関器（＃
０）に供給される前記拡散符号列を動作周期に同期させ
てＬ／Ｋ個の遅延素子（例えば１１６0-1〜１１
６0-L/K）で遅延させた拡散符号列とが供給されて長さ
Ｍの相関をとる。各遅延素子は、受信信号と、拡散符号
シフトレジスタから供給される拡散符号列とを同期させ
て各相関器に入力させるためのものである。
【００２７】このように、本発明の一実施の形態におい
ては、固定パターン長Ｎに比べて長さの短い第１の相関
器で相関値を算出し、次に第２の相関器で最終的な相関
値を算出することにより、相関値算出のための処理時間
の削減を図っている。すなわち、本発明の一実施の形態
においては、１段目の相関器を並列に複数ブロック備え
ることにより、記憶装置からの一度の受信信号の読み出
しに対して相関値の算出が並行して行われ、処理時間の
短縮を図っている。
【００２８】本発明は、別の実施の形態において、１段
目の相関器のＫ個の相関器ブロックの各々が、互いに並
列配置された長さＭの複数（Ｒ＋１）の相関器よりな
り、各相関器ブロックにおいて、複数（Ｒ＋１個）の相
関器のうち、第１の相関器には、記憶装置（１０４）に
蓄積された受信信号をＫチップおきに読み出したＭ個の
受信信号と、拡散符号シフトレジスタ（１０８）からシ
フト出力される拡散符号列とが供給されて長さＭの相関
をとり、第２の相関器には、前記第１の相関器に２番目
のデータとして供給される受信信号を先頭データとする
ＫチップおきのＭ個の受信信号と、前記第１の相関器に
拡散符号シフトレジスタから供給される拡散符号列を動
作周期に同期させて遅延素子でそれぞれ遅延させた拡散
符号列とが供給されて長さＭの相関をとり、以下、第Ｒ
＋１の相関器には、第Ｒの相関器に２番目のデータとし
て供給される受信信号を先頭データとしたＫチップおき
のＭ個の受信信号と、前記第１の相関器に拡散符号シフ
トレジスタから供給される拡散符号列を動作周期に同期
させてＲ個の遅延素子で遅延させた拡散符号列とが供給
されて長さＭの相関をとり、受信信号において前記シグ
ネチャー・パターンの存在する時間の不確定範囲をＬチ
ップとし、Ｎ＋Ｌチップについて、１チップずつずらし
た相関値を算出するにあたり、前記Ｌを複数に分割した
区間に対して、前記Ｋ個の相関器ブロックで相関値を算
出する処理を繰り返すことで、Ｎ＋Ｌチップ範囲の相関
値を求める。このように、各相関器ブロックが予め定め
られた所定個数の相関器からなる場合において、任意の
Ｌ（但し、ＬはＫで割り切れる整数）に対して固定パタ
ーンを検出可能としている。
【００２９】そして、この実施の形態において、各相関
器ブロックの各々が、互いに並列配置された長さＭのＬ
／（ｎ×Ｋ）＋１（但し、ｎは、Ｌ／（ｎ×Ｋ）が整数
となる所定の整数）個の相関器を具備することで、回路
規模を縮減している。
【００３０】
【実施例】上記した本発明の実施の形態についてさらに
詳細に説明すべく、本発明の実施例について図面を参照
して以下に説明する。図１は、本発明をＣＤＭＡ受信装
置に適用した一実施例の構成を示す図である。図１を参
照して、本発明の一実施例の構成について説明する。
【００３１】図１を参照すると、本発明の一実施例の固
定パターン検出器は、不図示のアンテナで受信されベー
スバンド信号に変換されサンプリングされたスペクトラ
ム拡散信号（受信信号）１０３を一旦蓄積する受信信号
蓄積メモリ１０４と、受信信号蓄積メモリ１０４の読み
出しを制御する受信信号蓄積メモリ制御部１０５と、長
さＭチップのＫ個の相関器ブロック＃＃０〜＃＃Ｋ−１
からなる１段目の相関器１０１と、拡散符号を生成出力
する拡散符号生成器１０６と、拡散符号生成器１０６で
生成された拡散符号列をＫ間隔で間引きして拡散符号列
の並び替えを行いＫ個のグループに分配する拡散符号並
び替え器１０７と、拡散符号並び替え器１０７から分配
される拡散符号列を蓄積し、シフトして出力するＫ個の
拡散符号シフトレジスタ１０８0〜１０８K-1と、第１群
のセレクタ１１４及び第２のセレクタ１１５と、１段目
の相関器１０１から第１のセレクタ群１１４0〜１１４
K-1、第２のセレクタ１１５を介して出力される相関値
を蓄積する相関値蓄積メモリ１０９と、１段目の相関器
１０１から出力される相関値の相関値蓄積メモリ１０９
への書き込み、及び相関値蓄積メモリ１０９からの相関
値の読み出しを制御する相関値蓄積メモリ制御部１１０
と、シグネチャー・パターンを記憶保持するシグネチャ
ー・パターン・テーブル１１１と、シグネチャー・パタ
ーン・テーブル１１１のシグネチャー（ｓｉｇｎｅｔｕ
ｒｅ）（長さＫ）と相関値蓄積メモリ１０９から読み出
されたＫ個の相関値との相関をとる２段目の相関器１０
２と、２段目の相関器１０２から出力される相関値を入
力して固定パターン検出信号１１３を出力するシグネチ
ャー検出器１１２と、を備えている。
【００３２】本発明の一実施例において、１段目の相関
器１０１のＫ個の相関器ブロック（＃＃０）１０１0〜
相関器ブロック（＃＃Ｋ−１）１０１K-1は、それぞ
れ、Ｌ／Ｋ＋１個の相関器＃０〜＃Ｌ／Ｋを備える。受
信信号は、予想受信時刻として、不確定時間幅が存在し
ており、Ｌはこの不確定時間幅をチップで表したもので
ある。但し、このＬは、Ｋで割り切れる整数とされる。
【００３３】図２は、本発明の一実施例における拡散符
号並び替え器１０７の構成を示す図である。図２を参照
すると、拡散符号発生器１０６の拡散符号発生部１０６
−１で生成された長さＮの拡散符号列Ｓ0〜ＳN-1（Ｎ＝
Ｋ×Ｍ）は、生成された順に、一旦、長さＮのシフトレ
ジスタ１０６−２に格納され、Ｎ個の拡散符号は、シフ
トレジスタ１０６−２から並列に出力されて拡散符号並
び替え器１０７に入力され、拡散符号並び替え器１０７
で分配され、拡散符号シフトレジスタ１０８0〜１０８
K-1にそれぞれ格納される。
【００３４】拡散符号並び替え器１０７は、例えばマト
リクススイッチとして構成され、プログラム制御により
入力端と出力端との接続の組み合わせを切り替えること
で、拡散符号列に対して、所望の並び替えが行われる。
すなわち、シグネチャー・パターン（Ｕ0、Ｕ1、…Ｕ
K-1）の並び替え（スクランブル）の状態に応じて、拡
散符号生成器１０６−１で生成された拡散符号列を可変
に並び替え、前記複数の拡散符号シフトレジスタ１０８
0〜１０８K-1に分配する構成とされている。
【００３５】図３は、拡散符号並び替え器１０７におけ
る入力端と出力端の接続状態の一例を示す図である。図
３を参照すると、シフトレジスタ１０６−１をＫ個（チ
ップ）おきに間引し、拡散符号列Ｓ0、ＳK、…、Ｓ
K(M-1)をそれぞれ拡散符号シフトレジスタ１０８0のＭ
個のレジスタに、拡散符号列Ｓ1、ＳK+1、…、Ｓ
K(M-1)+1を拡散符号シフトレジスタ１０８1のＭ個のレ
ジスタに、拡散符号列ＳK-1、Ｓ2K -1、…、ＳKM-1を拡
散符号シフトレジスタ１０８K-1のＭ個のレジスタに、
それぞれ設定するように接続されている。なお、拡散符
号並び替え器１０７は、図３に示すように、シフトレジ
スタ１０６−２と拡散符号レジスタ１０８0〜１０８K -1
を接続する配線で構成してもよく、この場合、配線構造
を変えることで、並び替えの変更が行われる。
【００３６】拡散符号シフトレジスタ１０８0〜１０８
K-1は、動作時、出力端からシフト出力した拡散符号を
入力端から再入力する巡回シフト型構成とされており、
Ｍ番目の拡散符号をシフト出力した時点で、拡散符号シ
フトレジスタには、もとの拡散符号列が一巡して格納さ
れている。
【００３７】受信装置において、別の拡散符号列を用い
る場合、拡散符号発生器１０６で別の拡散符号列を生成
し、拡散符号並び替え器１０７を介して拡散符号シフト
レジスタ１０８0〜１０８K-1に拡散符号列を格納する。
【００３８】１段目の相関器ブロック１０１0〜１０１
K-1内のＬ／Ｋ＋１個の相関器の出力は、第１のセレク
タ１１４0〜１１４K-1を介して、いずれか一つが選択出
力され、第１のセレクタ１１４0〜１１４K-1の出力は第
２のセレクタ１１５に入力され、第２のセレクタ１１５
を介して、いずれか一が選択出力され、相関値蓄積メモ
リ１０９に出力される。第１のセレクタ１１４、第２の
セレクタ１１５の選択を制御する選択信号は、不図示の
制御部で相関器蓄積メモリ１０９への書き込みに同期し
て出力される。
【００３９】２段目の相関器１０２では、１段目の相関
器１０１から出力されたＫ個の相関値とＫ個のシグネチ
ャーとの相関値を算出する。
【００４０】シグネチャー検出器１１２は、各シグネチ
ャー毎に２段目の相関器１０２から出力される相関値の
最大値を検出し、予め定められたシグネチャー検出閾値
と比較して、受信信号中に各シグネチャー・パターンが
存在するか否かを判定し、シグネチャー・パターンが存
在する場合には、検出された相関値と遅延情報を固定パ
ターン検出信号１１３として出力する。マルチパス環境
下において、複数のパスの検出を行う場合、１シグネチ
ャーについて複数の遅延量について、固定パターン検出
信号１１３を出力する。
【００４１】１段目の各相関器ブロック１０１0〜１０
１K-1の各相関器＃０〜＃Ｌ／Ｋ、及び、２段目の相関
器１０２の各相関器１０２0〜１０２Sは、図９に示した
構成のものが用いられる。
【００４２】次に、本発明の一実施例の動作について説
明する。受信信号として、符号長Ｎの固定パターンＣn
（但し、ｎは０≦ｎ≦Ｎ−１の整数）に雑音が加わった
信号からなる。固定パターンＣn（０≦ｎ≦Ｎ−１）
は、長さＫのシンボルの固定語を、１シンボルあたり、
Ｍチップの割合で拡散符号で拡散した信号をＭチップに
分割して並び替え、１チップ期間を単位とする長さＫの
シグネチャー・パターンがＭ回繰り返されたパターンか
らなる（Ｎ＝Ｋ×Ｍ）。
【００４３】シグネチャーは、チップレートに区分され
て間引き挿入されており、例えば図４に示すように、符
号長Ｎ（Ｎチップ）について、シグネチャー・パターン
（Ｕ 0、Ｕ1、Ｕ2…ＵK-1）がＭ回繰り返される。各Ｕi
はチップ期間とされ、ＫチップおきにＭチップ分を併せ
たものが一つのシンボルに対応している。
【００４４】ここで、図４（ａ）は、長さＮの拡散符号
Ｓn（０≦ｎ≦Ｎ−１）を示している。図４（ｂ）は、
並び替え（スクランブル）されたシグネチャー・パター
ンＵ k（０≦ｋ≦Ｋ−１）を示している。図４（ｃ）
は、図４（ｂ）のシグネチャー・パターンを図４（ａ）
の拡散符号で拡散して生成される固定パターンＣn（０
≦ｎ≦Ｎ−１）であり、送信側から固定パターンＣnが
送信され、受信側では、長さＮの固定パターンＣn（０
≦ｎ≦Ｎ−１）を受信信号として入力する。
【００４５】長さＮの拡散符号をＳn（但し、ｎ=ｍＫ＋
ｋ、０≦ｋ≦Ｋ−１、０≦ｍ≦Ｍ−１、Ｋ×Ｍ＝Ｎ）、
長さＫのシグネチャー・パターンＵk（０≦ｋ≦Ｋ−
１）とすると、長さＮの固定パターンＣn（但し、ｎ=ｍ
Ｋ＋ｋ、０≦ｋ≦Ｋ−１、０≦ｍ≦Ｍ−１、Ｋ×Ｍ＝
Ｎ）は次式（１）で表される。
【００４６】 Ｃ mK+k = Ｕk × Ｓ mK+k …（１） （但し、０≦ｋ≦Ｋ−１、０≦ｍ≦Ｍ−１）
【００４７】このように拡散された固定パターンＣnに
対して、本発明の一実施例においては、２段階の相関器
１０１、１０２を用いて相関値を算出し、固定パターン
の検出を行う。
【００４８】１段目の相関器１０１では、受信信号と拡
散符号との長さＭチップの相関値を算出する。
【００４９】受信信号は、予想受信時刻として、Ｌチッ
プ期間分に相当する不確定時間幅が存在し、また、並び
替える必要があるため、一旦、固定パターンの符号長Ｎ
＋Ｌ（不確定時間幅）分の受信信号を受信信号蓄積メモ
リ１０４に蓄積しておく。
【００５０】１段目の相関器１０１では、位相が１チッ
プずつずれている相関値を、計（Ｍ＋Ｌ／Ｋ）×Ｋ＝Ｍ
×Ｋ＋Ｌ＝Ｎ＋Ｌチップ相当分算出する。
【００５１】受信信号蓄積メモリ１０４に蓄積された受
信信号をＫチップおきにＭ個読み出し、相関器ブロック
１０１0〜１０１K-1に入力する。受信信号蓄積メモリ制
御部１０５は、受信信号蓄積メモリ１０４に蓄積された
受信信号をＫチップおき読み出すように、受信信号蓄積
メモリ１０４に対する読み出しアドレスを生成する。
【００５２】受信信号蓄積メモリ１０４から読み出され
た受信信号と、受信信号の読み出し周期と同期して拡散
符号シフトレジスタ１０８0〜１０８K-1をそれぞれシフ
トすることにより出力される拡散符号列とが、１段目の
相関器１０１のＫ個の相関器ブロック１０１0〜１０１
K-1にそれぞれ入力され、シグネチャーのシンボル長Ｍ
チップ分の相関値をそれぞれ算出し、算出された相関値
を相関値蓄積メモリ１０９に一時的に蓄積する。
【００５３】本発明の一実施例における１段目の各相関
器ブロックの動作について、図５を参照してさらに詳細
に説明する。図５は、１回目の受信信号列（Ｃ0、ＣK、
Ｃ2K、…）の読み出しと、各相関器ブロック（＃＃０〜
＃＃Ｋ−１）１０１0〜１０１K-1の相関器（＃０〜＃Ｌ
／Ｋ）における乗算器への入力信号対を一覧で示した図
であり、横軸はＭ＋Ｌ／Ｋ分の動作期間を示している。
【００５４】まず、受信信号蓄積メモリ１０４に蓄積さ
れている受信信号を、先頭からＫ個（チップ）おきに順
次読み出し(Ｃ0、ＣK、Ｃ2K、…）、各相関器ブロック
１０１0〜１０１K-1に供給する。
【００５５】第０動作期間では、受信信号の検出開始位
置の先頭データＣ0がすべての相関器ブロック１０１0〜
１０１K-1に供給される。相関器ブロック１０１0、１０
１1、…、１０１K-1には、拡散符号シフトレジスタ１０
８0、１０１1、…、１０８K -1から先頭の拡散符号Ｓ0、
Ｓ1、…ＳK-1がそれぞれ供給される。例えば相関器ブロ
ック１０１0の相関器＃０では、受信信号蓄積メモリ１
０４から読み出された先頭データである受信信号Ｃ0と
拡散符号シフトレジスタ１０８0の先頭の拡散符号Ｓ0と
の乗算Ｃ0・Ｓ0が行われる。
【００５６】第０動作期間において、相関器ブロック１
０１0の相関器＃１〜＃Ｌ／Ｋは動作しない。また相関
器ブロック１０１1の相関器＃０では、受信信号Ｃ0と拡
散符号シフトレジスタ１０８1の先頭の拡散符号Ｓ1との
乗算が行われる。これは、図８（ｂ）に模式的に示すよ
うに、固定パターン検出の開始位置に対して、位相が１
チップ先行していることになる。第０のクロック期間に
おいて、相関器ブロック１０１1の相関器＃１は動作し
ない。
【００５７】次の第１動作期間では、２番目のデータと
して、受信信号の検出開始位置からＫチップ目の受信デ
ータであるＣKが受信信号蓄積メモリ１０４から読み出
され、すべての相関器ブロック１０１0〜１０１K-1に供
給される。相関器ブロック１０１0〜１０１K-1には、拡
散符号シフトレジスタ１０８0〜１０８K-1の２番目の拡
散符号ＳK、ＳK+1、…、Ｓ2K-1が供給される。
【００５８】第１動作期間において、例えば相関器ブロ
ック１０１0の相関器＃０では、受信信号ＣKと拡散符号
シフトレジスタ１０８0からの２番目の拡散符号ＳKとの
乗算ＣK・ＳKが行われ、乗算結果は加算器にて前のＣ0
・Ｓ0と加算される。
【００５９】また相関器ブロック１０１0の相関器＃１
には、拡散符号シフトレジスタ１０８0からの出力を、
遅延時間が、１動作期間に対応する遅延素子（Ｔ）１１
６0-1を介して遅延させた符号である、先頭の拡散符号
Ｓ0が供給され、相関器＃０に、２番目のデータとして
供給される受信信号ＣKとの乗算が行われる。
【００６０】また例えば相関器ブロック１０１1の相関
器＃０では、受信信号ＣKと拡散符号シフトレジスタ１
０８1の２番目の拡散符号ＳK+1の乗算ＣK・ＳK+1が行わ
れ加算器で前のＣ0・Ｓ1と加算される。
【００６１】第１動作期間において、相関器ブロック１
０１1の相関器＃１には、遅延素子（Ｔ）を介して、先
頭の拡散符号Ｓ1が供給され、相関器＃０に２番目のデ
ータとして供給される受信信号ＣKとの相関がとられ
る。
【００６２】第２動作期間において、３番目のデータと
して、受信信号の検出開始位置から２Ｋチップ目の受信
データであるＣ2Kが受信信号蓄積メモリ１０４から読み
出され、すべての相関器ブロック１０１0〜１０１K-1に
供給される。相関器ブロック１０１0、１０１1、…１０
１K-1には、拡散符号シフトレジスタ１０８0、１０
８ 1、…１０８K-1の３番目の拡散符号Ｓ2K、Ｓ2K+1、
…、Ｓ3K-1が供給される。
【００６３】第２動作期間において、例えば相関器ブロ
ック１０１0の相関器＃０では、受信信号Ｃ2Kと拡散符
号シフトレジスタ１０８0からの拡散符号Ｓ2Kとの乗算
Ｃ2K・Ｓ2Kが行われ、加算器で前の積和演算結果Ｃ0・
Ｓ0＋ＣK・ＳKと加算される。
【００６４】第２動作期間において、相関器ブロック１
０１0の相関器＃１には、遅延素子（Ｔ）１１６1-0を介
して、先頭の次の拡散符号（２番目の拡散符号）ＳKが
供給され、乗算器でＣ2Kとの乗算がとられる。
【００６５】相関器ブロック１０１0の相関器＃２で
は、２段の遅延素子（Ｔ）を介して遅延された、先頭拡
散符号Ｓ0が供給され、読み出された受信信号Ｃ2Kとの
乗算がとられる。
【００６６】第Ｍ−１期間において、受信信号の検出開
始位置から（Ｍ−１）Ｋチップ番目の受信データである
Ｃ(M-1)Kが受信信号蓄積メモリ１０４から読み出され、
すべての相関器ブロック１０１0〜１０１K-1に供給され
る。相関器ブロック１０１0〜１０１K-1には、拡散符号
シフトレジスタ１０８0〜１０８K-1の（Ｍ−１）番目の
拡散符号Ｓ(M-1)K、Ｓ(M-1)+1、…、ＳMK-1が供給され
る。例えば相関器ブロック１０１0の相関器＃０では、
受信信号Ｃ(M-1)Kと拡散符号シフトレジスタ１０８0か
らの拡散符号Ｓ(M-1)Kとの乗算Ｃ(M-1)K・Ｓ(M-1)Kが行
われ、乗算結果は加算器にてそれまでの積和演算結果と
加算される。
【００６７】そして第Ｍ−１期間において、各相関器ブ
ロックの相関器＃０からの相関値が出力され、次の第Ｍ
期間において、各相関器ブロックの相関器＃１からの相
関値が出力される。
【００６８】第Ｌ／Ｋ期間では、（Ｌ／Ｋ）×Ｋチップ
番目（＝Ｌチップ番目）の受信データがすべての相関器
ブロック１０１0〜１０１K-1に供給される。相関器ブロ
ック１０１0〜１０１K-1の相関器＃Ｌ／Ｋ＋１には、拡
散符号シフトレジスタ１０８ 0〜１０８K-1から拡散符号
Ｓ0〜ＳK-1が供給される。なお、図５では、第Ｌ／Ｋ期
間は、第Ｍ期間より前に配置されている例が示されてい
るが、例えばＮ＝４０９６、Ｍ＝２５６、Ｋ＝１６の場
合において、Ｌ＝４０９６とすると、Ｌ／Ｋ＝２５６と
なり、第Ｌ／Ｋ期間は、第Ｍ期間に等しくなる。
【００６９】上記の通り、相関器ブロック１０１0の相
関器＃０からの相関値は、第Ｍ−１期間に出力され、Ｃ
0Ｓ0＋ＣKＳK＋…＋Ｃ(M-1)KＳ(M-1)Kとなり、０チップ
目のシグネチャー０番目Ｕ0の相関値に相当する（図８
（ａ）参照）。これを、遅延０を表すＤ0とシグネチャ
ーＵ0を用いてＤ0Ｕ0と表すことにする。
【００７０】相関器ブロック１０１0の相関器＃１から
の相関値出力は第Ｍ期間に得られ、ＣKＳ0＋Ｃ2KＳK＋
…＋Ｃ(M-1)KＳ(M-2)K＋ＣMKＳ(M-1)Kとなり、Ｋチップ
目のシグネチャー０番目の相関値に相当する。これを、
遅延Ｋを表すＤKとシグネチャーＵ0を用いてＤKＵ0と表
すことにする。
【００７１】相関器ブロック１０１0の相関器＃Ｌ／Ｋ
の相関値出力は、第（Ｍ＋Ｌ／Ｋ−１）期間に得られ、
ＣLＳ0＋ＣL+KＳK＋…＋ＣL+(M-1)KＳ(K-1)Kとなり、Ｌ
チップ目のシグネチャー０番目（Ｕ0）の相関値に相当
する（ＤLＵ0；遅延Ｌ、シグネチャーＵ0）。
【００７２】相関器ブロック１０１1の相関器＃０の出
力は第Ｍ期間でえられ、Ｃ0Ｓ1＋ＣKＳK+1＋…＋Ｃ
(M-1)KＳ(M-1)K+1となり、遅延−１チップのシグネチャ
ー１番目の相関値（Ｄ-1Ｕ1；遅延−１、シグネチャー
Ｕ1）に相当する（図８（ｂ）参照）。
【００７３】相関器ブロック１０１K-1の相関器＃０の
出力は、Ｃ0ＳK-1＋ＣKＳ2K-1＋…＋Ｃ(M-1)KＳMK-1と
なり、受信信号の検出開始位置より前の−Ｋ＋１チップ
目のシグネチャーＫ−１番目の相関値に相当し（Ｄ
-(K-1)ＵK-1；遅延−（Ｋ−１）、シグネチャー
ＵK-1）、相関器ブロック１０１K-1の相関器＃１の出力
は、１チップ目のシグネチャーＫ−１番目の相関値に相
当し（Ｄ1ＵK-1；遅延１、シグネチャーＵK-1）、相関
器＃Ｌ／Ｋの出力は、Ｌ−Ｋ＋１チップ目のシグネチャ
ーＫ−１番目の相関値に相当する（ＤL-(K-1)ＵK-1；遅
延Ｌ−（Ｋ−１）、シグネチャーＵK-1）。
【００７４】次に２回目は、１回目の受信信号蓄積メモ
リ１０４からの読み出しデータＣ0に対して、１チップ
ずらした受信信号Ｃ1からＫチップおきに読み出し、各
相関器ブロックで拡散符号列との相関を算出する。図６
に、２回目の各相関器ブロック（＃＃０〜＃＃Ｋ−１）
１０１0〜１０１K-1の相関器への入力信号を示す。
【００７５】第０動作周期で、受信信号の検出開始位置
から１番目のデータＣ1がすべての相関器ブロック１０
１0〜１０１K-1に供給される。相関器ブロック１０１0
〜１０１K-1には、拡散符号シフトレジスタ１０８0〜１
０８K-1から先頭の拡散符号Ｓ0、Ｓ1、…ＳK-1がそれぞ
れ供給される。
【００７６】例えば相関器ブロック１０１0の相関器＃
０では、受信信号Ｃ1と拡散符号シフトレジスタ１０８0
の先頭の拡散符号Ｓ0とが乗算器に入力され乗算Ｃ1・Ｓ
0が行われる。これは、固定パターン検出開始位置に対
して位相が１チップ遅延していることになる。第０動作
期間において、相関器ブロック１０１0の相関器＃１〜
相関器＃Ｌ／Ｋは動作しない。
【００７７】また相関器ブロック１０１1の相関器＃０
では、受信信号Ｃ1と拡散符号シフトレジスタ１０８1の
先頭の拡散符号Ｓ1との乗算行われる。
【００７８】第１動作期間では、受信信号の検出開始位
置からＫ＋１番目の受信データＣK+ 1がすべての相関器
ブロック１０１0〜１０１K-1に供給される。相関器ブロ
ック１０１0〜１０１K-1には、拡散符号シフトレジスタ
１０８0〜１０８K-1の２番目の拡散符号ＳK、ＳK+1、
…、Ｓ2K-1が供給される。
【００７９】第１動作期間において、例えば相関器ブロ
ック１０１0の相関器＃０では、受信信号ＣK+1と拡散符
号シフトレジスタ１０８0の拡散符号ＳKとが乗算器に入
力されて乗算ＣK+1・ＳKが行われ、Ｃ1・Ｓ0と加算され
る（Ｃ1Ｓ0＋ＣK+1ＳK）。
【００８０】また相関器ブロック１０１0の相関器＃１
には、遅延素子（Ｔ）を介して、０番目の拡散符号Ｓ0
が供給され、読み出された信号ＣK+1との相関がとられ
る。
【００８１】また相関器ブロック１０１1の相関器＃０
では、受信信号ＣK+1と拡散符号シフトレジスタ１０８1
の２番目拡散符号ＳK+1の乗算ＣK+1・ＳK+1が行われ、
Ｃ1・Ｓ1と加算される。
【００８２】第１動作期間において、相関器ブロック１
０１1の相関器＃１は、遅延素子（Ｔ）を介して、０番
目の拡散符号Ｓ1が供給され、ＣK+1との乗算が行われ
る。
【００８３】このようにして、Ｋ回目は、受信信号蓄積
メモリ１０４からＣK-1、Ｃ2K-1、Ｃ3K-1、…を読み出
し、各相関器ブロックで拡散符号列との相関を算出す
る。
【００８４】以上のＫ回にわたる相関値算出処理によ
り、１段目の相関器１０１では、各シグネチャーに対応
する相関値が、（Ｍ＋Ｌ／Ｋ）×Ｋ＝ＭＫ＋Ｌ＝Ｎ＋Ｌ
チップ期間分算出される。
【００８５】図７は、１段目の相関器１０１から出力さ
れる相関値出力結果の一覧を表形式で示した図である。
この相関値は、相関値蓄積メモリ１０９に格納される。
【００８６】１段目の相関器１０１から出力される相関
値への相関値蓄積メモリ１０９の書き込みの際に、相関
値蓄積メモリ制御部１１０が、書き込みアドレスを制御
して、１段目の相関器１０１から出力される相関値を、
書き込んで行く。
【００８７】その際、相関値蓄積メモリ制御部１１０で
は、図７に示した相関値ＤXＵYに対して添え字ＸＹに基
づく、書き込みアドレスを生成して、相関値蓄積メモリ
１０９に格納する。
【００８８】相関値蓄積メモリ制御部１１０では、相関
値蓄積メモリ１０９から、Ｄ0Ｕ0、Ｄ0Ｕ1、Ｄ0ＵK-1と
Ｋ個読み出して、第２の相関器１０２に供給する。第２
の相関器１０２では、長さＫの相関値とシグネチャーと
の相関をとり、２段目の相関器１０２からの相関値の出
力結果から、シグネチャー検出器１１２にてシグネチャ
ー・パターンを検出し、シグネチャー・パターンを検出
した際に、固定パターン検出信号１１３を出力する。
【００８９】本発明の一実施例においては、１段目の相
関器１０１として、Ｋ個の相関器ブロック１０１0〜１
０１K-1を備え、１段目の相関器１０１において、Ｍ＋
Ｌ／Ｋチップ分の相関値を算出する場合、受信信号蓄積
メモリ１０４から読み出し回数は、Ｍ＋Ｌ／Ｋとなり、
全体（Ｋ回）では、（Ｍ＋Ｌ／Ｋ）×Ｋ＝Ｎ＋Ｌとな
る。
【００９０】このように、各相関器ブロック１０１0〜
１０１K-1を、Ｌ／Ｋ＋１個の相関器で構成し、各相関
器ブロックでは、入力される拡散符号を受信信号の読み
出し周期に同期して遅延素子で各相関器毎に遅延させた
拡散符号列と、読み出した受信信号との相関値をＬ／Ｋ
＋１個の相関器で求めることにより、受信信号蓄積メモ
リ１０４からの読み出し回数をＮ＋Ｌ回としている。
【００９１】本発明の一実施例においては、複数のシグ
ネチャー・パターンが存在する場合、１段目の相関器１
０１は共通とし、図１に示すように、シグネチャー・パ
ターンの種類（Ｓ＋１）に対応させて２段目の相関器１
０２として相関器０＃〜＃Ｓ複数備えることによって、
複数種類のシグネチャーを同時に検出することができ
る。かかる構成により、シグネチャー・パターンの種類
に対応させて長さＫ×Ｍの相関器を複数組を備える構成
と比べて回路規模を縮減する。
【００９２】１段目の相関器１０１において、各相関器
ブロックは、相関器を並列に複数備えており、この場
合、相関器の個数にほぼ比例して回路規模が増大する。
そこで、相関器ブロック内で並列配置される相関器の個
数は、以下に説明するように、適用システムに応じて、
適宜設定するようにしてもよい。
【００９３】本発明の第２の実施例について説明する。
図９は、本発明の第２の実施例の構成を示す図である。
図９を参照すると、本発明の第２の実施例は、図１を参
照して説明した前記実施例（「第１の実施例」という）
の構成と相違して、１段目の相関器１０１のＫ個の相関
器ブロック（＃＃０）１０１0〜相関器ブロック（＃＃
Ｋ−１）１０１K-1が、それぞれ、Ｌ／（ｎ×Ｋ）＋１
個の相関器（＃０〜＃Ｌ／（ｎ×Ｋ））を備え、各相関
器ブロックに並設される相関器の数を、前記第１の実施
例のものと比べてほぼ１／ｎに減少させている。但し、
Ｌは、受信信号の予想受信時刻の不確定時間幅をチップ
単位で表したものであり、Ｌは（ｎ×Ｋ）で割り切れる
整数とされる。
【００９４】例えば、不確定時間幅Ｌ＝５１２、シグネ
チャー・パターンの長さＫ＝１６とすると、前記第１の
実施例では、各相関器ブロックは、それぞれ、Ｌ／Ｋ＋
１＝３３個の相関器を具備しており、１６個の相関器ブ
ロック全部で１６×３３＝５２８個の相関器が必要とさ
れるが、本発明の第２の実施例においては、例えばｎ＝
２とした場合、１６個の各相関器ブロックは、それぞ
れ、Ｌ／（ｎ×Ｋ）＋１＝１７個の相関器で構成され、
１６個の相関器ブロックでは、総計１６×１７＝２７２
個の相関器が必要とされており、前記実施例と比べ、相
関器について、回路規模を半分程度に縮減している。
【００９５】図１０は、本発明の第２の実施例におけ
る、１回目の受信信号列（Ｃ0、ＣK、Ｃ2K、…）の読み
出しと、各相関器ブロックの相関器での相関値の乗算器
への入力信号対を一覧で示した図であり、横軸はＭ＋Ｌ
／（ｎ×Ｋ）分の動作期間を示している。以下では、図
５との相違点について説明する。
【００９６】図１０を参照すると、第Ｌ／（ｎ・Ｋ）期
間（但し、記号・は「×」を表す）では、（Ｌ／（ｎ×
Ｋ））×Ｋ＝Ｌ／ｎチップ目の受信データＣL/nがすべ
ての相関器ブロック１０１0〜１０１K-1に供給される。
相関器ブロック１０１0〜１０１K-1の相関器＃Ｌ／（ｎ
・Ｋ）＋１には、拡散符号シフトレジスタ１０８0〜１
０８K-1の拡散符号Ｓ0〜ＳK-1が供給され、受信信号Ｃ
L/nとの乗算がとられる。
【００９７】相関器ブロック１０１0の相関器＃０から
の相関値は第Ｍ−１期間に出力され、Ｃ0Ｓ0＋ＣKＳK＋
…＋Ｃ(M-1)KＳ(M-1)Kとなり、相関器＃１からの相関値
出力は第Ｍ期間に得られ、ＣKＳ0＋Ｃ2KＳK＋…＋Ｃ
(M-1)KＳ(M-2)K＋ＣMKＳ(M-1)Kとなり、相関器＃Ｌ／
（ｎ・Ｋ）−１の相関値出力は、第（Ｍ＋Ｌ／（ｎ・
Ｋ）−２）期間に得られ、ＣL/nＳ0＋ＣL/n+KＳK＋…＋
ＣL/n+(M-1)KＳ(K-1)Kとなり、Ｌ／ｎチップ目のシグネ
チャー０番目（Ｕ0）の相関値に相当する（Ｄ
L/n-1Ｕ 0；遅延Ｌ／ｎ、シグネチャーＵ0）。
【００９８】２回目の受信信号列（Ｃ1、ＣK+1、
Ｃ2K+1、…）は１回目と１チップずらしたデータとさ
れ、さらに、第Ｋ回目の受信信号列（ＣK-1、Ｃ2K-1、
Ｃ3K-1、…）に対しても、上記と同様にして、相関値演
算処理が行われ、以上の一連の処理により、１段目の相
関器１０１からは、図１１に一覧として示すような、相
関値出力が得られる。すなわち、｛Ｍ＋Ｌ／（ｎ×
Ｋ）｝×Ｋ＝Ｎ＋Ｌ／ｎチップ期間分の相関値が出力さ
れる。これらの相関値出力は、相関値蓄積メモリ１０９
に一時的に蓄積され、２段目の相関器１０２においてシ
グネチャー・パターンとの相関がとられる。
【００９９】次に、受信信号蓄積メモリ１０４からの読
み出し位置を、Ｌ／ｎ＋１だけずらして、前回と同様の
処理を行い、図１１に示した各相関値出力結果ＤxＵyに
ついて、Ｄxの添え字ｘを、Ｌ／ｎ＋１＋ｘとした結果
ＤL/n+1+xＵyを得る。このようにして、受信信号蓄積メ
モリ１０４からの読み出し位置をＬ／ｎ＋１だけずらし
て、複数回処理を行うことで、任意の長さの不確定時間
幅Ｌに対する相関値演算とシグネチャー・パターン検出
による固定パターンの検出を行うことができる。
【０１００】なお、上記各実施例に示した固定パターン
の検出回路は、同期パターン等を相関検波することで同
期検出を行う同期捕捉回路にも適用可能である。
【０１０１】
【発明の効果】以上説明したように、本発明によれば、
チップ速度に分割され並び替えられたシグネチャー・パ
ターンを検出するための相関器を、Ｍチップの長さの１
段目の相関器と、１段目の相関器の出力から固定語との
相関をとる２段目の相関器の２段構成としたことによ
り、シグネチャー・パターンの検出に要する時間を短縮
することができる、という効果を奏する。
【０１０２】また本発明によれば、シグネチャー・パタ
ーンの存在する不確定期間Ｌを複数に分割した区間に対
して、１段目の相関器で相関値を算出する処理を繰り返
すことで、必要な相関値を求める構成としたことによ
り、各相関器ブロックが予め定められた所定個数の相関
器からなる場合において、任意のＬ（但し、ＬはＫで割
り切れる整数）に対して固定パターンを検出可能として
おり、例えば１段目の相関器ブロックの各々が、Ｌ／
（ｎ×Ｋ）＋１（但し、ｎは、Ｌ／（ｎ×Ｋ）が整数と
なる所定の整数）個の相関器で構成することで、回路規
模を縮減している。
【図面の簡単な説明】
【図１】本発明の一実施例の構成を示すブロック図であ
る。
【図２】本発明の一実施例の拡散符号並び替え器の構成
を示すブロック図である。
【図３】本発明の一実施例の拡散符号並び替え器の構成
を示すブロック図である。
【図４】本発明の一実施例の動作を説明するための模式
図である。
【図５】本発明の一実施例の動作を説明するための模式
図である。
【図６】本発明の一実施例の動作を説明するための模式
図である。
【図７】本発明の一実施例の動作を説明するための模式
図である。
【図８】本発明の一実施例の動作を説明するための模式
図である。
【図９】本発明の第２の実施例の構成を示す図である。
【図１０】本発明の第２の実施例の動作を説明するため
の模式図である。
【図１１】本発明の第２の実施例の動作を説明するため
の模式図である。
【図１２】相関器の構成の一例を示す図である。
【図１３】固定語を拡散符号で拡散して生成される送信
信号を説明する模式図である。
【符号の説明】
１０１ １段目の相関器 １０２ ２段目の相関器 １０３ 受信信号 １０４ 受信信号蓄積メモリ １０５ 受信信号蓄積メモリ制御部 １０６ 拡散符号生成器 １０７ 拡散符号並び替え器 １０８ 拡散符号シフトレジスタ １０９ 相関値蓄積メモリ １１０ 相関値蓄積メモリ制御部 １１１ シグネチャー・パターン・テーブル １１２ シグネチャー検出器 １１３ 固定パターン検出信号 １１４ 第１のセレクタ １１５ 第２のセレクタ １１６ 遅延素子
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04B 1/69 - 1/713 H04J 13/00 - 13/06 H04L 7/00 - 7/10

Claims (14)

    (57)【特許請求の範囲】
  1. 【請求項１】１シンボルあたりＭチップ（但し、Ｍは予
    め定められた所定の正整数）の割合にて拡散符号で拡散
    してなるＫ個（但し、Ｋは予め定められた所定の正整
    数）のシンボルの各々についてチップ期間単位に分割し
    て並び替え、１チップ期間を単位とする長さＫのシグネ
    チャー・パターンがＭ回繰り返して挿入されてなる長さ
    Ｎ（但し、Ｎ＝Ｋ×Ｍ）チップのパターンを受信信号と
    して入力し、前記受信信号から、シグネチャー・パター
    ンを検出する固定パターン検出装置であって、 ＫチップおきのＭ個の受信信号と、長さＮの拡散符号列
    をＫチップおきに間引きして並び替えられたＭ個の拡散
    符号列との相関をとり、Ｋ個のシグネチャーにそれぞれ
    対応する相関値を出力する１段目の相関器と、 前記１段目の相関器から出力されたＫ個のシグネチャー
    にそれぞれ対応する相関値と予め定められたシグネチャ
    ー・パターンとの相関をとる２段目の相関器と、 を含むことを特徴とする固定パターン検出装置。
  2. 【請求項２】拡散符号を発生する拡散符号発生器と、前記拡散符号生成器で生成された長さＮの拡散符号列を
    Ｋ個おきに間引いて並び替え、Ｋ個に類別されてなる、
    長さＭの拡散符号列をそれぞれ出力する拡散符号並び替
    え器と、を備え、 前記１段目の相関器は、並列配置されたＫ個の相関器ブ
    ロックよりなり、 前記Ｋ個の相関器ブロックは、それぞれ、Ｋチップおき
    のＭ個の受信信号と、前記拡散符号並び替え器から前記
    Ｋ個の相関器ブロックのそれぞれに対して出力される Ｍ
    個の拡散符号列との相関をとり、Ｋ個のシグネチャーに
    それぞれ対応する相関値を出力する、ことを特徴とする
    請求項１記載の固定パターン検出装置。
  3. 【請求項３】前記Ｋ個の相関器ブロックの各々が、互い
    に並列配置された長さＭの複数（Ｒ＋１個）の相関器よ
    りなり、 前記各相関器ブロックにおいて、前記複数（Ｒ＋１個）
    の相関器のうち、第１の相関器には、ＫチップおきのＭ
    個の受信信号と前記拡散符号列とが供給されて長さＭの
    相関をとり、第２の相関器には、前記第１の相関器に２
    番目のデータとして供給される受信信号を先頭データと
    するＫチップおきのＭ個の受信信号と、前記第１の相関
    器に供給される前記拡散符号列を動作周期に同期させて
    遅延素子でそれぞれ遅延させた拡散符号列とが供給され
    て長さＭの相関をとり、以下、同様にして、第Ｒ＋１の
    相関器には、第Ｒの相関器に２番目のデータとして供給
    される受信信号を先頭データとしたＫチップおきのＭ個
    の受信信号と、前記第１の相関器に供給される前記拡散
    符号列を動作周期に同期させてＲ個の遅延素子で遅延さ
    せた拡散符号列とが供給されて長さＭの相関をとる、こ
    とを特徴とする請求項２記載の固定パターン検出装置。
  4. 【請求項４】前記シグネチャー・パターンの存在する時
    間の不確定範囲をＬチップ期間（但し、ＬはＫで割り切
    れる整数）とし、Ｎ＋Ｌチップについて、１チップずつ
    ずらした相関値を算出するにあたり、 前記Ｋ個の相関器ブロックの各々が、互いに並列配置さ
    れた長さＭの相関器を、Ｌ／Ｋ＋１個備えたことを特徴
    とする請求項２記載の固定パターン検出装置。
  5. 【請求項５】前記シグネチャー・パターンの存在する時
    間の不確定範囲をＬチップ期間（但し、ＬはＫで割り切
    れる整数）とし、Ｎ＋Ｌチップについて、１チップずつ
    ずらした相関値を算出するにあたり、 前記Ｋ個の相関器ブロックの各々が、互いに並列配置さ
    れた長さＭの相関器を、Ｌ／（ｎ×Ｋ）＋１個（但し、
    ｎは、Ｌがｎ×Ｋで割り切れる２以上の整数）備えたこ
    とを特徴とする請求項２記載の固定パターン検出装置。
  6. 【請求項６】１シンボルあたりＭチップ（但し、Ｍは予
    め定められた所定の正整数）の割合にて拡散符号で拡散
    してなる複数個（Ｋ個）のシンボルの各々についてチッ
    プ期間単位に分割して並び替え、１チップ期間を単位と
    する長さＫのシグネチャー・パターンがＭ回繰り返して
    挿入されてなる長さＮ（但し、Ｎ＝Ｋ×Ｍ）チップのパ
    ターンを受信信号として入力し、前記受信信号から、シ
    グネチャー・パターンを検出する固定パターン検出装置
    であって、 前記シグネチャー・パターンの存在する時間の不確定範
    囲をＬ（但し、ＬはＫで割り切れる整数）とし、少なく
    ともＮ＋Ｌチップ分の受信信号を一旦蓄積する受信信号
    蓄積メモリと、 拡散符号を生成する拡散符号生成器と、 前記拡散符号生成器で生成された拡散符号を間引きして
    並び替えを行う拡散符号並び替え器と、 前記受信信号蓄積メモリの読み出しを制御する受信信号
    蓄積メモリ制御部と、Ｋ個の相関器ブロックが並設され
    てなり、前記各相関器ブロックの長さがＭチップとされ
    る１段目の相関器と、 前記拡散符号並び替え器で並び替えられた拡散符号列を
    格納し、前記１段目の前記Ｋ個の相関器ブロックに対し
    てそれぞれ前記拡散符号列をシフト出力するＫ個の拡散
    符号シフトレジスタと、 を備え、 前記１段目の相関器において、前記各相関器ブロックに
    は、前記各相関器ブロックに対応した前記拡散符号シフ
    トレジスタからの拡散符号列が供給され、前記各相関器
    ブロックでは、前記受信信号蓄積メモリから読み出され
    た受信信号と前記拡散符号列との相関値を出力し、さら
    に、 前記１段目の相関器から出力される相関値を蓄積する相
    関値蓄積メモリと、 前記１段目の相関器から出力される相関値の前記相関値
    蓄積メモリへの書き込み及び前記相関値蓄積メモリから
    の相関値の読み出しを制御する相関値蓄積メモリ制御部
    と、 予め定められたシグネチャー・パターンを記憶保持する
    シグネチャー・パターン記憶部と、 前記相関値蓄積メモリ制御部から読み出された相関値と
    前記シグネチャー・パターン記憶部に格納されている前
    記シグネチャー・パターンとの相関値を算出する２段目
    の相関器と、 前記２段目の相関器から出力される相関値からシグネチ
    ャーを検出して固定パターン検出信号を出力するシグネ
    チャー検出器と、 を備えたことを特徴とする固定パターン検出装置。
  7. 【請求項７】前記シグネチャー・パターンの存在する時
    間の不確定範囲をＬチップ期間（但し、ＬはＫで割り切
    れる整数）とし、Ｎ＋Ｌチップについて、１チップずつ
    ずらした相関値を算出するにあたり、前記Ｋ個の相関器
    ブロックの各々が、互いに並列配置されたＬ／Ｋ＋１個
    の長さＭの相関器を備え、 前記各相関器ブロックにおいて、Ｌ／Ｋ＋１個の相関器
    のうち第１の相関器には、前記受信信号蓄積メモリから
    読み出されたＫチップおきのＭ個の受信信号と前記拡散
    符号列とが供給されて長さＭの相関をとり、第２の相関
    器には、前記第１の相関器に２番目のデータとして供給
    される受信信号を先頭データとしたＫチップおきのＭ個
    の受信信号と、前記第１の相関器に対して前記拡散符号
    レジスタから供給される前記拡散符号列を動作周期に同
    期させて遅延素子でそれぞれ遅延させた拡散符号列とが
    供給されて長さＭの相関をとり、以下、同様にして、第
    Ｌ／Ｋ＋１の相関器には、第Ｌ／Ｋの相関器に２番目の
    データとして供給される受信信号を先頭データとするＫ
    チップおきのＭ個の受信信号と、前記第１の相関器に対
    して前記拡散符号レジスタから供給される前記拡散符号
    列を動作周期に同期させてＬ／Ｋ個の遅延素子で遅延さ
    せた拡散符号列とが供給されて長さＭの相関をとる、こ
    とを特徴とする請求項６記載の固定パターン検出装置。
  8. 【請求項８】前記Ｋ個の相関器ブロックの各々が、互い
    に並列配置された長さＭの複数（Ｒ＋１個）の相関器よ
    りなり、 前記各相関器ブロックにおいて、前記複数（Ｒ＋１個）
    の相関器のうち、第１の相関器には、前記受信信号蓄積
    メモリから読み出されたＫチップおきのＭ個の受信信号
    と前記拡散符号列とが供給されて長さＭの相関をとり、
    第２の相関器には、前記第１の相関器に２番目のデータ
    として供給される受信信号を先頭データとするＫチップ
    おきのＭ個の受信信号と、前記第１の相関器に対して前
    記拡散符号レジスタから供給される前記拡散符号列を動
    作周期に同期させて遅延素子でそれぞれ遅延させた拡散
    符号列とが供給されて長さＭの相関をとり、以下、同様
    にして、第Ｒ＋１の相関器には、第Ｒの相関器に２番目
    のデータとして供給される受信信号を先頭データとした
    ＫチップおきのＭ個の受信信号と、前記第１の相関器に
    対して前記拡散符号レジスタから供給される前記拡散符
    号列を動作周期に同期させてＲ個の遅延素子で遅延させ
    た拡散符号列とが供給されて長さＭの相関をとる、こと
    を特徴とする請求項６記載の固定パターン検出装置。
  9. 【請求項９】前記Ｋ個の相関器ブロックの各々が、互い
    に並列配置された、Ｌ／（ｎ×Ｋ）＋１（但し、ｎは、
    Ｌがｎ×Ｋで割り切れる２以上の整数）の相関器を備え
    たことを特徴とする請求項８記載の固定パターン検出装
    置。
  10. 【請求項１０】前記シグネチャー・パターンの存在する
    時間の不確定範囲をＬチップ期間（但し、ＬはＫで割り
    切れる整数）とし、Ｎ＋Ｌチップについて、１チップず
    つずらした相関値を算出するにあたり、前記Ｌを複数に
    分割した区間に属する受信信号毎に、前記Ｋ個の相関器
    ブロックで相関値を算出する処理を繰り返すことで、Ｎ
    ＋Ｌチップ範囲の相関値を求める、ことを特徴とする請
    求項８又は９記載の固定パターン検出装置。
  11. 【請求項１１】前記２段目の相関器を、複数種類のシグ
    ネチャー・パターンに対応させて複数備えたことを特徴
    とする請求項６乃至１０のいずれか一に記載の固定パタ
    ーン検出装置。
  12. 【請求項１２】前記拡散符号並び替え器が、前記シグネ
    チャー・パターンの並び替えの状態に応じて、前記拡散
    符号生成器で生成された拡散符号を可変に並び替え、前
    記複数の拡散符号シフトレジスタに分配する構成とされ
    ている、ことを特徴とする請求項６乃至１１のいずれか
    一に記載の固定パターン検出装置。
  13. 【請求項１３】請求項１乃至１２のいずれか一に記載の
    固定パターン検出装置を備えたＣＤＭＡ受信装置。
  14. 【請求項１４】スペクトル拡散通信装置において、１チ
    ップ期間を単位とする長さＫのシグネチャー・パターン
    がＭ回繰り返して挿入されてなる長さＮ（但し、Ｎ＝Ｋ
    ×Ｍ）チップのパターンを受信信号として入力し、前記
    シグネチャー・パターンは、１シンボルあたりＭチップ
    の割合で拡散符号で拡散してなるＫ個のシンボルの各シ
    グネチャーについてチップ期間単位に分割してチップ期
    間で並び替えされたものよりなり、前記受信信号からシ
    グネチャー・パターンを検出する検出装置であって、 ＫチップおきのＭ個の受信信号と、長さＮの拡散符号列
    をＫチップおきに間引きして並び替えられたＭ個の拡散
    符号列との相関をとり、Ｋ個のシグネチャーに対応する
    相関値を出力する１段目の相関器と、 前記１段目の相関器から出力されたＫ個のシグネチャー
    に対応する相関値と予め定められたシグネチャー・パタ
    ーンとの相関をとる２段目の相関器と、 を含むことを特徴とするスペクトル拡散通信装置。
JP31162199A 1999-11-01 1999-11-01 固定パターン検出装置 Expired - Fee Related JP3399420B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP31162199A JP3399420B2 (ja) 1999-11-01 1999-11-01 固定パターン検出装置
CA 2324770 CA2324770C (en) 1999-11-01 2000-10-30 Fixed pattern detection apparatus
DE60039668T DE60039668D1 (de) 1999-11-01 2000-10-31 Gerät zur Fixmusterdetektion
US09/699,553 US6882682B1 (en) 1999-11-01 2000-10-31 Fixed pattern detection apparatus
EP20000123741 EP1096693B1 (en) 1999-11-01 2000-10-31 Fixed pattern detection apparatus
AU69643/00A AU771349B2 (en) 1999-11-01 2000-10-31 Fixed pattern detection apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31162199A JP3399420B2 (ja) 1999-11-01 1999-11-01 固定パターン検出装置

Publications (2)

Publication Number Publication Date
JP2001136103A JP2001136103A (ja) 2001-05-18
JP3399420B2 true JP3399420B2 (ja) 2003-04-21

Family

ID=18019469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31162199A Expired - Fee Related JP3399420B2 (ja) 1999-11-01 1999-11-01 固定パターン検出装置

Country Status (6)

Country Link
US (1) US6882682B1 (ja)
EP (1) EP1096693B1 (ja)
JP (1) JP3399420B2 (ja)
AU (1) AU771349B2 (ja)
CA (1) CA2324770C (ja)
DE (1) DE60039668D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010082431A1 (ja) * 2009-01-15 2010-07-22 日本電気株式会社 無線通信システムにおける同期処理回路、同期処理方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4493830B2 (ja) * 2000-10-23 2010-06-30 株式会社日立国際電気 Ｒａｃｈ受信装置
JP2002164812A (ja) * 2000-11-24 2002-06-07 Nec Corp スペクトラム拡散通信用パスサーチ回路
KR100488078B1 (ko) * 2000-12-21 2005-05-09 엘지전자 주식회사 이동 통신 시스템 수신단의 파일럿 신호 검색기 및 방법
JP2003152600A (ja) * 2001-11-15 2003-05-23 Nec Corp 固定パターン検出装置、固定パターン検出方法、無線基地局および無線移動局
JP2003198523A (ja) * 2001-12-27 2003-07-11 Matsushita Electric Ind Co Ltd 同期検出装置および同期検出方法
JP3751600B2 (ja) * 2003-03-27 2006-03-01 株式会社東芝 受信装置及び受信方法
US7526010B1 (en) * 2004-08-10 2009-04-28 L-3 Communications Corporation Doped multi-rate spread spectrum composite code
US7684473B2 (en) 2005-06-01 2010-03-23 Qualcomm Incorporated Receiver for wireless communication network with extended range
BRPI0520450A2 (pt) * 2005-07-26 2011-03-29 Thomson Licensing correlacionador para busca de células primárias usando arquitetura de memória
US8121228B2 (en) * 2005-11-04 2012-02-21 Freescale Semiconductor, Inc. Detecting a data frame
US8958460B2 (en) 2008-03-18 2015-02-17 On-Ramp Wireless, Inc. Forward error correction media access control system
US7782926B2 (en) * 2008-03-18 2010-08-24 On-Ramp Wireless, Inc. Random phase multiple access communication interface system and method
US7733945B2 (en) * 2008-03-18 2010-06-08 On-Ramp Wireless, Inc. Spread spectrum with doppler optimization
US20090239550A1 (en) * 2008-03-18 2009-09-24 Myers Theodore J Random phase multiple access system with location tracking
US7773664B2 (en) * 2008-03-18 2010-08-10 On-Ramp Wireless, Inc. Random phase multiple access system with meshing
US8477830B2 (en) 2008-03-18 2013-07-02 On-Ramp Wireless, Inc. Light monitoring system using a random phase multiple access system
US8520721B2 (en) 2008-03-18 2013-08-27 On-Ramp Wireless, Inc. RSSI measurement mechanism in the presence of pulsed jammers
US20100195553A1 (en) * 2008-03-18 2010-08-05 Myers Theodore J Controlling power in a spread spectrum system
US7639726B1 (en) * 2009-03-20 2009-12-29 On-Ramp Wireless, Inc. Downlink communication
US8363699B2 (en) 2009-03-20 2013-01-29 On-Ramp Wireless, Inc. Random timing offset determination
US7702290B1 (en) 2009-04-08 2010-04-20 On-Ramp Wirless, Inc. Dynamic energy control

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3296341B2 (ja) 1999-09-20 2002-06-24 日本電気株式会社 相関器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5825807A (en) * 1995-11-06 1998-10-20 Kumar; Derek D. System and method for multiplexing a spread spectrum communication system
JP2944492B2 (ja) * 1995-11-10 1999-09-06 国際電気株式会社 マッチドフィルタ装置
US5764690A (en) * 1996-06-04 1998-06-09 Motorola, Inc. Apparatus for despreading and demodulating a burst CDMA signal
JPH10215240A (ja) * 1997-01-30 1998-08-11 Nec Eng Ltd Ｐｎ符号同期検出回路
US6639906B1 (en) * 1997-12-09 2003-10-28 Jeffrey A. Levin Multichannel demodulator
JP2001244849A (ja) * 2000-02-29 2001-09-07 Matsushita Electric Ind Co Ltd 通信端末装置及びセルサーチ方法
US7239707B2 (en) * 2000-11-28 2007-07-03 Itt Manufacturing Enterprises, Inc. Staggered pulse acquisition method and apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3296341B2 (ja) 1999-09-20 2002-06-24 日本電気株式会社 相関器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010082431A1 (ja) * 2009-01-15 2010-07-22 日本電気株式会社 無線通信システムにおける同期処理回路、同期処理方法
JPWO2010082431A1 (ja) * 2009-01-15 2012-07-05 日本電気株式会社 無線通信システムにおける同期処理回路、同期処理方法
JP5360693B2 (ja) * 2009-01-15 2013-12-04 日本電気株式会社 無線通信システムにおける同期処理回路、同期処理方法
US8711902B2 (en) 2009-01-15 2014-04-29 Nec Corporation Synchronization processing circuit and synchronization processing method in wireless communication system

Also Published As

Publication number Publication date
CA2324770C (en) 2004-03-30
DE60039668D1 (de) 2008-09-11
CA2324770A1 (en) 2001-05-01
AU771349B2 (en) 2004-03-18
JP2001136103A (ja) 2001-05-18
EP1096693A3 (en) 2003-06-04
EP1096693B1 (en) 2008-07-30
US6882682B1 (en) 2005-04-19
EP1096693A2 (en) 2001-05-02
AU6964300A (en) 2001-05-03

Similar Documents

Publication Publication Date Title
JP3399420B2 (ja) 固定パターン検出装置
US5463657A (en) Detection of a multi-sequence spread spectrum signal
EP1056217B1 (en) Apparatus for acquiring pseudo noise code and DS-CDMA receiver including the same
US20030091108A1 (en) Fixed pattern detection apparatus and fixed pattern detection method
JP3872220B2 (ja) 拡散帯域通信システムの受信装置
JP3296341B2 (ja) 相関器
CN1157074C (zh) 移动无线通信系统中的基带信号解调装置与方法
KR101157108B1 (ko) 메모리 아키텍처를 사용하여 1차 셀을 검색하기 위한 상관기
JPH0758669A (ja) デジタルマッチドフィルタ
JP2682493B2 (ja) 受信装置
KR100441733B1 (ko) 확산 스펙트럼 수신기용 경로 탐색기
US7177347B2 (en) Synchronicity detection device
KR100320828B1 (ko) 정합필터및그를이용한기지국장치및이동국장치,타이밍검출방법과rake합성방법
US6928105B2 (en) Vector tree correlator for variable spreading rates
JP2802058B2 (ja) Ｃｄｍａ移動体通信システムおよび送受信装置
JP4034571B2 (ja) 同期検出回路
US7061975B2 (en) Noncyclic digital filter and radio reception apparatus comprising the filter
JPH0577223B2 (ja)
US6400757B1 (en) Symbol-matched filter having a low silicon and power management
EP1283613A1 (en) Receiver and inverse-spreading code generating method
KR100424628B1 (ko) 이동통신시스템에서 확산부호 생성장치 및 방법
Rice Sequence generation and detection for high data rate spread spectrum networks
KR20000076926A (ko) 무선 수신 장치 및 무선 수신 방법
JP2002101015A (ja) 逆拡散装置
JP2002101014A (ja) 逆拡散装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030121

R150 Certificate of patent or registration of utility model

Ref document number: 3399420

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090221

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100221

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100221

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110221

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110221

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120221

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120221

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130221

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130221

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140221

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees