JP2682493B2 - 受信装置 - Google Patents
受信装置Info
- Publication number
- JP2682493B2 JP2682493B2 JP3321295A JP3321295A JP2682493B2 JP 2682493 B2 JP2682493 B2 JP 2682493B2 JP 3321295 A JP3321295 A JP 3321295A JP 3321295 A JP3321295 A JP 3321295A JP 2682493 B2 JP2682493 B2 JP 2682493B2
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- chips
- predetermined number
- despreading
- latch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、受信装置に係わり、た
とえば、クァルコム（Ｑｕａｌｃｏｍｍ）社のＣＤＭＡ
（符号分割多重）システム（ＩＳ９５方式北米デジタル
セルラ電話）のようなスペクトル拡散通信システムにお
いて使用される受信装置に関する。
とえば、クァルコム（Ｑｕａｌｃｏｍｍ）社のＣＤＭＡ
（符号分割多重）システム（ＩＳ９５方式北米デジタル
セルラ電話）のようなスペクトル拡散通信システムにお
いて使用される受信装置に関する。
【０００２】
【従来の技術】スペクトラム拡散通信システムで用いら
れる受信装置のうち、ＩＳ９５方式北米デジタルセルラ
電話のようなシステムで用いられる装置には、受信した
ＰＮ（疑似雑音）系列を含むスペクトラム拡散信号を走
査し、受信信号とＰＮ系列の逆拡散複製とが高い相関を
示す位相オフセット点（すなわち、同期点）を捜し出す
同期処理と、受信したＮ個のマルチパス信号を復調し、
復調結果を加え合わせる復調処理とを行う機能が必要と
される。
れる受信装置のうち、ＩＳ９５方式北米デジタルセルラ
電話のようなシステムで用いられる装置には、受信した
ＰＮ（疑似雑音）系列を含むスペクトラム拡散信号を走
査し、受信信号とＰＮ系列の逆拡散複製とが高い相関を
示す位相オフセット点（すなわち、同期点）を捜し出す
同期処理と、受信したＮ個のマルチパス信号を復調し、
復調結果を加え合わせる復調処理とを行う機能が必要と
される。
【０００３】従来の受信装置では、同期処理および復調
処理のために、それぞれ、サーチャーおよびレーク受信
器などと呼ばれるブロックが独立に設けられていた。
処理のために、それぞれ、サーチャーおよびレーク受信
器などと呼ばれるブロックが独立に設けられていた。
【０００４】
【発明が解決しようとする課題】同期処理と復調処理は
類似した処理であり、いずれも相関器を用いて行われる
ものであるが、上述したように、従来の受信装置では、
各処理用にそれぞれ別個のブロックが設けられていたた
め、受信装置内には、複数の相関器が存在していた。
類似した処理であり、いずれも相関器を用いて行われる
ものであるが、上述したように、従来の受信装置では、
各処理用にそれぞれ別個のブロックが設けられていたた
め、受信装置内には、複数の相関器が存在していた。
【０００５】そこで、本発明の目的は、必要とされる相
関器の数を低減した受信装置を提供することにある。
関器の数を低減した受信装置を提供することにある。
【０００６】
【課題を解決するための手段】請求項１記載の発明は、
（イ）受信ベースバンド信号を所定チップ数にわたり格
納する受信信号用シフトレジスタと、（ロ）所定チップ
数のデータを格納できるラッチと、（ハ）探査に用いる
探査用逆拡散用ＰＮ系列を所定チップ数にわたり格納す
る探査用シフトレジスタと、（ニ）探査用逆拡散ＰＮ系
列と位相独立のレークフィンガ用逆拡散用ＰＮ系列を所
定チップ数にわたり格納する複数のレークフィンガ用シ
フトレジスタと、（ホ）受信信号用シフトレジスタに格
納された所定チップ数のデータと、ラッチ内に格納され
たデータ間の相関結果を出力する相関手段と、（ヘ）探
査用シフトレジスタあるいは複数のレークフィンガ用シ
フトレジスタのうちいずれか１つのシフトレジスタの内
容をラッチに供給する選択供給手段とを具備する。
（イ）受信ベースバンド信号を所定チップ数にわたり格
納する受信信号用シフトレジスタと、（ロ）所定チップ
数のデータを格納できるラッチと、（ハ）探査に用いる
探査用逆拡散用ＰＮ系列を所定チップ数にわたり格納す
る探査用シフトレジスタと、（ニ）探査用逆拡散ＰＮ系
列と位相独立のレークフィンガ用逆拡散用ＰＮ系列を所
定チップ数にわたり格納する複数のレークフィンガ用シ
フトレジスタと、（ホ）受信信号用シフトレジスタに格
納された所定チップ数のデータと、ラッチ内に格納され
たデータ間の相関結果を出力する相関手段と、（ヘ）探
査用シフトレジスタあるいは複数のレークフィンガ用シ
フトレジスタのうちいずれか１つのシフトレジスタの内
容をラッチに供給する選択供給手段とを具備する。
【０００７】請求項２記載の発明は、（イ）受信ベース
バンド信号を所定チップ数にわたり格納する受信信号用
シフトレジスタと、（ロ）所定チップ数のデータを格納
できるラッチと、（ハ）探査に用いる探査用逆拡散用Ｐ
Ｎ系列を所定チップ数にわたり格納する探査用シフトレ
ジスタと、（ニ）探査用逆拡散ＰＮ系列と位相独立のレ
ークフィンガ用逆拡散用ＰＮ系列を所定チップ数にわた
り格納する複数のレークフィンガ用シフトレジスタと、
（ホ）これら複数のレークフィンガ用シフトレジスタに
格納されるデータにそれぞれウォルシュ系列の１つを乗
算した結果が記憶される複数の乗算結果シフトレジスタ
と、（ヘ）受信信号用シフトレジスタに格納された所定
チップ数のデータとラッチ内に格納されたデータ間の相
関結果を出力する相関手段と、（ト）探査用シフトレジ
スタあるいは複数のレークフィンガ用シフトレジスタ複
数の乗算結果シフトレジスタのうちいずれか１つのシフ
トレジスタの内容をラッチに供給する選択供給手段とを
具備する。
バンド信号を所定チップ数にわたり格納する受信信号用
シフトレジスタと、（ロ）所定チップ数のデータを格納
できるラッチと、（ハ）探査に用いる探査用逆拡散用Ｐ
Ｎ系列を所定チップ数にわたり格納する探査用シフトレ
ジスタと、（ニ）探査用逆拡散ＰＮ系列と位相独立のレ
ークフィンガ用逆拡散用ＰＮ系列を所定チップ数にわた
り格納する複数のレークフィンガ用シフトレジスタと、
（ホ）これら複数のレークフィンガ用シフトレジスタに
格納されるデータにそれぞれウォルシュ系列の１つを乗
算した結果が記憶される複数の乗算結果シフトレジスタ
と、（ヘ）受信信号用シフトレジスタに格納された所定
チップ数のデータとラッチ内に格納されたデータ間の相
関結果を出力する相関手段と、（ト）探査用シフトレジ
スタあるいは複数のレークフィンガ用シフトレジスタ複
数の乗算結果シフトレジスタのうちいずれか１つのシフ
トレジスタの内容をラッチに供給する選択供給手段とを
具備する。
【０００８】すなわち、請求項１あるいは請求項２記載
の発明では、ＩＳ９５方式北米デジタルセルラ電話のよ
うなシステムで用いられる受信装置に必須の構成要件で
ある、探索用の高速に動作する相関手段が、定常状態に
は、高速の動作を維持する必要がないものとなることを
利用して、１つの相関手段によって、探査およびレーク
受信が実現されるようにする。この請求項１および請求
項２で「レークフィンガ（ｒａｋｅ ｆｉｎｇｅｒ）」
とは、レーク（ｒａｋｅ）受信機中の複数の復調系の各
々を示すものである。
の発明では、ＩＳ９５方式北米デジタルセルラ電話のよ
うなシステムで用いられる受信装置に必須の構成要件で
ある、探索用の高速に動作する相関手段が、定常状態に
は、高速の動作を維持する必要がないものとなることを
利用して、１つの相関手段によって、探査およびレーク
受信が実現されるようにする。この請求項１および請求
項２で「レークフィンガ（ｒａｋｅ ｆｉｎｇｅｒ）」
とは、レーク（ｒａｋｅ）受信機中の複数の復調系の各
々を示すものである。
【０００９】
【実施例】以下、実施例につき本発明を詳細に説明す
る。
る。
【００１０】図１を用いて、本発明の一実施例による受
信装置の構成、動作を説明する。なお、実施例の受信装
置は、従来、別個に用意されていたサーチャーの相関器
部分と、レーク受信器の相関器部分を統合したところに
特徴がある装置であるため、図１には、相関器部分の構
成だけを示してある。
信装置の構成、動作を説明する。なお、実施例の受信装
置は、従来、別個に用意されていたサーチャーの相関器
部分と、レーク受信器の相関器部分を統合したところに
特徴がある装置であるため、図１には、相関器部分の構
成だけを示してある。
【００１１】図示してあるように、実施例の受信装置
は、６４段の８ビットシフトレジスタであるシフトレジ
スタ２１と、相関器２２とラッチ２３と、７組（１４ビ
ット）情報から１組（２ビット）情報を選択するマルチ
プレクサを１６個備えたマルチプレクサバンク２４と、
３つの複素乗算器２５ないし２７と、１６段の２ビット
シフトレジスタである７つのシフトレジスタ３１ないし
３７を備えている。
は、６４段の８ビットシフトレジスタであるシフトレジ
スタ２１と、相関器２２とラッチ２３と、７組（１４ビ
ット）情報から１組（２ビット）情報を選択するマルチ
プレクサを１６個備えたマルチプレクサバンク２４と、
３つの複素乗算器２５ないし２７と、１６段の２ビット
シフトレジスタである７つのシフトレジスタ３１ないし
３７を備えている。
【００１２】図示した回路へ入力される信号は、シフト
レジスタ２１とラッチ２３とをクロック動作させるシス
テムクロック信号（図示せず）と、システムクロック信
号の１／４の周期で、他の７つのシフトレジスタ３１な
いし３７をクロック動作させる４分周システムクロック
信号（図示せず）と、受信ベースバンド信号(BB-SGNL)
と、クロックイネーブル信号(CLK-EN)と、選択信号(SEL
ECT)と、逆拡散用ＰＮ信号(PN-REF0〜PN-REF3)と、ウォ
ルシュコードを含む信号Ｗ1 〜Ｗ3 であり、これらの各
信号は、図示していない外部回路によって生成される。
レジスタ２１とラッチ２３とをクロック動作させるシス
テムクロック信号（図示せず）と、システムクロック信
号の１／４の周期で、他の７つのシフトレジスタ３１な
いし３７をクロック動作させる４分周システムクロック
信号（図示せず）と、受信ベースバンド信号(BB-SGNL)
と、クロックイネーブル信号(CLK-EN)と、選択信号(SEL
ECT)と、逆拡散用ＰＮ信号(PN-REF0〜PN-REF3)と、ウォ
ルシュコードを含む信号Ｗ1 〜Ｗ3 であり、これらの各
信号は、図示していない外部回路によって生成される。
【００１３】同相チャネルと直交チャネルに各４ビット
の８ビット受信ベースバンド信号(BB-SGNL) は、４倍オ
ーバサンプリングされた複素ベースバンド信号であり、
６４段シフトレジスタであるシフトレジスタ２１の８ビ
ット入力端子に入力されている。クロックイネーブル信
号(CLK-EN)は、ラッチ２３のクロックイネーブル端子に
入力されており、この信号によってラッチ２３の動作タ
イミングは制御される。また、選択信号(SELECT)は、３
ビットの信号でありマルチプレクサバンク２４を制御す
るための信号である。
の８ビット受信ベースバンド信号(BB-SGNL) は、４倍オ
ーバサンプリングされた複素ベースバンド信号であり、
６４段シフトレジスタであるシフトレジスタ２１の８ビ
ット入力端子に入力されている。クロックイネーブル信
号(CLK-EN)は、ラッチ２３のクロックイネーブル端子に
入力されており、この信号によってラッチ２３の動作タ
イミングは制御される。また、選択信号(SELECT)は、３
ビットの信号でありマルチプレクサバンク２４を制御す
るための信号である。
【００１４】逆拡散用ＰＮ信号PN-REF0 は、同相成分
（Ｉ）および直交成分（Ｑ）に対する逆拡散用ＰＮ系列
を含む信号であり、シフトレジスタ３１のデータ入力端
子に供給されており、サーチャーによって使用される。
（Ｉ）および直交成分（Ｑ）に対する逆拡散用ＰＮ系列
を含む信号であり、シフトレジスタ３１のデータ入力端
子に供給されており、サーチャーによって使用される。
【００１５】逆拡散用ＰＮ信号PN-REF1 〜PN-REF3 も、
同相成分（Ｉ）および直交成分（Ｑ）に対する逆拡散用
ＰＮ系列を含む信号であり、それぞれ、３指レーク受信
器のフィンガ１〜３のために用いられる。各逆拡散用Ｐ
Ｎ信号は、たとえば、PN-REF1 がシフトレジスタ３２
と、複素乗算器２５のＡ入力端子に入力されているよう
に、それぞれ、シフトレジスタと複素乗算器とに入力さ
れている。
同相成分（Ｉ）および直交成分（Ｑ）に対する逆拡散用
ＰＮ系列を含む信号であり、それぞれ、３指レーク受信
器のフィンガ１〜３のために用いられる。各逆拡散用Ｐ
Ｎ信号は、たとえば、PN-REF1 がシフトレジスタ３２
と、複素乗算器２５のＡ入力端子に入力されているよう
に、それぞれ、シフトレジスタと複素乗算器とに入力さ
れている。
【００１６】複素乗算器２５ないし２７のＢ入力端子に
は、ウォルシュコードＷ1 ないしＷ 3 が入力されてお
り、複素乗算器２５ないし２７の出力は、それぞれ、シ
フトレジスタ３３、３５、３７に入力されている。な
お、各逆拡散用ＰＮ信号PN-REF1〜PN-REF3 は、図示し
ていない外部装置によって生成され、ウォルシュコード
Ｗ 1 〜Ｗ3 も、他の外部装置によって、それぞれ、逆拡
散用ＰＮ信号PN-REF1 〜PN-REF3 に同期した形で生成さ
れる。
は、ウォルシュコードＷ1 ないしＷ 3 が入力されてお
り、複素乗算器２５ないし２７の出力は、それぞれ、シ
フトレジスタ３３、３５、３７に入力されている。な
お、各逆拡散用ＰＮ信号PN-REF1〜PN-REF3 は、図示し
ていない外部装置によって生成され、ウォルシュコード
Ｗ 1 〜Ｗ3 も、他の外部装置によって、それぞれ、逆拡
散用ＰＮ信号PN-REF1 〜PN-REF3 に同期した形で生成さ
れる。
【００１７】このようにシフトレジスタ３２、３４、３
６には、逆拡散用ＰＮ系列が入力され、シフトレジスタ
３３、３５、３７には、逆拡散用ＰＮ系列にウォルシュ
系列を乗じた系列が入力される。
６には、逆拡散用ＰＮ系列が入力され、シフトレジスタ
３３、３５、３７には、逆拡散用ＰＮ系列にウォルシュ
系列を乗じた系列が入力される。
【００１８】すなわち、シフトレジスタ３２、３４、３
６には、逆拡散用ＰＮパイロット信号系列が格納され、
シフトレジスタ３３、３５、３７には、それぞれ、逆拡
散用ＰＮ信号とウォルシュコードから算出された逆拡散
用データ系列が格納される。（ＩＳ９５システムの下り
接続路では、パイロット信号は、２15の長さの同相成分
および直交成分の系列からなり、データ信号は、ウォル
シュ系列を乗算され、続いて同じ同相成分（Ｉ）および
直交成分（Ｑ）のＰＮ系列によって逆拡散されたデータ
で構成されている。）
６には、逆拡散用ＰＮパイロット信号系列が格納され、
シフトレジスタ３３、３５、３７には、それぞれ、逆拡
散用ＰＮ信号とウォルシュコードから算出された逆拡散
用データ系列が格納される。（ＩＳ９５システムの下り
接続路では、パイロット信号は、２15の長さの同相成分
および直交成分の系列からなり、データ信号は、ウォル
シュ系列を乗算され、続いて同じ同相成分（Ｉ）および
直交成分（Ｑ）のＰＮ系列によって逆拡散されたデータ
で構成されている。）
【００１９】１６段シフトレジスタであるシフトレジス
タ３１ないし３７の出力は、いずれも、マルチプレクサ
バンク２４のデータ入力端子に入力されており、マルチ
プレクサバンク２４に所定の選択信号を供給することよ
って、各シフトレジスタのｉ番目の出力が、ラッチ２３
のｉ番目の２ビットレジスタのデータ入力端子に入力で
きるようになっている。
タ３１ないし３７の出力は、いずれも、マルチプレクサ
バンク２４のデータ入力端子に入力されており、マルチ
プレクサバンク２４に所定の選択信号を供給することよ
って、各シフトレジスタのｉ番目の出力が、ラッチ２３
のｉ番目の２ビットレジスタのデータ入力端子に入力で
きるようになっている。
【００２０】相関器２２のＡｉ（ｉ＝１〜１６）入力端
子には、受信ベースバンド信号(BB-SGNL) が入力される
シフトレジスタ２１の４ｉ−３段目の出力が入力されて
おり、Ｂｉ入力端子には、ラッチ２３のｉ段目の出力
（すなわち、マルチプレクサバンク２４によって選択さ
れたシフトレジスタの出力）が入力されている。
子には、受信ベースバンド信号(BB-SGNL) が入力される
シフトレジスタ２１の４ｉ−３段目の出力が入力されて
おり、Ｂｉ入力端子には、ラッチ２３のｉ段目の出力
（すなわち、マルチプレクサバンク２４によって選択さ
れたシフトレジスタの出力）が入力されている。
【００２１】既に説明したように、受信ベースバンド信
号は、４倍オーバサンプリングされているため、６４段
のシフトレジスタ２１には、チップごとに４サンプルを
伴った１６個のベースバンドビット（すなわち、チッ
プ）が格納される。他のシフトレジスタ３１ないし３７
は、いずれも１６段の長さを有しており、また、シフト
レジスタ２１が動作するクロック速度の１／４の速度で
クロック動作している。このため、シフトレジスタ３１
ないし３７もまた、１６チップ長の系列を格納すること
ができ、相関器２２からは１６チップにわたる相関結果
が出力されることになる。
号は、４倍オーバサンプリングされているため、６４段
のシフトレジスタ２１には、チップごとに４サンプルを
伴った１６個のベースバンドビット（すなわち、チッ
プ）が格納される。他のシフトレジスタ３１ないし３７
は、いずれも１６段の長さを有しており、また、シフト
レジスタ２１が動作するクロック速度の１／４の速度で
クロック動作している。このため、シフトレジスタ３１
ないし３７もまた、１６チップ長の系列を格納すること
ができ、相関器２２からは１６チップにわたる相関結果
が出力されることになる。
【００２２】初期システム同期捕捉の間は、サーチャー
の相関だけが実行されねばならない。このことは、シフ
トレジスタ３１の出力がラッチ２３を介して相関器２２
に入力されるように、マルチプレクサバンク２４を制御
することにより実現される。この場合には、外部装置に
よって、被要求位相オフセットを伴って生成され、シフ
トレジスタ３１にクロック入力された逆拡散用ＰＮ系列
PN-REF0 が、所定のタイミングで、ラッチ２３に格納さ
れる。そして、クロックイネーブル信号が、１６チップ
期間、すなわち、システムクロックの６４周期にわたっ
てローレベルに保持されることにより、相関器２２か
ら、同相成分（Ｉ）と直交成分（Ｑ）の６４対の相関結
果が、ＩOUT 、ＱOUT として出力されることになる。
の相関だけが実行されねばならない。このことは、シフ
トレジスタ３１の出力がラッチ２３を介して相関器２２
に入力されるように、マルチプレクサバンク２４を制御
することにより実現される。この場合には、外部装置に
よって、被要求位相オフセットを伴って生成され、シフ
トレジスタ３１にクロック入力された逆拡散用ＰＮ系列
PN-REF0 が、所定のタイミングで、ラッチ２３に格納さ
れる。そして、クロックイネーブル信号が、１６チップ
期間、すなわち、システムクロックの６４周期にわたっ
てローレベルに保持されることにより、相関器２２か
ら、同相成分（Ｉ）と直交成分（Ｑ）の６４対の相関結
果が、ＩOUT 、ＱOUT として出力されることになる。
【００２３】これらの６４対の相関結果は、１／４チッ
プずつ位相を変化させたときの、受信ベースバンド信号
と逆拡散用ＰＮ系列との相関結果になり、その１６チッ
プ積分をもって１６チップ窓にわたり、１／４チップ精
度で、強度の相関点を探し出せることになる。そして、
外部装置によって、複数の窓における相関結果を復号さ
せれば、所望の長さ（１６Ｋ；Ｋは整数）にわたる積分
が可能になる。
プずつ位相を変化させたときの、受信ベースバンド信号
と逆拡散用ＰＮ系列との相関結果になり、その１６チッ
プ積分をもって１６チップ窓にわたり、１／４チップ精
度で、強度の相関点を探し出せることになる。そして、
外部装置によって、複数の窓における相関結果を復号さ
せれば、所望の長さ（１６Ｋ；Ｋは整数）にわたる積分
が可能になる。
【００２４】定常状態にあっては、レーク相関は、サー
チャーによる相関処理と併せ時分割式に行われる。レー
ク相関では、パイロット信号とデータ信号の両方で相関
が取られる。
チャーによる相関処理と併せ時分割式に行われる。レー
ク相関では、パイロット信号とデータ信号の両方で相関
が取られる。
【００２５】たとえば、フィンガ１に関する相関処理は
以下のようにして行われる。
以下のようにして行われる。
【００２６】復調処理に用いようとしている、受信され
たマルチパス信号の１つに対する位相オフセットをもっ
た逆拡散用ＰＮ信号PN-REF1 が、外部装置（図１には示
していない装置）によって生成され、他の外部装置によ
って、逆拡散用ＰＮ信号PN-REF1 に同期した形で、ウォ
ルシュ系列Ｗ1 が生成される。
たマルチパス信号の１つに対する位相オフセットをもっ
た逆拡散用ＰＮ信号PN-REF1 が、外部装置（図１には示
していない装置）によって生成され、他の外部装置によ
って、逆拡散用ＰＮ信号PN-REF1 に同期した形で、ウォ
ルシュ系列Ｗ1 が生成される。
【００２７】そして、逆拡散用ＰＮ信号PN-REF1 は、シ
フトレジスタ３２に入力され、ウォルシュ系列Ｗ1 と逆
拡散用ＰＮ信号PN-REF1 が乗算されることによって生成
されたデータ逆拡散信号が、シフトレジスタ３３に入力
される。
フトレジスタ３２に入力され、ウォルシュ系列Ｗ1 と逆
拡散用ＰＮ信号PN-REF1 が乗算されることによって生成
されたデータ逆拡散信号が、シフトレジスタ３３に入力
される。
【００２８】マルチプレクサバンク２４は、選択信号に
よって、シフトレジスタ３２の出力をラッチ２３の入力
端子に供給するよう、初期設定されており、クロックイ
ネーブル信号がシステムクロックの１クロック期間にわ
たってハイレベルに設定され、逆拡散用ＰＮ系列PN-REF
1 の１６チップがラッチ２３に格納される。そして、相
関器２２によって、ラッチ２３の出力とシフトレジスタ
２１の出力との間の相関がとられ、１６チップにわたり
積分されたマルチパスパイロット信号の相関結果が出力
される。
よって、シフトレジスタ３２の出力をラッチ２３の入力
端子に供給するよう、初期設定されており、クロックイ
ネーブル信号がシステムクロックの１クロック期間にわ
たってハイレベルに設定され、逆拡散用ＰＮ系列PN-REF
1 の１６チップがラッチ２３に格納される。そして、相
関器２２によって、ラッチ２３の出力とシフトレジスタ
２１の出力との間の相関がとられ、１６チップにわたり
積分されたマルチパスパイロット信号の相関結果が出力
される。
【００２９】その後、選択信号は、シフトレジスタ３３
の出力をラッチ２３に供給させるものに変わり、ウォル
シュ系列Ｗ1 と逆拡散用ＰＮ信号PN-REF1 が乗算される
ことによって生成された１６チップが、ラッチ２３内に
格納される。そして、相関器２２によって、ラッチ２３
の出力とシフトレジスタ２１の出力との間の相関がとら
れ、１６チップにわたり積分されたマルチパスデータ信
号の相関結果が出力される。
の出力をラッチ２３に供給させるものに変わり、ウォル
シュ系列Ｗ1 と逆拡散用ＰＮ信号PN-REF1 が乗算される
ことによって生成された１６チップが、ラッチ２３内に
格納される。そして、相関器２２によって、ラッチ２３
の出力とシフトレジスタ２１の出力との間の相関がとら
れ、１６チップにわたり積分されたマルチパスデータ信
号の相関結果が出力される。
【００３０】フィンガ１に対する上記処理は、システム
クロックの６４クロック周期ごとに、４回行われ、それ
らの処理で得られたパイロット信号とデータ信号との相
関結果に対する同相成分（Ｉ）と直交成分（Ｑ）出力の
値を積算することにより、６４チップにわたる相関が実
行される。（６４チップは、ＩＳ９５システム内の１デ
ータシンボルである。）
クロックの６４クロック周期ごとに、４回行われ、それ
らの処理で得られたパイロット信号とデータ信号との相
関結果に対する同相成分（Ｉ）と直交成分（Ｑ）出力の
値を積算することにより、６４チップにわたる相関が実
行される。（６４チップは、ＩＳ９５システム内の１デ
ータシンボルである。）
【００３１】フィンガ２とフィンガ３に対する相関処理
は、フィンガ１に対するものと同じであり、時分割的に
行われる。たとえば、フィンガ２の１６チップ相関は、
フィンガ１の１６チップ相関の完了後、直ちに実行可能
であり、フィンガ３の１６チップ相関をそれに続けて実
行させることができる。そして、各フィンガに対する相
関処理が実行されていないときに、サーチャーの相関処
理を行うようにする。
は、フィンガ１に対するものと同じであり、時分割的に
行われる。たとえば、フィンガ２の１６チップ相関は、
フィンガ１の１６チップ相関の完了後、直ちに実行可能
であり、フィンガ３の１６チップ相関をそれに続けて実
行させることができる。そして、各フィンガに対する相
関処理が実行されていないときに、サーチャーの相関処
理を行うようにする。
【００３２】すなわち、定常状態においては、ラッチ２
３から、図２に示したような手順で、各シフトレジスタ
の内容が出力されるようにする。なお、この図では、ラ
ッチ２３内に記憶されるデータを、“ＳＲ３１”“ＳＲ
３２”といったように、図１において各シフトレジスタ
に付けた符号を用いて表わしている。
３から、図２に示したような手順で、各シフトレジスタ
の内容が出力されるようにする。なお、この図では、ラ
ッチ２３内に記憶されるデータを、“ＳＲ３１”“ＳＲ
３２”といったように、図１において各シフトレジスタ
に付けた符号を用いて表わしている。
【００３３】図から明らかなように、選択の周期は、１
６チップである。このことは、レークフィンガのデータ
復調に必要である。なぜならば、ビット誤り率の退縮防
止のためバースト状にはデータが送信されないレーク受
信器内では、相関を連続的に取らねばならないからであ
る。各相関が１６チップの相関結果を生み出すため、相
関は、１６チップごとに発生する。
６チップである。このことは、レークフィンガのデータ
復調に必要である。なぜならば、ビット誤り率の退縮防
止のためバースト状にはデータが送信されないレーク受
信器内では、相関を連続的に取らねばならないからであ
る。各相関が１６チップの相関結果を生み出すため、相
関は、１６チップごとに発生する。
【００３４】また、シフトレジスタの内容は、１チップ
期間にわたって、ラッチ内に格納されることになり、こ
の間は、ラッチの出力は変化しない。しかしながら、シ
フトレジスタ２１の出力は、受信ベースバンド信号が、
４倍オーバサンプリングされているため、４回変化する
ことになる。それ故、４個の相関値が、相関器から出力
されることになる。これら４個の出力のうち正規のもの
は、シフトレジスタ３２に対応するマルチパスクロック
点付近の１／４チップ決定探査からの情報を用いること
で、抽出される。このような処理は、シフトレジスタ３
３〜３８の内容に対して繰り返される。
期間にわたって、ラッチ内に格納されることになり、こ
の間は、ラッチの出力は変化しない。しかしながら、シ
フトレジスタ２１の出力は、受信ベースバンド信号が、
４倍オーバサンプリングされているため、４回変化する
ことになる。それ故、４個の相関値が、相関器から出力
されることになる。これら４個の出力のうち正規のもの
は、シフトレジスタ３２に対応するマルチパスクロック
点付近の１／４チップ決定探査からの情報を用いること
で、抽出される。このような処理は、シフトレジスタ３
３〜３８の内容に対して繰り返される。
【００３５】ラッチに格納されているデータが、シフト
レジスタ３１の内容である場合、その出力は、１０チッ
プ期間にわたってラッチされる。従って、シフトレジス
タ２１の出力との相関結果には、１／４チップ精度の１
０チップ窓にわたる時分割１６チップ相関信号が含まれ
ることになる。
レジスタ３１の内容である場合、その出力は、１０チッ
プ期間にわたってラッチされる。従って、シフトレジス
タ２１の出力との相関結果には、１／４チップ精度の１
０チップ窓にわたる時分割１６チップ相関信号が含まれ
ることになる。
【００３６】このように、実施例の受信装置では、レー
ク受信器の相関器部分がサーチャの相関ブロックに統合
されており、ハードウェアの大きさが縮小されている。
ク受信器の相関器部分がサーチャの相関ブロックに統合
されており、ハードウェアの大きさが縮小されている。
【００３７】実施例の構成は、さまざなな変形が可能で
ある。たとえば、各フィンガが、サーチャーが１６チッ
プ窓にわたって相関をとるのに用いたのと同様の方法
で、マルチパスの中心付近に半チップ分だけ加算又は減
算された相関窓にわたって逆拡散用パイロット信号系列
との相関をとるようにすれば、いわゆる、遅延ロックル
ープパイロット信号を用いるようにすることもできる。
これらの結果は、時分割出力から導き出すことができ、
レークフィンガをして遅延ロックの実行を可能にする。
ある。たとえば、各フィンガが、サーチャーが１６チッ
プ窓にわたって相関をとるのに用いたのと同様の方法
で、マルチパスの中心付近に半チップ分だけ加算又は減
算された相関窓にわたって逆拡散用パイロット信号系列
との相関をとるようにすれば、いわゆる、遅延ロックル
ープパイロット信号を用いるようにすることもできる。
これらの結果は、時分割出力から導き出すことができ、
レークフィンガをして遅延ロックの実行を可能にする。
【００３８】なお、遅延ロックループの相関値に±半チ
ップの遅延ロックループ操作が要求される場合は、シフ
トレジスタ３２、３４、３６は、相関出力の同相成分
（Ｉ）直交成分（Ｑ）が、各シフトレジスタ３２、３
４、３６に対する±半チップ点及び正確なロック点を含
む窓にわたるよう、ラッチ２３内にラッチされる出力を
持たねばならない。そうすれば、窓からの各所望の相関
結果が、３個のシフトレジスタのそれぞれに対し、得ら
れることになる。
ップの遅延ロックループ操作が要求される場合は、シフ
トレジスタ３２、３４、３６は、相関出力の同相成分
（Ｉ）直交成分（Ｑ）が、各シフトレジスタ３２、３
４、３６に対する±半チップ点及び正確なロック点を含
む窓にわたるよう、ラッチ２３内にラッチされる出力を
持たねばならない。そうすれば、窓からの各所望の相関
結果が、３個のシフトレジスタのそれぞれに対し、得ら
れることになる。
【００３９】また、各部を正確なタイミングで動作させ
なければならないことは当然であるが、必要である場合
には、たとえば、各複素乗算器の出力を、１チップ程度
遅延させるといった機構を導入しても良い。
なければならないことは当然であるが、必要である場合
には、たとえば、各複素乗算器の出力を、１チップ程度
遅延させるといった機構を導入しても良い。
【００４０】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、レーク受信器の相関器部分がサーチャの相関ブ
ロックに統合されているので、ハードウェアの大きさが
縮小された受信装置を得ることができる。
よれば、レーク受信器の相関器部分がサーチャの相関ブ
ロックに統合されているので、ハードウェアの大きさが
縮小された受信装置を得ることができる。
【図１】本発明の一実施例による受信装置の相関器部分
の構成を示したブロック図である。
の構成を示したブロック図である。
【図２】実施例の受信装置が定常状態にあるときに、ラ
ッチに格納されるデータの内容の時間変化を模式的に示
した説明図である。
ッチに格納されるデータの内容の時間変化を模式的に示
した説明図である。
２１ ６４段のシフトレジスタ ２２ １６段相関器 ２３ ラッチ ２４ マルチプレクサバンク ２５〜２７ 複素乗算器 ３１〜３７ １６段のシフトレジスタ
Claims (4)
- 【請求項１】 受信ベースバンド信号を所定チップ数に
わたり格納する受信信号用シフトレジスタと、 前記所定チップ数のデータを格納できるラッチと、 探査に用いる探査用逆拡散用ＰＮ系列を所定チップ数に
わたり格納する探査用シフトレジスタと、 前記探査用逆拡散ＰＮ系列と位相独立のレークフィンガ
用逆拡散用ＰＮ系列を所定チップ数にわたり格納する複
数のレークフィンガ用シフトレジスタと、 前記受信信号用シフトレジスタに格納された所定チップ
数のデータと、前記ラッチ内に格納されたデータ間の相
関結果を出力する相関手段と、 前記探査用シフトレジスタあるいは前記複数のレークフ
ィンガ用シフトレジスタのうちいずれか１つのシフトレ
ジスタの内容を前記ラッチに供給する選択供給手段とを
具備することを特徴とする受信装置。 - 【請求項２】 受信ベースバンド信号を所定チップ数に
わたり格納する受信信号用シフトレジスタと、 前記所定チップ数のデータを格納できるラッチと、 探査に用いる探査用逆拡散用ＰＮ系列を所定チップ数に
わたり格納する探査用シフトレジスタと、 前記探査用逆拡散ＰＮ系列と位相独立のレークフィンガ
用逆拡散用ＰＮ系列を所定チップ数にわたり格納する複
数のレークフィンガ用シフトレジスタと、 これら複数のレークフィンガ用シフトレジスタに格納さ
れるデータにそれぞれウォルシュ系列の１つを乗算した
結果が記憶される複数の乗算結果シフトレジスタと、 前記受信信号用シフトレジスタに格納された所定チップ
数のデータと前記ラッチ内に格納されたデータ間の相関
結果を出力する相関手段と、 前記探査用シフトレジスタあるいは前記複数のレークフ
ィンガ用シフトレジスタ前記複数の乗算結果シフトレジ
スタのうちいずれか１つのシフトレジスタの内容を前記
ラッチに供給する選択供給手段とを具備することを特徴
とする受信装置。 - 【請求項３】 前記受信信号用シフトレジスタが、Ｌ倍
オーバサンプリングされた受信ベースバンド信号を所定
チップ分格納できるものであり、前記相関手段が、受信
信号用シフトレジスタのＬ個ごとのデータを相関算出の
ために用いるものであることを特徴とする請求項１また
は請求項２記載の受信装置。 - 【請求項４】 前記受信信号用シフトレジスタが、６４
段の８ビットシフトレジスタであり、他のシフトレジス
タが１６段の２ビットレジスタであり、Ｌが４であるこ
とを特徴とする請求項３記載の受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3321295A JP2682493B2 (ja) | 1995-02-22 | 1995-02-22 | 受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3321295A JP2682493B2 (ja) | 1995-02-22 | 1995-02-22 | 受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08228170A JPH08228170A (ja) | 1996-09-03 |
| JP2682493B2 true JP2682493B2 (ja) | 1997-11-26 |
Family
ID=12380148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3321295A Expired - Fee Related JP2682493B2 (ja) | 1995-02-22 | 1995-02-22 | 受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2682493B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11340949A (ja) * | 1998-05-21 | 1999-12-10 | Matsushita Electric Ind Co Ltd | Ｃｄｍａ通信装置及びｃｄｍａ通信方法 |
| JP3292161B2 (ja) | 1998-12-24 | 2002-06-17 | 日本電気株式会社 | Ｃｄｍａ方式における受信装置 |
| FI114887B (fi) * | 1999-10-13 | 2005-01-14 | U Nav Microelectronics Corp | Hajaspektrivastaanottimen signaalinhakujärjestelmä |
| FI119011B (fi) * | 1999-10-13 | 2008-06-13 | U Nav Microelectronics Corp | Sovitettu suodatin ja hajaspektrivastaanotin |
| JP2001196971A (ja) * | 2000-01-11 | 2001-07-19 | Matsushita Electric Ind Co Ltd | スペクトル拡散受信機 |
| EP1207657B1 (en) * | 2000-11-20 | 2007-10-31 | Lucent Technologies Inc. | Detection method and apparatus for phase-modulated CCK symbols with a correlator-bank |
| JP4592188B2 (ja) * | 2001-01-11 | 2010-12-01 | 株式会社東芝 | 移動通信端末とそのベースバンド信号処理モジュール |
| KR100455134B1 (ko) * | 2001-12-05 | 2004-11-06 | 엘지전자 주식회사 | 이동통신 단말기의 고속 탐색기 |
| AU2003298748A1 (en) | 2002-11-27 | 2004-06-23 | U-Nav Microelectronics Corporation | System and method of utilizing positioning receiver hardware for network-based transceiver applications |
-
1995
- 1995-02-22 JP JP3321295A patent/JP2682493B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08228170A (ja) | 1996-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1082819B1 (en) | Combining sub-chip resolution samples in fingers of a spread-spectrum rake receiver | |
| US6363108B1 (en) | Programmable matched filter searcher | |
| US5715276A (en) | Symbol-matched filter having a low silicon and power requirement | |
| KR100450789B1 (ko) | 유사 잡음 코드 획득 장치 및 이를 구비한 직접 시퀀스 코드분할 다중 접속 수신기 | |
| KR20000029073A (ko) | 시디엠에이 복조기에서의 다중 정합 필터 의사 노이즈벡터 발생 방법 및 장치 | |
| KR20050053720A (ko) | 파이프라인화된 벡터 처리를 사용하여 직접 시퀀스스펙트럼 확산 신호를 검출하기 위한 시스템 및 방법 | |
| JP2682493B2 (ja) | 受信装置 | |
| EP1386413B1 (en) | Method and apparatus for chip-rate processing in a cdma system | |
| US6487193B1 (en) | Path searched device and CDMA receiver with the same | |
| JP3296341B2 (ja) | 相関器 | |
| KR101157108B1 (ko) | 메모리 아키텍처를 사용하여 1차 셀을 검색하기 위한 상관기 | |
| KR100380770B1 (ko) | 확산 스펙트럼 수신기 | |
| KR100441733B1 (ko) | 확산 스펙트럼 수신기용 경로 탐색기 | |
| JP2000278183A (ja) | Ｃｄｍａシステムの複合形整合余波機およびその初期同期獲得方法 | |
| JP2000209124A (ja) | スペクトラム拡散通信用相関回路 | |
| KR100313924B1 (ko) | 이동통신 시스템의 신호 검색 장치 및 방법 | |
| US6400757B1 (en) | Symbol-matched filter having a low silicon and power management | |
| KR20010028099A (ko) | 코드 분할 다중 접속방식을 이용한 수신기에서의 동기 추적장치 및 그 방법 | |
| EP1117189A2 (en) | Method and apparatus for despreading CDMA signals | |
| KR100810346B1 (ko) | 이동통신 단말기의 256-탭 정합필터링 장치 및 방법 | |
| JP2000196499A (ja) | スペクトラム拡散通信用相関回路 | |
| JPH1198116A (ja) | Ｃｄｍａ通信システム用受信装置 | |
| KR20000052222A (ko) | 신호 복조 장치 | |
| JPS6412140B2 (ja) | ||
| JP2002033681A (ja) | ディジタル相関器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |