JP2843690B2 - Waveform equalization circuit - Google Patents

Waveform equalization circuit

Info

Publication number
JP2843690B2
JP2843690B2 JP3123002A JP12300291A JP2843690B2 JP 2843690 B2 JP2843690 B2 JP 2843690B2 JP 3123002 A JP3123002 A JP 3123002A JP 12300291 A JP12300291 A JP 12300291A JP 2843690 B2 JP2843690 B2 JP 2843690B2
Authority
JP
Japan
Prior art keywords
waveform
signal
circuit
tap coefficient
difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3123002A
Other languages
Japanese (ja)
Other versions
JPH04227378A (en
Inventor
博 関矢
俊之 栗田
敏則 村田
直 鈴木
勝巳 菱山
守慶 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Image Information Systems Inc
Hitachi Ltd
Original Assignee
Hitachi Image Information Systems Inc
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Image Information Systems Inc, Hitachi Ltd filed Critical Hitachi Image Information Systems Inc
Priority to JP3123002A priority Critical patent/JP2843690B2/en
Publication of JPH04227378A publication Critical patent/JPH04227378A/en
Application granted granted Critical
Publication of JP2843690B2 publication Critical patent/JP2843690B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、映像信号を入力され、
該映像信号の主信号近傍に発生した近接ゴーストを信号
歪みとして除去して出力する波形等化回路に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention
The present invention relates to a waveform equalizing circuit that removes a proximity ghost generated near a main signal of a video signal as signal distortion and outputs the signal.

【0002】[0002]

【従来の技術】従来の波形等化回路について説明する。
波形等化回路は,映像信号の垂直同期信号や垂直帰線期
間に挿入されたゴースト除去用基準信号( Ghost Cance
l Reference 信号:以下、GCR信号と略する。)を用
いて、伝送路などで生じた歪や近接ゴーストを検出し、
これを補償するフィルタの特性を受信機側で求め、その
フィルタに映像信号を通すことで波形歪(近接ゴースト
を含む)などを除去しようとするものである。
2. Description of the Related Art A conventional waveform equalizing circuit will be described.
The waveform equalization circuit includes a vertical synchronizing signal of a video signal and a ghost removal reference signal (Ghost Cance Cance) inserted in a vertical blanking period.
l Reference signal: Hereinafter, abbreviated as GCR signal. ) To detect distortions and proximity ghosts caused by transmission lines, etc.
The characteristic of a filter for compensating for this is obtained on the receiver side, and an image signal is passed through the filter to remove waveform distortion (including proximity ghost) and the like.

【0003】この従来の波形等化回路のブロック図を図
15に示す。図15において、51は映像信号入力端
子、52はA/D変換器、59はトランスバーサルフィ
ルタ、56はD/A変換器、57は映像信号出力端子、
62は差分回路、60は雑音除去回路、61は波形メモ
リ、66はタップ係数発生回路、67はタップ係数メモ
リである。
FIG. 15 shows a block diagram of this conventional waveform equalizing circuit. 15, 51 is a video signal input terminal, 52 is an A / D converter, 59 is a transversal filter, 56 is a D / A converter, 57 is a video signal output terminal,
62 is a difference circuit, 60 is a noise removal circuit, 61 is a waveform memory, 66 is a tap coefficient generation circuit, and 67 is a tap coefficient memory.

【0004】まず、全体の動作について説明する。映像
入力端子51より入力された信号はA/D変換器52に
よりディジタル信号に変換され、トランスバーサルフィ
ルタ59を通り、雑音除去回路60に入力される。ここ
で映像信号に挿入されているGCR信号は雑音を除去さ
れ、波形メモリ61に記憶される。また、詳しくは後述
するが、GCR信号は8フィールドシーケンスという形
式で、つまり8フィールドに及ぶシーケンス信号として
映像信号に挿入されている。
First, the overall operation will be described. The signal input from the video input terminal 51 is converted into a digital signal by the A / D converter 52, passes through the transversal filter 59, and is input to the noise removal circuit 60. Here, the GCR signal inserted into the video signal is noise-removed and stored in the waveform memory 61. As will be described in detail later, the GCR signal is inserted into the video signal in the form of an eight-field sequence, that is, a sequence signal covering eight fields.

【0005】つぎに波形メモリ61に記憶された信号
は、差分回路62によって差分信号(GCR信号はステ
ップ波形であるため、1サンプルの差分をとることによ
ってパルス波形となる。従って差分信号はパルス波形で
ある。)と成り、タップ係数発生回路66に入力され
る。タップ係数発生回路66では、差分信号と内部に予
め持っている基準波形とを比較して、誤差(歪み)を検
出し、入力信号の歪を除去するようにトランスバーサル
フィルタ59のタップ係数を計算し、タップ係数メモリ
67に記憶する。タップ係数はトランスバーサルフィル
タ59に出力され、トランスバーサルフィルタ59に書
き込まれる。
Next, the signal stored in the waveform memory 61 is converted into a pulse signal by obtaining a difference signal (the GCR signal has a step waveform, so that a difference of one sample is obtained. Therefore, the difference signal is a pulse waveform). Is input to the tap coefficient generation circuit 66. The tap coefficient generation circuit 66 compares the difference signal with a reference waveform stored in advance, detects an error (distortion), and calculates a tap coefficient of the transversal filter 59 so as to remove the distortion of the input signal. Then, it is stored in the tap coefficient memory 67. The tap coefficients are output to the transversal filter 59 and written to the transversal filter 59.

【0006】ここで、トランスバーサルフィルタ59の
特性を入力信号の歪を除去するような特性にするための
タップ係数制御アルゴリズムについて説明する。このア
ルゴリズムとして、Zero Forcing法(以
下、ZF法と略する)、Mean Square Err
or法(MSE法)などが一般に知られているが、ここ
ではZF法について説明する。
Here, a description will be given of a tap coefficient control algorithm for changing the characteristics of the transversal filter 59 so as to remove the distortion of the input signal. As this algorithm, Zero Forcing method (hereinafter abbreviated as ZF method), Mean Square Err
Although the or method (MSE method) and the like are generally known, the ZF method will be described here.

【0007】今、トランスバーサルフィルタ内の複数タ
ップの中のnタップ目のタップ係数をCnとした時、ト
ランスバーサルフィルタの入力Xnに対する出力Yn
は、 Yn=ΣCi・Xi … (1) で表される。また、予め保持する基準信号をRnとすれ
ば、出力信号と基準信号との間の誤差(歪み)Enは、 En=Yn−Rn … (2) となる。タップ係数修正動作の処理回数m回目のタップ
係数Cn(m)から(m+1)回目のタップ係数Cn
(m+1)は、 Cn(m+1)=Cn(m)−α・En(m) … (3) により求められる。(αは修正係数、α<1) このよ
うに順次処理を行って修正動作を繰り返すことでタップ
係数は最適値に収束する。(参考:適応形ZF法による
ゴーストキャンセラ 高口他 1989年テレビジョン学
会全国大会講演予行集 p247−)
Now, when the tap coefficient of the n-th tap among a plurality of taps in the transversal filter is Cn, the output Yn with respect to the input Xn of the transversal filter is obtained.
Is represented by Yn = ΣCi · Xi (1) If the reference signal held in advance is Rn, the error (distortion) En between the output signal and the reference signal becomes En = Yn-Rn (2). From the m-th tap coefficient Cn (m) to the (m + 1) -th tap coefficient Cn in the tap coefficient correction operation
(M + 1) is obtained by Cn (m + 1) = Cn (m) −α · En (m) (3) (Α is a correction coefficient, α <1) The tap coefficient converges to the optimum value by performing the processing sequentially and repeating the correction operation as described above. (Reference: Ghost canceller by adaptive ZF method Takaguchi et al. 1989 National Convention of the Institute of Television Engineers of Japan, p247-)

【0008】このように通常、タップ係数は一度の計算
(修正動作)では決定されず、数回の計算を繰り返すこ
とにより最終的なタップ係数が決定される。従って、一
回目のタップ係数計算のときはタップ係数が全て0であ
るから、トランスバーサルフィルタの出力は入力信号が
そのまま出力されて雑音除去回路60に入力され、波形
メモリ61に記憶される。
As described above, usually, the tap coefficient is not determined by one calculation (correction operation), but the final tap coefficient is determined by repeating the calculation several times. Therefore, since the tap coefficients are all 0 at the time of the first tap coefficient calculation, the output of the transversal filter is output as it is, input to the noise removal circuit 60, and stored in the waveform memory 61.

【0009】二回目のタップ係数の計算のときは、トラ
ンスバーサルフィルタの特性が一回目のタップ係数計算
により与えられたタップ係数に基づく特性となってお
り、トランスバーサルフィルタの出力は一回目の出力よ
りも歪みが軽減された信号となっている。この信号が雑
音除去回路60に入力され、波形メモリ61に記憶され
る。二回目のタップ係数の計算はこの信号を用いて行わ
れる。以下、同様にタップ係数が計算され最終的な特性
が得られる。
In the second tap coefficient calculation, the characteristics of the transversal filter are based on the tap coefficients given by the first tap coefficient calculation, and the output of the transversal filter is the first output coefficient. This is a signal with less distortion than that of the signal. This signal is input to the noise removal circuit 60 and stored in the waveform memory 61. The second tap coefficient calculation is performed using this signal. Thereafter, tap coefficients are calculated in the same manner to obtain final characteristics.

【0010】この最終的な特性のトランスバーサルフィ
ルタに入力された信号は、歪を除去された信号(近接ゴ
ーストを除去された信号)として出力され、D/A変換
器56によってアナログ信号に変換され、AGC(自動
利得制御回路)76を介して映像出力端子57より出力
される。
The signal input to the transversal filter having the final characteristics is output as a signal from which distortion has been removed (a signal from which a nearby ghost has been removed), and is converted into an analog signal by the D / A converter 56. , AGC (automatic gain control circuit) 76 and output from a video output terminal 57.

【0011】ここで、雑音除去回路60について説明す
る。雑音除去回路は同期加算を行なうことによりランダ
ムであるノイズを打ち消すことで雑音を低減する回路で
ある。雑音除去回路には巡回型雑音除去回路と非巡回型
雑音除去回路と呼ばれるものがある。
Here, the noise removing circuit 60 will be described. The noise elimination circuit is a circuit that reduces noise by canceling random noise by performing synchronous addition. The noise elimination circuit includes a so-called cyclic noise elimination circuit and a non-cyclic noise elimination circuit.

【0012】図16は巡回型雑音除去回路を示すブロッ
ク図である。同図において、15は入力端子、16,1
7は乗算回路、18は加算器、19は出力端子である。
この雑音除去回路は巡回型雑音除去回路と呼ばれるもの
であるが、入力端子15より入力された信号を乗算器1
6によってk倍(k<1)したものと、波形メモリ61
の出力を乗算器17によって(1−k)倍したものを加
算器18で加算し、波形メモリ61に記憶するというこ
とを繰り返す。これにより、ランダムに入力される雑音
を除去することができる。
FIG. 16 is a block diagram showing a cyclic noise elimination circuit. In the figure, 15 is an input terminal, 16 and 1
7 is a multiplication circuit, 18 is an adder, and 19 is an output terminal.
This noise elimination circuit is called a cyclic noise elimination circuit. The noise elimination circuit divides a signal input from an input terminal 15 by a multiplier 1.
6 and a waveform memory 61 (k <1).
Are multiplied by (1-k) by the multiplier 17 and added by the adder 18 and stored in the waveform memory 61. This makes it possible to remove noise that is randomly input.

【0013】以上述べたように、巡回型雑音除去回路
は、入力された信号を乗算器によってk倍(k<1)し
たものと、メモリに記憶された信号を乗算器によって
(1−k)倍したものを加算器で加算し、メモリに記憶
するということを繰り返すことにより、雑音を除去する
回路である。これに対し、非巡回型雑音除去回路は入力
された信号をn回加算し、最後にnで割ることにより雑
音を除去する回路である。どちらの回路においても加算
する回数が多いほど雑音除去の効果は大きくなる。しか
し、当然のことながら回数が多くなるほど時間がかか
る。
As described above, the recursive noise elimination circuit multiplies the input signal by k times (k <1) by the multiplier, and multiplies the signal stored in the memory by (1-k). This is a circuit that removes noise by repeating addition of the multiplied value by an adder and storage in a memory. On the other hand, the non-recursive noise elimination circuit is a circuit that adds an input signal n times and finally divides the signal by n to eliminate noise. The greater the number of additions in both circuits, the greater the effect of noise removal. However, as a matter of course, it takes time as the number of times increases.

【0014】このようにもともと、十分な雑音除去を行
なうには時間がかかるが、現在のGCR信号は以下に述
べる8フィールドシーケンス信号であるため、その雑音
除去についてはさらに時間がかかる。
As described above, it takes a long time to sufficiently remove noise. However, since the current GCR signal is an 8-field sequence signal described below, it takes more time to remove the noise.

【0015】次に、8フィールドシーケンスについて説
明する。8フィールドシーケンスは、大きな遅延時間の
歪み(遠距離ゴースト)があっても、その影響をうけず
に正しく歪みを検出することができるように考えられた
信号形式である。図17に8フィールドシーケンス形式
で表現されたGCR信号波形を示す。図示のように、8
フィールドを構成する中の1フィールドごとに、sin
(X)/Xバー信号とぺデスタルレベル信号が交互に挿
入され、さらに4フィールドごとにsin(X)/Xバ
ー信号とペデスタルレベル信号の順番が逆になっている
ことが理解されるであろう。この信号から前のラインの
信号や水平同期信号やカラーバースト信号の影響をなく
すには、カラーバースト信号の位相が1フレームごとに
反転していることなどを用いて、これらを除去してやる
必要がある。
Next, an 8-field sequence will be described. The eight-field sequence is a signal format designed to be able to correctly detect distortion without being affected by a large delay time distortion (distant ghost). FIG. 17 shows a GCR signal waveform expressed in an 8-field sequence format. As shown, 8
For each field in the field, sin
It can be understood that the (X) / X bar signal and the pedestal level signal are alternately inserted, and the order of the sin (X) / X bar signal and the pedestal level signal is reversed every four fields. Would. In order to eliminate the influence of the signal of the previous line, the horizontal synchronizing signal, and the color burst signal from this signal, it is necessary to remove them by using the fact that the phase of the color burst signal is inverted every frame. .

【0016】それには、第1フィールドと第3フィール
ドの和をとり、これと第2フィールドと第4フィールド
の和との差をとることで、また同様に第5、第6、第
7、第8フィールドを計算することで、前後の信号が相
殺されsin(X)/Xバー信号のみの信号が得られ
る。しかし、これを行なうには8フィールド分のメモリ
が必要で、またさらに記憶した信号が第何フィールドで
あるかを承知している必要があり、これを誤ると検出さ
れたGCR信号の位相が反転するなど問題が生じる。
This is accomplished by taking the sum of the first and third fields and taking the difference between this and the sum of the second and fourth fields, and similarly in the fifth, sixth, seventh and seventh fields. By calculating eight fields, the signals before and after are canceled, and a signal of only the sin (X) / X bar signal is obtained. However, this requires a memory for eight fields, and furthermore, it is necessary to know what field the stored signal is. If this is incorrect, the phase of the detected GCR signal is inverted. Problems arise.

【0017】各フィールドの信号をS1,S2,…,S
8とし、検出されるGCR信号をS(GCR)とする
と、 S(GCR)=((S1+S3)−(S2+S4)−(S5+S7)+( S6+S8))/4 … (4) で表わされる。よって、遠距離ゴーストがあっても、そ
の影響を受けない正しいGCR信号を1回得る為に、8
フィールドにわたるシーケンスを必要とする。そこで、
雑音除去回路にかかる時間を短縮するため、取り込んだ
GCR信号をメモリに記憶させて、これを用いるように
した技術が特開平1−284179号公報などに記載さ
れている。
.., S
8, and the detected GCR signal is S (GCR). S (GCR) = ((S1 + S3)-(S2 + S4)-(S5 + S7) + (S6 + S8)) / 4 (4) Therefore, even if there is a long-range ghost, in order to obtain a correct GCR signal once without being affected by the ghost, 8
Requires a sequence across fields. Therefore,
Japanese Patent Application Laid-Open No. 1-284179 discloses a technique in which a fetched GCR signal is stored in a memory and used in order to reduce the time required for the noise removal circuit.

【0018】図18は、タップ係数発生回路66の詳細
を示すブロック図である。同図において、20は入力端
子、21は基準波形メモリ、22,24は加算器、23
は乗算器、67はタップ係数メモリ、26は出力端子、
27は歪(誤差)検知回路である。基準波形メモリ21
には、あらかじめ歪のないGCR信号の差分をとった信
号波形が基準波形として記憶されている。
FIG. 18 is a block diagram showing details of the tap coefficient generation circuit 66. In the figure, 20 is an input terminal, 21 is a reference waveform memory, 22 and 24 are adders, 23
Is a multiplier, 67 is a tap coefficient memory, 26 is an output terminal,
27 is a distortion (error) detection circuit. Reference waveform memory 21
In advance, a signal waveform obtained by calculating the difference between GCR signals without distortion is stored as a reference waveform.

【0019】この基準波形メモリ21の出力信号と波形
メモリ12に記憶された信号とを加算器22によって差
をとることにより歪を検知する。検知された歪は乗算器
23でα倍(α<1)され加算器24を通ってタップ係
数メモリ67に記憶される。タップ係数メモリ67に記
憶された信号は出力端子26を通してトランスバーサル
フィルタに入力される。歪検知回路27は、歪がある程
度以下となった場合にタップ係数メモリ67を書換えな
いように制御する回路である。
The adder 22 takes the difference between the output signal of the reference waveform memory 21 and the signal stored in the waveform memory 12 to detect distortion. The detected distortion is multiplied by α (α <1) in the multiplier 23 and stored in the tap coefficient memory 67 through the adder 24. The signal stored in the tap coefficient memory 67 is input to the transversal filter through the output terminal 26. The distortion detection circuit 27 is a circuit that controls so that the tap coefficient memory 67 is not rewritten when the distortion becomes a certain level or less.

【0020】図19は、トランスバーサルフィルタ59
の詳細を示すブロック図である。同図において、28は
1クロック遅延回路、29は所与のタップ係数を乗算す
る乗算器、30は加算器、31は遅延回路、32は入力
端子、33は出力端子である。タップ係数メモリ67に
記憶されているタップ係数C1,C2,C3,…,Cn
はぞれぞれ対応した乗算器29に乗算の係数として与え
られ、入力端子32より入力された信号は1クロック遅
延回路28によって遅延した信号をぞれぞれC1,C
2,C3,…,Cn倍する。これらの信号を加算器30
で加算することで入力信号の歪を打ち消す信号を作り、
遅延回路31で遅延した信号と加算することで出力端子
33より歪の除去された信号が出力される。このような
従来回路例を記載した文献としては特開平1−1378
85号公報を挙げることができる。
FIG. 19 shows a transversal filter 59.
FIG. 4 is a block diagram showing the details of. In the figure, 28 is a one-clock delay circuit, 29 is a multiplier for multiplying a given tap coefficient, 30 is an adder, 31 is a delay circuit, 32 is an input terminal, and 33 is an output terminal. Tap coefficients C1, C2, C3,..., Cn stored in the tap coefficient memory 67.
Each of the signals is supplied to the corresponding multiplier 29 as a coefficient of multiplication, and the signal input from the input terminal 32 is the signal delayed by the one-clock delay circuit 28 as C1, C
2, C3,..., Cn times. These signals are added to adder 30
Create a signal that cancels the distortion of the input signal by adding
By adding the signal delayed by the delay circuit 31, a signal from which distortion has been removed is output from the output terminal 33. A document describing such a conventional circuit example is disclosed in JP-A-1-1378.
No. 85 can be mentioned.

【0021】[0021]

【発明が解決しようとする課題】波形メモリに記憶され
る入力信号のGCR信号に重畳しているノイズは、歪と
みなされてしまうので、入力信号は、雑音除去回路でノ
イズを除去して十分にS/N比を改善しておかなければ
ならない。ここで、S/N比を改善するためには雑音除
去回路での加算の回数を多くする必要がある。しかし、
GCR信号は垂直帰線期間に挿入されており、さらに8
フィールドシーケンス形式を採って挿入されているた
め、1回の加算に8フィールドかかってしまい、ノイズ
の除去されたGCR信号を得るためには数フィールドか
ら数十フィールドと時間がかかる。
The noise superimposed on the GCR signal of the input signal stored in the waveform memory is regarded as a distortion. The S / N ratio must be improved beforehand. Here, in order to improve the S / N ratio, it is necessary to increase the number of additions in the noise elimination circuit. But,
The GCR signal is inserted during the vertical retrace interval, and
Since it is inserted in a field sequence format, it takes eight fields for one addition, and it takes several to several tens of fields to obtain a GCR signal from which noise has been removed.

【0022】従来の回路では、波形メモリへのGCR信
号の取り込みはタップ係数の計算の度に行なっていた。
つまり、タップ係数を与えたトランスバーサルフィルタ
に信号を通し、出てきた信号に雑音除去回路を動作させ
て波形メモリにGCR信号を取り込んで、この信号を用
いてタップ係数を計算しているので、最終的なタップ係
数を得るためには、雑音除去回路を何度も動作させなく
てはならず大変時間がかかっていた。
In a conventional circuit, the GCR signal is taken into the waveform memory every time the tap coefficient is calculated.
That is, the signal is passed through the transversal filter to which the tap coefficient is given, the noise removal circuit is operated on the output signal, the GCR signal is fetched into the waveform memory, and the tap coefficient is calculated using this signal. In order to obtain the final tap coefficient, the noise elimination circuit had to be operated many times, which was very time-consuming.

【0023】そこで本発明の一つの目的は、トランスバ
ーサルフィルタのタップ係数が最適となるまでの時間を
短縮することのできる波形等化回路を提供することにあ
る。
An object of the present invention is to provide a waveform equalizing circuit capable of shortening the time until the tap coefficient of the transversal filter becomes optimal.

【0024】そこでメモリを用いて、記憶したGCR信
号を利用して雑音除去にかかる時間を短縮するようにし
て、この点を解決したとしても、タップ係数の修正動作
を繰り返し、その結果、残留誤差(残留歪み)が許容範
囲に入った時点で、タップ係数の修正動作を停止させる
ようにした場合、以下に述べるような問題があった。
Therefore, even if this point is solved by shortening the time required for noise removal using the stored GCR signal by using a memory, the tap coefficient correction operation is repeated, and as a result, the residual error is reduced. If the operation of correcting the tap coefficient is stopped when the (residual distortion) falls within the allowable range, the following problem arises.

【0025】まず、残留誤差の許容値を小さく設定する
と、一度残留誤差の許容値レベル以下に納まっても、入
力信号の変動などにより再度修正を行なうモードに移行
しやすく、画面が一旦初期の歪みのある画面に戻ってか
らタップ係数を修正しており、その画面の切り替りが気
になるという問題があった。
First, if the allowable value of the residual error is set to a small value, it is easy to shift to a mode in which correction is performed again due to a change in an input signal, even if the allowable value of the residual error is once less than the allowable value level. There is a problem that the tap coefficient is corrected after returning to the screen where there is, and switching of the screen is worrisome.

【0026】また、残留誤差の許容値レベルを大きく設
定すると、残留誤差が大きく、歪みがとりきれないとい
う問題があった。誤差が許容範囲ぎりぎりでは、やはり
残留誤差が大きく、また、すぐ修正するモードになりや
すいという問題があった。
Further, when the allowable value level of the residual error is set large, there is a problem that the residual error is large and the distortion cannot be completely removed. If the error is just outside the allowable range, there is still a problem that the residual error is large and the mode is likely to be corrected immediately.

【0027】また、GCR信号を一旦波形メモリにとり
込んだ後、それを取り出してトランスバーサルフィルタ
に入力するため、トランスバーサルフィルタの入力にビ
ット数の制限をうけてしまう。つまり、波形メモリでは
16ビット程度のビット精度を得ていたとしても、トラ
ンスバーサルフィルタの入力が8ビットでは歪みの検出
精度が低くなり、等化能力が低くなるという問題があっ
た。また、8フィールドシーケンス処理を行なうために
メモリが8フィールド分必要で回路規模が大きくなると
いう問題があった。
Further, since the GCR signal is once fetched into the waveform memory, then fetched and input to the transversal filter, the input of the transversal filter is limited in the number of bits. That is, even if the waveform memory obtains a bit precision of about 16 bits, when the input of the transversal filter is 8 bits, there is a problem that the distortion detection precision is reduced and the equalization capability is reduced. Further, there is a problem that a memory is required for eight fields in order to perform the eight-field sequence processing, and the circuit scale becomes large.

【0028】また、アナログ信号形式の入力映像信号を
ディジタル信号に変換して信号処理しているので、A/
D変換器でのサンプリングクロックの位相によっては、
取り込んだ波形メモリの信号の位相があらかじめ用意し
ている基準波形の位相と異なっている場合がある。する
と、例え歪みがなくてもこの位相差による誤差を歪みと
見なして等化するために画質を劣化させてしまうような
タップ係数の計算を行なう場合があるという問題があっ
た。
Further, since the input video signal in the analog signal format is converted into a digital signal for signal processing, A /
Depending on the phase of the sampling clock in the D converter,
In some cases, the phase of the acquired signal in the waveform memory is different from the phase of the reference waveform prepared in advance. Then, even if there is no distortion, there is a problem in that there is a case where an error due to the phase difference is regarded as distortion and equalization is performed, so that a tap coefficient which degrades image quality is calculated.

【0029】さらに、取り込んだ信号波形の差分信号を
用いて歪みの検出を行なうため、信号振幅が小さくな
り、歪みの検出感度が低くなってしまうという問題があ
った。また、一旦、タップ係数を得た後に歪みが大きく
なるなどにより、再度タップの修正が必要となったとき
に画面が初期の歪みの大きい映像となり、また大きく揺
れることがあった。
Further, since the distortion is detected by using the difference signal of the acquired signal waveform, there is a problem that the signal amplitude becomes small and the sensitivity of detecting the distortion becomes low. Further, once the tap coefficient is obtained, the distortion becomes large. For example, when the tap needs to be corrected again, the screen becomes an image with an initial large distortion, and sometimes shakes greatly.

【0030】以上により、本発明の別の目的は、トラン
スバーサルフィルタのタップ係数が最適となるまでの時
間を短縮し、かつ、歪みの最も少なくなるようなタップ
係数を発生させることのできる波形等化回路を提供する
ことにある。
As described above, another object of the present invention is to reduce the time required until the tap coefficients of the transversal filter become optimal and to generate a waveform or the like capable of generating tap coefficients that minimize distortion. To provide a conversion circuit.

【0031】また、他の目的は、8フィールドシーケン
ス処理をより少ないメモリで行なうことができ、所要の
回路規模を小さくすることのできる波形等化回路を提供
することにある。また、入力したGCR信号の位相と内
部の基準波形との位相をそろえ無用なタップ係数の発生
を抑えてタップを有効に用いることのできる波形等化回
路を提供することにある。さらに、歪みの検出感度を高
くして等化性能を向上することのできる波形等化回路を
提供することにある。
Another object of the present invention is to provide a waveform equalizing circuit capable of performing an 8-field sequence process with a smaller memory and reducing a required circuit scale. It is another object of the present invention to provide a waveform equalizing circuit capable of aligning the phase of an input GCR signal with the phase of an internal reference waveform, suppressing the generation of unnecessary tap coefficients, and effectively using taps. It is still another object of the present invention to provide a waveform equalization circuit capable of improving distortion detection sensitivity and improving equalization performance.

【0032】[0032]

【課題を解決するための手段】上記最初の目的を達成す
るために、トランスバーサルフィルタの入力信号をスイ
ッチで切り換え、一回目のタップ係数演算時の波形取り
込みのときにはA/D変換器の出力信号を入力するよう
にし、二回目以降のタップ係数演算時には波形取り込み
は行わず、一回目に取り込んだ波形メモリの出力信号を
入力するようにし、さらにトランスバーサルフィルタの
出力信号は波形メモリを介さずに直接タップ係数発生回
路に入力するようにした。
In order to achieve the first object, the input signal of the transversal filter is switched by a switch, and the output signal of the A / D converter is used at the time of capturing the waveform at the time of the first tap coefficient calculation. During the second and subsequent tap coefficient calculations, waveform acquisition is not performed, and the output signal of the first captured waveform memory is input.Furthermore, the output signal of the transversal filter is output without passing through the waveform memory. Direct input to the tap coefficient generator.

【0033】上記別の目的を達成するために、トランス
バーサルフィルタの入力信号を切り換えるようにし、さ
らにこれを切り換えるスイッチを制御する手段として、
タップの係数の修正が十分に収束するまでの回数、或い
は時間を用いるようにした。また、上記手段によってタ
ップ係数を得た後、丸めの影響を除くため、残留歪みの
有無に関わらず一定の回数または一定の時間修正を行な
うようにした。
In order to achieve the another object, the input signal of the transversal filter is switched, and further, as means for controlling a switch for switching the input signal,
The number of times or time until the correction of the tap coefficient sufficiently converges is used. Further, after the tap coefficient is obtained by the above-mentioned means, in order to eliminate the influence of rounding, a fixed number of times or a fixed time correction is performed regardless of the presence or absence of residual distortion.

【0034】また、GCR信号の有無を検出することで
8フィールドシーケンスの計算を単純化した。更に波形
メモリに記憶されている信号からサンプリングクロック
の位相を検出し、内部の基準波形の位相に合うようにク
ロック発生回路の出力を制御するようにした。
The calculation of the 8-field sequence is simplified by detecting the presence or absence of the GCR signal. Further, the phase of the sampling clock is detected from the signal stored in the waveform memory, and the output of the clock generation circuit is controlled to match the phase of the internal reference waveform.

【0035】またさらに、波形メモリに記憶されている
信号からサンプリングクロックの位相を検出し、この位
相にあった位相の基準波形を比較に用いるようにしたも
のである。さらに基準波形の位相の検出には歪みの影響
をうけにくいような、また、タップ係数の計算には歪み
の検出感度の高い特性となるような特性のフィルタを通
した信号を用いるようにした。
Further, the phase of the sampling clock is detected from the signal stored in the waveform memory, and a reference waveform having a phase corresponding to this phase is used for comparison. Further, a signal having a characteristic that makes it hard to be affected by distortion for the detection of the phase of the reference waveform and that has a characteristic of high distortion detection sensitivity is used for calculating the tap coefficient.

【0036】また、一旦タップ係数を得た後には、初期
の映像はみせないようにタップの係数を修正するように
した。さらにスイッチを切り替えるときに画面が揺れな
いようにトランスバーサルフィルタの遅延時間に等しい
遅延回路を設けた。
Further, once the tap coefficients are obtained, the tap coefficients are corrected so that the initial image is not shown. Further, a delay circuit equal to the delay time of the transversal filter is provided so that the screen does not fluctuate when the switch is switched.

【0037】[0037]

【作用】最初に波形メモリに記憶されたGCR信号は、
タップ係数としてゼロが書き込まれているトランスバー
サルフィルタを通っているため、雑音除去回路によって
S/N比の改善された入力信号と同じ信号である。した
がって、この信号をタップ係数の書き込まれたトランス
バーサルフィルタに入力すれば、従来の、入力信号がタ
ップ係数の書き込まれたトランスバーサルフィルタを通
り、雑音除去回路を通り、波形メモリに記憶された信号
と同等の信号が得られる。
The GCR signal initially stored in the waveform memory is
Since the signal passes through the transversal filter in which zero is written as the tap coefficient, it is the same signal as the input signal whose S / N ratio is improved by the noise removal circuit. Therefore, if this signal is input to the transversal filter in which the tap coefficient is written, the conventional input signal passes through the transversal filter in which the tap coefficient is written, passes through the noise removing circuit, and is stored in the waveform memory. The signal equivalent to is obtained.

【0038】よって、この信号を用いればノイズを考慮
しないでタップ係数の演算ができる。つまり、再度波形
メモリに入力して雑音を除去してから用いる必要が無
く、GCR信号の取り込みおよび雑音除去回路に要する
時間が短縮できる。さらに、タップ係数の演算を十分に
収束するまで行なうことで歪みが最も少なくなるような
タップ係数が得られる。
Therefore, if this signal is used, the tap coefficient can be calculated without considering noise. In other words, there is no need to use the signal after re-inputting it to the waveform memory to remove the noise, thereby reducing the time required for the GCR signal fetching and the noise removing circuit. Further, by performing the calculation of the tap coefficient until the convergence is sufficiently achieved, the tap coefficient which minimizes the distortion can be obtained.

【0039】さらに上記の方法でタップ係数を得た後に
歪みの大きさに関わらずタップの修正を行なうと、GC
R信号の歪み検出精度を高いまま修正できるため、感度
の低い低周波数歪みなどに対しても除去することができ
る。また、GCR信号の有無により各フィールド間の演
算を加減算の単純な計算にすることができ8フィールド
シーケンス処理に必要なメモリが少なく済むようにでき
る。
Further, after the tap coefficient is obtained by the above method and the tap is corrected irrespective of the magnitude of the distortion, GC
Since the distortion detection accuracy of the R signal can be corrected with high accuracy, low-frequency distortion with low sensitivity can be removed. In addition, the operation between each field can be made a simple calculation of addition and subtraction depending on the presence or absence of the GCR signal, and the memory required for the 8-field sequence processing can be reduced.

【0040】また、基準波形メモリに近い位相で入力信
号をサンプリングするため、より小さな歪みまで検出す
ることができ、等化後の信号の改善効果を上げることが
できる。さらにタップ係数演算を差分フィルタを変えて
行なうため信号振幅が大きくより感度の高い修正ができ
る。
Further, since the input signal is sampled at a phase close to that of the reference waveform memory, even smaller distortion can be detected, and the effect of improving the signal after equalization can be improved. Furthermore, since the tap coefficient calculation is performed by changing the difference filter, correction with a large signal amplitude and higher sensitivity can be performed.

【0041】また、一旦タップ係数を得た後のタップ係
数の修正は画面を切り替えずにできるため、初期の歪み
のある映像に切り変らずに済む。さらにトランスバーサ
ルフィルタの遅延時間と等しい遅延回路を設けることで
初期画面と歪みの除去された画面の切り変わり目で揺れ
は生じない。
Further, once the tap coefficients are obtained, the tap coefficients can be corrected without switching the screen, so that it is not necessary to switch to an image having an initial distortion. Further, by providing a delay circuit equal to the delay time of the transversal filter, no fluctuation occurs at the transition between the initial screen and the screen from which distortion has been removed.

【0042】[0042]

【実施例】本発明の一実施例について説明する。図1は
本発明の一実施例を示すブロック図である。同図におい
て、3は遅延回路、4,6,及び13はスイッチ、11
はGCR信号検出スイッチである。
An embodiment of the present invention will be described. FIG. 1 is a block diagram showing one embodiment of the present invention. In the figure, 3 is a delay circuit, 4, 6, and 13 are switches, 11
Is a GCR signal detection switch.

【0043】まず、動作について説明する。映像信号入
力端子1より入力される信号はスイッチ4を通り、トラ
ンスバーサルフィルタ5に入力される。トランスバーサ
ルフィルタ5の出力はスイッチ11を通して雑音除去回
路10に入力されて、波形メモリ12に記憶される。ス
イッチ11は、映像信号の垂直帰線期間のGCR信号の
ある期間を検出してこの期間のみ閉じられ、GCR信号
のみを波形メモリ12に出力する。波形メモリ12には
従来回路と同様にS/N比の改善された信号が記憶され
る。
First, the operation will be described. The signal input from the video signal input terminal 1 passes through the switch 4 and is input to the transversal filter 5. The output of the transversal filter 5 is input to the noise removal circuit 10 through the switch 11 and stored in the waveform memory 12. The switch 11 detects a certain period of the GCR signal in the vertical blanking period of the video signal, closes only during this period, and outputs only the GCR signal to the waveform memory 12. The waveform memory 12 stores a signal having an improved S / N ratio as in the conventional circuit.

【0044】つぎに、波形メモリ12に記憶された信号
は、差分回路9に入力され、差分された後スイッチ13
を通してタップ係数演算回路14に入力される。ここで
タップ係数が計算され、タップ係数がトランスバーサル
フィルタ5に出力され書き込まれる。つぎに、スイッチ
4はA/D変換回路2の側から反対の差分回路9の側に
接続され、トランスバーサルフィルタ5には差分回路9
により差分された波形メモリ12の出力信号が入力され
る。また、これと同時にスイッチ13も差分回路9の側
から反対側に接続される。トランスバーサルフィルタ5
はタップ係数が書き込まれているので、その出力は入力
信号が補正された信号として出力され、スイッチ13を
通してタップ係数演算回路14に入力される。ここで再
度タップ係数を計算する。
Next, the signal stored in the waveform memory 12 is input to the difference circuit 9 and, after being differentiated, the switch 13
Is input to the tap coefficient calculation circuit 14 through. Here, tap coefficients are calculated, and the tap coefficients are output to the transversal filter 5 and written. Next, the switch 4 is connected from the side of the A / D conversion circuit 2 to the side of the difference circuit 9 opposite to the side of the A / D conversion circuit 2.
The output signal of the waveform memory 12 obtained by the difference is input. At the same time, the switch 13 is connected from the difference circuit 9 to the opposite side. Transversal filter 5
Since the tap coefficient is written, the output is output as a signal obtained by correcting the input signal, and is input to the tap coefficient calculation circuit 14 through the switch 13. Here, the tap coefficient is calculated again.

【0045】以下、同様に動作を繰り返すことでトラン
スバーサルフィルタの特性を歪の除去に最適なタップ係
数が書き込まれる。この間、トランスバーサルフィルタ
5はGCR信号が出力されるのでトランスバーサルフィ
ルタのタップ係数が最適となるまでの間スイッチ6はト
ランスバーサルフィルタの遅延量と同じ遅延時間をもっ
た遅延回路3側に接続され、その間入力された信号がそ
のままD/A変換器7によりディジタル信号に変換され
た信号が出力される。
Thereafter, by repeating the operation in the same manner, the optimum tap coefficients for removing the distortion of the characteristics of the transversal filter are written. During this time, since the transversal filter 5 outputs the GCR signal, the switch 6 is connected to the delay circuit 3 having a delay time equal to the delay amount of the transversal filter until the tap coefficient of the transversal filter becomes optimal. A signal obtained by converting the input signal as it is into a digital signal by the D / A converter 7 is output.

【0046】以上のように波形等化回路の動作には、大
きく分けて二つのモードがある。一つはGCR信号を取
り込むモード、もう一つは取り込んだ信号を用いてタッ
プ係数を計算するモードである。
As described above, the operation of the waveform equalization circuit is roughly classified into two modes. One is a mode for capturing a GCR signal, and the other is a mode for calculating a tap coefficient using the captured signal.

【0047】ここでGCR信号取り込みモードについて
説明する。すでに述べたように、図17にGCR信号波
形を示す。GCR信号は、8フィールドシーケンスとい
う方式で前ライン及び後ラインの信号に影響されないよ
うに、GCR信号を取り込めるように考えられたもので
1フィールドごとに、sin(X)/Xバー信号とペデ
スタルレベル信号が交互に挿入され、さらに4フィール
ドごとに、sin(X)/Xバー信号とペデスタルレベ
ル信号の順番が逆になった信号である。この信号から前
のラインの信号や水平同期信号やカラーバースト信号の
影響をなくすには、カラーバースト信号の位相が1フレ
ームごとに反転していることなどを用いて第1フィール
ドと第3フィールドの和をとり、これと第2フィールド
と第4フィールドの和との差をとることで、また同様に
第5,第6,第7,第8フィールドを計算することで、
前後の信号が相殺されたsin(X)/Xバー信号のみ
の信号が得られる。
Here, the GCR signal capturing mode will be described. As described above, FIG. 17 shows a GCR signal waveform. The GCR signal is designed to be able to capture the GCR signal so as not to be affected by the signals of the preceding line and the following line in an 8-field sequence system. For each field, a sin (X) / X bar signal and a pedestal level are used. The signal is inserted alternately, and the order of the sin (X) / X bar signal and the pedestal level signal is reversed every four fields. In order to eliminate the influence of the signal of the previous line, the horizontal synchronizing signal and the color burst signal from this signal, it is possible to use the fact that the phase of the color burst signal is inverted for each frame by using the first field and the third field. By taking the sum and taking the difference between this and the sum of the second and fourth fields, and similarly calculating the fifth, sixth, seventh and eighth fields,
A signal of only the sin (X) / X bar signal in which the preceding and succeeding signals have been canceled is obtained.

【0048】従って、8フィールドで一つのGCR信号
が得られる訳であるから雑音除去回路における加算積分
は8フィールド掛ける積分回数ということになり、大変
時間のかかることがわかる。一方のタップ係数の計算モ
ードは一タップの計算にかかる時間にもよるが、この時
間掛けるタップ数であるから、波形取り込みモードに比
べればほとんど無視できる。
Accordingly, since one GCR signal can be obtained in eight fields, the addition and integration in the noise elimination circuit means that the number of integration times eight fields, which is very time-consuming. One tap coefficient calculation mode depends on the time required for one tap calculation, but since the time is multiplied by the number of taps, it is almost negligible compared to the waveform acquisition mode.

【0049】図2に実施例の動作モードと従来の回路の
動作モードを比較する図を示す。図2の(a)は従来
例、(b)は本発明の実施例の動作モードを示してい
る。従来回路はGCR信号の取り込みモードの後にタッ
プ係数の計算モードがあり、一度タップ係数をトランス
バーサルフィルタに書き込んだ後で再度、GCR信号を
取り込むモードを繰り返すようになっていた。前述した
ように主にGCR信号の取り込みに時間がかかるため一
回のタップ係数の計算に大変時間がかかり最適なタップ
係数になるまでの時間は数十秒かかることもあった。
FIG. 2 shows a diagram comparing the operation mode of the embodiment with the operation mode of the conventional circuit. FIG. 2A shows a conventional example, and FIG. 2B shows an operation mode of the embodiment of the present invention. In the conventional circuit, there is a tap coefficient calculation mode after the GCR signal capturing mode, and a mode in which the tap coefficients are once written in the transversal filter and then the GCR signal capturing mode is repeated is repeated. As described above, since it takes time mainly to capture the GCR signal, it takes a very long time to calculate one tap coefficient, and it may take several tens of seconds until the optimum tap coefficient is obtained.

【0050】これに対し、本発明は一番時間のかかる波
形取り込みモードが最初の一回で済むため最適なタップ
係数になるまでの時間は短い。また、タップ係数修正モ
ードは入力映像信号に同期していないため、最適なタッ
プ係数が得られるまでの時間は短くて済む。
On the other hand, in the present invention, the time required for obtaining the optimum tap coefficient is short because the waveform acquisition mode which takes the longest time is performed only once at the beginning. Further, since the tap coefficient correction mode is not synchronized with the input video signal, the time until an optimum tap coefficient is obtained can be short.

【0051】次に図3に他の実施例を示す。同図におい
て回路の動作は図1に示した実施例のそれと同様であ
る。図3では差分回路9がスイッチ13の後にあり、こ
れによりトランスバーサルフィルタに入力される信号は
波形メモリに記憶された信号そのもので、トランスバー
サルフィルタを通った後差分され、タップ係数の計算に
用いられる。また、他の実施例として、雑音除去回路と
波形メモリとの間に差分回路を接続し、波形メモリにG
CR信号の差分波形を記憶するようにしてもよい。
FIG. 3 shows another embodiment. In this figure, the operation of the circuit is the same as that of the embodiment shown in FIG. In FIG. 3, the difference circuit 9 is provided after the switch 13, so that the signal input to the transversal filter is the signal itself stored in the waveform memory, which is subjected to the difference after passing through the transversal filter and used for calculating the tap coefficient. Can be Further, as another embodiment, a difference circuit is connected between the noise removal circuit and the waveform memory, and G is added to the waveform memory.
The difference waveform of the CR signal may be stored.

【0052】別の実施例を図4に示す。同図を参照して
動作について説明する。雑音除去回路10はA/D変換
器2に接続されており常に入力信号のS/N比を改善し
ており、このS/N比の改善された信号は波形メモリ1
2に記憶される。波形メモリ12に記憶された信号はス
イッチ4を通してトランスバーサルフィルタ5に入力さ
れる。トランスバーサルフィルタ5により歪の軽減され
た信号は差分回路9で差分をとり、タップ係数演算回路
14に入力される。タップ係数演算回路14では、トラ
ンスバーサルフィルタの特性がより最適な特性となるよ
うにタップ係数を演算し、トランスバーサルフィルタに
タップ係数を出力する。新しくタップ係数が書き込まれ
たトランスバーサルフィルタにはスイッチ4を介して波
形メモリの信号が入力され、以下、同様に動作して最適
なタップ係数を決定する。
Another embodiment is shown in FIG. The operation will be described with reference to FIG. The noise removal circuit 10 is connected to the A / D converter 2 and constantly improves the S / N ratio of the input signal. The signal with the improved S / N ratio is stored in the waveform memory 1
2 is stored. The signal stored in the waveform memory 12 is input to the transversal filter 5 through the switch 4. The signal whose distortion has been reduced by the transversal filter 5 takes a difference in the difference circuit 9 and is input to the tap coefficient calculation circuit 14. The tap coefficient calculation circuit 14 calculates the tap coefficients so that the characteristics of the transversal filter become more optimal, and outputs the tap coefficients to the transversal filter. The signal of the waveform memory is input via the switch 4 to the transversal filter in which the new tap coefficient is written, and thereafter, the same operation is performed to determine the optimum tap coefficient.

【0053】また、他の実施例としてはGCR信号の代
わりに、あるいはGCR信号が挿入されていな場合に、
波形メモリに垂直同期信号を取り込むことで前記した実
施例と同様に入力信号の歪を除去することができる。
As another embodiment, instead of the GCR signal or when the GCR signal is not inserted,
By taking in the vertical synchronizing signal in the waveform memory, the distortion of the input signal can be removed in the same manner as in the above embodiment.

【0054】本実施例によれば、GCR信号の取り込み
にかかる時間が最初の一回ですむため、また、入力信号
に非同期でタップ係数の演算ができるので、歪を除去す
るのに最適な特性の、トランスバーサルフィルタのタッ
プ係数を得るまでの時間を短縮することができるという
効果がある。
According to the present embodiment, the time required to capture the GCR signal is only one time at the beginning, and the tap coefficient can be calculated asynchronously with the input signal. However, there is an effect that the time until the tap coefficient of the transversal filter is obtained can be reduced.

【0055】本発明の更に別の実施例について説明す
る。図5は本発明の別の一実施例を示すブロック図であ
る。また、図6は図5の実施例における動作を示す説明
図である。図5において、51は映像入力端子、52は
A/D変換器、53は遅延回路、55はスイッチ、56
はD/A変換回路、57は映像出力端子、58はスイッ
チ(SW)、59はトランスバーサルフィルタ、60は
雑音除去回路、61は波形メモリ、62は差分回路、6
3はスイッチ、66はタップ係数発生回路、67はタッ
プ係数メモリ、68はクロック位相検出回路、69はク
ロック発生回路、76はAGC回路である。
Another embodiment of the present invention will be described. FIG. 5 is a block diagram showing another embodiment of the present invention. FIG. 6 is an explanatory diagram showing the operation in the embodiment of FIG. 5, reference numeral 51 denotes a video input terminal; 52, an A / D converter; 53, a delay circuit; 55, a switch;
Is a D / A conversion circuit, 57 is a video output terminal, 58 is a switch (SW), 59 is a transversal filter, 60 is a noise elimination circuit, 61 is a waveform memory, 62 is a difference circuit, 6
3 is a switch, 66 is a tap coefficient generation circuit, 67 is a tap coefficient memory, 68 is a clock phase detection circuit, 69 is a clock generation circuit, and 76 is an AGC circuit.

【0056】初めに、動作について説明する。図6に示
すように大きくわけて、本実施例の動作は、通常修正モ
ード、間欠修正モード、監視モードに分けられる。以
下、それぞれの動作について説明する。図5に戻り、ま
ず、映像入力端子51より入力される信号は、A/D変
換器52によりディジタル信号に変換され、スイッチ5
8を通ってトランスバーサルフィルタ59に入力され
る。トランスバーサルフィルタ59の出力は雑音除去回
路60を通して波形メモリ61に入力される。波形メモ
リ61は映像信号の垂直帰線期間のGCR信号のある期
間のみが記憶される様に制御されている。この動作を所
定回数繰り返すことでS/N比の改善された信号が波形
メモリ61内に記憶される。
First, the operation will be described. As shown in FIG. 6, the operation of this embodiment is roughly divided into a normal correction mode, an intermittent correction mode, and a monitoring mode. Hereinafter, each operation will be described. Returning to FIG. 5, first, a signal input from the video input terminal 51 is converted into a digital signal by the A / D converter 52, and
8 and is input to the transversal filter 59. The output of the transversal filter 59 is input to the waveform memory 61 through the noise removal circuit 60. The waveform memory 61 is controlled so that only a certain period of the GCR signal in the vertical blanking period of the video signal is stored. By repeating this operation a predetermined number of times, a signal with an improved S / N ratio is stored in the waveform memory 61.

【0057】次に波形メモリ61に記憶されたGCR信
号は差分回路62に読み出され、1クロック差分が行わ
れ、差分信号が出力される。ここで波形メモリ61に記
憶された信号のサンプル位相が最適な位相であるかどう
かを検出する。もし、位相が最適ではないと検出された
場合には、クロック発生回路69に位相を変えるように
信号を送り、再度波形メモリ61にクロック位相の異な
ったサンプル点のGCR信号を記憶する。
Next, the GCR signal stored in the waveform memory 61 is read out by the difference circuit 62, a one-clock difference is performed, and a difference signal is output. Here, it is detected whether or not the sample phase of the signal stored in the waveform memory 61 is the optimum phase. If it is detected that the phase is not optimal, a signal is sent to the clock generation circuit 69 so as to change the phase, and the waveform memory 61 again stores the GCR signals of the sample points having different clock phases.

【0058】もし、位相が最適であると検出された場
合、差分回路62は波形メモリ61に記憶されているG
CR信号を2クロック差分し、スイッチ63を通してタ
ップ係数発生回路66に出力する。タップ係数発生回路
66では、その中に予め保持している基準波形と比較す
ることで波形メモリ61に記憶されたGCR信号の歪み
を検出し、タップ係数を発生させ、タップ係数メモリ6
7に記憶させる。全タップに対して係数が求まったらタ
ップ係数メモリ67より係数を読みだし、トランスバー
サルフィルタ59に係数を書き込む。これが一回目のタ
ップ係数修正である。
If it is detected that the phase is optimal, the difference circuit 62 outputs the G signal stored in the waveform memory 61.
The CR signal is subtracted by two clocks and output to the tap coefficient generation circuit 66 through the switch 63. The tap coefficient generation circuit 66 detects the distortion of the GCR signal stored in the waveform memory 61 by comparing with a reference waveform stored in advance therein, generates a tap coefficient, and generates a tap coefficient.
7 is stored. When the coefficients are obtained for all taps, the coefficients are read from the tap coefficient memory 67 and the coefficients are written to the transversal filter 59. This is the first tap coefficient correction.

【0059】二回目以降のタップ係数修正は、一回目の
タップ係数修正の経路と多少異なる。二回目以降は、一
回目同様差分回路62で2クロック差分された信号をス
イッチ58を通してトランスバーサルフィルタ59に入
力し、前回の係数修正で求められたタップ係数で演算を
行なう。トランスバーサルフィルタ59の出力はスイッ
チ63を通して、タップ係数発生回路66に入力され
る。以下、一回目と同様に動作する。
The second and subsequent tap coefficient corrections are slightly different from the first tap coefficient correction path. After the second time, the signal obtained by the two-clock difference by the difference circuit 62 is input to the transversal filter 59 through the switch 58 as in the first time, and the operation is performed using the tap coefficient obtained by the previous coefficient correction. The output of the transversal filter 59 is input to the tap coefficient generation circuit 66 through the switch 63. Hereinafter, the same operation as the first time is performed.

【0060】以降、三回目、四回目と繰り返し係数の修
正を行なうと歪みを除去するのに最適な特性のタップ係
数が得られる。本実施例では修正を所定回数行ない、こ
の時の残留誤差(残留歪み)を検出し、これが所定値以
下であれば歪みが除去できたと見なしタップ係数修正動
作を停止する。これを通常修正モードと呼ぶ。
Thereafter, when the repetition coefficients are corrected for the third and fourth times, tap coefficients having characteristics optimal for removing distortion can be obtained. In the present embodiment, the correction is performed a predetermined number of times, and a residual error (residual distortion) at this time is detected. If the residual error is equal to or less than a predetermined value, it is considered that distortion has been removed, and the tap coefficient correction operation is stopped. This is called a normal correction mode.

【0061】また、この間トランスバーサルフィルタ5
9の出力は、GCR信号が出力されるのでトランスバー
サルフィルタのタップ係数が最適となるまで、スイッチ
55はトランスバーサルフィルタの遅延量と同じ遅延時
間を持った遅延回路53側に接続され、その間入力され
た信号が、そのままD/A変換器56によりアナログ信
号に変換された信号が、映像出力端子57に出力され
る。タップ係数が得られた後、スイッチ55はトランス
バーサルフィルタ59の出力側に接続され、歪みの除去
された信号がAGC回路76により振幅調整されて出力
される。
During this time, the transversal filter 5
The switch 55 is connected to the delay circuit 53 having the same delay time as that of the transversal filter until the tap coefficient of the transversal filter becomes optimum because the output of 9 is a GCR signal. The converted signal is directly converted into an analog signal by the D / A converter 56, and the converted signal is output to the video output terminal 57. After the tap coefficients are obtained, the switch 55 is connected to the output side of the transversal filter 59, and the signal from which the distortion has been removed is adjusted in amplitude by the AGC circuit 76 and output.

【0062】タップ係数が得られた後は、波形メモリ6
1にGCR信号を取り込む動作に戻り、スイッチ58は
A/D変換器52の側に、スイッチ63は差分回路62
の側に接続される。そして修正の一回目の動作を行な
う。この後は二回目の修正動作に進まずGCR信号取り
込み動作に戻る。これを間欠修正モードと呼ぶ。
After the tap coefficients are obtained, the waveform memory 6
1, the switch 58 is connected to the A / D converter 52, and the switch 63 is connected to the difference circuit 62.
Side. Then, the first operation of the correction is performed. Thereafter, the process does not proceed to the second correction operation but returns to the GCR signal capturing operation. This is called an intermittent correction mode.

【0063】この間欠修正モードを行なうのは、波形メ
モリ61に記憶された信号は16ビット程度の信号振幅
を持っているのであるが、トランスバーサルフィルタ5
9を介してタップ係数修正を行なうため8ビットの振幅
で修正を行なわなければならず、丸め誤差などの影響を
うけやすい。また、直流的な残留誤差が発生し、本来の
誤差が十分に除去できない場合があった。
The intermittent correction mode is performed because the signal stored in the waveform memory 61 has a signal amplitude of about 16 bits.
Since the tap coefficient correction is performed via the line 9, the correction must be performed with an 8-bit amplitude, and is easily affected by a rounding error or the like. In addition, a DC residual error may occur, and the original error may not be sufficiently removed.

【0064】そこで、この間欠修正モードを数回繰り返
すことで通常修正モードで除去しきれなかった歪みを除
去する。所定回数繰り返したあとは、GCR信号取り込
みを行ない、差分し基準波形との比較を行ない、もし誤
差検出回路(タップ係数発生回路66内にある)により
誤差(残留歪み)がある値よりも小さければ誤差無しと
して、タップ係数の修正は行なわずGCR信号取り込み
動作に戻る。これを監視モードと呼ぶ。ここで、誤差の
有無を検出するしきい値は通常修正モードでのしきい値
よりも大きい値となっており、間欠修正モードにはなり
にくいようになっている。
Therefore, by repeating this intermittent correction mode several times, distortion that cannot be completely removed in the normal correction mode is removed. After repeating the predetermined number of times, the GCR signal is taken in, the difference is compared with a reference waveform, and if the error (residual distortion) is smaller than a certain value by the error detection circuit (in the tap coefficient generation circuit 66). Assuming that there is no error, the process returns to the GCR signal capturing operation without correcting the tap coefficient. This is called a monitoring mode. Here, the threshold value for detecting the presence or absence of an error is larger than the threshold value in the normal correction mode, so that the intermittent correction mode is less likely to be set.

【0065】図7に通常修正モードの本実施例の動作と
従来の回路の動作を比較する図を示す。図7において、
TAはGCR波形取り込み時間、TBはタップ係数計算
時間及びトランスバーサルフィルタへのタップ係数書き
込み時間である。従来回路はGCR信号の取り込みモー
ドの後にタップ係数の計算モードがあり、一度タップ係
数をトランスバーサルフィルタに書き込んだ後で再度、
GCR信号を取り込むモードを繰り返すようになってい
た。前述したように主にGCR信号の取り込みに時間が
かかるため、一回のタップ係数の計算に大変時間がかか
り最適なタップ係数になるまでの時間は数十秒かかるこ
ともあった。
FIG. 7 is a diagram comparing the operation of this embodiment in the normal correction mode with the operation of the conventional circuit. In FIG.
TA is the GCR waveform capture time, and TB is the tap coefficient calculation time and the tap coefficient write time to the transversal filter. The conventional circuit has a tap coefficient calculation mode after the GCR signal capture mode, and once the tap coefficients are written in the transversal filter,
The mode for taking in the GCR signal was repeated. As described above, since it takes time mainly to capture the GCR signal, it takes a very long time to calculate one tap coefficient, and it may take several tens of seconds until an optimum tap coefficient is obtained.

【0066】これに対し、本発明は一番時間のかかる波
形取り込みモードが最初の一回ですむため、最適なタッ
プ係数になるまでの時間は短い。また、タップ係数修正
モードは入力映像信号に同期していないため、最適なタ
ップ係数が得られるまでの時間は短くて済む。
On the other hand, according to the present invention, the waveform acquisition mode which takes the longest time is only required once, so that the time required for obtaining the optimum tap coefficient is short. Further, since the tap coefficient correction mode is not synchronized with the input video signal, the time until an optimum tap coefficient is obtained can be short.

【0067】ここで、従来の回路によるタップ係数決定
時間をT(従)、本発明によるタップ係数決定時間をT
(本)とすると、 T(従)=N・(TA+TB) … (5) T(本)=TA+N・TB … (6) で表わされる。
Here, the tap coefficient determination time according to the conventional circuit is T (sub), and the tap coefficient determination time according to the present invention is T
Assuming that (book), T (sub) = N · (TA + TB) (5) T (book) = TA + N · TB (6)

【0068】具体的に数字を入れてみると、今、GCR
波形の取り込み回数を120回とすれば時間は120フ
ィールドであるからTA=120/60=2(秒)であ
る。一方、TBはトランスバーサルフィルタのタップ数
にもよるが、100(μ秒)程度である。よって、TA
>>TBより、 T(従)=N・TA … (7) T(本)=TA … (8) とおける。よって修正回数Nが大きければ大きいほど効
果は大きい。
When the numbers are concretely entered, the GCR
If the number of waveform acquisitions is 120, the time is 120 fields, so TA = 120/60 = 2 (seconds). On the other hand, TB is about 100 (μsec), depending on the number of taps of the transversal filter. Therefore, TA
>> From TB, T (sub) = N · TA (7) T (book) = TA (8) Therefore, the greater the number of corrections N, the greater the effect.

【0069】図5における各回路についての詳しい説明
を行なう。まず、雑音除去回路60及び波形メモリ61
について説明する。この回路における特徴は8フィール
ドシーケンス及びサンプリングクロック位相検出回路で
ある。まず、8フィールドシーケンス回路について説明
する。
Each circuit in FIG. 5 will be described in detail. First, the noise removal circuit 60 and the waveform memory 61
Will be described. The feature of this circuit is an 8-field sequence and sampling clock phase detection circuit. First, an 8-field sequence circuit will be described.

【0070】前述したように、GCR信号は8フィール
ドシーケンスという方式で前ライン及び後のラインの信
号に影響されないようにGCR信号を取り込めるように
考えられたもので、1フィールドごとにsin(X)/
Xバー信号とぺデスタルレベル信号が交互に挿入され、
さらに4フィールドごとにsin(X)/Xバー信号と
ペデスタルレベル信号の順番が逆になった信号である。
この信号から前のラインの信号や水平同期信号やカラー
バースト信号の影響をなくすには、カラーバースト信号
の位相が1フレームごとに反転していることなどを用い
てこれらを除去してやる必要がある。
As described above, the GCR signal is designed to be able to capture the GCR signal in an 8-field sequence system without being affected by the signals of the preceding line and the following line. /
X bar signal and pedestal level signal are inserted alternately,
Further, the order of the sin (X) / X bar signal and the pedestal level signal is reversed every four fields.
In order to eliminate the influence of the signal of the previous line, the horizontal synchronizing signal, and the color burst signal from this signal, it is necessary to remove them by using the fact that the phase of the color burst signal is inverted every frame.

【0071】それには、第1フィールドと第3フィール
ドの和をとり、これと第2フィールドと第4フィールド
の和との、差をとることで、また同様に第5、第6、第
7、第8フィールドを計算することで、前後の信号が相
殺されsin(X)/Xバー信号のみの信号が得られ
る。しかし、これを行なうには8フィールド分のメモリ
が必要で、またさらに記憶した信号が第何フィールドで
あるかを承知している必要がある。
This is accomplished by taking the sum of the first and third fields and taking the difference between this and the sum of the second and fourth fields, as well as the fifth, sixth, seventh, By calculating the eighth field, the signals before and after are canceled, and a signal of only the sin (X) / X bar signal is obtained. However, this requires a memory for eight fields, and it is necessary to know what field the stored signal is.

【0072】そこで、前記式(4)を展開してみると、
GCR信号にsin(X)/Xバー信号が存在するとき
には符号は正で、ペデスタルレベル信号のときには符号
は負であることを利用して、より簡単に8フィールドシ
ーケンスを計算できる回路がを考えられた。
Therefore, when the above equation (4) is expanded,
A circuit that can calculate the eight-field sequence more easily by utilizing the fact that the sign is positive when the sin (X) / X bar signal is present in the GCR signal and the sign is negative when the GCR signal is the pedestal level signal is considered. Was.

【0073】図8に雑音除去回路(及び8フィールドシ
ーケンス回路)を示すブロック図を示す。同図におい
て、77は入力端子、78はGCR信号検出回路、79
はバッファメモリ、80は乗算器、81はスイッチ、8
2は加算器、83は除算器、84は出力端子である。
FIG. 8 is a block diagram showing a noise removing circuit (and an eight-field sequence circuit). In the figure, 77 is an input terminal, 78 is a GCR signal detection circuit, 79
Is a buffer memory, 80 is a multiplier, 81 is a switch, 8
2 is an adder, 83 is a divider, and 84 is an output terminal.

【0074】動作は、まず入力端子77より入力される
GCR信号をバッファメモリ79に入力する。その間、
GCR信号検出回路78でこのフィールドはsin
(X)/Xバー信号であるか、ペデスタルレベル信号で
あるかを検出する。もしsin(X)/Xバー信号であ
る場合にはそのまま、ペデスタルレベル信号である場合
には乗算器80により符号を反転した信号をスイッチ8
1を通して加算器82及び波形メモリ61からなる積分
回路に入力する。この動作を128フィールド繰り返
し、積分する。その後除算器83により1/64するこ
とで雑音の除去されたsin(X)/Xバー信号が出力
端子84より得られる。
In operation, first, the GCR signal input from the input terminal 77 is input to the buffer memory 79. in the meantime,
This field is sin by the GCR signal detection circuit 78.
(X) / X bar signal or pedestal level signal is detected. If the signal is a sin (X) / X bar signal, if the signal is a pedestal level signal, the signal whose sign is inverted by the multiplier 80 is switched to the switch 8.
1 is input to an integrating circuit composed of the adder 82 and the waveform memory 61. This operation is repeated for 128 fields to integrate. Thereafter, by performing 1/64 by the divider 83, a sin (X) / X bar signal from which noise has been removed is obtained from the output terminal 84.

【0075】次にサンプリングクロック位相検出回路に
ついて説明する。図9にsin(X)/Xパルス信号の
アナログ波形とサンプリングポイント及びディジタルデ
ータを表わした図を示す。同じアナログ波形に対し、
(a)はピーク(最大値)をサンプルした場合、
(b),(d)はピークに対しサンプリング位置が少し
ずれている場合、(c)は(a)に対し180度ずれて
いる場合を示している。
Next, the sampling clock phase detection circuit will be described. FIG. 9 is a diagram showing an analog waveform of the sin (X) / X pulse signal, sampling points, and digital data. For the same analog waveform,
(A) is a sample of the peak (maximum value),
(B) and (d) show the case where the sampling position is slightly shifted from the peak, and (c) shows the case where the sampling position is shifted 180 degrees from (a).

【0076】今、図9の(a)のディジタルデータが基
準波形信号と同じものすると、(b),(c),(d)
でサンプルされた信号は、例え、歪みがなくとも何らか
の誤差が検出されて、トランスバーサルフィルタのタッ
プ係数は、(a)の波形と同じ形になるように計算され
る。
Now, assuming that the digital data in FIG. 9A is the same as the reference waveform signal, (b), (c), (d)
In the signal sampled as described above, even if there is no distortion, any error is detected, and the tap coefficient of the transversal filter is calculated so as to have the same shape as the waveform of (a).

【0077】最終的には(a)のデータと同じ形になる
が、もともと歪みのない信号に対しディジタル信号処理
を行なうため丸め誤差などのS/N劣化が生じてしま
う。そこでこのような画質劣化を防ぐため、極力サンプ
リングされた信号波形と基準波形とは同じ形にすべきで
ある。
Although the data finally has the same shape as the data of (a), digital signal processing is performed on a signal originally having no distortion, so that S / N deterioration such as a rounding error occurs. Therefore, in order to prevent such image quality deterioration, the sampled signal waveform and the reference waveform should have the same shape as much as possible.

【0078】そこでサンプリングされた信号波形からそ
の時のサンプリングクロックの位相を検出し、もし希望
するサンプリングクロックの位相でない場合には、クロ
ック発生回路(図5の69)に位相をずらす信号を送る
のがこのクロック位相検出回路(図5の68)である。
Then, the phase of the sampling clock at that time is detected from the sampled signal waveform, and if it is not the desired phase of the sampling clock, a signal for shifting the phase is sent to the clock generation circuit (69 in FIG. 5). This clock phase detection circuit (68 in FIG. 5).

【0079】図10にクロック位相検出回路68のブロ
ック図を示す。同図において、85は入力端子、86、
87、88はラッチ、89は加算器、90は位相判定回
路、91は出力端子である。入力端子85よりGCR信
号の差分された信号が入力され、振幅の最大値をピーク
値P0とし、その前後のデータを(P−1)、(P+
1)としてラッチ35、36、37に記憶する。(P−
1)−(P+1)、(P0)−(P−1)、及び(P
0)−(P+1)より位相判定回路90で位相を判定
し、クロックの位相をずらすか、どうかの信号を出力端
子91よりクロック発生回路69に向けて出力する。
FIG. 10 shows a block diagram of the clock phase detection circuit 68. In the figure, 85 is an input terminal, 86,
87 and 88 are latches, 89 is an adder, 90 is a phase determination circuit, and 91 is an output terminal. The differential signal of the GCR signal is input from the input terminal 85, the maximum value of the amplitude is set to the peak value P0, and the data before and after the peak value are (P-1) and (P +
1) is stored in the latches 35, 36 and 37. (P-
1)-(P + 1), (P0)-(P-1), and (P
From 0)-(P + 1), the phase is determined by the phase determination circuit 90, and a signal as to whether or not to shift the phase of the clock is output from the output terminal 91 to the clock generation circuit 69.

【0080】次に、図5における差分回路62の切替え
(クロック差分の切替え)について説明する。波形メモ
リ61に記憶されたGCR信号は、差分回路62により
差分されて直流成分を除去して信号処理される。図11
にGCR信号の立ち上がり付近の波形及びサンプルポイ
ントを(イ)として、そのサンプルポイントからの1ク
ロック差分信号を(ロ)として、及び2クロック差分信
号を(ハ)として、それぞれ示している。
Next, switching of the difference circuit 62 (switching of the clock difference) in FIG. 5 will be described. The GCR signal stored in the waveform memory 61 is subjected to a signal processing by removing the DC component by a difference by a difference circuit 62. FIG.
5A shows a waveform and a sample point near the rising edge of the GCR signal as (A), a one-clock difference signal from the sample point as (B), and a two-clock difference signal as (C).

【0081】まず、クロック位相検出時の差分について
考える。前述したように、位相検出は差分した信号のピ
ーク値とその前後の3つのデータを用いる。したがっ
て、差分する前の信号で考えると、この位相検出に関わ
るデータ数は1クロック差分の場合5データ、2クロッ
ク差分の場合7データとなる。ここで、位相検出時にこ
のデータに歪みが含まれていては正しい位相が検出でき
ない。すると7データでは歪みの含まれる可能性が5デ
ータに比べ高いので、1クロック差分で位相検出を行な
った方が誤動作の確率が低くなる。
First, the difference at the time of detecting the clock phase will be considered. As described above, the phase detection uses the peak value of the difference signal and three data before and after the peak value. Therefore, when considering the signal before the difference, the number of data related to the phase detection is 5 data in the case of 1 clock difference and 7 data in the case of 2 clock difference. Here, a correct phase cannot be detected if the data contains distortion at the time of phase detection. Then, since the possibility of distortion being included in the 7 data is higher than that of the 5 data, the probability of malfunction is lower when phase detection is performed with one clock difference.

【0082】一方、タップ係数の計算時には、図11で
も明らかなように振幅が大きく、低域での感度の高い2
クロック差分が有利である。よって、クロック位相の検
出時には歪みの影響の少ない1クロック差分を用い、タ
ップ係数計算時には振幅の大きく取れる2クロック差分
を用いるよう切り替える回路にした。
On the other hand, when the tap coefficients are calculated, as is clear from FIG.
Clock differences are advantageous. Therefore, the circuit is switched so as to use one clock difference which is less affected by distortion when detecting the clock phase and to use two clock differences which can take a large amplitude when calculating the tap coefficients.

【0083】つぎに図5におけるタップ係数発生回路6
6について図12を用いて説明する。図12において、
71は入力端子、65は基準波形メモリ、72,74は
加算器、73は乗算器、67はタップ係数メモリ、75
は出力端子、70は残留歪み(誤差)検出回路である。
Next, tap coefficient generating circuit 6 in FIG.
6 will be described with reference to FIG. In FIG.
71 is an input terminal, 65 is a reference waveform memory, 72 and 74 are adders, 73 is a multiplier, 67 is a tap coefficient memory, 75
Is an output terminal, and 70 is a residual distortion (error) detection circuit.

【0084】基準波形メモリ65には、あらかじめ歪の
ないGCR信号の差分をとった信号が記憶されている。
この基準波形メモリ65の出力信号と、波形メモリ61
に記憶された信号を差分回路62によって差分された信
号とを加算器72によって差をとることにより歪を検知
する。検知された歪は、乗算器73でα倍(α<1)さ
れ、加算器74を通ることによって積分されてタップ係
数メモリ67に記憶される。タップ係数メモリ67に記
憶された信号は、出力端子75を通してトランスバーサ
ルフィルタに入力される。残留歪み(誤差)検出回路7
0は、残留している歪がどの程度あるかを検出し、検出
信号を出力する回路である。
The reference waveform memory 65 stores in advance a signal obtained by calculating a difference between GCR signals without distortion.
The output signal of the reference waveform memory 65 and the waveform memory 61
The difference between the signal stored in the differential circuit 62 and the signal stored in the differential circuit 62 is calculated by an adder 72 to detect distortion. The detected distortion is multiplied by α (α <1) in the multiplier 73, integrated by passing through the adder 74, and stored in the tap coefficient memory 67. The signal stored in the tap coefficient memory 67 is input to the transversal filter through the output terminal 75. Residual distortion (error) detection circuit 7
Reference numeral 0 denotes a circuit that detects how much distortion remains and outputs a detection signal.

【0085】次に図13にタップ係数発生回路66の別
の具体例を示す。図13の回路の動作について説明す
る。図13において、クロック位相検出回路68はセレ
クタ92を介してタップ係数発生回路66の基準波形メ
モリ65に接続されている。基準波形メモリ65は数種
類の位相でサンプリングされた基準信号を記憶してお
り、クロック位相検出回路68により判定された位相に
一番近い位相でサンプルされた基準波形をセレクタ92
により選択する。これにより、サンプル位相のずれによ
って起きる基準波形との誤差は生じない。
Next, another specific example of the tap coefficient generation circuit 66 is shown in FIG. The operation of the circuit in FIG. 13 will be described. In FIG. 13, the clock phase detection circuit 68 is connected to the reference waveform memory 65 of the tap coefficient generation circuit 66 via the selector 92. The reference waveform memory 65 stores reference signals sampled at several types of phases, and selects a reference waveform sampled at the phase closest to the phase determined by the clock phase detection circuit 68 to the selector 92.
Select by. As a result, there is no error from the reference waveform caused by the shift of the sample phase.

【0086】本発明の他の実施例を図14に示す。図1
4の回路動作について説明する。雑音除去回路60はA
/D変換器52に接続されており、常に入力信号のS/
N比を改善しており、このS/N比の改善された信号は
波形メモリ61に記憶される。波形メモリ61に記憶さ
れた信号はスイッチ(SW)58を通してトランスバー
サルフィルタ59に入力される。トランスバーサルフィ
ルタ59により歪の軽減された信号は、差分回路62で
差分をとり、タップ係数発生回路66に入力される。タ
ップ係数発生回路66ではトランスバーサルフィルタの
特性がより最適な特性となるようにタップ係数を演算
し、トランスバーサルフィルタにタップ係数を出力す
る。新しくタップ係数が書き込まれたトランスバーサル
フィルタ59には、スイッチ58を介して波形メモリ6
1の信号が入力され、以下、同様に動作して最適なタッ
プ係数を決定する。
FIG. 14 shows another embodiment of the present invention. FIG.
4 will be described. The noise removal circuit 60 is A
/ D converter 52, which is always connected to the S /
The N ratio is improved, and the signal with the improved S / N ratio is stored in the waveform memory 61. The signal stored in the waveform memory 61 is input to a transversal filter 59 through a switch (SW) 58. The signal whose distortion has been reduced by the transversal filter 59 takes a difference in the difference circuit 62 and is input to the tap coefficient generation circuit 66. The tap coefficient generation circuit 66 calculates the tap coefficients so that the characteristics of the transversal filter become more optimal, and outputs the tap coefficients to the transversal filter. The transversal filter 59 in which the new tap coefficient is written is connected to the waveform memory 6 via the switch 58.
1 is input, and thereafter, the same operation is performed to determine an optimum tap coefficient.

【0087】本実施例によれば、GCR信号の取り込み
にかかる時間が最初の一回ですむため、トランスバーサ
ルフィルタのタップ係数を得るまでの時間を短縮するこ
とができ、また、十分タップの係数が収束するまで計算
を行なうので最適なタップの係数が得られるという効果
がある。また、タップ係数を決定後、さらに修正を行な
うので低周波数の歪みも除去できる。また、サンプリン
グされたGCR信号と基準波形の位相を合わせることが
できるので余分なタップ係数を計算することがなく、S
/N劣化などの妨害を与えないという効果がある。
According to this embodiment, the time required to capture the GCR signal is only one time at the beginning, so that the time required to obtain the tap coefficient of the transversal filter can be shortened. Is calculated until convergence is achieved, so that there is an effect that an optimum tap coefficient can be obtained. Further, after the tap coefficients are determined, further correction is performed, so that low-frequency distortion can be removed. Further, since the phase of the sampled GCR signal and the phase of the reference waveform can be matched, an extra tap coefficient is not calculated, and S
There is an effect that interference such as / N deterioration is not given.

【0088】さらに、差分回路をクロックの位相検出時
には1クロック差分を用いるよう、タップ係数の計算時
には2クロック差分を用いるように、差分回路の動作を
切替えることで歪みの影響をうけずに位相を検出でき、
かつ感度の高い信号が得られる。さらにGCR信号の内
sin(X)/Xバー信号のある時とペデスタルレべル
の時で符号を切替えて加算することで、少ないメモリで
8フィールドシーケンス処理が行うことができるという
効果がある。
Further, the operation of the difference circuit is switched so that the difference circuit uses one clock difference when detecting the phase of the clock and uses the two clock difference when calculating the tap coefficients, so that the phase is not affected by the distortion. Can be detected,
And a signal with high sensitivity can be obtained. Further, by switching and adding the sign between the presence of the sin (X) / X bar signal of the GCR signal and the pedestal level, an eight-field sequence process can be performed with a small memory.

【0089】[0089]

【発明の効果】本発明によれば、トランスバーサルフィ
ルタのタップ係数の計算の度に入力波形を取り込み、雑
音除去を行う必要がないため、タップ係数の計算にかか
る時間が従来より短縮でき、タップの係数が収束するま
で計算を行なうので、より最適なタップ係数が得られる
という効果がある。さらに歪みの大きさに関わらず修正
を行なうため、残留している検出できない歪みに対して
も除去することができるという効果がある。
According to the present invention, it is not necessary to take in an input waveform every time the tap coefficient of the transversal filter is calculated and eliminate noise, so that the time required for calculating the tap coefficient can be reduced as compared with the conventional case. Since the calculation is performed until the coefficient converges, there is an effect that a more optimal tap coefficient can be obtained. Further, since the correction is performed irrespective of the magnitude of the distortion, there is an effect that the remaining undetectable distortion can be removed.

【0090】また、他の効果としては、サンプルされた
データと基準波形の位相が同じになるようにするため、
余計なタップ係数が計算されず、S/N劣化などの妨害
を与えることがない点を挙げることができる。また、ク
ロックの位相検出とタップ係数計算とで差分回路の差分
動作を切替えているため、歪みによる誤動作がなく、歪
みの検出感度を上げることができる。さらに、少ないメ
モリ容量で8フィールドシーケンス処理によるGCR信
号の取り出しができる。
Another effect is that the sampled data and the reference waveform have the same phase.
An extra tap coefficient is not calculated, and interference such as S / N deterioration is not given. In addition, since the differential operation of the differential circuit is switched between the detection of the clock phase and the calculation of the tap coefficient, there is no malfunction due to the distortion, and the detection sensitivity of the distortion can be increased. Further, the GCR signal can be extracted by the 8-field sequence processing with a small memory capacity.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.

【図2】本発明における動作モードと従来技術における
動作モードとを比較して示す説明図である。
FIG. 2 is an explanatory diagram showing a comparison between an operation mode according to the present invention and an operation mode according to the related art.

【図3】本発明の他の実施例を示すブロック図である。FIG. 3 is a block diagram showing another embodiment of the present invention.

【図4】本発明の別の実施例を示すブロック図である。FIG. 4 is a block diagram showing another embodiment of the present invention.

【図5】本発明のさらに他の実施例を示すブロック図で
ある。
FIG. 5 is a block diagram showing still another embodiment of the present invention.

【図6】図5に示す実施例の動作モードを示す説明図で
ある。
FIG. 6 is an explanatory diagram showing an operation mode of the embodiment shown in FIG.

【図7】本発明における動作と従来技術における動作と
で所要時間を比較して示す説明図である。
FIG. 7 is an explanatory diagram showing a comparison of required time between an operation according to the present invention and an operation according to the related art.

【図8】雑音除去回路の詳細を示すブロック図である。FIG. 8 is a block diagram illustrating details of a noise removal circuit.

【図9】サンプリングポイントから見たアナログ波形と
ディジタル波形の関係を示す説明図である。
FIG. 9 is an explanatory diagram showing a relationship between an analog waveform and a digital waveform as viewed from a sampling point.

【図10】クロック位相検出回路の具体例を示すブロッ
ク図である。
FIG. 10 is a block diagram illustrating a specific example of a clock phase detection circuit.

【図11】差分回路における1クロック差分と2クロッ
ク差分の出力波形を示す波形図である。
FIG. 11 is a waveform diagram showing output waveforms of one clock difference and two clock differences in the difference circuit.

【図12】タップ係数発生回路の具体例を示すブロック
図である。
FIG. 12 is a block diagram illustrating a specific example of a tap coefficient generation circuit.

【図13】タップ係数発生回路の他の具体例を示すブロ
ック図である。
FIG. 13 is a block diagram showing another specific example of the tap coefficient generation circuit.

【図14】本発明の更に別の実施例を示すブロック図で
ある。
FIG. 14 is a block diagram showing still another embodiment of the present invention.

【図15】波形等化回路の従来例を示すブロック図であ
る。
FIG. 15 is a block diagram showing a conventional example of a waveform equalization circuit.

【図16】雑音除去回路の詳細を示すブロック図であ
る。
FIG. 16 is a block diagram illustrating details of a noise removal circuit.

【図17】8フィールドシーケンスを説明する信号波形
図である。
FIG. 17 is a signal waveform diagram illustrating an 8-field sequence.

【図18】タップ係数発生回路の詳細を示すブロック図
である。
FIG. 18 is a block diagram illustrating details of a tap coefficient generation circuit.

【図19】トランスバーサルフィルタの詳細示すブロッ
ク図である。
FIG. 19 is a block diagram showing details of a transversal filter.

【符号の説明】[Explanation of symbols]

1…映像信号入力端子、2…A/D変換器、3…遅延回
路、4,6,11,13…スイッチ、5…トランスバー
サルフィルタ、7…D/A変換器、8…出力端子、9…
差分回路、10…雑音除去回路、12…波形メモリ、1
4…タップ係数演算回路、51…映像信号入力端子、5
2…A/D変換器、53…遅延回路、55,58,63
…スイッチ、56…D/A変換器、57…出力端子、5
9…トランスバーサルフィルタ、60…雑音除去回路、
61…波形メモリ、62…差分回路、66…タップ係数
発生回路、67…タップ係数メモリ、68…クロック位
相検出回路、69…クロック発生回路、76…AGC回
DESCRIPTION OF SYMBOLS 1 ... Video signal input terminal, 2 ... A / D converter, 3 ... Delay circuit, 4, 6, 11, 13 ... Switch, 5 ... Transversal filter, 7 ... D / A converter, 8 ... Output terminal, 9 …
Difference circuit, 10: noise removal circuit, 12: waveform memory, 1
4: Tap coefficient calculation circuit, 51: Video signal input terminal, 5
2: A / D converter, 53: delay circuit, 55, 58, 63
... Switch, 56 ... D / A converter, 57 ... Output terminal, 5
9: transversal filter, 60: noise removal circuit,
61: Waveform memory, 62: Difference circuit, 66: Tap coefficient generation circuit, 67: Tap coefficient memory, 68: Clock phase detection circuit, 69: Clock generation circuit, 76: AGC circuit

───────────────────────────────────────────────────── フロントページの続き (72)発明者 村田 敏則 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所映像メディア研究所 内 (72)発明者 鈴木 直 神奈川県横浜市戸塚区吉田町292番地 株式会社日立画像情報システム内 (72)発明者 菱山 勝巳 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所横浜工場内 (72)発明者 秋山 守慶 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所映像メディア研究所 内 (56)参考文献 特開 平1−284179(JP,A) (58)調査した分野(Int.Cl.6,DB名) H04N 5/14 - 5/217──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Toshinori Murata 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Inside the Hitachi Media Research Laboratory, Inc. Inside Hitachi Image Information Systems Co., Ltd. (72) Katsumi Hishiyama 292, Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Inside Yokohama Plant, Hitachi, Ltd. (72) Morikage Akiyama 292 Yoshida-cho, Totsuka-ku, Yokohama, Kanagawa Prefecture Shares (56) References JP-A-1-284179 (JP, A) (58) Field surveyed (Int. Cl. 6 , DB name) H04N 5/14-5/217

Claims (16)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 映像信号を入力され、該映像信号の主信
号近傍に発生した近接ゴーストを信号歪みとして除去し
て出力する波形等化回路において、 トランスバーサルフィルタ(5)と、入力映像信号に含
まれるゴースト検出用信号をそれに伴う雑音を除去して
取り出しその波形を記憶する雑音除去回路付きの波形メ
モリ(12)と、前記トランスバーサルフィルタの出力
に含まれるゴースト検出用信号の波形と所与の基準波形
とを比較しその差である信号歪みが解消するようなタッ
プ係数を算出して前記トランスバーサルフィルタに与え
るタップ係数演算回路(14)と、初回は入力映像信号
を前記トランスバーサルフィルタに導くが、次回以降は
入力映像信号に代えて前記波形メモリから読み出したゴ
ースト検出用信号を前記トランスバーサルフィルタに導
く第1のスイッチ(4)と、初回は前記トランスバーサ
ルフィルタの出力信号を雑音除去回路付きの前記波形メ
モリに導くが、次回以降は導かず切断する第2のスイッ
チ(11)と、初回は前記波形メモリから読み出したゴ
ースト検出用信号を前記タップ係数演算回路に導いて入
力させるが次回以降は、それに代えて前記トランスバー
サルフィルタの出力信号に含まれているゴースト検出用
信号を導いて入力させる第3のスイッチ(13)と、を
具備して成ることを特徴とする波形等化回路。
A waveform equalization circuit which receives a video signal, removes a nearby ghost generated in the vicinity of a main signal of the video signal as signal distortion and outputs the signal, and outputs a transversal filter (5); A ghost detection signal included in the ghost detection signal is removed by removing noise accompanying the ghost detection signal, a waveform memory (12) having a noise elimination circuit is stored, and a waveform of the ghost detection signal included in the output of the transversal filter is given. And a tap coefficient calculation circuit (14) for calculating a tap coefficient for eliminating the signal distortion, which is the difference between the reference waveforms, and applying the calculated tap coefficient to the transversal filter. The ghost detection signal read from the waveform memory instead of the input video signal will A first switch (4) for leading the output signal of the transversal filter to the waveform memory with a noise elimination circuit for the first time, but a second switch (11) for disconnecting the next time without leading. The first time, the ghost detection signal read from the waveform memory is led to the tap coefficient calculation circuit and input, but after the next time, the ghost detection signal included in the output signal of the transversal filter is led instead. And a third switch (13) for inputting.
【請求項2】 請求項1に記載の波形等化回路におい
て、前記波形メモリから読み出したゴースト検出用信号
について差分波形をとって出力する差分回路(9)を前
記波形メモリの出力側に設けたことを特徴とする波形等
化回路。
2. The waveform equalizing circuit according to claim 1, further comprising a difference circuit (9) for obtaining a difference waveform for the ghost detection signal read from the waveform memory and outputting the difference signal on the output side of the waveform memory. A waveform equalization circuit characterized by the above-mentioned.
【請求項3】 請求項1に記載の波形等化回路におい
て、ゴースト検出用信号について差分波形をとって出力
する差分回路(9)を前記タップ係数演算回路の入力側
に設けたことを特徴とする波形等化回路。
3. The waveform equalization circuit according to claim 1, wherein a difference circuit (9) for taking a difference waveform for the ghost detection signal and outputting the difference waveform is provided on an input side of the tap coefficient calculation circuit. Waveform equalization circuit.
【請求項4】 請求項1,2又は3に記載の波形等化回
路において、前記ゴースト検出用信号が、映像信号に予
め挿入されたゴースト除去用基準信号(GCR信号)で
あることを特徴とする波形等化回路。
4. A waveform equalization circuit according to claim 1, 2 or 3.
In a road, the ghost detection signal is included in a video signal.
Ghost removal reference signal (GCR signal)
A waveform equalization circuit, comprising:
【請求項5】 請求項1,2又は3に記載の波形等化回
路において、前記ゴースト検出用信号が、映像信号に含
まれている垂直同期信号であることを特徴とする波形等
化回路。
5. A waveform equalization circuit according to claim 1, 2 or 3.
The ghost detection signal is included in the video signal.
Waveforms, etc., characterized by rare vertical synchronization signals
Circuit.
【請求項6】 映像信号を入力され、該映像信号の主信
号近傍に発生した近接ゴーストを信号歪みとして除去し
て出力する波形等化回路において、 トランスバーサルフィルタ(59)と、入力映像信号に
含まれるゴースト検出用信号をそれに伴う雑音を除去し
て取り出しその波形を記憶する雑音除去回路付きの波形
メモリ(61)と、前記トランスバーサルフィルタの出
力に含まれるゴースト検出用信号の波形と所与の基準波
形とを比較しその差である信号歪みが解消するようなタ
ップ係数を算出して前記トランスバーサルフィルタに与
えるタップ係数発生回路(66)と、初回は入力映像信
号を前記トランスバーサルフィルタに導くが、次回以降
は入力映像信号に代えて前記波形メモリから読み出した
ゴースト検出用信号を前記トランスバーサルフィルタに
導く第1のスイッチ(58)と、初回は前記波形メモリ
から読み出したゴースト検出用信号を前記タップ係数発
生回路に導いて入力させるが次回以降は、それに代えて
前記トランスバーサルフィルタの出力信号に含まれてい
るゴースト検出用信号を導いて入力させる第2のスイッ
チ(63)と、前記タップ係数発生回路におけるタップ
係数の修正発生回数が予め定めた回数に達したとき前記
第1及び第2のスイッチを切り戻す手段と、を具備して
成ることを特徴とする波形等化回路。
6. A video signal is inputted, and a main signal of the video signal is inputted.
Removes ghosts near the signal as signal distortion
In a waveform equalizing circuit that outputs a signal, a transversal filter (59) and an input video signal
Remove the included ghost detection signal and the accompanying noise
Waveform with noise elimination circuit that retrieves and stores the waveform
A memory (61) and an output of the transversal filter;
Ghost detection signal waveform included in force and given reference wave
Compared to the shape, a signal that eliminates the signal distortion that is the difference
Calculate the top coefficient and apply it to the transversal filter.
Tap coefficient generation circuit (66)
Signal to the transversal filter.
Is read from the waveform memory in place of the input video signal
Ghost detection signal to the transversal filter
A first switch (58) for guiding and the first time the waveform memory
Ghost detection signal read from the
Lead to the raw circuit to input, but instead of next time,
Included in the output signal of the transversal filter
A second switch for guiding and inputting a ghost detection signal
(63) and a tap in the tap coefficient generation circuit.
When the number of occurrences of correction of the coefficient reaches a predetermined number of times,
Means for switching back the first and second switches.
A waveform equalizing circuit, comprising:
【請求項7】 請求項6に記載の波形等化回路におい
て、 前記第1及び第2のスイッチを切り換えて前記波形メモ
リから読み出したゴースト検出用信号を前記トランスバ
ーサルフィルタに導くと共に、前記トランスバーサルフ
ィルタの出力信号に含まれているゴースト検出用信号を
前記タップ係数発生回路に導いて入力させることによ
り、前記トランスバーサルフィルタの特性を最適化する
第1の段階と、 前記第1及び第2のスイッチを切り戻して前記波形メモ
リから読み出したゴースト検出用信号を前記タップ係数
発生回路に導いて入力させることにより、前記トランス
バーサルフィルタの特性を最適化する第2の段階と、 のうち、前記第1の段階を経て前記タップ係数発生回路
におけるタップ係数を得て、その後、前記第2の段階を
経て前記タップ係数発生回路におけるタップ係数の修正
を行うようにしたことを特徴とする波形等化回路。
7. A waveform equalizing circuit according to claim 6, wherein
Then, the first and second switches are switched to switch the waveform memo.
The ghost detection signal read from the
To the transversal filter.
Ghost detection signal included in the filter output signal.
By leading the input to the tap coefficient generation circuit,
To optimize the characteristics of the transversal filter.
A first step, and switching back the first and second switches to release the waveform note;
The ghost detection signal read from the
The transformer is input to the generator by
A second step of optimizing the characteristics of the versal filter; and a tap coefficient generation circuit through the first step.
, And then the second step
Correction of tap coefficients in the tap coefficient generation circuit
And a waveform equalizing circuit.
【請求項8】 請求項7に記載の波形等化回路におい
て、前記第2の段階におけるタップ係数の修正動作は、
残留歪みの大きさ、修正動作の回数、又は修正動作に要
した時間の長さに依存して完了させ、又は再開させる制
御手段を具備することを特徴とする波形等化回路。
8. The waveform equalizing circuit according to claim 7, wherein
The operation of correcting the tap coefficient in the second stage is as follows:
The magnitude of the residual strain, the number of correction operations, or
Complete or resume depending on the length of time spent
A waveform equalization circuit comprising control means.
【請求項9】 請求項8に記載の波形等化回路におい
て、前記制御手段が残留歪みの大きさに依存して修正動
作を再開させるとしたとき、そのしきい値は、係数の修
正動作で到達可能な残留歪みの大きさレベルより大きい
ことを特徴とする波形等化回路。
9. A waveform equalizing circuit according to claim 8, wherein
The control means performs a correction operation depending on the magnitude of the residual strain.
When the operation is restarted, the threshold value is
Greater than the level of residual strain achievable by normal operation
A waveform equalization circuit characterized by the above-mentioned.
【請求項10】 請求項6に記載の波形等化回路におい
て、映像信号波形をサンプリングするサンプリングクロ
ックの位相を検出するクロック位相検出手段(68)
と、検出された該位相に応じて制御された位相でサンプ
リングクロックを発生するクロック発生手段(69)
と、を備え、前記タップ係数発生回路(66)における
前記所与の基準波形の位相が、前記波形メモリから読み
出したゴースト検出用信号の波形位相と一致しないと
き、前記クロック位相検出手段及びクロック発生手段を
用いて一致させるようにしたことを特徴とする波形等化
回路。
10. A waveform equalizing circuit according to claim 6, wherein
To sample the video signal waveform.
Clock phase detecting means (68) for detecting the phase of the clock
And a sampling phase controlled according to the detected phase.
Clock generating means (69) for generating a ring clock
And the tap coefficient generation circuit (66)
The phase of the given reference waveform is read from the waveform memory.
If it does not match the waveform phase of the ghost detection signal
The clock phase detecting means and the clock generating means
Waveform equalization characterized by using matching
circuit.
【請求項11】 請求項6に記載の波形等化回路におい
て、映像信号波形をサンプリングするサンプリングクロ
ックの位相を検出するクロック位相検出手段(68)
と、前記所与の基準波形として位相の異なる複数種類の
基準波形を記憶する基準波形記憶手段と、を備え、前記
クロック位相検出手段による検出位相に応じて前記基準
波形記憶手段から最適の位相の基準波形を読み出して用
いることを特徴とする波形等化回路。
11. A waveform equalizing circuit according to claim 6, wherein
To sample the video signal waveform.
Clock phase detecting means (68) for detecting the phase of the clock
And a plurality of types having different phases as the given reference waveform.
Reference waveform storage means for storing a reference waveform,
The reference according to the phase detected by the clock phase detecting means
Read the reference waveform of the optimal phase from the waveform storage
A waveform equalization circuit.
【請求項12】 請求項6に記載の波形等化回路におい
て、前記雑音除去回路付きの波形メモリ(61)の出力
側に、該波形メモリから読み出したゴースト検出用信号
について差分波形をとって出力する差分回路(62)を
設けたことを特徴とする波形等化回路。
12. A waveform equalizer according to claim 6, wherein:
And the output of the waveform memory (61) with the noise elimination circuit.
The ghost detection signal read from the waveform memory
A differential circuit (62) which takes a differential waveform and outputs
A waveform equalization circuit, which is provided.
【請求項13】 請求項2に記載の波形等化回路におい
て、前記差分回路の出力は前記タップ係数演算回路に向
かうところから、該差分回路として2クロック差分をと
る差分回路を用いることを特徴とする波形等化回路。
13. A waveform equalizing circuit according to claim 2,
Therefore, the output of the difference circuit is sent to the tap coefficient calculation circuit.
From the above, the two-clock difference is calculated as the difference circuit.
A waveform equalizing circuit characterized by using a differential circuit.
【請求項14】 請求項12に記載の波形等化回路にお
いて、前記差分回路の出力は前記クロック位相検出手段
(68)に向かうところから、該差分回路として1クロ
ック差分をとる差分回路を用いることを特徴とする波形
等化回路。
14. A waveform equalizing circuit according to claim 12,
Wherein the output of the difference circuit is the clock phase detection means.
From (68), one clock is used as the difference circuit.
Waveform characterized by using a difference circuit that takes a block difference
Equalization circuit.
【請求項15】 請求項6に記載の波形等化回路におい
て、前記波形メモリ(61)においてゴースト検出用信
号を取り出す際、該ゴースト検出用信号が8フィールド
シーケンスのGCR信号から成り、入力映像信号に含ま
れる該信号の信号振幅を検出し、この検出結果によって
加算、或いは減算を行うことで、本来必要とする8フィ
ールドメモリを要せずして、ゴースト検出用信号として
の前記GCR信号を取り出すことを特徴とする波形等化
回路。
15. A waveform equalizing circuit according to claim 6, wherein
The ghost detection signal is stored in the waveform memory (61).
Signal, the ghost detection signal has eight fields.
Consists of sequence GCR signal, included in input video signal
The signal amplitude of the signal is detected, and the detection result
By performing addition or subtraction, the required
Ghost detection signal
Waveform equalization characterized by extracting the GCR signal
circuit.
【請求項16】 請求項7に記載の波形等化回路におい
て、前記第1の段階にある間は、入力映像信号を、前記
トランスバーサルフィルタを通過するのに要する遅延時
間と等しい遅延時間を持つ遅延回路を介し、前記トラン
スバーサルフィルタをバイパスして出力側に出力するこ
とを特徴とする波形等化回路。
16. A circuit according to claim 7, wherein:
During the first stage, the input video signal is
At the delay required to pass through the transversal filter
Through a delay circuit having a delay time equal to
Output to the output side by bypassing the sversal filter.
And a waveform equalizing circuit.
JP3123002A 1990-04-27 1991-04-26 Waveform equalization circuit Expired - Fee Related JP2843690B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3123002A JP2843690B2 (en) 1990-04-27 1991-04-26 Waveform equalization circuit

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11005890 1990-04-27
JP2-110058 1990-04-27
JP3123002A JP2843690B2 (en) 1990-04-27 1991-04-26 Waveform equalization circuit

Publications (2)

Publication Number Publication Date
JPH04227378A JPH04227378A (en) 1992-08-17
JP2843690B2 true JP2843690B2 (en) 1999-01-06

Family

ID=26449748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3123002A Expired - Fee Related JP2843690B2 (en) 1990-04-27 1991-04-26 Waveform equalization circuit

Country Status (1)

Country Link
JP (1) JP2843690B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5812217A (en) * 1996-06-26 1998-09-22 Intel Corporation Automatically adjusting anti-ghosting filter coefficients when the coefficients exceed particular values
US6377308B1 (en) 1996-06-26 2002-04-23 Intel Corporation Method and apparatus for line-specific decoding of VBI scan lines
US5926491A (en) * 1996-06-26 1999-07-20 Intel Corporation Noise tolerant run-in clock recovery method and apparatus
US5953065A (en) * 1996-06-26 1999-09-14 Intel Corporation Method and apparatus for common vertical blanking interval scan line decoding
US5838382A (en) * 1996-06-26 1998-11-17 Intel Corporation Method and apparatus for optimizing starting point for run-in clock recovery
US6268888B1 (en) * 1996-06-26 2001-07-31 Intel Corporation Mechanism for adaptive selection of anti-ghosting filtering
US5812207A (en) * 1996-12-20 1998-09-22 Intel Corporation Method and apparatus for supporting variable oversampling ratios when decoding vertical blanking interval data
KR100497373B1 (en) * 2002-12-13 2005-06-28 삼성전자주식회사 Apparatus and method for equalizing in the digital broadcasting receiver
JP4979413B2 (en) * 2006-03-06 2012-07-18 パナソニック株式会社 Pulse radio receiver

Also Published As

Publication number Publication date
JPH04227378A (en) 1992-08-17

Similar Documents

Publication Publication Date Title
US4389623A (en) Automatic equalizer ulitizing a preiodically contained reference signal
JP2843690B2 (en) Waveform equalization circuit
US5089892A (en) Ghost canceller employing plural reference signals
US5025317A (en) Ghost canceler using reference signals to generate updated criterion functions on which tap gains are determined
JP2000244777A (en) Waveform equalizing device
JPH10178560A (en) Noise elimination circuit
JPS62292079A (en) Automatic waveform equalizer
JP2538963B2 (en) Waveform equalizer
JPH0534851B2 (en)
EP0570190A2 (en) Waveform equalizing system
JP2848987B2 (en) Waveform equalization circuit
JPS6259950B2 (en)
KR100283887B1 (en) How to calculate filter coefficients for ghost eliminator
KR950007903B1 (en) Ghost canceller
KR100283888B1 (en) How to calculate filter coefficients for ghost eliminator
KR100284423B1 (en) Jitter correction method of degoster input signal
JPH0218637B2 (en)
JPS605103B2 (en) DC potential compensation method for TV signals
JPH0888783A (en) Control method for waveform equalizer
JPH04296172A (en) Ghost eliminating device
JPH0530383A (en) Waveform equalizer
JPH0669161B2 (en) Automatic equalizer
JPH08163409A (en) Frame circulation type noise reduction device
JPH05316391A (en) Waveform equalizer
JPH07107335A (en) Waveform equalizer

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees