KR100284423B1 - Jitter correction method of degoster input signal - Google Patents

Jitter correction method of degoster input signal Download PDF

Info

Publication number
KR100284423B1
KR100284423B1 KR1019930016616A KR930016616A KR100284423B1 KR 100284423 B1 KR100284423 B1 KR 100284423B1 KR 1019930016616 A KR1019930016616 A KR 1019930016616A KR 930016616 A KR930016616 A KR 930016616A KR 100284423 B1 KR100284423 B1 KR 100284423B1
Authority
KR
South Korea
Prior art keywords
signal
input
field
value
video signal
Prior art date
Application number
KR1019930016616A
Other languages
Korean (ko)
Other versions
KR950007425A (en
Inventor
김찬수
Original Assignee
구자홍
엘지전자주식회사
전주범
대우전자주식회사
윤종용
삼성전자주식회사
박권상
한국방송공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사, 전주범, 대우전자주식회사, 윤종용, 삼성전자주식회사, 박권상, 한국방송공사 filed Critical 구자홍
Priority to KR1019930016616A priority Critical patent/KR100284423B1/en
Publication of KR950007425A publication Critical patent/KR950007425A/en
Application granted granted Critical
Publication of KR100284423B1 publication Critical patent/KR100284423B1/en

Links

Abstract

본 발명은 디고스터 입력신호의 지터를 보정하는 기술에 관한 것으로, 종래의 고스트 제거 수단에 있어서는 입력되는 필드신호를 선입선출기에 저장한후 그대로 필터계수연산 프로세서로 출력하여 등화처리를 하게 되므로 순차적으로 입력되는 필드가 시간상으로 어긋나는 경우 등화처리가 잘못되는 결함이 있었는바, 본 발명은 이를 해결하기 위하여 선입선출기에서 직접 데이타를 필터계수연산 프로세서로 출력하여 저장하는 경우에 발생되는 필드의 어긋남을 보정함으로써 등화를 수행하기 위한 입력신호의 시작점을 일치시킬 수 있게 되고, 이로인하여 각 필드의 어긋남으로 인해 등화가 잘못되는 것을 방지할 수 있게 된다.The present invention relates to a technique for correcting jitter of a degoster input signal. In the conventional ghost removing means, the input field signal is stored in a first-in, first-out, and then output to the filter coefficient calculation processor as it is to be equalized. There is a defect that the equalization process is wrong when the field is shifted in time. To solve this problem, the present invention compensates for a field shift that occurs when data is directly output from the first-in-first-out machine to the filter coefficient calculation processor and stored. It is possible to match the starting point of the input signal for performing equalization, thereby preventing the equalization from being wrong due to the deviation of each field.

Description

디고스터 입력신호의 지터 보정방법Jitter correction method of degoster input signal

제1도는 일반적인 고스트 제거 장치의 블록도.1 is a block diagram of a typical ghost removal device.

제2도는 순차입력되는 영상 필드의 지터발생 예시도.2 is a diagram illustrating jitter generation of image fields sequentially input.

제3도는 본 발명의 지터보정방법에 대한 신호흐름도.3 is a signal flow diagram for the jitter correction method of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 입력버퍼 2 : A/D변환기1: Input buffer 2: A / D converter

3 : 클럭신호 발생기 4 : 타이밍신호 발생기3: clock signal generator 4: timing signal generator

5 : 선입선출기 6 : 인터페이스5: first-in, first-out 6: interface

7 : 필터계수연산 프로세서 8 : 필터7: filter coefficient calculation processor 8: filter

9 : D/A변환기 10 : 출력버퍼9: D / A Converter 10: Output Buffer

본 발명은 디고스터(deghoster) 입력신호의 지터(jitter)를 보정하는 기술에 관한 것으로, 특히 선입선출기에서 직접 데이타 샘플을 필터계수연산 프로세서로 출력하여 저장하는 경우에 발생되는 각 필드의 어긋남을 보정함으로써 이퀄라이저를 수행하기 위한 입력신호의 시작점이 일치되게 하는데 적당하도록한 디고스터 입력신호의 지터 보정방법에 관한 것이다.The present invention relates to a technique for correcting jitter of a deghoster input signal. In particular, the field misalignment generated when a data sample is directly output from a first-in-first-out machine to a filter coefficient calculating processor and stored. The present invention relates to a jitter correction method of a degoster input signal which is adapted to make the start point of an input signal for performing an equalizer coincide.

제1도는 종래 기술에 의한 고스트 제거기의 블록도로서 이에 도시한 바와 같이, 입력버퍼(1)를 통해 입력되는 아날로그의 영상신호를 소정의 주파수(14MHZ)로 샘플링하여 디지털신호로 변환하는 A/D변환기(2)와; 입력 영상신호에서 동기신호를 분리하여 클럭신호로 출력하고, 컬러 버스트신호와 록킹되는 동위상의 4fSC를 발생하는 클럭신호 발생기(3); 각 블록에서 필요로하는 각종 타이밍신호를 출력하는 타이밍신호 발생기(4)와; 선입선출기(5)로부터 필드 단위의 영상신호를 입력받아 고스트를 제거하기 위한 필터계수를 연산하는 필터계수연산 프로세서(7)와; 입력된 디지털신호와 상기 필터계수연산 프로세서(7)에 의해 구해진 필터계수를 컨벌루젼하여 고스트를 제어하는 필터(8)와; 상기 필터(8)에서 출력되는 디지털신호를 아날로그신호로 변환하여 출력버퍼(10)측으로 출력하는 D/A변환기(9)로 구성된 것으로, 이의 작용을 제2도를 참조하여 설명하면 다음과 같다.FIG. 1 is a block diagram of a ghost eliminator according to the prior art. As shown therein, an A / D for sampling an analog video signal input through an input buffer 1 at a predetermined frequency (14 MHz) and converting it into a digital signal is shown. A transducer 2; A clock signal generator (3) which separates the synchronization signal from the input video signal and outputs it as a clock signal and generates 4f SC in phase locked with the color burst signal; A timing signal generator 4 for outputting various timing signals required by each block; A filter coefficient calculation processor 7 for receiving a field signal from the first-in-first-out unit 5 and calculating a filter coefficient for removing ghosts; A filter (8) for converging the input digital signal and the filter coefficient obtained by the filter coefficient calculating processor (7) to control ghosting; The D / A converter 9 converts the digital signal output from the filter 8 into an analog signal and outputs the analog signal to the output buffer 10. The operation thereof will be described with reference to FIG.

일반적으로, 고스트 정보를 알아내기 위해 기준신호를 필요로 하는데, 이것을 GCR(Ghost Canceller Reference) 신호라 칭하며, 이 신호는 영상신호의 수직블랭킹 구간에 삽입된다.In general, a reference signal is required to obtain ghost information, which is referred to as a Ghost Canceler Reference (GCR) signal, which is inserted into a vertical blanking interval of an image signal.

상기와 같은 아날로그의 영상신호가 입력버퍼(1)를 통해 A/D변환기(2)에 공급되고, 여기서 소정의 주파수(14MHZ)로 샘플링되어 디지털신호로 변환된다. 선입선출기(5)는 상기 GCR신호를 실시간으로 저장하기 위해 사용된 것이다.The analog video signal as described above is supplied to the A / D converter 2 through the input buffer 1, where it is sampled at a predetermined frequency (14 MHz) and converted into a digital signal. The first-in, first-out 5 is used to store the GCR signal in real time.

한편, 클럭신호 발생기(3)는 입력 영상신호로부터 동기신호를 분리하여 컬러버스트신호와 록킹되는 동위상의 4fSC를 발생하고, 타이밍신호 발생기(4)는 그 클럭신호 발생기(3)에서 출력되는 클럭신호를 이용하여, 각 블록에서 필요로하는 각종 타이밍신호를 생성한다.On the other hand, the clock signal generator 3 separates the synchronous signal from the input video signal to generate an in-phase 4f SC locked with the color burst signal, and the timing signal generator 4 outputs the clock output from the clock signal generator 3. The signals are used to generate various timing signals required for each block.

필터계수연산 프로세서(7)는 선입선출기(5)를 통해 필드 단위의 영상신호를 입력받아, 상기 GCR신호가 다중채널을 통하면서 어떻게 왜곡되었는지를 분석하고, 고스트가 제거되도록 필터계수를 구한다. 즉, 이 필터계수연산 프로세서(7)는 고스트 제거용 소프트웨어를 실행시키기 위한 것으로 고속 연산이 가능한 프로세서이다.The filter coefficient calculation processor 7 receives a field-based image signal through the first-in, first-out (5), analyzes how the GCR signal is distorted through the multi-channel, and obtains a filter coefficient to remove ghosts. In other words, the filter coefficient calculating processor 7 is a processor capable of performing a high speed operation for executing ghost elimination software.

상기 필터계수연산 프로세서(7)에 의해 구해진 필터계수는 하드웨어로 전달되어 고스트가 포함된 신호가 원래의 신호가 되도록 작용한다. 즉, 필터(8)는 상기 A/D변환기(2)를 통해 입력되는 디지털신호와 상기 필터계수연산 프로세서(7)에 의해 구해진 필터계수를 컨벌루젼하여 고스트가 제거된 디지털 영상신호를 출력하게 된다.The filter coefficients obtained by the filter coefficient calculating processor 7 are transferred to the hardware so that the ghost-containing signal becomes the original signal. That is, the filter 8 convolves the digital signal inputted through the A / D converter 2 and the filter coefficient obtained by the filter coefficient calculating processor 7 to output a ghost-free digital video signal. .

상기 고스트가 제거된 디지털 영상신호가 D/A변환기(9)를 통해 다시 아날로그의 영상신호로 변환된 후 출력버퍼(10)를 통해 외부로 출력된다.The ghost-free digital video signal is converted back to an analog video signal through the D / A converter 9 and then output to the outside through the output buffer 10.

그런데, 입력되는 영상신호가 선입선출기(5)에 필드 단위로 저장된 후 그대로 필터계수연산 프로세서(7)로 전달되어 등화처리되도록 되어 있다. 즉, 홀수 필드 G와 짝수 필드에 대해 서로 감산처리해서 2G를 구하여 등화하도록 되어 있다.By the way, the input video signal is stored in the first-in, first-out (5) field unit and then passed to the filter coefficient calculating processor 7 as it is to be equalized. That is, odd field G and even field Are subtracted from each other to obtain 2G to equalize.

이와 같은 경우, 영상신호의 필드가 제2도와 같이 입력되면, 즉, n번째 필드와 (n+3)번째 필드가 시간 상에서 ε1만큼 어긋나 있고, (n+1)번째 필드와 (n+2)번째 필드가 ε2만큼 어긋나 있다면가 2G가 되지 않는데, 이것은 등화를 전혀 엉뚱하게 하도록 하는 결과를 초래한다.In such a case, when the field of the video signal is input as shown in FIG. 2, that is, the nth field and the (n + 3) th field are shifted by ε 1 in time, and the (n + 1) th field and (n + 2). ) Th field is shifted by ε 2 Does not become 2G, which causes the equalization to be erratic at all.

이와 같이 종래 기술에 의한 고스트 제거 수단에 있어서는 입력되는 필드신호를 선입선출기에 저장한후 그대로 필터계수연산 프로세서로 출력하여 등화처리를 하게 되므로 순차적으로 입력되는 필드가 시간상으로 어긋나는 경우 등화처리가 잘못되는 결함이 있었다.As described above, in the ghost elimination means according to the prior art, the input field signal is stored in the first-in, first-out, and then output to the filter coefficient calculation processor as it is to perform the equalization process. There was this.

본 발명은 이와 같은 종래의 결함을 해결하기 위하여 입력되는 필드의 어긋남을 보정해주는 방법을 창안한 것으로, 이를 첨부한 도면에 의하여 상세히 설명한다.The present invention has been made a method for correcting the deviation of the input field in order to solve such a conventional defect, which will be described in detail with reference to the accompanying drawings.

본 발명에 의한 디고스터 입력신호의 지터 보정방법은, 선입선출기로부터 입력되는 영상신호의 홀수필드에 대하여, 소정의 샘플을 연산처리하여 최상위비트측의 불필요한 비트를 제거하고, 3진신호와 상관성을 구하여 저장하는 제1과정과; 상기 입력 영상신호와 3진신호를 곱해가면서 가산하여 상관성을 구하는 제2과정과; 상기 입력 영상신호의 상관값에서 최대값을 감산한 결과치가 0보다 크거나 같을때 소정구간의 임시 최대값을 새로운 값으로 변경시키고, 그때의 X값을 저장하는 과정을 반복하여 최대값과 그 위치를 구하는 제3과정과; 입력되는 영상신호의 짝수 필드에 대하여 상기 홀수 필드와 동일한 방법으로 처리하는 과정으로 이루어지는 것으로, 이와 같은 본 발명의 작용을 제1도 및 제3도를 참조하여 상세히 설명하면 다음과 같다.In the jitter correction method of the degoster input signal according to the present invention, a predetermined sample is computed for an odd field of a video signal input from a first-in-first-out machine to remove unnecessary bits on the most significant bit side and correlate with a ternary signal. Obtaining and storing the first process; A second step of multiplying the input video signal by a ternary signal to add correlations; When the result of subtracting the maximum value from the correlation value of the input video signal is greater than or equal to 0, the temporary maximum value of a predetermined section is changed to a new value, and the process of storing the X value at that time is repeated. A third process of finding a; The operation of the even field of the input image signal is performed in the same manner as the odd field. The operation of the present invention will be described in detail with reference to FIGS. 1 and 3 as follows.

선입선출기(5)로 부터 입력되는 영상신호의 필드가 짝수인지 또는 홀수인지를 확인하여 홀수인 경우, 홀수필드의 140샘플을 입력한후 최상위비트(MSB)쪽의 불필요한 8비트를 제거하기 위해 그 각각의 샘플을 연산(Logical AND OOFFH)하여 3진신호(ternary)와의 상관성(correlation)을 구한 후 그 연산값을 저장한다.(S1-S4)To check whether the field of the video signal input from the first-in-first-out (5) is even or odd, and if it is odd, input 140 samples of the odd field to remove unnecessary 8 bits of the most significant bit (MSB). Each sample is computed (Logical AND OOFF H ) to obtain a correlation with a ternary signal, and then stored in the calculated value (S1-S4).

상기 상관성은 입력신호와 3진신호를 곱해가면서 더하는 과정을 일컫는다. 그런데 전,후로 소정의 샘플(편의상 20샘플로 한정)까지 보정하여야 하므로 입력신호의 32번째 부터(왜냐하면, GCR신호는 52번째 샘플로부터 시작되어야 하므로) 곱해가면서 계산하게 되며, 여기서, 서로 곱하는 데이타의 갯수는 140개로 충분하다.The correlation refers to a process of multiplying an input signal by a ternary signal and adding the multiplication signal. However, before and after a predetermined sample (limited to 20 samples for convenience), it is calculated by multiplying from the 32nd of the input signal (because the GCR signal should start from the 52nd sample). 140 is enough.

즉, 입력 영상신호의 32번째부터 71번째까지 슬라이딩시켜가면서 140샘플의 갯수를 곱해서 상관성을 구한다. 32번째가 의미하는 바는 앞쪽으로 최대 20샘플까지 어긋나 있을 수 있다는 것이다.That is, the correlation is obtained by multiplying the number of 140 samples while sliding from the 32nd to 71st of the input video signal. The 32nd means that there can be up to 20 samples of forward deviation.

그래서 이 값과 최대값을 감산하여 그 결과치가 0보다 크거나 같으면 임시 최대값을 새로운 값으로 변경시키고, 그때의 X값 즉, 새로운 최대값의 데이타 샘플의 위치값을 롬에 저장하는 과정을 32번째 부터 71번째까지 40번을 수행하면서 최대값과 그 위치를 구한다.(S5-S8)Therefore, if the result is subtracted from the maximum value and the result is greater than or equal to 0, the temporary maximum value is changed to the new value, and the X value, that is, the position value of the data sample of the new maximum value is stored in the ROM. Perform 40 times from the 1st to 71st to find the maximum value and its position (S5-S8).

상기의 과정을 좀더 상세히 설명하면, 52번째에 GCR이 시작되도록 입력 영상 신호를 보정해주기 위하여 32번째부터 71번째까지 슬라이딩시켜가면서 상관성값을 구할 때 만약 52번째에서 피크치가 나타나면 보정이 이루어지지 않도록 즉, 보정값이 “0”이 되도록 만들어주어야 한다.The above process will be described in more detail. When the correlation value is obtained by sliding from the 32nd to 71st in order to correct the input video signal so that the GCR starts at 52nd, if the peak value appears at 52nd, the correction is not performed. It should be made so that the correction value is “0”.

그러기 위해서는 처음 32번째에 해당하는 가상정보값 X를 39로 초기화시키고(왜냐하면, 32~71=40이므로), 32에서 하나씩 증가될때마다 X를 하나씩 감소시키면서 상관성 피크치와 그 위치를 구한다.To do this, initialize the virtual information value X corresponding to the first 32nd to 39 (because 32 ~ 71 = 40), and find the correlation peak value and its position by decreasing X by one each time it is increased by 32.

그런데, 52번째일 때 지터보정값이 “0”이 되어야 하므로 (X-19)가 실제로 어긋난 샘플수가 된다. 즉, (X-19)가 “+”이면 보정값이 “+”이므로 앞으로 밀려 들어왔다는 것을 의미하므로 뒤로 밀어주어야 하고, (X-19)가 “-”이면 보정값이 “-”이므로 보정값이 뒤로 밀려갔다는 것을 의미하므로 앞으로 당겨주어야 한다.However, since the jitter correction value should be "0" at the 52nd time, (X-19) becomes the number of samples which actually shifted. In other words, if (X-19) is “+”, it means that the correction value is “+” and pushed forward because it is pushed forward. If (X-19) is “-”, the correction value is “-” and the correction value is This means that it has been pushed back, so you have to pull it forward.

예로써, 52번째 일때 최대값이면 X=39에서 하나씩 감소했을 것이므로 X=19에서 최대값이 인출되었고, 그 값 19가 X에 저장되어 있다. 그러므로 보정값 (X-19)=0이 실질적으로 어긋난 샘플수가 된다.(S9)For example, the maximum value at the 52nd time would be decreased by one at X = 39, so the maximum value was retrieved at X = 19, and the value 19 is stored at X. Therefore, the corrected value (X-19) = 0 is the number of samples substantially shifted (S9).

이렇게 구해진 값을 가지고 원래 홀수필드부분 : 8000H∼83B5H∼ ⇒B500H+(X-19)H+ 3B5H의 새로운 데이타 영역으로 이동시킴으로써 지터보정을 할 수 있다.(S10)With this value, jitter correction can be performed by moving to the new data area of the original odd field parts: 8000 H to 83B5 H to B500 H + (X-19) H + 3B5 H. (S10)

짝수인 경우에는이므로 상관성을 구하여 소팅할 때 최대값을 구하지 않고 최소값을 구하도록 하며, 다른 나머지의 부분도 동일하다. 마찬가지로, 메모리 변환에서 짝수필드부분: 83B6H∼876BH⇒B000H+(X-19)H∼B000H+(X-19)H+3B5H의 새로운 데이타 영역으로 이동시킴으로써 지터보정을 할 수 있다.If even Therefore, when sorting by correlation, the minimum value is obtained instead of the maximum value. The rest of the rest is the same. Similarly, jitter correction can be performed by moving to the new data area of the even field part: 83B6 H to 876B H ⇒ B000 H + (X-19) H to B000 H + (X-19) H + 3B5 H in memory conversion. .

이상에서 상세히 설명한 바와 같이 본 발명은 선입선출기에서 직접 데이타를 필터계수연산 프로세서로 출력하여 저장하는 경우에 발생되는 필드의 어긋남을 보정함으로써 등화(equalization)를 수행하기 위한 입력신호의 시작점을 일치시킬 수 있게 되고, 이로인하여 각 필드의 어긋남으로 인해 등화가 잘못되는 것을 방지할 수 있는 효과가 있다.As described in detail above, the present invention corrects field shifts generated when data is directly output from the first-in-first-out machine to the filter coefficient calculating processor, thereby matching the starting point of the input signal for performing equalization. This makes it possible to prevent wrong equalization due to the deviation of each field.

Claims (1)

입력되는 영상신호의 홀수필드에 대하여, 소정의 샘플을 연산처리하여 최상위비트측의 불필요한 비트를 제거하고, 3진신호와 상관성을 취하여 저장하는 제1과정과, 상기 입력 영상신호와 3진신호를 곱해가면서 가산하여 상관성을 구하는 제2과정과, 상기 입력 영상신호의 상관값에서 최대값을 감산한 결과치가 0보다 크거나 같을때 소정구간의 임시최대값을 새로운 값으로 변경시키고, 그때의 X값을 저장하는 과정을 반복하여 최대값과 그 위치를 구하는 제3과정으로 처리하고, 입력되는 영상신호의 짝수 필드에 대해서도 상기 홀수필드와 동일한 방법으로 처리하는 것을 특징으로 하는 디고스터 입력신호의 지터 보정방법.A first process of arithmetic processing a predetermined sample on an odd field of an input video signal to remove unnecessary bits on the most significant bit side, correlating and storing the input video signal and a ternary signal; A second step of multiplying and multiplying, and subtracting the maximum value from the correlation value of the input video signal when the result is greater than or equal to 0, changing the temporary maximum value of the predetermined period to a new value, and then X value Repeating the process of storing the second process to obtain the maximum value and its position, and to process the even field of the input image signal in the same manner as the odd field, jitter correction of the degoster input signal Way.
KR1019930016616A 1993-08-25 1993-08-25 Jitter correction method of degoster input signal KR100284423B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930016616A KR100284423B1 (en) 1993-08-25 1993-08-25 Jitter correction method of degoster input signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930016616A KR100284423B1 (en) 1993-08-25 1993-08-25 Jitter correction method of degoster input signal

Publications (2)

Publication Number Publication Date
KR950007425A KR950007425A (en) 1995-03-21
KR100284423B1 true KR100284423B1 (en) 2001-03-02

Family

ID=66817497

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930016616A KR100284423B1 (en) 1993-08-25 1993-08-25 Jitter correction method of degoster input signal

Country Status (1)

Country Link
KR (1) KR100284423B1 (en)

Also Published As

Publication number Publication date
KR950007425A (en) 1995-03-21

Similar Documents

Publication Publication Date Title
CN1058122C (en) Symbol timing recovery circuit and method
FI84954B (en) ANORDINATION FOR MOTTAGNING AV DIGITAL DATA.
JP3419630B2 (en) Data segment synchronization detection circuit and method
EP0777885A2 (en) Method for enabling a user to fetch a specific information item from a set of information items, and a system for carrying out such a method
US5159339A (en) Sampling rate converter for signals having a non-integer sampling ratio
JPS6327895B2 (en)
JPS628070B2 (en)
KR20010061936A (en) Method and apparatus for performing phase detection and timing recovery for a vestigial sideband receiver
EP0413460A2 (en) Ghost cancelling system and method of controlling such a system
KR920000982B1 (en) Digital television system
KR100284423B1 (en) Jitter correction method of degoster input signal
US6104435A (en) Apparatus and method for generating data segment sync signal for HDTV
CN1805504A (en) Video processing apparatus and methods using selectively modified sync positions
JPH04227378A (en) Waveform equalization circuit
KR930001445B1 (en) Ghost cancelling system and control method thereof
JP4159120B2 (en) Method and apparatus for inserting asynchronous data into a digital signal
JPS62292079A (en) Automatic waveform equalizer
JP2557736B2 (en) Ghost reducer device
KR100283888B1 (en) How to calculate filter coefficients for ghost eliminator
US6462787B1 (en) Digital ghost cancellation using teletext data lines
KR970008093B1 (en) Scene brightness change eliminating method before and after ghost elimination
JP3269284B2 (en) Decision feedback type equalizer
JPH07105904B2 (en) Digital equalizer circuit
JP2525448B2 (en) Ghost removal device
JP2861273B2 (en) Waveform distortion detection circuit

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060911

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee