JP2841873B2 - 同期保持回路 - Google Patents
同期保持回路Info
- Publication number
- JP2841873B2 JP2841873B2 JP2409978A JP40997890A JP2841873B2 JP 2841873 B2 JP2841873 B2 JP 2841873B2 JP 2409978 A JP2409978 A JP 2409978A JP 40997890 A JP40997890 A JP 40997890A JP 2841873 B2 JP2841873 B2 JP 2841873B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- local
- synchronization
- sampling
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は移動体通信方式の同期保
持回路に利用する。特に、スペクトラム拡散通信方式
（Ｓｐｒｅａｄ Ｓｐｅｃｔｒｕｍ 通信方式、以下、
ＳＳ通信方式と云う。）の同期保持回路に関するもので
ある。
持回路に利用する。特に、スペクトラム拡散通信方式
（Ｓｐｒｅａｄ Ｓｐｅｃｔｒｕｍ 通信方式、以下、
ＳＳ通信方式と云う。）の同期保持回路に関するもので
ある。
【０００２】
【従来の技術】ＳＳ通信方式において受信ＰＮ符号を復
調するためには受信ＰＮ符号と同じ系列の局部ＰＮ符号
によって初期同期をとり同期を保持し続ける必要があ
る。
調するためには受信ＰＮ符号と同じ系列の局部ＰＮ符号
によって初期同期をとり同期を保持し続ける必要があ
る。
【０００３】従来、ＳＳ通信方式の同期保持回路は、受
信ＰＮ符号との同期保持にＤＬＬ（Delay Lock Loop)を
用いていた。ＤＬＬはデータ系と同期エラー系とからな
る構成を有しており、同期エラー系において局部ＰＮ符
号の位相を同期状態から１チップ分ずらして受信ＰＮ符
号との相関をとり、位相が１チップ分進んだ場合の相関
値と遅れた場合の相関値との差から同期エラーを検出し
て同期保持を行っている。
信ＰＮ符号との同期保持にＤＬＬ（Delay Lock Loop)を
用いていた。ＤＬＬはデータ系と同期エラー系とからな
る構成を有しており、同期エラー系において局部ＰＮ符
号の位相を同期状態から１チップ分ずらして受信ＰＮ符
号との相関をとり、位相が１チップ分進んだ場合の相関
値と遅れた場合の相関値との差から同期エラーを検出し
て同期保持を行っている。
【０００４】
【発明が解決しようとする課題】しかし、このような従
来の同期保持回路では、同期エラーを検出するために同
期エラー系に二つの乗算器および積分器と、その相関値
を減算するための減算器が必要になり、特に高速のチッ
プレートの場合にはハードウェアが複雑なため回路規模
が大きくなる欠点があった。
来の同期保持回路では、同期エラーを検出するために同
期エラー系に二つの乗算器および積分器と、その相関値
を減算するための減算器が必要になり、特に高速のチッ
プレートの場合にはハードウェアが複雑なため回路規模
が大きくなる欠点があった。
【０００５】本発明は上記の欠点を解決するもので、同
期保持を行うことができ、かつ同期エラー系の各２個の
乗算器および積分器を各１個にし減算器をなくすことが
でき、特に高速動作を必要とする場合には回路規模を大
幅に縮小することができる同期保持回路を提供すること
を目的とする。
期保持を行うことができ、かつ同期エラー系の各２個の
乗算器および積分器を各１個にし減算器をなくすことが
でき、特に高速動作を必要とする場合には回路規模を大
幅に縮小することができる同期保持回路を提供すること
を目的とする。
【０００６】
【課題を解決するための手段】本発明は、受信ＰＮ符号
を整合フィルタを介して入力し２倍の周波数のクロック
信号でサンプリングするアナログディジタル変換器と、
このアナログディジタル変換器の出力を一つおきのサン
プリングでとらえて互いに１／２周期位相が異なる二つ
の同期データ系のサンプリング符号および同期エラー系
のサンプリング符号を出力する直列並列変換器とを備え
た同期保持回路において、局部ＰＮ符号を発生する局部
ＰＮ符号発生器と、この局部ＰＮ符号と上記同期エラー
系のサンプリング符号とを乗算する乗算器と、上記局部
ＰＮ符号の符号局性変化を検出し局性変化のない部分は
積分禁止信号を出力する検出手段と、上記乗算器の出力
をこの積分禁止信号に基づき積分する積分器と、この積
分器の出力に基づき上記局部ＰＮ符号発生器の発生する
局部ＰＮ符号の位相を制御する位相制御手段とを備えた
ことを特徴とする。
を整合フィルタを介して入力し２倍の周波数のクロック
信号でサンプリングするアナログディジタル変換器と、
このアナログディジタル変換器の出力を一つおきのサン
プリングでとらえて互いに１／２周期位相が異なる二つ
の同期データ系のサンプリング符号および同期エラー系
のサンプリング符号を出力する直列並列変換器とを備え
た同期保持回路において、局部ＰＮ符号を発生する局部
ＰＮ符号発生器と、この局部ＰＮ符号と上記同期エラー
系のサンプリング符号とを乗算する乗算器と、上記局部
ＰＮ符号の符号局性変化を検出し局性変化のない部分は
積分禁止信号を出力する検出手段と、上記乗算器の出力
をこの積分禁止信号に基づき積分する積分器と、この積
分器の出力に基づき上記局部ＰＮ符号発生器の発生する
局部ＰＮ符号の位相を制御する位相制御手段とを備えた
ことを特徴とする。
【０００７】また、本発明は、上記検出手段は、上記局
部ＰＮ符号を１／２周期位相を遅延する遅延素子と、上
記局部ＰＮ符号とこの遅延素子の出力との排他的否定論
理和をとり上記積分禁止信号として出力する排他的否定
論理和回路とを含むことができる。
部ＰＮ符号を１／２周期位相を遅延する遅延素子と、上
記局部ＰＮ符号とこの遅延素子の出力との排他的否定論
理和をとり上記積分禁止信号として出力する排他的否定
論理和回路とを含むことができる。
【０００８】さらに、本発明は、上記位相制御手段は、
上記積分器の出力の高周波分を除去して同期エラー検出
信号を出力するループフィルタと、この同期エラー検出
信号に基づき上記局部ＰＮ符号発生器の出力する局部Ｐ
Ｎ符号の位相を制御する電圧制御発振器とを含むことが
できる。
上記積分器の出力の高周波分を除去して同期エラー検出
信号を出力するループフィルタと、この同期エラー検出
信号に基づき上記局部ＰＮ符号発生器の出力する局部Ｐ
Ｎ符号の位相を制御する電圧制御発振器とを含むことが
できる。
【０００９】
【作用】局部ＰＮ符号発生器は局部ＰＮ符号を発生す
る。乗算器はこの局部ＰＮ符号と同期エラー系のサンプ
リング符号とを乗算する。検出手段は局部ＰＮ符号の符
号局性変化を検出し局性変化のない部分は積分禁止信号
を出力する。積分器は乗算器の出力をこの積分禁止信号
に基づき積分する。位相制御手段は積分器の出力に基づ
き局部ＰＮ符号発生器の発生する局部ＰＮ符号の位相を
制御して同期を保持させる。
る。乗算器はこの局部ＰＮ符号と同期エラー系のサンプ
リング符号とを乗算する。検出手段は局部ＰＮ符号の符
号局性変化を検出し局性変化のない部分は積分禁止信号
を出力する。積分器は乗算器の出力をこの積分禁止信号
に基づき積分する。位相制御手段は積分器の出力に基づ
き局部ＰＮ符号発生器の発生する局部ＰＮ符号の位相を
制御して同期を保持させる。
【００１０】また、検出手段は、遅延素子で局部ＰＮ符
号を１／２周期位相を遅延し、排他的否定論理和回路で
局部ＰＮ符号とこの遅延素子の出力との排他的否定論理
和をとり上記積分禁止信号として出力する。
号を１／２周期位相を遅延し、排他的否定論理和回路で
局部ＰＮ符号とこの遅延素子の出力との排他的否定論理
和をとり上記積分禁止信号として出力する。
【００１１】さらに、位相制御手段は、ループフィルタ
で積分器の出力の高周波分を除去して同期エラー検出信
号を出力し、電圧制御発振器で同期エラー検出信号に基
づき局部ＰＮ符号発生器の出力する局部ＰＮ符号の位相
を制御する。
で積分器の出力の高周波分を除去して同期エラー検出信
号を出力し、電圧制御発振器で同期エラー検出信号に基
づき局部ＰＮ符号発生器の出力する局部ＰＮ符号の位相
を制御する。
【００１２】以上により同期保持を行うことができ、か
つ同期エラー系の各２個の乗算器および積分器を各１個
にし減算器をなくすことができ、特に高速動作を必要と
する場合には回路規模を大幅に縮小することができる。
つ同期エラー系の各２個の乗算器および積分器を各１個
にし減算器をなくすことができ、特に高速動作を必要と
する場合には回路規模を大幅に縮小することができる。
【００１３】
【実施例】本発明の実施例について図面を参照して説明
する。図１は本発明一実施例同期保持回路のブロック構
成図である。図１において、同期保持回路は、受信ＰＮ
符号Ｂ（Ｂ′）を整合フィルタ１を介して入力し２倍の
周波数のクロック信号でサンプリングするアナログディ
ジタル変換器２と、アナログディジタル変換器２の出力
を一つおきのサンプリングでとらえて互いに１／２周期
位相が異なる二つの同期データ系のサンプリング符号Ｃ
1 （Ｃ1 ′）および同期エラー系のサンプリング符号Ｃ
2 （Ｃ2 ′）を出力する直列並列変換器３と、入力する
局部ＰＮ符号Ｄと同期データ系のサンプリング符号Ｃ1
（Ｃ1 ′）とを乗算する乗算器８と、乗算器８の出力を
積算する積分器９とを備える。
する。図１は本発明一実施例同期保持回路のブロック構
成図である。図１において、同期保持回路は、受信ＰＮ
符号Ｂ（Ｂ′）を整合フィルタ１を介して入力し２倍の
周波数のクロック信号でサンプリングするアナログディ
ジタル変換器２と、アナログディジタル変換器２の出力
を一つおきのサンプリングでとらえて互いに１／２周期
位相が異なる二つの同期データ系のサンプリング符号Ｃ
1 （Ｃ1 ′）および同期エラー系のサンプリング符号Ｃ
2 （Ｃ2 ′）を出力する直列並列変換器３と、入力する
局部ＰＮ符号Ｄと同期データ系のサンプリング符号Ｃ1
（Ｃ1 ′）とを乗算する乗算器８と、乗算器８の出力を
積算する積分器９とを備える。
【００１４】ここで本発明の特徴とするところは、局部
ＰＮ符号Ｄを発生する局部ＰＮ符号発生器４と、局部Ｐ
Ｎ符号Ｄと同期エラー系のサンプリング符号Ｃ
1 （Ｃ1 ′）とを乗算する乗算器10と、局部ＰＮ符号Ｄ
の符号局性変化を検出し局性変化のない部分は積分禁止
信号Ｅを出力する検出手段と、乗算器10の出力をこの積
分禁止信号Ｅに基づき積分する積分器11と、積分器11の
出力に基づき局部ＰＮ符号発生器４の発生する局部ＰＮ
符号Ｄの位相を制御する位相制御手段とを備えたことに
ある。
ＰＮ符号Ｄを発生する局部ＰＮ符号発生器４と、局部Ｐ
Ｎ符号Ｄと同期エラー系のサンプリング符号Ｃ
1 （Ｃ1 ′）とを乗算する乗算器10と、局部ＰＮ符号Ｄ
の符号局性変化を検出し局性変化のない部分は積分禁止
信号Ｅを出力する検出手段と、乗算器10の出力をこの積
分禁止信号Ｅに基づき積分する積分器11と、積分器11の
出力に基づき局部ＰＮ符号発生器４の発生する局部ＰＮ
符号Ｄの位相を制御する位相制御手段とを備えたことに
ある。
【００１５】また、上記検出手段は、局部ＰＮ符号Ｄを
１／２周期位相を遅延する遅延素子６と、局部ＰＮ符号
Ｄと遅延素子６の出力との排他的否定論理和をとり積分
禁止信号Ｅとして出力する排他的否定論理和回路７とを
含む。
１／２周期位相を遅延する遅延素子６と、局部ＰＮ符号
Ｄと遅延素子６の出力との排他的否定論理和をとり積分
禁止信号Ｅとして出力する排他的否定論理和回路７とを
含む。
【００１６】さらに、上記位相制御手段は、積分器11の
出力の高周波分を除去して同期エラー検出信号Ｆを出力
するループフィルタ12と、同期エラー検出信号Ｆに基づ
き局部ＰＮ符号発生器４の出力する局部ＰＮ符号Ｄの位
相を制御する電圧制御発振器５とを含む。
出力の高周波分を除去して同期エラー検出信号Ｆを出力
するループフィルタ12と、同期エラー検出信号Ｆに基づ
き局部ＰＮ符号発生器４の出力する局部ＰＮ符号Ｄの位
相を制御する電圧制御発振器５とを含む。
【００１７】このような構成の同期保持回路の動作につ
いて説明する。
いて説明する。
【００１８】図２は本発明の同期保持回路のブロック構
成図である。
成図である。
【００１９】図２において、ＡはＰＮ符号の基本クロッ
ク信号、Ｂは同期がとれた場合の受信ＰＮ符号、Ｃは受
信ＰＮ符号Ｂに対する同期データ系および同期エラー系
のサンプリング符号、Ｄは局部ＰＮ符号、およびＥは局
部ＰＮ符号の符号極性変化から得られる積分禁止信号で
ある。また、Ｂ′は同期状態から少し位相がずれた受信
ＰＮ符号、Ｃ′は受信ＰＮ符号Ｂ′に対する同期データ
系および同期エラー系のサンプリング符号であり、Ｆは
同期エラー系の相関値から得られるエラー検出信号であ
る。
ク信号、Ｂは同期がとれた場合の受信ＰＮ符号、Ｃは受
信ＰＮ符号Ｂに対する同期データ系および同期エラー系
のサンプリング符号、Ｄは局部ＰＮ符号、およびＥは局
部ＰＮ符号の符号極性変化から得られる積分禁止信号で
ある。また、Ｂ′は同期状態から少し位相がずれた受信
ＰＮ符号、Ｃ′は受信ＰＮ符号Ｂ′に対する同期データ
系および同期エラー系のサンプリング符号であり、Ｆは
同期エラー系の相関値から得られるエラー検出信号であ
る。
【００２０】ここで、受信ＰＮ符号と局部ＰＮ符号との
同期がとれているとする。図２に示す受信ＰＮ符号Ｂ
は、整合フィルタ１を通過するとフィルタの特性から三
角波となる。アナログディジタル変換器２および直列並
列変換器３では、受信ＰＮ符号Ｂに対するサンプリング
符号Ｃに示すように受信ＰＮ符号Ｂの２倍のクロック信
号によって同期データ系と同期エラー系との位相が１／
２周期位相異なった２系統のサンプリングを行う。同期
がとれている場合には、データ系の相関は局部ＰＮ符号
Ｄの点ａとサンプリング符号Ｃの点ａ′、局部ＰＮ符号
Ｄの点ｂとサンプリング符号Ｃの点ｂ′と、局ＰＮ符号
Ｄの点ｃとサンプリング符号Ｃの点ｃ′との間などで行
い受信データを得る。同期エラー系の操作についても同
様に局部ＰＮ符号Ｄの点ａとサンプリング符号Ｃの点
ａ″と、局部ＰＮ符号Ｄの点ｂとサンプリング符号Ｃの
点ｂ″と、局部ＰＮ符号Ｄの点ｃとサンプリング符号Ｃ
の点ｃ″との間でなどで行うが、同期エラー系の相関の
場合には積分禁止信号Ｅに示すように局部ＰＮ符号の符
号極性変化のない所での積分計算を禁止する。この場合
の同期エラー系の相関値についてみると、局部ＰＮ符号
Ｄの点ａとサンプリング符号Ｃの点ａ″との間の乗算結
果は点ａ″が「０」なので「０」、局部ＰＮ符号Ｄの点
ｂとサンプリング符号Ｃの点ｂ″との間も同様に
「０」、局部ＰＮ符号Ｄの点ｃとサンプリング符号Ｃの
点ｃ″との間も「０」となり、局部ＰＮ符号Ｄの点ｄと
サンプリング符号Ｃの点ｄ″との間は点ｄ″が「０」で
ないが、積分計算を禁止する。以下の同期エラー系のサ
ンプリング符号についても同様に考えられるので同期エ
ラー系の相関値は最終的には「０」となる。
同期がとれているとする。図２に示す受信ＰＮ符号Ｂ
は、整合フィルタ１を通過するとフィルタの特性から三
角波となる。アナログディジタル変換器２および直列並
列変換器３では、受信ＰＮ符号Ｂに対するサンプリング
符号Ｃに示すように受信ＰＮ符号Ｂの２倍のクロック信
号によって同期データ系と同期エラー系との位相が１／
２周期位相異なった２系統のサンプリングを行う。同期
がとれている場合には、データ系の相関は局部ＰＮ符号
Ｄの点ａとサンプリング符号Ｃの点ａ′、局部ＰＮ符号
Ｄの点ｂとサンプリング符号Ｃの点ｂ′と、局ＰＮ符号
Ｄの点ｃとサンプリング符号Ｃの点ｃ′との間などで行
い受信データを得る。同期エラー系の操作についても同
様に局部ＰＮ符号Ｄの点ａとサンプリング符号Ｃの点
ａ″と、局部ＰＮ符号Ｄの点ｂとサンプリング符号Ｃの
点ｂ″と、局部ＰＮ符号Ｄの点ｃとサンプリング符号Ｃ
の点ｃ″との間でなどで行うが、同期エラー系の相関の
場合には積分禁止信号Ｅに示すように局部ＰＮ符号の符
号極性変化のない所での積分計算を禁止する。この場合
の同期エラー系の相関値についてみると、局部ＰＮ符号
Ｄの点ａとサンプリング符号Ｃの点ａ″との間の乗算結
果は点ａ″が「０」なので「０」、局部ＰＮ符号Ｄの点
ｂとサンプリング符号Ｃの点ｂ″との間も同様に
「０」、局部ＰＮ符号Ｄの点ｃとサンプリング符号Ｃの
点ｃ″との間も「０」となり、局部ＰＮ符号Ｄの点ｄと
サンプリング符号Ｃの点ｄ″との間は点ｄ″が「０」で
ないが、積分計算を禁止する。以下の同期エラー系のサ
ンプリング符号についても同様に考えられるので同期エ
ラー系の相関値は最終的には「０」となる。
【００２１】次に、受信ＰＮ符号と局部ＰＮ符号の同期
が少しずれた場合を考える。いま、受信ＰＮ符号Ｂ′が
局部ＰＮ符号Ｄに対して進んだ場合を示す。アナログデ
ィジタル変換器２および直列並列変換器３では、受信Ｐ
Ｎ符号Ｂ′に対するサンプリング符号Ｃ′に示すように
同期データ系および同期エラー系のサンプリングを行
う。同期データ系および同期エラー系はそれぞれ局部Ｐ
Ｎ符号Ｄとサンプリング符号Ｃ′との間で同期がとれて
いた場合と同様に相関をとる。同期エラー系の相関値に
ついてみると、局部ＰＮ符号Ｄの点ａとサンプリング符
号Ｃ′の点ａ″との間の乗算結果は、受信ＰＮ符号Ｂ′
の位相が進んだ分だけ点ａ″が「０」点からずれるため
に符号極性を考慮すると負の値をとることがわかる。局
部ＰＮ符号Ｄの点ｂとサンプリング符号Ｃ′の点ｂ″
と、局部ＰＮ符号Ｄの点ｃとサンプリング符号Ｃ′の点
ｃ″との間の乗算結果も同様に負となり、また、局部Ｐ
Ｎ符号Ｄの点ｄとサンプリング符号Ｃ′の点ｄ″との間
は乗算結果は正となるが積分計算を禁止する。以下の同
期エラー系のサンプリング点についても同様に考える
と、これらの乗算結果を積分した同期エラー系の相関値
は負の値となる。
が少しずれた場合を考える。いま、受信ＰＮ符号Ｂ′が
局部ＰＮ符号Ｄに対して進んだ場合を示す。アナログデ
ィジタル変換器２および直列並列変換器３では、受信Ｐ
Ｎ符号Ｂ′に対するサンプリング符号Ｃ′に示すように
同期データ系および同期エラー系のサンプリングを行
う。同期データ系および同期エラー系はそれぞれ局部Ｐ
Ｎ符号Ｄとサンプリング符号Ｃ′との間で同期がとれて
いた場合と同様に相関をとる。同期エラー系の相関値に
ついてみると、局部ＰＮ符号Ｄの点ａとサンプリング符
号Ｃ′の点ａ″との間の乗算結果は、受信ＰＮ符号Ｂ′
の位相が進んだ分だけ点ａ″が「０」点からずれるため
に符号極性を考慮すると負の値をとることがわかる。局
部ＰＮ符号Ｄの点ｂとサンプリング符号Ｃ′の点ｂ″
と、局部ＰＮ符号Ｄの点ｃとサンプリング符号Ｃ′の点
ｃ″との間の乗算結果も同様に負となり、また、局部Ｐ
Ｎ符号Ｄの点ｄとサンプリング符号Ｃ′の点ｄ″との間
は乗算結果は正となるが積分計算を禁止する。以下の同
期エラー系のサンプリング点についても同様に考える
と、これらの乗算結果を積分した同期エラー系の相関値
は負の値となる。
【００２２】反対に受信ＰＮ符号の位相が局部ＰＮ符号
に対して遅れてずれた場合は、同期エラー系のサンプリ
ング符号と局部ＰＮ符号との乗算結果は符号極性を考え
ると正となり同期エラー系の相関値は正の値となる。
に対して遅れてずれた場合は、同期エラー系のサンプリ
ング符号と局部ＰＮ符号との乗算結果は符号極性を考え
ると正となり同期エラー系の相関値は正の値となる。
【００２３】したがって同期エラー系の相関値から図２
の同期エラー検出信号Ｆに示すような受信ＰＮ符号と局
部ＰＮ符号が同期しているときを「０」とする同期エラ
ー検出信号Ｆが得られ、同期エラー検出信号Ｆを「０」
とするように局部ＰＮ符号発生器４の位相を制御するこ
とで従来のＤＬＬと同様な同期保持が可能となる。
の同期エラー検出信号Ｆに示すような受信ＰＮ符号と局
部ＰＮ符号が同期しているときを「０」とする同期エラ
ー検出信号Ｆが得られ、同期エラー検出信号Ｆを「０」
とするように局部ＰＮ符号発生器４の位相を制御するこ
とで従来のＤＬＬと同様な同期保持が可能となる。
【００２４】
【発明の効果】以上説明したように、本発明は、同期保
持を行うことができ、かつ同期エラー系の各２個の乗算
器および積分器を各１個にし減算器をなくすことがで
き、特に高速動作を必要とする場合には回路規模を大幅
に縮小することができる優れた効果がある。
持を行うことができ、かつ同期エラー系の各２個の乗算
器および積分器を各１個にし減算器をなくすことがで
き、特に高速動作を必要とする場合には回路規模を大幅
に縮小することができる優れた効果がある。
【図１】 本発明一実施例同期保持回路のブロック構成
図。
図。
【図２】 本発明の同期保持回路の各部分の信号波形を
示す図。
示す図。
１ 整合フィルタ ２ アナログディジタル変換器 ３ 直列並列変換器 ４ 局部ＰＮ符号発生器 ５ 電圧制御発振器 ６ 遅延素子 ７ 排他的否定論理和回路 ８、10 乗算器 ９、11 積分器 12 ループフィルタ Ａ ＰＮ符号の基本クロック信号 Ｂ 同期状態の受信ＰＮ符号 Ｂ′ 同期状態から少し位相が進んでずれた受信ＰＮ符
号 Ｃ1 、Ｃ2 受信ＰＮ符号Ｂの同期データ系および同
期エラー系サンプリング符号 Ｃ1 ′、Ｃ2 ′ 受信ＰＮ符号Ｂ′の同期データ系お
よび同期エラー系のサンプリング符号 Ｄ 局部ＰＮ符号 Ｅ 積分禁止信号 Ｆ 同期エラー検出信号 ａ〜ｄ、ａ′〜ｄ′、ａ″〜ｄ″ 点
号 Ｃ1 、Ｃ2 受信ＰＮ符号Ｂの同期データ系および同
期エラー系サンプリング符号 Ｃ1 ′、Ｃ2 ′ 受信ＰＮ符号Ｂ′の同期データ系お
よび同期エラー系のサンプリング符号 Ｄ 局部ＰＮ符号 Ｅ 積分禁止信号 Ｆ 同期エラー検出信号 ａ〜ｄ、ａ′〜ｄ′、ａ″〜ｄ″ 点
Claims (3)
- 【請求項１】 受信ＰＮ符号を整合フィルタを介して入
力し２倍の周波数のクロック信号でサンプリングするア
ナログディジタル変換器と、このアナログディジタル変
換器の出力を一つおきのサンプリングでとらえて互いに
１／２周期位相が異なる二つの同期データ系のサンプリ
ング符号および同期エラー系のサンプリング符号を出力
する直列並列変換器とを備えた同期保持回路において、
局部ＰＮ符号を発生する局部ＰＮ符号発生器と、この局
部ＰＮ符号と上記同期エラー系のサンプリング符号とを
乗算する乗算器と、上記局部ＰＮ符号の符号局性変化を
検出し局性変化のない部分は積分禁止信号を出力する検
出手段と、上記乗算器の出力をこの積分禁止信号に基づ
き積分する積分器と、この積分器の出力に基づき上記局
部ＰＮ符号発生器の発生する局部ＰＮ符号の位相を制御
する位相制御手段とを備えたことを特徴とする同期保持
回路。 - 【請求項２】 上記検出手段は、上記局部ＰＮ符号を１
／２周期位相を遅延する遅延素子と、上記局部ＰＮ符号
とこの遅延素子の出力との排他的否定論理和をとり上記
積分禁止信号として出力する排他的否定論理和回路とを
含む請求項１記載の同期保持回路。 - 【請求項３】 上記位相制御手段は、上記積分器の出力
の高周波分を除去して同期エラー検出信号を出力するル
ープフィルタと、この同期エラー検出信号に基づき上記
局部ＰＮ符号発生器の出力する局部ＰＮ符号の位相を制
御する電圧制御発振器とを含む請求項１記載の同期保持
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2409978A JP2841873B2 (ja) | 1990-12-10 | 1990-12-10 | 同期保持回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2409978A JP2841873B2 (ja) | 1990-12-10 | 1990-12-10 | 同期保持回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04213935A JPH04213935A (ja) | 1992-08-05 |
| JP2841873B2 true JP2841873B2 (ja) | 1998-12-24 |
Family
ID=18519221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2409978A Expired - Lifetime JP2841873B2 (ja) | 1990-12-10 | 1990-12-10 | 同期保持回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2841873B2 (ja) |
-
1990
- 1990-12-10 JP JP2409978A patent/JP2841873B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04213935A (ja) | 1992-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960032957A (ko) | Tdma 및 cdma 시스템의 심볼 및 프레임 동기 | |
| JP2672769B2 (ja) | スペクトル拡散受信機 | |
| Vali et al. | Analysis of a chaos-based non-coherent delay lock tracking loop | |
| JP2841873B2 (ja) | 同期保持回路 | |
| JP3240954B2 (ja) | 位相比較器 | |
| JP4352557B2 (ja) | 同期回路 | |
| JP2692434B2 (ja) | スペクトル拡散復調装置 | |
| JPH05344093A (ja) | スペクトラム拡散通信用復調装置 | |
| JPH0771020B2 (ja) | スペクトラム拡散通信復調装置 | |
| KR950007434B1 (ko) | 디지탈 얼리-레이트 트래킹 루프회로 | |
| KR960000612B1 (ko) | 직접대역 확산방식의 수신기에 있어서 동기 추적방식 및 회로 | |
| JP2708352B2 (ja) | インテグラル・ディレイロックループ | |
| KR100413416B1 (ko) | 에이치디티브이(hdtv)의 타이밍 복원장치 | |
| JP3183492B2 (ja) | スペクトル拡散受信装置 | |
| JP3234446B2 (ja) | スペクトル拡散信号復調装置 | |
| JP2770995B2 (ja) | スペクトラム拡散通信用受信装置 | |
| JP2773082B2 (ja) | ベースバンドディレイロックループ装置 | |
| KR950006699B1 (ko) | 비동기 ds/ss 시스템의 수신기에 있어서 타이밍 복구회로 | |
| JP3183493B2 (ja) | スペクトル拡散受信装置 | |
| JP3118938B2 (ja) | スペクトラム拡散通信用復調装置 | |
| KR0155523B1 (ko) | 직접대역확산 시스템의 2차 동기장치 | |
| JPH07123024A (ja) | スペクトラム拡散通信における自動周波数制御の初期引込み方法と受信装置 | |
| JPH05292060A (ja) | スペクトラム拡散通信用復調装置 | |
| JPS61274456A (ja) | タイミング情報検出回路 | |
| JPH0951288A (ja) | スペクトラム拡散受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071023 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081023 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091023 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091023 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101023 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111023 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111023 Year of fee payment: 13 |