JPH07123024A - スペクトラム拡散通信における自動周波数制御の初期引込み方法と受信装置 - Google Patents
スペクトラム拡散通信における自動周波数制御の初期引込み方法と受信装置Info
- Publication number
- JPH07123024A JPH07123024A JP26395793A JP26395793A JPH07123024A JP H07123024 A JPH07123024 A JP H07123024A JP 26395793 A JP26395793 A JP 26395793A JP 26395793 A JP26395793 A JP 26395793A JP H07123024 A JPH07123024 A JP H07123024A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- spread spectrum
- signal
- correlation value
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 本発明は、スペクトラム拡散通信において、
自動周波数制御の初期引込みが可能になるまでに要する
時間を短縮できる自動周波数制御の初期引込み方法と受
信装置を提供することを目的とする。 【構成】 ＡＦＣ回路１０をミキサ１１，Ａ／Ｄ変換器
１２，ディジタル・マッチド・フィルタＤＭＦ１３，Ｏ
ＳＣ１４，周波数弁別器１５，Ｄ／Ａ変換器１６，ＡＦ
Ｃ制御回路１７，ＶＣＯ１８とで構成し、入力するＩＦ
に含まれている送信側のチップクロック周波数ＴｘＣＬ
Ｋに対して、ＯＳＣ１４の出力するサンプルクロック周
波数ＲｘＣＬＫを、ＴｘＣＬＫの１チップ周期当たり２
サイクル程度高いか、或いは２サイクル程度低い周波数
として、送受のクロックの周波数ずれによる相関値の変
動を短時間で抑制させ、ＶＣＯ１８の生成するクロック
を早くＴｘＣＬＫに同期するように作用させる。
自動周波数制御の初期引込みが可能になるまでに要する
時間を短縮できる自動周波数制御の初期引込み方法と受
信装置を提供することを目的とする。 【構成】 ＡＦＣ回路１０をミキサ１１，Ａ／Ｄ変換器
１２，ディジタル・マッチド・フィルタＤＭＦ１３，Ｏ
ＳＣ１４，周波数弁別器１５，Ｄ／Ａ変換器１６，ＡＦ
Ｃ制御回路１７，ＶＣＯ１８とで構成し、入力するＩＦ
に含まれている送信側のチップクロック周波数ＴｘＣＬ
Ｋに対して、ＯＳＣ１４の出力するサンプルクロック周
波数ＲｘＣＬＫを、ＴｘＣＬＫの１チップ周期当たり２
サイクル程度高いか、或いは２サイクル程度低い周波数
として、送受のクロックの周波数ずれによる相関値の変
動を短時間で抑制させ、ＶＣＯ１８の生成するクロック
を早くＴｘＣＬＫに同期するように作用させる。
Description
【０００１】
【産業上の利用分野】本発明は、スペクトラム拡散通信
の受信側においてＡＦＣ回路を用いて、受信する信号か
ら搬送波成分を分離して行う自動周波数制御の初期引込
み方法と受信装置に関する。
の受信側においてＡＦＣ回路を用いて、受信する信号か
ら搬送波成分を分離して行う自動周波数制御の初期引込
み方法と受信装置に関する。
【０００２】近年、無線通信方式において、ベースバン
ド信号に対して、数百〜数千倍の周波数の、任意のＰＮ
パターンであるチップパターンをベースバンド信号１ビ
ット毎に掛け合わせることで周波数帯域を広げて送信す
る。また、受信側では送信側から送られて来る信号より
チップパターンを分離して受信信号に掛け合わせてもと
のベースバンド信号を得ることにより、他の通信との干
渉を防ぐ等の特徴を持つスペクトル拡散（以下、ＳＳと
称する）の直接拡散方法による無線通信では、信号の電
力が微弱であっても通信が可能である特徴を利用するの
が一般的であり、受信する信号は非常にＣ／Ｎ（搬送波
／雑音比）が低い状態となっている。このような低いＣ
／Ｎでは、従来用いられてきたＡＦＣ回路では搬送波の
再生が困難であり、この問題に対処するために相関器の
出力信号である相関値の周波数特性を利用したＡＦＣ回
路が考案されているが、より安定したスペクトル拡散無
線通信システムのＡＦＣ回路が要求されている。
ド信号に対して、数百〜数千倍の周波数の、任意のＰＮ
パターンであるチップパターンをベースバンド信号１ビ
ット毎に掛け合わせることで周波数帯域を広げて送信す
る。また、受信側では送信側から送られて来る信号より
チップパターンを分離して受信信号に掛け合わせてもと
のベースバンド信号を得ることにより、他の通信との干
渉を防ぐ等の特徴を持つスペクトル拡散（以下、ＳＳと
称する）の直接拡散方法による無線通信では、信号の電
力が微弱であっても通信が可能である特徴を利用するの
が一般的であり、受信する信号は非常にＣ／Ｎ（搬送波
／雑音比）が低い状態となっている。このような低いＣ
／Ｎでは、従来用いられてきたＡＦＣ回路では搬送波の
再生が困難であり、この問題に対処するために相関器の
出力信号である相関値の周波数特性を利用したＡＦＣ回
路が考案されているが、より安定したスペクトル拡散無
線通信システムのＡＦＣ回路が要求されている。
【０００３】ここで、ＳＳの直接拡散方法に用いられる
相関器の１つの例として、一般的なディジタル・マッチ
ド・フィルタ（以下、ＤＭＦと称する）のブロック図を
図８に示す。
相関器の１つの例として、一般的なディジタル・マッチ
ド・フィルタ（以下、ＤＭＦと称する）のブロック図を
図８に示す。
【０００４】ＭＦは入力する受信信号を受信側で生成す
るサンプルクロック（以下、ＲｘＣＬＫと称する）で、
例えば、フリップ・フロップＦ１〜Ｆ１０を１０ケ縦続
接続したシフトレジスタＳ１に取り込み、それぞれのデ
ータを１ＲｘＣＬＫ毎に予め設定されている送信側に用
いたと同じチップパターンと比較器Ｃ１〜Ｃ１０で構成
する相関器Ｃ１１で比較して、一致したビットが“１”
の場合は“１”、“０”の場合は“−１”、不一致の場
合は“０”として、全シフトレジスタＳ１内のデータす
べてを加算器Ａ１で加算して相関値とし、パラレル信号
で外部に出力する。
るサンプルクロック（以下、ＲｘＣＬＫと称する）で、
例えば、フリップ・フロップＦ１〜Ｆ１０を１０ケ縦続
接続したシフトレジスタＳ１に取り込み、それぞれのデ
ータを１ＲｘＣＬＫ毎に予め設定されている送信側に用
いたと同じチップパターンと比較器Ｃ１〜Ｃ１０で構成
する相関器Ｃ１１で比較して、一致したビットが“１”
の場合は“１”、“０”の場合は“−１”、不一致の場
合は“０”として、全シフトレジスタＳ１内のデータす
べてを加算器Ａ１で加算して相関値とし、パラレル信号
で外部に出力する。
【０００５】従って、相関値はシフトレジスタＳ１に入
力される信号のチップパターンとＭＦ１３内に予め設定
されているチップパターンが全て一致したとき、ベース
バンド信号が“１”であれば“１０”で、また、“０”
であれば“−１０”となり、一致しないときはチップパ
ターンの自己相関特性によって小さい値となる。
力される信号のチップパターンとＭＦ１３内に予め設定
されているチップパターンが全て一致したとき、ベース
バンド信号が“１”であれば“１０”で、また、“０”
であれば“−１０”となり、一致しないときはチップパ
ターンの自己相関特性によって小さい値となる。
【０００６】シフトレジスタ長は、送信側においてベー
スバンド信号を拡散するときに用いたチップパターン長
で、ＲｘＣＬＫは拡散するときに用いたチップパターン
の周波数と同じ周波数クロックである。
スバンド信号を拡散するときに用いたチップパターン長
で、ＲｘＣＬＫは拡散するときに用いたチップパターン
の周波数と同じ周波数クロックである。
【０００７】
【従来の技術】図９は、ＤＭＦを用いたＡＦＣ回路の従
来例を示す図である。この回路では、入力するＩＦ信号
（中間周波数信号）に、受信側で再生する搬送波を掛け
合わせることで、搬送波成分を除去する方法が用いられ
ている。
来例を示す図である。この回路では、入力するＩＦ信号
（中間周波数信号）に、受信側で再生する搬送波を掛け
合わせることで、搬送波成分を除去する方法が用いられ
ている。
【０００８】ＤＭＦ１３の相関値出力は、受信するＩＦ
信号の搬送波周波数とＶＣＯ１８で再生する搬送波周波
数の差によって変動するが、両者が一致したときに最大
となる周波数特性を持ち、この特性を利用してＡＦＣで
周波数掃引を行う。
信号の搬送波周波数とＶＣＯ１８で再生する搬送波周波
数の差によって変動するが、両者が一致したときに最大
となる周波数特性を持ち、この特性を利用してＡＦＣで
周波数掃引を行う。
【０００９】ここでいう相関値とは、ＤＭＦ１３がＳＳ
のチップパターンの１周期中に検出する、入力した送信
側からのチップパターンとＲｘＣＬＫのチップパターン
とが一致する最大の値をいう。ところで、ＤＭＦ１３の
相関値は、ＤＭＦに入力する送信側からのチップクロッ
ク（以下、ＴｘＣＬＫと称する）と受信側で生成するＲ
ｘＣＬＫとが非同期である場合は大きく変動する。
のチップパターンの１周期中に検出する、入力した送信
側からのチップパターンとＲｘＣＬＫのチップパターン
とが一致する最大の値をいう。ところで、ＤＭＦ１３の
相関値は、ＤＭＦに入力する送信側からのチップクロッ
ク（以下、ＴｘＣＬＫと称する）と受信側で生成するＲ
ｘＣＬＫとが非同期である場合は大きく変動する。
【００１０】図６及び図１０を用いて、相関値の変動に
ついて説明する。図６はＴｘＣＬＫとＲｘＣＬＫとが同
期している場合のデータとクロックとの相関状態例を説
明する図で、図１０は従来例におけるＴｘＣＬＫとＲｘ
ＣＬＫとの周波数比９：１０のときのデータとクロック
との相関状態例を説明する図である。
ついて説明する。図６はＴｘＣＬＫとＲｘＣＬＫとが同
期している場合のデータとクロックとの相関状態例を説
明する図で、図１０は従来例におけるＴｘＣＬＫとＲｘ
ＣＬＫとの周波数比９：１０のときのデータとクロック
との相関状態例を説明する図である。
【００１１】例として、チップ長が１０、チップ周波数
が１０ＭＨｚのＳＳで、ＲｘＣＬＫが１チップ当たり１
クロック、即ち、１０ＭＨｚの硬判定ＤＭＦを用いる。
図中、Ａ〜Ｊはチップパターンを表し、ＲｘＤＡＴＡは
ＤＭＦに入力する受信データ、Ｓ／ＲはＲｘＤＡＴＡに
より、ＤＭＦ内のシフトレジスタＳ１に取り込まれたデ
ータを表す。
が１０ＭＨｚのＳＳで、ＲｘＣＬＫが１チップ当たり１
クロック、即ち、１０ＭＨｚの硬判定ＤＭＦを用いる。
図中、Ａ〜Ｊはチップパターンを表し、ＲｘＤＡＴＡは
ＤＭＦに入力する受信データ、Ｓ／ＲはＲｘＤＡＴＡに
より、ＤＭＦ内のシフトレジスタＳ１に取り込まれたデ
ータを表す。
【００１２】以下、説明を簡単にするため、ベースバン
ド信号が“１”の場合について説明する。図６におい
て、受信する信号に誤りがないものとすれば、例えば、
比較器Ｃ１〜Ｃ１０で構成する相関器Ｃ１１は、受信信
号のビットパターンを１ビットずつシフトレジスタＳ１
内をシフトして行くうちに、←→矢印で示したビットパ
ターンが一致したビット期間で相関値として最大値“１
０”を出力する。この場合、ＲｘＣＬＫの位相がどこに
あっても、相関値は最大値“１０”となる。
ド信号が“１”の場合について説明する。図６におい
て、受信する信号に誤りがないものとすれば、例えば、
比較器Ｃ１〜Ｃ１０で構成する相関器Ｃ１１は、受信信
号のビットパターンを１ビットずつシフトレジスタＳ１
内をシフトして行くうちに、←→矢印で示したビットパ
ターンが一致したビット期間で相関値として最大値“１
０”を出力する。この場合、ＲｘＣＬＫの位相がどこに
あっても、相関値は最大値“１０”となる。
【００１３】従って、ＴｘＣＬＫとＲｘＣＬＫとが同期
している場合は、相関値は常に最大値を示すことが分か
る。次に、図１０はＴｘＣＬＫとＲｘＣＬＫとが非同期
で、ＲｘＣＬＫが１０サイクル当たり、ＴｘＣＬＫが９
サイクルの場合を示す。
している場合は、相関値は常に最大値を示すことが分か
る。次に、図１０はＴｘＣＬＫとＲｘＣＬＫとが非同期
で、ＲｘＣＬＫが１０サイクル当たり、ＴｘＣＬＫが９
サイクルの場合を示す。
【００１４】図１０（１）は、相関値が最大となる位相
を表し、相関器Ｃ１１は←→矢印で示した、Ｓ／Ｒの２
つ目のＡから１つ目のＪまでの期間でビットパターンが
一致し、相関値として最大の１０を出力する。ＲｘＣＬ
Ｋの位相が少し遅れると、Ｓ／Ｒの１ビット目のＡはＢ
となるので、Ｓ／Ｒの１ビット目のＢから２ビット目の
Ｊまでの期間でビットパターンが一致するので、相関値
は９となる。
を表し、相関器Ｃ１１は←→矢印で示した、Ｓ／Ｒの２
つ目のＡから１つ目のＪまでの期間でビットパターンが
一致し、相関値として最大の１０を出力する。ＲｘＣＬ
Ｋの位相が少し遅れると、Ｓ／Ｒの１ビット目のＡはＢ
となるので、Ｓ／Ｒの１ビット目のＢから２ビット目の
Ｊまでの期間でビットパターンが一致するので、相関値
は９となる。
【００１５】そして、更にＲｘＣＬＫの位相が遅れる
と、Ｓ／ＲのＢがＣとなり、相関値は８となる。また、
図１０（２）は、ＲｘＣＬＫの位相が更に遅れて、相関
値が最小となる位相を表し、相関器Ｃ１１は←→矢印で
示した、Ｓ／Ｒの１ビット目のＥから２ビット目のＪま
での期間でビットパターンが一致するので、相関値とし
て６を出力する。
と、Ｓ／ＲのＢがＣとなり、相関値は８となる。また、
図１０（２）は、ＲｘＣＬＫの位相が更に遅れて、相関
値が最小となる位相を表し、相関器Ｃ１１は←→矢印で
示した、Ｓ／Ｒの１ビット目のＥから２ビット目のＪま
での期間でビットパターンが一致するので、相関値とし
て６を出力する。
【００１６】更にＲｘＣＬＫの位相が更に遅れると、図
１０（２）において、Ｓ／Ｒの１ビット目のＥがＦとな
るので、Ｓ／ＲのＡから２ビット目のＦまでの期間でビ
ットパターンが一致するので、相関値として６を出力す
る。
１０（２）において、Ｓ／Ｒの１ビット目のＥがＦとな
るので、Ｓ／ＲのＡから２ビット目のＦまでの期間でビ
ットパターンが一致するので、相関値として６を出力す
る。
【００１７】更にＲｘＣＬＫの位相が更に遅れると、図
１０（２）において、Ｓ／ＲのＦがＧとなるので、Ｓ／
ＲのＡから２ビット目のＧまでの期間でビットパターン
が一致することになり、相関値として７を出力する。
１０（２）において、Ｓ／ＲのＦがＧとなるので、Ｓ／
ＲのＡから２ビット目のＧまでの期間でビットパターン
が一致することになり、相関値として７を出力する。
【００１８】このように、ＴｘＣＬＫとＲｘＣＬＫの周
波数差が１チップ周期当たり１サイクル以下の場合は、
ＴｘＣＬＫとＲｘＣＬＫとの位相が変動することによ
り、相関値が最大とその半分＋１の値の範囲で変動す
る。
波数差が１チップ周期当たり１サイクル以下の場合は、
ＴｘＣＬＫとＲｘＣＬＫとの位相が変動することによ
り、相関値が最大とその半分＋１の値の範囲で変動す
る。
【００１９】例えば、ＲｘＣＬＫが受信信号１チップ当
たりｎの場合も、周波数差が１チップ周期当たり１サイ
クル以下で、チップ周期当たりのチップ数が奇数の場合
には、最大値と（最大値＋１）／２の範囲で変動する。
たりｎの場合も、周波数差が１チップ周期当たり１サイ
クル以下で、チップ周期当たりのチップ数が奇数の場合
には、最大値と（最大値＋１）／２の範囲で変動する。
【００２０】
【発明が解決しようとする課題】このように、従来の技
術では、ＴｘＣＬＫにＲｘＣＬＫを同期させるためにＰ
ＬＬ回路を用いるが、ＰＬＬ回路は非同期状態であって
も目的とするクロックと非常に近い値のクロックを出力
する特徴があり、かつ、ＡＦＣの初期捕捉段階におい
て、ＴｘＣＬＫとＲｘＣＬＫとが非同期であり、図１０
に示すように、受信側でＤＭＦの相関値出力が大きく変
動してしまい、最大値を示すときでも必ずしも搬送波周
波数が一致しているとは判断できない。
術では、ＴｘＣＬＫにＲｘＣＬＫを同期させるためにＰ
ＬＬ回路を用いるが、ＰＬＬ回路は非同期状態であって
も目的とするクロックと非常に近い値のクロックを出力
する特徴があり、かつ、ＡＦＣの初期捕捉段階におい
て、ＴｘＣＬＫとＲｘＣＬＫとが非同期であり、図１０
に示すように、受信側でＤＭＦの相関値出力が大きく変
動してしまい、最大値を示すときでも必ずしも搬送波周
波数が一致しているとは判断できない。
【００２１】従って、ＡＦＣの初期引込み段階で行う周
波数掃引では、ＤＭＦの相関値が予め設定しておくスレ
ッショルドを越えたときに出力されるＤｅｔパルス、又
は相関値に対してＰＬＬ回路で位相同期を行い、受信側
において送信側クロックに同期したＲｘＣＬＫを再生し
て相関値に変動のない状態になるまで、正しい相関値を
得ることができず、掃引に時間がかかるという問題があ
った。
波数掃引では、ＤＭＦの相関値が予め設定しておくスレ
ッショルドを越えたときに出力されるＤｅｔパルス、又
は相関値に対してＰＬＬ回路で位相同期を行い、受信側
において送信側クロックに同期したＲｘＣＬＫを再生し
て相関値に変動のない状態になるまで、正しい相関値を
得ることができず、掃引に時間がかかるという問題があ
った。
【００２２】本発明は、係る問題を解決するもので、ス
ペクトラム拡散通信において、自動周波数制御の初期引
込みが可能になるまでに要する時間を短縮できる自動周
波数制御の初期引込み方法と受信装置を提供することを
目的とする。
ペクトラム拡散通信において、自動周波数制御の初期引
込みが可能になるまでに要する時間を短縮できる自動周
波数制御の初期引込み方法と受信装置を提供することを
目的とする。
【００２３】
【課題を解決するための手段】図１は本発明のＡＦＣ回
路の構成図である。図中、図９と同じ符号は同じものを
示し、１４はＯＳＣである。
路の構成図である。図中、図９と同じ符号は同じものを
示し、１４はＯＳＣである。
【００２４】本発明は、スペクトル拡散通信における受
信側の自動周波数制御の初期引込み方法において、自動
周波数制御の初期引込みを行う際の周波数弁別信号を、
受信スペクトラム拡散信号と受信側で生成するスペクト
ラム拡散符号との相関をとってスペクトラム逆拡散を行
う、ディジタル・マッチド・フィルタ１３からの相関値
を用いて生成する。
信側の自動周波数制御の初期引込み方法において、自動
周波数制御の初期引込みを行う際の周波数弁別信号を、
受信スペクトラム拡散信号と受信側で生成するスペクト
ラム拡散符号との相関をとってスペクトラム逆拡散を行
う、ディジタル・マッチド・フィルタ１３からの相関値
を用いて生成する。
【００２５】そして、該ディジタル・マッチド・フィル
タ１３が受信スペクトラム拡散信号を取り込むサンプル
クロック周波数ＲｘＣＬＫを、送信側チップクロック周
波数ＴｘＣＬＫに対して、スペクトラム拡散信号の１周
期当たり２チップクロックだけ異ならしめた固定周波数
のクロックを用いることにより、目的を達成することが
できる。
タ１３が受信スペクトラム拡散信号を取り込むサンプル
クロック周波数ＲｘＣＬＫを、送信側チップクロック周
波数ＴｘＣＬＫに対して、スペクトラム拡散信号の１周
期当たり２チップクロックだけ異ならしめた固定周波数
のクロックを用いることにより、目的を達成することが
できる。
【００２６】そして、受信装置として、受信スペクトラ
ム拡散のＩＦ信号より搬送波成分を除去するミキサ１１
と、該ミキサ１１の出力をディジタル信号に変換するＡ
／Ｄ変換器１２と、該Ａ／Ｄ変換器１２の出力データに
対して予め設定したパターンで相関をとり、得られた相
関値と、該相関値が予め設定したスレッショルド値より
大きい場合にＤｅｔパルスとを出力するディジタル・マ
ッチド・フィルタ１３と、該ディジタル・マッチド・フ
ィルタ１３に前記サンプルクロックＲｘＣＬＫを供給す
る発振器１４と、該ディジタル・マッチド・フィルタ１
３から出力する相関値の変化により、該ミキサ１１で除
去しきれない周波数残差を周波数弁別信号として求める
周波数弁別器１５と、該周波数弁別器１５の出力する該
周波数弁別信号をアナログ信号に変換するＤ／Ａ変換器
１６と、該Ｄ／Ａ変換器１６が出力するアナログ信号と
なった該弁別信号を自動周波数制御の初期捕捉と追跡を
行うためのＶＣＯ１８の制御信号として出力するＡＦＣ
制御回路１７と、該ＡＦＣ制御回路１７が出力する制御
信号で制御されて再生搬送波を出力する該ＶＣＯ１８を
備える構成とした自動周波数制御回路を有するスペクト
ラム拡散通信の受信装置にすることにより、目的を達成
する。
ム拡散のＩＦ信号より搬送波成分を除去するミキサ１１
と、該ミキサ１１の出力をディジタル信号に変換するＡ
／Ｄ変換器１２と、該Ａ／Ｄ変換器１２の出力データに
対して予め設定したパターンで相関をとり、得られた相
関値と、該相関値が予め設定したスレッショルド値より
大きい場合にＤｅｔパルスとを出力するディジタル・マ
ッチド・フィルタ１３と、該ディジタル・マッチド・フ
ィルタ１３に前記サンプルクロックＲｘＣＬＫを供給す
る発振器１４と、該ディジタル・マッチド・フィルタ１
３から出力する相関値の変化により、該ミキサ１１で除
去しきれない周波数残差を周波数弁別信号として求める
周波数弁別器１５と、該周波数弁別器１５の出力する該
周波数弁別信号をアナログ信号に変換するＤ／Ａ変換器
１６と、該Ｄ／Ａ変換器１６が出力するアナログ信号と
なった該弁別信号を自動周波数制御の初期捕捉と追跡を
行うためのＶＣＯ１８の制御信号として出力するＡＦＣ
制御回路１７と、該ＡＦＣ制御回路１７が出力する制御
信号で制御されて再生搬送波を出力する該ＶＣＯ１８を
備える構成とした自動周波数制御回路を有するスペクト
ラム拡散通信の受信装置にすることにより、目的を達成
する。
【００２７】さらに、本発明の受信装置に、前記Ａ／Ｄ
変換器１２の出力データに対して、予め設定しておく前
記サンプルクロックＲｘＣＬＫの送信側で用いたものと
同じビットパターンで相関をとり、得られた相関値を出
力する。
変換器１２の出力データに対して、予め設定しておく前
記サンプルクロックＲｘＣＬＫの送信側で用いたものと
同じビットパターンで相関をとり、得られた相関値を出
力する。
【００２８】そして、得られた該相関値を予め設定した
スレッショルド値と比較して該相関値が大きい場合にＤ
ｅｔパルスを出力する第２のディジタル・マッチド・フ
ィルタ2 ２１と、該Ｄｅｔパルスを用いて該第２のディ
ジタル・マッチド・フィルタ 2 ２１のサンプルクロック
となるクロックの同期を行うＰＬＬ回路２２と、該Ｄｅ
ｔパルスと該相関値を用いてデータの復調を行う復調処
理部２３とで構成する復調回路２０を設ける。
スレッショルド値と比較して該相関値が大きい場合にＤ
ｅｔパルスを出力する第２のディジタル・マッチド・フ
ィルタ2 ２１と、該Ｄｅｔパルスを用いて該第２のディ
ジタル・マッチド・フィルタ 2 ２１のサンプルクロック
となるクロックの同期を行うＰＬＬ回路２２と、該Ｄｅ
ｔパルスと該相関値を用いてデータの復調を行う復調処
理部２３とで構成する復調回路２０を設ける。
【００２９】そして、該ディジタル・マッチド・フィル
タ2 ２１において、該相関値が最大となるように該ＰＬ
Ｌ回路２２で同期したサンプルクロックでサンプリング
を行い、データの復調を行うようにする。
タ2 ２１において、該相関値が最大となるように該ＰＬ
Ｌ回路２２で同期したサンプルクロックでサンプリング
を行い、データの復調を行うようにする。
【００３０】また、本発明の受信装置において、自動周
波数制御の初期引込み時には前記発振器１４の出力が、
また、初期引込み終了後のデータ復調時には前記ＰＬＬ
回路２２の出力が、それぞれサンプルクロックとして前
記第２のディジタル・マッチド・フィルタ２１に供給さ
れるようにする。
波数制御の初期引込み時には前記発振器１４の出力が、
また、初期引込み終了後のデータ復調時には前記ＰＬＬ
回路２２の出力が、それぞれサンプルクロックとして前
記第２のディジタル・マッチド・フィルタ２１に供給さ
れるようにする。
【００３１】そして、該第２のディジタル・マッチド・
フィルタ２１を初期引込み時と、データ復調時とで共用
するようにして、前記第１のディジタル・マッチド・フ
ィルタ１３を削除してもよい。
フィルタ２１を初期引込み時と、データ復調時とで共用
するようにして、前記第１のディジタル・マッチド・フ
ィルタ１３を削除してもよい。
【００３２】更に、前記の受信装置において、自動周波
数制御の初期引込み時には内蔵するＶＣＯ2 ２８が前記
固定周波数の発振器１４と同じ動作をするように、該Ｖ
ＣＯ 2 ２８に所定値に固定した制御電圧を印加するよう
にし、該ＶＣＯ2 ２８を初期引込み時とデータ復調時と
で共用するようにして、前記発振器１４を削除してもよ
い。
数制御の初期引込み時には内蔵するＶＣＯ2 ２８が前記
固定周波数の発振器１４と同じ動作をするように、該Ｖ
ＣＯ 2 ２８に所定値に固定した制御電圧を印加するよう
にし、該ＶＣＯ2 ２８を初期引込み時とデータ復調時と
で共用するようにして、前記発振器１４を削除してもよ
い。
【００３３】
【作用】本発明は、自動周波数制御の初期引込みを行う
ために周波数弁別器１５で生成する周波数弁別信号を、
受信スペクトラム拡散信号と受信側で生成するスペクト
ラム拡散符号との相関をとってスペクトラム逆拡散を行
うディジタル・マッチド・フィルタ（以下、ＤＭＦと称
する）１３からの相関値を用いて生成する。また、ＤＭ
Ｆ１３が受信スペクトラム拡散信号を取り込むサンプル
クロック周波数ＲｘＣＬＫを、送信側チップクロック周
波数ＴｘＣＬＫに対して、スペクトラム拡散信号の１周
期当たり２チップクロックだけ異ならしめた固定周波数
のクロックＲｘＣＬＫを用いるようにすることにより、
ＤＭＦ１３からはＴｘＣＬＫと同じ周波数を用いた場合
に得られる相関値に比較して小さい値であるが、安定し
た相関値を得ることができる。
ために周波数弁別器１５で生成する周波数弁別信号を、
受信スペクトラム拡散信号と受信側で生成するスペクト
ラム拡散符号との相関をとってスペクトラム逆拡散を行
うディジタル・マッチド・フィルタ（以下、ＤＭＦと称
する）１３からの相関値を用いて生成する。また、ＤＭ
Ｆ１３が受信スペクトラム拡散信号を取り込むサンプル
クロック周波数ＲｘＣＬＫを、送信側チップクロック周
波数ＴｘＣＬＫに対して、スペクトラム拡散信号の１周
期当たり２チップクロックだけ異ならしめた固定周波数
のクロックＲｘＣＬＫを用いるようにすることにより、
ＤＭＦ１３からはＴｘＣＬＫと同じ周波数を用いた場合
に得られる相関値に比較して小さい値であるが、安定し
た相関値を得ることができる。
【００３４】また、受信スペクトラム拡散のＩＦ信号よ
り搬送波成分を除去するミキサ１１と、ミキサ１１の出
力をディジタル信号に変換するＡ／Ｄ変換器１２と、Ａ
／Ｄ変換器１２の出力データに対して予め設定したパタ
ーンで相関をとり、得られた相関値と、相関値が予め設
定したスレッショルド値より大きい場合にＤｅｔパルス
とを出力するＤＭＦ１３と、ＤＭＦ１３にサンプルクロ
ックＲｘＣＬＫを供給する発振器１４と、ＤＭＦ１３か
ら出力する相関値の変化により、ミキサ１１で除去しき
れない周波数残差を求める周波数弁別器１５と、周波数
弁別器１５の出力する弁別信号をアナログ信号に変換す
るＤ／Ａ変換器１６と、Ｄ／Ａ変換器１６が出力するア
ナログ信号となった弁別信号を自動周波数制御の初期捕
捉と追跡を行うためのＶＣＯ１８の制御信号として出力
するＡＦＣ制御回路１７と、ＡＦＣ制御回路１７が出力
する制御信号で制御されて再生搬送波を出力するＶＣＯ
１８とで構成することにより、受信装置を得ることがで
きる。
り搬送波成分を除去するミキサ１１と、ミキサ１１の出
力をディジタル信号に変換するＡ／Ｄ変換器１２と、Ａ
／Ｄ変換器１２の出力データに対して予め設定したパタ
ーンで相関をとり、得られた相関値と、相関値が予め設
定したスレッショルド値より大きい場合にＤｅｔパルス
とを出力するＤＭＦ１３と、ＤＭＦ１３にサンプルクロ
ックＲｘＣＬＫを供給する発振器１４と、ＤＭＦ１３か
ら出力する相関値の変化により、ミキサ１１で除去しき
れない周波数残差を求める周波数弁別器１５と、周波数
弁別器１５の出力する弁別信号をアナログ信号に変換す
るＤ／Ａ変換器１６と、Ｄ／Ａ変換器１６が出力するア
ナログ信号となった弁別信号を自動周波数制御の初期捕
捉と追跡を行うためのＶＣＯ１８の制御信号として出力
するＡＦＣ制御回路１７と、ＡＦＣ制御回路１７が出力
する制御信号で制御されて再生搬送波を出力するＶＣＯ
１８とで構成することにより、受信装置を得ることがで
きる。
【００３５】さらに、本受信装置に、Ａ／Ｄ変換器１２
の出力データに対して、予め設定しておくサンプルクロ
ックＲｘＣＬＫとして送信側で用いたと同じビットパタ
ーンを用いて相関をとり、得られた相関値を出力すると
ともに、得られた相関値を予め設定したスレッショルド
値と比較して相関値が大きい場合にＤｅｔパルスを出力
する第２のＤＭＦ2 ２１と、Ｄｅｔパルスを用いて第２
のＤＭＦ2 ２１のサンプルクロックとなるクロックの同
期を行うＰＬＬ回路２２と、Ｄｅｔパルスと相関値を用
いてデータの復調を行う復調処理部２３とで構成する復
調回路２０を設け、ＤＭＦ2 ２１において、相関値が最
大となるようにＰＬＬ回路２２で同期したサンプルクロ
ックＲｘＣＬＫでサンプリングを行うことにより、送信
側から送られて来た信号に含まれるデータの復調を行う
ことができる。
の出力データに対して、予め設定しておくサンプルクロ
ックＲｘＣＬＫとして送信側で用いたと同じビットパタ
ーンを用いて相関をとり、得られた相関値を出力すると
ともに、得られた相関値を予め設定したスレッショルド
値と比較して相関値が大きい場合にＤｅｔパルスを出力
する第２のＤＭＦ2 ２１と、Ｄｅｔパルスを用いて第２
のＤＭＦ2 ２１のサンプルクロックとなるクロックの同
期を行うＰＬＬ回路２２と、Ｄｅｔパルスと相関値を用
いてデータの復調を行う復調処理部２３とで構成する復
調回路２０を設け、ＤＭＦ2 ２１において、相関値が最
大となるようにＰＬＬ回路２２で同期したサンプルクロ
ックＲｘＣＬＫでサンプリングを行うことにより、送信
側から送られて来た信号に含まれるデータの復調を行う
ことができる。
【００３６】また、本発明の受信装置において、自動周
波数制御の初期引込み時には、発振器１４の出力がサン
プルクロックとして第２ののＤＭＦ２１に供給されるよ
うに、また初期引込み終了後のデータ復調時にはＰＬＬ
回路２２の出力が、サンプルクロックとして第２のＤＭ
Ｆ２１に供給されるようにすることにより、第２のＤＭ
Ｆ２１を初期引込み時と、データ復調時とで共用するこ
とができるので、第１のＤＭＦ１３を削除することがで
きる。
波数制御の初期引込み時には、発振器１４の出力がサン
プルクロックとして第２ののＤＭＦ２１に供給されるよ
うに、また初期引込み終了後のデータ復調時にはＰＬＬ
回路２２の出力が、サンプルクロックとして第２のＤＭ
Ｆ２１に供給されるようにすることにより、第２のＤＭ
Ｆ２１を初期引込み時と、データ復調時とで共用するこ
とができるので、第１のＤＭＦ１３を削除することがで
きる。
【００３７】更に、本発明の受信装置において、自動周
波数制御の初期引込み時には、内蔵するＶＣＯ2 ２８が
固定周波数の発振器１４と同じ動作をするように、ＶＣ
Ｏ2２８に所定値に固定した制御電圧を印加するように
することにより、ＶＣＯ2 ２８を初期引込み時とデータ
復調時とで共用することができるので、発振器１４を削
除することができる。
波数制御の初期引込み時には、内蔵するＶＣＯ2 ２８が
固定周波数の発振器１４と同じ動作をするように、ＶＣ
Ｏ2２８に所定値に固定した制御電圧を印加するように
することにより、ＶＣＯ2 ２８を初期引込み時とデータ
復調時とで共用することができるので、発振器１４を削
除することができる。
【００３８】
【実施例】図１〜図５は、それぞれ本発明の第１の実施
例から第５の実施例で、図７は本発明の実施例における
受信信号のチップクロック周波数（ＴｘＣＬＫ）と、Ｄ
ＭＦ１３に供給するサンプルクロック周波数（ＲｘＣＬ
Ｋ）との周波数比が８：１０のときの相関状態例を説明
する図である。
例から第５の実施例で、図７は本発明の実施例における
受信信号のチップクロック周波数（ＴｘＣＬＫ）と、Ｄ
ＭＦ１３に供給するサンプルクロック周波数（ＲｘＣＬ
Ｋ）との周波数比が８：１０のときの相関状態例を説明
する図である。
【００３９】図１〜図５、及び図７を用いて、実施例を
説明する。図２〜図５中、図１と同じ符号は同じものを
示し、２０は復調回路、２１はディジタル・マッチド・
フィルタ（ＤＭＦ）、２２はＰＬＬ回路（ＰＬＬ）、２
３は復調処理部、２４はＳＷ回路、２５，３４はＤ／Ａ
変換器（Ｄ／Ａ）、２６，３１は位相検出器、２７はＬ
ＰＦ、２８はＶＣＯ、２９，３１はオフセット電圧発生
回路、３０はＡ／Ｄ変換器（Ａ／Ｄ）、３２は積分器、
３３はＳＥＬ回路（ＳＥＬ）である。
説明する。図２〜図５中、図１と同じ符号は同じものを
示し、２０は復調回路、２１はディジタル・マッチド・
フィルタ（ＤＭＦ）、２２はＰＬＬ回路（ＰＬＬ）、２
３は復調処理部、２４はＳＷ回路、２５，３４はＤ／Ａ
変換器（Ｄ／Ａ）、２６，３１は位相検出器、２７はＬ
ＰＦ、２８はＶＣＯ、２９，３１はオフセット電圧発生
回路、３０はＡ／Ｄ変換器（Ａ／Ｄ）、３２は積分器、
３３はＳＥＬ回路（ＳＥＬ）である。
【００４０】先ず、図１の第１の実施例についてである
が、図９に示す従来例のＰＬＬ回路１９に代えて、発振
周波数の変動が少ないＯＳＣ１４を用い、非同期で受信
するＴｘＣＬＫに対して、周波数差が１チップ周期当た
り２サイクルとなるようにしたものである。
が、図９に示す従来例のＰＬＬ回路１９に代えて、発振
周波数の変動が少ないＯＳＣ１４を用い、非同期で受信
するＴｘＣＬＫに対して、周波数差が１チップ周期当た
り２サイクルとなるようにしたものである。
【００４１】図７は、受信するデータのチップ長が１０
で、ＲｘＣＬＫが１０ＭＨｚで、ＴｘＣＬＫを８ＭＨｚ
とした場合の例である。図８に示す相関器Ｃ１１のそれ
ぞれの比較器Ｃ１〜Ｃ１０には入力信号からのそれぞれ
データ（ＲｘＤＡＴＡ）のビットパターンが信号が順次
入力する。そして、相関器Ｃ１１の各比較器Ｃ１〜Ｃ１
０には、シフトレジスタＳ１の各フリップ・フロップＦ
１〜Ｆ１０の出力信号（Ｓ／Ｒ）として、１０ビットの
うちの５ビットについて図７において矢印で示した、Ｓ
／Ｒの１ビット目のＡから２ビット目のＥまでの期間で
ビットパターンが一致して、相関値として５を出力す
る。ＲｘＣＬＫの位相が少し遅れると、Ｓ／Ｒの１ビッ
ト目のＡがＢとなると同時にＳ／Ｒの１ビット目のＥが
Ｆとなるので、Ｓ／Ｒの１ビット目のＢから２ビット目
のＦまでの期間でビットパターンが一致して、相関値は
やはり５となる。その結果、図７（２）に示すようにな
る。
で、ＲｘＣＬＫが１０ＭＨｚで、ＴｘＣＬＫを８ＭＨｚ
とした場合の例である。図８に示す相関器Ｃ１１のそれ
ぞれの比較器Ｃ１〜Ｃ１０には入力信号からのそれぞれ
データ（ＲｘＤＡＴＡ）のビットパターンが信号が順次
入力する。そして、相関器Ｃ１１の各比較器Ｃ１〜Ｃ１
０には、シフトレジスタＳ１の各フリップ・フロップＦ
１〜Ｆ１０の出力信号（Ｓ／Ｒ）として、１０ビットの
うちの５ビットについて図７において矢印で示した、Ｓ
／Ｒの１ビット目のＡから２ビット目のＥまでの期間で
ビットパターンが一致して、相関値として５を出力す
る。ＲｘＣＬＫの位相が少し遅れると、Ｓ／Ｒの１ビッ
ト目のＡがＢとなると同時にＳ／Ｒの１ビット目のＥが
Ｆとなるので、Ｓ／Ｒの１ビット目のＢから２ビット目
のＦまでの期間でビットパターンが一致して、相関値は
やはり５となる。その結果、図７（２）に示すようにな
る。
【００４２】更にＲｘＣＬＫの位相が更に遅れると、図
７（２）において、Ｓ／Ｒの１ビット目のＢがＣとなる
と同時にＳ／Ｒの１ビット目のＦはＧとなるので、Ｓ／
Ｒの１ビット目のＣから２ビット目のＧまでの期間でビ
ットパターンが一致し、相関値として５を出力する。
７（２）において、Ｓ／Ｒの１ビット目のＢがＣとなる
と同時にＳ／Ｒの１ビット目のＦはＧとなるので、Ｓ／
Ｒの１ビット目のＣから２ビット目のＧまでの期間でビ
ットパターンが一致し、相関値として５を出力する。
【００４３】ＡＦＣ回路１０では、予め設定しておく範
囲の周波数を掃引するようにＶＣＯ１８を制御しなが
ら、ＤＭＦ１３の相関値から得られる周波数弁別信号を
保持し、掃引が完了した時点で最も高い相関値を示した
周波数でＶＣＯ１８が発振するようにＡＦＣ制御回路１
７で制御を行う。
囲の周波数を掃引するようにＶＣＯ１８を制御しなが
ら、ＤＭＦ１３の相関値から得られる周波数弁別信号を
保持し、掃引が完了した時点で最も高い相関値を示した
周波数でＶＣＯ１８が発振するようにＡＦＣ制御回路１
７で制御を行う。
【００４４】本発明の実施例では図９の従来例に用いて
いるようなＰＬＬ回路２２の同期を必要としないため、
ＡＦＣの掃引に要する時間が短縮することができる。次
に、図２の第２の実施例について説明する。
いるようなＰＬＬ回路２２の同期を必要としないため、
ＡＦＣの掃引に要する時間が短縮することができる。次
に、図２の第２の実施例について説明する。
【００４５】図２は図１の第１の実施例を拡大して、実
現するの具体例の１つとして、復調回路２０を付加した
例である。復調回路２０は低Ｃ／Ｎ下でも正しいデータ
の復調ができるように、ＰＬＬ回路２２を用いてＤＭＦ
の相関値が最大となるようにする必要がある。
現するの具体例の１つとして、復調回路２０を付加した
例である。復調回路２０は低Ｃ／Ｎ下でも正しいデータ
の復調ができるように、ＰＬＬ回路２２を用いてＤＭＦ
の相関値が最大となるようにする必要がある。
【００４６】この第２の実施例は、１つはＯＳＣ１４か
らのＲｘＣＬＫ、もう１つはＰＬＬ２２からのＲｘＣＬ
Ｋと、異なるＲｘＣＬＫを入力して動作する２つのＤＭ
Ｆを用いて、第１のＤＭＦ1 １３で引込み時間の短縮し
たＡＦＣ回路１０を実現し、第２のＤＭＦ2 ２１で相関
値を高くして、低いＣ／Ｎ下でも、正しいデータの復調
ができる復調回路２０を実現したものである。
らのＲｘＣＬＫ、もう１つはＰＬＬ２２からのＲｘＣＬ
Ｋと、異なるＲｘＣＬＫを入力して動作する２つのＤＭ
Ｆを用いて、第１のＤＭＦ1 １３で引込み時間の短縮し
たＡＦＣ回路１０を実現し、第２のＤＭＦ2 ２１で相関
値を高くして、低いＣ／Ｎ下でも、正しいデータの復調
ができる復調回路２０を実現したものである。
【００４７】次に、図３に示す第３の実施例は、第２の
実施例に示した復調回路２０で用いたＤＭＦ2 ２１の機
能を１つのＤＭＦ１３を用いて実現するものである。Ｄ
ＭＦ１３に入力するＲｘＣＬＫを、ＰＬＬ回路２２の出
力とＯＳＣ１４の出力の２種からＳＷ回路２４で選択す
る構成とし、周波数掃引中はＯＳＣ１４のクロックをＡ
ＦＣ制御回路１７から出力する掃引完了を示す信号で選
択し、ＰＬＬ回路２２では相関値が最も高くなるように
クロックの制御を行うものである。
実施例に示した復調回路２０で用いたＤＭＦ2 ２１の機
能を１つのＤＭＦ１３を用いて実現するものである。Ｄ
ＭＦ１３に入力するＲｘＣＬＫを、ＰＬＬ回路２２の出
力とＯＳＣ１４の出力の２種からＳＷ回路２４で選択す
る構成とし、周波数掃引中はＯＳＣ１４のクロックをＡ
ＦＣ制御回路１７から出力する掃引完了を示す信号で選
択し、ＰＬＬ回路２２では相関値が最も高くなるように
クロックの制御を行うものである。
【００４８】図４に示す第４の実施例の場合は、第３の
実施例ではＤＭＦ１３に入力するＲｘＣＬＫを選択する
ことでＡＦＣ掃引時に相関値が安定する構成としたのに
対して、第３の実施例のＰＬＬ回路２２を分解し、内蔵
するＶＣＯ2 ２８に与える制御電圧を周波数掃引中はオ
フセット電圧発生回路２９からの電圧に、周波数掃引完
了後はＬＰＦ２７の出力電圧に切替えるようにする。
実施例ではＤＭＦ１３に入力するＲｘＣＬＫを選択する
ことでＡＦＣ掃引時に相関値が安定する構成としたのに
対して、第３の実施例のＰＬＬ回路２２を分解し、内蔵
するＶＣＯ2 ２８に与える制御電圧を周波数掃引中はオ
フセット電圧発生回路２９からの電圧に、周波数掃引完
了後はＬＰＦ２７の出力電圧に切替えるようにする。
【００４９】即ち、ＶＣＯ2 ２８が生成するクロックＲ
ｘＣＬＫの周波数が例えばＴｘＣＬＫ８ＭＨｚに対して
１０ＭＨｚになるよう、ＶＣＯ2 ２８に入力する制御電
圧を予め設定しておくオフセット電圧とＤＭＦ１３の相
関値に対して位相検出を行った後、ＬＰＦ２７を通して
生成するＰＬＬ回路２２の制御電圧とで切替える。
ｘＣＬＫの周波数が例えばＴｘＣＬＫ８ＭＨｚに対して
１０ＭＨｚになるよう、ＶＣＯ2 ２８に入力する制御電
圧を予め設定しておくオフセット電圧とＤＭＦ１３の相
関値に対して位相検出を行った後、ＬＰＦ２７を通して
生成するＰＬＬ回路２２の制御電圧とで切替える。
【００５０】ＳＷ回路２４は掃引時にオフセットを選択
して、安定した相関値でＡＦＣ掃引を行い、掃引完了時
にＰＬＬ回路２２の制御電圧を選択して高い相関値で復
調を行うように、ＡＦＣ制御回路からの掃引完了を通知
する信号を用いて切替えを行う。
して、安定した相関値でＡＦＣ掃引を行い、掃引完了時
にＰＬＬ回路２２の制御電圧を選択して高い相関値で復
調を行うように、ＡＦＣ制御回路からの掃引完了を通知
する信号を用いて切替えを行う。
【００５１】次に図５に示す第５の実施例は、第４の実
施例に示したＶＣＯ2 ２８の制御電圧の切替えをアナロ
グ回路で行っているのに対して、このＶＣＯ2 ２８の制
御電圧の切替えをディジタル回路で行うものである。
施例に示したＶＣＯ2 ２８の制御電圧の切替えをアナロ
グ回路で行っているのに対して、このＶＣＯ2 ２８の制
御電圧の切替えをディジタル回路で行うものである。
【００５２】第４の実施例と同様に、ＶＣＯ2 ２８が生
成するクロックＲｘＣＬＫの周波数が、例えば、ＴｘＣ
ＬＫ８ＭＨｚに対して、１０ＭＨｚになるよう、ＶＣＯ
2 ２８に入力する制御電圧を予め設定しておくオフセッ
ト電圧（ディジタル値）と、ＭＦ１３の相関値に対して
位相検出を行った後、積分器３２を通して生成するＰＬ
Ｌの制御電圧とをＳＥＬ３３で切替える。
成するクロックＲｘＣＬＫの周波数が、例えば、ＴｘＣ
ＬＫ８ＭＨｚに対して、１０ＭＨｚになるよう、ＶＣＯ
2 ２８に入力する制御電圧を予め設定しておくオフセッ
ト電圧（ディジタル値）と、ＭＦ１３の相関値に対して
位相検出を行った後、積分器３２を通して生成するＰＬ
Ｌの制御電圧とをＳＥＬ３３で切替える。
【００５３】ＶＣＯ2 ２８の出力は、位相検出器３１に
入力する前にＡ／Ｄ変換器2 ３０においてＡ／Ｄ変換
し、ＳＥＬ３３から出力する制御電圧はＤ／Ａ変換器2
３４でＤ／Ａ変換する。
入力する前にＡ／Ｄ変換器2 ３０においてＡ／Ｄ変換
し、ＳＥＬ３３から出力する制御電圧はＤ／Ａ変換器2
３４でＤ／Ａ変換する。
【００５４】ＳＷ回路２４は掃引時にオフセットを選択
して安定した相関値でＡＦＣ掃引を行い、掃引完了時に
積分器３２の制御電圧を選択して高い相関値で復調を行
うように、ＡＦＣ制御回路からの掃引完了を通知する信
号を用いて切替えを行う。
して安定した相関値でＡＦＣ掃引を行い、掃引完了時に
積分器３２の制御電圧を選択して高い相関値で復調を行
うように、ＡＦＣ制御回路からの掃引完了を通知する信
号を用いて切替えを行う。
【００５５】なお、実施例の説明において、入力するＴ
ｘＣＬＫに対してＲｘＣＬＫの周波数が高い場合につい
て説明したが、ＴｘＣＬＫに対してＲｘＣＬＫの周波数
が低い場合でも同じ結果を得ることができるので、説明
は割愛する。
ｘＣＬＫに対してＲｘＣＬＫの周波数が高い場合につい
て説明したが、ＴｘＣＬＫに対してＲｘＣＬＫの周波数
が低い場合でも同じ結果を得ることができるので、説明
は割愛する。
【００５６】
【発明の効果】以上説明したように、本発明のスペクト
ラム拡散通信における自動周波数制御の初期引込み方法
と受信装置を用いることにより、スペクトル拡散による
無線通信における送信側でのスペクトル信号を発生する
クロックＴｘＣＬＫと、受信側のディジタル・マッチド
・フィルタＤＭＦのサンプルクロックＲｘＣＬＫが非同
期の場合でも安定した相関値を得ることができる。
ラム拡散通信における自動周波数制御の初期引込み方法
と受信装置を用いることにより、スペクトル拡散による
無線通信における送信側でのスペクトル信号を発生する
クロックＴｘＣＬＫと、受信側のディジタル・マッチド
・フィルタＤＭＦのサンプルクロックＲｘＣＬＫが非同
期の場合でも安定した相関値を得ることができる。
【００５７】また、この安定した相関値を用いることに
より、ＡＦＣ掃引を行う際に、ＴｘＣＬＫとＲｘＣＬＫ
との同期を必要としないため、ＡＦＣの初期捕捉の高速
化が可能となる。
より、ＡＦＣ掃引を行う際に、ＴｘＣＬＫとＲｘＣＬＫ
との同期を必要としないため、ＡＦＣの初期捕捉の高速
化が可能となる。
【図１】第１の実施例である。
【図２】第２の実施例である。
【図３】第３の実施例である。
【図４】第４の実施例である。
【図５】第５の実施例である。
【図６】ＴｘＣＬＫとＲｘＣＬＫとが同期している場合
のデータとクロックとの相関状態例の説明図である。
のデータとクロックとの相関状態例の説明図である。
【図７】ＴｘＣＬＫとＲｘＣＬＫとの周波数比８：１０
のときのデータとクロックとの相関状態例の説明図であ
る。
のときのデータとクロックとの相関状態例の説明図であ
る。
【図８】ディジタル・マッチド・フィルタの例を示す図
である。
である。
【図９】従来例を示す図である。
【図１０】従来例におけるＴｘＣＬＫとＲｘＣＬＫとの
周波数比９：１０のときのデータとクロックとの相関状
態例の説明図である。
周波数比９：１０のときのデータとクロックとの相関状
態例の説明図である。
１０ ＡＦＣ回路 １１ ミキサ １２，３０ Ａ／Ｄ変換器（Ａ／Ｄ） １３，２１ ディジタル・マッチド・フィルタ（Ｄ
ＭＦ） １４ ＯＳＣ １５ 周波数弁別器 １６，２５，３４ Ｄ／Ａ変換器（Ｄ／Ａ） １７ 自動周波数制御回路（ＡＦＣ制御回路） １８，２８ ＶＣＯ ２０ 復調回路 ２２ ＰＬＬ回路（ＰＬＬ） ２３ 復調処理部 ２４ ＳＷ回路（ＳＷ） ２６，３１ 位相検出器 ２７ ＬＰＦ ２９，３５ オフセット電圧発生回路 ３０ Ａ／Ｄ変換器 ３２ 積分器 ３３ ＳＥＬ回路（ＳＥＬ） Ａ１ 加算器 Ｃ１〜Ｃ１０ 比較器 Ｃ１１ 相関器 Ｓ１ シフトレジスタ
ＭＦ） １４ ＯＳＣ １５ 周波数弁別器 １６，２５，３４ Ｄ／Ａ変換器（Ｄ／Ａ） １７ 自動周波数制御回路（ＡＦＣ制御回路） １８，２８ ＶＣＯ ２０ 復調回路 ２２ ＰＬＬ回路（ＰＬＬ） ２３ 復調処理部 ２４ ＳＷ回路（ＳＷ） ２６，３１ 位相検出器 ２７ ＬＰＦ ２９，３５ オフセット電圧発生回路 ３０ Ａ／Ｄ変換器 ３２ 積分器 ３３ ＳＥＬ回路（ＳＥＬ） Ａ１ 加算器 Ｃ１〜Ｃ１０ 比較器 Ｃ１１ 相関器 Ｓ１ シフトレジスタ
Claims (5)
- 【請求項１】 スペクトル拡散通信における受信側の自
動周波数制御の初期引込み方法において、 自動周波数制御の初期引込みを行う際の周波数弁別信号
を、 受信スペクトラム拡散信号と受信側で生成するスペクト
ラム拡散符号との相関をとってスペクトラム逆拡散を行
うディジタル・マッチド・フィルタ（１３）からの相関
値を用いて生成するとともに、 該ディジタル・マッチド・フィルタ（１３）が受信スペ
クトラム拡散信号を取り込むサンプルクロック周波数Ｒ
ｘＣＬＫを、送信側チップクロック周波数ＴｘＣＬＫに
対して、スペクトラム拡散信号の１周期当たり２チップ
クロックだけ異ならしめた固定周波数のクロックを用い
るようにしたことを特徴とするスペクトラム拡散通信に
おける自動周波数制御の初期引込み方法。 - 【請求項２】 受信スペクトラム拡散のＩＦ信号より搬
送波成分を除去するミキサ（１１）と、該ミキサ（１
１）の出力をディジタル信号に変換するＡ／Ｄ変換器
（１２）と、該Ａ／Ｄ変換器（１２）の出力データに対
して予め設定したパターンで相関をとり、得られた相関
値と、該相関値が予め設定したスレッショルド値より大
きい場合にＤｅｔパルスとを出力するディジタル・マッ
チド・フィルタ（１３）と、該ディジタル・マッチド・
フィルタ（１３）に、請求項１記載のサンプルクロック
ＲｘＣＬＫを供給する発振器（１４）と、該ディジタル
・マッチド・フィルタ（１３）から出力する相関値の変
化により、該ミキサ（１１）で除去しきれない周波数残
差を求める周波数弁別器（１５）と、該周波数弁別器
（１５）の出力する弁別信号をアナログ信号に変換する
Ｄ／Ａ変換器（１６）と、該Ｄ／Ａ変換器（１６）が出
力するアナログ信号となった弁別信号を自動周波数制御
の初期捕捉と追跡を行うためのＶＣＯ（１８）の制御信
号として出力するＡＦＣ制御回路（１７）と、該ＡＦＣ
制御回路（１７）が出力する制御信号で制御されて再生
搬送波を出力する該ＶＣＯ（１８）とで構成した自動周
波数制御回路を有することを特徴とするスペクトラム拡
散通信の受信装置。 - 【請求項３】 請求項２記載の受信装置に、 さらに、前記Ａ／Ｄ変換器（１２）の出力データに対し
て、予め設定しておく前記サンプルクロックＲｘＣＬＫ
の送信側で用いたものと同じビットパターンで相関をと
り、得られた相関値を出力するとともに、得られた該相
関値を予め設定したスレッショルド値と比較して該相関
値が大きい場合にＤｅｔパルスを出力する第２のディジ
タル・マッチド・フィルタ2 （２１）と、該Ｄｅｔパル
スを用いて該第２のディジタル・マッチド・フィルタ2
（２１）のサンプルクロックとなるクロックの同期を行
うＰＬＬ回路（２２）と、該Ｄｅｔパルスと該相関値を
用いてデータの復調を行う復調処理部（２３）とで構成
する復調回路（２０）を設け、 該ディジタル・マッチド・フィルタ2 （２１）におい
て、該相関値が最大となるように該ＰＬＬ回路（２２）
で同期したサンプルクロックでサンプリングを行い、デ
ータ復調を行うことを特徴とするスペクトラム拡散通信
の受信装置。 - 【請求項４】 請求項３記載の受信装置において、 自動周波数制御の初期引込み時には、前記発振器（１
４）の出力が、また初期引込み終了後のデータ復調時に
は前記ＰＬＬ回路（２２）の出力が、それぞれサンプル
クロックとして前記第２のディジタル・マッチド・フィ
ルタ（２１）に供給されるようにし、該第２のディジタ
ル・マッチド・フィルタ（２１）を初期引込み時と、デ
ータ復調時とで共用するようにして、前記第１のディジ
タル・マッチド・フィルタ（１３）を削除したことを特
徴とするスペクトラム拡散通信の受信装置。 - 【請求項５】 請求項４記載の受信装置において、 自動周波数制御の初期引込み時には、前記ＰＬＬ回路
（２２）が内蔵するＶＣＯ2 （２８）が前記固定周波数
の発振器（１４）と同じ動作をするように、該ＶＣＯ2
（２８）に所定値に固定した制御電圧を印加するように
し、該ＶＣＯ2 （２８）を初期引込み時とデータ復調時
とで共用するようにして、前記発振器（１４）を削除し
たことを特徴とするスペクトラム拡散通信の受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26395793A JP3252566B2 (ja) | 1993-10-22 | 1993-10-22 | スペクトラム拡散通信における自動周波数制御回路及びその受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26395793A JP3252566B2 (ja) | 1993-10-22 | 1993-10-22 | スペクトラム拡散通信における自動周波数制御回路及びその受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07123024A true JPH07123024A (ja) | 1995-05-12 |
| JP3252566B2 JP3252566B2 (ja) | 2002-02-04 |
Family
ID=17396599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26395793A Expired - Fee Related JP3252566B2 (ja) | 1993-10-22 | 1993-10-22 | スペクトラム拡散通信における自動周波数制御回路及びその受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3252566B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002252665A (ja) * | 2000-09-20 | 2002-09-06 | Nec Corp | 基準周波数調整方法及び装置 |
| US6574200B1 (en) | 1998-09-01 | 2003-06-03 | Nec Corporation | CDMA receiver comprising a synchronous timing notifying section capable of reaching low consumption of current |
| US6816540B2 (en) | 1999-12-15 | 2004-11-09 | Nec Corporation | AFC control apparatus and method in mobile communication system and mobile communication equipment using the apparatus and method |
-
1993
- 1993-10-22 JP JP26395793A patent/JP3252566B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6574200B1 (en) | 1998-09-01 | 2003-06-03 | Nec Corporation | CDMA receiver comprising a synchronous timing notifying section capable of reaching low consumption of current |
| US6816540B2 (en) | 1999-12-15 | 2004-11-09 | Nec Corporation | AFC control apparatus and method in mobile communication system and mobile communication equipment using the apparatus and method |
| JP2002252665A (ja) * | 2000-09-20 | 2002-09-06 | Nec Corp | 基準周波数調整方法及び装置 |
| JP4686947B2 (ja) * | 2000-09-20 | 2011-05-25 | 日本電気株式会社 | 基準周波数調整方法及び装置並びに制御プログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3252566B2 (ja) | 2002-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6459721B1 (en) | Spread spectrum receiving apparatus | |
| EP0622920B1 (en) | Spread spectrum receiving apparatus and method | |
| JP2765600B2 (ja) | 復調回路 | |
| JPH11205194A (ja) | 拡散帯域通信システムの受信装置 | |
| JPH07123024A (ja) | スペクトラム拡散通信における自動周波数制御の初期引込み方法と受信装置 | |
| JPH09275364A (ja) | スペクトラム拡散通信用同期装置 | |
| JPH10186017A (ja) | 非コヒーレントｄｌｌを利用したｇｐｓ信号受信装置 | |
| JPH05344093A (ja) | スペクトラム拡散通信用復調装置 | |
| JPH04347944A (ja) | スペクトル拡散復調装置 | |
| JP2000165295A (ja) | スペクトラム拡散通信方式の同期捕捉判定方法、及び同期捕捉判定回路、並びに同期捕捉回路 | |
| JP2650550B2 (ja) | 同期型スペクトル拡散変調波の復調装置 | |
| JP2001111458A (ja) | コード分割多重接続方式受信器の同期追跡装置及びその方法 | |
| JP2650557B2 (ja) | 同期型スペクトル拡散変調波の復調装置 | |
| JPS60224345A (ja) | デ−タ伝送方式 | |
| JP2731361B2 (ja) | 信号処理装置 | |
| KR950011080B1 (ko) | 대역확산통신방식의 비동기 디지탈 수신시스템 | |
| JPH07297757A (ja) | スペクトル拡散受信装置 | |
| JP2650553B2 (ja) | スペクトル拡散復調装置 | |
| JP2689806B2 (ja) | 同期型スペクトル拡散変調波の復調装置 | |
| JP2839973B2 (ja) | スペクトラム拡散通信装置 | |
| JP2650572B2 (ja) | スペクトル拡散方式における復調装置 | |
| JP2000196501A (ja) | スペクトル拡散送受信システム | |
| JP2000174665A (ja) | スペクトル拡散信号受信装置 | |
| JP2000196502A (ja) | スペクトル拡散送受信システム | |
| JPH07111476A (ja) | 直接スペクトラム拡散通信の受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011023 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |