JP2711142B2 - Time expansion circuit - Google Patents

Time expansion circuit

Info

Publication number
JP2711142B2
JP2711142B2 JP1148930A JP14893089A JP2711142B2 JP 2711142 B2 JP2711142 B2 JP 2711142B2 JP 1148930 A JP1148930 A JP 1148930A JP 14893089 A JP14893089 A JP 14893089A JP 2711142 B2 JP2711142 B2 JP 2711142B2
Authority
JP
Japan
Prior art keywords
signal
output
synchronization
muse
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1148930A
Other languages
Japanese (ja)
Other versions
JPH0313184A (en
Inventor
直樹 林
宏 茅嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1148930A priority Critical patent/JP2711142B2/en
Publication of JPH0313184A publication Critical patent/JPH0313184A/en
Application granted granted Critical
Publication of JP2711142B2 publication Critical patent/JP2711142B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は送信側で時間圧縮されて伝送されるMUSE信
号をもとのハイビジョン信号に再生する受信機の時間伸
長回路に関するものである。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a time extension circuit of a receiver for reproducing a time-compressed MUSE signal transmitted on a transmission side into an original Hi-Vision signal.

〔従来の技術〕[Conventional technology]

MUSE信号はハイビジョンベースバンド信号と水平ブラ
ンキング率が異なり、1水平期間にベースバンド信号の
約11/12の映像信号しか伝送できない。そこで、MUSE方
式では1水平期間の映像信号を送信側で11/12に時間圧
縮し、受信機側で12/11に時間伸長することで、ベース
バンド信号と同じ情報量の映像信号をハイビジョンモニ
タに映し出すことが提案されている。このとき、受信機
側で時間伸長させる方法としてはディスプレイの水平偏
向幅を切り換えることにより対応することが考えられ
る。
The MUSE signal has a different horizontal blanking rate from the HDTV baseband signal, and can transmit only about 11/12 of the video signal of the baseband signal in one horizontal period. Therefore, in the MUSE system, the video signal of one horizontal period is time-compressed to 11/12 on the transmitting side and time-expanded to 12/11 on the receiving side, so that the video signal with the same amount of information as the baseband signal can be monitored on the HDTV monitor. It has been proposed to project in At this time, as a method of extending the time on the receiver side, it is conceivable to respond by switching the horizontal deflection width of the display.

この一般的な構成例を第4図に示す。 FIG. 4 shows an example of this general configuration.

1はMUSE信号の入力端子、2は入力端子1に到来する
アナログ信号をディジタル信号に変換するA/D変換部、
9はA/D変換部2の出力を入力とする同期・タイミング
パルス発生回路、3はA/D変換部2の出力と同期・タイ
ミングパルス発生回路9の出力を入力とするMUSEデコー
ド部、5はMUSEデコード部3のR信号出力を入力とする
D/A変換部、6はMUSEデコード部3のG信号出力を入力
とするD/A変換部、7はMUSEデコード部3のB信号出力
を入力とするD/A変換部、8はD/A変換部5,6,7の出力を
入力とするビデオ回路、10は同期・タイミングパルス発
生回路9の出力を入力とする同期回路、11は同期回路10
の出力と同期・タイミングパルス発生回路9の出力を入
力とする偏向回路、12はビデオ回路8の出力と偏向回路
11の出力を入力とするハイビジョンディスプレイであ
る。
1 is an input terminal of a MUSE signal, 2 is an A / D converter for converting an analog signal arriving at the input terminal 1 into a digital signal,
Reference numeral 9 denotes a synchronizing / timing pulse generating circuit which receives the output of the A / D converter 2 as an input. Reference numeral 3 denotes a MUSE decoding unit which receives the output of the A / D converting unit 2 and the output of the synchronizing / timing pulse generating circuit 9 as inputs. Takes the R signal output of the MUSE decoding unit 3 as input
A D / A converter, 6 is a D / A converter that receives the G signal output of the MUSE decoder 3 as an input, 7 is a D / A converter that receives the B signal output of the MUSE decoder 3, and 8 is a D / A converter. A video circuit which receives the outputs of the A-converters 5, 6, and 7 as an input, 10 is a synchronization circuit which receives an output of a synchronization / timing pulse generation circuit 9 as an input, and 11 is a synchronization circuit 10
A deflection circuit which receives the output of the video circuit 8 and the output of the synchronization / timing pulse generation circuit 9;
This is a high-definition display with 11 outputs as input.

次に動作について説明する。 Next, the operation will be described.

入力端子1には送信側で水平方向に11/12に時間圧縮
されたアナログ量のMUSE信号が到来する。入力端子1に
入力された信号はA/D変換部2でディジタル量の信号に
変換される。A/D変換部2の出力は同期・タイミングパ
ルス発生回路9に入力され、同期・タイミングパルス発
生回路9からMUSEデコード部3にクロックやタイミング
パルスが供給される。また、A/D変換部2の出力はMUSE
デコード部3に入力される。MUSEデコード部3はA/D変
換部2の出力をディジタル処理して水平方向に11/12に
時間圧縮されたディジタル量のハイビジョン信号として
再生し、R,G,B3系統を出力する。MUSEデコード部3のR,
G,B3つの出力はそれぞれD/A変換部5,6,7でアナログ量の
信号に変換され、ビデオ回路8の入力となる。ビデオ回
路8はD/A変換部5〜7の出力を増幅してハイビジョン
ディスプレイ12に送る。また、同期・タイミングパルス
発生回路9は同期回路10に同期信号を出力するととも
に、偏向回路11に入力がMUSE信号であることを示す制御
回路(以下MUSE制御信号と称する)を出力する。同期回
路10は入力を水平同期信号と垂直同期信号に分離して偏
向回路11に送る。偏向回路11では同期回路10から出力さ
れた水平・垂直同期信号と同期・タイミングパルス発生
回路9の出力MUSE判定信号からビデオ回路8の入力信号
がMUSE信号かベースバンド信号かを判定し、それぞれに
合わせて水平偏向電流を切り換える。
The input terminal 1 receives an analog amount MUSE signal that has been time-compressed in the horizontal direction by 11/12 on the transmitting side. The signal input to the input terminal 1 is converted into a digital signal by the A / D converter 2. The output of the A / D conversion unit 2 is input to the synchronization / timing pulse generation circuit 9, and a clock and a timing pulse are supplied from the synchronization / timing pulse generation circuit 9 to the MUSE decoding unit 3. The output of the A / D converter 2 is MUSE
It is input to the decoding unit 3. The MUSE decoding unit 3 digitally processes the output of the A / D conversion unit 2 and reproduces it as a digital amount of high-definition signal that has been time-compressed to 11/12 in the horizontal direction, and outputs R, G, and B systems. R of MUSE decoding unit 3
The three outputs G and B are converted into analog signals by the D / A converters 5, 6, and 7, respectively, and are input to the video circuit 8. The video circuit 8 amplifies the outputs of the D / A converters 5 to 7 and sends them to the HDTV display 12. The synchronization / timing pulse generation circuit 9 outputs a synchronization signal to the synchronization circuit 10 and outputs a control circuit (hereinafter, referred to as a MUSE control signal) indicating that the input is a MUSE signal to the deflection circuit 11. The synchronization circuit 10 separates an input into a horizontal synchronization signal and a vertical synchronization signal and sends the input to the deflection circuit 11. The deflection circuit 11 determines whether the input signal of the video circuit 8 is a MUSE signal or a baseband signal from the horizontal / vertical synchronization signal output from the synchronization circuit 10 and the output MUSE determination signal of the synchronization / timing pulse generation circuit 9. The horizontal deflection current is switched accordingly.

第5図はベースバンド信号とMUSE信号それぞれの場合
の映像信号波形と水平偏向電流波形を表わしている。第
5図(a)にベースバンド信号の場合を示し、第5図
(b)にMUSE信号の場合を示している。MUSE信号の場
合、水平偏向電流の値をベースバンド信号の値より大き
くすることで水平偏向幅を広げてハイビジョンディスプ
レイ12への表示を水平方向に12/11に時間伸長してい
る。
FIG. 5 shows a video signal waveform and a horizontal deflection current waveform for each of the baseband signal and the MUSE signal. FIG. 5A shows the case of a baseband signal, and FIG. 5B shows the case of a MUSE signal. In the case of the MUSE signal, the value of the horizontal deflection current is made larger than the value of the baseband signal, so that the horizontal deflection width is widened and the display on the high-definition display 12 is extended in time in the horizontal direction to 12/11.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

従来の時間伸長回路においては水平偏向幅を切り換え
て対応する方法は以上のように構成されているので、MU
SE判定信号を必要とし、偏向回路においては水平偏向電
流を切り換えることが必要で回路が複雑になり、また、
それぞれの偏向幅に合わせて色ずれ等の調整をする必要
があり、調整が複雑になる等の問題点があった。
In the conventional time expansion circuit, the method of responding by switching the horizontal deflection width is configured as described above.
The SE determination signal is required, and the deflection circuit needs to switch the horizontal deflection current, which complicates the circuit.
It is necessary to adjust the color misregistration and the like in accordance with each deflection width, and there is a problem that the adjustment becomes complicated.

この発明は上記のような問題点を解消するためになさ
れたもので、偏向回路の切り換えやMUSE判定信号が不要
な時間伸長回路を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and has as its object to provide a time extension circuit that does not require switching of a deflection circuit or a MUSE determination signal.

〔課題を解決するための手段〕[Means for solving the problem]

この発明に係る時間伸長回路は、時間軸に関して映像
信号が11/12倍に時間軸圧縮されたMUSE信号をディジタ
ル量の信号に変換するA/D変換手段と、このA/D変換手段
の出力信号からクロックおよびタイミングパルスを発生
する同期・タイミングパルス発生手段と、上記A/D変換
手段の出力信号と上記同期・タイミングパルス発生手段
の出力信号とから表示に必要なものととなるディジタル
量のRGBのハイビジョン信号であって、水平方向に11/12
倍に時間圧縮された信号を再生するMUSEデコード手段
と、このMUSEデコード手段の再生RGB信号を水平方向に1
2/11倍に時間伸長する時間軸伸長手段とを備え、この時
間軸伸長手段は、上記MUSEデコード手段の出力信号をそ
れぞれ入力とする3つのラインメモリと、上記同期・タ
イミングパルス発生手段の出力信号を、予め定められた
1水平走査期間のサンプル数カウントするとともに、1
フレーム期間または1水平期間毎にリセットされる第1
の水平カウンタと、この第1の水平カウンタと後述する
第2の水平カウンタの出力とを入力とする位相比較器
と、この位相比較器の出力を積分するループフィルタ
と、このループフィルタの出力を入力とする電圧制御発
振器と、この電圧制御発振器の出力信号を、上記第1の
水平カウンタに設定されたサンプル数の11/12倍のサン
プル数カウントする第2の水平カウンタとからフィード
バックループを構成してなるクロック同期手段とを有
し、上記ラインメモリへの書き込みを上記同期・タイミ
ングパルス発生手段が出力するクロックを用いて行い、
上記ラインメモリからの読み出しを上記クロック同期手
段が出力するクロックを用いて行うように構成したもの
である。
The time decompression circuit according to the present invention comprises: A / D conversion means for converting a MUSE signal obtained by compressing a video signal on the time axis by 11/12 times into a digital amount signal; and an output of the A / D conversion means. A synchronizing / timing pulse generating means for generating a clock and a timing pulse from a signal; and a digital amount required for display from an output signal of the A / D converting means and an output signal of the synchronizing / timing pulse generating means. RGB high-definition signal, 11/12 in the horizontal direction
MUSE decoding means for reproducing a signal that has been time-compressed by a factor of two, and a reproduced RGB signal of this MUSE decoding means for one time in the horizontal direction.
A time axis extending means for extending the time by a factor of 2/11. The time axis extending means comprises three line memories each receiving an output signal of the MUSE decoding means as input, and an output of the synchronization / timing pulse generating means. The signal is counted by counting the number of samples in one predetermined horizontal scanning period, and 1
1st reset every frame period or 1 horizontal period
, A phase comparator having the first horizontal counter and an output of a second horizontal counter described later as inputs, a loop filter integrating the output of the phase comparator, and an output of the loop filter. A feedback loop is formed from a voltage-controlled oscillator as an input, and a second horizontal counter that counts the output signal of the voltage-controlled oscillator by 11/12 times the number of samples set in the first horizontal counter. Clock synchronizing means, and performs writing to the line memory using a clock output from the synchronizing / timing pulse generating means,
The reading from the line memory is performed using a clock output from the clock synchronizing means.

〔作用〕[Action]

この発明においては、以上のような構成により水平方
向に時間圧縮されたMUSE信号をディジタル信号処理で水
平方向に時間伸長して再生するようにして、MUSE信号の
ブランキング率を他のハイビジョンベースバンド信号と
同じになるようにしたので、MUSE判定信号が不必要とな
るとともに偏向電流を切り換える必要がなくなる。
In the present invention, the MUSE signal time-compressed in the horizontal direction by the above-described configuration is time-expanded and reproduced in the horizontal direction by digital signal processing, so that the blanking rate of the MUSE signal is changed to another HDTV baseband. Since the signal is the same as the signal, the MUSE determination signal is not required, and it is not necessary to switch the deflection current.

〔実施例〕〔Example〕

以下、この発明の一実施例を図について説明する。 An embodiment of the present invention will be described below with reference to the drawings.

第1図は本発明の一実施例による時間伸長回路のブロ
ック図を示しており、図において、1,2は第4図の従来
例と同じである。9はA/D変換部2の出力を入力とする
同期・タイミングパルス発生回路、3はA/D変換部2の
出力と同期・タイミングパルス発生回路9の出力を入力
とするMUSEデコード部、4はMUSEデコード部3の3つの
出力を入力とする時間伸長回路である。5は時間伸長回
路4のR信号出力を入力とするD/A変換部、6は時間伸
長回路4のG信号出力を入力とするD/A変換部、7は時
間伸長回路4のB信号出力を入力とするD/A変換部、8
はD/A変換部5,6,7の出力を入力とするビデオ回路であ
る。10は同期・タイミングパルス発生回路9の出力を入
力とする同期回路、11は同期回路10の出力を入力とする
偏向回路、12はビデオ回路8の出力と偏向回路11の出力
を入力とするハイビジョンディスプレイである。
FIG. 1 is a block diagram of a time expansion circuit according to an embodiment of the present invention. In FIG. 1, reference numerals 1 and 2 are the same as those of the conventional example shown in FIG. Reference numeral 9 denotes a synchronizing / timing pulse generating circuit which receives the output of the A / D converter 2 as an input. Reference numeral 3 denotes a MUSE decoding unit which receives the output of the A / D converting unit 2 and the output of the synchronizing / timing pulse generating circuit 9 as inputs. Is a time expansion circuit to which three outputs of the MUSE decoding unit 3 are input. Reference numeral 5 denotes a D / A converter that receives the R signal output of the time expansion circuit 4 as an input, 6 denotes a D / A converter that receives the G signal output of the time expansion circuit 4, and 7 denotes a B signal output of the time expansion circuit 4. D / A converter with input as 8
Is a video circuit that receives the outputs of the D / A converters 5, 6, and 7 as inputs. Reference numeral 10 denotes a synchronization circuit which receives the output of the synchronization / timing pulse generation circuit 9 as an input, reference numeral 11 denotes a deflection circuit which receives the output of the synchronization circuit 10 as an input, and reference numeral 12 denotes a Hi-Vision which receives the output of the video circuit 8 and the output of the deflection circuit 11 as inputs. It is a display.

次に動作について説明する。 Next, the operation will be described.

入力端子1には送信側で水平方向に11/12に時間圧縮
されたアナログ量のMUSE信号が到来する。入力端子1に
入力された信号はA/D変換部2でディジタル量の信号に
変換される。A/D変換部2の出力は同期・タイミングパ
ルス発生回路9に入力され、同期・タイミングパルス発
生回路9からMUSEデコード部3にクロックやタイミング
パルスが供給される。またA/D変換部2の出力はMUSEデ
コード部3に入力される。MUSEデコード部3はA/D変換
部2の出力をディジタル処理して、水平方向に11/12に
時間圧縮されたディジタル量のハイビジョン信号として
再生し、R,G,B3系統を出力する。MUSEデコード部3の出
力は時間伸長回路4に入力され、水平方向に12/11に時
間伸長されて出力される。
The input terminal 1 receives an analog amount MUSE signal that has been time-compressed in the horizontal direction by 11/12 on the transmitting side. The signal input to the input terminal 1 is converted into a digital signal by the A / D converter 2. The output of the A / D conversion unit 2 is input to the synchronization / timing pulse generation circuit 9, and a clock and a timing pulse are supplied from the synchronization / timing pulse generation circuit 9 to the MUSE decoding unit 3. The output of the A / D converter 2 is input to the MUSE decoder 3. The MUSE decoder 3 digitally processes the output of the A / D converter 2 and reproduces it as a digital amount of high-definition signal that has been time-compressed to 11/12 in the horizontal direction, and outputs R, G, and B systems. The output of the MUSE decoding unit 3 is input to the time expansion circuit 4 and time-expanded to 12/11 in the horizontal direction and output.

第2図は時間伸長回路4の構成を示しており、図にお
いて、13〜15はラインメモリ、16はクロック同期回路で
ある。MUSEデコード部3のR,G,Bの3つの出力はそれぞ
れラインメモリ13,14,15で12/11に時間伸長される。こ
のときのメモリの制御はクロック同期回路16の信号で行
われる。
FIG. 2 shows the configuration of the time expansion circuit 4, in which 13 to 15 are line memories, and 16 is a clock synchronization circuit. The three outputs of R, G, and B of the MUSE decode unit 3 are time-expanded to 12/11 by the line memories 13, 14, and 15, respectively. The control of the memory at this time is performed by the signal of the clock synchronization circuit 16.

次に、クロック同期回路の構成を第3図に示す。同期
・タイミングパルス発生回路9から出力されるクロック
はMUSEデコード部3の出力データの伝送レートと同じ周
波数で水平同期している。水平カウンタ17は同期・タイ
ミングパルス発生回路9のクロックをカウントする。ま
た、水平カウンタ18は電圧制御発振器(以下VCOと称す
る)21の出力のクロックをカウントする。水平カウンタ
17,18には予め1水平走査期間のサンプル数が設定され
ていて、水平カウンタ18の設定値は水平カウンタ17の11
/12倍になっている。水平カウンタ17の出力と水平カウ
ンタ18の出力は位相比較器19に入力され、1水平走査期
間毎に位相比較される。位相比較器19の出力はループフ
ィルタ20で積分されVCO21の制御電圧となる。クロック
同期回路16のループが安定すると、VCO21の出力に水平
に同期したクロックで、周波数が同期・タイミングパル
ス発生回路9のクロックの11/12であるクロックが得ら
れる。そこで、ラインメモリ13,14,15の書き込みクロッ
クには同期・タイミングパルス発生回路9から出力され
るクロックを、リセットには水平カウンタ17から得られ
るリセットパルスを用いる。同様に、ラインメモリ13,1
4,15の読み出しクロックには21から出力されるクロック
を、リセットには水平カウンタ18から得られるリセット
パルスを用いる。また安定に同期がかかるようにするた
めに、水平カウンタ17を同期・タイミングパルス発生回
路9から出力されるフレームパルスでリセットする。従
って、MUSEデコード部3の出力データは13,14,15の読み
出しクロックが書き込みクロックの11/12の周波数であ
ることにより、水平方向に12/11に時間伸長される。時
間伸長回路4のR,G,Bの3つの出力はそれぞれD/A変換部
5,6,7でアナログ量の信号に変換され、ビデオ回路8の
入力となる。ビデオ回路8はD/A変換器5〜7の出力を
増幅してハイビジョンディスプレイ12に送る。また同期
・タイミングパルス発生回路9の出力の同期信号は同期
回路10の入力となる。同期回路10では水平同期・垂直同
期の信号が分離されて偏向回路11に送られる。偏向回路
11は同期回路10の出力から水平偏向電流,垂直偏向電流
を決定してハイビジョンディスプレイ12に出力する。偏
向回路11の出力の水平偏向電流はハイビジョンベースバ
ンド信号の水平偏向幅に合わせてある。ハイビジョンデ
ィスプレイ12はビデオ回路8の出力信号を偏向回路11の
出力電流に合わせて表示する。
Next, the configuration of the clock synchronization circuit is shown in FIG. The clock output from the synchronization / timing pulse generation circuit 9 is horizontally synchronized at the same frequency as the transmission rate of the output data of the MUSE decoding unit 3. The horizontal counter 17 counts the clock of the synchronization / timing pulse generation circuit 9. The horizontal counter 18 counts a clock output from a voltage controlled oscillator (hereinafter, referred to as a VCO) 21. Horizontal counter
The number of samples in one horizontal scanning period is set in advance in 17 and 18, and the set value of the horizontal counter 18 is 11
/ 12 times. The output of the horizontal counter 17 and the output of the horizontal counter 18 are input to a phase comparator 19, and the phases are compared every horizontal scanning period. The output of the phase comparator 19 is integrated by the loop filter 20 and becomes the control voltage of the VCO 21. When the loop of the clock synchronization circuit 16 is stabilized, a clock whose frequency is 11/12 of the clock of the synchronization / timing pulse generation circuit 9 is obtained from the clock horizontally synchronized with the output of the VCO 21. Therefore, a clock output from the synchronization / timing pulse generation circuit 9 is used as a write clock for the line memories 13, 14, and 15, and a reset pulse obtained from the horizontal counter 17 is used for reset. Similarly, line memories 13,1
The clock output from 21 is used as the read clock for 4 and 15, and the reset pulse obtained from the horizontal counter 18 is used for reset. In order to stably perform synchronization, the horizontal counter 17 is reset by a frame pulse output from the synchronization / timing pulse generation circuit 9. Therefore, the output data of the MUSE decoding unit 3 is time-expanded to 12/11 in the horizontal direction because the read clocks 13, 14, and 15 have the frequency of 11/12 of the write clock. The three outputs R, G, and B of the time expansion circuit 4 are D / A converters, respectively.
The signals are converted into analog signals by 5, 6, and 7, and are input to the video circuit 8. The video circuit 8 amplifies the outputs of the D / A converters 5 to 7 and sends them to the high-vision display 12. The synchronization signal output from the synchronization / timing pulse generation circuit 9 is input to the synchronization circuit 10. In the synchronization circuit 10, the horizontal synchronization signal and the vertical synchronization signal are separated and sent to the deflection circuit 11. Deflection circuit
The reference numeral 11 determines a horizontal deflection current and a vertical deflection current from the output of the synchronization circuit 10 and outputs the determined current to the HDTV display 12. The horizontal deflection current output from the deflection circuit 11 is adjusted to the horizontal deflection width of the HDTV baseband signal. The HDTV display 12 displays the output signal of the video circuit 8 in accordance with the output current of the deflection circuit 11.

このような上記実施例においては、上述のように、水
平方向に時間圧縮されたMUSE信号をディジタル信号処理
で水平方向に時間伸長して再生するように構成したの
で、従来のようにMUSE判定信号で偏向電流を切り換える
必要がなく、ハイビジョンディスプレイの色ずれ等の調
整を一定の偏向幅で行うことができる。
In the above-described embodiment, as described above, the MUSE signal that has been time-compressed in the horizontal direction is configured to be time-expanded and played back in the horizontal direction by digital signal processing. Therefore, it is not necessary to switch the deflection current, and the adjustment of the color shift and the like of the high definition display can be performed with a constant deflection width.

〔発明の効果〕〔The invention's effect〕

以上のように、この発明に係る時間伸長回路によれ
ば、時間軸に関して映像信号が11/12倍に時間軸圧縮さ
れたMUSE信号をディジタル量の信号に変換するA/D変換
手段と、このA/D変換手段の出力信号からクロックおよ
びタイミングパルスを発生する同期・タイミングパルス
発生手段と、上記A/D変換手段の出力信号と上記同期・
タイミングパルス発生手段の出力信号とから表示に必要
なもととなるディジタル量のRGBのハイビジョン信号で
あって、水平方向に11/12倍に時間圧縮された信号を再
生するMUSEデコード手段と、このMUSEデコード手段の再
生RGB信号を水平方向に12/11倍に時間伸長する時間軸伸
長手段とを備え、この時間軸伸長手段は、上記MUSEデコ
ード手段の出力信号をそれぞれ入力とする3つのライン
メモリと、上記同期・タイミングパルス発生手段の出力
信号を、予め定められた1水平走査期間のサンプル数カ
ウントするとともに、1フレーム期間または1水平期間
毎にリセットされる第1の水平カウンタと、この第1の
水平カウンタと後述する第2の水平カウンタの出力とを
入力とする位相比較器と、この位相比較器の出力を積分
するループフィルタと、このループフィルタの出力を入
力とする電圧制御発振器と、この電圧制御発振器の出力
信号を、上記第1の水平カウンタに設定さたサンプル数
の11/12倍のサンプル数カウントする第2の水平カウン
タとからフィードバックループを構成してなるクロック
同期手段とを有し、上記ラインメモリへの書き込みを上
記同期・タイミングパルス発生手段が出力するクロック
を用いて行い、上記ラインメモリからの読み出しを上記
クロック同期手段が出力するクロックを用いて行うよう
に構成したので、水平方向に時間圧縮されたMUSE信号を
ディジタル信号処理で水平方向に時間伸長して再生する
ことができ、従って、MUSE判定信号で偏向電流を切り換
える必要がなくなり、回路構成を簡単にできるという効
果,及びハイビジョンディスプレイの色ずれ等の調整を
一定の偏向幅で容易に行えるという効果がある。
As described above, according to the time decompression circuit according to the present invention, A / D conversion means for converting a MUSE signal obtained by compressing a video signal on the time axis by 11/12 times into a digital amount signal, A synchronizing / timing pulse generating means for generating a clock and a timing pulse from an output signal of the A / D converting means; and an output signal of the A / D converting means and the synchronizing / timing pulse.
MUSE decoding means for reproducing a digital amount of RGB Hi-Vision signal which is necessary for display from an output signal of the timing pulse generating means, and which is time-compressed by 11/12 times in the horizontal direction; Time axis extending means for time-expanding the reproduction RGB signal of the MUSE decoding means by a factor of 12/11 in the horizontal direction. The time axis extending means comprises three line memories each receiving the output signal of the MUSE decoding means as an input. A first horizontal counter that counts the number of samples of the output signal of the synchronization / timing pulse generating means in a predetermined one horizontal scanning period and is reset every one frame period or one horizontal period; A phase comparator which receives the input of the first horizontal counter and an output of a second horizontal counter to be described later, a loop filter for integrating the output of the phase comparator, And a second horizontal counter which counts the output signal of the voltage controlled oscillator by 11/12 times the number of samples set in the first horizontal counter. Clock synchronizing means constituting a feedback loop, wherein writing to the line memory is performed using a clock output from the synchronizing / timing pulse generating means, and reading from the line memory is performed by the clock synchronizing means. Since it is configured to use the clock to be output, the MUSE signal time-compressed in the horizontal direction can be time-expanded and reproduced in the horizontal direction by digital signal processing. Therefore, the deflection current is switched by the MUSE determination signal. This eliminates the need for a simpler circuit configuration and adjusts the color shift of the HDTV display. There is an effect that it can be easily performed with a constant deflection width.

【図面の簡単な説明】[Brief description of the drawings]

第1図はこの発明の一実施例による時間伸長回路のブロ
ック図、第2図は第1図の時間伸長回路の詳細な構成を
示すブロック図、第3図は第2図のクロック同期回路の
構成を示すブロック図、第4図は従来の時間伸長回路の
ブロック図、第5図は従来の時間伸長回路におけるベー
スバンド信号とMUSE信号の水平偏向電流の比較を示す図
である。 図において、1はMUSE信号の入力端子、2はA/D変換
部、3はMUSEデコード部、4は時間伸長回路、5,6,7はD
/A変換部、8はビデオ回路、9は同期・タイミングパル
ス発生回路、10は同期回路、11は偏向回路、12はハイビ
ジョンディスプレイ、13,14,15はラインメモリ、16はク
ロック同期回路、19,20は水平カウンタ、21は位相比較
器、22はループフィルタ、23はVCOである。 なお図中同一符号は同一又は相当部分を示す。
FIG. 1 is a block diagram of a time extension circuit according to an embodiment of the present invention, FIG. 2 is a block diagram showing a detailed configuration of the time extension circuit of FIG. 1, and FIG. 3 is a block diagram of the clock synchronization circuit of FIG. FIG. 4 is a block diagram showing the configuration, FIG. 4 is a block diagram of a conventional time expansion circuit, and FIG. 5 is a diagram showing a comparison of a horizontal deflection current between a baseband signal and a MUSE signal in the conventional time expansion circuit. In the figure, 1 is an input terminal of a MUSE signal, 2 is an A / D converter, 3 is a MUSE decoder, 4 is a time decompression circuit, 5, 6, and 7 are D
/ A conversion unit, 8 is a video circuit, 9 is a synchronization / timing pulse generation circuit, 10 is a synchronization circuit, 11 is a deflection circuit, 12 is a high-definition display, 13, 14, and 15 are line memories, 16 is a clock synchronization circuit, 19 , 20 is a horizontal counter, 21 is a phase comparator, 22 is a loop filter, and 23 is a VCO. In the drawings, the same reference numerals indicate the same or corresponding parts.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】時間軸に関して映像信号が11/12倍に時間
軸圧縮されたMUSE信号をディジタル量の信号に変換する
A/D変換手段と、 このA/D変換手段の出力信号からクロックおよびタイミ
ングパルスを発生する同期・タイミングパルス発生手段
と、 上記A/D変換手段の出力信号と上記同期・タイミングパ
ルス発生手段の出力信号とから表示に必要なもととなる
ディジタル量のRGBのハイビジョン信号であって、水平
方向に11/12倍に時間圧縮された信号を再生するMUSEデ
コード手段と、 このMUSEデコード手段の再生RGB信号を水平方向に12/11
倍に時間伸長する時間軸伸長手段とを備え、 この時間軸伸長手段は、 上記MUSEデコード手段の出力信号をそれぞれ入力とする
3つのラインメモリと、 上記同期・タイミングパルス発生手段の出力信号を、予
め定めらた1水平走査期間のサンプル数カウントすると
ともに、1フレーム期間または1水平期間毎にリセット
される第1の水平カウンタと、この第1の水平カウンタ
と後述する第2の水平カウンタの出力とを入力とする位
相比較器と、この位相比較器の出力を積分するループフ
ィルタと、このループフィルタの出力を入力とする電圧
制御発振器と、この電圧制御発振器の出力信号を、上記
第1の水平カウンタに設定されたサンプル数の11/12倍
のサンプル数カウントする第2の水平カウンタとからフ
ィードバックループを構成してなるクロック同期手段と
を有し、 上記ラインメモリへの書き込みを上記同期・タイミング
パルス発生手段が出力するクロックを用いて行い、上記
ラインメモリからの読み出しを上記クロック同期手段が
出力するクロックを用いて行うように構成したものであ
ることを特徴とする時間伸長回路。
1. A MUSE signal obtained by compressing a video signal by 11/12 times with respect to the time axis to a digital signal.
A / D conversion means, synchronization / timing pulse generation means for generating a clock and a timing pulse from the output signal of the A / D conversion means, and output signals of the A / D conversion means and the synchronization / timing pulse generation means MUSE decoding means for reproducing a digital amount of RGB Hi-Vision signal which is necessary for display from the output signal and which is time-compressed 11/12 times in the horizontal direction; and reproduction of the MUSE decoding means. 12/11 RGB signal horizontally
Time axis extending means for extending the time by a factor of two. The time axis extending means comprises three line memories each receiving an output signal of the MUSE decoding means as input, and an output signal of the synchronization / timing pulse generating means. A first horizontal counter which counts the number of samples in one predetermined horizontal scanning period and is reset every frame period or one horizontal period, and outputs of the first horizontal counter and a second horizontal counter described later. , A loop filter that integrates the output of the phase comparator, a voltage-controlled oscillator that receives the output of the loop filter as an input, and an output signal of the voltage-controlled oscillator. A feedback loop is constituted by a second horizontal counter that counts 11/12 times the number of samples set in the horizontal counter. Writing to the line memory using a clock output from the synchronization / timing pulse generation means, and reading from the line memory using a clock output from the clock synchronization means. A time expansion circuit characterized in that the time expansion circuit is configured to perform the operation.
JP1148930A 1989-06-12 1989-06-12 Time expansion circuit Expired - Lifetime JP2711142B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1148930A JP2711142B2 (en) 1989-06-12 1989-06-12 Time expansion circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1148930A JP2711142B2 (en) 1989-06-12 1989-06-12 Time expansion circuit

Publications (2)

Publication Number Publication Date
JPH0313184A JPH0313184A (en) 1991-01-22
JP2711142B2 true JP2711142B2 (en) 1998-02-10

Family

ID=15463843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1148930A Expired - Lifetime JP2711142B2 (en) 1989-06-12 1989-06-12 Time expansion circuit

Country Status (1)

Country Link
JP (1) JP2711142B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58215182A (en) * 1982-06-07 1983-12-14 Sony Corp Television receiver

Also Published As

Publication number Publication date
JPH0313184A (en) 1991-01-22

Similar Documents

Publication Publication Date Title
TW392414B (en) Image scanning format converter suitable for a high definition television system
JPH04293384A (en) Image display device
US6020927A (en) Video signal format converter
US6453109B1 (en) Video-signal processing apparatus providing a first clock signal and second clock signal which is based on the phase of the input signal
US4901148A (en) Data processing device
JP2711142B2 (en) Time expansion circuit
JP2505589B2 (en) Hi-vision receiver time axis expansion device
JP3056555B2 (en) Reference signal recording and reproduction circuit for time axis error correction
JP2539919B2 (en) HDTV receiver time axis compression device
JP2911133B2 (en) Time compression device for HDTV receiver
JP3050896B2 (en) High definition receiver
JP2525883B2 (en) Sync converter
JP2545631B2 (en) Television receiver
JP2558677B2 (en) Field memory device
JP2609936B2 (en) MUSE / NTSC converter
JP2523010B2 (en) Clamp pulse control circuit
JP3129866B2 (en) Aspect ratio converter
JP2644045B2 (en) Time compression device for HDTV receiver
JP2692128B2 (en) Image processing circuit
JP2594182B2 (en) MUSE decoder
JPH0813124B2 (en) Hi-vision receiver time extension circuit
JPH05219403A (en) Synchronization converter
JPH0385976A (en) Television system converter
JPH03207189A (en) Video signal recording and reproducing device
JPH06276493A (en) Television signal reception converter