JP2687330B2

JP2687330B2 - Muting device

Info

Publication number: JP2687330B2
Application number: JP61122702A
Authority: JP
Inventors: 雅之石田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1986-05-28
Filing date: 1986-05-28
Publication date: 1997-12-08
Anticipated expiration: 2012-12-08
Also published as: JPS62279715A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明はPCM記録再生装置に設けられるミユーテイ
ング装置に関するものである。〔従来の技術〕この種の装置としてVTRのような回転ヘツドを用いてP
CM記録再生を行なう回転ヘッド式磁気記録再生装置があ
る。第２図は回転ヘツド式PCM磁気記録再生装置のブロツ
ク図を示している。図において、（１）は入力端子、
（２）はローパスフイルタ、（３）はアナログ−デジタ
ル変換回路（以下、AD変換回路という）、（４）はメモ
リ回路、（５）は符号化回路、（６）は変調回路、
（７）は切換スイツチ、（８），（９）は磁気ヘツド、
（10）は切換スイツチ、（11）は復調回路、（12）はメ
モリ回路、（13）は復合回路、（14）はデジタル−アナ
ログ変換回路（以下、DA変換回路という）、（15）はロ
ーパスフイルタ、（16）は出力端子、（17）はシステム
のクロツクを生成するクロツク発生回路を示しており、
ローパスフイルタ（２）、AD変換回路（３）、メモリ回
路（４）、符号化回路（５）、変調回路（６）により記
録系が構成され、復調回路（11）、メモリ回路（12）、
復号回路（13）、DA変換回路（14）、ローパスフイルタ
（15）、アンドゲート（18）、ミユーテイング回路（1
9）により再生系が構成されている。つぎに、動作について、まず記録系のほうから説明す
る。記録されるアナログ信号は入力端子（１）から入力
され、ローパスフイルタ（２）で高い周波数成分が除去
された後、AD変換回路（３）でf₁なるサンプリング周波
数（以下、Fsという）でデジタル信号（以下、サンプル
という）に変換されてメモリ回路（４）内のメモリに蓄
えられる。符号化回路（５）はメモリに蓄えられたサン
プルを読出して、誤り訂正や誤り検出のためのチエツク
信号を生成してメモリに書込む。符号化が終了すると、
サンプルとチエツク信号とは時間圧縮されてメモリから
読出され、変調回路（６）で磁気記録再生に適した信号
に変換された後、単位時間ごとに切換わる切換スイツチ
（７）を介して磁気ヘツド（８）または磁気ヘツド
（９）により磁気テープに記録される。第３図は磁気テープ上に形成されたトラツクパターン
を示した図で、（31）は磁気テープ、（32）は記録され
たトラツクパターン、（33）はヘツド走行方向、（34）
はテープ走行方向を示している。１トラツクにはｎブロツクの信号が記録されている。
第４図は１ブロツクの信号構成を示す図で、（35）はブ
ロツク同期信号、（36）はサブ信号（37）はオーデイオ
信号と誤り訂正のためのチエツク信号、（38）は１ブロ
ツクの信号誤りを検出するためのチエツク信号を記録す
る領域を示している。つぎに、再生系の動作について説明する。磁気ヘツド
（８）と磁気ヘツド（９）からの時間圧縮された再生信
号は、単位時間ごとに切換わる切換スイツチ（10）を介
して交互に復調回路（11）に供給されて変調前の信号に
もどされ、メモリ回路（12）内のメモリに蓄えられる。
復号回路（13）はメモリから再生信号を順次読出して、
誤り検出及び誤り訂正を行なう。復号されたメモリ内の
サンプルは、一定時間間隔で読出され、DA変換回路（1
4）でアナログ信号に変換された後、次段のローパスフ
イルタ（15）で高い周波数成分が除去されて出力端子
（16）より出力される。なお、以上の信号処理に必要なクロツクはクロツク発
生回路（17）より供給される。ミユーテイング回路（19）は誤りが多発した場合、大
きな雑音が出力されてスピーカが破損する等の不都合が
生じないように、音声信号を強制的になくすためのミユ
ート信号を生成し、このミユート信号によりゲート（1
8）をとじてD/A変換回路（14）へ出力されるオーデイオ
デジタル信号を制御する。第５図は従来のミユーテイング回路の詳細を示すブロ
ツク図で、（23）は復号回路（13）に含まれているブロ
ツク単位の誤りを検出する誤り検出回路、（20）はカウ
ンタ、（21）はカウンタ（20）の計数値が所定数n₂を越
えた事を検出する検出回路、（22）はモノマルチ、（10
0）はクロツク発生回路（17）で生成されたリセツトク
ロツクで、カウンタ（20）が各トラツクの誤りブロツク
数の計数開始を行なう以前にカウンタ（20）の値を０に
するためのものである。この回路の動作を次に示す。誤り検出回路（23）の出力はカウンタ（20）に入力さ
れ、１トラツクを単位として誤りブロツク数を計数す
る。検出回路１（21）はカウンタ（20）の出力がn₂にな
るとパルスを出力してモノマルチ（22）をオンさせ、ミ
ユーテイング信号（19a）を生成する。このミユーテイ
ング信号（19a）によりアンドゲート（18）はオフとな
りDA変換回路（14）（第２図示）に入力されるオーデイ
オデイジタル信号は０となり、雑音を防ぐ事ができる。
ミユーテイング時間はモノマルチの時定数により任意定
まるが長いと良質な再生音をもミユートしてしまうの
で、適切な時間T₀が選ばれる。第６図はミユーテイング回路（19）の動作を示すタイ
ムチヤートで、同図（Ａ）は誤り分布の一例を示したも
ので、横軸がトラツク番号、たて軸が１トラツク中の誤
りブロツク数を示している。図中のn₂は前述したよう
に、ミユーテイングがオンとなる誤りブロック数、n1は
n2より小さい誤りブロック数で、例えば訂正可能な誤り
ブロック数とされる。同図（Ｂ）はモノマルチ（22）か
ら出力されるミユーテイング信号（19a）を示したもの
で、０の期間がミユート期間で、ミユート時間T₀を10ブ
ロツクの信号再生期間に設定した例のものである。第１
トラツクの誤りブロツク数はn₂を越えるのでミユーテイ
ングがオンし、期間T₀の後ミユーテイングが解除され、
11ブロツク以降のデータはDA変換器（14）へ転送され
る。〔発明が解決しようとする問題点〕従来のミユーテイング装置は以上のように、ミユーテ
イングがオンになつたのち、n₂を越えないが、n₂に近い
誤りが多い状態が続いても、ミユート時間T₀が経過する
とミユーテイングが解除されるように構成されているの
で、解除時に、なお誤りが多発している場合、不快音が
発生したりスピーカが破損する等の不都合が生じるとい
う問題点があつた。この発明は上記のような問題点を解消するためになさ
れたもので、誤り率が悪い状態が続いている間確実にミ
ユーテイング状態を維持できるミユーテイング装置を得
ることを目的とする。〔問題点を解決するため手段〕この発明に係るミユーテイング装置は、デジタル再生
信号の単位時間ごとの誤り数Ｎを計数する計数手段を有
し、上記計数手段の計数値Ｎが所定値n2を越えたとき上
記デジタル再生信号のミューティングを行うミューティ
ング装置において、上記ミューティング状態にした後、
上記計数値が上記所定値n2より小さい別の所定値n1以下
になったことを検知する検知手段と、この検知手段の検
知状態が所定時間継続したとき、上記ミューティングを
解除する解除手段とを備えたものである。〔作用〕この発明におけるミユーテイング解除手段は、誤りブ
ロツク数がn₁（＜n₂）以下のトラツクがＭトラツク連続
したときにミユーテイングを解除するようにしたので、
雑音やスピーカ破損等の不都合は生じない。〔発明の実施例〕以下、この発明の一実施例を図について説明する。第
１図において、第１のカウンタ（20）と、第１の検出器
（21）とは、それぞれ第５図に示した従来装置と同じも
のを示しており、（24）は第３の検出器で、第１のカウ
ンタ（20）がカウントした１トラツクの誤りブロツク数
がn₁以下のときパルスを出力する、（25）は第４の検出
器で、第１のカウンタ（20）がカウントした、１トラツ
クの誤りブロツク数がn₁を越えたときパルスを出力す
る。（26）は第２のカウンタで、第３の検出器（24）の
パルス数をカウントし、オアゲート（27）の出力でリセ
ツトされる。（28）は第２のカウンタ（26）の計数値が
Ｍを越えたときパルスを出力する第２の検出器、（29）
は第２の検出器（28）の出力パルスでセツトされ、第１
の検出器（21）の出力パルスでリセツトされるフリツプ
フロツプである。つぎに第６図のタイムチヤートを用いてＭ＝５を例
に、この実施例の動作説明を行なう。第１トラツクでは、ブロツク誤り数Ｎはn₂を越えてい
るので検出器１（21）はパルスを出力し、フリツプフロ
ツプ（29）をリセツトし、出力（19a）を第６図（Ｃ）
で示すごとく０にする。第４の検出器（25）からは第16
トラツクまでパルスＦ（第６図（Ｆ））が出力され、第
２のカウンタ（26）はリセツトされる。第３の検出器
（24）の出力Ｄ（第６図（Ｄ））は、第17トラツクから
出力され、第２のカウンタ（26）は計数を始める。第21
トラツク目で第２のカウンタ（26）の計数値は５とな
り、第２の検出器（28）からパルスＥ（第６図（Ｅ））
が出力される。このパルスＥは、フリツプフロツプ（2
9）をセツトするとともに、第２のカウンタ（26）を、
オアゲート（27）を介してリセツトする。フリツプフロ
ツプ（29）の出力（19a）はミユーテイング信号として
第２図に示すアンドゲート（18）を制御し、T₅の期間
（第６図（Ｃ））、DA変換回路（15）へ転送するオーデ
イオデイジタル信号を０にするので、雑音発生やスピー
カー破損等の不都合が生じない。なお上記実施例では第３の検出器（24）は、ブロツク
誤り数n₁以下でパルスを出力するようにしたが、適用す
る機器に応じて設定値をn₂以下で任意に設定しても同様
な効果が得られる。また、上記実施例では、１トラツクを単位としてブロ
ツク誤り数を判定したが、複数トラツクを単位としても
同様な効果が得られる。又回転ヘツド式PCM磁気記録再生装置を例に説明した
が、コンパクトデイスクプレーヤーなどのPCM再生装置
にも同様に適用することができる。〔発明の効果〕以上のように、この発明に係るミユーテイング装置
は、デジタル再生信号の単位時間ごとの誤り数が所定値
以下の状態で所定時間継続したときミユーテイングを解
除するように構成したので、雑音の発生や、スピーカの
破損等の不都合の生じることのないPCM信号の再生を行
うことができる効果が得られる。The present invention relates to a muting apparatus provided in a PCM recording / reproducing apparatus. [Prior Art] As a device of this type, a rotary head such as a VTR is used to
There is a rotary head type magnetic recording / reproducing device for recording / reproducing CM. FIG. 2 is a block diagram of the rotary head type PCM magnetic recording / reproducing apparatus. In the figure, (1) is an input terminal,
(2) is a low-pass filter, (3) is an analog-digital conversion circuit (hereinafter referred to as AD conversion circuit), (4) is a memory circuit, (5) is an encoding circuit, (6) is a modulation circuit,
(7) is a switching switch, (8) and (9) are magnetic heads,
(10) is a switching switch, (11) is a demodulation circuit, (12) is a memory circuit, (13) is a decoding circuit, (14) is a digital-analog conversion circuit (hereinafter referred to as DA conversion circuit), and (15) is The low-pass filter, (16) shows the output terminal, and (17) shows the clock generation circuit that generates the system clock.
A recording system is configured by the low-pass filter (2), the AD conversion circuit (3), the memory circuit (4), the encoding circuit (5), and the modulation circuit (6), and the demodulation circuit (11), the memory circuit (12),
Decoding circuit (13), DA conversion circuit (14), low-pass filter (15), AND gate (18), miuteing circuit (1
The reproduction system is composed of 9). Next, the operation of the recording system will be described first. The analog signal to be recorded is input from the input terminal (1), the high frequency component is removed by the low pass filter (2), and then digitalized at the sampling frequency f ₁ (hereinafter referred to as Fs) by the AD conversion circuit (3). It is converted into a signal (hereinafter referred to as a sample) and stored in the memory in the memory circuit (4). The encoding circuit (5) reads the sample stored in the memory, generates a check signal for error correction and error detection, and writes it in the memory. When the encoding is finished,
The sample and the check signal are time-compressed, read out from the memory, converted into a signal suitable for magnetic recording and reproduction by the modulation circuit (6), and then the magnetic head is passed through a switching switch (7) which switches every unit time. It is recorded on a magnetic tape by (8) or a magnetic head (9). FIG. 3 is a diagram showing a track pattern formed on a magnetic tape. (31) is a magnetic tape, (32) is a recorded track pattern, (33) is a head traveling direction, (34)
Indicates the tape running direction. A signal of n blocks is recorded in one track.
FIG. 4 is a diagram showing a signal structure of one block. (35) is a block synchronization signal, (36) is a sub signal (37) is an audio signal and a check signal for error correction, and (38) is one block. An area for recording a check signal for detecting a signal error is shown. Next, the operation of the reproduction system will be described. The time-compressed reproduction signals from the magnetic head (8) and the magnetic head (9) are alternately supplied to the demodulation circuit (11) via the switching switch (10) that switches every unit time, and the signal before modulation is supplied. It is returned and stored in the memory in the memory circuit (12).
The decoding circuit (13) sequentially reads the reproduced signal from the memory,
Performs error detection and error correction. The decoded samples in the memory are read out at a constant time interval, and the DA conversion circuit (1
After being converted into an analog signal in 4), high frequency components are removed by the low pass filter (15) in the next stage and output from the output terminal (16). The clock necessary for the above signal processing is supplied from the clock generation circuit (17). When a lot of errors occur, the miuteing circuit (19) generates a miute signal for forcibly eliminating the audio signal so as not to cause inconvenience such as loud noise being output and speaker damage. Gate (1
Controls the audio digital signal output to the D / A conversion circuit (14) by binding 8). FIG. 5 is a block diagram showing the details of the conventional miuteing circuit. (23) is an error detection circuit for detecting errors in block units included in the decoding circuit (13), (20) is a counter, and (21) is a counter. Is a detection circuit for detecting that the count value of the counter (20) exceeds a predetermined number n ₂ , (22) is a mono-multi, (10
0) is a reset clock generated by the clock generation circuit (17) for resetting the value of the counter (20) to 0 before the counter (20) starts counting the error block number of each track. is there. The operation of this circuit is shown below. The output of the error detection circuit (23) is input to the counter (20) to count the number of error blocks in units of 1 track. When the output of the counter (20) reaches n ₂ , the detection circuit 1 (21) outputs a pulse to turn on the monomulti (22) and generate a miuteing signal (19a). Due to this meeting signal (19a), the AND gate (18) is turned off and the audio digital signal input to the DA conversion circuit (14) (shown in FIG. 2) becomes 0, and noise can be prevented.
The muting time is arbitrarily determined by the time constant of the mono-multi, but if it is long, good reproduced sound is also muted, so an appropriate time T ₀ is selected. FIG. 6 is a time chart showing the operation of the miuteing circuit (19). FIG. 6 (A) shows an example of the error distribution. The horizontal axis is the track number, and the vertical axis is the number of error blocks in one track. Is shown. As described above, n ₂ in the figure is the number of error blocks for which miuteing is on, and n 1 is
The number of error blocks is smaller than n2, for example, the number of correctable error blocks is set. FIG. 2B shows the miuteing signal (19a) output from the monomulti (22), in which the period of 0 is the miute period and the miute time T ₀ is set to the signal reproduction period of 10 blocks. It is a thing. First
The error block number of the track exceeds n ₂ , so the miuteing is turned on, and the miuteing is canceled after the period T ₀ .
Data after 11 blocks are transferred to the DA converter (14). [Problems to be Solved by the Invention] As described above, the conventional muting device does not exceed n ₂ after the muting is turned on, but even if there are many errors close to n ₂ , the muting time continues. Since it is configured such that the muteing is canceled when T ₀ elapses, there is a problem in that if many errors still occur during cancellation, an unpleasant sound will be generated or the speaker will be damaged. It was The present invention has been made to solve the above problems, and an object of the present invention is to provide a miuteing apparatus capable of reliably maintaining the muting state while the error rate continues to be poor. [Means for Solving the Problems] A muting apparatus according to the present invention has a counting means for counting the number N of errors per unit time of a digital reproduction signal, and the count value N of the counting means exceeds a predetermined value n2. In the muting device for muting the digital reproduction signal, when the muting state is set,
A detecting means for detecting that the count value has become equal to or less than another predetermined value n1 smaller than the predetermined value n2, and a releasing means for releasing the muting when the detection state of the detecting means continues for a predetermined time. Be prepared. [Operation] Since the miuteing canceling means in this invention cancels the muting when the number of error blocks is n ₁ (<n ₂ ) or less in succession for M tracks,
No inconvenience such as noise or speaker damage occurs. An embodiment of the present invention will be described below with reference to the drawings. In FIG. 1, the first counter (20) and the first detector (21) are the same as those of the conventional device shown in FIG. 5, and (24) is the third detection device. Output a pulse when the number of error blocks of one track counted by the first counter (20) is n ₁ or less. (25) is a fourth detector, the first counter (20) counts. A pulse is output when the number of error blocks in one track exceeds n ₁ . (26) is a second counter which counts the number of pulses of the third detector (24) and is reset by the output of the OR gate (27). (28) is a second detector that outputs a pulse when the count value of the second counter (26) exceeds M, (29)
Is set by the output pulse of the second detector (28),
It is a flip-flop that is reset by the output pulse of the detector (21). Next, the operation of this embodiment will be described by using the time chart of FIG. 6 and M = 5 as an example. In the first track, the block error number N exceeds n ₂ , so the detector 1 (21) outputs a pulse, resets the flip-flop (29), and outputs (19a) the output (19a) as shown in FIG. 6 (C).
Set to 0 as shown in. 16th from the 4th detector (25)
A pulse F (FIG. 6 (F)) is output until the track, and the second counter (26) is reset. The output D of the third detector (24) (FIG. 6 (D)) is output from the seventeenth track, and the second counter (26) starts counting. 21st
At the track, the count value of the second counter (26) becomes 5, and the pulse E (Fig. 6 (E)) from the second detector (28).
Is output. This pulse E is a flip-flop (2
9) and set the second counter (26)
Reset via OR gate (27). The output (19a) of the flip-flop (29) controls the AND gate (18) shown in FIG. 2 as a muting signal, and is transferred to the DA conversion circuit (15) during the period of T ₅ (FIG. 6C). Since the digital signal is set to 0, there is no inconvenience such as noise generation and speaker damage. In the above embodiment, the third detector (24) outputs the pulse with the block error number n ₁ or less, but the set value may be arbitrarily set with n ₂ or less according to the applied device. Similar effects are obtained. Further, in the above embodiment, the number of block errors is determined in units of 1 track, but the same effect can be obtained in units of a plurality of tracks. Further, the rotary head type PCM magnetic recording / reproducing apparatus has been described as an example, but the present invention can be similarly applied to a PCM reproducing apparatus such as a compact disc player. (Effects of the Invention) As described above, the muting apparatus according to the present invention is configured to cancel the muting when the number of errors per unit time of the digital reproduction signal is equal to or less than a predetermined value and continues for a predetermined time. The PCM signal can be reproduced without causing any inconvenience such as generation of noise or damage to the speaker.

【図面の簡単な説明】第１図はこの発明の一実施例によるミユーテイング回路
を示すブロツク図、第２図は回転ヘツド式PCM磁気記録
再生装置の構成を示すブロツク図、第３図はテープ上で
形成されるトラツクの記録パターンを示す図、第４図は
１ブロツクの信号構成を示す信号構成を示す図、第５図
は従来のミユーテイング回路を示すブロツク図、第６図
は従来例および実施例の動作説明のためのタイムチヤー
トである。（20）……第１のカウンタ、（21）……第１の検出器、
（23）……誤り検出器、（24）……第３の検出器、（2
5）……第４の検出器、（26）……第２のカウンタ、（2
7）……オアゲート、（28）……第２の検出器、（29）
……フリツプフロツプ。なお、各図中、同一符号は同一または相当部分を示す。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing a muting circuit according to an embodiment of the present invention, FIG. 2 is a block diagram showing the structure of a rotary head type PCM magnetic recording / reproducing apparatus, and FIG. FIG. 4 is a diagram showing a recording pattern of a track formed in FIG. 4, FIG. 4 is a diagram showing a signal configuration showing a signal block of 1 block, FIG. 5 is a block diagram showing a conventional miting circuit, and FIG. 6 is a conventional example and implementation. It is a time chart for operation explanation of an example. (20) …… first counter, (21) …… first detector,
(23) …… Error detector, (24) …… Third detector, (2
5) 4th detector, (26) 2nd counter, (2
7) …… OR gate, (28) …… Second detector, (29)
…… Flip flip. In the drawings, the same reference numerals indicate the same or corresponding parts.

Claims

(57) [Claims] It has a counting means for counting the number of errors N of the digital reproduction signal per unit time, and the count value N of the counting means is a predetermined value.
In the muting device for muting the digital reproduction signal when exceeding n2, it is detected that after the muting state, the count value becomes another predetermined value n1 or less smaller than the predetermined value n2. Detection means,
A muting device comprising: a releasing means for releasing the muting when the detection state of the detecting means continues for a predetermined time.