JP2020509407A - 暗号アプリケーションのための素数を生成する方法 - Google Patents
暗号アプリケーションのための素数を生成する方法 Download PDFInfo
- Publication number
- JP2020509407A JP2020509407A JP2019545254A JP2019545254A JP2020509407A JP 2020509407 A JP2020509407 A JP 2020509407A JP 2019545254 A JP2019545254 A JP 2019545254A JP 2019545254 A JP2019545254 A JP 2019545254A JP 2020509407 A JP2020509407 A JP 2020509407A
- Authority
- JP
- Japan
- Prior art keywords
- prime
- radix
- determined
- candidate
- small
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/002—Countermeasures against attacks on cryptographic mechanisms
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/002—Countermeasures against attacks on cryptographic mechanisms
- H04L9/003—Countermeasures against attacks on cryptographic mechanisms for power analysis, e.g. differential power analysis [DPA] or simple power analysis [SPA]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/30—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy
- H04L9/3006—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy underlying computational problems or public-key parameters
- H04L9/3033—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy underlying computational problems or public-key parameters details relating to pseudo-prime or prime number generation, e.g. primality test
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/72—Indexing scheme relating to groups G06F7/72 - G06F7/729
- G06F2207/7204—Prime number generation or prime number testing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Computer Security & Cryptography (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computational Mathematics (AREA)
- Signal Processing (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- Storage Device Security (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Debugging And Monitoring (AREA)
Abstract
Description
a)少なくとも1つのハードウェアプロセッサと、テスト素数性回路(test primality circuit)と、メモリ回路とを備える処理システムを介して、少なくとも1つの2進数である基数Bを決定し、Bは小さいサイズb=log2(B)ビットを有し、および、各決定された基数Bについて、iを整数として、少なくとも1つの小さい素数piを、B mod pi=1であるように、決定するステップと、
b)前記ハードウェアプロセッサを介して、素数候補YPを選択するステップと、
c)前記ハードウェアプロセッサを介して、選択された素数候補YPを、前記決定された2進数である基数の中から選択された基数Bで分解:YP=ΣyjBi するステップと、
d)前記ハードウェアプロセッサを介して、前記選択された基数について、yPB=Σyjのように、候補YPから剰余yPBを算出するステップと、
e)前記テスト素数性回路を介して、前記算出された剰余yPBが、前記選択された基数Bについて前記決定された小さい素数の中から選択された1つの小さい素数piで、割り切れるか否かをテストするステップと、
f)前記算出された剰余yPBが、前記選択された小さい素数で割り切れない間、ステップe)にて遂行されるテストが、前記選択された基数Bについて前記決定された小さい素数のうちのいずれによっても、前記算出された剰余yPBが割り切れないことを証明するまで、前記テスト素数性回路を介して、上記のステップe)を反復的に繰り返すステップと、
g)ステップe)にて遂行されるテストが、前記選択された基数Bについて前記決定された小さい素数のうちのいずれによっても、前記算出された剰余yPBが割り切れないことを証明したとき、前記決定された2進数である基数のうちの各基数Bについて、ステップc)からf)を反復的に繰り返すステップと、
h)全ての決定された基数Bについて、ステップe)にて遂行されるテストが、前記決定された基数Bについて前記決定された小さい素数のうちのいずれによっても、決定された基数について算出された前記剰余yPBが割り切れないことを証明したとき、前記テスト素数性回路を介して、前記候補YPに、既知の厳密な確率的素数判定法を実行し、既知の厳密な確率的素数判定法が成功したとき、前記素数候補YPを前記メモリ回路に記憶し、暗号プロセッサを介して、前記記憶された素数候補YPを前記暗号アプリケーションにおいて使用する、ステップと、
を含む方法。
− ステップf)において、前記算出された剰余yPBが、前記選択された小さい素数で割り切れるとき、前記算出された剰余yPBが割り切れることが、前記選択された基数Bについて前記決定された小さい素数全てに対してテストされるまで、前記テスト素数性回路を介して、上記のステップe)を反復的に繰り返すステップと、
− ステップg)において、前記算出された剰余yPBが、前記選択された基数Bについて前記決定された小さい素数のうちの1つで割り切れ、前記算出された剰余yPBが割り切れることが、前記選択された基数Bについて前記決定された小さい素数全てに対してテストされたとき、前記決定された2進数である基数のうちの各基数Bについて、ステップc)からf)を反復的に繰り返すステップと、
を含んでもよい。
i)前記算出された剰余yPBが、選択された小さい素数で割り切れるとき、または、既知の厳密な確率的素数判定法が失敗したとき、前記既知の厳密な確率的素数判定法が成功するまで、新しい素数候補について、ステップd)からh)を反復的に繰り返すステップであって、新しい素数候補YPおよび選択された基数Bについて、前記剰余yPBが、別の素数候補および前記選択された基数Bについて以前に算出された剰余を、所定の増分でインクリメントすることにより算出される、ステップを含んでもよい。
− 少なくとも1つのハードウェアプロセッサと、テスト素数性回路と、前記素数候補YPを記憶するように構成されたメモリ回路とを有する処理システム、ならびに、
− 暗号プロセッサを備え、
前記処理システムおよび暗号プロセッサが、第1の態様による方法のステップを実行するように構成される、暗号装置に関する。
処理システム2のハードウェアプロセッサ4および暗号プロセッサ6は、別個のものであってもよいし、素数生成と暗号アプリケーションの両方に使用されるただ一つの共通のプロセッサであってもよい。
YP mod piは、以下の式を用いて異なる形式で表すこともできる:
YP mod pi=(ΣyjBj)mod pi=(Σyj(B mod pi)j)mod pi
− b= 16に対して、3、5、17、257
− b=18に対して、3、7、19、73
− b=20に対して、3、5、11、31、41
− b=21に対して、7、127、337
− b=22に対して、3、23、89、683
− b=23に対して、47
− b=24に対して、3、5、7、13、17、241
− b=25に対して、31、601、1801
− b=26に対して、3、2731
− b=27に対して、7、73
− b=28に対して、3、5、29、43、113、127
− b=29に対して、233、1103、2089
− b=30に対して、3、7、11、31、151、331
− b=32に対して、3、5、17、257
の中からであってもよい。
− 第1の繰り返しステップf)において、前記算出された剰余yPBが前記選択された小さい素数で割り切れるとき、前記算出された剰余yPBが割り切れることが、前記選択された基数Bについて前記決定された小さい素数全てに対してテストされるまで、テスト素数性回路は、上記のステップe)を反復的に繰り返してもよい。
− 前記算出された剰余yPBが、前記選択された基数Bについて前記決定された小さい素数のうちの1つで割り切れ、前記算出された剰余yPBが割り切れることが、前記選択された基数Bについて前記決定された小さい素数全てに対してテストされたとき、第2の繰り返しステップg)は、前記決定された2進数である基数のうちの各基数Bについて、ステップc)からf)を反復的に繰り返してもよい。
Claims (14)
- 素数を生成し、それを暗号アプリケーションにおいて使用するための方法であって、
a)少なくとも1つのハードウェアプロセッサ(4)と、テスト素数性回路(3)と、メモリ回路(5)とを備える処理システム(2)を介して、少なくとも1つの2進数である基数Bを決定し、Bは小さいサイズb=log2(B)ビットを有し、および、各決定された基数Bについて、iを整数として、少なくとも1つの小さい素数piを、B mod pi=1であるように、決定するステップと、
b)前記ハードウェアプロセッサ(4)を介して、素数候補YPを選択するステップと、
c)前記ハードウェアプロセッサを介して、選択された素数候補YPを、前記決定された2進数である基数の中から選択された基数BでYP=ΣyjBiと分解するステップと、
d)前記ハードウェアプロセッサを介して、前記選択された基数Bについて、yPB=Σyjのように、候補YPから剰余yPBを算出するステップと、
e)前記テスト素数性回路(3)を介して、前記算出された剰余yPBが、前記選択された基数Bについて前記決定された小さい素数の中から選択された1つの小さい素数piで、割り切れるか否かをテストするステップと、
f)前記算出された剰余yPBが、前記選択された小さい素数で割り切れない間、ステップe)にて遂行されるテストが、前記選択された基数Bについて前記決定された小さい素数のうちのいずれによっても、前記算出された剰余yPBが割り切れないことを証明するまで、前記テスト素数性回路を介して、上記のステップe)を反復的に繰り返すステップと、
g)ステップe)にて遂行されるテストが、前記選択された基数Bについて前記決定された小さい素数のうちのいずれによっても、前記算出された剰余yPBが割り切れないことを証明したとき、前記決定された2進数である基数のうちの各基数Bについて、ステップc)からf)を反復的に繰り返すステップと、
h)全ての決定された基数Bについて、ステップe)にて遂行されるテストが、前記決定された基数Bについて前記決定された小さい素数のうちのいずれによっても、決定された基数について算出された前記剰余yPBが割り切れないことを証明したとき、前記テスト素数性回路を介して、前記候補YPに、既知の厳密な確率的素数判定法を実行し、既知の厳密な確率的素数判定法が成功したとき、前記素数候補YPを前記メモリ回路(5)に記憶し、暗号プロセッサ(6)を介して、前記記憶された素数候補YPを前記暗号アプリケーションにおいて使用する、ステップと、
を含む方法。 - − ステップf)において、前記算出された剰余yPBが、前記選択された小さい素数で割り切れるとき、前記算出された剰余yPBが割り切れることが、前記選択された基数Bについて前記決定された小さい素数全てに対してテストされるまで、前記テスト素数性回路を介して、上記のステップe)を反復的に繰り返すステップと、
− ステップg)において、前記算出された剰余yPBが、前記選択された基数Bについて前記決定された小さい素数のうちの1つで割り切れ、前記算出された剰余yPBが割り切れることが、前記選択された基数Bについて前記決定された小さい素数全てに対してテストされたとき、前記決定された2進数である基数のうちの各基数Bについて、ステップc)からf)を反復的に繰り返すステップと、
を含む、請求項1に記載の方法。 - i)前記算出された剰余yPBが、選択された小さい素数で割り切れるとき、または、既知の厳密な確率的素数判定法が失敗したとき、前記既知の厳密な確率的素数判定法が成功するまで、新しい素数候補について、ステップd)からh)を反復的に繰り返すステップであって、新しい素数候補YPおよび選択された基数Bについて、前記剰余yPBが、別の素数候補および前記選択された基数Bについて以前に算出された剰余を、所定の増分でインクリメントすることにより算出される、ステップを含む、請求項1に記載の方法。
- 前記記憶された素数候補YPを前記暗号アプリケーションにおいて使用するステップは、前記暗号プロセッサ(6)を介して、前記暗号アプリケーションを実行して、前記記憶された素数候補YPを使用してデータをセキュアにするステップ、および/または、前記暗号プロセッサを介して、前記記憶された素数候補YPを使用して、暗号キーを生成するステップ、のうちの少なくとも1つを含む、請求項1に記載の方法。
- 剰余算出の合計算出が、ランダムな順番で遂行される、請求項1に記載の方法。
- 前記基数が、異なる決定された小さい素数の数が最大になるように決定される、請求項1に記載の方法。
- 前記基数が、処理システムのワードサイズに基づき決定される、請求項1に記載の方法。
- 前記算出された剰余yPBが1つの小さい素数piで割り切れるか否かをテストするステップが、バレットのモジュラリダクションを使用して遂行される、請求項1に記載の方法。
- 決定された基数Bについて、前記決定された小さい素数piが、B mod pi=1であるような、3と541との間の全ての素数を含む、請求項1に記載の方法。
- 前記決定された2進数である基数が、16、24、28、32、36、44、48、52、60、64のうちのサイズを持つ、請求項1に記載の方法。
- 前記既知の厳密な確率的素数判定法が、ミラーラビンテストまたはフェルマーテストを含む、請求項1に記載の方法。
- 少なくとも1つのコンピュータのメモリに直接ロード可能なコンピュータプログラム製品であって、前記製品がコンピュータ上で起動されたとき、請求項1に記載の方法のステップを遂行するための、ソフトウェアコード命令を含む、コンピュータプログラム製品。
- 処理システム(2)と暗号プロセッサ(6)とを備える暗号装置(1)によって実行されたとき、請求項1に記載の方法を遂行する、実行可能なコンピュータコードを記憶する、非一時的コンピュータ可読媒体。
- 暗号装置(1)であって、
− 少なくとも1つのハードウェアプロセッサ(4)と、テスト素数性回路(3)と、前記素数候補YPを記憶するように構成されたメモリ回路(5)とを有する処理システム(2)と、
− 暗号プロセッサ(6)とを備え、
前記処理システム(2)および暗号プロセッサ(6)が、請求項1に記載の方法のステップを実行するように構成される、暗号装置(1)。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP17305191.3A EP3364592A1 (en) | 2017-02-21 | 2017-02-21 | Method for generating a prime number for a cryptographic application |
EP17305191.3 | 2017-02-21 | ||
PCT/EP2018/053247 WO2018153684A1 (en) | 2017-02-21 | 2018-02-09 | Method for generating a prime number for a cryptographic application |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020509407A true JP2020509407A (ja) | 2020-03-26 |
JP7055142B2 JP7055142B2 (ja) | 2022-04-15 |
Family
ID=58800753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019545254A Active JP7055142B2 (ja) | 2017-02-21 | 2018-02-09 | 暗号アプリケーションのための素数を生成する方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US11281433B2 (ja) |
EP (2) | EP3364592A1 (ja) |
JP (1) | JP7055142B2 (ja) |
KR (1) | KR102311943B1 (ja) |
CN (1) | CN110495133B (ja) |
CA (1) | CA3053213C (ja) |
WO (1) | WO2018153684A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3562092A1 (en) * | 2018-04-26 | 2019-10-30 | Thales Dis Design Services Sas | Method for generating on-board a cryptographic key using a physically unclonable function |
US11411732B2 (en) * | 2020-04-17 | 2022-08-09 | Juniper Networks, Inc. | Prime number generation for encryption |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003122251A (ja) * | 2001-10-10 | 2003-04-25 | Sony Corp | 暗号情報生成方法と暗号情報生成装置、暗号情報生成プログラム及び記録媒体 |
JP2005128832A (ja) * | 2003-10-24 | 2005-05-19 | Sony Corp | データ処理装置と剰余演算回路 |
JP2011123356A (ja) * | 2009-12-11 | 2011-06-23 | Oki Semiconductor Co Ltd | 素数生成装置、素数生成方法、及び素数生成プログラム |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6445797B1 (en) * | 1998-12-16 | 2002-09-03 | Secure Choice Llc | Method and system for performing secure electronic digital streaming |
US7120248B2 (en) * | 2001-03-26 | 2006-10-10 | Hewlett-Packard Development Company, L.P. | Multiple prime number generation using a parallel prime number search algorithm |
FR2879866B1 (fr) * | 2004-12-22 | 2007-07-20 | Sagem | Procede et dispositif d'execution d'un calcul cryptographique |
US20090319804A1 (en) * | 2007-07-05 | 2009-12-24 | Broadcom Corporation | Scalable and Extensible Architecture for Asymmetrical Cryptographic Acceleration |
DE102011117236A1 (de) * | 2011-10-28 | 2013-05-02 | Giesecke & Devrient Gmbh | Effiziente Primzahlprüfung |
US9596080B2 (en) * | 2011-12-15 | 2017-03-14 | Inside Secure | Method of generating prime numbers proven suitable for chip cards |
US9800407B2 (en) * | 2013-08-30 | 2017-10-24 | Qualcomm Incorporated | Methods and apparatuses for prime number generation and storage |
CN105373366B (zh) * | 2015-10-12 | 2018-11-09 | 武汉瑞纳捷电子技术有限公司 | 一种生成大素数的方法及装置 |
-
2017
- 2017-02-21 EP EP17305191.3A patent/EP3364592A1/en not_active Withdrawn
-
2018
- 2018-02-09 CA CA3053213A patent/CA3053213C/en active Active
- 2018-02-09 WO PCT/EP2018/053247 patent/WO2018153684A1/en unknown
- 2018-02-09 US US16/486,904 patent/US11281433B2/en active Active
- 2018-02-09 KR KR1020197025691A patent/KR102311943B1/ko active IP Right Grant
- 2018-02-09 EP EP18703334.5A patent/EP3586471B1/en active Active
- 2018-02-09 CN CN201880012780.8A patent/CN110495133B/zh active Active
- 2018-02-09 JP JP2019545254A patent/JP7055142B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003122251A (ja) * | 2001-10-10 | 2003-04-25 | Sony Corp | 暗号情報生成方法と暗号情報生成装置、暗号情報生成プログラム及び記録媒体 |
JP2005128832A (ja) * | 2003-10-24 | 2005-05-19 | Sony Corp | データ処理装置と剰余演算回路 |
JP2011123356A (ja) * | 2009-12-11 | 2011-06-23 | Oki Semiconductor Co Ltd | 素数生成装置、素数生成方法、及び素数生成プログラム |
Also Published As
Publication number | Publication date |
---|---|
JP7055142B2 (ja) | 2022-04-15 |
CN110495133B (zh) | 2023-07-07 |
US20200057611A1 (en) | 2020-02-20 |
CA3053213A1 (en) | 2018-08-30 |
CN110495133A (zh) | 2019-11-22 |
US11281433B2 (en) | 2022-03-22 |
CA3053213C (en) | 2022-05-31 |
KR102311943B1 (ko) | 2021-10-12 |
KR20190127704A (ko) | 2019-11-13 |
EP3364592A1 (en) | 2018-08-22 |
EP3586471B1 (en) | 2021-01-20 |
WO2018153684A1 (en) | 2018-08-30 |
EP3586471A1 (en) | 2020-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107040362B (zh) | 模乘设备和方法 | |
US9577826B2 (en) | Method of generating proven prime numbers suitable for being implemented in a smart card | |
US9520995B2 (en) | Efficient prime-number check | |
US20150270965A1 (en) | Method of using a token in cryptography | |
US20130218937A1 (en) | Arithmetic apparatus, elliptic scalar multiplication method of arithmetic apparatus, elliptic scalar multiplication program, residue operation method of arithmetic apparatus, and residue operation program | |
US11902432B2 (en) | System and method to optimize generation of coprime numbers in cryptographic applications | |
US20220085999A1 (en) | System and method to optimize decryption operations in cryptographic applications | |
JP7055142B2 (ja) | 暗号アプリケーションのための素数を生成する方法 | |
US20220085998A1 (en) | System and method to generate prime numbers in cryptographic applications | |
US9182943B2 (en) | Methods and devices for prime number generation | |
US10536262B2 (en) | Electronic generation device | |
Duta et al. | Framework for evaluation and comparison of primality testing algorithms | |
US9419793B2 (en) | Method for generating large prime number in embedded system | |
KR102024557B1 (ko) | 소수 검사 기법의 최적 조합 검색 방법 및 장치 | |
JP2016130939A (ja) | 乱数生成装置、乱数生成方法、およびプログラム | |
KR101423947B1 (ko) | 확장된 nist 소수를 이용한 모듈러 곱셈 및 모듈러 지수승 방법 | |
KR102200132B1 (ko) | 오일러체를 이용한 소수 검사 방법 및 장치 | |
Ueno et al. | Constructing Sliding Windows Leak from Noisy Cache Timing Information of OSS-RSA. | |
US20220400005A1 (en) | Generating prime numbers | |
JP4861272B2 (ja) | 楕円曲線暗号演算装置、方法、プログラム | |
Seibert | Integer Factorization using the Quadratic Sieve | |
Filmus | Factorization Methods: Very Quick Overview | |
JP2003029632A (ja) | 素数生成方法および装置並びにプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191018 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210401 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210921 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220119 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20220119 |
|
C11 | Written invitation by the commissioner to file amendments |
Free format text: JAPANESE INTERMEDIATE CODE: C11 Effective date: 20220201 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20220314 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20220315 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220329 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220405 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7055142 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |