JP2014119375A

JP2014119375A - Pressure sensitive sensor

Info

Publication number: JP2014119375A
Application number: JP2012275728A
Authority: JP
Inventors: Takumi Yamamoto; 卓己山本
Original assignee: Toppan Printing Co Ltd
Current assignee: Toppan Inc
Priority date: 2012-12-18
Filing date: 2012-12-18
Publication date: 2014-06-30

Abstract

PROBLEM TO BE SOLVED: To provide a pressure sensitive sensor excellent in high-resolution/high-accuracy/high-speed detection of in-plane distribution at a low cost.SOLUTION: A pressure sensitive sensor has an active matrix structure. The pressure sensitive sensor includes an electrode wiring matrix formed on a film and a cell electrode formed on the electrode wiring matrix. An active element connected to the cell electrode is configured with printed TFT5.

Description

本発明は、圧力を測定する感圧センサに関するものである。 The present invention relates to a pressure-sensitive sensor that measures pressure.

可撓性を有する二枚のフィルム基材の相互間に、導電層が塗布された複数の行・列電極が交差する態様（パッシブマトリクス構造）で配置された感圧センサが知られている（例えば特許文献１参照）。この種の感圧センサは、圧力が加えられると、交差する態様で配置された導電層同士が接触し、これにより抵抗値が変化する。そして、この抵抗値の変化を検知することにより、加えられた圧力の面内分布を測定することができる。 A pressure-sensitive sensor is known in which a plurality of row / column electrodes coated with a conductive layer intersect each other (passive matrix structure) between two flexible film base materials (passive matrix structure) ( For example, see Patent Document 1). In this type of pressure-sensitive sensor, when pressure is applied, conductive layers arranged in an intersecting manner come into contact with each other, thereby changing the resistance value. Then, by detecting this change in resistance value, the in-plane distribution of the applied pressure can be measured.

また近年、印刷プロセスで作製する薄膜トランジスタ（ＴＦＴ）が注目を集めている（例えば非特許文献１参照）。ここで印刷プロセスとは、コーティングや印刷法（インクジェット、凸版、凹版、平版、孔版等）により、真空工程を用いずに半導体素子を作製する方法を指す。真空工程を多用するエレクトロニクス分野において、印刷プロセスは生産方式の革新技術として有望である。印刷プロセスで作製するＴＦＴは大面積、低コスト、低環境負荷、低温形成、フレキシブルといった可能性を持っていることが注目されている。 In recent years, a thin film transistor (TFT) manufactured by a printing process has attracted attention (see, for example, Non-Patent Document 1). Here, the printing process refers to a method for producing a semiconductor element without using a vacuum process by coating or a printing method (inkjet, letterpress, intaglio, planographic, stencil, etc.). In the electronics field, which frequently uses vacuum processes, the printing process is promising as an innovative technology for production systems. It has been noticed that TFTs manufactured by a printing process have a large area, low cost, low environmental load, low temperature formation, and flexibility.

特開２０１２−５７９９２号公報JP 2012-57992 A

ＯＰＴＲＯＮＩＣＳ（２０１１）５月号特集, vol 30 No. 353, (株)オプトロニクス社OPTRONICS (2011) May Special Issue, vol 30 No. 353, Optronics Corporation

従来の感圧センサは、ＴＦＴ等の能動素子を備えていないため、パッシブマトリクス（単純マトリクス）構造で構成され、同一の出力線（データ線）上に複数の感圧点があると、互いの出力が干渉し易いため、高解像度／高精度／高速な面内分布の検出に不向きであった。 Since conventional pressure-sensitive sensors do not include active elements such as TFTs, they are configured with a passive matrix (simple matrix) structure. If there are multiple pressure-sensitive points on the same output line (data line), Since the output easily interferes, it is not suitable for detection of in-plane distribution with high resolution / high accuracy / high speed.

またコスト的な理由から駆動回路ＩＣや検出回路ＩＣをフィルム上に実装できないため、マトリクスの全配線をフィルム外部に引出す必要があり、この点も高解像度化を妨げる要因となっていた。 Further, since the drive circuit IC and the detection circuit IC cannot be mounted on the film for cost reasons, it is necessary to draw out all the wirings of the matrix to the outside of the film, and this point also hinders high resolution.

本発明は、高解像度／高精度／高速な面内分布の検出に適した感圧センサを低コストで提供することを目的とする。 An object of the present invention is to provide a pressure-sensitive sensor suitable for detecting a high resolution / high accuracy / high speed in-plane distribution at low cost.

上記の目的を達成するための第１の発明は、アクティブマトリクス構造をなし、フィルム上に形成された電極配線マトリクスと、前記電極配線マトリクス上に形成されたセル電極とを有し、前記セル電極に接続されたアクティブ素子は印刷ＴＦＴで構成されていることを特徴とする感圧センサである。 A first invention for achieving the above object has an active matrix structure, and includes an electrode wiring matrix formed on a film, and a cell electrode formed on the electrode wiring matrix, the cell electrode The active element connected to is a pressure-sensitive sensor characterized in that it is composed of a printed TFT.

また、第２の発明は、前記第１の発明において、印刷ＴＦＴで構成されたスキャンドライバを備えていることを特徴とする。 According to a second aspect of the present invention, in the first aspect of the invention, a scan driver including a print TFT is provided.

また、第３の発明は、前記第２の発明において、前記スキャンドライバの各ステージが、前記ステージへの入力がなされるゲートとドレインとがダイオード接続された第１ＴＦＴと、前記第１ＴＦＴのソースと前記ステージの出力との間の充電ノードをゲート入力としてクロック入力と前記ステージの出力との間をドレイン・ソース間で接続する第２ＴＦＴと、前記充電ノードと電圧源との間をドレイン・ソース間で接続する第３ＴＦＴと、前記電圧源と前記ステージの出力との間をドレイン・ソース間で接続するとともにゲートが前記ステージの出力に接続された第４ＴＦＴとを備えることを特徴とする。 According to a third invention, in the second invention, each stage of the scan driver includes a first TFT in which a gate and a drain to be input to the stage are diode-connected, and a source of the first TFT. A second TFT that connects between the clock input and the output of the stage between the drain and the source using the charging node between the output of the stage as a gate input and the drain and source between the charging node and the voltage source And a third TFT connected between the voltage source and the output of the stage between the drain and the source and having a gate connected to the output of the stage.

また、第４の発明は、前記第１ないし第３の発明において、印刷ＴＦＴで構成されたデータセレクタを備えていることを特徴とする。 According to a fourth aspect of the present invention, in the first to third aspects of the present invention, the data selector includes a print TFT.

また、第５の発明は、前記第１ないし第４の発明において、前記電極配線マトリクスのデータ線にスイッチＴＦＴを介して接続されている静電気保護回路を備えていることを特徴とする。 The fifth invention is characterized in that, in the first to fourth inventions, an electrostatic protection circuit connected to a data line of the electrode wiring matrix through a switch TFT is provided.

また、第６の発明は、前記第１ないし第５の発明において、センサ回路を構成する全てのノードがＴＦＴを介してＣＯＭ電極に接続可能であることを特徴とする。 The sixth invention is characterized in that, in the first to fifth inventions, all the nodes constituting the sensor circuit can be connected to the COM electrode through the TFT.

また、第７の発明は、前記第１ないし第６の発明において、感圧センサセルが印刷プロセスで作製されたことを特徴とする。 The seventh invention is characterized in that, in the first to sixth inventions, the pressure-sensitive sensor cell is produced by a printing process.

また、第８の発明は、前記第１の発明において、印刷ＴＦＴで構成されたゲートセレクタを備えていることを特徴とする。 In addition, an eighth invention is characterized in that in the first invention, a gate selector composed of a printed TFT is provided.

第１の発明によれば、感圧センサをアクティブマトリクス構造とするので、同一の出力線上に複数の接触点があっても、互いの出力が干渉し難くなり、高解像度／高精度／高速化が可能となる。また、セル電極に接続されたアクティブ素子が印刷ＴＦＴで構成されていることにより、アクティブマトリクス構造を安価に作製することが可能となる。 According to the first invention, since the pressure-sensitive sensor has an active matrix structure, even if there are a plurality of contact points on the same output line, the outputs of each other are unlikely to interfere with each other, resulting in high resolution / high accuracy / high speed. Is possible. In addition, since the active element connected to the cell electrode is formed of a printed TFT, an active matrix structure can be manufactured at low cost.

第２の発明によれば、感圧センサがスキャンドライバを備えていることにより、フィルム外部に引出すゲート配線数を削減することができ、高解像度化が可能となる。また、スキャンドライバが印刷ＴＦＴで構成されていることにより、スキャンドライバを安価に作製することが可能となる。 According to the second invention, since the pressure-sensitive sensor includes the scan driver, the number of gate wirings drawn to the outside of the film can be reduced, and high resolution can be achieved. Further, since the scan driver is composed of the print TFT, the scan driver can be manufactured at low cost.

第３の発明によれば、スキャンドライバが、微細形状のパターニング制約が厳しい印刷プロセスに適した構成となる。 According to the third invention, the scan driver has a configuration suitable for a printing process in which fine patterning restrictions are severe.

第４の発明によれば、感圧センサがデータセレクタを備えていることにより、フィルム外部に引出すデータ配線数を削減することができ、高解像度化が可能となる。また、データセレクタが印刷ＴＦＴで構成されていることにより、データセレクタを安価に作製することが可能となる。 According to the fourth aspect of the invention, since the pressure sensitive sensor includes the data selector, the number of data wiring drawn out to the outside of the film can be reduced, and high resolution can be achieved. In addition, since the data selector is composed of printing TFTs, the data selector can be manufactured at low cost.

第５の発明によれば、感圧センサが、データ線にスイッチＴＦＴを介して接続された静電気保護回路を備えていることにより、感圧センサの出力への影響を抑えた状態で感圧センサの静電気耐性を向上することができる。 According to the fifth aspect of the present invention, the pressure sensitive sensor includes the electrostatic protection circuit connected to the data line via the switch TFT, so that the influence on the output of the pressure sensitive sensor is suppressed. Can improve electrostatic resistance.

第６の発明によれば、センサ回路全体を静電気から保護することが可能となる。 According to the sixth invention, the entire sensor circuit can be protected from static electricity.

第７の発明によれば、感圧センサセルを安価に作製することができる。 According to the seventh invention, the pressure-sensitive sensor cell can be manufactured at low cost.

第８の発明によれば、感圧センサがゲートセレクタを備えていることにより、フィルム外部に引出すゲート配線数を削減することができ、高解像度化が可能となる。また、ゲートセレクタが印刷ＴＦＴで構成されていることにより、ゲートセレクタを安価に作製することが可能となる。 According to the eighth invention, since the pressure-sensitive sensor includes the gate selector, it is possible to reduce the number of gate wirings drawn to the outside of the film and to increase the resolution. In addition, since the gate selector is composed of the printed TFT, the gate selector can be manufactured at low cost.

本発明の実施形態を示すものであり、感圧センサの構成を示す回路図The circuit diagram which shows embodiment of this invention and shows the structure of a pressure-sensitive sensor 本発明の実施形態を示すものであり、感圧センサセル（印刷ＴＦＴを含む）の層構造を説明する断面図Sectional drawing which shows embodiment of this invention and illustrates the layer structure of a pressure-sensitive sensor cell (a printing TFT is included) 本発明の実施形態を示すものであり、引出し配線削減の概念を説明する図The figure which shows embodiment of this invention and is a figure explaining the concept of extraction wiring reduction 本発明の実施形態を示すものであり、（ａ）はスキャンドライバ（１段分）の構成を示す回路図、（ｂ）は（ａ）の回路の動作を説明するタイミングチャートBRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 illustrates an embodiment of the present invention, where (a) is a circuit diagram illustrating a configuration of a scan driver (for one stage), and (b) is a timing chart for explaining the operation of the circuit of (a). 本発明の実施形態を示すものであり、スキャンドライバの入力信号ＣＫ＋およびＣＫ−の位相関係を説明する図The figure which shows embodiment of this invention and is a figure explaining the phase relationship of the input signals CK + and CK- of a scan driver 本発明の実施形態を示すものであり、データセレクタの構成を示す回路図The circuit diagram which shows embodiment of this invention and shows the structure of a data selector 本発明の実施形態を示すものであり、ゲートセレクタの構成および当該ゲートセレクタを備える感圧センサの構成を示す回路図The circuit diagram which shows embodiment of this invention and shows the structure of a gate selector and the structure of a pressure sensor provided with the said gate selector

〔第１の実施形態〕
本発明による感圧センサの実施形態を、図面を参照して詳細に説明する。
図１は、本発明による感圧センサの回路構成の実施形態を示す図である。この感圧センサはアクティブマトリクス（ＡＭ）構造であり、感圧センサセルアレイ１と、スキャンドライバ２と、データセレクタ３と、静電気保護回路４とを備える。なお、静電気保護素子５は浮遊ゲートＴＦＴ型保護素子であり、スキャンドライバ２、データセレクタ３、静電気保護回路４、各々に備えられている。 [First Embodiment]
An embodiment of a pressure-sensitive sensor according to the present invention will be described in detail with reference to the drawings.
FIG. 1 is a diagram showing an embodiment of a circuit configuration of a pressure-sensitive sensor according to the present invention. This pressure sensor has an active matrix (AM) structure, and includes a pressure sensor cell array 1, a scan driver 2, a data selector 3, and an electrostatic protection circuit 4. The electrostatic protection element 5 is a floating gate TFT type protection element, and is provided in each of the scan driver 2, the data selector 3, and the electrostatic protection circuit 4.

感圧センサセルアレイ１の各セルは、感圧可変抵抗６と、それに接続された、スイッチング機能を有するｐ型の印刷ＴＦＴであるＴＦＴ（アクティブ素子）３０とを備える。 Each cell of the pressure-sensitive sensor cell array 1 includes a pressure-sensitive variable resistor 6 and a TFT (active element) 30 which is a p-type printed TFT having a switching function connected thereto.

図２は、本発明による感圧センサセル（ＴＦＴ３０を含む）の層構造を説明する図である。この感圧センサセルは、可撓性を有する二枚のフィルム基材７，１７と、ゲート電極配線８と、ゲート絶縁層９と、ソース・ドレイン電極配線１０と、半導体層１１と、半導体保護層１２と、層間絶縁層１３と、セル電極１４と、感圧導電層１５と、共通電極（ＣＯＭ電極）１６とを備える。符号８〜１１でＴＦＴ３０を構成し、符号１４〜１６で感圧可変抵抗６を構成している。図２の符号８〜１６の構造を含む感圧センサセルと、以降で説明するスキャンドライバ２、データセレクタ３、および静電気保護回路４とは、印刷プロセスを用いて形成することが可能である。この場合に、これらを構成するＴＦＴは印刷ＴＦＴとなる。 FIG. 2 is a view for explaining the layer structure of the pressure-sensitive sensor cell (including TFT 30) according to the present invention. This pressure-sensitive sensor cell includes two flexible film bases 7 and 17, a gate electrode wiring 8, a gate insulating layer 9, a source / drain electrode wiring 10, a semiconductor layer 11, and a semiconductor protective layer. 12, an interlayer insulating layer 13, a cell electrode 14, a pressure-sensitive conductive layer 15, and a common electrode (COM electrode) 16. Reference numerals 8 to 11 constitute the TFT 30, and reference numerals 14 to 16 constitute the pressure-sensitive variable resistor 6. The pressure-sensitive sensor cell including the structure indicated by reference numerals 8 to 16 in FIG. 2, the scan driver 2, the data selector 3, and the electrostatic protection circuit 4 described below can be formed using a printing process. In this case, the TFTs constituting these are printing TFTs.

図３は、本発明による引出し配線削減の概念を説明する図である。従来の配線引出し形態では、ｍ行ｎ列マトリクスの場合、ｍ＋ｎ本の配線を外部へ引出す必要があった。 FIG. 3 is a diagram for explaining the concept of lead-out wiring reduction according to the present invention. In the conventional wiring lead form, in the case of m rows and n columns matrix, it is necessary to draw m + n wires to the outside.

本発明による改良した形態では、同じくｍ行ｎ列マトリクスの場合、引出し配線数は６＋ｎ／２本になる（スキャンドライバ２によりｍ→４、データセレクタ３によりｎ→ｎ／２＋２）。この形態は、ｍ，ｎの数が大きくなる程、引出し配線削減において有利になる。 In the improved form according to the present invention, in the case of the m row and n column matrix, the number of lead wires is 6 + n / 2 (m → 4 by the scan driver 2 and n → n / 2 + 2 by the data selector 3). This configuration is more advantageous in reducing the lead-out wiring as the number of m and n increases.

スキャンドライバ２は、感圧センサセルアレイ１の各ゲート線に順次走査パルスを印加し、各ゲート線に接続された感圧センサセルを順次選択する機能を有する。選択されたセルのＴＦＴは導通状態になり、ＣＯＭ電極から感圧可変抵抗６を介して接続されたデータ線へ出力電流が流れる。本感圧センサでは、この出力電流を逐次検出することにより、圧力分布を測定する。 The scan driver 2 has a function of sequentially applying pressure pulses to the gate lines of the pressure-sensitive sensor cell array 1 and sequentially selecting pressure-sensitive sensor cells connected to the gate lines. The TFT of the selected cell becomes conductive, and an output current flows from the COM electrode to the data line connected via the pressure-sensitive variable resistor 6. The pressure sensor measures the pressure distribution by sequentially detecting the output current.

図４（ａ）は、本発明によるスキャンドライバ（１段分）の回路構成と動作を説明する図である。１段分のスキャンドライバは、入力ＴＦＴ１８と、出力ＴＦＴ１９と、リセットＴＦＴ２０と、出力補助ＴＦＴ２１と、保持容量２２，２３とを備える。出力補助ＴＦＴ２１は、出力ＴＦＴ１９に比べて、サイズ（チャネル幅／チャネル長）を１／１０以下程度に小さく設計することが望ましい。各ステージにおいて、入力ＴＦＴ（第１ＴＦＴ）１８は、ステージへの入力ＩＮ（便宜上、信号と端子とに同符号を用いる。他の符号についても同様。）となるゲートとドレインとがダイオード接続された構成をなす。保持容量（第１容量）２２は、入力ＴＦＴ１８のソースとステージの出力ＯＵＴ（出力ＴＦＴ１９の一方のソース／ドレイン端子）との間に接続されている。出力ＴＦＴ（第２ＴＦＴ）１９は、保持容量２２の入力ＴＦＴ１８のソース側のノードＮＡをゲート入力としてクロック入力ＣＫと出力ＯＵＴとの間をドレイン・ソース間で接続する構成である。ノードＮＡは入力ＴＦＴ１８のソースと出力ＯＵＴとの間の充電ノードであって、必ずしも保持容量２２を作り込んで形成する必要はなく、寄生容量により実現しても良い。リセットＴＦＴ（第３ＴＦＴ）２０は、リセット信号ＲＳＴをゲート入力とし、ノードＮＡとハイレベル定電圧源（電圧源）ＶＧＨとの間をドレイン・ソース間で接続する構成である。出力補助ＴＦＴ（第４ＴＦＴ）２１は、出力ＯＵＴをゲート入力として出力ＯＵＴとハイレベル定電圧源ＶＧＨとの間にダイオード接続された構成である。保持容量（第２容量）２３は、出力補助ＴＦＴ２１のドレイン・ソース間に接続された構成である。図４では各ＴＦＴがｐチャネル型で示されているが、動作論理を反転させればｎチャネル型としても良い。 FIG. 4A is a diagram illustrating the circuit configuration and operation of the scan driver (for one stage) according to the present invention. The scan driver for one stage includes an input TFT 18, an output TFT 19, a reset TFT 20, an output auxiliary TFT 21, and holding capacitors 22 and 23. The output auxiliary TFT 21 is desirably designed to be smaller than the output TFT 19 in size (channel width / channel length) to about 1/10 or less. In each stage, an input TFT (first TFT) 18 is diode-connected to a gate and a drain that become an input IN to the stage (for convenience, the same symbols are used for signals and terminals. The same applies to other symbols). Make a configuration. The holding capacitor (first capacitor) 22 is connected between the source of the input TFT 18 and the output OUT of the stage (one source / drain terminal of the output TFT 19). The output TFT (second TFT) 19 has a configuration in which the node NA on the source side of the input TFT 18 of the storage capacitor 22 is used as a gate input and the clock input CK and the output OUT are connected between the drain and the source. The node NA is a charging node between the source of the input TFT 18 and the output OUT. The node NA is not necessarily formed by forming the storage capacitor 22 and may be realized by a parasitic capacitance. The reset TFT (third TFT) 20 has a configuration in which a reset signal RST is used as a gate input, and a node NA and a high level constant voltage source (voltage source) VGH are connected between a drain and a source. The output auxiliary TFT (fourth TFT) 21 is configured to be diode-connected between the output OUT and the high-level constant voltage source VGH using the output OUT as a gate input. The storage capacitor (second capacitor) 23 is connected between the drain and source of the output auxiliary TFT 21. Although each TFT is shown as a p-channel type in FIG. 4, it may be an n-channel type if the operation logic is inverted.

各段のスキャンドライバにはクロック信号ＣＫが出力ＴＦＴ１９に、ハイレベル定電圧源ＶＧＨがリセットＴＦＴ２０に接続されており、図４（ｂ）に示すように、ＣＫがハイレベルのタイミングで入力信号ＩＮのローレベルパルスが入力ＴＦＴ１８に入力されると、クロック信号ＣＫの次の半周期でローレベルが出力ＴＦＴ１９を通過することにより、ＩＮからＣＫ半周期分遅れたローレベルパルス信号の出力ＯＵＴを出力ＴＦＴ１９より出力する。この半周期では、クロック入力にローレベルが入力されても、出力ＴＦＴ１９の他方のソース／ドレイン端子から保持容量２２を介したブートストラップ効果によってノードＮＡの電位がさらに低下するので、出力ＴＦＴ１９を十分にＯＮ状態とすることができる。出力ＯＵＴのパルスを出力した直後には、ＲＳＴパルスをリセットＴＦＴ２０に入力し、ノードＮＡで保持していたローレベル電位をハイレベルにリセットする必要がある。ノードＮＡのリセット後にフローティング状態となる出力ＯＵＴに対して、出力ＯＵＴの電位が低下すると出力補助ＴＦＴ２１がＯＮ状態となってチャネル抵抗を利用したハイレベル定電圧源ＶＧＨからの緩慢な充電で出力ＯＵＴをハイレベルに維持する。 In each stage of the scan driver, the clock signal CK is connected to the output TFT 19 and the high-level constant voltage source VGH is connected to the reset TFT 20, and as shown in FIG. When the low level pulse is input to the input TFT 18, the low level passes through the output TFT 19 in the next half cycle of the clock signal CK, thereby outputting the output OUT of the low level pulse signal delayed by CK half cycle from IN. Output from TFT19. In this half cycle, even if a low level is input to the clock input, the potential of the node NA further decreases due to the bootstrap effect from the other source / drain terminal of the output TFT 19 via the storage capacitor 22, so that the output TFT 19 is sufficiently Can be turned ON. Immediately after the output OUT pulse is output, it is necessary to input the RST pulse to the reset TFT 20 and reset the low level potential held at the node NA to the high level. When the potential of the output OUT decreases with respect to the output OUT that is in a floating state after the reset of the node NA, the output auxiliary TFT 21 is turned on and the output OUT is generated by slow charging from the high level constant voltage source VGH using the channel resistance. Is maintained at a high level.

図４（ａ）の単段スキャンドライバを図１に示す様に直列多段に接続（隣接するステージ間で、前段側の出力ＯＵＴと後段側の入力ＩＮとを互いに接続し、さらに後段側の出力ＯＵＴを前段側のリセット端子ＲＳＴにも接続する）し、奇数段と偶数段各々に図５に示す位相が反転しているクロック信号ＣＫ＋とＣＫ−とを交互に接続し、初段の入力ＩＮと終段のリセット端子ＲＳＴとにトリガパルス信号ＳＴを入力することにより（初段の入力ＩＮと終段のリセット端子ＲＳＴとのパルスタイミングが同時になるように、総段数に応じてパルス周期を調節する必要がある）、各ゲート線に順次走査パルスを印加する回路が実現できる。 The single-stage scan driver of FIG. 4A is connected in series as shown in FIG. 1 (the output OUT on the front stage side and the input IN on the rear stage side are connected to each other between adjacent stages, and the output on the rear stage side is further connected. OUT is also connected to the reset terminal RST on the preceding stage), and clock signals CK + and CK− whose phases shown in FIG. 5 are inverted are alternately connected to the odd-numbered stage and the even-numbered stage, respectively, By inputting the trigger pulse signal ST to the final stage reset terminal RST (the pulse cycle needs to be adjusted according to the total number of stages so that the pulse timings of the initial stage input IN and the final stage reset terminal RST are the same. A circuit that sequentially applies a scan pulse to each gate line can be realized.

湿式成膜が原則である印刷プロセスでは、真空工程とフォトリソグラフィを用いる他の半導体プロセスと比較して、微細形状のパターニング制約が厳しい。従って、多数のＴＦＴが複雑に接続する回路を作製することは比較的不向きといえる。この事情を鑑み、図４（ａ）のスキャンドライバでは、必要最小限の構成素子（入力ＴＦＴ１８、出力ＴＦＴ１９、リセットＴＦＴ２０）に、出力補助ＴＦＴ２１と保持容量２２，２３を追加したシンプルな回路構成としている。 In a printing process where wet film formation is a principle, patterning restrictions on fine shapes are severer than in vacuum processes and other semiconductor processes using photolithography. Therefore, it can be said that it is relatively unsuitable to manufacture a circuit in which a large number of TFTs are connected in a complicated manner. In view of this situation, the scan driver in FIG. 4A has a simple circuit configuration in which an output auxiliary TFT 21 and holding capacitors 22 and 23 are added to the minimum necessary components (input TFT 18, output TFT 19, and reset TFT 20). Yes.

図６は、本発明によるデータセレクタ３の回路構成と動作を説明する図である。２本のデータ線を切替ＴＦＴ２４，２５で切替えて出力線を共用することにより、引出し配線数を削減する。切替えは切替信号ＳＷ１，ＳＷ２で行い、各々のローレベル期間が重ならない様に設定している。本実施形態では、共用データ線数を２本としているが、３本以上でも良い。 FIG. 6 is a diagram for explaining the circuit configuration and operation of the data selector 3 according to the present invention. By switching the two data lines with the switching TFTs 24 and 25 and sharing the output line, the number of lead-out lines is reduced. The switching is performed by the switching signals SW1 and SW2 so that the low level periods do not overlap each other. In the present embodiment, the number of shared data lines is two, but may be three or more.

感圧センサを構成するＴＦＴや感圧可変抵抗を静電気から保護するためには、全ての引出し配線に静電気保護素子５を付加すべきである。しかし、出力線に保護素子を付加してしまうと、保護素子を流れる電流がそのまま出力ノイズになってしまう。そこで、静電気保護回路４を導入する。静電気保護回路４は、電極配線マトリクスのデータ線に、ここではデータ線のデータセレクタ３とは反対側の末端に、ＴＦＴ（スイッチＴＦＴ）２６を介して接続されている。この回路により、感圧センサを駆動しない時には、ＴＦＴ２６をＯＮさせて、出力端子で発生した静電気をＣＯＭ電極へ逃がす経路（データ線、静電気保護回路４を経由）を確保できる。また感圧センサの駆動時には、ハイレベル定電圧源ＶＧＨがＴＦＴ２６をＯＦＦすることにより、この経路を遮断し、出力ノイズを抑えられる。 In order to protect the TFT and the pressure-sensitive variable resistor constituting the pressure-sensitive sensor from static electricity, the electrostatic protection element 5 should be added to all the lead wirings. However, if a protective element is added to the output line, the current flowing through the protective element becomes output noise as it is. Therefore, an electrostatic protection circuit 4 is introduced. The electrostatic protection circuit 4 is connected to the data line of the electrode wiring matrix, here the terminal opposite to the data selector 3 of the data line via a TFT (switch TFT) 26. With this circuit, when the pressure sensor is not driven, it is possible to secure a path (via the data line and the static electricity protection circuit 4) for turning off the TFT 26 and releasing the static electricity generated at the output terminal to the COM electrode. Further, when the pressure sensor is driven, the high-level constant voltage source VGH turns off the TFT 26, thereby blocking this path and suppressing output noise.

また本感圧センサは、センサ全体の静電気保護を考慮し、センサ回路を構成する全てのノードがＴＦＴを介してＣＯＭ電極へ繋がるように設計している。 In addition, this pressure-sensitive sensor is designed so that all nodes constituting the sensor circuit are connected to the COM electrode via the TFT in consideration of electrostatic protection of the entire sensor.

〔第２の実施形態〕
上記の実施形態では、スキャンドライバ２を用いて、ゲート側の引出し配線数の削減を行っていたが、データ側と同様にセレクタを用いても良い。 [Second Embodiment]
In the above embodiment, the number of lead-out lines on the gate side is reduced using the scan driver 2, but a selector may be used as in the data side.

図７は、本発明によるゲートセレクタ２７の回路構成と動作を説明する図である。２本のデータ線を切替ＴＦＴ２８，２９で切替えてＲ線を共用することにより、引出し配線数を削減する。切替えは、相補的にハイレベルとローレベルとが切り替わる切替信号ＳＷ３，ＳＷ４で行い、各々のローレベル期間が重ならない様に設定している。本実施形態では、共用データ線数を２本としているが、３本以上でも良い。ゲートセレクタ２７も印刷プロセスを用いて形成することが可能である。この場合に、ゲートセレクタ２７を構成するＴＦＴは印刷ＴＦＴとなる。 FIG. 7 is a diagram for explaining the circuit configuration and operation of the gate selector 27 according to the present invention. By switching the two data lines with the switching TFTs 28 and 29 and sharing the R line, the number of lead wires is reduced. The switching is performed by switching signals SW3 and SW4 for switching between a high level and a low level in a complementary manner, so that the low level periods do not overlap each other. In the present embodiment, the number of shared data lines is two, but may be three or more. The gate selector 27 can also be formed using a printing process. In this case, the TFT constituting the gate selector 27 is a printing TFT.

以上のように、本発明においては、以下の特徴が単独で、若しくは、適宜組合わされて備えられている。 As described above, in the present invention, the following features are provided singly or appropriately combined.

本発明の感圧センサは、フィルム上に形成されたｍ行ｎ列（ｍ，ｎを共に２以上の自然数とする）の電極配線マトリクス（ゲート線およびデータ線のマトリクス）と、マトリクス上に形成されたｍ×ｎ個のセル電極と、前記各電極に接続されたｍ×ｎ個のＴＦＴにより構成されるアクティブマトリクス構造（ＡＭ構造）を有する。当該構成（ＡＭ構造）により、同一の出力線上に複数の接触点があっても、互いの出力が干渉し難くなり、高解像度／高精度／高速化が可能となる。 The pressure-sensitive sensor of the present invention is formed on an electrode wiring matrix (a matrix of gate lines and data lines) of m rows and n columns (m and n are both natural numbers of 2 or more) formed on the film, and the matrix. And an active matrix structure (AM structure) configured by m × n cell electrodes and m × n TFTs connected to the electrodes. With this configuration (AM structure), even if there are a plurality of contact points on the same output line, it becomes difficult for the outputs to interfere with each other, and high resolution / high accuracy / high speed can be achieved.

また、本発明の感圧センサは、ＴＦＴにより構成される駆動回路（スキャンドライバ）を有する。当該構成（スキャンドライバ）により、フィルム外部に引出すゲート配線数を削減することができ、高解像度化が可能となる。 The pressure sensor of the present invention has a drive circuit (scan driver) constituted by TFTs. With this configuration (scan driver), the number of gate wirings drawn outside the film can be reduced, and high resolution can be achieved.

また、本発明の感圧センサは、ＴＦＴにより構成される出力制御回路（データセレクタ）を有する。当該構成（データセレクタ）により、フィルム外部に引出すデータ配線数を削減することができ、高解像度化が可能となる。 In addition, the pressure sensor of the present invention has an output control circuit (data selector) composed of TFTs. With this configuration (data selector), the number of data wires drawn outside the film can be reduced, and high resolution can be achieved.

また、本発明の感圧センサは、ＴＦＴにより構成される駆動制御回路（ゲートセレクタ）を有する。当該構成（ゲートセレクタ）により、フィルム外部に引出すゲート配線数を削減することができ、高解像度化が可能となる。 The pressure sensor of the present invention has a drive control circuit (gate selector) constituted by TFTs. With this configuration (gate selector), the number of gate wirings drawn outside the film can be reduced, and high resolution can be achieved.

また、本発明の感圧センサは、ＴＦＴにより構成される静電気保護回路を有する。当該構成（静電気保護回路）により、感圧センサの静電気耐性を向上することができる。 The pressure sensor of the present invention has an electrostatic protection circuit constituted by TFTs. With this configuration (electrostatic protection circuit), the static electricity resistance of the pressure-sensitive sensor can be improved.

また、本発明の感圧センサは、例えばゲート電極、ゲート絶縁層、ソース・ドレイン電極、半導体層、半導体保護層、層間絶縁膜、セル電極を印刷プロセスで作製したＴＦＴ（印刷ＴＦＴ）を有する。当該構成（印刷ＴＦＴ）により、ＡＭ構造／スキャンドライバ／データセレクタ／ゲートセレクタ／静電気保護回路を安価に作製することが可能となる。 The pressure-sensitive sensor of the present invention includes, for example, a TFT (printing TFT) in which a gate electrode, a gate insulating layer, a source / drain electrode, a semiconductor layer, a semiconductor protective layer, an interlayer insulating film, and a cell electrode are manufactured by a printing process. With this configuration (printing TFT), an AM structure / scan driver / data selector / gate selector / electrostatic protection circuit can be manufactured at low cost.

エレクトロニクス、ロボテクス、機械工学等の分野への応用が期待できる。 Applications in fields such as electronics, robotics, and mechanical engineering can be expected.

１感圧センサセルアレイ
２スキャンドライバ
３データセレクタ
４静電気保護回路
５静電気保護素子（浮遊ゲートＴＦＴ型）
６感圧可変抵抗
７，１７フィルム基材
８ゲート電極配線
９ゲート絶縁層
１０ソース・ドレイン電極配線
１１半導体層
１２半導体保護層
１３層間絶縁層
１４セル電極
１５感圧導電層
１６共通電極（ＣＯＭ電極）
１８入力ＴＦＴ
１９出力ＴＦＴ
２０リセットＴＦＴ
２１出力補助ＴＦＴ
２２，２３保持容量
２４，２５，２８，２９切替ＴＦＴ
２６，３０ＴＦＴ
２７ゲートセレクタ DESCRIPTION OF SYMBOLS 1 Pressure sensitive sensor cell array 2 Scan driver 3 Data selector 4 Static electricity protection circuit 5 Static electricity protection element (floating gate TFT type)
6 Pressure-sensitive variable resistors 7 and 17 Film substrate 8 Gate electrode wiring 9 Gate insulating layer 10 Source / drain electrode wiring 11 Semiconductor layer 12 Semiconductor protective layer 13 Interlayer insulating layer 14 Cell electrode 15 Pressure-sensitive conductive layer 16 Common electrode (COM electrode) )
18 input TFT
19 Output TFT
20 Reset TFT
21 Output auxiliary TFT
22, 23 Retention capacitance 24, 25, 28, 29 Switching TFT
26, 30 TFT
27 Gate selector

Claims

It has an active matrix structure, has an electrode wiring matrix formed on a film, and a cell electrode formed on the electrode wiring matrix, and an active element connected to the cell electrode is composed of a printed TFT. This is a pressure-sensitive sensor.

The pressure sensor according to claim 1, further comprising a scan driver constituted by a printing TFT.

Each stage of the scan driver is clocked with a gate input to the stage having a gate and drain diode-connected to the first TFT, and a charge node between the source of the first TFT and the output of the stage as a gate input. A second TFT for connecting the input and the output of the stage between the drain and the source, a third TFT for connecting the charge node and the voltage source between the drain and the source, and the output of the voltage source and the stage 4. The pressure-sensitive sensor according to claim 2, further comprising a fourth TFT having a gate connected to an output of the stage.

The pressure sensor according to any one of claims 1 to 3, further comprising a data selector including a printing TFT.

5. The pressure sensor according to claim 1, further comprising an electrostatic protection circuit connected to a data line of the electrode wiring matrix via a switch TFT. 6.

6. The pressure-sensitive sensor according to claim 1, wherein all nodes constituting the sensor circuit can be connected to the COM electrode via TFTs.

The pressure-sensitive sensor according to any one of claims 1 to 6, wherein the pressure-sensitive sensor cell is manufactured by a printing process.

The pressure-sensitive sensor according to claim 1, further comprising a gate selector composed of a printed TFT.