JP6354422B2 - Pressure sensor - Google Patents

Pressure sensor Download PDF

Info

Publication number
JP6354422B2
JP6354422B2 JP2014152878A JP2014152878A JP6354422B2 JP 6354422 B2 JP6354422 B2 JP 6354422B2 JP 2014152878 A JP2014152878 A JP 2014152878A JP 2014152878 A JP2014152878 A JP 2014152878A JP 6354422 B2 JP6354422 B2 JP 6354422B2
Authority
JP
Japan
Prior art keywords
base material
pressure
tft
sensitive sensor
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014152878A
Other languages
Japanese (ja)
Other versions
JP2016031261A (en
Inventor
卓己 山本
卓己 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2014152878A priority Critical patent/JP6354422B2/en
Publication of JP2016031261A publication Critical patent/JP2016031261A/en
Application granted granted Critical
Publication of JP6354422B2 publication Critical patent/JP6354422B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、圧力を測定する感圧センサに関するものである。   The present invention relates to a pressure-sensitive sensor that measures pressure.

可撓(フレキシブル)性を有する二枚のフィルム基材の相互間に、導電層が塗布された複数の行・列電極が交差する態様(パッシブマトリクス構造)で配置された感圧センサが知られている(例えば特許文献1参照)。この種の感圧センサは、圧力が加えられると、交差する態様で配置された導電層同士が接触し、これにより抵抗値が変化する。そして、この抵抗値の変化を検知することにより、加えられた圧力の面内分布を測定することができる。   A pressure-sensitive sensor is known in which a plurality of row / column electrodes coated with a conductive layer intersect each other (passive matrix structure) between two flexible film substrates. (For example, refer to Patent Document 1). In this type of pressure-sensitive sensor, when pressure is applied, conductive layers arranged in an intersecting manner come into contact with each other, thereby changing the resistance value. Then, by detecting this change in resistance value, the in-plane distribution of the applied pressure can be measured.

また近年、印刷プロセスで作製する薄膜トランジスタ(TFT)が注目を集めている(例えば非特許文献1参照)。ここで印刷プロセスとは、コーティングや印刷法(インクジェット、凸版、凹版、平版、孔版等)により、真空工程を用いずに半導体素子を作製する方法を指す。真空工程を多用するエレクトロニクス分野において、印刷プロセスは生産方式の革新技術として有望である。また、印刷プロセスで作製するTFTは大面積、低コスト、低環境負荷、低温形成、フレキシブルといった可能性を持っていることが注目されている。   In recent years, a thin film transistor (TFT) manufactured by a printing process has attracted attention (see, for example, Non-Patent Document 1). Here, the printing process refers to a method for producing a semiconductor element without using a vacuum process by coating or a printing method (inkjet, letterpress, intaglio, planographic, stencil, etc.). In the electronics field, which frequently uses vacuum processes, the printing process is promising as an innovative technology for production systems. In addition, it has been noticed that TFTs manufactured by a printing process have a large area, low cost, low environmental load, low temperature formation, and flexibility.

特開2012−57992号公報JP 2012-57992 A

「特集 次世代ディスプレイを実現するフレキシブル有機エレクトロニクス」、月刊OPTRONICS、株式会社オプトロニクス、2011年5月号、第30巻、第353号"Special Feature: Flexible Organic Electronics for Next-Generation Display", Monthly OPTRONICS, Optronics, May 2011, Volume 30, Volume 353

特許文献1を例とする従来の感圧センサでは、コスト的な理由や、可撓性を制限してしまう等の理由から、駆動回路ICや検出回路ICをフィルム上に実装できなかった。故にマトリクス状に形成した駆動回路及び検出回路の全配線をフィルム外部に引出し、外部回路(駆動、検出機能を有する)と接続する必要があったため、配線数の多いセンサを設計すると、接続端子や配線レイアウトのスペースが膨大となり、センサ設計の自由度を著しく低下させてしまうという問題が生じ、用途拡大の妨げとなっていた。   In the conventional pressure-sensitive sensor exemplified in Patent Document 1, the drive circuit IC and the detection circuit IC cannot be mounted on the film for reasons of cost and flexibility. Therefore, it was necessary to draw out all the wiring of the drive circuit and detection circuit formed in a matrix form to the outside of the film and connect to the external circuit (having drive and detection functions). The space for wiring layout has become enormous, causing a problem that the degree of freedom in sensor design is significantly reduced, which hinders the expansion of applications.

本発明は、マトリクス状に形成した感圧センサを構成する回路の配線数が多く、かつ設計自由度の高い感圧センサを、可撓性を制限すること無く、低コストで提供することを目的とする。   It is an object of the present invention to provide a pressure-sensitive sensor having a large number of circuit lines constituting a pressure-sensitive sensor formed in a matrix and having a high degree of freedom in design without limiting flexibility. And

本発明において、以下の特徴は単独で、若しくは、適宜組合わされて備えられている。   In the present invention, the following features are provided alone or in combination as appropriate.

上記の目的を達成するための本発明の一局面は、1つ以上のシフトレジスタを含む走査駆動回路(スキャンドライバ)が形成された第1の基材と、第1の基材が貼付実装され、走査駆動回路に接続された複数の駆動電極が積層された第2の基材(上部マトリクスフィルム)と、複数の検出電極が積層された第3の基材(下部マトリクスフィルム)と、第2の基材と第3の基材との間に積層された感圧導電材料層とを備え、第2の基材は、複数の駆動電極が形成された側の面が第3の基材に面するように配置されており、第3の基材の第1の基材に面する箇所が刳り貫かれている、感圧センサである。 One aspect of the present invention for achieving the above object is that a first substrate on which a scan driving circuit (scan driver) including one or more shift registers is formed, and the first substrate are attached and mounted. A second substrate (upper matrix film) on which a plurality of drive electrodes connected to the scanning drive circuit are stacked, a third substrate (lower matrix film) on which a plurality of detection electrodes are stacked, and a second A pressure-sensitive conductive material layer laminated between the base material and the third base material, and the second base material has a surface on which the plurality of drive electrodes are formed on the third base material. The pressure-sensitive sensor is disposed so as to face, and a portion of the third base material facing the first base material is perforated .

また、走査駆動回路(スキャンドライバ)は、複数の駆動電極から駆動電圧を印加する駆動電極を順次あるいは一括で選択でき、非選択状態の駆動電極は高インピーダンス状態で保持されてもよい。   Further, the scan drive circuit (scan driver) can sequentially or collectively select the drive electrodes to which the drive voltage is applied from the plurality of drive electrodes, and the non-selected drive electrodes may be held in a high impedance state.

また、第3の基材に貼付実装され、複数の検出電極に接続された1つ以上のシフトレジスタを有する出力選択回路が形成された第4の基材をさらに備えてもよい。   Moreover, you may further provide the 4th base material in which the output selection circuit which has the 1 or more shift register connected to the 3rd base material and was connected to the some detection electrode was formed.

また、出力選択回路(データセレクタ)は、複数の検出電極から出力電圧を検出する検出電極を順次あるいは一括で選択でき、非選択状態の検出電極は高インピーダンス状態で保持されてもよい。   Further, the output selection circuit (data selector) can select the detection electrodes for detecting the output voltage from the plurality of detection electrodes sequentially or collectively, and the non-selected detection electrodes may be held in a high impedance state.

また、第3の基材は、第4の基材が貼付実装され、かつ複数の検出電極が形成された面が第2の基材に面するように配置されており、第2の基材の第4の基材に面する箇所が刳り貫かれていてもよい。 The third base material is disposed such that the surface on which the fourth base material is pasted and mounted and the plurality of detection electrodes are formed faces the second base material. The portion facing the fourth base material may be perforated.

また、走査駆動回路、出力選択回路に含まれるシフトレジスタは、入力TFTと、転送TFTと、リセットTFTと、シャントTFTと、出力TFTとを含んでも良い。   The shift register included in the scan drive circuit and the output selection circuit may include an input TFT, a transfer TFT, a reset TFT, a shunt TFT, and an output TFT.

本発明により、マトリクス状に形成した感圧センサを構成する回路の配線数が多く、かつ設計自由度の高い感圧センサを、可撓性を制限すること無く、低コストで提供することができる。   According to the present invention, it is possible to provide a pressure-sensitive sensor having a large number of wirings constituting a pressure-sensitive sensor formed in a matrix and having a high degree of design freedom at a low cost without limiting flexibility. .

本発明の一実施形態に係る感圧センサの構成図The block diagram of the pressure-sensitive sensor which concerns on one Embodiment of this invention. 本発明の一実施形態に係る感圧センサの回路構成図1 is a circuit configuration diagram of a pressure-sensitive sensor according to an embodiment of the present invention. 本発明の一実施形態に係るスキャンドライバおよびデータセレクタのフィルム貼付構造の説明図Explanatory drawing of the film sticking structure of the scan driver and data selector concerning one Embodiment of this invention 本発明の一実施形態に係る印刷TFT層構造の説明図Explanatory drawing of printing TFT layer structure concerning one embodiment of the present invention 本発明の一実施形態に係る引出し配線削減の概念説明図Explanatory drawing of reduction of lead wiring according to an embodiment of the present invention 本発明の一実施形態に係るシフトレジスタ(1段分)の回路説明図Circuit explanatory diagram of a shift register (for one stage) according to an embodiment of the present invention 本発明の一実施形態に係る入力信号CK+及びCK−の位相関係を説明した図The figure explaining the phase relation of input signals CK + and CK- concerning one embodiment of the present invention 本発明の一実施形態に係る入力信号CK1及びCK2のタイミングを説明した図The figure explaining the timing of input signals CK1 and CK2 concerning one embodiment of the present invention

本発明に係る感圧センサの実施形態を、図面を参照して詳細に説明する。   An embodiment of a pressure sensor according to the present invention will be described in detail with reference to the drawings.

図1は、本発明に係る感圧センサの実施形態の構成を示す図である。図1の(a)は、感圧センサの初期状態と加圧状態とを示す断面図であり、図1の(b)は、感圧センサの層及びフィルムを分解した斜視図である。この感圧センサは、1つ以上のシフトレジスタを備えるスキャンドライバ6(走査駆動回路)が形成された第1の基材と、スキャンドライバ6(走査駆動回路)に接続された複数の駆動電極1とが一方の面に積層された上部マトリクスフィルム4(第2の基材)と、複数の検出電極2が積層された下部マトリクスフィルム5(第3の基材)と、上部マトリクスフィルム4と下部マトリクスフィルム5との間に積層された感圧導電材料層3とを含む。また、下部マトリクスフィルム5上に積層された第4の基材には、複数の検出電極2に接続された1つ以上のシフトレジスタを備えるデータセレクタ7(出力選択回路)がさらに形成されている。駆動電極1と検出電極2とは、上部マトリクスフィルム4と下部マトリクスフィルム5とを積層した際に、平面視において交差する態様で配置されており、感圧導電材料層3を介したそれらの交差点各々が感圧センサの配列を構成する。なお、駆動電極1およびスキャンドライバ6は、上部マトリクスフィルム4の感圧導電材料層3と向き合う面に積層されている。なお、第1乃至第4の基材は可撓性を有するフィルム基材であることが好ましい。   FIG. 1 is a diagram showing a configuration of an embodiment of a pressure-sensitive sensor according to the present invention. FIG. 1A is a cross-sectional view showing an initial state and a pressure state of the pressure sensor, and FIG. 1B is a perspective view in which the layers and the film of the pressure sensor are disassembled. The pressure-sensitive sensor includes a first substrate on which a scan driver 6 (scan driving circuit) including one or more shift registers is formed, and a plurality of driving electrodes 1 connected to the scan driver 6 (scan driving circuit). Are laminated on one side, an upper matrix film 4 (second base material), a lower matrix film 5 (third base material) on which a plurality of detection electrodes 2 are laminated, an upper matrix film 4 and a lower part And a pressure-sensitive conductive material layer 3 laminated between the matrix film 5. Further, the fourth base material laminated on the lower matrix film 5 is further formed with a data selector 7 (output selection circuit) including one or more shift registers connected to the plurality of detection electrodes 2. . When the upper matrix film 4 and the lower matrix film 5 are laminated, the drive electrode 1 and the detection electrode 2 are arranged so as to intersect each other in plan view, and their intersections via the pressure-sensitive conductive material layer 3 Each constitutes an array of pressure sensitive sensors. The drive electrode 1 and the scan driver 6 are laminated on the surface of the upper matrix film 4 that faces the pressure-sensitive conductive material layer 3. In addition, it is preferable that the 1st thru | or 4th base material is a film base material which has flexibility.

図2は、本発明に係る感圧センサの実施形態の回路構成を示す図である。スキャンドライバ6およびデータセレクタ7は、各々、TFTと薄膜キャパシタとで構成された回路であり、上部マトリクスフィルム4及び下部マトリクスフィルム5とは別のフィルム基材(第1の基材及び第4の基材)上に印刷プロセスを用いて積層して作製され、それぞれ上部マトリクスフィルム4及び下部マトリクスフィルム5に貼付実装されている。以下では、特に断らない限り、第1の基材とこれに積層されたスキャンドライバ6とを単にスキャンドライバ6と呼び、第4の基材とこれに積層されたデータセレクタ7とを単にデータセレクタ7と呼ぶ。   FIG. 2 is a diagram illustrating a circuit configuration of an embodiment of the pressure-sensitive sensor according to the present invention. Each of the scan driver 6 and the data selector 7 is a circuit composed of a TFT and a thin film capacitor, and is a film substrate (first substrate and fourth substrate) different from the upper matrix film 4 and the lower matrix film 5. The upper matrix film 4 and the lower matrix film 5 are respectively mounted by being laminated by using a printing process. Hereinafter, unless otherwise specified, the first base material and the scan driver 6 stacked thereon are simply referred to as a scan driver 6, and the fourth base material and the data selector 7 stacked thereon are simply referred to as a data selector. Call it 7.

スキャンドライバ6は、各駆動電極1を順次に選択し、選択された駆動電極1に駆動電圧V2を印加する機能を有する。非選択時の駆動電極1は高インピーダンス状態に保持される。入力信号ST1,CK1+,CK1−,V1を全てLレベル電圧にすることにより、全ての駆動電極1を同時に選択することもできる。   The scan driver 6 has a function of sequentially selecting each drive electrode 1 and applying a drive voltage V <b> 2 to the selected drive electrode 1. When not selected, the drive electrode 1 is maintained in a high impedance state. By setting all of the input signals ST1, CK1 +, CK1-, and V1 to the L level voltage, all the drive electrodes 1 can be simultaneously selected.

データセレクタ7は、各検出電極2から出力電圧を検出する電極を順次に選択する機能を有する。非選択時の検出電極2は高インピーダンス状態に保持される。入力信号ST2,CK2+,CK2−,V1を全てLレベル電圧にすることにより、全ての検出電極を同時に選択することもできる。   The data selector 7 has a function of sequentially selecting an electrode for detecting an output voltage from each detection electrode 2. When not selected, the detection electrode 2 is held in a high impedance state. By making all the input signals ST2, CK2 +, CK2-, and V1 have L level voltages, all the detection electrodes can be simultaneously selected.

スキャンドライバ6及びデータセレクタ7内にある静電気保護素子8は、TFTのゲート端子を浮遊端子とすることによって形成できる浮遊ゲートTFT型保護素子である。   The electrostatic protection element 8 in the scan driver 6 and the data selector 7 is a floating gate TFT type protection element that can be formed by using the gate terminal of the TFT as a floating terminal.

本実施形態ではp型TFTを用いているが、n型を用いても良い。その場合は入出力信号の位相が反転することになる。   In this embodiment, a p-type TFT is used, but an n-type TFT may be used. In that case, the phase of the input / output signal is inverted.

図3は、スキャンドライバ6及びデータセレクタ7の貼付構造を説明する図である。スキャンドライバ6及びデータセレクタ7に余分な圧力が加わらないように、図3の(a)に示すように、下部マトリクスフィルム5は、データセレクタ7及び複数の駆動電極1が積層された面が上部マトリクスフィルム4に面するように積層されており、上部マトリクスフィルム4のデータセレクタ7に面する箇所が刳り貫かれている。また、図3の(b)に示すように、上部マトリクスフィルム4は、スキャンドライバ6及び複数の駆動電極1が積層された面が下部マトリクスフィルム5に面するように積層されており、下部マトリクスフィルム5のスキャンドライバ6に面する箇所が刳り貫かれている。   FIG. 3 is a diagram for explaining a pasting structure of the scan driver 6 and the data selector 7. As shown in FIG. 3A, the lower matrix film 5 has an upper surface on which the data selector 7 and the plurality of drive electrodes 1 are stacked so that excessive pressure is not applied to the scan driver 6 and the data selector 7. It is laminated so as to face the matrix film 4, and the portion facing the data selector 7 of the upper matrix film 4 is punched. Further, as shown in FIG. 3B, the upper matrix film 4 is laminated so that the surface on which the scan driver 6 and the plurality of drive electrodes 1 are laminated faces the lower matrix film 5, and the lower matrix film 4 is laminated. The part of the film 5 facing the scan driver 6 is perforated.

図4は、スキャンドライバ6及びデータセレクタ7に用いるTFTの層構造を説明する図である。可撓性を有するフィルム基材9(第1の基材及び第4の基材に相当)と、ゲート電極層10と、ゲート絶縁層11と、ソース・ドレイン電極層12と、半導体層14と、半導体保護層15と、層間絶縁層16と、層間配線層17とを備える。フィルム基材を除く全ての層は凸版印刷法、反転オフセット印刷法、グラビア印刷法、スクリーン印刷法等の各種印刷方法を用いて形成することが可能である。印刷方法を用いれば真空成膜方法に比べて低温環境下で形成し易いため、フィルム等の可撓性を有する基材に形成することが容易である。   FIG. 4 is a diagram for explaining the layer structure of TFTs used for the scan driver 6 and the data selector 7. A flexible film substrate 9 (corresponding to a first substrate and a fourth substrate), a gate electrode layer 10, a gate insulating layer 11, a source / drain electrode layer 12, and a semiconductor layer 14; The semiconductor protective layer 15, the interlayer insulating layer 16, and the interlayer wiring layer 17 are provided. All layers except the film substrate can be formed using various printing methods such as letterpress printing, reverse offset printing, gravure printing, and screen printing. If a printing method is used, it is easier to form on a flexible substrate such as a film because it is easier to form in a low temperature environment than a vacuum film forming method.

図5は、引出し配線削減の概念を説明する図である。図5の(a)に示すように、従来技術に係る配線引出し形態では、m行n列マトリクスの場合、m+n本の配線を外部へ引出す必要があった。   FIG. 5 is a diagram for explaining the concept of lead-out wiring reduction. As shown in FIG. 5A, in the case of the wiring lead configuration according to the prior art, in the case of m rows and n columns, it is necessary to draw m + n wirings to the outside.

本実施形態に係る引出し配線は、図5の(b)に示すように、引出し配線数は10本になる(COM,V1,V2,ST1,ST2,CK1+,CK1−,CK2+,CK2−,VOUT)。この形態では、引出し配線数がm及びnに依存しないため、マトリクスのm及びnが大きくなる程、引出し配線削減効果が大きくなる。   As shown in FIG. 5B, the number of lead lines according to the present embodiment is ten (COM, V1, V2, ST1, ST2, CK1 +, CK1-, CK2 +, CK2-, VOUT). ). In this embodiment, since the number of lead wires does not depend on m and n, the effect of reducing lead wires is increased as m and n in the matrix increase.

次に、スキャンドライバ6及びデータセレクタ7の構成単位であるシフトレジスタ(1段分)について詳細に説明する。   Next, the shift register (for one stage) which is a structural unit of the scan driver 6 and the data selector 7 will be described in detail.

図6は、シフトレジスタ(1段分)の回路構成及び動作を説明する図である。図7は、入力信号CK+及び−の位相関係を説明した図である。シフトレジスタは、保持キャパシタ23に入力信号(電位/電荷)を注入(充電)する機能を有する入力TFT18と、次段の入力TFT18へ信号(電位/電荷)を転送する機能を有する転送TFT19と、保持キャパシタから電荷を放出(放電)する機能を有するリセットTFT20と、非選択期間(TRNがHレベルの期間)において、OFFしている転送TFT19から漏れる電荷をV1へ排出する機能を有するシャントTFT21と、選択期間(TRNがLレベルの期間)のみV2をOUTに出力し、非選択期間はOUTを高インピーダンス状態にする機能を有する出力TFT22と、入力信号(電位/電荷)を保持する機能を有する保持キャパシタ23と、TRNの電位を安定させる機能を有する安定化キャパシタ24とを備える。シャントTFT21は、転送TFT19に比べて、サイズ(チャネル幅/チャネル長)を1/10以下程度に小さく設計することが望ましい。   FIG. 6 is a diagram illustrating the circuit configuration and operation of the shift register (for one stage). FIG. 7 is a diagram illustrating the phase relationship between the input signals CK + and −. The shift register includes an input TFT 18 having a function of injecting (charging) an input signal (potential / charge) into the holding capacitor 23, a transfer TFT 19 having a function of transferring a signal (potential / charge) to the input TFT 18 of the next stage, A reset TFT 20 having a function of discharging (discharging) charges from the holding capacitor, and a shunt TFT 21 having a function of discharging charges leaked from the transfer TFT 19 which is turned off to V1 in a non-selection period (TRN is in the H level) , V2 is output to OUT only during the selection period (TRN is L level), and the output TFT 22 has a function of setting OUT to a high impedance state during the non-selection period, and has a function of holding an input signal (potential / charge). A holding capacitor 23 and a stabilization capacitor 24 having a function of stabilizing the potential of TRN are provided. . The shunt TFT 21 is desirably designed to be smaller in size (channel width / channel length) to about 1/10 or less than the transfer TFT 19.

各段のシフトレジスタにはクロック信号CKが転送TFT19に、ハイレベル定電圧源V1がリセットTFT20に接続されており、CKがハイレベルのタイミングで入力信号INのローレベルパルスが入力TFT18に入力されると、INからCK半周期分遅れたローレベルパルス信号TRNを転送TFT19より出力する。TRNパルスにより出力TFT22が駆動され、ON状態になる。TRNパルスを出力した直後には、RSTパルスをリセットTFT20に入力し、ノードNAで保持していたローレベル電位をハイレベルにリセットする必要がある。   In each stage shift register, the clock signal CK is connected to the transfer TFT 19 and the high level constant voltage source V1 is connected to the reset TFT 20, and the low level pulse of the input signal IN is inputted to the input TFT 18 at the timing when CK is at the high level. Then, the transfer TFT 19 outputs a low level pulse signal TRN delayed from the IN by CK half cycle. The output TFT 22 is driven by the TRN pulse and is turned on. Immediately after outputting the TRN pulse, it is necessary to input the RST pulse to the reset TFT 20 and reset the low level potential held at the node NA to the high level.

図6の単段シフトレジスタを図2に示す様に直列多段に接続(隣接する前段OUTと後段INを接続し、さらに後段OUTを前段RSTにも接続する)し、奇数段と偶数段各々に図7に示す位相が反転しているクロック信号CK+とCK−とを接続し、初段INと終段RSTとにトリガパルス信号STを入力することにより(初段INと終段RSTとのパルスタイミングが同時になるように、総段数に応じてパルス周期を調節する必要がある)、各駆動電極及び各検出電極に順次走査パルスを印加する回路を実現できる。   The single stage shift register of FIG. 6 is connected in series in multiple stages as shown in FIG. 2 (adjacent front stage OUT and rear stage IN are connected, and rear stage OUT is also connected to front stage RST). The clock signals CK + and CK− whose phases are inverted shown in FIG. 7 are connected, and the trigger pulse signal ST is input to the first stage IN and the final stage RST (the pulse timing of the first stage IN and the final stage RST is changed). It is necessary to adjust the pulse period according to the total number of stages so as to be simultaneous), and a circuit for sequentially applying a scanning pulse to each drive electrode and each detection electrode can be realized.

図8は、スキャンドライバ6及びデータセレクタ7の入力信号CK1及びCK2のタイミングを説明した図である。なお、入力信号ST1及びST2のパルス幅は、入力信号CK1及びCK2の半周期相当が望ましい。   FIG. 8 is a diagram illustrating the timing of the input signals CK1 and CK2 of the scan driver 6 and the data selector 7. Note that the pulse widths of the input signals ST1 and ST2 are preferably equivalent to a half cycle of the input signals CK1 and CK2.

湿式成膜が原則である印刷プロセスでは、真空工程とフォトリソグラフィを用いる他の半導体プロセスと比較して、微細形状のパターニング制約が厳しい。従って、多数のTFTが複雑に接続する回路を作製することは比較的不向きといえる。この事情を鑑み、図6のシフトレジスタでは、必要最小限の構成素子(入力TFT18、転送TFT19、リセットTFT20、出力TFT22)に、シャントTFT21と、キャパシタを追加したシンプルな回路構成としている。   In a printing process where wet film formation is a principle, patterning restrictions on fine shapes are severer than in vacuum processes and other semiconductor processes using photolithography. Therefore, it can be said that it is relatively unsuitable to manufacture a circuit in which a large number of TFTs are connected in a complicated manner. In view of this situation, the shift register of FIG. 6 has a simple circuit configuration in which a shunt TFT 21 and a capacitor are added to the minimum necessary components (input TFT 18, transfer TFT 19, reset TFT 20, and output TFT 22).

以上で開示した実施形態によれば、感圧センサの可撓性を損なうことなく、外部への引出配線数を削減することができ、接続端子や配線レイアウトのスペースを削減できるので、駆動電極及び検出電極の本数を増やすことが容易となる。   According to the embodiment disclosed above, the number of lead-out wirings to the outside can be reduced without impairing the flexibility of the pressure-sensitive sensor, and the space for connection terminals and wiring layout can be reduced. It becomes easy to increase the number of detection electrodes.

また、スキャンドライバ6及びデータセレクタ7を駆動電極1及び検出電極2を形成する基材とは異なる基材上にそれぞれ形成し、貼り付ける構成とするにより、感圧センサの基材(上部マトリクスフィルム4及び下部マトリクスフィルム5)のサイズに依存することなく作製できるようになり、多種多様なサイズ/形状の感圧センサ作製への対応が容易となる。   In addition, the scan driver 6 and the data selector 7 are each formed on a base material different from the base material on which the drive electrode 1 and the detection electrode 2 are formed, and are attached to each other. 4 and the lower matrix film 5) can be manufactured without depending on the size thereof, and it becomes easy to handle pressure-sensitive sensors of various sizes / shapes.

また、上部マトリクスフィルム4と下部マトリクスフィルム5とを貼り合せる際に、下部マトリクスフィルム5のスキャンドライバ6に面する箇所及び上部マトリクスフィルム4のデータセレクタ7に位置する箇所をそれぞれ刳り貫いておくことにより、スキャンドライバ6及びデータセレクタ7に余分な圧力をかけることがなくなり、断線等の回路破損の発生を防止することができる。   In addition, when the upper matrix film 4 and the lower matrix film 5 are bonded together, the portion facing the scan driver 6 of the lower matrix film 5 and the portion located in the data selector 7 of the upper matrix film 4 are respectively pierced. Thus, it is possible to prevent excessive pressure from being applied to the scan driver 6 and the data selector 7 and to prevent the occurrence of circuit breakage such as disconnection.

また、スキャンドライバ6、データセレクタ7に含まれるシフトレジスタは、入力TFTと、転送TFTと、リセットTFTと、シャントTFTと、出力TFTとを含む必要最小限の回路構成とすることにより、回路構造が複雑にならずに印刷プロセスで安価に作製することができる。   Further, the shift register included in the scan driver 6 and the data selector 7 has a circuit structure by adopting a minimum necessary circuit configuration including an input TFT, a transfer TFT, a reset TFT, a shunt TFT, and an output TFT. Can be produced inexpensively by a printing process without being complicated.

本発明は、エレクトロニクス、ロボテクス、機械工学等の分野への応用が期待できる。   The present invention can be expected to be applied to fields such as electronics, robotics, and mechanical engineering.

1 駆動電極
2 検出電極
3 感圧導電材料層
4 上部マトリクスフィルム(第2の基材)
5 下部マトリクスフィルム(第3の基材)
6 スキャンドライバ(走査駆動回路)
7 データセレクタ(出力選択回路)
8 静電気保護素子(浮遊ゲートTFT型)
9 フィルム基材
10 ゲート電極層
11 ゲート絶縁層
12 ソース・ドレイン電極層
14 半導体層
15 半導体保護層
16 層間絶縁層
17 層間配線層
18 入力TFT
19 転送TFT
20 リセットTFT
21 シャントTFT
22 出力TFT
23 保持キャパシタ
24 安定化キャパシタ
DESCRIPTION OF SYMBOLS 1 Drive electrode 2 Detection electrode 3 Pressure sensitive conductive material layer 4 Upper matrix film (2nd base material)
5 Lower matrix film (third substrate)
6 Scan driver (scan drive circuit)
7 Data selector (output selection circuit)
8 Electrostatic protection element (floating gate TFT type)
DESCRIPTION OF SYMBOLS 9 Film base material 10 Gate electrode layer 11 Gate insulating layer 12 Source / drain electrode layer 14 Semiconductor layer 15 Semiconductor protective layer 16 Interlayer insulating layer 17 Interlayer wiring layer 18 Input TFT
19 Transfer TFT
20 Reset TFT
21 Shunt TFT
22 Output TFT
23 holding capacitor 24 stabilizing capacitor

Claims (6)

1つ以上のシフトレジスタを含む走査駆動回路が形成された第1の基材と、
前記第1の基材が貼付実装され、前記走査駆動回路に接続された複数の駆動電極が形成された第2の基材と、
複数の検出電極が形成された第3の基材と、
前記第2の基材と前記第3の基材との間に積層された感圧導電材料層とを備え
前記第2の基材は、前記複数の駆動電極が形成された側の面が前記第3の基材に面するように配置されており、前記第3の基材の前記第1の基材に面する箇所が刳り貫かれている、感圧センサ。
A first substrate on which a scan driving circuit including one or more shift registers is formed;
A second base material on which the first base material is pasted and mounted, and a plurality of drive electrodes connected to the scan drive circuit are formed;
A third substrate on which a plurality of detection electrodes are formed;
A pressure-sensitive conductive material layer laminated between the second base material and the third base material ;
The second base material is disposed so that a surface on which the plurality of drive electrodes are formed faces the third base material, and the first base material of the third base material A pressure-sensitive sensor that has been pierced through
前記走査駆動回路は、前記複数の駆動電極から電圧を印加する駆動電極を順次あるいは一括で選択でき、非選択状態の駆動電極は高インピーダンス状態で保持される、請求項1に記載の感圧センサ。   2. The pressure-sensitive sensor according to claim 1, wherein the scanning drive circuit can sequentially or collectively select drive electrodes to which a voltage is applied from the plurality of drive electrodes, and the non-selected drive electrodes are held in a high impedance state. . 前記第3の基材に貼付実装され、前記複数の検出電極に接続された1つ以上のシフトレジスタを有する出力選択回路が形成された第4の基材をさらに備え、請求項1または2に記載の感圧センサ。 Affixed mounted on the third substrate, further Ru comprising a fourth substrate to the output selection circuit is formed having one or more shift registers connected to the plurality of detection electrodes, according to claim 1 or 2 The pressure-sensitive sensor described in 1. 前記出力選択回路は、前記複数の検出電極から出力電圧を検出する検出電極を順次あるいは一括で選択でき、非選択状態の検出電極は高インピーダンス状態で保持される、請求項3に記載の感圧センサ。   The pressure-sensitive sensor according to claim 3, wherein the output selection circuit can sequentially or collectively select detection electrodes for detecting an output voltage from the plurality of detection electrodes, and the non-selected detection electrodes are held in a high impedance state. Sensor. 前記第3の基材は、前記第4の基材が貼付実装され、かつ前記複数の検出電極が形成された側の面が前記第2の基材に面するように配置されており、
前記第2の基材の前記第4の基材に面する箇所が刳り貫かれている、請求項3または4に記載の感圧センサ。
The third base material is disposed such that the fourth base material is pasted and mounted, and the surface on which the plurality of detection electrodes are formed faces the second base material,
The pressure-sensitive sensor according to claim 3 or 4, wherein a portion of the second base material facing the fourth base material is perforated.
前記シフトレジスタは、入力TFTと、転送TFTと、リセットTFTと、シャントTFTと、出力TFTとを含む、請求項1乃至のいずれかに記載の感圧センサ。 The shift register has an input TFT and, a transfer TFT, including a reset TFT, a shunt TFT, and an output TFT, pressure-sensitive sensor according to any one of claims 1 to 5.
JP2014152878A 2014-07-28 2014-07-28 Pressure sensor Active JP6354422B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014152878A JP6354422B2 (en) 2014-07-28 2014-07-28 Pressure sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014152878A JP6354422B2 (en) 2014-07-28 2014-07-28 Pressure sensor

Publications (2)

Publication Number Publication Date
JP2016031261A JP2016031261A (en) 2016-03-07
JP6354422B2 true JP6354422B2 (en) 2018-07-11

Family

ID=55441730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014152878A Active JP6354422B2 (en) 2014-07-28 2014-07-28 Pressure sensor

Country Status (1)

Country Link
JP (1) JP6354422B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107621906B (en) * 2017-09-29 2020-07-21 厦门天马微电子有限公司 Display panel and display device
CN108597424B (en) * 2018-01-08 2021-03-23 厦门天马微电子有限公司 Display panel, display device and detection method
JP7099184B2 (en) * 2018-08-29 2022-07-12 凸版印刷株式会社 Pressure sensor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6054613B2 (en) * 1978-09-21 1985-11-30 株式会社東芝 Pressure distribution measuring device
JPH03269331A (en) * 1990-03-20 1991-11-29 Fuji Electric Co Ltd Pressure sensor
JP2000329630A (en) * 1999-03-15 2000-11-30 Denso Corp Load detection sensor for bedding
US8186231B2 (en) * 2008-09-22 2012-05-29 Intel Corporatioon Method and apparatus for scanning a textile
WO2011065055A1 (en) * 2009-11-25 2011-06-03 シャープ株式会社 Shift register and display apparatus

Also Published As

Publication number Publication date
JP2016031261A (en) 2016-03-07

Similar Documents

Publication Publication Date Title
TWI699017B (en) Stretchable display device and manufacturing method thereof
CN107092118B (en) Array substrate, display panel and display device
WO2017118017A1 (en) Touch-control panel, touch-control display apparatus and driving method thereof
US9930277B2 (en) Serial row-select matrix-addressed system
JP6215490B2 (en) Active matrix substrate and display panel
KR102481785B1 (en) Liquid crystal display device
CN111052212B (en) High frame rate display
KR102060462B1 (en) Gate driver and display apparatus including the same
JP5208277B2 (en) Scanning signal line driving circuit and display device including the same
JP2014119375A (en) Pressure sensitive sensor
WO2019174207A1 (en) Flexible display panel
JP2007128092A5 (en)
JP2011197685A5 (en)
US10180757B2 (en) In-cell touch type display device to reduce capacitive load and driving IC thereof
JP2007264080A5 (en)
JP6354422B2 (en) Pressure sensor
CN113362762B (en) Display panel, control method thereof and display device
KR102194666B1 (en) Display panel
US10802365B2 (en) Array substrate and display panel
KR20150081871A (en) Display device
CN104933991A (en) A pixel drive circuit, a display substrate, a driving method thereof and a display apparatus
EP2355083B1 (en) Scanning circuit for active matrix liquid crystal display
US10691247B2 (en) Display panel having pressure detecting in gate driving circuit and electronic device thereof
JP6435812B2 (en) Pressure sensor
CN115244706A (en) Display substrate, preparation method thereof and display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180515

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180528

R150 Certificate of patent or registration of utility model

Ref document number: 6354422

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250