JP2009105664A - D-class amplifier circuit - Google Patents

D-class amplifier circuit Download PDF

Info

Publication number
JP2009105664A
JP2009105664A JP2007275569A JP2007275569A JP2009105664A JP 2009105664 A JP2009105664 A JP 2009105664A JP 2007275569 A JP2007275569 A JP 2007275569A JP 2007275569 A JP2007275569 A JP 2007275569A JP 2009105664 A JP2009105664 A JP 2009105664A
Authority
JP
Japan
Prior art keywords
circuit
signal
amplifier
output
triangular wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007275569A
Other languages
Japanese (ja)
Inventor
Hirosuke Tei
弘亮 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko NPC Corp
Original Assignee
Seiko NPC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko NPC Corp filed Critical Seiko NPC Corp
Priority to JP2007275569A priority Critical patent/JP2009105664A/en
Publication of JP2009105664A publication Critical patent/JP2009105664A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a D-class amplifier circuit, the output signal distortion of which is small. <P>SOLUTION: The D-class amplifier circuit 100 has a BTL structure, and amplifies an input analog signal Vin. Comparing it with a triangular wave signal, the D-class amplifier circuit 100 outputs final antiphase output signals VoutP and VoutN at the same signal level. In addition, the D-class amplifier circuit 100 has a negative feedback circuit which is composed of a differentiator DAMP. The differentiator DAMP calculates the difference between the final output signals VoutP and VoutN of the D-class amplifier circuit 100 to cancel noise components which are included in the signals and have the same phase, and feed backs to an inverting input terminal (-) of an input stage amplifier AMP1. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、出力信号の歪みを低減する機能を有するD級増幅回路に関する。   The present invention relates to a class D amplifier circuit having a function of reducing distortion of an output signal.

入力されたアナログ音声信号をディジタル変調して電力増幅するD級増幅回路(ディジタルアンプ)が、オ−ディオなどの分野に広く利用されている(例えば、特許文献1参照。)。
また、出力段の増幅器をブリッジ接続することにより、出力電力を増大する技術として、BTL(Bridged Trans Less)方式増幅器が知られている(例えば、特許文献2参照。)。D級増幅回路も、出力パワ−を増大するために、BTL方式を採用可能である。
また、D級増幅回路やBTL増幅回路のうちには、パルス幅を調整したり出力信号の安定性を確保するため、出力信号を入力段にフィ−ドバックする帰還回路が設けられる場合がある(例えば、特許文献2、3参照。)。
特開2006−101022号公報 特開2006−340152号公報 特開平7−38351号公報
Class D amplifier circuits (digital amplifiers) that amplify power by digitally modulating an input analog audio signal are widely used in fields such as audio (see, for example, Patent Document 1).
Further, a BTL (Bridged Trans Less) type amplifier is known as a technique for increasing output power by bridge-connecting amplifiers in an output stage (see, for example, Patent Document 2). The class D amplifier circuit can also adopt the BTL system in order to increase the output power.
In addition, among class D amplifier circuits and BTL amplifier circuits, a feedback circuit that feeds back an output signal to an input stage may be provided in order to adjust the pulse width and ensure the stability of the output signal ( For example, see Patent Documents 2 and 3.)
JP 2006-101022 A JP 2006-340152 A JP-A-7-38351

D級増幅回路の出力信号には、スイッチングノイズや周辺回路からの回り込み等による比較的長周期成分のノイズが重畳することがあり、最終出力信号を歪ませてしまう。
また、このノイズを含む出力信号がフィ−ドバックされた場合には、ノイズ成分が帰還回路を通じて各増幅器の入力に戻り、D級増幅回路の最終出力信号に大きな歪み(ひずみ)が発生するおそれがある。
The output signal of the class D amplifier circuit may be superposed with relatively long-period component noise due to switching noise or wraparound from the peripheral circuit, which distorts the final output signal.
Further, when an output signal including this noise is fed back, the noise component returns to the input of each amplifier through the feedback circuit, and there is a possibility that a large distortion (distortion) occurs in the final output signal of the class D amplifier circuit. is there.

本発明は、上記問題に鑑みてなされたものであり、最終出力信号の歪みの小さいD級増幅回路を提供することを目的とする。
本発明は、帰還回路を通じて各増幅器に入力されるノイズを除去するD級増幅回路を提供することを目的とする。
The present invention has been made in view of the above problems, and an object of the present invention is to provide a class D amplifier circuit with small distortion of the final output signal.
An object of the present invention is to provide a class D amplifier circuit that removes noise input to each amplifier through a feedback circuit.

上記の目的を達成するため、本発明のD級増幅回路は、
入力信号を反転増幅する第1の増幅回路と、
前記第1の増幅回路の出力信号を反転増幅する第2の増幅回路と、
三角波信号を生成する三角波生成回路と、
前記三角波生成回路により生成された三角波信号の信号レベルと前記第1の増幅回路の出力信号の信号レベルとに基づいて信号レベルが変動する矩形波信号を出力する第1の比較回路と、
前記三角波生成回路により生成された三角波信号の信号レベルと前記第2の増幅回路の出力信号の信号レベルとに基づいて信号レベルが変動する矩形波信号を出力する第2の比較回路と、
前記第1の比較回路の出力信号と前記第2の比較回路の出力信号とを差動増幅し、第1の増幅回路に負帰還する差動増幅回路と、を備える、
ことを特徴とする。
In order to achieve the above object, the class D amplifier circuit of the present invention includes:
A first amplifier circuit for inverting and amplifying an input signal;
A second amplifier circuit for inverting and amplifying the output signal of the first amplifier circuit;
A triangular wave generation circuit for generating a triangular wave signal;
A first comparison circuit that outputs a rectangular wave signal whose signal level varies based on the signal level of the triangular wave signal generated by the triangular wave generation circuit and the signal level of the output signal of the first amplifier circuit;
A second comparison circuit that outputs a rectangular wave signal whose signal level varies based on the signal level of the triangular wave signal generated by the triangular wave generation circuit and the signal level of the output signal of the second amplifier circuit;
A differential amplification circuit that differentially amplifies the output signal of the first comparison circuit and the output signal of the second comparison circuit and negatively feeds back to the first amplification circuit;
It is characterized by that.

前記第1の比較回路は、例えば、前記三角波生成回路により生成された三角波信号の信号レベルと前記第1の増幅回路の出力信号の信号レベルとを比較して、比較結果に対応する矩形波信号を出力する第1の比較回路と、該第1の比較回路の出力を増幅して出力する回路と、を備え、
前記第2の比較回路は、例えば、前記三角波生成回路により生成された三角波信号の信号レベルと前記第2の増幅回路の出力信号の信号レベルとを比較して、比較結果に対応する矩形波信号を出力する第2の比較回路と、該第2の比較回路の出力を増幅して出力する回路と、を備える。
For example, the first comparison circuit compares the signal level of the triangular wave signal generated by the triangular wave generation circuit with the signal level of the output signal of the first amplification circuit, and outputs a rectangular wave signal corresponding to the comparison result. And a circuit for amplifying and outputting the output of the first comparison circuit,
For example, the second comparison circuit compares the signal level of the triangular wave signal generated by the triangular wave generation circuit with the signal level of the output signal of the second amplification circuit, and outputs a rectangular wave signal corresponding to the comparison result. And a circuit for amplifying and outputting the output of the second comparison circuit.

前記第1の比較回路と前記第2の比較回路とは同一の回路構成を有することが望ましい。   It is desirable that the first comparison circuit and the second comparison circuit have the same circuit configuration.

前記第1の比較回路と前記第2の比較回路とは回路基板上に近接して配置されることが望ましい。   It is desirable that the first comparison circuit and the second comparison circuit are arranged close to each other on a circuit board.

前記第1の比較回路と前記第2の比較回路とは前記回路基板上に同一の製造プロセスにより構成されることが望ましい。   It is desirable that the first comparison circuit and the second comparison circuit are configured on the circuit board by the same manufacturing process.

例えば、前記第1の比較回路の出力信号と前記第2の比較回路の出力信号とは、同一のバイアス信号を基準レベルとして変動し、逆位相であり、Bridged Trans Less方式の増幅回路を構成する。   For example, the output signal of the first comparison circuit and the output signal of the second comparison circuit fluctuate with the same bias signal as a reference level, have opposite phases, and constitute a bridged trans less amplifier circuit. .

前記第1の比較回路の出力端子と前記第2の比較回路の出力端子とは、外部スピ−カに接続されることが望ましい。   The output terminal of the first comparison circuit and the output terminal of the second comparison circuit are preferably connected to an external speaker.

本発明によれば、出力信号に含まれる同相ノイズを相殺して、負帰還することが可能であり、最終出力信号の歪みを低減することができる。   According to the present invention, the common-mode noise included in the output signal can be canceled and negative feedback can be performed, and distortion of the final output signal can be reduced.

以下に、図面を参照して、本発明の実施の形態に係るD級増幅回路(D級アンプ)100について説明する。   A class D amplifier circuit (class D amplifier) 100 according to an embodiment of the present invention will be described below with reference to the drawings.

D級増幅回路100は、アナログ入力電圧信号Vinをパルス幅変換して、矩形波信号として出力する回路であり、BTL(Bridged Trans Less)方式の構成を有し、正極性と負極性の2つの出力端子がスピ−カSPに直接接続される。   The class D amplifier circuit 100 is a circuit that performs pulse width conversion on the analog input voltage signal Vin and outputs it as a rectangular wave signal. The class D amplifier circuit 100 has a BTL (Bridged Trans Less) system configuration, and has two positive and negative polarity configurations. The output terminal is directly connected to the speaker SP.

D級増幅回路100は、図1に示すように、入力端子Tinと、出力端子ToutN及びToutPと、増幅器AMP1、増幅器AMP2及び増幅器AMP3と、三角波生成器TRIと、比較器CMP1及び比較器CMP2と、レベルシフタLS1及びレベルシフタLS2と、差動部DAMPと、反転増幅器INVと等から構成される。増幅器AMP1及びAMP2、比較器CMP1及びCMP2等は電源装置(図示せず)から適切な電源が供給されている。   As shown in FIG. 1, the class D amplifier circuit 100 includes an input terminal Tin, output terminals ToutN and ToutP, an amplifier AMP1, an amplifier AMP2 and an amplifier AMP3, a triangular wave generator TRI, a comparator CMP1 and a comparator CMP2. , Level shifter LS1 and level shifter LS2, a differential part DAMP, an inverting amplifier INV, and the like. The amplifiers AMP1 and AMP2, the comparators CMP1 and CMP2, and the like are supplied with appropriate power from a power supply device (not shown).

入力端子Tinは、増幅器AMP1の反転入力端子(−)に接続されている。増幅器AMP1の反転入力端子(−)には、抵抗R12を介して、増幅器AMP1からの出力信号Vampの負帰還(ネガティブフィ−ドバック)がかかっている。増幅器AMP1の非反転入力端子(+)には、接地電圧等の基準電圧が印加されている。この構成により、増幅器AMP1は、アナログ入力信号Vinを増幅した増幅信号Vampを出力する。   The input terminal Tin is connected to the inverting input terminal (−) of the amplifier AMP1. The negative input (negative feedback) of the output signal Vamp from the amplifier AMP1 is applied to the inverting input terminal (−) of the amplifier AMP1 via the resistor R12. A reference voltage such as a ground voltage is applied to the non-inverting input terminal (+) of the amplifier AMP1. With this configuration, the amplifier AMP1 outputs an amplified signal Vamp obtained by amplifying the analog input signal Vin.

増幅器AMP2は、抵抗R21とR22と共に増幅率が1倍の反転増幅器を構成する。増幅器AMP2の反転入力端子(−)には、抵抗R21を介して増幅器AMP1が出力した増幅信号Vampが印加される。また、増幅器AMP2の反転入力端子(−)には、抵抗R22を介して、増幅器AMP2の出力信号−Vampの負帰還がかかっている。増幅器AMP2の非反転入力端子(+)には、接地電圧等の基準電圧が印加されている。   The amplifier AMP2 constitutes an inverting amplifier having a gain of 1 with the resistors R21 and R22. The amplified signal Vamp output from the amplifier AMP1 is applied to the inverting input terminal (−) of the amplifier AMP2 via the resistor R21. Further, a negative feedback of the output signal −Vamp of the amplifier AMP2 is applied to the inverting input terminal (−) of the amplifier AMP2 via the resistor R22. A reference voltage such as a ground voltage is applied to the non-inverting input terminal (+) of the amplifier AMP2.

増幅器AMP1の出力端子は、比較器CMP1の非反転入力端子(+)に接続される。また、増幅器AMP2の出力端子は、比較器CMP2の非反転入力端子(+)に接続される。   The output terminal of the amplifier AMP1 is connected to the non-inverting input terminal (+) of the comparator CMP1. The output terminal of the amplifier AMP2 is connected to the non-inverting input terminal (+) of the comparator CMP2.

三角波生成器TRIは、三角波信号Vtriを生成し、比較器CMP1の反転入力端子(−)と反転増幅器INVの入力端子に供給する。   The triangular wave generator TRI generates a triangular wave signal Vtri and supplies it to the inverting input terminal (−) of the comparator CMP1 and the input terminal of the inverting amplifier INV.

比較器CMP1は、三角波生成器TRIから供給される三角波信号Vtriの電圧と増幅信号Vampの電圧を比較し、増幅信号Vampの電圧が三角波信号Vtriの電圧よりも高いときにハイレベルとなり、増幅信号Vampの電圧が三角波信号Vtriの電圧よりも低いときに、ロ−レベルとなる矩形波信号Vcmpを出力する。   The comparator CMP1 compares the voltage of the triangular wave signal Vtri supplied from the triangular wave generator TRI and the voltage of the amplified signal Vamp. When the voltage of the amplified signal Vamp is higher than the voltage of the triangular wave signal Vtri, the comparator CMP1 becomes high level. When the voltage of Vamp is lower than the voltage of the triangular wave signal Vtri, a rectangular wave signal Vcmp that is low level is output.

反転増幅器INVは、増幅器AMP2並びに抵抗R21及びR22から構成される増幅率が1倍の反転増幅器と同様の構成を有し、三角波生成器TRIから供給される三角波信号Vtriの極性を反転して−Vtriを生成し、比較器CMP2の反転入力端子(−)に供給する。   The inverting amplifier INV has the same configuration as that of the inverting amplifier having the amplification factor of 1 and composed of the amplifier AMP2 and the resistors R21 and R22, and inverts the polarity of the triangular wave signal Vtri supplied from the triangular wave generator TRI − Vtri is generated and supplied to the inverting input terminal (−) of the comparator CMP2.

比較器CMP2は、反転増幅器INVから供給される反転三角波信号−Vtriの電圧と増幅信号−Vampの電圧とを比較し、増幅信号−Vampの電圧が反転三角波信号−Vtriの電圧よりも高いときにハイレベルとなり、増幅信号−Vampの電圧が反転三角波信号−Vtriの電圧よりも低いときに、ロ−レベルとなる矩形波信号−Vcmpを出力する。   The comparator CMP2 compares the voltage of the inverted triangular wave signal −Vtri supplied from the inverting amplifier INV with the voltage of the amplified signal −Vamp, and when the voltage of the amplified signal −Vamp is higher than the voltage of the inverted triangular wave signal −Vtri. When the voltage is high and the voltage of the amplified signal −Vamp is lower than the voltage of the inverted triangular wave signal −Vtri, the rectangular wave signal −Vcmp that is low is output.

増幅信号Vampと−Vampとが、同一レベルで逆位相の信号であるため、矩形波信号Vcmpと−Vcmpも、逆位相の信号となる。   Since the amplified signals Vamp and −Vamp are the same level and opposite phase signals, the rectangular wave signals Vcmp and −Vcmp are also opposite phase signals.

比較器CMP1の出力端子は、レベルシフタLS1の入力端子に接続される。レベルシフタLS1は、比較器CMP1の出力信号Vcmpを、信号系の電圧レベルから駆動系の電圧レベルにシフトし、矩形波信号Vcmpを増幅した信号とバイアス電圧Vbisとを重畳した出力信号VoutNを出力する。比較器CMP2の出力端子は、レベルシフタLS2の入力端子に接続される。レベルシフタLS2は、比較器CMP2の出力信号−Vcmpを、信号系の電圧レベルから駆動系の電圧レベルにシフトし、矩形波信号−Vcmpを増幅した信号とバイアス電圧Vbisとを重畳した出力信号VoutPを出力する。   The output terminal of the comparator CMP1 is connected to the input terminal of the level shifter LS1. The level shifter LS1 shifts the output signal Vcmp of the comparator CMP1 from the voltage level of the signal system to the voltage level of the driving system, and outputs an output signal VoutN in which the signal obtained by amplifying the rectangular wave signal Vcmp and the bias voltage Vbis are superimposed. . The output terminal of the comparator CMP2 is connected to the input terminal of the level shifter LS2. The level shifter LS2 shifts the output signal −Vcmp of the comparator CMP2 from the voltage level of the signal system to the voltage level of the drive system, and outputs an output signal VoutP in which the rectangular wave signal −Vcmp is amplified and the bias voltage Vbis is superimposed. Output.

レベルシフタLS1の出力端子は、出力端子ToutNに接続されると共に、増幅器AMP3の反転入力端子(−)に抵抗R31を介して接続される。また、レベルシフタLS2の出力端子は、出力端子ToutPに接続されると共に、増幅器AMP3の非反転入力端子(+)に抵抗R33を介して接続される。   The output terminal of the level shifter LS1 is connected to the output terminal ToutN, and is connected to the inverting input terminal (−) of the amplifier AMP3 via the resistor R31. The output terminal of the level shifter LS2 is connected to the output terminal ToutP, and is connected to the non-inverting input terminal (+) of the amplifier AMP3 via the resistor R33.

出力端子ToutNとToutPは、スピ−カSPの入力端子に直接接続される。レベルシフタLS1とLS2の出力信号VoutNとVoutPに含まれるバイアス電圧成分Vbisは等しく、スピ−カSPには、直流電圧成分が印加されない。従って、直流成分カット用のカップリングコンデンサを設ける必要はない。   The output terminals ToutN and ToutP are directly connected to the input terminal of the speaker SP. The bias voltage components Vbis included in the output signals VoutN and VoutP of the level shifters LS1 and LS2 are equal, and no DC voltage component is applied to the speaker SP. Therefore, it is not necessary to provide a coupling capacitor for cutting the DC component.

差動部DAMPは、増幅器AMP3と、抵抗R31と、抵抗R32と、抵抗R33と、抵抗R34と、から構成される。増幅器AMP3の反転入力端子(−)には、抵抗R32を介して増幅器AMP3の出力による負帰還(ネガティブフィ−ドバック)がかかっている。また、増幅器AMP3の非反転入力端子(+)は抵抗R34を介して接地電圧等の基準電圧に接続されている。増幅器AMP3の出力端子は、抵抗R4を介して増幅部AMP1の反転入力側(−)に接続され、レベルシフタLS1及びレベルシフタLS2の出力信号VoutNとVoutPが増幅器AMP1に帰還する。   The differential unit DAMP includes an amplifier AMP3, a resistor R31, a resistor R32, a resistor R33, and a resistor R34. Negative feedback (negative feedback) due to the output of the amplifier AMP3 is applied to the inverting input terminal (−) of the amplifier AMP3 via the resistor R32. The non-inverting input terminal (+) of the amplifier AMP3 is connected to a reference voltage such as a ground voltage via a resistor R34. The output terminal of the amplifier AMP3 is connected to the inverting input side (−) of the amplifying unit AMP1 via the resistor R4, and the output signals VoutN and VoutP of the level shifter LS1 and the level shifter LS2 are fed back to the amplifier AMP1.

差動部DAMPは、2つの入力電圧の電位差を増幅した電圧を出力する。差動部DAMPの入力電圧Vfin1及び入力電圧Vfin2と出力電圧Vfoutとの関係式は次の式(1)で表される。
Vfout=(Vfin1−Vfin2)(R32/R31) (1)
ただし、R32/R31=R34/R33
The differential unit DAMP outputs a voltage obtained by amplifying the potential difference between the two input voltages. The relational expression between the input voltage Vfin1 and input voltage Vfin2 of the differential part DAMP and the output voltage Vfout is expressed by the following expression (1).
Vfout = (Vfin1-Vfin2) (R32 / R31) (1)
However, R32 / R31 = R34 / R33

式(1)より、Vfin1=Vfin2のときにはVfout=0となる。つまり、同相の同一電圧が入力されたときは出力には現れないため、差動部DAMPは、出力信号VoutNとVoutPに含まれる同位相の信号ノイズ(コモンモ−ドノイズ)を除去することができる。   From equation (1), Vfout = 0 when Vfin1 = Vfin2. That is, when the same voltage of the same phase is input, it does not appear in the output, so that the differential unit DAMP can remove in-phase signal noise (common mode noise) included in the output signals VoutN and VoutP.

次に、上記構成のD級増幅回路100の一般的な増幅動作を説明する。
まず、入力端子Tinに供給されたアナログ入力信号(音声信号)Vinは増幅器AMP1で増幅率αで反転増幅されて増幅信号Vampとして出力される。
Next, a general amplification operation of the class D amplifier circuit 100 having the above configuration will be described.
First, the analog input signal (sound signal) Vin supplied to the input terminal Tin is inverted and amplified by the amplifier AMP1 at the amplification factor α and output as the amplified signal Vamp.

この増幅信号Vampは、増幅器AMP2で増幅率1で反転増幅され、増幅信号Vampと逆相で同電圧の増幅信号−Vampとなる。   This amplified signal Vamp is inverted and amplified by the amplifier AMP2 at an amplification factor of 1, and becomes an amplified signal -Vamp having the same voltage as the opposite phase to the amplified signal Vamp.

三角波生成器TRIは、三角波信号Vtriを生成して比較器CMP1の反転入力端子(−)と反転増幅器INVに供給する。反転増幅器INVは、三角波信号Vtriの極性を反転して、比較器CMP2の反転入力端子(−)に供給する。   The triangular wave generator TRI generates a triangular wave signal Vtri and supplies it to the inverting input terminal (−) of the comparator CMP1 and the inverting amplifier INV. The inverting amplifier INV inverts the polarity of the triangular wave signal Vtri and supplies it to the inverting input terminal (−) of the comparator CMP2.

比較器CMP1は、図2(a)、(b)に示すように、増幅信号Vampの電圧が三角波信号Vtriの電圧よりも高いときに、ハイレベルとなり、増幅信号Vampの電圧が三角波信号Vtriの電圧よりも低いときに、ロ−レベルとなる矩形波信号Vcmpを出力する。ここで、図2に示す増幅信号Vamp及び増幅信号−Vampの波形は、実際は正弦波であるが、三角波信号Vtriに比べ周波数が小さく、三角波信号Vtriの1周期等の期間では、レベル変化があまり無いため、便宜的に直線で示す。   As shown in FIGS. 2A and 2B, the comparator CMP1 becomes a high level when the voltage of the amplified signal Vamp is higher than the voltage of the triangular wave signal Vtri, and the voltage of the amplified signal Vamp is equal to that of the triangular wave signal Vtri. When the voltage is lower than the voltage, a rectangular wave signal Vcmp that is low level is output. Here, the waveforms of the amplified signal Vamp and the amplified signal −Vamp shown in FIG. 2 are actually sine waves, but the frequency is smaller than that of the triangular wave signal Vtri, and the level change is not so much in a period such as one cycle of the triangular wave signal Vtri. Because there is no line, it is shown as a straight line for convenience.

比較器CMP2は、図2(d)、(e)に示すように、増幅信号−Vampの電圧が反転三角波信号−Vtriの電圧よりも高いときに、ハイレベルとなり、増幅信号−Vampの電圧が反転三角波信号−Vtriの電圧よりも低いときに、ロ−レベルとなる矩形波信号−Vcmpを出力する。   As shown in FIGS. 2D and 2E, the comparator CMP2 becomes high level when the voltage of the amplified signal −Vamp is higher than the voltage of the inverted triangular wave signal −Vtri, and the voltage of the amplified signal −Vamp is When the voltage is lower than the voltage of the inverted triangular wave signal -Vtri, a rectangular wave signal -Vcmp that is low is output.

レベルシフタLS1は、図2(b)に示す信号電圧系の矩形波信号Vcmpを、図2(c)に示す駆動電圧系の出力信号VoutNに変換し、出力端子ToutNに出力する。また、レベルシフタLS2は、図2(e)に示す信号電圧系の矩形波信号−Vcmpを、図2(f)に示す駆動電圧系の出力信号VoutPに変換し、出力端子ToutPに出力する。出力信号VoutNとVoutPとは、同一のバイアス電圧Vbisを中心として変動する矩形波信号である。   The level shifter LS1 converts the signal voltage system rectangular wave signal Vcmp shown in FIG. 2B into the drive voltage system output signal VoutN shown in FIG. 2C, and outputs it to the output terminal ToutN. Further, the level shifter LS2 converts the signal voltage system rectangular wave signal -Vcmp shown in FIG. 2E into the drive voltage system output signal VoutP shown in FIG. 2F, and outputs it to the output terminal ToutP. The output signals VoutN and VoutP are rectangular wave signals that vary around the same bias voltage Vbis.

スピ−カSPは、出力電圧VoutN−VoutPの電圧により駆動される。   The speaker SP is driven by the output voltage VoutN-VoutP.

差動部DAMPは、出力電圧の差分(VoutP−VoutN)を増幅(通常、増幅率<1)し、増幅器AMP1の反転入力端子(−)に負帰還することにより、出力電圧(パルス幅)を調整すると共に回路動作を安定させる。   The differential unit DAMP amplifies the difference (VoutP−VoutN) of the output voltage (usually amplification factor <1) and negatively feeds back to the inverting input terminal (−) of the amplifier AMP1, thereby obtaining the output voltage (pulse width). Adjust and stabilize circuit operation.

次に、負帰還信号からノイズを除去する方法について図3を参照して説明する。
通常、比較器CMP1及びCMP2の出力信号、並びに、レベルシフタLS1及びLS2の出力信号にはノイズが重畳する。
Next, a method for removing noise from the negative feedback signal will be described with reference to FIG.
Usually, noise is superimposed on the output signals of the comparators CMP1 and CMP2 and the output signals of the level shifters LS1 and LS2.

比較器CMP1とCMP2の構成、及び、レベルシフタLS1とLS2の構成が、互いに同一の構成であるため、比較器CMP1とCMP2の出力信号Vcmp及び−Vcmp、並びにレベルシフタLS1とLS2の出力信号VoutN及びVoutPには、図3(a)と(c)、(b)と(d)に模式的に示すように、同位相のノイズが重畳することが多い。
この同相ノイズが増幅器AMP1に負帰還されると、ノイズが増幅されて、出力信号VoutN及びVoutPの歪みが大きくなる。
Since the configurations of the comparators CMP1 and CMP2 and the configurations of the level shifters LS1 and LS2 are the same as each other, the output signals Vcmp and -Vcmp of the comparators CMP1 and CMP2 and the output signals VoutN and VoutP of the level shifters LS1 and LS2 As shown schematically in FIGS. 3A and 3C, and FIG. 3B and FIG. 3D, in-phase noise is often superimposed.
When this common-mode noise is negatively fed back to the amplifier AMP1, the noise is amplified and the distortion of the output signals VoutN and VoutP increases.

しかし、図1のD級増幅回路100では、差動部DAMPが出力信号VoutPとVoutNの差分を取る。このため、図3(e)に示すように、出力信号VoutPとVoutNに含まれる逆位相の信号成分はほぼ2倍に強調されてから一定の増幅率で増幅され、同相でほぼ同電圧のノイズ成分はほぼ0レベルに減殺される。   However, in the class D amplifier circuit 100 of FIG. 1, the differential unit DAMP takes the difference between the output signals VoutP and VoutN. For this reason, as shown in FIG. 3 (e), the anti-phase signal components included in the output signals VoutP and VoutN are almost doubled and then amplified with a constant amplification factor. Ingredients are reduced to near zero level.

このため、増幅器AMP1に負帰還される帰還信号は、ほぼ出力信号VoutPとVoutNに含まれる信号成分のみとなる。このため、負帰還されたノイズが増幅器AMP1で増幅されて、出力信号VoutNとVoutPに影響を与えるという事態を防止でき、最終的な出力信号VoutNとVoutPの歪みを抑えることができる   For this reason, the feedback signal negatively fed back to the amplifier AMP1 is substantially only the signal component included in the output signals VoutP and VoutN. For this reason, it is possible to prevent the negative feedback noise from being amplified by the amplifier AMP1 and affect the output signals VoutN and VoutP, and to suppress the distortion of the final output signals VoutN and VoutP.

上記構成において、同相ノイズの負帰還を低減するためには、レベルシフタLS1とLS2の出力信号VoutNとVoutPに含まれるノイズが完全に同相で同一電圧レベルであることが望ましい。   In the above configuration, in order to reduce the negative feedback of the common mode noise, it is desirable that the noises included in the output signals VoutN and VoutP of the level shifters LS1 and LS2 are completely in phase and have the same voltage level.

そのためには、比較器CMP1とCMP2とが同一の構成であることが望ましい。ここで同一の構成とは、比較器の回路構成(素子の接続関係)及び回路を構成する素子(トランジスタ、抵抗)の特性及びサイズが互いに等しいことを意味する。
さらに、比較器CMP1とCMP2、レベルシフタLS1とLS2は、それぞれ、近接して配置されることが望ましい。
For this purpose, it is desirable that the comparators CMP1 and CMP2 have the same configuration. Here, the same configuration means that the circuit configuration of the comparator (element connection relationship) and the characteristics and sizes of the elements (transistor, resistor) constituting the circuit are equal to each other.
Further, it is desirable that the comparators CMP1 and CMP2 and the level shifters LS1 and LS2 are arranged close to each other.

さらに、比較器CMP1とCMP2、レベルシフタLS1とLS2は、同一の基板に構成され、同一の電源電圧及び接地電圧が印加されることが望ましい。
さらに望ましくは、比較器CMP1とCMP2、レベルシフタLS1とLS2は、同一の半導体基板に同一の製造プロセスを経て形成及び組み込まれることが望ましい。このような構成とすれば、製造過程におけるマスクずれの影響、圧力変動の影響、ガス濃度の影響、拡散不純分の濃度のばらつき、等の製造プロセスにおける各種変動が、比較器CMP1とCMP2、レベルシフタLS1とLS2に共通に影響する。このため、比較器CMP1とCMP2の特性、及び、レベルシフタLS1とLS2の特性は、それぞれ等しくなる。
Further, it is desirable that the comparators CMP1 and CMP2 and the level shifters LS1 and LS2 are configured on the same substrate and are applied with the same power supply voltage and ground voltage.
More preferably, the comparators CMP1 and CMP2 and the level shifters LS1 and LS2 are preferably formed and incorporated in the same semiconductor substrate through the same manufacturing process. With such a configuration, various variations in the manufacturing process such as the influence of mask displacement, pressure fluctuation, gas concentration, and diffusion impurity concentration variation in the manufacturing process are caused by comparators CMP1 and CMP2, level shifters. This affects both LS1 and LS2. For this reason, the characteristics of the comparators CMP1 and CMP2 and the characteristics of the level shifters LS1 and LS2 are equal.

なお、本発明は上記実施の形態に限定されず、種々の変形及び応用が可能である。   In addition, this invention is not limited to the said embodiment, A various deformation | transformation and application are possible.

例えば、2つの出力信号VoutNとVoutPに含まれる同相ノイズを相殺できるならば、差動部DAMPの回路構成は任意に変更可能である。   For example, if the common-mode noise included in the two output signals VoutN and VoutP can be canceled, the circuit configuration of the differential unit DAMP can be arbitrarily changed.

また、入力信号を増幅する回路部分、矩形波を生成する回路部分、信号レベルを変換する部分の回路構成は、適宜変更可能である。   Further, the circuit configuration of the circuit portion that amplifies the input signal, the circuit portion that generates the rectangular wave, and the portion that converts the signal level can be changed as appropriate.

例えば、図1の構成においては、出力する差動信号を生成するための比較回路として、比較器CMP1とレベルシフタLS1とから構成される回路と、比較器CMP2とレベルシフタLS2とから構成される回路とを使用したが、他の回路構成を使用することも可能である。例えば、比較器CMP1とCMP2の出力電圧レベルがスピ−カSPの駆動に十分な電圧レベルを有しているならば、比較器のみで構成してもよい。また、レベルシフタに代えて、大電力増幅器などを使用してもよい。   For example, in the configuration of FIG. 1, as a comparison circuit for generating a differential signal to be output, a circuit composed of a comparator CMP1 and a level shifter LS1, and a circuit composed of a comparator CMP2 and a level shifter LS2 However, other circuit configurations can be used. For example, if the output voltage levels of the comparators CMP1 and CMP2 have a voltage level sufficient for driving the speaker SP, the comparators CMP1 and CMP2 may be constituted by only the comparator. Further, a high power amplifier or the like may be used instead of the level shifter.

また、回路の特性を向上するために、他の任意の回路機能を追加してもよい。例えば、各増幅器や各比較器などの出力端子の後にLPF(Low Pass Filter)を設けることにより、電気信号の低い周波数成分を取り出してもよい。   Further, in order to improve the circuit characteristics, other arbitrary circuit functions may be added. For example, a low frequency component of an electric signal may be extracted by providing an LPF (Low Pass Filter) after an output terminal of each amplifier or each comparator.

本発明の実施形態に係るD級増幅回路の構成を示すブロック図である。It is a block diagram which shows the structure of the class D amplifier circuit which concerns on embodiment of this invention. (a)〜(f)は、図1に示すD級増幅回路の通常の動作を説明するためのタイミングチャ−トである。(A)-(f) is a timing chart for demonstrating normal operation | movement of the class D amplifier circuit shown in FIG. (a)〜(e)は、図1に示すD級増幅回路のノイズ減殺動作を説明するためのタイミングチャ−トである。(A)-(e) is a timing chart for demonstrating the noise reduction operation | movement of the class D amplifier circuit shown in FIG.

符号の説明Explanation of symbols

100 D級増幅回路
AMP1、AMP2、AMP3 増幅器
CMP1、CMP2 比較器
R11、R12、R21、R22、R31、R32、R33、R34、R4 抵抗
TRI 三角波生成器
LS1、LS2 レベルシフタ
DAMP 差動部
SP スピーカ
100 Class D amplifier circuit AMP1, AMP2, AMP3 Amplifier CMP1, CMP2 Comparators R11, R12, R21, R22, R31, R32, R33, R34, R4 Resistor TRI Triangular wave generator LS1, LS2 Level shifter DAMP Differential section SP Speaker

Claims (7)

入力信号を反転増幅する第1の増幅回路と、
前記第1の増幅回路の出力信号を反転増幅する第2の増幅回路と、
三角波信号を生成する三角波生成回路と、
前記三角波生成回路により生成された三角波信号の信号レベルと前記第1の増幅回路の出力信号の信号レベルとに基づいて信号レベルが変動する矩形波信号を出力する第1の比較回路と、
前記三角波生成回路により生成された三角波信号の信号レベルと前記第2の増幅回路の出力信号の信号レベルとに基づいて信号レベルが変動する矩形波信号を出力する第2の比較回路と、
前記第1の比較回路の出力信号と前記第2の比較回路の出力信号とを差動増幅し、第1の増幅回路に負帰還する差動増幅回路と、を備える、
ことを特徴とするD級増幅回路。
A first amplifier circuit for inverting and amplifying an input signal;
A second amplifier circuit for inverting and amplifying the output signal of the first amplifier circuit;
A triangular wave generating circuit for generating a triangular wave signal;
A first comparison circuit that outputs a rectangular wave signal whose signal level varies based on the signal level of the triangular wave signal generated by the triangular wave generation circuit and the signal level of the output signal of the first amplifier circuit;
A second comparison circuit that outputs a rectangular wave signal whose signal level varies based on the signal level of the triangular wave signal generated by the triangular wave generation circuit and the signal level of the output signal of the second amplification circuit;
A differential amplification circuit that differentially amplifies the output signal of the first comparison circuit and the output signal of the second comparison circuit and negatively feeds back to the first amplification circuit;
A class D amplifier circuit.
前記第1の比較回路は、前記三角波生成回路により生成された三角波信号の信号レベルと前記第1の増幅回路の出力信号の信号レベルとを比較して、比較結果に対応する矩形波信号を出力する第1の比較回路と、該第1の比較回路の出力を増幅して出力する回路と、を備え、
前記第2の比較回路は、前記三角波生成回路により生成された三角波信号の信号レベルと前記第2の増幅回路の出力信号の信号レベルとを比較して、比較結果に対応する矩形波信号を出力する第2の比較回路と、該第2の比較回路の出力を増幅して出力する回路と、を備える、
ことを特徴とする請求項1に記載のD級増幅回路。
The first comparison circuit compares the signal level of the triangular wave signal generated by the triangular wave generation circuit with the signal level of the output signal of the first amplification circuit, and outputs a rectangular wave signal corresponding to the comparison result And a circuit for amplifying and outputting the output of the first comparison circuit,
The second comparison circuit compares the signal level of the triangular wave signal generated by the triangular wave generation circuit with the signal level of the output signal of the second amplification circuit, and outputs a rectangular wave signal corresponding to the comparison result A second comparison circuit that amplifies and outputs the output of the second comparison circuit,
The class D amplifier circuit according to claim 1.
前記第1の比較回路と前記第2の比較回路とは同一の回路構成を有する、
ことを特徴とする請求項1又は2に記載のD級増幅回路。
The first comparison circuit and the second comparison circuit have the same circuit configuration.
The class D amplifier circuit according to claim 1, wherein the class D amplifier circuit is provided.
前記第1の比較回路と前記第2の比較回路とは回路基板上に近接して配置される、
ことを特徴とする請求項1、2又は3に記載のD級増幅回路。
The first comparison circuit and the second comparison circuit are arranged close to each other on a circuit board.
The class D amplifier circuit according to claim 1, 2, or 3.
前記第1の比較回路と前記第2の比較回路とは前記回路基板上に同一の製造プロセスにより構成される、
ことを特徴とする請求項1乃至4の何れか1項に記載のD級増幅回路。
The first comparison circuit and the second comparison circuit are configured by the same manufacturing process on the circuit board.
The class D amplifier circuit according to any one of claims 1 to 4, wherein
前記第1の比較回路の出力信号と前記第2の比較回路の出力信号とは、同一のバイアス信号を基準レベルとして変動し、逆位相であり、
Bridged Trans Less方式の増幅回路を構成する、
ことを特徴とする請求項1乃至5の何れか1項に記載のD級増幅回路。
The output signal of the first comparison circuit and the output signal of the second comparison circuit fluctuate with the same bias signal as a reference level, and have opposite phases,
Configure a Bridged Trans Less type amplifier circuit,
The class D amplifier circuit according to any one of claims 1 to 5, wherein
前記第1の比較回路の出力端子と前記第2の比較回路の出力端子とは、外部スピ−カに接続される、
ことを特徴とする請求項1乃至6の何れか1項に記載のD級増幅回路。
The output terminal of the first comparison circuit and the output terminal of the second comparison circuit are connected to an external speaker.
The class D amplifier circuit according to claim 1, wherein:
JP2007275569A 2007-10-23 2007-10-23 D-class amplifier circuit Withdrawn JP2009105664A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007275569A JP2009105664A (en) 2007-10-23 2007-10-23 D-class amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007275569A JP2009105664A (en) 2007-10-23 2007-10-23 D-class amplifier circuit

Publications (1)

Publication Number Publication Date
JP2009105664A true JP2009105664A (en) 2009-05-14

Family

ID=40706936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007275569A Withdrawn JP2009105664A (en) 2007-10-23 2007-10-23 D-class amplifier circuit

Country Status (1)

Country Link
JP (1) JP2009105664A (en)

Similar Documents

Publication Publication Date Title
US7750731B2 (en) PWM loop filter with minimum aliasing error
US7479826B2 (en) Chopper amplifier circuit and semiconductor device
US7292098B2 (en) Operational amplifier
JP2003110375A (en) Self-operating pwm (pulse width modulation) amplifier
TWM365017U (en) D-class amplifier
CA2788409C (en) Method and arrangement for driving a microphone
US7439801B2 (en) Amplifier circuit with multiple power supplies
US10819293B2 (en) Power amplifier
JP2013121160A (en) Fully-differential feedback amplifier circuit and electrical equipment
JP5537342B2 (en) Chopper stabilized amplifier
JP2009100352A (en) Digital amplifier circuit
JP2009105664A (en) D-class amplifier circuit
JP2004128796A (en) Signal amplification circuit
JPWO2018061386A1 (en) Class D amplifier
JP4461480B2 (en) amplifier
JP4465724B2 (en) Amplifier circuit
JP2007067554A (en) Class-d amplifier
JP5697144B2 (en) Voltage amplification device and voltage amplification method
JP5492488B2 (en) Class D amplifier
JP2011049947A (en) Class-d amplifier circuit
JP2009118214A (en) Video signal amplifying circuit and semiconductor integrated circuit for amplification
JP2009278583A (en) Btl amplifier
JP2004274434A (en) Video signal correction circuit
CN114900136A (en) Voltage and current sensing circuit for measuring a load connected to a power amplifier
JP5733838B2 (en) Class D amplifier

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101018

A072 Dismissal of procedure

Free format text: JAPANESE INTERMEDIATE CODE: A073

Effective date: 20120221

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120306