JP5733838B2 - Class D amplifier - Google Patents
Class D amplifier Download PDFInfo
- Publication number
- JP5733838B2 JP5733838B2 JP2012506893A JP2012506893A JP5733838B2 JP 5733838 B2 JP5733838 B2 JP 5733838B2 JP 2012506893 A JP2012506893 A JP 2012506893A JP 2012506893 A JP2012506893 A JP 2012506893A JP 5733838 B2 JP5733838 B2 JP 5733838B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse width
- pulse
- amplifier
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/351—Pulse width modulation being used in an amplifying circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
本発明は、家庭用電子機器や業務用電子機器に有する音響増幅器や信号増幅器等に用いるためのD級増幅器に関し、特に電子機器から発生する電磁妨害を抑制し、機器のコストを低減できるD級増幅器に関する。 The present invention relates to a class D amplifier for use in an acoustic amplifier, a signal amplifier, or the like included in a home electronic device or a commercial electronic device, and in particular, a class D that can suppress electromagnetic interference generated from the electronic device and reduce the cost of the device. It relates to an amplifier.
従来より、スイッチング技術を用いたD級増幅器が知られている。D級増幅器は、増幅素子の電流を中間状態に制御するアナログ増幅器とは異なり、スイッチング増幅素子をON/OFFさせることにより、増幅素子での余分な発熱を大幅に低減できる利点がり、家庭用オーディオ機器(ワンビットADコンバータ)などに使用されている。 Conventionally, a class D amplifier using a switching technique is known. Unlike analog amplifiers that control the current of amplifier elements to an intermediate state, class D amplifiers have the advantage of greatly reducing excess heat generated by the amplifier elements by turning on / off the switching amplifier elements. It is used in equipment (one-bit AD converter).
図1は従来例1のD級増幅器の構成を示す回路である(特許文献1)。従来例1のD級増幅器は、信号源101aの信号をパルス幅変調器(PWM)110aによりパルス信号に変換し、パルス信号を第1パルス増幅器105aで増幅し、第1低域通過フィルタ(LPF)107aでパルス成分を除去して元の入力信号の周波数成分を取り出して負荷109aに出力する。さらに一般では、負荷109aの駆動電力を増強すべく、パルス幅変調器110aのパルス信号をインバータ111aにより反転して得られた反転パルス信号を第2パルス増幅器106aで増幅し、第2低域通過フィルタ(LPF)108aを介して負荷109aの他端に出力する。
FIG. 1 is a circuit showing a configuration of a class D amplifier of Conventional Example 1 (Patent Document 1). The class D amplifier of Conventional Example 1 converts the signal from the
図2(a)に示す入力信号VINが入力された場合、第1パルス増幅回路105aに与えられる電源電圧をVとすれば、図2(b)に示す出力パルス電圧が第1パルス増幅回路105aからさらに反転された出力パルス電圧が第2パルス増幅回路106aから出力され、第1低域通過フィルタ107aと第2低域通過フィルタ108aを介して得られた出力電圧Vo1とVo1を反転した出力電圧が負荷109aに印加される。この回路方式は、BTL(Balance TransformerlessまたはBridged Transformerless)回路と呼ばれている。BTL回路では、第1低域通過フィルタ107aと第2低域通過フィルタ108aから負荷109aに印加される出力パルス電圧は、図2(b)に示すように、+Vと−Vとの2値となり、電源電圧の2倍の電圧変化幅となる。このため、スイッチングに伴う電磁不要輻射ノイズが大きくなり、図2(c)に示すように、出力パルスの周波数成分は非常に高い周波数まで広がってしまう。When the input signal VIN shown in FIG. 2 (a) is input, if the power supply voltage applied to the first
スイッチングに伴う電磁不要輻射ノイズの発生を抑制するためには、D級増幅器を電磁シールド板で覆ったり、D級増幅器の各部にフィルタ回路を挿入する必要がある。しかし、電磁シールド板は高価であり、フィルタ回路も発生するノイズレベルが大きくノイズ周波数が高いほど、高価な素子を設ける必要がある。このため、D級増幅器の製造コストが上昇してしまう。 In order to suppress the generation of electromagnetic radiation noise accompanying switching, it is necessary to cover the class D amplifier with an electromagnetic shield plate or to insert a filter circuit in each part of the class D amplifier. However, the electromagnetic shield plate is expensive, and it is necessary to provide an expensive element as the noise level at which the filter circuit is generated is large and the noise frequency is high. This increases the manufacturing cost of the class D amplifier.
そこで、上記問題を解決したD級増幅器として、図3に示す従来例2のD級増幅器の構成が知られている(特許文献2)。従来例2のD級増幅器は、三角波や鋸歯状波などを出力する基準信号源131に接続された第1パルス幅変調器103と第2パルス幅変調器104とを備える。第1パルス幅変調器103は信号源101に直接接続される。第2パルス幅変調器104は信号反転器102を介して入力信号源101に接続される。第1パルス幅変調器103と第2パルス幅変調器104の出力のそれぞれを第1低域通過フィルタ107と第2低域通過フィルタ108を介して負荷109の異なる端子に接続している。
Therefore, as a class D amplifier that solves the above problem, a configuration of a class D amplifier of Conventional Example 2 shown in FIG. 3 is known (Patent Document 2). The class D amplifier of Conventional Example 2 includes a first
従来例2のD級増幅器によれば、図4(b)に示すように、第1パルス増幅回路105と第2パルス増幅回路106の出力間に得られる差動パルス電圧Vo’は、その極性が入力信号VINの極性に応じて変調されると共に、常にグランドレベルを基準として出力される。このため、差動パルス電圧Vo’の振幅は常に電源電圧Vと同一の大きさに抑制される。それ故、この回路方式はパルス極性変調方式とも呼ばれる。パルス極性変調方式では、図4(b)に示すように、差動パルス電圧Vo’の振幅が図2(b)に示す従来例1の増幅器による出力パルス電圧に対して半減される。また、図4(c)に示すように、点線部分に相当する出力パルスの周波数スペクトルの奇数次高調波成分が消滅する。また、図4(b)に示す差動パルス電圧Vo’のパルス周波数は、図2(b)のVo1’−Vo2の2倍になるので、低域通過フィルタの遮断周波数を高く設計して小型化しコスト低減することもできる。According to the class D amplifier of Conventional Example 2, as shown in FIG. 4B, the differential pulse voltage Vo ′ obtained between the outputs of the first
しかしながら、実際の実施例2のD級増幅器では、例えば信号反転回路の挿入による伝播遅延量などがあるため、パルス出力の周波数成分の主体をなす奇数次高調波を十分に低減することができなかった。 However, in the actual class D amplifier of the second embodiment, for example, there is a propagation delay amount due to insertion of a signal inverting circuit, and therefore, it is not possible to sufficiently reduce the odd-order harmonics forming the main component of the frequency component of the pulse output. It was.
本発明の課題は、パルス出力の周波数成分の主体をなす奇数次高調波を大幅に低減して、電磁不要輻射を大幅に低減でき、しかも安価な増幅器を提供することにある。 SUMMARY OF THE INVENTION An object of the present invention is to provide an amplifier that can significantly reduce odd-order harmonics, which are the main component of the frequency component of pulse output, and can greatly reduce electromagnetic radiation, and that is inexpensive.
上記課題を解決するために、本発明の第一の技術的側面に係るD級増幅器は、信号源からの入力信号を反転させた反転信号を生成する信号反転器と、信号源からの入力信号に対してパルス幅変調を施す第1パルス幅変調器と、電源の両端に直列に接続された第1スイッチング増幅素子と第2スイッチング増幅素子とを有し、前記第1スイッチング増幅素子と前記第2スイッチング増幅素子とを交互にオン/オフすることにより第1パルス幅変調器からのパルス幅変調信号を増幅する第1パルス増幅器と、反転信号に対してパルス幅変調を施す第2パルス幅変調器と、前記電源の両端に直列に接続された第3スイッチング増幅素子と第4スイッチング増幅素子とを有し、前記第3スイッチング増幅素子と前記第4スイッチング増幅素子とを交互にオン/オフすることにより第2パルス幅変調器からのパルス幅変調信号を増幅する第2パルス増幅器と、第1パルス増幅器からのパルス幅変調信号の低域周波数成分のみを通過させる第1低域通過フィルタと、第2パルス増幅器からのパルス幅変調信号の低域周波数成分のみを通過させる第2低域通過フィルタと、信号源と第1パルス幅変調器の間に接続され、信号源からの入力信号を所定の時間遅延させた遅延信号を生成し、生成した遅延信号を第1パルス幅変調器に出力する信号遅延器とを備え、信号遅延器は、信号源からの入力信号と信号反転器で反転させた反転信号との間の遅延時間に相当する遅延時間だけ入力信号を遅延させた遅延信号を生成し、第1低域通過フィルタからの信号と第2低域通過フィルタからの信号を負荷に出力する。 In order to solve the above problems, a class D amplifier according to a first technical aspect of the present invention includes a signal inverter that generates an inverted signal obtained by inverting an input signal from a signal source, and an input signal from the signal source. A first pulse width modulator that performs pulse width modulation on the power source, a first switching amplification element and a second switching amplification element connected in series to both ends of the power source, and the first switching amplification element and the first switching amplification element A first pulse amplifier that amplifies the pulse width modulation signal from the first pulse width modulator by alternately turning on and off the two switching amplifier elements, and a second pulse width modulation that applies pulse width modulation to the inverted signal alternating with vessels, and a third switching amplifier element and the fourth switching amplifier element connected in series to both ends of the power supply, and the third switching amplifier element and said fourth switching amplifier element On / off and the second pulse amplifier for amplifying the pulse width modulated signal from the second pulse width modulator by a first low pass only low frequency components of the pulse width modulation signal from the first pulse amplification device a band pass filter, is connected to the second low-pass filter which passes only low frequency components of the pulse width modulation signal from the second pulse amplification unit, between the signal source and the first pulse width modulator, the signal source And a signal delay unit that outputs the generated delay signal to the first pulse width modulator, and the signal delay unit includes an input signal from the signal source, A delay signal obtained by delaying the input signal by a delay time corresponding to the delay time between the inverted signal inverted by the signal inverter and the signal from the first low-pass filter and the second low-pass filter is generated. To the load To.
このような構成により、パルス出力の周波数成分の主体をなす奇数次高調波を低減することができる。 With such a configuration, it is possible to reduce odd-order harmonics that form the main frequency component of the pulse output.
このような構成により、信号反転器による反転信号の遅延が信号遅延器による信号遅延により相殺され、負荷に印加される出力パルス電圧の同相成分が正確に相殺される。このため、パルス出力の周波数成分の主体をなす奇数次高調波を大幅により低減できる。この結果、電磁不要輻射が大幅に低減され、しかも安価となる。その際に、増幅信号成分を含む両増幅回路の出力差動成分は従来通りに負荷に印加される。 With such a configuration, the delay of the inverted signal by the signal inverter is canceled by the signal delay by the signal delay device, and the in-phase component of the output pulse voltage applied to the load is accurately canceled. For this reason, it is possible to greatly reduce the odd-order harmonics that form the main component of the frequency component of the pulse output. As a result, electromagnetic radiation is greatly reduced and the cost is reduced. At that time, the output differential component of both amplifier circuits including the amplified signal component is applied to the load as usual.
本発明の第二の技術的側面に係るD級増幅器は、信号源からの入力信号を反転させた反転信号を生成する信号反転器と、信号源からの入力信号に対してパルス幅変調を施す第1パルス幅変調器と、電源の両端に直列に接続された第1スイッチング増幅素子と第2スイッチング増幅素子とを有し、前記第1スイッチング増幅素子と前記第2スイッチング増幅素子とを交互にオン/オフすることにより第1パルス幅変調器からのパルス幅変調信号を増幅する第1パルス増幅器と、反転信号に対してパルス幅変調を施す第2パルス幅変調器と、前記電源の両端に直列に接続された第3スイッチング増幅素子と第4スイッチング増幅素子とを有し、前記第3スイッチング増幅素子と前記第4スイッチング増幅素子とを交互にオン/オフすることにより第2パルス幅変調器からのパルス幅変調信号を増幅する第2パルス増幅器と、第1パルス増幅器と第2パルス増幅器との一方に接続され、パルス幅変調信号の低域周波数成分のみを通過させる低域通過フィルタと、信号源と第1パルス幅変調器の間に接続され、信号源からの入力信号を所定の時間遅延させた遅延信号を生成し、生成した遅延信号を第1パルス幅変調器に出力する信号遅延器とを備え、信号遅延器は、信号源からの入力信号と信号反転器で反転させた反転信号との間の遅延時間に相当する遅延時間だけ入力信号を遅延させた遅延信号を生成し、第1パルス増幅器と第2パルス増幅器とのうち低域通過フィルタの接続されていない方からのパルス幅変調信号と低域通過フィルタからの信号とを負荷に出力する。 A class D amplifier according to a second technical aspect of the present invention includes a signal inverter that generates an inverted signal obtained by inverting an input signal from a signal source, and performs pulse width modulation on the input signal from the signal source. A first pulse width modulator; a first switching amplification element and a second switching amplification element connected in series at both ends of the power supply; and alternately switching the first switching amplification element and the second switching amplification element. A first pulse amplifier that amplifies the pulse width modulation signal from the first pulse width modulator by turning on / off, a second pulse width modulator that applies pulse width modulation to the inverted signal, and both ends of the power supply A third switching amplifying element and a fourth switching amplifying element connected in series; and alternately turning on / off the third switching amplifying element and the fourth switching amplifying element. A second pulse amplifier that amplifies the pulse width modulation signal from the two-pulse width modulator and one of the first pulse amplifier and the second pulse amplifier, and is a low-pass filter that passes only a low frequency component of the pulse width modulation signal. A band-pass filter, connected between the signal source and the first pulse width modulator, generates a delayed signal obtained by delaying an input signal from the signal source for a predetermined time, and the generated delayed signal is converted into the first pulse width modulator. The signal delay unit delays the input signal by a delay time corresponding to the delay time between the input signal from the signal source and the inverted signal inverted by the signal inverter. It generates a signal, and a signal from the pulse width modulation signal and a low-pass filter from which is not connected to the low-pass filter of the first pulse amplifier circuit and the second pulse amplifier device to a load.
このような構成により、パルス出力の周波数成分の主体をなす奇数次高調波を低減することができる。 With such a configuration, it is possible to reduce odd-order harmonics that form the main frequency component of the pulse output.
このような構成により、信号反転器による反転信号の遅延が信号遅延器による信号遅延により相殺され、負荷に印加される出力パルス電圧の同相成分が正確に相殺される。このため、パルス出力の周波数成分の主体をなす奇数次高調波を大幅により低減できる。この結果、電磁不要輻射が大幅に低減され、しかも安価となる。その際に、増幅信号成分を含む両増幅回路の出力差動成分は従来通りに負荷に印加される。 With such a configuration, the delay of the inverted signal by the signal inverter is canceled by the signal delay by the signal delay device, and the in-phase component of the output pulse voltage applied to the load is accurately canceled. For this reason, it is possible to greatly reduce the odd-order harmonics that form the main component of the frequency component of the pulse output. As a result, electromagnetic radiation is greatly reduced and the cost is reduced. At that time, the output differential component of both amplifier circuits including the amplified signal component is applied to the load as usual.
以下、本発明の実施の形態のD級増幅器を図面を参照しながら詳細に説明する。 Hereinafter, a class D amplifier according to an embodiment of the present invention will be described in detail with reference to the drawings.
図5は、本発明の実施例1に係るD級増幅器の構成を示す回路図である。図5に示すD級増幅器は、信号源1からの入力信号を増幅して負荷8に出力するためのものであり、信号遅延器2、信号反転器3、第1パルス幅変調(PWM)器4、第2パルス幅変調器5、第1パルス増幅器10、第2パルス増幅器11、第1低域通過フィルタ(LPF)6、第2低域通過フィルタ(LPF)7、三角波や鋸歯状波を出力する三角波発生器9を備える。信号反転器3は、入力信号源1からの入力信号を反転して第2パルス幅変調器5に出力する。
FIG. 5 is a circuit diagram showing a configuration of the class D amplifier according to
信号遅延器2は、入力信号源1からの入力信号と信号反転器3で反転された反転信号との位相差に相当する遅延時間だけ、入力信号源1からの入力信号を遅延させて第1パルス幅変調器4に出力する。
The
信号遅延器2としては、増幅度1の非反転増幅器、或いは、抵抗やコンデンサやコイルから構成される低域通過フィルタを1段又は多段接続したものを用いることができる。低域通過フィルタは受動回路であっても能動回路であっても良い。また、増幅度1の非反転増幅器の段数は、遅延時間に合わせて設定される。低域通過フィルタを用いる場合には、遅延時間に合わせて抵抗とコンデンサとの時定数を設定すれば良い。
As the
第1パルス幅変調器4は、コンパレータからなり、信号遅延器2からの遅延信号と三角波発生器9からの三角波信号とを大小比較することによってパルス幅変調を施し、パルス幅変調信号を第1パルス増幅器10に出力する。
The first pulse width modulator 4 is composed of a comparator, performs pulse width modulation by comparing the delayed signal from the
第1パルス増幅器10は、例えば、電源Vの両端に直列に接続された第1MOSFETと第2MOSFETとからなるスイッチング増幅素子を有し、第1パルス幅変調器4からのパルス幅変調信号に基づいて第1MOSFETと第2MOSFETとを交互にON/OFFすることにより増幅されたパルス幅変調信号を第1低域通過フィルタ6に出力する。スイッチング増幅素子には、MOSFET以外にも、IGBTやバイポーラトランジスタなど任意の増幅素子が適用できる。
The
第1低域通過フィルタ6は、例えば、第1コイルと第1コンデンサとからなり、あるいは抵抗とコンデンサとからなり、第1パルス幅変調器4からのパルス幅変調信号の内、第1コイルと第1コンデンサとで決定される遮断周波数以下の低域周波数成分のみを通過させることにより、元の入力信号の周波数成分を取り出して負荷8に出力する。
The first low-pass filter 6 includes, for example, a first coil and a first capacitor, or a resistor and a capacitor. Among the pulse width modulation signals from the first pulse width modulator 4, the first coil By passing only the low frequency component below the cutoff frequency determined by the first capacitor, the frequency component of the original input signal is extracted and output to the
第2パルス幅変調器5は、第1パルス幅変調器4と同じ特性を有するコンパレータからなり、信号反転器3からの反転信号と三角波発生器9からの三角波信号とを大小比較することによってパルス幅変調を施し、パルス幅変調信号を第2パルス増幅器11に出力する。
The second
第2パルス増幅器11は、例えば、電源Vの両端に直列に接続された第3MOSFETと第4MOSFETとからなるスイッチング増幅素子を有し、第2パルス幅変調器5からのパルス幅変調信号に基づいて第3MOSFETと第4MOSFETとを交互にON/OFFすることにより増幅されたパルス幅変調信号を第2低域通過フィルタ7に出力する。
The
第2低域通過フィルタ7は、例えば、第2コイルと第2コンデンサとからなり、あるいは抵抗とコンデンサとからなり、第2パルス幅変調器5からのパルス幅変調信号の内、第2コイルと第2コンデンサとで決定される遮断周波数以下の低域周波数成分のみを通過させることにより、元の入力信号の周波数成分を取り出して負荷8に出力する。
The second low-
図6は、図3に示す従来例2のD級増幅器と図5に示す実施例1に係るD級増幅器との出力波形を示す図である。図6において、従来例2の非反転出力Vo1’は図3に示す第1パルス増幅器105のパルス出力、従来例2の反転出力Vo2は図3に示す第1パルス増幅器106のパルス出力である。従来例2の反転出力Vo2には、Vs’に対するVsrの遅れであるインバータ102(信号反転回路)の伝播遅延量DLに起因して、従来例2の非反転出力Vo1’に対する位相変化が発生している。実施例1の非反転出力Vo1は図5に示す第1パルス増幅器10のパルス出力、反転出力Vo2は図5に示す第2パルス増幅器11のパルス出力である。Vsは信号遅延器2の出力、Vsrは信号反転器3の出力である。
FIG. 6 is a diagram showing output waveforms of the class D amplifier of the second conventional example shown in FIG. 3 and the class D amplifier according to the first embodiment shown in FIG. In FIG. 6, the non-inverted output Vo1 'of Conventional Example 2 is the pulse output of the
従来例2の反転出力Vo2のパルスP1が従来例2の非反転出力Vo1’のパルスの中心から右側にずれるので、図7に示すように、第1パルス増幅器105と第2パルス増幅器106との出力間の差動パルス(Vo2−Vo1’)にもパルスP1の影響が現われて、奇数次高調波が大きくなり、電磁不要輻射が大きくなる。なお、図7において、一点鎖線で示すパルスは従来例2の非反転出力Vo1’である。
Since the pulse P1 of the inverting output Vo2 of the conventional example 2 is shifted to the right from the center of the pulse of the non-inverting output Vo1 ′ of the conventional example 2, as shown in FIG. 7, the
これに対して、実施例1に係るD級増幅器では、図6に示すように、信号遅延器2の出力Vsと信号反転器3の出力Vsrとに同一の遅延が生じていて、伝播遅延量DLの差がゼロである。つまり、反転出力Vo2のパルスP2が非反転出力Vo1のパルスの中心に位置するように調整しているので、図8に示すように、第1パルス増幅器10と第2パルス増幅器11との出力間の差動パルス(Vo2−Vo1)のパルス信号の中心にパルスP2が現われる。この結果、実施例1に係るD級増幅器では、奇数次高調波が大幅に低減され、電磁不要輻射が大幅に低減される。図8において、一点鎖線で示すパルスは、非反転出力Vo1である。
On the other hand, in the class D amplifier according to the first embodiment, as shown in FIG. 6, the same delay occurs in the output Vs of the
即ち、信号反転器3による反転信号の遅延が信号遅延器2による信号遅延により相殺されることによって、負荷8に印加される出力パルス電圧の同相成分が正確に相殺される。この結果、実施例1に係るD級増幅器では、パルス出力の周波数成分の主体をなす奇数次高調波を大幅に低減でき、偶数次高調波と側波帯成分だけの電磁輻射となる。従って、実施例1に係るD級増幅器では、発生ノイズがほぼ半減し、電磁不要輻射が大幅に低減できる。実際に負荷を駆動する差動出力電圧波形においては、パルス電圧振幅は半減し、信号の極性に応じてパルス極性も制御されることで、従来通りの出力パワーが確保できる。
That is, the in-phase component of the output pulse voltage applied to the
また、電磁シールド板を許容レベルで簡易形状で構成できるとともに、その実装箇所も省略でき、フィルタ回路も大幅に削減できる。さらに、ノイズ障害発生の面から見ても携帯電話やコンピュータ等の無線接続への妨害を大幅に低減できるので、情報化社会への適合性が極めて高い技術となる。このように本発明の工業上、社会上の効果は極めて高い。 Further, the electromagnetic shield plate can be configured with a simple shape at an acceptable level, the mounting portion thereof can be omitted, and the filter circuit can be greatly reduced. Further, even from the viewpoint of the occurrence of noise disturbance, since interference with wireless connections of mobile phones, computers, etc. can be greatly reduced, this technology is extremely highly compatible with the information society. Thus, the industrial and social effects of the present invention are extremely high.
表1は、従来例1と従来例2と実施例1とのパルス極性変調方式との出力周波数スペクトルの比較を示す表である。表1において、従来例1は、図1に示す従来例1のD級増幅器の出力周波数スペクトルを示し、従来例2はは図3に示す従来例2のD級増幅器の出力周波数スペクトルを示し、実施例1は、図5に示す実施例1のD級増幅器の出力周波数スペクトルを示す。
表1の結果から、パルス極性変調方式回路に信号遅延器2(非反転回路)を挿入することにより、信号の伝播遅延を相殺して奇数次高調波を基本波の−35dB以下に低減できることを確認することができる。 From the results shown in Table 1, it can be seen that by inserting the signal delay device 2 (non-inverting circuit) in the pulse polarity modulation system circuit, the signal propagation delay can be canceled and the odd harmonics can be reduced to −35 dB or less of the fundamental wave. Can be confirmed.
図9は、本発明の実施例2に係るD級増幅器の構成を示す回路図である。図9に示す実施例2に係るD級増幅器は、図5に示す実施例1に係るD級増幅器に対して、信号遅延器2を削除し、第1低域通過フィルタ6と第2低域通過フィルタ7に代わり第3低域通過フィルタ6aと第4低域通過フィルタ7aを、三角波発生器9に代わり三角波発生器9aを用いる。
FIG. 9 is a circuit diagram showing a configuration of a class D amplifier according to
図9に示すその他の構成は、図5に示す構成と同一であるので、同一部分には同一符号を付する。ここでは、第1パルス幅変調器4、第2パルス幅変調器5、三角波発生器9aと第3低域通過フィルタ6a、第4低域通過フィルタ7aを説明する。
The other configuration shown in FIG. 9 is the same as the configuration shown in FIG. Here, the first pulse width modulator 4, the second
三角波発生器9aは、信号反転器3の遅延時間よりも十分に長い周期(遅延時間が無視できる周期)を持つ三角波信号を発生する。
The
第1パルス幅変調器4は、入力信号源1に接続され、信号反転器3の遅延時間よりも十分に長い周期を持つ三角波発生器9aからの三角波信号と入力信号源1からの入力信号とを大小比較することにより、信号反転器3の遅延時間よりも十分に長い周期を持つパルス信号を生成し、即ち、入力信号源からの入力信号に対してパルス幅変調を施して第1パルス増幅器10に出力する。
The first pulse width modulator 4 is connected to the
第2パルス幅変調器5は、信号反転器3に接続され、信号反転器3の遅延時間よりも十分に長い周期を持つ三角波発生器9aからの三角波信号と信号反転器3からの反転信号とを大小比較することにより、信号反転器3の遅延時間よりも十分に長い周期を持つパルス信号を生成し、即ち、信号反転器3からの反転信号に対してパルス幅変調を施して第2パルス増幅器11に出力する。
The second
三角波発生器9aの発生する三角波信号の周期が長くなった分、出力パルスの周波数も低下するので、第3低域通過フィルタ6aと第4低域通過フィルタ7aの遮断周波数も低く設定する。
Since the frequency of the output pulse also decreases as the period of the triangular wave signal generated by the
信号反転器3の遅延時間とは、実施例1に係るD級増幅器で説明した伝播遅延量DL、即ち、入力信号源1からの入力信号と信号反転器3で反転された反転信号との位相差に相当する遅延時間である。
The delay time of the
信号反転器3の遅延時間τはパルス周期Tよりも十分に短くなるように、以下の式(1)に基づいて決定される。
The delay time τ of the
τ<<T=1/(2・f・D) ・・・(1)
fは三角波信号の周波数、Dはパルス信号のオンオフのデューティ比のダイナミックレンジである。周期Tは、遅延時間τの10倍以上であり、より好ましくは100倍以上が選ばれる。τ << T = 1 / (2 · f · D) (1)
f is the frequency of the triangular wave signal, and D is the dynamic range of the on / off duty ratio of the pulse signal. The period T is 10 times or more of the delay time τ, and more preferably 100 times or more.
第1パルス増幅器10と第2パルス増幅器11は、信号反転器3の遅延時間よりも十分に長い周期を持つパルス信号により、複数のMOSFET等からなるスイッチング増幅素子を交互にON/OFFさせる。
The
このように、実施例2に係るD級増幅器によれば、第1パルス幅変調器4が、信号反転器3の遅延時間よりも十分に長い周期を持つパルス信号を生成し、第2パルス幅変調器5が、信号反転器3の遅延時間よりも十分に長い周期を持つパルス信号を生成するので、信号反転による信号遅延時間が出力パルス信号において無視できるようになる。即ち、出力パルス信号は、信号反転による信号遅延がない場合の波形と同じ波形になる。
Thus, according to the class D amplifier according to the second embodiment, the first pulse width modulator 4 generates a pulse signal having a period sufficiently longer than the delay time of the
このため、負荷8に印加される出力パルス電圧の遅延時間が相殺されて、パルス出力の周波数成分の主体をなす奇数次高調波を大幅に低減できるので、電磁不要輻射を大幅に低減できる。即ち、実施例2に係るD級増幅器においても、実施例1に係るD級増幅器の効果と同様な効果が得られる。
For this reason, the delay time of the output pulse voltage applied to the
図10は、本発明の実施例3に係るD級増幅器の構成を示す回路図である。図10に示す実施例3に係るD級増幅器は、図5に示す実施例1に係るD級増幅器に対して、第2低域通過フィルタ7を削除する。
FIG. 10 is a circuit diagram showing a configuration of a class D amplifier according to
第1パルス幅変調器4と第2パルス幅変調器5の出力電圧においてノイズ発生が問題になるほど大きな振幅や歪みを伴っていない場合には、出力電流に含まれるノイズ成分のみを除去すればよい。この場合には、第2低域通過フィルタ7を削除し、第3低域通過フィルタ6のみを設けることでノイズ発生を抑制することができる。このため、電磁不要輻射を大幅に低減できる。
When the output voltages of the first pulse width modulator 4 and the second
なお、第2低域通過フィルタ7を削除する代わりに、第1低域通過フィルタ6を削除し、第2低域通過フィルタ7のみを設けるようにしても同様な効果が得られる。
The same effect can be obtained by deleting the first low-pass filter 6 and providing only the second low-
図11は、本発明の実施例4に係るD級増幅器の構成を示す回路図である。図11に示す実施例4に係るD級増幅器は、図9に示す実施例2に係るD級増幅器に対して、第4低域通過フィルタ7aを削除したことを特徴とする。 FIG. 11 is a circuit diagram showing a configuration of a class D amplifier according to Embodiment 4 of the present invention. The class D amplifier according to the fourth embodiment shown in FIG. 11 is characterized in that the fourth low-pass filter 7a is deleted from the class D amplifier according to the second embodiment shown in FIG.
第1パルス幅変調器4と第2パルス幅変調器5の出力電圧においてノイズ発生が問題になるほど大きな振幅や歪みを伴っていない場合には、出力電流に含まれるノイズ成分のみを除去すればよい。この場合には、第4低域通過フィルタ7aを削除し、第3低域通過フィルタ6aのみを設けることでノイズ発生を抑制することができる。このため、電磁不要輻射を大幅に低減できる。
When the output voltages of the first pulse width modulator 4 and the second
なお、第4低域通過フィルタ7aを削除する代わりに、第3低域通過フィルタ6aを削除し、第4低域通過フィルタ7aのみを設けるようにしても同様な効果が得られる。
The same effect can be obtained by deleting the third low-
本発明は、家庭用電子機器や業務用電子機器に有する音響増幅器や信号増幅器等に利用可能である。 The present invention can be used for an acoustic amplifier, a signal amplifier, or the like included in a home electronic device or a commercial electronic device.
Claims (2)
信号源からの入力信号を反転させた反転信号を生成する信号反転器と、
前記信号源からの前記入力信号に対してパルス幅変調を施す第1パルス幅変調器と、
電源の両端に直列に接続された第1スイッチング増幅素子と第2スイッチング増幅素子とを有し、前記第1スイッチング増幅素子と前記第2スイッチング増幅素子とを交互にオン/オフすることにより前記第1パルス幅変調器からのパルス幅変調信号を増幅する第1パルス増幅器と、
前記反転信号に対してパルス幅変調を施す第2パルス幅変調器と、
前記電源の両端に直列に接続された第3スイッチング増幅素子と第4スイッチング増幅素子とを有し、前記第3スイッチング増幅素子と前記第4スイッチング増幅素子とを交互にオン/オフすることにより前記第2パルス幅変調器からのパルス幅変調信号を増幅する第2パルス増幅器と、
前記第1パルス増幅器からのパルス幅変調信号の低域周波数成分のみを通過させる第1低域通過フィルタと、
前記第2パルス増幅器からのパルス幅変調信号の低域周波数成分のみを通過させる第2低域通過フィルタと、
前記信号源と第1パルス幅変調器の間に接続され、前記信号源からの前記入力信号を所定の時間遅延させた遅延信号を生成し、生成した前記遅延信号を前記第1パルス幅変調器に出力する信号遅延器とを備え、
前記信号遅延器は、前記信号源からの前記入力信号と前記信号反転器で反転させた前記反転信号との間の遅延時間に相当する遅延時間だけ前記入力信号を遅延させた前記遅延信号を生成し、
前記第1低域通過フィルタからの信号と前記第2低域通過フィルタからの信号を負荷に出力することを特徴とするD級増幅器。 A class D amplifier,
A signal inverter that generates an inverted signal obtained by inverting the input signal from the signal source;
A first pulse width modulator that performs pulse width modulation on the input signal from the signal source;
A first switching amplifying element and a second switching amplifying element connected in series to both ends of the power supply, and the first switching amplifying element and the second switching amplifying element are alternately turned on / off to A first pulse amplifier for amplifying a pulse width modulation signal from the one pulse width modulator;
A second pulse width modulator that applies pulse width modulation to the inverted signal;
A third switching amplifying element and a fourth switching amplifying element connected in series to both ends of the power supply, and the third switching amplifying element and the fourth switching amplifying element are alternately turned on / off A second pulse amplifier for amplifying the pulse width modulation signal from the second pulse width modulator;
A first low-pass filter which passes only low frequency components of the pulse width modulation signal from the first pulse amplification device,
A second low-pass filter which passes only low frequency components of the pulse width modulation signal from the second pulse amplification device,
Connected between the signal source and the first pulse width modulator, generates a delay signal obtained by delaying the input signal from the signal source for a predetermined time, and generates the delayed signal as the first pulse width modulator. A signal delay device that outputs to
The signal delay unit generates the delayed signal obtained by delaying the input signal by a delay time corresponding to a delay time between the input signal from the signal source and the inverted signal inverted by the signal inverter. And
A class-D amplifier that outputs a signal from the first low-pass filter and a signal from the second low-pass filter to a load.
信号源からの入力信号を反転させた反転信号を生成する信号反転器と、 A signal inverter that generates an inverted signal obtained by inverting the input signal from the signal source;
前記信号源からの前記入力信号に対してパルス幅変調を施す第1パルス幅変調器と、 A first pulse width modulator that performs pulse width modulation on the input signal from the signal source;
電源の両端に直列に接続された第1スイッチング増幅素子と第2スイッチング増幅素子とを有し、前記第1スイッチング増幅素子と前記第2スイッチング増幅素子とを交互にオン/オフすることにより前記第1パルス幅変調器からのパルス幅変調信号を増幅する第1パルス増幅器と、 A first switching amplifying element and a second switching amplifying element connected in series at both ends of the power supply, and the first switching amplifying element and the second switching amplifying element are alternately turned on / off to turn the first switching amplifying element on and off; A first pulse amplifier for amplifying a pulse width modulation signal from the one pulse width modulator;
前記反転信号に対してパルス幅変調を施す第2パルス幅変調器と、 A second pulse width modulator that applies pulse width modulation to the inverted signal;
前記電源の両端に直列に接続された第3スイッチング増幅素子と第4スイッチング増幅素子とを有し、前記第3スイッチング増幅素子と前記第4スイッチング増幅素子とを交互にオン/オフすることにより前記第2パルス幅変調器からのパルス幅変調信号を増幅する第2パルス増幅器と、 A third switching amplifying element and a fourth switching amplifying element connected in series to both ends of the power supply, and the third switching amplifying element and the fourth switching amplifying element are alternately turned on / off A second pulse amplifier for amplifying the pulse width modulation signal from the second pulse width modulator;
前記第1パルス増幅器と第2パルス増幅器との一方に接続され、パルス幅変調信号の低域周波数成分のみを通過させる低域通過フィルタと、 A low-pass filter connected to one of the first pulse amplifier and the second pulse amplifier and passing only a low-frequency component of a pulse width modulation signal;
前記信号源と第1パルス幅変調器の間に接続され、前記信号源からの前記入力信号を所定の時間遅延させた遅延信号を生成し、生成した前記遅延信号を前記第1パルス幅変調器に出力する信号遅延器とを備え、 Connected between the signal source and the first pulse width modulator, generates a delay signal obtained by delaying the input signal from the signal source for a predetermined time, and generates the delayed signal as the first pulse width modulator. A signal delay device that outputs to
前記信号遅延器は、前記信号源からの前記入力信号と前記信号反転器で反転させた前記反転信号との間の遅延時間に相当する遅延時間だけ前記入力信号を遅延させた前記遅延信号を生成し、 The signal delay unit generates the delayed signal obtained by delaying the input signal by a delay time corresponding to a delay time between the input signal from the signal source and the inverted signal inverted by the signal inverter. And
前記第1パルス増幅器と前記第2パルス増幅器とのうち低域通過フィルタの接続されていない方からのパルス幅変調信号と前記低域通過フィルタからの信号とを負荷に出力することを特徴とするD級増幅器。 A pulse width modulation signal from a side of the first pulse amplifier and the second pulse amplifier not connected to a low-pass filter and a signal from the low-pass filter are output to a load. Class D amplifier.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012506893A JP5733838B2 (en) | 2010-03-24 | 2011-02-21 | Class D amplifier |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010067890 | 2010-03-24 | ||
JP2010067890 | 2010-03-24 | ||
JP2012506893A JP5733838B2 (en) | 2010-03-24 | 2011-02-21 | Class D amplifier |
PCT/JP2011/053730 WO2011118311A1 (en) | 2010-03-24 | 2011-02-21 | Class d amplifier |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2011118311A1 JPWO2011118311A1 (en) | 2013-07-04 |
JP5733838B2 true JP5733838B2 (en) | 2015-06-10 |
Family
ID=44672883
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012506893A Expired - Fee Related JP5733838B2 (en) | 2010-03-24 | 2011-02-21 | Class D amplifier |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5733838B2 (en) |
WO (1) | WO2011118311A1 (en) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004289813A (en) * | 2003-03-03 | 2004-10-14 | Matsushita Electric Ind Co Ltd | Electric power amplifying apparatus |
JP2005142780A (en) * | 2003-11-06 | 2005-06-02 | Sony Corp | Power amplifier circuit |
JP2005210280A (en) * | 2004-01-21 | 2005-08-04 | Matsushita Electric Ind Co Ltd | Power amplifier |
JP2006340152A (en) * | 2005-06-03 | 2006-12-14 | Matsushita Electric Ind Co Ltd | Digital amplification method and digital amplification circuit |
JP2008017353A (en) * | 2006-07-07 | 2008-01-24 | Yamaha Corp | Class-d amplifier |
JP2009170987A (en) * | 2008-01-11 | 2009-07-30 | Rohm Co Ltd | Power amplifier circuit |
JP2009212902A (en) * | 2008-03-05 | 2009-09-17 | Toyo Univ | Amplifier |
-
2011
- 2011-02-21 JP JP2012506893A patent/JP5733838B2/en not_active Expired - Fee Related
- 2011-02-21 WO PCT/JP2011/053730 patent/WO2011118311A1/en active Application Filing
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004289813A (en) * | 2003-03-03 | 2004-10-14 | Matsushita Electric Ind Co Ltd | Electric power amplifying apparatus |
JP2005142780A (en) * | 2003-11-06 | 2005-06-02 | Sony Corp | Power amplifier circuit |
JP2005210280A (en) * | 2004-01-21 | 2005-08-04 | Matsushita Electric Ind Co Ltd | Power amplifier |
JP2006340152A (en) * | 2005-06-03 | 2006-12-14 | Matsushita Electric Ind Co Ltd | Digital amplification method and digital amplification circuit |
JP2008017353A (en) * | 2006-07-07 | 2008-01-24 | Yamaha Corp | Class-d amplifier |
JP2009170987A (en) * | 2008-01-11 | 2009-07-30 | Rohm Co Ltd | Power amplifier circuit |
JP2009212902A (en) * | 2008-03-05 | 2009-09-17 | Toyo Univ | Amplifier |
Also Published As
Publication number | Publication date |
---|---|
JPWO2011118311A1 (en) | 2013-07-04 |
WO2011118311A1 (en) | 2011-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2041867B1 (en) | Amplifier employing interleaved signals for pwm ripple suppression | |
US6788137B2 (en) | Switching amplifier and signal amplifying method | |
JPH02177607A (en) | Pulse width modulating amplification circuit | |
Oliva et al. | A multi-loop voltage feedback filterless class-D switching audio amplifier using unipolar pulse-width-modulation | |
US10164581B2 (en) | Self-oscillating amplifier with high order loop filter | |
KR101765861B1 (en) | Method and apparatus for filter-less analog input class d audio amplifier clipping | |
US11750163B2 (en) | Deglitching circuit and method in a class-D amplifier | |
Yang et al. | A low-THD class-D audio amplifier with dual-level dual-phase carrier pulsewidth modulation | |
US9444439B2 (en) | Pulse generating circuit for audio-frequency amplifiers and regulated power supplies | |
JP2004048333A (en) | Pwm modulation class d amplifier | |
JP5733838B2 (en) | Class D amplifier | |
Bellili et al. | Low power class D audio amplifier with high performance and high efficiency | |
US11463078B2 (en) | Modulator circuit, corresponding device and method | |
JP5283060B2 (en) | amplifier | |
US10469042B1 (en) | Audio amplifier circuit | |
WO2011148710A1 (en) | Switching circuit and envelope signal amplifier | |
US10483914B2 (en) | Very high fidelity audio amplifier | |
Pillonnet et al. | A high performance switching audio amplifier using sliding mode control | |
Yu et al. | Spectral analysis of UPWM signals for filterless digital class D power amplifiers | |
KR102526738B1 (en) | Amplification device with compensation circuit | |
US20130328628A1 (en) | Amplifier circuits and modulation signal generating circuits therein | |
Sjoland | Design and analysis of highly linear integrated wideband amplifiers. | |
KR100952176B1 (en) | A structure of digital audio amplifier | |
JPH09223935A (en) | Carrier wave pdm type amplitude modulation device | |
Dimas | Design of a class-D audio amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140924 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150407 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150410 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5733838 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |