JP5492488B2 - Class D amplifier - Google Patents

Class D amplifier Download PDF

Info

Publication number
JP5492488B2
JP5492488B2 JP2009183115A JP2009183115A JP5492488B2 JP 5492488 B2 JP5492488 B2 JP 5492488B2 JP 2009183115 A JP2009183115 A JP 2009183115A JP 2009183115 A JP2009183115 A JP 2009183115A JP 5492488 B2 JP5492488 B2 JP 5492488B2
Authority
JP
Japan
Prior art keywords
input
amplifier
output
wave
class
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009183115A
Other languages
Japanese (ja)
Other versions
JP2011035869A (en
Inventor
弘亮 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko NPC Corp
Original Assignee
Seiko NPC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko NPC Corp filed Critical Seiko NPC Corp
Priority to JP2009183115A priority Critical patent/JP5492488B2/en
Publication of JP2011035869A publication Critical patent/JP2011035869A/en
Application granted granted Critical
Publication of JP5492488B2 publication Critical patent/JP5492488B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Description

本発明は、D級増幅器に関し、特に、無帰還型のD級増幅器に関する。   The present invention relates to a class D amplifier, and more particularly to a non-feedback class D amplifier.

D級増幅器は、デジタルアンプとも称されるが、アナログアンプとは異なり、電力増幅素子内で損失が発生しないため、効果的な増幅を行なうことができる。また、小型、軽量という利点もある。しかし、歪みや、スイッチングノイズ、周辺回路からの回り込み等によるノイズが発生しやすいものである。一般に、D級増幅器には、帰還型と無帰還型とがあり、帰還型は、歪みを低減させやすく、システムが安定するという利点があるが、フィードバック係数の設定が困難であり、また、回路が大きくなるという不都合がある。一方、無帰還型は、帰還型とは反対で、スイッチングノイズが混入しやすく、システムが不安定になりやすいという不都合があるが、回路を小さくすることができ、フィードバック素子に要するピン数が不要である、という利点がある。   Although the class D amplifier is also called a digital amplifier, unlike an analog amplifier, no loss occurs in the power amplifying element, so that effective amplification can be performed. There is also an advantage of small size and light weight. However, noise due to distortion, switching noise, wraparound from peripheral circuits, etc. is likely to occur. In general, class D amplifiers are classified into a feedback type and a non-feedback type. The feedback type has advantages that it is easy to reduce distortion and stabilizes the system, but it is difficult to set a feedback coefficient, and the circuit Has the disadvantage of becoming larger. On the other hand, the non-feedback type is the opposite of the feedback type and has the inconvenience that switching noise is likely to be mixed in and the system tends to become unstable. However, the circuit can be made smaller and the number of pins required for the feedback element is unnecessary. There is an advantage that it is.

近年における回路の小型化という要望には、無帰還型が適しているが、無帰還型はノイズが発生しやすいという不都合を有するため、使いにくいので、帰還型が使用される傾向がある。この帰還型のD級増幅器の例として、入力信号をパルス幅変調信号に変換する手段、例えばコンパレータと、この変換手段の出力を増幅する増幅手段、例えばバッファ増幅器と、この増幅手段の出力を前記変換手段の入力側へ帰還する帰還手段とを具備する構成において、スイッチング動作に伴って発生するノイズの防止を図るために、前記変換手段と前記増幅手段との間に遅延手段を挿入したD級増幅器が知られている(特許文献1)。   The non-feedback type is suitable for the recent demand for circuit miniaturization. However, the non-feedback type has a disadvantage that noise is likely to be generated, so that the feedback type tends to be used because it is difficult to use. As an example of the feedback type D amplifier, a means for converting an input signal into a pulse width modulation signal, for example, a comparator, an amplifying means for amplifying the output of the converting means, for example, a buffer amplifier, and an output of the amplifying means In a configuration including feedback means for feedback to the input side of the conversion means, a class D in which a delay means is inserted between the conversion means and the amplification means in order to prevent noise generated with the switching operation. An amplifier is known (Patent Document 1).

特開2006−128787号公報JP 2006-128787 A

しかし、帰還型のD級増幅器では、上述したように、ノイズの発生を減少させることはできるが、回路を小型化することは困難であるという不都合を解消することはできない。上述の従来例のように、さらなるノイズ発生防止手段として、遅延手段を設ける場合には、回路の小型化は一層困難である。   However, in the feedback class D amplifier, as described above, the generation of noise can be reduced, but the inconvenience that it is difficult to downsize the circuit cannot be solved. As in the above-described conventional example, when a delay unit is provided as a further noise generation preventing unit, it is more difficult to reduce the size of the circuit.

ところで、回路の小型化が可能な無帰還型のD級増幅器においては、比較波を生成する発振器からの発振ノイズや、スイッチングノイズがコンパレータを通過すると、生成したPWM波の中に不要な発振成分が含まれてしまい、消費電力損失や出力波形のTHD(Total Harmonic Distortion)が増えてしまう。また、D級増幅器は、負荷抵抗の小さいスピーカーやヘッドフォン等に接続されることから、その電力効率を高めるために、低いオン抵抗の出力トランジスタを有する大きな出力バッファを備えるので、低いオン抵抗に起因してPWM波の中のわずかな不要発振成分によっても貫通電流が生じやすく、ラッチアップが発生しやすい。   By the way, in a non-feedback class D amplifier capable of downsizing the circuit, if oscillation noise from an oscillator that generates a comparison wave or switching noise passes through a comparator, unnecessary oscillation components are generated in the generated PWM wave. Power consumption loss and output waveform THD (Total Harmonic Distortion) increase. In addition, since the class D amplifier is connected to a speaker, headphones, or the like having a low load resistance, it has a large output buffer having a low on-resistance output transistor in order to increase its power efficiency. Thus, even a slight unnecessary oscillation component in the PWM wave tends to cause a through current, and latch-up is likely to occur.

図5は、従来の無帰還型D級増幅器のコンパレータ入力波とコンパレータ出力波の関係を示す波形図であり、また、図6は、図5B部の拡大図である。これら両図から明らかなように、従来例では出力波形の反転時にノイズの影響を受けて、大きな歪みが生じてしまうものである。なお、図6では、三角波とsin波とが交差する位置からずれて出力波の反転がなされているが、これはコンパレータの応答に遅れがあるためである。   FIG. 5 is a waveform diagram showing a relationship between a comparator input wave and a comparator output wave of a conventional non-feedback class D amplifier, and FIG. 6 is an enlarged view of a portion shown in FIG. 5B. As is apparent from these figures, in the conventional example, a large distortion occurs due to the influence of noise when the output waveform is inverted. In FIG. 6, the output wave is inverted from the position where the triangular wave and the sine wave intersect, but this is because there is a delay in the response of the comparator.

本発明は、このような事情に鑑みてなされたもので、回路の小型化が可能な無帰還型のD級増幅器において、発振器に由来するノイズやスイッチングノイズの影響の低減化を可能にしたD級増幅器を提供することを目的とする。   The present invention has been made in view of such circumstances, and in a non-feedback type class D amplifier capable of reducing the size of a circuit, it is possible to reduce the influence of noise and switching noise derived from an oscillator. An object is to provide a class amplifier.

上記目的を達成するために、本発明に係るD級増幅器は、音声信号などのsin波で構成される入力信号を増幅する入力バッファアンプと、増幅された入力信号と発振器を用いて生成された三角波信号から構成される比較波とを比較して前記入力信号に対応したパルス幅変調信号を生成するコンパレータと、このコンパレータから出力されたパルス幅変調信号を増幅する出力バッファとを備えたD級増幅器において、前記コンパレータは、反転入力端に前記増幅された入力信号が入力され、非反転入力端に入力抵抗を介して前記比較波が入力されて、その出力端と比較波の入力端との間に帰還抵抗を備えた正帰還回路を設けてなるヒステリシスコンパレータで構成したもので、好ましくは前記帰還抵抗および入力抵抗の抵抗値を調整することによりヒステリシスの調整を可能にしたものである。また、入力バッファアンプとして、全差動バッファアンプを用いると、同相ノイズをキャンセルしやすくなるとともに、回路の小型化がより容易となる。 In order to achieve the above object, a class D amplifier according to the present invention is generated using an input buffer amplifier that amplifies an input signal composed of sine waves such as an audio signal, an amplified input signal, and an oscillator. A class D comprising a comparator that compares a comparison wave composed of a triangular wave signal to generate a pulse width modulation signal corresponding to the input signal, and an output buffer that amplifies the pulse width modulation signal output from the comparator In the amplifier, the amplified input signal is input to an inverting input terminal, the comparison wave is input to the non-inverting input terminal via an input resistor, and the comparator has an output terminal and an input terminal of the comparison wave. obtained by a positive feedback circuit hysteresis comparator formed by providing a having a feedback resistor between it preferably adjusting the resistance value of the feedback resistor and the input resistor It is obtained by allowing a more adjustment of the hysteresis. In addition, when a fully differential buffer amplifier is used as the input buffer amplifier, common-mode noise can be easily canceled and the circuit can be made more compact.

本発明に係るD級増幅器によれば、ノイズの影響を低減化することによって、出力波形の歪みをなくすことができ、また、出力バッファのラッチアップを防止することができ、さらに、消費電力を抑制することができる、という効果を奏する。   According to the class D amplifier of the present invention, by reducing the influence of noise, distortion of the output waveform can be eliminated, latch-up of the output buffer can be prevented, and power consumption can be reduced. There is an effect that it can be suppressed.

本発明の第1実施形態を示す回路図。1 is a circuit diagram showing a first embodiment of the present invention. 本実施形態のコンパレータ入力波とコンパレータ出力波の関係を示す波形図。The wave form diagram which shows the relationship between the comparator input wave and comparator output wave of this embodiment. 図2A部の拡大図。The enlarged view of the FIG. 2A section. 本発明の第2実施形態を示す回路図。The circuit diagram which shows 2nd Embodiment of this invention. 従来の無帰還型D級増幅器のコンパレータ入力波とコンパレータ出力波の関係を示す波形図。The wave form diagram which shows the relationship between the comparator input wave and comparator output wave of the conventional non-feedback class D amplifier. 図5B部の拡大図。The enlarged view of the FIG. 5B section.

以下、本発明の好適な実施形態を添付図面に基づいて説明するが、まず、図1〜図3に基づいて、第1実施形態を説明する。   DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, a preferred embodiment of the present invention will be described with reference to the accompanying drawings. First, the first embodiment will be described with reference to FIGS.

図1に示すように、本実施形態に係る無帰還型のD級増幅回路は、入力バッファアンプ1,2と、三角波生成器3と、ヒステリシスコンパレータ4,5と、出力バッファ6,7とからなる。なお、前記各入力バッファアンプ1,2は同一構成であり、前記各ヒステリシスコンパレータ4,5と、前記各出力バッファ6,7も同一構成である。   As shown in FIG. 1, the non-feedback class D amplifier circuit according to this embodiment includes input buffer amplifiers 1 and 2, a triangular wave generator 3, hysteresis comparators 4 and 5, and output buffers 6 and 7. Become. The input buffer amplifiers 1 and 2 have the same configuration, and the hysteresis comparators 4 and 5 and the output buffers 6 and 7 have the same configuration.

入力バッファアンプ1のオペアンプ11の反転入力端子には、入力抵抗12を介して、入力端子100から、音声信号などの入力信号が入力する。一方、前記オペアンプ11の非反転入力端子は、基準電位101に接続されている。前記オペアンプ11の出力端子は、帰還抵抗13を介してその反転入力端子に接続されるとともに、入力バッファアンプ2のオペアンプ21の反転入力端子に入力抵抗22を介して接続され、また、ヒステリシスコンパレータ4のオペアンプ41の反転入力端子にも接続されている。   An input signal such as an audio signal is input from the input terminal 100 to the inverting input terminal of the operational amplifier 11 of the input buffer amplifier 1 through the input resistor 12. On the other hand, the non-inverting input terminal of the operational amplifier 11 is connected to the reference potential 101. The output terminal of the operational amplifier 11 is connected to its inverting input terminal via a feedback resistor 13, is connected to the inverting input terminal of the operational amplifier 21 of the input buffer amplifier 2 via an input resistor 22, and the hysteresis comparator 4 The operational amplifier 41 is also connected to the inverting input terminal.

入力バッファアンプ2のオペアンプ21の非反転入力端子は、基準電位101に接続されている。前記オペアンプ21の出力端子は、帰還抵抗23を介してその反転入力端子に接続されるとともに、ヒステリシスコンパレータ5のオペアンプ51の反転入力端子に接続されている。   A non-inverting input terminal of the operational amplifier 21 of the input buffer amplifier 2 is connected to the reference potential 101. The output terminal of the operational amplifier 21 is connected to the inverting input terminal via the feedback resistor 23 and to the inverting input terminal of the operational amplifier 51 of the hysteresis comparator 5.

各ヒステリシスコンパレータ4,5のそれぞれのオペアンプ41,51の非反転入力端子には、入力抵抗42,52を介して三角波生成器3から、発振器で生成された比較波たる三角波が入力する。また、前記各オペアンプ41,51の出力端子は、それぞれ帰還抵抗43,53を介してそれぞれの非反転入力端子に接続され、正帰還回路を形成している。さらに、前記オペアンプ41の出力端子は、出力バッファ6の入力端子に接続される一方、前記オペアンプ51の出力端子は、出力バッファ7の入力端子に接続されている。そして、前記各出力バッファ6,7の出力端子はそれぞれ、スピーカなどの負荷に接続された各出力端子102,103に接続されている。   Triangular waves, which are comparison waves generated by an oscillator, are input from the triangular wave generator 3 to the non-inverting input terminals of the respective operational amplifiers 41 and 51 of the hysteresis comparators 4 and 5 through the input resistors 42 and 52. The output terminals of the operational amplifiers 41 and 51 are connected to the non-inverting input terminals via feedback resistors 43 and 53, respectively, to form a positive feedback circuit. Further, the output terminal of the operational amplifier 41 is connected to the input terminal of the output buffer 6, while the output terminal of the operational amplifier 51 is connected to the input terminal of the output buffer 7. The output terminals of the output buffers 6 and 7 are connected to output terminals 102 and 103 connected to a load such as a speaker.

本実施形態は、以上のように構成したので、入力端子100から入力した音声信号などの入力信号(sin波)は、入力バッファアンプ1で位相が反転され、増幅されて、ヒステリシスコンパレータ4のオペアンプ41の反転入力端子に入力する一方、入力バッファアンプ2のオペアンプ21の反転入力端子に入力することにより、位相が再び反転されてヒステリシスコンパレータ5のオペアンプ51の反転入力端子に入力する。各ヒステリシスコンパレータ4,5のそれぞれのオペアンプ41,51の非反転入力端子には、それぞれ入力抵抗42,52を介して三角波生成器3から、比較波たる三角波が入力するので、各ヒステリシスコンパレータ4,5において、それぞれ入力した三角波とsin波とが比較されて、PWM信号が生成され、それぞれ出力バッファ6,7に出力されて増幅されたうえ、出力端子102,103に出力され、スピーカなどの負荷に供給される。   Since this embodiment is configured as described above, an input signal (sin wave) such as an audio signal input from the input terminal 100 is inverted in phase and amplified by the input buffer amplifier 1, and the operational amplifier of the hysteresis comparator 4. The signal is input to the inverting input terminal of 41 and input to the inverting input terminal of the operational amplifier 21 of the input buffer amplifier 2, whereby the phase is inverted again and input to the inverting input terminal of the operational amplifier 51 of the hysteresis comparator 5. Since the triangular wave as a comparison wave is input from the triangular wave generator 3 to the non-inverting input terminals of the respective operational amplifiers 41 and 51 of the hysteresis comparators 4 and 5 via the input resistors 42 and 52, respectively. 5, the inputted triangular wave and sine wave are compared with each other to generate a PWM signal, which is output to the output buffers 6 and 7, amplified, and then output to the output terminals 102 and 103, and a load such as a speaker. To be supplied.

ヒステリシスコンパレータ4,5における入力波であるsin波及び三角波と出力波の関係を示すのが、図2及び図3であり、従来例の図5及び図6に比較して、ノイズの影響を受けることがなく、出力波に歪みが生じないことが理解できる。図3において、VuthとVdthとの間隔がヒステリシスの幅を示しており、図示状態ではsin波がヒステリシス幅の上限Vuthを超える臨界点にある。図示のように、sin波が三角波を超えても出力波の反転は起こらず、sin波がヒステリシス幅の上限Vuthを超えた時に出力波が反転するので、sin波や三角波に多少のノイズが載っていたとしても、ノイズの影響を受けることがなく、出力波に歪みが生じないものである。   FIG. 2 and FIG. 3 show the relationship between the sin wave and the triangular wave, which are input waves in the hysteresis comparators 4 and 5, and the output wave, which are affected by noise as compared with FIG. 5 and FIG. 6 of the conventional example. It can be understood that no distortion occurs in the output wave. In FIG. 3, the interval between Vuth and Vdth indicates the width of the hysteresis, and in the illustrated state, the sin wave is at a critical point exceeding the upper limit Vuth of the hysteresis width. As shown in the figure, even if the sine wave exceeds the triangular wave, the output wave is not inverted, and when the sine wave exceeds the upper limit Vuth of the hysteresis width, the output wave is inverted. Even if it is, it is not affected by noise and the output wave is not distorted.

D級増幅器は、一般に、負荷の電力効率が80%以上であり、それを達成するために出力バッファを構成するトランジスタのオン抵抗が低く抑えられている。そのため、PWM信号中に不要な発振成分が含まれていると出力バッファ内で貫通電流が発生しやすくなる。その結果、寄生トランジスタの影響によりラッチアップが発生しやすくなる。本発明は、ヒステリシスコンパレータ4,5を備えたことにより、PWM信号中の不要な発振成分を除去できるため、ラッチアップを防止することができる。   In the class D amplifier, the load power efficiency is generally 80% or more, and the on-resistance of the transistors constituting the output buffer is kept low in order to achieve this. Therefore, if an unnecessary oscillation component is included in the PWM signal, a through current is likely to occur in the output buffer. As a result, latch-up is likely to occur due to the influence of the parasitic transistor. In the present invention, since the hysteresis comparators 4 and 5 are provided, unnecessary oscillation components in the PWM signal can be removed, so that latch-up can be prevented.

次に、本発明の第2実施形態を説明する。図4に示すように、本実施形態に係る無帰還型のD級増幅回路は、全差動バッファアンプ8と、三角波生成器3と、ヒステリシスコンパレータ4,5と、出力バッファ6,7とからなり、上述した第1実施形態の構成と異なるのは、入力バッファアンプ1,2に換えて、全差動バッファアンプ8を用いた点だけであり、他の構成は第1実施形態と同一である。したがって、全差動バッファアンプ8についてだけ説明し、他の構成については対応する構成要素に同一符号を付すに止め、その説明は省略する。   Next, a second embodiment of the present invention will be described. As shown in FIG. 4, the non-feedback class D amplifier circuit according to this embodiment includes a fully differential buffer amplifier 8, a triangular wave generator 3, hysteresis comparators 4 and 5, and output buffers 6 and 7. Thus, the only difference from the configuration of the first embodiment described above is that a fully differential buffer amplifier 8 is used instead of the input buffer amplifiers 1 and 2, and the other configurations are the same as those of the first embodiment. is there. Therefore, only the fully-differential buffer amplifier 8 will be described, and the other components will be designated by the same reference numerals and will not be described.

全差動バッファアンプ8におけるオペアンプ81の反転入力端子には、入力抵抗82を介して、入力端子100から、音声信号などの入力信号が入力する。一方、前記オペアンプ81の非反転入力端子は、入力抵抗83を介して基準電位101に接続されている。前記オペアンプ81は極性の異なる信号を出力する2つの出力端子を有し、非反転信号を出力する非反転出力端子は、帰還抵抗84を介して前記オペアンプ81の反転入力端子に接続されるとともに、ヒステリシスコンパレータ4のオペアンプ41の反転入力端子に接続されている。また、前記オペアンプ81の反転信号を出力する反転出力端子は、帰還抵抗85を介して前記オペアンプ81の非反転入力端子に接続されるとともに、ヒステリシスコンパレータ5のオペアンプ51の反転入力端子に接続されている。   An input signal such as an audio signal is input from the input terminal 100 to the inverting input terminal of the operational amplifier 81 in the fully differential buffer amplifier 8 via the input resistor 82. On the other hand, the non-inverting input terminal of the operational amplifier 81 is connected to the reference potential 101 via the input resistor 83. The operational amplifier 81 has two output terminals that output signals having different polarities, and a non-inverting output terminal that outputs a non-inverting signal is connected to an inverting input terminal of the operational amplifier 81 via a feedback resistor 84, and The hysteresis comparator 4 is connected to the inverting input terminal of the operational amplifier 41. An inverting output terminal for outputting an inverting signal of the operational amplifier 81 is connected to a non-inverting input terminal of the operational amplifier 81 via a feedback resistor 85 and to an inverting input terminal of the operational amplifier 51 of the hysteresis comparator 5. Yes.

本実施形態は、以上のように構成したので、入力端子100から入力した音声信号などの入力信号(sin波)は、全差動バッファアンプ8で増幅されて、オペアンプ81の非反転出力端子からヒステリシスコンパレータ4のオペアンプ41の反転入力端子に入力する一方、位相が反転された入力信号(sin波)は、オペアンプ81の反転出力端子からヒステリシスコンパレータ5のオペアンプ51の反転入力端子に入力する。そして、第1の実施形態と同様に、各ヒステリシスコンパレータ4,5のそれぞれのオペアンプ41,51の非反転入力端子には、それぞれ入力抵抗42,52を介して三角波生成器3から、比較波たる三角波が入力するので、各ヒステリシスコンパレータ4,5において、それぞれ入力した三角波とsin波とが比較されて、PWM信号が生成され、それぞれ出力バッファ6,7に出力されて増幅されたうえ、出力端子102,103に出力され、スピーカなどの負荷に供給される。   Since this embodiment is configured as described above, an input signal (sin wave) such as an audio signal input from the input terminal 100 is amplified by the fully-differential buffer amplifier 8 and is output from the non-inverting output terminal of the operational amplifier 81. The input signal (sin wave) whose phase is inverted while being input to the inverting input terminal of the operational amplifier 41 of the hysteresis comparator 4 is input from the inverting output terminal of the operational amplifier 81 to the inverting input terminal of the operational amplifier 51 of the hysteresis comparator 5. As in the first embodiment, the non-inverting input terminals of the respective operational amplifiers 41 and 51 of the hysteresis comparators 4 and 5 receive a comparative wave from the triangular wave generator 3 via the input resistors 42 and 52, respectively. Since a triangular wave is input, the hysteresis comparators 4 and 5 respectively compare the input triangular wave and the sine wave to generate a PWM signal, which is output to the output buffers 6 and 7, respectively, amplified, and output terminals. 102 and 103 and supplied to a load such as a speaker.

本実施形態にあっても、第1実施形態と同様に、ヒステリシスコンパレータ4,5における入力波であるsin波及び三角波と出力波の関係は、図2及び図3に示すものとなり、従来例の図5及び図6に比較して、sin波や三角波に多少のノイズが載っていたとしても、ノイズの影響がなく、出力波に歪みが生じないものである。本実施形態にあっては、全差動バッファアンプ8を用いたのでより同相ノイズをキャンセルしやすく、より小型化が可能なD級増幅器を提供できるという利点がある。   Also in the present embodiment, as in the first embodiment, the relationship between the sin wave, the triangular wave, and the output wave that are input waves in the hysteresis comparators 4 and 5 is as shown in FIGS. Compared to FIGS. 5 and 6, even if some noise is placed on the sine wave or the triangular wave, there is no influence of the noise and the output wave is not distorted. In the present embodiment, since the fully-differential buffer amplifier 8 is used, there is an advantage that a common class noise can be easily canceled and a class D amplifier that can be further reduced in size can be provided.

本発明に係るD級増幅器は、上述の各実施形態に限定されるものではなく、例えば、各ヒステリシスコンパレータ4,5の帰還抵抗43,53および入力抵抗42,52に可変抵抗を用いたり、あるいは複数の抵抗を繋断可能に直列に接続して構成することにより、帰還抵抗の抵抗値を変えて、ヒステリシスを調整可能にすることができる。   The class D amplifier according to the present invention is not limited to the above-described embodiments. For example, variable resistors are used for the feedback resistors 43 and 53 and the input resistors 42 and 52 of the hysteresis comparators 4 and 5, or By connecting a plurality of resistors in series so that they can be disconnected and connected, it is possible to change the resistance value of the feedback resistor and adjust the hysteresis.

1,2 入力バッファアンプ
3 三角波生成器
4,5 ヒステリシスコンパレータ
6,7 出力バッファ
8 全差動バッファアンプ
42,52 入力抵抗
43,53 帰還抵抗
1, 2 Input buffer amplifier 3 Triangular wave generator 4, 5 Hysteresis comparator 6, 7 Output buffer 8 Fully differential buffer amplifier 42, 52 Input resistance 43, 53 Feedback resistance

Claims (3)

sin波で構成される入力信号を増幅する入力バッファアンプと、増幅された入力信号と発振器を用いて生成された三角波信号から構成される比較波とを比較して前記入力信号に対応したパルス幅変調信号を生成するコンパレータと、このコンパレータから出力されたパルス幅変調信号を増幅する出力バッファを備えたD級増幅器において、前記コンパレータは反転入力端に前記増幅された入力信号が入力され、非反転入力端に入力抵抗を介して前記比較波が入力されて、その出力端と比較波の入力端との間に帰還抵抗を有する正帰還回路を設けてなるヒステリシスコンパレータで構成したことを特徴とするD級増幅器。 A pulse width corresponding to the input signal by comparing an input buffer amplifier for amplifying an input signal composed of a sine wave and a comparison wave composed of a triangular wave signal generated using an oscillator with an amplified input signal In a class D amplifier including a comparator that generates a modulation signal and an output buffer that amplifies the pulse width modulation signal output from the comparator, the comparator receives the amplified input signal at its inverting input terminal and is non-inverted The comparison wave is input to the input terminal via an input resistor, and a hysteresis comparator is provided in which a positive feedback circuit having a feedback resistor is provided between the output terminal and the input terminal of the comparison wave. Class D amplifier. 帰還抵抗および入力抵抗の抵抗値は調整可能であることを特徴とする請求項1記載のD級増幅器。   2. The class D amplifier according to claim 1, wherein the resistance values of the feedback resistor and the input resistor are adjustable. 入力バッファアンプが全差動バッファアンプであることを特徴とする請求項1または請求項2記載のD級増幅器。   3. The class D amplifier according to claim 1, wherein the input buffer amplifier is a fully differential buffer amplifier.
JP2009183115A 2009-08-06 2009-08-06 Class D amplifier Expired - Fee Related JP5492488B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009183115A JP5492488B2 (en) 2009-08-06 2009-08-06 Class D amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009183115A JP5492488B2 (en) 2009-08-06 2009-08-06 Class D amplifier

Publications (2)

Publication Number Publication Date
JP2011035869A JP2011035869A (en) 2011-02-17
JP5492488B2 true JP5492488B2 (en) 2014-05-14

Family

ID=43764436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009183115A Expired - Fee Related JP5492488B2 (en) 2009-08-06 2009-08-06 Class D amplifier

Country Status (1)

Country Link
JP (1) JP5492488B2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6473906A (en) * 1987-09-16 1989-03-20 Fujitsu Ltd Hysteresis comparator
JPH1174767A (en) * 1997-08-27 1999-03-16 Yokogawa Electric Corp Comparator having hysteresis
JP2005123949A (en) * 2003-10-17 2005-05-12 Yamaha Corp Class d amplifier
JP2005322958A (en) * 2004-05-06 2005-11-17 Nec Electronics Corp Class d amplifier
JP4878227B2 (en) * 2006-06-27 2012-02-15 旭化成エレクトロニクス株式会社 PWM circuit

Also Published As

Publication number Publication date
JP2011035869A (en) 2011-02-17

Similar Documents

Publication Publication Date Title
JP4710298B2 (en) Class D amplifier
US7295063B2 (en) Class D amplifier
JP5229298B2 (en) Class D amplifier
EP1587212A1 (en) Class D amplifier
JP2005322958A (en) Class d amplifier
JP4274204B2 (en) Class D amplifier
CN113016138B (en) PWM modulator having chopped triangular wave PWM quantizer and quantizer with controllable analog gain and multiple non-ideal gains whose influence characteristics can be calibrated
JP5861076B2 (en) Amplifier
TW201804735A (en) Low-noise circuit
JPWO2007029737A1 (en) Balanced amplifier and electronic circuit
US10505500B2 (en) Differential amplification device
JP2007124625A (en) Class-d amplifier
US20030112064A1 (en) Power amplifier
JP2002290158A (en) Self-oscillating power amplifier
KR100972155B1 (en) Class-d amplifier providing dual feedback loop
JP2004048333A (en) Pwm modulation class d amplifier
JP2007110369A (en) Audio amplifier
JP2010220195A (en) Current conveyor based instrumentation amplifier
US10555269B2 (en) Amplifier circuit having controllable output stage
JP5492488B2 (en) Class D amplifier
TW201624914A (en) Signal amplifying circuit
US20140240041A1 (en) Operational amplifier circuit
US6275102B1 (en) Distortion correction loop for amplifier circuits
WO2018061386A1 (en) Class d amplifier
JP4515926B2 (en) Digital switching amplifier

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140303

R150 Certificate of patent or registration of utility model

Ref document number: 5492488

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees