JP2008135623A - Wiring board, and its manufacturing method - Google Patents
Wiring board, and its manufacturing method Download PDFInfo
- Publication number
- JP2008135623A JP2008135623A JP2006321498A JP2006321498A JP2008135623A JP 2008135623 A JP2008135623 A JP 2008135623A JP 2006321498 A JP2006321498 A JP 2006321498A JP 2006321498 A JP2006321498 A JP 2006321498A JP 2008135623 A JP2008135623 A JP 2008135623A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- power supply
- inspection
- terminal
- effective area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
Description
本発明は、配線基板及びその製造方法に関し、特に実装される半導体素子の電気的検査に有効な配線基板及び半導体素子の電気的検査工程を含む配線基板の製造方法に関する。 The present invention relates to a wiring board and a manufacturing method thereof, and more particularly to a wiring board effective for electrical inspection of a semiconductor element to be mounted and a manufacturing method of a wiring board including a semiconductor element electrical inspection process.
下記特許文献1及び特許文献2には、多層プリント配線基板の内層にICチップを埋め込む実装技術が開示されている。プリント配線基板の表面にICチップを実装する場合に比べて、内層にICチップが埋め込まれた多層プリント配線基板においては、内層だけでなく表面に受動素子を含めた素子を実装することができるので、実装面積を増加することができ、小型化を実現することができる。また、素子を3次元実装することができるので、表面に引き回される配線長に比べて、上下素子間を接続する配線長を短くすることができる。このように構成される多層プリント配線基板においては、配線に付加される寄生抵抗や寄生容量を減少することができるので、高周波デバイスへの応用が期待されている。
埋め込まれたICチップの外部端子(ボンディングパッド)は多層プリント配線基板の内部端子に電気的に接続されている。内部端子には多層プリント配線基板に配設された配線に接続されている。ICチップと多層プリント配線基板との間の接続方法には、ビアによる接続方法等が使用されている。 The external terminal (bonding pad) of the embedded IC chip is electrically connected to the internal terminal of the multilayer printed wiring board. The internal terminals are connected to wirings arranged on the multilayer printed wiring board. As a connection method between the IC chip and the multilayer printed wiring board, a connection method using a via or the like is used.
多層プリント配線基板の製造過程においては、多層プリント配線基板にICチップを実装した後、電気的検査が実施されている。電気的検査には、多層プリント配線基板とICチップとの間の接続不良の検査、静電気や機械的ストレスを原因とするICチップの内部回路の破壊検査等が含まれる。電気的検査の簡便な方法としては、ICチップの内部回路に備えたダイオード特性を測定する方法がある。ICチップの内部回路において、クロック信号、制御信号、データ信号等の信号の入力用、出力用若しくは入出力用外部端子とインターフェイスとの間には、一部の特殊な場合を除き、静電気破壊を防止する保護回路が挿入されている。 In the manufacturing process of a multilayer printed wiring board, an electrical inspection is performed after an IC chip is mounted on the multilayer printed wiring board. The electrical inspection includes inspection of connection failure between the multilayer printed wiring board and the IC chip, destruction inspection of the internal circuit of the IC chip caused by static electricity or mechanical stress, and the like. As a simple method of electrical inspection, there is a method of measuring a diode characteristic provided in an internal circuit of an IC chip. In the internal circuit of the IC chip, between the external terminals for input, output or input / output of signals such as clock signals, control signals, data signals, etc. A protection circuit to prevent is inserted.
図6に示すICチップ100においては、信号の入力用、出力用若しくは入出力用外部端子110とインターフェイス130との間に保護回路120が挿入されている。保護回路120は、外部端子110−インターフェイス130間の信号ラインと電源121との間に外部端子110から見て順方向に挿入された保護ダイオード125と、信号ラインとグランド122との間に外部端子110から見て逆方向に挿入された保護ダイオード126とを備えている。この保護回路120の保護ダイオード125、126のそれぞれのダイオード特性を測定することにより、外部端子110と多層プリント配線基板の内部端子(図示しない。)との間が正常に接続されているか否かを検出することができる。また、静電気破壊や機械的ストレス等に起因した接続不良が発生しているか否かを検出することができる。このような電気的検査はオープン/ショート検査と呼ばれる。
In the
以下、オープン/ショート検査方法について説明する。図6に示すICチップ100において、オープン/ショート検査は、まずグランド122と同電位が印加されるプリント配線基板のグランド用外部端子(図示しない。)と、ICチップ100の外部端子110に接続されたプリント配線基板の信号用外部端子(図示しない。)とのそれぞれに検査用プローブ(測定用針)を接触させる。この後、グランド用外部端子から信号用外部端子に電流を流し、双方の外部端子間の電圧−電流特性を取得することができる。
Hereinafter, the open / short inspection method will be described. In the
図7は理想的なダイオード素子126の電圧−電流特性を示す。信号配線経路並びに電源配線経路の接続が正常であればこのような特性が得られる。そこで、オープン/ショート検査は、予め試験電流IFを決めておき、そのときの電圧が設定値電圧VFに比べて大きければ接続不良(オープン不良)であると判断する。逆に、オープン/ショート検査は、設定値電圧VFに比べて小さければ、信号配線経路と電源配線経路(グランド経路)との間がショートしている(ショート不良)と予想することができ、静電気破壊又は機械的ストレス等による破壊が発生しているといった判断をすることができる。図8はオープン不良が発生した場合のダイオード素子126の特性例である。図9はショート不良が発生した場合のダイオード素子126の特性例である。
FIG. 7 shows the voltage-current characteristics of an
次に、オープン/ショート検査は、電源121と同電位が印加されるプリント配線基板の電源用外部端子(図示しない。)と、前述の信号用外部端子とのそれぞれに検査用プローブを接触させる。この後、信号用外部端子から電源用外部端子に電流を流し、電圧−電流特性を取得し、前述と同様の判定を行うことができる。
Next, in the open / short inspection, the inspection probe is brought into contact with each of the power supply external terminal (not shown) of the printed wiring board to which the same potential as that of the
また、接続不良の検査は、下記特許文献3及び特許文献4に開示される方法でも実施することができる。特許文献3に開示される検査方法においては、ICチップの内部に検査回路が付加され、プリント配線基板内にも検査素子が付加されている。ICチップに付加された検査回路及びプリント配線基板に付加された検出素子の双方に電源を供給し、プリント配線基板に設けられた検出端子の電位を測定することにより、検査対象となるICチップの端子の接続不良を検出することができる。特許文献4に開示された検査方法においては、ICチップの内部にのみ検査回路(試験回路)が付加されている。検査回路に電源を供給し、ICチップから出力される検出信号の電位を測定することにより、検査対象となる端子の接続不良を検出することができる。 Further, the connection failure inspection can also be performed by the methods disclosed in Patent Document 3 and Patent Document 4 below. In the inspection method disclosed in Patent Document 3, an inspection circuit is added inside the IC chip, and an inspection element is also added inside the printed wiring board. By supplying power to both the inspection circuit added to the IC chip and the detection element added to the printed wiring board, and measuring the potential of the detection terminal provided on the printed wiring board, the IC chip to be inspected is measured. Terminal connection failure can be detected. In the inspection method disclosed in Patent Document 4, an inspection circuit (test circuit) is added only inside the IC chip. By supplying power to the inspection circuit and measuring the potential of the detection signal output from the IC chip, it is possible to detect a connection failure of the terminal to be inspected.
前述の検査方法においては、以下の点について配慮がなされていなかった。まず、オープン/ショート検査方法においては、ICチップ100の1つの外部端子(信号用外部端子)110の検査に対して、グランド122に対するダイオード素子123のダイオード特性を測定する工程と、電源121に対するダイオード素子125のダイオード特性を測定する工程とが必要である。つまり、1つの被検査端子に対して2回のダイオード特性を測定する工程が必要であり、検査時間が増大する。
In the inspection method described above, the following points have not been considered. First, in the open / short inspection method, for the inspection of one external terminal (signal external terminal) 110 of the
このような技術的課題は多ピン一括プロービングが可能な検査機を使用すれば解決する。この種の検査機においては、プリント配線基板の図示しない電源用外部端子、グランド用外部端子、信号用外部端子のそれぞれに検査用プローブを同時に接触し、検査機側において電源用外部端子の電位とグランド用外部端子の電位とを同電位に設定することができる。つまり、1つの信号用外部端子に対して、1回の測定工程でオープン/ショート検査を実施することができる。 This technical problem can be solved by using an inspection machine capable of multi-pin batch probing. In this type of inspection machine, the inspection probe is simultaneously in contact with each of the power supply external terminal, ground external terminal, and signal external terminal (not shown) of the printed wiring board, and the potential of the power supply external terminal is The potential of the ground external terminal can be set to the same potential. That is, the open / short inspection can be performed in one measurement process for one signal external terminal.
図10は前述の図6に示すICチップ100をプリント配線基板に実装した場合において、プリント配線基板の電源用外部端子に供給する電位とグランド外部端子に供給する電位とを同一電位にした際のダイオード素子125、126のそれぞれの正常なダイオード特性図である。また、図11はオープン不良が発生した場合のダイオード素子125又は126のダイオード特性図である。図12はショート不良が発生した場合のダイオード素子125又は126のダイオード特性図である。
FIG. 10 shows a case where the potential supplied to the power supply external terminal of the printed wiring board and the potential supplied to the ground external terminal are the same when the
しかしながら、多ピン一括プロービングが可能な検査機においては検査速度が速いものの、プリント配線基板の外部端子の配列パターンの変更毎に検査用プローブの固定治具を製作する必要がある。固定治具は非常に高価であるために、検査費用が増大し、少量生産品には使用することができない。 However, although an inspection machine capable of multi-pin batch probing has a high inspection speed, it is necessary to manufacture an inspection probe fixing jig every time the arrangement pattern of the external terminals of the printed wiring board is changed. Since the fixing jig is very expensive, the inspection cost increases, and it cannot be used for a low-volume product.
そこで、少量生産品の電気的検査に対しては固定治具を必要としない、フライングプローブ又はムービングプローブと呼ばれる検査機を利用することが好ましい。しかしながら、いずれの検査機も最大2箇所の検査ポイントに対して検査用プローブを接触させ、電気的特性を測定するものである。このため、電源用外部端子及びグランド用外部端子に検査用プローブを接触しつつ更に信号用外部端子に検査用プローブを接触させることができない、すなわち、同時に3箇所のプロービングには対応できないので、この種の検査機では、一回の測定工程でオープン/ショート検査を実施することができない。 Therefore, it is preferable to use an inspection machine called a flying probe or a moving probe that does not require a fixing jig for electrical inspection of small-quantity products. However, in any of the inspection machines, an inspection probe is brought into contact with a maximum of two inspection points to measure electrical characteristics. For this reason, the inspection probe cannot be brought into contact with the signal external terminal while the inspection probe is in contact with the power supply external terminal and the ground external terminal. In some types of inspection machines, open / short inspection cannot be performed in a single measurement process.
一方、上記特許文献3又は特許文献4に開示されている、ICチップの内部に接触不良検出のための検査回路を付加することはICチップの面積増大になり、ICチップの小型化を図ることが難しい。また、ICチップの製作費用が増大する。また、ICチップに検査回路を付加するにはICチップに搭載する集積回路の設計段階から検査回路を付加する必要があり、汎用ICや特定用途向け標準IC等に適用することが難しい。 On the other hand, adding an inspection circuit for detecting contact failure inside the IC chip disclosed in Patent Document 3 or Patent Document 4 increases the area of the IC chip, thereby reducing the size of the IC chip. Is difficult. Also, the manufacturing cost of the IC chip increases. In addition, in order to add a test circuit to an IC chip, it is necessary to add a test circuit from the design stage of an integrated circuit mounted on the IC chip, and it is difficult to apply the test circuit to a general-purpose IC or a standard IC for a specific application.
本発明は上記課題を解決するためになされたものであり、本発明の目的は、特別な検査回路や検査素子を付加することなく、フライングプローブ検査機又はムービングプローブ検査機を用いて高速にかつ簡便にオープン/ショート検査を実施することができる配線基板を提供することである。 The present invention has been made to solve the above-mentioned problems, and the object of the present invention is to use a flying probe inspection machine or a moving probe inspection machine at high speed without adding a special inspection circuit or inspection element. An object of the present invention is to provide a wiring board capable of simply performing an open / short inspection.
更に、本発明の目的は、フライングプローブ検査機又はムービングプローブ検査機を用いて高速にかつ簡便にオープン/ショート検査を実施することができる配線基板の製造方法を提供することである。 Furthermore, the objective of this invention is providing the manufacturing method of the wiring board which can implement an open / short test | inspection at high speed and simply using a flying probe inspection machine or a moving probe inspection machine.
本発明の実施の形態に係る第1の特徴は、配線基板において、第1の電源が供給される第1の電源端子、第1の電源に対して電源レベルが異なる第2の電源が供給される第2の電源端子及び被検査端子を表面上に有し、配線基板に利用される有効領域と、有効領域に一体化されかつその周囲の一部に配設され、配線基板に利用されない非有効領域とを備え、第1の電源端子に一端が接続され、他端が非有効領域の表面上を引き回して第2の電源端子に接続された導電性を有する検査パターンを更に備える。 A first feature according to the embodiment of the present invention is that a wiring board is provided with a first power supply terminal to which a first power supply is supplied, and a second power supply having a power supply level different from that of the first power supply. A second power supply terminal and a terminal to be inspected on the surface, the effective area used for the wiring board, and the non-use of the effective area integrated with the effective area and disposed in a part of the periphery thereof. And an effective region, and further includes a conductive test pattern having one end connected to the first power supply terminal and the other end routed on the surface of the non-effective region and connected to the second power supply terminal.
本発明の実施の形態に係る第2の特徴は、配線基板の製造方法において、第1の電源が供給される第1の電源端子、第1の電源に対して電源レベルが異なる第2の電源が供給される第2の電源端子及び被検査端子を表面上に有し、配線基板に利用される有効領域と、有効領域に一体化されかつその周囲の一部に配設され、配線基板に利用されない非有効領域とを備え、第1の電源端子に一端が接続され、他端が非有効領域の表面上を引き回して第2の電源端子に接続された導電性を有する検査パターンを備えた配線基板を製作する工程と、配線基板の有効領域内において、第1の電源端子、第2の電源端子、被検査端子にそれぞれ電気的に接続された半導体素子を実装する工程と、検査パターン、被検査端子のそれぞれに検査用プローブを当接し、第1の電源端子と被検査端子との間及び第2の電源端子と被検査端子との間において半導体素子の電気的検査を行う工程と、検査パターンを断線する工程とを備える。 A second feature according to the embodiment of the present invention is that, in the method for manufacturing a wiring board, a first power supply terminal to which a first power supply is supplied, a second power supply having a power supply level different from that of the first power supply. The second power supply terminal to be supplied and the terminal to be inspected are provided on the surface, integrated with the effective area used for the wiring board, and the effective area, and disposed in a part of the periphery thereof. An ineffective area that is not used, and a conductive inspection pattern in which one end is connected to the first power supply terminal and the other end is routed on the surface of the ineffective area and connected to the second power supply terminal. A step of manufacturing a wiring board, a step of mounting semiconductor elements electrically connected to the first power supply terminal, the second power supply terminal, and the terminal to be inspected in an effective area of the wiring board, an inspection pattern, Apply inspection probes to each of the terminals to be inspected. And comprises a step of performing electrical inspection of the semiconductor device in between and between the second power supply terminal and the inspected terminal of the first power supply terminal and the test terminal, and a step of breaking the test pattern.
本発明によれば、特別な検査回路や検査素子を付加することなく、フライングプローブ検査機又はムービングプローブ検査機を用いて高速にかつ簡便にオープン/ショート検査を実施することができる配線基板を提供することができる。 According to the present invention, there is provided a wiring board capable of performing open / short inspection at high speed and simply using a flying probe inspection machine or a moving probe inspection machine without adding a special inspection circuit or inspection element. can do.
更に、本発明によれば、フライングプローブ検査機又はムービングプローブ検査機を用いて高速にかつ簡便にオープン/ショート検査を実施することができる配線基板の製造方法を提供することができる。 Furthermore, according to the present invention, it is possible to provide a method of manufacturing a wiring board capable of performing open / short inspection at high speed and simply using a flying probe inspection machine or a moving probe inspection machine.
以下、本発明の実施の形態について図面を参照しながら説明する。なお、第1の実施の形態乃至第3の実施の形態において、同一機能又は同一構成要素のものには同一符号を付け、その重複説明は省略する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the first to third embodiments, the same function or the same component is given the same reference numeral, and the duplicate description is omitted.
(第1の実施の形態)
[検査工程前の配線基板の構成]
本発明の第1の実施の形態に係る配線基板1Aは、図1(a)に示すように、第1の電源が供給される第1の電源端子20、22、第1の電源に対して電源レベルが異なる第2の電源が供給される第2の電源端子21、23及び被検査端子24を表面上に有し、配線基板1Bに利用される有効領域10と、有効領域10に一体化されかつその周囲の一部に配設され、配線基板1Bに利用されない非有効領域11とを備え、第1の電源端子20に一端が接続され、他端が非有効領域11の表面上を引き回して第2の電源端子21に接続された導電性を有する検査パターン15と、第1の電源端子22に一端が接続され、他端が非有効領域11の表面上を引き回して第2の電源端子23に接続された導電性を有する検査パターン16とを更に備える。
(First embodiment)
[Configuration of wiring board before inspection process]
As shown in FIG. 1A, the
第1の実施の形態において、配線基板1Aはエポキシ系樹脂をベース基板として複数層の配線を有する多層プリント配線基板である。配線は例えばNiめっき層をコーティングしたCu膜により構成され、各層の配線間はスルーホール配線若しくはビアホール配線を通して相互に電気的に接続されている。この配線基板1Aには、図示しないが、有効領域10において、1若しくは複数個のICチップ、抵抗素子、容量素子等の素子を内部に埋設して実装することができ、又表面上に実装することができる。
In the first embodiment, the
有効領域10とは、配線基板1AにICチップ等を実装し、これらの電気的検査が完了した後に非有効領域11を取り除いた結果、最終的に残存する領域であり、最終製品としての配線基板1B(図1(b)参照。)として(個片として)使用される領域である。非有効領域11とは、逆に配線基板1AにICチップ等を実装し、これらの電気的検査が完了した後に有効領域10を残して取り除かれ捨て板となる領域である。従って、最終製品としての配線基板1Bには存在しない。有効領域10と非有効領域11との間の境界は加工ライン12であり、この加工ライン12は、実際には存在しないが、便宜的に破線により示している。加工ライン12とは、有効領域10を残して、機械的若しくは物理的に非有効領域11を取り除く位置である。
The
第1の実施の形態において、第1の電源はICチップ等の素子を駆動する電源例えば2V〜5Vであり、第2の電源はグランド例えば0Vである。従って、第1の電源端子は、ICチップ等の素子に電源を供給するための、配線基板1Aの電源用外部端子である。第2の電源端子は、グランドを供給するための、配線基板1Aのグランド用外部端子である。
In the first embodiment, the first power supply is a power supply for driving an element such as an IC chip, for example, 2V to 5V, and the second power supply is a ground, for example, 0V. Therefore, the first power supply terminal is a power supply external terminal of the
検査パターン15、16は、いずれも、電気的検査工程を含む配線基板1Bの製造プロセス(組立実装プロセス)において、電気的検査工程の際の検査用プローブの接触に使用される。また、検査パターン15、16は、いずれも電気的検査工程の終了後には、非有効領域11の取り除きとともにその大半が取り除かれ、電気的には断線される。つまり、第1の電源端子20と第2の電源端子21との間の接続、第1の電源端子22と第2の電源端子23との間の接続が電気的に切断される。検査パターン15及び16は、基本的には有効領域10に配設される複数層の配線のいずれかの配線、最も好ましくは検査プローブの接触を容易に実施することができる最上層の配線と同一配線層において同一導電性材利により形成されている。このように構成すれば、配線基板1Aの製造プロセスにおいて、配線を形成するマスクパターンの変更のみで、製造工程を追加することなく、検査パターン15及び16を簡易に形成することができる。
Both of the
検査パターン15は、ここでは単純に同一の線幅において、有効領域10の第1の電源端子20から加工ライン12を横切り非有効領域11上を平面コの字形状に引き回し、再び加工ライン12を横切り有効領域10の第2の電源端子21に繋がる平面形状において形成されている。検査パターン16は、同様に単純に同一の線幅において、有効領域10の第1の電源端子22から非有効領域11上を平面コの字形状に引き回し、再び有効領域10の第2の電源端子23に繋がる平面形状において形成されている。なお、検査パターン15及び16は、このような平面形状に限定されるものではなく、例えば検査用プローブが接触する領域を接触し易いように部分的に線幅を広くしてもよい。
Here, the
[検査工程後及び加工後の配線基板の構成]
図1(b)に示す配線基板1Bは、前述の図1(a)に示す配線基板1Aの電気的検査工程が終了し、加工工程が終了した後の平面形状である。配線基板1Bの輪郭12Aは、非有効領域11が加工ライン12を基準に取り除かれるので、加工ライン12に一致する。
[Configuration of wiring board after inspection process and after processing]
A
配線基板1Bにおいては、配線基板1Aの検査パターン15及び16の大半が非有効領域11の取り除きとともに取り除かれるが、第1の電源端子20から輪郭12A(加工ライン12)までの検査パターンの一部15Bが残存する。同様に、第2の電源端子21から輪郭12Aまでの検査パターンの一部15B、第1の電源端子22から輪郭12Aまでの検査パターンの一部16B、第2の電源端子23から輪郭12Aまでの検査パターンの一部16Bがそれぞれ残存する。また、これらの検査パターンの一部15B及び16Bの断面は輪郭12Aにおいて露出する。
In the
[配線基板の製造方法]
次に、図1(a)、図1(b)及び図2を用い、電気的検査工程を含む配線基板1Bの製造方法を説明する。まず最初に、前述の図1(a)に示す配線基板1Aを製作し、図2に示すように、この配線基板1Aが準備される(S1)。次に、図2に示すように、配線基板1Aの有効領域10にICチップ等の素子(図示しない。)を実装する(S2)。ここで、前述の図6に示すICチップ100と同様に、実装されるICチップの電源121が供給される外部端子は図1(a)に示す配線基板1Aの第1の電源端子20及び22に電気的に接続され、グランド122が供給される外部端子は第2の電源端子21及び23に電気的に接続される。また、ICチップの信号の入力、出力若しくは入出力用外部端子には配線基板1Aの被検査端子(信号用外部端子)24が電気的に接続される。
[Method of manufacturing a wiring board]
Next, a method for manufacturing the
次に、配線基板1Aにおいて、図示しないフライングプローブ検査機又はムービングプローブ検査機を用いてオープン/ショート検査が実施される(S3)。このプローブ検査は、検査パターン15がこの時点において第1の電源端子20と第2の電源端子21との間で電気的に接続されているので、2箇所の検査ポイント、すなわち検査パターン15(又は16)と被検査端子24とのそれぞれに検査用プローブを当接するだけでよい。このプローブ検査により、被検査端子24の接続不良を検出するオープン不良と、静電気破壊により発生するショート不良又は機械的ストレス等により発生するショート不良とを1回の検査工程において判定することができる。判定方法は、前述の図10乃至図11に示すように、保護回路120のダイオード素子125及び126の正常なダイオード特性に基づき、電流IFを流したときの電圧VFを予め基準値として設定し、測定で得られたVFが基準値より大きければオープン不良、小さければショート不良とする。
Next, an open / short inspection is performed on the
オープン/ショート検査の終了後、配線基板1Aの非有効領域11が機械加工により加工ライン12を基準に取り除かれ、図1(b)に示すように、有効領域10を含む配線基板1Bが完成する(S4)。非有効領域11の取り除きにおいては非有効領域11上の検査パターン15及び16の大半が同時に取り除かれ、結果的に検査パターン15及び16を断線することができる。
After the completion of the open / short inspection, the
[実施の形態の特徴]
第1の実施の形態においては、図1(a)に示す配線基板1Aの非有効領域11に、第1の電源端子20、22と第2の電源端子21、23との間を接続する検査パターン15(及び16)を備えたので、双方の検査用電位を同電位に設定し、検査パターン15と被検査端子24との2箇所に検査用プローブを当接することにより、1回の検査工程によって1つの被検査端子24のオープン/ショート検査を完了することができる。従って、電気的検査に要する時間を短縮することができ、結果として配線基板1Bの製造時間全体に要する時間を短縮することができる。また、フライングプローブ検査機又はムービングプローブ検査機を使用することができるので、少量生産品の配線基板1Bに対応することができる。更に、多ピン一括プロービング検査機を使用する必要がなくなるので、固定治具の製作費用が無くなる。
[Features of the embodiment]
In the first embodiment, an inspection for connecting the first
また、第1の実施の形態においては、図1(a)に示す配線基板1Aの検査パターン15及び16が有効領域10の配線と同一導電層において同一導電性材料により形成されている。従って、オープン/ショート検査のために特別な検査回路や新たな配線層の追加を必要としないので、配線基板1Bの製造プロセスの増加が生じない。更に、検査パターン15及び16の断線が、非有効領域11の取り除きと同時に行われるので、同様に、配線基板1Bの製造プロセスの増加が生じない。
In the first embodiment, the
なお、図1(a)に示す配線基板1Aにおいて、検査パターン15及び16は有効領域10の左右に配設しているが、このレイアウトに限定されるものではなく、本発明は、検査パターンを有効領域10の上下に配設しても、有効領域10のいずかの辺に1つの検査パターンを配設してもよい。
In the
(第2の実施の形態)
本発明の第2の実施の形態は、前述の第1の実施の形態に係る配線基板1Aの有効領域10の配設個数を増加した例、つまり1つの配線基板1Aから製作される配線基板1Bの個数を増加した例を説明するものである。
(Second Embodiment)
The second embodiment of the present invention is an example in which the number of
[検査工程前の配線基板の構成]
本発明の第2の実施の形態に係る配線基板1Aは、図3(a)に示すように、上下左右に合計4つの有効領域10(a)〜10(d)を備えている。有効領域10(a)〜10(d)は、いずれも、ここではその構成を省略してあるが、基本的には第1の実施の形態に係る配線基板1Aの有効領域10の構成と同一構成である。すなわち、有効領域10(a)及び10(c)には、それぞれ、第1の電源端子と第2の電源端子との間を接続し、図中左側において非有効領域11に引き回された検査パターン15が配設されている。有効領域10(b)及び10(d)には、それぞれ、第1の電源端子と第2の電源端子との間を接続し、図中右側において非有効領域11に引き回された検査パターン16が配設されている。加工ライン12は、有効領域10(a)〜10(d)のそれぞれの周囲を取り囲んで設定されている。
[Configuration of wiring board before inspection process]
As shown in FIG. 3A, the
[検査工程後及び加工後の配線基板の構成]
図3(b)に示す配線基板1Bは、前述の図3(a)に示す配線基板1Aの電気的検査工程が終了し、加工工程が終了した後の平面形状である。配線基板1Bの輪郭12Aは、非有効領域11が加工ライン12を基準に取り除かれるので、加工ライン12に一致する。第2の実施の形態においては、1つの配線基板1Aから、有効領域10(a)を有する配線基板1B、有効領域10(b)を有する配線基板1B、有効領域10(c)を有する配線基板1B及び有効領域10(d)を有する配線基板1Bの合計4個を製作することができる。
[配線基板の製造方法]
第2の実施の形態に係る配線基板1Bの製造方法は、前述の図2に示す第1の実施の形態に係る配線基板1Bの製造方法と同一であるので、ここでの説明は省略する。
[Configuration of wiring board after inspection process and after processing]
The
[Method of manufacturing a wiring board]
Since the manufacturing method of the
[実施の形態の特徴]
第2の実施の形態においては、前述の第1の実施の形態により得られる効果と同様の効果を奏することができる。なお、図3(a)に示す配線基板1Aにおいて、検査パターン15及び16は有効領域10の左右に配設しているが、このレイアウトに限定されるものではなく、本発明は、検査パターンを有効領域10の上下に配設してもよい。
[Features of the embodiment]
In the second embodiment, the same effect as that obtained by the first embodiment described above can be obtained. In the
(第3の実施の形態)
本発明の第3の実施の形態は、前述の第2の実施の形態に係る配線基板1Aの1つの有効領域10内に更に細分化された有効領域を備え、この細分化された有効領域間にそれらを結合する検査パターンを配設した例を説明するものである。
(Third embodiment)
The third embodiment of the present invention includes an effective area further subdivided in one
[検査工程前の配線基板の構成]
本発明の第3の実施の形態に係る配線基板1Aは、図4(a)に示すように、上下左右に合計4つの有効領域10(a)〜10(d)を備えている。更に、有効領域10(a)〜10(d)のそれぞれ、例えば有効領域10(c)は図4(b)に一部を拡大して示すように4つの細分化された有効領域10(ca)、10(cb)、10(cc)及び10(cd)を備えている。有効領域10(c)以外の有効領域10(a)、10(b)及び10(d)についても同様に細分化された有効領域が配設されている。
[Configuration of wiring board before inspection process]
As shown in FIG. 4A, the
例えば、有効領域10(c)は、図4(a)及び図4(b)に示すように、非有効領域11に検査パターン15を備えるとともに、内部において細分化された有効領域10(ca)の第1の電源端子(図示しない。)と有効領域10(cb)の第1の電源端子(図示しない。)との間を接続する検査パターン18及び第2の電源端子(図示しない。)間を接続する検査パターン18を備えている。有効領域10(cc)、有効領域10(cd)のそれぞれの第1の電源端子間及び第2の電源端子間にも同様に検査パターン18が配設されている。
For example, as shown in FIGS. 4A and 4B, the effective area 10 (c) includes the
細分化された有効領域10(ca)と有効領域10(cb)との間には検査パターン18を横切る加工ライン17が配設されている。この加工ライン17は、加工ライン12と同様に、実際には存在しないが、便宜的に実線により示す。加工ライン17は、電気的検査工程が終了した後に、機械的若しくは物理的に検査パターン18を断線させる位置である。この検査パターン18の断線は、具体的には検査パターン18を部分的に表面から底面まで取り除く溝を形成することにより行われる。溝には、断面V字型の溝、断面U字型の溝等が含まれる。検査パターン18の断線を行う工程は検査パターン15及び16を断線する工程(非有効領域11を取り除く工程)と同一工程で行うことが望ましいが、断線手法が相違する場合には別々に実施することができる。
Between the subdivided effective area 10 (ca) and effective area 10 (cb), a
[検査工程後及び加工後の配線基板の構成]
図5(a)及び図5(b)に示す配線基板1Bは、前述の図4(a)及び図4(b)に示す配線基板1Aの電気的検査工程が終了し、加工工程が終了した後の平面形状である。配線基板1Bの輪郭12Aは、非有効領域11が加工ライン12を基準に取り除かれるので、加工ライン12に一致する。第3の実施の形態においては、1つの配線基板1Aから、有効領域10(a)を有する配線基板1B、有効領域10(b)を有する配線基板1B、有効領域10(c)を有する配線基板1B及び有効領域10(d)を有する配線基板1Bの合計4個を製作することができる。
[Configuration of wiring board after inspection process and after processing]
In the
更に、例えば有効領域10(c)を有する配線基板1Bはその有効領域10(c)内において細分化された有効領域10(ca)から10(cd)を備え、有効領域10(ca)と10(cb)との間の検査パターン18は溝17Bにより断線され、有効領域10(cc)と10(cd)との間の検査パターン18は同様に溝17Bにより断線されている。他の有効領域10(a)、10(b)、10(d)のいずれかを有する配線基板1Bは同様に検査パターン18を断線している。溝17Bは加工ライン17に一致した領域に配設されている。また、検査パターン18を断線すると、溝17Bの加工上のアライメント余裕の確保から検査パターンの一部18Bが残存する。
Further, for example, the
[配線基板の製造方法]
第3の実施の形態に係る配線基板1Bの製造方法は、前述の図2に示す第1の実施の形態に係る配線基板1Bの製造方法と同一であるので、ここでの説明は省略する。
[Method of manufacturing a wiring board]
Since the manufacturing method of the
[実施の形態の特徴]
第3の実施の形態においては、前述の第1の実施の形態により得られる効果と同様の効果を奏することができる。なお、図4(a)及び図4(b)に示す配線基板1Aにおいて、検査パターン18は左右に細分化された有効領域10(ca)と10(cb)との間に配設されているが、本発明は、上下に細分化された有効領域10(ca)と10(cc)との間に検査パターン18を配設してもよい。
[Features of the embodiment]
In the third embodiment, the same effect as that obtained by the first embodiment described above can be obtained. In the
なお、本発明は前述の実施の形態に限定されるものではない。例えば、本発明は、セラミックス、シリコン、炭化シリコン、ガラス等をベースとする配線基板並びにその製造方法に適用することができる。また、本発明は、配線基板に必ずしも素子が埋設されることを必須の要件とするものではない。 The present invention is not limited to the embodiment described above. For example, the present invention can be applied to a wiring board based on ceramics, silicon, silicon carbide, glass or the like and a manufacturing method thereof. Further, the present invention does not necessarily require that an element is embedded in the wiring board.
1A、1B 配線基板
10、10(a)〜10(d)、10(ca)〜10(cd) 有効領域
11 非有効領域
12、17 加工ライン
12A 輪郭
17B 溝
20、22 第1の電源端子
21、23 第2の電源端子
24 被検査端子
15、16、18 検査パターン
15B、16B、18B 検査パターンの一部
1A,
Claims (6)
前記有効領域に一体化されかつその周囲の一部に配設され、前記配線基板に利用されない非有効領域と、を備え、
前記第1の電源端子に一端が接続され、他端が前記非有効領域の表面上を引き回して前記第2の電源端子に接続された導電性を有する検査パターンを更に備えたことを特徴する配線基板。 A first power supply terminal to which a first power supply is supplied, a second power supply terminal to which a second power supply having a power supply level different from that of the first power supply is supplied, and a terminal to be inspected are provided on the surface. Effective area used for the wiring board,
A non-effective area that is integrated with the effective area and disposed in a part of the periphery thereof and is not used for the wiring board,
The wiring further comprising a conductive test pattern having one end connected to the first power supply terminal and the other end routed on the surface of the ineffective region and connected to the second power supply terminal. substrate.
前記配線基板の有効領域内において、前記第1の電源端子、前記第2の電源端子、前記被検査端子にそれぞれ電気的に接続された半導体素子を実装する工程と、
前記検査パターン、前記被検査端子のそれぞれに検査プローブを当接し、前記第1の電源端子と前記被検査端子との間及び前記第2の電源端子と前記被検査端子との間において前記半導体素子の電気的検査を行う工程と、
前記検査パターンを断線する工程と、
を備えたことを特徴とする配線基板の製造方法。 A first power supply terminal to which a first power supply is supplied, a second power supply terminal to which a second power supply having a power supply level different from that of the first power supply is supplied, and a terminal to be inspected are provided on the surface. An effective area that is used for the wiring board, and an ineffective area that is integrated with the effective area and disposed in a part of the periphery thereof, and is not used for the wiring board. A wiring board having a conductive inspection pattern connected to the second power supply terminal with the other end routed over the surface of the non-effective area,
Mounting a semiconductor element electrically connected to each of the first power supply terminal, the second power supply terminal, and the terminal to be inspected in an effective area of the wiring board; and
An inspection probe is brought into contact with each of the inspection pattern and the terminal to be inspected, and the semiconductor element is interposed between the first power supply terminal and the terminal to be inspected and between the second power supply terminal and the terminal to be inspected. A process of performing electrical inspection of
Disconnecting the inspection pattern;
A method of manufacturing a wiring board, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006321498A JP2008135623A (en) | 2006-11-29 | 2006-11-29 | Wiring board, and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006321498A JP2008135623A (en) | 2006-11-29 | 2006-11-29 | Wiring board, and its manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008135623A true JP2008135623A (en) | 2008-06-12 |
Family
ID=39560256
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006321498A Pending JP2008135623A (en) | 2006-11-29 | 2006-11-29 | Wiring board, and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008135623A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102448248A (en) * | 2010-10-14 | 2012-05-09 | 富葵精密组件(深圳)有限公司 | Manufacture method for circuit board |
CN102548219A (en) * | 2010-12-28 | 2012-07-04 | 富葵精密组件(深圳)有限公司 | Circuit board manufacturing method |
-
2006
- 2006-11-29 JP JP2006321498A patent/JP2008135623A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102448248A (en) * | 2010-10-14 | 2012-05-09 | 富葵精密组件(深圳)有限公司 | Manufacture method for circuit board |
CN102448248B (en) * | 2010-10-14 | 2014-10-01 | 富葵精密组件(深圳)有限公司 | Manufacture method for circuit board |
CN102548219A (en) * | 2010-12-28 | 2012-07-04 | 富葵精密组件(深圳)有限公司 | Circuit board manufacturing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100466984B1 (en) | Integrated circuit chip having test element group circuit and method of test the same | |
CN109557376B (en) | Resistance measuring device, substrate inspection device, and resistance measuring method | |
KR102090578B1 (en) | Substrate of electronic device, electronic device including the same and measuring method of resistance at contact portion | |
JP2018166171A (en) | Method of manufacturing semiconductor device, semiconductor device and inspection equipment for semiconductor device | |
JP5529611B2 (en) | Semiconductor device and resistance measuring method | |
KR102195561B1 (en) | Electrical connection device | |
JP2008135623A (en) | Wiring board, and its manufacturing method | |
KR101039049B1 (en) | Chip scale package for detecting open/short of elcectrode pettern using noncontact inspection method and the inspection apparatus thereof | |
JP2005183863A (en) | Method for manufacturing semiconductor integrated circuit device | |
JP6199010B2 (en) | Probe card | |
JP2008028274A (en) | Manufacturing method for semiconductor device | |
JP5370250B2 (en) | Manufacturing method of semiconductor device | |
JP2009135283A (en) | Electrostatic discharge detecting element and electrostatic discharge detecting method | |
KR100396344B1 (en) | Monitoring resistor element and measuring method of relative preciseness of resistor elements | |
KR100888580B1 (en) | Active device embedded printed circuit board with self failure test capability | |
JP2008187024A (en) | Probe card and probe card system | |
JP2012204626A (en) | Semiconductor device and semiconductor device manufacturing method | |
JP2008203169A (en) | Semiconductor measurement apparatus | |
JPH07111282A (en) | Semiconductor chip and integrated circuit device using said semiconductor chip | |
KR20080040435A (en) | Probe card capable of reducing parasitic capacitance in oscillation frequency test | |
KR20130095688A (en) | Method and apparatus for attachment of integrated circuits | |
JP2012168153A (en) | Cmos logical ic package and an inspection method thereof | |
JP2011021939A (en) | Semiconductor device and testing board for semiconductor device | |
KR19990018725A (en) | Semiconductor wafer and its electrical property inspection method | |
JP2005043281A (en) | Probe card |