KR101039049B1 - Chip scale package for detecting open/short of elcectrode pettern using noncontact inspection method and the inspection apparatus thereof - Google Patents

Chip scale package for detecting open/short of elcectrode pettern using noncontact inspection method and the inspection apparatus thereof Download PDF

Info

Publication number
KR101039049B1
KR101039049B1 KR1020090073439A KR20090073439A KR101039049B1 KR 101039049 B1 KR101039049 B1 KR 101039049B1 KR 1020090073439 A KR1020090073439 A KR 1020090073439A KR 20090073439 A KR20090073439 A KR 20090073439A KR 101039049 B1 KR101039049 B1 KR 101039049B1
Authority
KR
South Korea
Prior art keywords
substrate
short circuit
contact
disconnection
chip scale
Prior art date
Application number
KR1020090073439A
Other languages
Korean (ko)
Other versions
KR20110015967A (en
Inventor
오춘환
정창보
차상석
선순일
김형순
Original Assignee
주식회사 심텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 심텍 filed Critical 주식회사 심텍
Priority to KR1020090073439A priority Critical patent/KR101039049B1/en
Publication of KR20110015967A publication Critical patent/KR20110015967A/en
Application granted granted Critical
Publication of KR101039049B1 publication Critical patent/KR101039049B1/en

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/303Contactless testing of integrated circuits
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2872Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2896Testing of IC packages; Test features related to IC packages
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

개시된 발명은 비접촉 검사방식을 적용한 단선 및 단락 검출용 CSP 기판 및 그 검사장치에 관한 것으로, 기판 상에 형성된 다수 개의 전극들을 스캔하면서 패턴의 단선 및 단락을 검사하는 장치에 있어서, 스트립의 외곽에 단락 및 단선 검사용 시험 쿠폰을 한 개 이상 삽입하여 제조된 칩 스케일 패키지기판과, 상기 칩 스케일 패키지 기판의 시험 쿠폰을 통해 기판의 한쪽 면으로 전압을 공급하고 기판의 다른 쪽 면에서 발생되는 전기적 변화값을 비접촉 측정방식으로 측정하여 상기 기판 내부의 패턴에 대한 단선 및 단락 여부를 검사하는 비접촉 검사부를 포함하여, 시험 쿠폰을 이용하여 비접촉 측정방식으로 전기적으로 변화되는 신호를 감지하여 해당 패턴 전극의 단선 및 단락 여부를 검사할 수 있게 한다.The disclosed invention relates to a CSP substrate for detecting disconnection and short circuit using a non-contact inspection method, and an inspection apparatus thereof, the apparatus for inspecting disconnection and short circuit of a pattern while scanning a plurality of electrodes formed on the substrate, the short circuit of the outer edge of the strip And a chip scale package substrate manufactured by inserting at least one test coupon for disconnection inspection, and an electrical change value generated by supplying a voltage to one side of the substrate through a test coupon of the chip scale package substrate and generating a voltage on the other side of the substrate. And a non-contact inspection unit for inspecting whether the pattern is disconnected or short-circuited by measuring a non-contact measurement method, and detecting a signal that is electrically changed by a non-contact measurement method using a test coupon. Allows you to check for shorts.

비접촉, 단선, 단락, 검출, 칩 스케일 패키지 Non-Contact, Single Wire, Short Circuit, Detect, Chip Scale Package

Description

비접촉 검사방식을 적용한 단선 및 단락 검출용 칩 스케일 패키지 기판 및 그 검사장치{Chip scale package for detecting open/short of elcectrode pettern using noncontact inspection method and the inspection apparatus thereof}Chip scale package for detecting disconnection and short circuit using a non-contact inspection method and its inspection apparatus {chip scale package for detecting open / short of elcectrode pettern using noncontact inspection method and the inspection apparatus}

본 발명은 비접촉식 검사방식을 적용하여 패턴의 단선 및 단락을 검출할 수 있는 칩 스케일 패키지(chip scale package; 이하 CSP 라 칭함) 기판 및 그 검사장치에 관한 것으로서, 보다 상세하게는 기판의 한쪽 면에 하나 이상의 탐침전극을 통해 전압을 공급하고, 상부 패턴 상에서 전기장 감지센서를 이용하여 비접촉 측정방식으로 전기적으로 변화되는 신호를 감지하여 해당 패턴전극의 단선 및 단락 여부를 검사할 수 있도록 한 비접촉 검사방식을 적용한 단선 및 단락 검출용 칩 스케일 패키지 기판 및 그 검사장치에 관한 것이다.The present invention relates to a chip scale package (hereinafter referred to as a CSP) substrate and an inspection apparatus thereof capable of detecting disconnection and short circuit of a pattern by applying a non-contact inspection method, and more particularly, to one side of the substrate. A non-contact inspection method is provided in which voltage is supplied through at least one probe electrode, and an electric field sensor is used to detect a signal that is electrically changed by a non-contact measurement method to inspect the pattern electrode for disconnection and short circuit. The present invention relates to an applied chip scale package substrate for disconnection and short circuit detection and an inspection apparatus thereof.

일반적으로 LCD나 PDP 등과 같은 평판표시소자의 단선 및 단락을 검출하기 위해서는 각 패턴전극의 일단에서 전류를 인가한 후 해당 패턴전극의 반대단에서 전압을 측정하여 패턴전극의 단선 및 단락을 검사하거나, 현미경 등에 의한 도선 추적을 통해 단선 및 단락을 검출하도록 하였다.In general, in order to detect disconnection or short circuit of a flat panel display device such as an LCD or a PDP, a current is applied at one end of each pattern electrode and a voltage is measured at the opposite end of the corresponding pattern electrode to inspect the disconnection and short circuit of the pattern electrode, The disconnection and the short circuit were detected by conducting wire tracking by a microscope or the like.

따라서 하나의 패턴전극의 단선 및 단락을 측정하여 그 이상 유/무를 체크하 기 위해서는 최소 2개 이상의 탐침 프로브가 필요하게 되므로 많은 수의 탐침 프로브가 소요되어 원가상승의 원인이 되는 문제점이 있을 뿐만 아니라 패턴전극의 길이가 길어질 경우에는 서로 다른 위치에서 측정하기 위한 2인 이상의 측정자가 필요하게 됨에 따라 많은 시간과 인력이 낭비되는 문제점이 있다.Therefore, at least two probe probes are required to measure disconnection and short circuit of one pattern electrode and check the presence / absence of the pattern electrode. Therefore, a large number of probe probes are required, which causes cost increase. If the length of the pattern electrode is long, there is a problem in that a lot of time and manpower is wasted as two or more measurers are needed to measure at different positions.

또한, 접촉식 탐침 프로브를 이용하는 경우에는 탐침 프로브가 패턴전극에 가압 또는 접촉됨에 따라 접촉 불량이 발생할 수 있을 뿐만 아니라 측정대상인 패턴전극에 스크래치(scratch)가 발생하여 또 다른 불량요인이 발생되는 문제점이 있다.In addition, in the case of using a touch probe, the contact probe may not be contacted as the probe is pressed or contacted with the pattern electrode, and scratches may occur on the pattern electrode to be measured, thereby causing another defect. have.

한편, 2층 이상이 적층된 다층 기판의 경우 도 1에 도시된 바와 같이 내층에 접지층이 디자인되며, 이 접지층에는 전면에 접지면(ground plane)(1;GP)이 형성되고, 패턴에 대응하도록 에폭시 수지 노출부(2)와 관통홀(through hole)(3;TH)이 형성된다. 즉, 패턴에 대응하는 위치에 에폭시 수지 노출부(2)를 형성하고, 드릴링 공정을 통해 관통홀(3)이 형성되며, 도금 공정을 통해 상기 관통홀의 내부에 관통홀 도금 연결층(4)이 형성된다. 이러한 관통홀 도금 연결층(4)은 도 2a에 도시된 바와 같이 에폭시 수지 노출부(2)의 중앙부에 형성되며, 내층의 접지면(1)과의 단락 방지를 위해 충분한 갭(5: clearance)이 유지되는 상태로 형성되어야 한다.On the other hand, in the case of a multilayer substrate in which two or more layers are stacked, a ground layer is designed on an inner layer, as shown in FIG. 1, and a ground plane (GP) is formed on a front surface of the ground layer, Correspondingly, the epoxy resin exposed portion 2 and through holes 3 TH are formed. That is, the epoxy resin exposed portion 2 is formed at a position corresponding to the pattern, the through hole 3 is formed through the drilling process, and the through hole plating connection layer 4 is formed inside the through hole through the plating process. Is formed. The through-hole plating connection layer 4 is formed in the center of the epoxy resin exposed portion 2, as shown in FIG. 2A, and has a sufficient gap 5: clearance to prevent short-circuit with the ground plane 1 of the inner layer. It should be formed in a maintained state.

그러나 드릴링 공정으로 관통홀을 형성하는 과정에서 드릴 쏠림 등이 있게 되면, 도 2b의 좌측 또는 우측 도면에 도시된 바와 같이 에폭시 수지 노출부(2)의 한쪽으로 치우쳐 드릴링이 이루어질 수 있게 되며, 이 경우 도 2b의 우측 도면에서와 같이 어느 한쪽으로 심하게 치우지는 경우 관통홀 도금 연결층(4)과 내층의 접 지면(1)과의 사이에 단락 불량이 발생하게 되는 문제점이 있다. However, if the drill is pulled in the process of forming the through-hole in the drilling process, as shown in the left or right of Fig. 2b, it can be biased toward one side of the epoxy resin exposed portion (2), in this case As shown in the right side of FIG. 2B, when a severely deviated from either side, a short circuit defect occurs between the through hole plating connecting layer 4 and the ground plane 1 of the inner layer.

한편, 도 3에 도시된 바와 같은 칩 스케일 패키지의 경우, 외곽의 버스 라인(6)으로 도금선이 연결되어 디자인되기 때문에 네트(net)가 모두 도금선에 연결되어 있게 되므로, 단락 및 단선 불량 검사를 위한 전기 검사 자체가 불가능하게 되며, 따라서 이러한 칩 스케일 패키지의 경우는 전기검사방식으로 단락 및 단선 검출 자체가 불가능하게 되는 한계가 있었다.Meanwhile, in the case of the chip scale package as shown in FIG. 3, since the plating lines are connected to the outer bus lines 6, the nets are all connected to the plating lines, so that short and disconnection defect inspections are performed. The electrical inspection itself is not possible, so in the case of such a chip-scale package, there was a limit in that short circuit and disconnection detection were impossible by the electrical inspection method.

따라서, 상기 문제점을 해결하기 위한 본 발명의 제1목적은 기판의 한쪽 면에 하나 이상의 탐침 전극을 통해 전압을 공급하고, 기판의 다른 쪽 면의 패턴 전극 상에서 전기장 감지센서를 이용하여 비접촉 측정방식으로 전기적으로 변화되는 신호를 감지하여 해당 패턴 전극의 단선 및 단락 여부를 검사할 수 있는 비접촉 검사방식을 적용한 단선 및 단락 검사장치를 제공하는 것이다.Accordingly, a first object of the present invention for solving the above problems is to supply a voltage through at least one probe electrode on one side of the substrate, and to use a non-contact measurement method using an electric field sensor on the pattern electrode on the other side of the substrate. The present invention provides a disconnection and short circuit inspection apparatus using a non-contact inspection method that detects an electrically changing signal and inspects whether the corresponding pattern electrode is disconnected or shorted.

또한, 본 발명의 제2목적은 스트립의 외곽에 시험 쿠폰을 삽입하여 기판을 제조하고, 상기 시험 쿠폰을 이용하여 기판의 한쪽 면에 하나 이상의 탐침 전극을 통해 전압을 공급하고, 기판의 다른 쪽 면의 패턴 전극 상에서 전기장 감지센서를 이용하여 비접촉 측정방식으로 전기적으로 변화되는 신호를 감지하여 해당 패턴 전극의 단선 및 단락 여부를 검사할 수 있는 비접촉 검사방식을 적용한 단선 및 단락 검출용 칩 스케일 패키지(chip scale package) 기판 및 그 검사장치를 제공하는 것이다.In addition, a second object of the present invention is to prepare a substrate by inserting a test coupon on the outside of the strip, using the test coupon to supply a voltage to one side of the substrate through one or more probe electrodes, the other side of the substrate Chip scale package for disconnection and short circuit detection using a non-contact inspection method that detects a signal that is electrically changed by a non-contact measurement method using an electric field sensor on the pattern electrode of the circuit and inspects whether the corresponding pattern electrode is disconnected or shorted. scale package) to provide a substrate and its inspection apparatus.

상기 제1목적을 달성하기 위하여 본 발명은, 패널 상에 형성된 다수 개의 패턴전극들을 스캔하면서 각 패턴의 단선 및 단락을 검사하는 장치에 있어서, 기판의 한쪽 면에 존재하는 패턴 전극에 전압을 인가하는 탐침 전극과, 탐침 전극으로 전원을 공급하는 급전부와, 탐침 전극에서 인가되는 전압에 의해 패턴 전극의 반대쪽 면에서 발생되는 전기적 변화값을 비접촉 방식으로 측정하여 그 전기적 변화값으로 단락 및 단선 여부를 판단하는 비접촉 검사부를 포함하는 비접촉 검사방식을 적용한 단선 및 단락 검사장치를 제공한다.In order to achieve the first object, the present invention, in the device for inspecting the disconnection and short circuit of each pattern while scanning a plurality of pattern electrodes formed on the panel, applying a voltage to the pattern electrode on one side of the substrate The electrical change value generated on the opposite side of the pattern electrode by the probe electrode, the power supply part supplying power to the probe electrode, and the voltage applied from the probe electrode is measured in a non-contact manner, and the electrical change value is used to check whether there is a short circuit or disconnection. Provided is a disconnection and short circuit inspection apparatus using a non-contact inspection method including a non-contact inspection unit to determine.

상기 제2목적을 달성하기 위하여 본 발명은, 기판의 스트립 외곽에 탐침 전극 및 관통홀 도금 연결층을 전기적으로 동시에 연결 가능한 하나 이상의 시험 쿠폰을 삽입하여, 각 시험 쿠폰을 통해 기판의 한쪽 면으로 단선 및 단락 검사용 전압을 공급하고 기판의 다른 쪽 면에서 발생되는 전기적 변화값을 측정하여 패턴전극의 단선 및 단락 여부를 검사할 수 있도록 구성된, 비접촉 검사방식을 적용한 단선 및 단락 검출용 칩 스케일 패키지기판을 제공한다.In order to achieve the second object, the present invention, by inserting one or more test coupons capable of electrically connecting the probe electrode and the through-hole plating connecting layer to the outer edge of the substrate, disconnection to one side of the substrate through each test coupon And short-circuit detection chip scale package substrates for applying the short-circuit inspection voltage and measuring the electrical change generated on the other side of the substrate to check for disconnection and short-circuit of the pattern electrode. To provide.

또한 상기 제2목적을 달성하기 위하여 본 발명은, 기판 상에 형성된 다수 개의 전극들을 스캔하면서 패턴의 단선 및 단락을 검사하는 장치에 있어서, 스트립의 외곽에 단락 및 단선 검사용 시험 쿠폰을 한 개 이상 삽입하여 제조된 칩 스케일 패키지기판과, 칩 스케일 패키지 기판의 시험 쿠폰을 통해 기판의 한쪽 면으로 전압을 공급하고 기판의 다른 쪽 면에서 발생되는 전기적 변화값을 비접촉 측정방식으로 측정하여 상기 기판 내부의 패턴에 대한 단선 및 단락 여부를 검사하는 비접 촉 검사부를 포함하는, 비접촉 검사방식을 적용한 단선 및 단락 검출용 칩 스케일 패키지기판 검사장치를 제공한다.In addition, to achieve the second object of the present invention, in the apparatus for inspecting the disconnection and short circuit of the pattern while scanning a plurality of electrodes formed on the substrate, at least one test coupon for short circuit and disconnection inspection on the outer edge of the strip The chip scale package substrate manufactured by inserting the chip and the test coupon of the chip scale package substrate are supplied with voltage to one side of the substrate, and the electrical change generated from the other side of the substrate is measured by a non-contact measurement method. The present invention provides a chip scale package substrate inspection apparatus for detecting disconnection and short circuit to which a non-contact inspection method is applied, including a non-contact inspection unit for inspecting whether a pattern is disconnected or shorted.

상기 본 발명의 각 실시예에서 비접촉 검사부는, 탐침 전극에서 인가되는 전압에 의해 패턴 전극의 반대쪽 면에서 발생되는 전기적 변화값을 비접촉 방식으로 측정하는 전기장 감지센서와, 전기장 감지센서에서 측정되는 전기적 변화값으로 패턴 전극의 단락 및 단선 여부를 판단하는 신호 처리부로 구성될 수 있다.In each embodiment of the present invention, the non-contact inspection unit may include an electric field sensor and a non-contact electric field sensor for measuring an electric change value generated at an opposite surface of the pattern electrode by a voltage applied from the probe electrode, and an electric change measured at the electric field sensor. The signal processor may be configured to determine whether the pattern electrode has a short circuit or a disconnection.

또한 상기 본 발명의 각 실시예에서 시험 쿠폰은, 기판의 스트립 외곽의 더미 영역에 삽입될 수 있으며, 최상층과 최하층, 및 하나 이상의 내층에 각각 삽입될 수 있다. In addition, in each embodiment of the present invention, the test coupon may be inserted into a dummy region outside the strip of the substrate, and may be inserted into a top layer, a bottom layer, and one or more inner layers, respectively.

또한 상기 본 발명의 각 실시예에서 시험 쿠폰은, 단선 및 단락 검사용 전압을 공급하는 탐침전극과의 전기적인 접촉을 위한 영역을 제공하는 탐침전극 접촉부와, 탐침전극 접촉부의 일측면에서 연장되어 형성되며, 관통홀 도금 연결층과의 전기적인 연결을 위한 영역을 제공하는 도금 연결층 연결부를 포함할 수 있으며, 탐침전극 접촉부의 일측면에서 연장되어 형성되며, 내층의 회로 패턴과의 전기적으로 접촉되는 도금 연결선을 더 포함할 수도 있다.In addition, in each embodiment of the present invention, the test coupon is formed by extending from one side of the probe electrode contact portion and the probe electrode contact portion providing an area for electrical contact with the probe electrode for supplying voltage for disconnection and short circuit inspection. And a plated connection layer connection portion providing an area for electrical connection with the through hole plated connection layer, extending from one side of the probe electrode contact portion, and being electrically contacted with the circuit pattern of the inner layer. It may further include a plating connection line.

이와 같이 이루어진 본 발명은 비접촉 탐침전극을 통해 전기적 변화값을 측정하여 패턴전극의 단선과 단락을 판단함으로써 일반 기판의 패턴 전극 및 칩 스케일 패키지 기판에서의 패턴 전극에 대한 단선과 단락을 간단하게 검사할 수 있게 되는 이점이 있다.According to the present invention, the disconnection and the short circuit of the pattern electrode of the general substrate and the pattern electrode of the chip scale package substrate can be easily checked by measuring the electrical change value through the non-contact probe electrode to determine the disconnection and the short circuit of the pattern electrode. There is an advantage to this.

본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정 해석되지 아니하며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.The terms or words used in this specification and claims are not to be construed as limiting in their usual or dictionary meanings, and the inventors may properly define the concept of terms in order to best explain their invention in the best way possible. It should be interpreted as meaning and concept corresponding to the technical idea of the present invention.

이하, 첨부된 도면을 참조하여 본 발명에 의한 비접촉 검사부를 포함하는 비접촉 검사방식을 적용한 단선 및 단락 검출용 칩 스케일 기판 그 검사장치에 대하여 설명한다. 도면에서 구성요소의 크기와 형상 등은 발명의 이해를 돕기 위해 과장되거나 단순화되어 나타날 수 있다.Hereinafter, an inspection apparatus for chip scale substrates for detecting disconnection and short circuit to which a non-contact inspection method including a non-contact inspection unit according to the present invention is applied will be described with reference to the accompanying drawings. In the drawings, the size and shape of the components, etc. may be exaggerated or simplified to aid in understanding the invention.

도 4은 본 발명에 의한 비접촉 검사부를 포함하는 비접촉 검사방식을 적용한 단선 및 단락 검사장치의 구성도이다. 도면에 도시된 바와 같이, 본 발명의 일 실시예에 의한 비접촉 검사부를 포함하는 비접촉 검사방식을 적용한 단선 및 단락 검사장치는 탐침 전극(10), 급전부(20) 및 비접촉 검사부(30)를 포함하여 구성된다.4 is a block diagram of a disconnection and short circuit inspection apparatus to which a non-contact inspection method including a non-contact inspection unit according to the present invention is applied. As shown in the drawings, a disconnection and short circuit inspection apparatus using a non-contact inspection method including a non-contact inspection unit according to an embodiment of the present invention includes a probe electrode 10, a power supply unit 20, and a non-contact inspection unit 30. It is configured by.

탐침 전극(10)은 기판(11)의 한쪽 면에 존재하는 패턴 전극(12)에 전압을 인가하는 전극이다.The probe electrode 10 is an electrode that applies a voltage to the pattern electrode 12 existing on one side of the substrate 11.

급전부(20)는 탐침 전극으로 전원을 공급하는 전원회로부이다.The power supply unit 20 is a power circuit unit for supplying power to the probe electrode.

비접촉 검사부(30)는 탐침 전극에서 인가되는 전압에 의해 패턴 전극의 반대쪽 면에서 발생되는 전기적 변화값을 비접촉 방식으로 측정하여 그 전기적 변화값으로 단락 및 단선 여부를 판단한다. 이 비접촉 검사부(30)는 전기장 감지센서(31)와 신호 처리부(32)로 이루어진다.The non-contact inspection unit 30 measures the electrical change value generated on the opposite side of the pattern electrode by the voltage applied from the probe electrode in a non-contact manner, and determines whether the short circuit and disconnection are the electrical change value. The non-contact inspection unit 30 is composed of an electric field sensor 31 and the signal processor 32.

전기장 감지센서(31)는 상기 탐침 전극에서 인가되는 전압에 의해 패턴 전극의 반대쪽 면에서 발생되는 전기적 변화값을 비접촉 방식으로 측정하여 신호 처리부로 전달한다.The electric field sensor 31 measures the electrical change value generated on the opposite side of the pattern electrode by the voltage applied from the probe electrode, and transmits the electrical change value to the signal processor.

신호 처리부(32)는 전기장 감지센서에서 측정되는 전기적 변화값으로 패턴 전극의 단락 및 단선 여부를 판단한다. The signal processor 32 determines whether the pattern electrode is shorted or disconnected based on the electrical change value measured by the electric field sensor.

이와 같이 구성되는 본 발명에 의한 비접촉 방식 단선 및 단락 검사장치에서의 검사과정을 설명하면 다음과 같다. Referring to the inspection process in the non-contact disconnection and short circuit inspection apparatus according to the present invention configured as described above are as follows.

먼저, 급전부(20)로부터 탐침 전극(10)을 통해 기판(11)의 한쪽 면에 존재하는 패턴 전극(12)에 전압을 인가하게 되면, 탐침 전극(10)을 통해 외부에서 인가되는 전압에 의해 패턴 전극(12)의 반대쪽 면에서는 패턴 전극의 단선 또는 단락 여부에 따른 전기적 변화가 발생하게 된다.First, when a voltage is applied from the power supply unit 20 to the pattern electrode 12 existing on one surface of the substrate 11 through the probe electrode 10, the voltage is applied from the outside through the probe electrode 10. As a result, an electrical change occurs on the opposite side of the pattern electrode 12 depending on whether the pattern electrode is disconnected or short-circuited.

따라서 비접촉 검사부(30)에서는 이렇게 변화되는 값을 패턴 전극(12)의 반대쪽 면에서 전기장 감지센서(31)를 통해 비접촉 방식으로 측정할 수 있게 되고, 그 감지되는 전기적 변화값을 신호 처리부(32)로 전달하여 줌으로써, 상기 기판(11) 상의 패턴 전극(12)의 단락 또는 단선 여부를 판단할 수 있게 된다. Accordingly, the non-contact inspection unit 30 can measure the changed value through the electric field sensor 31 on the opposite side of the pattern electrode 12 in a non-contact manner, and the detected electric change value is measured by the signal processor 32. By transmitting to the substrate, it is possible to determine whether a short circuit or a disconnection of the pattern electrode 12 on the substrate 11.

도 5는 본 발명에 의한 비접촉 검사방식을 적용한 단선 및 단락 검출용 칩 스케일 패키지(CSP) 기판을 예시한 개략도로서, 도 5의 좌측 도면은 기판의 최상층(101)에 포토솔더레지스트(100A)가 도포된 상태를 예시한 도면이고 도 5의 우측 도면은 기판의 최하층(103)에 포토솔더레지스트(100B)가 도포된 상태를 예시한 도면이다.FIG. 5 is a schematic diagram illustrating a chip scale package (CSP) substrate for disconnection and short circuit detection using the non-contact inspection method according to the present invention. The left side of FIG. 5 shows that the photosolder resist 100A is formed on the top layer 101 of the substrate. FIG. 5 is a view illustrating an applied state, and a right view of FIG. 5 illustrates a state in which a photosolder resist 100B is applied to a lowermost layer 103 of a substrate.

도면에 도시된 바와 같이 본 발명에 의한 CSP 기판은 상기 기판의 스트립(100C) 외곽에 탐침 전극(10) 및 관통홀 도금 연결층(4)을 전기적으로 동시에 연결 가능한 하나 이상의 시험 쿠폰(50)을 삽입하여, 상기 각 시험 쿠폰을 통해 기판의 한쪽 면으로 단선 및 단락 검사용 전압을 공급하고 기판의 다른 쪽 면에서 발생되는 전기적 변화값을 측정하여 패턴전극의 단선 및 단락 여부를 검사할 수 있도록 구성된다. 여기서 상기 각각의 포토솔더레지스트(100A)(100B)는 탐침 전극을 통해 전압 인가시 시험 쿠폰을 외부로 노출시킬 수 있도록 그 대응 위치에 쿠폰 개구부(110)를 형성한다. 상기 시험 쿠폰은 한 실시 형태(50)로서 도 5에 도시된 바와 같이 탐침전극 접촉부(51)와 도금 연결층 연결부(52)로 구성된다.As shown in the figure, the CSP substrate according to the present invention includes one or more test coupons 50 that can electrically and simultaneously connect the probe electrode 10 and the through hole plating connection layer 4 to the outside of the strip 100C of the substrate. By inserting, through each test coupon to supply a voltage for disconnection and short-circuit inspection to one side of the substrate and to measure the electrical change value generated on the other side of the substrate configured to inspect the disconnection and short circuit of the pattern electrode do. Here, each of the photosolder resists 100A and 100B forms a coupon opening 110 at a corresponding position to expose the test coupon to the outside when a voltage is applied through the probe electrode. The test coupon, as one embodiment 50, is composed of a probe electrode contact 51 and a plating connection layer connection 52 as shown in FIG.

도 6은 기판의 각층에 삽입되는 시험 쿠폰과 회로패턴을 발췌하여 예시한 상세도이며, 도 7은 본 발명에 의한 CSP 기판에 삽입되는 각 형태의 시험쿠폰(50,50A,50B) 삽입 상태를 예시한 분해 사시도이고, 도 8은 기판의 각 층에 삽입되는 시험 쿠폰만을 발췌하여 예시한 상세도로서, 최상층에 삽입되는 시험 쿠폰(50)과 최하층에 삽입되는 시험 쿠폰(50A)과 내층에 삽입되는 시험 쿠폰(50B)으로 이루어진다. 이러한 각각의 시험 쿠폰(50,50A,50B)은 기판의 스트립(100C) 외곽의 더미 영역에 삽입되는 것이 바람직하다.FIG. 6 is a detailed view illustrating test coupons and circuit patterns inserted into respective layers of a substrate, and FIG. 7 illustrates a state in which test coupons 50, 50A, and 50B are inserted into a CSP substrate according to the present invention. 8 is an exploded perspective view illustrating the test coupon 50 inserted into the uppermost layer and the test coupon 50A inserted into the lowermost layer and the inner layer. It consists of a test coupon 50B. Each of these test coupons 50, 50A, 50B is preferably inserted into a dummy region outside the strip 100C of the substrate.

또한 최상층에 삽입되는 시험 쿠폰(50)은 도 8의 (a)에 도시된 바와 같이 탐침전극 접촉부(51)와 도금 연결층 연결부(52)로 구성될 수 있으며, 내층에 삽입되는 시험 쿠폰(50B)은 도 8의 (b) 및 (c)에 도시된 바와 같이 하나 이상의 도금 연결층 관통공이 형성되어 구성되며, 최하층에 삽입되는 시험 쿠폰(50A)은 도 8의 (d)에 도시된 바와 같이 탐침전극 접촉부(51)와 도금 연결층 연결부(52), 및 도금 연결선(53)으로 구성된다.In addition, the test coupon 50 inserted into the uppermost layer may be composed of the probe electrode contact portion 51 and the plating connection layer connecting portion 52, as shown in Figure 8 (a), the test coupon 50B is inserted into the inner layer ) Is formed by forming one or more plating connecting layer through-holes as shown in (b) and (c) of FIG. 8, and the test coupon 50A inserted in the lowermost layer is shown in (d) of FIG. The probe electrode contact part 51, the plating connection layer connection part 52, and the plating connection line 53 are formed.

탐침전극 접촉부(51)는 단선 및 단락 검사용 전압을 공급하는 탐침 전극과의 전기적인 접촉을 위한 영역을 제공한다.The probe electrode contact portion 51 provides an area for electrical contact with the probe electrode for supplying voltages for disconnection and short circuit inspection.

도금 연결층 연결부(52)는 상기 탐침전극 접촉부의 일측면에서 연장되어 형성되며, 관통홀 도금 연결층과의 전기적인 연결을 위한 영역을 제공한다. The plating connection layer connection portion 52 is formed to extend from one side of the probe electrode contact portion, and provides a region for electrical connection with the through hole plating connection layer.

도금 연결선(53)은 도 6 및 도 7에 도시된 바와 같이 회로 패턴과의 전기적으로 접촉될 수 있도록, 상기 탐침전극 접촉부(51)의 일측면에서 연장되어 형성된다.The plating connection line 53 extends from one side of the probe electrode contact portion 51 so as to be in electrical contact with the circuit pattern as shown in FIGS. 6 and 7.

하나 이상의 도금 연결층 관통공은 내층에 삽입되는 시험 쿠폰(50B)에 형성된다.One or more plating connection layer through holes are formed in the test coupon 50B inserted into the inner layer.

도 9는 본 발명에 의한 비접촉 검사방식을 적용한 단선 및 단락 검출용 칩 스케일 패키지기판 검사장치의 개략도로서, 탐침 전극(10), 급전부(20), 시험 쿠폰이 삽입된 CSP기판(100), 및 비접촉 검사부(30)를 포함하여 구성된다.9 is a schematic diagram of a chip scale package substrate inspection device for detecting disconnection and short circuit to which a non-contact inspection method according to the present invention is applied, and a probe electrode 10, a power supply unit 20, a CSP substrate 100 into which a test coupon is inserted, And a non-contact inspection unit 30.

CSP 기판은 도 5 내지 도 8에서 이미 설명된 바와 같이 스트립의 외곽에 단락 및 단선 검사용 시험 쿠폰을 한 개 이상 삽입하여 제조된다.The CSP substrate is made by inserting one or more test coupons for short and disconnection inspection on the outside of the strip as already described in FIGS. 5 to 8.

비접촉 검사부(30)도 앞서 서술한 바와 같이 구성되며, CSP 기판(100)의 시험 쿠폰을 통해 기판의 한쪽 면으로 전압을 공급하고 기판의 다른 쪽 면에서 발생되는 전기적 변화값을 비접촉 측정방식으로 측정하여 상기 기판 내부의 패턴에 대한 단선 및 단락 여부를 검사할 수 있게 된다.The non-contact inspection unit 30 is also configured as described above, the voltage is supplied to one side of the substrate through the test coupon of the CSP substrate 100 and the electrical change value generated on the other side of the substrate is measured by a non-contact measurement method. By doing so, it is possible to inspect the disconnection and short circuit of the pattern inside the substrate.

이와 같이 구성되는 본 발명에 의한 비접촉 방식 단선 및 단락 검출용 칩 스케일 패키지(CSP) 기판 및 그 검사장치에서의 검사과정을 설명하면 다음과 같다.The inspection process in the non-contact type disconnection and short circuit detection chip scale package (CSP) substrate and its inspection apparatus according to the present invention configured as described above are as follows.

먼저, 본 발명에 의한 비접촉 방식 단선 및 단락 검출용 CSP 기판의 스트립(100C) 외곽에는 도 5 내지 도 9에 도시된 바와 같이 각 층마다 하나 이상의 시험 쿠폰(최상층:50, 최하층:50A, 내층:50B)이 각각 삽입되어 구성된다. 이때 CSP 기판의 최상층과 최하층에는 포토솔더레지스트(100A)(100B)가 각각 도포되어 있게 되고 이 각각의 포토솔더레지스트에는 시험 쿠폰을 외부로 노출시킬 수 있는 쿠폰 개구부(110)를 형성되어 있게 된다.First, at least one test coupon (top layer: 50, bottom layer: 50A, inner layer: outside the strip 100C of the CSP substrate for non-contact disconnection and short circuit detection according to the present invention is shown in Figs. 50B) are respectively inserted and constituted. At this time, the photosolder resists 100A and 100B are coated on the uppermost layer and the lowermost layer of the CSP substrate, and each of the photosolder resists has a coupon opening 110 for exposing the test coupon to the outside.

외부의 탐침 전극(10)으로부터 이러한 쿠폰 개구부(110)를 통해 최하층의 시험 쿠폰(50A)에 전압을 인가하게 되면 관통홀 도금 연결층(4), 내층의 시험 쿠폰(50B), 최상층의 시험 쿠폰(50)으로 동시에 전기적인 연결이 가능하게 된다.When voltage is applied to the lowermost test coupon 50A through the coupon opening 110 from the external probe electrode 10, the through-hole plating connection layer 4, the inner test coupon 50B, and the uppermost test coupon At 50, electrical connection is possible at the same time.

단선 또는 단락 여부의 검사를 위해 상기 최하층의 시험 쿠폰(50A)을 통해 기판의 한쪽 면으로 단선 및 단락 검사용 전압을 공급하게 되면, 패턴 전극의 단선 또는 단락 여부에 따라 내층의 시험 쿠폰(50B)을 통해 기판의 다른 쪽 면인 최상층에서는 패턴 전극의 단선 또는 단락 여부에 따른 전기적 변화가 발생하게 된다. When the voltage for disconnection and short circuit inspection is supplied to one side of the substrate through the lowermost test coupon 50A to check for disconnection or short circuit, the test coupon 50B for the inner layer depends on whether the pattern electrode is disconnected or short circuited. Through this, an electrical change occurs in the uppermost layer, which is the other side of the substrate, depending on whether the pattern electrode is disconnected or shorted.

따라서 비접촉 검사부(30)에서는 이렇게 변화되는 값을 패턴 전극의 반대쪽 면에서 전기장 감지센서(31)를 통해 비접촉 방식으로 측정할 수 있게 되고, 그 감지되는 전기적 변화값을 신호 처리부(32)로 전달하여 줌으로써, CSP 기판의 패턴 전극의 단락 또는 단선 여부를 간단하게 판단할 수 있게 된다. Accordingly, the non-contact inspection unit 30 can measure the changed value in a non-contact manner through the electric field sensor 31 on the opposite side of the pattern electrode, and transmit the detected electric change value to the signal processor 32. By zooming in, it is possible to easily determine whether the pattern electrode of the CSP substrate is shorted or disconnected.

이상의 본 발명은 검사방식의 검출을 위한 기존의 단점을 보완한 것으로 시 접촉 불가 및 면 훼손에 따른 문제점을 개선하기 위해 전기장을 통한 신호 방식으로서, 그 검출 원리가 비접촉 방식으로 이루어지게 되므로, 기존의 사용된 고가의 지그없이 제품의 전기검사가 가능하므로 유용한 공법으로 사용 가능하게 될 것이다.The present invention is a signal method through the electric field to improve the problems caused by the impossibility of contact and damage to the surface as a complement to the existing disadvantages for the detection of the inspection method, since the detection principle is made in a non-contact method, Electrical inspection of the product without expensive expensive jig used will be available as a useful method.

상술한 바와 같이 본 발명에 따른 바람직한 실시 예를 설명하였지만, 본 발명은 상기한 실시 예에 한정되지 않고, 이하의 특허 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진자라면 누구든 다양한 변경 실시가 가능한 범위까지 본 발명의 방법적 정신이 있다고 할 것이다.As described above, preferred embodiments of the present invention have been described, but the present invention is not limited to the above-described embodiments, and the present invention is not limited to the scope of the present invention as claimed in the following claims. Anyone with knowledge of the present invention will have the methodology of the present invention to the extent that various modifications can be made.

도 1은 내지 도 3은 종래의 검사방식을 설명하기 위하여 도시한 참고도이다.1 to 3 is a reference diagram illustrating a conventional inspection method.

도 4은 본 발명에 의한 비접촉 검사부를 포함하는 비접촉 검사방식을 적용한 단선 및 단락 검사장치의 구성도이다. 4 is a block diagram of a disconnection and short circuit inspection apparatus to which a non-contact inspection method including a non-contact inspection unit according to the present invention is applied.

도 5는 본 발명에 의한 비접촉 검사방식을 적용한 단선 및 단락 검출용 칩 스케일 패키지(CSP) 기판을 예시한 개략도이다.5 is a schematic diagram illustrating a chip scale package (CSP) substrate for disconnection and short circuit detection to which a non-contact inspection method according to the present invention is applied.

도 6은 기판의 각층에 삽입되는 회로패턴을 발췌하여 예시한 상세도이다.6 is a detailed diagram illustrating an example of a circuit pattern inserted into each layer of a substrate.

도 7은 본 발명에 의한 CSP 기판에 삽입되는 다른 형태의 시험 쿠폰 삽입 상태를 예시한 분해 사시도이다.7 is an exploded perspective view illustrating a test coupon insertion state of another form inserted into a CSP substrate according to the present invention.

도 8은 기판의 각 층에 삽입되는 시험 쿠폰을 발췌하여 예시한 상세도이다.8 is a detailed view illustrating an example of a test coupon inserted into each layer of a substrate.

도 9는 본 발명에 의한 비접촉 검사방식을 적용한 단선 및 단락 검출용 칩 스케일 패키지기판 검사장치의 개략도이다.9 is a schematic diagram of a chip scale package substrate inspection apparatus for detecting disconnection and short circuit to which the non-contact inspection method according to the present invention is applied.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>

1 : 접지면(GP) 2 : 에폭시 수지 노출부1: ground plane (GP) 2: epoxy resin exposed portion

3 : 관통홀(TH) 4 : 관통홀 도금 연결층3: through-hole (TH) 4: through-hole plating connection layer

10 : 탐침 전극 11 : 기판10: probe electrode 11: substrate

12 : 패턴 전극 20 : 급전부12 pattern electrode 20 feeding part

30 : 비접촉 검사부 31 : 전기장 감지센서30: non-contact inspection unit 31: electric field sensor

32 : 신호 처리부 50,50A,50B : 시험 쿠폰32: signal processing unit 50,50A, 50B: test coupon

51 : 탐침 전극 접촉부 52 : 도금 연결층 연결부51: probe electrode contact 52: plating connection layer connection

53 : 도금 연결선 100A,100B : 포토솔더레지스트53: plating connection line 100A, 100B: photo solder resist

100C : 스트립 101 : 최상층100C: strip 101: top layer

102 : 내층 103 : 최하층102: inner layer 103: lowest layer

110 : 쿠폰 개구부 110: coupon opening

Claims (13)

삭제delete 삭제delete 기판의 스트립 외곽에 탐침 전극 및 관통홀 도금 연결을 전기적으로 동시에 연결 가능한 하나 이상의 시험 쿠폰을 삽입하여, 상기 각 시험 쿠폰을 통해 기판의 한쪽 면으로 단선 및 단락 검사용 전압을 공급하고 기판의 다른 쪽 면에서 발생되는 전기적 변화값을 측정하여 패턴전극의 단선 및 단락 여부를 검사할 수 있도록 구성된 것을 특징으로 하는 비접촉 검사방식을 적용한 단선 및 단락 검출용 칩 스케일 패키지기판.Insert one or more test coupons capable of simultaneously connecting the probe electrode and through-hole plating connection to the outside of the strip of the substrate, through which the test coupons supply voltage for disconnection and short-circuit inspection to one side of the substrate and the other side of the substrate. A chip scale package substrate for detecting disconnection and short circuit using a non-contact inspection method, which is configured to inspect whether a pattern electrode is disconnected or shorted by measuring an electrical change generated in a plane. 제3항에 있어서, 상기 시험 쿠폰은,The method of claim 3, wherein the test coupon, 기판의 스트립 외곽의 더미 영역에 삽입되는 것을 특징으로 하는 비접촉 검사방식을 적용한 단선 및 단락 검출용 칩 스케일 패키지기판.A chip scale package substrate for detecting disconnection and short circuit using a non-contact inspection method, which is inserted into a dummy region outside a strip of a substrate. 제3항에 있어서, 상기 시험 쿠폰은,The method of claim 3, wherein the test coupon, 최상층과 최하층, 및 하나 이상의 내층에 각각 삽입되는 것을 특징으로 하는 비접촉 검사방식을 적용한 단선 및 단락 검출용 칩 스케일 패키지기판. A chip scale package substrate for disconnection and short circuit detection using a non-contact inspection method, each of which is inserted into an uppermost layer, a lowermost layer, and one or more inner layers. 제3항에 있어서, 상기 시험 쿠폰은,The method of claim 3, wherein the test coupon, 단선 및 단락 검사용 전압을 공급하는 탐침 전극과의 전기적인 접촉을 위한 영역을 제공하는 탐침전극 접촉부;A probe electrode contact portion providing an area for electrical contact with a probe electrode for supplying voltages for disconnection and short circuit inspection; 상기 탐침전극 접촉부의 일측면에서 연장되어 형성되며, 관통홀 도금 연결층과의 전기적인 연결을 위한 영역을 제공하는 도금 연결층 연결부;를 포함하여 구성되는 것을 특징으로 하는 비접촉 검사방식을 적용한 단선 및 단락 검출용 칩 스케일 패키지기판.And a plating connection layer connection part formed extending from one side of the probe electrode contact part and providing a region for electrical connection with the through hole plating connection layer. Chip scale package substrate for short circuit detection. 제6항에 있어서, 상기 시험 쿠폰은,The method of claim 6, wherein the test coupon, 상기 탐침전극 접촉부의 일측면에서 연장되어 형성되며, 내층의 회로 패턴과의 전기적으로 접촉되는 도금 연결선;을 더 포함하여 구성되는 것을 특징으로 하는 비접촉 검사방식을 적용한 단선 및 단락 검출용 칩 스케일 패키지기판.A chip scale package substrate for detecting disconnection and short circuit to which the non-contact inspection method is applied, further comprising: a plating connection line extending from one side of the probe electrode contact portion and electrically contacting the circuit pattern of the inner layer. . 기판 상에 형성된 다수 개의 전극들을 스캔하면서 패턴의 단선 및 단락을 검사하는 장치에 있어서,An apparatus for inspecting disconnection and short circuit of a pattern while scanning a plurality of electrodes formed on a substrate, 스트립의 외곽에 단락 및 단선 검사용 시험 쿠폰을 한 개 이상 삽입하여 제조된 칩 스케일 패키지기판;A chip scale package substrate manufactured by inserting one or more test coupons for inspecting short circuits and short circuits on the outer edge of the strip; 상기 칩 스케일 패키지 기판의 시험 쿠폰을 통해 기판의 한쪽 면으로 전압을 공급하고 기판의 다른 쪽 면에서 발생되는 전기적 변화값을 비접촉 측정방식으로 측정하여 상기 기판 내부의 패턴에 대한 단선 및 단락 여부를 검사하는 비접촉 검사부;를 포함하는 것을 특징으로 하는 비접촉 검사방식을 적용한 단선 및 단락 검출용 칩 스케일 패키지기판 검사장치.Supplying voltage to one side of the substrate through a test coupon of the chip scale package substrate and measuring the electrical change generated from the other side of the substrate by a non-contact measurement method to check for disconnection and short circuit of the pattern inside the substrate. Chip scale package substrate inspection apparatus for detecting disconnection and short circuit using a non-contact inspection method, characterized in that it comprises a non-contact inspection unit. 제8항에 있어서, 상기 비접촉 검사부는,The method of claim 8, wherein the non-contact inspection unit, 탐침 전극에서 인가되는 전압에 의해 패턴 전극의 반대쪽 면에서 발생되는 전기적 변화값을 비접촉 방식으로 측정하는 전기장 감지센서;An electric field sensor for measuring, in a non-contact manner, an electrical change value generated at an opposite surface of the pattern electrode by a voltage applied from the probe electrode; 상기 전기장 감지센서에서 측정되는 전기적 변화값으로 상기 패턴 전극의 단 락 및 단선 여부를 판단하는 신호 처리부; 로 구성되는 것을 특징으로 하는 비접촉 검사방식을 적용한 단선 및 단락 검출용 칩 스케일 패키지기판 검사장치.A signal processor to determine whether the pattern electrode is shorted or disconnected based on an electrical change value measured by the electric field sensor; Chip scale package substrate inspection apparatus for detecting disconnection and short circuit applying a non-contact inspection method, characterized in that consisting of. 제8항에 있어서, 상기 시험 쿠폰은,The method of claim 8, wherein the test coupon, 기판의 스트립 외곽의 더미 영역에 삽입되는 것을 특징으로 하는 비접촉 검사방식을 적용한 단선 및 단락 검출용 칩 스케일 패키지기판 검사장치.Chip scale package substrate inspection apparatus for detecting disconnection and short circuit using a non-contact inspection method, characterized in that inserted into the dummy region of the outer strip of the substrate. 제8항에 있어서, 상기 시험 쿠폰은,The method of claim 8, wherein the test coupon, 최상층과 최하층, 및 하나 이상의 내층에 각각 삽입되는 것을 특징으로 하는 비접촉 검사방식을 적용한 단선 및 단락 검출용 칩 스케일 패키지기판 검사장치. A chip scale package substrate inspection device for detecting disconnection and short circuit using a non-contact inspection method, which is inserted into an uppermost layer, a lowermost layer, and one or more inner layers, respectively. 제8항에 있어서, 상기 시험 쿠폰은,The method of claim 8, wherein the test coupon, 단선 및 단락 검사용 전압을 공급하는 탐침전극과의 전기적인 접촉을 위한 영역을 제공하는 탐침전극 접촉부;A probe electrode contact portion providing an area for electrical contact with a probe electrode for supplying voltages for disconnection and short circuit inspection; 상기 탐침전극 접촉부의 일측면에서 연장되어 형성되며, 관통홀 도금 연결층과의 전기적인 연결을 위한 영역을 제공하는 도금 연결층 연결부;를 포함하여 구성되는 것을 특징으로 하는 비접촉 검사방식을 적용한 단선 및 단락 검출용 칩 스케일 패키지기판 검사장치.And a plating connection layer connection part formed extending from one side of the probe electrode contact part and providing a region for electrical connection with the through hole plating connection layer. Chip scale package board inspection device for short circuit detection. 제12항에 있어서, 상기 시험 쿠폰은,The method of claim 12, wherein the test coupon, 상기 탐침전극 접촉부의 일측면에서 연장되어 형성되며, 내층의 회로 패턴과의 전기적으로 접촉되는 도금 연결선;을 더 포함하여 구성되는 것을 특징으로 하는 비접촉 검사방식을 적용한 단선 및 단락 검출용 칩 스케일 패키지기판 검사장치.A chip scale package substrate for detecting disconnection and short circuit to which the non-contact inspection method is applied, further comprising: a plating connection line extending from one side of the probe electrode contact portion and electrically contacting the circuit pattern of the inner layer. Inspection device.
KR1020090073439A 2009-08-10 2009-08-10 Chip scale package for detecting open/short of elcectrode pettern using noncontact inspection method and the inspection apparatus thereof KR101039049B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090073439A KR101039049B1 (en) 2009-08-10 2009-08-10 Chip scale package for detecting open/short of elcectrode pettern using noncontact inspection method and the inspection apparatus thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090073439A KR101039049B1 (en) 2009-08-10 2009-08-10 Chip scale package for detecting open/short of elcectrode pettern using noncontact inspection method and the inspection apparatus thereof

Publications (2)

Publication Number Publication Date
KR20110015967A KR20110015967A (en) 2011-02-17
KR101039049B1 true KR101039049B1 (en) 2011-06-13

Family

ID=43774471

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090073439A KR101039049B1 (en) 2009-08-10 2009-08-10 Chip scale package for detecting open/short of elcectrode pettern using noncontact inspection method and the inspection apparatus thereof

Country Status (1)

Country Link
KR (1) KR101039049B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9530339B2 (en) 2013-08-16 2016-12-27 Samsung Display Co., Ltd. Apparatus and method for inspecting an organic light-emitting display apparatus
US10942216B2 (en) 2017-10-12 2021-03-09 Samsung Electronics Co., Ltd. Apparatus and method for testing an interconnect circuit and method for manufacturing a semiconductor device including the test method
US11782085B2 (en) 2019-11-26 2023-10-10 Samsung Electronics Co., Ltd. Semiconductor test device and system and test method using the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101848884B1 (en) 2011-11-17 2018-04-16 삼성디스플레이 주식회사 Organic light emitting display apparatus and method for inspecting pattern of the organic light emitting display apparatus

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080008689A (en) * 2006-07-20 2008-01-24 마이크로 인스펙션 주식회사 Non-contact type single side probe and inspection apparatus and method for open/short test of pattern electrodes used thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080008689A (en) * 2006-07-20 2008-01-24 마이크로 인스펙션 주식회사 Non-contact type single side probe and inspection apparatus and method for open/short test of pattern electrodes used thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9530339B2 (en) 2013-08-16 2016-12-27 Samsung Display Co., Ltd. Apparatus and method for inspecting an organic light-emitting display apparatus
US10942216B2 (en) 2017-10-12 2021-03-09 Samsung Electronics Co., Ltd. Apparatus and method for testing an interconnect circuit and method for manufacturing a semiconductor device including the test method
US11782085B2 (en) 2019-11-26 2023-10-10 Samsung Electronics Co., Ltd. Semiconductor test device and system and test method using the same

Also Published As

Publication number Publication date
KR20110015967A (en) 2011-02-17

Similar Documents

Publication Publication Date Title
KR100796171B1 (en) Contact type single side probe and inspection apparatus and method for open/short test of conductive lines used thereof
US10928422B2 (en) Semiconductor testing apparatus
JPH04309875A (en) In-circuit tester
US9891256B2 (en) Determining the current return path integrity in an electric device connected or connectable to a further device
KR101039049B1 (en) Chip scale package for detecting open/short of elcectrode pettern using noncontact inspection method and the inspection apparatus thereof
KR101467383B1 (en) Device For Testing Semiconductor Connecting Capacitor
US8410465B2 (en) Apparatus and method for inspecting defects of a circuit pattern formed on a substrate using a laser and a non-contact capacitor sensor
TWI383159B (en) Electrical connection defect detection device
KR20120005941A (en) Probe unit for inspection of circuit board and circuit board inspection device
KR20080098088A (en) Non-contact type single side probe and inspection apparatus and method for open/short test of pattern electrodes used thereof
KR20190130603A (en) Electrical connection device
JP5050394B2 (en) Substrate inspection apparatus and substrate inspection method
JP2005315775A (en) Four-terminal inspection method and four-terminal inspection jig using single-sided transfer probe
JP2007315789A (en) Semiconductor integrated circuit and its mounting inspection method
JP2006200973A (en) Circuit board inspection method and its device
US20080017508A1 (en) Non-contact type single side probe structure
JP2011107118A (en) Substrate circuit pattern defect inspectingdevice and inspection method
JPH1164428A (en) Component inspection device
JP2000232141A (en) Method for testing conduction of substrate for semiconductor package
JP2005300240A (en) Circuit conductors inspection method and its system
KR100888580B1 (en) Active device embedded printed circuit board with self failure test capability
JP5146109B2 (en) Inspection device
JP4982543B2 (en) Detection method for through-hole breakage in multilayer boards
JP2011107115A (en) Substrate inspection apparatus
JP2010216827A (en) Method for performing pass/fail determination of circuit board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160421

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170421

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180503

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190502

Year of fee payment: 9