JP2008072101A - 半導体素子の微細パターン形成方法 - Google Patents

半導体素子の微細パターン形成方法 Download PDF

Info

Publication number
JP2008072101A
JP2008072101A JP2007213653A JP2007213653A JP2008072101A JP 2008072101 A JP2008072101 A JP 2008072101A JP 2007213653 A JP2007213653 A JP 2007213653A JP 2007213653 A JP2007213653 A JP 2007213653A JP 2008072101 A JP2008072101 A JP 2008072101A
Authority
JP
Japan
Prior art keywords
layer
forming
photoresist pattern
silicon
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007213653A
Other languages
English (en)
Inventor
Jae Chang Jung
載昌 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020070064135A external-priority patent/KR100855845B1/ko
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2008072101A publication Critical patent/JP2008072101A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/40Treatment after imagewise removal, e.g. baking
    • G03F7/405Treatment with inorganic or organometallic reagents after imagewise removal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338Process specially adapted to improve the resolution of the mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Materials For Photolithography (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】リソグラフィー限界以上のピッチを有する微細パターンを形成する製造方法を提供する。
【解決手段】被食刻層13を有する半導体基板11上に化学増幅型フォトレジストパターン15を形成し、この上にシリコン含有ポリマーをスピンコーティングする。露光、ベークしフォトレジストパターンとシリコン含有ポリマーの界面に架橋結合層19を形成する。これを現像し架橋結合がなされていないシリコン含有ポリマーを除去し、フォトレジストパターンの周辺のみに架橋結合層を形成する。フォトレジストパターンの上部が露出するまで架橋結合層をエッチバックし、フォトレジストパターンの側壁に架橋結合層を残す。フォトレジストパターンを除去して架橋結合層からなる微細パターンとする。これを食刻マスクにして被食刻層をパターニングする。
【選択図】図1d

Description

本発明は、リソグラフィー工程によって得られる最小ピッチサイズ(pitch size)よりさらに小さいピッチサイズを有するパターンを形成することができる微細パターン形成方法に関する。
今日、コンピュータのような情報媒体の普及に伴い半導体装置も飛躍的に発展している。半導体装置は高速に動作するとともに大容量の格納能を有しなければならない。このような要求に副うため、製造コストは低いながらも集積度、信頼度及びデータをアクセス(access)する電気的特性は向上した半導体素子を製造するための工程設備や工程技術の開発が切実に求められる。
特に、素子の集積度を向上させるためさらに微細なパターンを形成することができるフォトリソグラフィー技術が引続き開発されている。フォトリソグラフィー技術は、ArF(193nm)またはVUV(157nm)のような短波長の化学増幅型の遠紫外線(Deep Ultra Violet:DUV)光源を適用する露光技術と、前記露光源に適したフォトレジスト物質を含む技術を言う。
一方、半導体素子の処理速度はパターンの線幅のサイズに応じて、その性能が定まる。例えば、パターンの線幅のサイズが小さいほど処理速度が速くなり、素子性能が向上する。したがって、半導体高集積度に伴う素子サイズの縮小時にパターン線幅の臨界寸法(critical dimension)を制御するのが重要な問題として台頭している。
現在まで知られている半導体素子の微細パターン形成方法は、次の通りである。
先ず、半導体基板上に被食刻層を形成し、その上部にリソグラフィー工程を利用してフォトレジストパターンを形成する。このとき、フォトレジストパターンの形成工程は前記被食刻層の上部にフォトレジストを塗布し、露光マスクを利用した露光及び現像工程で形成したものである。次に、前記フォトレジストパターンを食刻マスクに利用して前記被食刻層をパターニングし、微細被食刻層パターンを形成する。
しかし、現在パターン線幅のサイズを縮小する方法はリソグラフィー装備の解像度の限界により困難に逢着している。
本発明は、リソグラフィー限界以上のピッチを有する微細パターンを形成するため、フォトレジストパターンの側壁にシリコン含有ポリマー層を形成した後、フォトレジストパターンを除去してシリコン含有ポリマー層で形成された微細パターンを形成し、前記微細パターンを利用して被食刻層を食刻する半導体素子の微細パターン形成方法を提供することにその目的がある。
本発明では、
被食刻層が形成された半導体基板上にフォトレジストパターンを形成する段階と、
前記フォトレジストパターンの側壁に架橋結合層を形成する段階と、
前記フォトレジストパターンを除去して架橋結合層からなる微細パターンを形成する段階と、
前記微細パターンを食刻マスクに利用して被食刻層をパターニングする段階とを含む半導体素子の微細パターン形成方法を提供する。
このとき、前記架橋結合層の形成段階は、
シリコン含有ポリマー及び有機溶媒を含むポリマー組成物を提供する段階と、
前記フォトレジストパターン上に前記ポリマー組成物を塗布してシリコン含有ポリマー層を形成する段階と、
前記シリコン含有ポリマー層を露光及びベークしてフォトレジストパターンとシリコン含有ポリマー層の界面に架橋結合層を形成する段階と、
前記フォトレジストパターンと架橋結合を形成していないシリコン含有ポリマー層を除去する段階と、
前記架橋結合層をエッチバック食刻し、フォトレジストパターンの上部を露出させる段階とを含む。
前記本発明に係る方法で用いられる前記シリコン含有ポリマー層は、架橋結合の可能なエポキシ作用基を有するポリマーからなる。すなわち、前記露光工程によってフォトレジストパターンから発生した酸がシリコン含有ポリマー層へ浸透し、ポリマーのエポキシ基結合を分離させる。ベーク工程時、その分離されたエポキシ基末端部とフォトレジストパターン内部物質の間に架橋結合層が形成される。後続する現像工程時に、フォトレジストパターンと架橋結合が形成されていないシリコン含有ポリマー層を除去し、フォトレジストパターンの周辺にのみ架橋結合層を残す。
さらに、本発明では、
被食刻層が形成された半導体基板上にハードマスク膜を形成する段階と、
前記ハードマスク膜の上部に第1フォトレジストパターンを形成する段階と、
前記第1フォトレジストパターンの側壁に第1架橋結合層を形成する段階と、
前記第1フォトレジストパターンを除去して第1架橋結合層からなる第1微細パターンを形成する段階と、
前記第1微細パターンを食刻マスクに利用して前記ハードマスク膜をパターニングする段階と、
前記ハードマスクパターンの間に第2フォトレジストパターンを形成する段階と、
前記第2フォトレジストパターンの側壁に第2架橋結合層を形成する段階と、
前記第2フォトレジストパターンを除去して第2架橋結合層からなる第2微細パターンを形成する段階と、
前記ハードマスクパターン及び第2微細パターンを食刻マスクに利用して被食刻層をパターニングする段階とを含む半導体素子の微細パターン形成方法を提供する。
このとき、前記ハードマスク膜として前記架橋結合層と食刻選択比が類似する非晶質炭素層を用いることができる。
本発明に係る方法により、現在リソグラフィー工程によって得られる最小ピッチサイズ(pitch size)よりさらに小さいピッチサイズを有するパターンを形成してリソグラフィー工程の限界を克服することができるので、半導体素子の高集積化が可能である。
以下、図を参考にして本発明を詳しく説明する。
図1a〜図1fは、本発明によって形成された半導体素子の微細パターン形成方法を示した図である。
図1aに示されているように、所定の下部構造物が備えられた半導体基板11上に被食刻層13を形成する。このとき、前記被食刻層13はワードライン、ビットラインまたは金属配線のうち少なくとも1つの物質で形成したものである。
次に、被食刻層13の上部にフォトレジスト(図示省略)を塗布し、これを露光及び現像してW1の線幅を有するフォトレジストパターン15を形成する。
このとき、前記フォトレジストは化学増幅型フォトレジスト重合体、光酸発生剤及び有機溶媒を含むもので、このとき前記化学増幅型フォトレジスト重合体はUS6,051,678(2000.4.18)、US6,132,926(2000.10.17)、US6,143,463(2000.11.7)、US6,150,069(2000.11.21)、US6,180,316B1(2001.1.30)、US6,225,020B1(2001.5.1)、US6,235,448B1(2001.5.22)及びUS6,235,447B1(2001.5.22)などに開示されたものを含むものの、具体的に基板接着性と架橋結合効果を向上させるためヒドロキシ基を有する単量体を含むポリ(1‐シクロヘキセン‐1‐t‐ブチルカルボキシレート/無水マレイン酸/2‐シクロヘキセン‐1‐オール)、ポリ(1‐シクロヘキセン‐1‐t‐ブチルカルボキシレート/無水マレイン酸/3‐シクロヘキセン‐1‐メタノール)、ポリ(1‐シクロヘキセン‐1‐t‐ブチルカルボキシレート/無水マレイン酸/3‐シクロヘキセン‐1,1‐ジメタノール)、ポリ(3‐シクロヘキセン‐1‐t‐ブチルカルボキシレート/無水マレイン酸/2‐シクロヘキセン‐1‐オール)、ポリ(3‐シクロヘキセン‐1‐t‐ブチルカルボキシレート/無水マレイン酸/3‐シクロヘキセン‐1‐メタノール)、ポリ(3‐シクロヘキセン‐1‐エトキシプロピルカルボキシレート/無水マレイン酸/3‐シクロヘキセン‐1‐メタノール)、ポリ(3‐シクロヘキセン‐1‐t‐ブチルカルボキシレート/無水マレイン酸/3‐シクロヘキセン‐1,1‐ジメタノール)、ポリ(3‐(5‐ビシクロ[2.2.1]‐ヘプテン‐2‐イル)‐1,1,1‐(トリフルオロメチル)プロパン‐2‐オ‐ル/無水マレイン酸/2‐メチル‐2‐アダマンチルメタクリレート/2‐ヒドロキシエチルメタクリレート)、ポリ(3‐(5‐ビシクロ[2.2.1]‐ヘプテン‐2‐イル)‐1,1,1‐(トリフルオロメチル)プロパン‐2‐オ‐ル/無水マレイン酸/2‐メチル‐2‐アダマンチルメタクリレート/2‐ヒドロキシエチルメタクリレート/ノルボニレン)、ポリ(3‐(5‐ビシクロ[2.2.1]‐ヘプテン‐2‐イル)‐1,1,1‐(トリフルオロメチル)プロパン‐2‐オール/無水マレイン酸/t‐ブチルメタクリレート/2‐ヒドロキシエチルメタクリレート)、ポリ(t‐ブチルビシクロ[2.2.1]ヘプト‐5‐エン‐2‐カルボキシレート/2‐ヒドロキシエチルビシクロ[2.2.1]ヘプト‐5‐エン‐2‐カルボキシレート/ビシクロ[2.2.1]ヘプト‐5‐エン‐2‐カルボン酸/無水マレイン酸/2‐ヒドロキシエチルビシクロ[2.2.1]ヘプト‐5‐エン‐2‐カルボキシレート)及びポリ(t‐ブチルビシクロ[2.2.1]ヘプト‐5‐エン‐2‐カルボキシレート/2‐ヒドロキシエチルビシクロ[2.2.1]ヘプト‐5‐エン‐2‐カルボキシレート/ビシクロ[2.2.1]ヘプト‐5‐エン‐2‐カルボン酸/無水マレイン酸/2‐ヒドロキシエチルビシクロ[2.2.2]オクト‐5‐エン‐2‐カルボキシレート)から選択される1つ以上の重合反復単位を含む重合体を利用する。
前記光酸発生剤は光によって酸を発生することができる化合物であれば何れも使用可能であり、フタルイミドトリフルオロメタンスルホネート、ジニトロベンジルトシレート、n‐デシルジスルホン、ナフチルイミドトリフルオロメタンスルホネート、ジフェニルヨード塩ヘキサフルオロホスフェート、ジフェニルヨード塩ヘキサフルオロアルセネート、ジフェニルヨード塩ヘキサフルオロアンチモネート、ジフェニルパラメトキシフェニルスルホニウムトリプレート、ジフェニルパラトルエニルスルホニウムトリプレート、ジフェニルパライソブチルフェニルスルホニウムトリプレート、トリフェニルヘキサフルオロアルセネート、トリフェニルヘキサフルオロアンチモネート、トリフェニルスルホニウムトリプレートまたはジブチルナフチルスルホニウムトリプレート等を挙げることができる。
前記光酸発生剤は、フォトレジスト樹脂に対し0.1〜10重量部の比率で用いられるのが好ましい。光酸発生剤が0.1重量部以下の量で用いられるときはフォトレジストの光に対する敏感度が脆弱になり、10重量部以上用いられるときは光酸発生剤が遠紫外線を多く吸収して酸が多量発生し、断面の不良なパターンを得ることになる。
前記有機溶媒は、ジエチレングリコールジエチルエーテル(diethylene glycol diethyl ether)、メチル3‐メトキシプロピオネート、エチル3‐エトキシプロピオネート、プロピレングリコールメチルエーテルアセテート、シクロヘキサノンまたは2‐ヘプタノン等を単独にまたは混合して用いることができる。前記有機溶媒は、所望の厚さのフォトレジスト膜を得るためフォトレジスト樹脂に対し100〜2000重量部の比率で用いられる。
図1bに示されているように、フォトレジストパターン15を含む前記構造物の上部にシリコン含有ポリマー層17を形成する。
このとき、シリコン含有ポリマー層17はポリマー総重量に対しシリコン分子が10〜40重量%で含まれており、架橋結合の可能な作用基のエポキシを含む物質を利用して形成する。このとき、前記シリコン分子含有量がポリマー総重量に対し10重量%以下で含まれる場合、フォトレジストの上部が水平に露出するようシリコン含有ポリマー17を除去する全面食刻工程時にシリコン含有ポリマー層17の上部に多数の気孔が誘発される。前記シリコン分子含有量がポリマー総重量に対し40重量%以上含まれる場合は、フォトレジストパターン上にシリコン含有ポリマー層17を均一に塗布するのが困難である。
前記シリコン含有ポリマー層はポリシロキサン(polysiloxane)化合物、ポリシルセスキオキサン(polysilsesquioxane)系化合物またはこれらの混合物を炭素数7〜10のアルカン溶媒、炭素数5〜10のアルコール及びこれらの混合溶媒に溶解させてポリマー組成物を得た後、前記ポリマー組成物をスピンコーティングし、ベークして形成する。
このとき、前記炭素数7〜10のアルカン溶媒はヘプタン、オクタン、ノナン、デカン及びこれらの混合物でなる群から選択された溶媒を挙げることができ、前記炭素数5〜10のアルコールはペンタノール、ヘプタノール、オクタノール、ノナノール、デカノール及びこれらの混合物でなる群から選択された溶媒を挙げることができる。
前記形成された結果物を露光し、ベークしてフォトレジストパターンとシリコン含有ポリマー層の界面に架橋結合層19を形成する。
このとき、前記露光工程は10〜100mJ/cmの露光エネルギー、具体的に40〜60mJ/cmのエネルギーで行なわれる。
前記露光工程によりフォトレジストパターン15から発生した酸がシリコン含有ポリマー層17の内部へ浸透してエポキシ基結合を分離し、ベーク工程時に分離されたエポキシ基の末端基とフォトレジスト重合体内に含まれたヒドロキシ基の間に架橋結合が形成される。
このとき、前記架橋結合層19の厚さは前記ベーク条件に従い調節することができる。例えば、ベーク工程を130〜200℃の温度で行なう場合、フォトレジストパターン15の側壁にフォトレジストパターン15の幅と同じ厚さの架橋結合層19を形成することができる。
前記結果物を現像してフォトレジストパターンと架橋結合が形成されていないシリコン含有ポリマー層17を除去することにより、フォトレジストパターン15の周辺にのみ架橋結合層19を形成する(図1cを参照)。
前記現像工程はn‐ペンタノール溶液にウェーハを50〜70秒間浸漬させて行なう。
図1dに示されているように、前記結果物を全面食刻してフォトレジストパターン15の上部が露出するまで架橋結合層19を除去する。
前記全面食刻工程はCF、CHF、C、C、C及びこれらの組合せでなる群から選択されるフッ素含有ガスを食刻ガスに利用して行なう。
図1eに示されているように、架橋結合層19だけ残るようフォトレジストパターン15を除去し、架橋結合層19からなる微細パターンを形成する。
このとき、フォトレジストパターン15の除去工程はO及びNプラズマを利用した混合ガスを利用して行なう。ここで、前記OとNの混合ガスは1〜15:85〜99、好ましくは10:90の流量比(%)で構成されたものである。
本発明の方法は、前記フォトレジストパターンの除去段階後、n‐ペンタノール溶液にウェーハを50〜70秒間浸漬してウェーハを洗浄する段階をさらに含むことができる。
図1fに示されているように、前記微細パターンを食刻マスクに利用して下部被食刻層13をパターニングし、W2の線幅を有する被食刻層パターンを得ることができる(このとき、W1>W2)。
さらに、本発明の他の実施形態に係る半導体素子の微細パターン形成方法は、前記被食刻層13の上部に非晶質炭素層を利用したハードマスク膜を形成した後、前記図1a〜図1fの工程を少なくとも2回以上繰り返し行なって実施することができる。
すなわち、前記被食刻層13の上部にハードマスク膜で架橋結合層と非晶質炭素層(図示省略)及び第1フォトレジストパターン(図示省略)を形成する。このとき、前記非晶質炭素層は前記架橋結合層と食刻選択比が類似する。前記第1フォトレジストパターンの側壁に第1架橋結合層を形成し、前記第1フォトレジストパターンを除去して架橋結合層からなる第1微細パターンを形成した後、前記第1微細パターンを食刻マスクに利用して前記非晶質炭素層をパターニングする。
前記非晶質炭素層パターンの間に第2フォトレジストパターンを形成し、第2フォトレジストパターンの側壁に架橋結合層を再び形成する。前記第2フォトレジストパターンを除去して前記架橋結合層からなる第2微細パターンを形成する。
前記第2微細パターンと非晶質炭素層パターンを食刻マスクに利用して被食刻層をパターニングする。
その結果、現在露光装備で得ることができる限定されたピッチサイズ内に少なくとも2つ以上の微細な被食刻層パターンを形成することができる。
本発明に係る半導体素子の微細パターン形成方法を示した工程断面図である。 本発明に係る半導体素子の微細パターン形成方法を示した工程断面図である。 本発明に係る半導体素子の微細パターン形成方法を示した工程断面図である。 本発明に係る半導体素子の微細パターン形成方法を示した工程断面図である。 本発明に係る半導体素子の微細パターン形成方法を示した工程断面図である。 本発明に係る半導体素子の微細パターン形成方法を示した工程断面図である。
符号の説明
11 半導体基板
13 被食刻層
13‐1 被食刻層パターン
15 フォトレジストパターン
17 シリコン含有ポリマー層
19 架橋結合層

Claims (20)

  1. 被食刻層が形成された半導体基板上にフォトレジストパターンを形成する段階と、
    前記フォトレジストパターンの側壁に架橋結合層を形成する段階と、
    前記フォトレジストパターンを除去して架橋結合層からなる微細パターンを形成する段階と、
    前記微細パターンを食刻マスクに利用して被食刻層をパターニングする段階と、
    を含むことを特徴とする半導体素子の微細パターン形成方法。
  2. 前記被食刻層はワードライン、ビットラインまたは金属配線であることを特徴とする請求項1に記載の半導体素子の微細パターン形成方法。
  3. 前記架橋結合層の形成段階は、
    シリコン含有ポリマー及び有機溶媒を含むポリマー組成物を提供する段階と、
    前記フォトレジストパターン上に前記ポリマー組成物を塗布してシリコン含有ポリマー層を形成する段階と、
    前記シリコン含有ポリマー層を露光及びベークしてフォトレジストパターンとシリコン含有ポリマー層の界面に架橋結合層を形成する段階と、
    前記フォトレジストパターンと架橋結合を形成していないシリコン含有ポリマー層を除去する段階と、
    前記架橋結合層をエッチバック食刻し、フォトレジストパターンの上部を露出させる段階と、
    を含むことを特徴とする請求項1に記載の半導体素子の微細パターン形成方法。
  4. 前記有機溶媒は、炭素数7〜10のアルカン溶媒または炭素数5〜10のアルコールであることを特徴とする請求項3に記載の半導体素子の微細パターン形成方法。
  5. 前記アルカン溶媒はヘプタン、オクタン、ノナン、デカン及びこれらの混合物でなる群から選択される溶媒であることを特徴とする請求項4に記載の半導体素子の微細パターン形成方法。
  6. 前記アルコールはペンタノール、ヘプタノール、オクタノール、ノナノール、デカノール及びこれらの混合物でなる群から選択される溶媒であることを特徴とする請求項4に記載の半導体素子の微細パターン形成方法。
  7. 前記シリコン含有ポリマーは、シリコン分子がポリマーの総重量に対し10〜40重量%で含まれることを特徴とする請求項3に記載の半導体素子の微細パターン形成方法。
  8. 前記シリコン含有ポリマーは、架橋結合の可能な作用基を含むことを特徴とする請求項3に記載の半導体素子の微細パターン形成方法。
  9. 前記架橋結合の可能な作用基はエポキシ基であることを特徴とする請求項8に記載の半導体素子の微細パターン形成方法。
  10. 前記シリコン含有ポリマーは、ポリシロキサン化合物またはポリシルセスキオキサン系化合物であることを特徴とする請求項3に記載の半導体素子の微細パターン形成方法。
  11. 前記ベーク工程は温度を調節して架橋結合層の厚さを調節することを特徴とする請求項3に記載の半導体素子の微細パターン形成方法。
  12. 前記ベーク工程は130〜200℃の温度で実施することを特徴とする請求項11に記載の半導体素子の微細パターン形成方法。
  13. 前記架橋結合層に対するエッチバック工程は、フッ素を含む食刻ガスで行なわれることを特徴とする請求項3に記載の半導体素子の微細パターン形成方法。
  14. 前記フッ素含有食刻ガスはCF、CHF、C、C、C及びこれらの混合ガスでなる群から選択されることを特徴とする請求項13に記載の半導体素子の微細パターン形成方法。
  15. 前記フォトレジストパターンの除去工程は、O:Nが1〜15:85〜99の流量比(%)で構成された混合食刻ガスで行なわれることを特徴とする請求項1に記載の半導体素子の微細パターン形成方法。
  16. 前記フォトレジストパターンの除去後、n‐ペンタノール溶液にウェーハを浸漬する段階をさらに含むことを特徴とする請求項1に記載の半導体素子の微細パターン形成方法。
  17. 被食刻層が形成された半導体基板上にハードマスク膜を形成する段階と、
    前記ハードマスク膜の上部に第1フォトレジストパターンを形成する段階と、
    前記第1フォトレジストパターンの側壁に第1架橋結合層を形成する段階と、
    前記第1フォトレジストパターンを除去して第1架橋結合層からなる第1微細パターンを形成する段階と、
    前記第1微細パターンを食刻マスクに利用して前記ハードマスク膜パターンを形成する段階と、
    前記ハードマスクパターンの間に第2フォトレジストパターンを形成する段階と、
    前記第2フォトレジストパターンの側壁に第2架橋結合層を形成する段階と、
    前記第2フォトレジストパターンを除去して第2架橋結合層からなる第2微細パターンを形成する段階と、
    前記ハードマスクパターンと第2微細パターンを食刻マスクに利用して前記被食刻層をパターニングする段階と、
    を含むことを特徴とする半導体素子の微細パターン形成方法。
  18. 前記ハードマスク膜は非晶質炭素層であることを特徴とする請求項17に記載の半導体素子の微細パターン形成方法。
  19. 前記第1架橋結合層の形成段階は、
    シリコン含有ポリマー及び有機溶媒を含むポリマー組成物を提供する段階と、
    前記第1フォトレジストパターン上に前記ポリマー組成物を塗布して第1シリコン含有ポリマー層を形成する段階と、
    前記第1シリコン含有ポリマー層を露光及びベークし、第1フォトレジストパターンとシリコン含有ポリマー層の界面に第1架橋結合層を形成する段階と、
    前記第1フォトレジストパターンと架橋結合を形成していないシリコン含有ポリマー層を除去する段階と、
    前記第1架橋結合層をエッチバック食刻し、第1フォトレジストパターンの上部を露出させる段階と、
    を含むことを特徴とする請求項17に記載の半導体素子の微細パターン形成方法。
  20. 前記第2架橋結合層の形成段階は、
    シリコン含有ポリマー及び有機溶媒を含むポリマー組成物を提供する段階と、
    前記第2フォトレジストパターン上に前記ポリマー組成物を塗布して第2シリコン含有ポリマー層を形成する段階と、
    前記第2シリコン含有ポリマー層を露光及びベークし、第2フォトレジストパターンとシリコン含有ポリマー層の界面に第2架橋結合層を形成する段階と、
    前記第2フォトレジストパターンと架橋結合を形成していない第2シリコン含有ポリマー層を除去する段階と、
    前記第2架橋結合層をエッチバック食刻し、第2フォトレジストパターンの上部を露出させる段階と、
    を含むことを特徴とする請求項17に記載の半導体素子の微細パターン形成方法。
JP2007213653A 2006-09-12 2007-08-20 半導体素子の微細パターン形成方法 Pending JP2008072101A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20060087853 2006-09-12
KR1020070064135A KR100855845B1 (ko) 2006-09-12 2007-06-28 반도체 소자의 미세패턴 형성방법

Publications (1)

Publication Number Publication Date
JP2008072101A true JP2008072101A (ja) 2008-03-27

Family

ID=39105240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007213653A Pending JP2008072101A (ja) 2006-09-12 2007-08-20 半導体素子の微細パターン形成方法

Country Status (3)

Country Link
US (1) US7959818B2 (ja)
JP (1) JP2008072101A (ja)
DE (1) DE102007033866A1 (ja)

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009054413A1 (ja) * 2007-10-25 2009-04-30 Nissan Chemical Industries, Ltd. 半導体装置の作製方法
WO2009101878A1 (ja) * 2008-02-15 2009-08-20 Tokyo Electron Limited パターン形成方法、半導体製造装置及び記憶媒体
JP2009218556A (ja) * 2008-03-12 2009-09-24 Taiwan Semiconductor Manufacturing Co Ltd リソグラフィパターンの形成方法
JP2009283674A (ja) * 2008-05-22 2009-12-03 Elpida Memory Inc 半導体装置の製造方法
WO2010010928A1 (ja) * 2008-07-24 2010-01-28 日産化学工業株式会社 コーティング組成物及びパターン形成方法
WO2010032796A1 (ja) * 2008-09-19 2010-03-25 日産化学工業株式会社 サイドウォール形成用組成物
JP2010153504A (ja) * 2008-12-24 2010-07-08 Toshiba Corp 半導体装置の製造方法
WO2010065249A3 (en) * 2008-12-04 2010-07-22 Micron Technology, Inc. Methods of fabricating substrates
JP2010171039A (ja) * 2009-01-20 2010-08-05 Toshiba Corp 半導体装置の製造方法
JP2010250118A (ja) * 2009-04-16 2010-11-04 Az Electronic Materials Kk 微細パターン形成方法
JP2010534346A (ja) * 2007-07-10 2010-11-04 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド スペーサリソグラフィ
US7935477B2 (en) 2007-11-30 2011-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Double patterning strategy for contact hole and trench
JP2012511254A (ja) * 2008-12-04 2012-05-17 マイクロン テクノロジー, インク. 基板作製方法
JP2012511255A (ja) * 2008-12-04 2012-05-17 マイクロン テクノロジー, インク. 基板作製方法
JP2013164509A (ja) * 2012-02-10 2013-08-22 Tokyo Ohka Kogyo Co Ltd パターン形成方法
JP5290204B2 (ja) * 2008-01-28 2013-09-18 AzエレクトロニックマテリアルズIp株式会社 微細パターンマスクおよびその製造方法、ならびにそれを用いた微細パターンの形成方法
US8563228B2 (en) 2009-03-23 2013-10-22 Micron Technology, Inc. Methods of forming patterns on substrates
US8575032B2 (en) 2011-05-05 2013-11-05 Micron Technology, Inc. Methods of forming a pattern on a substrate
US8629527B2 (en) 2008-05-05 2014-01-14 Micron Technology, Inc. Semiconductor structures
KR20140043275A (ko) * 2012-10-01 2014-04-09 신에쓰 가가꾸 고교 가부시끼가이샤 패턴 형성 방법
US8846517B2 (en) 2012-07-06 2014-09-30 Micron Technology, Inc. Methods of forming a pattern on a substrate
JP2015032650A (ja) * 2013-08-01 2015-02-16 大日本印刷株式会社 パターン形成方法及びインプリントモールドの製造方法
US9076680B2 (en) 2011-10-18 2015-07-07 Micron Technology, Inc. Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array
US9330934B2 (en) 2009-05-18 2016-05-03 Micron Technology, Inc. Methods of forming patterns on substrates
US10151981B2 (en) 2008-05-22 2018-12-11 Micron Technology, Inc. Methods of forming structures supported by semiconductor substrates

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8852851B2 (en) 2006-07-10 2014-10-07 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US8227176B2 (en) * 2007-11-02 2012-07-24 Hynix Semiconductor Inc. Method for forming fine pattern in semiconductor device
US8741552B2 (en) 2009-02-11 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Double patterning strategy for contact hole and trench in photolithography
KR101435520B1 (ko) 2008-08-11 2014-09-01 삼성전자주식회사 반도체 소자 및 반도체 소자의 패턴 형성 방법
KR101523951B1 (ko) * 2008-10-09 2015-06-02 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
KR101540083B1 (ko) 2008-10-22 2015-07-30 삼성전자주식회사 반도체 소자의 패턴 형성 방법
NL2004276A (en) * 2009-03-04 2010-09-06 Asml Netherlands Bv A method of measuring a characteristic.
US8822347B2 (en) * 2009-04-27 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Wet soluble lithography
US8304179B2 (en) * 2009-05-11 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device using a modified photosensitive layer
CN102023476B (zh) * 2009-09-15 2013-06-12 中芯国际集成电路制造(上海)有限公司 用于形成微细尺寸结构的半导体光刻工艺方法
US20110129991A1 (en) * 2009-12-02 2011-06-02 Kyle Armstrong Methods Of Patterning Materials, And Methods Of Forming Memory Cells
US20110294075A1 (en) * 2010-05-25 2011-12-01 United Microelectronics Corp. Patterning method
US8815747B2 (en) * 2010-06-03 2014-08-26 Micron Technology, Inc. Methods of forming patterns on substrates
US8518788B2 (en) 2010-08-11 2013-08-27 Micron Technology, Inc. Methods of forming a plurality of capacitors
JP5637212B2 (ja) * 2010-08-27 2014-12-10 東京エレクトロン株式会社 基板処理方法、パターン形成方法、半導体素子の製造方法、および半導体素子
US8455341B2 (en) 2010-09-02 2013-06-04 Micron Technology, Inc. Methods of forming features of integrated circuitry
CN102082118A (zh) * 2010-09-29 2011-06-01 上海集成电路研发中心有限公司 制备双大马士革结构的方法
US9177794B2 (en) 2012-01-13 2015-11-03 Micron Technology, Inc. Methods of patterning substrates
CN103390544B (zh) * 2012-05-11 2016-03-30 中芯国际集成电路制造(上海)有限公司 用于形成硬掩膜层的方法
US9330914B2 (en) 2013-10-08 2016-05-03 Micron Technology, Inc. Methods of forming line patterns in substrates
KR102198023B1 (ko) 2013-10-30 2021-01-05 삼성전자주식회사 반도체 소자의 패턴 형성방법
KR102366801B1 (ko) 2015-03-31 2022-02-25 삼성전자주식회사 반도체 소자의 제조 방법
US10515847B2 (en) * 2017-09-29 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming vias and method for forming contacts in vias
CN109227036A (zh) * 2018-08-17 2019-01-18 基准精密工业(惠州)有限公司 非晶合金精密零件的制造方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63314547A (ja) * 1987-06-17 1988-12-22 Nec Corp 薄膜パタ−ン上のネガレジスト除去方法
JPH02267557A (ja) * 1989-03-17 1990-11-01 Basf Ag 表面からポリマー物質を洗除する液性洗浄組成物
US5328810A (en) * 1990-05-07 1994-07-12 Micron Technology, Inc. Method for reducing, by a factor or 2-N, the minimum masking pitch of a photolithographic process
JPH07326562A (ja) * 1994-06-01 1995-12-12 Ryoden Semiconductor Syst Eng Kk 微細パターンの形成方法
JPH11283910A (ja) * 1998-03-31 1999-10-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2004087744A (ja) * 2002-08-27 2004-03-18 Hitachi Ltd 半導体装置の製造方法
JP2004205699A (ja) * 2002-12-24 2004-07-22 Shin Etsu Chem Co Ltd パターン形成方法及びパターン形成材料
JP2004354554A (ja) * 2003-05-28 2004-12-16 Shin Etsu Chem Co Ltd レジスト下層膜材料ならびにパターン形成方法
WO2006026699A2 (en) * 2004-09-02 2006-03-09 Micron Technology, Inc. Method for integrated circuit fabrication using pitch multiplication
WO2006028705A2 (en) * 2004-09-01 2006-03-16 Micron Technology, Inc. Mask material conversion
JP2006091888A (ja) * 2004-09-23 2006-04-06 Samsung Electronics Co Ltd 半導体素子製造用のマスクパターン及びその形成方法、並びに微細パターンを有する半導体素子の製造方法
US20070099431A1 (en) * 2005-11-01 2007-05-03 Micron Technology, Inc. Process for increasing feature density during the manufacture of a semiconductor device
JP2007180489A (ja) * 2005-12-28 2007-07-12 Hynix Semiconductor Inc 半導体素子の製造方法
JP5047728B2 (ja) * 2006-09-12 2012-10-10 エスケーハイニックス株式会社 半導体素子の微細パターン形成方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW329539B (en) * 1996-07-05 1998-04-11 Mitsubishi Electric Corp The semiconductor device and its manufacturing method
KR100197673B1 (en) * 1996-12-20 1999-06-15 Hyundai Electronics Ind Copolymers containing n-vinyllactam derivatives, preparation methods thereof and photoresists therefrom
KR100211548B1 (ko) 1996-12-20 1999-08-02 김영환 원자외선용 감광막 공중합체 및 그 제조방법
KR100265597B1 (ko) * 1996-12-30 2000-09-15 김영환 Arf 감광막 수지 및 그 제조방법
US6180316B1 (en) 1998-01-16 2001-01-30 Jsr Corporation Radiation sensitive resin composition
KR100376984B1 (ko) 1998-04-30 2003-07-16 주식회사 하이닉스반도체 포토레지스트중합체및이를이용한미세패턴의형성방법
KR100419028B1 (ko) 1998-05-13 2004-07-19 주식회사 하이닉스반도체 옥사비시클로화합물,이화합물이도입된포토레지스트중합체및이를이용한포토레지스트미세패턴의형성방법
US6235447B1 (en) 1998-10-17 2001-05-22 Hyundai Electronics Industries Co., Ltd. Photoresist monomers, polymers thereof, and photoresist compositions containing the same
KR100400291B1 (ko) 1998-11-27 2004-02-05 주식회사 하이닉스반도체 신규의포토레지스트용단량체,그의공중합체및이를이용한포토레지스트조성물
JP2004014652A (ja) 2002-06-04 2004-01-15 Ricoh Co Ltd 微細パターンの形成方法
JP2004177952A (ja) 2002-11-20 2004-06-24 Rohm & Haas Electronic Materials Llc 多層フォトレジスト系
TW569305B (en) 2002-11-22 2004-01-01 United Microelectronics Corp Method for shrinking critical dimension of semiconductor devices
JP2004179254A (ja) * 2002-11-25 2004-06-24 Renesas Technology Corp 半導体装置の製造方法
JP2005003840A (ja) * 2003-06-11 2005-01-06 Clariant Internatl Ltd 微細パターン形成材料および微細パターン形成方法
US7064078B2 (en) 2004-01-30 2006-06-20 Applied Materials Techniques for the use of amorphous carbon (APF) for various etch and litho integration scheme

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63314547A (ja) * 1987-06-17 1988-12-22 Nec Corp 薄膜パタ−ン上のネガレジスト除去方法
JPH02267557A (ja) * 1989-03-17 1990-11-01 Basf Ag 表面からポリマー物質を洗除する液性洗浄組成物
US5328810A (en) * 1990-05-07 1994-07-12 Micron Technology, Inc. Method for reducing, by a factor or 2-N, the minimum masking pitch of a photolithographic process
JPH07326562A (ja) * 1994-06-01 1995-12-12 Ryoden Semiconductor Syst Eng Kk 微細パターンの形成方法
JPH11283910A (ja) * 1998-03-31 1999-10-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2004087744A (ja) * 2002-08-27 2004-03-18 Hitachi Ltd 半導体装置の製造方法
JP2004205699A (ja) * 2002-12-24 2004-07-22 Shin Etsu Chem Co Ltd パターン形成方法及びパターン形成材料
JP2004354554A (ja) * 2003-05-28 2004-12-16 Shin Etsu Chem Co Ltd レジスト下層膜材料ならびにパターン形成方法
WO2006028705A2 (en) * 2004-09-01 2006-03-16 Micron Technology, Inc. Mask material conversion
WO2006026699A2 (en) * 2004-09-02 2006-03-09 Micron Technology, Inc. Method for integrated circuit fabrication using pitch multiplication
JP2006091888A (ja) * 2004-09-23 2006-04-06 Samsung Electronics Co Ltd 半導体素子製造用のマスクパターン及びその形成方法、並びに微細パターンを有する半導体素子の製造方法
US20070099431A1 (en) * 2005-11-01 2007-05-03 Micron Technology, Inc. Process for increasing feature density during the manufacture of a semiconductor device
JP2007180489A (ja) * 2005-12-28 2007-07-12 Hynix Semiconductor Inc 半導体素子の製造方法
JP5047728B2 (ja) * 2006-09-12 2012-10-10 エスケーハイニックス株式会社 半導体素子の微細パターン形成方法

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010534346A (ja) * 2007-07-10 2010-11-04 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド スペーサリソグラフィ
WO2009054413A1 (ja) * 2007-10-25 2009-04-30 Nissan Chemical Industries, Ltd. 半導体装置の作製方法
US7935477B2 (en) 2007-11-30 2011-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Double patterning strategy for contact hole and trench
JP5290204B2 (ja) * 2008-01-28 2013-09-18 AzエレクトロニックマテリアルズIp株式会社 微細パターンマスクおよびその製造方法、ならびにそれを用いた微細パターンの形成方法
WO2009101878A1 (ja) * 2008-02-15 2009-08-20 Tokyo Electron Limited パターン形成方法、半導体製造装置及び記憶媒体
JP2009218556A (ja) * 2008-03-12 2009-09-24 Taiwan Semiconductor Manufacturing Co Ltd リソグラフィパターンの形成方法
US8048616B2 (en) 2008-03-12 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Double patterning strategy for contact hole and trench in photolithography
US8629527B2 (en) 2008-05-05 2014-01-14 Micron Technology, Inc. Semiconductor structures
US8901700B2 (en) 2008-05-05 2014-12-02 Micron Technology, Inc. Semiconductor structures
JP2009283674A (ja) * 2008-05-22 2009-12-03 Elpida Memory Inc 半導体装置の製造方法
US10151981B2 (en) 2008-05-22 2018-12-11 Micron Technology, Inc. Methods of forming structures supported by semiconductor substrates
JP5397636B2 (ja) * 2008-07-24 2014-01-22 日産化学工業株式会社 コーティング組成物及びパターン形成方法
WO2010010928A1 (ja) * 2008-07-24 2010-01-28 日産化学工業株式会社 コーティング組成物及びパターン形成方法
WO2010032796A1 (ja) * 2008-09-19 2010-03-25 日産化学工業株式会社 サイドウォール形成用組成物
CN102239539B (zh) * 2008-12-04 2013-10-09 美光科技公司 制造衬底的方法
WO2010065249A3 (en) * 2008-12-04 2010-07-22 Micron Technology, Inc. Methods of fabricating substrates
JP2012511253A (ja) * 2008-12-04 2012-05-17 マイクロン テクノロジー, インク. 基板作製方法
JP2012511254A (ja) * 2008-12-04 2012-05-17 マイクロン テクノロジー, インク. 基板作製方法
JP2012511255A (ja) * 2008-12-04 2012-05-17 マイクロン テクノロジー, インク. 基板作製方法
US9653315B2 (en) 2008-12-04 2017-05-16 Micron Technology, Inc. Methods of fabricating substrates
US8703570B2 (en) 2008-12-04 2014-04-22 Micron Technology, Inc. Methods of fabricating substrates
JP2010153504A (ja) * 2008-12-24 2010-07-08 Toshiba Corp 半導体装置の製造方法
JP2010171039A (ja) * 2009-01-20 2010-08-05 Toshiba Corp 半導体装置の製造方法
US8563228B2 (en) 2009-03-23 2013-10-22 Micron Technology, Inc. Methods of forming patterns on substrates
JP2010250118A (ja) * 2009-04-16 2010-11-04 Az Electronic Materials Kk 微細パターン形成方法
US9330934B2 (en) 2009-05-18 2016-05-03 Micron Technology, Inc. Methods of forming patterns on substrates
US8575032B2 (en) 2011-05-05 2013-11-05 Micron Technology, Inc. Methods of forming a pattern on a substrate
US9153458B2 (en) 2011-05-05 2015-10-06 Micron Technology, Inc. Methods of forming a pattern on a substrate
US9076680B2 (en) 2011-10-18 2015-07-07 Micron Technology, Inc. Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array
US9459535B2 (en) 2012-02-10 2016-10-04 Tokyo Ohka Kogyo Co., Ltd. Method of forming pattern
JP2013164509A (ja) * 2012-02-10 2013-08-22 Tokyo Ohka Kogyo Co Ltd パターン形成方法
US8846517B2 (en) 2012-07-06 2014-09-30 Micron Technology, Inc. Methods of forming a pattern on a substrate
JP2014071408A (ja) * 2012-10-01 2014-04-21 Shin Etsu Chem Co Ltd パターン形成方法
KR101648612B1 (ko) 2012-10-01 2016-08-16 신에쓰 가가꾸 고교 가부시끼가이샤 패턴 형성 방법
KR20140043275A (ko) * 2012-10-01 2014-04-09 신에쓰 가가꾸 고교 가부시끼가이샤 패턴 형성 방법
JP2015032650A (ja) * 2013-08-01 2015-02-16 大日本印刷株式会社 パターン形成方法及びインプリントモールドの製造方法

Also Published As

Publication number Publication date
US20080064213A1 (en) 2008-03-13
US7959818B2 (en) 2011-06-14
DE102007033866A1 (de) 2008-03-27

Similar Documents

Publication Publication Date Title
JP5047728B2 (ja) 半導体素子の微細パターン形成方法
JP2008072101A (ja) 半導体素子の微細パターン形成方法
KR100855845B1 (ko) 반도체 소자의 미세패턴 형성방법
US8158335B2 (en) High etch resistant material for double patterning
JP5374626B2 (ja) 現像剤でトリムされたハードマスクを有するフォトリソグラフィック構造体の製造方法
US8258056B2 (en) Method and material for forming a double exposure lithography pattern
US7759253B2 (en) Method and material for forming a double exposure lithography pattern
US8178287B2 (en) Photoresist composition and method of forming a resist pattern
KR100861172B1 (ko) 반도체 소자의 미세패턴 형성방법
JP2008306161A (ja) 半導体素子の微細パターン形成方法
JP2009016788A (ja) 半導体素子の微細パターン形成方法
EP1793274A2 (en) Resist pattern thickening material and process for forming resist pattern, and semiconductor device and method for manufacturing the same
US20120266810A1 (en) Planarization system for high wafer topography
US11300881B2 (en) Line break repairing layer for extreme ultraviolet patterning stacks
JP2008197526A (ja) 微細パターンの形成方法、パターン保護材料と半導体装置
KR101037528B1 (ko) 반도체 소자의 패턴 형성 방법
KR100551075B1 (ko) 침수 리소그래피 공정을 이용한 반도체 소자의 미세 패턴형성방법
US20240004302A1 (en) Method of manufacturing semiconductor device
CN113539794B (zh) 半导体结构及其制备方法
TWI778393B (zh) 製造半導體元件的方法
KR100587083B1 (ko) 반도체소자의 패턴 형성방법
CN113764260A (zh) 半导体结构及其形成方法
KR20040087459A (ko) 반도체소자의 미세패턴 형성방법
KR20050063337A (ko) 포토레지스트의 패턴 형성 방법
KR20060105266A (ko) 이머젼 리소그래피 공정을 이용한 포토레지스트 패턴형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100705

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130806