JP2007111832A - Method for manufacturing mems element, and mems element - Google Patents
Method for manufacturing mems element, and mems element Download PDFInfo
- Publication number
- JP2007111832A JP2007111832A JP2005306732A JP2005306732A JP2007111832A JP 2007111832 A JP2007111832 A JP 2007111832A JP 2005306732 A JP2005306732 A JP 2005306732A JP 2005306732 A JP2005306732 A JP 2005306732A JP 2007111832 A JP2007111832 A JP 2007111832A
- Authority
- JP
- Japan
- Prior art keywords
- interlayer insulating
- film
- insulating film
- ions
- mems element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Micromachines (AREA)
Abstract
Description
本発明は半導体基板に構造体を備えた、MEMS素子の製造方法およびMEMS素子に
関する。
The present invention relates to a method for manufacturing a MEMS element and a MEMS element, which include a structure on a semiconductor substrate.
近年、MEMS(Micro Electro Mechanical System)技術を利用し、半導体基板に
MEMS素子を備えたセンサや共振器、通信用デバイスなどが注目されている。MEMS
素子は半導体製造プロセスを用い、半導体基板上に製作された微小な構造体からなる機能
素子である。この構造体は、電気的な力、または加速度などの外力で変形する片持ち梁あ
るいは両持ち梁構造の可動部(可動電極)と、固定部(固定電極)を備えている。例えば
、特許文献1に示すような櫛歯状可動電極と櫛歯状固定電極を備えたMEMS素子が知ら
れている。
2. Description of the Related Art In recent years, sensors, resonators, communication devices, and the like that have MEMS devices on a semiconductor substrate using MEMS (Micro Electro Mechanical System) technology have attracted attention. MEMS
The element is a functional element composed of a minute structure manufactured on a semiconductor substrate using a semiconductor manufacturing process. This structure includes a movable portion (movable electrode) of a cantilever beam or a double-supported beam structure that is deformed by an external force such as an electric force or acceleration, and a fixed portion (fixed electrode). For example, a MEMS device including a comb-like movable electrode and a comb-like fixed electrode as shown in Patent Document 1 is known.
このようなMEMS素子において、構造体の電気信号を取り出すための配線、あるいは
回路素子を同じ半導体基板に形成する場合には、構造体の周辺部に配線層を積層すること
が行われる。
具体的には図5を用いて説明する。図5は上記のような構成を備えたMEMS素子の製
造工程の一部を示す断面図である。
In such a MEMS element, when a wiring for taking out an electrical signal of a structure or a circuit element is formed on the same semiconductor substrate, a wiring layer is laminated around the periphery of the structure.
This will be specifically described with reference to FIG. FIG. 5 is a cross-sectional view showing a part of the manufacturing process of the MEMS device having the above configuration.
MEMS素子100は、半導体基板101に下部電極102を形成し、その上に形成し
た絶縁膜103の一部を除去して構造体110が形成される。そして、構造体110の上
に層間絶縁膜104、下部電極102に接続する配線105、層間絶縁膜106、パッシ
ベーション膜107を順次積層して形成する。その後、図5(a)に示すように、構造体
110上部のパッシベーション膜107、層間絶縁膜106,104を構造体110の表
面までドライエッチング(異方性エッチング)し、開口部111を形成する。そして、最
後に図5(b)に示すように、層間絶縁膜104の一部と絶縁膜103をウェットエッチ
ング(等方性エッチング)して、構造体110をリリースしている。
In the
しかしながら、このようなMEMS素子の製造工程において、構造体110をリリース
するための等方性エッチングで開口部111に露出する層間絶縁膜104,106も同時
にエッチングが進行し、さらには配線105にまで達して配線105に損傷を与えること
がある。この場合、配線105の配置をエッチングが進行しない位置に遠ざけることも考
えられるが、MEMS素子100の集積度を低下させることになる。
However, in the manufacturing process of the MEMS element, the
本発明は上記課題を解決するためになされたものであり、その目的は構造体のリリース
工程で、この構造体の周辺部に配置された配線への損傷を与えることがなく、集積度の向
上を可能とするMEMS素子の製造方法およびMEMS素子を提供することにある。
The present invention has been made to solve the above-described problems, and its purpose is to release the structure without increasing the degree of integration without damaging the wiring arranged in the periphery of the structure. It is providing the manufacturing method of a MEMS element and a MEMS element which make possible.
上記課題を解決するために、本発明は、半導体基板に配線と層間絶縁膜とを含む配線層
が積層され、前記配線層の一部が前記半導体基板上まで開口され、この開口部内の半導体
基板上に構造体が備えられたMEMS素子の製造方法であって、半導体基板に絶縁膜を形
成する工程と、前記絶縁膜の一部を除去し前記絶縁膜の上に構造体形成膜を形成する工程
と、前記構造体形成膜をエッチングし構造体の形状を形成する工程と、前記構造体形成膜
の上方に層間絶縁膜と配線とを設けた配線層を形成する工程と、前記構造体の上方に位置
する部分の前記層間絶縁膜にBイオンを注入する工程と、前記構造体の上方の前記層間絶
縁膜にBイオンを注入した領域より内側の領域を少なくとも前記構造体表面までエッチン
グして開口部を形成する工程と、前記構造体に接する前記層間絶縁膜および前記絶縁膜を
エッチングし前記構造体をリリースする工程と、を備えることを特徴とする。
In order to solve the above-described problem, the present invention provides a semiconductor substrate in which a wiring layer including wiring and an interlayer insulating film is laminated, and a part of the wiring layer is opened to the semiconductor substrate, and the semiconductor substrate in the opening is provided. A method of manufacturing a MEMS device having a structure thereon, the step of forming an insulating film on a semiconductor substrate, and removing a part of the insulating film to form a structure forming film on the insulating film A step of etching the structure forming film to form a shape of the structure, a step of forming a wiring layer provided with an interlayer insulating film and a wiring above the structure forming film, A step of implanting B ions into the interlayer insulating film in a portion located above, and etching a region inside the region above which the B ions are implanted into the interlayer insulating film to at least the surface of the structure. Forming an opening; and Characterized in that it comprises the the steps of releasing the structure by etching the interlayer insulating film and the insulating film in contact with the structure.
このMEMS素子の製造方法によれば、配線層の一部が前記半導体基板上まで開口され
た開口部の側壁に露出している層間絶縁膜にはB(ボロン)イオンが注入されている。B
イオンを注入したSiO2などの層間絶縁膜は、SiO2などの層間絶縁膜に比べてフッ酸
系のエッチング液に対してエッチングレートが低いことが知られている。
このことから、構造体のリリース工程で、開口部の側壁に露出している層間絶縁膜はエ
ッチング液によるエッチングの進行が遅いため、配線層に設けられた配線までエッチング
が進行せず、配線に損傷を与えることがない。このため、配線を開口部近くに配置するこ
とができ、集積度の向上を可能とするMEMS素子の製造方法を提供できる。
According to this method for manufacturing a MEMS element, B (boron) ions are implanted into an interlayer insulating film in which a part of the wiring layer is exposed on the side wall of the opening that opens to the semiconductor substrate. B
It is known that an interlayer insulating film such as SiO 2 into which ions are implanted has a lower etching rate with respect to a hydrofluoric acid-based etching solution than an interlayer insulating film such as SiO 2 .
For this reason, in the structure release process, the interlayer insulating film exposed on the side wall of the opening is slow in the etching with the etchant, so that the etching does not proceed to the wiring provided in the wiring layer, and the wiring There is no damage. For this reason, it is possible to provide a method for manufacturing a MEMS element in which the wiring can be arranged near the opening and the degree of integration can be improved.
本発明のMEMS素子の製造方法は、多数の前記層間絶縁膜に対して、複数の前記層間
絶縁膜ごとに分けてBイオンを注入することが好ましい。
In the MEMS element manufacturing method of the present invention, it is preferable to implant B ions separately for each of the plurality of interlayer insulating films with respect to the plurality of interlayer insulating films.
このMEMS素子の製造方法によれば、構造体の上方に多数の配線層を積層してなる多
数の層間絶縁膜の部分にBイオンを注入する際、複数の層間絶縁膜ごとに分けてBイオン
を注入することで、層間絶縁膜に1層ごとBイオンを注入する必要がなく、Bイオンの層
間絶縁膜への注入が効率的にできる。
According to this method for manufacturing a MEMS element, when B ions are implanted into a number of interlayer insulating films formed by laminating a number of wiring layers above a structure, B ions are divided into a plurality of interlayer insulating films. Therefore, it is not necessary to implant B ions for each layer in the interlayer insulating film, and B ions can be efficiently implanted into the interlayer insulating film.
本発明のMEMS素子の製造方法は、多数の前記層間絶縁膜に対して、一括して層間絶
縁膜にBイオンを注入することが好ましい。
In the MEMS element manufacturing method of the present invention, it is preferable to implant B ions into the interlayer insulating film at once with respect to a large number of the interlayer insulating films.
このMEMS素子の製造方法によれば、構造体の上方に多数の配線層を積層してなる多
数の前記層間絶縁膜の部分にBイオンを注入する際、一括して層間絶縁膜にBイオンを注
入することで、層間絶縁膜に1層ごとBイオンを注入する必要がなく、Bイオンの層間絶
縁膜への注入が効率的にできる。
According to this method of manufacturing a MEMS element, when B ions are implanted into a number of portions of the interlayer insulating film formed by laminating a number of wiring layers above the structure, B ions are collectively introduced into the interlayer insulating film. By implanting, it is not necessary to implant B ions for each layer in the interlayer insulating film, and B ions can be efficiently implanted into the interlayer insulating film.
本発明は、半導体基板に配線と層間絶縁膜とを含む配線層が積層され、前記配線層の一
部が前記半導体基板上まで開口され、この開口部内の半導体基板上に構造体が備えられた
MEMS素子であって、前記開口部の側壁に露出される層間絶縁膜にB元素が含まれてい
ることを特徴とする。
In the present invention, a wiring layer including a wiring and an interlayer insulating film is laminated on a semiconductor substrate, a part of the wiring layer is opened to the semiconductor substrate, and a structure is provided on the semiconductor substrate in the opening. The MEMS element is characterized in that a B element is contained in an interlayer insulating film exposed on a side wall of the opening.
この構成によれば、開口部の側壁に露出される層間絶縁膜にB(ボロン)元素が含まれ
ている。MEMS素子の製造において、B元素が含まれているSiO2などの層間絶縁膜
は、SiO2などの層間絶縁膜と比べてフッ酸系のエッチング液に対してエッチングレー
トが低いことから、長時間のエッチングによる開口部の側壁がオーバーハング形状となる
のを防ぐことができる。
また、開口部の側壁がオーバーハング形状とならないことから、構造体のリリース工程
でエッチングが進行して、この構造体の周辺部に配置された配線へ損傷を与えることがな
く、集積度の向上を可能とするMEMS素子を提供することができる。
According to this configuration, the B (boron) element is included in the interlayer insulating film exposed on the side wall of the opening. In the manufacture of MEMS elements, an interlayer insulating film such as SiO 2 containing B element has a lower etching rate with respect to a hydrofluoric acid-based etching solution than an interlayer insulating film such as SiO 2, and therefore, it takes a long time. It can be prevented that the side wall of the opening due to the etching becomes an overhang shape.
In addition, since the side wall of the opening does not have an overhang shape, the etching progresses in the structure release process, and the wiring disposed in the periphery of the structure is not damaged, and the degree of integration is improved. It is possible to provide a MEMS element that enables the above.
以下、本発明を具体化した実施形態について図面に従って説明する。
(実施形態)
DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, embodiments of the invention will be described with reference to the drawings.
(Embodiment)
図1は本発明に係るMEMS素子としてのMEMS共振器の実施形態を示す概略構成図
である。図1(a)はMEMS素子の平面図、1図(b)は同図(a)のA−A断線に沿
う断面図である。
FIG. 1 is a schematic configuration diagram showing an embodiment of a MEMS resonator as a MEMS element according to the present invention. FIG. 1A is a plan view of the MEMS element, and FIG. 1B is a cross-sectional view taken along the line AA in FIG.
図1において、MEMS素子1は、シリコンからなる半導体基板10上に、ポリシリコ
ンからなる櫛歯状の可動電極15および櫛歯状の固定電極16a,16bで構成される構
造体18が形成されている。この構造体18はそれぞれ両持ち梁構造に設けられている。
さらに、半導体基板10にはn型の下部電極13が形成され、構造体18との電気的接続
がなされている。また、構造体18の周辺部には、半導体基板10の上に形成されたSi
O2からなる熱酸化膜である絶縁膜11が形成され、その上に層間絶縁膜20、配線23
、層間絶縁膜24、パッシベーション膜27が積層されている。
層間絶縁膜20,24はSiO2膜からなり、パッシベーション膜27はSi3N4膜か
ら形成されている。また、配線23はAlまたはCuなどからなり、下部電極13あるい
は半導体基板10に形成される回路素子と接続されている(図示せず)。
なお、配線と層間絶縁膜を配線層として、何層にも配線層を積層する構成としても良い
。
In FIG. 1, the MEMS element 1 has a
Further, an n-type
An
The
The
Note that the wiring layer and the interlayer insulating film may be used as a wiring layer, and a number of wiring layers may be stacked.
このように、MEMS素子1は、半導体基板10に配線23と層間絶縁膜20,24と
を含む配線層が積層され、配線層の一部がこの配線層の最上面から半導体基板10上まで
開口され、この開口部内の半導体基板10上に構造体18が備えられた構成となっている
。
そしてこの開口部の側壁31には全周にわたり層間絶縁膜が露出し、この露出した部分
はBイオンが注入された(B元素を含む)層間絶縁膜22,26で構成されている。
As described above, in the MEMS element 1, the wiring layer including the
An interlayer insulating film is exposed on the
以上の構成のMEMS素子1は、一方の固定電極16aと接地電極(図示せず)との間
に交流電圧を印加することにより、櫛歯状の固定電極16aと可動電極15との間に静電
力を発生させて可動電極15を平面的に振動させ、この振動の共振周波数を他方の固定電
極16bから取り出している。
In the MEMS element 1 having the above-described configuration, an AC voltage is applied between one
次に、MEMS素子1の製造方法について説明する。このMEMS素子の製造において
は、半導体CMOSプロセスを用いている。
図2、図3、図4はMEMS素子1の製造工程を示す概略断面図である。
Next, a method for manufacturing the MEMS element 1 will be described. In manufacturing the MEMS element, a semiconductor CMOS process is used.
2, 3, and 4 are schematic cross-sectional views illustrating the manufacturing process of the MEMS element 1.
まず、図2(a)においてシリコンからなる半導体基板10上に熱酸化膜(SiO2膜
)である絶縁膜11を形成し、その上にフォトレジストを塗布し、フォトレジスト膜12
を形成する。そして、フォトレジスト膜12を所定の形状にパターニングする。その後、
図2(b)に示すように、パターニングされた半導体基板10の上からP(リン)イオン
を注入し半導体基板10にn型の下部電極13を形成する。次に、フォトレジスト膜12
を除去し、再度フォトレジストを塗布し、下部電極13の上方の絶縁膜11の一部を除去
するためにパターニングを行う。そして、図2(c)に示すようにエッチングにより絶縁
膜11の一部を下部電極13までエッチングし、フォトレジストを除去する。次に、その
上から図2(d)に示すように、ポリシリコンからなる構造体形成膜14を形成する。こ
のとき、絶縁膜11の一部を除去した部分にもポリシリコンが回り込んでいる。次に、図
2(e)に示すように、構造体形成膜14をパターニングして、構造体18(可動電極1
5、固定電極16a,16b)の形状を分離する。
First, in FIG. 2A, an insulating
Form. Then, the
As shown in FIG. 2B, P (phosphorus) ions are implanted from above the patterned
Then, a photoresist is applied again, and patterning is performed to remove a part of the insulating
5. Separate the shapes of the fixed
そして、図3(a)に示すように、可動電極15、固定電極16a,16bの上にSi
O2からなる層間絶縁膜20を形成する。
その後、図3(b)に示すように、層間絶縁膜としてのSiO2膜20の上にフォトレ
ジストを塗布し、可動電極15、固定電極16a,16bの上方部を取り除くようにフォ
トレジスト膜21をパターニングする。続いて、その上からB(ボロン)イオンを注入す
る。
そして、図3(c)に示すように、フォトレジスト膜21を除去して、層間絶縁膜はB
イオンを注入したSiO2膜22とSiO2膜20に分離される。
And as shown to Fig.3 (a), it is Si on the
An interlayer insulating
Thereafter, as shown in FIG. 3B, a photoresist is applied on the SiO 2 film 20 as an interlayer insulating film, and the
Then, as shown in FIG. 3C, the
The SiO 2 film 22 and the SiO 2 film 20 into which ions are implanted are separated.
次に、図3(d)に示すように、SiO2膜20の上に配線23をパターニングして形
成し、その上から層間絶縁膜としてのSiO2膜24を形成する。
そして、図3(e)に示すように、層間絶縁膜としてのSiO2膜24の上にフォトレ
ジストを塗布し、可動電極15、固定電極16a,16bの上方部を取り除くようにフォ
トレジスト膜25をパターニングする。ここで、このフォトレジスト膜25のパターニン
グ位置は図3(b)で説明したフォトレジスト膜21のパターニング位置とほぼ同一の位
置である。続いて、その上からBイオンを注入する。
Next, as shown in FIG. 3D, a
Then, as shown in FIG. 3E, a photoresist is applied on the SiO 2 film 24 as an interlayer insulating film, and the
次に、図4(a)に示すように、フォトレジスト膜25を除去して、層間絶縁膜はBイ
オンを注入したSiO2膜26とSiO2膜24に分離される。
続いて、図4(b)に示すように、Bイオンを注入したSiO2膜26とSiO2膜22
の上にSi3N4膜からなるパッシベーション膜27を形成する。
Next, as shown in FIG. 4A, the
Subsequently, as shown in FIG. 4B, the SiO 2 film 26 and the SiO 2 film 22 into which B ions are implanted.
A
次に、図4(c)に示すように、フォトレジストをパッシベーション膜27の上に塗布
し、可動電極15、固定電極16a,16bの上方部を取り除くようにフォトレジスト膜
28をパターニングする。このときのパターニング位置は、図3(b)、(e)において
、層間絶縁膜にBイオンを注入した際のフォトレジスト膜21,25のパターニング位置
より内側に1μm以上入った位置でパターニングを行う。そして、フォトレジスト膜28
をマスクとして、パッシベーション膜27,Bイオンを注入したSiO2膜26,22を
少なくとも可動電極15、固定電極16a,16bの表面が露出するまでドライエッチン
グ(異方性エッチング)する。
Next, as shown in FIG. 4C, a photoresist is applied on the
Using the mask as a mask, the
このようにすることで、ドライエッチッグにより形成された開口部の側壁30には、B
イオンを注入したSiO2膜26,22が開口部の全周に露出した状態となる。
なお、Si3N4膜からなるパッシベーション膜27のドライエッチングではCF4など
のエッチングガスが用いられ、Bイオンを注入したSiO2膜26,22のドライエッチ
ングにはフッ素系あるいは塩素系のエッチングガスが用いられている。
In this way, the
The SiO 2 films 26 and 22 into which ions have been implanted are exposed on the entire periphery of the opening.
An etching gas such as CF 4 is used for dry etching of the
次に、図4(d)に示すように、可動電極15、固定電極16a,16bの表面より下
のBイオンを注入したSiO2膜22およびSiO2膜からなる絶縁膜11をフッ酸系のエ
ッチング液を用いてウェットエッチング(等方性エッチング)し、可動電極15、固定電
極16a,16bから構成される構造体18の一部をリリースする。このとき、開口部の
側壁31に露出したBイオンを注入したSiO2膜26,22もエッチングされるが、絶
縁膜11のSiO2膜に比べてエッチングレートが遅いため、構造体18の一部をリリー
スした後でも露出したBイオンを注入したSiO2膜26,22が側壁31に残っている
。そして、最後にフォトレジスト膜28を除去してMEMS素子1が完成する。
Next, as shown in FIG. 4D, the insulating
以上のMEMS素子1の製造方法によれば、開口部の側壁31には層間絶縁膜としての
Bイオンを注入したSiO2膜26,22が露出している。Bイオンを注入したSiO2膜
は、SiO2膜に比べてフッ酸系のエッチング液に対してエッチングレートが低いことか
ら、構造体18のリリース工程において、層間絶縁膜のエッチングが配線にまで進行して
配線に損傷を与えることがなく、集積度の向上を可能とするMEMS素子の製造方法を提
供できる。
また、この製造方法で製造されたMEMS素子1は、従来のように構造体18のリリー
ス工程における長時間のエッチングで開口部の側壁31がオーバーハング形状となるのを
防ぐことができる。
According to the manufacturing method of the MEMS element 1 described above, the SiO 2 films 26 and 22 into which B ions are implanted as an interlayer insulating film are exposed on the
Moreover, the MEMS element 1 manufactured by this manufacturing method can prevent the
また、上記実施形態において、層間絶縁膜としてのSiO2膜20,24を形成するご
とに構造体18の上方に位置する部分にBイオンを注入したが、図3(b)で説明したB
イオンを注入する工程を経ずに、図3(e)で説明した工程で一括してSiO2膜20,
24にBイオンを注入することも可能である。
さらに、構造体の周辺に配線と層間絶縁膜を配線層として、多層に配線層を積層する構
成の場合、多数の層間絶縁膜としてのSiO2膜にBイオンを注入する必要があるが、複
数の層間絶縁膜ごとに分けてBイオンを注入することも可能である。
このような、複数のSiO2膜にBイオンを注入する際には、イオン化したB(ボロン
)の加速度を高くすることでSiO2膜の深くまで注入することができ、また、段階的に
加速度を制御することで、SiO2膜の深い部分から浅い部分にまでBイオンを注入する
ことができる。
以上のように複数の層間絶縁膜にBイオンを注入することで、層間絶縁膜に1層ごとB
イオンを注入する必要がなく、Bイオンの層間絶縁膜への注入が効率的にできる。
Further, in the above embodiment, every time the SiO 2 films 20 and 24 as the interlayer insulating films are formed, B ions are implanted into a portion located above the
Without going through the step of implanting ions, the SiO 2 film 20, collectively in the step described with reference to FIG.
It is also possible to implant B ions into 24.
Furthermore, in the configuration in which wiring and interlayer insulating films are used as wiring layers around the structure and wiring layers are stacked in multiple layers, it is necessary to implant B ions into a number of SiO 2 films as interlayer insulating films. It is also possible to implant B ions separately for each interlayer insulating film.
When such B ions are implanted into a plurality of SiO 2 films, the acceleration of ionized B (boron) can be increased to increase the depth of the SiO 2 film, and the acceleration is stepwise. By controlling this, it is possible to implant B ions from a deep part to a shallow part of the SiO 2 film.
As described above, by implanting B ions into a plurality of interlayer insulating films, one layer of B is added to the interlayer insulating film.
There is no need to implant ions, and B ions can be efficiently implanted into the interlayer insulating film.
なお、本実施形態における層間絶縁膜へのBイオンの注入量は共に1×1019個/cm
2程度であることが好ましい。
また、上記実施形態では半導体基板の材料としてシリコンにて説明したが、他にGe、
SiGe、SiC、SiSn、PbS、GaAs、InP、GaP、GaN、ZnSeな
どを用いることができる。
また、本実施形態で可動部をポリシリコンで形成したが、CMOSトランジスタにおけ
るシリサイド化された他のゲート電極材料を用いて実施することもできる。
さらに、MEMS素子として、MEMS共振器をはじめとしてMEMS技術を利用した
アクチュエータ、ジャイロセンサ、加速度センサなどに利用が可能である。
In this embodiment, the amount of B ions implanted into the interlayer insulating film is 1 × 10 19 ions / cm.
It is preferably about 2 .
In the above embodiment, silicon is used as the material for the semiconductor substrate.
SiGe, SiC, SiSn, PbS, GaAs, InP, GaP, GaN, ZnSe, or the like can be used.
Further, although the movable portion is formed of polysilicon in this embodiment, it can be implemented using another gate electrode material silicided in a CMOS transistor.
Furthermore, the MEMS element can be used for an actuator, a gyro sensor, an acceleration sensor, and the like using MEMS technology including a MEMS resonator.
1…MEMS素子、10…半導体基板、11…絶縁膜、13…下部電極、14…構造体
形成膜、15…構造体を形成する可動電極、16a,16b…構造体を構成する固定電極
、18…構造体、20…層間絶縁膜としてのSiO2膜、22…Bイオンを注入したSi
O2膜、23…配線、24…層間絶縁膜としてのSiO2膜、26…Bイオンを注入したS
iO2膜、27…パッシベーション膜、31…開口部の側壁。
DESCRIPTION OF SYMBOLS 1 ... MEMS element, 10 ... Semiconductor substrate, 11 ... Insulating film, 13 ... Lower electrode, 14 ... Structure formation film, 15 ... Movable electrode which forms a structure, 16a, 16b ... Fixed electrode which comprises a structure, 18 ... Structure, 20 ... SiO 2 film as an interlayer insulating film, 22 ... Si implanted with B ions
O 2 film, 23 ... wiring, 24 ... SiO 2 film as an interlayer insulating film, 26 ... S implanted with B ions
iO 2 film, 27... passivation film, 31.
Claims (4)
導体基板上まで開口され、この開口部内の半導体基板上に構造体が備えられたMEMS素
子の製造方法であって、
半導体基板に絶縁膜を形成する工程と、
前記絶縁膜の一部を除去し前記絶縁膜の上に構造体形成膜を形成する工程と、
前記構造体形成膜をエッチングし構造体の形状を形成する工程と、
前記構造体形成膜の上方に層間絶縁膜と配線とを設けた配線層を形成する工程と、
前記構造体の上方に位置する部分の前記層間絶縁膜にBイオンを注入する工程と、
前記構造体の上方の前記層間絶縁膜にBイオンを注入した領域より内側の領域を少なく
とも前記構造体表面までエッチングして開口部を形成する工程と、
前記構造体に接する前記層間絶縁膜および前記絶縁膜をエッチングし前記構造体をリリ
ースする工程と、を備えることを特徴とするMEMS素子の製造方法。 Manufacturing a MEMS element in which a wiring layer including wiring and an interlayer insulating film is laminated on a semiconductor substrate, a part of the wiring layer is opened to the semiconductor substrate, and a structure is provided on the semiconductor substrate in the opening. A method,
Forming an insulating film on the semiconductor substrate;
Removing a part of the insulating film and forming a structure forming film on the insulating film;
Etching the structure forming film to form the shape of the structure; and
Forming a wiring layer provided with an interlayer insulating film and wiring over the structure forming film;
Implanting B ions into the interlayer insulating film in a portion located above the structure;
Etching an area inside the area above the structure in which B ions are implanted into the interlayer insulating film to at least the surface of the structure to form an opening;
And a step of etching the interlayer insulating film in contact with the structure and the insulating film to release the structure.
多数の前記層間絶縁膜に対して、複数の前記層間絶縁膜ごとに分けてBイオンを注入す
ることを特徴とするMEMS素子の製造方法。 In the manufacturing method of the MEMS element according to claim 1,
A method for manufacturing a MEMS element, wherein B ions are implanted separately for each of the plurality of interlayer insulating films with respect to a large number of the interlayer insulating films.
多数の前記層間絶縁膜に対して、一括して層間絶縁膜にBイオンを注入することを特徴
とするMEMS素子の製造方法。 In the manufacturing method of the MEMS element according to claim 1,
A method for manufacturing a MEMS device, wherein B ions are implanted into an interlayer insulating film in a lump for a large number of the interlayer insulating films.
導体基板上まで開口され、この開口部内の半導体基板上に構造体が備えられたMEMS素
子であって、
前記開口部の側壁に露出される層間絶縁膜にB元素が含まれていることを特徴とするM
EMS素子。
A MEMS element in which a wiring layer including wiring and an interlayer insulating film is stacked on a semiconductor substrate, a part of the wiring layer is opened to the semiconductor substrate, and a structure is provided on the semiconductor substrate in the opening. And
B element is contained in the interlayer insulating film exposed on the side wall of the opening.
EMS element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005306732A JP2007111832A (en) | 2005-10-21 | 2005-10-21 | Method for manufacturing mems element, and mems element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005306732A JP2007111832A (en) | 2005-10-21 | 2005-10-21 | Method for manufacturing mems element, and mems element |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007111832A true JP2007111832A (en) | 2007-05-10 |
Family
ID=38094474
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005306732A Withdrawn JP2007111832A (en) | 2005-10-21 | 2005-10-21 | Method for manufacturing mems element, and mems element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007111832A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8872287B2 (en) | 2008-03-27 | 2014-10-28 | United Microelectronics Corp. | Integrated structure for MEMS device and semiconductor device and method of fabricating the same |
JP2021136704A (en) * | 2020-02-21 | 2021-09-13 | 株式会社鷺宮製作所 | MEMS element and vibration power generation device |
-
2005
- 2005-10-21 JP JP2005306732A patent/JP2007111832A/en not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8872287B2 (en) | 2008-03-27 | 2014-10-28 | United Microelectronics Corp. | Integrated structure for MEMS device and semiconductor device and method of fabricating the same |
US9988264B2 (en) | 2008-03-27 | 2018-06-05 | United Microelectronics Corp. | Method of fabricating integrated structure for MEMS device and semiconductor device |
JP2021136704A (en) * | 2020-02-21 | 2021-09-13 | 株式会社鷺宮製作所 | MEMS element and vibration power generation device |
JP7258796B2 (en) | 2020-02-21 | 2023-04-17 | 株式会社鷺宮製作所 | MEMS element and vibration power generation device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101710826B1 (en) | Semiconductor devices and methods of forming thereof | |
CN106829846B (en) | Semiconductor device and method for manufacturing the same | |
JP4544140B2 (en) | MEMS element | |
TWI621242B (en) | Aluminum nitride (ain) devices with infrared absorption structural layer | |
JP2009160728A (en) | Method for producing machine component of mems or nems structure made of monocrystalline silicon | |
JP2010158734A (en) | Mems device and method for manufacturing the same | |
US8536666B2 (en) | Silicon microphone with integrated back side cavity | |
JP4501715B2 (en) | MEMS element and method for manufacturing MEMS element | |
JP2006224219A (en) | Manufacturing method for mems element | |
JP2007111832A (en) | Method for manufacturing mems element, and mems element | |
CN107799386B (en) | Semiconductor device and method for manufacturing the same | |
US20100013031A1 (en) | MEMS Substrates, Devices, and Methods of Manufacture Thereof | |
EP3009793B1 (en) | Method of fabricating piezoelectric mems device | |
US9162877B2 (en) | Lateral etch stop for NEMS release etch for high density NEMS/CMOS monolithic integration | |
JP2007134453A (en) | Hybrid micro-machine electronic circuit device and method of manufacturing the same | |
KR100758641B1 (en) | A method for fabricating a micro structure on silicon substrate with a cmos circuit, and a mems device comprising the micro structure fabricated by the same method | |
JP2007111831A (en) | Method for manufacturing mems element, and mems element | |
JP2005118943A (en) | Method of manufacturing micromachine and micromachine | |
JP2008093812A (en) | Mems-semiconductor composite circuit and mems element | |
US8502328B2 (en) | Micro electronic mechanical system structure | |
JP2008238391A (en) | Method for manufacturing semiconductor device, and semiconductor device | |
JP2006095607A (en) | Manufacturing method of mems element and mems element | |
JP2008221394A (en) | Method for manufacturing mems structure, and method for manufacturing semiconductor device | |
JP2008307686A (en) | Mems-semiconductor composite circuit and mems element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070405 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090106 |