JP2005005724A - Semiconductor integrated circuit and its manufacturing method - Google Patents

Semiconductor integrated circuit and its manufacturing method Download PDF

Info

Publication number
JP2005005724A
JP2005005724A JP2004199117A JP2004199117A JP2005005724A JP 2005005724 A JP2005005724 A JP 2005005724A JP 2004199117 A JP2004199117 A JP 2004199117A JP 2004199117 A JP2004199117 A JP 2004199117A JP 2005005724 A JP2005005724 A JP 2005005724A
Authority
JP
Japan
Prior art keywords
substrate
circuit
wiring
semiconductor integrated
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004199117A
Other languages
Japanese (ja)
Other versions
JP4387258B2 (en
Inventor
Setsuo Nakajima
節男 中嶋
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2004199117A priority Critical patent/JP4387258B2/en
Publication of JP2005005724A publication Critical patent/JP2005005724A/en
Application granted granted Critical
Publication of JP4387258B2 publication Critical patent/JP4387258B2/en
Expired - Lifetime legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor integrated circuit which is capable of using a substrate having a low heat resistance, and light and thin, and has a high reliability. <P>SOLUTION: A semiconductor integrated circuit comprising thin film transistors 7 and 8 is manufactured on a substrate for manufacturing and is peeled off from the substrate for manufacturing and is fixed to a final substrate 3. Therefor, the type of the substrate is not limited to the type of the substrate for manufacturing. And, a shape of an edge of an insulating film 11 formed by covering the semiconductor integrated circuit is formed into a taper profile. Thereby, a wiring 4 formed on this insulating film 11 can be constituted to be without any stage, and consequently a manufacturing yield can be improved and a reliability can be raised. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、液晶表示装置等のパッシブマトリクス型もしくはアクティブマトリクス型の表示装置に関し、特に、駆動用の半導体集積回路を効果的に実装したことにより、表示装置の基板に占める面積を大きくした、ファッショナブルな表示装置を得ることを目的とする。   The present invention relates to a passive matrix type or active matrix type display device such as a liquid crystal display device, and more particularly to a fashion in which the area occupied by the substrate of the display device is increased by effectively mounting a semiconductor integrated circuit for driving. An object is to obtain a reasonable display device.

マトリクス型の表示装置としては、パッシブマトリクス型とアクティブマトリクス型の構造が知られている。パッシブマトリクス型では、第1の基板上に透明導電膜等でできた多数の短冊型の電気配線(ロー配線)をある方向に形成し、第2の基板上には、前記第1の基板上の電気配線とは概略垂直な方向に同様な短冊型の電気配線(カラム配線)を形成する。そして、両基板上の電気配線が対向するように基板を配置する。   As matrix type display devices, passive matrix type and active matrix type structures are known. In the passive matrix type, a large number of strip-shaped electric wirings (low wirings) made of a transparent conductive film or the like are formed on a first substrate in a certain direction, and the second substrate is formed on the first substrate. The same strip-shaped electrical wiring (column wiring) is formed in a direction substantially perpendicular to the electrical wiring. And a board | substrate is arrange | positioned so that the electrical wiring on both board | substrates may oppose.

基板間に液晶材料のように電圧・電流等によって、透光性、光反射・散乱性の変化する電気光学材料を設けておけば、第1の基板の任意のロー配線と第2の基板の任意のカラム配線との間に電圧・電流等を印加すれば、その交差する部分の透光性、光反射・散乱性等を選択できる。このようにして、マトリクス表示が可能となる。   If an electro-optic material whose translucency, light reflection / scattering property is changed by voltage, current, etc., like a liquid crystal material, is provided between the substrates, any row wiring of the first substrate and the second substrate If a voltage, current, or the like is applied to an arbitrary column wiring, the light transmitting property, light reflection / scattering property, etc. of the intersecting portion can be selected. In this way, matrix display is possible.

アクティブマトリクス型では、第1の基板上に多層配線技術を用いて、ロー配線とカラム配線とを形成し、この配線の交差する部分に画素電極を設け、画素電極には薄膜トランジスタ(TFT)等のアクティブ素子を設けて、画素電極の電位や電流を制御する構造とする。また、第2の基板上にも透明導電膜を設け、第1の基板の画素電極と、第2の基板の透明導電膜とが対向するように基板を配置する。   In the active matrix type, a row wiring and a column wiring are formed on a first substrate using a multilayer wiring technique, and a pixel electrode is provided at an intersection of the wiring, and a thin film transistor (TFT) or the like is provided on the pixel electrode. An active element is provided to control the potential and current of the pixel electrode. A transparent conductive film is also provided over the second substrate, and the substrate is disposed so that the pixel electrode of the first substrate and the transparent conductive film of the second substrate face each other.

いずれにせよ、基板はプロセスによって選択された。例えば、透明導電膜を形成して、これをエッチングして、ロー・カラム配線パターンを形成する以外には特に複雑なプロセスのないパッシブマトリクス型では、基板はガラス以外に、プラスチックでもよかった。一方、比較的、高温の成膜工程を有し、また、ナトリウム等の可動イオンを避ける必要のあるアクティブマトリクス型では、基板としてアルカリ濃度の極めて低いガラス基板を用いる必要があった。   In any case, the substrate was selected by the process. For example, in the passive matrix type having no particularly complicated process other than forming a transparent conductive film and etching it to form a row / column wiring pattern, the substrate may be plastic instead of glass. On the other hand, in an active matrix type that has a relatively high temperature film formation step and needs to avoid mobile ions such as sodium, it is necessary to use a glass substrate with a very low alkali concentration as the substrate.

いずれにせよ、従来のマトリクス型表示装置においては、特殊なもの以外は、マトリクスを駆動するための半導体集積回路(周辺駆動回路、もしくは、バー回路という)を取り付ける必要があった。従来は、これは、テープ自動ボンディング(TAB)法やチップ・オン・グラス(COG)法によってなされてきた。しかしながら、マトリクスの規模は数100行にも及ぶ大規模なものであるので、集積回路の端子も非常に多く、対するドライバー回路は、長方形状のICパッケージや半導体チップであるため、これらの端子を基板上の電気配線と接続するために配線を引き回す必要から、表示画面に比して、周辺部分の面積が無視できないほど大きくなった。   In any case, in the conventional matrix type display device, it is necessary to attach a semiconductor integrated circuit (peripheral drive circuit or bar circuit) for driving the matrix except for a special one. Traditionally, this has been done by tape automated bonding (TAB) or chip-on-glass (COG) methods. However, since the matrix has a large scale of several hundred lines, the number of terminals of the integrated circuit is very large, and the driver circuit is a rectangular IC package or semiconductor chip. Since it is necessary to route the wiring to connect to the electrical wiring on the substrate, the area of the peripheral portion has become larger than the display screen, which cannot be ignored.

この問題を解決する方法として、本出願人による特開平7−14880号公報には、ドライバー回路を、マトリクスの1辺とほぼ同じ程度の細長い基板(スティック、もしくは、スティック・クリスタルという)上に形成し、これをマトリクスの端子部に接続するという方法が開示されている。ドライバー回路としては、幅2mmほど程度で十分であることにより、このような配置が可能となる。このため、基板のほとんどを表示画面とすることができた。   As a method for solving this problem, Japanese Patent Application Laid-Open No. 7-14880 filed by the present applicant discloses that a driver circuit is formed on an elongated substrate (referred to as a stick or a stick crystal) approximately the same as one side of a matrix. A method of connecting this to the terminal portion of the matrix is disclosed. As the driver circuit, a width of about 2 mm is sufficient, and this arrangement is possible. For this reason, most of the substrates could be used as display screens.

もちろん、この場合には、マトリクスの面積が大きなものでは、回路をシリコンウェハー上に形成することができないので、ガラス基板等の上に形成する必要がある。したがって、画素電極に配置される能動素子はTFTとなる。   Of course, in this case, since the circuit cannot be formed on the silicon wafer if the matrix area is large, it is necessary to form the circuit on a glass substrate or the like. Therefore, the active element disposed on the pixel electrode is a TFT.

しかしながら、スティック・クリスタルに関しては、ドライバー回路の基板の厚さが、表示装置全体の小型化に支障をきたした。例えば、表示装置をより薄くする必要から基板の厚さを0.3mmとすることは、基板の種類や工程を最適化することにより可能である。しかし、スティック・クリスタルの厚さは、製造工程で必要とされる強度から0.5mm以下とすることは困難であり、結果として、基板を張り合わせたときに、0.2mm以上もスティック・クリスタルが出ることとなる。   However, for stick crystals, the thickness of the driver circuit substrate has hindered the miniaturization of the entire display device. For example, it is possible to reduce the thickness of the substrate to 0.3 mm because the display device needs to be thinner by optimizing the type and process of the substrate. However, it is difficult to make the thickness of the stick crystal 0.5 mm or less because of the strength required in the manufacturing process. As a result, when the substrates are bonded together, the stick crystal has a thickness of 0.2 mm or more. Will come out.

また、スティック・クリスタルと表示装置の基板の種類が異なると、熱膨張の違い等の理由により、回路に欠陥が生じることがあった。特に、表示装置の基板として、プラスチック基板を用いると、この問題が顕著であった。なぜならば、スティック・クリスタルの基板としては、プラスチックを用いることは、耐熱性の観点から、実質的に不可能なためである。また、形成された半導体集積回路の厚みが厚いため、半導体集積回路につながる配線が、半導体集積回路の端部の大きな段差の部分で、段切れたり、また配線抵抗が高くなってしまったりし、装置全体の生産歩留りと信頼性を低下させていた。本発明はこのようなスティック・クリスタルの抱えていた問題を解決し、表示装置のより一層の小型・軽量化を目的とするものである。   Further, when the types of the stick crystal and the substrate of the display device are different, a circuit may be defective due to a difference in thermal expansion. In particular, when a plastic substrate is used as the substrate of the display device, this problem is remarkable. This is because it is practically impossible to use plastic as the stick crystal substrate from the viewpoint of heat resistance. In addition, since the thickness of the formed semiconductor integrated circuit is thick, the wiring connected to the semiconductor integrated circuit may be disconnected at a large step portion at the end of the semiconductor integrated circuit, or the wiring resistance may be increased. The production yield and reliability of the entire device was reduced. The object of the present invention is to solve such problems of the stick crystal and to further reduce the size and weight of the display device.

本発明は、表示装置の基板上に、スティック・クリスタルと同等な半導体集積回路のみを機械的に接着し、かつ、電気的な接続を行うことにより、ドライバー回路部分の薄型化を実施する。この際、半導体集積回路部の断面形状を、前記表示装置との接着面で最も広く、離れるに従い狭くなるテーパー形状とすることを特徴とする。このような構造では垂直な段差が無く電気配線の切断が発生しづらい。   In the present invention, a driver circuit portion is thinned by mechanically bonding only a semiconductor integrated circuit equivalent to a stick crystal on a substrate of a display device and making an electrical connection. In this case, the cross-sectional shape of the semiconductor integrated circuit portion is a taper shape that is the widest at the bonding surface with the display device and becomes narrower as the distance increases. In such a structure, there is no vertical step and it is difficult to cut the electric wiring.

本発明の基本的な構成は、電気配線と、これに電気的に接続され、TFTを有する細長い半導体集積回路を有する第1の基板の電気配線の形成された面に対して、表面に透明導電膜を有する第2の基板の透明導電膜を対向させた構造の表示装置であり、特開平7−14880のスティック・クリスタルと同様、前記半導体集積回路は、概略、表示装置の表示面(すなわち、マトリクス)の1辺の長さに等しく、かつ、他の基板上に作製されたものを剥離して、前記第1の基板に装着したものである。   The basic structure of the present invention is such that a surface of a first substrate having an elongated semiconductor integrated circuit electrically connected to the electrical wiring and having a TFT is formed with a transparent conductive surface on the surface. A display device having a structure in which a transparent conductive film of a second substrate having a film is opposed to each other. Like the stick crystal disclosed in Japanese Patent Laid-Open No. 7-14880, the semiconductor integrated circuit is roughly composed of a display surface of a display device (ie, The matrix is equal to the length of one side of the matrix, and the one fabricated on another substrate is peeled off and mounted on the first substrate.

特に、パッシブマトリクス型の場合には、第1の方向に延びる複数の透明導電膜の第1の電気配線と、これに接続され、TFTを有し、第1の方向に概略垂直な第2の方向に延びる細長い第1の半導体集積回路とを有する第1の基板と、第2の方向に延びる複数の透明導電膜の第2の電気配線と、これに接続され、TFTを有し、前記第1の方向に延びる第2の半導体集積回路とを有する第2の基板とを、第1の電気配線と第2の電気配線が対向するように配置した表示装置で、第1および第2の半導体集積回路は他の基板上に作製されたものを剥離して、それぞれの基板に装着したものである。   In particular, in the case of a passive matrix type, a first electric wiring of a plurality of transparent conductive films extending in the first direction, and a second electrode that is connected to the first electric wiring and has a TFT and is substantially perpendicular to the first direction. A first substrate having an elongated first semiconductor integrated circuit extending in a direction, a second electrical wiring of a plurality of transparent conductive films extending in a second direction, a TFT connected to the first substrate, and having the TFT A display device in which a second substrate having a second semiconductor integrated circuit extending in one direction is arranged so that the first electric wiring and the second electric wiring face each other, and the first and second semiconductors An integrated circuit is a circuit in which a circuit formed on another substrate is peeled off and mounted on each substrate.

また、アクティブマトリクス型の場合には、第1の方向に延びる複数の第1の電気配線と、これに接続され、TFTを有し、第1の方向に概略垂直な第2の方向に延びる第1の半導体集積回路と、第2の方向に延びる複数の第2の電気配線と、これに接続され、TFTを有し、第1の方向に延びる第2の半導体集積回路とを有する第1の基板を表面に透明導電膜を有する第2の基板に、第1の基板の第1および第2の電気配線と、第2の基板の透明導電膜とが、対向するように、配置させた表示装置で、第1および第2の半導体集積回路は他の基板上に作製されたものを剥離して、第1の基板に装着したものである。   In the case of the active matrix type, a plurality of first electric wirings extending in the first direction and a TFT connected to the first electric wiring and extending in a second direction substantially perpendicular to the first direction are provided. A first semiconductor integrated circuit, a plurality of second electrical wirings extending in the second direction, and a second semiconductor integrated circuit connected to the second electrical wiring and having a TFT and extending in the first direction. A display in which a substrate is disposed on a second substrate having a transparent conductive film on the surface so that the first and second electric wirings of the first substrate and the transparent conductive film of the second substrate face each other. In the apparatus, the first and second semiconductor integrated circuits are formed on another substrate and are mounted on the first substrate.

TFTを有する半導体集積回路を他の基板上に形成し、これを剥離して、他の基板に接着する(もしくは、他の基板に接着したのち、元の基板を除去する)方法は、一般的にはSOI(シリコン・オン・インシュレータ)技術の1つとして知られており、特表平6−504139やその他の公知の技術、あるいは、以下の実施例で用いるような技術を使用すればよい。   A method of forming a semiconductor integrated circuit having a TFT on another substrate, peeling it off and bonding it to another substrate (or removing the original substrate after bonding to the other substrate) is a general method. Is known as one of SOI (Silicon On Insulator) techniques, and Japanese Patent Publication No. Hei 6-504139, other known techniques, or techniques used in the following embodiments may be used.

本発明を利用したパッシブマトリクス型の表示装置の断面の例を示すと、図1のようになる。図1(A)は、比較的、小さな倍率で見たものである。図の左側は、半導体集積回路の設けられたドライバー回路部1を、また、右側は、マトリクス部2を示す。基板3上に断面がテーパー形状の半導体集積回路6を樹脂5で機械的に固定する。さらに、透明等電膜等の材料でできた電気配線4のパターンを形成し、同時に電気的な接続を行う。   An example of a cross section of a passive matrix display device using the present invention is shown in FIG. FIG. 1A is a view at a relatively small magnification. The left side of the figure shows the driver circuit unit 1 provided with the semiconductor integrated circuit, and the right side shows the matrix unit 2. A semiconductor integrated circuit 6 having a tapered cross section is mechanically fixed on the substrate 3 with a resin 5. Further, a pattern of the electrical wiring 4 made of a material such as a transparent isoelectric film is formed, and electrical connection is simultaneously performed.

図1(A)のうち、点線で囲まれた領域を拡大したのが、図1(B)である。符号は、図1(A)と同じ物を示す。半導体集積回路は、Nチャネル型TFT(7)とPチャネル型TFT(8)が、下地絶縁膜9、層間絶縁物10、あるいは、酸化珪素等のパッシベーション膜11で挟まれた構造となる。(図1(B))   FIG. 1B is an enlarged view of the area surrounded by the dotted line in FIG. The reference numerals indicate the same as those in FIG. The semiconductor integrated circuit has a structure in which an N-channel TFT (7) and a P-channel TFT (8) are sandwiched between a base insulating film 9, an interlayer insulator 10, or a passivation film 11 such as silicon oxide. (Fig. 1 (B))

また、半導体集積回路と配線電極との接触部分に関しては、半導体集積回路の基板への固定後に配線をパターニングする方法の他に、図3(A)に示すように、前もって透明導電膜等の電気配線31を備えた基板40に、金属配線33を伴った半導体集積回路34を固定し、さらに電気的な接続をしても良い。図3(B・C)は接続部の拡大図である。電気的な接続は図3(B)に示すように異方性導電接着剤32で行う方法や、図3(C)に示すように前もって配線電極31上に配置されたバンプ35に金属配線33を圧着する事によりなされる。   In addition to the method of patterning the wiring after the semiconductor integrated circuit is fixed to the substrate, as shown in FIG. 3A, the contact portion between the semiconductor integrated circuit and the wiring electrode can be electrically connected in advance such as a transparent conductive film. The semiconductor integrated circuit 34 with the metal wiring 33 may be fixed to the substrate 40 provided with the wiring 31 and further electrically connected. FIG. 3 (B / C) is an enlarged view of the connecting portion. As shown in FIG. 3B, the electrical connection is performed with an anisotropic conductive adhesive 32, or as shown in FIG. 3C, the metal wiring 33 is connected to the bumps 35 disposed on the wiring electrode 31 in advance. This is done by crimping.

このような表示装置の作製順序の概略は、図2に示される。図2はパッシブマトリクス型の表示装置の作製手順を示す。まず、多数の半導体集積回路22を適当な基板21の上に形成する。(図2(A))   An outline of the manufacturing order of such a display device is shown in FIG. FIG. 2 shows a manufacturing procedure of a passive matrix display device. First, a large number of semiconductor integrated circuits 22 are formed on a suitable substrate 21. (Fig. 2 (A))

そして、これを分断して、スティック・クリスタル23、24を得る。得られたスティック・クリスタルは、次の工程に移る前に電気特性をテストして、良品・不良品に選別するとよい。(図2(B))   And this is divided and the stick crystals 23 and 24 are obtained. The obtained stick crystal may be selected as a non-defective product or a defective product by testing the electrical characteristics before moving to the next process. (Fig. 2 (B))

次に、スティック・クリスタル23、24の半導体集積回路29、30をSOI技術によって、別の基板25、27の透明導電膜による配線のパターンの形成された面26、28上に接着し、電気的な接続を取る。(図2(C)、図2(D))   Next, the semiconductor integrated circuits 29 and 30 of the stick crystals 23 and 24 are bonded on the surfaces 26 and 28 on which the wiring patterns of the transparent conductive films of the other substrates 25 and 27 are formed by using the SOI technology. A simple connection. (FIG. 2 (C), FIG. 2 (D))

最後に、このようにして得られた基板を向かい合わせることにより、パッシブマトリクス型表示装置が得られる。なお、面26は、面26の逆の面、すなわち、配線パターンの形成されていない方の面を意味する。(図2(G))   Finally, a passive matrix display device is obtained by facing the substrates thus obtained. The surface 26 means a surface opposite to the surface 26, that is, a surface on which no wiring pattern is formed. (Fig. 2 (G))

上記の場合には、ロー・スティック・クリスタル(ロー配線を駆動するドライバー回路用のスティック・クリスタル)とカラム・スティック・クリスタル(カラム配線を駆動するドライバー回路用のスティック・クリスタル)を同じ基板21から切りだしたが、別の基板から切りだしてもよいことは言うまでもない。また、図2ではパッシブマトリクス型表示装置の例を示したが、アクティブマトリクス型表示装置でも、同様におこなえることは言うまでもない。さらに、フィルムのような材料を基板として形成される場合は実施例に示す。   In the above case, a low stick crystal (a stick crystal for a driver circuit that drives a row wiring) and a column stick crystal (a stick crystal for a driver circuit that drives a column wiring) from the same substrate 21. Although it cut out, it cannot be overemphasized that it may cut out from another board | substrate. In addition, although an example of a passive matrix display device is shown in FIG. 2, it goes without saying that the same can be applied to an active matrix display device. Further, when a material such as a film is formed as a substrate, it is shown in the examples.

本発明では、表示装置の基板の種類や厚さ、大きさに関して、さまざななバリエーションが可能である。例えば、実施例1に示したように、極めて薄いフィルム状の液晶表示装置を得ることもできる。この場合には、表示装置を曲面に合わせて張りつけてもよい。さらに、基板の種類の制約が緩和された結果、プラスチック基板のように、軽く、耐衝撃性の強い材料を用いることもでき、携行性も向上する。   In the present invention, various variations are possible with respect to the type, thickness, and size of the substrate of the display device. For example, as shown in Embodiment 1, an extremely thin film-like liquid crystal display device can be obtained. In this case, the display device may be attached to a curved surface. Furthermore, as a result of relaxing restrictions on the type of substrate, it is possible to use a light and impact-resistant material such as a plastic substrate, which improves portability.

特に、半導体集積回路を覆う絶縁膜の端部周辺をテーパー形状を有するものとすることによって、配線を形成する際や、その後の使用状況において、配線が段切れたりすることのない構成とすることができ、表示装置の信頼性を高いものとすることができる。   In particular, by forming the periphery of the edge of the insulating film covering the semiconductor integrated circuit into a tapered shape, the wiring is not cut off during the formation of the wiring or in the subsequent usage situation. And the reliability of the display device can be increased.

また、ドライバー回路の専有する面積が小さいので、表示装置と他の装置の配置の自由度が高まる。典型的には、ドライバー回路を表示面の周囲の幅数mmの領域に押し込めることが可能であるので、表示装置自体は極めてシンプルであり、ファッション性に富んだ製品である。その応用範囲もさまざまに広がり、よって、本発明の工業的価値は極めて高い。   In addition, since the area occupied by the driver circuit is small, the degree of freedom of arrangement of the display device and other devices increases. Typically, the driver circuit can be pushed into an area of several mm in width around the display surface, so that the display device itself is a very simple and fashionable product. The range of application is also various, and thus the industrial value of the present invention is extremely high.

〔実施例1〕
本実施例は、パッシブマトリクス型液晶表示装置の一方の基板の作製工程の概略を示すものである。本実施例を図4・5を用いて説明する。図4には、スティック・クリスタル上にドライバー回路を形成する工程の概略を、図5にはドライバー回路を液晶表示装置の基板に実装する工程の概略を示す。
[Example 1]
This example shows an outline of a manufacturing process of one substrate of a passive matrix liquid crystal display device. This embodiment will be described with reference to FIGS. FIG. 4 shows an outline of a process for forming a driver circuit on a stick crystal, and FIG. 5 shows an outline of a process for mounting the driver circuit on a substrate of a liquid crystal display device.

まず、ガラス基板50上に剥離層として、厚さ300nmのシリコン膜51を堆積した。シリコン膜51は、その上に形成される回路と基板とを分離する際にエッチングされるので、膜質についてはほとんど問題とされないので、量産可能な方法によって堆積すればよい。さらに、シリコン膜はアモルファスでも結晶性でもよく、他の元素を含んでもよい。   First, a 300 nm-thick silicon film 51 was deposited on the glass substrate 50 as a release layer. Since the silicon film 51 is etched when the circuit and substrate formed thereon are separated from each other, the film quality is hardly a problem. Therefore, the silicon film 51 may be deposited by a mass production method. Furthermore, the silicon film may be amorphous or crystalline, and may contain other elements.

また、ガラス基板は、コーニング7059、同1737、NHテクノグラスNA45、同35、日本電気硝子OA2等の無アルカリもしくは低アルカリガラスや石英ガラスを用いればよい。石英ガラスを用いる場合には、そのコストが問題となるが、本発明では1つの液晶表示装置に用いられる面積は極めて小さいので、単位当たりのコストは十分に小さい。   The glass substrate may be made of non-alkali or low alkali glass such as Corning 7059, 1737, NH Techno Glass NA45, 35, Nippon Electric Glass OA2, or quartz glass. In the case of using quartz glass, the cost becomes a problem, but in the present invention, the area used for one liquid crystal display device is extremely small, so the cost per unit is sufficiently small.

シリコン膜51上には、厚さ200nmの酸化珪素膜53を堆積した。この酸化珪素膜は下地膜となるので、作製には十分な注意が必要である。そして、公知の方法により、結晶性の島状シリコン領域(シリコン・アイランド)54、55を形成した。このシリコン膜の厚さは、必要とする半導体回路の特性を大きく左右するが、一般には、薄いほうが好ましかった。本実施例では40〜60nmとした。   A silicon oxide film 53 having a thickness of 200 nm was deposited on the silicon film 51. Since this silicon oxide film serves as a base film, sufficient care is required for its production. Then, crystalline island-like silicon regions (silicon islands) 54 and 55 were formed by a known method. The thickness of the silicon film greatly affects the required characteristics of the semiconductor circuit, but in general, a thinner one is preferred. In this embodiment, the thickness is 40 to 60 nm.

また、結晶性シリコンを得るには、アモルファスシリコンにレーザー等の強光を照射する方法(レーザーアニール法)や、熱アニールによって固相成長させる方法(固相成長法)が用いられる。固相成長法を用いる際には、特開平6−244104に開示されるように、ニッケル等の触媒元素をシリコンに添加すると、結晶化温度を下げ、アニール時間を短縮できる。さらには、特開平6−318701のように、一度、固相成長法によって結晶化せしめたシリコンを、レーザーアニールしてもよい。いずれの方法を採用するかは、必要とされる半導体回路の特性や基板の耐熱温度等によって決定すればよい。   In order to obtain crystalline silicon, a method of irradiating strong light such as a laser to amorphous silicon (laser annealing method) or a method of solid phase growth by thermal annealing (solid phase growth method) is used. When using the solid phase growth method, as disclosed in JP-A-6-244104, if a catalytic element such as nickel is added to silicon, the crystallization temperature can be lowered and the annealing time can be shortened. Further, as described in JP-A-6-318701, silicon crystallized once by the solid phase growth method may be laser-annealed. Which method should be adopted may be determined depending on the required characteristics of the semiconductor circuit, the heat-resistant temperature of the substrate, and the like.

その後、プラズマCVD法もしくは熱CVD法によって、厚さ120nmの酸化珪素のゲイト絶縁膜56を堆積し、さらに、厚さ500nmの結晶性シリコンによって、ゲイト電極・配線57、58を形成した。ゲイト配線は、アルミニウムやタングステン、チタン等の金属や、あるいはそれらの珪化物でもよい。さらに、金属のゲイト電極を形成する場合には、特開平5−267667もしくは同6−338612に開示されるように、その上面もしくは側面を陽極酸化物で被覆してもよい。ゲイト電極をどのような材料で構成するかは、必要とされる半導体回路の特性や基板の耐熱温度等によって決定すればよい。(図4(A))   Thereafter, a gate oxide film 56 of silicon oxide having a thickness of 120 nm was deposited by plasma CVD or thermal CVD, and gate electrodes / wirings 57 and 58 were formed by using crystalline silicon having a thickness of 500 nm. The gate wiring may be a metal such as aluminum, tungsten, or titanium, or a silicide thereof. Further, when forming a metal gate electrode, as disclosed in JP-A-5-267667 or 6-338612, the upper surface or side surface thereof may be coated with an anodic oxide. What kind of material the gate electrode is made of may be determined by the required characteristics of the semiconductor circuit, the heat-resistant temperature of the substrate, and the like. (Fig. 4 (A))

その後、セルフアライン的に、イオンドーピング法等の手段によりN型およびP型の不純物をシリコン・アイランドに導入し、N型領域59、P型領域60を形成した。そして、公知の手段で、層間絶縁物(厚さ500nmの酸化珪素膜)61を堆積した。そして、これにコンタクトホールを開孔し、アルミニウム合金配線62〜64を形成した。(図4(B))   Thereafter, N-type and P-type impurities were introduced into the silicon island by means such as ion doping in a self-aligned manner to form the N-type region 59 and the P-type region 60. Then, an interlayer insulator (silicon oxide film having a thickness of 500 nm) 61 was deposited by a known means. And a contact hole was opened in this, and aluminum alloy wiring 62-64 was formed. (Fig. 4 (B))

さらに、これらの上に、パッシベーション膜として、ポリイミド膜70を形成した。ポリイミド膜はワニスを塗布・硬化する事で形成される。本実施例では東レ(株)のフォトニースUR-3800を用いた。まずスピンナで塗布する。塗布条件は所望の膜厚に応じて決めればよい。ここでは3000rpm・30秒の条件で約4μmのポリイミド膜を形成した。これを、乾燥を行った後に、露光・現像を行う。適当に条件を選ぶことで、所望のテーパー形状を得ることができる。その後、窒素雰囲気中300℃で処理することで膜の硬化を行った。(図4(C))   Further, a polyimide film 70 was formed thereon as a passivation film. The polyimide film is formed by applying and curing varnish. In this example, Photo Nice UR-3800 manufactured by Toray Industries, Inc. was used. First, apply with a spinner. The application conditions may be determined according to the desired film thickness. Here, a polyimide film of about 4 μm was formed under the condition of 3000 rpm · 30 seconds. After drying, this is exposed and developed. A desired taper shape can be obtained by selecting appropriate conditions. Then, the film | membrane was hardened by processing at 300 degreeC in nitrogen atmosphere. (Fig. 4 (C))

続いて、転写用基板72を樹脂71で前記半導体集積回路に接着する。転写用基板は一時的に集積回路を保持するための強度・平坦性があればよくガラス・プラスチック等が使用できる。この転写用基板は後で再剥離するため、樹脂71は除去が容易な材質が好ましい。また粘着剤等剥離が容易なものを使用しても良い。(図5(A))   Subsequently, the transfer substrate 72 is bonded to the semiconductor integrated circuit with a resin 71. The transfer substrate only needs to have strength and flatness for temporarily holding the integrated circuit, and glass, plastic, or the like can be used. Since the transfer substrate is peeled off later, the resin 71 is preferably made of a material that can be easily removed. Moreover, you may use what peels easily, such as an adhesive. (Fig. 5 (A))

このように処理した基板を、三フッ化塩素(ClF)と窒素の混合ガスの気流中に放置した。三フッ化塩素と窒素の流量は、共に500sccmとした。反応圧力は1〜10Torrとした。温度は室温とした。三フッ化塩素等のハロゲン化フッ素は、珪素を選択的にエッチングする特性が知られている。一方、酸化珪素はほとんどエッチングされない。その為、時間の経過ととも剥離層はエッチングされてゆくが、下地層53はほとんどエッチングされずTFT素子へのダメージは無い。さらに時間が経過すると、下地層は完全にエッチングされ、半導体集積回路が完全に剥離される。(図5(B)) The substrate thus treated was left in a stream of a mixed gas of chlorine trifluoride (ClF 3 ) and nitrogen. The flow rates of chlorine trifluoride and nitrogen were both 500 sccm. The reaction pressure was 1 to 10 Torr. The temperature was room temperature. A halogenated fluorine such as chlorine trifluoride is known to selectively etch silicon. On the other hand, silicon oxide is hardly etched. Therefore, the peeling layer is etched with time, but the underlying layer 53 is hardly etched and the TFT element is not damaged. When the time further elapses, the underlying layer is completely etched, and the semiconductor integrated circuit is completely peeled off. (Fig. 5 (B))

次に、剥離した半導体集積回路を、液晶表示装置の基板75に樹脂76で接着し、転写用基板72を除去する。(図5(C))   Next, the peeled semiconductor integrated circuit is bonded to the substrate 75 of the liquid crystal display device with a resin 76, and the transfer substrate 72 is removed. (Fig. 5 (C))

このようにして表示装置の基板への半導体集積回路の転写が終了した。液晶表示装置の基板としては、厚さ0.3mmのPES(ポリエーテルサルフォン)を用いた。   In this way, the transfer of the semiconductor integrated circuit onto the substrate of the display device was completed. As the substrate of the liquid crystal display device, PES (polyether sulfone) having a thickness of 0.3 mm was used.

最後に、スパッタ法によって、インディウム錫酸化物被膜(ITO、厚さ100nm)80を形成した。ITOは透明の導電性酸化物である。これにパターニングを施すことで電気配線および、半導体集積回路との電気的接続が完了する。(図5(D))   Finally, an indium tin oxide film (ITO, thickness 100 nm) 80 was formed by sputtering. ITO is a transparent conductive oxide. By patterning this, electrical connection with the electrical wiring and the semiconductor integrated circuit is completed. (Fig. 5 (D))

このようにして、液晶表示装置の一方の基板への半導体集積回路の形成を終了した。このようにして得られる基板を用いて、液晶表示装置が完成される。   In this way, the formation of the semiconductor integrated circuit on one substrate of the liquid crystal display device was completed. A liquid crystal display device is completed using the substrate thus obtained.

〔実施例2〕
本実施例はスティック・クリスタル上に半導体集積回路を形成する工程の概略を示すものである。本実施例を図6を用いて説明する。
[Example 2]
This embodiment shows an outline of a process for forming a semiconductor integrated circuit on a stick crystal. This embodiment will be described with reference to FIG.

まず、基板101上に珪素からなる剥離層102を形成し、その上にTFTを含むドライバー回路100を形成する。詳細な作製方法は実施例1に記載の方法とする。   First, a peeling layer 102 made of silicon is formed on a substrate 101, and a driver circuit 100 including a TFT is formed thereon. The detailed manufacturing method is the method described in Example 1.

次に、パッシベーション用の酸化珪素膜を成膜する。図6(A)には、基板101上に剥離層102を形成し、さらにTFTでなる半導体集積回路100を形成し、さらに2層でなる酸化珪素膜103/104が形成されている状態が示されている。   Next, a silicon oxide film for passivation is formed. FIG. 6A shows a state in which a separation layer 102 is formed over a substrate 101, a semiconductor integrated circuit 100 made of TFT is formed, and a silicon oxide film 103/104 made of two layers is formed. Has been.

酸化珪素膜103/104は、プラズマCVD法にて成膜する。第一の酸化珪素膜103は比較的高パワーで成膜し、第2の酸化珪素膜104は比較的低パワーで成膜する。厚みは第一の酸化珪素膜を100〜500nmとし、第二の酸化珪素膜を500〜1000nmとする。   The silicon oxide film 103/104 is formed by a plasma CVD method. The first silicon oxide film 103 is formed with a relatively high power, and the second silicon oxide film 104 is formed with a relatively low power. The thickness is 100 to 500 nm for the first silicon oxide film and 500 to 1000 nm for the second silicon oxide film.

続いて、図6(A)に示すようにパターニング用のレジスト105を形成し、これを1/10フッ化水素酸溶液につけ酸化珪素膜をエッチングする。このとき比較的高パワーで成膜した第一の酸化珪素膜103のエッチングレートは低パワーで成膜した第二の酸化珪素膜と比較し遅い、その結果第二の酸化珪素膜は大きくアンダーカットされることになる。(図6(B))   Subsequently, as shown in FIG. 6A, a patterning resist 105 is formed, and this is applied to a 1/10 hydrofluoric acid solution to etch the silicon oxide film. At this time, the etching rate of the first silicon oxide film 103 formed at a relatively high power is slower than that of the second silicon oxide film formed at a low power. As a result, the second silicon oxide film is largely undercut. Will be. (Fig. 6 (B))

最後に、レジストを剥離する事で断面がテーパー形状を持つ半導体集積回路が完成する。   Finally, the resist is removed to complete a semiconductor integrated circuit having a tapered cross section.

本実施例では二層のパッシベーション用の酸化珪素膜を用いたが3層以上でもよく、また、成膜条件を連続的に変化させることで上部にゆくほど大きいエッチングレートをもつ膜を用いても良い。さらには、同様の効果を持つ窒化珪素等の素材、もしくはその組み合わせでの使用も可能である。   In this embodiment, a two-layer passivation silicon oxide film is used, but three or more layers may be used. Alternatively, a film having a higher etching rate toward the upper part by continuously changing the film forming conditions may be used. good. Furthermore, it is possible to use a material such as silicon nitride having a similar effect, or a combination thereof.

本実施例においては、半導体集積回路100を覆っている絶縁膜70の端部周辺がテーパー形状になっており、形成される配線が段切れの状態になることのないものとすることができる。そして、生産歩留りが高く、信頼性の高いものとすることができる。   In the present embodiment, the periphery of the end portion of the insulating film 70 covering the semiconductor integrated circuit 100 is tapered, and the formed wiring can be prevented from being disconnected. Further, the production yield can be high and the reliability can be high.

本発明の断面構造を示す。1 shows a cross-sectional structure of the present invention. 本発明の表示装置の作製方法の概略を示す。An outline of a method for manufacturing a display device of the present invention will be described. 本発明の1例の表示装置の断面構造を示す。1 illustrates a cross-sectional structure of a display device according to an example of the present invention. 本発明に用いる半導体集積回路の作製工程の一例を示す。An example of a manufacturing process of a semiconductor integrated circuit used in the present invention will be described. 半導体集積回路を表示装置の基板に接着する工程を示す。A process of bonding a semiconductor integrated circuit to a substrate of a display device is shown. 本発明に用いる半導体集積回路の作製工程の一例を示す。An example of a manufacturing process of a semiconductor integrated circuit used in the present invention will be described.

符号の説明Explanation of symbols

1 ・・・ 液晶表示装置のドライバー回路部
2 ・・・ 液晶表示装置のマトリックス部
3 ・・・ 液晶表示装置の基板
4 ・・・ 配線電極
5 ・・・ 樹脂
6 ・・・ 半導体集積回路
7 ・・・ Nチャネル型TFT
8 ・・・ Pチャネル型TFT
9 ・・・ 下地膜
10・・・ 層間絶縁膜
11・・・ パッシベーション膜
21・・・ スティック・クリスタルを形成する基板
22・・・ 半導体集積回路
23、24 スティック・クリスタル
25、27 液晶表示装置の基板
26、28 配線パターンの形成されている面
29、30 液晶表示装置の基板上に移されたドライバー回路
26・・・ 配線パターンの形成されている面と逆の面
31・・・ 液晶表示装置の電極
32・・・ 樹脂
33・・・ 配線電極
34・・・ 半導体集積回路
35・・・ バンプ
40・・・ 液晶表示装置の基板
50・・・ 半導体集積回路を製造する基板
51・・・ 剥離層
53・・・ 下地膜
54・55 シリコン・アイランド
56・・・ 層間絶縁膜
57・58 ゲイト電極
59・・・ N型領域
60・・・ P型領域
61・・・ ゲイト絶縁膜
62〜64 アルミニウム合金電極
70・・・ パッシベーション膜
71・・・ 接着剤
72・・・ 転写用基板
75・・・ 液晶表示装置の基板
76・・・ 樹脂
80・・・ 配線電極
100・・・ ドライバー回路部
101・・・ 半導体集積回路を製造する基板
102・・・ 剥離層
103・・・ 第1の酸化珪素膜
104・・・ 第2の酸化珪素膜
105・・・ レジスト
DESCRIPTION OF SYMBOLS 1 ... Driver circuit part of liquid crystal display device 2 ... Matrix part of liquid crystal display device 3 ... Substrate of liquid crystal display device 4 ... Wiring electrode 5 ... Resin 6 ... Semiconductor integrated circuit 7 .. N-channel TFT
8 ... P-channel TFT
DESCRIPTION OF SYMBOLS 9 ... Base film 10 ... Interlayer insulating film 11 ... Passivation film 21 ... Substrate on which a stick crystal is formed 22 ... Semiconductor integrated circuit 23, 24 Stick crystal 25, 27 of a liquid crystal display device Substrate 26, 28 Surface on which wiring pattern is formed 29, 30 Driver circuit transferred onto substrate of liquid crystal display device 26 ... Surface opposite to surface on which wiring pattern is formed 31 ... Liquid crystal display device Electrode 32 ... Resin 33 ... Wiring electrode 34 ... Semiconductor integrated circuit 35 ... Bump 40 ... Substrate for liquid crystal display device 50 ... Substrate for manufacturing semiconductor integrated circuit 51 ... Peeling Layer 53 ... Underlayer film 54/55 Silicon island 56 ... Interlayer insulating film 57/58 Gate electrode 59 ... N-type region 60 ... P-type Area 61 ... Gate insulating film 62-64 Aluminum alloy electrode 70 ... Passivation film 71 ... Adhesive 72 ... Transfer substrate 75 ... Liquid crystal display device substrate 76 ... Resin 80 ... Wiring electrode 100 ... Driver circuit unit 101 ... Substrate 102 for manufacturing a semiconductor integrated circuit ... Peeling layer 103 ... First silicon oxide film 104 ... Second silicon oxide film 105 ...・ Resist

Claims (23)

基板に作製された第1の配線と、
製造用基板上に作製されたものを剥離して前記基板に固定されており、前記第1の配線と電気的に接続された回路を有し、
前記回路は、前記第1の配線に電気的に接続された第2の配線と、薄膜トランジスタとを有し、
前記回路の主要部分は端部周辺がテーパー状の絶縁膜で覆われ、
前記絶縁膜上に、前記第2の配線が形成されていることを特徴とする半導体集積回路。
A first wiring formed on the substrate;
A circuit board electrically peeled from the first wiring and fixed to the substrate by peeling off the one manufactured on the manufacturing substrate;
The circuit includes a second wiring electrically connected to the first wiring, and a thin film transistor,
The main part of the circuit is covered with a tapered insulating film around the end,
A semiconductor integrated circuit, wherein the second wiring is formed on the insulating film.
基板に作製された第1の配線と、
製造用基板上に作製されたものを剥離して前記基板に固定されており、前記第1の配線と電気的に接続された回路を有し、
前記回路は、前記第1の配線に電気的に接続された第2の配線と、薄膜トランジスタとを有し、
前記回路の主要部分は端部周辺がテーパー状の絶縁膜で覆われ、
前記絶縁膜上に、前記第2の配線が形成され、
前記第2の配線は前記第1の配線に直接接することで、前記第1の配線と電気的に接続されていることを特徴とする半導体集積回路。
A first wiring formed on the substrate;
A circuit board electrically peeled from the first wiring and fixed to the substrate by peeling off the one manufactured on the manufacturing substrate;
The circuit includes a second wiring electrically connected to the first wiring, and a thin film transistor,
The main part of the circuit is covered with a tapered insulating film around the end,
The second wiring is formed on the insulating film,
2. The semiconductor integrated circuit according to claim 1, wherein the second wiring is in direct contact with the first wiring and thereby electrically connected to the first wiring.
基板に作製された第1の配線と、
製造用基板上に作製されたものを剥離して前記基板に固定されており、前記第1の配線と電気的に接続された回路を有し、
前記回路は、前記第1の配線に電気的に接続された第2の配線と、薄膜トランジスタとを有し、
前記回路の主要部分は端部周辺がテーパー状の絶縁膜で覆われ、
前記絶縁膜上に、前記第2の配線が形成され、
前記第2の配線は、異方性導電性接着剤により、前記第1の配線と電気的に接続されていることを特徴とする半導体集積回路。
A first wiring formed on the substrate;
A circuit board electrically peeled from the first wiring and fixed to the substrate by peeling off the one manufactured on the manufacturing substrate;
The circuit includes a second wiring electrically connected to the first wiring, and a thin film transistor,
The main part of the circuit is covered with a tapered insulating film around the end,
The second wiring is formed on the insulating film,
The semiconductor integrated circuit, wherein the second wiring is electrically connected to the first wiring by an anisotropic conductive adhesive.
基板に作製された第1の配線と、
製造用基板上に作製されたものを剥離して前記基板に固定されており、前記第1の配線と電気的に接続された回路を有し、
前記回路は、前記第1の配線に電気的に接続された第2の配線と、薄膜トランジスタとを有し、
前記回路の主要部分は端部周辺がテーパー状の絶縁膜で覆われ、
前記絶縁膜上に、前記第2の配線が形成され、
前記第2の配線は、バンプにより、前記第1の配線と電気的に接続されていることを特徴とする半導体集積回路。
A first wiring formed on the substrate;
A circuit board electrically peeled from the first wiring and fixed to the substrate by peeling off the one manufactured on the manufacturing substrate;
The circuit includes a second wiring electrically connected to the first wiring, and a thin film transistor,
The main part of the circuit is covered with a tapered insulating film around the end,
The second wiring is formed on the insulating film,
The semiconductor integrated circuit, wherein the second wiring is electrically connected to the first wiring by a bump.
請求項1乃至4において、前記絶縁膜はポリイミド膜であることを特徴とする半導体集積回路。   5. The semiconductor integrated circuit according to claim 1, wherein the insulating film is a polyimide film. 請求項1乃至5のいずれか1項において、前記絶縁膜は酸化珪素膜であることを特徴とする半導体集積回路。   6. The semiconductor integrated circuit according to claim 1, wherein the insulating film is a silicon oxide film. 請求項1乃至7のいずれか1項において、前記薄膜トランジスタは、島状領域に結晶性シリコン膜を用いたものであることを特徴とする半導体集積回路。   8. The semiconductor integrated circuit according to claim 1, wherein the thin film transistor uses a crystalline silicon film in an island region. 請求項1乃至7のいずれか1項において、前記回路は、接着剤により前記基板に固定されていることを特徴とする半導体集積回路。   8. The semiconductor integrated circuit according to claim 1, wherein the circuit is fixed to the substrate with an adhesive. 請求項1乃至8のいずれか1項において、前記基板は、フィルム状基板であることを特徴とする半導体集積回路。   9. The semiconductor integrated circuit according to claim 1, wherein the substrate is a film substrate. 請求項1乃至8のいずれか1項において、前記基板は、プラスチック基板であることを特徴とする半導体集積回路。   9. The semiconductor integrated circuit according to claim 1, wherein the substrate is a plastic substrate. 製造用基板上に、薄膜トランジスタを用いた回路を形成し、
前記回路を覆う絶縁膜を形成し、
前記回路の主要部の端部周辺がテーパー状になるように、前記絶縁膜を加工し、
前記回路から製造用基板を剥離して、第1の配線が形成された基板に固定し、
前記絶縁膜上に前記回路に及び前記第1の配線とを電気的に接続するための第2の配線を形成することを特徴とする半導体集積回路の製造方法。
A circuit using thin film transistors is formed on a manufacturing substrate,
Forming an insulating film covering the circuit;
Processing the insulating film so that the periphery of the end of the main part of the circuit is tapered,
The manufacturing substrate is peeled from the circuit and fixed to the substrate on which the first wiring is formed,
A method of manufacturing a semiconductor integrated circuit, wherein a second wiring for electrically connecting the circuit and the first wiring is formed on the insulating film.
製造用基板上に、剥離層を形成し、
前記剥離層上に薄膜トランジスタを用いた回路を形成し、
前記回路を覆う絶縁膜を形成し、
前記回路の主要部の端部周辺がテーパー状になるように、前記絶縁膜を加工し、
前記回路の上方に仮支持基板を固定し、
前記剥離層を除去して、前記回路から前記製造用基板を分離し、
第1の配線が形成された基板に前記回路を固定し、
前記仮支持基板を前記回路から分離し
前記絶縁膜上に前記回路に及び前記第1の配線とを電気的に接続するための第2の配線を形成することを特徴とする半導体集積回路の製造方法。
A release layer is formed on the production substrate,
A circuit using a thin film transistor is formed on the release layer,
Forming an insulating film covering the circuit;
Processing the insulating film so that the periphery of the end of the main part of the circuit is tapered,
A temporary support substrate is fixed above the circuit;
Removing the release layer to separate the manufacturing substrate from the circuit;
Fixing the circuit to the substrate on which the first wiring is formed;
Manufacturing the semiconductor integrated circuit, wherein the temporary support substrate is separated from the circuit, and a second wiring is formed on the insulating film to electrically connect the circuit and the first wiring. Method.
製造用基板上に、シリコンでなる剥離層を形成し、
前記剥離層上に薄膜トランジスタを用いた回路を形成し、
前記回路を覆う絶縁膜を形成し、
前記回路の主要部の端部周辺がテーパー状になるように、前記絶縁膜を加工し、
前記回路の上方に仮支持基板を固定し、
ハロゲン化フッ素を用いて前記剥離層をエッチングして、前記回路から前記製造用基板を分離し、
第1の配線が形成された基板に前記回路を固定し、
前記仮支持基板を前記回路から分離し
前記絶縁膜上に前記回路に及び前記第1の配線とを電気的に接続するための第2の配線を形成することを特徴とする半導体集積回路の製造方法。
Form a release layer made of silicon on the substrate for production,
A circuit using a thin film transistor is formed on the release layer,
Forming an insulating film covering the circuit;
Processing the insulating film so that the periphery of the end of the main part of the circuit is tapered,
A temporary support substrate is fixed above the circuit;
Etching the release layer with fluorine halide to separate the manufacturing substrate from the circuit;
Fixing the circuit to the substrate on which the first wiring is formed;
Manufacturing the semiconductor integrated circuit, wherein the temporary support substrate is separated from the circuit, and a second wiring is formed on the insulating film to electrically connect the circuit and the first wiring. Method.
製造用基板上に、薄膜トランジスタを用いた回路を形成し、
前記回路を覆う絶縁膜を形成し、
前記回路の主要部の端部周辺がテーパー状になるように、前記絶縁膜を加工し、
前記絶縁膜上に前記回路に接続された第1の配線を形成し、
前記回路から製造用基板を剥離し、
前記回路を基板に固定する半導体集積回路の製造方法であって、
前記基板には第2の配線が形成されており、前記第1の配線と前記第2の配線とが電気的に接続されるように、前記回路を前記基板に固定することを特徴とする半導体集積回路の製造方法。
A circuit using thin film transistors is formed on a manufacturing substrate,
Forming an insulating film covering the circuit;
Processing the insulating film so that the periphery of the end of the main part of the circuit is tapered,
Forming a first wiring connected to the circuit on the insulating film;
Peeling the production substrate from the circuit,
A method of manufacturing a semiconductor integrated circuit for fixing the circuit to a substrate,
A second wiring is formed on the substrate, and the circuit is fixed to the substrate so that the first wiring and the second wiring are electrically connected to each other. A method of manufacturing an integrated circuit.
製造用基板上に、剥離層を形成し、
前記剥離層上に薄膜トランジスタを用いた回路を形成し、
前記回路を覆う絶縁膜を形成し、
前記回路の主要部の端部周辺がテーパー状になるように、前記絶縁膜を加工し、
前記絶縁膜上に前記回路に接続された第1の配線を形成し、
前記回路の上方に仮支持基板を固定し、
前記剥離層を除去して、前記回路から製造用基板を剥離し、
前記回路を基板に固定し、
前記仮支持基板を前記回路から分離する半導体集積回路の製造方法であって、
前記基板には第2の配線が形成されており、前記第1の配線と前記第2の配線とが電気的に接続されるように、前記回路を前記基板に固定することを特徴とする半導体集積回路の製造方法。
A release layer is formed on the production substrate,
A circuit using a thin film transistor is formed on the release layer,
Forming an insulating film covering the circuit;
Processing the insulating film so that the periphery of the end of the main part of the circuit is tapered,
Forming a first wiring connected to the circuit on the insulating film;
A temporary support substrate is fixed above the circuit;
Removing the release layer to release the manufacturing substrate from the circuit;
Fixing the circuit to the substrate;
A method of manufacturing a semiconductor integrated circuit for separating the temporary support substrate from the circuit,
A second wiring is formed on the substrate, and the circuit is fixed to the substrate so that the first wiring and the second wiring are electrically connected to each other. A method of manufacturing an integrated circuit.
製造用基板上に、シリコンでなる剥離層を形成し、
前記剥離層上に薄膜トランジスタを用いた回路を形成し、
前記回路を覆う絶縁膜を形成し、
前記回路の主要部の端部周辺がテーパー状になるように、前記絶縁膜を加工し、
前記絶縁膜上に前記回路に接続された第1の配線を形成し、
前記回路の上方に仮支持基板を固定し、
ハロゲン化フッ素を用いて前記剥離層をエッチングして、前記回路から前記製造用基板を分離し、
前記回路を基板に固定し、
前記仮支持基板を前記回路から分離する半導体集積回路の製造方法であって、
前記基板には第2の配線が形成されており、前記第1の配線と前記第2の配線とが電気的に接続されるように、前記回路を前記基板に固定することを特徴とする半導体集積回路の製造方法。
Form a release layer made of silicon on the substrate for production,
A circuit using a thin film transistor is formed on the release layer,
Forming an insulating film covering the circuit;
Processing the insulating film so that the periphery of the end of the main part of the circuit is tapered,
Forming a first wiring connected to the circuit on the insulating film;
A temporary support substrate is fixed above the circuit;
Etching the release layer with fluorine halide to separate the manufacturing substrate from the circuit;
Fixing the circuit to the substrate;
A method of manufacturing a semiconductor integrated circuit for separating the temporary support substrate from the circuit,
A second wiring is formed on the substrate, and the circuit is fixed to the substrate so that the first wiring and the second wiring are electrically connected to each other. A method of manufacturing an integrated circuit.
請求項12又は15において、前記ハロゲン化フッ素はClF3であることを特徴とする半導体集積回路の製造方法。 16. The method for manufacturing a semiconductor integrated circuit according to claim 12, wherein the fluorine halide is ClF 3 . 請求項11乃至16のいずれか1項において、前記絶縁膜はポリイミド膜であることを特徴とする半導体集積回路の製造方法。   17. The method of manufacturing a semiconductor integrated circuit according to claim 11, wherein the insulating film is a polyimide film. 請求項11乃至16のいずれか1項において、前記絶縁膜は酸化珪素膜であることを特徴とする半導体集積回路の製造方法。   17. The method for manufacturing a semiconductor integrated circuit according to claim 11, wherein the insulating film is a silicon oxide film. 請求項11乃至18のいずれか1項において、前記薄膜トランジスタは、島状領域に結晶性シリコン膜を用いたものであることを特徴とする半導体集積回路の製造方法。   19. The method of manufacturing a semiconductor integrated circuit according to claim 11, wherein the thin film transistor uses a crystalline silicon film in an island region. 請求項11乃至19のいずれか1項において、接着剤により前記回路を前記基板に固定することを特徴とする半導体集積回路の製造方法。   20. The method for manufacturing a semiconductor integrated circuit according to claim 11, wherein the circuit is fixed to the substrate with an adhesive. 請求項11乃至20のいずれか1項において、前記基板は、フィルム状基板であることを特徴とする半導体集積回路の製造方法。   21. The method for manufacturing a semiconductor integrated circuit according to claim 11, wherein the substrate is a film-like substrate. 請求項11乃至20のいずれか1項において、前記基板は、プラスチック基板であることを特徴とする半導体集積回路の製造方法。   21. The method for manufacturing a semiconductor integrated circuit according to claim 11, wherein the substrate is a plastic substrate.
JP2004199117A 2004-07-06 2004-07-06 Semiconductor integrated circuit and manufacturing method thereof Expired - Lifetime JP4387258B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004199117A JP4387258B2 (en) 2004-07-06 2004-07-06 Semiconductor integrated circuit and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004199117A JP4387258B2 (en) 2004-07-06 2004-07-06 Semiconductor integrated circuit and manufacturing method thereof

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP8637295A Division JP3638656B2 (en) 1995-03-18 1995-03-18 Display device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2005005724A true JP2005005724A (en) 2005-01-06
JP4387258B2 JP4387258B2 (en) 2009-12-16

Family

ID=34101363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004199117A Expired - Lifetime JP4387258B2 (en) 2004-07-06 2004-07-06 Semiconductor integrated circuit and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4387258B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147418A (en) * 2006-12-11 2008-06-26 Hitachi Ltd Thin film transistor device, image display device, and method of manufacturing same

Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4945195B1 (en) * 1970-12-29 1974-12-03
JPS605544A (en) * 1983-06-23 1985-01-12 Fujitsu Ltd Manufacture of contacting hole for insulating between multilayer interconnection
JPH01256146A (en) * 1988-04-06 1989-10-12 Sony Corp Semiconductor device
JPH03163418A (en) * 1989-11-22 1991-07-15 Canon Inc Liquid crystal element
JPH0439965A (en) * 1990-06-06 1992-02-10 Toshiba Corp Manufacture of semiconductor device
JPH04170520A (en) * 1990-11-01 1992-06-18 Matsushita Electric Ind Co Ltd Manufacture of liquid crystal display panel and liquid crystal display substrate
JPH04178633A (en) * 1990-11-14 1992-06-25 Nippon Telegr & Teleph Corp <Ntt> Formation of semiconductor circuit
JPH04199749A (en) * 1990-11-29 1992-07-20 Canon Inc Manufacture of solar cell
JPH04357854A (en) * 1991-06-04 1992-12-10 Nippon Signal Co Ltd:The Manufacture of insulator-isolated structure integrated circuit
JPH0540278A (en) * 1991-08-06 1993-02-19 Nec Corp Production of driving circuit integral type active matrix array
JPH0566413A (en) * 1991-09-05 1993-03-19 Sony Corp Liquid crystal display device
JPH0593920A (en) * 1991-10-03 1993-04-16 Hitachi Ltd Liquid crystal display device and production thereof
JPH05232494A (en) * 1992-02-21 1993-09-10 Hitachi Ltd Liquid crystal display device
JPH0675244A (en) * 1992-08-19 1994-03-18 Seiko Instr Inc Semiconductor device
JPH06118441A (en) * 1991-11-05 1994-04-28 Tadanobu Kato Display cell
JPH06258661A (en) * 1993-03-02 1994-09-16 Seiko Epson Corp Liquid crystal display device
JPH06289424A (en) * 1993-04-02 1994-10-18 Sanyo Electric Co Ltd Transmission type display device
JPH06347825A (en) * 1993-06-07 1994-12-22 Hitachi Ltd Liquid crystal display device and its production
JPH0714880A (en) * 1991-03-22 1995-01-17 Semiconductor Energy Lab Co Ltd Mounting method for chip of semiconductor integrated circuit and electronic equipment mounted therewith
JPH0829807A (en) * 1994-07-13 1996-02-02 Mitsubishi Electric Corp Liquid crystal display array and its production

Patent Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4945195B1 (en) * 1970-12-29 1974-12-03
JPS605544A (en) * 1983-06-23 1985-01-12 Fujitsu Ltd Manufacture of contacting hole for insulating between multilayer interconnection
JPH01256146A (en) * 1988-04-06 1989-10-12 Sony Corp Semiconductor device
JPH03163418A (en) * 1989-11-22 1991-07-15 Canon Inc Liquid crystal element
JPH0439965A (en) * 1990-06-06 1992-02-10 Toshiba Corp Manufacture of semiconductor device
JPH04170520A (en) * 1990-11-01 1992-06-18 Matsushita Electric Ind Co Ltd Manufacture of liquid crystal display panel and liquid crystal display substrate
JPH04178633A (en) * 1990-11-14 1992-06-25 Nippon Telegr & Teleph Corp <Ntt> Formation of semiconductor circuit
JPH04199749A (en) * 1990-11-29 1992-07-20 Canon Inc Manufacture of solar cell
JPH0714880A (en) * 1991-03-22 1995-01-17 Semiconductor Energy Lab Co Ltd Mounting method for chip of semiconductor integrated circuit and electronic equipment mounted therewith
JPH04357854A (en) * 1991-06-04 1992-12-10 Nippon Signal Co Ltd:The Manufacture of insulator-isolated structure integrated circuit
JPH0540278A (en) * 1991-08-06 1993-02-19 Nec Corp Production of driving circuit integral type active matrix array
JPH0566413A (en) * 1991-09-05 1993-03-19 Sony Corp Liquid crystal display device
JPH0593920A (en) * 1991-10-03 1993-04-16 Hitachi Ltd Liquid crystal display device and production thereof
JPH06118441A (en) * 1991-11-05 1994-04-28 Tadanobu Kato Display cell
JPH05232494A (en) * 1992-02-21 1993-09-10 Hitachi Ltd Liquid crystal display device
JPH0675244A (en) * 1992-08-19 1994-03-18 Seiko Instr Inc Semiconductor device
JPH06258661A (en) * 1993-03-02 1994-09-16 Seiko Epson Corp Liquid crystal display device
JPH06289424A (en) * 1993-04-02 1994-10-18 Sanyo Electric Co Ltd Transmission type display device
JPH06347825A (en) * 1993-06-07 1994-12-22 Hitachi Ltd Liquid crystal display device and its production
JPH0829807A (en) * 1994-07-13 1996-02-02 Mitsubishi Electric Corp Liquid crystal display array and its production

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147418A (en) * 2006-12-11 2008-06-26 Hitachi Ltd Thin film transistor device, image display device, and method of manufacturing same

Also Published As

Publication number Publication date
JP4387258B2 (en) 2009-12-16

Similar Documents

Publication Publication Date Title
US7483091B1 (en) Semiconductor display devices
JP3406727B2 (en) Display device
US7050138B1 (en) Method of manufacturing a display device having a driver circuit attached to a display substrate
JP3579492B2 (en) Method for manufacturing display device
JP3578828B2 (en) Method for manufacturing display device
JPH08262474A (en) Liquid crystal display device
JP3638656B2 (en) Display device and manufacturing method thereof
JP4387258B2 (en) Semiconductor integrated circuit and manufacturing method thereof
JP3657596B2 (en) Method for manufacturing semiconductor integrated circuit
JP3757228B2 (en) Method for manufacturing semiconductor integrated circuit
JP4094539B2 (en) Method for manufacturing semiconductor integrated circuit
JP4799509B2 (en) Peeling method
JP3579045B2 (en) Manufacturing method of semiconductor integrated circuit
JP3579044B2 (en) Manufacturing method of semiconductor integrated circuit
JP3406894B2 (en) Method for manufacturing display device
JP4339102B2 (en) Method for manufacturing display device
JP3406893B2 (en) Method for manufacturing display device
JP4890491B2 (en) Method for manufacturing electronic device
JP4123537B2 (en) Electronic equipment
JP3442726B2 (en) Method of mounting semiconductor integrated circuit for display device
JP2004171005A (en) Semiconductor integrated circuit

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080408

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090929

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090930

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121009

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121009

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121009

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131009

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term