JPH06289424A - Transmission type display device - Google Patents

Transmission type display device

Info

Publication number
JPH06289424A
JPH06289424A JP7697293A JP7697293A JPH06289424A JP H06289424 A JPH06289424 A JP H06289424A JP 7697293 A JP7697293 A JP 7697293A JP 7697293 A JP7697293 A JP 7697293A JP H06289424 A JPH06289424 A JP H06289424A
Authority
JP
Japan
Prior art keywords
substrate
display device
transmissive display
pixel electrode
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7697293A
Other languages
Japanese (ja)
Inventor
Yukihiro Hosomi
幸弘 細見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP7697293A priority Critical patent/JPH06289424A/en
Publication of JPH06289424A publication Critical patent/JPH06289424A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)

Abstract

PURPOSE:To improve productivity by using a c-Si substrate provided with recesses in the parts corresponding to pixel electrodes and connecting the sources of FETs to the pixel electrodes by the metallic films in the flank parts of the c-Si corresponding to the pixel electrode parts. CONSTITUTION:The c-Si (single crystal or polycrystalline silicon) substrate having (100) faces on its surfaces is subjected to anisotropic etching, by which tapered apertures are obtd. therein. Metal connecting the sources 4 of the FETs and the pixel electrodes 6 are deposited by evaporation on the flanks of the apertures. The drains 3 of the FETs and drain lines of a flush type are aligned in order to obtain a high opening rate. Auxiliary capacitance electrodes 11 are formed on the rear surface of the parts where the FETs are formed. Further, the drains 3 and sources 4 of the n<+> type layer of the FETs consisting of the c-Si are formed in a self-alignment manner. The recesses having about 54 deg. angle are obtd. on the substrate flanks by subjecting the c-Si substrate after the formation of the sources to anisotropic etching. This c-Si substrate 7 is adhered to a glass substrate 1 by an adhesive 8 to reduce the thickness. The pixel electrodes 6 are formed on the rear surface.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は透過型表示装置に関し、
特に画素電極対応部に開口部を備えたc−Si基板を用
いる液晶表示装置のFETの新規な構造に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transmissive display device,
In particular, the present invention relates to a novel structure of a FET of a liquid crystal display device using a c-Si substrate having an opening in a pixel electrode corresponding portion.

【0002】[0002]

【従来の技術】表示装置の薄膜トランジスタは、ガラス
基板上にプラズマCVD装置によりシリコン薄膜を形成
した後、ガラス基板上のシリコン薄膜を加工して作成さ
れる。
2. Description of the Related Art A thin film transistor of a display device is formed by forming a silicon thin film on a glass substrate by a plasma CVD apparatus and then processing the silicon thin film on the glass substrate.

【0003】このようなCVD装置を用いてシリコン薄
膜を形成する上述の薄膜トランジスタにおいて、薄膜形
成工程での塵埃等により断線、短絡等の欠陥が大量に発
生している。
In the above-mentioned thin film transistor for forming a silicon thin film by using such a CVD apparatus, a large number of defects such as disconnection and short circuit occur due to dust or the like in the thin film forming process.

【0004】さらに、CVD装置により大面積基板上に
シリコン薄膜を作成する場合、表示装置の大きさの拡大
によって、CVD装置等の製造装置の大型化及びそれに
伴うシリコン薄膜の特性分布の不均一の増大を招く。
Further, when a silicon thin film is formed on a large-area substrate by a CVD device, the size of a display device is enlarged, so that a manufacturing device such as a CVD device is enlarged and the characteristic distribution of the silicon thin film is not uniform. Cause an increase.

【0005】このように、CVD装置を用いてシリコン
層を形成しているため、 (1)欠陥の無い薄膜トランジスタマトリクスを得るこ
とが困難である。 (2)大面積化に伴い表示の不均一性が増大する。 (3)表示装置の大型化に伴い製造装置の大型化を招
く。 等の問題がある。
As described above, since the silicon layer is formed by using the CVD apparatus, (1) it is difficult to obtain a defect-free thin film transistor matrix. (2) Non-uniformity of display increases as the area increases. (3) As the display device becomes larger, the manufacturing device becomes larger. There is a problem such as.

【0006】図5にプラズマCVD装置により作成され
たアモルファスシリコン(a−Si)膜を用いた液晶表
示装置のアクティブマトリクス基板の断面図を示す。
FIG. 5 is a sectional view of an active matrix substrate of a liquid crystal display device using an amorphous silicon (a-Si) film formed by a plasma CVD device.

【0007】図5に示す如く、アクティブマトリクス型
液晶表示装置のガラス基板1上に薄膜トランジスタが設
けられており、図示していないが、その駆動回路は外付
けされている。
As shown in FIG. 5, a thin film transistor is provided on a glass substrate 1 of an active matrix type liquid crystal display device, and although not shown, its driving circuit is externally attached.

【0008】薄膜トランジスタはノンドープのa−Si
2と、高濃度層からなるドレイン3、ソース4及びゲー
ト5とから構成されている。
The thin film transistor is a non-doped a-Si
2, a drain 3, a source 4 and a gate 5 each of which is a high-concentration layer.

【0009】ゲート5とa−Si2との間にはプラズマ
CVDにより作成された窒化シリコンによるゲート絶縁
膜10が形成されている。
A gate insulating film 10 made of silicon nitride and formed by plasma CVD is formed between the gate 5 and a-Si 2.

【0010】ソース4は窒化シリコン膜に設けられたコ
ンタクトホールにより透明なITO製の画素電極6に接
続されている。
The source 4 is connected to the transparent ITO pixel electrode 6 through a contact hole provided in the silicon nitride film.

【0011】このように、アモルファスシリコンを動作
層に用いる場合、プラズマCVD工程等の塵埃に起因す
るシリコン膜の剥がれや絶縁膜、金属膜等による段差の
ために配線の断線、短絡が多発する。
As described above, when amorphous silicon is used for the operating layer, disconnection or short circuit of the wiring frequently occurs due to peeling of the silicon film caused by dust in the plasma CVD process or the like and a step difference due to the insulating film, the metal film or the like.

【0012】このように点欠陥や線欠陥の無いアクティ
ブマトリクス基板を形成することは困難である。
Thus, it is difficult to form an active matrix substrate having no point defect or line defect.

【0013】一方、アクティブマトリクス型液晶表示装
置の基板材料として、単結晶シリコンが用いられた例は
M.Hosokawa et al:SID ’81
Digest (1981) pp114.で報告され
ている。
On the other hand, an example in which single crystal silicon is used as a substrate material of an active matrix type liquid crystal display device is described in M. Hosokawa et al: SID '81
Digest (1981) pp114. Has been reported in.

【0014】しかし、この報告の液晶表示装置は画素電
極下のシリコン基板の穴開けがなされていないため、反
射型の液晶表示装置しか構成できない。
However, since the liquid crystal display device of this report does not have holes in the silicon substrate below the pixel electrodes, only a reflective liquid crystal display device can be constructed.

【0015】[0015]

【発明が解決しようとする課題】本発明はあらかじめF
ETマトリクスと駆動回路を形成したシリコン基板が形
成されているc−Si基板をガラス基板に接着後、薄板
化し、画素電極を形成することによって、高い生産性の
透過型表示装置を提供するものである。
DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention
A c-Si substrate on which a silicon substrate on which an ET matrix and a driving circuit are formed is adhered to a glass substrate, and then thinned to form pixel electrodes, thereby providing a highly productive transmissive display device. is there.

【0016】尚、本発明のc−Siは従来の気相成長さ
せたシリコンに対して、液相成長させたシリコンを主と
して意味しているが、液相成長させた単結晶シリコンの
みならず、溶かした金属を型に流し込んで固めた多結晶
シリコン製のインゴットも意味している。
The c-Si of the present invention mainly means liquid phase grown silicon in contrast to conventional vapor phase grown silicon, but not only liquid phase grown single crystal silicon, It also means an ingot made of polycrystalline silicon, which is made by pouring molten metal into a mold and hardening it.

【0017】[0017]

【課題を解決するための手段】本発明の透過型表示装置
は、ソース電極及び画素電極をそれぞれc−Si基板の
上面、下面に形成している。
In the transmissive display device of the present invention, the source electrode and the pixel electrode are formed on the upper surface and the lower surface of the c-Si substrate, respectively.

【0018】表面が(100)面のc−Si基板は、異
方性エッチングすることにより、(100)面に対して
35°から85°のテーパの開口を有している。
The c-Si substrate having a surface of (100) has a tapered opening of 35 ° to 85 ° with respect to the (100) face by anisotropic etching.

【0019】テーパ形成された開口部の側面にFETの
ソースと透過型表示装置の画素電極との間を接続する金
属を蒸着している。
A metal is deposited on the side surface of the tapered opening to connect the source of the FET and the pixel electrode of the transmissive display device.

【0020】また、高い開口率を得るためにドレインと
ドレインラインを一致させ、又補助容量はFET形成部
の裏面に形成、更にドレインラインは埋込み型として段
差の少ない構造にしている。
Further, in order to obtain a high aperture ratio, the drain and the drain line are made to coincide with each other, the auxiliary capacitance is formed on the back surface of the FET formation portion, and the drain line is a buried type with a structure having a small step.

【0021】加えて、FETのソース、ドレインの形成
はセルフアライン(自己整合)で形成する。
In addition, the source and drain of the FET are formed by self-alignment.

【0022】[0022]

【作用】1.ソース形成後のシリコン基板をKOH溶液
による異方性エッチングを行うとシリコン基板側面が平
均約54°の角度を有するリセス(凹部)が得られる。
[Operation] 1. When the silicon substrate on which the source has been formed is anisotropically etched with a KOH solution, recesses (recesses) whose side surfaces have an average angle of about 54 ° are obtained.

【0023】この角度を有する側面にソースと接続した
金属膜が形成される。
A metal film connected to the source is formed on the side surface having this angle.

【0024】このようにリセス形成されたシリコン基板
はFET部の有る面をガラス基板に接着し、裏面からラ
ップ、ポリッシュして薄板化する。
The surface of the silicon substrate thus recessed is bonded to the glass substrate, and the back surface is lapped and polished to form a thin plate.

【0025】裏面には絶縁膜を形成し、シリコン基板の
開口部側面の底面部を露出させた後、画素電極を形成す
る。
An insulating film is formed on the back surface, the bottom surface of the side surface of the opening of the silicon substrate is exposed, and then the pixel electrode is formed.

【0026】このようにして、上面のソース電極は開口
部側面の金属膜を介して下面の画素電極に接続される。
In this way, the source electrode on the upper surface is connected to the pixel electrode on the lower surface via the metal film on the side surface of the opening.

【0027】2.開口率を高める為にはFET部の面積
を最小にすることが必要であるが、ドレインとドレイン
ラインを一致共有することにより面積の低減を図った。
2. Although it is necessary to minimize the area of the FET portion in order to increase the aperture ratio, the area was reduced by sharing the drain and the drain line in common.

【0028】また、補助容量もFET形成部の裏面に形
成し、補助容量電極による開口面積の減少を無くした。
Further, the auxiliary capacitance is also formed on the back surface of the FET formation portion to eliminate the reduction of the opening area due to the auxiliary capacitance electrode.

【0029】3.アクティブマトリクス基板での断線、
短絡の大部分はドレインラインとゲートラインの交差
部、又はゲート電極部で発生している。
3. Disconnection on the active matrix substrate,
Most of the short circuits occur at the intersection of the drain line and the gate line or at the gate electrode part.

【0030】一つの要因は絶縁膜、金属膜の厚みに起因
する段差である。この段差をなくするためにドレインラ
インは拡散或るいはイオン注入によりソース、ドレイン
と同時に形成し、埋込み層とした。このことにより、交
差部の段差はなくなった。
One factor is the step due to the thickness of the insulating film and the metal film. In order to eliminate this step, the drain line was formed simultaneously with the source and drain by diffusion or ion implantation to form a buried layer. This eliminated the step at the intersection.

【0031】また、ゲートも多結晶シリコン(poly
−Si)で形成し、熱的に酸化することによって、強固
な安定した絶縁膜を形成した。
The gate is also made of polycrystalline silicon (polysilicon).
-Si) and thermally oxidized to form a strong and stable insulating film.

【0032】[0032]

【実施例】図1に本発明のFETマトリクスが形成され
たc−Si基板をガラス基板に貼り付けたアクティブマ
トリクス基板の断面図を示す。
EXAMPLE FIG. 1 shows a cross-sectional view of an active matrix substrate in which a c-Si substrate on which an FET matrix of the present invention is formed is attached to a glass substrate.

【0033】図1において、ガラス基板1上に、開口部
とFETを有する薄板化されたc−Si7が、光透過率
の高い接着剤8により固定されている。
In FIG. 1, a thin c-Si 7 having an opening and an FET is fixed on a glass substrate 1 with an adhesive 8 having a high light transmittance.

【0034】c−Siは透過型表示装置のブラックマト
リクスとして作用する一方、c−Siの存在しない、開
口部は光の通過路となる。
While the c-Si acts as a black matrix of the transmissive display device, the opening where c-Si does not exist serves as a light passage.

【0035】また、図示していないがc−Si7の周辺
部にはFETマトリクス駆動用の周辺駆動回路が設けら
れている。
Although not shown, a peripheral drive circuit for driving the FET matrix is provided in the peripheral portion of the c-Si 7.

【0036】さらに、液晶表示装置とする場合、c−S
iが接着されたガラス基板と対向ガラス基板とは約15
μmのギャップをもって封着剤で封止され、その中に厚
さ約5μmの液晶が封入される。
Further, in the case of a liquid crystal display device, c-S
The glass substrate to which i is bonded and the counter glass substrate are about 15
It is sealed with a sealing agent with a gap of μm, and a liquid crystal having a thickness of about 5 μm is sealed therein.

【0037】図1で、c−SiからなるFETは、自己
整合的に形成された、厚さ10μmの不純物密度1013
〜1014cm-3のn型層に不純物P(リン)を高濃度に
添加した不純物密度1018〜1020cm-3のn+型層の
ドレイン3及びソース4と、開口部の側面に設けられた
Au製のソース電極9と、c−Siの熱酸化により形成
された厚さ500Åの二酸化シリコン製のゲート絶縁膜
10と、更にゲート絶縁膜上に形成された厚さ0.4μ
mの面抵抗20Ω/□のn+型の多結晶シリコン製のゲ
ート5とから構成されている。
In FIG. 1, the FET made of c-Si is formed in a self-aligned manner and has an impurity density 10 13 of 10 μm in thickness.
Drain 3 and source 4 of an n + -type layer having an impurity density of 10 18 to 10 20 cm -3 in which an impurity P (phosphorus) is added at a high concentration to an n-type layer of -10 14 cm -3 and side surfaces of the opening. The source electrode 9 made of Au provided, the gate insulating film 10 made of silicon dioxide having a thickness of 500 Å formed by thermal oxidation of c-Si, and the thickness 0.4 μ further formed on the gate insulating film.
The gate 5 is made of n + -type polycrystalline silicon having a sheet resistance of 20 m / square.

【0038】FETの金属製のソース電極9はゲートの
有るc−Si表面だけでなく、c−Siの開口部の側面
にも形成され、c−Si裏面及び開口部を覆うITO製
の画素電極に接続されている。
The metal source electrode 9 of the FET is formed not only on the surface of the c-Si having the gate but also on the side surface of the opening of the c-Si, and is an ITO pixel electrode covering the back surface of the c-Si and the opening. It is connected to the.

【0039】c−Siの厚さは数10μmであるにも関
わらず、ソース電極が金属で構成されているとFETの
ソースと画素電極との間の抵抗が0.1Ω以下となり、
電圧損失がほとんど生じない。
Although the thickness of c-Si is several tens of μm, when the source electrode is made of metal, the resistance between the source of the FET and the pixel electrode becomes 0.1Ω or less,
Almost no voltage loss occurs.

【0040】FETのドレインラインはn+型層のドレ
イン3と一体化されてc−Si上に形成されている。
The drain line of the FET is formed integrally with the drain 3 of the n + type layer on the c-Si.

【0041】そのため、アクティブマトリクス基板上に
占める画素電極面積を増やすことができるので光源の光
利用率が高まり、高輝度の液晶表示装置が得られる。
Therefore, since the pixel electrode area occupied on the active matrix substrate can be increased, the light utilization rate of the light source is increased and a high-brightness liquid crystal display device can be obtained.

【0042】元々不透明なc−Si7の裏面に補助容量
電極11が形成されているので、開口部の画素電極6の
光透過率が減少することは無く、さらに補助容量電極を
不透明であっても抵抗の低い金属で構成することが可能
となる。
Since the auxiliary capacitance electrode 11 is formed on the back surface of the originally opaque c-Si 7, the light transmittance of the pixel electrode 6 in the opening does not decrease, and even if the auxiliary capacitance electrode is opaque. It is possible to use a metal having low resistance.

【0043】開口部はc−Si基板表面を約15μm、
エッチングしてリセスを形成した後、それをガラス基板
に接着剤により接着し、裏面から機械的化学的に研磨し
てc−Si基板の厚みを約10μmにすることによって
得られる。
The opening is about 15 μm on the surface of the c-Si substrate,
It is obtained by etching and forming a recess, then adhering it to a glass substrate with an adhesive, and mechanically and chemically polishing from the back surface to make the thickness of the c-Si substrate about 10 μm.

【0044】開口部は透明なポリイミド樹脂よりなる接
着剤8により充填されているため、従来技術と異なり、
本発明は透過型表示装置を構成することができる。
Since the opening is filled with the adhesive 8 made of transparent polyimide resin, unlike the prior art,
The present invention can form a transmissive display device.

【0045】全面がソース電極9に被覆されたc−Si
7の側面はテーパが形成されており、その結果、透明基
板であるガラス基板1及びc−Si7と接着剤8との接
触面積が広くなり両者の結合をより堅固なものにしてい
る。
C-Si whose entire surface is covered with the source electrode 9
The side surface of 7 is tapered, and as a result, the contact area between the glass substrate 1 and the c-Si 7, which is a transparent substrate, and the adhesive 8 is widened, and the bond between the two is made more solid.

【0046】図2は本発明のFETマトリクスが形成さ
れたc−Si基板をガラス基板に貼り付けたアクティブ
マトリクス基板の平面図である。
FIG. 2 is a plan view of an active matrix substrate in which the c-Si substrate on which the FET matrix of the present invention is formed is attached to a glass substrate.

【0047】図2のFETの導電製の高いAu製のソー
ス電極9は画素電極6の周囲に中空四角錐のような単連
結領域で画素電極に接続されるのでソースと画素電極と
の電気接触が円滑と成り、液晶表示装置特有な交流信号
の充放電の高速化が図れる。
The highly conductive Au source electrode 9 of the FET of FIG. 2 is connected to the pixel electrode in a single connection region such as a hollow quadrangular pyramid around the pixel electrode 6, so that the source and the pixel electrode are electrically connected. Therefore, the charging and discharging of the AC signal peculiar to the liquid crystal display device can be speeded up.

【0048】画素電極が接続されるc−Si面側にc−
Siの表面を略覆うようにAl製の補助容量電極11が
形成されている。
On the c-Si surface side to which the pixel electrode is connected, c-
An auxiliary capacitance electrode 11 made of Al is formed so as to substantially cover the surface of Si.

【0049】また、画素電極は延長されて、c−Si上
を覆うようにしているので、補助容量電極との間に液晶
への充電量を高める補助容量を形成する。
Further, since the pixel electrode is extended to cover the c-Si, an auxiliary capacitance for increasing the amount of charge to the liquid crystal is formed between the pixel electrode and the auxiliary capacitance electrode.

【0050】図2はc−Si基板として単結晶シリコン
基板を用い、その表面にMOS−FETマトリクスを形
成した本発明の実施例の平面図を示す。
FIG. 2 shows a plan view of an embodiment of the present invention in which a single crystal silicon substrate is used as a c-Si substrate and a MOS-FET matrix is formed on the surface thereof.

【0051】図2において、ドレインはドレインライン
に包含されており、Au製のドレイン電極13を直上に
有している。
In FIG. 2, the drain is included in the drain line, and has a drain electrode 13 made of Au immediately above.

【0052】そして、FETマトリクスの抵抗の低い金
属製のドレイン電極13とソース電極9は同時に形成さ
れる。
Then, the drain electrode 13 and the source electrode 9 made of metal having a low resistance of the FET matrix are formed at the same time.

【0053】また、ソース電極9に囲まれた画素電極6
の内部が表示装置の一画素として作用する。
The pixel electrode 6 surrounded by the source electrode 9
The inside of the pixel functions as one pixel of the display device.

【0054】ここで画素電極6はソース電極9上を覆う
のみならず、平面領域としてドレインライン上及び上下
位置として裏面のc−Si上の補助容量電極上をも覆っ
ている。
Here, the pixel electrode 6 not only covers the source electrode 9, but also covers the drain line as a planar region and the auxiliary capacitance electrode on c-Si on the back surface as a vertical position.

【0055】当然ながら、ドレインラインはc−Si上
に形成されているから、c−Si上の補助容量電極と画
素電極との重畳面積は最大1画素分のFET及びドレイ
ンラインの面積に渡って調整することができる。
As a matter of course, since the drain line is formed on the c-Si, the overlapping area of the auxiliary capacitance electrode and the pixel electrode on the c-Si covers the area of the FET and the drain line for a maximum of one pixel. Can be adjusted.

【0056】図2で、画素寸法を50μm×50μm、
ゲートライン及びドレインラインの線幅を5μmにする
と、開口率約70%(従来法の約2倍)を有する液晶表
示装置用のアクティブマトリクス基板を構成することが
できる。
In FIG. 2, the pixel size is 50 μm × 50 μm,
When the line width of the gate line and the drain line is 5 μm, an active matrix substrate for a liquid crystal display device having an aperture ratio of about 70% (about twice that of the conventional method) can be formed.

【0057】図3は単結晶シリコン基板のウェハプロセ
スを説明する断面工程図であり、図4はそれを薄板化し
て開口部及び画素電極を形成する工程を説明する断面工
程図である。
FIG. 3 is a sectional process diagram for explaining a wafer process for a single crystal silicon substrate, and FIG. 4 is a sectional process diagram for explaining a process of thinning it to form openings and pixel electrodes.

【0058】一番目に図3にシリコン基板上にFETマ
トリクスとリセスを設ける製造断面工程図を示す。
First, FIG. 3 shows a manufacturing cross-sectional process diagram in which an FET matrix and a recess are provided on a silicon substrate.

【0059】まず、図3aは、単結晶製の(100)面
のシリコン基板15上に1100℃の湿式熱酸化によ
り、緻密なゲート絶縁膜10が形成された状態を示して
いる。
First, FIG. 3A shows a state in which a dense gate insulating film 10 is formed on a (100) plane silicon substrate 15 made of single crystal by wet thermal oxidation at 1100 ° C.

【0060】次に、ゲート絶縁膜10上に不純物が添加
されたpoly−Si製のゲート5を形成する(図3
b)。
Next, the poly-Si gate 5 to which impurities are added is formed on the gate insulating film 10 (FIG. 3).
b).

【0061】続いて、ゲートが形成されているシリコン
基板(またはc−Si)を再び熱酸化して、絶縁膜を成
長させると共に活性化によりゲート抵抗を下げる(図3
c)。 さらにFETを形成するため、ゲートの両側に
自己整合により、イオン注入して深さ500Å程度のド
レイン3及びソース4を形成する(図3d)。
Subsequently, the silicon substrate (or c-Si) on which the gate is formed is again thermally oxidized to grow an insulating film and activate to lower the gate resistance (FIG. 3).
c). Further, to form a FET, self-alignment is performed on both sides of the gate to form a drain 3 and a source 4 having a depth of about 500 Å (FIG. 3d).

【0062】そして、透過型表示装置とするため、FE
Tが形成されたc−Si上にアルカリ水溶液を用いた異
方性エッチングにより、方形のリセス16を形成する
(図3e)。
In order to obtain a transmissive display device, FE
A rectangular recess 16 is formed on the T-formed c-Si by anisotropic etching using an alkaline aqueous solution (FIG. 3e).

【0063】FETマトリクス作成後にリセスを形成す
る場合、エッチングに付随するアルカリ金属や無機不純
物のシリコン基板内への拡散が避けられるので有用であ
る。
When the recess is formed after the FET matrix is formed, it is useful because diffusion of alkali metal or inorganic impurities accompanying etching into the silicon substrate can be avoided.

【0064】リセス16はFETが形成されるシリコン
基板の表面に対して、順テーパに形成される。
The recess 16 is formed in a forward taper with respect to the surface of the silicon substrate on which the FET is formed.

【0065】加えて、シリコン基板の表面から裏面に画
素信号を伝達するため、熱酸化膜にコンタクトホールを
形成した後、Auによりソース電極をソースからリセス
の側面まで覆うように形成する(図3f)。
In addition, in order to transmit a pixel signal from the front surface to the back surface of the silicon substrate, a contact hole is formed in the thermal oxide film, and then the source electrode is formed by Au so as to cover from the source to the side surface of the recess (FIG. 3f). ).

【0066】図3のFETマトリクス製造工程は半導体
基板上で行われるものであるから、サブミクロンまでの
微細加工が可能である。
Since the FET matrix manufacturing process of FIG. 3 is performed on a semiconductor substrate, fine processing down to submicron is possible.

【0067】二番目に図4は単結晶シリコン基板上にF
ETを設けた後、透明基板に貼り付けた本発明の液晶表
示装置における表示電極形成工程の断面工程図である。
Second, FIG. 4 shows F on a single crystal silicon substrate.
FIG. 6 is a cross-sectional process diagram of a process of forming display electrodes in the liquid crystal display device of the present invention which is attached to a transparent substrate after providing ET.

【0068】まず、図4aは、加工されたシリコン基板
15が透明な接着剤8によりガラス基板1に接着されて
いる状態を示す断面図である。
First, FIG. 4A is a sectional view showing a state in which the processed silicon substrate 15 is adhered to the glass substrate 1 by the transparent adhesive 8.

【0069】熱硬化している接着剤8は透明なポリイミ
ド樹脂である。
The thermosetting adhesive 8 is a transparent polyimide resin.

【0070】あるいは、接着剤に代えて、ガラス基板と
シリコン基板は真空中で1000V、350℃でガラス
基板を−、シリコン基板を+にして静電溶着(陽極接
合)により固着される。
Alternatively, instead of the adhesive, the glass substrate and the silicon substrate are fixed by electrostatic welding (anodic bonding) at 1000 V and 350 ° C. in vacuum with the glass substrate as − and the silicon substrate as +.

【0071】次に先に形成されたリセスを光の透過し得
る開口部とするため、ガラス基板1に接着されたシリコ
ン基板15はゲートの反対側から機械的化学的に研磨さ
れ、10μm程度に薄板化される(図4b)。
Next, the silicon substrate 15 bonded to the glass substrate 1 is mechanically and chemically polished from the side opposite to the gate so that the recess formed previously becomes an opening through which light can pass, so that the thickness of the silicon substrate 15 becomes about 10 μm. It is thinned (Fig. 4b).

【0072】シリコン基板15の凹部の底面が除去され
て、接着剤8に充填された開口部17がFETのゲート
の有る面と反対側の表面に露出している。
The bottom surface of the concave portion of the silicon substrate 15 is removed, and the opening 17 filled with the adhesive 8 is exposed on the surface opposite to the surface of the FET having the gate.

【0073】続いて、全面に窒化シリコン(SiNx)
製の保護膜18を設ける(図4c)。
Then, silicon nitride (SiNx) is formed on the entire surface.
A protective film 18 made of is provided (FIG. 4c).

【0074】それから、保護膜18にコンタクトホール
を形成した後、ソース電極と接触性の良い金属をソース
電極上に形成する(図4d)。
Then, after forming a contact hole in the protective film 18, a metal having good contact with the source electrode is formed on the source electrode (FIG. 4d).

【0075】また、Alのような金属製の補助容量電極
を保護膜上に形成する。形成された補助容量電極は光を
通しにくいゲートライン部の裏側を通って透過型表示装
置の外部に取り出されている。
Further, an auxiliary capacitance electrode made of metal such as Al is formed on the protective film. The formed auxiliary capacitance electrode is extracted to the outside of the transmissive display device through the back side of the gate line portion where light is difficult to pass.

【0076】最後に、再び保護膜を形成した後、FET
と反対側の表面に厚さ0.1μmのITOを膜付けした
後、エッチングして透明な画素電極6をソース電極9と
電気的に接続されるように保護膜上に形成する(図4
e)。
Finally, after forming the protective film again,
An ITO film having a thickness of 0.1 μm is formed on the surface on the opposite side to the surface of the protective film, and the transparent pixel electrode 6 is formed on the protective film so as to be electrically connected to the source electrode 9 (FIG. 4).
e).

【0077】このように形成されたアクティブマトリク
ス基板を通常の液晶表示装置の製造方法によってパネル
化することにより、駆動回路を一体化したアクティブマ
トリクス型液晶表示装置をほぼ無欠陥で得ることが出来
る。
By forming the active matrix substrate thus formed into a panel by an ordinary method for manufacturing a liquid crystal display device, an active matrix type liquid crystal display device integrated with a drive circuit can be obtained with almost no defects.

【0078】[0078]

【発明の効果】【The invention's effect】

1.ガラス基板にCVD法等で薄膜半導体膜を形成して
から薄膜トランジスタを形成する方法ではなく、あらか
じめ固体(単結晶或るいは多結晶)半導体基板上にアク
ティブマトリクス及び周辺駆動回路を形成し、その後、
薄板化するために欠陥の無いアクティブマトリクスの形
成が可能となり、液晶表示装置の製造歩留まりは飛躍的
に向上する。
1. Instead of forming a thin film transistor after forming a thin film semiconductor film on a glass substrate by a CVD method or the like, an active matrix and a peripheral drive circuit are formed on a solid (single crystal or polycrystal) semiconductor substrate in advance, and then,
Since the thin plate is formed, it is possible to form an active matrix without defects, and the manufacturing yield of the liquid crystal display device is dramatically improved.

【0079】2.FETが自己整合により形成され、、
ドレインがドレインラインに包含され、補助容量電極が
不透明なc−Si上に形成されているので、開口率が高
くすることができる。
2. FET is formed by self-alignment,
Since the drain is included in the drain line and the auxiliary capacitance electrode is formed on opaque c-Si, the aperture ratio can be increased.

【0080】3.光電効果の大きなc−Siであって
も、金属膜により表面が覆われているので光を浴びる液
晶表示装置として困難は生じない。
3. Even c-Si, which has a large photoelectric effect, does not cause any difficulty as a liquid crystal display device exposed to light because the surface is covered with the metal film.

【0081】4.ガラス基板と液晶とは約10μmのポ
リイミド層を介して接することになり、ガラスからのア
ルカリイオンの影響はほとんど受けない。
4. Since the glass substrate and the liquid crystal are in contact with each other through the polyimide layer of about 10 μm, they are hardly affected by the alkali ions from the glass.

【0082】この為、低価格の青板ガラスが使える利点
もある。
Therefore, there is also an advantage that low-priced soda lime glass can be used.

【0083】5.2000×2000画素の超高精細デ
ィスプレイが実現可能となる。
5. An ultrahigh-definition display of 2000 × 2000 pixels can be realized.

【0084】このように本発明はアクティブマトリクス
型液晶表示装置の製造に大きく貢献するものである。
As described above, the present invention greatly contributes to the manufacture of the active matrix type liquid crystal display device.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の液晶表示装置のアクティブマトリクス
基板の断面図である。
FIG. 1 is a cross-sectional view of an active matrix substrate of a liquid crystal display device of the present invention.

【図2】本発明の液晶表示装置のアクティブマトリクス
基板の平面図である。
FIG. 2 is a plan view of an active matrix substrate of a liquid crystal display device of the present invention.

【図3】半導体基板を利用した本発明のFETの製造工
程図である。
FIG. 3 is a manufacturing process diagram of an FET of the present invention using a semiconductor substrate.

【図4】本発明のFETのガラス基板への接着工程図で
ある。
FIG. 4 is a process diagram of adhering the FET of the present invention to a glass substrate.

【図5】従来のa−SiTFTの断面図である。FIG. 5 is a sectional view of a conventional a-Si TFT.

【符号の説明】[Explanation of symbols]

1 ガラス基板 2 a−Si 3 ドレイン 4 ソース 5 ゲート 6 画素電極 7 c−Si 8 接着剤 9 ソース電極 10 ゲート絶縁膜 11 補助容量電極 12 ドレインライン 13 ドレイン電極 14 ゲートライン 15 シリコン基板 16 リセス 17 開口部 18 保護膜 1 Glass Substrate 2 a-Si 3 Drain 4 Source 5 Gate 6 Pixel Electrode 7 c-Si 8 Adhesive 9 Source Electrode 10 Gate Insulating Film 11 Auxiliary Capacitance Electrode 12 Drain Line 13 Drain Electrode 14 Gate Line 15 Silicon Substrate 16 Recess 17 Opening Part 18 Protective film

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/784 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location H01L 29/784

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 表面にあらかじめFETマトリクスが形
成され、且つ画素電極に対応する部分にリセスを有する
c−Si基板を用いた、透過型表示装置において、FE
Tのソースが画素電極部に対応するc−Si側面部の金
属膜で画素電極に接続されていることを特徴とする透過
型表示装置。
1. A FE in a transmissive display device, which uses a c-Si substrate having a FET matrix formed in advance on a surface thereof and having a recess in a portion corresponding to a pixel electrode.
A transmissive display device, wherein a source of T is connected to the pixel electrode by a metal film on a side surface of the c-Si corresponding to the pixel electrode portion.
【請求項2】 表面にあらかじめFETマトリクスが形
成され、且つ画素電極に対応する部分にリセスを有する
c−Si基板を用いた、透過型表示装置において、補助
容量がc−Si基板の裏面に形成されていることを特徴
とする透過型表示装置。
2. In a transmissive display device, which uses a c-Si substrate having a FET matrix formed in advance on its surface and having a recess in a portion corresponding to a pixel electrode, an auxiliary capacitance is formed on the back surface of the c-Si substrate. A transmissive display device characterized by being provided.
【請求項3】 表面にあらかじめFETマトリクスが形
成され、且つ画素電極に対応する部分にリセスを有する
c−Si基板を用いた、透過型表示装置において、FE
Tのドレイン電極部がドレインラインに包含されている
ことを特徴とする透過型表示装置。
3. A FE in a transmissive display device, which uses a c-Si substrate having a FET matrix formed on its surface in advance and having a recess in a portion corresponding to a pixel electrode.
A transmissive display device characterized in that the drain electrode portion of T is included in the drain line.
【請求項4】 表面にあらかじめFETマトリクスが形
成され、且つ画素電極に対応する部分にリセスを有する
c−Si基板を用いた、透過型表示装置において、開口
部がc−Si基板の画素電極部に形成されていることを
特徴とする透過型表示装置。
4. A transmissive display device using a c-Si substrate having a FET matrix formed on its surface in advance and having a recess in a portion corresponding to a pixel electrode, wherein a pixel electrode portion having an opening of the c-Si substrate. A transmissive display device, which is characterized in that:
【請求項5】 表面にあらかじめFETマトリクスが形
成され、且つ画素電極に対応する部分にリセスを有する
c−Si基板を用いた、透過型表示装置において、(1
00)面のc−Si基板にリセスが形成されていること
を特徴とする透過型表示装置。
5. A transmissive display device using a c-Si substrate having a FET matrix formed on its surface in advance and having a recess in a portion corresponding to a pixel electrode.
A transmissive display device characterized in that a recess is formed in a c-Si substrate of (00) plane.
【請求項6】 表面にあらかじめFETマトリクスが形
成され、且つ画素電極に対応する部分にリセスを有する
c−Si基板を用いた、透過型表示装置において、開口
部が表面に対して順テーパに形成されていることを特徴
とする透過型表示装置。
6. A transmissive display device using a c-Si substrate having a FET matrix formed on the surface in advance and having recesses in the portions corresponding to the pixel electrodes, wherein the opening is formed in a forward taper with respect to the surface. A transmissive display device characterized by being provided.
【請求項7】 表面にあらかじめFETマトリクスが形
成され、且つ画素電極に対応する部分にリセスを有する
c−Si基板を用いた、透過型表示装置において、開口
部がc−Si基板の表面に対してテーパを有することを
特徴とする透過型表示装置。
7. A transmissive display device using a c-Si substrate having a FET matrix formed on the surface in advance and having a recess in a portion corresponding to a pixel electrode, wherein an opening is formed on the surface of the c-Si substrate. A transmissive display device characterized by having a taper.
【請求項8】 表面にあらかじめFETマトリクスが形
成され、且つ画素電極に対応する部分にリセスを有する
c−Si基板を用いた、透過型表示装置において、ソー
ス電極が画素電極の周囲に環状に配置されていることを
特徴とする透過型表示装置。
8. In a transmissive display device using a c-Si substrate having a FET matrix formed in advance on its surface and having a recess in a portion corresponding to a pixel electrode, a source electrode is annularly arranged around the pixel electrode. A transmissive display device characterized by being provided.
【請求項9】 表面にあらかじめFETマトリクスが形
成され、且つ画素電極に対応する部分にリセスを有する
c−Si基板を用いた、透過型表示装置において、ソー
ス電極がc−Si基板の表面から裏面に延長されている
ことを特徴とする透過型表示装置。
9. A transmissive display device using a c-Si substrate having a FET matrix formed on the surface in advance and having a recess at a portion corresponding to a pixel electrode, wherein the source electrode is from the front surface to the back surface of the c-Si substrate. A transmissive display device, which is characterized by being extended to.
【請求項10】 表面にあらかじめFETマトリクスが
形成され、且つ画素電極に対応する部分にリセスを有す
るc−Si基板を用いた、透過型表示装置において、ド
レインラインがc−Si基板の表面に埋め込まれている
ことを特徴とする透過型表示装置。
10. A transmissive display device using a c-Si substrate having a FET matrix formed on the surface in advance and having a recess in a portion corresponding to a pixel electrode, in which a drain line is embedded in the surface of the c-Si substrate. A transmissive display device characterized by being provided.
【請求項11】 c−Si基板の表面にリセス及びFE
Tマトリクスを形成する工程と、ソース電極をc−Si
基板のFETのソースからc−Si基板のリセスの斜面
まで形成する工程と、透明基板に透明接着剤を用いてc
−Si基板の表面を貼る工程と、c−Si基板を裏面か
ら薄板化してc−Si基板の表面のリセスを開口部とす
る工程と、c−Si基板の裏面に補助容量電極を形成す
る工程と、補助容量用絶縁膜をc−Si基板の裏面に形
成する工程と、補助容量電極、ソース電極及び開口部を
覆うように画素電極を形成する工程と、画素電極上を配
向膜で覆う工程と、対向電極及び対向配向膜の有る対向
透明基板を透明基板に貼る工程と、対向透明基板と透明
基板との間に液晶を封入する工程とを備えたことを特徴
とする液晶表示装置の製造方法。
11. A recess and an FE on the surface of a c-Si substrate.
The step of forming the T matrix and the source electrode of c-Si
The step of forming from the FET source of the substrate to the slope of the recess of the c-Si substrate, and c using the transparent adhesive on the transparent substrate
A step of pasting the front surface of the -Si substrate, a step of thinning the c-Si substrate from the back surface to form a recess on the front surface of the c-Si substrate as an opening, and a step of forming an auxiliary capacitance electrode on the back surface of the c-Si substrate A step of forming an auxiliary capacitance insulating film on the back surface of the c-Si substrate, a step of forming a pixel electrode so as to cover the auxiliary capacitance electrode, the source electrode and the opening, and a step of covering the pixel electrode with an alignment film. And a step of pasting a counter transparent substrate having a counter electrode and a counter alignment film on the transparent substrate, and a step of enclosing a liquid crystal between the counter transparent substrate and the transparent substrate, and manufacturing the liquid crystal display device. Method.
【請求項12】 c−Si基板の表面にリセス及びFE
Tマトリクスを形成する工程と、ソース電極をc−Si
基板のFETのソースからc−Si基板のリセスの斜面
まで形成する工程と、透明基板上に静電溶着によりc−
Si基板の表面を固定する工程と、c−Si基板を裏面
から薄板化してc−Si基板の表面のリセスを開口部と
する工程と、c−Si基板の裏面に補助容量電極を形成
する工程と、補助容量絶縁膜をc−Si基板の裏面に形
成する工程と、画素電極が補助容量電極、ソース電極及
び開口部を覆うように形成する工程と、画素電極上を配
向膜で覆う工程と、対向電極及び対向配向膜の有る対向
透明基板を透明基板に貼る工程と、対向透明基板と透明
基板との間に液晶を封入する工程とを備えたことを特徴
とする液晶表示装置の製造方法。
12. A recess and FE on the surface of a c-Si substrate.
The step of forming the T matrix and the source electrode of c-Si
The process of forming from the FET source of the substrate to the slope of the recess of the c-Si substrate and c- by electrostatic welding on the transparent substrate
A step of fixing the front surface of the Si substrate, a step of thinning the c-Si substrate from the back surface to form a recess on the front surface of the c-Si substrate as an opening, and a step of forming an auxiliary capacitance electrode on the back surface of the c-Si substrate. A step of forming an auxiliary capacitance insulating film on the back surface of the c-Si substrate, a step of forming the pixel electrode so as to cover the auxiliary capacitance electrode, the source electrode and the opening, and a step of covering the pixel electrode with an alignment film. A method for manufacturing a liquid crystal display device, comprising: a step of pasting a counter transparent substrate having a counter electrode and a counter alignment film on a transparent substrate; and a step of enclosing a liquid crystal between the counter transparent substrate and the transparent substrate. .
【請求項13】 リセス形成をFETマトリクス形成の
後の工程ですることを特徴とする請求項11または請求
項12の液晶表示装置の製造方法。
13. The method of manufacturing a liquid crystal display device according to claim 11, wherein the recess formation is a step after the formation of the FET matrix.
JP7697293A 1993-04-02 1993-04-02 Transmission type display device Pending JPH06289424A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7697293A JPH06289424A (en) 1993-04-02 1993-04-02 Transmission type display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7697293A JPH06289424A (en) 1993-04-02 1993-04-02 Transmission type display device

Publications (1)

Publication Number Publication Date
JPH06289424A true JPH06289424A (en) 1994-10-18

Family

ID=13620705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7697293A Pending JPH06289424A (en) 1993-04-02 1993-04-02 Transmission type display device

Country Status (1)

Country Link
JP (1) JPH06289424A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11505672A (en) * 1996-03-12 1999-05-21 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ Semiconductor body having a substrate adhered to a support
JP2005005724A (en) * 2004-07-06 2005-01-06 Semiconductor Energy Lab Co Ltd Semiconductor integrated circuit and its manufacturing method
US8012782B2 (en) 1995-03-18 2011-09-06 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8012782B2 (en) 1995-03-18 2011-09-06 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
JPH11505672A (en) * 1996-03-12 1999-05-21 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ Semiconductor body having a substrate adhered to a support
JP2005005724A (en) * 2004-07-06 2005-01-06 Semiconductor Energy Lab Co Ltd Semiconductor integrated circuit and its manufacturing method

Similar Documents

Publication Publication Date Title
US6187605B1 (en) Method of forming a semiconductor device for a light valve
EP0530972B1 (en) Liquid crystal image display unit
JP3109968B2 (en) Method for manufacturing active matrix circuit board and method for manufacturing liquid crystal display device using the circuit board
KR100490496B1 (en) An electrooptic device and method for manufacturing electrooptic device, projection type display device, and electronic apparatus
WO1999030370A1 (en) Method of manufacturing semiconductor device and semiconductor device, method of manufacturing electrooptic device and electrooptic device, and electronic apparatus employing it
JP2000101088A (en) Electro-optical device, electro-optical device drive board, and manufacture thereof
KR20030017428A (en) A manufacturing method of semiconductor substrate, semiconductor substrate, electrooptic apparatus and electronic eqipment
JPH06326312A (en) Active matrix type display device
JPH07168172A (en) Liquid crystal display and its production
WO1994017439A1 (en) Liquid crystal display including electrodes and driver devices integrally formed in monochrystalline semiconductor layer and method of fabricating the display
KR20040067944A (en) Transistor and method of manufacturing the same, electro-optical device, semiconductor device, and electronic apparatus
JPH0281029A (en) Production of liquid crystal display device
US5633176A (en) Method of producing a semiconductor device for a light valve
US6330042B1 (en) Liquid crystal display and the method of manufacturing the same
JPH06289424A (en) Transmission type display device
JPH02242229A (en) Production of liquid crystal display device
US6713328B2 (en) Manufacturing method of thin film transistor panel
US20030122984A1 (en) Liquid crystal display device and method for manufacturing the same
JP3440764B2 (en) Liquid crystal display
JP3391176B2 (en) Method for manufacturing thin film transistor
JPH0418525A (en) Liquid crystal display device and production thereof
JP2002110998A (en) Electro-optical substrate, manufacturing method thereof, optoelectronic device, and electronic equipment
JP3073462B2 (en) Method of manufacturing SOI semiconductor device using electrochemical etching method and method of manufacturing active drive liquid crystal display device using the same
JP2661320B2 (en) Manufacturing method of liquid crystal display device
JP3342732B2 (en) Method of manufacturing semiconductor device for light valve