【０００１】
【発明の属する技術分野】
本発明はシステムＬＳＩにおけるシステム制御方式に関する。
【０００２】
【従来の技術】
近年半導体の技術の向上に伴い、高速化、高密度化が進んでおりＣＰＵや周辺回路が高速な周波数で動作するにしたがって、主記憶素子へのアクセスを高速化することが求められており、ＲａｍｂｕｓＤＲＡＭといった高速メモリアクセス技術が用いられる。
【０００３】
しかしながら、ＲＤＲＡＭのような高速にアクセスすることが可能な記憶素子においては、周波数が高いため発熱、温度に対する処置を行い、熱によるデータ、メモリデバイスの破壊を防ぐ必要がある。
ＲＤＲＡＭにおいてはデバイス内に温度を感知し、閾値を超えるとその情報を伝達する手段を有しており、閾値を超えた場合は何らかの対処を行う必要がある。
ＲＤＲＡＭにおいてはＲＤＲＡＭ内部の温度情報の検知を許可するレジスタを設定することによって、メモリコントローラ側からキャリブレーションコマンドを発行されたタイミングにＲＤＲＡＭからのデータバス上のビットに温度閾値を超えたか否かの情報をメモリコントローラに対して発行させることができる。
メモリコントローラはＲＤＲＡＭの各デバイスに対して少なくとも１００ｍｓに一回キャリブレーションコマンドを発行する必要があり、メモリコントローラは内部にタイマーを有して規定のタイミング以内でキャリブレーションコマンドを発行する。
【０００４】
ＲＤＲＡＭの各デバイスは内部にレジスタと温度判定機構を有しており、レジスタに温度判定許可ビットを、温度閾値に対して超過しているか否かの状態を示すビットを持っている。
【０００５】
温度判定許可ビットが設定されている場合、ＲＤＲＡＭの各デバイスは温度閾値に対して超過しているか否かを状態ビットに反映させる。
【０００６】
ＲＤＲＡＭは温度判定許可ビットが設定させている場合は、メモリコントローラからのキャリブレーションコマンドをデバイス毎に発行させ、そのタイミングで、データバスＤＱＡ上の第５ビットに状態ビットと第３ビットにキャリブレーションを発行したデバイスが存在するかを出力し、メモリコントローラ側はデバイスが存在しているか否か、そして温度閾値を超えていないか否かを判定することができる。
【０００７】
温度条件の閾値を超えた場合、一般的にはソフト的にアクセスを一律に中止、あるいは制限することによってメモリアクセスを減少させることにより発熱を押さえ、メモリ内のデータの破壊を阻止するといった手法や、割り込みやＮＭＩにより対処するといった手法が用いられる。
【０００８】
例えば、下記特許文献１によると、メモリシステムの温度条件が閾値を超過した場合にメモリデバイスのインターフェースにおいて、後続アクセスに対して一律に遅延を入れる、あるいは省電力モードで動作させるといった手法が述べられている。
【０００９】
【特許文献１】
ＵＳＰ６０２２１０７６
【００１０】
【発明が解決しようとする課題】
しかしながら、複合機器の制御装置といったシステムにおいてはメモリへのアクセス制限がデータの破壊あるいはシステムの破綻をもたらすことが多々ありうる。
複数機器の制御装置においては、スキャナ、プリンタ、イーサネット（登録商標）、ＵＳＢ等々の様々な機器が接続され、それぞれ記憶素子へとアクセスを行いそれぞれ処理が行われる。
【００１１】
またしばしば画像処理や信号処理ブロックを実装し、主体的に記憶素子へのアクセスを行って変換等の処理を行う。
こういった記憶素子へとアクセスを行うデバイス、つまり記憶素子に対してマスタとなるデバイスはＤＭＡ転送により記憶素子への読み書きを行い、それぞれ処理を行う。
【００１２】
内部の処理ブロックやその他記憶素子へのアクセスの応答時間に影響を受けないようなマスタデバイスに関しては、アクセスが制限された場合でも処理が復帰することはできるが、回路外部からのデータ転送といった処理に関してはアクセスが制限されると期待のバンド幅を実現できずすると、データの欠落やデータの破損といった状況をもたらしうる。
【００１３】
たとえばスキャナやプリントの動作においては動作が開始されると処理が開始されるとエンジンは停止しないため処理を停止することはできないため、エンジン速度に対して処理が遅れないようにＤＭＡアクセスにより記憶素子へのデータの書き込み、読み込みが連続に行われる必要がある。
スキャナやプリントの動作中にメモリへのアクセスが制限された場合、ＤＭＡの転送速度がエンジンの速度に対して遅れてしまうため、スキャナの場合はバッファが一杯になりデータが取り込めずにデータが欠落する、プリンタの場合はプリンタエンジンに出力するデータが読み込めていないため印刷が欠落してしまうといった状況を招いてしまう。
【００１４】
記憶素子の温度条件により一律にアクセスを停止あるいは制限することにより、読み取ったデータを記憶素子へ書き込めない、あるいは記憶素子から読み取り、エンジンへと出力する処理が間に合わないという状況を招き、処理が正しく行われないという可能性が生じる。
ＵＳＰ６０２２１０７６に示される調停機構にアクセス間隔をあける手法あるいは省電力モードを用いた場合においては、すべてのマスタデバイスに対してのアクセスが減少するが、それぞれのマスタデバイスがアクセス権を所有し、均一的にアクセスが制限される状況となる。したがって、メモリアクセスを行うマスタデバイスが競合した時にアクセス速度が制限されると、メモリへのアクセス速度が要求されるマスタデバイスの必要とするのバンド幅を達成することができないという可能性が生じる。
【００１５】
本発明においては、記憶素子の温度条件が閾値を超えた場合に、記憶素子へのアクセスを制限することにより動作、処理の正確性を損なうマスタデバイスと、制限しても動作、処理に対して悪影響を及ぼさないマスタデバイスに分類し、記憶素子アクセスの優先順位をつけアクセスを制限することにより、処理動作の正確性を維持したまま制御を行うことを目的とする。
【００１６】
【課題を解決するための手段】
記憶素子１０２に対して複数のマスタデバイス１０４からアクセスが可能なシステムにおいて、記憶素子１０２へのアクセスを制御するメモリコントローラ部１０１と、複数のマスタデバイス１０４からメモリコントローラ部１０１へのアクセスを制御するアクセス調停機構２０４を有する。
【００１７】
メモリコントローラ部１０１は、記憶素子１０２からの温度閾値超過を検知する手段２０５と、検出結果をアクセス制御機構へと伝達する手段２０２を有する。
【００１８】
アクセス調停機構２０４は、メモリコントローラ部１０１へアクセスするマスタデバイス１０４を識別する手段と、各マスタデバイス１０４毎のアクセス優先度が示されたレジスタ５０１，５０２と、温度閾値の超過を検出する手段２０２を有し、温度閾値超過の判定にしたがってアクセスマスタデバイスを限定する手段２０１とアクセス間隔を変更する手段５０３を有する。
【００１９】
【発明の実施の形態】
（実施例）
実施の形態として、特開平１１−４５２２５に示される複数機器の制御装置といった、記憶素子１０２に対して複数のマスタデバイス１０４を持ち、各マスタデバイスはスイッチ１０３あるいはバス３０１を介して記憶素子１０２に対してアクセスを行うシステムを用いる。
【００２０】
接続する記憶素子１０２として、記憶素子デバイス内の温度情報を検知し伝達する手段をもつＲＤＲＡＭを用いる。
【００２１】
ＲＤＲＡＭ１０２は内部の温度情報を検知を許可するレジスタを設定することにより、メモリコントローラ側からキャリブレーションコマンドを発行したタイミングに、ＲＤＲＡＭからのデータバス上のビットに温度閾値を超えているか否かの情報をメモリコントローラに対して発行することができる。
【００２２】
図面１に示すされるようにＲＤＲＡＭ１０２に対してマスタデバイスとしてアクセスできるデバイス１０４が複数存在し、ＲＤＲＡＭ１０２へのアクセスを制御するメモリコントローラ部１０１にスイッチ１０３を介して接続される。
【００２３】
メモリコントローラ部１０１はＲＤＲＡＭのプロトコルに準じたパケットを発行しＲＤＲＡＭ１０２の制御を司る。
【００２４】
メモリコントローラ部１０１には、キャリブレーションコマンドを発行する際に、ＲＤＲＡＭ１０２からデータバス上に発行されるＲＤＲＡＭ内素子の温度情報を検知する機構２０５を備える。
【００２５】
メモリコントローラ部１０１はＲＤＲＡＭ１０２の温度閾値超過情報を受け取ると、温度超過を示すフラグ２０２を立てて、各マスタデバイス１０４とスイッチ１０３間に実装されるスイッチインターフェース部２０１へと伝達する。
アクセス調停機構２０４は、各マスタデバイス１０４からのアクセス要求４０２を受け取り、スイッチ１０３の接続を調停する。
【００２６】
各マスタデバイス１０４は、記憶素子１０２へとアクセスを行う際アクセス要求信号４０２を発行し、スイッチ１０３の接続権を獲得した後、記憶素子１０２へのアクセスを開始する。
【００２７】
スイッチの接続権は、アクセス調停機構２０４からのレディ信号５０４等を受け取ることにより確立される。
【００２８】
各マスタデバイス１０４からスイッチ１０３へはスイッチインターフェース部２０１を介して接続される。
【００２９】
スイッチインターフェース部２０１は、温度超過フラグ２０２の状態とアクセス優先度レジスタ４０１の内容に基づいて、マスタデバイス１０４からのアクセス要求を伝達する。
【００３０】
アクセス優先度レジスタ４０１は、各マスタデバイス１０４のアクセス優先度を示し、温度超過フラグ２０２が立っているときのみ有効となる。
【００３１】
アクセス優先度レジスタ４０１にはマスタデバイス１０４の数と同数のビットを実装し、記憶素子１０２の温度閾値が超過したときにもアクセスを行う必要があるマスタデバイスに対してはビットを立て、必要のないマスタデバイスに対するビットはクリアしておく。
【００３２】
たとえば、スキャナやプリンタの制御を行うＤＭＡを持つブロックがマスタデバイスであった場合は、メモリアクセスを停止することが動作の破綻につながるため優先度ビットを立てておく。
【００３３】
スイッチインターフェース部２０１は温度超過ビット２０２が立っている場合は、マスタデバイス１０４からのアクセス要求信号４０２は各マスタデバイス１０４の優先度レジスタビット４０１が立っている場合は要求がアクセス調停機構２０４へと伝達されるが、優先度レジスタビット４０１が立っていない場合、要求はインターフェース部２０１で止められ、アクセス要求はアクセス調停機構２０４へとは伝達されない。
【００３４】
温度超過ビットが立っていない場合は、アクセス要求はそのままスイッチ調停機構へと伝達される。
【００３５】
アクセス調停機構がアクセス要求を受け取ると、調停プロトコルにしたがってアクセスを調停し、アクセス要求したマスタデバイスに対してレディ信号を発行することによりスイッチ使用権を与える。
【００３６】
アクセス調停機構では、マスタデバイス毎にスイッチの使用権を与える間隔をレジスタで、設定し、スイッチまたはバスが混雑している場合は指定された間隔にしたがって、混雑していない場合はアクセス可能なタイミングで発行する。
【００３７】
この手法はバスまたはスイッチの混雑時にはＢＵＳＹ信号を発行し、指定された間隔でアクセスを発行するためのタイマーを起動してアクセスの調停を行う。
【００３８】
間隔の指定は各マスタデバイス毎に設けられた、アクセス間隔設定レジスタにより指定される。
【００３９】
本手法は、（提案番号４１３３０１７）において示される手法であり、本手法を用いることによりスイッチ使用権獲得の優先順位を指定することができる。
本実施例においては、アクセス間隔設定レジスタのほかに温度超過時のアクセス間隔設定レジスタを実装し、優先順位付けをするとともに、アクセスの間引きを行う。
【００４０】
アクセス間隔は、各マスタデバイス毎にレジスタで設定されでおり、アクセス間隔タイマーはレジスタに設定された回数分カウントを行った後、スイッチが使用可能になった時点でマスタデバイスに対してレディ信号を発行する。
【００４１】
温度超過ビットが立っていない場合は、アクセス間隔は通常時のアクセス間隔レジスタ値が、温度超過ビットが立っている場合は温度超過時のアクセス間隔レジスタ値が選択され、タイマーに読み込まれる。
【００４２】
通常時のアクセス間隔レジスタには、通常動作時にスイッチを与える間隔を指定し、温度超過時のアクセス間隔レジスタには、マスタデバイスの動作の破綻を起こさない間隔を指定する。
【００４３】
たとえば、スキャナやプリンタの場合は処理に必要なバンド幅を最低限満たすだけの間隔を指定することによって動作の破綻をもたらすことはない。
また、温度超過フラグが立っている場合にアクセスを行うことができると設定されているマスタデバイス内での優先順位付けをすることが可能となる。
【００４４】
その他、アクセス調停機構の調停方法は、任意の手法を用いて行われる。
【００４５】
【発明の効果】
本発明を用いることにより、複数機器の制御装置といった複数マスタデバイスから記憶素子へとアクセスを行い処理をする場合、記憶素子の動作温度を超過し記憶素子へのアクセスを限定する必要がある場合においても、一律に制限するのではなく各マスタデバイス毎にメモリアクセスの許可、不許可および、メモリアクセスの間隔の変更を行うことにより、動作破綻をもたらすことなく記憶素子へのアクセスを減少させることができる。
【図面の簡単な説明】
【図１】複合機器の制御回路の概念図である。
【図２】スイッチを用いた本発明の概念図である。
【図３】バスを用いた本発明の概念図である。
【図４】スイッチインターフェーズ部およびバスインターフェース部の回路図である。
【図５】アクセス間隔タイマー周辺回路ブロック図である。
【図６】本発明の適用した際のスイッチ、バス使用権の遷移例である。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a system control method in a system LSI.
[0002]
[Prior art]
In recent years, with the improvement of semiconductor technology, high speed and high density have been promoted, and as the CPU and peripheral circuits operate at high frequency, it is required to speed up access to the main storage element. A high-speed memory access technology such as Rambus DRAM is used.
[0003]
However, in a storage element that can be accessed at high speed, such as an RDRAM, it is necessary to take measures against heat generation and temperature due to the high frequency to prevent the data and the memory device from being damaged by heat.
The RDRAM has means for sensing the temperature in the device and transmitting the information when the temperature exceeds the threshold value, and it is necessary to take some measures when the temperature exceeds the threshold value.
In the RDRAM, by setting a register that permits detection of temperature information inside the RDRAM, it is determined whether a bit on the data bus from the RDRAM has exceeded the temperature threshold at the timing when the calibration command is issued from the memory controller side. Information can be issued to the memory controller.
The memory controller needs to issue a calibration command at least once every 100 ms to each device of the RDRAM, and the memory controller has an internal timer and issues the calibration command within a specified timing.
[0004]
Each device of the RDRAM has a register and a temperature determination mechanism therein, and the register has a bit indicating whether or not a temperature determination permission bit has exceeded a temperature threshold.
[0005]
When the temperature determination permission bit is set, each device of the RDRAM reflects whether or not the temperature threshold is exceeded in the status bit.
[0006]
If the temperature determination permission bit is set, the RDRAM issues a calibration command from the memory controller for each device. At that timing, the fifth bit on the data bus DQA is calibrated to the status bit and the third bit. Is output, and the memory controller side can determine whether the device exists and whether the temperature exceeds the temperature threshold.
[0007]
When the threshold value of the temperature condition is exceeded, generally, the access is uniformly stopped in a software manner, or by restricting the memory access by limiting the heat generation, thereby preventing the data in the memory from being destroyed. , An interrupt or an NMI.
[0008]
For example, Japanese Patent Application Laid-Open No. H11-163,009 describes a method of uniformly delaying subsequent access or operating in a power saving mode in an interface of a memory device when a temperature condition of a memory system exceeds a threshold. ing.
[0009]
[Patent Document 1]
USP60221076
[0010]
[Problems to be solved by the invention]
However, in a system such as a control device of a multifunction device, access restriction to a memory can often cause data destruction or system failure.
In the control device of a plurality of devices, various devices such as a scanner, a printer, an Ethernet (registered trademark), a USB, and the like are connected, each of which accesses a storage element to perform processing.
[0011]
Often, image processing and signal processing blocks are mounted, and processing such as conversion is performed by mainly accessing storage elements.
A device that accesses such a storage element, that is, a device that is a master for the storage element, reads and writes to the storage element by DMA transfer, and performs processing.
[0012]
For master devices that are not affected by the response time of access to internal processing blocks and other storage elements, processing can be resumed even when access is restricted, but processing such as data transfer from outside the circuit can be performed. If the expected bandwidth cannot be realized when access is restricted, a situation such as data loss or data corruption may occur.
[0013]
For example, in the operation of a scanner or a print, once the operation is started, the engine is not stopped once the processing is started, so that the processing cannot be stopped. Therefore, the storage element is accessed by DMA access so that the processing is not delayed with respect to the engine speed. It is necessary to write and read data to and from the memory continuously.
If access to memory is restricted during scanner or print operation, the transfer rate of DMA will be slower than the speed of the engine. In the case of a scanner, the buffer is full and data cannot be imported and data is lost. In the case of a printer, a situation occurs in which printing is lost because data output to the printer engine cannot be read.
[0014]
Stopping or restricting access uniformly according to the temperature condition of the storage element causes a situation in which the read data cannot be written to the storage element, or the processing of reading from the storage element and outputting to the engine cannot be completed in time. There is a possibility that it will not be done.
In the case where the arbitration mechanism shown in US Pat. No. 6,221,766 uses a method of providing an access interval or a power saving mode, access to all master devices is reduced. However, each master device has an access right, and Access is restricted. Therefore, if the access speed is limited when the master devices performing the memory access compete with each other, there is a possibility that the bandwidth required by the master device requiring the access speed to the memory cannot be achieved.
[0015]
In the present invention, when the temperature condition of the storage element exceeds the threshold, the operation by restricting access to the storage element, a master device that impairs the accuracy of processing, and the operation even if it is restricted, An object of the present invention is to perform control while maintaining the accuracy of the processing operation by classifying a master device having no adverse effect, prioritizing storage element access, and restricting access.
[0016]
[Means for Solving the Problems]
In a system in which a plurality of master devices 104 can access the storage element 102, a memory controller 101 that controls access to the storage element 102 and controls an access from the plurality of master devices 104 to the memory controller 101. An access arbitration mechanism 204 is provided.
[0017]
The memory controller unit 101 includes a unit 205 for detecting an excess of the temperature threshold from the storage element 102 and a unit 202 for transmitting a detection result to the access control mechanism.
[0018]
The access arbitration mechanism 204 includes a unit that identifies the master device 104 that accesses the memory controller unit 101, registers 501 and 502 indicating the access priority of each master device 104, and a unit 202 that detects an excess of the temperature threshold. And a means 201 for limiting the access master device according to the determination of the temperature threshold excess and a means 503 for changing the access interval.
[0019]
BEST MODE FOR CARRYING OUT THE INVENTION
(Example)
As an embodiment, a plurality of master devices 104 are provided for a storage element 102 such as a control device for a plurality of apparatuses disclosed in JP-A-11-45225, and each master device is connected to the storage element 102 via a switch 103 or a bus 301. Use a system that accesses the system.
[0020]
As the storage element 102 to be connected, an RDRAM having means for detecting and transmitting temperature information in the storage element device is used.
[0021]
The RDRAM 102 sets a register that permits detection of internal temperature information, so that at the timing when the calibration command is issued from the memory controller side, information on whether or not a bit on the data bus from the RDRAM has exceeded the temperature threshold value. Can be issued to the memory controller.
[0022]
As shown in FIG. 1, there are a plurality of devices 104 that can access the RDRAM 102 as master devices, and are connected via a switch 103 to a memory controller unit 101 that controls access to the RDRAM 102.
[0023]
The memory controller 101 issues a packet conforming to the RDRAM protocol and controls the RDRAM 102.
[0024]
The memory controller unit 101 includes a mechanism 205 for detecting temperature information of an element in the RDRAM issued from the RDRAM 102 onto a data bus when issuing a calibration command.
[0025]
When the memory controller 101 receives the temperature threshold excess information of the RDRAM 102, it sets a flag 202 indicating an excess of the temperature and transmits the flag 202 to the switch interface unit 201 mounted between each master device 104 and the switch 103.
The access arbitration mechanism 204 receives the access request 402 from each master device 104 and arbitrates the connection of the switch 103.
[0026]
Each master device 104 issues an access request signal 402 when accessing the storage element 102, and after acquiring the right to connect the switch 103, starts accessing the storage element 102.
[0027]
The connection right of the switch is established by receiving the ready signal 504 and the like from the access arbitration mechanism 204.
[0028]
Each master device 104 is connected to the switch 103 via the switch interface unit 201.
[0029]
The switch interface unit 201 transmits an access request from the master device 104 based on the state of the temperature excess flag 202 and the contents of the access priority register 401.
[0030]
The access priority register 401 indicates the access priority of each master device 104, and is valid only when the temperature excess flag 202 is set.
[0031]
The access priority register 401 has the same number of bits as the number of the master devices 104, and sets a bit for a master device that needs to be accessed even when the temperature threshold of the storage element 102 is exceeded. Bits for master devices that do not exist are cleared.
[0032]
For example, when a block having a DMA for controlling a scanner or a printer is a master device, stopping the memory access leads to a failure in operation, so that a priority bit is set.
[0033]
When the temperature excess bit 202 is set, the switch interface unit 201 sends an access request signal 402 from the master device 104 to the access arbitration mechanism 204 when the priority register bit 401 of each master device 104 is set. If the priority register bit 401 is not set, the request is stopped by the interface unit 201 and the access request is not transmitted to the access arbitration mechanism 204.
[0034]
If the overtemperature bit is not set, the access request is transmitted to the switch arbitration mechanism as it is.
[0035]
When the access arbitration mechanism receives the access request, the access arbitration mechanism arbitrates the access according to the arbitration protocol, and issues a ready signal to the master device requesting the access, thereby granting the right to use the switch.
[0036]
In the access arbitration mechanism, the interval for granting the right to use the switch is set in a register for each master device, and according to the specified interval when the switch or bus is congested, and when the switch or bus is not congested, the access timing is set. Issued at
[0037]
This method issues a BUSY signal when a bus or a switch is congested, starts a timer for issuing an access at a specified interval, and arbitrates the access.
[0038]
The interval is specified by an access interval setting register provided for each master device.
[0039]
This method is a method shown in (Proposal No. 413017), and it is possible to specify the priority order of obtaining the switch usage right by using this method.
In the present embodiment, in addition to the access interval setting register, an access interval setting register when the temperature is exceeded is mounted to prioritize and thin out accesses.
[0040]
The access interval is set by a register for each master device.After the access interval timer counts the number of times set in the register, the ready signal is sent to the master device when the switch becomes available. Issue.
[0041]
If the temperature excess bit is not set, the access interval register value at the normal time is selected as the access interval, and if the temperature excess bit is set, the access interval register value at the time of temperature excess is selected and read into the timer.
[0042]
In the normal access interval register, the interval at which the switch is provided during the normal operation is specified, and in the access interval register when the temperature is excessive, the interval at which the operation of the master device does not fail is specified.
[0043]
For example, in the case of a scanner or a printer, the operation is not broken down by specifying an interval that at least satisfies the bandwidth required for processing.
In addition, it is possible to prioritize the master devices set to be accessible when the temperature excess flag is set.
[0044]
In addition, the arbitration method of the access arbitration mechanism is performed using an arbitrary method.
[0045]
【The invention's effect】
By using the present invention, when accessing and processing a storage element from a plurality of master devices such as a control device of a plurality of devices, when the operating temperature of the storage element is exceeded and access to the storage element needs to be limited. Also, by not permitting the same limitation but permitting or disallowing the memory access for each master device and changing the interval of the memory access, it is possible to reduce the access to the storage element without causing operation failure. it can.
[Brief description of the drawings]
FIG. 1 is a conceptual diagram of a control circuit of a multifunction device.
FIG. 2 is a conceptual diagram of the present invention using a switch.
FIG. 3 is a conceptual diagram of the present invention using a bus.
FIG. 4 is a circuit diagram of a switch interphase unit and a bus interface unit.
FIG. 5 is a block diagram of an access interval timer peripheral circuit.
FIG. 6 is an example of transition of switch and bus use rights when the present invention is applied.
