JP2003323157A - Driving method of light emitting device and electronic equipment - Google Patents

Driving method of light emitting device and electronic equipment

Info

Publication number
JP2003323157A
JP2003323157A JP2003050600A JP2003050600A JP2003323157A JP 2003323157 A JP2003323157 A JP 2003323157A JP 2003050600 A JP2003050600 A JP 2003050600A JP 2003050600 A JP2003050600 A JP 2003050600A JP 2003323157 A JP2003323157 A JP 2003323157A
Authority
JP
Japan
Prior art keywords
light emitting
period
emitting device
driving
periods
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003050600A
Other languages
Japanese (ja)
Other versions
JP2003323157A5 (en
Inventor
Masaru Yamazaki
優 山崎
Ryota Fukumoto
良太 福本
Yoshifumi Tanada
好文 棚田
Tomoyuki Iwabuchi
友幸 岩淵
Tetsushi Seo
哲史 瀬尾
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2003050600A priority Critical patent/JP2003323157A/en
Publication of JP2003323157A publication Critical patent/JP2003323157A/en
Publication of JP2003323157A5 publication Critical patent/JP2003323157A5/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a driving method in which a duty ratio is improved, good picture quality is realized by securing a sufficient sustain (lighting) period even though gradation is increased and long service life is provided for light emitting elements. <P>SOLUTION: One frame period is provided with subframe periods SF<SB>1</SB>, SF<SB>2</SB>, ..., SF<SB>m</SB>having m (where m is a natural number equal to or greater than two) different lengths. The periods SF<SB>1</SB>, SF<SB>2</SB>, ..., SF<SB>m</SB>respectively have address periods and sustain periods. In the address periods, analog signals are inputted into corresponding light emitting elements. Gradation is provided to a plurality of light emitting elements by light emission with n different luminance (where n is a natural number equal to or greater than two) of the analog data signals during the sustain periods. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は発光素子を基板上に
作り込んで形成された発光装置の駆動方法に関する。特
に半導体素子(半導体薄膜を用いた素子)を用いて発光
素子の動作を制御する発光装置の駆動方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for driving a light emitting device formed by forming a light emitting element on a substrate. In particular, the present invention relates to a method for driving a light emitting device which controls the operation of a light emitting element by using a semiconductor element (an element using a semiconductor thin film).

【0002】[0002]

【従来の技術】近年、基板上にTFTを形成する技術が
大幅に進歩し、アクティブマトリクス型表示装置への応
用開発が進められている。特に、ポリシリコン膜を用い
たTFTは、従来のアモルファスシリコン膜を用いたT
FTよりも電界効果移動度(モビリティともいう)が高
いので、高速動作が可能である。そのため、従来、基板
外の駆動回路で行っていた画素の制御を、画素と同一の
基板上に形成した駆動回路で行うことが可能となってい
る。
2. Description of the Related Art In recent years, a technique for forming a TFT on a substrate has made great progress, and application development to an active matrix type display device has been advanced. In particular, a TFT using a polysilicon film is a TFT using a conventional amorphous silicon film.
Since the field effect mobility (also referred to as mobility) is higher than that of FT, high speed operation is possible. Therefore, it is possible to control a pixel, which has been conventionally performed by a drive circuit outside the substrate, by a drive circuit formed on the same substrate as the pixel.

【0003】このようなアクティブマトリクス型表示装
置は、同一基板上に様々な回路や素子を作り込むことで
製造コストの低減、表示装置の小型化、歩留まりの上
昇、スループットの低減など、様々な利点が得られる。
Such an active matrix type display device has various advantages such as reduction of manufacturing cost, miniaturization of display device, increase of yield, reduction of throughput, etc. by forming various circuits and elements on the same substrate. Is obtained.

【0004】そしてさらに、発光素子が設けられた画素
を有するアクティブマトリクス型発光装置の研究が活発
化している。発光装置は有機発光装置(OELD:Orga
nicEL Display)又は有機ライトエミッティングダイオ
ード(OLED:Organic Light Emitting Diode)とも
呼ばれている。
Further, research on active matrix type light emitting devices having pixels provided with light emitting elements has been activated. The light emitting device is an organic light emitting device (OELD: Orga).
It is also called a nicEL display) or an organic light emitting diode (OLED).

【0005】また、本明細書中では、発光素子の代表的
なものとして、有機発光装置の画素内に設けられる発光
素子であるEL素子を例として述べる。
Further, in the present specification, an EL element which is a light emitting element provided in a pixel of an organic light emitting device will be described as a typical light emitting element.

【0006】発光装置は、液晶表示装置と異なり自発光
型である。EL素子は一対の電極間に発光層が挟まれた
構造となっているが、発光層は通常、積層構造となって
いる。代表的には、イーストマン・コダック・カンパニ
ーのTangらが提案した「正孔輸送層/有機化合物層/電
子輸送層」という積層構造が挙げられる。この構造は非
常に発光効率が高く、現在、研究開発が進められている
発光装置は殆どこの構造を採用している。
Unlike a liquid crystal display device, the light emitting device is a self-luminous type. The EL element has a structure in which a light emitting layer is sandwiched between a pair of electrodes, but the light emitting layer usually has a laminated structure. A typical example is a laminated structure of "hole transport layer / organic compound layer / electron transport layer" proposed by Tang et al. Of Eastman Kodak Company. This structure has a very high luminous efficiency, and most of the light-emitting devices currently being researched and developed employ this structure.

【0007】また他にも、画素電極上に正孔注入層/正
孔輸送層/有機化合物層/電子輸送層、または正孔注入
層/正孔輸送層/有機化合物層/電子輸送層/電子注入
層の順に積層する構造でも良い。有機化合物層に対して
蛍光性色素等をドーピングしても良い。
In addition, a hole injection layer / hole transport layer / organic compound layer / electron transport layer or a hole injection layer / hole transport layer / organic compound layer / electron transport layer / electrons on the pixel electrode. A structure in which the injection layers are laminated in this order may be used. The organic compound layer may be doped with a fluorescent dye or the like.

【0008】本明細書において一対の電極間に設けられ
る全ての層を総称して発光層と呼ぶ。よって上述した正
孔注入層、正孔輸送層、有機化合物層、電子輸送層、電
子注入層等は、全て発光層に含まれる。
In this specification, all layers provided between a pair of electrodes are collectively referred to as a light emitting layer. Therefore, the hole injection layer, the hole transport layer, the organic compound layer, the electron transport layer, the electron injection layer and the like described above are all included in the light emitting layer.

【0009】そして、上記構造でなる発光層に一対の電
極から所定の電圧をかけ、それにより発光層においてキ
ャリアの再結合が起こって発光する。なお本明細書にお
いてEL素子が発光することを、EL素子が駆動すると
呼ぶ。
A predetermined voltage is applied to the light emitting layer having the above structure from a pair of electrodes, whereby recombination of carriers occurs in the light emitting layer to emit light. Note that in this specification, emission of an EL element is referred to as driving of the EL element.

【0010】また、発光装置の階調表示の方式として、
アナログ方式の階調表示と、デジタルの時分割方式の階
調表示が知られている。
In addition, as a gradation display method of the light emitting device,
An analog gray scale display and a digital time division gray scale display are known.

【0011】これらの階調表示については、アクティブ
マトリクス型表示装置の構成を開示した特許文献1に示
されている。
The gradation display is disclosed in Patent Document 1 which discloses the structure of an active matrix type display device.

【0012】[0012]

【特許文献1】特開2001-343933号公報[Patent Document 1] Japanese Patent Laid-Open No. 2001-343933

【0013】まず、発光装置のアナログ方式の階調表示
について、図12及び図13を用いて説明する。
First, analog gradation display of the light emitting device will be described with reference to FIGS.

【0014】図12に発光装置の画素部1800の構造
を示す。画素部は(x×y)個(x、yは1以上の自然
数)のマトリクス状に配置された画素から構成される。
ゲート信号が入力されるy本のゲート信号線(G1
y)は、各画素が有するスイッチング用TFT180
1のゲート電極に接続されている。また各画素の有する
スイッチング用TFT1801のソース領域とドレイン
領域は、一方がアナログのビデオ信号が入力されるx本
のソース信号線(データ信号線ともいう)(S1〜Sx
に、もう一方が各画素が有する駆動用TFT1804の
ゲート電極にそれぞれ接続されている。
FIG. 12 shows the structure of the pixel portion 1800 of the light emitting device. The pixel portion is composed of (x × y) pixels (x and y are natural numbers of 1 or more) arranged in a matrix.
Y gate signal lines (G 1 ~
G y ) is a switching TFT 180 included in each pixel
1 is connected to the gate electrode. One of a source region and a drain region of the switching TFT 1801 included in each pixel has x source signal lines (also referred to as data signal lines) to which an analog video signal is input (S 1 to S x ).
The other is connected to the gate electrode of the driving TFT 1804 included in each pixel.

【0015】各画素が有する駆動用TFT1804のソ
ース領域とドレイン領域はそれぞれ、一方は電源供給線
1810に、もう一方はEL素子1806に接続されて
いる。電源供給線1810は常に一定の電位に保たれて
おり、その電位をVDと表す。
One of the source region and the drain region of the driving TFT 1804 included in each pixel is connected to the power supply line 1810 and the other is connected to the EL element 1806. The power supply line 1810 is always kept at a constant potential, and the potential is represented by V D.

【0016】また、駆動用TFT1804のゲート電極
と、電源供給線1810との間にコンデンサ1808を
設け、駆動用TFT1804のゲート・ソース間電圧を
保持するための保持容量として用いても良い。
Further, a capacitor 1808 may be provided between the gate electrode of the driving TFT 1804 and the power supply line 1810 and used as a storage capacitor for holding the gate-source voltage of the driving TFT 1804.

【0017】EL素子1806は、陽極、陰極、および
陽極と陰極との間に設けられた発光層とからなる。陽極
が駆動用TFT1804のソース領域またはドレイン領
域と接続している場合、対向電極1809には陰極が接
続される。逆に陰極が駆動用TFT1804のソース領
域またはドレイン領域と接続している場合、対向電極1
809には陽極が接続される。
The EL element 1806 comprises an anode, a cathode, and a light emitting layer provided between the anode and the cathode. When the anode is connected to the source region or the drain region of the driving TFT 1804, the cathode is connected to the counter electrode 1809. On the contrary, when the cathode is connected to the source region or the drain region of the driving TFT 1804, the counter electrode 1
An anode is connected to 809.

【0018】なお、図12には図示されていないが、各
画素の対向電極1809はすべて同電位になるように接
続されており、その電位をVCと表す。
Although not shown in FIG. 12, the counter electrodes 1809 of the respective pixels are connected so as to have the same potential, and the potential is represented by V C.

【0019】発光装置をアナログ方式で駆動させた場合
のタイミングチャートを、図13に示す。1フレーム期
間(F)とは、1画面分の映像信号の書き込みから表示
を行うのに必要な期間であり、ある1行のゲート信号線
が選択されている期間を1ライン期間(L)と呼ぶ。図1
2の発光装置の場合、ゲート信号線はy本あるので、1
フレーム期間中にy個のライン期間(L1〜Ly)が設けら
れている。また、あるフレーム期間において、最終行の
ゲート信号線の選択が終了してから、次のフレーム期間
において、1行目のゲート信号線の選択が開始されるま
での期間を、垂直帰線期間という。
FIG. 13 shows a timing chart when the light emitting device is driven by an analog method. The one frame period (F) is a period necessary for writing from one video signal for one screen to display, and a period in which one gate signal line is selected is referred to as one line period (L). Call. Figure 1
In the case of the light emitting device of 2, since there are y gate signal lines, 1
Y line periods (L 1 to L y ) are provided in the frame period. In addition, a period from the end of selection of the gate signal line in the last row in a certain frame period to the start of selection of the gate signal line in the first row in the next frame period is referred to as a vertical blanking period. .

【0020】通常の発光装置では1秒間に60以上のフ
レーム期間が設けられており、1秒間に60回以上、画
像が表示されている。1秒間に表示される画像の数が6
0より少なくなると、視覚的にフリッカ等の画像のちら
つきが目立ち始める。
In a normal light emitting device, 60 or more frame periods are provided per second, and an image is displayed 60 times or more per second. The number of images displayed per second is 6
When the number is less than 0, the flicker of the image such as flicker is visually noticeable.

【0021】yが多くなるにつれて1フレーム期間中の
ライン期間の数も増え、駆動回路を高い周波数で駆動し
なければならなくなる。
As y increases, the number of line periods in one frame period also increases, and the drive circuit must be driven at a high frequency.

【0022】次に図12に示したアナログ駆動の発光装
置の動作方法について、図13を参照して述べる。
Next, a method of operating the analog driven light emitting device shown in FIG. 12 will be described with reference to FIG.

【0023】ライン期間1(L1)において、ゲート信号
線G1にはゲート信号線駆動回路からの選択信号が入力
される。そして、ソース信号線(S1〜Sx)に順にアナロ
グのデータ信号が入力される。
In the line period 1 (L 1 ), the selection signal from the gate signal line drive circuit is input to the gate signal line G 1 . Then, analog data signals are sequentially input to the source signal lines (S 1 to S x ).

【0024】ゲート信号線G1に接続された全てのスイ
ッチング用TFT1801はオンの状態になるので、ソ
ース信号線(S1〜Sx)に入力されたアナログのビデオ信
号は、スイッチング用TFT1801を介して駆動用T
FT1804のゲート電極に入力される。
Since all the switching TFTs 1801 connected to the gate signal line G 1 are turned on, the analog video signal input to the source signal lines (S 1 to S x ) passes through the switching TFT 1801. Drive T
It is input to the gate electrode of FT1804.

【0025】スイッチング用TFT1801がオンとな
って、画素内に入力されたアナログのビデオ信号の電位
により、駆動用TFT1804のゲート電極の電位が変
化する。このとき駆動用TFT1804の電圧・電流特
性に従って、ゲート・ソース間電圧に対して、ドレイン
電流が一意的に決まる。これにより、所望のドレイン電
流がEL素子1806に供給され、その電流量に対応し
た輝度でEL素子1806が発光する。
The switching TFT 1801 is turned on, and the potential of the gate electrode of the driving TFT 1804 changes according to the potential of the analog video signal input in the pixel. At this time, the drain current is uniquely determined with respect to the gate-source voltage according to the voltage-current characteristics of the driving TFT 1804. As a result, a desired drain current is supplied to the EL element 1806, and the EL element 1806 emits light with a brightness corresponding to the amount of the current.

【0026】上述した動作を繰り返し、ソース信号線
(S1〜Sx)へのアナログのビデオ信号の入力が終了する
と、ライン期間1(L1)が終了する。なお、ソース信号
線(S1〜Sx)へのアナログのビデオ信号の入力が終了す
るまでの期間と水平帰線期間とを合わせて1つのライン
期間としても良い。そして次にライン期間2(L2)に入
り、ゲート信号線G2に選択信号が入力される。そして
ライン期間1(L1)と同様にソース信号線(S1〜Sx)に
順にアナログのビデオ信号が入力される。
By repeating the above-mentioned operation, the source signal line
When the input of the analog video signal to (S 1 to S x ) ends, the line period 1 (L 1 ) ends. The period until the input of the analog video signal to the source signal lines (S 1 to S x ) and the horizontal retrace line period may be combined to form one line period. Then, in the line period 2 (L 2 ), the selection signal is input to the gate signal line G 2 . Then, similarly to the line period 1 (L 1 ), analog video signals are sequentially input to the source signal lines (S 1 to S x ).

【0027】そして全てのゲート信号線(G1〜Gy)に選
択信号が入力されると、全てのライン期間(L1〜Ly)が
終了する。全てのライン期間(L1〜Ly)が終了すると、
1フレーム期間が終了する。1フレーム期間中において
全ての画素が表示を行い、1つの画像が形成される。な
お全てのライン期間(L1〜Ly)と垂直帰線期間とを合わ
せて1フレーム期間としても良い。
When the selection signals are input to all the gate signal lines (G 1 to G y ), all the line periods (L 1 to L y ) are completed. When all line periods (L 1 to L y ) are completed,
One frame period ends. All pixels display during one frame period and one image is formed. Note that all the line periods (L 1 to L y ) and the vertical blanking period may be combined to form one frame period.

【0028】電源供給線1810の電位VDと、各画素
の対向電極の電位VCは、上記の動作を正常に行える値
に設定されていれば良い。
The electric potential V D of the power supply line 1810 and the electric potential V C of the counter electrode of each pixel may be set to values which can normally perform the above operation.

【0029】以上のように、アナログのデータ信号によ
ってEL素子の発光輝度が制御され、階調表示がなされ
る。この方式はいわゆるアナログの階調表示方式と呼ば
れる駆動方式であり、アナログのビデオ信号の電位の差
によって階調表示が行われる。
As described above, the emission brightness of the EL element is controlled by the analog data signal, and gradation display is performed. This method is a driving method called a so-called analog gradation display method, and gradation display is performed by a difference in potential of an analog video signal.

【0030】ところで、各画素の駆動用TFTのId−
Vg特性にばらつきがあれば、仮に各画素の駆動用TF
Tに等しいゲート・ソース間電圧がかかったとしても、
同じドレイン電流を出力することはできない。こうなっ
てしまうと、僅かなId−Vg特性のバラツキによっ
て、同じ電圧の信号を入力してもEL素子の発光量が隣
接画素で大きく異なってしまう。
By the way, Id- of the driving TFT of each pixel
If there is variation in the Vg characteristics, it is assumed that the driving TF of each pixel is
Even if a gate-source voltage equal to T is applied,
It cannot output the same drain current. In such a case, due to a slight variation in the Id-Vg characteristic, the light emission amount of the EL element greatly differs between adjacent pixels even if the signal of the same voltage is input.

【0031】このように、アナログ方式の階調表示はT
FTの特性バラツキに対して極めて敏感であり、その点
が発光装置の高階調を表示する際の障害となっていた。
As described above, the analog gradation display is T
It is extremely sensitive to variations in the characteristics of the FT, which has been an obstacle to displaying high gradation of the light emitting device.

【0032】次に、デジタルの時分割方式で階調表示を
行う場合について、その問題点を述べる。なお、デジタ
ルの時分割方式で階調表示を行うことについては特許文
献2にも開示されている。
Next, problems in the case of performing gradation display by the digital time division method will be described. Note that Patent Document 2 discloses that gradation display is performed by a digital time division method.

【0033】[0033]

【特許文献2】特開2001−5426号公報[Patent Document 2] Japanese Patent Laid-Open No. 2001-5426

【0034】1フレーム期間の長さを変えずに階調を増
やすには、1フレーム期間の中により多くのサブフレー
ム期間を設ける必要があるため、画素に信号を送る回路
をより高速に動作させる必要がある。そのため、消費電
力が増えてしまう。また、アドレス(書き込み)期間
(Ta)の数が増えるため、1フレーム期間全体におけ
る表示期間の割合(これをデューティー比という)が小
さくなってしまう。もし仮に、1フレーム期間におい
て、サステイン(点灯)期間(Ts)の合計時間の占め
る割合が半分、つまり、デューティー比が50%であれ
ば、デューティー比が100%の場合の半分の輝度しか
得られない。もし、100%の場合と同等の輝度を得た
い場合には、サステイン(点灯)期間に光っている時の
輝度、つまり、瞬間輝度を2倍にする必要がある。その
ためには、EL素子に2倍の電流を流す必要がある。
In order to increase the number of gradations without changing the length of one frame period, it is necessary to provide more subframe periods within one frame period, so that a circuit for sending a signal to a pixel operates at a higher speed. There is a need. Therefore, power consumption increases. Further, since the number of address (writing) periods (Ta) increases, the ratio of the display period in the entire one frame period (this is called the duty ratio) becomes small. If the ratio of the total time of the sustain (lighting) period (Ts) is half in one frame period, that is, if the duty ratio is 50%, only half the brightness as when the duty ratio is 100% is obtained. Absent. If it is desired to obtain the same brightness as that of 100%, it is necessary to double the brightness when shining in the sustain (lighting) period, that is, the instantaneous brightness. For that purpose, it is necessary to flow twice the current through the EL element.

【0035】[0035]

【発明が解決しようとする課題】本発明は、前述のよう
な発光装置の階調表示方式が持つ問題点を鑑みてなされ
たものであり、新規の駆動方法を用いることによって、
デューティー比の向上を実現し、さらには階調を増やし
た場合にも十分なサステイン(点灯)期間を確保して良
好な画質を実現することを課題とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the problems of the gradation display method of the light emitting device as described above, and by using a novel driving method,
An object of the present invention is to improve the duty ratio and to secure a sufficient sustain (lighting) period even when the number of gradations is increased to realize good image quality.

【0036】[0036]

【課題を解決するための手段】本発明に到達する過程に
おいて、アナログ方式の階調表示の問題は、EL素子に
流れる電流量が、制御するTFTのId−Vg特性バラ
ツキに敏感であることに起因すると考えた。
In the course of reaching the present invention, the problem of analog gray scale display is that the amount of current flowing through the EL element is sensitive to variations in Id-Vg characteristics of the controlled TFT. I thought it was the cause.

【0037】また、デジタル方式の時分割階調表示の問
題点は、階調を増やした場合に発生する、デューティー
比の低下による輝度不足に起因していると考えた。
Further, it is considered that the problem of the digital time-division gray scale display is due to insufficient brightness due to the reduction of the duty ratio, which occurs when the gray scale is increased.

【0038】本発明は前述のような問題点を鑑みてなさ
れたものであり、EL素子の輝度を、EL素子に流れる
電流量とEL素子が発光する時間の制御とを組み合わせ
て階調表示を行う、つまり、アナログ方式の階調表示と
デジタル方式の時分割階調表示とを組み合わせて階調表
示を行うことで、TFTのId−Vg特性バラツキの影
響を受けにくく、回路の動作速度とデューティー比とを
変えずに高階調表示を行う方式を提供するものである。
The present invention has been made in view of the above problems, and the gradation display is performed by combining the brightness of the EL element with the control of the amount of current flowing through the EL element and the time for which the EL element emits light. By performing the gradation display by combining the gradation display of the analog method and the time division gradation display of the digital method, the influence of the Id-Vg characteristic variation of the TFT is less likely to occur, and the operation speed and duty of the circuit are reduced. It is intended to provide a method for performing high gradation display without changing the ratio.

【0039】上記構成によって本発明では、TFTによ
ってId−Vg特性に多少のバラツキがあっても、等し
いゲート・ソース間電圧がかかったときに出力される電
流量のばらつきを抑えることができる。よってId−V
g特性のバラツキによって、同じ電圧の信号を入力して
もEL素子の発光量が隣接画素で大きく異なってしまう
という事態を避けることが可能になる。
With the above structure, in the present invention, even if there is some variation in the Id-Vg characteristics of the TFTs, it is possible to suppress variations in the amount of current output when equal gate-source voltages are applied. Therefore Id-V
It is possible to avoid a situation in which the light emission amount of the EL element greatly differs between adjacent pixels even if signals of the same voltage are input due to variations in g characteristics.

【0040】また、同じ階調数を表示する場合、上記構
成のほうが、デジタル方式の時分割方式で階調表示を行
うよりもサブフレーム期間の数を減らせるため、デュー
ティー比を高く設定することが可能であり、回路を高速
動作させる必要がなくなるため、消費電力を小さくする
ことが可能である。
Further, when displaying the same number of gradations, the above-mentioned configuration can reduce the number of sub-frame periods as compared with the case where gradation display is performed by the digital time division method, so the duty ratio should be set high. Since it is not necessary to operate the circuit at high speed, power consumption can be reduced.

【0041】なお、本文中において、nのm乗を
「nm」もしくは「n^m」と記載する。
In the text, the m-th power of n is described as "n m " or "n ^ m".

【0042】以下に本発明の構成を示す。The structure of the present invention is shown below.

【0043】本発明によって、発光素子に流れる電流量
の制御と、前記発光素子が発光する時間の制御と、を組
み合わせることによって階調表示を行うことを特徴とす
る発光装置の駆動方法が提供される。
According to the present invention, there is provided a method for driving a light emitting device, characterized in that gradation display is performed by combining control of the amount of current flowing through the light emitting element and control of the time during which the light emitting element emits light. It

【0044】本発明によって、1フレーム期間はm(m
は2以上の自然数)通りの異なる長さのサブフレーム期
間を有し、前記m通りの異なる長さのサブフレーム期間
は、それぞれアドレス期間とサステイン期間とを有し、
前記アドレス期間において、アナログデータ信号を対応
する発光素子に入力し、前記サステイン期間において、
前記アナログデータ信号によって複数の前記発光素子は
n通りの輝度(nは2以上の自然数)で発光することを
特徴とする発光装置の駆動方法が提供される。
According to the present invention, one frame period is m (m
Has 2 or more natural number) different length subframe periods, and the m different length subframe periods each have an address period and a sustain period,
In the address period, an analog data signal is input to the corresponding light emitting element, and in the sustain period,
A method for driving a light emitting device is provided, wherein the plurality of light emitting elements emit light with n kinds of brightness (n is a natural number of 2 or more) according to the analog data signal.

【0045】本発明によって、1フレーム期間はm(m
は2以上の自然数)個のサブフレーム期間を有し、前記
m個のサブフレーム期間は、それぞれアドレス期間とサ
ステイン期間とを有し、前記アドレス期間において、ア
ナログデータ信号を対応する発光素子に入力し、前記サ
ステイン期間において、前記アナログデータ信号によっ
て前記複数の発光素子は、n通りの輝度(nは2以上の
自然数)で発光し、nm通りの階調を表現することを特
徴とする発光装置の駆動方法が提供される。
According to the present invention, one frame period is m (m
Is a natural number of 2 or more) sub-frame periods, and the m sub-frame periods each have an address period and a sustain period, and an analog data signal is input to a corresponding light emitting element in the address period. Then, during the sustain period, the plurality of light emitting elements emit light with n kinds of luminance (n is a natural number of 2 or more) by the analog data signal and express n m kinds of gradations. A method of driving a device is provided.

【0046】本発明の発光装置の駆動方法においては、
前記発光装置は複数の発光素子が設けられた画素部を有
し、前記複数の発光素子は、第1の電極と、第2の電極
とをそれぞれ有し、前記発光素子のサステイン期間にお
ける発光輝度は、前記第1の電極と前記第2の電極の間
に流れるオンの発光素子駆動電流によって制御されてい
ることを特徴としている。
In the method of driving the light emitting device of the present invention,
The light emitting device has a pixel portion provided with a plurality of light emitting elements, and the plurality of light emitting elements each have a first electrode and a second electrode, and the light emitting luminance of the light emitting element in a sustain period. Are controlled by an ON-state light emitting element drive current flowing between the first electrode and the second electrode.

【0047】本発明の発光装置の駆動方法においては、
前記1フレーム期間の中に、発光素子に順方向とは逆方
向の極性にてバイアス電圧を印加する期間を有すること
を特徴としている。
In the method for driving the light emitting device of the present invention,
It is characterized in that the one frame period has a period in which a bias voltage is applied to the light emitting element in a polarity opposite to the forward direction.

【0048】本発明によって、電子機器が提供される。The present invention provides an electronic device.

【0049】[0049]

【発明の実施の形態】以下に、本発明の発光装置の駆動
方法を実施形態において詳しく説明する。ただし、本発
明の発光装置の駆動方法は、以下の実施形態に限定され
るものではない。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, a method for driving a light emitting device according to the present invention will be described in detail in the embodiments. However, the driving method of the light emitting device of the present invention is not limited to the following embodiments.

【0050】(実施形態1)本実施形態においては、図
1及び図2を用いて、(a+b)ビット(a、bはそれ
ぞれ2以上の自然数)のデジタルデータ信号により2
(a+b)階調の表示を行う場合について説明する。
(Embodiment 1) In the present embodiment, by using FIG. 1 and FIG. 2, two digital data signals of (a + b) bits (a and b are natural numbers of 2 or more) are used.
A case of displaying (a + b) gradation will be described.

【0051】図1に本発明の駆動方法で動作する発光装
置の画素部100の構造を示す。画素部は(x×y)個
(x、yはそれぞれ1以上の自然数)のマトリクス状に
配置された画素から構成される。ゲート信号が入力され
るゲート信号線(G1〜Gy)は、各画素が有するスイッ
チング用TFT101のゲート電極に接続されている。
また各画素の有するスイッチング用TFT101のソー
ス領域とドレイン領域は、一方がビデオデータ信号が入
力されるソース信号線(データ信号線ともいう)(S1
〜Sx)の1つに、もう一方が各画素が有する駆動用T
FT104のゲート電極にそれぞれ接続されている。駆
動用TFT104のソース領域とドレイン領域はそれぞ
れ、一方は電源供給線110に、もう一方はEL素子1
06に接続されている。電源供給線110の電位は常に
一定の電位に保たれており、その電位をVDとする。
FIG. 1 shows a structure of a pixel portion 100 of a light emitting device which operates by the driving method of the present invention. The pixel portion is composed of (x × y) pixels (x and y are natural numbers of 1 or more) arranged in a matrix. Gate signal lines (G 1 to G y ) to which a gate signal is input are connected to the gate electrode of the switching TFT 101 included in each pixel.
One of a source region and a drain region of the switching TFT 101 included in each pixel is a source signal line (also referred to as a data signal line) to which a video data signal is input (S 1
~ S x ) and the other has a driving T that each pixel has
Each of them is connected to the gate electrode of the FT 104. One of the source region and the drain region of the driving TFT 104 is the power supply line 110, and the other is the EL element 1.
It is connected to 06. The potential of the power supply line 110 is always kept at a constant potential, and the potential is V D.

【0052】また、駆動用TFT104のゲート電極
と、電源供給線110との間にコンデンサ108を設
け、駆動用TFT104のゲート・ソース間電圧を保持
するための保持容量として用いても良い。
Further, a capacitor 108 may be provided between the gate electrode of the driving TFT 104 and the power supply line 110 and used as a storage capacitor for holding the gate-source voltage of the driving TFT 104.

【0053】なおビデオデータ信号とは、(a+b)ビ
ットのデジタルデータ信号を、デジタルの時分割階調と
アナログの階調表示とを行うために変換した信号であ
り、Ve1、Ve2、…、Ve2^bの電位で構成された画
像情報を含む信号である。
The video data signal is a signal obtained by converting a (a + b) -bit digital data signal for performing digital time-division gradation and analog gradation display. Ve 1 , Ve 2 , ... , Ve 2 ^ b , which is a signal including image information.

【0054】EL素子106は陽極、陰極、および陽極
と陰極との間に設けられたEL層とからなる。陽極が駆
動用TFT104のソース領域またはドレイン領域と接
続している場合、対向電極109には陰極が接続され
る。逆に陰極が駆動用TFT104のソース領域または
ドレイン領域と接続している場合、対向電極109には
陽極が接続される。
The EL element 106 is composed of an anode, a cathode, and an EL layer provided between the anode and the cathode. When the anode is connected to the source region or the drain region of the driving TFT 104, the cathode is connected to the counter electrode 109. Conversely, when the cathode is connected to the source region or the drain region of the driving TFT 104, the anode is connected to the counter electrode 109.

【0055】なお、図1には図示されていないが、各画
素の対向電極109はすべて同電位になるように接続さ
れており、その電位を定常電位と呼び、VCと表す。
Although not shown in FIG. 1, the counter electrodes 109 of the pixels are all connected so as to have the same potential, and the potential is called a steady potential and is represented by V C.

【0056】図2に、本発明を実施するためのタイミン
グチャートを示す。まず、1フレーム期間(F)にそれ
ぞれ期間長の異なるa通りのサブフレーム期間(SF1
〜SFa)をそれぞれ一個ずつ設ける。なお、画素部の
全ての画素が1つの画像を表示する期間を1フレーム期
間(F)と呼ぶ。
FIG. 2 shows a timing chart for carrying out the present invention. First, in one frame period (F), a sub-frame periods (SF 1
~ SF a ) are provided one by one. Note that a period in which all the pixels in the pixel portion display one image is referred to as one frame period (F).

【0057】通常の発光装置では1秒間に60以上のフ
レーム期間が設けられており、1秒間に60以上の画像
が表示されている。1秒間に表示される画像の数が60
より少なくなると、視覚的にフリッカ等の画像のちらつ
きが目立ち始める。
In a normal light emitting device, 60 or more frame periods are provided in one second, and 60 or more images are displayed in one second. The number of images displayed per second is 60
When the number becomes smaller, image flicker such as flicker becomes visually noticeable.

【0058】なお、1フレーム期間を構成する複数の期
間をサブフレーム期間(SF)と呼ぶ。
A plurality of periods forming one frame period are called subframe periods (SF).

【0059】サブフレーム期間はアドレス期間(Ta)
とサステイン期間(Ts)とを有する。アドレス期間と
は、1サブフレーム期間中、画素にデジタルデータ信号
を入力するのに要する時間であり、サステイン期間(点
灯期間とも呼ぶ)とは、EL素子を発光させる期間を示
している。
The sub-frame period is the address period (Ta)
And a sustain period (Ts). The address period is a time required to input a digital data signal to a pixel in one subframe period, and the sustain period (also referred to as a lighting period) is a period in which an EL element emits light.

【0060】サブフレーム期間SF1〜SFaがそれぞれ
有するアドレス期間(Ta)をそれぞれTa1〜Taa
する。なお、アドレス期間Ta1〜Taaの長さは、全て
等しい。SF1〜SFaがそれぞれ有するサステイン期間
(Ts)をそれぞれTs1〜Tsaとする。サステイン期
間Ts1が最も長く、Tsaが最も短くなるように、サス
テイン期間の期間長の比率を以下のように設定する。 Ts1:Ts2:…:Tsa-1:Tsa=2(a-1)
(a-2):…:21:20 このように設定することで、各サステイン期間のEL素
子の発光輝度が等しい場合、2a通りの階調を表現する
ことが可能である。
[0060] sub-frame periods SF 1 - SF a is the Ta 1 to Ta a respective address period (Ta) having respectively. The lengths of the address periods Ta 1 to Ta a are all equal. SF 1 - SF a is a sustain period, each having a (Ts), respectively, and Ts 1 ~Ts a. Sustain period Ts 1 is the longest, so Ts a is the shortest, is set as follows the ratio of the period length of the sustain period. Ts 1 : Ts 2 : ...: Ts a-1 : Ts a = 2 (a-1) :
2 (a-2) : ...: 2 1 : 2 0 By setting in this way, it is possible to express 2 a gradations when the emission brightness of the EL elements in each sustain period is equal.

【0061】ただし、本実施形態においては、2のべき
乗の比になるように各サステイン期間の比を設定してい
るが、サステイン期間の長さを2のべき乗の比としない
場合でも、階調表示は可能である。各サブフレーム期間
の有するサステイン期間の期間長がそれぞれ異なるよう
に設定することによって、2a通りの階調を表現するこ
とができる。
However, in the present embodiment, the ratio of each sustain period is set so as to be a power of 2, however, even if the length of the sustain period is not a power of 2, the gradation Display is possible. By setting the sustain periods of the sub-frame periods to be different from each other, 2 a gray levels can be expressed.

【0062】アドレス期間(Ta)中、ある1行のゲー
ト信号線が選択されている期間を1ライン期間(L)と呼
ぶ。図1の発光装置の場合、ゲート信号線はy本あるの
で、1つのアドレス期間中にy個のライン期間(L1〜L
y)が設けられている。
In the address period (Ta), a period in which a certain row of gate signal lines is selected is called a 1-line period (L). In the case of the light emitting device of FIG. 1, since there are y gate signal lines, y number of line periods (L 1 to L 1 ) are included in one address period.
y ) is provided.

【0063】サブフレーム期間SF1のアドレス期間T
1において、EL素子106の対向電極の電位VCは、
電源供給線110の電位VDと同じ高さに保たれてい
る。本実施の形態において、アドレス期間における対向
電極の電位VCをオフの定常電位と呼ぶ。なおオフの定
常電位の高さは、EL素子106が発光しない範囲であ
ればよい。
Address period T of subframe period SF 1
At a 1 , the potential V C of the counter electrode of the EL element 106 is
It is kept at the same height as the potential V D of the power supply line 110. In this embodiment mode, the potential V C of the counter electrode in the address period is called an off steady potential. Note that the off steady-state potential may be in the range in which the EL element 106 does not emit light.

【0064】第1のライン期間(L1)において、ゲー
ト信号線G1にゲート信号が入力され、ゲート信号線G1
に接続されているスイッチング用TFT101全てがオ
ンの状態になる。
[0064] In the first line period (L 1), a gate signal is input to the gate signal line G 1, the gate signal lines G 1
All the switching TFTs 101 connected to are turned on.

【0065】そしてゲート信号線G1に接続されている
スイッチング用TFT101がオンにされた状態で、全
てのソース信号線(S1〜Sx)に同時にビデオデータ信
号が入力される。各ソース信号線の電位は、Ve1、V
2、…、Ve2^bのいずれか1つの電位である。
Then, with the switching TFT 101 connected to the gate signal line G 1 turned on, the video data signals are simultaneously input to all the source signal lines (S 1 to S x ). The potential of each source signal line is Ve 1 , V
The potential is one of e 2 , ..., Ve 2 ^ b .

【0066】そしてソース信号線(S1〜Sx)に入力さ
れたビデオデータ信号は、オンの状態のスイッチング用
TFT101を介して駆動用TFT104のゲート電極
に入力される。またゲート信号線G1に接続された全て
の画素のコンデンサ108にもビデオデータ信号が入力
され、その電荷が保持される。
Then, the video data signal input to the source signal lines (S 1 to S x ) is input to the gate electrode of the driving TFT 104 via the switching TFT 101 in the ON state. Further, the video data signal is also input to the capacitors 108 of all the pixels connected to the gate signal line G 1 and the charges thereof are held.

【0067】次に第2のライン期間(L2)において、
ゲート信号線G2にゲート信号が入力され、ゲート信号
線G2に接続されているスイッチング用TFT101全
てがオンの状態になる。そしてゲート信号線G2に接続
されているスイッチング用TFT101をオンにした状
態で、全てのソース信号線(S1〜Sx)に同時にビデオ
データ信号が入力される。ソース信号線(S1〜Sx)に
入力されたビデオデータ信号は、スイッチング用TFT
101を介して駆動用TFT104のゲート電極に入力
される。またゲート信号線G2に接続された全ての画素
のコンデンサ108にもビデオデータ信号が入力され、
その電荷が保持される。
Next, in the second line period (L 2 ),
The gate signal is input to the gate signal line G 2, all switching TFT101 is turned on, which is connected to the gate signal line G 2. Then, with the switching TFT 101 connected to the gate signal line G 2 turned on, video data signals are simultaneously input to all the source signal lines (S 1 to S x ). The video data signal input to the source signal lines (S 1 to S x ) is a switching TFT.
It is input to the gate electrode of the driving TFT 104 via 101. The video data signal is also input to the capacitors 108 of all the pixels connected to the gate signal line G 2 .
The charge is retained.

【0068】そして順に上述した動作を繰り返し、ゲー
ト信号線(G1〜Gy)にゲート信号が入力され、全ての
ライン期間(L1〜Ly)が終了する。全てのライン期間
(L 1〜Ly)が終了すると、全ての画素にビデオデータ
信号が入力される。全ての画素にビデオデータ信号が入
力されるまでの期間がアドレス期間である。
Then, the above-described operation is repeated in order, and the game is
Signal line (G1~ Gy), The gate signal is input to all
Line period (L1~ Ly) Ends. All line periods
(L 1~ Ly) Is completed, the video data is
A signal is input. Video data signal is input to all pixels
The period until address is the address period.

【0069】アドレス期間Ta1が終了すると同時にサ
ステイン期間Ts1となる。サステイン期間になると、
対向電極の電位VCは、オフの定常電位からオンの定常
電位に変わる。本実施の形態において、サステイン期間
における定常電位をオンの定常電位と呼ぶ。オンの定常
電位は、EL素子が発光する程度に電源電位との間に電
位差を有していればよい。
At the same time when the address period Ta 1 ends, the sustain period Ts 1 starts. In the sustain period,
The potential V C of the counter electrode changes from an off steady potential to an on steady potential. In the present embodiment, the steady potential in the sustain period is called the on steady potential. The on-state steady potential may have a potential difference from the power source potential to the extent that the EL element emits light.

【0070】そしてサステイン期間Ts1において、全
てのスイッチング用TFT101はオフ状態となる。そ
してコンデンサ108において保持されたビデオデータ
信号が、駆動用TFT104のゲート電極に入力され
る。
Then, during the sustain period Ts 1 , all the switching TFTs 101 are turned off. Then, the video data signal held in the capacitor 108 is input to the gate electrode of the driving TFT 104.

【0071】駆動用TFT104のゲート電極にV
1、Ve2、…、Ve2^bの電位のいずれか1つが印加
され、このとき駆動用TFT104のソース・ドレイン
間に流れる電流をそれぞれIe1、Ie2、…、Ie2^b
とする。EL素子106に電流Ie1が流れたとき、E
L素子106は最も明るく発光し、電流Ie2^bが流れ
たとき、EL素子106は最も暗く発光するとする。E
L素子106に電流Ie1、Ie2、…、Ie2^bが流れ
るときのEL素子の輝度をそれぞれC1、C2、…、C
2^bとした時、これらの比率を以下のように設定する。 C1:C2:…:C(2^b)-1:C2^b=2(2^b)
(2^b)-1:…:22:21 このように設定することによって、2b通りの階調を表
現することが可能である。
V is applied to the gate electrode of the driving TFT 104.
e1, Ve2, ..., Ve2 ^ bAny one of the potentials is applied
At this time, the source / drain of the driving TFT 104
The current flowing between each is Ie1, Ie2, ..., Ie2 ^ b
And A current Ie is applied to the EL element 106.1When E flows
The L element 106 emits the brightest light, and the current Ie2 ^ bFlows
In this case, the EL element 106 emits the darkest light. E
The current Ie is applied to the L element 106.1, Ie2, ..., Ie2 ^ bFlows
The brightness of the EL element when1, C2, ..., C
2 ^ bThen, these ratios are set as follows. C1: C2: ...: C(2 ^ b) -1: C2 ^ b= 2(2 ^ b):
Two(2 ^ b) -1:…: 22: 21 By setting like this, 2bShow the gradation of the street
It is possible to reveal.

【0072】ただし、必ずしもEL素子に電流が流れた
とき、得られる輝度の比率を2のべき乗の比としない場
合でも、階調表示は可能である。
However, gradation display is possible even when the ratio of luminance obtained when a current flows through the EL element is not necessarily a power of 2.

【0073】本実施の形態において、ビデオデータ信号
がVe2^bの電位である場合、EL素子106は発光し
ない、すなわちC1=0という設定にしてもよい。
In this embodiment, the EL element 106 may not emit light when the video data signal has a potential of Ve 2 ^ b , that is, C 1 = 0.

【0074】サステイン期間Ts1が終了すると再び次
のサブフレーム期間SF2のアドレス期間Ta2に入り、
アドレス期間Ta1と同様、全画素にビデオデータ信号
を入力したらサステイン期間Ts2に入る。
When the sustain period Ts 1 ends, the address period Ta 2 of the next sub-frame period SF 2 again starts,
Similar to the address period Ta 1 , when the video data signal is input to all the pixels, the sustain period Ts 2 starts.

【0075】以下、残りの(a−2)個のサブフレーム
期間について同様の動作を繰り返し、順次Ts3、T
4、…、Tsaとサステイン期間を設定し、それぞれの
サブフレームで所定の画素を点灯させたとする。
Thereafter, the same operation is repeated for the remaining (a-2) sub-frame periods, and Ts 3 , T
It is assumed that s 4 , ..., Ts a and the sustain period are set, and a predetermined pixel is turned on in each subframe.

【0076】a個のサブフレーム期間が終了したら、1
フレーム期間が終了する。以上の駆動方法により、2a
通りの長さのサステイン期間と、2b通りのEL素子の
輝度を組み合わせることで、2(a+b)通りの階調を表現
することが可能である。
When the a sub-frame period ends, 1
The frame period ends. 2 a by the above driving method
It is possible to express 2 (a + b) gradations by combining the sustain periods of the same length and the brightness of 2 b kinds of EL elements.

【0077】なお本実施形態では、図2の通り、サブフ
レーム期間をSF1、SF2、…、SFaの順に設けた場
合を説明しているが、サブフレーム期間の設定順序は必
ずしもこれに限定されない。すなわち、1フレーム期間
内で、サブフレーム期間の出現順序をランダムとしても
良い。
In the present embodiment, as shown in FIG. 2, the case where the subframe periods are provided in the order of SF 1 , SF 2 , ..., SF a has been described, but the setting order of the subframe periods is not necessarily this. Not limited. That is, the order of appearance of subframe periods may be random within one frame period.

【0078】また、上述した本実施形態の構成では、電
源供給線110の電位VDを常に一定に保ち、対向電極
109の電位VCをアドレス期間とサステイン期間とで
変化させた。しかし本実施形態はこの構成に限定されな
い。逆に対向電極109の電位VCを常に一定に保ち、
電源供給線110の電位VDをアドレス期間とサステイ
ン期間とで変化ても良い。また、電源供給線110の電
位VDと対向電極109の電位VCの両方を、アドレス期
間とサステイン期間とで変化させてもよい。
Further, in the above-described structure of this embodiment, the potential V D of the power supply line 110 is always kept constant and the potential V C of the counter electrode 109 is changed between the address period and the sustain period. However, the present embodiment is not limited to this configuration. On the contrary, the potential V C of the counter electrode 109 is always kept constant,
The potential V D of the power supply line 110 may be changed between the address period and the sustain period. Further, both the potential V D of the power supply line 110 and the potential V C of the counter electrode 109 may be changed between the address period and the sustain period.

【0079】本発明の駆動方法で2(a+b)通りの階調を
表現するために、次の条件が必要である。1番目の階調
が最も暗く、2(a+b)番目の階調が最も明るいとした
時、x番目の階調を表す輝度は(x+1)番目の階調を
表す輝度よりも小さくなるように、EL素子に流れる2
b通りの電流を設定する必要がある(xは1以上2(m+n)
−1以下の自然数)。
The following conditions are required to express 2 (a + b) gray levels in the driving method of the present invention. When the first gradation is the darkest and the 2 (a + b) th gradation is the brightest, the brightness representing the xth gradation is smaller than the brightness representing the (x + 1) th gradation. 2 flowing into the EL element
It is necessary to set b different currents (x is 1 or more 2 (m + n)
-1 or less natural number).

【0080】例として、外部から入力させる4ビットの
ビデオデータのうち、2ビットのデータを時分割方式の
階調の情報として(a=2)、かつ2ビットのデータを
アナログ方式の階調の情報として(b=2)、画素部に
ビデオデータ信号を入力する場合を説明する。表1に表
現したい階調レベルと、輝度の大小関係と、各ビットに
対応するサステイン期間中にEL素子に流す電流値を示
した表を示す。
As an example, of 4-bit video data input from the outside, 2-bit data is used as time division gradation information (a = 2), and 2-bit data is analog gradation data. A case where a video data signal is input to the pixel portion as information (b = 2) will be described. Table 1 shows a gradation level to be expressed, a magnitude relationship of luminance, and a current value flowing through the EL element during the sustain period corresponding to each bit.

【0081】[0081]

【表1】 [Table 1]

【0082】例えば、あるフレーム期間中に、スイッチ
ング用TFT101のゲート電極にゲート信号線G
2が、ソース領域とドレイン領域のうち、一方がソース
信号線S2に接続している画素において、7番目の階調
でEL素子を発光させるとする。この場合、アドレス期
間Ta1においてゲート信号線G2にゲート信号が入力さ
れている期間に、ソース信号線S2の電位をVe3とし、
アドレス期間Ta2においてゲート信号線G2にゲート信
号が入力されている期間に、ソース信号線S2の電位を
Ve2とする。結果、サステイン期間Ts1中にEL素子
にIe3の電流が流れ、サステイン期間Ts2中にEL素
子にIe2の電流が流れるため、このEL素子は7番目
の階調で発光する。
For example, during a certain frame period, the gate signal line G is applied to the gate electrode of the switching TFT 101.
2, of the source region and the drain region, one of the pixels connected to the source signal line S 2, and causes the EL element to emit light at 7 th gradation. In this case, the potential of the source signal line S 2 is set to Ve 3 while the gate signal is being input to the gate signal line G 2 in the address period Ta 1 .
During the period in which the gate signal to the gate signal line G 2 in the address period Ta 2 is input, the potential of the source signal line S 2 and Ve 2. As a result, a current of Ie 3 flows through the EL element during the sustain period Ts 1 and a current of Ie 2 flows through the EL element during the sustain period Ts 2 , so that the EL element emits light at the seventh gradation.

【0083】表1に示した階調を表現するとき、1番目
の階調が最も暗く、番号を増やしていくごとに輝度が大
きくなり、16番目の階調が最も明るくなるように、E
L素子106に流れる電流Ie1、Ie2、Ie3、Ie4
を設定する必要がある。
When expressing the gradations shown in Table 1, the first gradation is the darkest, the brightness increases as the number increases, and the 16th gradation becomes the brightest.
Currents Ie 1 , Ie 2 , Ie 3 , and Ie 4 flowing through the L element 106
Need to be set.

【0084】本発明の構成により、(a+b)ビットの
デジタルのデータ信号により2(a+b )通りの階調を表示
する場合、デジタルの時分割方式で階調表示を行うより
も、サブフレーム数をb個減らすことが可能である。本
発明の構成と、デジタルの時分割方式とでアドレス期間
が等しい場合、本発明の構成のほうが、サブフレーム数
が減ったことによりデューティー比が大きくなるので、
より明るく発光する良好な画質の発光装置を得ることが
できる。また、本発明の構成と、デジタルの時分割方式
とでデューティー比が等しくなるよう画素に信号を送る
回路を動作させる場合、本発明の構成のほうが回路の動
作を遅くできるので、消費電力の小さい発光装置を得る
ことができる。
According to the configuration of the present invention, when displaying 2 (a + b ) gray scales with a digital data signal of (a + b) bits, it is possible to display sub-frames rather than performing gray scale display by a digital time division method. It is possible to reduce the number by b. When the address period is the same in the configuration of the present invention and the digital time division method, the duty ratio becomes larger in the configuration of the present invention because the number of subframes decreases.
It is possible to obtain a light emitting device which emits brighter light and has a good image quality. Further, in the case where the circuit which sends a signal to the pixel is operated so that the duty ratio becomes equal between the configuration of the present invention and the digital time division method, the configuration of the present invention can delay the operation of the circuit, so that the power consumption is small. A light emitting device can be obtained.

【0085】なお、本実施形態では、1フレーム期間に
a通りの異なる長さのサブフレーム期間をそれぞれ1個
ずつ設け、aビットのデジタルビデオ信号を用いて、2
a通りの階調を表示する例を示したが、本発明はこれに
限定されるものではない。例えば、1フレーム期間にa
通りの異なる長さのサブフレーム期間のうちのいくつか
のサブフレーム期間を複数個設けるようにしてもよい。
例えば、a通りの異なる長さのサブフレーム期間SF1
〜SFaのうちSF1を2個設け、それ以外のサブフレー
ム期間を1個ずつ設けるようにしてもよい。また、前述
したように、1フレーム期間内で、各サブフレーム期間
を設ける順序は必ずしも図2のように期間長の長いサブ
フレーム期間から順番に設ける必要はなく、ランダムと
しても良い。
In this embodiment, one subframe period of different length a is provided in each one frame period, and two a-bit digital video signals are used.
Although an example of displaying a number of gradations is shown, the present invention is not limited to this. For example, in one frame period a
It is possible to provide a plurality of some subframe periods of the subframe periods of different lengths.
For example, a number of different subframe periods SF 1
Two SF 1 out of SF a may be provided, and one subframe period other than SF 1 may be provided. Further, as described above, the order in which the subframe periods are provided in one frame period does not necessarily have to be provided in order from the subframe period having the longest period length as shown in FIG. 2, and may be random.

【0086】(実施形態2)実施形態1において、フレ
ーム期間Fにa通りの異なる長さのサブフレーム期間を
それぞれ一個ずつ設け、各サブフレーム期間に含まれる
サステイン期間において、EL素子を2b通りの輝度で
発光させることで、2(a+b)通りの階調を表現できると
したが、表現できる階調は2のべき乗とは限らない。す
なわち、フレーム期間(F)にm通り(mは2以上の自
然数)の異なる長さのサブフレーム期間SF1〜SFm
それぞれ一個ずつ設け、各サブフレーム期間に含まれる
サステイン期間において、EL素子をn通り(nは2以
上の自然数)の輝度で発光させることで、nm通りの階
調を表現することも可能である。ただし、1番目の階調
が最も暗く、nm番目の階調が最も明るいとした時、x
番目(xは1以上nm−1以下の自然数)の階調を表す
輝度は(x+1)番目の階調を表す輝度よりも小さくな
るように、EL素子に流れるn通りの電流を設定する必
要がある。
(Embodiment 2) In Embodiment 1, one sub-frame period having different lengths a is provided in the frame period F, and 2 b EL elements are provided in the sustain period included in each sub-frame period. Although it is described that 2 (a + b) gradations can be expressed by emitting light with the luminance of, the gradation that can be expressed is not always a power of 2. That is, m sub-frame periods SF 1 to SF m having different lengths (m is a natural number of 2 or more) are provided in the frame period (F), and the EL element is provided in the sustain period included in each sub-frame period. It is also possible to express n m different gradations by emitting light with n different luminances (n is a natural number of 2 or more). However, darkest first gradation, when the n m-th gradation is the brightest, x
It is necessary to set n kinds of currents flowing through the EL element so that the luminance representing the th gradation (x is a natural number of 1 or more and n m -1 or less) is smaller than the luminance representing the (x + 1) th gradation. There is.

【0087】また、本実施形態においても、1フレーム
期間内で、各サブフレーム期間を設ける順序は必ずしも
図2のように期間長の長いサブフレーム期間から順番に
設ける必要はなく、ランダムとしても良い。
Also in this embodiment, the order of providing the subframe periods within one frame period does not necessarily have to be the order of the subframe periods having the longest period as shown in FIG. 2, and may be random. .

【0088】なお、本実施形態では、1フレーム期間に
m通りの異なる長さのサブフレーム期間をそれぞれ1個
ずつ設ける例を示したが、本発明はこれに限定されるも
のではない。例えば、1フレーム期間にm通りの異なる
長さのサブフレーム期間のうちのいくつかのサブフレー
ム期間を複数個設けるようにしてもよい。例えば、m通
りの異なる長さのサブフレーム期間SF1〜SFmのうち
SF1を2個設け、それ以外のサブフレーム期間を1個
ずつ設けるようにしてもよい。この場合においても、サ
ブフレーム期間を設ける順番は必ずしも期間長の長いサ
ブフレーム期間から順番に設ける必要はなく、ランダム
としても良い。
In the present embodiment, an example has been shown in which one subframe period of m different lengths is provided in one frame period, but the present invention is not limited to this. For example, a plurality of subframe periods out of m different length subframe periods may be provided in one frame period. For example, out of m different subframe periods SF 1 to SF m , two SF 1 may be provided, and the other subframe periods may be provided one by one. Also in this case, the order of providing the subframe periods does not necessarily have to be provided in order from the subframe period having the longest length, and may be random.

【0089】(実施形態3)実施形態1及び実施形態2
において、画素部を図1に示したが、本発明の発光装置
の画素構成はこれに限らない。例えば、図1における電
源供給線109を全画素共通ではなく、ソース信号線ご
とに独立に設けてもよい。また、図3のように、保持容
量108に蓄えられた電荷を開放するために、図1の画
素構成に消去用TFT305を加えた画素構成でもかま
わない。
(Embodiment 3) Embodiments 1 and 2
1, the pixel portion is shown in FIG. 1, but the pixel structure of the light emitting device of the present invention is not limited to this. For example, the power supply line 109 in FIG. 1 may be independently provided not for all pixels but for each source signal line. Further, as shown in FIG. 3, a pixel structure in which an erasing TFT 305 is added to the pixel structure of FIG. 1 may be used in order to release the charge accumulated in the storage capacitor 108.

【0090】(実施形態4)EL素子は通常、陰極に対
し、それよりも高い電位を陽極に印加することによっ
て、陽極から陰極へと電流が流れて発光し、逆に、陽極
よりも高い電位を陰極に印加したとき、EL素子には電
流が流れないが、EL素子をこの状態とすることによっ
て、素子寿命を延ばすことが出来ることが知られてい
る。このとき、通常のように、EL素子に電流が流れる
ような電圧を順バイアス電圧、その逆の電圧を逆バイア
ス電圧という。
(Embodiment 4) In an EL element, when a potential higher than that of the cathode is applied to the anode, a current flows from the anode to the cathode to emit light, and conversely, a potential higher than that of the anode is applied. It is known that when EL is applied to the cathode, no current flows in the EL element, but by setting the EL element in this state, the element life can be extended. At this time, as usual, a voltage at which a current flows through the EL element is called a forward bias voltage, and the reverse voltage is called a reverse bias voltage.

【0091】実施形態1、実施形態2及び実施形態3に
おいて、フレーム期間内にEL素子が発光しない期間を
設け、その期間中全画素に含まれるEL素子に逆バイア
ス電圧を印加してもよい。また、特開2001−109
432に開示されている技術を用いることが可能な画素
構成の場合、EL素子を発光させないアドレス期間中
に、EL素子に逆方向バイアス電圧を印加してもよい。
In the first, second and third embodiments, a period during which the EL element does not emit light may be provided within the frame period, and a reverse bias voltage may be applied to the EL elements included in all pixels during that period. In addition, Japanese Patent Laid-Open No. 2001-109
In the case of a pixel structure in which the technique disclosed in No. 432 can be used, a reverse bias voltage may be applied to the EL element during the address period in which the EL element does not emit light.

【0092】[0092]

【実施例】以下に、本発明の実施例について説明する。EXAMPLES Examples of the present invention will be described below.

【0093】[実施例1]本発明の駆動方法で動作する
発光装置を、図4に示された回路構成の一例で説明す
る。
[Embodiment 1] A light emitting device which operates by the driving method of the present invention will be described with an example of the circuit configuration shown in FIG.

【0094】図4(A)の発光装置は、画素部401、
画素部401の周辺に配置されたソース信号線駆動回路
402及びゲート信号線駆動回路403を有しており、
いずれも基板上に形成されたTFTによって構成されて
いる。なお、図4(A)に示した例においては、発光装
置はソース信号線駆動回路とゲート信号線駆動回路とを
1つずつ有しているが、ソース信号線駆動回路は任意の
数であってもよい。またゲート信号線駆動回路も任意の
数であってもよい。
The light emitting device shown in FIG. 4A includes a pixel portion 401,
It has a source signal line driver circuit 402 and a gate signal line driver circuit 403 which are arranged around the pixel portion 401,
Both are composed of TFTs formed on the substrate. Note that in the example illustrated in FIG. 4A, the light-emitting device includes one source signal line driver circuit and one gate signal line driver circuit, but the number of source signal line driver circuits is arbitrary. May be. Further, the number of gate signal line driving circuits may be arbitrary.

【0095】外部から入力させる(a+b)ビット(a
は2以上の自然数)(bは2以上の自然数)のビデオデ
ータ信号と制御信号とは、ビデオ信号処理回路421に
おいて変換され、ソース信号線駆動回路とゲート信号線
駆動回路に入力する制御信号およびアナログデータ信号
を生成する。
Externally input (a + b) bits (a
Is a natural number greater than or equal to 2) (b is a natural number greater than or equal to 2) and the control signal is converted in the video signal processing circuit 421 and input to the source signal line driver circuit and the gate signal line driver circuit. Generate an analog data signal.

【0096】ビデオ信号処理回路421は、1フレーム
期間にaビットの階調に対応した複数のサブフレーム期
間をもうける手段と、bビットの階調をアナログデータ
信号として出力する手段と、ソース信号線駆動回路40
2及びゲート信号線駆動回路403を動作させる制御信
号を出力する手段と、を有している。前記サブフレーム
期間はアドレス期間とサステイン期間とに分けられ、a
ビットの階調に対応してサステイン期間が設定されるも
のとする。
The video signal processing circuit 421 has means for providing a plurality of sub-frame periods corresponding to a-bit gradation in one frame period, means for outputting a b-bit gradation as an analog data signal, and source signal line. Drive circuit 40
2 and means for outputting a control signal for operating the gate signal line drive circuit 403. The sub-frame period is divided into an address period and a sustain period.
It is assumed that the sustain period is set according to the bit gradation.

【0097】このビデオ信号処理回路421は、本発明
の駆動方法で動作する発光装置の外部に設け、そこで生
成されたデータ信号が発光装置に入力される構成として
も良い。この場合、本発明の駆動方法で動作する発光装
置を表示ディスプレイとして有する電子機器は、本発明
の駆動方法で動作する発光装置とビデオ信号処理回路を
別の部品として含むことになる。
The video signal processing circuit 421 may be provided outside the light emitting device that operates according to the driving method of the present invention, and the data signal generated there may be input to the light emitting device. In this case, the electronic device having the light emitting device that operates by the driving method of the present invention as a display includes the light emitting device that operates by the driving method of the present invention and the video signal processing circuit as separate components.

【0098】また、ビデオ信号処理回路421をICチ
ップなどの形で本発明の駆動方法で動作する発光装置に
実装し、そのICチップで形成されたデジタルデータ信
号が本発明の駆動方法で動作する発光装置に入力される
構成としても良い。この場合、本発明の駆動方法で動作
する発光装置をディスプレイとして有する電子機器は、
ビデオ信号処理回路を含むICチップを実装した発光装
置を部品として含むことになる。
Further, the video signal processing circuit 421 is mounted in the form of an IC chip or the like on a light emitting device which operates by the driving method of the present invention, and a digital data signal formed by the IC chip operates by the driving method of the present invention. It may be configured to be input to the light emitting device. In this case, an electronic device having a light emitting device that operates by the driving method of the present invention as a display is
A light emitting device mounted with an IC chip including a video signal processing circuit is included as a component.

【0099】また最終的には、ビデオ信号処理回路42
1を画素部401、ソース信号線駆動回路402及びゲ
ート信号線駆動回路403と同一の基板上にTFTでも
って形成しうる。この場合、発光装置に画像情報を含む
ビデオ信号及び制御信号及び電源電圧を入力すれば全て
基板上で処理することができる。この場合のビデオ信号
処理回路はポリシリコン膜を活性層とするTFTで形成
しても良い。また、本発明の駆動方法で動作する発光装
置を表示部として有する電子機器は、ビデオ信号処理回
路が発光装置自体に内蔵されており、電子機器の小型化
を図ることが可能である。
Finally, the video signal processing circuit 42
1 can be formed using TFTs on the same substrate as the pixel portion 401, the source signal line driver circuit 402, and the gate signal line driver circuit 403. In this case, if a video signal including image information, a control signal, and a power supply voltage are input to the light emitting device, all can be processed on the substrate. In this case, the video signal processing circuit may be formed by a TFT having a polysilicon film as an active layer. Further, in an electronic device including a light emitting device which operates by the driving method of the present invention as a display portion, a video signal processing circuit is incorporated in the light emitting device itself, so that the electronic device can be downsized.

【0100】図5は、本実施例で用いるソース信号線駆
動回路の概略図であり、フリップフロップ510を複数
段用いてなるシフトレジスタ501、第1のラッチ回路
502、第2のラッチ回路503、D/A変換回路50
4等を有する。図5の例では、b=3とした時の回路構
成であり、デジタル映像信号がビット毎に入力される。
ここでは、3本の信号線から、3ビットのデジタル映像
信号が入力される。外部より入力される信号は、クロッ
ク信号(S−CLK)、反転クロック信号(S−CLK
b)、スタートパルス(S−SP)、デジタル映像信号(Di
gital Data1〜3)、ラッチパルス(Latch Pulse)である。
FIG. 5 is a schematic diagram of a source signal line drive circuit used in this embodiment. A shift register 501 including a plurality of stages of flip-flops 510, a first latch circuit 502, a second latch circuit 503, D / A conversion circuit 50
It has 4 mag. In the example of FIG. 5, the circuit configuration is when b = 3, and the digital video signal is input bit by bit.
Here, a 3-bit digital video signal is input from the three signal lines. The signals input from the outside are the clock signal (S-CLK) and the inverted clock signal (S-CLK).
b), start pulse (S-SP), digital video signal (Di
gital Data 1 to 3) and Latch Pulse.

【0101】まず、クロック信号、クロック反転信号、
およびスタートパルスのタイミングにしたがって、シフ
トレジスタ501より、順次サンプリングパルスが出力
される。その後、サンプリングパルスは、第1のラッチ
回路502に入力され、第1のラッチ回路502におい
ては、サンプリングパルスが入力されたタイミングで、
ビット毎のデジタル映像信号を取り込み、保持する。こ
の動作が、1列目から順に行われる。
First, a clock signal, a clock inversion signal,
The sampling pulse is sequentially output from the shift register 501 in accordance with the timing of the start pulse. After that, the sampling pulse is input to the first latch circuit 502, and in the first latch circuit 502, at the timing when the sampling pulse is input,
Captures and holds digital video signals for each bit. This operation is sequentially performed from the first column.

【0102】最終の第1のラッチ回路においてデジタル
映像信号の保持が完了すると、ラッチパルスが入力さ
れ、このタイミングで、第1のラッチ回路502におい
て保持されているデジタル映像信号は、一斉に第2のラ
ッチ回路503へと転送される。
When the holding of the digital video signal in the final first latch circuit is completed, a latch pulse is input, and at this timing, the digital video signals held in the first latch circuit 502 are simultaneously output to the second video signal. Is transferred to the latch circuit 503.

【0103】その後、ビット毎のデジタル映像信号は、
D/A変換回路504に入力され、アナログ映像信号に
変換された後、それぞれのソース信号線(S1、S2、・
・・、Sx)へと出力される。
After that, the digital video signal for each bit is
After being input to the D / A conversion circuit 504 and converted into an analog video signal, each source signal line (S 1 , S 2 , ...
.., S x ).

【0104】一方図6は、本実施例で用いるゲート信号
線駆動回路の概略図であり、フリップフロップ614を
複数段用いてなるシフトレジスタ611、バッファ61
2、NAND615等を複数個用いてなるパルス幅制御
回路613等を有する。外部より入力される信号は、ク
ロック信号(G−CLK)、反転クロック信号(G−CL
Kb)、スタートパルス(G−SP)、パルス幅制御信号
(PWC)である。
On the other hand, FIG. 6 is a schematic diagram of a gate signal line drive circuit used in this embodiment, in which a shift register 611 and a buffer 61 each including a plurality of flip-flops 614 are used.
2. A pulse width control circuit 613 including a plurality of NANDs 615 and the like is included. The signals input from the outside are the clock signal (G-CLK) and the inverted clock signal (G-CL).
Kb), start pulse (G-SP), pulse width control signal
(PWC).

【0105】まず、クロック信号、クロック反転信号、
およびスタートパルスのタイミングにしたがって、シフ
トレジスタ611より、順次パルスが出力される。この
パルスは、バッファ612等によって増幅され、その
後、パルス幅制御回路613によって、連続して出力さ
れるパルス同士が重なり合わないようなパルス幅に調整
される。その後、必要であればさらにバッファ等を経
て、ゲート信号線(G1、G 2、・・・、Gy)を順次選択
するパルスとして、それぞれのゲート信号線へと出力さ
れる。1行目のゲート信号線から順に選択され、最終の
ゲート信号線(Gy)での選択が終了すると、垂直帰線期
間を経た後、ふたたびシフトレジスタ611よりパルス
が出力され、ゲート信号線の選択を行う。
First, a clock signal, a clock inversion signal,
And the start pulse timing
Pulses are sequentially output from the register 611. this
The pulse is amplified by the buffer 612 or the like,
After that, it is continuously output by the pulse width control circuit 613.
The pulse width is adjusted so that the pulses that are generated do not overlap.
To be done. Then, if necessary, pass through a buffer etc.
Gate signal line (G1, G 2・ ・ ・, Gy) Are sequentially selected
Pulse to be output to each gate signal line.
Be done. The gate signal lines in the first row are selected in order, and
Gate signal line (Gy), The vertical blanking period
After a lapse of time, a pulse is again output from the shift register 611.
Is output to select the gate signal line.

【0106】図4(A)の画素部401にはマトリクス
状に複数の画素404が配列される。画素404の拡大
図を図4(B)に示す。図4(B)において、405は
スイッチング用TFTである。スイッチング用TFT4
05のゲート電極は、ゲート信号が入力されるゲート信
号線406に接続されている。スイッチング用TFT4
05のソース領域とドレイン領域は、一方がデジタルデ
ータ信号が入力されるソース信号線407に、もう一方
が駆動用TFT408のゲート電極にそれぞれ接続され
ている。
A plurality of pixels 404 are arranged in a matrix in the pixel portion 401 of FIG. 4A. An enlarged view of the pixel 404 is shown in FIG. In FIG. 4B, 405 is a switching TFT. Switching TFT4
The gate electrode of 05 is connected to a gate signal line 406 to which a gate signal is input. Switching TFT4
One of the source region and the drain region of 05 is connected to the source signal line 407 to which a digital data signal is input, and the other is connected to the gate electrode of the driving TFT 408.

【0107】また、駆動用TFT408のソース領域と
ドレイン領域は、一方が電源供給線411に接続され、
もう一方はEL素子410に接続される。また、駆動用
TFT408のゲート電極と電源供給線との間にコンデ
ンサ413を設け、スイッチング用TFT405が非選
択状態(オフ状態)にある時、駆動用TFT408のゲ
ート・ソース間電圧を保持するために用いても良い。
One of the source region and the drain region of the driving TFT 408 is connected to the power supply line 411,
The other side is connected to the EL element 410. In addition, a capacitor 413 is provided between the gate electrode of the driving TFT 408 and the power supply line to hold the gate-source voltage of the driving TFT 408 when the switching TFT 405 is in the non-selected state (OFF state). You may use.

【0108】EL素子410は陽極、陰極、および陽極
と陰極との間に設けられたEL層とからなる。陽極が駆
動用TFT408のソース領域またはドレイン領域と接
続している場合、対向電極412には陰極が接続され
る。逆に陰極が駆動用TFT408のソース領域または
ドレイン領域と接続している場合、対向電極412には
陽極が接続される。
The EL element 410 is composed of an anode, a cathode, and an EL layer provided between the anode and the cathode. When the anode is connected to the source region or the drain region of the driving TFT 408, the cathode is connected to the counter electrode 412. On the contrary, when the cathode is connected to the source region or the drain region of the driving TFT 408, the anode is connected to the counter electrode 412.

【0109】電源供給線411は一定の電位に保たれて
いる。
The power supply line 411 is kept at a constant potential.

【0110】なお、駆動用TFT408のドレイン領域
またはソース領域と、EL素子410との間に抵抗体を
設けても良い。抵抗体を設けることによって、駆動用T
FTからEL素子へ供給される電流量を制御し、駆動用
TFTの特性のバラツキの影響を防ぐことが可能にな
る。抵抗体は駆動用TFT408のオン抵抗よりも十分
に大きい抵抗値を示す素子であれば良いため構造等に限
定はない。なお、オン抵抗とは、TFTがオン状態の時
に、TFTのドレイン電圧をその時に流れているドレイ
ン電流で割った値である。抵抗体の抵抗値としては1k
Ω〜50MΩ(好ましくは10kΩ〜10MΩ、さらに
好ましくは50kΩ〜1MΩ)の範囲から選択すれば良
い。抵抗体として抵抗値の高い半導体層を用いると形成
が容易であり好ましい。
Note that a resistor may be provided between the drain region or the source region of the driving TFT 408 and the EL element 410. By providing a resistor, the driving T
It is possible to control the amount of current supplied from the FT to the EL element and prevent the influence of variations in the characteristics of the driving TFT. The resistor is not limited to a structure and the like as long as it is an element having a resistance value sufficiently larger than the on resistance of the driving TFT 408. Note that the on-resistance is a value obtained by dividing the drain voltage of the TFT by the drain current flowing at that time when the TFT is in the on state. The resistance value of the resistor is 1k
It may be selected from the range of Ω to 50 MΩ (preferably 10 kΩ to 10 MΩ, more preferably 50 kΩ to 1 MΩ). It is preferable to use a semiconductor layer having a high resistance value as the resistor because it is easy to form.

【0111】図7(A)に、図5の構成を有する画素を
実際に作製した場合の素子のレイアウト例を示す。ま
た、図7(A)において、X−X‘で示される部分の断
面図を図7(B)に示す。
FIG. 7A shows an example of the layout of elements when the pixel having the structure of FIG. 5 is actually manufactured. Further, FIG. 7B is a cross-sectional view of a portion indicated by XX ′ in FIG.

【0112】図7(B)において、419は絶縁表面を
有する基板である。基板419上には、駆動用TFT4
08等が設けられ、駆動用TFT408のソース・ドレ
イン領域を形成する不純物領域に接続されるように、配
線材料でなるソース・ドレイン電極が形成され、そのう
ちの一方と、画素電極415が、重なり合う部分で接続
するように設けられている。画素電極415上には、有
機導電体膜417が設けられ、さらに有機薄膜(有機化
合物層)418が設けられている。有機薄膜(有機化合
物層)418上には、対向電極412が設けられてい
る。対向電極412は、全ての画素で共通に接続される
ように、ベタ付けの形で形成される。
In FIG. 7B, 419 is a substrate having an insulating surface. The driving TFT 4 is provided on the substrate 419.
08 and the like are provided, source / drain electrodes made of a wiring material are formed so as to be connected to the impurity regions forming the source / drain regions of the driving TFT 408, and one of them is overlapped with the pixel electrode 415. It is provided to connect with. An organic conductor film 417 is provided on the pixel electrode 415, and an organic thin film (organic compound layer) 418 is further provided. A counter electrode 412 is provided on the organic thin film (organic compound layer) 418. The counter electrode 412 is formed in a solid shape so as to be commonly connected to all pixels.

【0113】有機薄膜(有機化合物層)418から発せ
られた光は、画素電極415もしくは対向電極412の
うちいずれかを透過して発せられる。このとき、図7
(B)において、画素電極側、すなわちTFT等が形成
されている側に光が発せられる場合を下面出射、対向電
極側に光が発せられる場合を上面出射と呼ぶ。
The light emitted from the organic thin film (organic compound layer) 418 passes through either the pixel electrode 415 or the counter electrode 412 and is emitted. At this time,
In (B), the case where light is emitted to the pixel electrode side, that is, the side where the TFT and the like are formed is called bottom emission, and the case where light is emitted to the counter electrode side is called top emission.

【0114】下面出射の場合、画素電極415を透明導
電膜によって形成される。逆に、上面出射の場合、対向
電極412を透明導電膜によって形成される。
For bottom emission, the pixel electrode 415 is formed of a transparent conductive film. Conversely, in the case of top emission, the counter electrode 412 is formed of a transparent conductive film.

【0115】また、カラー表示の発光装置においては、
R・G・Bそれぞれの発光色を持つEL素子を塗り分け
ても良いし、単色のEL素子をベタ付けの形で塗り、カ
ラーフィルタによってR・G・Bの発光を得るようにし
ても良い。
In a color display light emitting device,
EL elements having respective R, G, and B emission colors may be separately coated, or single-color EL elements may be coated in a solid form to obtain R, G, and B emission by a color filter. .

【0116】本発明は、図4の発光装置の構成において
のみ実施できるものではなく、図4の構造は本発明を実
施する上での好ましい形態の一つに過ぎない。また、本
実施例にて示した構成はあくまで一例であり、画素レイ
アウト、断面構成、EL素子の電極の積層順等に関して
はこの限りではない。
The present invention can be carried out only in the structure of the light emitting device of FIG. 4, and the structure of FIG. 4 is only one of the preferable modes for carrying out the present invention. Further, the structure shown in this embodiment is merely an example, and the pixel layout, the sectional structure, the stacking order of the electrodes of the EL element, and the like are not limited to this.

【0117】[実施例2]図8(A)に示すように、携帯
電話等の電子機器の表示部として発光装置が使用される
場合は、モジュール801という形で内蔵される。ここ
で、モジュール801とは、発光装置と、発光装置を駆
動するための信号処理用LSI、メモリ等を実装した基
板とを接続した形態を指す。
[Embodiment 2] As shown in FIG. 8A, when a light emitting device is used as a display portion of an electronic device such as a mobile phone, it is incorporated in the form of a module 801. Here, the module 801 refers to a form in which a light emitting device and a substrate on which a signal processing LSI for driving the light emitting device, a memory, and the like are mounted are connected.

【0118】モジュール801をブロック図として、図
8(B)に示す。モジュール801は、電源部811、信
号制御部812、FPC813、発光装置814を有す
る。電源部811は、外部バッテリー815等の電源よ
り、ソース信号線駆動回路、ゲート信号線駆動回路、E
L素子等に、それぞれ所望の複数の電圧値の電源を生成
し、供給する。信号制御部812には、映像信号、同期
信号816が入力され、発光装置814にて処理が出来
るように、各種信号の変換を行う他、ソース信号線駆動
回路、ゲート信号線駆動回路を駆動するためのクロック
信号等を生成する。
The module 801 is shown in FIG. 8B as a block diagram. The module 801 includes a power supply unit 811, a signal control unit 812, an FPC 813, and a light emitting device 814. The power supply unit 811 receives a source signal line drive circuit, a gate signal line drive circuit, an E signal from a power source such as an external battery 815.
A power supply having a plurality of desired voltage values is generated and supplied to the L element and the like. A video signal and a synchronization signal 816 are input to the signal control unit 812, which converts various signals so that the light emitting device 814 can process the signals and also drives a source signal line driver circuit and a gate signal line driver circuit. To generate a clock signal and the like.

【0119】本実施例にて示したモジュール801は、
発光装置814と、電源部811および信号制御部81
2とは独立して作成されているが、これらを基板上に一
体形成して作製しても良い。
The module 801 shown in this embodiment is
Light emitting device 814, power supply unit 811, and signal control unit 81
Although it is prepared independently of 2, it may be formed integrally on a substrate.

【0120】続いて、図9に、図8にて示したモジュー
ル801に含まれる発光装置814の詳細な構成につい
て示す。
Next, FIG. 9 shows a detailed structure of the light emitting device 814 included in the module 801 shown in FIG.

【0121】発光装置は、基板901上に画素部90
3、ソース信号線駆動回路904、ゲート信号線駆動回
路905、906、FPC907等によって構成され
る。対向基板902は、ガラス等の透明材料でも良い
し、金属材料でも良い。基板901と対向基板902と
の間は、充填材等によって密閉され、さらにEL素子の
水分による劣化等を防止するための乾燥剤等が封入され
る場合もある。
The light emitting device includes a pixel portion 90 on a substrate 901.
3, a source signal line drive circuit 904, gate signal line drive circuits 905 and 906, an FPC 907, and the like. The counter substrate 902 may be a transparent material such as glass or a metal material. A space between the substrate 901 and the counter substrate 902 may be sealed with a filler or the like, and a desiccant or the like may be sealed in order to prevent deterioration of the EL element due to moisture.

【0122】図9(B)に、上面図を示す。基板中央部に
は、画素部903が配置され、その周辺部には、ソース
信号線駆動回路904、ゲート信号線駆動回路905、
906が配置されている。ソース信号線駆動回路904
の周辺には、電流供給線911、対向電極コンタクト9
13等が配置されている。EL素子の対向電極は、画素
部全面に形成されており、前記対向電極コンタクト91
3によってFPC907を通じ、外部より対向電位が与
えられる。ソース信号線駆動回路904、ゲート信号線
駆動回路905、906を駆動するための信号、および
電源の供給は、FPC907を通じて、外部より行われ
る。
FIG. 9B shows a top view. A pixel portion 903 is arranged in the central portion of the substrate, and a source signal line driving circuit 904, a gate signal line driving circuit 905,
906 is arranged. Source signal line driver circuit 904
The current supply line 911 and the counter electrode contact 9 are provided around the
13 etc. are arranged. The counter electrode of the EL element is formed on the entire surface of the pixel portion, and the counter electrode contact 91 is formed.
The counter potential is applied from the outside through the FPC 907 by 3. The signals for driving the source signal line driver circuit 904 and the gate signal line driver circuits 905 and 906, and power supply are externally supplied through the FPC 907.

【0123】また、基板901と対向基板902とを貼
り合わせるためのシール剤914は、図9(B)に示すよ
うに、ソース信号線駆動回路904、ゲート信号線駆動
回路905、906の一部に重なるように形成されてい
ても良い。このようにすると、発光装置の狭額縁化が期
待出来る。
Further, as shown in FIG. 9B, the sealant 914 for bonding the substrate 901 and the counter substrate 902 is part of the source signal line driver circuit 904 and the gate signal line driver circuits 905 and 906. It may be formed so as to overlap. By doing so, a narrower frame of the light emitting device can be expected.

【0124】[実施例3]本実施例においては、有機化
合物層として高分子化合物を適用し、さらに陽極と有機
化合物層との間に導電性高分子化合物からなるバッファ
層を設けた発光素子において、直流駆動(常に順バイア
スを印加)と交流駆動(順バイアスと逆バイアスを一定
周期で交互に印加)を行った際の輝度劣化について測定
を行った結果について述べる。
Example 3 In this example, a high molecular compound was applied as the organic compound layer, and a buffer layer made of a conductive high molecular compound was provided between the anode and the organic compound layer. The following describes the results of measurement of luminance deterioration when DC driving (always applying a forward bias) and AC driving (alternately applying a forward bias and a reverse bias at a constant cycle) were performed.

【0125】図10(A)(B)は、順バイアス:3.
7V、逆バイアス:1.7V、デューティ50%、交流
周波数60Hzにおいて交流駆動を行った際の信頼性試
験の結果を示している。初期輝度は約400cd/cm2であ
った。比較用に、直流駆動(順バイアス:3.65V)
を行った際の信頼性試験の結果も同時に示した。結果、
直流駆動においては、400時間程度で輝度が半減した
のに対し、交流駆動においては、約700時間経過後
も、半減には至らなかった。
10A and 10B show forward bias: 3.
The result of the reliability test when AC drive is performed at 7 V, reverse bias: 1.7 V, duty 50%, and AC frequency 60 Hz is shown. The initial brightness was about 400 cd / cm 2 . DC drive (forward bias: 3.65V) for comparison
The results of the reliability test when the above were performed are also shown at the same time. result,
In the DC drive, the brightness was reduced to half after about 400 hours, whereas in the AC drive, the brightness was not reduced to half after about 700 hours.

【0126】図10(C)(D)は、順バイアス:3.
8V、逆バイアス:1.7V、デューティ50%、交流
周波数600Hzにおいて交流駆動を行った際の信頼性
試験の結果を示している。初期輝度は約300cd/cm2
あった。比較用に、直流駆動(順バイアス:3.65
V)を行ったさいの信頼性試験の結果も同時に示した。
結果、直流駆動においては、500時間程度で輝度が半
減したのに対し、交流駆動においては、約700時間経
過後も、初期輝度の60%程度を保持していた。
10C and 10D show forward bias: 3.
The result of the reliability test when AC driving is performed at 8 V, reverse bias: 1.7 V, duty of 50%, and AC frequency of 600 Hz is shown. The initial brightness was about 300 cd / cm 2 . For comparison, DC drive (forward bias: 3.65)
The results of the reliability test when V) was performed are also shown at the same time.
As a result, in the DC drive, the brightness was reduced to half after about 500 hours, while in the AC drive, about 60% of the initial brightness was maintained even after about 700 hours.

【0127】[実施例4]発光素子を用いた発光装置は
自発光型であるため、液晶ディスプレイに比べ、明るい
場所での視認性に優れ、視野角が広い。従って、様々な
電子機器の表示部に用いることが出来る。
Example 4 Since the light emitting device using the light emitting element is a self-luminous type, it has better visibility in a bright place and a wider viewing angle than a liquid crystal display. Therefore, it can be used for a display portion of various electronic devices.

【0128】本発明の駆動方法で動作する発光装置を用
いた電子機器として、ビデオカメラ、デジタルカメラ、
ゴーグル型ディスプレイ(ヘッドマウントディスプレ
イ)、ナビゲーションシステム、音響再生装置(カーオー
ディオ、オーディオコンポ等)、ノート型パーソナルコ
ンピュータ、ゲーム機器、携帯情報端末(モバイルコン
ピュータ、携帯電話、携帯型ゲーム機または電子書籍
等)、記録媒体を備えた画像再生装置(具体的にはDigita
l Versatile Disc(DVD)等の記録媒体を再生し、その
画像を表示しうるディスプレイを備えた装置)などが挙
げられる。特に、斜め方向から画面を見る機会が多い携
帯情報端末は、視野角の広さが重要視されるため、発光
装置を用いることが望ましい。それら電子機器の具体例
を図11に示す。
As the electronic equipment using the light emitting device which operates by the driving method of the present invention, there are a video camera, a digital camera,
Goggles type display (head mounted display), navigation system, sound reproduction device (car audio, audio component system, etc.), notebook type personal computer, game device, personal digital assistant (mobile computer, mobile phone, portable game console or electronic book etc.) ), An image reproducing device equipped with a recording medium (specifically, Digita
A device provided with a display capable of reproducing a recording medium such as a Versatile Disc (DVD) and displaying an image thereof. In particular, for a portable information terminal that often sees the screen from an oblique direction, since a wide viewing angle is important, it is preferable to use a light emitting device. Specific examples of these electronic devices are shown in FIGS.

【0129】図11(A)はELディスプレイであり、筐
体3001、音声出力部3002、表示部3003等を
含む。本発明の発光装置は表示部3003に用いること
が出来る。発光装置は自発光型であるためバックライト
が必要なく、液晶ディスプレイよりも薄い表示部とする
ことが出来る。なお、発光素子表示装置は、パソコン
用、TV放送受信用、広告表示用などの全ての情報表示
用表示装置が含まれる。
FIG. 11A shows an EL display, which includes a housing 3001, a voice output portion 3002, a display portion 3003, and the like. The light emitting device of the present invention can be used for the display portion 3003. Since the light emitting device is a self-luminous type, no backlight is required, and the display portion can be thinner than a liquid crystal display. The light emitting element display device includes all information display devices for personal computers, TV broadcast reception, advertisement display, and the like.

【0130】図11(B)はモバイルコンピュータであ
り、本体3011、スタイラス3012、表示部301
3、操作ボタン3014、外部インターフェイス301
5等を含む。本発明の発光装置は表示部3013に用い
ることが出来る。
FIG. 11B shows a mobile computer, which includes a main body 3011, a stylus 3012, and a display section 301.
3, operation button 3014, external interface 301
Including 5 etc. The light emitting device of the present invention can be used for the display portion 3013.

【0131】また、図11(C)は大型のELディスプ
レイであり、図11(A)と同様に、筐体3021、音
声出力部3022、表示部3023を含む。本発明の発
光装置は表示部3023に用いることができる。
Further, FIG. 11C shows a large-sized EL display, which includes a housing 3021, a voice output portion 3022, and a display portion 3023 like FIG. 11A. The light emitting device of the present invention can be used for the display portion 3023.

【0132】図11(D)はゲーム機であり、本体303
1、表示部3032、操作ボタン3033等を含む。本
発明の発光装置は表示部3032に用いることが出来
る。
FIG. 11D shows a game machine, which is a main body 303.
1, a display unit 3032, operation buttons 3033, and the like. The light emitting device of the present invention can be used for the display portion 3032.

【0133】図11(E)は携帯電話であり、本体304
1、音声出力部3042、音声入力部3043、表示部
3044、操作スイッチ3045、アンテナ3046等
を含む。本発明の発光装置は表示部3044に用いるこ
とが出来る。なお、表示部3044は黒色の背景に白色
の文字を表示することで携帯電話の消費電流を抑えるこ
とが出来る。
FIG. 11E shows a mobile phone, which is a main body 304.
1, a voice output unit 3042, a voice input unit 3043, a display unit 3044, an operation switch 3045, an antenna 3046 and the like. The light emitting device of the present invention can be used for the display portion 3044. Note that the display portion 3044 can suppress current consumption of the mobile phone by displaying white characters on a black background.

【0134】なお、将来的に有機発光材料の発光輝度が
高くなれば、出力した画像情報を含む光をレンズ等で拡
大投影してフロント型若しくはリア型のプロジェクター
に用いることも可能となる。
If the emission brightness of the organic light emitting material becomes higher in the future, it becomes possible to magnify and project the output light including image information with a lens or the like and use it for a front type or rear type projector.

【0135】また、上記電子機器はインターネットやC
ATV(ケーブルテレビ)などの電子通信回線を通じて配
信された情報を表示することが多くなり、特に動画情報
を表示する機会が増してきている。有機発光材料の応答
速度は非常に高いため、発光装置は動画表示に好まし
い。
Further, the above-mentioned electronic equipment is the Internet or C
Information distributed through electronic communication lines such as ATV (cable television) is often displayed, and in particular, opportunities for displaying moving image information are increasing. Since the response speed of the organic light emitting material is very high, the light emitting device is suitable for displaying moving images.

【0136】また、発光装置は発光している部分が電力
を消費するため、発光部分が極力少なくなるように情報
を表示することが望ましい。従って、携帯情報端末、特
に携帯電話や音響再生装置のような文字情報を主とする
表示部に発光装置を用いる場合には、非発光部分を背景
として文字情報を発光部分で形成するように駆動するこ
とが望ましい。
Since the light emitting device consumes power in the light emitting portion, it is desirable to display information so that the light emitting portion is as small as possible. Therefore, when a light emitting device is used in a display unit mainly for character information such as a mobile information terminal, a mobile phone or a sound reproducing device, it is driven so that the character information is formed in the light emitting portion with the non-light emitting portion as the background. It is desirable to do.

【0137】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に用いることが可能であ
る。また、本実施例の電子機器は実施例1〜2に示した
いずれの構成の発光装置を用いても良い。
As described above, the applicable range of the present invention is extremely wide, and the present invention can be applied to electronic devices in all fields. Further, the electronic apparatus of this embodiment may use the light emitting device having any of the configurations shown in Embodiments 1 and 2.

【0138】[0138]

【発明の効果】本発明により、TFTによってId−V
g特性に多少のばらつきがあっても、等しいゲート・ソ
ース間電圧がかかったときに出力される電流量のばらつ
きを抑えることができる。よってId−Vg特性のバラ
ツキによって、同じ電圧の信号を入力してもEL素子の
発光量が隣接画素で大きく異なってしまうという事態を
避けることが可能になる。
According to the present invention, Id-V can be obtained by the TFT.
Even if there is some variation in the g-characteristic, it is possible to suppress variation in the amount of current output when an equal gate-source voltage is applied. Therefore, it is possible to avoid a situation in which the light emission amount of the EL element is significantly different between adjacent pixels even if signals of the same voltage are input due to variations in the Id-Vg characteristics.

【0139】また、同じ階調数を表示する場合、本発明
の駆動方法のほうが、デジタル方式の時分割方式で階調
表示を行うよりもサブフレーム期間の数を減らせるた
め、デューティー比を高く設定することが可能であり、
回路を高速動作させる必要がなくなるため、消費電力を
小さくすることが可能である。
Further, when displaying the same number of gradations, the driving method of the present invention can reduce the number of sub-frame periods as compared with the case where gradation display is performed by the digital time division method, and therefore the duty ratio is increased. Can be set,
Since it is not necessary to operate the circuit at high speed, power consumption can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の発光装置の画素部の回路例を示す
図。
FIG. 1 illustrates a circuit example of a pixel portion of a light emitting device of the present invention.

【図2】 本発明のデジタル方式の時分割階調表示のタ
イミングチャート。
FIG. 2 is a timing chart of digital time-division gray scale display of the present invention.

【図3】 本発明の発光装置の画素部の回路例を示す
図。
FIG. 3 is a diagram showing a circuit example of a pixel portion of a light emitting device of the invention.

【図4】 本発明の発光装置の回路構成例を示す図。FIG. 4 is a diagram showing a circuit configuration example of a light emitting device of the invention.

【図5】 図4におけるソース側駆動回路例を示す図。5 is a diagram showing an example of a source side driving circuit in FIG.

【図6】 図4におけるゲート側駆動回路例を示す図。FIG. 6 is a diagram showing an example of a gate side driving circuit in FIG.

【図7】 図4における画素部のレイアウト例を示す
図。
FIG. 7 is a diagram showing a layout example of a pixel portion in FIG.

【図8】 発光装置と周辺回路とがモジュール化されて
電子機器に用いられている例を示す図。
FIG. 8 is a diagram showing an example in which a light emitting device and peripheral circuits are modularized and used in an electronic device.

【図9】 発光装置の概略を示す図。FIG. 9 is a diagram showing an outline of a light emitting device.

【図10】 EL素子に直流駆動(常に順バイアスを印
加)と交流駆動(順バイアスと逆バイアスを一定周期で
交互に印加)を行った際の輝度劣化を示す図。
FIG. 10 is a diagram showing luminance deterioration when an EL element is subjected to direct current driving (always applying a forward bias) and alternating current driving (alternately applying a forward bias and a reverse bias at a constant cycle).

【図11】 本発明の発光装置を用いた電子機器。FIG. 11 is an electronic device using the light emitting device of the present invention.

【図12】 アナログ方式の発光装置の画素部の回路
図。
FIG. 12 is a circuit diagram of a pixel portion of an analog light emitting device.

【図13】 アナログ方式の発光装置のタイミングチャ
ート。
FIG. 13 is a timing chart of an analog light emitting device.

【符号の説明】[Explanation of symbols]

100 画素部 101 スイッチング用TFT 104 駆動用TFT 106 EL素子 108 コンデンサ 100 pixels 101 Switching TFT 104 driving TFT 106 EL element 108 capacitor

フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09G 3/20 G09G 3/20 641D 641E 641K 642 642D H05B 33/14 H05B 33/14 A (72)発明者 岩淵 友幸 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 瀬尾 哲史 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 山崎 舜平 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 Fターム(参考) 3K007 AB02 AB05 AB17 BA06 DB03 GA04 5C080 AA06 BB05 CC03 DD05 DD06 DD07 DD26 DD29 EE29 FF11 HH09 JJ02 JJ03 JJ04 JJ05 JJ06 KK04 KK07 KK43 Front page continuation (51) Int.Cl. 7 Identification code FI theme code (reference) G09G 3/20 G09G 3/20 641D 641E 641K 642 642D H05B 33/14 H05B 33/14 A (72) Inventor Iwabuchi Tomoyuki Kanagawa Kanagawa 398 Hase, Atsugi, Atsugi, Japan (72) Inventor, Satoshi Seo 398, Hase, Atsugi, Atsugi, Kanagawa Prefecture F term in the company's semiconductor energy laboratory (reference) 3K007 AB02 AB05 AB17 BA06 DB03 GA04 5C080 AA06 BB05 CC03 DD05 DD06 DD07 DD26 DD29 EE29 FF11 HH09 JJ02 JJ03 JJ04 JJ05 JJ06 KK04 KK07 KK43

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】発光素子に流れる電流量の制御と、前記発
光素子が発光する時間の制御と、を組み合わせることに
よって階調表示を行うことを特徴とする発光装置の駆動
方法。
1. A method of driving a light emitting device, wherein gradation display is performed by combining control of the amount of current flowing through the light emitting element and control of the time during which the light emitting element emits light.
【請求項2】1フレーム期間はm(mは2以上の自然
数)通りの異なる長さのサブフレーム期間を有し、 前記m通りの異なる長さのサブフレーム期間は、それぞ
れアドレス期間とサステイン期間とを有し、 前記アドレス期間において、アナログデータ信号を対応
する発光素子に入力し、 前記サステイン期間において、前記アナログデータ信号
によって複数の前記発光素子はn通りの輝度(nは2以
上の自然数)で発光することを特徴とする発光装置の駆
動方法。
2. One frame period has m (m is a natural number of 2 or more) different length subframe periods, and the m different length subframe periods are the address period and the sustain period, respectively. In the address period, an analog data signal is input to a corresponding light emitting element, and in the sustain period, the plurality of light emitting elements have n kinds of brightnesses (n is a natural number of 2 or more) according to the analog data signal. A method for driving a light-emitting device, comprising:
【請求項3】1フレーム期間はm(mは2以上の自然
数)個のサブフレーム期間を有し、 前記m個のサブフレーム期間は、それぞれアドレス期間
とサステイン期間とを有し、 前記アドレス期間において、アナログデータ信号を対応
する発光素子に入力し、 前記サステイン期間において、前記アナログデータ信号
によって複数の前記発光素子は、n通りの輝度(nは2
以上の自然数)で発光し、 nm通りの階調を表現することを特徴とする発光装置の
駆動方法。
3. One frame period has m (m is a natural number of 2 or more) subframe periods, and each of the m subframe periods has an address period and a sustain period. In the above, the analog data signal is input to the corresponding light emitting element, and during the sustain period, the plurality of light emitting elements are caused to have n kinds of brightness (n is 2) by the analog data signal.
A method for driving a light-emitting device, which emits light with the above natural numbers and expresses n m gray scales.
【請求項4】請求項2もしくは請求項3において、 前記発光装置は前記複数の発光素子が設けられた画素部
を有し、 前記複数の発光素子は、第1の電極と、第2の電極とを
それぞれ有し、 前記発光素子のサステイン期間における発光輝度は、前
記第1の電極と前記第2の電極の間に流れるオンの発光
素子駆動電流によって制御されていることを特徴とする
発光装置の駆動方法。
4. The light emitting device according to claim 2, wherein the light emitting device includes a pixel portion provided with the plurality of light emitting elements, and the plurality of light emitting elements include a first electrode and a second electrode. And a light emission luminance of the light emitting element during a sustain period is controlled by an ON light emitting element drive current flowing between the first electrode and the second electrode. Driving method.
【請求項5】請求項2乃至4のいずれか1項において、
前記1フレーム期間の中に、発光素子に順方向とは逆方
向の極性にてバイアス電圧を印加する期間を有すること
を特徴とする発光装置の駆動方法。
5. The method according to any one of claims 2 to 4,
A method for driving a light emitting device, comprising a period in which a bias voltage is applied to the light emitting element in a polarity opposite to a forward direction within the one frame period.
【請求項6】請求項1乃至請求項5のいずれか1項に記
載の発光装置の駆動方法を用いることを特徴とする電子
機器。
6. An electronic device using the method for driving a light emitting device according to claim 1. Description:
JP2003050600A 2002-02-28 2003-02-27 Driving method of light emitting device and electronic equipment Withdrawn JP2003323157A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003050600A JP2003323157A (en) 2002-02-28 2003-02-27 Driving method of light emitting device and electronic equipment

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002054903 2002-02-28
JP2002-54903 2002-02-28
JP2003050600A JP2003323157A (en) 2002-02-28 2003-02-27 Driving method of light emitting device and electronic equipment

Publications (2)

Publication Number Publication Date
JP2003323157A true JP2003323157A (en) 2003-11-14
JP2003323157A5 JP2003323157A5 (en) 2006-04-13

Family

ID=29552170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003050600A Withdrawn JP2003323157A (en) 2002-02-28 2003-02-27 Driving method of light emitting device and electronic equipment

Country Status (1)

Country Link
JP (1) JP2003323157A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005156867A (en) * 2003-11-25 2005-06-16 Tohoku Pioneer Corp Organic el display device and its drive method
JP2005338838A (en) * 2004-05-24 2005-12-08 Samsung Sdi Co Ltd Power supply device for light emission display device, and light emission display device
JP2006011396A (en) * 2004-05-21 2006-01-12 Semiconductor Energy Lab Co Ltd Light emitting device and driving method thereof
JP2007004185A (en) * 2005-06-25 2007-01-11 Lg Phillips Lcd Co Ltd Organic light emitting diode display device
JP2010153183A (en) * 2008-12-25 2010-07-08 Casio Computer Co Ltd Light-emitting device
US8194009B2 (en) 2004-05-21 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and driving method thereof

Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63182695A (en) * 1987-01-23 1988-07-27 ホシデン株式会社 Liquid crystal display device
JPH05100630A (en) * 1991-10-08 1993-04-23 Semiconductor Energy Lab Co Ltd Display method for electro-optical device
JPH09114414A (en) * 1995-10-20 1997-05-02 Hitachi Ltd Image display device
JPH10312173A (en) * 1997-05-09 1998-11-24 Pioneer Electron Corp Picture display device
JP2000003155A (en) * 1998-06-15 2000-01-07 Nec Kansai Ltd Display device drive method
JP2000056727A (en) * 1998-06-05 2000-02-25 Matsushita Electric Ind Co Ltd Gradation driving device for display panel
JP2001005426A (en) * 1999-06-23 2001-01-12 Semiconductor Energy Lab Co Ltd El display device and electronic device
JP2001060076A (en) * 1999-06-17 2001-03-06 Sony Corp Picture display device
JP2001100709A (en) * 1999-09-30 2001-04-13 Seiko Epson Corp Electrooptical device and its driving method
JP2001109432A (en) * 1999-10-06 2001-04-20 Pioneer Electronic Corp Driving device for active matrix type light emitting panel
JP2001109421A (en) * 1999-10-04 2001-04-20 Matsushita Electric Ind Co Ltd Method and device for driving gradations of display panel
JP2001142413A (en) * 1999-11-12 2001-05-25 Pioneer Electronic Corp Active matrix type display device
JP2001159878A (en) * 1999-09-24 2001-06-12 Semiconductor Energy Lab Co Ltd El display device and electronic apparatus
JP2001343941A (en) * 2000-05-30 2001-12-14 Hitachi Ltd Display device
JP2001350442A (en) * 1999-10-04 2001-12-21 Matsushita Electric Ind Co Ltd Driving method for display panel, luminance correcting device and driving device for display panel
JP2002006808A (en) * 2000-04-19 2002-01-11 Semiconductor Energy Lab Co Ltd Electronic device and its driving method
JP2002014653A (en) * 2000-04-26 2002-01-18 Semiconductor Energy Lab Co Ltd Electronic device and its driving method
JP2002175039A (en) * 2000-01-14 2002-06-21 Matsushita Electric Ind Co Ltd Active matrix display and drive method therefor
JP2003015605A (en) * 2001-07-03 2003-01-17 Sony Corp Active matrix type display device, active matrix type organic electro-luiminescence display device, and driving method therefor

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63182695A (en) * 1987-01-23 1988-07-27 ホシデン株式会社 Liquid crystal display device
JPH05100630A (en) * 1991-10-08 1993-04-23 Semiconductor Energy Lab Co Ltd Display method for electro-optical device
JPH09114414A (en) * 1995-10-20 1997-05-02 Hitachi Ltd Image display device
JPH10312173A (en) * 1997-05-09 1998-11-24 Pioneer Electron Corp Picture display device
JP2000056727A (en) * 1998-06-05 2000-02-25 Matsushita Electric Ind Co Ltd Gradation driving device for display panel
JP2000003155A (en) * 1998-06-15 2000-01-07 Nec Kansai Ltd Display device drive method
JP2001060076A (en) * 1999-06-17 2001-03-06 Sony Corp Picture display device
JP2001005426A (en) * 1999-06-23 2001-01-12 Semiconductor Energy Lab Co Ltd El display device and electronic device
JP2001159878A (en) * 1999-09-24 2001-06-12 Semiconductor Energy Lab Co Ltd El display device and electronic apparatus
JP2001100709A (en) * 1999-09-30 2001-04-13 Seiko Epson Corp Electrooptical device and its driving method
JP2001109421A (en) * 1999-10-04 2001-04-20 Matsushita Electric Ind Co Ltd Method and device for driving gradations of display panel
JP2001350442A (en) * 1999-10-04 2001-12-21 Matsushita Electric Ind Co Ltd Driving method for display panel, luminance correcting device and driving device for display panel
JP2001109432A (en) * 1999-10-06 2001-04-20 Pioneer Electronic Corp Driving device for active matrix type light emitting panel
JP2001142413A (en) * 1999-11-12 2001-05-25 Pioneer Electronic Corp Active matrix type display device
JP2002175039A (en) * 2000-01-14 2002-06-21 Matsushita Electric Ind Co Ltd Active matrix display and drive method therefor
JP2002006808A (en) * 2000-04-19 2002-01-11 Semiconductor Energy Lab Co Ltd Electronic device and its driving method
JP2002014653A (en) * 2000-04-26 2002-01-18 Semiconductor Energy Lab Co Ltd Electronic device and its driving method
JP2001343941A (en) * 2000-05-30 2001-12-14 Hitachi Ltd Display device
JP2003015605A (en) * 2001-07-03 2003-01-17 Sony Corp Active matrix type display device, active matrix type organic electro-luiminescence display device, and driving method therefor

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005156867A (en) * 2003-11-25 2005-06-16 Tohoku Pioneer Corp Organic el display device and its drive method
JP4495952B2 (en) * 2003-11-25 2010-07-07 東北パイオニア株式会社 Organic EL display device and driving method thereof
JP2006011396A (en) * 2004-05-21 2006-01-12 Semiconductor Energy Lab Co Ltd Light emitting device and driving method thereof
US8194009B2 (en) 2004-05-21 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and driving method thereof
JP2005338838A (en) * 2004-05-24 2005-12-08 Samsung Sdi Co Ltd Power supply device for light emission display device, and light emission display device
JP2007004185A (en) * 2005-06-25 2007-01-11 Lg Phillips Lcd Co Ltd Organic light emitting diode display device
JP4489731B2 (en) * 2005-06-25 2010-06-23 エルジー ディスプレイ カンパニー リミテッド Organic light emitting diode display
JP2010153183A (en) * 2008-12-25 2010-07-08 Casio Computer Co Ltd Light-emitting device

Similar Documents

Publication Publication Date Title
US10672329B2 (en) Light emitting device and method of driving the light emitting device
US7276856B2 (en) Light emitting device and drive method thereof
JP5977384B2 (en) Semiconductor device
JP4811845B2 (en) Semiconductor device
US7042162B2 (en) Light emitting device
JP2003288049A (en) Semiconductor device and its driving method
JPWO2002077958A1 (en) Driver circuit for active matrix light emitting device
US7330162B2 (en) Method of driving a light emitting device and electronic equipment
JP4454943B2 (en) Driving method of light emitting device
JP2003323157A (en) Driving method of light emitting device and electronic equipment
JP4421641B2 (en) Driving method of light emitting device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060224

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100401

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100806

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101118

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20101210

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20120326