JP2003316019A - パターン形成方法および半導体装置の製造方法 - Google Patents

パターン形成方法および半導体装置の製造方法

Info

Publication number
JP2003316019A
JP2003316019A JP2002122862A JP2002122862A JP2003316019A JP 2003316019 A JP2003316019 A JP 2003316019A JP 2002122862 A JP2002122862 A JP 2002122862A JP 2002122862 A JP2002122862 A JP 2002122862A JP 2003316019 A JP2003316019 A JP 2003316019A
Authority
JP
Japan
Prior art keywords
film
radiation
resist film
forming method
sensitive compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002122862A
Other languages
English (en)
Other versions
JP3697426B2 (ja
Inventor
Hirokazu Kato
寛和 加藤
Kiyonobu Onishi
廉伸 大西
Hideshi Shiobara
英志 塩原
Daisuke Kawamura
大輔 河村
Hiroko Nakamura
裕子 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2002122862A priority Critical patent/JP3697426B2/ja
Priority to CNB031221386A priority patent/CN100403167C/zh
Priority to US10/419,921 priority patent/US7026099B2/en
Priority to TW092109474A priority patent/TWI223321B/zh
Publication of JP2003316019A publication Critical patent/JP2003316019A/ja
Application granted granted Critical
Publication of JP3697426B2 publication Critical patent/JP3697426B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0279—Ionlithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0277—Electrolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0278—Röntgenlithographic or X-ray lithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Materials For Photolithography (AREA)

Abstract

(57)【要約】 【課題】形成されるパターンの形状に拘らず、所望のパ
ターンを高い精度で効率よく形成できるパターン形成方
法を提供する。 【解決手段】半導体基板１上に塗布型カーボン膜２を回
転塗布してベークした後、カーボン膜２上にポジ型Ａｒ
Ｆレジスト膜４を回転塗布してプリベークする。レジス
ト膜４をＡｒＦエキシマレーザ光線５を用いて露光した
後、現像してレジスト膜４をパターニングする。レジス
ト膜４にＥＢキュア処理を施した後、レジスト膜４を覆
うように、感光性ポリシラザン膜７をカーボン膜２上に
設け、レジスト膜４のパターン段差を略完全に無くすよ
うに埋め込む。ポリシラザン膜７をＡｒＦエキシマレー
ザ光線８を用いて全面露光した後、加湿処理を施し、現
像してレジスト膜４の上面を露出させ、ポリシラザン膜
７をパターニングする。ポリシラザン膜７をマスクとし
て、レジスト膜４およびカーボン膜２を加工する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、パターン転写プロ
セスに係り、特にパターンが転写される被加工膜の加工
精度の改善を図ったパターン形成方法、およびこのパタ
ーン形成方法により形成されたパターンを用いる半導体
装置の製造方法に関する。
【０００２】
【従来の技術】一連の半導体装置の製造プロセス中、リ
ソグラフィ工程においては、通常、レジストパターンを
ドライエッチングのマスクとして下層の被加工膜を加工
することが行われる。このため、レジスト膜に対して
は、解像性およびドライエッチングに対する耐性の両面
において高い性能が要求されている。近年、次世代リソ
グラフィ技術の１つとして、弗素レーザの利用が本命視
されている。ところが、弗素レーザの波長は極めて短い
ために、この波長に対応する高い光透過率を有するレジ
スト膜を開発することは非常に困難である。したがっ
て、レジスト膜の光透過率を高めるためには、レジスト
膜の膜厚を薄くせざるを得ない。しかし、レジスト膜を
薄くすると、レジスト膜のドライエッチングに対する耐
性が低下し、解像性との両立を図ることが困難になる。
【０００３】また、レーザの代わりに低加速電子線を用
いるレジストパターン形成方法においても、レジスト膜
中の電子線の透過距離が短いために、レジスト膜の膜厚
を厚くすることは困難である。
【０００４】これらを解決する技術として、多層レジス
トプロセスが挙げられる。この中には様々な方法がある
が、とりわけ、レジストパターン中にドライエッチング
耐性を持つ材料を埋め込み、埋め込んだ材料をマスクと
して下層膜にパターン転写する方法が有効である。この
方法は、レジスト膜に対してドライエッチング耐性を全
く要求せず、レジスト膜の開発において解像性の追求に
専念することができるため、非常に有望であると言え
る。
【０００５】一例を挙げると、特開平７−１３５１４０
号公報に開示されている発明は、レジストパターン上に
塗布型シリコン材料であるＳＯＧ（Spin on Glass）を
塗布し、このＳＯＧをレジストパターンの上部が露出す
るまでエッチバックするものである。
【０００６】
【発明が解決しようとする課題】ところが、前述した埋
め込み材料を用いる方法には、次に述べるような問題が
存在する。
【０００７】埋め込み材料としての埋め込みレジスト膜
が薄い場合を図１５（ａ）〜（ｃ）に示す。図１５
（ａ）は、レジストパターンがいわゆるライン・アンド
・スペース・パターン（Line and Space pattern）、通
称Ｌ／Ｓパターン１０１ａとして形成されている部分を
示す断面図である。図１５（ｂ）は、レジストパターン
がいわゆる孤立ラインパターン（isolated Line patter
n）、通称ｉＬパターン１０１ｂとして形成されている
部分を示す断面図である。図１５（ｃ）は、レジストパ
ターンがいわゆる孤立スペースパターン（isolated Spa
ce pattern）、通称ｉＳパターン１０１ｃとして形成さ
れている部分を示す断面図である。これらは図１６およ
び図１７においても同様である。図１５（ａ）〜（ｃ）
に示すように、埋め込みレジスト膜１０２が薄い場合、
埋め込み材料の段差被覆性が十分でないために、レジス
トパターン１０１ａ〜１０１ｃの形状に応じて、埋め込
みレジスト膜１０２の表面にある程度の凹凸が残ってし
まう。
【０００８】薄く形成された埋め込みレジスト膜１０２
を、『レジスト膜のエッチング速度＞埋め込みレジスト
膜のエッチング速度』となる条件にてエッチバックした
後の、レジストパターン１０１ａ〜１０１ｃ付近の状態
を図１６（ａ）〜（ｃ）に示す。埋め込みレジスト膜１
０２のエッチバックに必要な量（深さ）は、前記３パタ
ーンの中では、一般にｉＳパターン１０１ｃの残し部に
おいて最も大きくなることが経験的に分かっている。と
ころが、ｉＳパターン１０１ｃの残し部のエッチバック
量に合わせてエッチバックを行うと、図１６（ａ）に示
すように、Ｌ／Ｓパターン１０１ａの抜き部の埋め込み
レジスト膜１０２は、その膜厚が必要以上に薄くなる
か、場合によっては消失してしまう。これは、下層膜１
０３を加工する際に、その加工寸法の制御の面で問題と
なる。
【０００９】以上説明した埋め込みレジスト膜１０２の
段差被覆性に関する問題を解決する方法としては、埋め
込みレジスト膜１０２の膜厚を厚く形成することが有効
である。この場合のレジストパターン１０１ａ〜１０１
ｃ付近の状態を図１７（ａ）〜（ｃ）に示す。埋め込み
レジスト膜２の膜厚を厚く形成すると、レジストパター
ン１０１ａ〜１０１ｃの形状に拘らず、埋め込みレジス
ト膜１０２の表面は略完全な平面になる。ところが、こ
の場合においては、エッチバック深さの面内均一性の制
御が困難になる。これに加えて、埋め込みレジスト膜１
０２の膜厚が厚くなると、エッチバックに掛かる処理時
間が長時間化するという問題が生じる。特に前者におい
ては、レジスト膜１０４の膜厚が薄くなるにつれて、面
内均一性のばらつきの許容される範囲が狭くなるので、
一般的なエッチング技術の適用は破綻をきたすおそれが
ある。
【００１０】本発明は、以上説明したような課題を解決
するためになされたものであり、その目的とするところ
は、レジスト膜に形成されたレジストパターンを埋め込
む材料として放射線感受性化合物を採用し、この放射線
感受性化合物に対して放射線照射および現像によるリセ
スを行うことにより、リセス深さの高い制御性、高い面
内均一性、およびプロセス時間（ＲＰＴ：Raw Process
Time）の短縮を実現し、形成されるパターン形状に拘ら
ず、パターン転写プロセスの適用範囲を広げることがで
きるとともに、パターンを転写する際の寸法制御性、再
現性、およびプロセス効率を高めて、所望のパターンを
高い精度で効率よく形成できるパターン形成方法を提供
することにある。また、このパターン形成方法により形
成されたパターンを利用して、半導体装置内の各種電子
回路などを高い精度で効率よく形成することにより、良
質な半導体装置を効率よく製造できる半導体装置の製造
方法を提供することにある。
【００１１】
【課題を解決するための手段】前記課題を解決するため
に、本発明に係るパターン形成方法は、基板上に被加工
膜を設ける工程と、前記被加工膜上にレジスト膜を設け
る工程と、前記レジスト膜をパターニングする工程と、
前記パターニングされたレジスト膜を覆うように放射線
感受性化合物の膜を前記被加工膜上に設ける工程と、前
記放射線感受性化合物の膜に放射線照射および現像処理
を施して前記レジスト膜の上面を露出させ、前記放射線
感受性化合物の膜をパターニングする工程と、前記パタ
ーニングされた放射線感受性化合物の膜をマスクとして
前記レジスト膜を除去するとともに、前記被加工膜を加
工する工程と、を含むことを特徴とするものである。
【００１２】このパターン形成方法においては、レジス
ト膜に形成されたパターンを埋め込む埋め込み材料とな
る放射線感受性化合物の膜を、パターニングされたレジ
スト膜を覆うように被加工膜上に設ける。その後、この
放射線感受性化合物の膜に対して放射線照射および現像
処理を施してリセスを行う。これにより、リセス深さの
高い制御性、高い面内均一性、およびプロセス時間（Ｒ
ＰＴ：Raw Process Time）の短縮を実現し、形成される
パターンの形状に拘らず、パターン転写プロセスの適用
範囲を広げることができるとともに、パターンを転写す
る際の寸法制御性、再現性、およびプロセス効率を高め
ることができる。
【００１３】また、前記課題を解決するために、本発明
に係る半導体装置の製造方法は、本発明に係るパターン
形成方法により形成されたパターンに基づいてエッチン
グ処理を行うエッチング工程を含むことを特徴とするも
のである。
【００１４】この半導体装置の製造方法においては、本
発明に係るパターン形成方法により形成されたパターン
に基づいてエッチング処理を行う。これにより、半導体
装置内の各種電子回路などを高い精度で効率よく形成で
きる。
【００１５】
【発明の実施の形態】以下、本発明の詳細を図示の実施
形態によって説明する。
【００１６】（第１の実施の形態）先ず、本発明に係る
第１実施形態を図１〜図６を参照しつつ説明する。図１
は、第１実施形態に係るパターン形成方法を示す工程断
面図である。図２は、レジストの溶解速度と露光量との
相関関係をグラフにして示す図である。図３は、図２の
グラフを２値化して簡略化して示す図である。図４は、
埋め込み材料を単色光で露光した場合の深さ方向の光強
度分布をグラフにして示す図である。図５は、埋め込み
材料の現像時間と残膜厚さとの相関関係をグラフにして
示す図である。図６は、レジスト膜を複数の波長からな
る光を用いて露光した場合の深さ方向の光強度分布をグ
ラフにして示す図である。
【００１７】この第１実施形態においては、レジスト膜
としてＡｒＦポジレジスト膜を、埋め込み材料として感
光性ポリシラザンを、また埋め込み材料に対する放射線
照射の光源としてＡｒＦエキシマレーザをそれぞれ採用
する場合について述べる。
【００１８】先ず、第１実施形態に係るパターンの形成
方法について説明する。図１（ａ）に示すように、微細
加工が施される半導体基板１上に、被加工膜（下層膜）
としてのＪＳＲ（株）製の塗布型カーボン膜２（商品名
ＣＴ０１）を、その膜厚が０．３μｍ程度となるように
回転塗布する。
【００１９】次に、図１（ｂ）に示すように、塗布型カ
ーボン膜２が設けられた半導体基板１をホットプレート
３上に載置して、約３００℃で約１２０秒間焼き締め
（ベーク）を行う。
【００２０】次に、図１（ｃ）に示すように、焼き締め
られた塗布型カーボン膜２上に、レジスト膜（上層レジ
スト膜）としてのＪＳＲ（株）製のポジ型ＡｒＦレジス
ト膜４（商品名ＡＴＢ３６７Ｓ）を、その膜厚が約１２
０ｎｍとなるように回転塗布した後、プリベークする。
【００２１】次に、図１（ｄ）に示すように、ポジ型Ａ
ｒＦレジスト膜４に向けてＡｒＦエキシマレーザ光線５
を照射して露光した後、現像する。これにより、ポジ型
ＡｒＦレジスト膜４に、所望の形状および精度を有する
レジストパターン（上層レジストパターン）をパターニ
ングする。
【００２２】次に、図１（ｅ）に示すように、パターニ
ングされたポジ型ＡｒＦレジスト膜４に、後述する埋め
込み材料としての放射線感受性化合物の溶剤（溶媒）に
対する耐性を持たせるための処理を施す。この処理は、
電子線照射、紫外線照射、または加熱処理のいずれか１
種類以上を用いて行うことが好ましい。本実施形態にお
いては、ポジ型ＡｒＦレジスト膜４に向けて４ｍＣ／ｃ
ｍ2の電子線（ｅ−）６を照射することにより、ＥＢキ
ュア処理を行う。
【００２３】次に、図１（ｆ）に示すように、ＥＢキュ
ア処理が施されたポジ型ＡｒＦレジスト膜４を覆うよう
に、埋め込み材料としての放射線感受性化合物の膜７を
塗布型カーボン膜２上に設ける。この放射線感受性化合
物には、珪素原子（Ｓｉ）、ゲルマニウム原子（Ｇ
ｅ）、錫原子（Ｓｎ）のいずれか１種類以上を含んでい
る化合物を採用することが好ましい。具体的には、放射
線感受性化合物には、放射線感受性ポリシラン、放射線
感受性ポリゲルマン、放射線感受性ポリスタナン、放射
線感受性ポリシラザン、放射線感受性ポリシロキサン、
放射線感受性ポリカルボシラン、放射線感受性ジシラニ
レン−π−電子系ポリマー、それら各化合物の２種類以
上の共重合体、ベンゼン環の置換基に珪素原子を含有す
るノボラック樹脂、およびベンゼン環の置換基に珪素原
子を含有するポリヒドロキシスチレン樹脂、または、こ
れら各化合物のいずれかと放射線感受性物質との混合
物、のいずれかを採用することが好ましい。これは、下
層膜２をエッチングする際に、放射線感受性化合物膜７
がエッチングマスクとして機能し、放射線感受性化合物
膜７をリセスする際の膜厚を制御できるようにするため
である。
【００２４】放射線感受性化合物には、ポジ型放射線感
受性化合物とネガ型放射線感受性化合物とが存在し、本
発明においてはそれら双方とも利用可能である。ただ
し、本発明を実施する際には、ネガ型放射線感受性化合
物よりもポジ型放射線感受性化合物を利用する方が好ま
しい。なぜなら、後に詳述するように、ポジ型放射線感
受性化合物を利用する場合、この化合物に放射線の吸収
作用をもたせることにより、放射線感受性化合物膜７の
表面からの深さに応じてリセス速度を減少させることが
可能だからである。そして、この性質は、本発明の実施
に好ましい結果を及ぼすからである。
【００２５】また、放射線感受性化合物として先に挙げ
た各化合物は、放射線感受性化合物の種類、もしくは処
理プロセスに応じてポジ型にもネガ型にもなり得ること
を特に明言しておく。具体例を挙げると、ポリシロキサ
ンと放射線感受性化合物であるｏ−ナフトキノンジアジ
ド化合物との混合物はポジ型放射線感受性化合物である
が、ポリシロキサンと放射線感受性化合物であるビスア
ジド化合物との混合物はネガ型放射線感受性化合物であ
る。また、一般に、ＫｒＦレジスト膜として広く用いら
れているポリヒドロキシスチレン樹脂と光酸発生剤との
混合物は、通常はポジ型放射線感受性化合物であるが、
光の照射量を過度に上げると樹脂が架橋するため、ネガ
型放射線感受性化合物となる。
【００２６】本実施形態においては、放射線感受性化合
物の膜として、ポジ型放射線感受性化合物の膜である、
クラリアントジャパン（株）製の感光性ポリシラザン膜
７（商品名ＰＳ−ＭＳＺ）を採用する。この感光性ポリ
シラザン膜７は、その膜厚が約５００ｎｍとなるよう
に、塗布型カーボン膜２上に回転塗布される。この段階
で、レジストパターンが形成されたポジ型ＡｒＦレジス
ト膜４は、そのパターン段差が略完全に無くなるように
覆われる。また、ポジ型ＡｒＦレジスト膜４（上層レジ
ストパターン）は、感光性ポリシラザン膜７で覆われる
際に、感光性ポリシラザン膜７の溶媒であるプロピレン
グリコールモノメチルエーテルアセテート（ＰＧＭＥ
Ａ）に不溶であった。
【００２７】次に、図１（ｇ）に示すように、感光性ポ
リシラザン膜７に向けて放射線（ｈν）８を照射して、
感光性ポリシラザン膜７を全面露光する。この露光に用
いられる放射線８は、光線、電子線、またはイオンビー
ムのいずれかであることが好ましい。また、放射線８と
して光線を採用する場合には、この光線は、赤外線、可
視光線、紫外線、真空紫外線、極端紫外線、または軟Ｘ
線のいずれかであることが好ましい。本実施形態におい
ては、放射線として、波長が約１９３ｎｍのＡｒＦエキ
シマレーザ光線８を用いて、感光性ポリシラザン膜７を
全面露光する。なお、この露光において、ＡｒＦエキシ
マレーザ光線８の波長に対する感光性ポリシラザン膜７
の吸光係数は、約６．５μｍ-1であった。
【００２８】次に、感光性ポリシラザン膜７に対して、
その現像後の残膜厚さが約１００ｎｍとなるように、加
湿処理後、現像処理を施す。これにより、図１（ｈ）に
示すように、ポジ型ＡｒＦレジスト膜４（上層レジスト
パターン）の上部（上面）を露出させる。この結果、感
光性ポリシラザン膜７中に、所望の形状および精度を有
するパターンがパターニングされる。なお、この現像処
理後のポジ型ＡｒＦレジスト膜４および感光性ポリシラ
ザン膜７のそれぞれの露出表面（上面）における面内均
一性（凹凸の幅）は、約１０ｎｍ以内に収まった。ま
た、現像処理の終了直前におけるリセスの膜減り速度
は、約１ｎｍ／ｓｅｃであった。
【００２９】最後に、図１（ｉ）に示すように、感光性
ポリシラザン膜７をマスクとして、感光性ポリシラザン
膜７が残っていない領域のポジ型ＡｒＦレジスト膜４お
よび塗布型カーボン膜２を加工して除去する。これによ
り、半導体基板１上に残っている塗布型カーボン膜２中
に、所望の形状および精度を有するパターンを形成する
ことができる。
【００３０】ここで、埋め込み材料としての放射線感受
性化合物が満たすべき２つの要件について述べる。
【００３１】先ず、１つ目は、現像処理終了時における
放射線感受性化合物の溶解速度に関するものである。放
射線感受性化合物の膜７を現像してレジスト膜４の上部
を露出させた際の、放射線感受性化合物の膜７の残膜厚
さの狙い目（目標値）からの誤差の最大許容値をΔｈ
totalとする。この残膜厚さの誤差が生じる原因は、大
きく２つに分けられる。
【００３２】１つは、全面露光を行う際の露光量のばら
つきによるものであり、放射線感受性化合物の膜７の表
面の面内均一性を悪化させる要因となる。もう１つは、
現像時間の制御性によるものである。現像処理終了時に
おける放射線感受性化合物の膜７の表面の溶解速度を
Ｒ、時間の誤差をΔｔとする。すると、現像処理後の放
射線感受性化合物の膜７の膜厚が目標値からＲΔｔだけ
ずれることにより、図示しないウェーハ間の均一な膜厚
の再現性（均一性）が悪化することになる。ここで、Ｒ
Δｔ単独でΔｈtotalを超えてはならないという要請に
より、以下に示す式（１）が成立する。
【００３３】
【数１】
【００３４】本実施形態において想定されるレジスト膜
４の膜厚は、おおよそ１５０ｎｍ以下である。また、本
発明者らが行った実験によれば、シリコン含有材料をマ
スクとして被加工膜２を加工する場合、放射線感受性化
合物の膜７の残膜厚は最低でも約５０ｎｍ必要とされる
ことが経験的に分かっている。したがって、Δｈtota l
の取りうる最大値は、約１００ｎｍとなる。現像時間の
誤差を１秒とすると、Ｒの満たすべき条件は以下に示す
式（２）で表される。
【００３５】
【数２】
【００３６】これは、本実施形態において、リセス膜厚
の制御性を保証するための要件である。レジスト膜４の
膜厚が薄い場合、露光量のばらつきが大きい場合、ある
いはウェーハ面内において放射線感受性化合物の膜７の
埋め込み均一性が劣る場合には、Ｒの上限値はさらに小
さくなる。本発明者らが行った実験によれば、本実施形
態においてはＲが式（２）の条件を満たしており、何ら
問題がないことが分かった。
【００３７】以上説明した要件は、ポジ型放射線感受性
化合物およびネガ型放射線感受性化合物の双方に当ては
まる要件である。
【００３８】次に、２つ目は、ポジ型の放射線感受性化
合物の吸収係数に関するものである。まず、図２に典型
的なレジスト膜の溶解速度測定曲線を示す。また、レジ
スト膜の溶解特性の取り扱いを簡略化するために、図２
に示すレジスト膜の溶解速度を単純に２値化した場合の
溶解速度測定曲線を図３に示す。この図３において、Ｉ
１は、レジスト膜の溶解速度が切り替わる露光量であ
る。また、Ｒmaxは、Ｉ＞Ｉ１におけるレジスト膜の溶
解速度を、Ｒminは、Ｉ＜Ｉ１におけるレジスト膜の溶
解速度をそれぞれ示す。
【００３９】また、ポジ型放射線感受性化合物の膜７
を、単色光を用いて全面露光した際の、深さ方向の光強
度Ｉの分布を図４に実線で示す。図４中破線で示すグラ
フは、照射露光量に誤差ΔＩ０が含まれている場合の、
深さ方向の光強度Ｉ’の分布を示すものである。この図
４において、ｈ０は、埋め込み材料としてのポジ型放射
線感受性化合物の初期膜厚である。また、ｈ１は、全面
露光の露光量がＩ０である場合に光強度ＩがＩ１とな
る、ポジ型放射線感受性化合物の膜の、被加工膜の界面
からの膜厚である。また、Δｈ１は、全面露光の露光量
がＩ０＋ΔＩ０である場合に光強度ＩがＩ１となる、ポ
ジ型放射線感受性化合物の膜の、被加工膜の界面からの
膜厚とｈ１との差である。また、ΔＩ０は、全面露光の
露光量誤差である。そして、Ｉ１は、図３のＩ１と同じ
である。
【００４０】さらに、ポジ型放射線感受性化合物の膜７
の現像時間と、残膜厚さとの相関関係を図５に示す。こ
の図５において、ｈ０およびｈ１は、図４のｈ０および
ｈ１と同じである。また、ｈ２は、目標値（ターゲッ
ト）とする埋め込み材料（ポジ型放射線感受性化合物の
膜７）の残膜厚さである。また、ｔ１は、埋め込み材料
の残膜厚さがｈ１になる時刻である。同様に、ｔ２は、
埋め込み材料の残膜厚さがｈ２になる時刻である。同じ
く、ｔ３は、埋め込み材料の残膜厚さが０になる時刻で
ある。
【００４１】ここで、ポジ型放射線感受性化合物の膜７
に照射する放射線８の波長に対するポジ型放射線感受性
化合物の膜７の吸光係数をα（μｍ-1）、現像処理前に
おけるポジ型放射線感受性化合物の膜７の表面（上面）
からの深さをｈとする。すると、光強度Ｉは以下に示す
式（３）で表すことができる。
【００４２】
【数３】
【００４３】また、照射露光量に誤差ΔＩ０が含まれて
いる場合の光強度Ｉ’は、以下に示す式（４）で表すこ
とができる。
【００４４】
【数４】
【００４５】また、図４に示すように、ＩがＩ＝Ｉ１を
満たす深さをｈ０−ｈ１とすると、Ｉ’がＩ’＝Ｉ１を
満たす深さはｈ０−（ｈ１−Δｈ１）となる。ここで、
Δｈ １は、以下に示す式（５）で表すことができる。
【００４６】
【数５】
【００４７】このΔｈ１は、前述したΔｈtotalを超え
てはならないので、以下に示す式（６）が成立する。
【００４８】
【数６】
【００４９】ΔＩ０／Ｉ０は、露光量のばらつきの割合
を示しており、この値は光源によって大きく異なる。こ
こで、露光量のばらつきが最も良く制御された場合を想
定して、式（６）中ΔＩ０／Ｉ０に例えば０．０２、す
なわちレンジで２％を代入する。また、前述したよう
に、本実施形態においては、Δｈtotalの取り得る最大
値は約１００ｎｍであり、これを式（６）に代入する。
すると、ポジ型放射線感受性化合物の膜７の吸光係数α
（μｍ-1）の満たすべき条件は、以下に示す式（７）で
表すことができる。
【００５０】
【数７】
【００５１】これは、本実施形態において、リセス膜厚
の制御性を保証するための要件である。本発明者らが行
った実験によれば、本実施形態においてはαが式（７）
の条件を満たしており、何ら問題がないことが分かっ
た。
【００５２】以上の説明では、ポジ型放射線感受性化合
物の膜７を全面露光する際に、単一の波長からなる単色
光を使用する場合を例にとって説明した。ところが、実
際の露光現場では、複数の線スペクトルや、ある範囲の
波長の広がりを有する光源の使用も考えられる。
【００５３】一例として、 線スペクトルＡ１：αＡ１＝０．２μｍ-1，ＩＡ１ ０＝
０．６Ｉ０ 線スペクトルＡ２：αＡ２＝０．１μｍ-1，ＩＡ２ ０＝
０．４Ｉ０ からなる２本の輝線を有する複色光源ＡＬおよびレジス
ト膜ＡＲの組み合わせと、 線スペクトルＢ：αＢ＝０．２μｍ-1，ＩＢ ０＝Ｉ０ のみからなる単色光源ＢＬおよびレジスト膜ＢＲの組み
合わせとを比較する。ただし、各レジスト膜の感度は、
波長によらず一定とする。
【００５４】これら３つの線スペクトルの式から分かる
ように、光源ＡＬおよび光源ＢＬのそれぞれの全体の強
度Ｉは同一であり、またそれぞれの吸光係数αの最大値
も同一である。各光源ＡＬ，ＢＬを用いて各レジスト膜
ＡＲ，ＢＲを露光した場合の深さ方向の光強度分布のグ
ラフを、それぞれ実線および破線を用いて図６に示す。
図６から明らかなように、光源ＢＬに比べると、光源Ａ
Ｌの方がレジスト膜Ａ Ｒ中における光の減衰が緩やかで
ある。
【００５５】光源ＡＬのように、光源が複数の波長から
なる光線を発する場合、単一の吸光係数を定義できない
が、実質的な吸光係数αは０．２μｍ-1よりも小さくな
っているとみなすことができる。したがって、図６に示
す２本のグラフおよび式（４）より、光源ＡＬおよびレ
ジスト膜ＡＲの組み合わせは本実施形態には不適当であ
ることが分かる。つまり、本実施形態を再現する場合、
最大吸光係数αmaxが約０．２μｍ-1で必要十分条件を
満たすのは、単色光からなる光源を用いた場合である。
レジスト膜の吸光係数が約０．２μｍ-1以下となる波長
を含む光線を光源が発する場合には、最大吸光係数α
maxは約０．２μｍ-1よりも大きくなければならない。
もしくは、レジスト膜の吸光係数αが約０．２μｍ-1以
下となる波長成分を、図示しない光学フィルター等によ
り除去しなくてはならない。
【００５６】なお、埋め込み材料としてのポジ型放射線
感受性化合物の吸光係数は、理論的にはいくら大きくて
も構わない。しかし、吸光係数があまりに大きいと、ポ
ジ型放射線感受性化合物の膜の深い位置まで放射線が到
達し難い。このため、１回の放射線照射および現像でポ
ジ型放射線感受性化合物の膜７にパターニング処理を施
すためには、非現実的な大量の放射線照射が必要とな
る。したがって、ポジ型放射線感受性化合物の吸光係数
が、例えば０．２μｍ-1よりも非常に大きい場合には、
１回の放射線照射時間を長時間化するよりも、放射線照
射および現像をそれぞれ複数回繰り返すことが望まし
い。これにより、ポジ型放射線感受性化合物の吸光係数
が０．２μｍ-1を大きく越えるような値の場合でも、リ
セスに必要十分な量の放射線をポジ型放射線感受性化合
物に向けて照射して、ポジ型放射線感受性化合物の膜の
深い位置まで放射線を到達させることができる。それと
ともに、リセスプロセス、ひいてはパターン形成工程全
体に掛かる処理時間の短縮を図ることが可能になる。
【００５７】また、放射線源が電子線の場合には、電子
の加速電圧を適宜調整することによりポジ型放射線感受
性化合物の膜７中の電子の透過距離を調整し、式（２）
を満たすようにしなければならない。
【００５８】以上説明したように、本実施形態において
は、レジスト膜４に形成されたレジストパターンに基づ
いて被加工膜２を加工するのに先立って、レジスト膜４
を覆うように、ポジ型放射線感受性化合物の膜７を被加
工膜２上に設ける。この際、レジスト膜４に形成された
レジストパターンを、そのパターン段差が殆ど無くなる
ようにポジ型放射線感受性化合物の膜７を用いて埋め込
む。ポジ型放射線感受性化合物の膜７に対して放射線照
射および現像処理によるリセスを行うことにより、リセ
ス深さを高い水準で制御して、レジスト膜４（上層レジ
ストパターン）の表面（上面）を、高い面内均一性で露
出させることができる。露出されるレジスト膜４の面内
均一性を高めることにより、レジスト膜４の膜厚の下限
を、被加工膜２の加工に必要なポジ型放射線感受性化合
物の膜７の最低膜厚付近まで下げることができる。この
結果、レジスト膜４の膜厚が、従来のエッチバックを適
用不可能な薄さである場合においても、本実施形態のパ
ターン転写プロセスを適用可能であり、レジスト膜４中
に所望の形状および精度を有するレジストパターンを形
成できる。ひいては、被加工膜２中に所望の形状および
精度を有するパターンを形成できる。なお、本実施形態
のパターン転写プロセスは、レジスト膜４の膜厚が従来
のエッチバックを適用可能な厚さである場合において
も、有効であるのはもちろんである。
【００５９】従来技術では、薄く形成された埋め込みレ
ジスト膜１０２を『レジスト膜のエッチング速度＞埋め
込みレジスト膜のエッチング速度』となる条件にてエッ
チバックすると、下層膜１０３の加工寸法の制御に問題
が生じた。これに対して、本実施形態ではリセス深さを
高い水準で制御できるので、ポジ型放射線感受性化合物
の膜７の膜厚を従来のエッチバックを適用不可能な薄さ
に形成し、この膜７を前記と同様の条件にてエッチバッ
クしても、被加工膜２の加工寸法を高い精度で制御でき
る。また、本実施形態は、ポジ型放射線感受性化合物の
膜７の厚さに拘らず、『レジスト膜のエッチング速度＞
埋め込みレジスト膜のエッチング速度』となるエッチン
グ条件にも適用可能であるのはもちろんである。
【００６０】また、ポジ型放射線感受性化合物の膜７
（埋め込みレジスト膜）をエッチングマスクとして用い
ることにより、被加工膜２を加工する際の寸法制御性お
よび再現性も向上できる。さらには、ポジ型放射線感受
性化合物の膜７のリセスに掛かる時間など、パターン形
成工程に掛かるプロセス時間（ＲＰＴ：Raw Process Ti
me）の短縮を図ることが可能になる。
【００６１】したがって、本実施形態のパターン形成方
法によれば、形成されるパターンの形状に拘らず、パタ
ーン転写プロセスの適用範囲を広げることができるとと
もに、パターンを転写する際の寸法制御性、再現性、お
よびプロセス効率を高めて、パターンを高い精度で効率
よく形成できる。
【００６２】次に、本発明の第１実施形態に係る半導体
装置の製造方法について簡潔に説明する。本実施形態の
半導体装置の製造方法は、前述した本実施形態に係るパ
ターン形成方法により形成されたパターンに基づいてエ
ッチング処理を行う工程などを含むものである。前述し
た本実施形態に係るパターン形成方法によれば、パター
ンを高い精度で効率よく形成できる。したがって、本実
施形態の半導体装置の製造方法によれば、半導体装置内
の各種電子回路などを高い精度で効率よく形成して、半
導体装置の製造工程における歩留まりを向上できる。こ
の結果、良質な半導体装置を低コストで、効率よく製造
できる。
【００６３】（第２の実施の形態）次に、本発明に係る
第２実施形態を図７を参照しつつ説明する。図７は、第
２実施形態に係るパターン形成方法の一部を示す工程断
面図である。なお、図１と同一部分は同一符号を付して
その詳しい説明を省略する。また、本実施形態に係る半
導体装置の製造方法は、前述した第１実施形態に係る半
導体装置の製造方法と同様なので、その説明を省略す
る。以下、後述する第３〜第８実施形態においても同様
の説明方法とする。
【００６４】この第２実施形態は、ポジ型放射線感受性
化合物の膜としての感光性ポリシラザン膜７に向けて放
射線を照射して全面露光する工程において、第１実施形
態において採用した波長が約１９３ｎｍのＡｒＦエキシ
マレーザ光線８の代わりに、図７に示すように、加速電
圧約１０ｋＶの電子線１１を採用するものである。感光
性ポリシラザン膜７に向けて電子線１１を全面照射した
後、第１実施形態と同様に感光性ポリシラザン膜７に現
像処理などを施す。
【００６５】以上説明した点以外は、第１実施形態と同
様に実施する。この結果、第１実施形態を説明する際に
参照した図１（ｉ）に示す状態と同様に、被加工膜（塗
布型カーボン膜）２中に所望の形状および精度を有する
パターンを得ることができる。
【００６６】以上説明したように、この第２実施形態に
よれば、前述した第１実施形態と同様の効果を得ること
ができる。
【００６７】（第３の実施の形態）次に、本発明に係る
第３実施形態を図８を参照しつつ説明する。図８は、第
３実施形態に係るパターン形成方法を示す工程断面図で
ある。
【００６８】この第３実施形態においては、被加工膜と
してＤＬＣ膜を、レジスト膜として低加速ＥＢ描画用ネ
ガレジスト膜を、埋め込み材料としてポリ［ｐ−（１，
２−ジメチルジフェニルジシラニレン）フェニレン］
を、また埋め込み材料に対する放射線照射の光源として
低圧水銀ランプをそれぞれ採用する場合について述べ
る。
【００６９】先ず、図８（ａ）に示すように、微細加工
が施される半導体基板１上に、被加工膜としてのＤＬＣ
（Diamond Like Carbon）膜２１を、その膜厚が約０．
３μｍとなるように設ける。
【００７０】次に、図８（ｂ）に示すように、ＤＬＣ膜
２１上に、レジスト膜としての低加速ＥＢ描画用ネガレ
ジスト膜２２を、その膜厚が約７０ｎｍとなるように回
転塗布した後、プリベークする。
【００７１】次に、図８（ｃ）に示すように、ネガレジ
スト膜２２に向けて加速電圧約５ｋＶにて電子線２３を
照射して、所望のパターンを描画した後、現像する。こ
れにより、ネガレジスト膜２２に所望の形状および精度
を有するレジストパターン（上層レジストパターン）を
パターニングする。
【００７２】次に、図８（ｄ）に示すように、パターン
ニングされたネガレジスト膜２２に向けて１００ｍＷ／
ｃｍ2の紫外線２４を２分間照射して、ＵＶキュア処理
を行う。
【００７３】次に、図８（ｅ）に示すように、ＵＶキュ
ア処理が施されたネガレジスト膜２２を覆うように、埋
め込み材料としてのポジ型放射線感受性化合物の膜２５
をＤＬＣ膜２１上に設ける。本実施形態においては、ポ
ジ型放射線感受性化合物の膜として、ポリ［ｐ−（１，
２−ジメチルジフェニルジシラニレン）フェニレン］の
膜２５を採用する。このポリ［ｐ−（１，２−ジメチル
ジフェニルジシラニレン）フェニレン］膜２５は、その
膜厚が約５００ｎｍとなるように、ＤＬＣ膜２１上に回
転塗布される。この段階で、レジストパターンが形成さ
れたネガレジスト膜２２は、そのパターン段差が略完全
に無くなるように被覆される。また、ネガレジスト膜２
２（上層レジストパターン）は、ポリ［ｐ−（１，２−
ジメチルジフェニルジシラニレン）フェニレン］膜２５
で覆われる際に、ポリ［ｐ−（１，２−ジメチルジフェ
ニルジシラニレン）フェニレン］膜２５の溶媒であるア
ニソールに不溶であった。
【００７４】次に、図８（ｆ）に示すように、ポリ［ｐ
−（１，２−ジメチルジフェニルジシラニレン）フェニ
レン］膜２５に向けて放射線２６を照射して、ポリ［ｐ
−（１，２−ジメチルジフェニルジシラニレン）フェニ
レン］膜２５を全面露光する。本実施形態においては、
放射線として、第１実施形態で採用した波長が約１９３
ｎｍのＡｒＦレーザ光線８の代わりに、低圧水銀ランプ
が発する光線２６を採用する。この際、光線２６を図示
しないバイコールガラスでフィルタリングして、実質的
に波長が約２５４ｎｍの単色光を照射するように設定す
る。この波長に対するポリ［ｐ−（１，２−ジメチルジ
フェニルジシラニレン）フェニレン］膜２５の吸光係数
は、約０．２μｍ-1以上を満たしていた。
【００７５】次に、ポリ［ｐ−（１，２−ジメチルジフ
ェニルジシラニレン）フェニレン］膜２５に対して有機
溶媒を用いて現像処理を施す。これにより、図８（ｇ）
に示すように、ネガレジスト膜２２（上層レジストパタ
ーン）の上部（上面）を露出させる。この結果、ポリ
［ｐ−（１，２−ジメチルジフェニルジシラニレン）フ
ェニレン］膜２５中に、所望の形状および精度を有する
パターンがパターニングされる。また、現像終了時付近
におけるリセスの膜減り速度は約１００ｎｍ／ｓｅｃ以
下を満たしており、良好な精度でリセス深さを制御でき
た。
【００７６】最後に、図８（ｈ）に示すように、ポリ
［ｐ−（１，２−ジメチルジフェニルジシラニレン）フ
ェニレン］膜２５をマスクとして、この膜２５が残って
いない領域のネガレジスト膜２２およびＤＬＣ膜２１を
加工して除去する。これにより、半導体基板１上に残っ
ているＤＬＣ膜２１中に、所望の形状および精度を有す
るパターンを形成することができる。
【００７７】以上説明したように、この第３実施形態に
よれば、前述した第１実施形態と同様の効果を得ること
ができる。
【００７８】（第４の実施の形態）次に、本発明に係る
第４実施形態を図９を参照しつつ説明する。図９は、第
４実施形態に係るパターン形成方法の一部を示す工程断
面図である。
【００７９】この第４実施形態は、ポジ型放射線感受性
化合物の膜としてのポリ［ｐ−（１，２−ジメチルジフ
ェニルジシラニレン）フェニレン］膜２５に向けて放射
線を照射して全面露光する工程において、第３実施形態
において採用したフィルタリングされた単色光からなる
低圧水銀ランプが発する光線２６の代わりに、図９に示
すように、Ｘｅ２エキシマランプが発する光線３１を採
用するものである。また、第３実施形態を説明する際に
参照した図８（ｇ）に示すように、レジスト膜としての
低加速ＥＢ描画用ネガレジスト膜２２の上部（上面）を
露出させる工程において、Ｘｅ２エキシマランプの光線
３１による全面露光と、この露光に続く現像処理とをそ
れぞれ２回ずつ繰り返す。
【００８０】以上説明した点以外は、第３実施形態と同
様に実施する。この結果、第３実施形態を説明する際に
参照した図８（ｈ）に示す状態と同様に、被加工膜（Ｄ
ＬＣ膜）２１中に所望の形状および精度を有するパター
ンを得ることができる。
【００８１】以上説明したように、この第４実施形態に
よれば、前述した第１実施形態と同様の効果を得ること
ができる。
【００８２】（第５の実施の形態）次に、本発明に係る
第５実施形態を図１０を参照しつつ説明する。図１０
は、第５実施形態に係るパターン形成方法の一部を示す
工程断面図である。
【００８３】この第５実施形態は、埋め込み材料となる
ポジ型放射線感受性化合物の膜として、第３実施形態に
おいて採用したポリ［ｐ−（１，２−ジメチルジフェニ
ルジシラニレン）フェニレン］膜２５の代わりに、図１
０に示すように、ポリジフェニルシラン４１を採用する
ものである。
【００８４】以上説明した点以外は、第３実施形態と同
様に実施する。この結果、第３実施形態を説明する際に
参照した図８（ｈ）に示す状態と同様に、被加工膜（Ｄ
ＬＣ膜）２１中に所望の形状および精度を有するパター
ンを得ることができる。
【００８５】以上説明したように、この第５実施形態に
よれば、前述した第１実施形態と同様の効果を得ること
ができる。
【００８６】（第６の実施の形態）次に、本発明に係る
第６実施形態を図１１を参照しつつ説明する。図１１
は、第６実施形態に係るパターン形成方法の一部を示す
工程断面図である。
【００８７】この第６実施形態は、埋め込み材料となる
ポジ型放射線感受性化合物の膜として、第３実施形態に
おいて採用したポリ［ｐ−（１，２−ジメチルジフェニ
ルジシラニレン）フェニレン］膜２５の代わりに、図１
１に示すように、ポリメチルシロキサンに２，３，４，
４’−テトラヒドロキシベンゾフェノン−１，２−ナフ
トキノンジアジド−５−スルホン酸エステルを添加剤と
して加えた混合物からなる膜５１を採用するものであ
る。また、ポジ型放射線感受性化合物の膜に向けて放射
線を照射して全面露光する工程において、第３実施形態
において採用したフィルタリングされた単色光からなる
低圧水銀ランプが発する光線２６の代わりに、図１１に
示すように、高圧水銀ランプが発する光線５２を採用す
るものである。
【００８８】以上説明した点以外は、第３実施形態と同
様に実施する。この結果、第３実施形態を説明する際に
参照した図８（ｈ）に示す状態と同様に、被加工膜（Ｄ
ＬＣ膜）２１中に所望の形状および精度を有するパター
ンを得ることができる。
【００８９】以上説明したように、この第６実施形態に
よれば、前述した第１実施形態と同様の効果を得ること
ができる。
【００９０】（第７の実施の形態）次に、本発明に係る
第７実施形態を図示を省略して説明する。
【００９１】この第７実施形態は、埋め込み材料となる
ポジ型放射線感受性化合物の膜として、第３実施形態に
おいて採用したポリ［ｐ−（１，２−ジメチルジフェニ
ルジシラニレン）フェニレン］膜２５の代わりに、ベン
ゼン環の置換基に珪素（Ｓｉ）原子を含有するポリヒド
ロキシスチレン樹脂からなる膜を採用するものである。
また、ポジ型放射線感受性化合物の膜に向けて放射線を
照射して全面露光する工程において、第３実施形態にお
いて採用したフィルタリングされた単色光からなる低圧
水銀ランプが発する光線２６の代わりに、第６実施形態
と同様に、高圧水銀ランプが発する光線を採用するもの
である。
【００９２】以上説明した点以外は、第３実施形態と同
様に実施する。この結果、第３実施形態を説明する際に
参照した図８（ｈ）に示す状態と同様に、被加工膜（Ｄ
ＬＣ膜）２１中に所望の形状および精度を有するパター
ンを得ることができる。
【００９３】以上説明したように、この第７実施形態に
よれば、前述した第１実施形態と同様の効果を得ること
ができる。
【００９４】（第８の実施の形態）次に、本発明に係る
第８実施形態を図１２を参照しつつ説明する。図１２
は、第８実施形態に係るパターン形成方法を示す工程断
面図である。
【００９５】この第８実施形態においては、被加工膜と
してスパッタカーボン膜を、レジスト膜としてＫｒＦネ
ガレジスト膜を、埋め込み材料として特開昭６２−２２
９１３６号公報の実施例２に開示されている感光性組成
物を含むポリシロキサン樹脂を、また埋め込み材料に対
する放射線照射の光源としてＫｒＦエキシマレーザをそ
れぞれ採用する場合について述べる。
【００９６】先ず、図１２（ａ）に示すように、微細加
工が施される半導体基板１上に、被加工膜としてのスパ
ッタカーボン膜６１を、その膜厚が約０．３μｍとなる
ように設ける。
【００９７】次に、図１２（ｂ）に示すように、スパッ
タカーボン膜６１上に、レジスト膜としての東京応化工
業（株）製のＫｒＦネガレジスト膜６２（ＴＤＵＲ−Ｎ
６２０）を、その膜厚が約１５０ｎｍとなるように回転
塗布した後、プリベークする。
【００９８】次に、図１２（ｃ）に示すように、ＫｒＦ
ネガレジスト膜６２を図示しないＫｒＦ露光装置を用い
て露光した後、現像する。これにより、ＫｒＦネガレジ
スト膜６２に所望の形状および精度を有するレジストパ
ターン（上層レジストパターン）をパターニングする。
【００９９】次に、図１２（ｄ）に示すように、パター
ンニングされたＫｒＦネガレジスト膜６２に向けて４ｍ
Ｃ／ｃｍ2の電子線６を照射することにより、ＥＢキュ
ア処理を行う。
【０１００】次に、図１２（ｅ）に示すように、ＥＢキ
ュア処理が施されたＫｒＦネガレジスト膜６２を覆うよ
うに、埋め込み材料としてのポジ型放射線感受性化合物
の膜６３をスパッタカーボン膜６１上に設ける。本実施
形態においては、ポジ型放射線感受性化合物の膜とし
て、特開昭６２−２２９１３６号公報の実施例２に開示
されている感光性組成物を含むポリシロキサン樹脂の膜
６３を採用する。このポリシロキサン樹脂の膜６３は、
その膜厚が約３００ｎｍとなるように、スパッタカーボ
ン膜６１上に回転塗布される。この段階で、レジストパ
ターンが形成されたＫｒＦネガレジスト膜６２は、その
パターン段差が略完全に無くなるように被覆される。ま
た、ＫｒＦネガレジスト膜６２（上層レジストパター
ン）は、ポリシロキサン樹脂の膜６３で覆われる際に、
ポリシロキサン樹脂の膜６３の溶媒であるシクロヘキサ
ノンに不溶であった。
【０１０１】次に、図１２（ｆ）に示すように、ポリシ
ロキサン樹脂の膜６３に向けて放射線６４を照射して、
ポリシロキサン樹脂の膜６３を露光する。この際、Ｋｒ
Ｆネガレジスト膜６２の露光に用いたマスク６５および
ＫｒＦ露光装置を用いて、ポリシロキサン樹脂の膜６３
を部分的に露光する。本実施形態においては、放射線と
して、第１実施形態で採用した波長が約１９３ｎｍのＡ
ｒＦエキシマレーザ光線８の代わりに、波長が約２４８
ｎｍのＫｒＦエキシマレーザ光線６４を採用する。この
ＫｒＦエキシマレーザ光線６４の波長に対する、特開昭
６２−２２９１３６号公報の実施例２に開示されている
感光性組成物を含むポリシロキサン樹脂の膜６３の吸光
係数は、約０．２μｍ-1以上を満たしていた。
【０１０２】次に、ポリシロキサン樹脂の膜６３に対し
て、テトラメチルアンモニウムハイドロオキシドの約
１．５％水溶液を用いて約４５秒間、現像処理を施す。
これにより、図１２（ｇ）に示すように、ＫｒＦネガレ
ジスト膜６２（上層レジストパターン）の上部（上面）
を露出させる。この結果、ポリシロキサン樹脂の膜６３
中に、所望の形状および精度を有するパターンがパター
ニングされる。また、現像終了時付近におけるリセスの
膜減り速度は約１００ｎｍ／ｓｅｃ以下を満たしてお
り、良好な精度でリセス深さを制御できた。
【０１０３】最後に、図１２（ｈ）に示すように、ポリ
シロキサン樹脂の膜６３をマスクとして、この膜６３が
残っていない領域のＫｒＦネガレジスト膜６２およびス
パッタカーボン膜６１を加工して除去する。これによ
り、半導体基板１上に残っているスパッタカーボン膜６
１中に所望の形状および精度を有するパターンを形成す
ることができる。
【０１０４】以上説明したように、この第８実施形態に
よれば、前述した第１実施形態と同様の効果を得ること
ができる。
【０１０５】（第９の実施の形態）次に、本発明に係る
第９実施形態を図１３を参照しつつ説明する。図１３
は、第９実施形態に係るパターン形成方法の一部を示す
工程断面図である。
【０１０６】この第９実施形態は、レジスト膜として、
第８実施形態において採用した東京応化工業（株）製の
ＫｒＦネガレジスト膜６２（ＴＤＵＲ−Ｎ６２０）の代
わりに、図１３（ａ）に示すように、ＪＳＲ（株）製の
ＫｒＦポジ型レジスト（ＫＲＦ Ｖ２１０Ｇ）７１を採
用するものである。また、ポジ型放射線感受性化合物の
膜としての特開昭６２−２２９１３６号公報の実施例２
に開示されている感光性組成物を含むポリシロキサン樹
脂の膜６３をリセス露光する工程において、図１３
（ｂ）に示すように、透過部７２ａおよび遮光部７２ｂ
が第８実施形態において採用したマスク６５と反転して
いるマスク７２を採用するものである。
【０１０７】以上説明した点以外は、第８実施形態と同
様に実施する。この結果、第８実施形態を説明する際に
参照した図１２（ｈ）に示す状態と同様に、スパッタカ
ーボン膜６１中に所望の形状および精度を有するパター
ンを得ることができる。
【０１０８】以上説明したように、この第９実施形態に
よれば、前述した第１実施形態と同様の効果を得ること
ができる。
【０１０９】（第１０の実施の形態）次に、本発明に係
る第１０実施形態を図１４を参照しつつ説明する。図１
４は、第１０実施形態に係るパターン形成方法を示す工
程断面図である。この図１４（ａ）〜（ｈ）は、第８実
施形態を説明する際に参照した図１２（ａ）〜（ｈ）に
それぞれ相当する。
【０１１０】この第１０実施形態は、図１４（ｅ）〜
（ｈ）に示すように、埋め込み材料となる放射線感受性
化合物の膜として、第８実施形態において採用した特開
昭６２−２２９１３６号公報の実施例２に開示されてい
る感光性組成物を含むポリシロキサン樹脂の膜６３の代
わりに、特開昭６２−２２９１３６号公報の実施例１に
開示されている感光性組成物を含むポリシロキサン樹脂
の膜８１を採用するものである。この膜８１は、ネガ型
の放射線感受性化合物の膜である。また、図１４（ｆ）
に示すように、ネガ型放射線感受性化合物の膜８１をリ
セス露光する工程において、図１３（ｂ）に示す第９実
施形態のリセス露光工程において用いたマスク７２を採
用する。
【０１１１】以上説明した点以外は、第８実施形態と同
様に実施する。この結果、図１４（ｈ）に示すように、
スパッタカーボン膜６１中に所望の形状および精度を有
するパターンを得ることができる。
【０１１２】以上説明したように、この第１０実施形態
によれば、前述した第１実施形態と同様の効果を得るこ
とができる。
【０１１３】なお、本発明に係るパターン形成方法、お
よび半導体装置の製造方法は、前述した第１〜第１０の
各実施形態には制約されない。本発明の趣旨を逸脱しな
い範囲で、それらの構成、あるいは工程などの一部を種
々様々な設定に変更したり、あるいは各種設定を適宜、
適当に組み合わせて用いたりして実施することができ
る。
【０１１４】例えば、半導体基板上に被加工膜を設ける
際に、塗布法あるいはスパッタリング法などを用いた
が、本発明はこれらに限られるものではない。例えば、
アーク放電、マイクロ波ＥＣＲ、パルスレーザー蒸着、
化学気相吸着（ＣＶＤ）などにより被加工膜を設けても
よい。
【０１１５】また、レジスト膜としてＡｒＦポジレジス
ト膜、低加速ＥＢ描画用ネガレジスト膜、ＫｒＦネガレ
ジスト膜、およびＫｒＦポジレジスト膜を用いるととも
に、これら各レジスト膜をパターニングする際にＡｒＦ
エキシマレーザ光線、電子線、およびＫｒＦレーザ光線
などをそれぞれ用いたが、本発明はこれらに限られるも
のではない。レジスト膜として、例えば、ｇ線レジスト
膜、ｉ線レジスト膜、Ｆ２レジスト膜、ＥＢレジスト
膜、Ｘ線レジスト膜、近接場光リソグラフィ用レジスト
膜、あるいはナノインプリント用レジスト膜を用いると
ともに、これら各レジスト膜をパターニングする際に、
それら各レジスト膜に対応するエネルギー線またはエネ
ルギー型を有する放射線を用いてもよい。
【０１１６】また、埋め込み材料となる放射線感受性化
合物として感光性ポリシラザン、ポリ［ｐ−（１，２−
ジメチルジフェニルジシラニレン）フェニレン］、ポリ
ジフェニルシラン、ポリメチルシロキサンに２，３，
４，４’−テトラヒドロキシベンゾフェノン−１，２−
ナフトキノンジアジド−５−スルホン酸エステルを添加
剤として加えた混合物、ベンゼン環の置換基に珪素（Ｓ
ｉ）原子を含有するポリヒドロキシスチレン樹脂、なら
びに特開昭６２−２２９１３６号公報の実施例１および
２に開示されている感光性組成物を含むポリシロキサン
樹脂を用いたが、本発明の実施はこれらに限られるもの
ではない。その他の埋め込み材料としては、例えば、特
開昭６１−３１３９号、特開昭６２−１５９１４２号、
特開昭６２−２２９１３６号（実施例１、２以外）、特
開昭６０−１１９５４９号、特開昭６０−２１２７５７
号、特開昭６１−７８３５号、特開昭６１−２８９３４
５号、特開昭６２−２２９１４１号、特開昭６２−２１
２６４４号、および特開昭６０−１４２３８号の各公報
に開示されている物質を用いてもよい。あるいは、J.Ph
otopolym. Sci. & Technol., 651 (1998)、J. Photopol
ym. Sci. & Technol., 667 (1998)、SPIE Vol. 2438, 7
75 (1995)、SPIE Vol. 3333, 62 (1998)、Jpn. J. App
l. Phys. Vol. 34, 6950 (1995)、Jpn. J. Appl. Phys.
Vol. 34, 6961(1995)、およびJpn. J. Appl. Phys. Vo
l. 35, 6673 (1996)に開示されている物質を用いてもよ
い。
【０１１７】また、埋め込み材料としての放射線感受性
化合物の膜をリセスする際に行う放射線照射に用いる放
射線として、ＡｒＦエキシマレーザ光線、電子線、低圧
水銀ランプの光線、Ｘｅ２エキシマランプの光線、高圧
水銀ランプの光線、およびＫｒＦエキシマレーザ光線を
用いたが、本発明の実施はこれらに限られるものではな
い。その他各種ランプの光線、あるいは各種レーザ光線
を用いることができる。リセスする際に用いる放射線と
して、例えば、Ａｒ２エキシマランプの光線、Ｋｒ２エ
キシマランプの光線、ＫｒＣｌエキシマランプの光線、
ＸｅＣｌエキシマランプの光線、沃素ランプの光線、臭
素ランプの光線、Ｆ２エキシマレーザ光線、ＸｅＣｌエ
キシマレーザ光線、Ａｒレーザ光線、Ｎ２レーザ光線、
ＮＤ−ＹＡＧレーザ光線の基本波、同第２高調波、同第
３高調波、同第４高調波などの各放射線を用いてもよ
い。
【０１１８】また、放射線感受性化合物の膜をリセスす
る際に行う放射線の照射方法は、放射線感受性化合物の
膜の全面に照射する方法、上層レジストパターンの形成
に用いたマスクと同じマスクを用いる方法、および上層
レジストパターンの形成に用いたマスクの透過部と遮光
部とを反転させたマスクを用いる方法を示したが、本発
明の実施はこれらに限られるものではない。ポジ型放射
線感受性化合物の膜に放射線を照射する際には、例え
ば、上層レジストパターンが形成されている領域内にお
いて、上層レジスト膜が広範囲に存在しない部分の照射
量が、他の部分の照射量よりも小さくなるように形成さ
れた遮光物を用いる方法が挙げられる。
【０１１９】さらに、埋め込み材料としての放射線感受
性化合物の膜を現像する際の現像方法として、アルカリ
溶液現像法、および有機溶媒現像法を挙げたが、本発明
の実施はこれらに限られるものではない。埋め込み材料
を現像する際に、例えば、その性質に応じて、水現像
法、酸現像法などを用いることも可能である。
【０１２０】
【発明の効果】本発明に係るパターン形成方法によれ
ば、パターンを埋め込む材料として放射線感受性化合物
を採用し、この化合物に対して放射線照射および現像処
理によるリセスを行う。これにより、形成されるパター
ンの形状に拘らず、パターン転写プロセスの適用範囲を
広げることができるとともに、パターンを転写する際の
寸法制御性およびプロセス効率を高めることができる。
したがって、本発明に係るパターン形成方法によれば、
形成されるパターンの形状に拘らず、所望のパターンを
高い精度で効率よく形成できるまた、本発明に係る半導
体装置の製造方法によれば、本発明に係るパターン形成
方法により形成されたパターンに基づいてエッチング処
理を行う。これにより、半導体装置内の各種電子回路な
どを高い精度で効率よく形成できる。したがって、本発
明に係る半導体装置の製造方法によれば、良質な半導体
装置を効率よく製造できる。
【図面の簡単な説明】
【図１】第１実施形態に係るパターン形成方法を示す工
程断面図。
【図２】レジストの溶解速度と露光量との相関関係をグ
ラフにして示す図。
【図３】図２のグラフを２値化して簡略化して示す図。
【図４】埋め込み材料を単色光で露光した場合の深さ方
向の光強度分布をグラフにして示す図。
【図５】埋め込み材料の現像時間と残膜厚さとの相関関
係をグラフにして示す図。
【図６】レジスト膜を複数の波長からなる光を用いて露
光した場合の深さ方向の光強度分布をグラフにして示す
図。
【図７】第２実施形態に係るパターン形成方法の一部を
示す工程断面図。
【図８】第３実施形態に係るパターン形成方法を示す工
程断面図。
【図９】第４実施形態に係るパターン形成方法の一部を
示す工程断面図。
【図１０】第５実施形態に係るパターン形成方法の一部
を示す工程断面図。
【図１１】第６実施形態に係るパターン形成方法の一部
を示す工程断面図。
【図１２】第８実施形態に係るパターン形成方法を示す
工程断面図。
【図１３】第９実施形態に係るパターン形成方法の一部
を示す工程断面図。
【図１４】第１０実施形態に係るパターン形成方法を示
す工程断面図。
【図１５】従来技術に係るレジストパターン付近の構造
を示す断面図。
【図１６】従来技術に係るレジストパターン付近の構造
を示す断面図。
【図１７】従来技術に係るレジストパターン付近の構造
を示す断面図。
【符号の説明】
１…半導体基板 ２…塗布型カーボン膜（下層膜、被加工膜） ４…ポジ型ＡｒＦレジスト膜４（レジスト膜） ７…感光性ポリシラザン膜７（埋め込み材料の膜、ポジ
型放射線感受性化合物の膜） ８…ＡｒＦエキシマレーザ光線（リセス用放射線） １１…電子線（リセス用放射線） ２１…ＤＬＣ膜（Diamond Like Carbon 膜、下層膜、被
加工膜） ２２…低加速ＥＢ描画用ネガレジスト膜（レジスト膜） ２５…ポリ［ｐ−（１，２−ジメチルジフェニルジシラ
ニレン）フェニレン］膜（埋め込み材料の膜、ポジ型放
射線感受性化合物の膜） ２６…フィルタリングされた単色光からなる低圧水銀ラ
ンプ光線（リセス用放射線） ３１…Ｘｅ２エキシマランプ光線（リセス用放射線） ４１…ポリジフェニルシラン（埋め込み材料の膜、ポジ
型放射線感受性化合物の膜） ５１…ポリメチルシロキサンおよび２，３，４，４’−
テトラヒドロキシベンゾフェノン−１，２−ナフトキノ
ンジアジド−５−スルホン酸エステルを添加剤として加
えた混合物からなる膜（埋め込み材料の膜、ポジ型放射
線感受性化合物の膜） ５２…高圧水銀ランプ光線（リセス用放射線） ６１…スパッタカーボン膜（下層膜、被加工膜） ６２…ＫｒＦネガレジスト膜（レジスト膜） ６３…特開昭６２−２２９１３６号公報の実施例２に開
示されている感光性組成物を含むポリシロキサン樹脂の
膜（埋め込み材料の膜、ポジ型放射線感受性化合物の
膜） ６４…ＫｒＦエキシマレーザ光線（リセス用放射線） ６１…スパッタカーボン膜（下層膜、被加工膜） ７１…ＫｒＦポジ型レジスト（レジスト膜） ８１…特開昭６２−２２９１３６号公報の実施例１に開
示されている感光性組成物を含むポリシロキサン樹脂の
膜（埋め込み材料の膜、ネガ型放射線感受性化合物の
膜）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 塩原 英志 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 (72)発明者 河村 大輔 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 (72)発明者 中村 裕子 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 Ｆターム(参考） 2H025 AB16 AC06 AC08 AD01 AD03 BF30 DA13 FA03 FA17 FA29 FA30 FA41 2H096 AA25 BA01 BA09 CA05 EA02 EA04 EA06 GA08 HA03 HA23 KA02 KA03 KA05 KA06 KA11 KA19

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】基板上に被加工膜を設ける工程と、 前記被加工膜上にレジスト膜を設ける工程と、 前記レジスト膜をパターニングする工程と、 前記パターニングされたレジスト膜を覆うように放射線
    感受性化合物の膜を前記被加工膜上に設ける工程と、 前記放射線感受性化合物の膜に放射線照射および現像処
    理を施して前記レジスト膜の上面を露出させ、前記放射
    線感受性化合物の膜をパターニングする工程と、 前記パターニングされた放射線感受性化合物の膜をマス
    クとして前記レジスト膜を除去するとともに、前記被加
    工膜を加工する工程と、 を含むことを特徴とするパターン形成方法。
  2. 【請求項２】前記放射線感受性化合物は、珪素原子、ゲ
    ルマニウム原子、錫原子のいずれか１種類以上を含んで
    いることを特徴とする請求項１に記載のパターン形成方
    法。
  3. 【請求項３】前記放射線感受性化合物は、放射線感受性
    ポリシラン、放射線感受性ポリゲルマン、放射線感受性
    ポリスタナン、放射線感受性ポリシラザン、放射線感受
    性ポリシロキサン、放射線感受性ポリカルボシラン、放
    射線感受性ジシラニレン−π−電子系ポリマー、それら
    各化合物の２種類以上の共重合体、ベンゼン環の置換基
    に珪素原子を含有するノボラック樹脂、およびベンゼン
    環の置換基に珪素原子を含有するポリヒドロキシスチレ
    ン樹脂、または、これら各化合物のいずれかと放射線感
    受性物質との混合物であることを特徴とする請求項２に
    記載のパターン形成方法。
  4. 【請求項４】前記レジスト膜をパターニングする工程の
    後、前記放射線感受性化合物の膜を前記被加工膜上に設
    ける工程の前に、前記パターニングされたレジスト膜に
    前記放射線感受性化合物の溶剤に対する耐性を持たせる
    処理を施す工程を、さらに含むことを特徴とする請求項
    １〜３のうちのいずれかに記載のパターン形成方法。
  5. 【請求項５】前記パターニングされたレジスト膜に前記
    放射線感受性化合物の溶剤に対する耐性を持たせる処理
    を、電子線照射、紫外線照射、または加熱処理のいずれ
    か１種類以上により行うことを特徴とする請求項４に記
    載のパターン形成方法。
  6. 【請求項６】前記放射線照射に用いる放射線は、光線、
    電子線、またはイオンビームであることを特徴とする請
    求項１〜５のうちのいずれかに記載のパターン形成方
    法。
  7. 【請求項７】前記光線は、赤外線、可視光線、紫外線、
    真空紫外線、極端紫外線、または軟Ｘ線であることを特
    徴とする請求項６に記載のパターン形成方法。
  8. 【請求項８】前記放射線照射を行う際の放射線の照射量
    を、前記放射線感受性化合物の膜の厚さが前記現像処理
    によって残すべき大きさに達する際に、その現像速度が
    １００ｎｍ／ｓｅｃ以下になるように設定することを特
    徴とする請求項１〜７のうちのいずれかに記載のパター
    ン形成方法。
  9. 【請求項９】前記放射線感受性化合物は、ポジ型放射線
    感受性化合物であることを特徴とする請求項１〜８のう
    ちのいずれかに記載のパターン形成方法。
  10. 【請求項１０】前記放射線照射を行う際に、前記パター
    ニングされたレジスト膜が存在しない領域への前記放射
    線の照射量が、これに隣接する前記パターニングされた
    レジスト膜が存在する領域への前記放射線の照射量と比
    較して、同等以下となるように設定することを特徴とす
    る請求項９に記載のパターン形成方法。
  11. 【請求項１１】前記放射線照射を行う際に、放射線とし
    て光線を用いる場合、該光線に含まれる波長のうち、前
    記ポジ型放射線感受性化合物の吸光係数が最大となる波
    長に対する該吸光係数が０．２μｍ-1以上である前記ポ
    ジ型放射線感受性化合物を採用することを特徴とする請
    求項９または１０に記載のパターン形成方法。
  12. 【請求項１２】前記ポジ型放射線感受性化合物の膜をパ
    ターニングする工程において、前記放射線照射および前
    記現像処理をそれぞれ複数回、繰り返し行うことを特徴
    とする請求項９〜１１のうちのいずれかに記載のパター
    ン形成方法。
  13. 【請求項１３】前記放射線感受性化合物は、ネガ型放射
    線感受性化合物であることを特徴とする請求項１〜８の
    うちのいずれかに記載のパターン形成方法。
  14. 【請求項１４】前記放射線照射を行う際に、前記パター
    ニングされたレジスト膜が存在しない領域への前記放射
    線の照射量が、これに隣接する前記パターニングされた
    レジスト膜が存在する領域への前記放射線の照射量と比
    較して、同等以上となるように設定することを特徴とす
    る請求項１〜８および１３のうちのいずれかに記載のパ
    ターン形成方法。
  15. 【請求項１５】請求項１〜１４のうちいずれかに記載の
    パターン形成方法により形成されたパターンに基づいて
    エッチング処理を行うエッチング工程を含むことを特徴
    とする半導体装置の製造方法。
JP2002122862A 2002-04-24 2002-04-24 パターン形成方法および半導体装置の製造方法 Expired - Fee Related JP3697426B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002122862A JP3697426B2 (ja) 2002-04-24 2002-04-24 パターン形成方法および半導体装置の製造方法
CNB031221386A CN100403167C (zh) 2002-04-24 2003-04-17 图案形成方法和半导体器件的制造方法
US10/419,921 US7026099B2 (en) 2002-04-24 2003-04-22 Pattern forming method and method for manufacturing semiconductor device
TW092109474A TWI223321B (en) 2002-04-24 2003-04-23 Pattern forming method and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002122862A JP3697426B2 (ja) 2002-04-24 2002-04-24 パターン形成方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003316019A true JP2003316019A (ja) 2003-11-06
JP3697426B2 JP3697426B2 (ja) 2005-09-21

Family

ID=29267467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002122862A Expired - Fee Related JP3697426B2 (ja) 2002-04-24 2002-04-24 パターン形成方法および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US7026099B2 (ja)
JP (1) JP3697426B2 (ja)
CN (1) CN100403167C (ja)
TW (1) TWI223321B (ja)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236038A (ja) * 2004-02-19 2005-09-02 Ushio Inc 処理装置
JP2006278622A (ja) * 2005-03-29 2006-10-12 Tdk Corp 凹凸パターン形成方法及び情報記録媒体の製造方法
CN1322608C (zh) * 2005-05-20 2007-06-20 清华大学 一种具有高表面积和高填隙容量的碳电极阵列的制备方法
JP2008287176A (ja) * 2007-05-21 2008-11-27 Jsr Corp パターン反転用樹脂組成物及び反転パターン形成方法
KR100871967B1 (ko) 2007-06-05 2008-12-08 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
WO2009035087A1 (ja) * 2007-09-12 2009-03-19 Az Electronic Materials (Japan) K.K. ケイ素含有微細パターン形成用組成物およびそれを用いた微細パターン形成方法
JP2009139926A (ja) * 2007-08-22 2009-06-25 Shin Etsu Chem Co Ltd パターン形成方法
WO2010010928A1 (ja) * 2008-07-24 2010-01-28 日産化学工業株式会社 コーティング組成物及びパターン形成方法
JP2010164753A (ja) * 2009-01-15 2010-07-29 Shin-Etsu Chemical Co Ltd パターン形成方法
JP2010164737A (ja) * 2009-01-15 2010-07-29 Shin-Etsu Chemical Co Ltd パターン形成方法
JP2010186064A (ja) * 2009-02-12 2010-08-26 Shin-Etsu Chemical Co Ltd パターン形成方法
JP2010186060A (ja) * 2009-02-12 2010-08-26 Shin-Etsu Chemical Co Ltd パターン形成方法
WO2011062162A1 (ja) * 2009-11-17 2011-05-26 株式会社日立ハイテクノロジーズ 試料処理装置、試料処理システム及び試料の処理方法
JP2012137778A (ja) * 2012-03-19 2012-07-19 Az Electronic Materials Ip Ltd ケイ素含有微細パターン形成用組成物
JP2013115198A (ja) * 2011-11-28 2013-06-10 Toshiba Corp パターン形成方法
KR20130102494A (ko) * 2012-03-07 2013-09-17 제이에스알 가부시끼가이샤 레지스트 하층막 형성용 조성물 및 패턴 형성 방법
JP2015138939A (ja) * 2014-01-24 2015-07-30 大日本印刷株式会社 樹脂パターンの形成方法および樹脂パターン形成装置
KR20160121454A (ko) * 2015-04-10 2016-10-19 도쿄엘렉트론가부시키가이샤 이미지 반전, 유도 자기 조립, 및 선택적 퇴적에 도움을 주는 서브 해상도 개구 이용
JP2018120167A (ja) * 2017-01-27 2018-08-02 株式会社東芝 パターン形成方法、半導体装置及びその製造方法
JP2020012951A (ja) * 2018-07-17 2020-01-23 日産化学株式会社 ポリカルボシラン含有組成物
JP7494954B2 (ja) 2023-01-13 2024-06-04 日産化学株式会社 ポリカルボシラン含有組成物

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI248859B (en) * 2004-11-24 2006-02-11 Ind Tech Res Inst Manufacture of mold core used in nanoimprint
KR100738055B1 (ko) * 2005-05-18 2007-07-12 삼성에스디아이 주식회사 전자소자의 적층 형성 방법 및 이를 이용한 ｆｅｄ의제조방법
KR100823847B1 (ko) * 2006-12-20 2008-04-21 동부일렉트로닉스 주식회사 반도체 소자의 패턴 형성방법
JP4427562B2 (ja) * 2007-06-11 2010-03-10 株式会社東芝 パターン形成方法
JP5065082B2 (ja) * 2008-02-25 2012-10-31 東京エレクトロン株式会社 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
TWI423432B (zh) * 2008-09-12 2014-01-11 Hon Hai Prec Ind Co Ltd 間隔片陣列及其製作方法
JP2010287861A (ja) * 2009-06-15 2010-12-24 Toshiba Corp 半導体装置の製造方法
KR101341024B1 (ko) * 2010-06-11 2013-12-13 엘지디스플레이 주식회사 박막 패턴의 제조 방법과 그를 가지는 평판 표시 소자
JP2012169316A (ja) 2011-02-10 2012-09-06 Think Laboratory Co Ltd エッチングマスク付基材及びその製造方法
CN103203974A (zh) * 2012-01-16 2013-07-17 昆山允升吉光电科技有限公司 带有定位点的电铸网板的制作方法
JP2013172082A (ja) * 2012-02-22 2013-09-02 Toshiba Corp パターン形成方法、半導体装置の製造方法および塗布装置
CN103207545B (zh) * 2013-03-25 2016-03-02 北京大学 一种采用紫外线固胶的电子束曝光方法
JP2018049256A (ja) * 2016-04-05 2018-03-29 旭化成株式会社 ペリクル
US10755924B2 (en) 2016-06-01 2020-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Material having single crystal perovskite, device including the same, and manufacturing method thereof
WO2018004551A1 (en) * 2016-06-28 2018-01-04 Intel Corporation Polysilane-, polygermane-, and polystannane-based materials for euv and ebeam lithography
US11906901B2 (en) 2021-06-07 2024-02-20 International Business Machines Corporation Alternating copolymer chain scission photoresists

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4396704A (en) * 1981-04-22 1983-08-02 Bell Telephone Laboratories, Incorporated Solid state devices produced by organometallic plasma developed resists
JPS59193454A (ja) * 1983-04-18 1984-11-02 Shuzo Hattori Ｘ線リソグラフイ−用マスクの製造法
JPS59193456A (ja) * 1983-04-18 1984-11-02 Shuzo Hattori Ｘ線リソグラフイ−用マスクの製造法
US4464460A (en) 1983-06-28 1984-08-07 International Business Machines Corporation Process for making an imaged oxygen-reactive ion etch barrier
JPS60119549A (ja) 1983-12-02 1985-06-27 Nippon Telegr & Teleph Corp <Ntt> パタ−ン形成材料及びパタ−ン形成法
JPS60212757A (ja) 1984-04-06 1985-10-25 Nippon Telegr & Teleph Corp <Ntt> レジスト材料
JPS613139A (ja) 1984-06-15 1986-01-09 Hitachi Ltd 放射線感応性組成物及びそれを用いたパタ−ン形成法
JPS617835A (ja) 1984-06-22 1986-01-14 Nippon Telegr & Teleph Corp <Ntt> レジスト材料
JPH07120044B2 (ja) 1986-03-31 1995-12-20 株式会社東芝 感光性組成物およびそれを用いるパターン形成方法
JPS61289345A (ja) 1985-05-31 1986-12-19 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション リソグラフイ用レジスト
JPH061375B2 (ja) 1985-12-30 1994-01-05 東京応化工業株式会社 ポジ型ホトレジスト組成物
JPH063548B2 (ja) 1986-03-14 1994-01-12 日本電信電話株式会社 感光性樹脂組成物
JPH0682215B2 (ja) 1986-03-31 1994-10-19 株式会社東芝 放射線用レジストおよびそれを用いたパタ−ン形成方法
JP2686448B2 (ja) 1988-08-04 1997-12-08 科学技術振興事業団 エッチングマスクの作製方法
JPH03172844A (ja) * 1989-12-01 1991-07-26 Oki Electric Ind Co Ltd シフターパターン付き半導体マスクの作成方法
JPH05267253A (ja) 1992-03-24 1993-10-15 Fujitsu Ltd 半導体装置の製造方法
JP2745988B2 (ja) * 1992-08-24 1998-04-28 三菱電機株式会社 フォトマスクの製造方法
JPH07135140A (ja) * 1993-06-25 1995-05-23 Kawasaki Steel Corp レジストパターン形成方法
US6007963A (en) * 1995-09-21 1999-12-28 Sandia Corporation Method for extreme ultraviolet lithography
JPH09190959A (ja) * 1996-01-09 1997-07-22 Toshiba Corp レジストパタ−ンの形成方法
US6569595B1 (en) * 1999-02-25 2003-05-27 Kabushiki Kaisha Toshiba Method of forming a pattern
JP3848070B2 (ja) 2000-09-27 2006-11-22 株式会社東芝 パターン形成方法
TW521316B (en) * 2000-11-09 2003-02-21 Macronix Int Co Ltd Manufacturing method for reducing critical dimensions

Cited By (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236038A (ja) * 2004-02-19 2005-09-02 Ushio Inc 処理装置
JP2006278622A (ja) * 2005-03-29 2006-10-12 Tdk Corp 凹凸パターン形成方法及び情報記録媒体の製造方法
CN1322608C (zh) * 2005-05-20 2007-06-20 清华大学 一种具有高表面积和高填隙容量的碳电极阵列的制备方法
JP2008287176A (ja) * 2007-05-21 2008-11-27 Jsr Corp パターン反転用樹脂組成物及び反転パターン形成方法
US7576009B2 (en) 2007-06-05 2009-08-18 Hynix Semiconductor Inc. Method for forming fine pattern of semiconductor device
KR100871967B1 (ko) 2007-06-05 2008-12-08 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
KR101348460B1 (ko) * 2007-08-22 2014-01-15 신에쓰 가가꾸 고교 가부시끼가이샤 패턴 형성 방법
JP2009139926A (ja) * 2007-08-22 2009-06-25 Shin Etsu Chem Co Ltd パターン形成方法
JP2009069409A (ja) * 2007-09-12 2009-04-02 Az Electronic Materials Kk ケイ素含有微細パターン形成用組成物およびそれを用いた微細パターン形成方法
US8663906B2 (en) 2007-09-12 2014-03-04 Az Electronic Materials Usa Corp. Silicon-containing composition for fine pattern formation and method for fine pattern formation using the same
WO2009035087A1 (ja) * 2007-09-12 2009-03-19 Az Electronic Materials (Japan) K.K. ケイ素含有微細パターン形成用組成物およびそれを用いた微細パターン形成方法
KR101541439B1 (ko) * 2008-07-24 2015-08-03 닛산 가가쿠 고교 가부시키 가이샤 코팅 조성물 및 패턴 형성방법
WO2010010928A1 (ja) * 2008-07-24 2010-01-28 日産化学工業株式会社 コーティング組成物及びパターン形成方法
JP5397636B2 (ja) * 2008-07-24 2014-01-22 日産化学工業株式会社 コーティング組成物及びパターン形成方法
JP2010164753A (ja) * 2009-01-15 2010-07-29 Shin-Etsu Chemical Co Ltd パターン形成方法
JP2010164737A (ja) * 2009-01-15 2010-07-29 Shin-Etsu Chemical Co Ltd パターン形成方法
JP2010186064A (ja) * 2009-02-12 2010-08-26 Shin-Etsu Chemical Co Ltd パターン形成方法
JP2010186060A (ja) * 2009-02-12 2010-08-26 Shin-Etsu Chemical Co Ltd パターン形成方法
JPWO2011062162A1 (ja) * 2009-11-17 2013-04-04 株式会社日立ハイテクノロジーズ 試料処理装置、試料処理システム及び試料の処理方法
US9390941B2 (en) 2009-11-17 2016-07-12 Hitachi High-Technologies Corporation Sample processing apparatus, sample processing system, and method for processing sample
WO2011062162A1 (ja) * 2009-11-17 2011-05-26 株式会社日立ハイテクノロジーズ 試料処理装置、試料処理システム及び試料の処理方法
JP5560285B2 (ja) * 2009-11-17 2014-07-23 株式会社日立ハイテクノロジーズ 試料処理装置、試料処理システム及び試料の処理方法
JP2013115198A (ja) * 2011-11-28 2013-06-10 Toshiba Corp パターン形成方法
US8597873B2 (en) 2011-11-28 2013-12-03 Kabushiki Kaisha Toshiba Method for pattern formation
KR20130102494A (ko) * 2012-03-07 2013-09-17 제이에스알 가부시끼가이샤 레지스트 하층막 형성용 조성물 및 패턴 형성 방법
KR102086405B1 (ko) 2012-03-07 2020-03-09 제이에스알 가부시끼가이샤 레지스트 하층막 형성용 조성물 및 패턴 형성 방법
JP2012137778A (ja) * 2012-03-19 2012-07-19 Az Electronic Materials Ip Ltd ケイ素含有微細パターン形成用組成物
JP2015138939A (ja) * 2014-01-24 2015-07-30 大日本印刷株式会社 樹脂パターンの形成方法および樹脂パターン形成装置
KR20160121454A (ko) * 2015-04-10 2016-10-19 도쿄엘렉트론가부시키가이샤 이미지 반전, 유도 자기 조립, 및 선택적 퇴적에 도움을 주는 서브 해상도 개구 이용
JP2016213444A (ja) * 2015-04-10 2016-12-15 東京エレクトロン株式会社 イメージ反転、誘導自己組織化、および選択的堆積を補助するための、サブ解像度開口部の使用
JP2020092274A (ja) * 2015-04-10 2020-06-11 東京エレクトロン株式会社 イメージ反転、誘導自己組織化、および選択的堆積を補助するための、サブ解像度開口部の使用
JP7209429B2 (ja) 2015-04-10 2023-01-20 東京エレクトロン株式会社 イメージ反転、誘導自己組織化、および選択的堆積を補助するための、サブ解像度開口部の使用
KR102608648B1 (ko) * 2015-04-10 2023-11-30 도쿄엘렉트론가부시키가이샤 이미지 반전, 유도 자기 조립, 및 선택적 퇴적에 도움을 주는 서브 해상도 개구 이용
JP2018120167A (ja) * 2017-01-27 2018-08-02 株式会社東芝 パターン形成方法、半導体装置及びその製造方法
JP2020012951A (ja) * 2018-07-17 2020-01-23 日産化学株式会社 ポリカルボシラン含有組成物
JP7263708B2 (ja) 2018-07-17 2023-04-25 日産化学株式会社 ポリカルボシラン含有組成物
JP7494954B2 (ja) 2023-01-13 2024-06-04 日産化学株式会社 ポリカルボシラン含有組成物

Also Published As

Publication number Publication date
TWI223321B (en) 2004-11-01
CN100403167C (zh) 2008-07-16
JP3697426B2 (ja) 2005-09-21
US7026099B2 (en) 2006-04-11
TW200405393A (en) 2004-04-01
US20030215749A1 (en) 2003-11-20
CN1453823A (zh) 2003-11-05

Similar Documents

Publication Publication Date Title
JP2003316019A (ja) パターン形成方法および半導体装置の製造方法
US6645677B1 (en) Dual layer reticle blank and manufacturing process
US20180315596A1 (en) Chemical amplification methods and techniques for developable bottom anti-reflective coatings and dyed implant resists
US9618848B2 (en) Methods and techniques to use with photosensitized chemically amplified resist chemicals and processes
US7135256B2 (en) Method of increasing the shelf life of a photomask substrate
JP5705103B2 (ja) パターン形成方法
US8268535B2 (en) Pattern formation method
JP2004530922A (ja) サブリソグラフィフォトレジストフィーチャーを形成するプロセス
JPH0669120A (ja) 微細レジストパターンの形成方法
JP2001092154A (ja) パターン形成方法
JP2005519456A (ja) 二波長を使用した自己整合パターンの形成
US6969569B2 (en) Method of extending the stability of a photoresist during direct writing of an image
JP2001272797A (ja) パターン形成方法
JP2004534969A (ja) ホトレジストのための上部薄膜を使用する方法
US20010044077A1 (en) Stabilization of chemically amplified resist coating
US6045981A (en) Method of manufacturing semiconductor device
US6015640A (en) Mask fabrication process
US5407782A (en) Method of forming resist pattern in a multilayer resist
Azuma et al. Viability of conventional KrF imaging for 150 nm lithography
JPH05291130A (ja) 多層レジスト法及び半導体装置の製造方法
Farrar Linewidth control for 0.25 micron gate patterning
JP2001035774A (ja) パターン形成方法
JPH051611B2 (ja)

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050704

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100708

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110708

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120708

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees