JP2003297244A - Manufacturing method and manufacturing device of image display device - Google Patents

Manufacturing method and manufacturing device of image display device

Info

Publication number
JP2003297244A
JP2003297244A JP2002102817A JP2002102817A JP2003297244A JP 2003297244 A JP2003297244 A JP 2003297244A JP 2002102817 A JP2002102817 A JP 2002102817A JP 2002102817 A JP2002102817 A JP 2002102817A JP 2003297244 A JP2003297244 A JP 2003297244A
Authority
JP
Japan
Prior art keywords
manufacturing
image display
display device
electron emitting
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002102817A
Other languages
Japanese (ja)
Other versions
JP4015871B2 (en
Inventor
Yuji Kuwabara
雄二 桑原
Yasushi Izeki
康 井関
Hirotaka Murata
弘貴 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2002102817A priority Critical patent/JP4015871B2/en
Publication of JP2003297244A publication Critical patent/JP2003297244A/en
Application granted granted Critical
Publication of JP4015871B2 publication Critical patent/JP4015871B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method and a manufacturing device wherein an anode voltage can be enhanced while suppressing discharge and it is possible to manufacture a high performance image display device. <P>SOLUTION: In the manufacturing method of the image display device provided with the front face substrate having a fluorescent face, an electron emitting face with a plurality of electron emitting components, and the rear face substrate opposed to the front face substrate, a treatment is carried out to give potential differences between a resistant member 34 with a sheet resistance of 10<SP>2</SP>Ω/square or more and a fluolescent face 6 of the substrate or an electron emitting face 11 are opposedly arranged. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、画像表示装置の
製造方法および製造装置に関し、特に、電子放出素子を
用いた平面型の画像表示装置の放電を抑制するための処
理方法および処理装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method and apparatus for manufacturing an image display device, and more particularly to a processing method and a processing device for suppressing discharge of a flat image display device using electron-emitting devices.

【0002】[0002]

【従来の技術】近年、次世代の画像表示装置として、電
子放出素子を多数並べ、蛍光面と対向配置させた平面型
画像表示装置の開発が進められている。電子放出素子に
は様々な種類があるが、いずれも基本的には電界放出を
用いており、これらの電子放出素子を用いた表示装置
は、一般に、フィールド・エミッション・ディスプレイ
(以下、FEDと称する)と呼ばれている。FEDの
内、表面伝導型電子放出素子を用いた表示装置は、表面
伝導型電子放出ディスプレイ(以下、SEDと称する)
とも呼ばれているが、本願においてはSEDも含む総称
としてFEDという用語を用いる。
2. Description of the Related Art In recent years, as a next-generation image display device, a flat-type image display device in which a large number of electron-emitting devices are arranged and arranged so as to face a phosphor screen has been under development. Although there are various types of electron-emitting devices, basically all of them use field emission, and a display device using these electron-emitting devices is generally called a field emission display (hereinafter referred to as FED). )It is called. Among FEDs, a display device using a surface conduction electron-emitting device is a surface conduction electron emission display (hereinafter referred to as SED).
However, in this application, the term FED is used as a general term including SEDs.

【0003】FEDは、一般に、所定の隙間を置いて対
向配置された前面基板および背面基板を有し、これらの
基板は、矩形枠状の側壁を介して周縁部同士を互いに接
合することにより真空外囲器を構成している。真空容器
の内部は、真空度が10−4Pa程度以下の高真空に維
持されている。また、背面基板および前面基板に加わる
大気圧荷重を支えるために、これらの基板の間には複数
の支持部材(スペーサ)が配設されている。
The FED generally has a front substrate and a rear substrate which are arranged to face each other with a predetermined gap therebetween, and these substrates are vacuumized by bonding their peripheral portions to each other via a rectangular frame-shaped side wall. It constitutes the envelope. The inside of the vacuum container is maintained at a high vacuum with a vacuum degree of about 10 −4 Pa or less. Further, in order to support the atmospheric pressure load applied to the back substrate and the front substrate, a plurality of support members (spacers) are arranged between these substrates.

【0004】前面基板の内面には赤、青、緑の蛍光体層
を含む蛍光面が形成され、背面基板の内面には、蛍光体
を励起して発光させる電子を放出する多数の電子放出素
子が設けられている。また、多数の走査線および信号線
がマトリックス状に形成され、各電子放出素子に接続さ
れている。なお、このような電子放出素子が形成された
領域のことをマクロに見て電子放出面と称することにす
る。電子放出面のサイズは、蛍光面とほぼ同じになる。
A phosphor screen including red, blue, and green phosphor layers is formed on the inner surface of the front substrate, and a large number of electron-emitting devices that emit electrons to excite the phosphor to emit light are formed on the inner surface of the rear substrate. Is provided. Also, a large number of scanning lines and signal lines are formed in a matrix and connected to each electron-emitting device. The region where such an electron-emitting device is formed will be referred to as an electron-emitting surface when viewed macroscopically. The size of the electron emission surface is almost the same as that of the fluorescent surface.

【0005】蛍光面にはアノード電圧が印加され、電子
放出素子から出た電子ビームがアノード電圧により加速
されて蛍光面に衝突することにより、蛍光体が発光し映
像が表示される。
An anode voltage is applied to the phosphor screen, and the electron beam emitted from the electron-emitting device is accelerated by the anode voltage and collides with the phosphor screen, whereby the phosphor emits light and an image is displayed.

【0006】このようなFEDでは、前面基板と背面基
板との隙間を1〜3mm程度に設定することができ、現
在のテレビやコンピュータのディスプレイとして使用さ
れている陰極線管(CRT)と比較して、大幅な軽量
化、薄型化を達成することができる。
In such an FED, the gap between the front substrate and the rear substrate can be set to about 1 to 3 mm, which is more than that of a cathode ray tube (CRT) currently used as a display of a television or a computer at present. It is possible to achieve a significant reduction in weight and thickness.

【0007】上記のように構成されたFEDにおいて、
実用的な表示特性を得るためには、通常のCRTと同様
の蛍光体を用い、更に、蛍光体の上にメタルバックと呼
ばれるアルミ薄膜を形成した蛍光面を用いることが必要
となる。この場合、蛍光面に印加するアノード電圧は最
低でも数kV、できれば10kV以上にすることが望ま
れる。
In the FED constructed as described above,
In order to obtain practical display characteristics, it is necessary to use a phosphor similar to that of a normal CRT, and further to use a phosphor screen on which an aluminum thin film called a metal back is formed. In this case, it is desired that the anode voltage applied to the phosphor screen is at least several kV, and preferably 10 kV or more.

【0008】しかし、前面基板と背面基板との間の隙間
は、解像度や支持部材の特性などの観点からあまり大き
くすることはできず、1〜3mm程度に設定する必要が
ある。したがって、FEDでは、前面基板と背面基板と
の小さい隙間に強電界が形成されることを避けられず、
両基板間の放電(絶縁破壊)が問題となる。
However, the gap between the front substrate and the rear substrate cannot be increased so much in view of the resolution and the characteristics of the supporting member, and it is necessary to set the gap to about 1 to 3 mm. Therefore, in the FED, it is unavoidable that a strong electric field is formed in the small gap between the front substrate and the rear substrate,
Discharge (dielectric breakdown) between both substrates becomes a problem.

【0009】放電が起こると、瞬間的に100A以上の
電流が流れ、電子放出素子や蛍光面の破壊あるいは劣化
が起こる。また、駆動回路が破壊されることもある。こ
れらをまとめて放電によるダメージと呼ぶことにする。
このようなダメージは製品として許容されない。したが
って、FEDを実用化するためには、長期間に渡り、放
電によるダメージが発生しないようにしなければならな
い。しかしながら、放電を長期間に渡って完全に抑制す
るのは非常に難しい。
When discharge occurs, a current of 100 A or more instantaneously flows, and the electron-emitting device or the phosphor screen is destroyed or deteriorated. In addition, the drive circuit may be destroyed. These are collectively referred to as discharge damage.
Such damage is not acceptable as a product. Therefore, in order to put the FED into practical use, it is necessary to prevent damage due to discharge from occurring over a long period of time. However, it is very difficult to completely suppress the discharge over a long period of time.

【0010】一方、放電が発生しないようにするのでは
なく、放電が起きても電子放出素子ヘの影響を無視でき
るよう、放電の規模を抑制するという対策がある。この
ような考え方に関連する技術として、例えば、特開20
00−311642号公報には、蛍光面に設けられたメ
タルバックに切り欠きを入れてジグザグなどのパターン
を形成し、蛍光面の実効的なインダクタンス・抵抗を高
める技術が開示されている。また、特開平10−326
583号公報には、メタルバックを分割する技術、さら
に特開2000−251797号公報には、分割部での
沿面放電を抑制するために、分割部に導電性材料の被覆
を設けるという技術が開示されている。
On the other hand, there is a measure to suppress the scale of the discharge so that the influence on the electron-emitting device can be ignored even if the discharge occurs, instead of preventing the discharge from occurring. As a technique related to such an idea, for example, Japanese Patent Laid-Open No.
Japanese Patent Laid-Open No. 00-311642 discloses a technique in which a metal back provided on the phosphor screen is provided with a notch to form a pattern such as a zigzag pattern to increase the effective inductance / resistance of the phosphor screen. In addition, JP-A-10-326
Japanese Patent Laid-Open No. 583/1983 discloses a technique of dividing a metal back, and Japanese Patent Laid-Open No. 2000-251797 discloses a technique of providing a coating of a conductive material on the divided portions in order to suppress creeping discharge at the divided portions. Has been done.

【0011】しかし、このような技術を用いる場合で
も、放電が頻繁に起きてよいわけではなく、放電抑制が
重要なことには変わりはない。一般に、放電が生じる電
圧(以後、放電電圧と称する)にはばらつきがある。ま
た、長期間経た後に放電が起こることもある。放電を抑
制するということは、言いかえると、これらを考慮して
アノード電圧印加時に放電が全く起こらないようにする
か、放電確率を実用上許容できる程度まで小さくするこ
とを意味する。印加しうるアノードーカソード間の電位
差を、以後、耐圧と称することとする。また場合によっ
ては単純に放電電圧のことを耐圧と称することもある。
However, even when such a technique is used, the discharge does not always occur frequently, and the suppression of the discharge remains important. Generally, the voltage at which discharge occurs (hereinafter referred to as the discharge voltage) varies. In addition, discharge may occur after a long period of time. To suppress the discharge, in other words, in consideration of these, the discharge does not occur at all when the anode voltage is applied, or the discharge probability is reduced to a practically acceptable level. The potential difference between the anode and the cathode that can be applied is hereinafter referred to as the breakdown voltage. In some cases, the discharge voltage may be simply referred to as the withstand voltage.

【0012】放電の要因にはいろいろなものがある。第
1は、カソード側の微小な突起や異物などからの電子放
出がトリガとなるものである。第2は、カソードあるい
はアノードに付着した微粒子、あるいはそれらの一部が
はがれたものが対向面に衝突することがトリガとなるも
のである。とりわけ、FEDでは、蛍光面にメタルバッ
クという強度の弱い膜が形成されているため、その一部
がはがれることが放電のトリガとなりうる。これは、通
常の金属電極が対向している高圧機器にはない特徴であ
る。なお、放電の要因やメカニズムについては、さまざ
まな学術研究も行われているが、未だ詳細は解明されて
いるとは言い難い状況にあり、この他の要因もある可能
性がある。
There are various causes of discharge. First, electron emission from minute protrusions or foreign matter on the cathode side is a trigger. Secondly, it is triggered by the particles adhering to the cathode or the anode, or a part of which is peeled off, colliding with the facing surface. In particular, in the FED, a metal back, which is a weak film, is formed on the phosphor screen, and peeling off a part of the film can trigger a discharge. This is a characteristic that is not found in high-voltage equipment in which ordinary metal electrodes face each other. Although various academic studies have been conducted on the cause and mechanism of the discharge, it is hard to say that the details have been clarified yet, and there may be other factors.

【0013】一般に耐圧を向上させるための技術とし
て、コンディショニングという手法が周知である。これ
については、例えば、放電ハンドブック(オーム社、1
998)の302ページに記載されている。これは、対
向面間に電位差を印加し、耐圧を向上させるものであ
る。放電を起こす場合と起こさない場合があるが、狭義
では、放電(スパーク)を起こすスパークコンディショ
ニングをコンディショニングと称することもある。スパ
ークコンディショニングにより耐圧が向上するメカニズ
ムは詳細にはわかっていないが、微小突起や異物等の放
電源が放電により溶けて除去されること、あるいは、付
着した微粒子が電界により除去されることによると考え
られている。
A technique called conditioning is generally known as a technique for improving the breakdown voltage. Regarding this, for example, the Discharge Handbook (Ohm, 1
998), page 302. This is to apply a potential difference between the facing surfaces to improve the breakdown voltage. Although there are cases where electric discharge occurs and cases where electric discharge does not occur, in a narrow sense, spark conditioning that causes electric discharge (spark) is sometimes called conditioning. The mechanism by which the breakdown voltage is improved by spark conditioning is not known in detail, but it is thought that the discharge power source such as minute projections and foreign particles is melted and removed by discharge, or the adhered fine particles are removed by the electric field. Has been.

【0014】例えば、CRTでは、電子銃の電極間に動
作時電圧の4倍程度のパルス電圧を印加し千回程度放電
を起こすという処理が広く行われている。これはスパー
クコンディショニングに相当する。
For example, in a CRT, a process of applying a pulse voltage about four times as high as an operating voltage between electrodes of an electron gun to cause discharge about 1,000 times is widely performed. This corresponds to spark conditioning.

【0015】ところが、FEDでは、このようなスパー
クコンディショニングを行うと、蛍光面や電子放出素子
が破壊ないし劣化してしまう。そのため、単純にはこの
手法を用いることができない。
However, in the FED, if such spark conditioning is performed, the fluorescent screen and the electron-emitting device will be destroyed or deteriorated. Therefore, this method cannot be simply used.

【0016】放電を起こさないコンディショニングにも
一定の効果があるが、この場合でもできるだけ印加する
電位差を高めることが望ましく、そうすると意図せずし
て放電が起きてしまう可能性があり、放電ダメージの発
生が避けられない。また、スパークコンディショニング
に匹敵する効果は期待できない。
Although there is a certain effect in the conditioning that does not cause discharge, it is desirable to increase the applied potential difference as much as possible in this case as well, in which case discharge may occur unintentionally, causing discharge damage. Is inevitable. Also, an effect comparable to spark conditioning cannot be expected.

【0017】コンディショニング以外の耐圧向上策とし
ては、材料、構造、プロセスの最適化、製造環境のクリ
ーン化、洗浄、エアーブローなどがある。しかし、この
ような対策だけでは耐圧を望ましい値まで高めることが
困難であり、もっと効果の大きい耐圧改善策が強く望ま
れていた。また、コスト低減の観点からも、クリーン度
を非常に高くしたり、徹底的な微粒子除去をするような
方向は望ましくない。
Other than the conditioning, pressure resistance improving measures include optimization of materials, structures and processes, cleaning of the manufacturing environment, cleaning, and air blowing. However, it is difficult to raise the withstand voltage to a desired value only by such measures, and a more effective withstand voltage improvement measure has been strongly desired. Also, from the viewpoint of cost reduction, it is not desirable to have a very high degree of cleanliness or to thoroughly remove fine particles.

【0018】[0018]

【発明が解決しようとする課題】以上述べたようにに、
FEDにおいては、耐圧を高め、放電を抑制することが
必要である。耐圧を高めるための手法として、コンディ
ショニングという手法があるが、FEDでは、対向電極
に電子放出素子および蛍光面が形成されているため、こ
の手法を用いると、電子放出素子や蛍光面が破壊ないし
劣化してしまう。このため、この手法を用いることがで
きないでいた。
DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention As mentioned above,
In the FED, it is necessary to increase the breakdown voltage and suppress the discharge. Although there is a method called conditioning as a method for increasing the breakdown voltage, in the FED, the electron-emitting device and the fluorescent screen are formed on the counter electrode. Therefore, when this method is used, the electron-emitting device and the fluorescent screen are destroyed or deteriorated. Resulting in. Therefore, this method cannot be used.

【0019】また、コンディショニング以外の耐圧対策
にもさまざまなものがあるが、これらの対策だけでは、
耐圧を望ましい値にまで高めることが困難であった。
There are various pressure resistance measures other than conditioning.
It was difficult to raise the breakdown voltage to a desired value.

【0020】アノード電圧を下げたり、基板間のギャッ
プを大きくすれば、放電を起こりにくくすることができ
るが、この場合、輝度、解像度、蛍光面の寿命やその他
の諸特性が犠牲になってしまう。したがって、性能の高
いFEDを実現するために、より耐圧を高くすることが
できる技術が強く望まれていた。
By decreasing the anode voltage or increasing the gap between the substrates, it is possible to make the discharge less likely to occur, but in this case, the brightness, the resolution, the life of the phosphor screen and other characteristics are sacrificed. . Therefore, in order to realize a high-performance FED, a technique capable of increasing the breakdown voltage has been strongly desired.

【0021】本発明は以上の点に鑑みてなされたもの
で、耐圧を高め、放電を抑制しつつアノード電圧を高め
ることができるようにし、性能の高い画像表示装置を製
造することが可能な画像表示装置の製造方法および製造
装置を提供することにある。
The present invention has been made in view of the above points, and it is possible to manufacture a high-performance image display device by increasing the breakdown voltage, suppressing discharge, and increasing the anode voltage. It is to provide a manufacturing method and a manufacturing apparatus of a display device.

【0022】[0022]

【課題を解決するための手段】上記の課題を解決するた
め、この発明の態様に係る画像表示装置の製造方法は、
蛍光面を有した前面基板と、複数の電子放出素子が設け
られている電子放出面を有し上記前面基板と対向して配
置された背面基板とを備えた画像表示装置の製造方法に
おいて、シート抵抗が10Ω/□以上の抵抗性部材
と、上記蛍光面あるいは上記電子放出面とを対向配置
し、上記抵抗性部材と上記蛍光面あるいは上記電子放出
面の間に電位差を与える処理を行うことを特徴とする。
In order to solve the above problems, a method of manufacturing an image display device according to an aspect of the present invention is
A method of manufacturing an image display device, comprising: a front substrate having a phosphor screen; and a rear substrate having an electron emission surface provided with a plurality of electron emission elements and facing the front substrate, a sheet comprising: A resistive member having a resistance of 10 2 Ω / □ or more and the fluorescent surface or the electron emitting surface are arranged so as to face each other, and a treatment for applying a potential difference between the resistive member and the fluorescent surface or the electron emitting surface is performed. It is characterized by

【0023】また、この発明の他の態様に係る画像表示
装置の製造装置は、蛍光面を有した前面基板と、複数の
電子放出素子が設けられている電子放出面を有し上記前
面基板と対向して配置された背面基板とを備えた画像表
示装置の製造装置において、上記蛍光面あるいは上記電
子放出面と対向配置された、シート抵抗が10Ω/□
以上の抵抗性部材と、上記蛍光面あるいは上記電子放出
面と上記抵抗性部材との間に電位差を与える電位差印加
手段とを備えたことを特徴とする。
An apparatus for manufacturing an image display device according to another aspect of the present invention includes a front substrate having a phosphor screen and an electron emission surface provided with a plurality of electron emission elements. In a manufacturing apparatus of an image display device including a back substrate arranged to face each other, a sheet resistance of 10 2 Ω / □ arranged to face the fluorescent surface or the electron emitting surface.
It is characterized by comprising the above resistive member and a potential difference applying means for applying a potential difference between the fluorescent member or the electron emitting surface and the resistive member.

【0024】[0024]

【発明の実施の形態】以下、図面を参照しながら、この
発明の実施の形態に係る画像表示装置の製造方法および
製造装置について詳細に説明する。まず、本発明の対象
となる画像表示装置であるFEDの構成について説明す
る。図1および図2に示すように、このFEDは、それ
ぞれ矩形状のガラスからなる前面基板2、および背面基
板1を備え、これらの基板は1〜2mmの隙間を置いて
対向配置されている。前面基板2および背面基板1は、
矩形枠状の側壁3を介して周縁部同士が接合され、内部
が10−4Pa以下の高真空に維持された偏平な矩形状
の真空外囲器4を構成している。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, a method of manufacturing an image display apparatus and a manufacturing apparatus according to an embodiment of the present invention will be described in detail with reference to the drawings. First, the configuration of an FED, which is an image display device to which the present invention is applied, will be described. As shown in FIGS. 1 and 2, this FED includes a front substrate 2 and a rear substrate 1 each made of rectangular glass, and these substrates are arranged facing each other with a gap of 1 to 2 mm. The front substrate 2 and the rear substrate 1 are
Peripheral portions are joined to each other through the side wall 3 having a rectangular frame shape to form a flat rectangular vacuum envelope 4 whose inside is maintained at a high vacuum of 10 −4 Pa or less.

【0025】前面基板2の内面には蛍光面6が形成され
ている。この蛍光面6は、赤、緑、青に発光する蛍光体
層、マトリック状の黒色遮光層、およびこれらの上に形
成されたメタルバック層7とで構成されている。
A fluorescent screen 6 is formed on the inner surface of the front substrate 2. The phosphor screen 6 is composed of a phosphor layer that emits red, green, and blue, a black matrix light-shielding layer, and a metal back layer 7 formed on these.

【0026】背面基板1の内面上には、蛍光体層を励起
する電子ビームを放出する多数の電子放出素子8が設け
られている。これらの電子放出素子8は、画素毎に対応
して複数列および複数行に配列されている。電子放出素
子は図示しないマトリックス配線により駆動される。こ
れらの電子放出素子の形成された領域は、電子放出面1
1を形成している。
On the inner surface of the rear substrate 1, a large number of electron emitting elements 8 for emitting an electron beam for exciting the phosphor layer are provided. These electron-emitting devices 8 are arranged in a plurality of columns and a plurality of rows corresponding to each pixel. The electron-emitting device is driven by matrix wiring (not shown). The area where these electron-emitting devices are formed is the electron-emitting surface 1
1 is formed.

【0027】また、背面基板1および前面基板2の間に
は、耐大気圧のため、板状あるいは柱状に形成された多
数のスペーサ10が配置されている。蛍光面6にはメタ
ルバック層7を介してアノード電圧が印加され、電子放
出素子8から放出された電子ビームはアノード電圧によ
り加速され蛍光面6に衝突する。これにより、対応する
蛍光体層が発光し映像が表示される。
Between the rear substrate 1 and the front substrate 2, a large number of plate-shaped or columnar spacers 10 are arranged for atmospheric pressure resistance. An anode voltage is applied to the phosphor screen 6 via the metal back layer 7, and the electron beam emitted from the electron-emitting device 8 is accelerated by the anode voltage and collides with the phosphor screen 6. As a result, the corresponding phosphor layer emits light and an image is displayed.

【0028】次に、上記のように構成されたFEDに用
いる背面基板1および前面基板2に耐圧を高めるための
処理を行う製造方法および製造装置について説明する。
Next, a manufacturing method and a manufacturing apparatus for performing processing for increasing the breakdown voltage on the rear substrate 1 and the front substrate 2 used in the FED configured as described above will be described.

【0029】なお、本発明で行う処理のことを、以後、
耐圧処理と称することとし、これに対応し、耐圧処理方
法、耐圧処理装置という用語を用いることとする。耐圧
処理はコンディショニングの一種と考えられるが、本発
明固有の特徴もあるので、このような固有の名称を用い
ることとする。
The process performed in the present invention will be described below.
The term “withstand voltage processing” is used, and the terms “withstand voltage processing method” and “withstand voltage processing apparatus” are used in correspondence with this. Although the withstand voltage treatment is considered to be a kind of conditioning, it has a characteristic peculiar to the present invention, and thus such a unique name is used.

【0030】背面基板1の処理と前面基板2の処理は共
通事項が多いので、まず前面基板2の処理の場合につい
て説明する。図3に示すように、耐圧処理装置は真空容
器30および真空容器内を真空排気する排気装置32を
備えている。真空容器30内には抵抗性部材である耐圧
処理基板34が支持台36によりほぼ水平に保持されて
いる。この耐圧処理基板34は、例えば、ガラス等の絶
縁物により形成されたベース板38と、ベース板の上面
全体に亘って形成された抵抗膜40とを有している。抵
抗膜40は、シート抵抗値Rが10Ω/□に設定され
ている。抵抗膜40は、そのエッジが蛍光面6と対向し
ないよう、蛍光面6より一回り大きくなっており、蛍光
面6の全面と対向するようになっている。抵抗膜40は
アースに接続されている。
Since the processing of the rear substrate 1 and the processing of the front substrate 2 have many common matters, the case of processing the front substrate 2 will be described first. As shown in FIG. 3, the pressure resistance processing device includes a vacuum container 30 and an exhaust device 32 that evacuates the inside of the vacuum container. A pressure resistant substrate 34, which is a resistive member, is held substantially horizontally in the vacuum container 30 by a support 36. The breakdown voltage treated substrate 34 has, for example, a base plate 38 formed of an insulating material such as glass, and a resistance film 40 formed over the entire upper surface of the base plate. The sheet resistance value R of the resistance film 40 is set to 10 7 Ω / □. The resistance film 40 is slightly larger than the phosphor screen 6 so that its edge does not face the phosphor screen 6, and faces the entire surface of the phosphor screen 6. The resistance film 40 is connected to the ground.

【0031】真空容器30の上部には、前面基板2を耐
圧処理基板34と対向した状態に保持するホルダ42が
設けられている。ホルダ42はアースに接続されてい
る。蛍光面6にはメタルバック層7を介して電源44に
より高電圧が印加される。こうすることで前面基板は、
ホルダ42とのクーロン力により支持される。前面基板
2は誘電率が高いため、ホルダとのクーロン力は耐圧処
理基板34からのクーロン力より大きくすることができ
る。なお、前面基板2の支持方法はこのようなクーロン
力による方法に限らないことは言うまでもない。
A holder 42 for holding the front substrate 2 in a state of facing the pressure-resistant substrate 34 is provided on the upper portion of the vacuum container 30. The holder 42 is connected to the ground. A high voltage is applied to the fluorescent screen 6 by the power supply 44 via the metal back layer 7. By doing this, the front substrate
It is supported by the Coulomb force with the holder 42. Since the front substrate 2 has a high dielectric constant, the Coulomb force with the holder can be made larger than the Coulomb force from the pressure resistant substrate 34. Needless to say, the method of supporting the front substrate 2 is not limited to such a method using Coulomb force.

【0032】なお、電位差印加手段として本実施の形態
では電源44を用いているが、これに限らず電子ビーム
を用いるなどさまざまな手法が適用可能である。また、
電位の正負なども適宜選択することが可能である。
Although the power source 44 is used as the potential difference applying means in the present embodiment, the present invention is not limited to this, and various methods such as using an electron beam can be applied. Also,
The positive / negative of the electric potential and the like can be appropriately selected.

【0033】次に、前面基板2を耐圧処理する方法につ
いて説明する。まず、前面基板2をホルダ42により、
蛍光面6が耐圧処理基板34の抵抗膜40と対向した状
態に保持する。真空容器30内を10−4Pa程度に排
気し真空雰囲気とする。
Next, a method of withstanding the front substrate 2 will be described. First, the front substrate 2 is held by the holder 42.
The phosphor screen 6 is held in a state of facing the resistance film 40 of the breakdown voltage processing substrate 34. The inside of the vacuum container 30 is evacuated to about 10 −4 Pa to create a vacuum atmosphere.

【0034】この状態で、電源44によりメタルバック
層7に正の電圧を印加し、蛍光面6と抵抗膜40との間
に電位差を与える。こうすることで、放電が発生する。
放電を繰り返すたびに放電電圧は上昇していき、何度か
放電を起こした後には、耐圧が向上する。一方、抵抗膜
40を用いているため、放電を起こしても蛍光面が破壊
ないし劣化することを避けることができる。
In this state, a positive voltage is applied to the metal back layer 7 by the power source 44 to give a potential difference between the phosphor screen 6 and the resistance film 40. By doing so, discharge is generated.
The discharge voltage rises each time the discharge is repeated, and the withstand voltage improves after several discharges occur. On the other hand, since the resistance film 40 is used, it is possible to prevent the fluorescent screen from being destroyed or deteriorated even if discharge occurs.

【0035】耐圧処理をする上で、基本的なパラメータ
は、蛍光面6と耐圧処理基板34間の間隔htと印加す
る電位差Vtである。本実施の形態のFEDでは、動作
時の蛍光面6と電子放出面11との間隔hoは1.5m
m、動作電圧Voは9kVである。これに対し、本実施
の形態においては、間隔htは1.0mm、Vtは最大
で10kVにしている。ここで、蛍光面に印加される電
界を考えると、 動作時: Eo=Vo/ho=9kV/1.5mm=6
kV/mm 処理時: Et=Vt/ht=10kV/1.0mm=
10kV/mm となっている。
In carrying out the breakdown voltage treatment, the basic parameters are the interval ht between the phosphor screen 6 and the breakdown voltage treated substrate 34 and the applied potential difference Vt. In the FED of this embodiment, the distance ho between the fluorescent screen 6 and the electron emission surface 11 during operation is 1.5 m.
m, the operating voltage Vo is 9 kV. On the other hand, in the present embodiment, the interval ht is 1.0 mm and the maximum Vt is 10 kV. Here, considering the electric field applied to the phosphor screen, during operation: Eo = Vo / ho = 9 kV / 1.5 mm = 6
During kV / mm processing: Et = Vt / ht = 10 kV / 1.0 mm =
It is 10 kV / mm 2.

【0036】ここで、一般に電界はとがったところほど
強くなり、蛍光面や電子放出面にはさまざまな凸凹があ
るため、ミクロに見ると電界は複雑に変化している。し
かし、本発明で単に電界と言う場合は、上式のように計
算されるマクロな電界を指すものとする。
Here, in general, the electric field becomes stronger as it is sharpened, and various irregularities are present on the fluorescent surface and the electron emission surface. Therefore, when viewed microscopically, the electric field changes in a complicated manner. However, in the present invention, when simply saying an electric field, it means a macro electric field calculated by the above formula.

【0037】放電のエネルギーは、電圧の2乗に比例す
るので、放電の規模を小さくし放電ダメージを抑制する
上では、Vtは大きくした方がよい。一方、一概には言
えないが、放電が起こるかどうかを決めるのは、蛍光面
6に印加される電界Eであり、耐圧を向上するために
は、EtをEoより大きくすることが好適である。こう
することで、Eoが印加された場合に起こる放電をあら
かじめ起こしてしまうことが可能となる。
Since the energy of discharge is proportional to the square of the voltage, it is preferable to increase Vt in order to reduce the scale of discharge and suppress discharge damage. On the other hand, although it cannot be generally stated, it is the electric field E applied to the phosphor screen 6 that determines whether or not the discharge occurs, and it is preferable that Et be larger than Eo in order to improve the breakdown voltage. . By doing so, it becomes possible to cause the discharge that occurs when Eo is applied in advance.

【0038】以上の観点からは、できるだけhtを小さ
くすることが有利である。ただ実用上は、面のたわみな
どを考えると、htをあまり小さくすることは望ましく
ない。上記の値はこのようなことを考慮して決めた一例
である。一般に、Vtとhtはこれに限らず、さまざま
に選択することが可能である。なお、EtをEoより大
きくしなくても耐圧向上効果が若干あることが認められ
ており、EtをEoより大きくすることが不可欠なわけ
ではない。
From the above viewpoint, it is advantageous to make ht as small as possible. However, practically, it is not desirable to make ht too small in consideration of the surface deflection. The above values are examples determined in consideration of the above. In general, Vt and ht are not limited to this and can be selected in various ways. It has been confirmed that the breakdown voltage can be slightly improved even if Et is not larger than Eo, and it is not essential to make Et larger than Eo.

【0039】耐圧処理に適した抵抗膜40のシート抵抗
値ρsを見出すため、上記の処理装置を用いて、以下の
ような実験を行った。被耐圧処理基板としては、対角径
が30インチのSED用の前面基板を用いた。耐圧処理
基板としては、抵抗層の物質・製法を適宜選択すること
でシート抵抗ρsを10Ω/□から1011Ω/□ま
での範囲で変化させたものを用いた。蛍光面6と耐圧処
理基板34間の間隔htは1mmと2mmの2通りに変
えた。印加電圧Vtの最大値Vtmaxは、ht=1m
mの場合は10kV、ht=2mmの場合は20kVに
設定した。放電電圧は、条件が良ければ、放電を起こす
たびにばらつきながらも徐々に上昇していき、最後には
Vtmaxを印加し続けることができるようになる。条
件が悪い場合は、放電を起こしても、あまり放電電圧が
上昇していかない。こうして、何度かの放電を起こした
後の前面基板のダメージを評価した。その結果を表1A
および表1Bに示す。放電ダメージの評価は、ダメージ
が認められないか、非常に軽微であり許容できる場合を
○、許容できないダメージが認められる場合を×として
いる。
In order to find the sheet resistance value ρs of the resistance film 40 suitable for the withstand voltage treatment, the following experiment was conducted using the above-mentioned processing apparatus. A front substrate for SED having a diagonal diameter of 30 inches was used as the substrate to be pressure-treated. As the withstand voltage-treated substrate, a substrate having a sheet resistance ρs varied in the range of 10 2 Ω / □ to 10 11 Ω / □ by appropriately selecting the material and manufacturing method of the resistance layer was used. The distance ht between the phosphor screen 6 and the pressure-resistant substrate 34 was changed to 2 mm, 1 mm and 2 mm. The maximum value Vtmax of the applied voltage Vt is ht = 1 m
In the case of m, it was set to 10 kV, and in the case of ht = 2 mm, it was set to 20 kV. If the conditions are good, the discharge voltage gradually rises while varying each time a discharge occurs, and finally Vtmax can be continuously applied. If the conditions are not good, the discharge voltage does not rise so much even if discharge occurs. Thus, the damage of the front substrate after several discharges were evaluated. The results are shown in Table 1A.
And shown in Table 1B. The evaluation of the discharge damage is indicated by ◯ when no damage is observed, or when the damage is extremely slight and acceptable, and by x when unacceptable damage is observed.

【0040】[0040]

【表1】 [Table 1]

【0041】この結果から、放電ダメージを抑制するに
は、シート抵抗ρsを10Ω/□以上にすることが好
適であるといえる。htが小さい場合は、10Ω/□
でもダメージが出ないが、これは余裕のない状態であ
り、望ましくない。
From these results, it can be said that the sheet resistance ρs is preferably 10 4 Ω / □ or more in order to suppress discharge damage. When ht is small, 10 3 Ω / □
However, it does not cause damage, but this is a condition where there is no room and it is not desirable.

【0042】一方、ρsが10Ω/□以上では、耐圧
向上効果が小さくなっていくことが認められた。これに
は、以下の2つの要因があると考えられる。
On the other hand, it was confirmed that when ρs is 10 9 Ω / □ or more, the effect of improving the withstand voltage becomes smaller. It is considered that this is due to the following two factors.

【0043】一般に放電前には、電界放出によりカソー
ドからアノードに向けてわずかな量の電子が放出されて
いる。これは前駆電流とも呼ばれ、以後そのように呼ぶ
ことにする。前駆電流の量は、μAのオーダーに達する
こともある。したがって、ρsを高くしすぎると前駆電
流による電圧降下が問題になってくる。目安として、1
Ωの抵抗に1μAの電流が流れると、1kVの電圧
降下が起こる。したがって、全面に一定の電圧を与える
ためには、抵抗を高くしすぎないことが必要である。
Generally, before discharge, a small amount of electrons are emitted from the cathode toward the anode by field emission. This is also referred to as the precursor current and will be referred to hereafter. The amount of precursor current can reach the order of μA. Therefore, if ρs is set too high, the voltage drop due to the precursor current becomes a problem. As a guide, 1
When a current of 1 μA flows through the resistance of 09 Ω, a voltage drop of 1 kV occurs. Therefore, in order to apply a constant voltage to the entire surface, it is necessary to make the resistance not too high.

【0044】また、ρsが高くなりすぎると、放電の規
模が小さくなりすぎ、放電が放電源を除去するだけのエ
ネルギーを持ち得なくなると考えられる。ρsが低い場
合、放電が起きた場所では、その後放電が起こらなくな
るが、ρsが10Ω/□の場合、放電が起きても、そ
こで繰り返し放電が起こるようなケースがあった。ま
た、ρsが1011Ω/□の場合は、放電自体が起こら
なかった。
When ρs becomes too high, the scale of discharge becomes too small, and the discharge cannot have enough energy to remove the discharge power source. When ρs is low, no further discharge occurs at the place where discharge occurs, but when ρs is 10 9 Ω / □, there are cases in which discharge occurs repeatedly even if discharge occurs. Further, when ρs was 10 11 Ω / □, discharge itself did not occur.

【0045】これらの理由から、ρsは10Ω/□以
下にすることが好適であるといえる。ただ、ρsがこれ
より高い場合においても耐圧向上効果が全くないわけで
ない。耐圧処理には、クーロン力により微粒子を取り除
く効果と放電を起こすことで放電源を取り除く効果があ
ると想定されるが、後者の効果は、ρsが高い場合でも
失われるわけではないと考えられる。
For these reasons, it can be said that ρs is preferably set to 10 8 Ω / □ or less. However, even if ρs is higher than this, the withstand voltage improving effect is not completely absent. It is assumed that the pressure resistance treatment has an effect of removing fine particles by Coulomb force and an effect of removing a discharge power source by causing discharge, but it is considered that the latter effect is not lost even when ρs is high.

【0046】また、特開平10−326583号公報や
特開2000−251797号公報に開示されている技
術に基づいた放電規模抑制技術を適用した前面基板を用
いた場合は、ρs=10Ω/□でも放電ダメージがな
かった。なお、本来この技術は、ρs=0Ω/□であっ
たとしても、放電ダメージを抑制することを意図したも
のであるが、耐圧処理時には、実際の動作時よりも高い
電圧をかけるため、その本来の機能が成立しなくなるこ
とがありえ、0Ω/□では放電ダメージを避けられない
ことがあった。
When a front substrate to which a discharge scale suppressing technique based on the technique disclosed in Japanese Patent Laid-Open No. 10-326583 or 2000-251797 is applied, ρs = 10 2 Ω / □ But there was no discharge damage. Originally, this technique is intended to suppress discharge damage even if ρs = 0 Ω / □, but since a higher voltage is applied during withstand voltage processing than during actual operation, the original In some cases, the discharge damage could not be avoided with 0Ω / □.

【0047】なお、htの値は上述の実験の値に限られ
るわけではないが、実用上は、上述の制約のためhtを
あまり小さくしたり大きくしたりすることは考えにく
く、この程度の範囲で選択する必然性があるので、この
結果は一般化することができる。以上のことから、ρs
は10〜10Ω/□にすることが好適である。ただ
し、一般には、ρsを10Ω/□以上にすることでも
の効果を得ることができる。
The value of ht is not limited to the value of the above experiment, but in practice, it is difficult to consider making ht too small or too large due to the above-mentioned constraint, and the range of this degree is not considered. This result can be generalized because there is a natural choice to make. From the above, ρs
Is preferably 10 4 to 10 8 Ω / □. However, generally, the effect can be obtained also by setting ρs to 10 2 Ω / □ or more.

【0048】なお、放電を起こすことが耐圧向上の上で
は望ましいが、放電を起こさなくても耐圧向上効果は認
められる。また、所定のEtの設定では、とりわけ耐圧
が良好なものは、耐圧処理の過程では、放電が起こらな
いこともありうる。したがって、本発明においては、放
電を起こすことが不可欠というわけではない。
It should be noted that although it is desirable to cause a discharge to improve the breakdown voltage, the breakdown voltage improving effect can be recognized even without the discharge. In addition, if the Et value is set to a predetermined value, the discharge voltage may not be generated during the withstand voltage process, especially if the withstand voltage is good. Therefore, in the present invention, it is not essential to cause the discharge.

【0049】以上述べたように、抵抗膜を形成した耐圧
処理基板を用いて耐圧処理を行うことで、前面基板にダ
メージを引き起こすことなく、耐圧を向上させることが
できる。これにより、表示動作時におけるアノード電圧
を上げ、あるいは、前面基板2と背面基板1とのギャッ
プを一層狭く形成することが可能となる。その結果、放
電を抑制しつつ、輝度や解像度などの表示性能を向上さ
せることができる。また、アノード電圧を上げることに
より、蛍光体の輝度経時劣化を低減し、蛍光体の寿命を
延ばすことも可能となる。
As described above, the breakdown voltage can be improved without causing damage to the front substrate by performing the breakdown voltage using the breakdown voltage-treated substrate on which the resistance film is formed. This makes it possible to increase the anode voltage during the display operation or to further narrow the gap between the front substrate 2 and the rear substrate 1. As a result, it is possible to improve display performance such as brightness and resolution while suppressing discharge. In addition, by increasing the anode voltage, it is possible to reduce the deterioration of the phosphor over time and to extend the life of the phosphor.

【0050】また、前面基板2に限らず、背面基板1に
ついても、上述した実施の形態と同様に耐圧処理を施す
ことができる。すなわち、背面基板1を真空容器30内
に装填し、電子放出素子8が設けられた電子放出面11
と、耐圧処理基板34の抵抗膜40とを対向した状態に
保持する。電子放出面11はアース電位にする。真空容
器30内を真空排気した後、電源44により耐圧処理基
板34に高圧を印加する。これにより、背面基板1を耐
圧処理することができる。
Further, not only the front substrate 2 but also the rear substrate 1 can be subjected to the withstand voltage treatment as in the above-described embodiment. That is, the rear substrate 1 is loaded into the vacuum container 30, and the electron emission surface 11 provided with the electron emission elements 8
And the resistance film 40 of the breakdown voltage-treated substrate 34 are held in a state of facing each other. The electron emission surface 11 is set to the ground potential. After the inside of the vacuum container 30 is evacuated, a high voltage is applied to the pressure resistant substrate 34 by the power supply 44. Thereby, the back substrate 1 can be pressure-resistant.

【0051】なお、電子放出面に電圧を与えるという表
現を用いているが、これは具体的には、上記マトリック
ス配線や電子放出素子に電圧を印加することを意味す
る。電子放出面にはこの他に背面基板1の露出している
領域がある場合もあるが、これらの領域が絶縁に近い場
合、電圧が明確には定まらないことがある。
The expression that a voltage is applied to the electron emission surface is used, but this specifically means that a voltage is applied to the matrix wiring and the electron emission element. There may be other exposed areas of the rear substrate 1 on the electron emission surface, but if these areas are close to insulation, the voltage may not be clearly determined.

【0052】次に本発明の第2の実施の形態について、
図4を参照しながら説明をする。なお、第1の実施の形
態と共通の部分については、同一の参照符号を付してそ
の詳細な説明を省略する。この実施の形態では、耐圧処
理基板34は、例えばガラスにより細長い板状に形成さ
れたベース板38と、ベース板の下面に形成された抵抗
膜40とを有している。したがって、耐圧処理基板34
は、蛍光面6や電子放出面11より面積が小さくなって
いる。耐圧処理基板34は、真空容器30内において、
走査機構46により水平方向に沿って移動自在に支持さ
れている。抵抗膜40はアース電位になっており、下方
を向いた状態で水平に支持されている。
Next, regarding the second embodiment of the present invention,
Description will be given with reference to FIG. The same parts as those of the first embodiment are designated by the same reference numerals, and detailed description thereof will be omitted. In this embodiment, the breakdown voltage-treated substrate 34 has a base plate 38 formed of glass, for example, in the shape of an elongated plate, and a resistance film 40 formed on the lower surface of the base plate. Therefore, the breakdown voltage treated substrate 34
Has a smaller area than the fluorescent surface 6 and the electron emission surface 11. The pressure-resistant processed substrate 34 is
It is movably supported in the horizontal direction by the scanning mechanism 46. The resistance film 40 has a ground potential, and is supported horizontally while facing downward.

【0053】被処理基板である前面基板2は、真空容器
30内に設けられた支持台36によりほぼ水平に状態に
保持され、蛍光面6は、所定の隙間を置いて耐圧処理基
板34の抵抗膜40と対向している。
The front substrate 2, which is the substrate to be processed, is held in a substantially horizontal state by the support base 36 provided in the vacuum container 30, and the fluorescent screen 6 is provided with a predetermined gap to maintain the resistance of the pressure-resistant substrate 34. It faces the membrane 40.

【0054】真空容器30内を真空排気した状態で、蛍
光面6にメタルバック7を介して電位が与えられる。そ
の状態で、耐圧処理基板34を移動させ、前面基板2の
全面を走査する。こうすることで、耐圧処理を行うこと
ができる。
In a state where the inside of the vacuum container 30 is evacuated, a potential is applied to the phosphor screen 6 through the metal back 7. In this state, the pressure resistant substrate 34 is moved to scan the entire surface of the front substrate 2. By doing so, breakdown voltage processing can be performed.

【0055】この実施の形態では、耐圧処理基板34の
方を移動させているが、逆に被処理基板である前面基板
2の方を移動させることも可能である。また両者を移動
させることも可能である。一般に、両者を相対的に移動
させ、被処理基板の全面を走査して処理するようにでき
れば、移動のさせ方は問わないことは言うまでもない。
In this embodiment, the pressure-resistant processed substrate 34 is moved, but it is also possible to move the front substrate 2 which is the substrate to be processed. It is also possible to move both. In general, it goes without saying that the moving method does not matter as long as the both can be moved relatively and the entire surface of the substrate to be processed can be scanned and processed.

【0056】このような方式を用いると、クーロン力で
たわまないようにするために必要な耐圧処理基板の強度
を小さくすることができる点で有利である。耐圧処理基
板は適宜交換することもあるので、低コスト化という観
点からも面積が小さいことは有利である。
The use of such a method is advantageous in that the strength of the pressure-resistant substrate required for preventing the deflection by Coulomb force can be reduced. Since the pressure-resistant substrate may be replaced as appropriate, it is advantageous that the area is small from the viewpoint of cost reduction.

【0057】また、実際の製造工程においては、前面基
板2がコンベア的に移動していくことが考えられる。こ
のような場合は、改めて耐圧処理のための駆動機構を設
けることなく、本実施例のような方法で耐圧処理を行う
ことができる。
Further, it is conceivable that the front substrate 2 moves like a conveyor in the actual manufacturing process. In such a case, the withstand voltage process can be performed by the method of this embodiment without providing a drive mechanism for the withstand voltage process again.

【0058】なお、このように走査を行う場合は、耐圧
処理基板の面積を小さくすることが可能なわけだが、小
さくすることが不可欠なわけではない。たとえば、移動
速度を早くしつつ電界印加時間をできるだけ長くするこ
とを考えると、耐圧処理基板はやはり被処理基板と同程
度の大きさにすることが好適である。
When scanning is performed in this manner, it is possible to reduce the area of the breakdown voltage processing substrate, but it is not essential to reduce the area. For example, considering that the electric field application time is made as long as possible while increasing the moving speed, it is preferable that the breakdown voltage-treated substrate is as large as the substrate to be treated.

【0059】本実施の形態においては前面基板を例に取
り説明したが、第1の実施の形態において説明したよう
に、背面基板1を耐圧処理することもできる。
Although the front substrate has been described as an example in the present embodiment, the rear substrate 1 may be subjected to a withstand voltage treatment as described in the first embodiment.

【0060】なお、抵抗性部材は、上述した耐圧処理基
板34のような板状に限らず、抵抗膜の付いた部材で被
耐圧処理部材に所定の電界を与えることができれば形状
は限定されない。また、抵抗性部材は、抵抗膜とベース
部材との組合わせに限らず、抵抗性を有した材料により
抵抗性部材自体を形成しても良い。
The resistive member is not limited to the plate shape like the above-mentioned withstand voltage processed substrate 34, and the shape is not limited as long as the member with the resistance film can give a predetermined electric field to the withstand voltage processed member. Further, the resistive member is not limited to the combination of the resistive film and the base member, and the resistive member itself may be formed of a material having resistance.

【0061】なお、シート抵抗には、一般に電界依存性
がある。本明細書で示したシート抵抗は、一般的なシー
ト抵抗測定器を用いて測定したものであり、10〜10
00V/mm程度の電界における値に対応する。したが
って、本発明におけるシート抵抗は、この程度の領域で
の値を指すものとする。
The sheet resistance generally has an electric field dependency. The sheet resistance shown in this specification is measured by using a general sheet resistance measuring device, and is 10 to 10.
It corresponds to a value in an electric field of about 00 V / mm. Therefore, the sheet resistance in the present invention refers to the value in this region.

【0062】本発明の耐圧処理は、真空中で行うことが
好適である。一般に大気中中の耐圧は真空中より相当低
いため、大気中では電界Etを十分高くすることができ
ない。しかし、かなり低いEtを印加することでも若干
の耐圧改善効果はあることが認められており、真空中で
処理をすることが不可欠なわけではない。
The pressure resistance process of the present invention is preferably performed in a vacuum. In general, the breakdown voltage in the atmosphere is considerably lower than that in a vacuum, so that the electric field Et cannot be sufficiently increased in the atmosphere. However, it has been confirmed that the application of a considerably low Et has a slight withstand voltage improving effect, and it is not essential to perform the treatment in a vacuum.

【0063】また、FEDにおける前面基板と背面基板
との封着を真空雰囲気中で行う場合、上述の耐圧処理
は、真空雰囲気中で行われる一連の封着工程中に実施す
ることも可能である。
When the front substrate and the rear substrate of the FED are sealed in a vacuum atmosphere, the pressure resistance process described above can be performed in a series of sealing steps performed in a vacuum atmosphere. .

【0064】なお、処理基板と被処理基板に印加する電
圧の正負については、実施の形態に示したものに限定さ
れるわけではなく、適宜選択することが可能である。重
要なのは、両基板間の電位差であり、たとえば、一方を
アースに接続するのではなく、それぞれの基板に正負の
電圧をかけて所定の電位差を形成するようにしてもかま
わない。また、正負を処理中に何度か変更するようなこ
とをしても良い。
The positive / negative of the voltage applied to the substrate to be processed and the substrate to be processed is not limited to the one shown in the embodiment, and can be appropriately selected. What is important is the potential difference between the two substrates. For example, instead of connecting one to the ground, positive and negative voltages may be applied to the respective substrates to form a predetermined potential difference. Further, the positive / negative may be changed several times during the processing.

【0065】また、本発明では処理基板と被処理基板間
の隙間が一定である必要はなく、時間経過につれて変化
させても良いし、走査を行う場合は、場所により変化さ
せていくことも可能である。その他、この発明は上述し
た実施の形態に限定されることなく、この発明の範囲内
で種々変形可能である。
Further, in the present invention, the gap between the processed substrate and the processed substrate does not have to be constant, and may be changed with the passage of time, or when scanning is performed, it may be changed depending on the place. Is. In addition, the present invention is not limited to the above-described embodiments, but can be variously modified within the scope of the present invention.

【0066】[0066]

【発明の効果】以上詳述したように、この発明に係る画
像表示装置の製造方法および製造装置によれば、耐圧を
高くすることができるため、放電を抑制しつつアノード
電圧を高めることができるようになり、性能の高い画像
表示装置を製造することができる。
As described in detail above, according to the method and apparatus for manufacturing an image display device of the present invention, the breakdown voltage can be increased, and therefore the anode voltage can be increased while suppressing the discharge. As a result, a high-performance image display device can be manufactured.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明に係る耐圧処理装置および耐圧処理方
法の処理対象となるFEDを示す斜視図。
FIG. 1 is a perspective view showing an FED to be processed by a breakdown voltage processing apparatus and a breakdown voltage processing method according to the present invention.

【図2】図1の線A−Aに沿った断面図。2 is a cross-sectional view taken along the line AA of FIG.

【図3】この発明の第1の実施の形態に係る耐圧処理装
置を示す断面図。
FIG. 3 is a sectional view showing a breakdown voltage processing apparatus according to the first embodiment of the present invention.

【図4】この発明の第2の実施の形態に係る耐圧処理装
置を示す断面図。
FIG. 4 is a sectional view showing a breakdown voltage processing device according to a second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1…背面基板 2…前面基板 3…側壁 4…真空外囲器 6…蛍光面 7…メタルバック層 8…電子放出素子 11…電子放出面 34…耐圧処理基板 38…ベース板 40…抵抗膜 44…電源 46…走査機構 1 ... Rear substrate 2 ... Front substrate 3 ... Side wall 4 ... Vacuum envelope 6 ... Phosphor screen 7 ... Metal back layer 8 ... Electron emitting device 11 ... Electron emission surface 34 ... Withstand voltage processing substrate 38 ... Base plate 40 ... Resistive film 44 ... Power source 46 ... Scanning mechanism

───────────────────────────────────────────────────── フロントページの続き (72)発明者 村田 弘貴 埼玉県深谷市幡羅町一丁目9番地2 株式 会社東芝深谷工場内 Fターム(参考) 5C012 AA05 BD04 5C027 BB01 BB02 BB04 5C036 EE08 EE14 EF01 EF06 EF09 EG12 EG28 EH21 EH26    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Hiroki Murata             2 shares, 1-9-1 Harara-cho, Fukaya City, Saitama Prefecture             Company Toshiba Fukaya Factory F-term (reference) 5C012 AA05 BD04                 5C027 BB01 BB02 BB04                 5C036 EE08 EE14 EF01 EF06 EF09                       EG12 EG28 EH21 EH26

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】蛍光面を有した前面基板と、複数の電子放
出素子が設けられている電子放出面を有し上記前面基板
と対向して配置された背面基板とを備えた画像表示装置
の製造方法において、 シート抵抗が10Ω/□以上の抵抗性部材と、上記蛍
光面あるいは上記電子放出面とを対向配置し、 上記抵抗性部材と上記蛍光面あるいは上記電子放出面と
の間に電位差を与える処理を行うことを特徴とする画像
表示装置の製造方法。
1. An image display device, comprising: a front substrate having a fluorescent screen; and a rear substrate having an electron emitting surface provided with a plurality of electron emitting elements and facing the front substrate. In the manufacturing method, a resistive member having a sheet resistance of 10 2 Ω / □ or more and the fluorescent surface or the electron emitting surface are arranged to face each other, and the resistive member and the fluorescent surface or the electron emitting surface are disposed between the resistive member and A method of manufacturing an image display device, which comprises performing a process of giving a potential difference.
【請求項2】上記抵抗部材のシート抵抗が、10Ω/
□以上、10Ω/□以下であることを特徴とする請求
項1に記載の画像表示装置の製造方法。
2. The sheet resistance of the resistance member is 10 4 Ω /
It is □ or more and 10 8 Ω / □ or less, and the manufacturing method of the image display device according to claim 1, wherein.
【請求項3】上記電位差により上記蛍光面あるいは上記
電子放出面に印加される電界が、上記画像表示装置が動
作する際に上記蛍光面あるいは上記電子放出面に印加さ
れる電界より大きいことを特徴とする請求項1又は2に
記載の画像表示装置の製造方法。
3. The electric field applied to the fluorescent screen or the electron emitting surface due to the potential difference is larger than the electric field applied to the fluorescent screen or the electron emitting surface when the image display device operates. The method for manufacturing an image display device according to claim 1 or 2.
【請求項4】上記処理時に上記蛍光面あるいは上記電子
放出面と上記抵抗性部材との間で放電を発生させること
を特徴とする請求項1ないし3のいずれか1項に記載の
画像表示装置の製造方法。
4. The image display device according to claim 1, wherein a discharge is generated between the fluorescent member or the electron emitting surface and the resistive member during the processing. Manufacturing method.
【請求項5】上記処理を真空中で行うことを特徴とする
請求項1ないし4のいずれか1項に記載の画像表示装置
の製造方法。
5. The method of manufacturing an image display device according to claim 1, wherein the treatment is performed in a vacuum.
【請求項6】上記抵抗性部材と上記蛍光面あるいは上記
電子放出面とを相対的に移動させながら電位差を与える
ことを特徴とする請求項1ないし4のいずれか1項に記
載の画像表示装置の製造方法。
6. The image display device according to claim 1, wherein the resistance member and the fluorescent surface or the electron emission surface are moved relative to each other to provide a potential difference. Manufacturing method.
【請求項7】蛍光面を有した前面基板と、複数の電子放
出素子が設けられている電子放出面を有し上記前面基板
と対向して配置された背面基板とを備えた画像表示装置
の製造装置において、 上記蛍光面あるいは上記電子放出面と対向配置された、
シート抵抗が10Ω/□以上の抵抗性部材と、 上記蛍光面あるいは上記電子放出面と上記抵抗性部材と
の間に電位差を与える電位差印加手段とを備えたことを
特徴とする画像表示装置の製造装置。
7. An image display device comprising: a front substrate having a fluorescent screen; and a rear substrate having an electron emitting surface provided with a plurality of electron emitting devices and being arranged to face the front substrate. In the manufacturing apparatus, the fluorescent surface or the electron emitting surface is arranged to face
An image display device comprising: a resistive member having a sheet resistance of 10 2 Ω / □ or more; and a potential difference applying means for applying a potential difference between the fluorescent member or the electron emitting surface and the resistive member. Manufacturing equipment.
【請求項8】上記抵抗部材のシート抵抗が、10Ω/
□以上、10Ω/□以下であることを特徴とする請求
項7に記載の画像表示装置の製造装置。
8. The sheet resistance of the resistance member is 10 4 Ω /
The device for manufacturing an image display device according to claim 7, wherein the device is □ or more and 10 8 Ω / □ or less.
【請求項9】上記抵抗性部材は、ベース板と、このベー
ス板の表面に形成され上記蛍光面あるいは上記電子放出
面の全面と対向した抵抗膜と、を備えていることを特徴
とする請求項7又は8に記載の画像表示装置の製造装
置。
9. The resistive member comprises a base plate and a resistive film formed on the surface of the base plate and facing the entire fluorescent surface or the electron emitting surface. Item 9. An apparatus for manufacturing an image display device according to item 7 or 8.
【請求項10】上記抵抗性部材と上記蛍光面あるいは上
記電子放出面とを相対的に移動させる移動機構を備えて
いることを特徴とする請求項7又は8に記載の画像表示
装置の製造装置。
10. The apparatus for manufacturing an image display device according to claim 7, further comprising a moving mechanism that relatively moves the resistive member and the fluorescent surface or the electron emitting surface. .
【請求項11】上記抵抗性部材の面積は、上記蛍光面あ
るいは上記電子放出面よりも小さいことを特徴とする請
求項10記載の画像表示装置の製造装置。
11. An apparatus according to claim 10, wherein the area of the resistive member is smaller than that of the fluorescent surface or the electron emitting surface.
【請求項12】上記前面基板あるいは背面基板、および
上記抵抗性部材を内部に収納する真空容器と、この真空
容器内を真空排気する排気装置と、を備えていることを
特徴とする請求項7ないし11のいずれか1項に記載の
画像表示装置の製造装置。
12. A vacuum container for accommodating the front substrate or the rear substrate and the resistive member therein, and an exhaust device for evacuating the inside of the vacuum container. 12. An apparatus for manufacturing an image display device according to any one of items 1 to 11.
JP2002102817A 2002-04-04 2002-04-04 Manufacturing method and manufacturing apparatus for image display device Expired - Fee Related JP4015871B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002102817A JP4015871B2 (en) 2002-04-04 2002-04-04 Manufacturing method and manufacturing apparatus for image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002102817A JP4015871B2 (en) 2002-04-04 2002-04-04 Manufacturing method and manufacturing apparatus for image display device

Publications (2)

Publication Number Publication Date
JP2003297244A true JP2003297244A (en) 2003-10-17
JP4015871B2 JP4015871B2 (en) 2007-11-28

Family

ID=29389056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002102817A Expired - Fee Related JP4015871B2 (en) 2002-04-04 2002-04-04 Manufacturing method and manufacturing apparatus for image display device

Country Status (1)

Country Link
JP (1) JP4015871B2 (en)

Also Published As

Publication number Publication date
JP4015871B2 (en) 2007-11-28

Similar Documents

Publication Publication Date Title
JP3684173B2 (en) Manufacturing method of image display device
EP1635372A1 (en) Image display
JP4015871B2 (en) Manufacturing method and manufacturing apparatus for image display device
US7692370B2 (en) Image display apparatus
JP2003242911A (en) Image display device
US7291963B2 (en) Image display device
JP2004063202A (en) Image display device and manufacturing method therefor
US20060194502A1 (en) Manufacturing method of image display device and manufacturing apparatus of image display device
WO2005038850A1 (en) Image display
US20050130546A1 (en) Manufacturing method and manufacturing apparatus for image display device
JP4228853B2 (en) Spacer inspection method and display device manufacturing method
JP2004071440A (en) Manufacturing method and apparatus of image display device
EP1544890A1 (en) Method and apparatus for producing image display device
JP2005174677A (en) Manufacturing method of picture display device and manufacturing device of picture display device
JP2005158499A (en) Manufacturing device of image display device and manufacturing method of image display device
JP4005872B2 (en) Manufacturing method and manufacturing apparatus for image display device
JP2003217483A (en) Image forming apparatus
JP2005288384A (en) Method for treating substrate
JP2006019105A (en) Substrate treatment method and substrate treatment device
JP2004319180A (en) Manufacturing method and manufacturing device of picture display device
JP2005197049A (en) Manufacturing device of image display device and manufacturing method of image display device
JP2006092797A (en) Method and apparatus for treating substrate
JP2004319179A (en) Breakdown voltage treatment method and breakdown voltage treatment device of substrate for picture displace device
JP2004319178A (en) Manufacturing method and manufacturing device of image display device
JP2009158374A (en) Substrate processing device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050330

A977 Report on retrieval

Effective date: 20060823

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060829

A521 Written amendment

Effective date: 20061030

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Effective date: 20070619

Free format text: JAPANESE INTERMEDIATE CODE: A131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070911

A61 First payment of annual fees (during grant procedure)

Effective date: 20070914

Free format text: JAPANESE INTERMEDIATE CODE: A61

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20100921

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20100921

LAPS Cancellation because of no payment of annual fees