JP4228853B2

JP4228853B2 - Spacer inspection method and display device manufacturing method

Info

Publication number: JP4228853B2
Application number: JP2003324116A
Authority: JP
Inventors: 正長田中
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2003-09-17
Filing date: 2003-09-17
Publication date: 2009-02-25
Anticipated expiration: 2023-09-17
Also published as: JP2005093202A

Description

本発明は、表示装置用のカソード基板とアノード基板との間に取り付けられるスペーサの検査方法及び表示装置の製造方法に関する。 The present invention relates to a method for inspecting a spacer attached between a cathode substrate and an anode substrate for a display device and a method for manufacturing a display device.

真空中におかれた金属等の導体あるいは半導体の表面に、ある閾値以上の電界を与えると、トンネル効果によって電子が障壁を通過し、常温時においても真空中に電子が放出される。この現象は電界放出(Field Emission)と呼ばれ、これによって電子を放出する素子は電界放出型素子(Field Emission Device)と呼ばれている。近年では、電界放出型の電子放出素子をエミッタとして用いたＦＥＤ(Field Emission Display)が注目されている。ＦＥＤは、多数の電子放出素子がカソード基板上に半導体加工技術等を駆使して形成された表示パネルを備えるフラットディスプレイ装置（平面型の表示装置）である。このＦＥＤでは、電気的に選択（アドレッシング）された電子放出素子から電界の集中によって電子を放出させるとともに、この電子をアノード基板側の蛍光体に衝突させて、蛍光体の励起・発光により画像を表示している。 When an electric field exceeding a certain threshold is applied to the surface of a conductor such as metal or semiconductor placed in a vacuum, electrons pass through the barrier due to the tunnel effect, and electrons are emitted into the vacuum even at room temperature. This phenomenon is called field emission, and an element that emits electrons by this phenomenon is called a field emission device. In recent years, FED (Field Emission Display) using a field emission type electron-emitting device as an emitter attracts attention. The FED is a flat display device (planar display device) including a display panel in which a large number of electron-emitting devices are formed on a cathode substrate by using a semiconductor processing technique or the like. In this FED, electrons are emitted by the concentration of an electric field from an electron emission element that is electrically selected (addressed), and the electrons are collided with a phosphor on the anode substrate side, and an image is generated by excitation and emission of the phosphor. it's shown.

ＦＥＤの表示パネルは、それぞれパネル基板となるカソード基板とアノード基板とを所定のギャップを介して対向状態に配置し、その間のギャップ空間部を真空状態に封止した構造となっている。そのため、カソード基板やアノード基板が大気圧に耐えられるよう、それらの基板の間にスペーサを介装し、このスペーサで両基板を支持している。ＦＥＤに用いられるスペーサとしては長尺の薄板状に形成されたものが知られている。 An FED display panel has a structure in which a cathode substrate and an anode substrate, which are panel substrates, are arranged to face each other with a predetermined gap therebetween, and a gap space portion therebetween is sealed in a vacuum state. Therefore, a spacer is interposed between the cathode substrate and the anode substrate so that they can withstand atmospheric pressure, and both substrates are supported by this spacer. As a spacer used in the FED, a spacer formed in a long thin plate shape is known.

また一般に、ＦＥＤの表示パネル用のスペーサは、十分に高い抵抗率（比抵抗）を有するアルミナ等のセラミックス材料（絶縁材料）で構成されるが、その電気的な抵抗分布は均一にならない場合が多い。そのため、カソード基板とアノード基板との間にスペーサを取り付けたときに、それぞれの基板との突き合わせ部分でスペーサの電位分布が不均一になる場合がある。そこで、スペーサの端面に電極部（以下、「エッジ電極」とも記す）を設けたものが知られている（例えば、特許文献１参照）。 In general, a spacer for an FED display panel is made of a ceramic material (insulating material) such as alumina having a sufficiently high resistivity (specific resistance), but the electrical resistance distribution may not be uniform. Many. For this reason, when a spacer is attached between the cathode substrate and the anode substrate, the potential distribution of the spacer may be non-uniform at the abutting portion with each substrate. Therefore, there is known one in which an electrode portion (hereinafter also referred to as “edge electrode”) is provided on the end face of the spacer (see, for example, Patent Document 1).

また、ＦＥＤの動作時には、スペーサを挟んで対向するアノード電極とカソード電極との間に高い電圧を印加して電子放出素子から電子を放出させるが、この電圧はそのままスペーサにも加わる。このとき、スペーサの抵抗分布が不均一になっていると、スペーサ近傍の電位分布も不均一になる。そのため、電子放出素子から蛍光体に向かう電子ビームの軌道が不要に曲げられて表示画像に悪影響を与えてしまう。そこで、スペーサの表面（側面）に電極部（以下、中間電極とも記す）を設けたものが知られている（例えば、特許文献１、２参照）。 Further, during the operation of the FED, a high voltage is applied between the anode electrode and the cathode electrode facing each other across the spacer to emit electrons from the electron-emitting device, and this voltage is applied to the spacer as it is. At this time, if the resistance distribution of the spacer is non-uniform, the potential distribution near the spacer is also non-uniform. For this reason, the trajectory of the electron beam from the electron-emitting device toward the phosphor is unnecessarily bent, and the display image is adversely affected. In view of this, an electrode portion (hereinafter also referred to as an intermediate electrode) provided on the surface (side surface) of the spacer is known (for example, see Patent Documents 1 and 2).

このようにスペーサの端面と表面にそれぞれ電極部を設けたものでは、スペーサの高さ方向で電圧が均等に分圧されることが望ましいとの理由から、一方のエッジ電極と中間電極との間のスペーサ抵抗と、他方のエッジ電極と中間電極との間のスペーサ抵抗をそれぞれ測定し、その測定結果に基づいて所定の分圧比にあるかどうかを検査している。 Thus, in the case where the electrode portions are provided on the end face and the surface of the spacer, respectively, it is desirable that the voltage is equally divided in the height direction of the spacer. The spacer resistance and the spacer resistance between the other edge electrode and the intermediate electrode are respectively measured, and it is inspected whether or not a predetermined voltage division ratio is obtained based on the measurement result.

米国特許第５８５９５０２号明細書（第３図、第１３図参照）US Pat. No. 5,859,502 (refer to FIGS. 3 and 13) 特開２００２−１０８２７１号公報（第１図参照）JP 2002-108271 A (see FIG. 1)

しかしながらスペーサ単体での抵抗測定による検査結果として、所定の分圧比にあると確認されたスペーサを用いてＦＥＤの表示パネルを組み立てた場合でも、実際にアノード電極とカソード電極との間に高い電圧を印加して電子放出素子から電子を放出させたときに、スペーサの近傍で電子ビームの軌道が不要に曲げられて表示画像上に異常が発生し、画質を損ねることがあった。表示画像上での異常現象は、図９に示すように、ＦＥＤの画面全体を白表示（全ての電子放出素子から電子を放出するように表示パネルを駆動）したときに、画面上にスペーサとほぼ同一形状（同一寸法）の無発光部分Ｅｒが生じるというものであった。そのため、ＦＥＤ組み立て前のスペーサ検査について新たな手法が望まれていた。 However, even when an FED display panel is assembled using a spacer that has been confirmed to have a predetermined voltage dividing ratio as a result of resistance measurement by a single spacer, a high voltage is actually applied between the anode electrode and the cathode electrode. When the electron is emitted from the electron-emitting device by application, the trajectory of the electron beam is bent unnecessarily in the vicinity of the spacer, causing an abnormality on the display image and deteriorating the image quality. As shown in FIG. 9, an abnormal phenomenon on the display image is that when the entire screen of the FED is displayed in white (the display panel is driven so as to emit electrons from all electron-emitting devices), spacers are displayed on the screen. The non-light-emitting portion Er having substantially the same shape (same size) is generated. Therefore, a new method has been desired for the spacer inspection before assembling the FED.

本発明は、上記課題を解決するためになされたもので、その目的とするところは、スペーサ特性に起因する表示画像の異常発生を低減することができるスペーサの検査方法及び表示装置の製造方法を提供することにある。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a method for inspecting a spacer and a method for manufacturing a display device that can reduce the occurrence of a display image abnormality caused by spacer characteristics. It is to provide.

上記課題を解決するにあたって、本発明者は、表示画像上で異常発生が認められた部分に取り付けられたスペーサを採取して、異常発生の原因を調べてみた。そうしたところ、スペーサの高さ方向（幅方向）でカソード側のエッジ電極と中間電極との間が絶縁破壊によって短絡していることが判明した。このことは、スペーサ単体の検査では所定の分圧比にあることが確認されても、ＦＥＤ組立後に電極間で短絡を生じる場合があることを明示している。電極同士が短絡すると、その間が同電位の状態となるため、実際にアノード電極とカソード電極との間に電圧を印加すると、図１０に示すように、アノード側とカソード側との間で電位分布（等電位線）に傾きが生じ、この傾きによって電子ビームが不要に曲げられてしまう。その結果、電子ビームが狙いとする蛍光体に照射されなくなるため、表示画像上に無発光部分（異常）が現れることになる。 In order to solve the above-mentioned problems, the present inventor has taken a spacer attached to a portion where an abnormality is recognized on the display image, and investigated the cause of the abnormality. As a result, it was found that the edge electrode on the cathode side and the intermediate electrode are short-circuited due to dielectric breakdown in the height direction (width direction) of the spacer. This clearly shows that a short circuit may occur between the electrodes after assembling the FED even if it is confirmed that the spacer has a predetermined partial pressure ratio in the inspection of the spacer alone. When the electrodes are short-circuited, the potential between them becomes the same. Therefore, when a voltage is actually applied between the anode electrode and the cathode electrode, the potential distribution between the anode side and the cathode side as shown in FIG. An inclination occurs in (equipotential line), and the electron beam is bent unnecessarily by this inclination. As a result, since the target phosphor is not irradiated with the electron beam, a non-light emitting portion (abnormality) appears on the display image.

そこで本発明者は、上記のような異常現象を起こしやすいスペーサを事前に選別できる検査方法がないかどうかを種々検討した。その結果、異常を起こすスペーサとそうでないスペーサでは、スペーサ抵抗の電圧依存性に差があることを突き止めた。具体的には、低めの電圧を印加したときのスペーサ抵抗と高めの電圧を印加したときのスペーサ抵抗との比率によって、異常現象を起こしやすいスペーサとそうでないスペーサを選別できることを見出し、下記の解決手段を採用するに至った。 In view of this, the present inventor has conducted various studies on whether or not there is an inspection method capable of selecting in advance a spacer that is likely to cause an abnormal phenomenon as described above. As a result, it was found that there is a difference in the voltage dependency of the spacer resistance between the spacer that causes an abnormality and the spacer that does not. Specifically, we found that spacers that are prone to anomalous phenomena can be selected based on the ratio of spacer resistance when a lower voltage is applied and spacer resistance when a higher voltage is applied, and spacers that do not. We came to adopt means.

本発明は、表示装置用のカソード基板とアノード基板との間に取り付けられるもので、カソード基板側に突き当てられる一方のスペーサ端面に形成された第１の電極部と、アノード基板側に突き当てられる他方のスペーサ端面に形成された第２の電極部と、第１の電極部と第２の電極部との間のスペーサ表面に形成された第３の電極部とを有するスペーサの検査方法であって、第１の電極部と第２の電極部との間に第１の電圧を印加したときの当該電極間のスペーサ抵抗と、第１の電極部と第２の電極部との間に第１の電圧よりも高い第２の電圧を印加したときの当該電極間のスペーサ抵抗との比率を求め、この比率に基づいてスペーサの良否を判断するものである。 The present invention is attached between a cathode substrate and an anode substrate for a display device, and has a first electrode portion formed on one end face of a spacer abutted on the cathode substrate side and abutted on the anode substrate side. And a third electrode portion formed on the spacer surface between the first electrode portion and the second electrode portion, and a spacer inspection method comprising: The spacer resistance between the electrodes when the first voltage is applied between the first electrode portion and the second electrode portion, and between the first electrode portion and the second electrode portion. A ratio with the spacer resistance between the electrodes when a second voltage higher than the first voltage is applied is determined, and the quality of the spacer is determined based on this ratio.

本発明のスペーサの検査方法においては、第１の電極部と第２の電極部との間に第１の電圧を印加したときのスペーサ抵抗と、それらの電極間に第２の電圧を印加したときのスペーサ抵抗との比率に基づいてスペーサの良否を判断することにより、基板にスペーサを取り付ける前に、表示画像上で異常現象を起こしやすいスペーサとそうでないスペーサを選別することが可能となる。 In the spacer inspection method of the present invention, the spacer resistance when the first voltage is applied between the first electrode portion and the second electrode portion, and the second voltage is applied between these electrodes. By judging the quality of the spacer based on the ratio with the spacer resistance at that time, it is possible to select the spacer that is likely to cause an abnormal phenomenon on the display image and the spacer that is not so before attaching the spacer to the substrate.

また本発明は、カソード基板とアノード基板との間に取り付けられるもので、カソード基板側に突き当てられる一方のスペーサ端面に形成された第１の電極部と、アノード基板側に突き当てられる他方のスペーサ端面に形成された第２の電極部と、第１の電極部と第２の電極部との間のスペーサ表面に形成された第３の電極部とを有するスペーサを備える表示装置の製造方法であって、スペーサを取り付ける前に、第１の電極部と第２の電極部との間に第１の電圧を印加したときの当該電極間のスペーサ抵抗と、第１の電極部と第２の電極部との間に第１の電圧よりも高い第２の電圧を印加したときの当該電極間のスペーサ抵抗との比率を求め、この比率に基づいてスペーサを良否を判断し、良と判断したスペーサだけを取り付けに使用するものである。 Further, the present invention is attached between the cathode substrate and the anode substrate. The first electrode portion formed on one end face of the spacer abutted on the cathode substrate side and the other abutted on the anode substrate side. Method of manufacturing a display device including a spacer having a second electrode portion formed on an end face of the spacer and a third electrode portion formed on a spacer surface between the first electrode portion and the second electrode portion And before attaching a spacer, when applying a 1st voltage between the 1st electrode part and the 2nd electrode part, the spacer resistance between the electrodes concerned, the 1st electrode part, and the 2nd The ratio of the spacer resistance between the electrodes when a second voltage higher than the first voltage is applied to the electrode portion is determined, and the spacer is determined to be good or not based on this ratio. Use only the spacers that have been removed Than is.

本発明の表示装置の製造方法によれば、スペーサを取り付ける前に、第１の電極部と第２の電極部との間に第１の電圧を印加したときのスペーサ抵抗と、それらの電極間に第２の電圧を印加したときのスペーサ抵抗との比率に基づいてスペーサの良否を判断することにより、表示画像上で異常現象を起こしやすいスペーサとそうでないスペーサを選別することが可能となる。したがって、スペーサの良否判断で良と判断したスペーサだけを取り付けに使用することにより、表示画像上での異常発生を低減することが可能となる。 According to the method for manufacturing a display device of the present invention, before attaching the spacer, the spacer resistance when the first voltage is applied between the first electrode portion and the second electrode portion, and the distance between these electrodes By determining the quality of the spacer based on the ratio to the spacer resistance when the second voltage is applied to the spacer, it is possible to select a spacer that is likely to cause an abnormal phenomenon on the display image and a spacer that is not. Therefore, it is possible to reduce the occurrence of abnormality on the display image by using only the spacers that are determined to be good in the determination of the quality of the spacers for attachment.

本発明によれば、カソード基板とアノード基板との間にスペーサを取り付ける前に、各々のスペーサの抵抗特性を検査し、この検査結果に基づいて、表示画像上で異常現象を起こしやすいスペーサを取り除くことができる。したがって、スペーサ特性に起因する表示画像の異常発生を低減し、表示装置の製造上の歩留まりを向上させることができる。 According to the present invention, before attaching the spacer between the cathode substrate and the anode substrate, the resistance characteristic of each spacer is inspected, and the spacer that is likely to cause an abnormal phenomenon on the display image is removed based on the inspection result. be able to. Therefore, it is possible to reduce the occurrence of an abnormality in the display image due to the spacer characteristics and improve the manufacturing yield of the display device.

以下、本発明の具体的な実施の形態について図面を参照しつつ詳細に説明する。 Hereinafter, specific embodiments of the present invention will be described in detail with reference to the drawings.

図１は本発明が適用される表示装置の一例としてＦＥＤの表示パネルの構成を示す断面図であり、図２はその表示パネルの構成を示す斜視図である。図１及び図２においては、平板状のカソード基板１と、同じく平板状のアノード基板２とを、所定の間隙を介して互いに平行かつ対向する状態に配置するとともに、それら２つの基板１，２の間に後述するスペーサを挟んで長方形の枠体３により一体的に組み付けることにより、画像表示のための一つのパネル構体（表示パネル）が構成されている。 FIG. 1 is a cross-sectional view showing the configuration of a display panel of an FED as an example of a display device to which the present invention is applied, and FIG. 2 is a perspective view showing the configuration of the display panel. In FIG. 1 and FIG. 2, a flat cathode substrate 1 and a flat anode substrate 2 are arranged in parallel and facing each other with a predetermined gap, and the two substrates 1, 2 are arranged. A panel structure (display panel) for image display is configured by integrally assembling with a rectangular frame 3 with a spacer described later interposed therebetween.

カソード基板１上には複数の電子放出部が形成されている。これら複数の電子放出部は、カソード基板１の有効領域（実際に表示部分として機能する領域）に２次元マトリックス状に多数形成されている。各々の電子放出部は、カソード基板１のベースとなる絶縁性の支持基板（例えば、ガラス基板）４と、この支持基板４上に積層状態で順に形成されたカソード電極５、絶縁層６及びゲート電極７と、ゲート電極７及び絶縁層６に形成されたゲートホール８と、このゲートホール８の底部に形成された電子放出素子９とによって構成されている。 A plurality of electron emission portions are formed on the cathode substrate 1. A plurality of these electron emission portions are formed in a two-dimensional matrix form in the effective region of the cathode substrate 1 (region that actually functions as a display portion). Each of the electron emission portions includes an insulating support substrate (for example, a glass substrate) 4 serving as a base of the cathode substrate 1, a cathode electrode 5, an insulating layer 6, and a gate sequentially formed on the support substrate 4 in a stacked state. The electrode 7 includes a gate hole 8 formed in the gate electrode 7 and the insulating layer 6, and an electron-emitting device 9 formed at the bottom of the gate hole 8.

カソード電極５は、複数のカソードラインを形成するようにストライプ状に形成されている。ゲート電極７は、各々のカソードラインと交差（直交）する複数のゲートラインを形成するようにストライプ状に形成されている。ゲートホール８は、ゲート電極７に形成された第１の開口部８Ａと、この第１の開口部８Ａに連通する状態で絶縁層６に形成された第２の開口部８Ｂとから構成されている。電子放出素子９は、電子の放出源（エミッタ）となるもので、モリブデン（Ｍｏ）等の高融点金属を円錐状に形成した、いわゆるスピント型のエミッタ構造を有する。この電子放出素子９は、先ず、絶縁層６及びゲート電極７にそれぞれ開口部８Ａ，８Ｂを形成した状態でゲート電極７上に例えばアルミニウムの斜め蒸着によって剥離層（不図示）を形成し、次いで、エミッタ材料となる高融点金属（Ｍｏ等）を垂直に蒸着することでホール開口径を徐々に縮めてゲートホール８の底部にエミッタ材料を円錐状に堆積させ、その後、不要なエミッタ材料を剥離層と一緒に取り除くことにより得られるものである。 The cathode electrode 5 is formed in a stripe shape so as to form a plurality of cathode lines. The gate electrode 7 is formed in a stripe shape so as to form a plurality of gate lines intersecting (orthogonal) with each cathode line. The gate hole 8 is composed of a first opening 8A formed in the gate electrode 7 and a second opening 8B formed in the insulating layer 6 in a state communicating with the first opening 8A. Yes. The electron-emitting device 9 serves as an electron emission source (emitter) and has a so-called Spindt-type emitter structure in which a refractory metal such as molybdenum (Mo) is formed in a conical shape. In this electron-emitting device 9, first, a release layer (not shown) is formed on the gate electrode 7 by, for example, oblique vapor deposition of aluminum with the openings 8A and 8B formed in the insulating layer 6 and the gate electrode 7, respectively. The refractory metal (Mo, etc.) used as the emitter material is vertically evaporated to gradually reduce the hole opening diameter to deposit the emitter material in a conical shape at the bottom of the gate hole 8, and then peel off the unnecessary emitter material. It is obtained by removing together with the layer.

一方、アノード基板２は、ベースとなる透明基板（例えば、ガラス基板）１２と、この透明基板１２上に形成された蛍光体層１３及びブラックマトリックス１４と、これら蛍光体層１３及びブラックマトリックス１４を覆う状態で透明基板１２上に形成されたアノード電極１５とを備えて構成されている。蛍光体層１３は、赤色発光用の蛍光体層１３Ｒと、緑色発光用の蛍光体層１３Ｇと、青色発光用の蛍光体層１３Ｂとから構成されている。ブラックマトリックス１４は、各色発光用の蛍光体層１３Ｒ，１３Ｇ，１３Ｂの間に形成されている。アノード電極１５は、例えばアルミニウムによって構成されるもので、これは、カソード基板１の電子放出素子と対向するように、アノード基板２の有効領域の全域に積層状態で形成されている。 On the other hand, the anode substrate 2 includes a base transparent substrate (for example, a glass substrate) 12, a phosphor layer 13 and a black matrix 14 formed on the transparent substrate 12, and the phosphor layer 13 and the black matrix 14. An anode electrode 15 formed on the transparent substrate 12 in a covered state is provided. The phosphor layer 13 includes a phosphor layer 13R for red light emission, a phosphor layer 13G for green light emission, and a phosphor layer 13B for blue light emission. The black matrix 14 is formed between the phosphor layers 13R, 13G, and 13B for emitting each color. The anode electrode 15 is made of, for example, aluminum, and is formed in a laminated state over the entire effective region of the anode substrate 2 so as to face the electron-emitting device of the cathode substrate 1.

これらのカソード基板１とアノード基板２とは、それぞれの外周部（周縁部）で枠体３を挟んで接合されている。また、カソード基板１の無効領域（有効領域の外側の領域で、実際に表示部分として機能しない領域）には真空排気用の貫通孔１６が設けられている。貫通孔１６には、真空排気後に封じ切られるチップ管１７が接続されている。ただし、図１は表示装置の組み立て完了状態を示しているため、チップ管１７は既に封じ切られた状態となっている。また、図１及び図２においては、各々の基板１，２間のギャップ部分に介装される真空耐圧用のスペーサの表示を省略している。 The cathode substrate 1 and the anode substrate 2 are joined to each other with the frame 3 interposed between the outer peripheral portions (peripheral portions). Further, a through-hole 16 for evacuation is provided in the ineffective area (area outside the effective area and not actually functioning as a display portion) of the cathode substrate 1. A tip tube 17 that is sealed after evacuation is connected to the through hole 16. However, since FIG. 1 shows the assembled state of the display device, the tip tube 17 is already sealed. Further, in FIGS. 1 and 2, the display of the vacuum pressure resistant spacers interposed in the gap portions between the substrates 1 and 2 is omitted.

上記構成のパネル構造を有する表示装置においては、カソード電極５に相対的な負電圧が走査回路１８から印加され、ゲート電極７には相対的な正電圧が制御回路１９から印加され、アノード電極１５にはゲート電極７よりも更に高い正電圧が加速電源２０から印加される。かかる表示装置において、実際に画像の表示を行う場合は、カソード電極５に走査回路１８から走査信号を入力し、ゲート電極７に制御回路１９からビデオ信号を入力する。 In the display device having the panel structure configured as described above, a relative negative voltage is applied to the cathode electrode 5 from the scanning circuit 18, a relative positive voltage is applied to the gate electrode 7 from the control circuit 19, and the anode electrode 15 A positive voltage higher than that of the gate electrode 7 is applied from the acceleration power source 20. In such a display device, when an image is actually displayed, a scanning signal is input from the scanning circuit 18 to the cathode electrode 5 and a video signal is input from the control circuit 19 to the gate electrode 7.

これにより、カソード電極５とゲート電極７との間に電圧が印加され、これによって電子放出素子９の先鋭部に電界が集中することにより、量子トンネル効果によって電子がエネルギー障壁を突き抜けて電子放出素子９から真空中へと放出される。こうして放出された電子はアノード電極１５に引き付けられてアノード基板２側に移動し、透明基板１２上の蛍光体層１３（１３Ｒ，１３Ｇ，１３Ｂ）に衝突する。その結果、蛍光体層１３が電子の衝突により励起されて発光するため、この発光位置を画素単位で制御することにより、表示パネル上に所望の画像を表示することができる。 As a result, a voltage is applied between the cathode electrode 5 and the gate electrode 7, whereby an electric field is concentrated on the sharpened portion of the electron-emitting device 9, so that electrons penetrate the energy barrier by the quantum tunnel effect and the electron-emitting device. 9 is released into the vacuum. The emitted electrons are attracted to the anode electrode 15 and move to the anode substrate 2 side, and collide with the phosphor layer 13 (13R, 13G, 13B) on the transparent substrate 12. As a result, since the phosphor layer 13 is excited by the collision of electrons and emits light, a desired image can be displayed on the display panel by controlling the light emission position in units of pixels.

図３はスペーサの取付状態を示す一部破断部分を含む斜視図である。図においては、カソード基板１とアノード基板２との対向部分（ギャップ空間部）に複数のスペーサ２１が取り付けられている。スペーサ２１は、真空容器を構成する表示パネルが大気圧の影響で変形したり破壊したりしないように支える真空耐圧用の支持部材となるもので、例えばセラミックス等の絶縁材料を用いて長尺の薄板状に形成されている。このスペーサ２１は、ＦＥＤの一連の製造プロセスのなかで、例えば、アノード基板２のブラックマトリックス上に予め所定数のスペーサ２１を組み付けて、カソード基板１とアノード基板２とをスペーサ２１を介して貼り合わせることにより、それらの基板１，２の間に介装されるものである。その際、カソード基板１やアノード基板２に対しては、それぞれの基板面からほぼ直角に起立する状態（ほぼ直立状態）でスペーサ２１が取り付けられる。 FIG. 3 is a perspective view including a partially broken portion showing a spacer mounting state. In the figure, a plurality of spacers 21 are attached to the facing portion (gap space) between the cathode substrate 1 and the anode substrate 2. The spacer 21 serves as a support member for vacuum pressure resistance that supports the display panel constituting the vacuum vessel so as not to be deformed or broken under the influence of atmospheric pressure. For example, the spacer 21 is made of a long material using an insulating material such as ceramics. It is formed in a thin plate shape. The spacer 21 is formed by, for example, assembling a predetermined number of spacers 21 on the black matrix of the anode substrate 2 and attaching the cathode substrate 1 and the anode substrate 2 through the spacer 21 in a series of FED manufacturing processes. By combining them, they are interposed between the substrates 1 and 2. At that time, the spacers 21 are attached to the cathode substrate 1 and the anode substrate 2 in a state of standing substantially perpendicularly from the respective substrate surfaces (substantially upright state).

図４は本発明の実施形態に係るスペーサの構造例を示す斜視図である。図示のようにスペーサ２１は、例えば厚み寸法が０．０５〜０．１ｍｍの薄板状をなすもので、正面（表示パネルの側面方向）から見ると横長の長方形（長尺状）に形成されている。ここで、本明細書においては、スペーサ２１の長手方向をＸ方向とし、これと直交するスペーサ２１の短手方向をＹ方向とする。スペーサ２１の短手方向Ｙは、カソード基板１とアノード基板２との間にスペーサ２１を取り付けた状態では「スペーサの高さ方向」となり、取り付け前のスペーサ２１単体では「スペーサの幅方向」となる。 FIG. 4 is a perspective view showing an example of the structure of the spacer according to the embodiment of the present invention. As shown in the figure, the spacer 21 has a thin plate shape with a thickness dimension of 0.05 to 0.1 mm, for example, and is formed in a horizontally long rectangle (long shape) when viewed from the front (side direction of the display panel). Yes. Here, in this specification, let the longitudinal direction of the spacer 21 be X direction, and let the transversal direction of the spacer 21 orthogonal to this be Y direction. The lateral direction Y of the spacer 21 is “the height direction of the spacer” when the spacer 21 is attached between the cathode substrate 1 and the anode substrate 2, and “the spacer width direction” is the spacer 21 before the attachment. Become.

スペーサ２１の長辺側の各端面には、それぞれエッジ電極２２Ａ，２２Ｂが形成されている。各々のエッジ電極２２Ａ，２２Ｂは、スペーサ２１の長手方向Ｘに沿ってライン状（一直線状）に形成されるとともに、スペーサ長手方向Ｘの一端から他端（スペーサ長手方向Ｘの全域）にわたって一様な厚みで連続的に形成されている。 Edge electrodes 22 </ b> A and 22 </ b> B are respectively formed on the end surfaces on the long side of the spacer 21. Each of the edge electrodes 22A and 22B is formed in a line shape (straight line) along the longitudinal direction X of the spacer 21, and is uniform from one end of the spacer longitudinal direction X to the other end (the entire region in the spacer longitudinal direction X). It is continuously formed with a proper thickness.

上記エッジ電極２２Ａ，２２Ｂのうち、一方のエッジ電極（第１の電極部）２２Ａは、スペーサ２１をカソード基板１とアノード基板２との間に取り付けたときにカソード基板１側に突き当てられ、他方のエッジ電極（第２の電極部）２２Ｂはアノード基板２側に突き当てられる。また、エッジ電極２２Ａは、カソード基板１とスペーサ２１との突き合わせ部分で、カソード電極５に近接（又は当接）した状態に配置され、エッジ電極２２Ｂは、アノード基板２とスペーサ２１との突き合わせ部分で、アノード電極１５に近接（又は当接）した状態に配置される。 Of the edge electrodes 22A and 22B, one edge electrode (first electrode portion) 22A is abutted against the cathode substrate 1 when the spacer 21 is attached between the cathode substrate 1 and the anode substrate 2, The other edge electrode (second electrode portion) 22B is abutted against the anode substrate 2 side. Further, the edge electrode 22A is disposed in a state where the cathode substrate 1 and the spacer 21 are in contact with each other and is in proximity to (or in contact with) the cathode electrode 5, and the edge electrode 22B is provided in the portion where the anode substrate 2 and the spacer 21 are aligned. Thus, the anode electrode 15 is disposed in the proximity (or contact) state.

各々のエッジ電極２２Ａ，２２Ｂは、例えば白金（Ｐｔ）等の金属を用いた低抵抗の電極材料（導電材料）により形成される。これらのエッジ電極２２Ａ，２２Ｂは、組み立ての完了した表示パネルを駆動したときに、カソード基板１とスペーサ２１との突き合わせ部分や、アノード基板２とスペーサ２１との突き合わせ部分で、それぞれスペーサの電位分布（特に、スペーサ長手方向Ｘの電位分布）を均一化し、その部分の電界を安定化させる役目を果たす。 Each of the edge electrodes 22A and 22B is formed of a low resistance electrode material (conductive material) using a metal such as platinum (Pt). These edge electrodes 22A and 22B are the potential distribution of the spacers at the abutting portion between the cathode substrate 1 and the spacer 21 and the abutting portion between the anode substrate 2 and the spacer 21 when the assembled display panel is driven. (Particularly, the potential distribution in the longitudinal direction X of the spacer) is made uniform, and the electric field in that portion is stabilized.

また、スペーサ２１の表面（一側面）には中間電極（第３の電極部）２２Ｃが形成されている。中間電極２２Ｃは、上記エッジ電極２２Ａ，２２Ｂと同様に、白金等の低抵抗電極材料を用いて、スペーサ長手方向Ｘに沿ってライン状（一直線状）に形成されるとともに、スペーサ長手方向Ｘの一端から他端（スペーサ長手方向Ｘの全域）にわたって一様な厚みで連続的に形成されている。ちなみに、スペーサ表面とは、カソード基板１のアノード基板２との間にスペーサ２１を取り付けたときに、各々の基板面からほぼ直角に起立するスペーサ２１の広い平面をいう。したがって、スペーサ表面は、スペーサ２１の長辺側の端面や短辺側の端面に対して、それぞれ直角をなす面となる。 Further, an intermediate electrode (third electrode portion) 22 </ b> C is formed on the surface (one side surface) of the spacer 21. Similar to the edge electrodes 22A and 22B, the intermediate electrode 22C is formed in a line shape (straight line) along the spacer longitudinal direction X using a low-resistance electrode material such as platinum, and the intermediate electrode 22C It is continuously formed with a uniform thickness from one end to the other end (the entire region in the spacer longitudinal direction X). Incidentally, the spacer surface refers to a wide plane of the spacers 21 that rises substantially perpendicularly from each substrate surface when the spacers 21 are attached between the cathode substrate 1 and the anode substrate 2. Therefore, the spacer surface is a surface that makes a right angle to the end surface on the long side and the end surface on the short side of the spacer 21.

上記構成のスペーサ２１を備えるＦＥＤの表示パネルを組み立てる場合は、実際にスペーサ２１をカソード基板１とアノード基板２との間に取り付ける前に、スペーサ単体で以下のような検査を行う。 When assembling an FED display panel including the spacer 21 having the above-described configuration, the following inspection is performed on the spacer alone before actually mounting the spacer 21 between the cathode substrate 1 and the anode substrate 2.

先ず、測定治具に１つ又は複数のスペーサ２１をセットして、測定治具に設けられた２つの接触端子のうち、一方の接触端子をスペーサ２１のエッジ電極２２Ａに接触させ、他方の接触端子をスペーサ２１のエッジ電極２２Ｂに接触させる。そして、この状態から２つの接触端子を介してスペーサ２１の高さ方向の両端（エッジ電極２２Ａ，２２Ｂの間）に電圧を印加して、そのときのエッジ電極２２Ａ，２２Ｂ間でのスペーサ抵抗を測定する。また、スペーサ抵抗を測定するときの印加電圧は、第１の電圧とこれよりも高い第２の電圧に設定し、それぞれの電圧設定のもとでスペーサ抵抗を測定する。 First, one or more spacers 21 are set on the measurement jig, and one of the two contact terminals provided on the measurement jig is brought into contact with the edge electrode 22A of the spacer 21, and the other contact is made. The terminal is brought into contact with the edge electrode 22B of the spacer 21. From this state, a voltage is applied to both ends of the spacer 21 in the height direction (between the edge electrodes 22A and 22B) via the two contact terminals, and the spacer resistance between the edge electrodes 22A and 22B at that time is reduced. taking measurement. The applied voltage when measuring the spacer resistance is set to a first voltage and a second voltage higher than the first voltage, and the spacer resistance is measured under each voltage setting.

ここで、ＦＥＤの駆動時（実稼働時）にカソード電極５とアノード電極１５との間に印加される電圧を定格電圧とすると、スペーサ検査で適用される上記第１の電圧は定格電圧よりも十分に低い電圧とし、上記第２の電圧は定格電圧と同等又はそれよりも高い電圧で設定することが望ましい。 Here, when the voltage applied between the cathode electrode 5 and the anode electrode 15 during driving (actual operation) of the FED is a rated voltage, the first voltage applied in the spacer inspection is higher than the rated voltage. It is desirable that the voltage is sufficiently low, and the second voltage is set to a voltage equal to or higher than the rated voltage.

図５はスペーサの抵抗測定の具体的な手法の一例を説明する概略図である。先ず、被検査物となるスペーサ２１は、これを支持する支持治具とともに高絶縁性のフッ素系不活性液の槽に入れられる。図中破線で囲んだ部分が槽に入れられる部分である。このとき、上述した一方の接触端子とエッジ電極２２Ａとの接触抵抗をＲcon1、他方の接触端子とエッジ電極２２Ｂとの接触抵抗をＲcon2、支持治具の抵抗をＲjig、エッジ電極２２Ａ，２２Ｂ間のスペーサ抵抗をＲukとすると、抵抗Ｒcom1、Ｒuk、Ｒcom2は互いに直列に接続された状態とし、抵抗Ｒuk、Ｒjigは互いに並列に接続された状態とする。また、予め抵抗値を把握（既知）している基準抵抗Ｒrefを、抵抗Ｒcom2の一端とグランドとの間に直列に接続した状態とする。 FIG. 5 is a schematic diagram illustrating an example of a specific method for measuring the resistance of the spacer. First, the spacer 21 to be inspected is placed in a highly insulating fluorine-based inert liquid tank together with a support jig for supporting the spacer 21. The part enclosed by the broken line in the figure is the part that can be placed in the tank. At this time, the contact resistance between the one contact terminal and the edge electrode 22A is Rcon1, the contact resistance between the other contact terminal and the edge electrode 22B is Rcon2, the resistance of the support jig is Rjig, and the edge electrodes 22A and 22B are connected. When the spacer resistance is Ruk, the resistors Rcom1, Ruk, Rcom2 are connected in series with each other, and the resistors Ruk, Rjig are connected in parallel with each other. Further, a reference resistor Rref whose resistance value is known (known) in advance is connected in series between one end of the resistor Rcom2 and the ground.

このような測定環境で検査治具の材質や形状の設計により、抵抗Ｒuk、Ｒrefに比較して、抵抗Ｒcom1、Ｒcom2を十分に小さくし、抵抗Ｒjigを十分に大きくすれば、次の関係式が成り立つ。
ＨＶ＝（Ｒuk＋Ｒref）・ｉ
Ｖ＝Ｒref・ｉ
ここで、ＨＶは抵抗測定時の印加電圧、Ｖは基準抵抗Ｒrefの両端の電圧、ｉは電圧の印加によって流れる電流である。したがって、印加電圧ＨＶのときのスペーサ抵抗Ｒukは次式によって求められる。
Ｒuk＝（ＨＶ−Ｖ）・ｉ By designing the inspection jig material and shape in such a measurement environment, if the resistors Rcom1 and Rcom2 are made sufficiently smaller and the resistor Rjig is made sufficiently larger than the resistors Ruk and Rref, the following relational expression is obtained. It holds.
HV = (Ruk + Rref) · i
V = Rref · i
Here, HV is an applied voltage at the time of resistance measurement, V is a voltage at both ends of the reference resistor Rref, and i is a current flowing by applying the voltage. Therefore, the spacer resistance Ruk at the applied voltage HV is obtained by the following equation.
Ruk = (HV-V) · i

いま、電圧レベルが異なる２つの印加電圧ＨＶ１，ＨＶ２（ただし、ＨＶ１＜ＨＶ２）を適用して、実際に各々の電圧ＨＶ１，ＨＶ２を印加した状態でのスペーサ抵抗Ｒukを測定するとともに、低圧側の電圧ＨＶ１を印加した状態で測定したスペーサ抵抗をＲuk1、高圧側の電圧ＨＶ２を印加した状態で測定したスペーサ抵抗をＲuk2とすると、理想的には、それらの比率が１．０に近いことが望ましい。一般に、低電圧、低抵抗の領域では、図６（Ａ）に示すように、電流と電圧がオームの法則にしたがって相対的に変化するため、抵抗は一定となる。したがって、印加電圧を変えて測定したスペーサ抵抗の比率は理想値に近いものとなる。 Now, by applying two applied voltages HV1 and HV2 (where HV1 <HV2) having different voltage levels, the spacer resistance Ruk is actually measured in a state where the respective voltages HV1 and HV2 are applied, and the low-voltage side Assuming that the spacer resistance measured with the voltage HV1 applied is Ruk1, and the spacer resistance measured with the high voltage HV2 applied is Ruk2, the ratio is ideally close to 1.0. . In general, in the region of low voltage and low resistance, as shown in FIG. 6A, the current and the voltage relatively change according to Ohm's law, so that the resistance is constant. Therefore, the ratio of the spacer resistance measured by changing the applied voltage is close to the ideal value.

一方、高電圧、高抵抗の領域では、図６（Ｂ）に示すように、必ずしも抵抗が一定とならず、印加電圧の上昇によって抵抗が低下する。したがって、例えば、印加電圧を１ｋＶ以上の高圧域で変動（昇圧）させてスペーサ抵抗Ｒukを測定した場合は、印加電圧が低い場合（ＨＶ＝ＶＨ１）よりも印加電圧が高い場合（ＨＶ＝ＨＶ２）の方がスペーサ抵抗が低くなる。つまり、印加電圧が高くなるほどスペーサ抵抗が低くなる。そのため、エッジ電極２２Ａ，２２Ｂ間に電圧ＨＶ１を印加してときのスペーサ抵抗Ｒuk1を、エッジ電極２２Ａ，２２Ｂ間に電圧ＨＶ１を印加してときのスペーサ抵抗Ｒuk2で割ったときの比率（Ｒuk1／Ｒuk2）は、理想値の１．０よりも大きくなる。そして、本発明者による検討結果では、この比率が大きくなるほど、エッジ電極２２Ａ，２２Ｂ間に高電圧ＨＶが加わったときに、隣接する電極間（エッジ電極２２Ａと中間電極２２Ｃとの間）で絶縁破壊等が起こり易くなることが分かっている。 On the other hand, in the region of high voltage and high resistance, as shown in FIG. 6B, the resistance is not always constant, and the resistance is lowered by the increase of the applied voltage. Therefore, for example, when the spacer resistance Ruk is measured by varying (boosting) the applied voltage in a high voltage range of 1 kV or higher, the applied voltage is higher (HV = HV2) than when the applied voltage is low (HV = VH1). The spacer resistance is lower. That is, the higher the applied voltage, the lower the spacer resistance. Therefore, the ratio (Ruk1 / Ruk2) obtained by dividing the spacer resistance Ruk1 when the voltage HV1 is applied between the edge electrodes 22A and 22B by the spacer resistance Ruk2 when the voltage HV1 is applied between the edge electrodes 22A and 22B. ) Is larger than the ideal value of 1.0. As a result of investigations by the present inventors, the higher the ratio, the more the insulation between adjacent electrodes (between the edge electrode 22A and the intermediate electrode 22C) when a high voltage HV is applied between the edge electrodes 22A and 22B. It has been found that destruction and the like are likely to occur.

そこで、実際のＦＥＤの製造プロセスにおいては、上記測定手法にしたがって、スペーサ２１のエッジ電極２２Ａ，２２Ｂ間にＨＶ１の電圧（第１の電圧）を印加したときの当該電極間のスペーサ抵抗Ｒuk1と、それよりも高いＨＶ２の電圧（第２の電圧）を印加したときの当該電極間のスペーサ抵抗Ｒuk2とを測定して、それらの比率を求める。そして、この求めた比率に基づいてスペーサの良否を判断する。例えば、測定によって得られたスペーサ抵抗の比率を（Ｒuk1／Ｒuk2）で求めた場合は、この比率が予め設定された所定値以下となる条件を満たすか否かによってスペーサの良否を判断する。そして、この良否判断において、不良と判断したスペーサ２１は使用不可として工程中から取り除き、良と判断したスペーサ２１だけを基板への取り付けに使用する。 Therefore, in the actual FED manufacturing process, according to the measurement method, the spacer resistance Ruk1 between the electrodes when the voltage HV1 (first voltage) is applied between the edge electrodes 22A and 22B of the spacer 21, The spacer resistance Ruk2 between the electrodes when a higher HV2 voltage (second voltage) is applied is measured to determine the ratio thereof. And the quality of a spacer is judged based on this calculated | required ratio. For example, when the ratio of the spacer resistance obtained by the measurement is obtained by (Ruk1 / Ruk2), the quality of the spacer is determined based on whether or not the condition that the ratio is equal to or less than a predetermined value set in advance is satisfied. Then, in this pass / fail judgment, the spacer 21 determined to be defective is removed from the process as unusable, and only the spacer 21 determined to be good is used for attachment to the substrate.

これにより、組み立ての完了した表示パネルに画像を表示したときに、この表示画像上で異常現象を起こしやすいスペーサとそうでないスペーサが選別される。したがって、スペーサの特性（特に、スペーサ抵抗の電圧依存性）に起因する表示画像の異常発生を低減し、ＦＥＤの製造上の歩留まりを向上させることができる。 As a result, when an image is displayed on the assembled display panel, a spacer that is likely to cause an abnormal phenomenon on the display image and a spacer that is not so are selected. Therefore, it is possible to reduce the occurrence of display image abnormality due to the characteristics of the spacer (particularly, the voltage dependency of the spacer resistance), and to improve the manufacturing yield of the FED.

［実施例］
被検査物となるスペーサ２１の寸法としては、図７に示すように、スペーサ長手寸法がＬ＝１３２ｍｍ、スペーサ短手寸法（幅）がＷ＝１．９５ｍｍ、スペーサ厚み寸法がＴ＝８６μｍ、スペーサ短手方向におけるエッジ電極２２Ａと中間電極２２Ｃとの間の寸法（電極間距離）がＰ＝０．６９ｍｍのものを用いた。また、スペーサ２１の基材としては、スペーサ２１の両端のエッジ電極２２Ａ，２２Ｂの間に１ｋＶの電圧を印加したときのスペーサ抵抗が約１０ＧΩ（ギガオーム）となるように制御（調整）されたアルミナ主体のセラミックス材料を用いた。また、スペーサ２１の表面に酸化クロム（Ｃｒ₂０₃）からなる薄膜を約１０ｎｍ（ナノメートル）の厚みでコーティングしたものを用いた。そして、このスペーサ２１に白金を用いてエッジ電極２２Ａ，２２Ｂと中間電極２２Ｃを形成し、上記測定方法にしたがってスペーサ抵抗Ｒukを測定した。 [Example]
As shown in FIG. 7, the dimension of the spacer 21 to be inspected is as follows: the spacer longitudinal dimension is L = 132 mm, the spacer lateral dimension (width) is W = 1.95 mm, the spacer thickness dimension is T = 86 μm, The dimension (distance between electrodes) between the edge electrode 22A and the intermediate electrode 22C in the short direction was P = 0.69 mm. In addition, as a base material of the spacer 21, alumina controlled (adjusted) so that the spacer resistance becomes about 10 GΩ (gigaohm) when a voltage of 1 kV is applied between the edge electrodes 22A and 22B at both ends of the spacer 21. The main ceramic material was used. The spacer 21 was coated with a thin film made of chromium oxide (Cr ₂ O ₃ ) with a thickness of about 10 nm (nanometers). Then, edge electrodes 22A and 22B and an intermediate electrode 22C were formed using platinum for the spacer 21, and the spacer resistance Ruk was measured according to the measurement method.

このような構成のスペーサ２１を被検査物として、スペーサ一枚ごとに、エッジ電極２２Ａ，２２Ｂの間に１ｋＶの電圧を印加したときの電極間のスペーサ抵抗と、それよりも高い１０ｋＶの電圧を印加したときの電極間のスペーサ抵抗と、それよりも更に高い１５ｋＶの電圧を印加したときの電極間のスペーサ抵抗を測定し、この測定データを複数枚のスペーサについて採取した後、測定済みのスペーサをカソード基板１とアノード基板２の間に取り付けて表示パネルを組み立てて、スペーサ特性に起因する表示画像上での異常（無発光部分）の有無を確認したところ、図８に示すような結果が得られた。 With the spacer 21 having such a configuration as an object to be inspected, a spacer resistance between the electrodes when a voltage of 1 kV is applied between the edge electrodes 22A and 22B and a voltage of 10 kV higher than that are applied to each spacer. The spacer resistance between the electrodes when applied and the spacer resistance between the electrodes when a higher voltage of 15 kV is applied are measured, and the measured data are collected for a plurality of spacers, and then the measured spacers are measured. Is assembled between the cathode substrate 1 and the anode substrate 2 to assemble the display panel, and the presence or absence of abnormalities (non-light emitting portions) on the display image due to the spacer characteristics is confirmed. The result shown in FIG. Obtained.

上記図８においては、横軸に印加電圧をとり、縦軸にスペーサ抵抗の比率（１５ｋＶの電圧を印加したときに測定したスペーサ抵抗を１とした比率）をとっている。また、表示画像上で異常が認められなかったスペーサ（正常品）の抵抗特性は実線で示し、表示画像上で異常が認められたスペーサ（異常品）の抵抗特性は破線で示している。この結果から分かるように、１ｋＶ印加時のスペーサ抵抗と１５ｋＶ印加時のスペーサ抵抗との比率が概ね３．０を境にして、それよりも比率が大きいものは異常、それよりも比率が小さいものは正常となる傾向が顕著に現れている。 In FIG. 8, the applied voltage is taken on the horizontal axis, and the ratio of the spacer resistance is taken on the vertical axis (the ratio where the spacer resistance measured when a voltage of 15 kV is applied is 1). In addition, the resistance characteristic of the spacer (normal product) in which no abnormality was found on the display image is indicated by a solid line, and the resistance characteristic of the spacer (abnormal product) in which an abnormality was found on the display image is indicated by a broken line. As can be seen from this result, the ratio of the spacer resistance at the time of applying 1 kV and the spacer resistance at the time of applying 15 kV is about 3.0, and the ratio is larger than that, and the ratio is smaller than that. The tendency to become normal appears remarkably.

したがって、実際のＦＥＤの製造プロセスでは、第１の電圧を１ｋＶ、第２の電圧を１５ｋＶとして、各々の電圧を印加したときのスペーサ抵抗を測定し、この測定結果からそれらの比率を求めるとともに、この比率に基づいて、例えば比率が所定値（図８の例では所定値≒３．０、好ましくは所定値＝２．５、より好ましくは所定値＝２．０）以下のものは良、それを越えるものは不良といった具合に、各々のスペーサの良否を判断することにより、スペーサ２１を表示パネルに組み付ける前（カソード基板１やアノード基板２に取り付ける前）に、表示画像上で異常現象を起こしやすいスペーサ（異常品）とそうでないスペーサ（正常品）を選別することができる。したがって、スペーサの検査結果で良と判断したスペーサ２１だけを取り付けに使用することにより、スペーサ特性に起因した表示画像の異常発生を大幅に低減することができる。 Therefore, in the actual FED manufacturing process, the first voltage is 1 kV, the second voltage is 15 kV, the spacer resistance when each voltage is applied is measured, and the ratio thereof is obtained from the measurement result. Based on this ratio, for example, the ratio is less than or equal to a predetermined value (predetermined value≈3.0, preferably predetermined value = 2.5, more preferably predetermined value = 2.0 in the example of FIG. 8). If the spacer 21 is defective, the quality of each spacer is judged to cause an abnormal phenomenon on the display image before the spacer 21 is assembled to the display panel (before being attached to the cathode substrate 1 or the anode substrate 2). Easy spacers (abnormal products) and non-standard spacers (normal products) can be selected. Therefore, by using only the spacers 21 determined to be good based on the spacer inspection results, it is possible to greatly reduce the occurrence of abnormal display images due to the spacer characteristics.

なお、上記実施形態においては、カソード基板１のエミッタ構造として、スピント型のエミッタ構造を示したが、本発明はこれに限らず、例えば複数（多数）のカーボンナノチューブを用いて形成される平面型のエミッタ構造など、他のエミッタ構造を採用したものでも適用可能である。 In the above-described embodiment, the Spindt-type emitter structure is shown as the emitter structure of the cathode substrate 1. However, the present invention is not limited to this. For example, a planar type formed using a plurality of (many) carbon nanotubes. It is also possible to use a structure employing another emitter structure such as the emitter structure.

本発明が適用される表示装置の一例としてＦＥＤの表示パネルの構成を示す断面図である。It is sectional drawing which shows the structure of the display panel of FED as an example of the display apparatus with which this invention is applied. 本発明が適用される表示装置の一例としてＦＥＤの表示パネルの構成を示す斜視図である。It is a perspective view which shows the structure of the display panel of FED as an example of the display apparatus with which this invention is applied. スペーサの取付状態を示す一部破断部分を含む斜視図である。It is a perspective view containing the partially broken part which shows the attachment state of a spacer. 本発明の実施形態に係るスペーサの構造例を示す斜視図である。It is a perspective view which shows the structural example of the spacer which concerns on embodiment of this invention. スペーサの抵抗測定の具体的な手法の一例を説明する概略図である。It is the schematic explaining an example of the specific method of resistance measurement of a spacer. 抵抗と印加電圧の相関を示す図である。It is a figure which shows the correlation of resistance and an applied voltage. 本発明の実施例で用いたスペーサの寸法を示す斜視図である。It is a perspective view which shows the dimension of the spacer used in the Example of this invention. スペーサ抵抗の比率を正常品と異常品で比較した図である。It is the figure which compared the ratio of spacer resistance with a normal product and an abnormal product. 表示画像上に異常が発生した状態を示す図である。It is a figure which shows the state which abnormality generate | occur | produced on the display image. 異常発生の原理を説明する図である。It is a figure explaining the principle of abnormality generation.

Explanation of symbols

１…カソード基板、２…アノード基板、２１…スペーサ、２２Ａ…エッジ電極（第１の電極部）、２２Ｂ…エッジ電極（第２の電極部）、２２Ｃ…中間電極（第３の電極部） DESCRIPTION OF SYMBOLS 1 ... Cathode substrate, 2 ... Anode substrate, 21 ... Spacer, 22A ... Edge electrode (1st electrode part), 22B ... Edge electrode (2nd electrode part), 22C ... Intermediate electrode (3rd electrode part)

Claims

It is attached between the cathode substrate and the anode substrate for the display device, and the first electrode portion formed on one spacer end surface that is abutted on the cathode substrate side and the other that is abutted on the anode substrate side And a third electrode portion formed on the spacer surface between the first electrode portion and the second electrode portion, and a spacer inspection method. There,
When a first voltage is applied between the first electrode part and the second electrode part, a spacer resistance between the electrodes, and between the first electrode part and the second electrode part A method for inspecting a spacer, comprising: obtaining a ratio of a spacer resistance between the electrodes when a second voltage higher than the first voltage is applied to the first electrode; and determining a quality of the spacer based on the ratio .

The spacer resistance between the electrodes when the first voltage is applied between the first electrode portion and the second electrode portion is determined between the first electrode portion and the second electrode portion. The ratio when dividing by the spacer resistance between the electrodes when the second voltage is applied in between is obtained, and the quality of the spacer is judged by whether or not the condition that this ratio is a predetermined value or less is satisfied. The method for inspecting a spacer according to claim 1.

The second voltage is set to a voltage equal to or higher than a voltage applied between a cathode electrode and an anode electrode when the display device is driven. Spacer inspection method.

It is attached between the cathode substrate and the anode substrate, and is formed on the first electrode portion formed on one spacer end surface abutted on the cathode substrate side and on the other spacer end surface abutted on the anode substrate side. A method of manufacturing a display device comprising a spacer having a formed second electrode portion and a third electrode portion formed on a spacer surface between the first electrode portion and the second electrode portion. There,
Before attaching the spacer, when a first voltage is applied between the first electrode portion and the second electrode portion, the spacer resistance between the electrodes, the first electrode portion and the first electrode portion The ratio of the spacer resistance between the electrodes when a second voltage higher than the first voltage is applied between the two electrode portions, and the quality of the spacer is determined based on this ratio. A method for manufacturing a display device, characterized in that only spacers that are determined to be used are used for mounting.

The spacer resistance between the electrodes when the first voltage is applied between the first electrode portion and the second electrode portion is determined between the first electrode portion and the second electrode portion. The ratio when dividing by the spacer resistance between the electrodes when the second voltage is applied in between is obtained, and the quality of the spacer is judged by whether or not the condition that this ratio is a predetermined value or less is satisfied. The method for manufacturing a display device according to claim 4, wherein:

The second voltage is set to a voltage equivalent to or higher than a voltage applied between a cathode electrode and an anode electrode when the display device is driven. Manufacturing method of display device.

It is attached between the cathode substrate and the anode substrate for the display device, and the first electrode portion formed on one spacer end surface that is abutted on the cathode substrate side and the other that is abutted on the anode substrate side And a third electrode portion formed on the spacer surface between the first electrode portion and the second electrode portion, and a spacer inspection method. There,
The spacer resistance Ruk1 between the electrodes when 1 kV is applied between the first electrode part and the second electrode part, and 15 kV between the first electrode part and the second electrode part. The ratio (Ruk1 / Ruk2) to the spacer resistance Ruk2 between the electrodes at the time of applying is determined, and the quality of the spacer is judged by whether this ratio (Ruk1 / Ruk2) is larger or smaller than 3.0. The spacer inspection method.