JP2002352699A - Electron emission element, electron source and image formation device using it - Google Patents

Electron emission element, electron source and image formation device using it

Info

Publication number
JP2002352699A
JP2002352699A JP2001161637A JP2001161637A JP2002352699A JP 2002352699 A JP2002352699 A JP 2002352699A JP 2001161637 A JP2001161637 A JP 2001161637A JP 2001161637 A JP2001161637 A JP 2001161637A JP 2002352699 A JP2002352699 A JP 2002352699A
Authority
JP
Japan
Prior art keywords
electron
conductive thin
voltage
emitting
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001161637A
Other languages
Japanese (ja)
Other versions
JP2002352699A5 (en
JP4011863B2 (en
Inventor
Masanori Takahashi
雅則 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2001161637A priority Critical patent/JP4011863B2/en
Publication of JP2002352699A publication Critical patent/JP2002352699A/en
Publication of JP2002352699A5 publication Critical patent/JP2002352699A5/ja
Application granted granted Critical
Publication of JP4011863B2 publication Critical patent/JP4011863B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes For Cathode-Ray Tubes (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electron emission element capable of preventing discharge breakdown occurring in an electron emission part of the electron emission element due to an overvoltage and improved in reliability of an electron emission characteristic and durability. SOLUTION: This electron emission element comprises a pair of facing element electrodes formed on a substrate, and a first conductive thin film having the electron emission part formed between the element electrodes. The electron emission element is so composed that the first conductive thin film between the element electrodes is divided into at least plural parts, and the plurally divided first conductive thin films are connected to one another by a second conductive film constituting the electron emission part.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電子放出素子、特
に表面伝導型電子放出素子と、該素子を複数備えた電子
源、及び該電子源を用いて構成した表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron-emitting device, and more particularly, to a surface-conduction electron-emitting device, an electron source having a plurality of such devices, and a display device using the electron source.

【0002】[0002]

【従来の技術】表面伝導型電子放出素子は、絶縁性の基
板上に形成された導電性薄膜に、膜面に平行に電流を流
すことにより電子放出が生ずる現象を利用するものであ
る。
2. Description of the Related Art A surface conduction electron-emitting device utilizes a phenomenon in which an electron is emitted by passing a current through a conductive thin film formed on an insulating substrate in parallel with the film surface.

【0003】表面伝導型電子放出素子の典型的な構成例
としては、図15に示すように、絶縁性の基板1上に設
けた一対の素子電極4,5間を連絡する金属酸化物等の
導電性薄膜3に、予めフォーミングと称される通電処理
により電子放出部8を形成したものが挙げられる。フォ
ーミングは、導電性薄膜3の両端に、電圧を印加通電す
ることで通常行われ、導電性薄膜3を局所的に破壊、変
形もしくは変質させて構造を変化させ、電気的に高抵抗
な状態の電子放出部8を形成する処理である。電子放出
は、上記電子放出部8が形成された導電性薄膜3に電圧
を印加して電流を流すことにより、電子放出部8に発生
した亀裂付近から行われる。
As a typical configuration example of a surface conduction electron-emitting device, as shown in FIG. 15, a metal oxide or the like that connects between a pair of device electrodes 4 and 5 provided on an insulating substrate 1 is used. An example in which the electron emitting portion 8 is formed on the conductive thin film 3 by an energization process called forming in advance. Forming is usually performed by applying a voltage to both ends of the conductive thin film 3 and energizing the conductive thin film 3. The conductive thin film 3 is locally destroyed, deformed or deteriorated to change its structure, and the state of an electrically high resistance state is reduced. This is a process for forming the electron emission section 8. The electron emission is performed from the vicinity of a crack generated in the electron emitting portion 8 by applying a voltage to the conductive thin film 3 on which the electron emitting portion 8 is formed and causing a current to flow.

【0004】上記表面伝導型電子放出素子は、構造が単
純で製造も比較的容易であることから、大面積にわたり
多数配列形成できる利点がある。そこで、この特徴を活
かすための種々の応用が研究されている。例えば、荷電
ビーム源、表示装置等の画像形成装置への利用が挙げら
れる。
The above-mentioned surface conduction electron-emitting device has an advantage that it can be formed in a large number over a large area since it has a simple structure and is relatively easy to manufacture. Therefore, various applications for utilizing this feature are being studied. For example, it can be used for an image forming apparatus such as a charged beam source and a display device.

【0005】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端(両素
子電極)を配線(共通配線とも呼ぶ)にて各々結線した
行を多数行配列(梯型配置とも呼ぶ)した電子源が挙げ
られる(特開昭64−31332号公報、特開平1−2
83749号公報、特開平1−257552号公報)。
Conventionally, as an example of arranging a large number of surface conduction electron-emitting devices, a surface conduction electron-emitting device is arranged in parallel, and both ends (both device electrodes) of each surface conduction electron-emitting device are wired. (Also referred to as a common wiring). An electron source in which rows connected by a plurality of rows (also referred to as a common wiring) are arranged in a large number of rows (also referred to as a trapezoidal arrangement) (JP-A-64-31332, JP-A-1-2302)
No. 83749, JP-A-1-257552).

【0006】[0006]

【発明が解決しようとする課題】しかしながら、前述し
たような構成を有する表面伝導型電子放出素子を駆動す
る際、素子電極4、5間に駆動電圧を印加するが、外部
からのノイズ等により駆動電圧が揺らぐことで過電圧が
印加されてしまう場合がある。
However, when driving the surface conduction electron-emitting device having the above-described structure, a driving voltage is applied between the device electrodes 4 and 5, but the driving voltage is applied due to external noise or the like. Overvoltage may be applied due to fluctuation of the voltage.

【0007】この過電圧により、電子放出部8に過剰な
電子放出を生じ、さらには、図16に示すように導電性
薄膜3に放電を発生させ素子を破壊する場合があった。
[0007] Due to this overvoltage, excessive electron emission occurs in the electron emitting portion 8, and further, as shown in FIG. 16, a discharge is generated in the conductive thin film 3 and the element is sometimes destroyed.

【0008】本発明の目的は、上記課題を解決する、す
なわち過電圧により電子放出素子の電子放出部に生じる
放電破壊を防止し、電子放出特性の信頼性を向上すると
ともに、さらに大きな過電圧により、素子の放電が発生
した場合においても、分割された導電性薄膜部のみで放
電を終了させ、他の分割領域の素子の破壊を防止して、
電子放出特性の耐久性を向上することにある。
SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems, that is, to prevent discharge breakdown occurring in an electron-emitting portion of an electron-emitting device due to an overvoltage, to improve the reliability of the electron-emitting characteristics, and to use a larger overvoltage to improve the device. Even when the discharge occurs, the discharge is terminated only at the divided conductive thin film portion, preventing the elements of the other divided regions from being destroyed,
It is to improve the durability of the electron emission characteristics.

【0009】また、本発明の目的は、多数の電子放出素
子を配列形成した電子源において、各電子放出素子に過
電圧が印加された場合でも、素子の破壊を防止し、電子
放出素子を安定維持し信頼性を向上することにある。
It is another object of the present invention to provide an electron source in which a large number of electron-emitting devices are arranged and arranged, even if an overvoltage is applied to each of the electron-emitting devices, to prevent the devices from being destroyed and to stably maintain the electron-emitting devices. And to improve reliability.

【0010】さらに、本発明の目的は、多数の電子放出
素子を配列形成した電子源を用いた表示装置において、
各電子放出素子にさらに大きな過電圧が印加され、素子
に放電が発生した場合でも、分割された導電性薄膜部の
みで放電を終了させ、表示欠陥を最小に抑えることによ
り輝度ムラや画像ムラの無い高品質な画像が得られるよ
うにすることにある。
A further object of the present invention is to provide a display device using an electron source in which a large number of electron-emitting devices are arrayed.
Even when a large overvoltage is applied to each electron-emitting device and a discharge occurs in the device, the discharge is terminated only in the divided conductive thin film portions, and display defects are minimized, so that there is no luminance unevenness or image unevenness. It is to provide a high quality image.

【0011】[0011]

【課題を解決するための手段】上記目的を達成するため
に成された本発明の構成は以下の通りである。
The configuration of the present invention made to achieve the above object is as follows.

【0012】本発明の電子放出素子は、基体上に形成さ
れた対向する一対の素子電極と、該素子電極間に形成さ
れた電子放出部を有する第一の導電性薄膜からなる電子
放出素子において、該素子電極間における該第一の導電
性薄膜が少なくとも複数に分割され、少なくとも該複数
の第一の導電性薄膜間が、第二の導電性薄膜で連結され
てなることを特徴とする。
An electron-emitting device according to the present invention is an electron-emitting device comprising a pair of opposing device electrodes formed on a base and a first conductive thin film having an electron-emitting portion formed between the device electrodes. The first conductive thin film between the device electrodes is divided into at least a plurality of first conductive thin films, and at least the plurality of first conductive thin films are connected by a second conductive thin film.

【0013】また、本発明の電子放出素子は、基体上に
形成された対向する一対の素子電極と、該素子電極間に
形成された電子放出部を有する第一の導電性薄膜からな
る電子放出素子において、該第一の導電性薄膜が少なく
とも電子放出部が形成される位置で分断されており、電
子放出部を構成する第二の導電性膜が、該第一の導電性
薄膜の分断された部分を跨いで形成されてなることを特
徴とする。
An electron emission device according to the present invention comprises a pair of opposed device electrodes formed on a base and a first conductive thin film having an electron emission portion formed between the device electrodes. In the device, the first conductive thin film is divided at least at a position where the electron-emitting portion is formed, and the second conductive film forming the electron-emitting portion is divided from the first conductive thin film. And is formed so as to straddle the bent portion.

【0014】上記本発明の電子放出素子は、さらにその
特徴として、「前記第二の導電性膜は、炭素及び炭素化
合物からなること」、「前記電子放出素子は、表面伝導
型電子放出素子であること」をも含む。
The electron-emitting device of the present invention further has the following features: "the second conductive film is made of carbon and a carbon compound"; and "the electron-emitting device is a surface conduction electron-emitting device." Includes ".

【0015】また、本発明の電子源は、上記本発明の電
子放出素子を、基板上に複数備えたことを特徴とする。
Further, an electron source according to the present invention is characterized in that a plurality of the electron-emitting devices according to the present invention are provided on a substrate.

【0016】上記本発明の電子源は、さらにその特徴と
して、「複数の電子放出素子を配列した素子列を少なく
とも1列以上有し、各電子放出素子を駆動するための配
線がマトリクス配置されていること」、「複数の電子放
出素子を配列した素子列を少なくとも1列以上有し、各
電子放出素子を駆動するための配線が梯状配置されてい
ること」をも含む。
The electron source according to the present invention further has a feature that it has at least one or more element columns in which a plurality of electron-emitting devices are arranged, and that wirings for driving each of the electron-emitting devices are arranged in a matrix. And that "at least one or more element rows in which a plurality of electron-emitting devices are arranged and wiring for driving each electron-emitting element are arranged in a ladder form".

【0017】さらに、本発明の画像形成装置は、上記本
発明の電子源と、該電子源から放出される電子線の照射
により画像を形成する画像形成部材とを有することを特
徴とする。
Further, an image forming apparatus according to the present invention includes the electron source according to the present invention, and an image forming member for forming an image by irradiating an electron beam emitted from the electron source.

【0018】[0018]

【発明の実施の形態】上記のように、本発明は電子放出
素子、特に表面伝導型電子放出素子、該電子放出素子を
複数配列形成した電子源、該電子源を用いた画像形成装
置に係るもので、各発明の構成及び作用を以下に更に説
明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS As described above, the present invention relates to an electron-emitting device, in particular, to a surface conduction electron-emitting device, an electron source having a plurality of the electron-emitting devices arranged, and an image forming apparatus using the electron source. The configuration and operation of each invention will be further described below.

【0019】図1は本発明の好ましい態様である表面伝
導型電子放出素子の一例を示す平面図であり、図2は図
1のA−A’面での模式的断面図である。
FIG. 1 is a plan view showing an example of a surface conduction electron-emitting device according to a preferred embodiment of the present invention, and FIG. 2 is a schematic cross-sectional view taken along the line AA 'in FIG.

【0020】図1に示す様に、本発明の表面伝導型電子
放出素子は、基板1上に対向する一対の素子電極4、5
と、該素子電極に接続されその一部に電子放出部8を有
する第一の導電性薄膜3とを有しており、第一の導電性
薄膜3は、3a、3b、3cに三分割されている。
As shown in FIG. 1, a surface conduction electron-emitting device according to the present invention comprises a pair of device electrodes 4 and 5 facing each other on a substrate 1.
And a first conductive thin film 3 connected to the device electrode and having an electron emission portion 8 in a part thereof. The first conductive thin film 3 is divided into three parts, 3a, 3b, and 3c. ing.

【0021】図2に示すように、電子放出部8は、第一
の導電性薄膜3の一部が、破壊・変形ないし変質され、
間隙が形成された部分を含み、間隙内部及びその近傍の
第一の導電性薄膜3上には、第二の導電性膜2が形成さ
れている。なお、第二の導電性膜2は第一の導電性薄膜
3に形成された間隙よりもさらに狭い間隙部をもって対
峙した形状となっている。電子放出はこの間隙付近から
行われる。この間隙を含む電子放出部8及び間隙自体
は、第一の導電性薄膜3の膜厚、膜質、材料及び後述す
るフォーミング条件等の製法および、後述する活性化工
程における第二の導電性膜2を構成する炭素あるいは炭
素化合物に依存して形成される。従って、電子放出部8
の位置及び形状は図1及び図2に示されるような位置及
び形状に特定されるものではない。
As shown in FIG. 2, in the electron emitting portion 8, a part of the first conductive thin film 3 is broken, deformed or deteriorated.
The second conductive film 2 is formed on the first conductive thin film 3 inside and near the gap, including the portion where the gap is formed. Note that the second conductive film 2 has a shape in which the second conductive film 2 faces each other with a gap portion narrower than the gap formed in the first conductive thin film 3. Electron emission is performed from the vicinity of this gap. The electron emitting portion 8 including the gap and the gap itself are formed by the method of manufacturing the first conductive thin film 3 such as the film thickness, film quality, material, and forming conditions described later, and the second conductive film 2 in the activation step described later. Is formed depending on the carbon or carbon compound constituting Therefore, the electron emission section 8
Are not limited to the positions and shapes shown in FIGS. 1 and 2.

【0022】本発明は、素子電極4,5間の第一の導電
性薄膜3が少なくとも複数に分割され、少なくとも該複
数の第一の導電性薄膜3a〜3c間が、電子放出部8を
構成する第二の導電性膜2で連結されてなる点に大きな
特徴を有する。
According to the present invention, the first conductive thin film 3 between the device electrodes 4 and 5 is divided into at least a plurality of parts, and at least between the plurality of first conductive thin films 3a to 3c constitutes the electron emitting portion 8. It is characterized by being connected by the second conductive film 2.

【0023】第一の導電性薄膜を3a、3b、3cのご
とくに分割することで、電子放出部8に駆動電圧を印加
する電流路を形成する第一の導電性薄膜3の抵抗を高く
し、放電が発生する際の異常な大電流を制限すること
で、素子の破壊を防止することができる。
The resistance of the first conductive thin film 3 which forms a current path for applying a drive voltage to the electron emission section 8 is increased by dividing the first conductive thin film into 3a, 3b and 3c. By limiting an abnormally large current when a discharge occurs, destruction of the element can be prevented.

【0024】さらに分割された第一の導電性薄膜3を電
子放出部8を構成する第二の導電性膜2で連結すること
で、万一放電により、第一の導電性薄膜3が破壊されて
電流路が遮断されても隣接する第一の導電性薄膜3から
駆動電圧が供給され、素子の駆動を持続することができ
る。
By connecting the divided first conductive thin film 3 with the second conductive film 2 constituting the electron emitting portion 8, the first conductive thin film 3 is destroyed by an emergency discharge. Even if the current path is cut off, the driving voltage is supplied from the adjacent first conductive thin film 3, and the driving of the element can be continued.

【0025】第一の導電性薄膜3の形状および分割数等
は、応用される形態等によって、適宜設計され、分割さ
れた第一の導電性薄膜3a、3b、3cの隣接間の距離
は、第一の導電性薄膜幅Wより小さければよく、特に好
ましくは、数百nm〜数十μmの間隔である。
The shape and the number of divisions of the first conductive thin film 3 are appropriately designed depending on the form to be applied, and the distance between adjacent divided first conductive thin films 3a, 3b, 3c is: It is sufficient that the width is smaller than the first conductive thin film width W, and particularly preferably, the interval is several hundred nm to several tens of μm.

【0026】第一の導電性薄膜3の分割形状は、フォト
リソグラフィー技術を用いて形成しても良いし、一体化
された導電性薄膜を形成した後、レーザー等により分割
しても良く、所望の導電性薄膜の分割形状を得られれ
ば、その手法は、問わない。
The divided shape of the first conductive thin film 3 may be formed by using a photolithography technique, or after forming an integrated conductive thin film, it may be divided by a laser or the like. Any method can be used as long as the divided shape of the conductive thin film can be obtained.

【0027】図3は本発明の好ましい態様である表面伝
導型電子放出素子の他の例を示す平面図である。図3に
示すごとく素子電極4、5間において、第一の導電性薄
膜3が少なくとも電子放出部が形成される位置で分断さ
れており、電子放出部を構成する第二の導電性膜2が、
第一の導電性薄膜3の分断された部分を跨いで形成され
てなる場合にも、同様の効果が得られる。
FIG. 3 is a plan view showing another example of the surface conduction electron-emitting device according to a preferred embodiment of the present invention. As shown in FIG. 3, between the device electrodes 4 and 5, the first conductive thin film 3 is divided at least at the position where the electron emitting portion is formed, and the second conductive film 2 constituting the electron emitting portion is ,
The same effect can be obtained even when the first conductive thin film 3 is formed so as to straddle the divided portion.

【0028】基板1としては、例えば石英ガラス、Na
等の不純物含有量を減少させたガラス、青板ガラス、青
板ガラスにスパッタ法等によりSiO2を積層した積層
体、アルミナ等のセラミックスおよびSi基板等が挙げ
られるが、本発明はこれらのみに限定されるものではな
い。
As the substrate 1, for example, quartz glass, Na
Glass having a reduced impurity content such as glass, blue plate glass, a laminate obtained by laminating SiO 2 on a blue plate glass by sputtering or the like, ceramics such as alumina, and a Si substrate, but the present invention is not limited thereto. Not something.

【0029】対向する素子電極4,5の材料としては、
一般的導体材料が用いられ、例えばNi,Cr,Au,
Mo,W,Pt,Ti,Al,Cu,Pd等の金属或は
合金、及びPd,Ag,Au,RuO2,Pd−Ag等
の金属或は金属酸化物とガラス等から構成される印刷導
体、In23−SnO2等の透明導電体、及びポリシリ
コン等の半導体導体材料等から適宜選択される。
The materials of the opposing device electrodes 4 and 5 are as follows.
A general conductor material is used, for example, Ni, Cr, Au,
Mo, W, Pt, Ti, Al, Cu, metal or an alloy such as Pd, and Pd, Ag, Au, printed conductors composed of RuO 2, metal or metal oxide such as Pd-Ag and glass, etc. , In 2 O 3 —SnO 2, etc., and a semiconductor conductor material such as polysilicon.

【0030】素子電極間隔L、第一の導電性薄膜幅W
は、応用される形態等によって、適宜設計される。
Element electrode interval L, first conductive thin film width W
Is appropriately designed depending on the application form and the like.

【0031】素子電極間隔Lは、数十nm〜数百μmで
あることが好ましく、より好ましくは、数μm〜数十μ
mである。第一の導電性薄膜幅Wは、電極の抵抗値や電
子放出特性を考慮すると、好ましくは数μm〜数百μm
である。また、素子電極4、5の厚みは、用いる電極材
料の導電率により異なるが、数十nm〜数μmである。
The element electrode interval L is preferably several tens nm to several hundreds μm, and more preferably several μm to several tens μm.
m. The first conductive thin film width W is preferably several μm to several hundred μm in consideration of the resistance value of the electrode and the electron emission characteristics.
It is. The thickness of the device electrodes 4 and 5 is several tens nm to several μm, although it depends on the conductivity of the electrode material used.

【0032】第一の導電性薄膜3を構成する材料として
は、例えばPd,Pt,Ag,Au,Ti,In,C
u,Cr,Fe,Zn,Sn,Ta,W,Pb等の金
属、PdO,SnO2,In23,PbO,Sb23
の酸化物、HfB2,ZrB2,La,B6,CeB6,Y
4,GdB4等の硼化物、TiC,ZrC,HfC,T
aC,SiC,WC等の炭化物、TiN,ZrN,Hf
N等の窒化物、Si,Ge等の半導体、カーボン等が挙
げられる。
As a material constituting the first conductive thin film 3, for example, Pd, Pt, Ag, Au, Ti, In, C
u, Cr, Fe, Zn, Sn, Ta, W, and Pb, etc., PdO, SnO 2, In 2 O 3, PbO, oxides such as Sb 2 O 3, HfB 2, ZrB 2, La, B 6 , CeB 6 , Y
Borides such as B 4 and GdB 4 , TiC, ZrC, HfC, T
carbides such as aC, SiC, WC, TiN, ZrN, Hf
Examples include nitrides such as N, semiconductors such as Si and Ge, and carbon.

【0033】第一の導電性薄膜3の膜厚は、好ましくは
0.数nm〜数百nmで、特に好ましくは1nm〜50
nmであり、その抵抗値は、102〜107Ω/□のシー
ト抵抗値である。
The thickness of the first conductive thin film 3 is preferably set at 0.1. Several nm to several hundred nm, particularly preferably 1 nm to 50 nm.
nm, and the sheet resistance is 10 2 to 10 7 Ω / □.

【0034】第二の導電性膜2を構成する材料として
は、炭素及び炭素化合物が好ましい。ここで、炭素及び
炭素化合物とは、グラファイト(単結晶及び多結晶の双
方を指す)、非晶質カーボン(非晶質カーボン及びこれ
と多結晶グラファイトとの混合物を指す)である。
As a material for forming the second conductive film 2, carbon and a carbon compound are preferable. Here, the carbon and the carbon compound are graphite (indicating both single crystal and polycrystal) and amorphous carbon (indicating amorphous carbon and a mixture thereof with polycrystalline graphite).

【0035】第二の導電性膜2の堆積膜厚は、好ましく
は50nm以下、より好ましくは30nm以下である。
The deposited film thickness of the second conductive film 2 is preferably 50 nm or less, more preferably 30 nm or less.

【0036】次に、図1、図2及び図3に示した本発明
の表面伝導型電子放出素子の製造方法の一例を、図4の
製造工程図に基づいて説明する。尚、以下に示す工程a
〜dは図4の(a)〜(d)に対応する。
Next, an example of a method for manufacturing the surface conduction electron-emitting device of the present invention shown in FIGS. 1, 2 and 3 will be described with reference to the manufacturing process diagram of FIG. In addition, the process a shown below
4D correspond to FIGS. 4A to 4D.

【0037】工程a:基板1を洗剤、純水および有機溶
剤により十分に洗浄した後、真空蒸着法,スパッタ法等
により素子電極材料を堆積させた後、フォトリソグラフ
ィー技術により基板1の面上に素子電極4,5を形成す
る。
Step a: After sufficiently washing the substrate 1 with a detergent, pure water and an organic solvent, depositing an element electrode material by a vacuum evaporation method, a sputtering method, or the like, and then depositing the material on the surface of the substrate 1 by a photolithography technique. Device electrodes 4 and 5 are formed.

【0038】工程b:素子電極4,5を設けた基板1上
に、有機金属溶液をインクジェット法により塗布して、
有機金属膜を形成する。有機金属溶液には、前述の第一
の導電性薄膜の材料の金属を主元素とする有機化合物の
溶液を用いることができる。この有機金属膜を加熱焼成
処理し、第一の導電性薄膜3を形成する。
Step b: An organic metal solution is applied on the substrate 1 provided with the device electrodes 4 and 5 by an ink-jet method.
An organic metal film is formed. As the organic metal solution, a solution of an organic compound containing the metal of the material of the first conductive thin film as a main element can be used. This organic metal film is heated and baked to form a first conductive thin film 3.

【0039】工程c:第一の導電性薄膜3にレーザー6
を照射し所望のパターンに第一の導電性薄膜3をカット
し分割する。
Step c: Laser 6 is applied to first conductive thin film 3
To divide the first conductive thin film 3 into a desired pattern.

【0040】工程d:続いて、フォーミングと呼ばれる
通電処理を施す。素子電極4,5間に不図示の電源より
通電すると、第一の導電性薄膜3の部位に構造の変化し
た電子放出部8が形成される。この通電処理により第一
の導電性薄膜3を局所的に破壊、変形もしくは変質せし
め、構造の変化した部位が電子放出部8である。
Step d: Subsequently, an energization process called forming is performed. When electricity is supplied from a power supply (not shown) between the device electrodes 4 and 5, an electron emitting portion 8 having a changed structure is formed at the portion of the first conductive thin film 3. The portion where the first conductive thin film 3 is locally broken, deformed or deteriorated by this energization treatment and the structure is changed is the electron emitting portion 8.

【0041】フォーミングの電圧波形の例を図5に示
す。
FIG. 5 shows an example of the voltage waveform of the forming.

【0042】電圧波形は、特にパルス波形が好ましく、
パルス波高値を定電圧とした電圧パルスを連続的に印加
する場合(図5(a))と、パルス波高値を増加させな
がら電圧パルスを印加する場合(図5(b))がある。
The voltage waveform is particularly preferably a pulse waveform.
There are a case where a voltage pulse with a constant pulse peak value is applied continuously (FIG. 5A) and a case where a voltage pulse is applied while increasing the pulse peak value (FIG. 5B).

【0043】まず、パルス波高値を定電圧とした場合に
ついて説明する。図5(a)におけるT1及びT2は電
圧波形のパルス幅とパルス間隔であり、例えば、T1を
1μ秒〜10m秒、T2を10μ秒〜100m秒とし、
波高値(フォーミング時のピーク電圧)を前述した表面
伝導型電子放出素子の形態に応じて適宜選択して、適当
な真空度、例えば1×10-4〜1×10-6Pa程度の真
空雰囲気下で、数秒から数十分印加する。尚、印加する
電圧波形は、図示される三角波に限定されるものではな
く、矩形波等の所望の波形を用いることができる。ま
た、図示される片極電圧に限定されるものではなく、両
極の交流波形を用いることもできる。
First, the case where the pulse peak value is a constant voltage will be described. T1 and T2 in FIG. 5A are the pulse width and pulse interval of the voltage waveform, for example, T1 is 1 μsec to 10 msec, T2 is 10 μsec to 100 msec,
The peak value (peak voltage at the time of forming) is appropriately selected according to the form of the surface conduction electron-emitting device described above, and an appropriate vacuum degree, for example, a vacuum atmosphere of about 1 × 10 −4 to 1 × 10 −6 Pa. Below, apply for several seconds to tens of minutes. Note that the voltage waveform to be applied is not limited to the illustrated triangular wave, and a desired waveform such as a rectangular wave can be used. Further, the present invention is not limited to the illustrated unipolar voltage, and an alternating-current waveform of both electrodes may be used.

【0044】次に、パルス波高値を増加させながら電圧
パルスを印加する場合について説明する。図5(b)に
おけるT1及びT2は図4(a)と同様であり、波高値
(フォーミング時のピーク電圧)を、例えば0.1Vス
テップ程度づつ増加させ、図5(a)の説明と同様の適
当な真空雰囲気下で印加する。
Next, a case where a voltage pulse is applied while increasing the pulse peak value will be described. T1 and T2 in FIG. 5B are the same as in FIG. 4A, and the peak value (the peak voltage at the time of forming) is increased by, for example, about 0.1 V steps, and is the same as the description of FIG. Under a suitable vacuum atmosphere.

【0045】尚、パルス間隔T2中で、第一の導電性薄
膜3(図1、図2及び図3参照)を局所的に破壊、変形
もしくは変質させない程度の電圧、例えば0.1V程度
の電圧で素子電流を測定して抵抗値を求め、例えば1M
オーム以上の抵抗を示した時にフォーミングを終了す
る。
Note that, during the pulse interval T2, a voltage that does not locally destroy, deform, or alter the first conductive thin film 3 (see FIGS. 1, 2, and 3), for example, a voltage of about 0.1 V To measure the element current to determine the resistance value, for example, 1M
Forming is terminated when the resistance exceeds ohms.

【0046】更に活性化工程を施す。Further, an activation step is performed.

【0047】活性化工程とは、フォーミング工程での説
明と同様に、パルス波高値を定電圧としたパルスの印加
を繰り返す処理のことをいい、真空雰囲気中に有機ガス
を導入し、例えば1×10-4〜1×10-6Pa程度に維
持して、有機物質から炭素及び炭素化合物をフォーミン
グ部に堆積させ、第二の導電性膜を形成することで、素
子電流、放出電流の状態を著しく向上させることができ
る工程である。
The activation step refers to a process of repeating the application of a pulse with the pulse peak value being a constant voltage, as in the description of the forming step, and introducing an organic gas into a vacuum atmosphere, for example, 1 ×. By maintaining carbon at about 10 -4 to 1 × 10 -6 Pa and depositing carbon and a carbon compound from an organic substance on the forming part and forming a second conductive film, the state of the device current and emission current can be reduced. This is a process that can be significantly improved.

【0048】図6に、分割された第一の導電性薄膜3
a,3bの隣接部に第二の導電性膜が進展した形状を拡
大して模式的に示す。まず図6(a)のようにフォーミ
ング亀裂部に第二の導電性膜2が堆積し、さらに活性化
工程の進行とともにフォーミング部の両端部からさらに
第二の導電性膜2の堆積が進展していき隣接部が連結し
て、間隙7を有する第二の導電性膜2を含む電子放出部
が、形成される。
FIG. 6 shows the divided first conductive thin film 3.
The shape in which the second conductive film has developed in the adjacent portions of a and 3b is schematically shown in an enlarged manner. First, as shown in FIG. 6A, the second conductive film 2 is deposited on the forming crack, and further the deposition of the second conductive film 2 proceeds from both ends of the forming portion as the activation process proceeds. The adjacent portions are connected to form an electron emission portion including the second conductive film 2 having the gap 7.

【0049】この活性化工程は、例えば素子電流や放出
電流を測定しながら行って、例えば放出電流が飽和した
時点で終了するようにすれば効果的であるので好まし
い。また、活性化工程でのパルス波高値は、好ましくは
素子を駆動する際に印加する駆動電圧の波高値である。
This activation step is preferably performed while, for example, measuring the device current and the emission current, and is completed when the emission current is saturated. In addition, the pulse peak value in the activation step is preferably a peak value of a driving voltage applied when driving the element.

【0050】このようにして得られる本発明の表面伝導
型電子放出素子の基本特性を以下に説明する。
The basic characteristics of the thus obtained surface conduction electron-emitting device of the present invention will be described below.

【0051】図7は、表面伝導型電子放出素子の電子放
出特性を測定するための測定評価系の一例を示す概略構
成図で、まずこの測定評価系を説明する。
FIG. 7 is a schematic block diagram showing an example of a measurement evaluation system for measuring the electron emission characteristics of the surface conduction electron-emitting device. First, this measurement evaluation system will be described.

【0052】図7において、図1と同じ符号は同じ部材
を示す。また、71は素子に素子電圧Vfを印加するた
めの電源、70は素子電極4,5間の第一の導電性薄膜
3を流れる素子電流Ifを測定するための電流計、74
は電子放出部8より放出される放出電流Ieを捕捉する
ためのアノード電極、73はアノード電極74に電圧を
印加するための高圧電源、72は電子放出部8より放出
される放出電流Ieを測定するための電流計、75は真
空装置、76は排気ポンプである。
In FIG. 7, the same reference numerals as those in FIG. 1 denote the same members. Reference numeral 71 denotes a power supply for applying a device voltage Vf to the device; 70, an ammeter for measuring a device current If flowing through the first conductive thin film 3 between the device electrodes 4 and 5;
Is an anode electrode for capturing the emission current Ie emitted from the electron emission section 8, 73 is a high voltage power supply for applying a voltage to the anode electrode 74, and 72 is a measurement of the emission current Ie emitted from the electron emission section 8. , A vacuum device 75, and an exhaust pump 76.

【0053】表面伝導型電子放出素子及びアノード電極
74等は真空装置75内に設置され、この真空装置75
には不図示の真空計等の必要な機器が具備されており、
所望の真空下で表面伝導型電子放出素子の測定評価がで
きるようになっている。
The surface conduction electron-emitting device and the anode electrode 74 are installed in a vacuum device 75.
Is equipped with necessary equipment such as a vacuum gauge (not shown),
Measurement and evaluation of the surface conduction electron-emitting device can be performed under a desired vacuum.

【0054】排気ポンプ76は、ターボポンプ、ロータ
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とから構成されている。
また、真空装置75全体及び表面伝導型電子放出素子の
基板1は、ヒーターにより200〜300℃程度まで加
熱できるようになっている。尚、この測定評価系は、後
述するような表示パネル(図10における201参照)
の組み立て段階において、表示パネル及びその内部を真
空装置75及びその内部として構成することで、前述の
フォーミング工程及び活性化工程における測定評価及び
処理に応用することができるものである。
The exhaust pump 76 is composed of a normal high vacuum system such as a turbo pump and a rotary pump, and an ultrahigh vacuum system such as an ion pump.
Further, the entire vacuum device 75 and the substrate 1 of the surface conduction electron-emitting device can be heated to about 200 to 300 ° C. by a heater. Note that this measurement evaluation system includes a display panel as described later (see 201 in FIG. 10).
By assembling the display panel and the inside thereof as the vacuum device 75 and the inside thereof in the assembling step, the present invention can be applied to the measurement evaluation and processing in the above-described forming step and activation step.

【0055】以下に述べる表面伝導型電子放出素子の基
本特性は、上記測定評価系のアノード電極74の電圧を
1kV〜10kVとし、アノード電極74と表面伝導型
電子放出素子の距離Hを2mm〜8mmとして通常測定
を行う。
The basic characteristics of the surface conduction electron-emitting device described below are as follows: the voltage of the anode electrode 74 of the above-mentioned measurement and evaluation system is 1 kV to 10 kV, and the distance H between the anode electrode 74 and the surface conduction electron-emitting device is 2 mm to 8 mm. Usually, measurement is performed.

【0056】まず、放出電流Ie及び素子電流Ifと、
素子電圧Vfの関係の典型的な例を図8(図中の実線)
に示す。尚、図8において、放出電流Ieは素子電流I
fに比べて著しく小さいので、任意単位で示されてい
る。
First, the emission current Ie and the device current If,
FIG. 8 (solid line in FIG. 8) shows a typical example of the relationship between element voltages Vf.
Shown in In FIG. 8, the emission current Ie is the device current I
Since it is significantly smaller than f, it is shown in arbitrary units.

【0057】図8から明らかなように、表面伝導型電子
放出素子は、放出電流Ieに対する次の3つの特徴的特
性を有する。
As is apparent from FIG. 8, the surface conduction electron-emitting device has the following three characteristic characteristics with respect to the emission current Ie.

【0058】まず第1に、表面伝導型電子放出素子はあ
る電圧(しきい値電圧と呼ぶ:図8中のVth)以上の
素子電圧Vfを印加すると急激に放出電流Ieが増加
し、一方、しきい値電圧Vth以下では放出電流Ieが
殆ど検出されない。即ち、放出電流Ieに対する明確な
しきい値電圧Vthを持った非線形素子である。
First, when a device voltage Vf higher than a certain voltage (referred to as a threshold voltage: Vth in FIG. 8) is applied to the surface conduction electron-emitting device, the emission current Ie sharply increases. Below the threshold voltage Vth, the emission current Ie is hardly detected. That is, it is a nonlinear element having a clear threshold voltage Vth with respect to the emission current Ie.

【0059】第2に、放出電流Ieが素子電圧Vfに対
して単調増加する特性(MI特性と呼ぶ)を有するた
め、放出電流Ieは素子電圧Vfで制御できる。
Second, since the emission current Ie has a characteristic (referred to as MI characteristic) that monotonically increases with respect to the device voltage Vf, the emission current Ie can be controlled by the device voltage Vf.

【0060】第3に、アノード電極74(図7参照)に
捕捉される放出電荷は、素子電圧Vfを印加する時間に
依存する。即ち、アノード電極74に捕捉される電荷量
は、素子電圧Vfを印加する時間により制御できる。
Third, the emission charge captured by the anode electrode 74 (see FIG. 7) depends on the time during which the device voltage Vf is applied. That is, the amount of charge captured by the anode electrode 74 can be controlled by the time during which the device voltage Vf is applied.

【0061】以上のような本発明の表面伝導型電子放出
素子の特徴的特性のため、複数の素子を配置した電子源
や画像形成装置等でも、入力信号に応じて、容易に放出
電子量を制御することができることとなり、多方面への
応用ができる。
Because of the above-described characteristic characteristics of the surface conduction electron-emitting device of the present invention, even in an electron source or an image forming apparatus in which a plurality of devices are arranged, the amount of emitted electrons can be easily reduced in accordance with an input signal. It can be controlled and can be applied to various fields.

【0062】次に、本発明の電子源における表面伝導型
電子放出素子の配列について説明する。
Next, the arrangement of the surface conduction electron-emitting devices in the electron source of the present invention will be described.

【0063】本発明の電子源における表面伝導型電子放
出素子の配列方式としては、従来の技術の項で述べたよ
うな梯型配置の他、m本のX方向配線の上にn本のY方
向配線を層間絶縁層を介して設置し、表面伝導型電子放
出素子の一対の素子電極に各々X方向配線、Y方向配線
を接続した配列方式が挙げられる。これを以後単純マト
リクス配置と呼ぶ。まず、この単純マトリクス配置につ
いて詳述する。
The arrangement of the surface conduction electron-emitting devices in the electron source according to the present invention is not limited to the ladder arrangement as described in the section of the prior art, or to the arrangement of n Y-direction wirings on m X-direction wirings. An arrangement method in which directional wiring is provided via an interlayer insulating layer, and an X-directional wiring and a Y-directional wiring are connected to a pair of device electrodes of a surface conduction electron-emitting device, respectively. This is hereinafter referred to as a simple matrix arrangement. First, the simple matrix arrangement will be described in detail.

【0064】前述した表面伝導型電子放出素子の基本的
特性によれば、印加される素子電圧Vfがしきい値電圧
Vthを超える場合には、印加するパルス状電圧の波高
値とパルス幅で電子放出量を制御できる。一方、しきい
値電圧Vth以下では、殆ど電子の放出はされない。従
って、多数の表面伝導型電子放出素子を配置した場合に
おいても、単純なマトリクス配線だけで入力信号に応じ
て制御したパルス状電圧を印加し、個々の素子を選択し
て独立に駆動可能となる。
According to the above-described basic characteristics of the surface conduction electron-emitting device, when the applied device voltage Vf exceeds the threshold voltage Vth, the electron is expressed by the peak value and the pulse width of the applied pulse voltage. The amount of release can be controlled. On the other hand, below the threshold voltage Vth, almost no electrons are emitted. Therefore, even when a large number of surface conduction electron-emitting devices are arranged, it becomes possible to apply a pulse-like voltage controlled in accordance with an input signal with only a simple matrix wiring and to select individual devices to be driven independently. .

【0065】単純マトリクス配置は上記原理に基づくも
のであり、本発明の電子源の一例である単純マトリクス
配置の電子源の構成について、図9に基づいて更に説明
する。
The simple matrix arrangement is based on the above principle, and the structure of an electron source having a simple matrix arrangement, which is an example of the electron source of the present invention, will be further described with reference to FIG.

【0066】図9において、基板1は既に説明したよう
なガラス板等であり、この基板1上に配列された表面伝
導型電子放出素子104の個数及び形状は用途に応じて
適宜設定されるものである。
In FIG. 9, the substrate 1 is a glass plate or the like as described above, and the number and shape of the surface conduction electron-emitting devices 104 arranged on the substrate 1 are appropriately set according to the application. It is.

【0067】m本のX方向配線102は、各々外部端子
DX1,DX2,・・・DXmを有するもので、基板1
上に、真空蒸着法,印刷法,スパッタ法等で形成した導
電性金属等である。また、多数の表面伝導型電子放出素
子104にほぼ均等に電圧が供給されるように、材料、
膜厚、配線幅が設定されている。
Each of the m X-direction wirings 102 has external terminals DX1, DX2,.
A conductive metal formed by a vacuum deposition method, a printing method, a sputtering method, or the like is provided thereon. In addition, the materials,
The film thickness and the wiring width are set.

【0068】n本のY方向配線103は、各々外部端子
DY1,DY2,・・・DYnを有するもので、X方向
配線102と同様に作成される。
Each of the n Y-directional wirings 103 has external terminals DY1, DY2,... DYn, and is formed in the same manner as the X-directional wiring 102.

【0069】これらm本のX方向配線102とn本のY
方向配線103間には、不図示の層間絶縁層が設置さ
れ、電気的に分離されて、マトリクス配線を構成してい
る。尚、このm,nは共に正の整数である。
These m X-directional wires 102 and n Y wires
An interlayer insulating layer (not shown) is provided between the direction wirings 103, and is electrically separated to form a matrix wiring. Note that both m and n are positive integers.

【0070】不図示の層間絶縁層は、真空蒸着法,印刷
法,スパッタ法等で形成されたSiO2等であり、X方
向配線102を形成した基板1の全面或は一部に所望の
形状で形成され、特に、X方向配線102とY方向配線
103の交差部の電位差に耐え得るように、膜厚、材
料、製法が適宜設定される。また、X方向配線102と
Y方向配線103は各々外部端子として引き出されてい
る。
The interlayer insulating layer (not shown) is, for example, SiO 2 formed by a vacuum deposition method, a printing method, a sputtering method, or the like, and has a desired shape on the entire surface or a part of the substrate 1 on which the X-directional wiring 102 is formed. In particular, the film thickness, material, and manufacturing method are appropriately set so as to withstand the potential difference at the intersection of the X-direction wiring 102 and the Y-direction wiring 103. Further, the X-direction wiring 102 and the Y-direction wiring 103 are led out as external terminals.

【0071】更に、表面伝導型電子放出素子104の対
向する素子電極(不図示)が、m本のX方向配線102
と、n本のY方向配線103と、真空蒸着法,印刷法,
スパッタ法等で形成された導電性金属等からなる結線1
05によって電気的に接続されているものである。
Further, the device electrodes (not shown) facing the surface conduction electron-emitting device 104 are provided with m X-direction wirings 102.
And n Y-directional wirings 103, vacuum deposition method, printing method,
Connection 1 made of conductive metal or the like formed by sputtering or the like
05 are electrically connected.

【0072】ここで、m本のX方向配線102と、n本
のY方向配線103と、結線105と、対向する素子電
極とは、その構成元素の一部あるいは全部が同一であっ
ても、またそれぞれ異なっていてもよく、前述の素子電
極の材料等より適宜選択される。これら素子電極への配
線は、素子電極と材料が同一である場合には、素子電極
と総称する場合もある。また、表面伝導型電子放出素子
104は、基板1あるいは不図示の層間絶縁層上どちら
に形成してもよい。
Here, the m X-directional wirings 102, the n Y-directional wirings 103, the connection 105, and the opposing device electrodes may have the same or some of the constituent elements, even if they are the same. Further, they may be different from each other, and are appropriately selected from the above-described materials of the device electrodes and the like. The wires to these device electrodes may be collectively referred to as device electrodes when the material is the same as the device electrodes. The surface conduction electron-emitting device 104 may be formed on either the substrate 1 or an interlayer insulating layer (not shown).

【0073】また、詳しくは後述するが、前記X方向配
線102には、X方向に配列された表面伝導型電子放出
素子104の行を入力信号に応じて走査するために、走
査信号を印加する不図示の走査信号印加手段が電気的に
接続されている。
As will be described later in detail, a scanning signal is applied to the X-direction wiring 102 in order to scan a row of the surface conduction electron-emitting devices 104 arranged in the X-direction in accordance with an input signal. A scanning signal applying unit (not shown) is electrically connected.

【0074】一方、Y方向配線103には、Y方向に配
列された表面伝導型電子放出素子104の列の各列を入
力信号に応じて変調するために、変調信号を印加する不
図示の変調信号印加手段が電気的に接続されている。各
表面伝導型電子放出素子104に印加される駆動電圧
は、当該表面伝導型電子放出素子に印加される走査信号
と変調信号の差電圧として供給されるものである。
On the other hand, a modulation signal (not shown) for applying a modulation signal is applied to the Y-direction wiring 103 in order to modulate each of the rows of the surface conduction electron-emitting devices 104 arranged in the Y direction according to an input signal. The signal applying means is electrically connected. The drive voltage applied to each surface conduction electron-emitting device 104 is supplied as a difference voltage between a scanning signal and a modulation signal applied to the surface conduction electron-emitting device.

【0075】次に、以上のような単純マトリクス配置の
本発明の電子源を用いた本発明の画像形成装置の一例
を、図10〜図12を用いて説明する。尚、図10は表
示パネル201の基本構成図であり、図11は蛍光膜1
14を示す図であり、図12は図11の表示パネル20
1で、NTSC方式等のテレビ信号に応じてテレビジョ
ン表示を行うための駆動回路の一例を示すブロック図で
ある。
Next, an example of the image forming apparatus of the present invention using the electron source of the present invention having the above-described simple matrix arrangement will be described with reference to FIGS. FIG. 10 is a basic configuration diagram of the display panel 201, and FIG.
FIG. 12 shows the display panel 20 of FIG.
1 is a block diagram showing an example of a drive circuit for performing television display according to a television signal of the NTSC system or the like.

【0076】図10において、1は上述のようにして本
発明の表面伝導型電子放出素子を配置した電子源の基
板、111は基板1を固定したリアプレート、116は
ガラス基板113の内面に画像形成部材であるところの
蛍光膜114とメタルバック115等が形成されたフェ
ースプレート、112は支持枠である。リアプレート1
11,支持枠112及びフェースプレート116は、こ
れらの接合部分にフリットガラス等を塗布し、大気中あ
るいは窒素雰囲気中で400℃〜500℃で10分間以
上焼成することで封着して、外囲器118を構成してい
る。
In FIG. 10, reference numeral 1 denotes a substrate of an electron source on which the surface conduction electron-emitting device of the present invention is arranged as described above, 111 denotes a rear plate to which the substrate 1 is fixed, and 116 denotes an image on the inner surface of a glass substrate 113. A face plate on which a fluorescent film 114 and a metal back 115, etc., which are forming members, is formed, and 112 is a support frame. Rear plate 1
11, the support frame 112 and the face plate 116 are sealed by applying frit glass or the like to these joints and baking them in the air or in a nitrogen atmosphere at 400 ° C. to 500 ° C. for 10 minutes or more. The container 118 is constituted.

【0077】図10において、102,103は表面伝
導型電子放出素子104の一対の素子電極4,5(図1
及び図2参照)に接続されたX方向配線及びY方向配線
で、各々外部端子Dx1ないしDxm、Dy1ないしD
ynを有している。
In FIG. 10, reference numerals 102 and 103 denote a pair of device electrodes 4 and 5 of the surface conduction electron-emitting device 104 (FIG. 1).
And X-direction wiring and Y-direction wiring connected to external terminals Dx1 to Dxm and Dy1 to Dy, respectively.
yn.

【0078】外囲器118は、上述の如く、フェースプ
レート116、支持枠112、リアプレート111で構
成されている。しかし、リアプレート111は主に基板
1の強度を補強する目的で設けられるものであり、基板
1自体で十分な強度を持つ場合は別体のリアプレート1
11は不要であり、基板1に直接支持枠112を封着
し、フェースプレート116、支持枠112、基板1に
て外囲器118を構成しても良い。また、フェースプレ
ート116とリアプレート111の間に、スペーサーと
呼ばれる不図示の支持体を更に設置することで、大気圧
に対して十分な強度を有する外囲器118とすることも
できる。
The envelope 118 includes the face plate 116, the support frame 112, and the rear plate 111, as described above. However, the rear plate 111 is provided mainly for the purpose of reinforcing the strength of the substrate 1. If the substrate 1 itself has sufficient strength, the rear plate 1
11 is unnecessary, and the support frame 112 may be directly sealed to the substrate 1, and the envelope 118 may be configured by the face plate 116, the support frame 112, and the substrate 1. Further, by further providing a support (not shown) called a spacer between the face plate 116 and the rear plate 111, the envelope 118 having sufficient strength against atmospheric pressure can be obtained.

【0079】蛍光膜114は、モノクロームの場合は蛍
光体122のみから成るが、カラーの場合は、蛍光体1
22の配列により、ブラックストライプ(図11
(a))あるいはブラックマトリクス(図11(b))
等と呼ばれる黒色導電材121と、蛍光体122とで構
成される。ブラックストライプ、ブラックマトリクスを
設ける目的は、カラー表示の場合必要となる三原色の各
蛍光体122間の塗り分け部を黒くすることで混色等を
目立たなくすることと、蛍光膜114における外光反射
によるコントラストの低下を抑制することである。黒色
導電材121の材料としては、通常よく用いられている
黒鉛を主成分とする材料だけでなく、導電性があり、光
の透過及び反射が少ない材料であれば他の材料を用いる
こともできる。
The fluorescent film 114 is composed of only the phosphor 122 in the case of monochrome, but is composed of the phosphor 1 in the case of color.
The arrangement of black stripes (FIG. 11)
(A)) or black matrix (FIG. 11 (b))
Etc. and a phosphor 122. The purpose of providing the black stripes and the black matrix is to make the color separation and the like inconspicuous by making the painted portions between the phosphors 122 of the three primary colors necessary in the case of color display black, and to reflect external light on the fluorescent film 114. The purpose is to suppress a decrease in contrast. As a material of the black conductive material 121, not only a material mainly containing graphite, which is usually used, but also other materials can be used as long as the material has conductivity and transmits and reflects less light. .

【0080】ガラス基板113に蛍光体122を塗布す
る方法としては、モノクローム、カラーによらず、沈殿
法や印刷法が用いられる。
As a method of applying the phosphor 122 to the glass substrate 113, a precipitation method or a printing method is used regardless of monochrome or color.

【0081】また、図10に示されるように、蛍光膜1
14の内面側には通常メタルバック115が設けられ
る。メタルバック115の目的は、蛍光体122(図1
0参照)の発光のうち内面側への光をフェースプレート
116側へ鏡面反射することにより輝度を向上するこ
と、高圧端子Hvから電子ビーム加速電圧を印加するた
めの電極として作用すること、外囲器118内で発生し
た負イオンの衝突によるダメージからの蛍光体122の
保護等である。メタルバック115は、蛍光膜114の
作製後、蛍光膜114の内面側表面の平滑化処理(通
常、フィルミングと呼ばれる)を行い、その後Alを真
空蒸着等で堆積することで作製できる。
Further, as shown in FIG.
Usually, a metal back 115 is provided on the inner side of 14. The purpose of the metal back 115 is to use the phosphor 122 (FIG. 1).
0), the light to the inner surface side is reflected to the face plate 116 side to improve the brightness, the light acts as an electrode for applying an electron beam acceleration voltage from the high voltage terminal Hv, and Protection of the phosphor 122 from damage due to collision of negative ions generated in the container 118. The metal back 115 can be manufactured by performing a smoothing process (usually called filming) on the inner surface of the fluorescent film 114 after the fluorescent film 114 is manufactured, and then depositing Al by vacuum evaporation or the like.

【0082】フェースプレート116には、更に蛍光膜
114の導電性を高めるため、蛍光膜114の外面側に
透明電極(不図示)を設けてもよい。
The face plate 116 may be provided with a transparent electrode (not shown) on the outer surface side of the fluorescent film 114 in order to further increase the conductivity of the fluorescent film 114.

【0083】前述の封着を行う際、カラーの場合は各色
蛍光体122と表面伝導型電子放出素子104とを対応
させなくてはいけないため、十分な位置合わせを行う必
要がある。
At the time of performing the above-mentioned sealing, in the case of color, since the phosphors 122 of each color must correspond to the surface conduction electron-emitting devices 104, it is necessary to perform sufficient alignment.

【0084】外囲器118内は、不図示の排気管を通
じ、1×10-5Pa程度の真空度にされ、封止される。
また、外囲器118の封止を行う直前あるいは封止後
に、ゲッター処理を行う場合もある。これは、抵抗加熱
あるいは高周波加熱等の加熱法により、外囲器118内
の所定の位置に配置したゲッター(不図示)を加熱し、
蒸着膜を形成する処理である。ゲッターは通常Ba等が
主成分であり、該蒸着膜の吸着作用により、例えば1×
10-3〜1×10-5Paの真空度を維持するためのもの
である。
The inside of the envelope 118 is evacuated to a degree of vacuum of about 1 × 10 −5 Pa through an exhaust pipe (not shown) and sealed.
In addition, a getter process may be performed immediately before or after sealing the envelope 118. In this method, a getter (not shown) arranged at a predetermined position in the envelope 118 is heated by a heating method such as resistance heating or high-frequency heating.
This is a process for forming a deposition film. The getter is usually composed mainly of Ba or the like.
This is for maintaining a degree of vacuum of 10 −3 to 1 × 10 −5 Pa.

【0085】尚、前述したフォーミング及びこれ以降の
表面伝導型電子放出素子の製造工程は、通常、外囲器1
18の封止直前又は封止後に行われるもので、その内容
は前述の通りである。
The above-described forming and the subsequent manufacturing steps of the surface conduction electron-emitting device are usually performed in the envelope 1
This is performed immediately before or after the sealing of 18, and the contents thereof are as described above.

【0086】上述の表示パネル201は、例えば図12
に示されるような駆動回路で駆動することができる。
尚、図12において、201は前記表示パネルであり、
202は走査回路、203は制御回路、204はシフト
レジスタ、205はラインメモリ、206は同期信号分
離回路、207は変調信号発生器、Vx及びVaは直流
電圧源である。
The display panel 201 described above is, for example, shown in FIG.
Can be driven by a driving circuit as shown in FIG.
In FIG. 12, reference numeral 201 denotes the display panel.
202 is a scanning circuit, 203 is a control circuit, 204 is a shift register, 205 is a line memory, 206 is a synchronization signal separation circuit, 207 is a modulation signal generator, and Vx and Va are DC voltage sources.

【0087】図12に示されるように、表示パネル20
1は、外部端子Dx1ないしDxm、外部端子Dy1な
いしDyn、及び高圧端子Hvを介して外部の電気回路
と接続されている。このうち、外部端子Dx1ないしD
xmには、前記表示パネル201内に設けられている表
面伝導型電子放出素子、すなわちm行n列の行列状にマ
トリクス配置された表面伝導型電子放出素子群を1行
(n素子)づつ順次駆動して行くための走査信号が印加
される。
As shown in FIG. 12, the display panel 20
1 is connected to an external electric circuit via external terminals Dx1 to Dxm, external terminals Dy1 to Dyn, and a high voltage terminal Hv. Of these, the external terminals Dx1 to Dx1
In xm, surface conduction electron-emitting devices provided in the display panel 201, that is, a group of surface conduction electron-emitting devices arranged in a matrix of m rows and n columns are sequentially arranged in a row (n elements). A scanning signal for driving is applied.

【0088】一方、外部端子Dy1ないしDynには、
前記走査信号により選択された1行の各素子の出力電子
ビームを制御する為の変調信号が印加される。また、高
圧端子Hvには、直流電圧源Vaより、例えば10kV
の直流電圧が供給される。これは表面伝導型電子放出素
子より出力される電子ビームに、蛍光体を励起するのに
十分なエネルギーを付与する為の加速電圧である。
On the other hand, the external terminals Dy1 to Dyn
A modulation signal for controlling an output electron beam of each element in one row selected by the scanning signal is applied. The high voltage terminal Hv is connected to a DC voltage source Va at, for example, 10 kV.
Is supplied. This is an accelerating voltage for applying sufficient energy to the electron beam output from the surface conduction electron-emitting device to excite the phosphor.

【0089】走査回路202は、内部にm個のスイッチ
ング素子(図12中、S1ないしSmで模式的に示す)
を備えるもので、各スイッチング素子S1〜Smは、直
流電圧源Vxの出力電圧もしくは0V(グランドレベ
ル)のいずれか一方を選択して、表示パネル201の外
部端子Dx1ないしDxmと電気的に接続するものであ
る。各スイッチング素子S1〜Smは、制御回路203
が出力する制御信号Tscanに基づいて動作するもの
で、実際には、例えばFETのようなスイッチング機能
を有する素子を組み合わせることにより容易に構成する
ことが可能である。
The scanning circuit 202 has m switching elements therein (schematically indicated by S1 to Sm in FIG. 12).
Each of the switching elements S1 to Sm selects either the output voltage of the DC voltage source Vx or 0 V (ground level) and is electrically connected to the external terminals Dx1 to Dxm of the display panel 201. Things. Each of the switching elements S1 to Sm includes a control circuit 203
Operates on the basis of the control signal Tscan output by the device, and in fact, it can be easily configured by combining elements having a switching function such as an FET, for example.

【0090】本例における前記直流電圧源Vxは、前記
表面伝導型電子放出素子の特性(しきい値電圧)に基づ
き、走査されていない表面伝導型電子放出素子に印加さ
れる駆動電圧がしきい値電圧以下となるような一定電圧
を出力するよう設定されている。
In the present embodiment, the DC voltage source Vx has a threshold drive voltage applied to the unscanned surface conduction electron-emitting device based on the characteristics (threshold voltage) of the surface conduction electron-emitting device. It is set to output a constant voltage that is equal to or lower than the value voltage.

【0091】制御回路203は、外部より入力される画
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる働きをもつものである。次に説明する
同期信号分離回路206より送られる同期信号Tsyn
cに基づいて、各部に対してTscan、Tsft及び
Tmryの各制御信号を発生する。
The control circuit 203 has a function of coordinating the operation of each unit so that appropriate display is performed based on an image signal input from the outside. A synchronization signal Tsyn sent from a synchronization signal separation circuit 206 described below.
Based on c, each control signal of Tscan, Tsft, and Tmry is generated for each unit.

【0092】同期信号分離回路206は、外部から入力
されるNTSC方式のテレビ信号から、同期信号成分と
輝度信号成分とを分離する為の回路で、良く知られてい
るように、周波数分離(フィルター)回路を用いれば、
容易に構成できるものである。同期信号分離回路206
により分離された同期信号は、これも良く知られるよう
に、垂直同期信号と水平同期信号より成る。ここでは説
明の便宜上、Tsyncとして図示する。一方、前記テ
レビ信号から分離された画像の輝度信号成分を便宜上D
ATA信号と図示する。このDATA信号はシフトレジ
スタ204に入力される。
The synchronizing signal separating circuit 206 is a circuit for separating a synchronizing signal component and a luminance signal component from an NTSC system television signal input from the outside. ) With the circuit,
It can be easily configured. Sync signal separation circuit 206
The sync signal separated by is composed of a vertical sync signal and a horizontal sync signal, as is well known. Here, it is illustrated as Tsync for convenience of explanation. On the other hand, the luminance signal component of the image separated from the television signal is referred to as D for convenience.
This is illustrated as an ATA signal. This DATA signal is input to the shift register 204.

【0093】シフトレジスタ204は、時系列的にシリ
アル入力される前記DATA信号を、画像の1ライン毎
にシリアル/パラレル変換するためのもので、前記制御
回路203より送られる制御信号Tsftに基づいて動
作する。この制御信号Tsftは、シフトレジスタ20
4のシフトクロックであると言い換えても良い。また、
シリアル/パラレル変換された画像1ライン分(表面伝
導型電子放出素子のn素子分の駆動データに相当する)
のデータは、Id1ないしIdnのn個の並列信号とし
て前記シフトレジスタ204より出力される。
The shift register 204 is for serially / parallel converting the DATA signal input serially in time series for each line of an image, and is based on a control signal Tsft sent from the control circuit 203. Operate. This control signal Tsft is supplied to the shift register 20
4 may be rephrased as the shift clock. Also,
One line of serial / parallel converted image (equivalent to drive data for n elements of surface conduction electron-emitting device)
Are output from the shift register 204 as n parallel signals Id1 to Idn.

【0094】ラインメモリ205は、画像1ライン分の
データを必要時間だけ記憶する為の記憶装置であり、制
御回路203より送られる制御信号Tmryに従って適
宜Id1ないしIdnの内容を記憶する。記憶された内
容は、I’d1ないしI’dnとして出力され、変調信
号発生器207に入力される。
The line memory 205 is a storage device for storing data of one line of an image for a required time, and stores the contents of Id1 to Idn as appropriate according to a control signal Tmry sent from the control circuit 203. The stored contents are output as I'd1 to I'dn and input to the modulation signal generator 207.

【0095】変調信号発生器207は、前記画像データ
I’d1ないしI’dnの各々に応じて、表面伝導型電
子放出素子の各々を適切に駆動変調する為の信号線で、
その出力信号は、外部端子Dy1ないしDynを通じて
表示パネル201内の表面伝導型電子放出素子に印加さ
れる。
The modulation signal generator 207 is a signal line for appropriately driving and modulating each of the surface conduction electron-emitting devices in accordance with each of the image data I'd1 to I'dn.
The output signal is applied to the surface conduction electron-emitting devices in the display panel 201 through the external terminals Dy1 to Dyn.

【0096】前述したように、表面伝導型電子放出素子
は電子放出に明確なしきい値電圧を有しており、しきい
値電圧を超える電圧が印加された場合にのみ電子放出が
生じる。また、しきい値電圧を超える電圧に対しては、
表面伝導型電子放出素子への印加電圧の変化に応じて放
出電流も変化して行く。表面伝導型電子放出素子の材料
や構成、製造方法を変える事により、しきい値電圧の値
や、印加電圧に対する放出電流の変化の度合いが変わる
場合もあるが、いずれにしても以下のような事が言え
る。
As described above, the surface conduction electron-emitting device has a distinct threshold voltage for electron emission, and electron emission occurs only when a voltage exceeding the threshold voltage is applied. For voltages exceeding the threshold voltage,
The emission current also changes according to the change in the voltage applied to the surface conduction electron-emitting device. By changing the material, configuration, and manufacturing method of the surface conduction electron-emitting device, the value of the threshold voltage and the degree of change of the emission current with respect to the applied voltage may be changed. I can say the thing.

【0097】即ち、表面伝導型電子放出素子にパルス状
の電圧を印加する場合、例えばしきい値電圧以下の電圧
を印加しても電子放出は生じないが、しきい値電圧を超
える電圧を印加する場合には電子放出を生じる。その
際、第1には電圧パルスの波高値を変化させることによ
り、出力される電子ビームの強度を制御することが可能
である。第2には、電圧パルスの幅を変化させることに
より、出力される電子ビームの電荷の総量を制御するこ
とが可能である。
That is, when a pulse-like voltage is applied to the surface conduction electron-emitting device, electron emission does not occur even if a voltage lower than the threshold voltage is applied, but a voltage exceeding the threshold voltage is applied. In this case, electron emission occurs. At that time, first, it is possible to control the intensity of the output electron beam by changing the peak value of the voltage pulse. Second, by changing the width of the voltage pulse, it is possible to control the total amount of charges of the output electron beam.

【0098】従って、入力信号に応じて表面伝導型電子
放出素子を変調する方式としては、電圧変調方式とパル
ス幅変調方式とが挙げられる。電圧変調方式を行う場
合、変調信号発生器207としては、一定の長さの電圧
パルスを発生するが、入力されるデータに応じて適宜パ
ルスの波高値を変調できる電圧変調方式の回路を用い
る。また、パルス幅変調方式を行う場合、変調信号発生
器207としては、一定の波高値の電圧パルスを発生す
るが、入力されるデータに応じて適宜パルス幅を変調で
きるパルス幅変調方式の回路を用いる。
Accordingly, as a method of modulating the surface conduction electron-emitting device according to an input signal, there are a voltage modulation method and a pulse width modulation method. In the case of performing the voltage modulation method, the modulation signal generator 207 generates a voltage pulse having a fixed length, and uses a voltage modulation circuit capable of appropriately modulating the pulse peak value according to input data. In the case of performing the pulse width modulation method, the modulation signal generator 207 generates a voltage pulse having a constant peak value, but a pulse width modulation method circuit capable of appropriately modulating the pulse width according to input data. Used.

【0099】シフトレジスタ204やラインメモリ20
5は、デジタル信号式のものでもアナログ信号式のもの
でもよく、画像信号のシリアル/パラレル変換や記憶が
所定の速度で行えるものであればよい。
The shift register 204 and the line memory 20
Reference numeral 5 may be a digital signal type or an analog signal type, as long as it can perform serial / parallel conversion and storage of an image signal at a predetermined speed.

【0100】デジタル信号式を用いる場合には、同期信
号分離回路206の出力信号DATAをデジタル信号化
する必要がある。これは同期信号分離回路206の出力
部にA/D変換器を設けることで行える。
When the digital signal type is used, it is necessary to convert the output signal DATA of the synchronization signal separation circuit 206 into a digital signal. This can be achieved by providing an A / D converter at the output of the synchronization signal separation circuit 206.

【0101】また、これと関連して、ラインメモリ20
5の出力信号がデジタル信号かアナログ信号かにより、
変調信号発生器207に設けられる回路が若干異なるも
のとなる。
In connection with this, the line memory 20
Depending on whether the output signal of 5 is a digital signal or an analog signal,
The circuit provided in modulation signal generator 207 is slightly different.

【0102】即ち、デジタル信号で電圧変調方式の場
合、変調信号発生器207には、例えば良く知られてい
るD/A変換回路を用い、必要に応じて増幅回路等を付
け加えればよい。また、デジタル信号でパルス幅変調方
式の場合、変調信号発生器207は、例えば高速の発振
器及び発振器の出力する波数を計数する計数器(カウン
タ)及び計数器の出力値と前記メモリの出力値を比較す
る比較器(コンパレータ)を組み合わせた回路を用いる
ことで容易に構成することができる。更に、必要に応じ
て、比較器の出力するパルス幅変調された変調信号を表
面伝導型電子放出素子の駆動電圧にまで電圧増幅するた
めの増幅器を付け加えてもよい。
That is, in the case of a voltage modulation method using a digital signal, a well-known D / A conversion circuit may be used as the modulation signal generator 207, and an amplification circuit or the like may be added as necessary. Further, in the case of a pulse width modulation method using a digital signal, the modulation signal generator 207 includes, for example, a high-speed oscillator, a counter (counter) for counting the number of waves output from the oscillator, an output value of the counter, and an output value of the memory. It can be easily configured by using a circuit in which comparators for comparison are combined. Further, if necessary, an amplifier may be added for amplifying the voltage of the pulse-width-modulated signal output from the comparator to the drive voltage of the surface-conduction electron-emitting device.

【0103】一方、アナログ信号で電圧変調方式の場
合、変調信号発生器207には、例えばよく知られてい
るオペアンプ等を用いた増幅回路を用いればよく、必要
に応じてレベルシフト回路等を付け加えてもよい。ま
た、アナログ信号でパルス幅変調方式の場合、例えばよ
く知られている電圧制御型発振回路(VCO)を用いれ
ばよく、必要に応じて表面伝導型電子放出素子の駆動電
圧にまで電圧増幅するための増幅器を付け加えてもよ
い。
On the other hand, in the case of a voltage modulation system using an analog signal, an amplification circuit using a well-known operational amplifier or the like may be used as the modulation signal generator 207, and a level shift circuit or the like may be added as necessary. You may. In the case of a pulse width modulation method using an analog signal, for example, a well-known voltage-controlled oscillation circuit (VCO) may be used, and a voltage is amplified to a drive voltage of a surface conduction electron-emitting device as necessary. May be added.

【0104】以上のような表示パネル201及び駆動回
路を有する本発明の画像形成装置は、外部端子Dx1〜
Dxm及びDy1〜Dynから電圧を印加することによ
り、任意の電子放出素子104から電子を放出させるこ
とができ、高圧端子Hvを通じてメタルバック115あ
るいは透明電極(不図示)に高電圧を印加して電子ビー
ムを加速し、加速した電子ビームを蛍光膜114に衝突
させることで生じる励起・発光によって、NTSC方式
のテレビ信号に応じてテレビジョン表示を行うことがで
きるものである。
The image forming apparatus of the present invention having the display panel 201 and the driving circuit as described above has the external terminals Dx1 to Dx1.
By applying a voltage from Dxm and Dy1 to Dyn, electrons can be emitted from an arbitrary electron-emitting device 104, and a high voltage is applied to the metal back 115 or a transparent electrode (not shown) through the high voltage terminal Hv. A television display can be performed according to an NTSC television signal by exciting and emitting light generated by accelerating the beam and colliding the accelerated electron beam with the fluorescent film 114.

【0105】尚、以上説明した構成は、表示等に用いら
れる本発明の画像形成装置を得る上で必要な概略構成で
あり、例えば各部材の材料等、詳細な部分は上述の内容
に限られるものではなく、画像形成装置の用途に適する
よう、適宜選択されるものである。また、入力信号例と
してNTSC方式を挙げたが、本発明の画像形成装置は
これに限られるものではなく、PAL,SECAM方式
等の他の方式でもよく、更にはこれらよりも多数の走査
線からなるTV信号、例えばMUSE方式をはじめとす
る高品位TV方式でもよい。
The configuration described above is a schematic configuration necessary for obtaining the image forming apparatus of the present invention used for display and the like. For example, detailed parts such as materials of each member are limited to those described above. Instead, it is appropriately selected so as to be suitable for the use of the image forming apparatus. Although the NTSC system has been described as an example of the input signal, the image forming apparatus of the present invention is not limited to this, and may employ another system such as a PAL or SECAM system. For example, a high-definition TV system such as a MUSE system may be used.

【0106】次に、梯型配置の電子源及びこれを用いた
本発明の画像形成装置の一例について、図13及び図1
4を用いて説明する。
Next, an example of a trapezoidal arrangement of electron sources and an image forming apparatus of the present invention using the same will be described with reference to FIGS.
4 will be described.

【0107】図13において、1は基板、104は表面
伝導型電子放出素子、304は表面伝導型電子放出素子
104を接続する共通配線で10本設けられており、各
々外部端子D1〜D10を有している。
In FIG. 13, reference numeral 1 denotes a substrate; 104, a surface conduction electron-emitting device; and 304, common wirings for connecting the surface conduction electron-emitting devices 104, each having ten external terminals D1 to D10. are doing.

【0108】表面伝導型電子放出素子104は、基板1
上に並列に複数個配置される。これを素子行と呼ぶ。そ
してこの素子行が複数行配置されて電子源を構成してい
る。
The surface conduction electron-emitting device 104 is
A plurality is arranged in parallel on the top. This is called an element row. These element rows are arranged in a plurality of rows to constitute an electron source.

【0109】各素子行の共通配線304(例えば外部端
子D1とD2の共通配線304)間に適宜の駆動電圧を
印加することで、各素子行を独立に駆動することが可能
である。即ち、電子ビームを放出させたい素子行にはし
きい値電圧を超える電圧を印加し、電子ビームを放出さ
せたくない素子行にはしきい値電圧以下の電圧を印加す
るようにすればよい。このような駆動電圧の印加は、各
素子行間に位置する共通配線D2〜D9について、各々
相隣接する共通配線304、即ち相隣接する外部端子D
2とD3,D4とD5,D6とD7,D8とD9の共通
配線304を一体の同一配線としても行うことができ
る。
By applying an appropriate drive voltage between the common wiring 304 of each element row (for example, the common wiring 304 of the external terminals D1 and D2), each element row can be driven independently. That is, a voltage exceeding the threshold voltage may be applied to an element row where electron beams are to be emitted, and a voltage lower than the threshold voltage may be applied to an element row where electron beams are not desired to be emitted. Such a drive voltage is applied to the common lines D2 to D9 located between the element rows, and the common lines 304 adjacent to each other, that is, the external terminals D adjacent to each other.
2 and D3, D4 and D5, D6 and D7, and D8 and D9 can be formed as a single common wiring.

【0110】図14は、上記梯型配置の電子源を備えた
表示パネル301の構造を示す図である。
FIG. 14 is a diagram showing the structure of a display panel 301 provided with the above-described trapezoidal arrangement of electron sources.

【0111】図14において、302はグリッド電極、
303は電子が通過するための開口、D1〜Dmは各表
面伝導型電子放出素子に電圧を印加するための外部端
子、G1〜Gnはグリッド電極302に接続された端子
である。また、各素子行間の共通配線304は一体の同
一配線として基板1上に形成されている。
In FIG. 14, reference numeral 302 denotes a grid electrode,
Reference numeral 303 denotes an opening through which electrons pass, D1 to Dm denote external terminals for applying a voltage to each surface conduction electron-emitting device, and G1 to Gn denote terminals connected to the grid electrode 302. Further, the common wiring 304 between each element row is formed on the substrate 1 as an integral same wiring.

【0112】尚、図14において図10と同じ符号は同
じ部材を示すものであり、図10に示される単純マトリ
クス配置の電子源を用いた表示パネル201との大きな
違いは、基板1とフェースプレート116の間にグリッ
ド電極302を備えている点である。
In FIG. 14, the same reference numerals as those in FIG. 10 denote the same members, and the major difference between the display panel 201 using the electron sources in the simple matrix arrangement shown in FIG. The point is that a grid electrode 302 is provided between the electrodes 116.

【0113】基板1とフェースプレート116の間に
は、上記のようにグリッド電極302が設けられてい
る。このグリッド電極302は、表面伝導型電子放出素
子104から放出された電子ビームを変調することがで
きるもので、梯型配置の素子行と直交して設けられたス
トライプ状の電極に、電子ビームを通過させるために、
各表面伝導型電子放出素子104に対応して1個づつ円
形の開口303を設けたものとなっている。
The grid electrode 302 is provided between the substrate 1 and the face plate 116 as described above. The grid electrode 302 is capable of modulating an electron beam emitted from the surface conduction electron-emitting device 104. The grid electrode 302 applies the electron beam to a stripe-shaped electrode provided orthogonally to the ladder-shaped element rows. In order to pass
A circular opening 303 is provided one by one corresponding to each surface conduction electron-emitting device 104.

【0114】グリッド電極302の形状や配置位置は、
必ずしも図14に示すようなものでなくともよく、開口
303をメッシュ状に多数設けることもあり、またグリ
ッド電極302を、例えば表面伝導型電子放出素子10
4の周囲や近傍に設けてもよい。
The shape and arrangement position of the grid electrode 302
It is not always necessary that the openings 303 are formed as shown in FIG. 14, and a large number of openings 303 may be provided in a mesh shape.
4 may be provided around or in the vicinity.

【0115】外部端子D1〜Dm及びG1〜Gnは不図
示の駆動回路に接続されている。そして、素子行を1列
づつ順次駆動(走査)していくのと同期して、グリッド
電極302の列に画像1ライン分の変調信号を印加する
ことにより、各電子ビームの蛍光膜114への照射を制
御し、画像を1ラインづつ表示することができる。
The external terminals D1 to Dm and G1 to Gn are connected to a drive circuit (not shown). A modulation signal for one line of an image is applied to the column of the grid electrode 302 in synchronization with the sequential driving (scanning) of the element rows one by one, so that each electron beam is applied to the fluorescent film 114. The irradiation can be controlled and the image can be displayed line by line.

【0116】以上のように、本発明の画像形成装置は、
単純マトリクス配置及び梯型配置のいずれの本発明の電
子源を用いても得ることができ、上述したテレビジョン
放送の表示装置のみならず、テレビ会議システム、コン
ピューター等の表示装置として好適な画像形成装置が得
られる。更には、感光ドラム等とで構成した光プリンタ
ーの露光装置としても用いることができるものである。
As described above, the image forming apparatus of the present invention
It can be obtained by using any of the electron sources of the present invention in a simple matrix arrangement or a trapezoidal arrangement, and is suitable not only for the above-described television broadcast display device, but also as a video conference system and a display device such as a computer. A device is obtained. Further, it can be used as an exposure device of an optical printer including a photosensitive drum and the like.

【0117】[0117]

【実施例】以下に実施例を挙げ、本発明を更に説明す
る。
The present invention will be further described with reference to the following examples.

【0118】[実施例1]本実施例の表面伝導型電子放
出素子として、図1、及び図2に示した表面伝導型電子
放出素子を作製した。
Example 1 The surface conduction electron-emitting device shown in FIGS. 1 and 2 was produced as the surface conduction electron-emitting device of this example.

【0119】図4を用いて、本実施例の製造方法を述べ
る。尚、以下の工程a〜dは図4の(a)〜(d)に対
応する。
The manufacturing method of this embodiment will be described with reference to FIG. The following steps a to d correspond to (a) to (d) in FIG.

【0120】工程a:基板1として青板基板を用い、こ
れを有機溶剤により充分に洗浄後、Ptからなる素子電
極4,5を形成した。この時、素子電極間隔Lが10μ
m、幅が300μmの素子電極4,5とした。
Step a: A blue plate substrate was used as the substrate 1, and this was sufficiently washed with an organic solvent, and then device electrodes 4 and 5 made of Pt were formed. At this time, the element electrode interval L is 10 μm.
m and device electrodes 4 and 5 having a width of 300 μm.

【0121】工程b:素子電極4、5を設けた基板1
に、有機金属化合物を有する溶液の液滴をインクジェッ
ト法により、導電性薄膜領域に塗付して、有機金属薄膜
を形成した後、クリーンオーブンで300℃,10分間
の大気焼成を行い酸化パラジウム(PdO)微粒子(平
均粒径:60Å)からなる微粒子膜(第一の導電性薄膜
3)を形成した。この微粒子膜の膜厚は0.02μm、
シート抵抗は2×104Ω/□となった。
Step b: Substrate 1 provided with device electrodes 4 and 5
Then, droplets of a solution having an organometallic compound are applied to the conductive thin film region by an ink-jet method to form an organometallic thin film, which is then baked in a clean oven at 300 ° C. for 10 minutes in the air to perform palladium oxide ( A fine particle film (first conductive thin film 3) composed of PdO) fine particles (average particle diameter: 60 °) was formed. The thickness of the fine particle film is 0.02 μm,
The sheet resistance was 2 × 10 4 Ω / □.

【0122】工程c:第一の導電性薄膜3にレーザー光
6(レーザートリミング装置本体は不図示)を照射し所
望のパターンに第一の導電性薄膜3をカットし分割す
る。
Step c: The first conductive thin film 3 is irradiated with a laser beam 6 (the laser trimming device main body is not shown) to cut and divide the first conductive thin film 3 into a desired pattern.

【0123】工程d:素子電極4,5及び第一の導電性
薄膜3等を形成した上記基板1を図7の測定評価系の真
空装置75内に設置し、排気ポンプ76にて排気して、
真空装置75内を約10-4Paの真空度とした。この
後、素子電圧Vfを印加するための電源71により素子
電極4,5間に電圧を印加し、フォーミング処理するこ
とにより、電子放出部8を形成した。フォーミング処理
には、図5(a)に示した電圧波形を用いた。
Step d: The substrate 1 on which the device electrodes 4 and 5 and the first conductive thin film 3 are formed is set in the vacuum apparatus 75 of the measurement and evaluation system shown in FIG. ,
The inside of the vacuum device 75 was set to a degree of vacuum of about 10 −4 Pa. Thereafter, a voltage was applied between the device electrodes 4 and 5 by the power supply 71 for applying the device voltage Vf, and the electron emitting portion 8 was formed by performing a forming process. The voltage waveform shown in FIG. 5A was used for the forming process.

【0124】本実施例では、図5(a)中のT1を1m
sec、T2を10msecとし、三角波の波高値(フ
ォーミング時のピーク電圧)は、10Vとし、約60s
ecの間フォーミング処理をおこなった。
In this embodiment, T1 in FIG.
sec, T2 is 10 msec, the peak value of the triangular wave (peak voltage at the time of forming) is 10 V, and about 60 s.
The forming process was performed during ec.

【0125】続いて、真空雰囲気中にベンゾニトリルを
導入し、真空度を1×10-4Pa程度に維持して、15
Vの波高電圧で活性化処理を行った。このとき約30m
inで素子電流Ifが飽和したところで活性化処理を終
了した。
Subsequently, benzonitrile was introduced into a vacuum atmosphere and the degree of vacuum was maintained at about 1 × 10 −4 Pa,
The activation process was performed at a peak voltage of V. At this time, about 30m
When the device current If was saturated at “in”, the activation process was terminated.

【0126】以上のようにして作製した本実施例の複数
の素子の電子放出特性の測定を、上述の測定評価系を用
いて行った。尚、測定条件は、アノード電極74と素子
との距離Hを5mm、アノード電極74の電位を1k
V、素子電圧Vfを14V、電子放出特性測定時の真空
装置75内の真空度を1×10-4Paとした。
The measurement of the electron emission characteristics of the plurality of devices of this example manufactured as described above was performed using the above-described measurement evaluation system. The measurement conditions were as follows: the distance H between the anode electrode 74 and the device was 5 mm, and the potential of the anode electrode 74 was 1 k.
V, the device voltage Vf was 14 V, and the degree of vacuum in the vacuum device 75 at the time of measuring the electron emission characteristics was 1 × 10 −4 Pa.

【0127】その結果、本実施例の素子は、素子電圧1
4Vを数V超える瞬間的な過電圧を素子に与えても、素
子の放電破壊を生じることが無かった。
As a result, the device of this embodiment has a device voltage of 1
Even when an instantaneous overvoltage exceeding 4 V by several volts was applied to the device, no discharge breakdown of the device occurred.

【0128】[実施例2]本実施例では、図1,図2に
示したような表面伝導型電子放出素子を多数、単純マト
リクス配置した図9に示したような電子源を用いて、図
10に示したような画像形成装置を作製した例を説明す
る。
[Embodiment 2] In this embodiment, a number of surface conduction electron-emitting devices as shown in FIGS. 1 and 2 are arranged in a simple matrix and an electron source as shown in FIG. 9 is used. An example in which an image forming apparatus as shown in FIG. 10 is manufactured will be described.

【0129】電子源の作製は、実施例1で説明した素子
電極4,5、分割された第一の導電性薄薄膜3の各パタ
ーンを拡張して、同時に多数の表面伝導型電子放出素子
を形成するとともに、素子電極4及び素子電極5にそれ
ぞれ接続するX方向配線(下配線とも呼ぶ)102及び
Y方向配線(上配線とも呼ぶ)103を、絶縁層を介し
て形成して行った。
In the production of the electron source, each pattern of the device electrodes 4 and 5 and the divided first conductive thin film 3 described in the first embodiment is expanded to simultaneously manufacture a large number of surface conduction electron-emitting devices. At the same time, the X-directional wiring (also referred to as lower wiring) 102 and the Y-directional wiring (also referred to as upper wiring) 103 connected to the element electrode 4 and the element electrode 5, respectively, were formed via an insulating layer.

【0130】以上のようにして作製した未フォーミング
の電子源基板を用いて画像形成装置を構成した例を、図
10及び図11を用いて説明する。
An example in which an image forming apparatus is formed using an unformed electron source substrate manufactured as described above will be described with reference to FIGS.

【0131】まず、未フォーミングの電子源の基板1を
リアプレート111に固定した後、基板1の5mm上方
に、フェースプレート116(ガラス基板113の内面
に画像形成部材であるところの蛍光膜114とメタルバ
ック115が形成されて構成される。)を支持枠112
を介し配置し、フェースプレート116、支持枠11
2、リアプレート111の接合部にフリットガラスを塗
布し、大気中で400℃乃至500℃で10分以上焼成
することで封着した(図10参照)。また、リアプレー
ト111への基板1の固定もフリットガラスで行った。
First, after fixing the substrate 1 of the unformed electron source to the rear plate 111, the face plate 116 (the fluorescent film 114 serving as an image forming member on the inner surface of the glass substrate 113) is placed 5 mm above the substrate 1. The support frame 112 is formed by forming a metal back 115.
, The face plate 116, the support frame 11
2. Frit glass was applied to the joint portion of the rear plate 111, and was baked at 400 ° C. to 500 ° C. in the air for 10 minutes or more to seal (see FIG. 10). The fixing of the substrate 1 to the rear plate 111 was also performed using frit glass.

【0132】画像形成部材であるところの蛍光膜114
は、モノクロームの場合は蛍光体のみから成るが、本実
施例では蛍光体はストライプ形状(図11(a)参照)
を採用し、先に黒色導電材121でブラックストライプ
を形成し、その間隙部にスラリー法により各色蛍光体1
22を塗布して蛍光膜114を作製した。黒色導電材1
21としては、通常よく用いられている黒鉛を主成分と
する材料を用いた。
The fluorescent film 114 serving as an image forming member
Is composed of only a phosphor in the case of monochrome, but in this embodiment, the phosphor is in a stripe shape (see FIG. 11A).
And a black stripe is first formed with the black conductive material 121, and the phosphors 1 of each color are formed in the gaps by a slurry method.
22 was applied to form a fluorescent film 114. Black conductive material 1
For 21, a material mainly containing graphite, which is commonly used, was used.

【0133】また、蛍光膜114の内面側にはメタルバ
ック115を設けた。メタルバック115は、蛍光膜1
14の作製後、蛍光膜114の内面側表面の平滑化処理
(通常、フィルミングと呼ばれる)を行い、その後、A
lを真空蒸着することで作製した。
Further, a metal back 115 was provided on the inner surface side of the fluorescent film 114. The metal back 115 is the fluorescent film 1
After the fabrication of 14, the inner surface of the fluorescent film 114 is subjected to a smoothing process (usually called filming), and
1 was produced by vacuum evaporation.

【0134】フェースプレート116には、更に蛍光膜
114の導電性を高めるため、蛍光膜114の外面側に
透明電極が設けられる場合もあるが、本実施例では、メ
タルバック115のみで十分な導電性が得られたので省
略した。
In the face plate 116, a transparent electrode may be provided on the outer surface side of the fluorescent film 114 in order to further increase the conductivity of the fluorescent film 114. It is omitted because it has the property.

【0135】前述の封着を行う際、カラーの場合は各色
蛍光体122と電子放出素子104とを対応させなくて
はいけないため、十分な位置合わせを行った。
When the above-mentioned sealing is performed, in the case of color, the phosphors 122 of each color and the electron-emitting devices 104 must correspond to each other.

【0136】以上のようにして完成した外囲器118内
の雰囲気を排気管(不図示)を通じ真空ポンプにて排気
し、十分な真空度に達した後、外部端子Dx1〜Dxm
及びDy1〜Dynを通じ、各表面伝導型電子放出素子
104の素子電極4,5間に電圧を印加し、実施例1と
同様にしてフォーミング処理を行い、電子放出部8を作
製した。
The atmosphere in the envelope 118 completed as described above is exhausted by a vacuum pump through an exhaust pipe (not shown), and after reaching a sufficient degree of vacuum, the external terminals Dx1 to Dxm
A voltage was applied between the device electrodes 4 and 5 of each of the surface conduction electron-emitting devices 104 through Dy1 to Dyn, and a forming process was performed in the same manner as in Example 1 to produce the electron-emitting portion 8.

【0137】続いて、真空雰囲気中にベンゾニトリルを
導入し、真空度を1×10-4Pa程度に維持して、15
Vの波高電圧で活性化処理を行った。このとき約30m
inで素子電流Ifが飽和したところで活性化処理を終
了した。
Subsequently, benzonitrile was introduced into a vacuum atmosphere, and the degree of vacuum was maintained at about 1 × 10 −4 Pa, and 15
The activation process was performed at a peak voltage of V. At this time, about 30m
When the device current If was saturated at “in”, the activation process was terminated.

【0138】この後、不図示の排気管を通じ、外囲器1
18内を1.3×10-4.5Pa(10-6.5Torr)程
度の真空度とし、該排気管をガスバーナで熱することで
溶着し、外囲器118の封止を行った。最後に、封止後
の真空度を維持するために、高周波加熱法でゲッター処
理を行った。ゲッターはBaを主成分とした。
After that, the envelope 1 is passed through an exhaust pipe (not shown).
The 18 and 1.3 × 10 -4.5 Pa (10 -6.5 Torr) vacuum degree of about, welded by heat exhaust pipe with a gas burner, was sealed in the envelope 118. Finally, gettering was performed by a high-frequency heating method to maintain the degree of vacuum after sealing. The getter contained Ba as a main component.

【0139】以上のようにして単純マトリクス配置の電
子源を用いて構成した表示パネル201(図10参照)
において、外部端子Dx1ないしDxm,Dy1ないし
Dynを通じ、走査信号及び変調信号を不図示の信号発
生手段により、各表面伝導型電子放出素子104にそれ
ぞれ印加することにより電子放出させると共に、高圧端
子Hvを通じてメタルバック115に数kV以上の高圧
を印加して、電子ビームを加速し、蛍光膜114に衝突
させ、励起・発光させることで画像表示を行った。
The display panel 201 constructed using the electron sources arranged in a simple matrix as described above (see FIG. 10).
In the above, the scanning signal and the modulation signal are applied to the respective surface conduction electron-emitting devices 104 by signal generating means (not shown) through the external terminals Dx1 to Dxm and Dy1 to Dyn, thereby emitting electrons, and the high voltage terminal Hv. A high voltage of several kV or more was applied to the metal back 115 to accelerate the electron beam, collide with the fluorescent film 114, and excite and emit light to display an image.

【0140】その結果、本実施例で作製した電子源は、
駆動回路の外部からサージノイズなどを与えて、素子に
駆動電圧以上の過電圧を印加しても放電破壊することな
く、欠陥画素が生じず、高品位な画像表示を維持するこ
とが出来た。
As a result, the electron source manufactured in this embodiment is
Even when an overvoltage equal to or higher than the drive voltage is applied to the element by applying a surge noise or the like from outside the drive circuit, discharge breakdown does not occur, no defective pixels are generated, and high-quality image display can be maintained.

【0141】本画像形成装置においては、とりわけ本発
明によるディスプレイパネル201の薄型化が容易なた
め、表示装置の奥行きを小さくすることができる。それ
に加えて、大画面化が容易で輝度が高く視野角特性にも
優れるため、臨場感あふれ迫力に富んだ画像を視認性良
く表示することが可能であり、且つ画素欠陥となる素子
の放電破壊が生じにくく、高信頼の画像形成装置を実現
することができる。
In the present image forming apparatus, in particular, since the display panel 201 according to the present invention can be easily made thin, the depth of the display device can be reduced. In addition, since it is easy to enlarge the screen, the brightness is high, and the viewing angle characteristics are excellent, it is possible to display a realistic and powerful image with good visibility, and discharge breakdown of elements that cause pixel defects And a highly reliable image forming apparatus can be realized.

【0142】[0142]

【発明の効果】以上説明したように、本発明によれば以
下の効果を奏する。
As described above, according to the present invention, the following effects can be obtained.

【0143】1)過電圧により電子放出素子の電子放出
部に生じる放電破壊を防止することができ、電子放出特
性の信頼性を向上できる。
1) It is possible to prevent discharge breakdown occurring in the electron-emitting portion of the electron-emitting device due to an overvoltage, and to improve the reliability of the electron-emitting characteristics.

【0144】2)さらに大きな過電圧により電子放出素
子の電子放出部に放電が発生しても、分割された一部の
導電性薄膜のみが放電破壊され、他の導電性薄膜からの
駆動電圧供給が行われるため、電子放出特性の耐久性を
向上できる。
2) Even if a discharge occurs in the electron-emitting portion of the electron-emitting device due to a larger overvoltage, only a part of the divided conductive thin film is discharged and the driving voltage is supplied from another conductive thin film. As a result, the durability of the electron emission characteristics can be improved.

【0145】3)多数の電子放出素子を配列形成した電
子源及び該電子源を用いた画像形成装置において、過電
圧が印加された場合でも表示画像中の画素欠陥の発生を
防止することができる。
3) In an electron source in which a large number of electron-emitting devices are arrayed and an image forming apparatus using the electron source, it is possible to prevent the occurrence of pixel defects in a display image even when an overvoltage is applied.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る基本的な電子放出素子の構成部分
を示す模式図である。
FIG. 1 is a schematic view showing components of a basic electron-emitting device according to the present invention.

【図2】図1のA−A’断面図である。FIG. 2 is a sectional view taken along line A-A 'of FIG.

【図3】本発明に係る基本的な電子放出素子の構成部分
を示す他の模式図である。
FIG. 3 is another schematic diagram showing a component of a basic electron-emitting device according to the present invention.

【図4】本発明に係る基本的な電子放出素子の構成部分
の製造方法の一例を示す図である。
FIG. 4 is a diagram illustrating an example of a method for manufacturing a basic component of an electron-emitting device according to the present invention.

【図5】本発明に係るフォーミング及び活性化に用いら
れる電圧波形の一例を示す図である。
FIG. 5 is a diagram showing an example of a voltage waveform used for forming and activating according to the present invention.

【図6】本発明に係る第二の導電薄膜が形成される様子
を示す模式図である。
FIG. 6 is a schematic view showing a state in which a second conductive thin film according to the present invention is formed.

【図7】本発明に係る電子放出素子の電子放出特性を測
定する評価系を示す図である。
FIG. 7 is a diagram showing an evaluation system for measuring the electron emission characteristics of the electron-emitting device according to the present invention.

【図8】本発明に係る放出電流Ie及び素子電流Ifの
電圧Vf特性を示す図である。
FIG. 8 is a diagram showing voltage Vf characteristics of an emission current Ie and an element current If according to the present invention.

【図9】本発明に係る単純マトリクス配置の電子源の構
成について示す図である。
FIG. 9 is a diagram showing a configuration of an electron source having a simple matrix arrangement according to the present invention.

【図10】本発明に係る画像形成装置の基本構成図であ
る。
FIG. 10 is a basic configuration diagram of an image forming apparatus according to the present invention.

【図11】本発明に係る画像形成装置の蛍光膜の一例を
示す図である。
FIG. 11 is a diagram illustrating an example of a fluorescent film of the image forming apparatus according to the present invention.

【図12】本発明に係る画像形成装置の駆動回路の一例
を示すブロック図である。
FIG. 12 is a block diagram illustrating an example of a drive circuit of the image forming apparatus according to the present invention.

【図13】本発明に係る梯型配置の電子源の構成につい
て示す図である。
FIG. 13 is a view showing a configuration of a trapezoidal-shaped electron source according to the present invention.

【図14】本発明に係る梯型配置の電子源を用いた画像
形成装置の基本構成図である。
FIG. 14 is a basic configuration diagram of an image forming apparatus using a trapezoidal-shaped electron source according to the present invention.

【図15】従来の電子放出素子の構成部分を示す模式図
である。
FIG. 15 is a schematic view showing a configuration part of a conventional electron-emitting device.

【図16】従来の電子放出素子に生じた放電破壊を示す
模式図である。
FIG. 16 is a schematic view showing discharge breakdown occurring in a conventional electron-emitting device.

【符号の説明】[Explanation of symbols]

1 基板 2 電子放出部を構成する第二の導電性膜 3 第一の導電性薄膜 4,5 素子電極 6 レーザー光 7 間隙 8 電子放出部 DESCRIPTION OF SYMBOLS 1 Substrate 2 The 2nd electroconductive film which comprises an electron emission part 3 1st electroconductive thin film 4, 5 Device electrode 6 Laser light 7 Gap 8 Electron emission part

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 基体上に形成された対向する一対の素子
電極と、該素子電極間に形成された電子放出部を有する
第一の導電性薄膜からなる電子放出素子において、該素
子電極間における該第一の導電性薄膜が少なくとも複数
に分割され、該複数の第一の導電性薄膜間が、電子放出
部を構成する第二の導電性膜で連結されてなることを特
徴とする電子放出素子。
An electron-emitting device comprising a pair of opposing device electrodes formed on a base and a first conductive thin film having an electron-emitting portion formed between the device electrodes. The first conductive thin film is divided into at least a plurality of first conductive thin films, and the plurality of first conductive thin films are connected by a second conductive film constituting an electron emission portion. element.
【請求項2】 基体上に形成された対向する一対の素子
電極と、該素子電極間に形成された電子放出部を有する
第一の導電性薄膜からなる電子放出素子において、該第
一の導電性薄膜が少なくとも電子放出部が形成される位
置で分断されており、電子放出部を構成する第二の導電
性膜が、該第一の導電性薄膜の分断された部分を跨いで
形成されてなることを特徴とする電子放出素子。
2. An electron-emitting device comprising: a pair of opposing element electrodes formed on a base; and a first conductive thin film having an electron-emitting portion formed between the element electrodes. The conductive thin film is divided at least at the position where the electron-emitting portion is formed, and the second conductive film constituting the electron-emitting portion is formed across the divided portion of the first conductive thin film. An electron-emitting device, comprising:
【請求項3】 前記第二の導電性膜は、炭素及び炭素化
合物からなることを特徴とする請求項1または2に記載
の電子放出素子。
3. The electron-emitting device according to claim 1, wherein the second conductive film is made of carbon and a carbon compound.
【請求項4】 前記電子放出素子は、表面伝導型電子放
出素子であることを特徴とする請求項1〜3のいずれか
に記載の電子放出素子。
4. The electron-emitting device according to claim 1, wherein said electron-emitting device is a surface conduction electron-emitting device.
【請求項5】 請求項1〜4のいずれかに記載の電子放
出素子を、基板上に複数備えたことを特徴とする電子
源。
5. An electron source comprising a plurality of the electron-emitting devices according to claim 1 provided on a substrate.
【請求項6】 複数の電子放出素子を配列した素子列を
少なくとも1列以上有し、各電子放出素子を駆動するた
めの配線がマトリクス配置されていることを特徴とする
請求項5に記載の電子源。
6. The device according to claim 5, wherein the device has at least one device row in which a plurality of electron-emitting devices are arranged, and wirings for driving each of the electron-emitting devices are arranged in a matrix. Electron source.
【請求項7】 複数の電子放出素子を配列した素子列を
少なくとも1列以上有し、各電子放出素子を駆動するた
めの配線が梯状配置されていることを特徴とする請求項
5に記載の電子源。
7. The device according to claim 5, wherein the device has at least one element array in which a plurality of electron-emitting devices are arranged, and wirings for driving each electron-emitting device are arranged in a ladder shape. Electron source.
【請求項8】 請求項4〜6のいずれかに記載の電子源
と、該電子源から放出される電子線の照射により画像を
形成する画像形成部材とを有することを特徴とする画像
形成装置。
8. An image forming apparatus comprising: the electron source according to claim 4; and an image forming member that forms an image by irradiating an electron beam emitted from the electron source. .
JP2001161637A 2001-05-30 2001-05-30 Electron emitting device, electron source, and image forming apparatus using the same Expired - Fee Related JP4011863B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001161637A JP4011863B2 (en) 2001-05-30 2001-05-30 Electron emitting device, electron source, and image forming apparatus using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001161637A JP4011863B2 (en) 2001-05-30 2001-05-30 Electron emitting device, electron source, and image forming apparatus using the same

Publications (3)

Publication Number Publication Date
JP2002352699A true JP2002352699A (en) 2002-12-06
JP2002352699A5 JP2002352699A5 (en) 2007-06-07
JP4011863B2 JP4011863B2 (en) 2007-11-21

Family

ID=19004880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001161637A Expired - Fee Related JP4011863B2 (en) 2001-05-30 2001-05-30 Electron emitting device, electron source, and image forming apparatus using the same

Country Status (1)

Country Link
JP (1) JP4011863B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006127794A (en) * 2004-10-26 2006-05-18 Canon Inc Image display device
EP2120245A1 (en) 2008-05-14 2009-11-18 Canon Kabushiki Kaisha Electron emitter and image display apparatus
EP2120246A2 (en) 2008-05-14 2009-11-18 Canon Kabushiki Kaisha Electron-emitting device and image display apparatus
US7944137B2 (en) 2008-09-09 2011-05-17 Canon Kabushiki Kaisha Electron source and image display apparatus
US7973463B2 (en) 2006-04-21 2011-07-05 Canon Kabushiki Kaisha Electron-emitting device, electron source, image display apparatus and method of fabricating electron-emitting device
US8080933B2 (en) 2008-05-14 2011-12-20 Canon Kabushiki Kaisha Electron-emitting device and image display apparatus
US8125134B2 (en) 2008-06-27 2012-02-28 Canon Kabushiki Kaisha Electron-emitting device, method of manufacturing the same, electron source, and image display apparatus

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006127794A (en) * 2004-10-26 2006-05-18 Canon Inc Image display device
US7973463B2 (en) 2006-04-21 2011-07-05 Canon Kabushiki Kaisha Electron-emitting device, electron source, image display apparatus and method of fabricating electron-emitting device
EP2120245A1 (en) 2008-05-14 2009-11-18 Canon Kabushiki Kaisha Electron emitter and image display apparatus
EP2120246A2 (en) 2008-05-14 2009-11-18 Canon Kabushiki Kaisha Electron-emitting device and image display apparatus
EP2120246A3 (en) * 2008-05-14 2010-08-18 Canon Kabushiki Kaisha Electron-emitting device and image display apparatus
US8080933B2 (en) 2008-05-14 2011-12-20 Canon Kabushiki Kaisha Electron-emitting device and image display apparatus
US8125134B2 (en) 2008-06-27 2012-02-28 Canon Kabushiki Kaisha Electron-emitting device, method of manufacturing the same, electron source, and image display apparatus
US7944137B2 (en) 2008-09-09 2011-05-17 Canon Kabushiki Kaisha Electron source and image display apparatus

Also Published As

Publication number Publication date
JP4011863B2 (en) 2007-11-21

Similar Documents

Publication Publication Date Title
KR19980080945A (en) Image forming apparatus for forming an image by electron irradiation
JP3217629B2 (en) Electron source, image forming apparatus using the electron source, method of manufacturing the electron source, and method of manufacturing the image forming apparatus
JP4011863B2 (en) Electron emitting device, electron source, and image forming apparatus using the same
JPH0896700A (en) Electron source, image formation device using it and their manufacture
JP2909702B2 (en) Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof
JP3397520B2 (en) Electron source, display panel, image forming apparatus, and manufacturing method thereof
JP3222338B2 (en) Method of manufacturing electron source and image forming apparatus
JP2961499B2 (en) Electron emitting element, electron source, image forming apparatus using the same, and methods of manufacturing the same
JP3372732B2 (en) Image forming device
JP2932240B2 (en) Electron source, image forming apparatus using the same, and methods of manufacturing the same
JP2923841B2 (en) Electron emitting element, electron source, image forming apparatus using the same, and methods of manufacturing the same
JP3372715B2 (en) Image forming device
JP2961500B2 (en) Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus
JP2976175B2 (en) Electron emitting element, electron source, manufacturing method thereof, and image forming apparatus using the electron source
JP3226442B2 (en) Image forming device
JP3437337B2 (en) Method of manufacturing surface conduction electron-emitting device
JP2866312B2 (en) Electron source, image forming apparatus using the same, and methods of manufacturing the same
JP3372731B2 (en) Image forming device
JP3302255B2 (en) Electron emitting element, electron source substrate, and method of manufacturing image forming apparatus
JP2872591B2 (en) Electron emitting element, electron source, image forming apparatus using the same, and methods of manufacturing the same
JP2946178B2 (en) Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus
JPH11317183A (en) Image display device
JP3566427B2 (en) Electron emitting element, electron source substrate, electron source, display panel, image forming apparatus, and method of manufacturing them
JPH0831306A (en) Electron emitting element, electron source, image forming deice using the source, and their manufacture
JPH0955160A (en) Electron emission element, electron source substrate, image forming device, and manufacture of these components

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051027

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070412

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070906

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110914

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110914

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120914

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120914

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130914

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees