JP3217629B2 - Electron source, image forming apparatus using the electron source, method of manufacturing the electron source, and method of manufacturing the image forming apparatus - Google Patents

Electron source, image forming apparatus using the electron source, method of manufacturing the electron source, and method of manufacturing the image forming apparatus

Info

Publication number
JP3217629B2
JP3217629B2 JP32433894A JP32433894A JP3217629B2 JP 3217629 B2 JP3217629 B2 JP 3217629B2 JP 32433894 A JP32433894 A JP 32433894A JP 32433894 A JP32433894 A JP 32433894A JP 3217629 B2 JP3217629 B2 JP 3217629B2
Authority
JP
Japan
Prior art keywords
electron
wiring
electron source
wirings
emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32433894A
Other languages
Japanese (ja)
Other versions
JPH08185818A (en
Inventor
宣明 大栗
徹 菅野
修 高松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP32433894A priority Critical patent/JP3217629B2/en
Priority to US08/578,959 priority patent/US5831387A/en
Publication of JPH08185818A publication Critical patent/JPH08185818A/en
Priority to US09/174,003 priority patent/US6137218A/en
Priority to US09/573,553 priority patent/US6283813B1/en
Application granted granted Critical
Publication of JP3217629B2 publication Critical patent/JP3217629B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、多数個の電子放出素子
を備える電子源およびその応用である画像形成装置、ま
た、それらの製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron source having a large number of electron-emitting devices, an image forming apparatus to which the electron source is applied, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】従来、電子放出素子として熱電子源と冷
陰極電子源の2種類が知られている。冷陰極電子源に
は、電界放出型(以下、「FE型」と略す)、金属/絶
縁層/金属型(以下、「MIM型」と略す)や表面伝導
型電子放出素子等がある。
2. Description of the Related Art Conventionally, two types of electron emitting devices, a thermionic electron source and a cold cathode electron source, are known. The cold cathode electron source includes a field emission type (hereinafter abbreviated as “FE type”), a metal / insulating layer / metal type (hereinafter abbreviated as “MIM type”), a surface conduction electron emission element, and the like.

【0003】FE型の例としては、W.P.Dyke & W.W.Dol
an, "Field emission", Advance inElectron Physics,
8, 89(1956)あるいはC.A.Spindt, "Physical Propertie
s of thin-film field emission cathodes with molbde
ninmcones", J.Appl.phys.,47, 5248(1976) 等が知られ
ている。MIM型の例としては、C.A.Mead, "The tunne
l-emission amplifier, J.Appl.Phys., 32, 646(1961)
等が知られている。表面伝導型電子放出素子の例として
は、M.I.Elinson, Radio Eng. Electron Phys., 10, (1
965)等がある。
As an example of the FE type, WPDyke & WWDol
an, "Field emission", Advance inElectron Physics,
8, 89 (1956) or CASpindt, "Physical Propertie
s of thin-film field emission cathodes with molbde
ninmcones ", J. Appl. phys., 47, 5248 (1976). As an example of the MIM type, CAMead," The tunne
l-emission amplifier, J. Appl. Phys., 32, 646 (1961)
Etc. are known. Examples of surface conduction electron-emitting devices include MIElinson, Radio Eng. Electron Phys., 10, (1
965).

【0004】表面伝導型電子放出素子は、基板上に形成
された小面積の薄膜に、膜面に平行に電流を流すことに
より、電子放出が生ずる現象を利用するものである。こ
の表面伝導型電子放出素子としては、前記エリンソン等
によるSnO2 薄膜を用いたもの、Au薄膜によるもの
[G.Dittmer: "Thin Solid Films", 9, 317(1972) ]、
In2 3 /SnO2 薄膜によるもの[M.Hartwell and
C.G.Fonstad: "IEEETrans. ED Conf.", 519(1975)
]、カーボン薄膜によるもの[荒木久 他:真空、第
26巻、第1号、22頁(1983)]等が報告されて
いる。
[0004] The surface conduction electron-emitting device utilizes the phenomenon that electron emission occurs when a current flows in a small-area thin film formed on a substrate in parallel with the film surface. Examples of the surface conduction electron-emitting device include a device using an SnO 2 thin film by Elinson et al., A device using an Au thin film [G. Dittmer: “Thin Solid Films”, 9, 317 (1972)],
According to In 2 O 3 / SnO 2 thin film [M. Hartwell and
CGFonstad: "IEEETrans. ED Conf.", 519 (1975)
], And those using a carbon thin film [Hisashi Araki et al .: Vacuum, Vol. 26, No. 1, p. 22 (1983)] and the like have been reported.

【0005】これらの表面伝導型電子放出素子の典型的
な素子構成として、前述のM.ハートウェルの素子構成
を図25に示す。同図において1001は基板である。
1004は導電性薄膜で、両端部が素子電極1002、
1003となるH型状のパターンにスパッタで形成され
た金属酸化物薄膜等からなり、後述の通電フォーミング
と呼ばれる通電処理により電子放出部1005が形成さ
れる。なお、図中の素子電極1002、1003の間隔
L1は0.5〜1mm、幅Wは0.1mmで設定されて
いる。
[0005] A typical device configuration of these surface conduction electron-emitting devices is described in the aforementioned M.A. FIG. 25 shows an element configuration of the Hartwell. In the figure, reference numeral 1001 denotes a substrate.
1004 is a conductive thin film, both ends of which are element electrodes 1002,
An electron emission portion 1005 is formed by a metal oxide thin film or the like formed by sputtering in an H-shaped pattern to become 1003, and by an energization process called energization forming described later. The distance L1 between the device electrodes 1002 and 1003 in the figure is set to 0.5 to 1 mm, and the width W is set to 0.1 mm.

【0006】従来、これらの表面伝導型電子放出素子に
おいては、電子放出を行う前に導電性薄膜1004を予
め通電フォーミングと呼ばれる通電処理によって電子放
出部1005を形成するのが一般的であった。すなわ
ち、通電フォーミングとは前記導電性薄膜1004の両
端に直流電圧あるいは非常にゆっくりとした昇電圧、例
えば1V/分程度を印加通電し、導電性薄膜1004を
局所的に破壊、変形もしくは変質させ、電気的に高抵抗
な状態にした電子放出部1005を形成することであ
る。なお、電子放出部1005は導電性薄膜1004の
一部に亀裂が発生しその亀裂付近から電子放出が行われ
る。前記通電フォーミング処理をした表面伝導型電子放
出素子は、上述した導電性薄膜1004に電圧を印加
し、素子に電流を流すことにより、電子放出部1005
より電子を放出させるものである。
Heretofore, in these surface conduction electron-emitting devices, it has been general to form an electron-emitting portion 1005 on the conductive thin film 1004 in advance by an energization process called energization forming before electron emission. That is, the energization forming means applying a direct current voltage or a very slowly increasing voltage, for example, about 1 V / min, to both ends of the conductive thin film 1004 and energizing the conductive thin film 1004 to locally destroy, deform or deteriorate the conductive thin film 1004. The purpose is to form the electron emitting portion 1005 in a state of being electrically high in resistance. In the electron emitting portion 1005, a crack is generated in a part of the conductive thin film 1004, and electrons are emitted from the vicinity of the crack. The surface conduction type electron-emitting device that has been subjected to the energization forming process applies a voltage to the above-described conductive thin film 1004 and causes a current to flow through the device.
It emits more electrons.

【0007】さらに、通常は通電フォーミング工程の終
了後に、活性化と呼ばれる工程が導入される。この目的
は、通電フォーミングにより高抵抗化された表面伝導型
電子放出素子に一定の電圧を一定時間通電し続けること
によって、電子放出量を増加させることである。
Furthermore, a step called activation is usually introduced after the completion of the energization forming step. An object of the present invention is to increase the amount of emitted electrons by continuously supplying a constant voltage to the surface conduction electron-emitting device having a high resistance by the energization forming for a predetermined time.

【0008】上述の表面伝導型電子放出素子は、構造が
単純で製造も容易であることから、大面積にわたって多
数素子を配列形成できる利点がある。そこで、この特徴
を生かせるよういろいろな応用が研究されている。例え
ば、電荷ビーム源や表示装置等が挙げられる。多数の表
面伝導型電子放出素子を配列形成した例としては、はし
ご型配置と呼ぶ、並列に表面伝導型電子放出素子を配列
し、個々の素子の両端を配線(共通配線とも呼ぶ)で、
それぞれ結線した行を多数行配列した電子源が挙げられ
る(例えば、特開昭64−31332号公報、特開平1
−283749号公報、特開平1−257552号公報
等)。また、特に表示装置等の画像形成装置において
は、近年、液晶を用いた平板型表示装置が、CRTに替
わって普及してきたが、自発光型でないためバックライ
トを持たなければならない等の問題点があり、自発光型
の表示装置の開発が望まれてきた。自発光型表示装置と
しては、表面伝導型電子放出素子を多数配置した電子源
と電子源より放出された電子によって、可視光を発光さ
せる蛍光体とを組み合せた表示装置である画像形成装置
が挙げられる(例えば、米国特許第5066883号明
細書)。
The above-described surface conduction electron-emitting device has an advantage that a large number of devices can be arranged and formed over a large area because the structure is simple and the production is easy. Therefore, various applications are being studied to make use of this feature. For example, a charge beam source, a display device, and the like can be given. As an example in which a large number of surface conduction electron-emitting devices are arranged and formed, a ladder-type arrangement is used, in which surface conduction electron-emitting devices are arranged in parallel, and both ends of each element are interconnected (also referred to as a common interconnect).
An electron source in which a number of connected lines are arranged in a large number of rows (for example, Japanese Patent Application Laid-Open No.
-2833749, JP-A-1-257552 and the like). In particular, in image forming apparatuses such as display apparatuses, flat panel display apparatuses using liquid crystal have recently become widespread in place of CRTs. However, they are not self-luminous and must have a backlight. Therefore, development of a self-luminous display device has been desired. Examples of the self-luminous display device include an image forming device that is a display device in which an electron source having a large number of surface conduction electron-emitting devices and a phosphor that emits visible light by electrons emitted from the electron source are combined. (Eg, US Pat. No. 5,066,883).

【0009】[0009]

【発明が解決しようとする課題】上述したように、多数
の電子放出素子を配置した電子源は、大面積の画像表示
装置等への応用が期待されている。しかし、画像の高解
像度化が進む状況においては、電子放出素子の高密度配
置が要求される。そのためには、各電子放出素子を駆動
するために各電子放出素子に接続される配線も高密度に
配線しなければならず、それに伴い、各電子放出素子と
配線との接続の信頼性についても、より一層向上させる
必要があった。
As described above, an electron source having a large number of electron-emitting devices is expected to be applied to a large-area image display device or the like. However, in a situation where the resolution of an image is increasing, a high-density arrangement of electron-emitting devices is required. For that purpose, the wiring connected to each electron-emitting device must be densely wired to drive each electron-emitting device, and accordingly, the reliability of the connection between each electron-emitting device and the wiring has to be improved. Need to be further improved.

【0010】そこで本発明は、配線の構成の簡略化を図
ることにより高密度配線を可能とし、併せて、電子放出
素子の電気的接続の信頼性も向上する電子源、およびそ
の応用である画像形成装置、さらには、それらの製造方
法を提供することを目的とする。
Accordingly, the present invention provides an electron source which enables high-density wiring by simplifying the wiring configuration, and at the same time, improves the reliability of electrical connection of the electron-emitting device, and an image as an application thereof. An object of the present invention is to provide a forming apparatus and a method for manufacturing the same.

【0011】[0011]

【課題を解決するための手段】上記目的を達成するた
め、本発明の電子源は、電子放出部の両端に対向する一
対の素子電極を有し前記素子電極間に駆動電圧を印加す
ることにより前記電子放出部より電子を放出する電子放
出素子が、基板上に行列状に復数個配置された電子源に
おいて、前記基板に、前記素子電極間に駆動電圧を印加
するための配線として、前記素子電極の対向方向に垂直
な複数の行方向配線と、前記素子電極の対向方向に平行
な複数の列方向配線とが、互いに列方向に延びる絶縁層
を介して交差して形成され、前記各行方向配線は、前記
列方向配線の下側に配され、行方向に並んだ前記電子放
出素子の素子電極のうち一方の素子電極に接触する位置
に配置され、前記各列方向配線は、列方向に並んだ前記
電子放出素子の素子電極のうち他方の素子電極にそれぞ
れ電気的に接続するための、櫛状に突出したパターンを
有することを特徴とするこの場合、前記画像形成部材
を、前記電子放出素子から放出された電子が衝突するこ
とにより発光する蛍光体を含む蛍光膜で構成することと
してもよい。
In order to achieve the above object, an electron source according to the present invention has a pair of element electrodes opposed to both ends of an electron emitting section, and a driving voltage is applied between the element electrodes. In the electron source, in which a plurality of electron-emitting devices that emit electrons from the electron-emitting portion are arranged in rows and columns on the substrate, the substrate is used as a wiring for applying a drive voltage between the device electrodes. A plurality of row direction wirings perpendicular to the element electrode facing direction and a plurality of column direction wirings parallel to the element electrode facing direction are formed so as to intersect with each other via an insulating layer extending in the column direction. direction wirings, said
The column-directional wirings are arranged below the column-directional wirings, and are arranged at positions in contact with one of the device electrodes of the electron-emitting devices arranged in the row direction. In order to electrically connect to each of the other device electrodes among the device electrodes of the emission device, the image forming member has a pattern projecting in a comb shape, in which case the image forming member is emitted from the electron emission device. It may be constituted by a phosphor film containing a phosphor that emits light when the electrons collide.

【0012】また、前記各行方向配線および各列方向配
線が、厚膜印刷法により形成されるものであってもよ
い。
Further, each of the row direction wirings and each column direction wiring may be formed by a thick film printing method.

【0013】また、前記各列方向配線の各櫛状に突出し
たパターンは、前記他方の素子電極に接触するものとし
てもよい。
Further, each comb-shaped pattern of each column-direction wiring may be in contact with the other element electrode.

【0014】さらに、前記各行方向配線および各列方向
配線のうち、少なくとも前記電子放出素子の正極となる
素子電極に接触する配線が、前記電子放出素子の素子電
極の端部で接触しているものであってもよい。
Further, of the row-direction wirings and the column-direction wirings, at least a wiring contacting a device electrode serving as a positive electrode of the electron-emitting device is in contact with an end of the device electrode of the electron-emitting device. It may be.

【0015】また、前記基板には、前記各行方向配線お
よび各列方向配線とともに、前記各電子放出素子の他方
の素子電極に接触する部分配線が形成され、前記各列方
向配線の各櫛状に突出したパターンは、それぞれ前記各
部分配線に接触するものであってもよい。
[0015] The substrate is formed with a partial wiring in contact with the other element electrode of each of the electron-emitting devices together with the row-directional wiring and the column-directional wiring. The projecting patterns may be in contact with the respective partial wirings.

【0016】また、前記各部分配線は厚膜印刷法により
形成され、前記各部分配線および前記各行方向配線のう
ち、少なくとも前記電子放出素子の正極となる素子電極
に接触する配線が、前記電子放出素子の素子電極の端部
で接触しているものであってもよい。
Each of the partial wirings is formed by a thick-film printing method, and at least one of the partial wirings and the row-directional wirings, which is in contact with a device electrode serving as a positive electrode of the electron-emitting device, is formed of the electron-emitting device. It may be in contact with the end of the element electrode of the element.

【0017】また、前記電子放出素子は、対向する対の
素子電極と、前記対の素子電極間をつなぎ一部が電気的
に高抵抗な状態となった導電性薄膜とで構成される、表
面伝導型の電子放出素子であるとしてもよい。
The electron-emitting device includes a pair of opposing element electrodes and a conductive thin film that connects the pair of element electrodes and has a partially electrically high resistance state. It may be a conduction type electron-emitting device.

【0018】本発明の画像形成装置は、上記のいずれか
に記載の電子源を備えた画像形成装置であって、前記電
子源の電子放出素子から放出された電子が衝突すること
により画像が形成される画像形成部材が支持枠を介して
前記電子源に対向配置され、前記電子源と前記支持枠と
前記画像形成部材とを含む外囲器の内部が真空雰囲気と
されていることを特徴とする。
An image forming apparatus according to the present invention is an image forming apparatus provided with any one of the above-described electron sources, and forms an image by colliding electrons emitted from electron-emitting devices of the electron source. The image forming member to be disposed is opposed to the electron source via a support frame, and the inside of an envelope including the electron source, the support frame, and the image forming member has a vacuum atmosphere. I do.

【0019】この場合、前記画像形成部材は、前記電子
放出素子から放出された電子が衝突することにより発光
する蛍光体を含む蛍光膜であるとしてもよい。
In this case, the image forming member may be a phosphor film containing a phosphor that emits light when electrons emitted from the electron-emitting device collide.

【0020】本発明の電子源の製造方法は、基板上に、
電子放出素子を構成し電子放出部の両端に対向する対の
素子電極を行列状に複数対配置し、前記素子電極間に電
圧を印加して前記電子放出部より電子を放出させるため
の配線を形成する電子源の製造方法において、前記素子
電極の対向方向に垂直な方向を行方向とし、平行な方向
を列方向としたとき、前記配線を形成する工程が、前記
電子放出素子の列ごとに配置されて前記行方向に延び、
前記行方向に並ぶ素子電極のうち一方の素子電極に接触
する複数の行方向配線を形成する工程と、前記各行方向
配線を形成した後、前記電子放出素子の行ごとに配置さ
れて前記列方向に延びる複数の絶縁層を前記行方向配線
に交差して形成する工程と、前記各絶縁層上に、前記列
方向に並ぶ素子電極のうち他方の素子電極にそれぞれ電
気的に接続するための櫛状に突出したパターンを有する
複数の列方向配線を形成する工程とを含むことを特徴と
する。
According to the method for manufacturing an electron source of the present invention,
A plurality of pairs of element electrodes facing each other at both ends of the electron-emitting portion are arranged in a matrix, and a wiring for applying a voltage between the element electrodes and emitting electrons from the electron-emitting portion is provided. In the method for manufacturing an electron source to be formed, when a direction perpendicular to the opposing direction of the element electrodes is a row direction and a parallel direction is a column direction, the step of forming the wiring is performed for each column of the electron-emitting devices. Being arranged and extending in the row direction,
Forming a plurality of row-direction wirings in contact with one of the element electrodes arranged in the row direction; and Forming a plurality of insulating layers extending in a direction intersecting with the row direction wiring, and a comb for electrically connecting each of the element electrodes arranged in the column direction to the other element electrode on each of the insulating layers. Forming a plurality of column-directional wirings having a pattern protruding in the shape of a column.

【0021】この場合、前記各行方向配線および各列方
向配線を、厚膜印刷法により形成するとしてもよい。
In this case, each of the row direction wirings and each column direction wiring may be formed by a thick film printing method.

【0022】また、前記各列方向配線の各櫛状に突出し
たパターンを、前記他方の素子電極に接触する位置に形
成するとしてもよい。
Further, each comb-shaped pattern of each column-direction wiring may be formed at a position in contact with the other element electrode.

【0023】また、前記各行方向配線および各列方向配
線のうち、少なくとも前記電子放出素子の正極となる素
子電極に接触する配線を、前記電子放出素子の素子電極
の端部で接触する位置に形成するとしてもよい。
At least one of the row direction wiring and the column direction wiring, which is in contact with a device electrode serving as a positive electrode of the electron emitting element, is formed at a position where it is in contact with an end of the device electrode of the electron emitting device. You may do it.

【0024】前記各列方向配線を形成する前に、前記各
素子電極の他方の素子電極に接触する部分配線を形成
し、前記各列方向配線の各櫛状に突出したパターンを、
それぞれ前記各部分配線に接触する位置に形成するとし
てもよい。
Prior to forming each of the column-directional wirings, a partial wiring that is in contact with the other element electrode of each of the element electrodes is formed, and each comb-shaped pattern of each of the column-directional wirings is formed by:
It may be formed at a position in contact with each of the partial wirings.

【0025】また、前記各部分配線を厚膜印刷法により
形成し、前記各部分配線および前記各行方向配線のう
ち、少なくとも前記電子放出素子の正極となる素子電極
に接触する配線を、前記電子放出素子の素子電極の端部
で接触する位置に形成するとしてもよい。
Further, each of the partial wirings is formed by a thick film printing method, and at least one of the partial wiring and each of the row direction wirings, which is in contact with a device electrode serving as a positive electrode of the electron emitting device, is formed of the electron emitting device. It may be formed at a position where it is in contact with the end of the element electrode of the element.

【0026】本発明の画像形成装置の製造方法は、上記
のいずれかに記載の電子源の製造方法により電子源を製
造し、前記電子源に支持枠を介して、前記電子源の電子
放出素子から放出された電子が衝突することにより画像
が形成される画像形成部材を対向配置して外囲器を構成
した後、前記外囲器の内部を排気することを特徴とす
る。
According to a method of manufacturing an image forming apparatus of the present invention, an electron source is manufactured by any one of the above-described methods of manufacturing an electron source, and an electron-emitting device of the electron source is provided on the electron source via a support frame. An image forming member on which an image is formed by collision of electrons emitted from the image forming member is opposed to each other to form an envelope, and then the inside of the envelope is evacuated.

【0027】[0027]

【0028】[0028]

【作用】上記のとおり構成された本発明の電子源のう
ち、行列状に配置された電子放出素子の素子電極間に駆
動電圧を印加するための配線として、複数の行方向配線
および複数の列方向配線が互いに絶縁層を介して交差し
て形成されたものでは、各行方向配線は、行方向に並ん
だ電子放出素子の素子電極のうち一方の素子電極に接触
する位置に配置され、これら一方の素子電極と電気的に
接続される。また、各列方向配線は、列方向に並んだ電
子放出素子の素子電極のうち他方の素子電極の位置に対
応して櫛状に突出したパターンを有し、このパターンが
これら他方の素子電極と電気的に接続される。各列方向
配線の櫛状に突出したパターンの、他方の素子電極との
電気的接続は、直接、または他方の素子電極に接触する
部分配線を介してなされる。このように複数の行方向配
線および複数の列方向配線を設けることで、各行方向配
線および各列方向配線を形成するだけで電子放出素子の
素子電極に駆動電圧を印加するための配線がなされ、素
子電極を各配線に接続するための特別な構造や工程を必
要としなくなる。その結果、電子源の製造工程の簡略
化、および素子電極の配線構造の簡略化が達成される。
また、配線構造の簡略化により、素子電極と各配線との
接続部分の信頼性が向上するとともに、配線に支配され
る部分の面積が低減されるので高密度配線が可能とな
り、素子電極ひいては電子放出素子をより高密度に配置
することができるようになる。
In the electron source of the present invention configured as described above, a plurality of row-direction wirings and a plurality of columns are provided as wirings for applying a drive voltage between the device electrodes of the electron-emitting devices arranged in a matrix. In the case where the directional wirings are formed so as to intersect with each other via an insulating layer, each row directional wiring is disposed at a position in contact with one of the device electrodes of the electron-emitting devices arranged in the row direction. Are electrically connected to the device electrodes of Further, each column-direction wiring has a pattern protruding in a comb shape corresponding to the position of the other device electrode among the device electrodes of the electron-emitting devices arranged in the column direction, and this pattern is formed with the other device electrode. Electrically connected. The electrical connection of the comb-shaped protruding pattern of each column-directional wiring to the other element electrode is made directly or via a partial wiring in contact with the other element electrode. By providing a plurality of row-direction wirings and a plurality of column-direction wirings in this manner, wiring for applying a drive voltage to the element electrodes of the electron-emitting devices is achieved simply by forming each row-direction wiring and each column-direction wiring, A special structure or process for connecting the device electrode to each wiring is not required. As a result, simplification of the manufacturing process of the electron source and simplification of the wiring structure of the device electrode are achieved.
In addition, the simplification of the wiring structure improves the reliability of the connection portion between the device electrode and each wiring, and reduces the area of the portion controlled by the wiring, so that high-density wiring becomes possible. The emission elements can be arranged at a higher density.

【0029】一方、行列状に配置された電子放出素子の
素子電極間に駆動電圧を印加するための配線として、電
子放出素子の行ごとに、電子放出素子を間において素子
電極の対向方向と垂直な方向に、複数の第1の行方向配
線および第2の行方向配線を形成したものでは、各行方
向配線は、それぞれ櫛状に突出するパターンにおいて素
子電極に接触し、電気的に接続される。その結果、第1
の行方向配線および第2の行方向配線だけで、電子放出
素子の素子電極との配線がなされ、電子源の製造工程の
簡略化、および素子電極の配線構造の簡略化が達成され
る。しかも、各行方向配線は、互いに重なり合わず同時
に形成することができるので、配線工程および配線構造
がより簡略化したものとなる。
On the other hand, as wiring for applying a drive voltage between the device electrodes of the electron-emitting devices arranged in a matrix, each of the rows of the electron-emitting devices is perpendicular to the direction in which the device electrodes face each other. When a plurality of first row-directional wirings and second row-directional wirings are formed in different directions, each row-directional wiring contacts and is electrically connected to the element electrode in a pattern protruding in a comb shape. . As a result, the first
Only the row-direction wiring and the second row-direction wiring form the wiring with the device electrode of the electron-emitting device, thereby simplifying the manufacturing process of the electron source and the wiring structure of the device electrode. In addition, since the row-directional wirings can be formed simultaneously without overlapping each other, the wiring process and the wiring structure are further simplified.

【0030】さらに、上記本発明の電子源において、各
配線を厚膜印刷法により形成することで、フォトリソグ
ラフィ工程を必要とせずに各配線の形成を行え、各配線
の形成工程の短縮化が図られる。
Further, in the electron source of the present invention, by forming each wiring by a thick film printing method, each wiring can be formed without the need for a photolithography step, and the process of forming each wiring can be shortened. It is planned.

【0031】また、各配線のうち、少なくとも電子放出
素子の正極となる素子電極に接触する配線を、素子電極
の端部で接触させることで、電子放出素子の電子放出部
と配線との距離が遠くなるので、電子放出素子から放出
された電子が配線に吸い込まれる現象が抑えられる。
Further, at least one of the wirings that contacts the element electrode serving as the positive electrode of the electron-emitting device is brought into contact with the end of the element electrode, so that the distance between the electron-emitting portion of the electron-emitting device and the wiring is reduced. Since the distance increases, the phenomenon that electrons emitted from the electron-emitting device are sucked into the wiring can be suppressed.

【0032】そして、本発明の電子源に用いられる電子
放出素子の中でとりわけ好ましいのは、表面伝導型の電
子放出素子である。表面伝導型の電子放出素子は、構造
が簡単で製造が単純であり、大面積のものも容易に作製
できる。近年、特に大画面で安価な画像形成装置が求め
られる状況においては、とりわけ好適な電子放出素子で
ある。
Particularly preferred among the electron-emitting devices used in the electron source of the present invention are surface-conduction electron-emitting devices. The surface conduction electron-emitting device has a simple structure and is simple to manufacture, and a large-area electron-emitting device can be easily manufactured. In recent years, particularly in a situation where an inexpensive image forming apparatus with a large screen is required, the electron emitting device is particularly suitable.

【0033】本発明の画像形成装置は、上述した配線構
造を有する本発明の電子源を用いているので、配線およ
び電子放出素子の密度を高密度化でき、単位面積あたり
の画素数を増やし、高解像度を有する画像形成装置が達
成される。特に、画像形成部材として、電子放出素子か
ら放出される電子が衝突することにより発光する蛍光体
を含む蛍光膜を用いることで、高解像度でしかも大画面
の画像表示装置が容易に得られる。
Since the image forming apparatus of the present invention uses the electron source of the present invention having the above-described wiring structure, the density of the wiring and the electron-emitting device can be increased, and the number of pixels per unit area can be increased. An image forming apparatus having high resolution is achieved. In particular, by using, as the image forming member, a phosphor film containing a phosphor that emits light when electrons emitted from the electron-emitting device collide, a high-resolution and large-screen image display device can be easily obtained.

【0034】[0034]

【実施例】次に、本発明の実施例について図面を参照し
て説明する。
Next, embodiments of the present invention will be described with reference to the drawings.

【0035】(第1実施例)図1は、本発明の電子源の
第1実施例の要部平面図であり、基板1上に多数個の表
面伝導型の電子放出素子9をマトリックス状に配置した
例を示している。各電子放出素子9は、それぞれ対向す
る一対の素子電極2、3と、これら対の素子電極2、3
をつなぐ、電子放出部形成用の導電性薄膜4とで構成さ
れる。
(First Embodiment) FIG. 1 is a plan view of a main part of a first embodiment of an electron source according to the present invention, in which a large number of surface conduction electron-emitting devices 9 are arranged on a substrate 1 in a matrix. The example of arrangement is shown. Each electron-emitting device 9 includes a pair of device electrodes 2 and 3 facing each other, and a pair of device electrodes 2 and 3
And a conductive thin film 4 for forming an electron-emitting portion.

【0036】また、基板1上には、素子電極2、3の対
向方向と垂直な方向であるY方向(行方向)に延びる、
行方向配線としての複数本の第1の配線層6、および素
子電極2、3の対向方向と平行な方向であるX方向(列
方向)に延びる、列方向配線としての複数本の第2の配
線層8が、層間絶縁層7で電気的に分離されてマトリッ
クス状に設けられている。第1の配線層6は、Y方向に
配列される電子放出素子9の一方の素子電極3と接触し
ている。第2の配線層8は、X方向に配列される電子放
出素子9に対応する位置に、第1の配線層6と平行に突
出するパターンを有し、この部分が、電子放出素子9の
他方の素子電極2に接触している。これによって、電子
放出素子9は、第1の配線層6と第2の配線層8との間
に電気的に接続されている。
On the substrate 1, the electrode extends in the Y direction (row direction) which is a direction perpendicular to the direction in which the element electrodes 2 and 3 face each other.
A plurality of first wiring layers 6 as row direction wirings and a plurality of second wirings as column direction wirings extending in the X direction (column direction) which is a direction parallel to the direction in which the element electrodes 2 and 3 face each other. The wiring layers 8 are electrically separated by the interlayer insulating layer 7 and provided in a matrix. The first wiring layer 6 is in contact with one of the device electrodes 3 of the electron-emitting devices 9 arranged in the Y direction. The second wiring layer 8 has a pattern protruding in parallel with the first wiring layer 6 at a position corresponding to the electron-emitting devices 9 arranged in the X direction. Is in contact with the element electrode 2. Thus, the electron-emitting device 9 is electrically connected between the first wiring layer 6 and the second wiring layer 8.

【0037】また、詳しくは後述するが、第2の配線層
8には、X方向に配列される電子放出素子9の行を、入
力信号に応じて走査するための走査信号を印加する不図
示の走査信号発生手段と電気的に接続されている。一
方、第1の配線層6には、Y方向に配列される電子放出
素子9の列の各列を入力信号に応じて変調するための変
調を信号を印加する不図示の変調信号発生手段を電気的
に接続されている。さらに、電子放出素子9の各素子に
印加される駆動電圧は、当該素子に印加される走査信号
と変調信号との差電圧として供給されるものである。
As will be described later in detail, a scanning signal for scanning a row of the electron-emitting devices 9 arranged in the X direction in accordance with an input signal is applied to the second wiring layer 8 (not shown). Are electrically connected to the scanning signal generating means. On the other hand, the first wiring layer 6 includes a modulation signal generating means (not shown) for applying a modulation signal for modulating each of the rows of the electron-emitting devices 9 arranged in the Y direction according to the input signal. It is electrically connected. Further, the driving voltage applied to each element of the electron-emitting device 9 is supplied as a difference voltage between a scanning signal and a modulation signal applied to the element.

【0038】上記構成において、単純なマトリックス配
線だけで個別の素子を選択して独立に駆動可能になる。
In the above configuration, individual elements can be selected and driven independently only by simple matrix wiring.

【0039】ここで、本発明に好適な表面伝導型の電子
放出素子について説明する。
Here, a surface conduction electron-emitting device suitable for the present invention will be described.

【0040】図6は、本発明に好適な基本的な表面伝導
型の電子放出素子の構成を示す図で、同図(a)はその
平面図、同図(b)はその断面図である。以下、図6を
用いて、本発明に好適な電子放出素子の基本的な構成を
説明する。
FIGS. 6A and 6B show the structure of a basic surface conduction type electron-emitting device suitable for the present invention. FIG. 6A is a plan view and FIG. 6B is a sectional view. . Hereinafter, a basic configuration of an electron-emitting device suitable for the present invention will be described with reference to FIG.

【0041】図6において、基板101上には互いに間
隔をおいて2つの素子電極102、103が配置され、
各素子電極102、103をつないで、電子放出部10
5が形成された導電性薄膜104が設けられている。
In FIG. 6, two element electrodes 102 and 103 are arranged on a substrate 101 at an interval from each other.
By connecting each of the device electrodes 102 and 103, the electron-emitting portion 10 is connected.
5 is provided.

【0042】基板101としては、石英ガラス、Na等
の不純物含有量を減少したガラス、青板ガラス、青板ガ
ラスにスパッタ法等により形成したSiO2 を積層した
ガラス基板等およびアルミナ等のセラミックス等が用い
られる。
As the substrate 101, quartz glass, glass having a reduced content of impurities such as Na, blue plate glass, a glass substrate obtained by laminating SiO 2 formed on blue plate glass by sputtering or the like, and ceramics such as alumina are used. Can be

【0043】対向する素子電極102、103の材料と
しては、一般的な導体材料が用いられ、例えば、Ni、
Cr、Au、Mo、W、Pt、Ti、Al、Cu、Pd
等の金属あるいは合金、およびPd、Ag、Au、Ru
2 、Pd−Ag等の金属あるいは金属酸化物とガラス
等から構成される印刷導体、In2 3 /SnO2 等の
透明導体、およびポリシリコン等の半導体導体材料等か
ら適宜選択される。
As a material for the opposing device electrodes 102 and 103, a general conductor material is used.
Cr, Au, Mo, W, Pt, Ti, Al, Cu, Pd
Metal or alloy such as Pd, Ag, Au, Ru
It is appropriately selected from a printed conductor composed of a metal such as O 2 or Pd—Ag or a metal oxide and glass, a transparent conductor such as In 2 O 3 / SnO 2, a semiconductor conductor material such as polysilicon, or the like.

【0044】素子電極間隔L、素子電極長さW、導電性
薄膜104の形状等は、応用される形態等によって設計
される。素子電極間隔Lは、好ましくは数百オングスト
ロームより数百マイクロメートルであり、より好ましく
は、素子電極102、103間に印加する電圧と電子放
出し得る電界強度等により、数マイクロメートルより数
十マイクロメートルである。素子電極長さWは、好まし
くは、電極の抵抗値、電子放出特性により、数マイクロ
メートルより数百マイクロメートルである。また、素子
電極102、103の膜厚は、数百オングストロームよ
り数マイクロメートルである。
The element electrode interval L, the element electrode length W, the shape of the conductive thin film 104, and the like are designed according to the applied form and the like. The device electrode interval L is preferably from several hundred angstroms to several hundred micrometers, and more preferably, from several micrometers to several tens of micrometers depending on the voltage applied between the device electrodes 102 and 103 and the electric field intensity capable of emitting electrons. Meters. The device electrode length W is preferably from several micrometers to several hundred micrometers depending on the resistance value and electron emission characteristics of the electrode. The film thickness of the device electrodes 102 and 103 is several hundred angstroms to several micrometers.

【0045】なお、図6に示した構成に限らず、基板1
01上に、導電性薄膜104、対向する素子電極10
2、103の電極順に積層構成してもよい。
The structure of the substrate 1 is not limited to the structure shown in FIG.
01, the conductive thin film 104 and the opposing device electrode 10
The electrodes may be laminated in the order of 2, 103.

【0046】導電性薄膜104は、良好な電子放出特性
を得るためには、微粒子で構成された微粒子膜が特に好
ましく、その膜厚は、素子電極102、103へのステ
ップカバレージ、素子電極102、103間の抵抗値お
よび後述する通電フォーミング条件等によって適宜設定
され、好ましくは、数オングストロームより数千オング
ストロームで、特に好ましくは、10オングストローム
より500オングストロームであり、その抵抗値は、1
3 より107 Ω/□のシート抵抗値である。また、導
電性薄膜104を構成する材料は、Pd、Pt、Ru、
Ag、Au、Ti、In、Cu、Cr、Fe、Zn、S
n、Ta、W、Pb等の金属、PdO、SnO2 、In
2 3 、PbO、Sb2 3 、等の酸化物、HfB2
ZrB 2 、LaB6 、CeB6 、YB4 、GdB4 等の
硼化物、TiC、ZrC、HfC、TaC、SiC、W
C等の炭化物、TiN、ZrN、HfN等の窒化物、S
i、Ge等の半導体、カーボン、さらにはAgMg、N
iCu、PbSn等が挙げられる。
The conductive thin film 104 has good electron emission characteristics.
In order to obtain fine particles, a fine particle film composed of fine particles is particularly preferable.
Preferably, the thickness of the film is determined by the step on the device electrodes 102 and 103.
Up coverage, the resistance value between the device electrodes 102 and 103, and the like.
Set appropriately according to the energizing forming conditions described later
And preferably several thousand Angstroms rather than several Angstroms.
Strom, particularly preferably 10 angstroms
500 angstroms and its resistance value is 1
0ThreeMore than 107It is a sheet resistance value of Ω / □. Also,
The material forming the conductive thin film 104 is Pd, Pt, Ru,
Ag, Au, Ti, In, Cu, Cr, Fe, Zn, S
metals such as n, Ta, W, Pb, PdO, SnOTwo , In
TwoOThree , PbO, SbTwoOThree , Such as oxide, HfBTwo,
ZrB Two, LaB6, CeB6, YBFour, GdBFourEtc.
Boride, TiC, ZrC, HfC, TaC, SiC, W
Carbides such as C, nitrides such as TiN, ZrN, HfN, S
i, Ge and other semiconductors, carbon, and AgMg, N
iCu, PbSn and the like can be mentioned.

【0047】なお、ここで述べる微粒子膜とは、複数の
微粒子が集合した膜であり、その微細構造として、微粒
子が個々に分散配置した状態のみならず、微粒子が互い
に隣接、あるいは重なり合った状態(島状も含む)の膜
をさしており、微粒子の粒径は、数オングストロームよ
り数千オングストローム、好ましくは10オングストロ
ームより200オングストロームである。
The fine particle film described here is a film in which a plurality of fine particles are gathered, and has a fine structure not only in a state where the fine particles are individually dispersed and arranged, but also in a state where the fine particles are adjacent to each other or overlap each other ( (Including islands), and the particle size of the fine particles is from several Angstroms to several thousand Angstroms, preferably from 10 Angstroms to 200 Angstroms.

【0048】電子放出部105は、導電性薄膜104の
一部に形成され、電気的に高抵抗な状態となった亀裂で
あり、導電性薄膜104の膜厚、膜質、材料および後述
する通電フォーミング等の製法に依存して形成される。
また、数オングストロームより数百オングストロームの
粒径の導電性微粒子を有することもある。この導電性微
粒子は、導電性薄膜104を構成する材料の元素の一
部、あるいは全てと同様のものである。また、電子放出
部105およびその近傍の導電性薄膜104には、炭素
あるいは炭素化合物を有することもある。
The electron-emitting portion 105 is a crack formed in a part of the conductive thin film 104 and in a state of being in an electrically high-resistance state. And so on.
Further, the conductive fine particles may have a particle diameter of several Å to several hundred Å. The conductive fine particles are similar to some or all of the elements of the material constituting the conductive thin film 104. Further, the electron emitting portion 105 and the conductive thin film 104 in the vicinity thereof may contain carbon or a carbon compound.

【0049】上述の表面伝導型電子放出素子の製造方法
としては様々な方法が考えられるが、その一例を図7に
示す。
Various methods are conceivable as a method for manufacturing the above-mentioned surface conduction electron-emitting device. One example is shown in FIG.

【0050】以下、順をおって図6および図7に基づい
て製造方法の説明をする。
The manufacturing method will be described below in order with reference to FIGS.

【0051】(1) 基板101を洗剤、純水および有
機溶剤により十分に洗浄後、真空蒸着法、スパッタ法等
により基板101上に素子電極材料を堆積後、フォトリ
ソグラフィー技術により基板101上に素子電極10
2、103を形成する(図7(a))。
(1) After sufficiently washing the substrate 101 with a detergent, pure water and an organic solvent, an element electrode material is deposited on the substrate 101 by a vacuum deposition method, a sputtering method, or the like, and then the element is deposited on the substrate 101 by a photolithography technique. Electrode 10
2 and 103 are formed (FIG. 7A).

【0052】素子電極102、103の形成方法として
は、厚膜印刷法を用いても一向に差し支えない。印刷法
を用いた場合の材料としては、有機金属ペースト(MO
D)等が挙げられる。
As a method for forming the device electrodes 102 and 103, a thick film printing method may be used. As a material when the printing method is used, an organic metal paste (MO
D) and the like.

【0053】(2) 素子電極102、103を設けた
基板101に、有機金属溶液を塗布して放置することに
より、有機金属薄膜を形成する。有機金属溶液とは、前
述の導電性薄膜104の材料の金属を主元素とする有機
金属化合物の溶液である。この後、有機金属薄膜を加熱
焼成処理し、リフトオフ、エッチング等によりパターニ
ングし、導電性薄膜104を形成する(図7(b))。
ここでは、有機金属溶液の塗布法により説明したが、こ
れに限るものでなく、真空蒸着法、スパッタ法、化学的
気相堆積法、分散塗布法、ディッピング法、スピンナー
法等によって形成される場合もある。
(2) An organic metal solution is applied to the substrate 101 on which the device electrodes 102 and 103 are provided and left to form an organic metal thin film. The organic metal solution is a solution of an organic metal compound containing the metal of the material of the conductive thin film 104 as a main element. Thereafter, the organic metal thin film is heated and baked, and is patterned by lift-off, etching, or the like to form a conductive thin film 104 (FIG. 7B).
Here, the method has been described by using the method of applying an organic metal solution, but the present invention is not limited to this, and it is formed by a vacuum deposition method, a sputtering method, a chemical vapor deposition method, a dispersion coating method, a dipping method, a spinner method, or the like. There is also.

【0054】(3) 続いて、素子電極102、103
間に、不図示の電源により通電すると、導電性薄膜10
4の部位に、構造の変化した電子放出部105が形成さ
れる(図7(c))。この通電処理は通電フォーミング
と呼ばれ、通電フォーミングにより導電性薄膜104を
局所的に破壊、変形もしくは変質させ、構造の変化した
部位を電子放出部105と呼ぶ。通電フォーミングの電
圧波形の例を図8に示す。
(3) Subsequently, the device electrodes 102 and 103
In the meantime, when electricity is supplied by a power supply (not shown), the conductive thin film 10
An electron emitting portion 105 having a changed structure is formed at the portion 4 (FIG. 7C). This energization processing is called energization forming, and the conductive thin film 104 is locally destroyed, deformed or deteriorated by the energization forming, and a portion where the structure is changed is called an electron emission portion 105. FIG. 8 shows an example of the voltage waveform of the energization forming.

【0055】電圧波形は、特に、パルス波形が好まし
く、パルス波高値を定電圧としたパルスを連続的に印加
する場合(図8(a))と、パルス波高値を増加させな
がら電圧パルスを印加する場合(図8(b))とがあ
る。まず、パルス波高値を定電圧とした場合について説
明する。
The voltage waveform is particularly preferably a pulse waveform. When a pulse with a constant pulse peak value is applied continuously (FIG. 8A), a voltage pulse is applied while increasing the pulse peak value. (FIG. 8B). First, the case where the pulse peak value is a constant voltage will be described.

【0056】図8(a)におけるT1およびT2は、そ
れぞれ電圧波形のパルス幅およびパルス間隔であり、T
1を1マイクロ秒〜10ミリ秒、T2を10マイクロ秒
〜100ミリ秒とし、三角波の波高値(通電フォーミン
グ時のピーク電圧)は、表面伝導型電子放出素子の前述
した形態に応じて適宜選択し、適当な真空度、例えば1
-5Torr程度の真空雰囲気下で、数秒から数十分印
加する。なお、素子電極102、103間に印加する波
形は三角波に限定することはなく、矩形波など所望の波
形を用いてもよい。
T1 and T2 in FIG. 8A are the pulse width and pulse interval of the voltage waveform, respectively.
1 is 1 microsecond to 10 milliseconds, T2 is 10 microseconds to 100 milliseconds, and the peak value of the triangular wave (peak voltage at the time of energization forming) is appropriately selected according to the above-described form of the surface conduction electron-emitting device. And a suitable degree of vacuum, for example, 1
Under a vacuum atmosphere of about 0 -5 Torr, the voltage is applied for several seconds to several tens minutes. Note that the waveform applied between the element electrodes 102 and 103 is not limited to a triangular wave, and a desired waveform such as a rectangular wave may be used.

【0057】図8(b)におけるT1およびT2は、そ
れぞれ図8(a)と同様であり、三角波の波高値(通電
フォーミング時のピーク電圧)は、例えば0.1Vステ
ップ程度ずつ増加させ、適当な真空雰囲気下で印加す
る。なお、この場合の通電フォーミング処理の終了は、
パルス間隔T2中に、導電性薄膜104を局所的に破
壊、変形させない程度の電圧、例えば1Mオーム以上の
抵抗を示したとき、通電フォーミングを終了とする。
T1 and T2 in FIG. 8B are the same as those in FIG. 8A, and the peak value of the triangular wave (peak voltage during energization forming) is increased by, for example, about 0.1 V steps. It is applied under a suitable vacuum atmosphere. In this case, the end of the energization forming process is as follows.
When a voltage that does not locally destroy or deform the conductive thin film 104, for example, a resistance of 1 M ohm or more is shown during the pulse interval T2, the energization forming is terminated.

【0058】(4) 次に、通電フォーミングが終了し
た素子に活性化工程と呼ぶ処理を好ましくは施す。活性
化工程とは、例えば、10-4〜10-5Torr程度の真
空度で、通電フォーミング同様、パルス波高値を定電圧
としたパルスの印加を繰り返す処理のことをいい、真空
中に存在する有機物質から、炭素および炭素化合物を堆
積することで、導電性薄膜104を流れる素子電流I
f、電子放出部105より放出される放出電流Ieが著
しく変化する処理である。素子電流Ifと放出電流Ie
を測定しながら、例えば、放出電流Ieが飽和した時点
で、活性化工程を終了する。また、パルス波高値は、好
ましくは動作駆動電圧である。
(4) Next, a process referred to as an activation process is preferably performed on the element after the energization forming. The activation step means, for example, a process of repeating the application of a pulse with a pulse peak value of a constant voltage at a degree of vacuum of about 10 -4 to 10 -5 Torr, as in the energization forming, and exists in a vacuum. The element current I flowing through the conductive thin film 104 is obtained by depositing carbon and a carbon compound from an organic substance.
f, a process in which the emission current Ie emitted from the electron emission unit 105 changes significantly. Device current If and emission current Ie
, The activation step ends when the emission current Ie is saturated, for example. Further, the pulse peak value is preferably an operation drive voltage.

【0059】なお、ここでいう炭素および炭素化合物と
は、グラファイト(単、多結晶双方を指す)非晶質カー
ボン(非晶質カーボンおよび多結晶グラファイトとの混
合物を指す)であり、その膜厚は、好ましくは500オ
ングストローム以下、より好ましくは300オングスト
ローム以下である。
The carbon and the carbon compound as used herein are graphite (indicating both single and polycrystalline) and amorphous carbon (indicating a mixture of amorphous carbon and polycrystalline graphite). Is preferably 500 Å or less, more preferably 300 Å or less.

【0060】(5) こうして作製した電子放出素子
を、通電フォーミング工程、活性化工程での真空度より
高い真空度の真空雰囲気にし、好ましく動作駆動する。
また、より好ましくは、これより高い真空度の真空雰囲
気下で、80℃〜150℃に加熱後、動作駆動する。
(5) The thus-produced electron-emitting device is placed in a vacuum atmosphere having a degree of vacuum higher than that in the energization forming step and the activation step, and is preferably operated and driven.
More preferably, the device is heated to 80 ° C. to 150 ° C. in a vacuum atmosphere with a higher degree of vacuum, and then driven to operate.

【0061】通電フォーミング工程、活性化処理した真
空度より高い真空度の真空雰囲気とは、例えば、約10
-6Torr以上の真空度を有する真空度であり、より好
ましくは、超高真空系であり、炭素あるいは炭素化合物
が新たに、ほぼ堆積しない真空度である。従って、これ
によって、これ以上の炭素あるいは炭素化合物の堆積を
抑制することが可能となり、素子電流If、放出電流I
eが安定する。
The vacuum atmosphere having a degree of vacuum higher than that of the energization forming step and the activation treatment is, for example, about 10
A vacuum degree having a vacuum degree of -6 Torr or more, more preferably an ultra-high vacuum system in which carbon or a carbon compound is not substantially newly deposited. Accordingly, this makes it possible to suppress the further deposition of carbon or carbon compound, and the device current If and the emission current I
e becomes stable.

【0062】上述のような構成と製造方法によって作製
された、本発明に好適な電子放出素子の特性評価につい
て、図9および図10を用いて説明する。
With reference to FIGS. 9 and 10, a description will be given of the characteristic evaluation of the electron-emitting device manufactured by the above-described configuration and manufacturing method, which is suitable for the present invention.

【0063】図9は、図6に示した構成を有する素子の
電子放出特性を測定するための測定評価装置の概略構成
図である。図9において、図6と同一ものについては、
同一の符号で示した。また、151は、電子放出素子に
素子電圧Vfを印加するための電源、150は素子電極
102、103間の導電性薄膜104を流れる素子電流
Ifを測定するための電流計、154は、素子の電子放
出部105より放出される放出電流Ieを捕捉するため
のアノード電極、153はアノード電極154に電圧を
印加するための高圧電源、152は素子の電子放出部1
05より放出される放出電流Ieを測定するための電流
計である。
FIG. 9 is a schematic configuration diagram of a measurement and evaluation device for measuring the electron emission characteristics of the device having the configuration shown in FIG. In FIG. 9, the same components as those in FIG.
The same reference numerals are used. Reference numeral 151 denotes a power supply for applying a device voltage Vf to the electron-emitting device; 150, an ammeter for measuring a device current If flowing through the conductive thin film 104 between the device electrodes 102 and 103; An anode electrode for capturing the emission current Ie emitted from the electron emission unit 105; 153, a high-voltage power supply for applying a voltage to the anode electrode 154; 152, an electron emission unit 1 of the device.
This is an ammeter for measuring the emission current Ie emitted from the device 05.

【0064】また、電子放出素子およびアノード電極1
54は真空装置内に設置され、その真空装置には排気ポ
ンプ156および真空計等の真空装置に必要な機器が具
備されており、所望の真空下で本素子の測定評価を行え
るようになっている。なお、排気ポンプ156は、ター
ボポンプ、ロータリーポンプからなる通常の高真空装置
系と、更に、イオンポンプからなる超高真空装置系とか
らなる。また、真空装置155全体および基板は、不図
示のヒータにより200℃まで加熱できる。従って、本
測定装置では、前述の通電フォーミング以降の工程も行
うことができる。アノード電極154の電圧は、1kV
〜10kV、アノード電極154と電子放出素子との距
離Hは2mm〜8mmの範囲で測定した。
The electron-emitting device and the anode 1
Numeral 54 is installed in a vacuum device, and the vacuum device is provided with equipment necessary for a vacuum device such as an exhaust pump 156 and a vacuum gauge, so that measurement and evaluation of this element can be performed under a desired vacuum. I have. In addition, the exhaust pump 156 includes a normal high vacuum device system including a turbo pump and a rotary pump, and further includes an ultra-high vacuum device system including an ion pump. The entire vacuum device 155 and the substrate can be heated up to 200 ° C. by a heater (not shown). Therefore, the present measuring apparatus can also perform the steps after the energization forming described above. The voltage of the anode electrode 154 is 1 kV
-10 kV, and the distance H between the anode electrode 154 and the electron-emitting device was measured in the range of 2 mm to 8 mm.

【0065】図9に示した測定評価装置により測定され
た放出電流Ieおよび素子電流Ifと素子電圧Vfの関
係の典型的な例を図10に示す。なお、放出電流Ieは
素子電流Ifに比べて著しく小さいので、図10では任
意単位で示されており、縦軸および横軸はリニアスケー
ルである。
FIG. 10 shows a typical example of the relationship between the emission current Ie, the device current If, and the device voltage Vf measured by the measurement and evaluation apparatus shown in FIG. Note that the emission current Ie is significantly smaller than the element current If, and thus is shown in arbitrary units in FIG. 10, and the vertical and horizontal axes are linear scales.

【0066】図10からも明らかなように、本発明に好
適な表面伝導型電子放出素子は、放出電流Ieに対する
三つの特徴的特性を有する。
As is apparent from FIG. 10, the surface conduction electron-emitting device suitable for the present invention has three characteristic characteristics with respect to the emission current Ie.

【0067】まず第一に、本素子は、ある電圧(しきい
値電圧と呼ぶ、図10中のVth)以上の素子電圧Vf
を印加すると急激に放出電流Ieが増加し、一方、しき
い値電圧Vth以下では放出電流Ieがほとんど検出さ
れない。すなわち、放出電流Ieに対する明確なしきい
値電圧Vthを持った非線形素子である。
First, the present device has a device voltage Vf equal to or higher than a certain voltage (called a threshold voltage, Vth in FIG. 10).
Is applied, the emission current Ie sharply increases, while the emission current Ie is hardly detected below the threshold voltage Vth. That is, it is a nonlinear element having a clear threshold voltage Vth with respect to the emission current Ie.

【0068】第二に、放出電流Ieが素子電圧Vfに依
存するため、放出電流Ieは素子電圧Vfで制御でき
る。
Second, since the emission current Ie depends on the device voltage Vf, the emission current Ie can be controlled by the device voltage Vf.

【0069】第三に、アノード電極154に捕捉される
放出電荷は、素子電圧Vfを印加する時間に依存する。
すなわち、アノード電極154に捕捉される電荷量は、
素子電圧Vfを印加する時間により制御できる。
Third, the amount of the charges captured by the anode electrode 154 depends on the time during which the device voltage Vf is applied.
That is, the amount of charge captured by the anode electrode 154 is
It can be controlled by the time for applying the element voltage Vf.

【0070】以上のような、本発明に好適な表面伝導型
電子放出素子の特徴的特性のため、入力信号に応じて、
電子放出特性が、複数の電子放出素子を配置した電子
源、画像形成装置等でも容易に制御できることとなり、
多方面への応用ができる。
As described above, due to the characteristic characteristics of the surface conduction electron-emitting device suitable for the present invention, according to the input signal,
The electron emission characteristics can be easily controlled even in an electron source in which a plurality of electron emission elements are arranged, an image forming apparatus, and the like.
It can be applied to various fields.

【0071】また、素子電流Ifは素子電圧Vfに対し
て単調増加する(MI特性と呼ぶ)、より好ましい特性
の例を図10に実線で示したが、この他にも、素子電流
Ifが素子電圧Vfに対して電圧制御型負性抵抗(VC
NR特性と呼ぶ)特性を示す場合もある。また、これら
素子電流Ifの特性は、その製法および測定時の測定条
件等に依存する。なお、この場合も、本電子放出素子は
上述した三つの特性上の特徴を有する。
An example of a more preferable characteristic in which the element current If monotonously increases with respect to the element voltage Vf (referred to as MI characteristic) is shown by a solid line in FIG. The voltage-controlled negative resistance (VC
(Referred to as an NR characteristic). The characteristics of the device current If depend on the manufacturing method, measurement conditions at the time of measurement, and the like. In this case, also in this case, the electron-emitting device has the three characteristics described above.

【0072】さらに、上述の評価装置において、素子電
極102、103間に電圧を印加して電子放出部105
より電子を放出させ、高圧電源153によりアノード電
極154に電圧を印加すると、放出電子は、基板101
の面に対する電子放出部105からの法線に対して、素
子に印加した電圧の正極側(図9では素子電極102
側)にずれて飛翔する。このような放射特性は、基板1
01に平行な面内での電位分布が、電子放出部105に
対して非対称になることによるものと考えられる。
Further, in the above-described evaluation apparatus, a voltage is applied between the device electrodes
When more electrons are emitted and a voltage is applied to the anode electrode 154 by the high-voltage power supply 153, the emitted electrons
The positive electrode side of the voltage applied to the element (in FIG. 9, the element electrode 102
Side). Such a radiation characteristic corresponds to the substrate 1
It is considered that the potential distribution in a plane parallel to 01 becomes asymmetric with respect to the electron-emitting portion 105.

【0073】次に、図1に示した本実施例の電子源の製
造工程について説明する。
Next, the manufacturing process of the electron source of this embodiment shown in FIG. 1 will be described.

【0074】まず、図2に示すように、予め十分に洗浄
した基板1に、印刷、焼成を行い、素子電極2、3を形
成する。通常、電子放出部形成用の導電性薄膜4は、各
配線層6、8と比べて著しく薄い膜であるので、濡れ
性、段差保持性等の問題を回避し、電子放出部形成用の
導電性薄膜4と各配線層6、8との電気的接続を良好に
するために、素子電極2、3は設けられている。そのた
め、各配線層6、8を、例えばスパッタリング法等によ
り薄膜で構成する場合は、素子電極2、3は必ずしも設
ける必要はなく、後述する各配線層6、8の形成と同時
に形成することも可能である。
First, as shown in FIG. 2, printing and baking are performed on the substrate 1 which has been sufficiently cleaned in advance to form device electrodes 2 and 3. Usually, since the conductive thin film 4 for forming the electron emitting portion is a film that is significantly thinner than the respective wiring layers 6 and 8, problems such as wettability and step holding properties are avoided, and the conductive thin film 4 for forming the electron emitting portion is formed. The device electrodes 2 and 3 are provided to improve the electrical connection between the conductive thin film 4 and each of the wiring layers 6 and 8. Therefore, when each of the wiring layers 6 and 8 is formed of a thin film by, for example, a sputtering method or the like, the device electrodes 2 and 3 are not necessarily provided, and may be formed simultaneously with the formation of each of the wiring layers 6 and 8 described later. It is possible.

【0075】素子電極2、3の形成方法としては、真空
蒸着法、スパッタリング法、プラズマCVD法等の真空
系を用いる方法や、溶媒に金属成分およびガラス成分を
混合した厚膜ペーストを印刷、焼成することにより形成
する厚膜形成法がある。製造工程の短縮化を図るために
は、フォトリソグラフィ工程を必要としない厚膜印刷法
により素子電極2、3を形成すればよいが、電子が放出
される電子放出部の近傍すなわち導電性薄膜4の近傍
は、膜厚が薄い方が望ましい。そこで、厚膜印刷法を用
いる場合は、その際使用するペーストとして、有機金属
化合物により構成された、いわゆるMODペーストを使
用することが好ましい。もちろん、これ以外の成膜方法
を用いても差し支えない。また、素子電極2、3の構成
材料としては、電気伝導性のある物質であれば、特に限
定されるものではない。
The device electrodes 2 and 3 may be formed by a method using a vacuum system such as a vacuum deposition method, a sputtering method, or a plasma CVD method, or by printing and firing a thick film paste in which a metal component and a glass component are mixed in a solvent. There is a method of forming a thick film. In order to shorten the manufacturing process, the device electrodes 2 and 3 may be formed by a thick film printing method that does not require a photolithography process. It is desirable that the film thickness be small in the vicinity of. Therefore, when the thick film printing method is used, it is preferable to use a so-called MOD paste composed of an organometallic compound as the paste used at that time. Of course, other film forming methods may be used. The constituent materials of the device electrodes 2 and 3 are not particularly limited as long as they are electrically conductive substances.

【0076】本実施例では、基板1としてソーダライム
ガラス基板を用い、素子電極2、3の形成は厚膜印刷法
によった。この際使用したペーストはMODペースト
で、金属成分はAuである。印刷の方法はスクリーン印
刷法である。印刷の後、70℃で10分間乾燥し、次に
本焼成を実施する。焼成温度は550℃で、ピーク保持
時間は約8分である。印刷、焼成後の1つの素子電極
2、3の大きさは、素子電極2、3の対向方向に対する
幅×長さが350×150マイクロメートル、厚みが
0.3マイクロメートル以下であり、また素子電極2、
3間の間隔が2マイクロメートルであった。
In this embodiment, a soda lime glass substrate is used as the substrate 1 and the device electrodes 2 and 3 are formed by a thick film printing method. The paste used at this time was a MOD paste, and the metal component was Au. The printing method is a screen printing method. After printing, drying is performed at 70 ° C. for 10 minutes, and then main firing is performed. The firing temperature is 550 ° C. and the peak retention time is about 8 minutes. The size of one of the device electrodes 2 and 3 after printing and sintering is 350 × 150 μm in width × length in the facing direction of the device electrodes 2 and 3 and 0.3 μm or less in thickness. Electrode 2,
The spacing between the three was 2 micrometers.

【0077】次いで、図3に示すように、基板1上に、
Y方向に配列された素子電極2、3のうち一方の素子電
極3を電気的に接続するように、第1の配線層6を形成
する。第1の配線層6の形成方法には、素子電極2、3
の形成方法と同様の方法が適用できるが、第1の配線層
6は素子電極2、3と異なり、電気抵抗を低減させるた
めに、膜厚が厚い方が好ましい。そのため、第1の配線
層6の形成方法としては、厚膜印刷法を用いるのが好ま
しい。その際のペースト材料としては導電性のものであ
ればどのようなものでもよく、Ag、Au、Pt、Pd
等の貴金属、Cu、Ni、Al、Cr等の卑金属、また
はこれらの混合物からなる微粒子がビヒクル中に分散し
たもの等が用いられる。また、高粘度、高チキソトロピ
ー性を有するものが、細線の形成に適している。もちろ
ん、薄膜配線の適用も可能であるが、膜厚を厚くするた
めには厚膜印刷法よりも時間がかかる。本実施例では、
厚膜スクリーン印刷法を用いた。使用したペーストはA
gペーストで、金属成分はAgである。所望のパターン
でスクリーン印刷の後、110℃で20分の乾燥を行
い、550℃、ピーク保持時間15分の焼成を行って幅
が100マイクロメートル、厚みが12マイクロメート
ルの第1の配線層6を得た。
Next, as shown in FIG.
The first wiring layer 6 is formed so as to electrically connect one of the device electrodes 2 and 3 arranged in the Y direction. The method for forming the first wiring layer 6 includes the device electrodes 2 and 3
Can be applied to the first wiring layer 6, but unlike the device electrodes 2 and 3, it is preferable that the first wiring layer 6 has a large thickness in order to reduce electric resistance. Therefore, as a method for forming the first wiring layer 6, it is preferable to use a thick film printing method. Any paste material may be used as long as it is conductive, such as Ag, Au, Pt, or Pd.
And noble metals such as Cu, Ni, Al, and Cr, or fine particles composed of a mixture thereof are dispersed in a vehicle. Further, those having high viscosity and high thixotropy are suitable for forming fine wires. Of course, thin-film wiring can be applied, but it takes more time to increase the film thickness than the thick-film printing method. In this embodiment,
Thick film screen printing was used. The paste used is A
In the g paste, the metal component is Ag. After screen printing with a desired pattern, drying is performed at 110 ° C. for 20 minutes, and baking is performed at 550 ° C. for a peak holding time of 15 minutes to form a first wiring layer 6 having a width of 100 μm and a thickness of 12 μm. I got

【0078】第1の配線層6を形成したら、図4に示す
ように、層間絶縁層7を形成する。層間絶縁層7の幅
は、図1から明らかなように、次工程で形成する第2の
配線層8の幅よりも広く設定している。その理由は、第
1の配線層6と第2の配線層8との交差部での両者のシ
ョートを防止するためである。層間絶縁層7の構成材料
としては、例えば、SiO2 薄膜、あるいはガラス微粒
子や酸化物微粒子をビヒクル中に分散したもの等、金属
成分を含まない厚膜ペーストによる膜等、絶縁性を保つ
ことができるものであればよい。
After forming the first wiring layer 6, an interlayer insulating layer 7 is formed as shown in FIG. As is apparent from FIG. 1, the width of the interlayer insulating layer 7 is set wider than the width of the second wiring layer 8 formed in the next step. The reason is to prevent a short circuit at the intersection of the first wiring layer 6 and the second wiring layer 8. As a constituent material of the interlayer insulating layer 7, for example, a film made of a thick film paste containing no metal component, such as a SiO 2 thin film or a material obtained by dispersing glass fine particles or oxide fine particles in a vehicle, or the like, can maintain the insulating property. Anything that can be done is acceptable.

【0079】本実施例では、厚膜スクリーン印刷法によ
り層間絶縁層7を形成した。ペーストとしては、PbO
を主成分としてガラスバインダーを混合したペーストを
用いた。焼成温度は550℃、ピーク保持時間は約15
分である。所望のパターンのスクリーン印刷、焼成後の
層間絶縁層7は、幅が500マイクロメートル、厚みが
30マイクロメートル以下であった。また、通常、層間
絶縁層7は、第1の配線層6と第2の配線層8との絶縁
性を確保するため、印刷および焼成を2回ずつ実施す
る。すなわち、1回目の印刷、焼成後に、再度印刷を行
う。これにより絶縁性が確保されることになる。
In this embodiment, the interlayer insulating layer 7 was formed by the thick film screen printing method. As paste, PbO
Was used as a main component, and a paste in which a glass binder was mixed was used. The firing temperature is 550 ° C and the peak retention time is about 15
Minutes. The interlayer insulating layer 7 after screen printing and firing of a desired pattern had a width of 500 micrometers and a thickness of 30 micrometers or less. In general, printing and baking are performed twice on the interlayer insulating layer 7 in order to secure insulation between the first wiring layer 6 and the second wiring layer 8. That is, after the first printing and firing, printing is performed again. This ensures insulation.

【0080】そして、図5に示すように、層間絶縁層7
の上に第2の配線層8を形成する。第2の配線層8は、
X方向に配列された素子電極2、3のうち他方の素子電
極2の位置に対応して、第1の配線層6と平行な方向に
突出する櫛状のパターンを有しており、これにより、第
2の配線層8が他方の素子電極2に電気的に接続され
る。第2の配線層8の膜厚についても、第1の配線層6
と同様の理由で厚い方が好ましく、その形成方法として
は、第1の配線層6の形成方法と同様の方法が適用でき
る。本実施例では、厚膜スクリーン印刷法を用いた。使
用したペーストはAgペーストで、金属成分はAgであ
る。所望のパターンでスクリーン印刷後、110℃で2
0分の乾燥を行い、550℃、ピーク保持時間15分の
焼成を行って、幅が300マイクロメートル、厚みが1
0マイクロメートルの、他方の素子電極2との接続パタ
ーンを有する第2の配線層8を得た。
Then, as shown in FIG. 5, the interlayer insulating layer 7
A second wiring layer 8 is formed thereon. The second wiring layer 8
It has a comb-like pattern projecting in a direction parallel to the first wiring layer 6 corresponding to the position of the other element electrode 2 among the element electrodes 2 and 3 arranged in the X direction. , The second wiring layer 8 is electrically connected to the other element electrode 2. Regarding the film thickness of the second wiring layer 8, the first wiring layer 6
For the same reason as described above, a thicker one is preferable, and as a forming method, a method similar to the method of forming the first wiring layer 6 can be applied. In this embodiment, a thick film screen printing method was used. The paste used was an Ag paste, and the metal component was Ag. After screen printing with the desired pattern,
After drying for 0 minutes, baking was performed at 550 ° C. and a peak holding time of 15 minutes, and the width was 300 micrometers and the thickness was 1
A second wiring layer 8 having 0 μm and a connection pattern with the other device electrode 2 was obtained.

【0081】以上で、マトリックス配線の部分が完成す
る。もちろん、ペースト材料、印刷方法等は、上述した
ものに限るものではない。
Thus, the matrix wiring portion is completed. Of course, the paste material, the printing method, and the like are not limited to those described above.

【0082】最後に、図1に示したように、対の素子電
極2、3をつないで、電子放出部形成用の導電性薄膜4
を形成し、この導電性薄膜4に通電フォーミング処理を
施して電子放出部を形成し、電子源が完成する。導電性
薄膜4の形成方法および通電フォーミング処理について
は従来の方法をそのまま適用することができる。
Finally, as shown in FIG. 1, the pair of device electrodes 2 and 3 are connected to form a conductive thin film 4 for forming an electron-emitting portion.
Is formed, and the conductive thin film 4 is subjected to an energization forming process to form an electron emission portion, thereby completing an electron source. A conventional method can be applied as it is to the method of forming the conductive thin film 4 and the energization forming process.

【0083】具体的には、対となる素子電極2、3をま
たいで、有機パラジウム(CCP4230、奥野製薬工
業(株)製)をスピンナーにより回転塗布後、300℃
で10分間の加熱処理を行い、Pdからなる導電製薄膜
4を形成する。このようにして形成された導電製薄膜4
は、Pdを主元素とする微粒子から構成され、その膜厚
は10ナノメートル、シート抵抗値は5×104 Ω/□
であった。なお、ここで述べる微粒子膜とは複数の微粒
子が集合した膜であり、その微細構造としては微粒子が
個々に分散配置した状態のみならず、微粒子が互いに隣
接、あるいは重なり合った状態(島状も含む)の膜をさ
し、その粒径とは、前記状態で粒子形状が認識可能な微
粒子についての径をいう。このPdを主元素とする膜
を、フォトリソグラフィー法を用いてパターニングする
ことにより、通電フォーミング処理までの素子の製造工
程が完了する。
Specifically, organic palladium (CCP4230, manufactured by Okuno Pharmaceutical Co., Ltd.) is spin-coated by a spinner across the pair of device electrodes 2 and 3 and then heated to 300 ° C.
For 10 minutes to form a conductive thin film 4 made of Pd. The conductive thin film 4 thus formed
Is composed of fine particles containing Pd as a main element, has a thickness of 10 nm, and has a sheet resistance of 5 × 10 4 Ω / □.
Met. Note that the fine particle film described here is a film in which a plurality of fine particles are aggregated, and has a fine structure not only in a state where the fine particles are individually dispersed and arranged, but also in a state where the fine particles are adjacent to each other or overlapped (including an island shape). ), And the particle diameter means the diameter of the fine particles whose particle shape can be recognized in the above state. By patterning the film containing Pd as a main element using a photolithography method, the element manufacturing process up to the energization forming process is completed.

【0084】通電フォーミング処理は、本実施例では、
図8(a)に示したような、パルス波高値を定電圧とし
たパルスを連続的に印加することにより行った。その際
の印加パルスは、パルス幅T1が1ミリ秒、パルス間隔
T2が10ミリ秒、波高値が14Vであり、約10-6
orrの真空雰囲気下で60秒間実施した。このように
して作製された電子放出部は、パラジウム元素を主成分
とする微粒子が分散配置された状態となり、その微粒子
の平均粒径は3ナノメートルであった。
In this embodiment, the energization forming process
As shown in FIG. 8 (a), this was performed by continuously applying a pulse having a pulse peak value at a constant voltage. The applied pulse at this time has a pulse width T1 of 1 millisecond, a pulse interval T2 of 10 milliseconds, a peak value of 14 V, and about 10 -6 T
This was performed for 60 seconds under a vacuum atmosphere of orr. The electron-emitting portion thus produced was in a state in which fine particles containing palladium as a main component were dispersed and arranged, and the average particle size of the fine particles was 3 nanometers.

【0085】以上説明したように、第2の配線層8に、
第1の配線層6と平行に突出するパターンを設けること
で、素子電極2、3は、それぞれが電気的に接続される
各配線層6、8の形成と同時に、しかも直接接続される
ので、素子電極2、3を各配線層6、8に接続させるた
めの特別な工程や構造を必要としない。その結果、電子
源の製造工程の簡略化、および素子電極2、3の配線構
造の簡略化が達成される。また、配線構造の簡略化によ
り、素子電極2、3と各配線層6、8との接続部分の信
頼性が向上するとともに、配線に支配される部分の面積
が低減されるので高密度配線が可能となり、素子電極
2、3ひいては電子放出素子9をより高密度に配置する
ことができるようになる。
As described above, the second wiring layer 8
By providing a pattern protruding in parallel with the first wiring layer 6, the device electrodes 2, 3 are directly connected at the same time as the formation of the respective wiring layers 6, 8 to which they are electrically connected. No special process or structure for connecting the device electrodes 2 and 3 to the respective wiring layers 6 and 8 is required. As a result, simplification of the manufacturing process of the electron source and simplification of the wiring structure of the device electrodes 2 and 3 are achieved. In addition, the simplification of the wiring structure improves the reliability of the connection portion between the element electrodes 2 and 3 and the wiring layers 6 and 8, and reduces the area of the portion controlled by the wiring, so that high-density wiring can be achieved. This makes it possible to arrange the device electrodes 2 and 3 and thus the electron-emitting devices 9 at a higher density.

【0086】次に、図1に示した電子源を用いた画像形
成装置の一例について、図11〜図13を参照して説明
する。図11は、図1に示した電子源を用いた画像形成
装置の表示パネルの一例の基本構成図であり、図12
は、図11に示した表示パネルの蛍光膜の、蛍光体の配
置例を示す図であり、図13は、図1に示した電子源を
用いた画像形成装置によりNTSC方式のテレビ信号に
応じて表示を行う例の駆動回路のブロック図である。
Next, an example of an image forming apparatus using the electron source shown in FIG. 1 will be described with reference to FIGS. FIG. 11 is a basic configuration diagram of an example of a display panel of an image forming apparatus using the electron source shown in FIG.
FIG. 13 is a diagram showing an example of the arrangement of phosphors in the phosphor film of the display panel shown in FIG. 11. FIG. 13 shows an image forming apparatus using the electron source shown in FIG. FIG. 2 is a block diagram of a drive circuit of an example of performing display by using a display.

【0087】図11において、リアプレート81には、
図1に示したものと同様の電子源80が固定されてい
る。電子源80の、m×nのマトリックス状に配置され
た電子放出素子87は、それぞれ単純なマトリックス配
線を構成する、m本の配線からなるx配線88およびn
本の配線からなるy配線89に接続されている。ここ
で、x配線88は図1に示した第2の配線層8に対応
し、y配線89は図1に示した第1の配線6に対応す
る。
In FIG. 11, the rear plate 81 includes
An electron source 80 similar to that shown in FIG. 1 is fixed. The electron emitting elements 87 of the electron source 80 arranged in an m × n matrix form x wirings 88 and n each composed of m wirings, each constituting a simple matrix wiring.
It is connected to a y-wiring 89 composed of two wirings. Here, the x wiring 88 corresponds to the second wiring layer 8 shown in FIG. 1, and the y wiring 89 corresponds to the first wiring 6 shown in FIG.

【0088】電子源80には、ガラス基板83の内面
に、画像形成部材である蛍光膜84とメタルバック85
が形成されたフェースプレート82が、支持枠86を介
して対向配置されている。電子源80とメタルバック8
5の間には、不図示の電源により、電子源80から放出
された電子ビームを加速するための高電圧が印加され
る。これらリアプレート81、支持枠86およびフェー
スプレート82は互いに気密固着(封着)され、リアプ
レート81と支持枠86とフェースプレート82とで外
囲器90を構成する。リアプレート81、支持枠86お
よびフェースプレート82の封着は、互いの固着面にフ
リットガラス等を塗布し、大気中あるいは窒素中で、4
00℃〜500℃で10分以上焼成することで行われ
る。また、各x配線88にはそれぞれ支持枠86に設け
られたm本の容器外端子Dx1、Dx2、・・・、Dx
mが接続され、各y配線89にはそれぞれ支持枠86に
設けられたn本の容器外端子Dy1、Dy2、・・・、
Dynに接続される。
The electron source 80 has a fluorescent film 84 as an image forming member and a metal back 85 on the inner surface of a glass substrate 83.
Are formed facing each other with a support frame 86 interposed therebetween. Electron source 80 and metal back 8
During the period 5, a high voltage for accelerating the electron beam emitted from the electron source 80 is applied by a power supply (not shown). The rear plate 81, the support frame 86, and the face plate 82 are air-tightly fixed (sealed) to each other, and the rear plate 81, the support frame 86, and the face plate 82 form an envelope 90. The sealing of the rear plate 81, the support frame 86 and the face plate 82 is performed by applying frit glass or the like to the fixed surfaces of each other,
It is performed by baking at 00 ° C. to 500 ° C. for 10 minutes or more. Each of the x wirings 88 has m external terminals Dx1, Dx2,..., Dx provided on the support frame 86, respectively.
m are connected, and each of the y wirings 89 has n external terminals Dy1, Dy2,... provided on the support frame 86, respectively.
Connected to Dyn.

【0089】外囲器90は上述のごとく、フェースプレ
ート82、支持枠86およびリアプレート81で構成さ
れているが、リアプレート81は主に電子源80の強度
を補強する目的で設けられるため、電子源80自体で十
分な強度を持つ場合は別体のリアプレート81は必ずし
も必要でなく、電子源80に直接、支持枠86を封着
し、フェースプレート82、支持枠86および電子源8
0にて外囲器90を構成してもよい。また、さらには、
フェースプレート82、リアプレート81間に、スペー
サと呼ばれる不図示の支持体を設置することで、大気圧
に対して十分な強度をもつ外囲器90の構成にすること
もできる。
As described above, the envelope 90 is composed of the face plate 82, the support frame 86, and the rear plate 81. Since the rear plate 81 is provided mainly for the purpose of reinforcing the strength of the electron source 80, If the electron source 80 itself has a sufficient strength, the separate rear plate 81 is not always necessary. The support frame 86 is directly sealed to the electron source 80, and the face plate 82, the support frame 86 and the electron source 8 are sealed.
0 may constitute the envelope 90. Also,
By providing a support (not shown) called a spacer between the face plate 82 and the rear plate 81, the structure of the envelope 90 having sufficient strength against the atmospheric pressure can be obtained.

【0090】蛍光膜84は、モノクロームの場合は画像
形成部材である蛍光体のみからなるが、カラーの場合
は、図12に示すように、蛍光体の配列によりブラック
ストライプあるいはブラックマトリクスなどと呼ばれる
黒色導電材84bと蛍光体84aとで構成される。ブラ
ックストライプ、ブラックマトリクスが設けられる目的
は、カラー表示の場合必要となる三原色蛍光体の、各蛍
光体84a間の塗り分け部を黒くすることで混色等を目
立たなくすることと、蛍光膜84における外光反射によ
るコントラストの低下を抑制することである。ブラック
ストライプの材料としては、通常よく用いられている黒
鉛を主成分とする材料だけでなく、導電性があり、光の
透過および反射が少ない材料であればこれに限るもので
はない。ガラス基板83に蛍光体を塗布する方法は、モ
ノクローム、カラーによらず、沈殿法や印刷法が用いら
れる。さらに、カラーの場合には、スラリー法を用いる
ことも可能である。
In the case of monochrome, the fluorescent film 84 is made of only a phosphor which is an image forming member. In the case of color, as shown in FIG. 12, depending on the arrangement of the fluorescent material, a black stripe called a black stripe or a black matrix is used. It is composed of a conductive material 84b and a phosphor 84a. The purpose of providing the black stripes and the black matrix is to make the color mixing and the like inconspicuous by making the painted portions between the phosphors 84a of the three primary color phosphors necessary for color display less noticeable. The purpose is to suppress a decrease in contrast due to external light reflection. The material of the black stripe is not limited to a commonly used material containing graphite as a main component, as long as it is conductive and has little light transmission and reflection. As a method of applying the phosphor onto the glass substrate 83, a precipitation method or a printing method is used regardless of monochrome or color. Further, in the case of a collar, a slurry method can be used.

【0091】また、蛍光膜84の内面側には通常メタル
バック85が設けられる。メタルバック85の目的は、
蛍光体84aの発光のうち内面側への光をフェースプレ
ート82側へ鏡面反射することにより輝度を向上するこ
と、電子ビーム加速電圧を印加するための電極として作
用すること、外囲器90内で発生した負イオンの衝突に
よるダメージからの蛍光体84aの保護等である。メタ
ルバック85は、蛍光膜84を作製後、蛍光膜84の内
面側表面の平滑化処理(通常フィルミングと呼ばれる)
を行い、その後Alを真空蒸着等で堆積することで作製
できる。
A metal back 85 is usually provided on the inner surface side of the fluorescent film 84. The purpose of the metal back 85 is
Improving brightness by specularly reflecting light toward the inner surface side of the light emitted from the phosphor 84 a toward the face plate 82, acting as an electrode for applying an electron beam accelerating voltage, This is to protect the phosphor 84a from damage caused by the collision of the generated negative ions. After forming the fluorescent film 84, the metal back 85 smoothes the inner surface of the fluorescent film 84 (usually called filming).
And then depositing Al by vacuum evaporation or the like.

【0092】フェースプレート82には、さらに蛍光膜
84の導電性を高めるため、蛍光膜84の外側面に透明
電極(不図示)を設けてもよい。
The face plate 82 may be provided with a transparent electrode (not shown) on the outer surface of the fluorescent film 84 in order to further enhance the conductivity of the fluorescent film 84.

【0093】前述の封着を行う際、カラーの場合は各色
蛍光体84bと電子放出素子87とを対応させなくては
ならないため、十分な位置合わせを行う必要がある。
When the above-mentioned sealing is performed, in the case of color, the phosphors 84b of the respective colors must correspond to the electron-emitting devices 87, so that it is necessary to perform sufficient alignment.

【0094】リアプレート81と支持枠86とフェース
プレート82とを互いに封着し、外囲器90が構成され
たら、不図示の排気管を通じて排気系により外囲器90
内を10-7Torr程度の真空度まで排気し、外囲器9
0を封止する。また、外囲器90の封止後の真空度を維
持するために、ゲッター処理を行う場合もある。これ
は、外囲器90の封止を行う直前あるいは封止後に、抵
抗加熱あるいは高周波加熱等の加熱法により、外囲器9
0内の所定の位置に配置されたゲッター(不図示)を加
熱し、蒸着膜を形成する工程である。ゲッターは、通
常、Ba等が主成分であり、該蒸着膜の吸着作用によ
り、例えば10-5〜10-7Torrの真空度を維持する
ものである。なお、電子放出素子87の通電フォーミン
グ処理以降の工程は、適宜設定される。
When the rear plate 81, the support frame 86, and the face plate 82 are sealed with each other to form the envelope 90, the envelope 90 is exhausted through an exhaust pipe (not shown).
The inside is evacuated to a degree of vacuum of about 10 −7 Torr, and the envelope 9 is evacuated.
0 is sealed. In addition, getter processing may be performed in order to maintain the degree of vacuum after sealing the envelope 90. This is because immediately before or after sealing of the envelope 90, the envelope 9 is heated by a heating method such as resistance heating or high-frequency heating.
This is a step of heating a getter (not shown) arranged at a predetermined position within 0 to form a deposited film. The getter usually contains Ba or the like as a main component, and maintains a vacuum degree of, for example, 10 <-5> to 10 <-7> Torr by the adsorption action of the deposited film. Steps after the energization forming process of the electron-emitting device 87 are appropriately set.

【0095】次に、NTSC方式のテレビ信号に基づき
テレビジョン表示を行うための駆動回路の概略構成を、
図13のブロック図を用いて説明する。符号191は図
11に示した表示パネルであり、また、192は走査回
路、193は制御回路、194はシフトレジスタ、19
5はラインメモリ、196は同期信号分離回路、197
は変調信号発生器、Vx 、Va は直流電圧源をそれぞれ
示す。
Next, a schematic configuration of a driving circuit for performing a television display based on an NTSC television signal will be described.
This will be described with reference to the block diagram of FIG. Reference numeral 191 is the display panel shown in FIG. 11, 192 is a scanning circuit, 193 is a control circuit, 194 is a shift register, 19
5 is a line memory, 196 is a synchronization signal separation circuit, 197
Denotes a modulation signal generator, V x, V a is a DC voltage source, respectively.

【0096】以下、各部の機能を説明していくが、まず
表示パネル191は、端子Dx1ないしDxm、および
Dy1ないしDyn、および高圧端子Hv を介して外部
の電気回路と接続している。このうち、端子Dx1ない
しDxmには、前記表示パネル191内に設けられてい
る電子源、すなわちm行n列の行列状にマトリクス配線
された電子放出素子群を一行(n素子)ずつ順次駆動し
てゆくための走査信号が印加される。
[0096] Hereinafter, will be described the function of each part, the display panel 191 is first is connected to an external electric circuit through terminals Dx1 to Dxm, and Dy1 to Dyn, and a high-voltage terminal H v. The terminals Dx1 to Dxm sequentially drive electron sources provided in the display panel 191, that is, electron emission element groups arranged in a matrix of m rows and n columns in a matrix, one row at a time (n elements). A scanning signal for moving is applied.

【0097】一方、端子Dy1ないしDynには、前記
走査信号により選択された一行の電子放出素子の各素子
の出力電子ビームを制御するための変調信号が印加され
る。また、高圧端子Hv には、直流電圧源Va より、例
えば10kVの直流電圧が供給されるが、これは、電子
放出素子より出力される電子ビームに蛍光体を励起する
のに十分なエネルギーを付与するための加速電極であ
る。
On the other hand, to the terminals Dy1 to Dyn, a modulation signal for controlling the output electron beam of each of the electron-emitting devices in one row selected by the scanning signal is applied. Further, the high-voltage terminal H v, the DC voltage source V a, for example, a DC voltage of 10kV is applied, which is sufficient energy to excite the phosphors to the electron beams output from the electron-emitting devices Is an accelerating electrode for providing

【0098】次に、走査回路192について説明する。
走査回路192は、内部にm個のスイッチング素子(図
中、S1ないしSmで模式的に示している)を備えるも
ので、各スイッチング素子は、直流電圧源Vx の出力電
圧もしくは0V(グランドレベル)のいずれか一方を選
択し、表示パネル191の端子Dx1ないしDxmと電
気的に接続するものである。S1ないしSmの各スイッ
チング素子は、制御回路193が出力する制御信号に基
づいて動作するものであるが、実際には、例えばFET
のようなスイッチング素子を組み合せることにより容易
に構成することが可能である。
Next, the scanning circuit 192 will be described.
Scanning circuit 192, m number of switching elements in the interior as it has a (in the figure, it is shown schematically in to no S1 Sm), each switching element, the output voltage or 0V (the ground level of the DC voltage source V x ) Is selected and electrically connected to the terminals Dx1 to Dxm of the display panel 191. Each of the switching elements S1 to Sm operates based on a control signal output from the control circuit 193.
It can be easily configured by combining the switching elements as described above.

【0099】なお、前記直流電圧源Vx は、本実施例の
場合には前記電子放出素子の特性(電子放出しきい値電
圧)に基づき、走査されていない素子に印加される駆動
電圧が電子放出しきい値電圧以下となるような一定電圧
を出力するように設定されている。
In the case of the present embodiment, the DC voltage source Vx supplies a drive voltage applied to an unscanned element based on the characteristics (electron emission threshold voltage) of the electron emission element. It is set so as to output a constant voltage lower than the emission threshold voltage.

【0100】また、制御回路193は、外部より入力す
る画像信号に基づいて適切な表示が行われるように各部
の動作を整合させる働きをもつものである。次に説明す
る同期信号分離回路196より送られる同期信号TSYNC
に基づいて、各部に対してT SCANおよびTSFT およびT
MRY の各制御信号を発生する。
The control circuit 193 receives an external input.
Components so that appropriate display is performed based on the
This has the function of matching the operations of. Next explained
The synchronization signal T sent from the synchronization signal separation circuit 196SYNC
T for each part based on SCANAnd TSFTAnd T
MRYAre generated.

【0101】同期信号分離回路196は、外部から入力
されるNTSC方式のテレビ信号から、同期信号成分と
輝度信号成分とを分離するための回路で、よく知られて
いるように周波数分離(フィルター)回路を用いれば、
容易に構成できるものである。同期信号分離回路196
により分離された同期信号は、よく知られるように垂直
同期信号と水平同期信号よりなるが、ここでは説明の便
宜上、TSYNC信号として図示した。一方、前記テレビ信
号から分離された画像の輝度信号成分を便宜上DATA
信号と表わすが、同信号はシフトレジスタ194に入力
される。
The synchronizing signal separating circuit 196 is a circuit for separating a synchronizing signal component and a luminance signal component from an NTSC television signal input from the outside. As is well known, a frequency separating (filter) is used. With the circuit,
It can be easily configured. Sync signal separation circuit 196
Are separated from each other by a vertical synchronizing signal and a horizontal synchronizing signal, as is well known. However, for convenience of explanation, the synchronizing signal is illustrated as a TSYNC signal. On the other hand, the luminance signal component of the image separated from the television signal is referred to as DATA for convenience.
This signal is input to the shift register 194.

【0102】シフトレジスタ194は、時系列的にシリ
アルに入力される前記DATA信号を、画像の1ライン
毎にシリアル/パラレル変換するためのもので、前記制
御信号193より送られる制御信号TSFT に基づいて動
作する(すなわち、制御信号TSFT は、シフトレジスタ
194のシフトクロックであると言い替えてもよい)。
シリアル/パラレル変換された画像1ライン分(電子放
出素子n素子分の駆動データに相当する)のデータは、
Id1ないしIdnのn個の並列信号として前記シフト
レジスタ194より出力される。
The shift register 194 is for serially / parallel-converting the DATA signal input serially in time series for each line of an image. The shift register 194 converts the DATA signal into a control signal T SFT sent from the control signal 193. (Ie, the control signal T SFT may be a shift clock of the shift register 194).
The data for one line of the serial / parallel-converted image (corresponding to the drive data for n electron-emitting devices)
The shift register 194 outputs n parallel signals Id1 to Idn.

【0103】ラインメモリ195は、画像1ライン分の
データを必要時間の間だけ記憶するための記憶装置であ
り、制御回路193より送られる制御信号TMRY にした
がって適宜Id1ないしIdnの内容を記憶する。記憶
された内容は、I’d1ないしI’dnとして出力さ
れ、変調信号発生器197に入力される。
The line memory 195 is a storage device for storing data of one line of an image for a required time only, and stores the contents of Id1 to Idn as appropriate according to a control signal T MRY sent from the control circuit 193. . The stored contents are output as I'd1 to I'dn and input to the modulation signal generator 197.

【0104】変調信号発生器197は、前記画像データ
I’d1ないしI’dnの各々に応じて、電子放出素子
の各々を適切に駆動変調するための信号源で、その出力
信号は、端子Dy1ないしDynを通じて表示パネル1
91内の電子放出素子に印加される。
The modulation signal generator 197 is a signal source for appropriately driving and modulating each of the electron-emitting devices in accordance with each of the image data I'd1 to I'dn. Or display panel 1 through Dyn
The voltage is applied to the electron-emitting device in 91.

【0105】前述したように、本発明に係わる電子放出
素子は、放出電流Ieに対して以下の基本特性を有して
いる。すなわち、前述したように、電子放出には明確な
しきい値電圧Vthがあり、Vth以上の電圧を印加さ
れたときのみ電子放出が生じる。また、電子放出しきい
値以上の電圧に対しては、素子への印加電圧の変化に応
じて放出電流も変化してゆく。なお、電子放出素子の材
料や構成、製造方法を変えることにより、電子放出しき
い値電圧Vthの値や、印加電圧に対する放出電流の変
化の度合が変る場合もあるが、いずれにしても以下のよ
うなことがいえる。
As described above, the electron-emitting device according to the present invention has the following basic characteristics with respect to the emission current Ie. That is, as described above, electron emission has a clear threshold voltage Vth, and electron emission occurs only when a voltage higher than Vth is applied. For a voltage equal to or higher than the electron emission threshold, the emission current also changes in accordance with the change in the voltage applied to the element. The value of the electron emission threshold voltage Vth and the degree of change of the emission current with respect to the applied voltage may be changed by changing the material, configuration, and manufacturing method of the electron emission element. The same can be said.

【0106】すなわち、本素子にパルス状の電圧を印加
する場合、例えば電子放出しきい値以下の電圧を印加し
ても電子放出は生じないが、電子放出しきい値以上の電
圧を印加する場合には電子ビームが出力される。その
際、第一には、パルスの波高値Vmを変化させることに
より出力電子ビームの強度を制御することが可能であ
る。第二には、パルスの幅Pwを変化させることにより
出力電子ビームの電荷の総量を制御することが可能であ
る。
That is, when a pulse-like voltage is applied to the device, for example, when a voltage lower than the electron emission threshold is applied, no electron emission occurs, but when a voltage higher than the electron emission threshold is applied. Outputs an electron beam. At that time, first, it is possible to control the intensity of the output electron beam by changing the peak value Vm of the pulse. Second, it is possible to control the total amount of charge of the output electron beam by changing the pulse width Pw.

【0107】したがって、入力信号に応じて、電子放出
素子を変調する方式としては、電圧変調方式、パルス幅
変調方式等が挙げられ、電圧変調方式を実施するには、
変調信号発生器197としては、一定の長さの電圧パル
スを発生するが入力されるデータに応じて適宜パルスの
波高値を変調するような電圧変調方式の回路を用いる。
Therefore, as a method of modulating the electron-emitting device in accordance with the input signal, a voltage modulation method, a pulse width modulation method, and the like can be mentioned.
As the modulation signal generator 197, a voltage modulation type circuit that generates a voltage pulse of a fixed length but appropriately modulates the peak value of the pulse according to input data is used.

【0108】また、パルス幅変調方式を実施するには、
変調信号発生器197としては、一定の波高値の電圧パ
ルスを発生するが入力されるデータに応じて適宜電圧パ
ルスの幅を変調するようなパルス幅変調方式の回路を用
いるものである。
In order to implement the pulse width modulation method,
As the modulation signal generator 197, a pulse width modulation type circuit that generates a voltage pulse having a constant peak value and appropriately modulates the width of the voltage pulse according to input data is used.

【0109】以上説明した一連の動作により、表示パネ
ル191を用いてテレビジョンの表示を行える。なお、
上記説明中、特に記載しなかったが、シフトレジスタ1
94やラインメモリ195は、デジタル信号式のもので
もアナログ信号式のものでも差し支えなく、画像信号の
シリアル/パラレル変換や記憶が所定の速度で行われれ
ばよい。
[0109] Through a series of operations described above, television display can be performed using the display panel 191. In addition,
Although not specifically described in the above description, the shift register 1
The digital memory 94 or the line memory 195 may be of a digital signal type or an analog signal type, as long as the serial / parallel conversion and storage of the image signal are performed at a predetermined speed.

【0110】デジタル信号式を用いる場合には、同期信
号分離回路196の出力信号DATAをデジタル信号化
する必要があるが、これは同期信号分離回路196の出
力部にA/D変換器を備えれば容易に可能であることは
いうまでもない。また、これと関連してラインメモリ1
95の出力信号がデジタル信号かアナログ信号かによ
り、変調信号発生器197に用いられる回路が若干異な
ったものとなるのはいうまでもない。すなわち、デジタ
ル信号の場合には、電圧変調方式の場合、変調信号発生
器197には、例えばよく知られるD/A変換回路を用
い、必要に応じて増幅回路等を付け加えればよい。また
パルス幅変調方式の場合、変調信号発生器197は、例
えば高速の発振器および発振器の出力する波数を計数す
る計数器(カウンタ)および計数器の出力値と前記ライ
ンメモリ195の出力値を比較する比較器(コンパレー
タ)を組み合せた回路を用いれば当業者であれば容易に
構成できる。必要に応じて、比較器の出力するパルス幅
変調された変調信号を電子放出素子の駆動電圧にまで電
圧増幅するための増幅器を付け加えてもよい。
When the digital signal type is used, it is necessary to convert the output signal DATA of the synchronization signal separation circuit 196 into a digital signal. This is provided with an A / D converter at the output of the synchronization signal separation circuit 196. Needless to say, it is easily possible. In connection with this, the line memory 1
It goes without saying that the circuit used for the modulation signal generator 197 is slightly different depending on whether the output signal of 95 is a digital signal or an analog signal. That is, in the case of a digital signal, in the case of the voltage modulation method, for example, a well-known D / A conversion circuit may be used as the modulation signal generator 197, and an amplification circuit or the like may be added as necessary. In the case of the pulse width modulation method, the modulation signal generator 197 compares, for example, a high-speed oscillator, a counter for counting the number of waves output from the oscillator, and an output value of the counter with an output value of the line memory 195. If a circuit combining a comparator is used, those skilled in the art can easily configure the circuit. If necessary, an amplifier for voltage-amplifying the pulse-width-modulated signal output from the comparator to the drive voltage of the electron-emitting device may be added.

【0111】一方、アナログ信号の場合には、電圧変調
方式の場合、変調信号発生器197には、例えばよく知
られるオペアンプ等を用いた増幅回路を用いればよく、
必要に応じてレベルシフト回路等を付け加えてもよい。
また、パルス幅変調方式の場合には、例えばよく知られ
た電圧制御型発振回路(VCO)を用いればよく、必要
に応じて電子放出素子の駆動電圧にまで電圧増幅するた
めの増幅器を付け加えてもよい。
On the other hand, in the case of an analog signal, in the case of the voltage modulation method, an amplifier circuit using, for example, a well-known operational amplifier may be used as the modulation signal generator 197.
If necessary, a level shift circuit or the like may be added.
In the case of the pulse width modulation method, for example, a well-known voltage controlled oscillator (VCO) may be used, and an amplifier for amplifying the voltage up to the drive voltage of the electron-emitting device may be added as necessary. Is also good.

【0112】以上のように完成した画像表示装置におい
て、電子源80の各電子放出素子87に、端子Dx1な
いしDxm、Dy1ないしDynを通じ、電圧を印加す
ることにより、電子を放出させ、高圧端子Hv を通じ、
メタルバック85あるいは透明電極(不図示)に高圧を
印加し、電子ビームを加速し、蛍光膜84に衝突させ、
励起・発光させることで画像を表示することができる。
また、図1に示したような配線構造を有する電子源80
を用いることにより、配線および電子放出素子87の密
度を高密度化できるので、単位面積あたりの画素数を増
やし、高解像度を有する画像形成装置が達成される。
In the image display device completed as described above, electrons are emitted by applying a voltage to each of the electron-emitting devices 87 of the electron source 80 through the terminals Dx1 to Dxm and Dy1 to Dyn, so that the high-voltage terminal H through v
A high voltage is applied to the metal back 85 or the transparent electrode (not shown) to accelerate the electron beam and cause it to collide with the fluorescent film 84,
An image can be displayed by exciting and emitting light.
An electron source 80 having a wiring structure as shown in FIG.
Is used, the density of the wiring and the electron-emitting device 87 can be increased, so that the number of pixels per unit area is increased and an image forming apparatus having high resolution is achieved.

【0113】以上述べた構成は、表示等に用いられる好
適な画像形成装置を作製する上で必要な概略構成であ
り、例えば各部材の材料等、詳細な部分は上述内容に限
られるものではなく、画像形成装置の用途に適するよう
に適宜選択する。また、入力信号例として、NTSC方
式を挙げたが、これに限るものでなく、PAL、SEC
AM方式等の諸方式でもよく、また、これよりも、多数
の走査線からなるTV信号(例えば、MUSE方式をは
じめとする高品位TV)方式でもよい。
The configuration described above is a schematic configuration necessary for manufacturing a suitable image forming apparatus used for display or the like. For example, detailed portions such as materials of each member are not limited to the above-described contents. Is appropriately selected so as to be suitable for the use of the image forming apparatus. Also, the NTSC system has been described as an example of an input signal, but the present invention is not limited to this, and PAL, SEC
Various systems such as the AM system may be used, and a TV signal (for example, a high-definition TV including the MUSE system) including a large number of scanning lines may be used.

【0114】なお、本実施例では、第2の配線層8(x
配線88)の櫛状に突出したパターンが、他方の素子電
極2(図1参照)の対向方向と垂直な方向(Y方向)に
対して全ての範囲で接触している例を示したが、第2の
配線層8が特に厚膜で構成され、他方の素子電極2が正
極側となる場合には、図14に示すように、第2の配線
層28が他方の素子電極22に、素子電極22、23の
対向方向と垂直な方向の端部で接触するように、第2の
配線層28の櫛状に突出したパターンを設けることが好
ましい。
In this embodiment, the second wiring layer 8 (x
The example in which the comb-shaped pattern of the wiring 88) is in contact with the entire area in the direction (Y direction) perpendicular to the opposing direction of the other element electrode 2 (see FIG. 1) is shown. When the second wiring layer 8 is formed of a particularly thick film and the other element electrode 2 is on the positive electrode side, the second wiring layer 28 is connected to the other element electrode 22 as shown in FIG. It is preferable to provide a comb-shaped projecting pattern of the second wiring layer 28 so that the electrodes 22 and 23 come into contact with each other at the ends in the direction perpendicular to the facing direction.

【0115】これは、前述したように、表面伝導型の電
子放出素子29から放出された電子は正極側にずれて飛
翔する放射特性を有し、これによる電子の配線への吸い
込みを防止するためである。すなわち、第2の配線層2
8に接触する他方の素子電極22を正極としたとき、厚
膜である第2の配線層28が、電子放出部を含む導電性
薄膜24の近傍にあると、電子放出部から放出された電
子が所定の位置に到達せずに、第2の配線層28に吸い
込まれる場合があるが、このように、第2の配線層28
の他方の素子電極22との接触位置を、素子電極22、
23の対向方向と垂直な方向の端部で接触するようにす
ることで、放出された電子がすれる方向には第2の配線
層28が位置しないので、放出された電子が第2の配線
層28に吸い込まれることはなくなる。
This is because, as described above, the electrons emitted from the surface-conduction type electron-emitting device 29 have a radiation characteristic of being shifted toward the positive electrode side and fly, thereby preventing the electrons from being absorbed into the wiring. It is. That is, the second wiring layer 2
When the other element electrode 22 in contact with 8 is a positive electrode, if the second wiring layer 28, which is a thick film, is in the vicinity of the conductive thin film 24 including the electron-emitting portion, electrons emitted from the electron-emitting portion May be sucked into the second wiring layer 28 without reaching the predetermined position.
The contact position with the other element electrode 22 of the
Since the second wiring layer 28 is not positioned in the direction in which the emitted electrons slide by contacting at the end of the direction perpendicular to the facing direction of the second wiring 23, the emitted electrons are It will not be sucked into the layer 28.

【0116】一方、第1の配線層26が接触する一方の
素子電極23が正極となる場合には、同様の理由によ
り、一方の素子電極23の端部に接触するように第1の
配線層26を配置することで、放出された電子の第1の
配線層26への吸い込みを抑えることができる。もちろ
ん、正極、負極に係わらず、第1の配線層26および第
2の配線層28を、それぞれ素子電極22、23の端部
に接触するように配置してもよい。
On the other hand, when one of the element electrodes 23 to which the first wiring layer 26 is in contact has a positive polarity, the first wiring layer is in contact with the end of the one of the element electrodes 23 for the same reason. By arranging 26, it is possible to suppress the emitted electrons from being absorbed into the first wiring layer 26. Of course, regardless of the positive electrode and the negative electrode, the first wiring layer 26 and the second wiring layer 28 may be arranged so as to be in contact with the ends of the device electrodes 22 and 23, respectively.

【0117】(第2実施例)図15は、本発明の電子源
の第2実施例の要部平面図である。本実施例では、基板
上201に、電子放出素子209の他方の素子電極20
2と接触する部分配線210が他方の素子電極202ご
とに形成され、第2の配線層208は、これら各部分配
線210に接触するような、櫛状に突出したパターンを
有する。すなわち、第2の配線層208は、部分配線2
10を介して電子放出素子209の他方の素子電極20
2と電気的に接続されている。その他の、電子放出素子
209や第1の配線層206や層間絶縁層207の構成
については第1実施例と同様でよいので、その説明は省
略する。
(Second Embodiment) FIG. 15 is a plan view of a main part of a second embodiment of the electron source according to the present invention. In this embodiment, the other device electrode 20 of the electron-emitting device 209 is provided on the substrate 201.
2 is formed for each of the other device electrodes 202, and the second wiring layer 208 has a comb-shaped pattern that contacts each of the partial wires 210. That is, the second wiring layer 208 includes the partial wiring 2
10, the other device electrode 20 of the electron-emitting device 209
2 are electrically connected. The other configurations of the electron-emitting device 209, the first wiring layer 206, and the interlayer insulating layer 207 may be the same as those in the first embodiment, and a description thereof will not be repeated.

【0118】次に、本実施例の電子源の製造工程につい
て説明する。
Next, the manufacturing process of the electron source of this embodiment will be described.

【0119】まず、図16に示すように、青板ガラスか
らなる基板201を十分に洗浄した後、この基板201
上に、フォトリソグラフィ技術によりTi薄膜を形成し
て下引き層としたPt薄膜からなる素子電極202、2
03を形成する。1つの素子電極202、203の大き
さは、素子電極202、203の対向方向に対する幅×
長さが300×200マイクロメートル、厚みが100
ナノメートルとし、また素子電極202、203間の間
隔は2マイクロメートルとした。また、対の素子電極2
02、203の縦横の並びのピッチは、700マイクロ
メートル×500マイクロメートルとした。
First, as shown in FIG. 16, after sufficiently cleaning the substrate 201 made of blue plate glass,
The device electrodes 202 and 2 are formed of a Pt thin film on which a Ti thin film is formed by photolithography to form an undercoat layer.
03 is formed. The size of one device electrode 202, 203 is the width of the device electrode 202, 203 in the facing direction × the width.
300 x 200 micrometers in length, 100 in thickness
The distance between the device electrodes 202 and 203 was 2 micrometers. Further, a pair of device electrodes 2
The vertical and horizontal pitches of 02 and 203 were set to 700 micrometers × 500 micrometers.

【0120】次いで、図17に示すように、一方の素子
電極203に接触する第1の配線層206および他方の
素子電極202に接触する部分配線210を、それぞれ
スクリーン印刷法により形成し、焼成することで、第1
の配線層206と一方の素子電極203との電気的接
続、および部分配線210と他方の素子電極202との
電気的接続を得た。使用したペーストはAgペーストで
ある。
Next, as shown in FIG. 17, a first wiring layer 206 in contact with one element electrode 203 and a partial wiring 210 in contact with the other element electrode 202 are formed by a screen printing method and fired. The first
The electrical connection between the wiring layer 206 and one element electrode 203 and the electrical connection between the partial wiring 210 and the other element electrode 202 were obtained. The paste used was an Ag paste.

【0121】第1の配線層206および部分配線210
を形成したら、図18に示すように、第1の配線層20
6に直交する層間絶縁層207をスクリーン印刷法によ
り形成し、焼成した。ペーストは、ガラスペーストであ
る。ここで、図18では、層間絶縁層207は部分配線
210に隣接して形成されているが、層間絶縁層207
と部分配線210とは、互いに重なり合っていてもよい
し離れていてもよい。そして、図19に示すように、層
間絶縁層207の上に第2の配線層208を形成する。
第2の配線層208は、部分配線210の位置に対応し
て、第1の配線層206と平行な方向に突出し部分配線
210に接触する櫛状のパターンを有しており、第2の
配線層208の形成により、第2の配線層208は部分
電極210を介して他方の素子電極202に電気的に接
続される。第2の配線層208の形成方法としては第1
の配線層206の形成方法と同様の方法が適用できる。
ここでは、第2の配線層208をスクリーン印刷法によ
り形成し、使用したペーストはAgペーストである。
First wiring layer 206 and partial wiring 210
Is formed, the first wiring layer 20 is formed as shown in FIG.
An interlayer insulating layer 207 orthogonal to 6 was formed by a screen printing method and fired. The paste is a glass paste. Here, in FIG. 18, although the interlayer insulating layer 207 is formed adjacent to the partial wiring 210, the interlayer insulating layer 207 is formed.
And the partial wiring 210 may overlap each other or may be separated from each other. Then, as shown in FIG. 19, a second wiring layer 208 is formed on the interlayer insulating layer 207.
The second wiring layer 208 has a comb-shaped pattern that protrudes in a direction parallel to the first wiring layer 206 and contacts the partial wiring 210, corresponding to the position of the partial wiring 210. With the formation of the layer 208, the second wiring layer 208 is electrically connected to the other element electrode 202 through the partial electrode 210. The method for forming the second wiring layer 208 is the first method.
A method similar to the method of forming the wiring layer 206 can be applied.
Here, the second wiring layer 208 is formed by a screen printing method, and the used paste is an Ag paste.

【0122】最後に、図15に示したように、対の素子
電極202、203をつないで、電子放出部形成用の導
電性薄膜204を形成し、この導電性薄膜204に通電
フォーミング処理を施して電子放出部を形成し、電子源
が完成する。本実施例でも、導電性薄膜204としては
Pdの微粒子からなる薄膜でであり、有機金属溶液の塗
布焼成で得られた薄膜を素子電極202、203の間隔
内で残るようにCr薄膜のリバースエッチング法により
パターニングして形成した。
Finally, as shown in FIG. 15, a pair of device electrodes 202 and 203 are connected to form a conductive thin film 204 for forming an electron emission portion, and the conductive thin film 204 is subjected to an energization forming process. To form an electron emission portion, and an electron source is completed. Also in this embodiment, the conductive thin film 204 is a thin film composed of fine particles of Pd, and the thin film obtained by applying and firing the organic metal solution is reverse-etched with the Cr thin film so that the thin film remains within the space between the device electrodes 202 and 203. It was formed by patterning by a method.

【0123】このように、一方の素子電極203と接触
する第1の配線層206と同時に、他方の素子電極と接
触する部分配線210を形成し、この部分配線210を
介して第2の配線層208を他方の素子電極202に接
続させることで、第2の配線層208の位置ずれに対す
る許容度を拡大することができ、第2の配線層208の
位置合わせが容易になる。
As described above, simultaneously with the first wiring layer 206 in contact with one of the element electrodes 203, the partial wiring 210 in contact with the other element electrode is formed, and the second wiring layer is formed through the partial wiring 210. By connecting 208 to the other element electrode 202, the tolerance for the displacement of the second wiring layer 208 can be expanded, and the alignment of the second wiring layer 208 becomes easy.

【0124】本実施例においても、電子放出素子209
から放出された電子の配線への吸い込みを防止するため
に、部分配線210の他方の素子電極202との接触位
置を、素子電極202、203の対向方向に垂直な方向
の端部としてもよい。
Also in this embodiment, the electron-emitting device 209 is used.
In order to prevent the electrons emitted from the substrate from being absorbed into the wiring, the contact position of the partial wiring 210 with the other element electrode 202 may be an end in a direction perpendicular to the direction in which the element electrodes 202 and 203 face each other.

【0125】(第3実施例)図20は、本発明の電子源
の第3実施例の要部平面図である。本実施例では、基板
301上にマトリックス状に配置された多数の表面伝導
型の電子放出素子309が、それぞれ一対の素子電極3
02、303と、対の素子電極302、303をつなぐ
導電製薄膜304とで構成される点は、第1実施例と同
様であり、素子電極302、303の配線構造が第1実
施例と異なる例を示す。
(Third Embodiment) FIG. 20 is a plan view of a main part of a third embodiment of the electron source according to the present invention. In this embodiment, a large number of surface conduction electron-emitting devices 309 arranged in a matrix on the substrate 301 are each provided with a pair of device electrodes 3.
02 and 303 and a conductive thin film 304 connecting the pair of element electrodes 302 and 303 are the same as in the first embodiment, and the wiring structure of the element electrodes 302 and 303 is different from that of the first embodiment. Here is an example.

【0126】図20において、本実施例の電子源は、基
本的に、それぞれX方向に平行に形成された第1の配線
層306と第2の配線層308とに電気的に接続されて
X方向に並ぶ複数個の電子放出素子309を1つの単位
とし(これを素子行と呼ぶ)、これをY方向に複数行配
置した構成となっている。
In FIG. 20, the electron source of this embodiment is basically electrically connected to a first wiring layer 306 and a second wiring layer 308 formed in parallel in the X direction. A plurality of electron-emitting devices 309 arranged in the direction are defined as one unit (this is called an element row), and a plurality of electron-emitting devices 309 are arranged in the Y direction.

【0127】第1の配線層306および第2の配線層3
08は、互いに電子放出素子309を挟んでY方向に間
隔をおいて形成された櫛状の配線であり、それぞれの櫛
の歯に相当する部分が互い違いに向き合わせて配置され
て、第1の配線層306が一方の素子電極303に、第
2の配線層308が他方の素子電極302に、それぞれ
電気的に接続されている。
First Wiring Layer 306 and Second Wiring Layer 3
Reference numeral 08 denotes comb-shaped wirings formed at intervals in the Y direction with the electron-emitting device 309 interposed therebetween, and portions corresponding to the teeth of the respective combs are alternately arranged to face each other. The wiring layer 306 is electrically connected to one element electrode 303, and the second wiring layer 308 is electrically connected to the other element electrode 302.

【0128】次に、本実施例の電子源の製造工程につい
て説明する。
Next, the manufacturing process of the electron source of this embodiment will be described.

【0129】まず、図21に示すように、第1実施例と
同様にして、洗浄された基板301(ここでは、ソーダ
ライムガラス基板を使用)に、素子電極302、303
を形成する。本実施例では、素子電極302、303の
形成方法として、厚膜印刷法を用いた。この際使用した
ペーストはMODペーストで、本実施例では金属成分と
してPtを用いた。印刷の方法はスクリーン印刷法であ
る。印刷の後、70℃で10分間乾燥し、次に本焼成を
実施する。焼成温度は550℃で、ピーク保持時間は約
8分である。印刷、焼成後の素子電極302、303の
膜厚は、0.25マイクロメートル以下であった。
First, as shown in FIG. 21, in the same manner as in the first embodiment, element electrodes 302 and 303 are placed on a cleaned substrate 301 (here, a soda-lime glass substrate is used).
To form In this embodiment, a thick film printing method is used as a method for forming the element electrodes 302 and 303. The paste used at this time was a MOD paste, and in this embodiment, Pt was used as a metal component. The printing method is a screen printing method. After printing, drying is performed at 70 ° C. for 10 minutes, and then main firing is performed. The firing temperature is 550 ° C. and the peak retention time is about 8 minutes. The thickness of the device electrodes 302 and 303 after printing and firing was 0.25 micrometers or less.

【0130】次いで、図22に示すように、第1の配線
層306および第2の配線層308を形成する。第1の
配線層306および第2の配線層308は、それぞれ櫛
状のパターンをもつ配線であり互いに重なり合わないの
で、第1の配線層306と第2の配線層308とは同時
に形成することができる。しかも、第1の配線層306
および第2の配線層308の形成により、一方の素子電
極303と第1の配線層306との接続、および他方の
素子電極302と第2の配線層308との接続がなされ
る。
Next, as shown in FIG. 22, a first wiring layer 306 and a second wiring layer 308 are formed. Since the first wiring layer 306 and the second wiring layer 308 are wirings each having a comb-like pattern and do not overlap each other, the first wiring layer 306 and the second wiring layer 308 must be formed at the same time. Can be. Moreover, the first wiring layer 306
By forming the second wiring layer 308, connection between one element electrode 303 and the first wiring layer 306 and connection between the other element electrode 302 and the second wiring layer 308 are made.

【0131】本実施例では、第1の配線層306および
第2の配線層308の形成方法として、厚膜スクリーン
印刷法を用いた。この際使用したペーストはAgペース
トで、金属成分はAgである。所望のパターンでスクリ
ーン印刷を行い、110℃で20分間の乾燥を行った
後、550℃、ピーク保持時間15分の焼成を行って、
幅が300マイクロメートル、厚みが10マイクロメー
トルの第1の配線層306および第2の配線層308を
得た。
In this embodiment, as the method for forming the first wiring layer 306 and the second wiring layer 308, a thick film screen printing method is used. The paste used at this time was an Ag paste, and the metal component was Ag. After performing screen printing with a desired pattern and drying at 110 ° C. for 20 minutes, baking at 550 ° C. and a peak holding time of 15 minutes was performed.
A first wiring layer 306 and a second wiring layer 308 having a width of 300 micrometers and a thickness of 10 micrometers were obtained.

【0132】以上で、素子電極302、303への配線
部分が完成する。もちろん、ペースト材料や印刷方法等
は、第1実施例と同様に、上述したものに限るものでは
ない。 第1の配線層306および第2の配線層308
を形成したら、図20に示すように、対の素子電極30
2、303間をつなぐ導電性薄膜304を形成する。そ
して、この導電性薄膜304に通電フォーミング処理を
施して導電性薄膜304に電子放出部を形成し、電子源
が完成する。導電性薄膜304の形成方法および通電フ
ォーミング処理については第1実施例と同様でよいの
で、その説明は省略する。
As described above, wiring portions to the device electrodes 302 and 303 are completed. Of course, the paste material and the printing method are not limited to those described above, as in the first embodiment. First wiring layer 306 and second wiring layer 308
Is formed, as shown in FIG.
A conductive thin film 304 that connects between the layers 2 and 303 is formed. Then, the conductive thin film 304 is subjected to an energization forming process to form an electron emission portion on the conductive thin film 304, and an electron source is completed. The method for forming the conductive thin film 304 and the energization forming process may be the same as in the first embodiment, and a description thereof will be omitted.

【0133】上記構成に基づき、各素子行の第1の配線
層306と第2の配線層308との間に適宜駆動電圧を
印加することで、電子放出素子309を各素子行ごとに
独立して駆動することができる。すなわち、電子を放出
したい素子行には、電子放出しきい値以上の電圧を印加
し、電子を放出しない素子行には、電子放出しきい値以
下の電圧を印加すればよい。
Based on the above configuration, by appropriately applying a drive voltage between the first wiring layer 306 and the second wiring layer 308 of each element row, the electron-emitting elements 309 are independently provided for each element row. Can be driven. That is, a voltage equal to or higher than the electron emission threshold may be applied to an element row that wants to emit electrons, and a voltage equal to or lower than the electron emission threshold may be applied to an element row that does not emit electrons.

【0134】次に、図20に示した電子源を用いた画像
形成装置の一例について、図23を参照して説明する。
図23は、図20に示した電子源を用いた画像形成装置
の表示パネルの一例の基本構成図である。
Next, an example of an image forming apparatus using the electron source shown in FIG. 20 will be described with reference to FIG.
FIG. 23 is a basic configuration diagram of an example of a display panel of an image forming apparatus using the electron source shown in FIG.

【0135】図23において、リアプレート381に
は、図20に示したものと同様の電子源380が固定さ
れている。電子源380とフェースプレート382との
間には、各電子放出素子309に対応して、素子行と直
交して配置された複数のストライプ状のグリッド電極3
91が設けられている。各グリッド電極391は、電子
放出素子309から放出された電子を変調させるもので
あり、それぞれ各電子放出素子309に対応して、電子
を通過させるための円形の開口391aが設けられてい
る。グリッド電極391の形状や配置については、必ず
しも図23に示したものと同様でなくともよい。例え
ば、開口としてメッシュ状に多数の通過口を設けたもの
でもよく、また、電子放出素子309の周囲や近傍に設
けてもよい。各グリッド電極391および電子源380
の各配線層306、308は、それぞれ不図示の容器外
端子により外囲器の外部に引き出されている。さらに各
容器外端子は、それぞれ不図示の制御回路と電気的に接
続されている。その他の構成は第1実施例と同様である
ので、その説明は省略する。
In FIG. 23, an electron source 380 similar to that shown in FIG. 20 is fixed to a rear plate 381. Between the electron source 380 and the face plate 382, a plurality of stripe-shaped grid electrodes 3 arranged orthogonal to the element rows corresponding to the electron-emitting elements 309.
91 are provided. Each grid electrode 391 modulates the electrons emitted from the electron-emitting device 309, and has a circular opening 391 a for passing electrons corresponding to each electron-emitting device 309. The shape and arrangement of the grid electrodes 391 are not necessarily the same as those shown in FIG. For example, a large number of openings may be provided in the form of a mesh as openings, or the openings may be provided around or near the electron-emitting device 309. Each grid electrode 391 and electron source 380
These wiring layers 306 and 308 are drawn out of the envelope by external terminals (not shown). Further, each container outer terminal is electrically connected to a control circuit (not shown). The other configuration is the same as that of the first embodiment, and the description is omitted.

【0136】本実施例の画像形成装置では、素子行を1
列ずつ順次駆動(走査)していくのと同期してグリッド
電極列に画像1ライン分の変調信号を同時に印加するこ
とにより、電子放出素子309から放出された電子の蛍
光体への照射を制御し、画像を1ラインずつ表示するこ
とができる。
In the image forming apparatus of this embodiment, the number of element rows is one.
Simultaneously applying a modulation signal for one line of an image to the grid electrode rows in synchronization with the sequential driving (scanning) of each row, controls the irradiation of the phosphors with the electrons emitted from the electron-emitting devices 309. The image can be displayed line by line.

【0137】以上説明したように本実施例の電子源38
0では、電子放出素子309を素子行ごとに接続する場
合において、第1の配線層306および第2の配線層3
08を櫛状とし、その櫛の歯の部分で電子放出素子30
9の素子電極302、303に接続することで、第1の
配線層306と第2の配線層308とで直接、素子電極
302、303に接続することができる。その結果、配
線構造が簡略化され、素子電極302、303と各配線
層306、308との接続部分の信頼性が向上する。配
線構造が簡略化されることにより、配線に支配される面
積が低減され、素子電極302、303ひいては電子放
出素子309をより高密度に配置することができるよう
になる。しかも、第1の配線層306と第2の配線層3
08とは互いに重なり合わないので、第1の配線層30
6と第2の配線層308との間に絶縁構造を設ける必要
もなく、さらに、第1の配線層306と第2の配線層3
08とを同時に形成することができるので、第1実施例
に比較して、製造工程をより削減することができる。
As described above, the electron source 38 of the present embodiment is used.
0, when the electron-emitting devices 309 are connected for each element row, the first wiring layer 306 and the second wiring layer 3
08 is in the form of a comb, and the electron-emitting device 30
By connecting to the nine device electrodes 302 and 303, the first wiring layer 306 and the second wiring layer 308 can be directly connected to the device electrodes 302 and 303. As a result, the wiring structure is simplified, and the reliability of the connection between the element electrodes 302 and 303 and the wiring layers 306 and 308 is improved. By simplifying the wiring structure, the area controlled by the wiring is reduced, and the device electrodes 302 and 303, and thus the electron-emitting devices 309 can be arranged at a higher density. Moreover, the first wiring layer 306 and the second wiring layer 3
08 do not overlap with each other, so that the first wiring layer 30
It is not necessary to provide an insulating structure between the first wiring layer 306 and the second wiring layer 3.
08 can be formed simultaneously, so that the number of manufacturing steps can be further reduced as compared with the first embodiment.

【0138】そして、このような電子源380を画像形
成装置に用いることで、単位面積あたりの画素数が多
く、高解像度の画像形成装置を容易に製造することがで
きる。なお、本実施例の電子源380においても、第1
実施例と同様に、図24に示すように、第1の配線層3
26の一方の素子電極323との接触位置および第2の
配線層328の他方の素子電極322との接触位置が、
それぞれ素子電極322、323の対向方向と垂直な方
向の端部となるように、第1の配線層326および第2
の配線層328に櫛状に突出したパターンを設け、電子
放出素子329から放出された電子の配線への吸い込み
を防止してもよい。図24では、両方の配線層326、
328の突出したパターンを素子電極322、323の
対向方向と垂直な方向の端部で接触するように設けた例
を示しているが、少なくとも正極側が、そのように接触
していればよい。
By using such an electron source 380 in an image forming apparatus, it is possible to easily manufacture a high-resolution image forming apparatus having a large number of pixels per unit area. In the electron source 380 of this embodiment, the first
As in the embodiment, as shown in FIG.
26 and the contact position of the second wiring layer 328 with the other device electrode 322 are:
The first wiring layer 326 and the second wiring layer 326 are formed so as to be ends of the device electrodes 322 and 323 in the direction perpendicular to the facing direction.
A pattern protruding in a comb shape may be provided on the wiring layer 328 to prevent the electrons emitted from the electron-emitting device 329 from being sucked into the wiring. In FIG. 24, both wiring layers 326,
An example is shown in which the protruding pattern 328 is provided so as to be in contact with an end in a direction perpendicular to the opposing direction of the element electrodes 322 and 323, but it is sufficient that at least the positive electrode side is in such a contact.

【0139】以上説明した各実施例から明らかなよう
に、本発明に係わる電子源は基本的には電子放出素子と
して冷陰極型の電子放出素子を用いており、その中でも
特に、表面伝導型の電子放出素子を用いている。冷陰極
型の電子放出素子は、例えばフォトリソグラフィー、エ
ッチングのような製造技術を用いれば基板上に精密に位
置決めして形成できるため、微小な間隔で多数個を配列
することが可能である。しかも、従来からCRT等で用
いられてきた熱陰極と比較すると、陰極自身や周辺部が
比較的低温な状態で駆動できるため、より微細な配列ピ
ッチの電子源を容易に実現できる。
As is clear from the embodiments described above, the electron source according to the present invention basically uses a cold-cathode type electron-emitting device as an electron-emitting device. An electron-emitting device is used. Cold cathode type electron-emitting devices can be precisely positioned and formed on a substrate by using a manufacturing technique such as photolithography or etching. Therefore, a large number of cold-cathode electron-emitting devices can be arranged at minute intervals. In addition, as compared with a hot cathode conventionally used in a CRT or the like, the cathode itself and its peripheral portion can be driven at a relatively low temperature, so that an electron source with a finer arrangement pitch can be easily realized.

【0140】このような冷陰極型の電子放出素子として
は、MIM型、FE型、表面伝導型等があるが、その中
でもとりわけ好ましいのは表面伝導型の電子放出素子で
ある。すなわち、MIM型の電子放出素子は絶縁層や上
部電極の厚さを比較的精密に制御する必要があり、ま
た、FE型の電子放出素子は針状の電子放出部の先端形
状を精密に制御する必要がある。そのため、これらの素
子は比較的製造コストが高くなったり、製造プロセス上
の制限から大面積のものを作製するのが困難となる場合
があった。これに対して、表面伝導型の電子放出素子は
構造が単純で構造が簡単であり、大面積のものを容易に
作製できる。近年、特に大面積で安価な表示装置が求め
られる状況においては、とりわけ好適な冷陰極型の電子
放出素子であるといえる。
As such a cold cathode type electron-emitting device, there are a MIM type, an FE type, a surface conduction type and the like, and among them, a surface conduction type electron-emitting device is particularly preferable. That is, the thickness of the insulating layer and the upper electrode needs to be controlled relatively precisely in the MIM type electron-emitting device, and the tip shape of the needle-shaped electron-emitting portion is precisely controlled in the FE type electron-emitting device. There is a need to. For this reason, these elements have a relatively high manufacturing cost, and it is sometimes difficult to manufacture a large-area element due to limitations in the manufacturing process. On the other hand, the surface conduction type electron-emitting device has a simple structure and a simple structure, and a large-area electron-emitting device can be easily manufactured. In recent years, particularly in a situation where a large-area and inexpensive display device is required, it can be said that the cold-cathode type electron-emitting device is particularly suitable.

【0141】また、本発明の電子源は、例えば、電子顕
微鏡のように、放出電子の被照射部材が、画像形成部材
以外の部材である場合についても適用でき、被照射部材
を特定しない電子線発生装置としての形態も取り得る。
Further, the electron source of the present invention can be applied to a case where a member to be irradiated with emitted electrons is a member other than an image forming member, such as an electron microscope, and an electron beam which does not specify a member to be irradiated. It can also take the form of a generator.

【0142】さらに、上述した各実施例では、画像形成
装置として画像を表示する画像表示装置を例に挙げて説
明したが、本発明の思想によれば、例えば、感光性ドラ
ムと発光ダイオード等で構成された光プリンタの発光ダ
イオード等の代替の発光源としても用いることもでき
る。この場合、画像形成部材としては、上述の実施例で
用いた蛍光体のような、直接発光する物質に限るもので
はなく、電子の帯電による潜像画像が形成されるような
部材を用いることもできる。
Further, in each of the embodiments described above, an image display device for displaying an image is described as an example of an image forming device. However, according to the concept of the present invention, for example, a photosensitive drum and a light emitting diode are used. It can also be used as an alternative light source, such as a light emitting diode of a configured optical printer. In this case, the image forming member is not limited to a substance that directly emits light, such as the phosphor used in the above-described embodiment, and a member that forms a latent image by electron charging may be used. it can.

【0143】[0143]

【発明の効果】本発明は、以上説明したとおり構成され
ているので、以下に記載する効果を奏する。
Since the present invention is configured as described above, it has the following effects.

【0144】本発明の電子源およびその製造方法のう
ち、行列状に配置された電子放出素子への配線として、
複数の行方向配線および複数の列方向配線が互いに絶縁
層を介して交差して形成されたものでは、各行方向配線
は電子放出素子の一方の素子電極に直接、電気的に接続
され、各列方向配線には、電子放出素子の他方の素子電
極に直接または部分配線を介して電気的に接続される櫛
状のパターンを有するので、素子電極を各配線に接続す
るための特別な構造や工程が必要なくなる。その結果、
電子源の製造工程の簡略化、および素子電極の配線構造
の簡略化を達成することができる。また、配線構造の簡
略化により、素子電極と各配線との接続部分の信頼性が
向上するとともに、配線に支配される部分の面積が低減
されるので高密度配線が可能となり、素子電極ひいては
電子放出素子をより高密度に配置することができる。
In the electron source and the method of manufacturing the same according to the present invention, as the wiring to the electron-emitting devices arranged in a matrix,
In the case where a plurality of row direction wirings and a plurality of column direction wirings are formed so as to cross each other via an insulating layer, each row direction wiring is directly and electrically connected to one element electrode of the electron-emitting device, and Since the directional wiring has a comb-shaped pattern that is electrically connected to the other element electrode of the electron-emitting device directly or via a partial wiring, a special structure and process for connecting the element electrode to each wiring are provided. Is no longer needed. as a result,
Simplification of the manufacturing process of the electron source and simplification of the wiring structure of the element electrode can be achieved. In addition, the simplification of the wiring structure improves the reliability of the connection portion between the device electrode and each wiring, and reduces the area of the portion controlled by the wiring, so that high-density wiring becomes possible. The emission elements can be arranged at a higher density.

【0145】一方、行列状に配置された電子放出素子へ
の配線として、電子放出素子の行ごとに、電子放出素子
を間において素子電極の対向方向と垂直な方向に、複数
の第1の行方向配線および第2の行方向配線を形成した
ものでは、各行方向配線は、それぞれ櫛状に突出するパ
ターンにおいて素子電極に接触し、電気的に接続され
る。その結果、第1の行方向配線および第2の行方向配
線だけで、電子放出素子の素子電極との配線がなされ、
電子源の製造工程の簡略化、および素子電極の配線構造
の簡略化を達成することができる。しかも、各行方向配
線は同時に形成することができるので、配線工程および
配線構造をより簡略化できる。
On the other hand, as a wiring to the electron-emitting devices arranged in a matrix, a plurality of first rows are provided for each row of the electron-emitting devices in a direction perpendicular to the device electrode facing direction with the electron-emitting devices therebetween. In the case where the direction wiring and the second row direction wiring are formed, each row direction wiring comes into contact with the element electrode in a pattern protruding in a comb shape and is electrically connected. As a result, only the first row-direction wiring and the second row-direction wiring form wiring with the device electrode of the electron-emitting device,
Simplification of the manufacturing process of the electron source and simplification of the wiring structure of the element electrode can be achieved. In addition, since each row direction wiring can be formed at the same time, the wiring process and the wiring structure can be further simplified.

【0146】さらに、上記本発明の電子源において、各
配線を厚膜印刷法により形成することで、フォトリソグ
ラフィ工程を必要とせずに各配線の形成を行えるので、
各配線の形成工程の短縮化が図られる。
Further, in the electron source of the present invention, since each wiring is formed by a thick film printing method, each wiring can be formed without requiring a photolithography step.
The process of forming each wiring can be shortened.

【0147】また、各配線のうち、少なくとも電子放出
素子の正極となる素子電極に接触する配線を、素子電極
の端部で接触させることで、電子放出素子から放出され
た電子が配線に吸い込まれる現象を抑えることができ
る。
Further, by contacting at least one of the wirings that contacts the element electrode serving as the positive electrode of the electron-emitting device at the end of the element electrode, electrons emitted from the electron-emitting element are sucked into the wiring. The phenomenon can be suppressed.

【0148】特に、本発明の電子源に用いられる電子放
出素子として表面伝導型の電子放出素子を用いること
で、構造が簡単で製造が単純であり、大面積のものも容
易に作製できる。
In particular, by using a surface conduction type electron-emitting device as the electron-emitting device used in the electron source of the present invention, the structure is simple, the production is simple, and a large-area device can be easily produced.

【0149】本発明の画像形成装置は、上述した配線構
造を有する本発明の電子源を用いているので、配線およ
び電子放出素子の密度を高密度化でき、単位面積あたり
の画素数を増やし、高解像度を有する画像形成装置を達
成することができる。特に、画像形成部材として、電子
放出素子から放出される電子が衝突することにより発光
する蛍光体を含む蛍光膜を用いることで、高解像度でし
かも大画面の画像表示装置を容易に得ることができる。
Since the image forming apparatus of the present invention uses the electron source of the present invention having the above-described wiring structure, the density of wirings and electron-emitting devices can be increased, and the number of pixels per unit area can be increased. An image forming apparatus having high resolution can be achieved. In particular, a high-resolution and large-screen image display device can be easily obtained by using, as the image forming member, a phosphor film containing a phosphor that emits light when electrons emitted from the electron-emitting device collide. .

【0150】そして、本発明の画像形成装置の製造方法
は、電子源を上述した本発明の電子源の製造方法により
製造することにより、電子源の製造工程を簡略化しつつ
も、画素密度の高い画像形成装置を得ることができる。
In the method of manufacturing an image forming apparatus according to the present invention, the electron source is manufactured by the above-described method of manufacturing an electron source according to the present invention. An image forming apparatus can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の電子源の第1実施例の要部平面図であ
る。
FIG. 1 is a plan view of a main part of a first embodiment of an electron source according to the present invention.

【図2】図1に示した電子源の製造工程を説明するため
の図であり、素子電極を形成した状態を示す。
FIG. 2 is a view for explaining a manufacturing process of the electron source shown in FIG. 1 and shows a state in which device electrodes are formed.

【図3】図1に示した電子源の製造工程を説明するため
の図であり、第1の配線層を形成した状態を示す。
FIG. 3 is a view for explaining a manufacturing process of the electron source shown in FIG. 1 and shows a state where a first wiring layer is formed.

【図4】図1に示した電子源の製造工程を説明するため
の図であり、層間絶縁層を形成した状態を示す。
FIG. 4 is a view for explaining a manufacturing process of the electron source shown in FIG. 1 and shows a state where an interlayer insulating layer is formed.

【図5】図1に示した電子源の製造工程を説明するため
の図であり、第2の配線層を形成した状態を示す。
FIG. 5 is a view for explaining a manufacturing process of the electron source shown in FIG. 1 and shows a state where a second wiring layer is formed.

【図6】本発明に好適な基本的な表面伝導型電子放出素
子の構成を示す図で、同図(a)はその平面図、同図
(b)はその断面図である。
FIGS. 6A and 6B are diagrams showing a configuration of a basic surface conduction electron-emitting device suitable for the present invention, wherein FIG. 6A is a plan view and FIG. 6B is a cross-sectional view.

【図7】図6に示した表面伝導型電子放出素子の製造工
程の一例を説明するための図である。
FIG. 7 is a view for explaining an example of a manufacturing process of the surface conduction electron-emitting device shown in FIG.

【図8】表面伝導型電子放出素子に電子放出部を形成す
る際に行われる通電フォーミング時に与えられる電圧波
形の例を示す図である。
FIG. 8 is a diagram showing an example of a voltage waveform applied at the time of energization forming performed when forming an electron emission portion in a surface conduction electron-emitting device.

【図9】図6に示した構成を有する素子の電子放出特性
を測定するための測定評価装置の概略構成図である。
FIG. 9 is a schematic configuration diagram of a measurement evaluation device for measuring the electron emission characteristics of the device having the configuration shown in FIG.

【図10】図9に示した測定評価装置により測定された
放出電流Ieおよび素子電流Ifと素子電圧Vfの関係
の典型的な例を示すグラフである。
10 is a graph showing a typical example of a relationship between an emission current Ie, an element current If, and an element voltage Vf measured by the measurement evaluation device shown in FIG.

【図11】図1に示した電子源を用いた画像形成装置の
表示パネルの一例の基本構成図である。
11 is a basic configuration diagram of an example of a display panel of an image forming apparatus using the electron source shown in FIG.

【図12】図11に示した表示パネルの蛍光膜の、蛍光
体の配置例を示す図である。
12 is a diagram showing an example of the arrangement of phosphors on the phosphor film of the display panel shown in FIG. 11;

【図13】図1に示した電子源を用いた画像形成装置に
よりNTSC方式のテレビ信号に応じて表示を行う例の
駆動回路のブロック図である。
FIG. 13 is a block diagram of a driving circuit in which an image is formed in accordance with an NTSC television signal by an image forming apparatus using the electron source shown in FIG. 1;

【図14】本発明の電子源の第1実施例における、配線
の変形例をしめす要部平面図である。
FIG. 14 is a main part plan view showing a modification of the wiring in the first embodiment of the electron source of the present invention.

【図15】本発明の電子源の第2実施例の要部平面図で
ある。
FIG. 15 is a plan view of a main part of a second embodiment of the electron source according to the present invention.

【図16】図15に示した電子源の製造工程を説明する
ための図であり、素子電極を形成した状態を示す。
FIG. 16 is a view for explaining the manufacturing process of the electron source shown in FIG. 15 and shows a state where element electrodes are formed.

【図17】図15に示した電子源の製造工程を説明する
ための図であり、第1の配線層および部分配線を形成し
た状態を示す。
FIG. 17 is a view for explaining the manufacturing process of the electron source shown in FIG. 15 and shows a state where a first wiring layer and a partial wiring are formed.

【図18】図15に示した電子源の製造工程を説明する
ための図であり、層間絶縁層を形成した状態を示す。
FIG. 18 is a view for explaining the manufacturing process of the electron source shown in FIG. 15, showing a state where an interlayer insulating layer is formed.

【図19】図15に示した電子源の製造工程を説明する
ための図であり、第2の配線層を形成した状態を示す。
FIG. 19 is a view for explaining a manufacturing process of the electron source shown in FIG. 15, showing a state where a second wiring layer is formed.

【図20】本発明の電子源の第3実施例の要部平面図で
ある。
FIG. 20 is a plan view of a main part of a third embodiment of the electron source according to the present invention.

【図21】図20に示した電子源の製造工程を説明する
ための図であり、素子電極を形成した状態を示す。
FIG. 21 is a view for explaining a manufacturing process of the electron source shown in FIG. 20, showing a state where element electrodes are formed.

【図22】図20に示した電子源の製造工程を説明する
ための図であり、第1の配線層および第2の配線層を形
成した状態を示す。
FIG. 22 is a diagram for explaining the manufacturing process of the electron source shown in FIG. 20, showing a state where a first wiring layer and a second wiring layer are formed.

【図23】図20に示した電子源を用いた画像形成装置
の表示パネルの一例の基本構成図である。
23 is a basic configuration diagram of an example of a display panel of an image forming apparatus using the electron source shown in FIG.

【図24】本発明の電子源の第3実施例における、配線
の変形例をしめす要部平面図である。
FIG. 24 is a main part plan view showing a modification of the wiring in the third embodiment of the electron source of the present invention.

【図25】従来の表面伝導型電子放出素子の典型的な素
子構成を示す図である。
FIG. 25 is a view showing a typical device configuration of a conventional surface conduction electron-emitting device.

【符号の説明】[Explanation of symbols]

1、201、301 基板 2、3、22、23、202、203、302、30
3、322、323素子電極 4、24、204、304 導電性薄膜 6、26、206、306、326 第1の配線層 7、207 層間絶縁層 8、28、208、308、328 第2の配線層 9、29、87、209、309、329 電子放出
素子 80、380 電子源 81、381 リアプレート 82、382 フェースプレート 83 ガラス基板 84 蛍光膜 84a 蛍光体 84b 黒色導電材 85 メタルバック 86 支持枠 88 x配線 89 y配線 90、390 外囲器 191 表示パネル 192 走査回路 193 制御回路 194 シフトレジスタ 195 ラインメモリ 196 同期信号分離回路 197 変調信号発生器 210 部分配線 391 グリッド電極 391a 開口
1, 201, 301 substrates 2, 3, 22, 23, 202, 203, 302, 30
3, 322, 323 Device electrode 4, 24, 204, 304 Conductive thin film 6, 26, 206, 306, 326 First wiring layer 7, 207 Interlayer insulating layer 8, 28, 208, 308, 328 Second wiring Layers 9, 29, 87, 209, 309, 329 Electron-emitting device 80, 380 Electron source 81, 381 Rear plate 82, 382 Face plate 83 Glass substrate 84 Fluorescent film 84a Phosphor 84b Black conductive material 85 Metal back 86 Support frame 88 x wiring 89 y wiring 90, 390 envelope 191 display panel 192 scanning circuit 193 control circuit 194 shift register 195 line memory 196 synchronization signal separation circuit 197 modulation signal generator 210 partial wiring 391 grid electrode 391a opening

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H01J 1/30 D (56)参考文献 特開 平6−342636(JP,A) 特開 平2−46636(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01J 31/12 ──────────────────────────────────────────────────続 き Continuation of the front page (51) Int.Cl. 7 Identification symbol FI H01J 1/30 D (56) References JP-A-6-342636 (JP, A) JP-A-2-46636 (JP, A) (58) Field surveyed (Int. Cl. 7 , DB name) H01J 31/12

Claims (17)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 電子放出部の両端に対向する一対の素子
電極を有し前記素子電極間に駆動電圧を印加することに
より前記電子放出部より電子を放出する電子放出素子
が、基板上に行列状に復数個配置された電子源におい
て、 前記基板に、前記素子電極間に駆動電圧を印加するため
の配線として、前記素子電極の対向方向に垂直な複数の
行方向配線と、前記素子電極の対向方向に平行な複数の
列方向配線とが、互いに列方向に延びる絶縁層を介して
交差して形成され、 前記各行方向配線は、前記列方向配線の下側に配され、
行方向に並んだ前記電子放出素子の素子電極のうち一方
の素子電極に接触する位置に配置され、 前記各列方向配線は、列方向に並んだ前記電子放出素子
の素子電極のうち他方の素子電極にそれぞれ電気的に接
続するための、櫛状に突出したパターンを有することを
特徴とする電子源。
An electron-emitting device having a pair of device electrodes opposed to both ends of an electron-emitting portion and emitting electrons from the electron-emitting portion by applying a driving voltage between the device electrodes is arranged in a matrix on a substrate. A plurality of row-direction wirings perpendicular to a direction in which the device electrodes face each other, wherein the plurality of row-direction wires are applied to the substrate as wires for applying a drive voltage between the device electrodes; A plurality of column-directional wirings parallel to the opposing direction are formed to intersect with each other via an insulating layer extending in the column direction, and each of the row-directional wirings is arranged below the column-directional wirings,
Each of the column-direction wirings is arranged at a position in contact with one of the device electrodes of the electron-emitting devices arranged in the row direction, and the other of the device electrodes of the electron-emitting devices arranged in the column direction. An electron source having a pattern protruding in a comb shape for electrically connecting to respective electrodes.
【請求項2】 前記各行方向配線および各列方向配線
が、厚膜印刷法により形成される請求項1に記載の電子
源。
2. The electron source according to claim 1, wherein each of said row direction wiring and each column direction wiring is formed by a thick film printing method.
【請求項3】 前記各列方向配線の各櫛状に突出したパ
ターンは、前記他方の素子電極に接触する請求項1また
は2に記載の電子源。
3. The electron source according to claim 1, wherein each comb-shaped pattern of each column-direction wiring contacts the other element electrode.
【請求項4】 前記各行方向配線および各列方向配線の
うち、少なくとも前記電子放出素子の正極となる素子電
極に接触する配線が、前記電子放出素子の素子電極の端
部で接触している請求項3に記載の電子源。
4. The device according to claim 1, wherein at least one of the row-directional wiring and the column-directional wiring that contacts a device electrode serving as a positive electrode of the electron-emitting device is in contact with an end of the device electrode of the electron-emitting device. Item 4. The electron source according to item 3.
【請求項5】 前記基板には、前記各行方向配線および
各列方向配線とともに、前記各電子放出素子の他方の素
子電極に接触する部分配線が形成され、 前記各列方向配線の各櫛状に突出したパターンは、それ
ぞれ前記各部分配線に接触する請求項1または2に記載
の電子源。
5. The substrate is formed with a partial wiring in contact with the other element electrode of each of the electron-emitting devices, along with each of the row-directional wirings and each of the column-directional wirings. The electron source according to claim 1, wherein the protruding patterns respectively contact the respective partial wirings.
【請求項6】 前記各部分配線は厚膜印刷法により形成
され、前記各部分配線および前記各行方向配線のうち、
少なくとも前記電子放出素子の正極となる素子電極に接
触する配線が、前記電子放出素子の素子電極の端部で接
触している請求項5に記載の電子源。
6. The partial wiring is formed by a thick-film printing method, and among the partial wirings and the row-directional wirings,
6. The electron source according to claim 5, wherein at least a wiring contacting a device electrode serving as a positive electrode of the electron-emitting device is in contact with an end of the device electrode of the electron-emitting device.
【請求項7】 前記電子放出素子は、対向する対の素子
電極と、前記対の素子電極間をつなぎ一部が電気的に高
抵抗な状態となった導電性薄膜とで構成される、表面伝
導型の電子放出素子である請求項1ないしのいずれか
1項に記載の電子源。
7. The surface of the electron-emitting device includes a pair of device electrodes facing each other, and a conductive thin film that connects the pair of device electrodes and has a partially high resistance state. The electron source according to any one of claims 1 to 6 , wherein the electron source is a conduction electron-emitting device.
【請求項8】 請求項1ないしのいずれか1項に記載
の電子源を備えた画像形成装置であって、 前記電子源の電子放出素子から放出された電子が衝突す
ることにより画像が形成される画像形成部材が支持枠を
介して前記電子源に対向配置され、前記電子源と前記支
持枠と前記画像形成部材とを含む外囲器の内部が真空雰
囲気とされていることを特徴とする画像形成装置。
8. An image forming apparatus having an electron source according to any one of claims 1 to 7, the image is formed by electrons emitted from the electron-emitting devices of the electron source collide The image forming member to be disposed is opposed to the electron source via a support frame, and the inside of an envelope including the electron source, the support frame, and the image forming member has a vacuum atmosphere. Image forming apparatus.
【請求項9】 前記画像形成部材は、前記電子放出素子
から放出された電子が衝突することにより発光する蛍光
体を含む蛍光膜である請求項に記載の画像形成装置。
Wherein said image forming member, image forming apparatus according to claim 8 is a fluorescent film including a phosphor which emits light by electrons emitted from the electron-emitting devices collide.
【請求項10】 基板上に、電子放出素子を構成し電子
放出部の両端に対向する対の素子電極を行列状に複数対
配置し、前記素子電極間に電圧を印加して前記電子放出
部より電子を放出させるための配線を形成する電子源の
製造方法において、 前記素子電極の対向方向に垂直な方向を行方向とし、平
行な方向を列方向としたとき、 前記配線を形成する工程が、前記電子放出素子の列ごと
に配置されて前記行方向に延び、前記行方向に並ぶ素子
電極のうち一方の素子電極に接触する複数の行方向配線
を形成する工程と、 前記各行方向配線を形成した後、前記電子放出素子の行
ごとに配置されて前記列方向に延びる複数の絶縁層を前
記行方向配線に交差して形成する工程と、 前記各絶縁層上に、前記列方向に並ぶ素子電極のうち他
方の素子電極にそれぞれ電気的に接続するための櫛状に
突出したパターンを有する複数の列方向配線を形成する
工程とを含むことを特徴とする電子源の製造方法。
10. An electron-emitting device, comprising: a plurality of pairs of device electrodes arranged in a matrix on opposite sides of an electron-emitting portion on a substrate; and applying a voltage between the device electrodes to form the electron-emitting portion. In a method of manufacturing an electron source for forming a wiring for emitting more electrons, the step of forming the wiring is performed when a direction perpendicular to a direction opposite to the element electrode is defined as a row direction and a parallel direction is defined as a column direction. Forming a plurality of row-direction wirings that are arranged for each column of the electron-emitting devices, extend in the row direction, and are in contact with one of the device electrodes arranged in the row direction; Forming a plurality of insulating layers arranged in each row of the electron-emitting devices and extending in the column direction so as to intersect with the row-direction wiring; and forming a plurality of insulating layers on the insulating layers in the column direction. The other of the device electrodes Method for producing respective electron source which comprises a step of forming a plurality of column wirings having a comb shape protruding pattern for electrically connecting.
【請求項11】 前記各行方向配線および各列方向配線
を、厚膜印刷法により形成する請求項10に記載の電子
源の製造方法。
11. The method of manufacturing an electron source according to claim 10 , wherein each of said row direction wiring and each column direction wiring is formed by a thick film printing method.
【請求項12】 前記各列方向配線の各櫛状に突出した
パターンを、前記他方の素子電極に接触する位置に形成
する請求項10または11に記載の電子源の製造方法。
12. The method of manufacturing an electron source according to claim 10 , wherein each comb-shaped pattern of each column-direction wiring is formed at a position in contact with the other element electrode.
【請求項13】 前記各行方向配線および各列方向配線
のうち、少なくとも前記電子放出素子の正極となる素子
電極に接触する配線を、前記電子放出素子の素子電極の
端部で接触する位置に形成する請求項12に記載の電子
源の製造方法。
13. A wiring that contacts at least an element electrode serving as a positive electrode of the electron-emitting device among the row-direction wirings and the column-direction wirings, is formed at a position where it is in contact with an end of the element electrode of the electron-emitting device. The method for manufacturing an electron source according to claim 12 .
【請求項14】 前記各列方向配線を形成する前に、前
記各素子電極の他方の素子電極に接触する部分配線を形
成し、 前記各列方向配線の各櫛状に突出したパターンを、それ
ぞれ前記各部分配線に接触する位置に形成する請求項
0または11に記載の電子源の製造方法。
14. Before forming each of said column-direction wirings, a partial wiring which is in contact with the other device electrode of each of said device electrodes is formed, and each of said column-direction wirings is projected in a comb-like pattern. claim 1 formed at a position in contact with the respective partial wiring
12. The method for producing an electron source according to 0 or 11 .
【請求項15】 前記各部分配線を厚膜印刷法により形
成し、前記各部分配線および前記各行方向配線のうち、
少なくとも前記電子放出素子の正極となる素子電極に接
触する配線を、前記電子放出素子の素子電極の端部で接
触する位置に形成する請求項14に記載の電子源の製造
方法。
15. Each of the partial wirings is formed by a thick film printing method, and among the partial wirings and the row wirings,
The method for manufacturing an electron source according to claim 14 , wherein at least a wiring contacting a device electrode serving as a positive electrode of the electron-emitting device is formed at a position where the wire contacts the device electrode of the electron-emitting device.
【請求項16】 請求項10ないし15のいずれか1項
に記載の電子源の製造方法により電子源を製造し、前記
電子源に支持枠を介して、前記電子源の電子放出素子か
ら放出された電子が衝突することにより画像が形成され
る画像形成部材を対向配置して外囲器を構成した後、前
記外囲器の内部を排気することを特徴とする画像形成装
置の製造方法。
16. An electron source is manufactured by the method for manufacturing an electron source according to claim 10 , wherein the electron source is emitted from an electron-emitting device of the electron source via a support frame. An image forming member on which an image is formed by colliding electrons is formed to form an envelope, and then the inside of the envelope is evacuated.
【請求項17】 前記画像形成部材を、前記電子放出素
子から放出された電子が衝突することにより発光する蛍
光体を含む蛍光膜で構成する請求項1に記載の画像形成
装置の製造方法。
17. The method for manufacturing an image forming apparatus according to claim 1, wherein the image forming member is formed of a phosphor film containing a phosphor that emits light when electrons emitted from the electron-emitting devices collide.
JP32433894A 1994-05-20 1994-12-27 Electron source, image forming apparatus using the electron source, method of manufacturing the electron source, and method of manufacturing the image forming apparatus Expired - Fee Related JP3217629B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP32433894A JP3217629B2 (en) 1994-12-27 1994-12-27 Electron source, image forming apparatus using the electron source, method of manufacturing the electron source, and method of manufacturing the image forming apparatus
US08/578,959 US5831387A (en) 1994-05-20 1995-12-27 Image forming apparatus and a method for manufacturing the same
US09/174,003 US6137218A (en) 1994-05-20 1998-10-16 Image forming apparatus and a method for manufacturing the same
US09/573,553 US6283813B1 (en) 1994-05-20 2000-05-19 Image forming apparatus and a method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32433894A JP3217629B2 (en) 1994-12-27 1994-12-27 Electron source, image forming apparatus using the electron source, method of manufacturing the electron source, and method of manufacturing the image forming apparatus

Publications (2)

Publication Number Publication Date
JPH08185818A JPH08185818A (en) 1996-07-16
JP3217629B2 true JP3217629B2 (en) 2001-10-09

Family

ID=18164672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32433894A Expired - Fee Related JP3217629B2 (en) 1994-05-20 1994-12-27 Electron source, image forming apparatus using the electron source, method of manufacturing the electron source, and method of manufacturing the image forming apparatus

Country Status (1)

Country Link
JP (1) JP3217629B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000311600A (en) 1999-02-23 2000-11-07 Canon Inc Manufacture of electron source, image forming device and wiring board, and electron source, image forming device and wiring board using the manufacture
JP4250345B2 (en) 2000-02-08 2009-04-08 キヤノン株式会社 Conductive film forming composition, conductive film forming method, and image forming apparatus manufacturing method
CN1222918C (en) 2001-08-27 2005-10-12 佳能株式会社 Wiring substrate and mfg. method and image display thereof
JP3710441B2 (en) 2001-09-07 2005-10-26 キヤノン株式会社 Electron source substrate and display device using the same
JP3703448B2 (en) 2001-09-27 2005-10-05 キヤノン株式会社 Electron emitting device, electron source substrate, display device, and manufacturing method of electron emitting device
US6903504B2 (en) 2002-01-29 2005-06-07 Canon Kabushiki Kaisha Electron source plate, image-forming apparatus using the same, and fabricating method thereof
CN1248556C (en) 2002-08-05 2006-03-29 佳能株式会社 Underlying pattern forming material for electrode and wiring material absorption and application thereof
JP3944026B2 (en) 2002-08-28 2007-07-11 キヤノン株式会社 Envelope and manufacturing method thereof
JP4886184B2 (en) 2004-10-26 2012-02-29 キヤノン株式会社 Image display device

Also Published As

Publication number Publication date
JPH08185818A (en) 1996-07-16

Similar Documents

Publication Publication Date Title
JP3624041B2 (en) Image display device using conductive frit
JP3217629B2 (en) Electron source, image forming apparatus using the electron source, method of manufacturing the electron source, and method of manufacturing the image forming apparatus
EP0867911B1 (en) Image forming apparatus and method of manufacturing the same
JP3372720B2 (en) Electron source substrate, image forming apparatus, and manufacturing method thereof
JP4011863B2 (en) Electron emitting device, electron source, and image forming apparatus using the same
JP3222338B2 (en) Method of manufacturing electron source and image forming apparatus
JP3397520B2 (en) Electron source, display panel, image forming apparatus, and manufacturing method thereof
JPH08162001A (en) Electron source substrate, electron source, image forming device and manufacture
JP3323750B2 (en) Electron emitting element, electron source including the same, and image forming apparatus
JP3159909B2 (en) Method for applying fine frit glass and image display apparatus using fine frit glass
JP3507454B2 (en) Manufacturing method of flat plate type image forming apparatus
JPH08138554A (en) Manufacture of flat panel image display device
JP3450533B2 (en) Method of manufacturing electron source substrate and image forming apparatus
JP3226442B2 (en) Image forming device
JP3472033B2 (en) Method of manufacturing electron source substrate and method of manufacturing image forming apparatus
JPH09244545A (en) Method and device for fixing display panel in planar image forming device
JP3459720B2 (en) Method of manufacturing electron source and method of manufacturing image forming apparatus
JP3459705B2 (en) Method of manufacturing electron source substrate and method of manufacturing image forming apparatus
JP3207990B2 (en) Flat plate type image forming apparatus
JPH09219163A (en) Wiring forming method, matrix wiring formed by the method, manufacture of electron source, electron source and image forming device
JPH0955160A (en) Electron emission element, electron source substrate, image forming device, and manufacture of these components
JPH11306959A (en) Electron emitting element, electron source, image forming device, and their manufacture
JPH09199008A (en) Electron source and manufacture thereof, display panel and image forming device
JPH09245694A (en) Electron-source substrate, its manufacture, and image display device
JPH1039788A (en) Electronic original board and picture display device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070803

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080803

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080803

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090803

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090803

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100803

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110803

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120803

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120803

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130803

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees