JP2002268608A - Liquid crystal display device and picture display application device using the same device - Google Patents
Liquid crystal display device and picture display application device using the same deviceInfo
- Publication number
- JP2002268608A JP2002268608A JP2001064648A JP2001064648A JP2002268608A JP 2002268608 A JP2002268608 A JP 2002268608A JP 2001064648 A JP2001064648 A JP 2001064648A JP 2001064648 A JP2001064648 A JP 2001064648A JP 2002268608 A JP2002268608 A JP 2002268608A
- Authority
- JP
- Japan
- Prior art keywords
- display
- signal
- liquid crystal
- voltage
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ノート型パソコン
や小型情報端末機等に用いられる情報表示用、及びテレ
ビモニター等の映像表示のための液晶表示装置及びこれ
を用いた画像表示応用装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device for displaying information used in a notebook type personal computer or a small information terminal and for displaying an image on a television monitor and the like, and an image display application device using the same. .
【０００２】[0002]
【従来の技術】近年、パソコンや携帯用電話機等の情報
端末機や映像表示モニターとして軽薄短小の特徴を持つ
液晶表示パネルの搭載機器が増えている。液晶表示パネ
ルの駆動について簡単に述べる。2. Description of the Related Art In recent years, as information terminals such as personal computers and portable telephones and video display monitors, devices equipped with a liquid crystal display panel having a light, thin and small size are increasing. The driving of the liquid crystal display panel will be briefly described.
【０００３】図５は、この従来のアクティブマトリック
ス型液晶表示パネルの構成図を示すものである。液晶表
示パネルの各表示画素１は、１個の薄膜トランジスタ
（以後、ＴＦＴと略す）２と液晶表示素子３と蓄積容量
４からなる破線で囲まれた要素から形成され、多数の表
示画素１でアクティブマトリックス型の液晶表示パネル
５が構成される。画像信号電極線（Ｓ1 〜Ｓm ）６は表
示デ−タ信号に対応した電圧を画素に供給する電極線で
あり、走査信号電極線（Ｘ1 〜Ｘn ）７は線順次走査を
行うための選択走査信号を供給する電極線である。ＴＦ
Ｔ２は走査信号電極線７からの選択走査信号により制御
されるスイッチング素子、液晶表示素子３は画素電極を
有する表示材料であり、蓄積容量４は液晶表示素子３に
充電された画像電圧の低下を抑制するためのものであ
る。又表示パネルの液晶層を挟んで液晶表示素子３に基
準となる電圧を供給するための対向電極８が形成され
る。ソースドライバ９は各画像信号電極線６に画像信号
電圧を供給するドライバ、ゲートドライバ１０は各走査
信号電極線７に線順次走査を行うための選択走査信号を
供給するドライバである。ソースドライバ９のロジック
回路には、タイミング制御を行うためのタイミング制御
信号及び画像表示信号が入力される。ゲートドライバ１
０のロジック回路にも同様にタイミング制御を行うため
のタイミング制御信号が入力されている。FIG. 5 shows a configuration diagram of this conventional active matrix type liquid crystal display panel. Each display pixel 1 of the liquid crystal display panel is formed by elements surrounded by a broken line composed of one thin film transistor (hereinafter abbreviated as TFT) 2, a liquid crystal display element 3 and a storage capacitor 4. A matrix-type liquid crystal display panel 5 is configured. The image signal electrode lines (S1 to Sm) 6 are electrode lines for supplying a voltage corresponding to the display data signal to the pixels, and the scanning signal electrode lines (X1 to Xn) 7 are selective scanning for performing line sequential scanning. This is an electrode line for supplying a signal. TF
T2 is a switching element controlled by a selection scanning signal from the scanning signal electrode line 7, the liquid crystal display element 3 is a display material having a pixel electrode, and the storage capacitor 4 reduces the image voltage charged in the liquid crystal display element 3. It is for suppressing. Further, a counter electrode 8 for supplying a reference voltage to the liquid crystal display element 3 with the liquid crystal layer of the display panel interposed therebetween is formed. The source driver 9 is a driver that supplies an image signal voltage to each image signal electrode line 6, and the gate driver 10 is a driver that supplies a selection scanning signal for performing line sequential scanning to each scanning signal electrode line 7. A timing control signal for performing timing control and an image display signal are input to the logic circuit of the source driver 9. Gate driver 1
Similarly, a timing control signal for performing timing control is input to the logic circuit 0.
【０００４】画像信号電極線６及び走査信号電極線７は
マトリックス状に配置される。これに対してＴＦＴ２の
ソ−ス端子は画像信号電極線６に、ゲ−ト端子は走査信
号電極線７に、ドレイン端子は液晶表示素子３の画素電
極及び蓄積容量４の一方の電極に接続され、蓄積容量４
の他方の電極は対向電極８に共通に接続されている。対
向電極８には対向信号電圧Ｖcom が供給されている。対
向信号電圧Ｖcom はソースドライバ９からの画像信号電
圧の駆動法の種類によって、直流電圧もしくは一水平同
期期間（１Ｈ）毎に極性反転させた電圧を使用する。The image signal electrode lines 6 and the scanning signal electrode lines 7 are arranged in a matrix. On the other hand, the source terminal of the TFT 2 is connected to the image signal electrode line 6, the gate terminal is connected to the scanning signal electrode line 7, and the drain terminal is connected to the pixel electrode of the liquid crystal display element 3 and one electrode of the storage capacitor 4. Storage capacity 4
The other electrode is commonly connected to the counter electrode 8. The opposing electrode 8 is supplied with an opposing signal voltage Vcom. The counter signal voltage Vcom uses a DC voltage or a voltage whose polarity is inverted every horizontal synchronization period (1H) depending on the type of driving method of the image signal voltage from the source driver 9.
【０００５】画像表示を行うには、ソースドライバ９よ
り表示デ−タ信号に対応した画像信号電圧を各画像信号
電極線６を介して各ＴＦＴ２のソ−ス端子（Ｓ）に供給
するとともに、これと同期してゲートドライバ１０より
選択された走査信号電極線７を介して選択走査信号を各
ＴＦＴ２のゲ−ト端子（Ｇ）に供給する。これにより、
選択された走査信号電極線上の各ＴＦＴ２はー斉にオン
し、ドレイン端子（Ｄ）より供給される表示デ−タ信号
に対応した画像信号電圧と対向電極８に供給されている
対向信号電圧Ｖcom との電位差分が最終的な画像情報の
画像表示電圧として、各液晶表示素子３と各蓄積容量４
に蓄積される。この電圧は、ＴＦＴ２のオフ後もその画
像情報は次の情報が書き込まれる１フィールド期間に渡
って保持される。液晶表示素子３は、この蓄積電圧量に
対応しての液晶分子の捻れ角が変化することにより、偏
光板で方向性を与えた光の透過量を制御することでコン
トラストの高い高品位の画像を表示することができる。In order to display an image, an image signal voltage corresponding to a display data signal is supplied from a source driver 9 to a source terminal (S) of each TFT 2 via each image signal electrode line 6. In synchronization with this, a selected scanning signal is supplied to the gate terminal (G) of each TFT 2 via the scanning signal electrode line 7 selected by the gate driver 10. This allows
The TFTs 2 on the selected scanning signal electrode line are simultaneously turned on, and the image signal voltage corresponding to the display data signal supplied from the drain terminal (D) and the counter signal voltage Vcom supplied to the counter electrode 8. The potential difference between the liquid crystal display element 3 and each storage capacitor 4 is the image display voltage of the final image information.
Is accumulated in This voltage is maintained for one field period during which the next information is written, even after the TFT 2 is turned off. The liquid crystal display element 3 changes the twist angle of liquid crystal molecules corresponding to the amount of accumulated voltage, thereby controlling the amount of transmission of light that has been given directionality by a polarizing plate, thereby providing a high-contrast, high-quality image. Can be displayed.
【０００６】液晶表示装置は液晶表示パネルと液晶表示
パネルを駆動するための駆動回路を含んでおり、これを
図６のブロック回路に示す。ここでは垂直方向で２分割
した２画面モード表示とする場合について示す。本図に
おいて、画像表示信号制御回路１１は液晶表示パネル５
のソースドライバ９へ画像表示信号を供給する制御回路
であり、タイミング信号発生回路１２は液晶表示パネル
５のソースドライバ９及びゲートドライバ１０のロジッ
ク回路に駆動タイミングを制御する信号を供給する回
路、液晶表示用信号源１３は液晶表示パネル５の駆動に
必要な信号源である。更に液晶表示装置は、各部に電力
を供給する電源１４、電源１４から必要な電圧レベルに
変換する電圧変換回路１５、電圧変換回路１５からの出
力電圧供給のオンオフ制御を行う電源スイッチ回路１
６、２画面表示制御における表示モードを切換える切換
スイッチ回路１７、対向信号電極に対向信号電圧を供給
するための対向信号電圧発生回路１８が設けられる。
尚、対向信号電圧は水平同期期間毎に反転する電圧もし
くは直流電圧のいずれであってもよいが、ここでは水平
同期期間毎に反転するものとしている。The liquid crystal display device includes a liquid crystal display panel and a driving circuit for driving the liquid crystal display panel, and this is shown in a block circuit of FIG. Here, a case will be described in which a two-screen mode display is divided into two in the vertical direction. In the figure, an image display signal control circuit 11 is a liquid crystal display panel 5
A timing signal generating circuit 12 for supplying a signal for controlling a drive timing to a logic circuit of the source driver 9 and a gate driver 10 of the liquid crystal display panel 5; The display signal source 13 is a signal source necessary for driving the liquid crystal display panel 5. Further, the liquid crystal display device includes a power supply 14 for supplying power to each unit, a voltage conversion circuit 15 for converting the power supply 14 to a required voltage level, and a power supply switch circuit 1 for controlling on / off of an output voltage supply from the voltage conversion circuit 15.
6, a switching circuit 17 for switching the display mode in the two-screen display control, and an opposing signal voltage generating circuit 18 for supplying an opposing signal voltage to the opposing signal electrode are provided.
The opposite signal voltage may be either a voltage that is inverted every horizontal synchronization period or a DC voltage. Here, it is assumed that the opposite signal voltage is inverted every horizontal synchronization period.
【０００７】液晶表示用信号源１３からの信号は画像表
示信号制御回路１１とタイミング信号発生回路１２に供
給され、各々から液晶表示パネル５の表示動作に必要な
画像信号電圧及びタイミング制御信号が作られる。液晶
表示パネル５には電圧変換回路１５から表示駆動に必要
な各種電圧が供給され、画像表示信号制御回路１１から
ソースドライバ９へ画像信号電圧、タイミング信号発生
回路１２からソースドライバ９，ゲートドライバ１０へ
タイミング制御信号が供給されている。通常、電源スイ
ッチ回路１６のオン制御で電圧変換回路１５が駆動し、
各制御回路や液晶表示パネルに電圧供給されることによ
り液晶表示パネル５の表示が行われる。電源スイッチ回
路１６のオフ制御で電圧変換回路１５を停止させて電圧
供給を止めることで液晶表示パネル５への表示動作を終
了させる。A signal from the liquid crystal display signal source 13 is supplied to an image display signal control circuit 11 and a timing signal generation circuit 12, and from each of them, an image signal voltage and a timing control signal necessary for the display operation of the liquid crystal display panel 5 are generated. Can be Various voltages required for display driving are supplied to the liquid crystal display panel 5 from a voltage conversion circuit 15, an image signal voltage is supplied from an image display signal control circuit 11 to a source driver 9, a timing signal generation circuit 12 is supplied with a source driver 9 and a gate driver 10. Is supplied with a timing control signal. Normally, the voltage conversion circuit 15 is driven by the ON control of the power switch circuit 16,
The display of the liquid crystal display panel 5 is performed by supplying a voltage to each control circuit and the liquid crystal display panel. The display operation on the liquid crystal display panel 5 is terminated by stopping the voltage conversion circuit 15 by turning off the power switch circuit 16 and stopping the voltage supply.
【０００８】２画面表示は図７のように液晶表示パネル
５を垂直走査方向で表示部Ａと表示部Ｂに分けて表示す
る表示方法である。携帯電話用端末表示を例にすれば、
表示部Ａは文字記号や受信状態表示記号等の簡易情報表
示を行うための部分表示部、表示部Ｂは主表示として詳
細な情報表示やＴＶ電話等の画像表示部である。表示方
法としては、待機状態等での概略情報表示をするときは
表示部Ａのみを表示させ、全体情報表示時には表示部Ａ
と表示部Ｂの両方を表示させる。表示モードの切換スイ
ッチ回路１７は、この表示状態を切換えるための制御信
号を発生させる回路であり、表示部Ａのみの部分表示モ
ード、又は表示部Ａ，Ｂ両方の全画面表示モードのいず
れかの表示モードを選択するものである。特に携帯機器
においては低消費電力が重視されるため、部分表示モー
ドでは表示部Ｂを非表示状態にしてできるだけ駆動電力
を低減させることが好ましい。従って、例えばゲートド
ライバ１０から供給されるゲート選択走査信号電圧を停
止させてＴＦＴ２をオフ状態に保つことにより、液晶表
示素子３への画像信号電圧の充電を行わないようにし
て、表示部Ｂを非表示状態にさせる。The two-screen display is a display method in which the liquid crystal display panel 5 is divided into a display section A and a display section B in the vertical scanning direction as shown in FIG. Taking mobile phone display as an example,
The display unit A is a partial display unit for displaying simple information such as character symbols and reception status display symbols, and the display unit B is a detailed information display as a main display or an image display unit such as a TV phone. As a display method, only the display section A is displayed when displaying general information in a standby state or the like, and the display section A is displayed when displaying general information.
And the display section B are displayed. The display mode changeover switch circuit 17 is a circuit for generating a control signal for switching the display state, and is either a partial display mode for the display section A alone or a full screen display mode for both the display sections A and B. This is for selecting a display mode. In particular, since low power consumption is emphasized in a portable device, it is preferable that the display unit B be in the non-display state in the partial display mode so that the driving power is reduced as much as possible. Therefore, for example, by stopping the gate selection scanning signal voltage supplied from the gate driver 10 and keeping the TFT 2 in the off state, the liquid crystal display element 3 is not charged with the image signal voltage, and the display unit B is reset. Make it invisible.
【０００９】図８はこの表示モード切換制御のタイミン
グチャートである。本図において時刻ｔ1 に切換スイッ
チ回路１７で部分表示モードにすると、表示切換信号Ｖ
Ｍはハイ（Ｈｉ）になり、画像表示信号制御回路１１，
タイミング信号発生回路１２に加えられる。画像表示信
号制御回路１１は垂直同期信号ＶＤに同期したタイミン
グから画像表示信号ＶＳを表示部Ａの期間に対応した部
分表示信号のみにする。タイミング信号発生回路１２は
ゲートドライバ１０からのゲート選択信号電圧をゲート
選択停止信号ＧＳＣによって、部分表示を行う期間以外
はロウ（Ｌｏ）にしてＴＦＴ２のゲート端子に通常供給
されるゲート選択信号電圧を止めている。部分表示モー
ドでは、表示部Ｂに対しては、ゲートドライバ１０から
のゲート選択信号電圧の供給を停止し、ＴＦＴ２を常に
オフ状態にさせて液晶表示素子３への画像信号電圧の充
電を行わせないようにすることで、表示部Ｂの非表示化
とこの間の線順次走査駆動の停止により低電力化を図る
ようにしている。尚、表示部Ｂに対する画像表示信号Ｖ
Ｓは全画面表示期間では情報表示や映像表示を行う正規
の信号ＶＳ１であるが、部分表示モードの非表示期間に
は、特に限定されない任意の信号ＶＳ２でよい。FIG. 8 is a timing chart of the display mode switching control. When the partial display mode change-over switch circuit 17 at time t 1 in the figure, the display switching signal V
M becomes high (Hi), and the image display signal control circuit 11,
It is added to the timing signal generation circuit 12. The image display signal control circuit 11 changes the image display signal VS to only a partial display signal corresponding to the period of the display section A from the timing synchronized with the vertical synchronization signal VD. The timing signal generation circuit 12 sets the gate selection signal voltage from the gate driver 10 to low (Lo) except for the period during which partial display is performed by the gate selection stop signal GSC and changes the gate selection signal voltage normally supplied to the gate terminal of the TFT 2. I'm stopping. In the partial display mode, the supply of the gate selection signal voltage from the gate driver 10 to the display unit B is stopped, and the TFT 2 is always turned off to charge the liquid crystal display element 3 with the image signal voltage. In this case, the power consumption is reduced by hiding the display of the display unit B and stopping the line-sequential scanning drive during this period. Note that the image display signal V for the display section B
S is a regular signal VS1 for displaying information or displaying an image in the entire screen display period, but may be any signal VS2 not particularly limited in the non-display period in the partial display mode.
【００１０】[0010]
【発明が解決しようとする課題】このような部分表示期
間以外の非表示期間に対して制御動作の一部を停止させ
て低電力駆動を行った場合にあっては、表示品位におい
て図９で示すように全画面表示から表示部Ａのみの部分
表示に切り換えた時にスジムラが発生する現象が起こ
る。このスジムラには２種類があり、一つは表示部Ａで
発生し１走査電極ライン毎に輝度差として見える横スジ
Ｌ１、他は非表示化を行った表示部Ｂで発生する縦スジ
Ｌ２である。In a case where a part of the control operation is stopped for the non-display period other than the partial display period and the low-power driving is performed, the display quality is reduced as shown in FIG. As shown in the figure, a phenomenon occurs in which uneven streaks occur when the display is switched from the full screen display to the partial display of only the display section A. There are two types of the stripes, one is a horizontal stripe L1 generated in the display unit A and seen as a luminance difference for each scanning electrode line, and the other is a vertical stripe L2 generated in the display unit B in which display is not performed. is there.
【００１１】まず、横スジは前記したような非表示の表
示部Ｂの低電力化制御を行うための書き込み駆動の停止
動作で、部分表示期間の表示部Ａに対し非表示期間の表
示部Ｂが長時間続くことにより、表示部Ａの液晶表示素
子３の交流駆動バランスが崩れてライン間で輝度差が発
生するものと考えられる。また、縦スジは表示部Ａにお
ける最終ラインの画像信号レベルに対応して変化し白表
示ほど濃くなる傾向にあり、そのためグレースケール信
号やランプ信号などの黒から白の変化する画像信号や白
黒の縦ストライプ信号の表示の場合、特に白表示部分の
下が表示部Ｂで顕著な縦スジ状になる。そして、長時間
この状態の動作が続くと縦スジ状のパターンが焼き付い
てしまう。この現象は表示モード切換時点より数十ミリ
秒から数百ミリ秒という比較的長い時間かかって現れて
くることから、液晶パネル５の画像信号電極線６の浮遊
容量に書き込まれた画像信号電圧が蓄積させた状態で保
持されることにより非表示化されている表示部Ｂの液晶
素子に対してリーク電流が流れ込み電位蓄積が起こるた
めと推定される。尚、通常の走査駆動では１フィールド
（６０Ｈｚの場合１６. ７ミリ秒) 毎に書き込みがされ
るためこの現象は起こらない。First, the horizontal streak is a write driving stop operation for performing the above-described non-display display portion B for lowering the power consumption. The display portion A in the partial display period is compared with the display portion B in the non-display period. It is thought that the AC driving balance of the liquid crystal display element 3 of the display unit A is broken and a luminance difference occurs between the lines due to a long time. The vertical streak changes in accordance with the image signal level of the last line in the display unit A, and tends to be darker in white display. Therefore, an image signal such as a gray scale signal or a lamp signal that changes from black to white or a black and white image signal is displayed. In the case of the display of the vertical stripe signal, the display portion B has a remarkable vertical stripe shape particularly under the white display portion. If the operation in this state continues for a long time, a vertical stripe-shaped pattern is burned. Since this phenomenon appears for a relatively long time of several tens to several hundreds of milliseconds from the time of switching the display mode, the image signal voltage written to the floating capacitance of the image signal electrode line 6 of the liquid crystal panel 5 is reduced. It is presumed that a leakage current flows into the liquid crystal element of the display section B, which is not displayed by being held in the accumulated state, and the potential accumulation occurs. This phenomenon does not occur in normal scanning driving because writing is performed every field (16.7 milliseconds at 60 Hz).
【００１２】ここで横スジムラは、部分表示期間の表示
部Ａに対し非表示期間の表示部Ｂが長時間続くことによ
り表示部Ａの液晶表示素子３の交流駆動バランスが崩れ
てライン間で輝度差が発生するためと考えられる。これ
を解決する方策として部分表示期間の表示部Ａから非表
示期間の表示部Ｂに入った時にできるだけ表示部Ａの液
晶表示素子３に与える電圧変化の影響を抑制する必要が
ある。Here, the horizontal unevenness is caused by the fact that the display portion B of the non-display period continues for a long time with respect to the display portion A of the partial display period, so that the AC driving balance of the liquid crystal display element 3 of the display portion A is lost and the luminance between the lines is reduced. It is considered that a difference occurs. As a measure to solve this, it is necessary to suppress the influence of the voltage change on the liquid crystal display element 3 of the display unit A as much as possible when the display unit A enters the display unit B during the non-display period from the display unit A during the partial display period.
【００１３】本発明は係る点に鑑み、非表示化時の画像
表示部に対して発生するスジムラを抑制するものであ
り、特に横スジムラを抑制することを目的としたもので
ある。The present invention has been made in view of the above points, and has as its object to suppress uneven streaks that occur in an image display unit at the time of non-display, and in particular, to suppress horizontal streaks.
【００１４】[0014]
【課題を解決するための手段】本願の請求項１の発明
は、画像信号電極と走査信号電極からなるマトリックス
状の電極、外部からの信号に応じて出力電流能力制御機
能を有し、前記画像信号電極に画像信号電圧を供給する
ソースドライバ、前記走査信号電極に走査選択電圧を供
給するゲートドライバ、前記画像信号電圧及び前記走査
選択電圧で制御される各マトリックス電極の領域内に設
けられた画像表示素子群、及び前記液晶表示素子の一方
に共通接続された対向電極で構成された液晶表示パネル
と、前記液晶表示パネルに画像信号を出力する画像表示
信号制御回路と、前記液晶表示パネルの駆動タイミング
信号を制御するタイミング信号発生回路と、垂直同期期
間を複数の画像表示期間に分割し前記液晶表示パネルの
画面の一部のみを表示する部分表示モードと全画面を表
示する全画面表示モードとを切換える切換スイッチ回路
と、前記対向電極に供給する電圧を常時直流電圧とした
対向電圧もしくは一水平周期期間毎に極性反転してなる
対向信号電圧と外部からの制御信号に基づいて直流電圧
とした対向電圧を出力する対向信号電圧発生回路と、前
記切換スイッチ回路から表示モード信号に基づいて前記
画像表示信号制御回路、前記タイミング信号発生回路及
び前記対向電圧発生回路を制御する部分表示制御回路
と、を具備し、全画面表示モードから部分表示モードへ
の前記切換スイッチ回路の切換時に前記表示モード信号
を検知した前記部分表示制御回路により前記タイミング
信号発生回路からの制御信号の内、非表示の画像表示領
域の駆動期間に対し前記ゲートドライバからの走査選択
電圧の供給を停止し、前記対向電圧を直流電圧成分のみ
として供給すると共に、前記非表示の画像表示領域の一
部の期間でソースドライバから出力される画像信号電圧
の出力電流能力を抑制することを特徴とする。According to a first aspect of the present invention, there is provided a matrix-like electrode comprising an image signal electrode and a scanning signal electrode, and a function of controlling an output current capability in response to an external signal. A source driver for supplying an image signal voltage to a signal electrode, a gate driver for supplying a scanning selection voltage to the scanning signal electrode, and an image provided in an area of each matrix electrode controlled by the image signal voltage and the scanning selection voltage A liquid crystal display panel including a display element group and a counter electrode commonly connected to one of the liquid crystal display elements; an image display signal control circuit for outputting an image signal to the liquid crystal display panel; and driving of the liquid crystal display panel A timing signal generating circuit for controlling a timing signal, and dividing a vertical synchronization period into a plurality of image display periods to display only a part of the screen of the liquid crystal display panel. A changeover switch circuit for switching between a partial display mode to be displayed and a full-screen display mode for displaying an entire screen; and a counter-voltage in which the voltage supplied to the counter electrode is always a direct-current voltage or a polarity inversion every one horizontal cycle period. An opposing signal voltage generating circuit for outputting an opposing voltage as a direct current voltage based on a signal voltage and an external control signal, the image display signal control circuit and the timing signal generating circuit based on a display mode signal from the changeover switch circuit And a partial display control circuit that controls the counter voltage generation circuit, wherein the partial display control circuit detects the display mode signal when the changeover switch circuit switches from a full screen display mode to a partial display mode. In the control signal from the timing signal generation circuit, the gate driver for the driving period of the non-display image display area The supply of the scan selection voltage is stopped, the counter voltage is supplied only as a DC voltage component, and the output current capability of the image signal voltage output from the source driver during a part of the non-display image display area Is suppressed.
【００１５】本願の請求項２の発明は、請求項１の液晶
表示装置において、前記タイミング信号発生回路は、非
表示の画像表示領域の駆動開始から所定の遅延期間だけ
遅延させて前記ソースドライバから出力される画像信号
電圧の出力電流能力を抑制するようにしたことを特徴と
する。According to a second aspect of the present invention, in the liquid crystal display device according to the first aspect, the timing signal generating circuit delays a predetermined delay period from the start of driving of a non-display image display area to cause the timing signal to be generated from the source driver. The present invention is characterized in that the output current capability of the output image signal voltage is suppressed.
【００１６】本願の請求項３の発明は、請求項２の液晶
表示装置において、前記遅延期間は、水平同期期間をＨ
として１Ｈ〜５Ｈの範囲であることを特徴とする。According to a third aspect of the present invention, in the liquid crystal display device of the second aspect, the delay period is a horizontal synchronization period of H.
Is in the range of 1H to 5H.
【００１７】本願の請求項４の発明は、請求項１〜３の
いずれか１項記載の液晶表示装置を用いたことを特徴と
する。According to a fourth aspect of the present invention, there is provided the liquid crystal display device according to any one of the first to third aspects.
【００１８】本発明はこのように液晶表示装置により、
画像表示部Ａのみの表示モード時に画像表示部Ｂの非表
示化を行った時に画像表示部Ａにおける横スジムラの発
生を抑制することができる。The present invention thus provides a liquid crystal display,
When non-display of the image display unit B is performed in the display mode of only the image display unit A, it is possible to suppress the occurrence of the horizontal streak in the image display unit A.
【００１９】[0019]
【発明の実施の形態】図１は本発明の実施の形態１によ
る液晶表示装置のブロック図である。本実施の形態では
切換スイッチ回路１７の状態を検知し画像表示信号制御
回路１１，タイミング信号発生回路１２Ａを制御する部
分表示制御回路１９を設ける。又タイミング信号発生回
路１２Ａは表示切換制御信号ＶＭＣに基づいて非表示区
間のみでＨレベルとなるパワーセーブ制御信号ＰＳＣを
発生するものである。又液晶表示パネル５Ａは図２に示
すように前述した液晶表示パネルの構成とほぼ同一であ
るが、ソースドライバ９Ａの構成が異なる。ソースドラ
イバ９Ａはパワーセーブ信号を入力とし、画像信号電圧
の出力電流が制御できる電流能力制御機能を有してい
る。ソースドライバ９Ａの出力側には演算増幅器から成
るバッファ回路が設けられ、制御信号に基づいてその出
力電流を遮断することができるように構成される。そし
てパワー制御信号ＰＳＣに基づいて出力電流を制御する
ものである。タイミング信号発生回路１２Ａは各フィー
ルドの部分表示期間から非表示期間に切換えるときにパ
ワー制御信号ＰＳＣを一定の遅延期間αで遅延させ、遅
延したパワー制御信号に基づいてソースドライバから出
力電流を抑制する期間を遅延させるようにしている。FIG. 1 is a block diagram of a liquid crystal display according to a first embodiment of the present invention. In this embodiment, a partial display control circuit 19 for detecting the state of the changeover switch circuit 17 and controlling the image display signal control circuit 11 and the timing signal generation circuit 12A is provided. The timing signal generating circuit 12A generates a power save control signal PSC which becomes H level only in the non-display section based on the display switching control signal VMC. The liquid crystal display panel 5A has substantially the same configuration as that of the liquid crystal display panel described above, as shown in FIG. 2, but differs in the configuration of the source driver 9A. The source driver 9A has a current capability control function that can receive a power save signal and control the output current of the image signal voltage. A buffer circuit composed of an operational amplifier is provided on the output side of the source driver 9A, and is configured so that its output current can be cut off based on a control signal. The output current is controlled based on the power control signal PSC. The timing signal generating circuit 12A delays the power control signal PSC by a fixed delay period α when switching from the partial display period to the non-display period of each field, and suppresses the output current from the source driver based on the delayed power control signal. The period is delayed.
【００２０】図３は、その主な制御信号を示すタイミン
グチャートである。以下に詳細な動作説明をする。表示
モードの切換は表示モードを選択する切換スイッチ回路
１７から画像表示部Ａ，Ｂの両画面表示時はロウ（Ｌ
ｏ）、画像表示部Ａのみの部分表示モードのときにはハ
イ（Ｈｉ）となる表示切換信号ＶＭが出力される。ここ
では切換スイッチ回路１７によって時刻ｔ1 に全画面表
示モードから部分表示モードに切換わった場合を想定す
る。切換スイッチ回路１７から表示切換信号ＶＭのハイ
（Ｈｉ）信号を受けると、部分表示制御回路１９は図２
で示すように１フィールド（１Ｆ）周期の垂直同期信号
ＶＤに同期したタイミングの時刻ｔ2 から、画像表示信
号制御回路１１及びタイミング信号発生回路１２Ａに対
して表示切換制御信号ＶＭＣを送る。画像表示信号制御
回路１１は表示切換制御信号ＶＭＣを受け取ると、画像
表示信号ＶＳの内、ｔ3 〜ｔ4 ，ｔ5 〜ｔ6 ・・・の非
表示期間となる表示部Ｂの画像表示信号ＶＳ２を特定の
信号に切換える機能を有する。この信号ＶＳ２は特に限
定されない任意の信号でよい。表示期間ｔ2 〜ｔ3 ，ｔ
4 〜ｔ5 ・・・では画像表示部Ａに表示する表示信号を
出力する。一方、タイミング信号発生回路１２Ａは表示
切換制御信号ＶＭＣを受け取ると、ソースドライバ９Ａ
の出力電流能力を変えるパワーセイブ制御信号ＰＳＣ
と、ゲートドライバ１０Ａのゲート選択停止信号ＧＳＣ
を出力する。パワーセイブ制御信号ＰＳＣは時刻ｔ3 〜
ｔ4 ，ｔ5 〜ｔ6 ・・・の非表示期間に立上りを後述の
ように少し遅延させてハイ（Ｈｉ）とし、これに応じて
ソースドライバ９は出力電流能力を極力なくしてハイイ
ンピーダンス状態にする。ゲート選択停止信号ＧＳＣも
非表示期間にハイ（Ｈｉ）とし、ゲートドライバ１０か
らのゲート選択信号電圧の供給を停止することにより、
ＴＦＴ２を常にオフ状態にさせて液晶表示素子３への画
像信号電圧の充電を行わせないようにする。FIG. 3 is a timing chart showing the main control signals. The detailed operation will be described below. The display mode is switched from the changeover switch circuit 17 for selecting the display mode to low (L
o) In the partial display mode of only the image display section A, the display switching signal VM which becomes high (Hi) is output. Here, it is assumed that switched to the partial display mode from the full-screen mode at time t 1 by the change-over switch circuit 17. When receiving the high (Hi) signal of the display switching signal VM from the changeover switch circuit 17, the partial display control circuit 19 switches to the state shown in FIG.
From the time t 2 of the timing synchronized with one field (1F) period of the vertical synchronizing signal VD as shown in, and sends a display switching control signal VMC to the image display signal control circuit 11 and a timing signal generating circuit 12A. When the image display signal control circuit 11 receives the display switching control signal VMC, the image display signal of the display section B during the non-display period of t 3 to t 4 , t 5 to t 6. It has a function of switching VS2 to a specific signal. This signal VS2 may be any signal that is not particularly limited. Display period t 2 ~t 3, t
4 outputs a display signal to be displayed on ~t 5 · · · In the image display unit A. On the other hand, when the timing signal generation circuit 12A receives the display switching control signal VMC, the source driver 9A
Power save control signal PSC to change output current capability of
And a gate selection stop signal GSC of the gate driver 10A.
Is output. The power save control signal PSC changes from time t 3 to
In the non-display period of t 4 , t 5 to t 6 ..., the rising is delayed to a high level (Hi) as described later, and accordingly, the source driver 9 minimizes the output current capability and sets the high impedance state. To The gate selection stop signal GSC is also set to high (Hi) during the non-display period, and the supply of the gate selection signal voltage from the gate driver 10 is stopped.
The TFT 2 is always turned off so that the liquid crystal display element 3 is not charged with the image signal voltage.
【００２１】このような制御動作を行うことで、ソース
ドライバ９Ａの出力により非表示期間の液晶パネル５Ａ
の画像信号電極線６がハイインピーダンス状態になる。
従って画像信号電圧が供給されなくなり画像信号電極線
６の浮遊容量に書き込まれた蓄積電荷のエネルギーが極
端に小さくなるので、表示部Ｂの液晶素子に対してリー
ク電流は殆ど発生しない。従って非表示部の縦スジの発
生を抑制することが可能である。By performing such a control operation, the liquid crystal panel 5A in the non-display period is output by the output of the source driver 9A.
Image signal electrode line 6 is in a high impedance state.
Accordingly, the image signal voltage is not supplied, and the energy of the stored charge written in the floating capacitance of the image signal electrode line 6 becomes extremely small. Therefore, almost no leak current occurs in the liquid crystal element of the display section B. Therefore, it is possible to suppress the occurrence of vertical stripes in the non-display portion.
【００２２】次に横スジムラ抑制のための電位を供給す
る方策について説明する。部分表示モード時の低消費電
力化を行うため非表示期間の表示部Ｂでの駆動に関し
て、主にソースドライバ９Ａに関与するパワーセイブ制
御信号ＰＳＣ，ゲートドライバ１０に関与するゲート選
択停止信号ＧＳＣそして対向電圧発生回路１８に関与す
る対向電圧制御信号ＶＣＣの３種類を制御している。そ
して本実施の形態では図４に示すように、パワーセイブ
制御信号ＰＳＣについての動作開始ポイントを遅延させ
ることで、表示部Ａでの横スジの抑制効果がある。図４
は非表示期間の表示部Ｂでの開始直後の画像信号電極線
の主な制御信号を時間軸上で拡大して示すタイミングチ
ャートである。この実施の形態では、部分表示モード時
の部分表示期間の表示部Ａから非表示部期間の表示部Ｂ
への切り替わり時にソースドライバ９Ａの出力電流抑制
を遅延させる制御を行っている。図４は部分表示モード
に入った時の部分表示期間（表示部Ａ）から非表示期間
（表示部Ｂ）の境界近傍の時刻ｔ7 〜ｔ9 の主な制御信
号について水平同期信号ＨＤの周期（１Ｈ）における詳
細なタイミング状態を示している。図４において、時刻
ｔ7 は部分表示状態であり、時刻ｔ8 で非表示部分に切
換わる。時刻ｔ9 は非表示状態の時間である。そしてパ
ワーセイブ信号ＰＳＣをｔ8 ではなくこれより遅延期間
α遅らせた時刻ｔ10から立上げてパワーセイブを開始す
る。Next, a method of supplying a potential for suppressing horizontal streak will be described. In order to reduce the power consumption in the partial display mode, the power save control signal PSC mainly related to the source driver 9A, the gate selection stop signal GSC related to the gate driver 10, It controls three types of the counter voltage control signal VCC related to the counter voltage generation circuit 18. In the present embodiment, as shown in FIG. 4, by delaying the operation start point for the power save control signal PSC, there is an effect of suppressing the horizontal streak on the display unit A. FIG.
6 is a timing chart showing, on a time axis, a main control signal of an image signal electrode line immediately after the start in the display section B in a non-display period. In this embodiment, the display unit A in the partial display period in the partial display mode is changed from the display unit B in the non-display period.
The control for delaying the output current suppression of the source driver 9A at the time of switching to is performed. Figure 4 is the period of the partial display period (display portion A) from the non-display period the horizontal synchronizing signal for the main control signal at time t 7 ~t 9 near the boundary (the display portion B) HD when entering the partial display mode The detailed timing state at (1H) is shown. 4, time t 7 is a partial display state, switched to non-display portion at time t 8. Time t 9 is the time of the non-display state. And by raised the power-save signal PSC from the time t 10 which is delayed delay period than this without the t 8 α to start the power-save.
【００２３】従来駆動法ではゲート選択停止信号ＧＳＣ
が働いている状態では、対向電圧は一水平期間毎に反転
する対向電圧の供給を止めた非表示期間の最初からセン
ターバイアスの直流電圧となり、ソースドライバ９から
の画素信号電極６へ供給される画像信号電圧がハイイン
ピーダンス化で供給されない状態となる。これらが同時
に液晶表示素子３の両端にかかるので、非表示期間の開
始直後の電位の変化が非常に不安定状態になってしま
う。そのため、このようなパワーセイブ制御信号ＰＳＣ
についての動作開始ポイントを遅延させる制御を行うこ
とで、非表示期間の最初はソースドライバ９からの画像
信号電圧が供給されて、液晶表示素子３への電位変化を
緩和させるよう働くため、表示部Ａでの横スジムラが解
消されると考えられる。また、その遅延期間αは少なく
とも一水平同期期間の１Ｈ程度以上あれば有効であった
ことから、電力削減との兼ね合いから必要最小限の方が
望ましいので、マージン面からα≒１Ｈ〜５Ｈが好まし
い。In the conventional driving method, the gate selection stop signal GSC
Is active, the counter voltage becomes a center bias DC voltage from the beginning of the non-display period in which the supply of the counter voltage, which is inverted every horizontal period, is stopped, and is supplied from the source driver 9 to the pixel signal electrode 6. The image signal voltage is not supplied due to high impedance. Since these are simultaneously applied to both ends of the liquid crystal display element 3, the change in potential immediately after the start of the non-display period becomes a very unstable state. Therefore, such a power save control signal PSC
By performing the control for delaying the operation start point for, the image signal voltage is supplied from the source driver 9 at the beginning of the non-display period, and the change in the potential to the liquid crystal display element 3 is reduced. It is considered that the horizontal streaks at A are eliminated. The delay period α is effective if it is at least about 1H of one horizontal synchronization period. Therefore, it is desirable to minimize the delay period in view of power reduction. Therefore, α 兼 1H to 5H is preferable in terms of margin. .
【００２４】又パワーセイブ制御信号ＰＳＣの遅延は、
非表示期間の最初に行う方法以外に、非表示期間の任意
のポイントで数Ｈ期間の遅延制御を行う方法でも同様の
効果が得られる。The delay of the power save control signal PSC is
In addition to the method performed at the beginning of the non-display period, a similar effect can be obtained by a method of performing delay control for several H periods at an arbitrary point in the non-display period.
【００２５】対向信号電圧Ｖcom については図示したよ
うな一水平同期期間毎に反転させた対向反転駆動の他に
一定の直流電圧で駆動する対向一定駆動でも有効であ
る。この場合、非表示期間となる表示部Ｂの画像表示信
号ＶＳ２については特に限定されない任意の信号でよ
い。又、非表示期間のパワーセイブ制御でソースドライ
バ９Ａの出力をハイインピーダンス化することで、ソー
スドライバ系の消費電力も大幅に削減することができる
メリットもある。The opposite signal voltage Vcom is effective not only in the opposite inversion drive inverted in each horizontal synchronization period as shown in the figure, but also in the opposite constant drive driven by a constant DC voltage. In this case, the image display signal VS2 of the display unit B during the non-display period may be any signal that is not particularly limited. Further, by making the output of the source driver 9A high impedance by the power save control during the non-display period, there is also an advantage that the power consumption of the source driver system can be significantly reduced.
【００２６】尚、一定の直流電圧を供給する対向一定駆
動の場合は対向電圧制御信号ＶＣＣによる対向電圧停止
機能は不要になるので制御の対象にはならない。In the case of constant opposing drive for supplying a constant DC voltage, the opposing voltage stop function by the opposing voltage control signal VCC becomes unnecessary, so that it is not controlled.
【００２７】前述した液晶表示装置を用いて携帯電話等
の複数の表示領域を有し、常に一部の表示領域のみを表
示させて必要に応じて全画面を表示する種々の画像表示
応用装置を実現することができる。A variety of image display application devices having a plurality of display areas, such as a mobile phone, using the above-described liquid crystal display device and displaying only a partial display area at all times and displaying the entire screen as needed. Can be realized.
【００２８】[0028]
【発明の効果】本発明の液晶駆動装置によれば、画面分
割して表示モードを切換えた時の部分表示部に発生する
横スジムラをソースドライバの出力電流能力停止の制御
を遅延させることで抑制することができ、表示品位の向
上と液晶パネルの消費電力削減の両立をはかることがで
き、その効果は大なるものである。According to the liquid crystal driving device of the present invention, the horizontal streak generated in the partial display section when the display mode is switched by dividing the screen is suppressed by delaying the control of stopping the output current capability of the source driver. Thus, both improvement in display quality and reduction in power consumption of the liquid crystal panel can be achieved, and the effect is great.
【図１】本発明の実施の形態による液晶表示装置のブロ
ック回路図FIG. 1 is a block circuit diagram of a liquid crystal display device according to an embodiment of the present invention.
【図２】本実施の形態の表示パネルを示す構成図FIG. 2 is a configuration diagram illustrating a display panel of this embodiment.
【図３】本実施の形態による液晶表示装置のタイミング
チャート図FIG. 3 is a timing chart of the liquid crystal display device according to the present embodiment.
【図４】タイミングチャートの時間軸方向の拡大図FIG. 4 is an enlarged view of a timing chart in a time axis direction.
【図５】一般的なアモルファスＴＦＴによるアクティブ
型液晶表示パネルの構成図FIG. 5 is a configuration diagram of a general active type liquid crystal display panel using amorphous TFTs.
【図６】従来のアクティブ型液晶表示パネルの駆動装置
におけるブロック回路図例FIG. 6 is an example of a block circuit diagram in a conventional active-type liquid crystal display panel driving device.
【図７】液晶表示パネルの２画面分割表示構成図例FIG. 7 is an example of a configuration diagram of a liquid crystal display panel divided into two screens.
【図８】図６の液晶表示装置に関する分割表示における
主な制御信号のタイミングチャート8 is a timing chart of main control signals in the divided display of the liquid crystal display device of FIG.
【図９】液晶表示パネルの２画面分割表示で部分表示を
行ったときの非表示部での縦スジ発生を示す説明図例FIG. 9 is an explanatory diagram illustrating vertical streak generation in a non-display part when partial display is performed in a two-screen split display of a liquid crystal display panel.
５，５Ａ 液晶表示パネル ９，９Ａ ソースドライバ １０ ゲートドライバ １１ 画像表示信号制御回路 １２，１２Ａ タイミング信号発生回路 １７ 切換スイッチ回路 １８ 対向信号電圧発生回路 １９ 部分表示制制御回路 5, 5A Liquid crystal display panel 9, 9A Source driver 10 Gate driver 11 Image display signal control circuit 12, 12A Timing signal generation circuit 17 Changeover switch circuit 18 Counter signal voltage generation circuit 19 Partial display control circuit
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６２１ Ｇ０９Ｇ 3/20 ６２１Ｋ ６２４ ６２４Ｄ Ｈ０４Ｎ 5/66 １０２ Ｈ０４Ｎ 5/66 １０２Ｂ (72)発明者 峯 秀樹 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 福田 大 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 2H088 EA02 EA22 HA06 HA08 MA04 MA20 2H093 NA16 NA43 NC16 NC34 NC52 NC90 ND15 ND39 5C006 AC25 AF68 AF71 BB16 BC06 BC16 EC05 EC13 FA04 FA05 FA25 5C058 AA08 BA04 BA21 5C080 AA10 BB05 DD05 EE26 JJ01 JJ02 JJ03 JJ04 KK02 KK07 KK43 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) G09G 3/20 621 G09G 3/20 621K 624 624D H04N 5/66 102 H04N 5/66 102B (72) Inventor Hideki Mine 1006 Kadoma Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. (72) Inventor Dai Fukuda 1006 Kadoma Odama Kadoma City, Osaka Prefecture NA16 NA43 NC16 NC34 NC52 NC90 ND15 ND39 5C006 AC25 AF68 AF71 BB16 BC06 BC16 EC05 EC13 FA04 FA05 FA25 5C058 AA08 BA04 BA21 5C080 AA10 BB05 DD05 EE26 JJ01 JJ02 JJ03 JJ04 KK02 KK07 KK43
Claims (4)
トリックス状の電極、外部からの信号に応じて出力電流
能力制御機能を有し、前記画像信号電極に画像信号電圧
を供給するソースドライバ、前記走査信号電極に走査選
択電圧を供給するゲートドライバ、前記画像信号電圧及
び前記走査選択電圧で制御される各マトリックス電極の
領域内に設けられた画像表示素子群、及び前記液晶表示
素子の一方に共通接続された対向電極で構成された液晶
表示パネルと、 前記液晶表示パネルに画像信号を出力する画像表示信号
制御回路と、 前記液晶表示パネルの駆動タイミング信号を制御するタ
イミング信号発生回路と、 垂直同期期間を複数の画像表示期間に分割し前記液晶表
示パネルの画面の一部のみを表示する部分表示モードと
全画面を表示する全画面表示モードとを切換える切換ス
イッチ回路と、 前記対向電極に供給する電圧を常時直流電圧とした対向
電圧もしくは一水平周期期間毎に極性反転してなる対向
信号電圧と外部からの制御信号に基づいて直流電圧とし
た対向電圧を出力する対向信号電圧発生回路と、 前記切換スイッチ回路から表示モード信号に基づいて前
記画像表示信号制御回路、前記タイミング信号発生回路
及び前記対向電圧発生回路を制御する部分表示制御回路
と、を具備し、 全画面表示モードから部分表示モードへの前記切換スイ
ッチ回路の切換時に前記表示モード信号を検知した前記
部分表示制御回路により前記タイミング信号発生回路か
らの制御信号の内、非表示の画像表示領域の駆動期間に
対し前記ゲートドライバからの走査選択電圧の供給を停
止し、前記対向電圧を直流電圧成分のみとして供給する
と共に、前記非表示の画像表示領域の一部の期間でソー
スドライバから出力される画像信号電圧の出力電流能力
を抑制することを特徴とする液晶表示装置。A source driver for supplying an image signal voltage to said image signal electrode, said electrode driver having a matrix-shaped electrode comprising an image signal electrode and a scanning signal electrode, and having an output current capability control function in response to an external signal; A gate driver for supplying a scan selection voltage to a scan signal electrode, a common image display element group provided in a region of each matrix electrode controlled by the image signal voltage and the scan selection voltage, and one of the liquid crystal display elements A liquid crystal display panel including a connected counter electrode; an image display signal control circuit for outputting an image signal to the liquid crystal display panel; a timing signal generation circuit for controlling a drive timing signal of the liquid crystal display panel; A partial display mode in which a period is divided into a plurality of image display periods and only a part of the screen of the liquid crystal display panel is displayed, and a full screen is displayed A changeover switch circuit for switching between a full-screen display mode and a counter voltage which is always a DC voltage supplied to the counter electrode or a counter signal voltage obtained by inverting the polarity every one horizontal cycle period and a control signal from the outside. An opposing signal voltage generating circuit for outputting an opposing voltage as a direct current voltage, and a portion for controlling the image display signal control circuit, the timing signal generating circuit, and the opposing voltage generating circuit based on a display mode signal from the changeover switch circuit. A display control circuit, wherein the partial display control circuit detects the display mode signal when the changeover switch circuit switches from the full screen display mode to the partial display mode. Stopping the supply of the scanning selection voltage from the gate driver during the driving period of the non-display image display area, The counter voltage is supplied by only a DC voltage component, the liquid crystal display device, characterized in that to suppress the output current capability of the image signal voltage outputted from the source driver portion of the period of the non-display image display area of the.
の画像表示領域の駆動開始から所定の遅延期間だけ遅延
させて前記ソースドライバから出力される画像信号電圧
の出力電流能力を抑制するようにしたことを特徴とする
請求項１記載の液晶表示装置。2. The image processing apparatus according to claim 1, wherein the timing signal generating circuit delays a predetermined delay period from the start of driving of a non-display image display area to suppress an output current capability of an image signal voltage output from the source driver. The liquid crystal display device according to claim 1, wherein:
て１Ｈ〜５Ｈの範囲であることを特徴とする請求項２記
載の液晶表示装置。3. The liquid crystal display device according to claim 2, wherein the delay period ranges from 1H to 5H, where H is a horizontal synchronization period.
表示装置を用いたことを特徴とする画像表示応用装置。4. An image display application device using the liquid crystal display device according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001064648A JP2002268608A (en) | 2001-03-08 | 2001-03-08 | Liquid crystal display device and picture display application device using the same device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001064648A JP2002268608A (en) | 2001-03-08 | 2001-03-08 | Liquid crystal display device and picture display application device using the same device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002268608A true JP2002268608A (en) | 2002-09-20 |
Family
ID=18923437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001064648A Pending JP2002268608A (en) | 2001-03-08 | 2001-03-08 | Liquid crystal display device and picture display application device using the same device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002268608A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013250361A (en) * | 2012-05-31 | 2013-12-12 | Japan Display Inc | Liquid crystal display device |
| US8823276B2 (en) | 2011-08-10 | 2014-09-02 | Samsung Display Co., Ltd. | Light unit and driving method thereof |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH099180A (en) * | 1995-06-20 | 1997-01-10 | Canon Inc | Drive method for liquid crystal display device |
| JPH1010489A (en) * | 1996-06-20 | 1998-01-16 | Casio Comput Co Ltd | Liquid crystal display device |
| JPH10333650A (en) * | 1997-05-28 | 1998-12-18 | Semiconductor Energy Lab Co Ltd | Display device |
| JPH11184434A (en) * | 1997-12-19 | 1999-07-09 | Seiko Epson Corp | Liquid crystal device and electronic equipment |
| JPH11212522A (en) * | 1998-01-23 | 1999-08-06 | Sony Corp | Method and device for driving liquid crystal display device |
| WO1999040561A1 (en) * | 1998-02-09 | 1999-08-12 | Seiko Epson Corporation | Electro-optical device and method for driving the same, liquid crystal device and method for driving the same, circuit for driving electro-optical device, and electronic device |
| JP2001051643A (en) * | 1999-06-02 | 2001-02-23 | Sony Corp | Display device and driving method |
-
2001
- 2001-03-08 JP JP2001064648A patent/JP2002268608A/en active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH099180A (en) * | 1995-06-20 | 1997-01-10 | Canon Inc | Drive method for liquid crystal display device |
| JPH1010489A (en) * | 1996-06-20 | 1998-01-16 | Casio Comput Co Ltd | Liquid crystal display device |
| JPH10333650A (en) * | 1997-05-28 | 1998-12-18 | Semiconductor Energy Lab Co Ltd | Display device |
| JPH11184434A (en) * | 1997-12-19 | 1999-07-09 | Seiko Epson Corp | Liquid crystal device and electronic equipment |
| JPH11212522A (en) * | 1998-01-23 | 1999-08-06 | Sony Corp | Method and device for driving liquid crystal display device |
| WO1999040561A1 (en) * | 1998-02-09 | 1999-08-12 | Seiko Epson Corporation | Electro-optical device and method for driving the same, liquid crystal device and method for driving the same, circuit for driving electro-optical device, and electronic device |
| JP2001051643A (en) * | 1999-06-02 | 2001-02-23 | Sony Corp | Display device and driving method |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8823276B2 (en) | 2011-08-10 | 2014-09-02 | Samsung Display Co., Ltd. | Light unit and driving method thereof |
| JP2013250361A (en) * | 2012-05-31 | 2013-12-12 | Japan Display Inc | Liquid crystal display device |
| US9847071B2 (en) | 2012-05-31 | 2017-12-19 | Japan Display Inc. | Liquid crystal display device |
| US10096295B2 (en) | 2012-05-31 | 2018-10-09 | Japan Display Inc. | Liquid crystal display device |
| US10276124B2 (en) | 2012-05-31 | 2019-04-30 | Japan Display Inc. | Liquid crystal display device |
| US10475412B2 (en) | 2012-05-31 | 2019-11-12 | Japan Display Inc. | Liquid crystal display device |
| US10867574B2 (en) | 2012-05-31 | 2020-12-15 | Japan Display Inc. | Liquid crystal display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3730159B2 (en) | Display device driving method and display device | |
| JP3485229B2 (en) | Display device | |
| JP4245028B2 (en) | Electro-optical device and electronic apparatus | |
| JP2002116739A (en) | Active matrix type display device and driving method therefor | |
| JP2001312253A (en) | Driving method for display device and display device using the same and portable equipment | |
| JP2002123223A (en) | Liquid crystal display device and computer | |
| JPH10214067A (en) | Erasing device of liquid crystal display picture and liquid crystal display device which is provided with the erasing device | |
| JP4846217B2 (en) | Liquid crystal display | |
| JP2004151222A (en) | Liquid crystal display control unit and liquid crystal display device | |
| JP3644672B2 (en) | Display device and driving method thereof | |
| JP2008233925A (en) | Method for driving display device, display device using same and portable device mounted with display device | |
| JP3305931B2 (en) | Liquid crystal display | |
| JPH09243996A (en) | Liquid crystal display device, liquid crystal display system and computer system | |
| US8866711B2 (en) | Driving method including refreshing a pixel memory and liquid crystal display device utilizing the same | |
| JP2002311905A (en) | Liquid crystal display device and image display applied equipment using the same | |
| JP2001296554A (en) | Liquid crystal display device and information portable equipment | |
| JP2008209690A (en) | Display device, driving method of display device, and electronic equipment | |
| JP2002268608A (en) | Liquid crystal display device and picture display application device using the same device | |
| KR20050063567A (en) | Method and apparatus for driving liquid crystal display device | |
| JP2005037685A (en) | Driving device and method for liquid crystal display panel | |
| US20110001735A1 (en) | Electro-optical device, method for driving electro-optical device and electronic apparatus | |
| JP4709371B2 (en) | Liquid crystal display device and method for stopping voltage supply of liquid crystal display device | |
| JP2002221943A (en) | Liquid crystal display and image display application apparatus using the same | |
| JP2003084718A (en) | Liquid crystal display element | |
| JP2002221942A (en) | Liquid crystal display and image display application apparatus using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061129 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070627 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100819 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101124 |