JP2001119943A - Switching power circuit - Google Patents

Switching power circuit

Info

Publication number
JP2001119943A
JP2001119943A JP29183999A JP29183999A JP2001119943A JP 2001119943 A JP2001119943 A JP 2001119943A JP 29183999 A JP29183999 A JP 29183999A JP 29183999 A JP29183999 A JP 29183999A JP 2001119943 A JP2001119943 A JP 2001119943A
Authority
JP
Japan
Prior art keywords
switching
circuit
current
power supply
switching element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP29183999A
Other languages
Japanese (ja)
Inventor
Masayuki Yasumura
昌之 安村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP29183999A priority Critical patent/JP2001119943A/en
Publication of JP2001119943A publication Critical patent/JP2001119943A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce power loss in a switching element, without increasing the scale of the circuit. SOLUTION: Clamp circuits 2A to 2D are composed of Schottky barrier diodes DSBD1 to DSBD4 and resistors RD1 to RD4. As a result, the waveform of drive current IB supplied to switching elements Q1 to Q4 becomes ideal, for examples, a current waveform with increased reverse current at turn-off of the switching elements Q1 to Q4. Therefore, the accumulation time t stg and a fall time tf of the switching elements Q1 to Q4 are shortened, thereby reducing power loss by the switching elements Q1 to Q4.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、各種電子機器に電
源として備えられるスイッチング電源回路に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching power supply circuit provided as a power supply for various electronic devices.

【0002】[0002]

【従来の技術】スイッチング電源回路として、例えばフ
ライバックコンバータやフォワードコンバータなどの形
式のスイッチングコンバータを採用したものが広く知ら
れている。これらのスイッチングコンバータはスイッチ
ング動作波形が矩形波状であることから、スイッチング
ノイズの抑制には限界がある。また、その動作特性上、
電力変換効率の向上にも限界があることがわかってい
る。そこで、先に本出願人により、各種共振形コンバー
タによるスイッチング電源回路が各種提案されている。
共振形コンバータは容易に高電力変換効率が得られると
共に、スイッチング動作波形が正弦波状となることで低
ノイズが実現される。また、比較的少数の部品点数によ
り構成することができるというメリットも有している。
2. Description of the Related Art As a switching power supply circuit, a circuit employing a switching converter of a type such as a flyback converter or a forward converter is widely known. Since these switching converters have a rectangular switching operation waveform, there is a limit in suppressing switching noise. Also, due to its operating characteristics,
It has been found that there is a limit in improving the power conversion efficiency. Therefore, the present applicant has previously proposed various switching power supply circuits using various resonance type converters.
The resonance type converter can easily obtain high power conversion efficiency and realize low noise because the switching operation waveform is sinusoidal. It also has the advantage that it can be configured with a relatively small number of parts.

【0003】図7は先に本出願人により提案された発明
に基づいて構成することのできるスイッチング電源回路
の一構成例を示す回路図である。この電源回路には自励
式の電流共振形コンバータが採用されている。
FIG. 7 is a circuit diagram showing one configuration example of a switching power supply circuit that can be configured based on the invention proposed by the present applicant. This power supply circuit employs a self-excited current resonance type converter.

【0004】この図に示すスイッチング電源回路におい
ては、ブリッジ整流回路Di及び平滑コンデンサCiか
らなる整流平滑回路により、商用交流電源AC(交流入
力電圧VAC)を整流平滑化して、例えば交流入力電圧V
ACのピーク値の1倍に対応する直流入力電圧を生成す
る。なお、この図に示す回路においては、商用交流電源
ACのラインに対して突入電流制限用抵抗Riが挿入さ
れており、例えば電源投入時に平滑コンデンサCiに流
入する突入電流を抑制するようにしている。
In the switching power supply circuit shown in FIG. 1, a commercial AC power supply AC (AC input voltage VAC) is rectified and smoothed by a rectifying and smoothing circuit including a bridge rectifier circuit Di and a smoothing capacitor Ci.
A DC input voltage corresponding to one time the peak value of AC is generated. In the circuit shown in this figure, a rush current limiting resistor Ri is inserted in the line of the commercial AC power supply AC, for example, to suppress a rush current flowing into the smoothing capacitor Ci when the power is turned on. .

【0005】この電源回路のスイッチングコンバータ
は、図のように4石のスイッチング素子Q1 ,Q2 ,Q
3 ,Q4 をフルブリッジ結合した自励式の電流共振形コ
ンバータとされ、スイッチング素子Q1 及びQ2 は、平
滑コンデンサCiの正極とアース間に対して、それぞれ
のコレクタ−エミッタを介して直列に接続され、スイッ
チング素子Q3 及びQ4 もまた上記と同様にして接続さ
れる。この場合、スイッチング素子Q1 〜Q4 にはバイ
ポーラトランジスタ(BJT;接合型トランジスタ)が
採用される。
The switching converter of this power supply circuit has four switching elements Q1, Q2, Q
A self-excited current resonance type converter in which 3 and Q4 are full-bridge-coupled. The switching elements Q1 and Q2 are connected in series via the respective collectors and emitters between the positive electrode of the smoothing capacitor Ci and the ground. Switching elements Q3 and Q4 are also connected in the same manner as described above. In this case, a bipolar transistor (BJT: junction type transistor) is employed as the switching elements Q1 to Q4.

【0006】スイッチング素子Q1 の駆動回路系として
は、コレクタ−ベース間に対して起動抵抗RS1が挿入さ
れ、ベース−エミッタ間には後述するように逆回復時間
trrを所定まで長くしたクランプダイオードDD1が挿
入されている。この場合、クランプダイオードDD1のカ
ソードはスイッチング素子Q1 のベースと接続され、ア
ノードはスイッチング素子Q1 のエミッタと接続され
る。また、スイッチング素子Q1 のベースに対しては、
ベース電流制限抵抗RB1を介して自励発振用の駆動回路
(共振コンデンサCB1−駆動巻線NB1)が接続される。
この場合、共振用コンデンサCB1は自身のキャパシタン
スと、駆動巻線NB1のインダクタンスLB1と共に直
列共振回路を形成する。同様に、スイッチング素子Q2
,Q3 ,Q4 に対しても、それぞれ同様の接続形態に
よって[起動抵抗(RS2,RS3,RS4)、クランプダイ
オード(DD2,DD3,DD4)、ベース電流制限抵抗(R
B2,RB3,RB4)、共振コンデンサ(CB2,CB3,CB
4)、駆動巻線(NB2,NB3,NB4)]の各素子による
駆動回路系が形成される。
As a drive circuit system for the switching element Q1, a starting resistor RS1 is inserted between the collector and the base, and a clamp diode DD1 having a reverse recovery time trr lengthened to a predetermined length between the base and the emitter as described later. Has been inserted. In this case, the cathode of the clamp diode DD1 is connected to the base of the switching element Q1, and the anode is connected to the emitter of the switching element Q1. Also, with respect to the base of the switching element Q1,
A drive circuit for self-excited oscillation (resonant capacitor CB1-drive winding NB1) is connected via a base current limiting resistor RB1.
In this case, the resonance capacitor CB1 forms a series resonance circuit with its own capacitance and the inductance LB1 of the drive winding NB1. Similarly, switching element Q2
, Q3, and Q4, respectively, by the same connection configuration as [starting resistors (RS2, RS3, RS4), clamp diodes (DD2, DD3, DD4), and base current limiting resistors (R
B2, RB3, RB4), resonance capacitors (CB2, CB3, CB)
4), drive windings (NB2, NB3, NB4)] to form a drive circuit system.

【0007】ドライブトランスPRT (Power Regulati
ng Transformer)は、スイッチング素子Q1 〜Q4 を駆
動すると共に、後述するようにして定電圧制御を行うた
めに設けられる。この図に示すドライブトランスPRT
は、フルブリッジ結合方式に対応して駆動巻線NB1〜N
B4、及び駆動巻線NB1を巻き上げて形成される共振電流
検出巻線ND が巻装され、これら各巻線とその巻回方向
が直交するようにして制御巻線NC が巻装されることで
可飽和リアクトルとして構成される。
[0007] Drive transformer PRT (Power Regulati
ng Transformer) is provided to drive the switching elements Q1 to Q4 and to perform constant voltage control as described later. Drive transformer PRT shown in this figure
Correspond to the drive windings NB1 to N
B4 and the resonance current detection winding ND formed by winding up the drive winding NB1 are wound, and the control winding NC is wound so that these windings are orthogonal to the winding direction. It is configured as a saturated reactor.

【0008】駆動巻線NB1の一端は、共振用コンデンサ
CB1−ベース電流制限抵抗RB1の直列接続を介してスイ
ッチング素子Q1 のベースに接続され、他端はスイッチ
ング素子Q2 のコレクタに接続される。また、駆動巻線
NB2の一端は共振用コンデンサCB2−ベース電流制限抵
抗RB2の直列接続を介してスイッチング素子Q2 のベー
スと接続されると共に、他端はアースに接地されてい
る。この場合、駆動巻線NB1と駆動巻線NB2は互いに逆
極性の電圧が発生するように巻装されている。同様に、
駆動巻線NB3の一端は共振用コンデンサCB3−ベース電
流制限抵抗RB3の直列接続を介してスイッチング素子Q
3 のベースに接続され、他端はスイッチング素子Q4 の
コレクタに接続される。また、駆動巻線NB4の一端は共
振用コンデンサCB4−ベース電流制限抵抗RB4の直列接
続を介してスイッチング素子Q4 のベースと接続される
と共に、他端はアースに接地されている。この場合も駆
動巻線NB3と駆動巻線NB4は互いに逆極性の電圧が発生
するように巻装されている。
One end of the drive winding NB1 is connected to the base of the switching element Q1 via a series connection of the resonance capacitor CB1 and the base current limiting resistor RB1, and the other end is connected to the collector of the switching element Q2. One end of the drive winding NB2 is connected to the base of the switching element Q2 via a series connection of a resonance capacitor CB2 and a base current limiting resistor RB2, and the other end is grounded. In this case, the drive winding NB1 and the drive winding NB2 are wound so that voltages of opposite polarities are generated. Similarly,
One end of the drive winding NB3 is connected to a switching element Q via a series connection of a resonance capacitor CB3 and a base current limiting resistor RB3.
3 and the other end is connected to the collector of the switching element Q4. One end of the drive winding NB4 is connected to the base of the switching element Q4 via a series connection of a resonance capacitor CB4 and a base current limiting resistor RB4, and the other end is grounded. Also in this case, the driving winding NB3 and the driving winding NB4 are wound so that voltages of opposite polarities are generated.

【0009】また、共振電流検出巻線ND の一端はスイ
ッチング素子Q1 のエミッタとスイッチング素子Q2 の
コレクタとの接続点(スイッチング出力点)に対して接
続され、他端は後述する絶縁コンバータトランスPIT
の一次巻線N1 の一端に対して接続される。なお、共振
電流検出巻線ND の巻数(ターン数)は例えば1T(タ
ーン)程度とされている。
One end of the resonance current detecting winding ND is connected to a connection point (switching output point) between the emitter of the switching element Q1 and the collector of the switching element Q2, and the other end is an insulation converter transformer PIT described later.
Is connected to one end of the primary winding N1. The number of turns (number of turns) of the resonance current detection winding ND is, for example, about 1T (turn).

【0010】絶縁コンバータトランスPIT (Power Is
olation Transformer)は、スイッチング素子Q1 〜Q4
のスイッチング出力を二次側に伝送する。この場合、絶
縁コンバータトランスPITの一次巻線N1 の一端は、
共振電流検出巻線ND を介してスイッチング素子Q1 の
エミッタとスイッチング素子Q2のコレクタの接点(ス
イッチング出力点)に接続される。また、一次巻線N1
の他端は、例えばフィルムコンデンサからなる直列共振
コンデンサC1 を介してスイッチング素子Q3 のエミッ
タとスイッチング素子Q4 のコレクタの接点(スイッチ
ング出力点)に接続される。この場合、上記直列共振コ
ンデンサC1 及び一次巻線N1 は直列に接続されている
が、この直列共振コンデンサC1 のキャパシタンス及び
一次巻線N1 (直列共振巻線)を含む絶縁コンバータト
ランスPITの漏洩インダクタンス(リーケージインダ
クタンスL1 )成分とにより、スイッチングコンバータ
の動作を電流共振形とするための直列共振回路を形成し
ている。これにより、スイッチング素子Q1 〜Q4 のス
イッチング出力は、絶縁コンバータトランスPITの一
次巻線N1 及び直列共振コンデンサC1 からなる直列共
振回路に供給されることになる。
[0010] Insulated converter transformer PIT (Power Is
olation Transformer) is composed of switching elements Q1 to Q4
Is transmitted to the secondary side. In this case, one end of the primary winding N1 of the insulating converter transformer PIT is
It is connected to the contact point (switching output point) between the emitter of the switching element Q1 and the collector of the switching element Q2 via the resonance current detection winding ND. The primary winding N1
Is connected to the contact point (switching output point) between the emitter of the switching element Q3 and the collector of the switching element Q4 via a series resonance capacitor C1 composed of, for example, a film capacitor. In this case, the series resonance capacitor C1 and the primary winding N1 are connected in series, but the capacitance of the series resonance capacitor C1 and the leakage inductance of the insulating converter transformer PIT including the primary winding N1 (series resonance winding) ( The leakage inductance L1) component forms a series resonance circuit for making the operation of the switching converter a current resonance type. As a result, the switching outputs of the switching elements Q1 to Q4 are supplied to a series resonance circuit including the primary winding N1 of the isolation converter transformer PIT and the series resonance capacitor C1.

【0011】また、この図における絶縁コンバータトラ
ンスPITの二次側では、二次巻線N2 に対してセンタ
ータップを設けた上で、整流ダイオードDO1,DO2,D
O3,DO4及び平滑コンデンサCO1,CO2を図のように接
続することで、[整流ダイオードDO1,DO2、平滑コン
デンサCO1]の組と、[整流ダイオードDO3,DO4、平
滑コンデンサCO2]の組とによる、2組の全波整流回路
が設けられる。[整流ダイオードDO1,DO2、平滑コン
デンサCO1]から成る全波整流回路は直流出力電圧EO1
を生成し、[整流ダイオードDO3,DO4、平滑コンデン
サCO2]から成る全波整流回路は直流出力電圧EO2を生
成する。つまり、この図に示す回路では、二次側におい
て直流出力電圧を得るのにあたり全波整流回路が設けら
れる。なお、この場合には、直流出力電圧EO1及び直流
出力電圧EO2は制御回路1に対しても分岐して入力され
る。制御回路1においては、直流出力電圧EO1を検出電
圧として利用し、直流出力電圧EO2を制御回路1の動作
電源として利用する。
On the secondary side of the insulating converter transformer PIT in FIG. 1, a center tap is provided for the secondary winding N2, and the rectifier diodes DO1, DO2, D
By connecting O3, DO4 and the smoothing capacitors CO1, CO2 as shown in the figure, a set of [rectifier diodes DO1, DO2, smoothing capacitor CO1] and a set of [rectifier diodes DO3, DO4, smoothing capacitor CO2] are obtained. Two sets of full wave rectifier circuits are provided. The full-wave rectifier circuit composed of [rectifier diodes DO1, DO2, smoothing capacitor CO1] has a DC output voltage EO1.
And a full-wave rectifier circuit composed of [rectifier diodes DO3, DO4, smoothing capacitor CO2] generates a DC output voltage EO2. That is, in the circuit shown in this figure, a full-wave rectifier circuit is provided to obtain a DC output voltage on the secondary side. In this case, the DC output voltage EO1 and the DC output voltage EO2 are also branched and input to the control circuit 1. In the control circuit 1, the DC output voltage EO1 is used as a detection voltage, and the DC output voltage EO2 is used as an operation power supply of the control circuit 1.

【0012】制御回路1は、例えば二次側の直流電圧出
力EO1のレベルに応じてそのレベルが可変される直流電
流を、制御電流としてドライブトランスPRTの制御巻
線NC に供給することにより後述するようにして定電圧
制御を行う。
The control circuit 1 supplies a DC current whose level varies in accordance with, for example, the level of the DC voltage output E01 on the secondary side to the control winding NC of the drive transformer PRT as a control current, as will be described later. The constant voltage control is performed as described above.

【0013】上記構成による電源回路のスイッチング動
作としては、例えばスイッチング素子[Q1 ,Q4 ]の
組と、スイッチング素子[Q2 ,Q3 ]の組が交互にオ
ン/オフ動作を行うようにされる。例えば、商用交流電
源が投入されると、起動抵抗RS1〜RS4を介してスイッ
チング素子Q1 〜Q4 のベースに起動電流(ベース電
流)が供給されることになるが、仮にスイッチング素子
[Q1 ,Q4 ]の組が先にオンになったとすれば、スイ
ッチング素子[Q2 ,Q3 ]の組はオフとなるように制
御される。そしてスイッチング素子[Q1 ,Q4 ]の出
力として、スイッチング素子Q1 のコレクタ−エミッタ
→共振電流共振電流検出巻線ND →一次巻線N1 →直列
共振コンデンサC1 →スイッチング素子Q4 のコレクタ
−エミッタ→一次側アースの経路で電流が流れるが、こ
の際、一次側直列共振回路を流れる共振電流が0となる
近傍でスイッチング素子[Q2 ,Q3 ]の組がオン、ス
イッチング素子[Q1 ,Q4 ]の組がオフとなるように
制御される。そして、スイッチング素子[Q2 ,Q3 ]
を介して先とは逆方向の共振電流が流れる。以降、スイ
ッチング素子[Q1 ,Q4]及び[Q2 ,Q3 ]の組が
交互にオンとなる自励式のスイッチング動作が開始され
る。このように、平滑コンデンサCiの端子電圧を動作
電源としてスイッチング素子[Q1 ,Q4 ]及び[Q2
,Q3 ]の組が交互に開閉を繰り返すことによって、
絶縁コンバータトランスPITの一次側巻線N1 に共振
電流波形に近いドライブ電流を供給し、二次側の巻線N
2 に交番出力を得る。
As a switching operation of the power supply circuit having the above-described configuration, for example, a set of switching elements [Q1, Q4] and a set of switching elements [Q2, Q3] alternately perform on / off operations. For example, when a commercial AC power supply is turned on, a starting current (base current) is supplied to the bases of the switching elements Q1 to Q4 via the starting resistors RS1 to RS4, but temporarily the switching elements [Q1, Q4]. Is turned on first, the set of switching elements [Q2, Q3] is controlled to be turned off. The output of the switching element [Q1, Q4] is the collector-emitter of the switching element Q1 → the resonance current resonance current detection winding ND → the primary winding N1 → the series resonance capacitor C1 → the collector-emitter of the switching element Q4 → the primary side ground. At this time, the set of switching elements [Q2, Q3] turns on and the set of switching elements [Q1, Q4] turns off near the point where the resonance current flowing through the primary side series resonance circuit becomes zero. Is controlled so that And the switching elements [Q2, Q3]
, A resonance current flows in the opposite direction to the previous one. Thereafter, a self-excited switching operation in which a set of switching elements [Q1, Q4] and [Q2, Q3] is turned on alternately is started. As described above, the switching elements [Q1, Q4] and [Q2] are used with the terminal voltage of the smoothing capacitor Ci as the operating power supply.
, Q3] alternately open and close,
A drive current close to the resonance current waveform is supplied to the primary winding N1 of the insulation converter transformer PIT, and the secondary winding N1
2 to get the alternating output.

【0014】また、ドライブトランスPRTによる定電
圧制御は次のようにして行われる。例えば、交流入力電
圧や負荷電力の変動によって二次側出力電圧EO1が変動
したとすると、制御回路1では二次側出力電圧EO1の変
動に応じて制御巻線NC に流れる制御電流のレベルを可
変制御する。この制御電流によりドライブトランスPR
Tに発生する磁束の影響で、ドライブトランスPRTに
おいては飽和傾向の状態が変化し、駆動巻線NB1〜NB4
のインダクタンスを変化させるように作用するが、これ
により自励発振回路の条件が変化してスイッチング周波
数が変化するように制御される。この図に示す電源回路
では、直列共振コンデンサC1 及び一次巻線N1 の直列
共振回路の共振周波数よりも高い周波数領域でスイッチ
ング周波数を設定しているが、例えばスイッチング周波
数が高くなると、直列共振回路の共振周波数に対してス
イッチング周波数が離れていくようにされる。これによ
り、スイッチング出力に対する一次側直列共振回路の共
振インピーダンスは高くなる。このようにして共振イン
ピーダンスが高くなることで、一次側直列共振回路の一
次巻線N1 に供給されるドライブ電流が抑制される結
果、二次側出力電圧が抑制されることになって、定電圧
制御が図られることになる。なお、以降はこのような方
法による定電圧制御方式を「スイッチング周波数制御方
式」と呼ぶ。
The constant voltage control by the drive transformer PRT is performed as follows. For example, if the secondary output voltage EO1 fluctuates due to fluctuations in the AC input voltage and load power, the control circuit 1 varies the level of the control current flowing through the control winding NC in accordance with the fluctuation in the secondary output voltage EO1. Control. The drive current PR
Under the influence of the magnetic flux generated in T, the state of the saturation tendency in the drive transformer PRT changes, and the drive windings NB1 to NB4
Of the self-excited oscillation circuit, thereby controlling the switching frequency to change. In the power supply circuit shown in this figure, the switching frequency is set in a frequency range higher than the resonance frequency of the series resonance circuit of the series resonance capacitor C1 and the primary winding N1, but when the switching frequency increases, for example, The switching frequency is set apart from the resonance frequency. Thereby, the resonance impedance of the primary side series resonance circuit with respect to the switching output increases. By increasing the resonance impedance in this way, the drive current supplied to the primary winding N1 of the primary side series resonance circuit is suppressed, and as a result, the secondary side output voltage is suppressed, and the constant voltage Control will be achieved. Hereinafter, the constant voltage control method using such a method is referred to as a “switching frequency control method”.

【0015】上記図7に示した構成によるスイッチング
電源回路における、一次側電流共振形コンバータのスイ
ッチング動作波形の一例を図8に示す。駆動巻線NB2に
は図8(e)に示す共振電圧VB が発生する。そして、
この共振電圧VB により、スイッチング素子Q2 のベー
スに対しては、共振用コンデンサCB2−ベース電流制限
抵抗RB2の直列接続を介して共振電流が流れる。そし
て、この共振電流が例えばクランプダイオードDD2から
流れる図8(f)に示すようなクランプ電流ID2と合成
されることで、スイッチング素子Q2 のベースには図8
(c)に示すような駆動電流IB2が流れる。このような
駆動電流IB2によって、スイッチング素子Q2 は期間T
ONにおいてオンとなり、スイッチング素子Q2 のコレク
タには、図8(b)に示す波形によりコレクタ電流IC1
が流れる。また、期間TOFF となると、駆動電流IB2
(図8(c))は0レベルとなって、スイッチング素子
Q2 もオフ(非導通)となる。これにより、上記期間T
ON,TOFF におけるスイッチング素子Q2 のコレクタ−
エミッタ間電圧VC1としては、図8(a)に示す波形が
得られる。
FIG. 8 shows an example of a switching operation waveform of the primary-side current resonance type converter in the switching power supply circuit having the configuration shown in FIG. A resonance voltage VB shown in FIG. 8E is generated in the drive winding NB2. And
Due to the resonance voltage VB, a resonance current flows to the base of the switching element Q2 via a series connection of the resonance capacitor CB2 and the base current limiting resistor RB2. This resonance current is combined with a clamp current ID2 as shown in FIG. 8 (f) flowing from the clamp diode DD2, for example, so that the base of the switching element Q2 is
A drive current IB2 flows as shown in FIG. With such a drive current IB2, the switching element Q2 is turned on during the period T.
When it is ON, the collector of the switching element Q2 has a collector current IC1 according to the waveform shown in FIG.
Flows. When the period TOFF is reached, the driving current IB2
(FIG. 8 (c)) becomes the 0 level, and the switching element Q2 is also turned off (non-conductive). As a result, the period T
Collector of switching element Q2 at ON, TOFF
A waveform shown in FIG. 8A is obtained as the emitter-to-emitter voltage VC1.

【0016】また、上記期間TON,TOFF におけるスイ
ッチング素子Q2 のベース−エミッタ間電圧VBEとして
は、図8(d)に示す波形が得られ、これに応答してク
ランプダイオードDD2を流れるクランプ電流ID2として
は、図8(f)に示すような波形となる。
A waveform shown in FIG. 8D is obtained as the base-emitter voltage VBE of the switching element Q2 during the above-mentioned periods TON and TOFF. In response to this, a clamp current ID2 flowing through the clamp diode DD2 is obtained. Has a waveform as shown in FIG.

【0017】スイッチング素子Q2 がオンとなる期間T
ONにおいて、図8(c)に示す正電流の領域(期間T1
)は、駆動電流IB2の順方向バイアス電流の領域に対
応する。また同じ期間TONにおいて、駆動電流IB2が逆
方向バイアス電流となる期間(T22)がスイッチング素
子Q2 の蓄積時間tstg となり、この期間T22では、ト
ランジスタQ2 は駆動電流IB2が逆方向バイアス電流と
なってもオン状態を持続することになる。
The period T during which the switching element Q2 is turned on
In the ON state, the region of the positive current shown in FIG.
) Corresponds to the region of the forward bias current of the drive current IB2. In the same period TON, a period (T22) in which the drive current IB2 becomes the reverse bias current is the accumulation time tstg of the switching element Q2. In this period T22, the transistor Q2 operates even if the drive current IB2 becomes the reverse bias current. The on state will be maintained.

【0018】また、図7に示す電源回路では、スイッチ
ング素子Q2 のベース−エミッタ間に、クランプダイオ
ードDD2が接続されているため、スイッチング素子Q2
がオフとなる期間TOFF ではクランプダイオードDD2が
導通状態となり、クランプダイオードDD2→ベース電流
制限抵抗RB2→共振コンデンサCB2→駆動巻線NB2を介
して負の直列共振電流が流れる。そして次に、期間TON
が開始されると、直ちにダンパー期間となり、直列共振
コンデンサC1 の充放電エネルギーがダンパー電流(I
D2)として、クランプダイオードDD2→スイッチング素
子Q2 のベース→コレクタを介して流れる。上記ダンパ
ー期間が終了すると、クランプダイオードDD2は逆回復
時間trrの領域となる。この逆回復時間trrに対応
する期間(T32)においては、クランプダイオードDD2
が導通状態にある。そして、この逆回復時間trrにお
いて駆動電流IB2が増加して、スイッチング素子Q2 を
オンとするだけの電流量が得られるとスイッチング素子
Q2 がオンとなる。但し、この逆回復時間trrに対応
する期間(T32)内においては、図8(c)の駆動電流
(ベース電流)IB2が正の極性に反転しても、スイッチ
ング素子Q2 のベースには実際には電流が供給されない
ため、スイッチング素子Q2 は直ちにはオンにはなら
ず、この後、スイッチング素子Q2 のベース電流レベル
が、スイッチング素子Q2 を導通させるのに足るレベル
に達することで、或るタイミングでスイッチング素子Q
2 がオン状態に遷移するものである。つまり、期間TON
におけるトランジスタQ2 の逆回復時間trrに対応す
る期間(T32)においては、スイッチング素子Q2 はオ
フ状態となり、この期間T32の終了時点でスイッチング
素子Q2 のベースに対して順方向の駆動電流IB2が流れ
始めてスイッチング素子Q2 がターンオンすることにな
る。なお、図示は省略するがスイッチング素子Q3 の動
作もこれまで説明したスイッチング素子Q2 の動作とほ
ぼ同様に示されるものである。
In the power supply circuit shown in FIG. 7, since the clamp diode DD2 is connected between the base and the emitter of the switching element Q2, the switching element Q2
Is turned off, the clamp diode DD2 becomes conductive, and a negative series resonance current flows through the clamp diode DD2 → the base current limiting resistor RB2 → the resonance capacitor CB2 → the drive winding NB2. And then the period TON
Starts immediately, the damper period starts, and the charging / discharging energy of the series resonance capacitor C1 is changed to the damper current (I
D2) flows through the clamp diode DD2 → the base of the switching element Q2 → the collector. When the damper period ends, the clamp diode DD2 enters the region of the reverse recovery time trr. In a period (T32) corresponding to the reverse recovery time trr, the clamp diode DD2
Are conducting. When the drive current IB2 increases during the reverse recovery time trr and a current amount sufficient to turn on the switching element Q2 is obtained, the switching element Q2 is turned on. However, during the period (T32) corresponding to the reverse recovery time trr, even if the drive current (base current) IB2 in FIG. 8C is inverted to the positive polarity, the base of the switching element Q2 is actually applied. Since no current is supplied, the switching element Q2 does not turn on immediately, and thereafter, at a certain timing, when the base current level of the switching element Q2 reaches a level sufficient to make the switching element Q2 conductive. Switching element Q
2 transitions to the ON state. That is, the period TON
In the period (T32) corresponding to the reverse recovery time trr of the transistor Q2, the switching element Q2 is turned off, and at the end of the period T32, the forward drive current IB2 starts flowing to the base of the switching element Q2. The switching element Q2 is turned on. Although not shown, the operation of the switching element Q3 is almost the same as the operation of the switching element Q2 described above.

【0019】これに対して、スイッチングQ1 の動作波
形は、これまで説明したスイッチング素子Q2 の動作波
形とは位相が180度ずれた波形として示され、スイッ
チング素子Q1 の駆動電流IB1は図8(g)によって示
される。この場合、例えばスイッチング素子Q1 がオン
となる期間(スイッチング素子Q2 の期間TOFF に対応
する期間)において、駆動電流IB1が逆方向バイアス電
流となる期間(T21)がスイッチング素子Q1 の蓄積時
間tstg となり、この期間T21では、トランジスタQ1
は駆動電流IB1が逆方向バイアス電流となってもオン状
態を持続することになる。また、スイッチング素子Q1
のベース−エミッタ間にもクランプダイオードDD1が接
続されているため、スイッチング素子Q1 がオンとなる
期間が開始されると、クランプダイオードDD1は、上記
クランプダイオードDD2と同様、直ちにダンパー期間と
なり、ダンパー期間後は逆回復時間trrの領域とな
る。そして、この逆回復時間trrに対応する期間(T
31)においては、クランプダイオードDD1が導通状態に
ある。なお、図示していないがスイッチング素子Q4 の
動作は上記したスイッチング素子Q1 の動作とほぼ同様
に示されるものである。
On the other hand, the operation waveform of the switching element Q1 is shown as a waveform whose phase is shifted by 180 degrees from the operation waveform of the switching element Q2 described above, and the driving current IB1 of the switching element Q1 is shown in FIG. ). In this case, for example, during a period in which the switching element Q1 is turned on (a period corresponding to the period TOFF of the switching element Q2), a period (T21) in which the drive current IB1 becomes a reverse bias current is the accumulation time tstg of the switching element Q1, In this period T21, the transistor Q1
Means that the ON state is maintained even if the drive current IB1 becomes the reverse bias current. Also, the switching element Q1
Since the clamp diode DD1 is also connected between the base and the emitter, when the period in which the switching element Q1 is turned on starts, the clamp diode DD1 immediately becomes the damper period like the clamp diode DD2, and the damper period. After that, it becomes a region of the reverse recovery time trr. Then, a period (T) corresponding to the reverse recovery time trr
In 31), the clamp diode DD1 is conductive. Although not shown, the operation of the switching element Q4 is almost the same as the operation of the switching element Q1 described above.

【0020】このようなプッシュプル動作の電源回路で
は、スイッチング素子[Q1 ,Q4]の組と、スイッチ
ング素子[Q2 ,Q3 ]の組が同時にオン状態になると
異常動作となるため、図7に示す電源回路においては、
例えばスイッチング素子[Q2 ,Q3 ]の組、(又はス
イッチング素子[Q1 ,Q4 ]の組)がオフ状態となっ
てからスイッチング素子[Q1 ,Q4 ]の組、(又はス
イッチング素子[Q2,Q3 ]Q2 の組)がオン状態に
なるタイミングでは、スイッチング素子[Q1,Q4 ]
の組及びスイッチング素子[Q2 ,Q3 ]の組が共にオ
フとなるような期間が設けられている。例えばスイッチ
ング素子[Q2 ,Q3 ]の組がオン→オフ、スイッチン
グ素子[Q1 ,Q4 ]の組がオフ→オンになるタイミン
グでは、スイッチング素子Q1(Q4 )に接続されてい
るクランプダイオードDD1(DD4)の逆回復時間trr
に対応する期間T31がスイッチング素子[Q1 ,Q4 ]
の組及びスイッチング素子[Q2 ,Q3 ]の組が共にオ
フ状態となる期間となり、スイッチング素子[Q1 ,Q
4 ]の組がオン→オフ、スイッチング素子[Q2 ,Q3
]の組がオフ→オンになるタイミングでは、スイッチ
ング素子Q2 (Q3 )に接続されているクランプダイオ
ードDD2(DD3)の逆回復時間trrに対応する期間T
32がスイッチング素子[Q1 ,Q4 ]の組及びスイッチ
ング素子[Q2 ,Q3 ]の組が共にオフ状態となる期間
となるようにされている。
In such a power supply circuit of the push-pull operation, if the set of the switching elements [Q1, Q4] and the set of the switching elements [Q2, Q3] are simultaneously turned on, an abnormal operation will occur. In the power supply circuit,
For example, after the set of switching elements [Q2, Q3] (or the set of switching elements [Q1, Q4]) is turned off, the set of switching elements [Q1, Q4], (or the set of switching elements [Q2, Q3] Q2) Is turned on, the switching elements [Q1, Q4]
A period is provided in which both the set of switching elements [Q2, Q3] are turned off. For example, at the timing when the set of switching elements [Q2, Q3] turns on → off and the set of switching elements [Q1, Q4] turns off → on, the clamp diode DD1 (DD4) connected to the switching element Q1 (Q4). Reverse recovery time trr
T31 corresponding to the switching element [Q1, Q4]
And the set of switching elements [Q2, Q3] are in the OFF state, and the switching elements [Q1, Q3]
4] turns on → off, switching elements [Q2, Q3
Is turned on from off to on, a period T corresponding to the reverse recovery time trr of the clamp diode DD2 (DD3) connected to the switching element Q2 (Q3).
The period 32 is a period during which both the set of switching elements [Q1, Q4] and the set of switching elements [Q2, Q3] are in the off state.

【0021】このため、上記図7に示した電源回路で
は、スイッチング素子[Q1 ,Q4 ]の組と、スイッチ
ング素子[Q2 ,Q3 ]の組が同時にオン状態とならな
いように、クランプダイオードDD1〜DD4の逆回復時間
trr及びスイッチング素子Q1 〜Q4 の蓄積時間tst
g の選別を行うようにしていた。この場合の選別範囲と
しては、例えばクランプダイオードDD1〜DD4及びスイ
ッチング素子Q1 〜Q4 のバラツキや、スイッチング周
波数の変動等によって、例えば図8(c)に示したスイ
ッチング素子Q2 の蓄積時間tstg に対応した期間T22
と、図8(g)に示したクランプダイオードDD1の逆回
復時間trrに対応した期間T31とが重複した場合で
も、重複したスイッチング素子Q2 の蓄積時間tstg
と、クランプダイオードDD1の逆回復時間trrとの間
にtrr>tstg の関係を保持することができる範囲と
され、これによりスイッチング素子Q1,Q2 が同時に
オン状態となるのを防止するようにしている。
For this reason, in the power supply circuit shown in FIG. 7, the clamp diodes DD1 to DD4 are set so that the set of switching elements [Q1, Q4] and the set of switching elements [Q2, Q3] are not simultaneously turned on. Recovery time trr and the storage time tst of the switching elements Q1 to Q4.
g was sorted out. The selection range in this case corresponds to, for example, the accumulation time tstg of the switching element Q2 shown in FIG. 8C due to, for example, variations in the clamp diodes DD1 to DD4 and the switching elements Q1 to Q4 and fluctuations in the switching frequency. Period T22
Even if the period T31 corresponding to the reverse recovery time trr of the clamp diode DD1 shown in FIG. 8G overlaps, the accumulation time tstg of the overlapping switching element Q2
And the reverse recovery time trr of the clamp diode DD1 is set within a range in which the relationship of trr> tstg can be maintained, thereby preventing the switching elements Q1 and Q2 from being simultaneously turned on. .

【0022】しかしながら、上記のようなスイッチング
素子Q1 〜Q4 及びクランプダイオードDD1〜DD4の選
別を行ったとしても、クランプダイオードDD1〜DD4の
逆回復時間trr、及びスイッチング素子Q1 〜Q4 の
蓄積時間tstg にはバラツキが生じているため、スイッ
チング素子Q1 〜Q4 の正常なオン/オフ動作の信頼性
は、選別した範囲内におけるクランプダイオードDD1〜
DD4の逆回復時間trr、及びスイッチング素子Q1 〜
Q4 の蓄積時間tstg のバラツキのバランスに確保され
ているものであり、スイッチング素子Q1 〜Q4 を最適
なドライブ条件に選定するといったことは困難であっ
た。
However, even if the selection of the switching elements Q1 to Q4 and the clamp diodes DD1 to DD4 as described above is performed, the reverse recovery time trr of the clamp diodes DD1 to DD4 and the accumulation time tstg of the switching elements Q1 to Q4 do not increase. Of the switching elements Q1 to Q4, the reliability of the normal on / off operation of the switching elements Q1 to Q4 depends on the clamp diodes DD1 to DD4 within the selected range.
The reverse recovery time trr of DD4 and the switching elements Q1 to
Since the variation of the accumulation time tstg of Q4 is balanced, it is difficult to select the switching elements Q1 to Q4 under optimum driving conditions.

【0023】そこで、このような点を改善したスイッチ
ング電源回路が先に本出願人により提案されている。図
9は先に本出願人により提案された発明に基づいて構成
することのできるスイッチング電源回路の一構成例を示
す回路図である。なお、図7と同一部分には同一符号を
付して説明を省略する。
Therefore, a switching power supply circuit in which such a point is improved has been previously proposed by the present applicant. FIG. 9 is a circuit diagram showing one configuration example of a switching power supply circuit that can be configured based on the invention previously proposed by the present applicant. The same parts as those in FIG. 7 are denoted by the same reference numerals, and description thereof will be omitted.

【0024】この図に示す電源回路は、図7に示した電
源回路と比較して、各駆動巻線NB1,NB2,NB3,NB4
に対して、それぞれ共振コンデンサCD1,CD2,CD3,
CD4が並列に接続され、各駆動巻線NB1〜NB4と共振コ
ンデンサCD1〜CD4からなる並列共振回路が形成されて
いる点が異なる。このような回路形態では、スイッチン
グ素子Q1 は[駆動巻線NB1//共振コンデンサCD1]
により形成される並列共振回路により自励発振駆動さ
れ、そのスイッチング周波数もこれら並列共振回路によ
り設定されるように構成される。同様に、スイッチング
素子Q2 ,Q3 ,Q4 は、それぞれ[駆動巻線NB2//
共振コンデンサCD2],[駆動巻線NB3//共振コンデ
ンサCD3],[駆動巻線NB4//共振コンデンサCD4]
により形成される並列共振回路により自励発振駆動さ
れ、そのスイッチング周波数もこれらの各並列共振回路
により設定されるように構成される。この場合、共振用
コンデンサCB1〜CB4はそれぞれ直流阻止用コンデンサ
としても機能する。
The power supply circuit shown in this figure is different from the power supply circuit shown in FIG. 7 in that each drive winding NB1, NB2, NB3, NB4
With respect to the resonance capacitors CD1, CD2, CD3,
CD4 is connected in parallel, and is different in that a parallel resonance circuit composed of each of the drive windings NB1 to NB4 and the resonance capacitors CD1 to CD4 is formed. In such a circuit configuration, the switching element Q1 is [drive winding NB1 // resonant capacitor CD1]
Is driven by a self-excited oscillation by a parallel resonance circuit formed by the parallel resonance circuit, and its switching frequency is also set by these parallel resonance circuits. Similarly, the switching elements Q2, Q3, and Q4 are respectively connected to the [drive winding NB2 //
Resonant capacitor CD2], [Drive winding NB3 // Resonant capacitor CD3], [Drive winding NB4 // Resonant capacitor CD4]
Is driven by self-excited oscillation by a parallel resonance circuit formed by the parallel resonance circuit, and its switching frequency is also set by each of these parallel resonance circuits. In this case, each of the resonance capacitors CB1 to CB4 also functions as a DC blocking capacitor.

【0025】また、スイッチング素子Q1 のベース−エ
ミッタ間に挿入されている低速のクランプダイオードD
D1の代わりに、小容量の高速ダイオードとされるクラン
プダイオードDD11 と、ツェナーダイオードDZ1の直列
接続回路を挿入するようにしている。同様に、スイッチ
ング素子Q2 ,Q3 ,Q4 の各ベース−エミッタ間に
は、小容量の高速ダイオードとされるクランプダイオー
ドDD22 ,DD33 ,DD44 と、ツェナーダイオードDZ
2,DZ3,DZ4との各直列接続回路が挿入されている。
この場合、ツェナーダイオードDZ1のアノードはスイッ
チング素子Q1 のベースと接続され、ツェナーダイオー
ドDZ1のカソードはクランプダイオードDD11のカソー
ドと接続される。そして、クランプダイオードDD11 の
アノードがスイッチング素子Q1 のエミッタと接続され
る。同様にスイッチング素子Q2 ,Q3 ,Q4 のベース
−エミッタ間に対して接続される各直列接続回路は、上
記スイッチング素子Q1 に対して設けられているツェナ
ーダイオードDZ1とクランプダイオードDD11 からなる
直列接続回路と同様な接続形態となる。クランプダイオ
ードDD11 〜DD44 は、それぞれツェナーダイオードD
Z1〜DZ4の順方向(アノード→カソード)に流れようと
する電流を阻止するための逆流阻止用ダイオードとして
の作用を有する。
The low-speed clamp diode D inserted between the base and the emitter of the switching element Q1
Instead of D1, a series connection circuit of a clamp diode DD11, which is a small-capacity high-speed diode, and a zener diode DZ1 is inserted. Similarly, clamp diodes DD22, DD33 and DD44, which are small-capacity high-speed diodes, and a Zener diode DZ are provided between the bases and emitters of the switching elements Q2, Q3 and Q4.
2. Each series connection circuit with DZ3 and DZ4 is inserted.
In this case, the anode of the Zener diode DZ1 is connected to the base of the switching element Q1, and the cathode of the Zener diode DZ1 is connected to the cathode of the clamp diode DD11. Then, the anode of the clamp diode DD11 is connected to the emitter of the switching element Q1. Similarly, each series connection circuit connected between the base and the emitter of the switching elements Q2, Q3, Q4 is a series connection circuit comprising a Zener diode DZ1 and a clamp diode DD11 provided for the switching element Q1. The connection form is similar. The clamp diodes DD11 to DD44 are respectively Zener diodes D11 to D44.
It has a function as a reverse current blocking diode for preventing a current flowing in the forward direction (anode → cathode) of Z1 to DZ4.

【0026】このような構成とすることで、例えばクラ
ンプダイオードDD11 〜DD44 は本来、スイッチング素
子Q1 〜Q4 がオフとされているときにクランプ電流を
流すために設けられるものであるが、図9に示す方向に
よりツェナーダイオードDZ1〜DZ4が挿入されるこ
とによって、クランプダイオードDD11 〜DD44 にはク
ランプ電流が流れないようにされる。この場合、ツェナ
ーダイオードDZ1〜DZ4のツェナー電圧によりスイッチ
ング素子Q1 〜Q4 を駆動する自励発振駆動回路のドラ
イブ電圧のレベル(振幅)を決定することが可能になる
が、そのドライブ電圧のレベルを大きく設定すること
で、スイッチング素子Q1 〜Q4 のターンオフ時のマイ
ナスレベルのベース電流(ベースの蓄積電荷の引き抜き
電流)も大きくなるようにされる。この結果、スイッチ
ング動作時におけるスイッチング素子Q1 〜Q4 の蓄積
時間を小さくすることが可能となる。
With such a configuration, for example, the clamp diodes DD11 to DD44 are originally provided for supplying a clamp current when the switching elements Q1 to Q4 are turned off. By inserting the zener diodes DZ1 to DZ4 in the directions shown, the clamp current is prevented from flowing through the clamp diodes DD11 to DD44. In this case, the level (amplitude) of the drive voltage of the self-excited oscillation drive circuit that drives the switching elements Q1 to Q4 can be determined by the Zener voltage of the Zener diodes DZ1 to DZ4, but the drive voltage level is increased. With this setting, the negative-level base current (the current for extracting the accumulated charge of the base) when the switching elements Q1 to Q4 are turned off is also increased. As a result, the accumulation time of the switching elements Q1 to Q4 during the switching operation can be reduced.

【0027】例えば、電流共振形スイッチングコンバー
タとして、バイポーラトランジスタのスイッチング素子
によりスイッチング動作させる構成において、スイッチ
ング周波数fsを100KHz程度にまで上昇させる設
定とすると、スイッチング素子の蓄積時間のばらつきに
起因するスイッチング素子間の導通時間差が無視できな
くなる程度に大きくなる可能性のあることが分かってい
る。そこで、上記図9に示す構成のようにして、ツェナ
ーダイオードDZ1〜DZ4を挿入すれば、スイッチング素
子Q1 〜Q4 の蓄積時間tstg が小さくなるため、図7
に示した電源回路のようにクランプダイオードDD1〜D
D4の逆回復時間trrの管理を行う必要がなくなる。つ
まり、結果として、スイッチング素子Q1 〜Q4 の蓄積
時間tstg と、クランプダイオードDD11 〜DD44 の逆
回復時間trrの選別を不要とすることが可能になる。
For example, in a configuration in which a switching operation is performed by a switching element of a bipolar transistor as a current resonance type switching converter, if the switching frequency fs is set to be increased to about 100 kHz, the switching element caused by the variation in the storage time of the switching element is set. It has been found that the conduction time difference between them can be so large that it cannot be ignored. Therefore, if the zener diodes DZ1 to DZ4 are inserted as in the configuration shown in FIG. 9, the accumulation time tstg of the switching elements Q1 to Q4 becomes shorter,
As shown in the power supply circuit shown in FIG.
There is no need to manage the reverse recovery time trr of D4. That is, as a result, it is not necessary to select the storage time tstg of the switching elements Q1 to Q4 and the reverse recovery time trr of the clamp diodes DD11 to DD44.

【0028】ここで、上記図9に示した構成によるスイ
ッチング電源回路における、一次側電流共振形コンバー
タのスイッチング動作波形の一例を図10に示す。な
お、この図に示す動作波形はスイッチング素子Q2 の要
部の動作波形を示したものとされる。この場合は、駆動
巻線NB2と並列共振コンデンサCD2からなる並列共振回
路が自励発振を行うことで、図10(d)に示す並列共
振電圧VA を発生させる。この並列共振電圧VA として
は、駆動巻線NB2と並列共振コンデンサCD2からなる並
列共振回路の並列共振作用によって、例えば、図8
(e)に示した駆動巻線NB2に対して並列共振コンデン
サCD2を並列に接続しない場合の共振電圧VB よりも増
幅された波形が得られている。そして、この並列共振電
圧VA により、スイッチング素子Q2 のベースに対して
は、ベース電流制限抵抗RB2−共振用コンデンサCB2の
直列接続を介して、図10(b)に示すように自励発振
回路により得られる駆動電流IB が流れる。この図10
(b)に示す駆動電流IB の順方向ベース電流のピーク
レベルIBH及び逆方向ベース電流のピークレベルIBL
は、図8(c)に示す駆動電流IB の順方向ベース電流
のピークレベルIBH及び逆方向ベース電流のピークレベ
ルIBLより大きくなる。この場合、期間TONではスイッ
チング素子Q2 はオンとなり、図10(a)に示す波形
のようなコレクタ電流IC1が流れる。また、期間TOFF
となると、駆動電流IB は0レベルとなって、スイッチ
ング素子Q2 もオフ(非導通)となる。また、上記期間
TON,TOFF におけるスイッチング素子Q2 のベース−
エミッタ間電圧VBEとしては、図10(c)に示す波形
が得られ、これに応答してツェナーダイオードDZ2−ク
ランプダイオードDD22 の直列接続回路を流れる電流I
Z としては、図10(e)に示すように、実際には、期
間TOFF においてわずかにクランプ電流が流れる波形と
なる。
FIG. 10 shows an example of a switching operation waveform of the primary-side current resonance type converter in the switching power supply circuit having the configuration shown in FIG. Note that the operation waveforms shown in this figure are those of the main part of the switching element Q2. In this case, the parallel resonance circuit including the drive winding NB2 and the parallel resonance capacitor CD2 performs self-excited oscillation, thereby generating the parallel resonance voltage VA shown in FIG. The parallel resonance voltage VA is, for example, as shown in FIG.
The waveform amplified from the resonance voltage VB when the parallel resonance capacitor CD2 is not connected in parallel to the drive winding NB2 shown in (e) is obtained. Then, by the parallel resonance voltage VA, a self-excited oscillation circuit is connected to the base of the switching element Q2 through a series connection of the base current limiting resistor RB2 and the resonance capacitor CB2 as shown in FIG. The resulting drive current IB flows. This FIG.
The peak level IBH of the forward base current and the peak level IBL of the reverse base current of the drive current IB shown in FIG.
Is larger than the peak level IBH of the forward base current and the peak level IBL of the reverse base current of the drive current IB shown in FIG. 8C. In this case, in the period TON, the switching element Q2 is turned on, and a collector current IC1 having a waveform as shown in FIG. In addition, period TOFF
Then, the drive current IB becomes the 0 level, and the switching element Q2 is also turned off (non-conductive). In addition, the base of the switching element Q2 in the above-mentioned periods TON and TOFF.
The waveform shown in FIG. 10C is obtained as the emitter-to-emitter voltage VBE. In response to this, the current I flowing through the series connection circuit of the Zener diode DZ2 and the clamp diode DD22 is obtained.
As shown in FIG. 10 (e), Z actually has a waveform in which a clamp current slightly flows in the period TOFF.

【0029】[0029]

【発明が解決しようとする課題】しかしながら、図9に
示した電源回路は、図7に示した電源回路に比べて、各
駆動巻線NB1〜NB4に対して共振コンデンサCD1〜CD4
を並列に接続する必要があると共に、各スイッチング素
子Q1 〜Q4 のベース−エミッタ間にクランプダイオー
ドDD11 〜DD44 と、ツェナーダイオードDZ1〜DZ4の
直列接続回路とを挿入する必要があるため、構成部品の
点数が増加するという欠点がある。
However, the power supply circuit shown in FIG. 9 is different from the power supply circuit shown in FIG. 7 in that resonance capacitors CD1 to CD4 are provided for the respective drive windings NB1 to NB4.
Are connected in parallel, and clamp diodes DD11 to DD44 and a series connection circuit of zener diodes DZ1 to DZ4 need to be inserted between the base and emitter of each switching element Q1 to Q4. There is a disadvantage that the score increases.

【0030】また、図7及び図9に示した電源回路の何
れも、図8(c)及び図10(b)にそれぞれ示したよ
うに、各スイッチング素子Q1 〜Q4 の正方向に流れる
順方向ベース電流のピークレベルIBHの絶対値と、負方
向に流れる逆方向ベース電流のピークレベルIBLの絶対
値とがそれぞれ等しいレベルとなっている。この場合、
各スイッチング素子Q1 〜Q4 をターンオフするための
逆方向ベース電流が少なく、各スイッチング素子Q1 〜
Q4 の下降時間tfにおける電力損失が大きいものとさ
れる。このため、各スイッチング素子Q1 〜Q4 のスイ
ッチング周波数の高周波化を図るようにした場合は、各
スイッチング素子Q1 〜Q4の下降時間tfにおける電
力損失がそれだけ大きくなり、各スイッチング素子Q1
〜Q4 のスイッチング周波数を高周波化するのが困難と
されていた。また、仮にスイッチング周波数の高周波化
を図るようにした場合は、各スイッチング素子Q1 〜Q
4 の下降時間tfによる電力損失によって電力変換効率
(ηAC→DC)の低下を招いていた。
Also, in each of the power supply circuits shown in FIGS. 7 and 9, as shown in FIGS. 8 (c) and 10 (b), the forward direction of the switching elements Q1 to Q4 flows in the forward direction. The absolute value of the peak level IBH of the base current is equal to the absolute value of the peak level IBL of the reverse base current flowing in the negative direction. in this case,
The reverse base current for turning off each of the switching elements Q1 to Q4 is small, and each of the switching elements Q1 to Q4 is turned off.
It is assumed that the power loss at the falling time tf of Q4 is large. Therefore, when the switching frequency of each of the switching elements Q1 to Q4 is increased, the power loss in the falling time tf of each of the switching elements Q1 to Q4 increases accordingly, and each of the switching elements Q1 to Q4 increases.
It has been considered difficult to increase the switching frequency of Q4 to Q4. If the switching frequency is increased, each of the switching elements Q1 to Q1
4, the power conversion efficiency (ηAC → DC) was reduced due to the power loss due to the falling time tf.

【0031】[0031]

【課題を解決するための手段】そこで本発明は上記した
課題を考慮してスイッチング電源回路として次のように
構成する。つまり、商用交流電源を入力して整流平滑電
圧を生成して、直流入力電圧として出力する整流平滑手
段と、疎結合とされる所要の結合係数が得られるように
ギャップが形成され、一次側出力を二次側に伝送するた
めに設けられる絶縁コンバータトランスと、4石のスイ
ッチング素子をフルブリッジ結合して形成され、直流入
力電圧を断続して絶縁コンバータトランスの一次巻線に
出力するように構成されたスイッチング手段と、スイッ
チング手段を形成し、スイッチング素子を自励式により
スイッチング駆動する自励発振駆動回路と、少なくと
も、絶縁コンバータトランスの一次巻線を含む漏洩イン
ダクタンス成分と、一次巻線に対して直列に接続される
直列共振コンデンサのキャパシタンスとによって形成さ
れて、スイッチング素子のスイッチング動作を共振形と
する一次側直列共振回路とを備える。また、絶縁コンバ
ータトランスの二次巻線の漏洩インダクタンス成分と、
二次側に挿入されるキャパシタンスとによって形成され
る二次側共振回路と、二次側共振回路を含んで形成さ
れ、絶縁コンバータトランスの二次巻線に得られる交番
電圧を入力して、所定の二次側直流出力電圧を生成する
ように構成された直流出力電圧生成手段と、二次側直流
出力電圧のレベルに応じて、スイッチング手段のスイッ
チング周波数を可変制御することによって定電圧制御を
行うようにされた定電圧制御手段とを備える。そして、
少なくとも、逆回復時間が無いとされるダイオード素子
と抵抗素子との直列接続によって形成され、4石のスイ
ッチング素子がそれぞれオフとなる期間に、自励発振駆
動回路に対して負の方向の電流を流すように、4石のス
イッチング素子に各々設けられるクランプ回路とを備え
て構成することとした。
In view of the above-mentioned problems, the present invention is configured as a switching power supply circuit as follows. In other words, a gap is formed between the rectifying / smoothing means that receives a commercial AC power supply, generates a rectified smoothed voltage, and outputs the rectified smoothed voltage as a DC input voltage, so that a required coupling coefficient that is loosely coupled is obtained. Converter that is provided to transmit power to the secondary side, and is formed by full-bridge coupling of four switching elements, so that the DC input voltage is intermittently output to the primary winding of the isolated converter transformer Switching means, a switching means, forming a switching means, a self-excited oscillation drive circuit for switchingly driving the switching element in a self-excited manner, at least a leakage inductance component including a primary winding of an insulating converter transformer, and a primary winding. Formed by the capacitance of the series resonant capacitor connected in series, And a primary side series resonance circuit for the quenching operation and resonant. Also, the leakage inductance component of the secondary winding of the insulating converter transformer,
A secondary-side resonance circuit formed by a capacitance inserted on the secondary side and a secondary-side resonance circuit. DC output voltage generating means configured to generate the secondary DC output voltage of the above, and performing constant voltage control by variably controlling the switching frequency of the switching means according to the level of the secondary DC output voltage. Constant voltage control means. And
At least, a current in a negative direction is supplied to the self-excited oscillation drive circuit during a period in which the four switching elements are turned off, each being formed by a series connection of a diode element and a resistance element having no reverse recovery time. It is configured to include a clamp circuit provided in each of the four switching elements so as to flow.

【0032】上記構成によれば、クランプ回路として
は、逆回復時間が無いとされる特性を有したダイオード
素子と抵抗の直列接続とによって形成されることにな
る。このようにクランプ回路を構成すれば、回路構成が
大型化することなく、各スイッチング素子のターンオフ
時に流れる逆方向の駆動電流を増加させることができる
ので、スイッチング素子の蓄積時間の短縮化が図られる
と共に、クランプ機能のためのダイオード素子としての
逆回復時間を無いようにすることが可能とされる。
According to the above configuration, the clamp circuit is formed by a diode element having a characteristic that has no reverse recovery time and a resistor connected in series. By configuring the clamp circuit in this way, the driving current in the reverse direction flowing when each switching element is turned off can be increased without increasing the circuit configuration, so that the accumulation time of the switching element can be reduced. At the same time, it is possible to eliminate the reverse recovery time as a diode element for the clamp function.

【0033】[0033]

【発明の実施の形態】図1の回路図は、本発明の実施の
形態としての電源回路の構成を示している。なお、この
図において図7及び図9と同一部分には、同一符号を付
して説明を省略する。この図に示す電源回路には、各ス
イッチング素子Q1 ,Q2 ,Q3 ,Q4 がオフの期間
に、各スイッチング素子Q1 ,Q2 ,Q3 ,Q4 の各自
励発振駆動回路[(CB1−NB1),(CB2−NB2),
(CB3−NB3),(CB4−NB4)]に対して、負レベル
の電流であるクランプ電流を流すためのクランプ回路2
A,2B,2C,2Dが備えられている。クランプ回路
2AはショットキーバリアダイオードDSBD1と抵抗RD1
の直列接続回路によって構成される。同様に、クランプ
回路2B,2C,2Dは、同様の接続形態によって、シ
ョットキーバリアダイオードDSBD2,DSBD3,DSBD4と
抵抗RD2,RD3,RD4の各素子からなる直列接続回路が
形成されている。
FIG. 1 is a circuit diagram showing a configuration of a power supply circuit according to an embodiment of the present invention. Note that, in this figure, the same parts as those in FIGS. In the power supply circuit shown in this figure, while each of the switching elements Q1, Q2, Q3, Q4 is off, each self-excited oscillation drive circuit [(CB1-NB1), (CB2) of each of the switching elements Q1, Q2, Q3, Q4 is provided. −NB2),
(CB3-NB3), (CB4-NB4)], a clamp circuit 2 for supplying a clamp current which is a negative level current.
A, 2B, 2C, and 2D are provided. The clamp circuit 2A includes a Schottky barrier diode DSBD1 and a resistor RD1.
Are connected in series. Similarly, the clamp circuits 2B, 2C, and 2D form a series connection circuit including Schottky barrier diodes DSBD2, DSBD3, and DSBD4 and resistors RD2, RD3, and RD4 in the same connection form.

【0034】ここで、ショットキーバリアダイオードD
SBD1〜DSBD4とは、逆回復時間trr=0となる特性を
有するものとされる。そして、このショットキーバリア
ダイオードDSBD1のアノード側を抵抗RD1との直列接続
を介してスイッチング素子Q1 のエミッタと接続し、カ
ソードをスイッチング素子Q1 のベースに接続するよう
にして回路内に挿入する。同様にして、各ショットキー
バリアダイオードDSBD2,DSBD3,DSBD4のアノード側
をそれぞれ各抵抗RD2,RD3,RD4との直列接続を介し
て各スイッチング素子Q2 ,Q3 ,Q4 のエミッタと接
続し、各ショットキーバリアダイオードDSBD2,DSBD
3,DSBD4のカソード側を各スイッチング素子Q2 ,Q3
,Q4 のベースに接続するようにして回路内に挿入す
る。
Here, the Schottky barrier diode D
SBD1 to DSBD4 have a characteristic that the reverse recovery time trr = 0. The anode side of the Schottky barrier diode DSBD1 is connected to the emitter of the switching element Q1 through a series connection with the resistor RD1, and the cathode is connected to the base of the switching element Q1 so as to be inserted into the circuit. Similarly, the anode side of each Schottky barrier diode DSBD2, DSBD3, DSBD4 is connected to the emitter of each switching element Q2, Q3, Q4 via a series connection with each of the resistors RD2, RD3, RD4, respectively. Barrier diodes DSBD2, DSBD
3, the cathode side of DSBD4 is connected to each switching element Q2, Q3
, Q4 to be connected to the circuit.

【0035】つまり、本実施の形態においては、図7に
示した電源回路において採用されていた低速のクランプ
ダイオードDD1〜DD4に代えて、ショットキーバリアダ
イオードDSBD1〜DSBD4と抵抗RD1〜RD4の直列接続回
路からなるクランプ回路2A〜2Dが備えられた構成を
採る。
That is, in the present embodiment, instead of the low-speed clamp diodes DD1 to DD4 used in the power supply circuit shown in FIG. 7, a series connection of Schottky barrier diodes DSBD1 to DSBD4 and resistors RD1 to RD4 is performed. A configuration in which clamp circuits 2A to 2D composed of circuits are provided is employed.

【0036】また、本実施の形態の電源回路の二次側に
おいては、直流出力電圧EO1及び出力出力電圧EO2を得
るのにあたり全波整流回路が設けられている。本実施の
形態の絶縁コンバータトランスPITは、図5に示すよ
うに、例えばフェライト材によるE型コアCR1,CR
2を互いの磁脚が対向するように組み合わせたEE型コ
アが備えられ、このEE型コアの中央磁脚に対して、分
割ボビンBを利用して一次巻線N1 と、二次巻線N2 を
それぞれ分割した状態で巻装している。そして、中央磁
脚に対しては図のようにギャップGを形成するようにし
ている。これによって、所要の結合係数による疎結合が
得られるようにしている。
On the secondary side of the power supply circuit according to the present embodiment, a full-wave rectifier circuit is provided for obtaining the DC output voltage EO1 and the output output voltage EO2. As shown in FIG. 5, the insulated converter transformer PIT of the present embodiment includes, for example, E-type cores CR1 and CR made of a ferrite material.
An EE-type core in which the magnetic legs 2 are opposed to each other is provided, and a primary winding N1 and a secondary winding N2 are provided to the center magnetic leg of the EE-type core by using a divided bobbin B. Are wound separately. A gap G is formed for the center magnetic leg as shown in the figure. As a result, loose coupling with a required coupling coefficient can be obtained.

【0037】ギャップGは、E型コアCR1,CR2の
中央磁脚を、2本の外磁脚より短くすることで形成する
ことができる。また結合係数kとしては、例えばk≒
0.85という疎結合の状態が得られるようにしてお
り、その分、飽和状態が得られにくいようにしている。
The gap G can be formed by making the central magnetic legs of the E-shaped cores CR1 and CR2 shorter than the two outer magnetic legs. As the coupling coefficient k, for example, k ≒
A loosely coupled state of 0.85 is obtained, so that a saturated state is hardly obtained.

【0038】絶縁コンバータトランスPRTの二次側で
は、一次巻線N1 により誘起された交番電圧が二次巻線
N2 に発生する。この場合、二次巻線N2 に対しては、
二次側並列共振コンデンサC2 が並列に接続されること
で、二次巻線N2 のリーケージインダクタンスL2 と二
次側並列共振コンデンサC2 のキャパシタンスとによっ
て並列共振回路が形成される。この並列共振回路によ
り、二次巻線N2 に励起される交番電圧は共振電圧とな
る。つまり二次側において電圧共振動作が得られる。
On the secondary side of the insulating converter transformer PRT, an alternating voltage induced by the primary winding N1 is generated in the secondary winding N2. In this case, for the secondary winding N2,
By connecting the secondary parallel resonance capacitor C2 in parallel, a parallel resonance circuit is formed by the leakage inductance L2 of the secondary winding N2 and the capacitance of the secondary parallel resonance capacitor C2. The alternating voltage excited by the secondary winding N2 by this parallel resonance circuit becomes a resonance voltage. That is, a voltage resonance operation is obtained on the secondary side.

【0039】即ち、この電源回路では、一次側にはスイ
ッチング動作を電圧共振形とするための並列共振回路が
備えられ、二次側には、全波整流動作(電圧共振動作)
を得るための並列共振回路が備えられる。なお、本明細
書では、このように一次側及び二次側に対して共振回路
が備えられて動作する構成のスイッチングコンバータに
ついては、「複合共振形スイッチングコンバータ」とも
いうことにする。
That is, in this power supply circuit, the primary side is provided with a parallel resonance circuit for making the switching operation a voltage resonance type, and the secondary side is provided with a full-wave rectification operation (voltage resonance operation).
And a parallel resonance circuit for obtaining In the present specification, such a switching converter configured to operate with a resonance circuit provided on the primary side and the secondary side is also referred to as a “composite resonance type switching converter”.

【0040】ところで、絶縁コンバータトランスPIT
においては、一次巻線N1 、二次巻線N2 の極性(巻方
向)と整流ダイオードDO (DO1,DO2/DO3,DO4)
の接続との関係によって、一次巻線N1 のインダクタン
スL1 と二次巻線N2 のインダクタンスL2 との相互イ
ンダクタンスMについて、+Mとなる場合と−Mとなる
場合とがある。
Incidentally, the insulation converter transformer PIT
, The polarity (winding direction) of the primary winding N1 and the secondary winding N2 and the rectifier diode DO (DO1, DO2 / DO3, DO4)
, The mutual inductance M between the inductance L1 of the primary winding N1 and the inductance L2 of the secondary winding N2 may be + M or -M.

【0041】例えば、図6(a)に示す接続形態を採る
場合に相互インダクタンスは+Mとなり、図6(b)に
示す接続形態を採る場合に相互インダクタンスは−Mと
なる。これを、図1に示す二次側の動作に対応させてみ
ると、[整流ダイオードDO1,DO2、平滑コンデンサC
O1]の組による全波整流回路に関しては、例えば二次巻
線N2 に得られる交番電圧が正極性のときに整流ダイオ
ードDO1に整流電流が流れて+Mの動作モード(フォワ
ード方式)を行い、逆に、二次巻線N2 に得られる交番
電圧が負極性のときには、整流ダイオードDO1はオフと
なって、整流電流は流れないことになる。即ち、この電
源回路では、相互インダクタンスが+Mのモードにより
整流動作を行っているものである。
For example, when the connection form shown in FIG. 6A is employed, the mutual inductance is + M, and when the connection form shown in FIG. 6B is employed, the mutual inductance is -M. If this is made to correspond to the operation of the secondary side shown in FIG. 1, [rectifier diodes DO1, DO2, smoothing capacitor C
O1], for example, when the alternating voltage obtained in the secondary winding N2 has a positive polarity, a rectification current flows through the rectification diode DO1 to perform + M operation mode (forward mode). When the alternating voltage obtained in the secondary winding N2 has a negative polarity, the rectifier diode DO1 is turned off and no rectified current flows. That is, in this power supply circuit, the rectifying operation is performed in a mode where the mutual inductance is + M.

【0042】このような構成では、一次側の並列共振回
路と二次側並列共振回路の作用によって増加された負荷
側に電力が供給され、それだけ負荷側に供給される電力
も増加して、最大負荷電力の増加率も向上する。これ
は、先に図5にて説明したように、絶縁コンバータトラ
ンスPITに対してギャップGを形成して所要の結合係
数による疎結合としたことによって、更に飽和状態とな
りにくい状態を得たことで実現されるものである。
In such a configuration, the power is supplied to the load side increased by the action of the primary side parallel resonance circuit and the secondary side parallel resonance circuit, and the power supplied to the load side is also increased. The rate of increase in load power is also improved. This is because, as described above with reference to FIG. 5, the gap G is formed in the insulating converter transformer PIT and loose coupling is performed with a required coupling coefficient, thereby obtaining a state that is more difficult to be saturated. It is realized.

【0043】このような構成による図1の電源回路のス
イッチング動作波形の一例を図2に示す。なお、この図
に示す動作波形はスイッチング素子Q2 の要部の動作波
形を示したものとされる。ここで、スイッチング素子Q
2 のスイッチング動作に伴って得られるスイッチング素
子Q2 のコレクタ−エミッタ間電圧VC1、及びスイッチ
ング素子Q2 のコレクタ電流IC1の波形としては、図2
(a)及び図2(b)に示された波形となり、図8
(a)及び図8(b)に示した波形と同様とされる。
FIG. 2 shows an example of a switching operation waveform of the power supply circuit of FIG. 1 having such a configuration. Note that the operation waveforms shown in this figure are those of the main part of the switching element Q2. Here, the switching element Q
The waveforms of the collector-emitter voltage VC1 of the switching element Q2 and the collector current IC1 of the switching element Q2 obtained by the switching operation of FIG.
The waveforms shown in FIG. 8A and FIG.
The waveforms are the same as those shown in FIG. 8A and FIG.

【0044】期間TON,TOFF におけるスイッチング素
子Q2 のベース−エミッタ間電圧VBEとしては、図2
(d)に示す波形が得られ、これに応答してショットキ
ーバリアダイオードDSBD2を流れる電流ID としては図
2(e)に示すような波形となる。この場合、ショット
キーバリアダイオードDSBD2は、スイッチング素子Q2
がオフとなる期間TOFF には自励発振駆動回路(CB2−
NB2)に負の方向に流れるクランプ電流が導通するよう
にされ、スイッチング素子Q2 がオンとなる期間TONが
開始されると、短時間のダンパー期間においてスイッチ
ング素子Q2 のベース−コレクタを介してダンパー電流
が流れることになるが、ショットキーバリアダイオード
DSBD2は逆回復時間trr=0であるために、ダンパー
期間の終了後においては、逆回復時間trrによる逆回
復電流が流入する現象は無くなって、直ちにショットキ
ーバリアダイオードDSBD2が非導通の状態となる。
In the periods TON and TOFF, the base-emitter voltage VBE of the switching element Q2 is shown in FIG.
The waveform shown in (d) is obtained, and in response to this, the current ID flowing through the Schottky barrier diode DSBD2 has a waveform as shown in FIG. 2 (e). In this case, the Schottky barrier diode DSBD2 is connected to the switching element Q2
During the period TOFF during which the switch is off, the self-excited oscillation drive circuit (CB2-
NB2) is made to conduct a clamp current flowing in the negative direction, and when a period TON during which the switching element Q2 is turned on is started, the damper current flows through the base-collector of the switching element Q2 in a short damper period. However, since the Schottky barrier diode DSBD2 has the reverse recovery time trr = 0, after the end of the damper period, the phenomenon that the reverse recovery current flows due to the reverse recovery time trr disappears, and the shot is immediately started. The key barrier diode DSBD2 is turned off.

【0045】このようにして逆回復時間trrとしての
期間が無くなることによって自励発振駆動回路の共振電
流を、クランプダイオードDD2を介して一次側アースに
引き込む動作が無くなる。このため、図2(c)に示す
駆動電流IB としては、ダンパー期間が終了して、ダン
パー電流が0レベルとなった時点から、順方向電流とな
ってスイッチング素子Q2 のベースに供給され、スイッ
チング素子Q2 がオンに遷移する。つまり、図2に示す
期間TONの開始時点からスイッチング素子Q2がオンと
なるものである。
By eliminating the period as the reverse recovery time trr, the operation of drawing the resonance current of the self-excited oscillation drive circuit to the primary side ground via the clamp diode DD2 is eliminated. Therefore, the drive current IB shown in FIG. 2C is supplied to the base of the switching element Q2 as a forward current from the time when the damper period ends and the damper current becomes 0 level, and The element Q2 is turned on. That is, the switching element Q2 is turned on from the start of the period TON shown in FIG.

【0046】また、図2(c)に示す駆動電流IB の動
作波形として、蓄積時間tstg に対応する期間の駆動電
流IB の逆方向ベース電流のピークレベルIBLの絶対値
と、順方向ベース電流のピークレベルIBHの絶対値とを
比較した場合、図8(c)及び図10(b)に示した駆
動電流IB の逆方向ベース電流のピークレベルIBLの絶
対値と順方向ベース電流のピークレベルIBHの絶対値と
がほぼ等しいとされていたのに対して、本実施の形態で
は、逆方向ベース電流のピークレベルIBLが順方向ベー
ス電流のピークレベルIBHの約2倍に増加している。ま
た、図2(c)に示す順方向の駆動電流IB の波形は、
図8(c)及び図10(b)に示した駆動電流IB の波
形に比べて平坦な波形になっている。
The operation waveforms of the drive current IB shown in FIG. 2C include the absolute value of the peak level IBL of the reverse base current of the drive current IB during the period corresponding to the accumulation time tstg and the absolute value of the forward base current. When comparing the absolute value of the peak level IBH, the absolute value of the peak level IBL of the reverse base current of the drive current IB and the peak level IBH of the forward base current shown in FIG. 8C and FIG. In this embodiment, the peak level IBL of the reverse base current is about twice as large as the peak level IBH of the forward base current. The waveform of the forward drive current IB shown in FIG.
The waveform is flatter than the waveform of the drive current IB shown in FIGS. 8C and 10B.

【0047】これは、ショットキーバリアダイオードD
SBD2の順方向の電圧降下が、低速のクランプダイオード
DD2よりも小さいことに起因するのであるが、これによ
って、スイッチング素子Q2 がターンオフするときの蓄
積キャリアをより急速に消滅させることができるため
に、スイッチング素子Q2 の蓄積時間tstg と、下降時
間tfを短縮するようにも作用する。
This is because the Schottky barrier diode D
This is due to the fact that the forward voltage drop of SBD2 is smaller than that of the slow clamp diode DD2, which allows the stored carriers when the switching element Q2 is turned off to disappear more quickly. It also acts to shorten the accumulation time tstg of the switching element Q2 and the fall time tf.

【0048】なお、図示は省略するがスイッチング素子
Q3 の要部の動作波形は、これまで説明したスイッチン
グ素子Q2 の動作波形とほぼ同一の動作波形によって示
され、またスイッチング素子Q1 ,Q4 の要部の動作波
形は、スイッチング素子Q2の動作波形とは、位相が1
80度異なるもののほぼ同一の波形によって示されるも
のである。
Although not shown, the operation waveform of the main part of the switching element Q3 is shown by the same operation waveform as the operation waveform of the switching element Q2 described above, and the main part of the switching elements Q1 and Q4. Has a phase of 1 with the operation waveform of the switching element Q2.
The waveforms are different from each other by 80 degrees but are shown by almost the same waveform.

【0049】このような本実施の形態の電源回路は、ク
ランプダイオードDD1〜DD4の代わりに逆回復時間tr
r=0とされるショットキーバリアダイオードDSBD1〜
DSBD4を用いることで、逆回復時間trrのばらつき要
因は解消される。そして、前述したように、蓄積時間t
stg に対応する期間の逆方向ベース電流(駆動電流IB
)が約2倍に増加するため、下降時間tfによる電力
損失の低減を図ることが可能になる。またこれによっ
て、スイッチング周波数の高周波数化を実現することが
可能になるものである。さらにまた、スイッチング素子
Q1 〜Q4 についての蓄積時間tstg や電流増幅率hFE
のランク分けの幅が拡大される。これにより、例えば部
品管理などの製造能率の向上が図られるものである。
The power supply circuit according to this embodiment has a reverse recovery time tr instead of the clamp diodes DD1 to DD4.
Schottky barrier diodes DSBD1 to r = 0
The use of DSBD4 eliminates the cause of variation in the reverse recovery time trr. Then, as described above, the accumulation time t
The reverse base current (drive current IB) during the period corresponding to stg
) Increases about twice, it is possible to reduce the power loss due to the falling time tf. This also makes it possible to realize a higher switching frequency. Furthermore, the storage time tstg and the current amplification factor hFE for the switching elements Q1 to Q4
The range of ranking is expanded. Thereby, for example, improvement in manufacturing efficiency such as parts management is achieved.

【0050】さらに、本実施の形態の電源回路は、図9
に示した電源回路のように駆動巻線NB1〜NB4に対して
共振コンデンサCD1〜CD4を並列に接続する必要がな
く、クランプダイオードDD11 〜DD44 と、ツェナーダ
イオードDZ1〜DZ4の直列接続回路の代わりに、各スイ
ッチング素子Q1 〜Q4 のベース−エミッタ間に、それ
ぞれショットキーバリアダイオードDSBD1〜DSBD4と抵
抗RD1〜RD4の直列接続回路から成るクランプ回路2A
〜2Dを設ければよいので、それだけ構成部品の部品点
数の削減され、回路規模の小型化が図られることにな
る。
Further, the power supply circuit according to the present embodiment
It is not necessary to connect the resonance capacitors CD1 to CD4 in parallel to the drive windings NB1 to NB4 as in the power supply circuit shown in FIG. 1 and instead of the series connection circuit of the clamp diodes DD11 to DD44 and the Zener diodes DZ1 to DZ4. A clamp circuit 2A comprising a series connection circuit of Schottky barrier diodes DSBD1 to DSBD4 and resistors RD1 to RD4 between the base and emitter of each of the switching elements Q1 to Q4.
.About.2D, the number of components can be reduced accordingly, and the circuit size can be reduced.

【0051】また、本実施の形態の電源回路では、スイ
ッチング素子Q1 〜Q4 において、最適なドライブ条件
が得るために、電流制限抵抗素子とされるベース電流制
限抵抗RB1〜RB4が設けられているが、クランプ回路2
A〜2Dを構成している抵抗RD1〜RD4の抵抗値を大き
くして最適なドライブ条件を得るようにすれば、ベース
電流制限抵抗RB1〜RB4を削除することが可能とされ
る、従って、この場合も部品点数の削減による回路規模
の小型化が図られることになる。
In the power supply circuit of the present embodiment, the switching elements Q1 to Q4 are provided with the base current limiting resistors RB1 to RB4, which are current limiting resistors, in order to obtain optimum driving conditions. , Clamp circuit 2
If the resistance values of the resistors RD1 to RD4 constituting the A to 2D are increased to obtain the optimum driving conditions, the base current limiting resistors RB1 to RB4 can be eliminated. Also in this case, the circuit size can be reduced by reducing the number of components.

【0052】但し、例えばベース電流制限抵抗RB1〜R
B4を削除(例えばRB1〜RB4=0)し、クランプ回路2
A〜2Dを構成している抵抗RD1〜RD4の抵抗値を大き
くして最適なドライブ条件を得るようにした場合は、負
荷電力が大きくなるにしたがって抵抗RD1〜RD4におけ
る電力損失が増加するため、例えば抵抗RD1〜RD4の大
型化すると共に、抵抗RD1〜RD4の発熱に伴って、その
周囲に他の構成部品を配置することが困難になる。この
ため回路規模が大型化する。
However, for example, the base current limiting resistors RB1 to RB
B4 is deleted (for example, RB1 to RB4 = 0), and the clamp circuit 2
If the resistance values of the resistors RD1 to RD4 constituting A to 2D are increased to obtain the optimum driving conditions, the power loss in the resistors RD1 to RD4 increases as the load power increases. For example, as the resistors RD1 to RD4 become larger, it becomes difficult to arrange other components around the resistors RD1 to RD4 as the resistors RD1 to RD4 generate heat. For this reason, the circuit scale increases.

【0053】これを回避するには、例えば本実施の形態
の電源回路であれば、最大負荷電力POMAXが150W以
上とされる場合にベース電流制限抵抗RB1〜RB4を削除
しないようにすればよい。この場合は、電力損失に伴う
発熱がベース電流制限抵抗RB1〜RB4及び抵抗RD1〜R
D4に分散されるため、各抵抗の発熱も小さくなる。従っ
て、抵抗RD1〜RD4の大型化が避けられ、回路規模が大
型化するのを防ぐことができる。
To avoid this, for example, in the case of the power supply circuit according to the present embodiment, the base current limiting resistors RB1 to RB4 should not be deleted when the maximum load power PoMAX is 150 W or more. In this case, heat generated due to power loss is generated by the base current limiting resistors RB1 to RB4 and the resistors RD1 to RD.
Since the heat is distributed to D4, the heat generated by each resistor is also reduced. Therefore, it is possible to prevent the resistors RD1 to RD4 from increasing in size, thereby preventing the circuit size from increasing.

【0054】ここで、図1に示した電源回路と図7に示
した電源回路との比較として、図7に示す回路構成の下
で、最大負荷電力300W、交流入力電圧VAC=100
Vとされる時は、ベース電流制限抵抗RB (RB1〜RB
4)=1Ω/2Wとすると入力電力=337Wとなり電
力変換効率η(AC→DC)=89%という結果が得られ
た。これに対して、図1に示した構成の下では、各ベー
ス電流制限抵抗RB (RB1〜RB4)=0.68Ω/1
W、各抵抗RD (RD1〜RD4)=4.7Ω/2Wとする
と入力電力=331.5Wとなり電力変換効率η(AC→
DC)=90.5%という結果が得られた。つまり、図7
に示した回路の場合と比較して本実施の形態では、約
5.5W程度の電力損失の低減が図られているものであ
る。
Here, as a comparison between the power supply circuit shown in FIG. 1 and the power supply circuit shown in FIG. 7, under the circuit configuration shown in FIG. 7, a maximum load power of 300 W and an AC input voltage VAC = 100
When set to V, the base current limiting resistor RB (RB1 to RB
4) Assuming that 1 Ω / 2 W, the input power was 337 W, and the result was that the power conversion efficiency η (AC → DC) = 89%. On the other hand, under the configuration shown in FIG. 1, each base current limiting resistor RB (RB1 to RB4) = 0.68Ω / 1
W, each resistance RD (RD1 to RD4) = 4.7Ω / 2W, the input power = 331.5W, and the power conversion efficiency η (AC →
DC) = 90.5%. That is, FIG.
In this embodiment, the power loss is reduced by about 5.5 W in comparison with the circuit shown in FIG.

【0055】続いて、本発明の他の実施の形態とされる
電源回路の構成を図3に示す。なお、この図において図
1と同一部分には同一符号を付して説明を省略する。こ
の図に示す電源回路は、各ベース電流制限抵抗RB (R
B1〜RB4)を削除し、各クランプ回路3A,3B,3
C,3D内に対して、フェライトビーズインダクタLD
1,LD2,LD3,LD4が追加されている点が、図1に示
したクランプ回路2A〜2Dと異なる。この場合、各フ
ェライトビーズインダクタLD1〜LD4は、ショットキー
バリアダイオードDSBD1〜DSBD4と抵抗RD1〜RD4との
各直列接続回路に対して直列に挿入した構成とされてい
る。このように本実施の形態の電源回路を構成とした場
合も、その動作波形としては先に図2に示したのと同様
の動作波形が得られるものとされる。このようなクラン
プ回路3A〜3Dとしては、各抵抗RD1〜RD4の抵抗値
として4.7Ω、各フェライトビーズインダクタLD1〜
LD4のインダクタンスとして0.5μHを選定すること
ができる。
Next, FIG. 3 shows a configuration of a power supply circuit according to another embodiment of the present invention. In this figure, the same parts as those in FIG. The power supply circuit shown in this figure has a base current limiting resistor RB (R
B1 to RB4) and delete each of the clamp circuits 3A, 3B, 3
C, 3D, ferrite bead inductor LD
The difference from the clamp circuits 2A to 2D shown in FIG. 1 lies in that 1, LD2, LD3, and LD4 are added. In this case, the ferrite bead inductors LD1 to LD4 are configured to be inserted in series with respective series-connected circuits of Schottky barrier diodes DSBD1 to DSBD4 and resistors RD1 to RD4. Thus, even when the power supply circuit of the present embodiment is configured, the same operation waveform as that shown in FIG. 2 is obtained as the operation waveform. As such clamp circuits 3A to 3D, the resistance of each of the resistors RD1 to RD4 is 4.7Ω, and each of the ferrite bead inductors LD1 to
0.5 μH can be selected as the inductance of LD4.

【0056】また、図4にクランプ回路4として示すよ
うに、フェライトビーズインダクタLD を抵抗RD に対
して並列に挿入する接続形態とし、このようなクランプ
回路4を各スイッチング素子Q1 ,Q2 ,Q3 ,Q4 に
対してクランプ回路4A,4B,4C,4Dとして接続
するような構成としても同様な作用を有する。なお、図
3に示した電源回路に備えられるものとして示したクラ
ンプ回路3A〜3D、及び図4に示したクランプ回路4
をクランプ回路4A〜4Dとして図1に示した電源回路
に適用することも当然可能とされる。また、逆に図1に
示した電源回路に備えられるものとして示したクランプ
回路2A〜2Dを図3に示した電源回路に適用してもよ
い。
Further, as shown in FIG. 4 as a clamp circuit 4, a connection form in which a ferrite bead inductor LD is inserted in parallel with the resistor RD, and such a clamp circuit 4 is connected to each of the switching elements Q1, Q2, Q3, The same effect can be obtained by a configuration in which Q4 is connected as clamp circuits 4A, 4B, 4C and 4D. Note that the clamp circuits 3A to 3D shown as provided in the power supply circuit shown in FIG. 3 and the clamp circuit 4 shown in FIG.
Can be naturally applied to the power supply circuit shown in FIG. 1 as the clamp circuits 4A to 4D. Conversely, the clamp circuits 2A to 2D shown as provided in the power supply circuit shown in FIG. 1 may be applied to the power supply circuit shown in FIG.

【0057】また、この図に示す電源回路の二次側の構
成として、二次巻線N2 の一端は二次側アースに接続さ
れ、他端は直列共振コンデンサCS の直列接続を介して
整流ダイオードDO1のアノードと整流ダイオードDO2の
カソードの接続点に対して接続される。整流ダイオード
DO1のカソードは平滑コンデンサCO1の正極と接続さ
れ、整流ダイオードDO2のアノードは二次側アースに対
して接続される。平滑コンデンサCO1の負極側は二次側
アースに対して接続される。
As a configuration of the secondary side of the power supply circuit shown in this figure, one end of the secondary winding N2 is connected to the secondary side ground, and the other end is connected to the rectifier diode via the series connection of the series resonance capacitor CS. It is connected to the connection point between the anode of DO1 and the cathode of rectifier diode DO2. The cathode of the rectifier diode DO1 is connected to the positive electrode of the smoothing capacitor CO1, and the anode of the rectifier diode DO2 is connected to the secondary side ground. The negative side of the smoothing capacitor CO1 is connected to the secondary side ground.

【0058】このような接続形態では結果的に、[直列
共振コンデンサCS 、整流ダイオードDO1,DO2、平滑
コンデンサCO1]の組から成る倍電圧全波整流回路が設
けられることになる。ここで、直列共振コンデンサCS
は、自身のキャパシタンスと二次巻線N2 の漏洩インダ
クタンス成分とによって、整流ダイオードDO1,DO2の
オン/オフ動作に対応する直列共振回路を形成する。即
ち、本実施の形態の電源回路は、一次側にはスイッチン
グ動作を電流共振形とするための直列共振回路が備えら
れ、二次側には、倍電圧全波整流動作を得るための直列
共振回路が備えられた複合共振形スイッチングコンバー
タの構成を採る。
As a result, in such a connection form, a voltage doubler full-wave rectifier circuit comprising a set of [series resonance capacitor CS, rectifier diodes DO1, DO2, smoothing capacitor CO1] is provided. Here, the series resonance capacitor CS
Forms a series resonance circuit corresponding to the on / off operation of the rectifier diodes DO1 and DO2 by its own capacitance and the leakage inductance component of the secondary winding N2. That is, the power supply circuit of the present embodiment is provided with a series resonance circuit on the primary side for making the switching operation a current resonance type, and a series resonance circuit for obtaining the voltage doubler full-wave rectification operation on the secondary side. A complex resonance type switching converter provided with a circuit is employed.

【0059】ここで、上記[直列共振コンデンサCS 、
整流ダイオードDO1,DO2、平滑コンデンサCO1]の組
による倍電圧全波整流動作としては次のようになる。一
次側のスイッチング動作により一次巻線N1 にスイッチ
ング出力が得られると、このスイッチング出力は二次巻
線N2 に励起される。そして、整流ダイオードDO1がオ
フとなり、整流ダイオードDO2がオンとなる期間におい
ては、一次巻線N1 と二次巻線N2 との極性(相互イン
ダクタンスM)が−Mとなる減極性モードで動作して、
二次巻線N2 の漏洩インダクタンスと直列共振コンデン
サCS による直列共振作用によって、整流ダイオードD
O2により整流した整流電流を直列共振コンデンサCS に
対して充電する動作が得られる。
Here, the above-mentioned [series resonance capacitor CS,
The voltage doubler full-wave rectification operation by the combination of the rectifier diodes DO1, DO2 and the smoothing capacitor CO1] is as follows. When a switching output is obtained on the primary winding N1 by the switching operation on the primary side, the switching output is excited by the secondary winding N2. During the period in which the rectifier diode DO1 is turned off and the rectifier diode DO2 is turned on, the rectifier diode DO1 operates in the depolarization mode in which the polarity (mutual inductance M) of the primary winding N1 and the secondary winding N2 is -M. ,
The rectifier diode D is formed by the leakage inductance of the secondary winding N2 and the series resonance action of the series resonance capacitor CS.
The operation of charging the series resonant capacitor CS with the rectified current rectified by O2 is obtained.

【0060】そして、整流ダイオードDO2がオフとな
り、整流ダイオードDO1がオンとなって整流動作を行う
期間においては、一次巻線N1 と二次巻線N2 との極性
(相互インダクタンスM)が+Mとなる加極性モードと
なり、二次巻線N2 に誘起された電圧に直列共振コンデ
ンサCS の電位が加わるという直列共振が生じる状態で
平滑コンデンサCO1に対して充電が行われる動作とな
る。上記のようにして、加極性モード(+M;フォワー
ド動作)と減極性モード(−M;フライバック動作)と
の両者のモードを利用して整流動作が行われることで、
平滑コンデンサCO1においては、二次巻線N2 の誘起電
圧のほぼ2倍に対応する直流出力電圧EO1が得られる。
During the period in which the rectifier diode DO2 is turned off and the rectifier diode DO1 is turned on to perform the rectification operation, the polarity (mutual inductance M) of the primary winding N1 and the secondary winding N2 is + M. The operation becomes an additive polarity mode, in which the smoothing capacitor CO1 is charged in a state where series resonance occurs in which the potential of the series resonance capacitor CS is added to the voltage induced in the secondary winding N2. As described above, the rectifying operation is performed by using both the adding polarity mode (+ M; forward operation) and the decreasing polarity mode (-M; flyback operation).
In the smoothing capacitor CO1, a DC output voltage EO1 corresponding to almost twice the induced voltage of the secondary winding N2 is obtained.

【0061】上記構成によると、本実施の形態では、相
互インダクタンスが+Mと−Mの動作モードとなる状態
を利用して、倍電圧全波整流を行うことで二次側直流出
力電圧を得るようにしている。つまり、一次側の電流共
振作用と二次側の電流共振作用とによる電磁エネルギー
が同時に負荷側に供給されるようにしているため、それ
だけ負荷側に供給される電力も更に増加して、最大負荷
電力の大幅な増加を図ることも可能とされる。
According to the above configuration, in the present embodiment, the secondary side DC output voltage is obtained by performing the double voltage full-wave rectification utilizing the state in which the mutual inductance is in the operation mode of + M and -M. I have to. That is, since the electromagnetic energy due to the primary side current resonance action and the secondary side current resonance action is simultaneously supplied to the load side, the power supplied to the load side further increases accordingly, and the maximum load It is also possible to significantly increase the power.

【0062】また、倍電圧全波整流回路によって二次側
直流出力電圧を得るようにしていることで、例えば等倍
電圧整流回路によって得られる二次側直流出力電圧と同
等のレベルを得ようとすれば、二次巻線N2 としては、
従来の1/2の巻数で済むことになる。この巻数の削減
は、絶縁コンバータトランスPITの小型軽量化、及び
低コスト化につながる。なお、この場合には、二次巻線
N2 とは独立して二次巻線N2Aを巻装し、この二次巻線
N2Aに対してはセンタータップをアースに接地したうえ
で、整流ダイオードDO3,DO4及び平滑コンデンサCO2
からなる全波整流回路が接続されることで、直流出力電
圧EO2を生成するようにしている。
Further, since the secondary DC output voltage is obtained by the voltage doubler full-wave rectifier circuit, for example, a level equivalent to the secondary DC output voltage obtained by the equal voltage rectifier circuit is obtained. Then, as the secondary winding N2,
Only one half of the conventional number of turns is required. This reduction in the number of turns leads to a reduction in the size and weight of the insulating converter transformer PIT and a reduction in cost. In this case, a secondary winding N2A is wound independently of the secondary winding N2, a center tap is grounded to the secondary winding N2A, and a rectifier diode DO3 is connected to the secondary winding N2A. , DO4 and smoothing capacitor CO2
Is connected to generate a DC output voltage EO2.

【0063】なお、本実施の形態としての電源回路の二
次側共振回路の構成は、あくまでも一例であり、これま
で説明した構成に限定されるものでない。
The configuration of the secondary-side resonance circuit of the power supply circuit according to the present embodiment is merely an example, and is not limited to the configuration described above.

【0064】[0064]

【発明の効果】以上説明したように本発明は、4石のス
イッチング素子がフルブリッジ結合されて形成されたス
イッチング電源回路に対して、例えばショットキーダイ
オードなどの逆回復時間trrが無いとされるダイオー
ド素子と抵抗素子とによって、自励式の共振形コンバー
タに備えられるべきクランプ回路をそれぞれ形成する。
このようにクランプ回路を構成した場合は、回路規模を
大型化することなく、スイッチング素子のターンオフ時
に流れる駆動電流の逆方向電流を増加させることができ
るため、スイッチング素子の駆動電流をほぼ理想的な電
流波形とすることができる。これにより、スイッチング
素子の電力損失の低減、及び電力変換効率の向上を図る
ことができる。
As described above, according to the present invention, there is no reverse recovery time trr of a Schottky diode or the like for a switching power supply circuit formed by connecting four switching elements in full bridge. The diode element and the resistance element form a clamp circuit to be provided in the self-excited resonance converter.
When the clamp circuit is configured in this manner, the reverse current of the drive current flowing when the switching element is turned off can be increased without increasing the circuit scale. It can be a current waveform. This can reduce the power loss of the switching element and improve the power conversion efficiency.

【0065】また、本発明によれば、各スイッチング素
子の蓄積時間及び下降時間の短縮化が図られるため、各
スイッチング素子の蓄積時間、電流増幅率のばらつきに
対するマージンが拡大し、それだけ最適ドライブ条件の
マージンも拡大される。また、各スイッチング素子を選
定する際のランク範囲も拡大されて作業効率の向上も図
ることが可能になる。また、クランプダイオードの逆回
復時間についての選定を行う必要もないものとされる。
Further, according to the present invention, since the accumulation time and the fall time of each switching element can be shortened, the margin for the accumulation time of each switching element and the variation of the current amplification factor is expanded, and the optimum driving condition is accordingly increased. Margins are also expanded. In addition, the rank range when selecting each switching element is expanded, so that the working efficiency can be improved. Further, it is not necessary to select the reverse recovery time of the clamp diode.

【0066】さらにまた、各スイッチング素子の下降時
間の短縮化が図られることにより、スイッチング素子の
スイッチング周波数のさらなる高周波化を実現すること
が可能になるため、直列共振コンデンサや絶縁コンバー
タトランスの小型、軽量化を図ることも可能とされる。
Furthermore, since the fall time of each switching element is shortened, the switching frequency of the switching element can be further increased, so that the size of the series resonance capacitor and the insulating converter transformer can be reduced. It is also possible to reduce the weight.

【0067】また、本発明としてのクランプ回路におい
て、例えば抵抗素子に対して直列若しくは並列にフェラ
イトビーズインダクタを挿入した場合でも、スイッチン
グ素子に供給される駆動電流をほぼ理想的な電流波形と
することが可能になるので、スイッチング素子における
電力損失の低減を図り、電力変換効率の向上が図られる
ことになる。
Further, in the clamp circuit according to the present invention, even when a ferrite bead inductor is inserted in series or in parallel with a resistance element, for example, the drive current supplied to the switching element has an almost ideal current waveform. Therefore, power loss in the switching element can be reduced and power conversion efficiency can be improved.

【0068】さらにまた、本発明はスイッチング素子を
駆動する自励発振駆動回路とスイッチング素子の制御入
力間に対して、電流制限のための電流制限抵抗素子を挿
入しないようにすれば、それだけ回路規模の小型化を図
ることができる。また本発明のスイッチング電源回路
は、対応すべき負荷電力が所定以上とされる条件のもと
では、自励発振駆動回路とスイッチング素子の制御入力
間に対して電流制限抵抗素子を挿入するようにしてい
る。この場合は、負荷電力の増加に伴って発生する発熱
が、クランプ回路の抵抗素子と、電流制限抵抗素子とに
より分散され、クランプ回路の抵抗素子を大型化するこ
となく、またこの抵抗素子の近傍に他の構成部品を配置
するといったことが可能になるので、回路規模の大型化
を避けることができる。
Further, according to the present invention, if a current limiting resistor element for limiting current is not inserted between the self-excited oscillation driving circuit for driving the switching element and the control input of the switching element, the circuit scale becomes larger. Can be reduced in size. In the switching power supply circuit of the present invention, a current limiting resistor element is inserted between the self-excited oscillation drive circuit and the control input of the switching element under the condition that the load power to be handled is equal to or more than a predetermined value. ing. In this case, the heat generated due to the increase in the load power is dispersed by the resistance element of the clamp circuit and the current limiting resistance element without increasing the size of the resistance element of the clamp circuit and in the vicinity of the resistance element. Since it is possible to arrange other components in the circuit, it is possible to avoid an increase in circuit scale.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態としての電源回路の構成例
を示す回路図である。
FIG. 1 is a circuit diagram illustrating a configuration example of a power supply circuit according to an embodiment of the present invention.

【図2】本実施の形態の電源回路の要部の動作を示す波
形図である。
FIG. 2 is a waveform chart showing an operation of a main part of the power supply circuit of the present embodiment.

【図3】本発明の他の形態としての電源回路の構成例を
示す回路図である。
FIG. 3 is a circuit diagram illustrating a configuration example of a power supply circuit according to another embodiment of the present invention.

【図4】本実施の形態とされるクランプ回路の他の構成
例を示した図である。
FIG. 4 is a diagram illustrating another configuration example of the clamp circuit according to the present embodiment;

【図5】本実施の形態の絶縁コンバータトランスの構造
を示す断面図である。
FIG. 5 is a cross-sectional view showing a structure of the insulating converter transformer according to the present embodiment.

【図6】相互インダクタンスが+M/−Mの場合の各動
作を示す説明図である。
FIG. 6 is an explanatory diagram showing each operation when the mutual inductance is + M / −M.

【図7】先行技術としての電源回路の構成を示す回路図
である。
FIG. 7 is a circuit diagram showing a configuration of a power supply circuit as a prior art.

【図8】先行技術としての電源回路の要部の動作を示す
波形図である。
FIG. 8 is a waveform chart showing an operation of a main part of a power supply circuit according to the prior art.

【図9】先行技術としての電源回路の構成を示す回路図
である。
FIG. 9 is a circuit diagram showing a configuration of a power supply circuit as a prior art.

【図10】先行技術としての電源回路の要部の動作を示
す波形図である。
FIG. 10 is a waveform diagram showing an operation of a main part of a power supply circuit according to the prior art.

【符号の説明】[Explanation of symbols]

1 制御回路、2A〜2D 3A〜3D 4 クランプ
回路、Ci 平滑コンデンサ、Q1 〜Q4 スイッチング
素子、PIT 絶縁コンバータトランス、PRT 直交
型制御(ドライブ)トランス、C1 一次側直列共振コン
デンサ、C2 二次側並列共振コンデンサ、CS 二次側直
列共振コンデンサ、NC 制御巻線、NB1〜NB4 駆
動巻線、DSBD1〜DSBD4 ショットキーバリアダイオー
ド、RD1〜RD4 抵抗、LD1〜LD4 フェライトビーズ
インダクタ
DESCRIPTION OF SYMBOLS 1 Control circuit, 2A-2D 3A-3D4 Clamp circuit, Ci smoothing capacitor, Q1-Q4 switching element, PIT insulation converter transformer, PRT orthogonal type control (drive) transformer, C1 primary side series resonance capacitor, C2 secondary side parallel Resonant capacitor, CS secondary side series resonant capacitor, NC control winding, NB1 to NB4 drive winding, DSBD1 to DSBD4 Schottky barrier diode, RD1 to RD4 resistor, LD1 to LD4 ferrite bead inductor

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 商用交流電源を入力して整流平滑電圧を
生成して、直流入力電圧として出力する整流平滑手段
と、 疎結合とされる所要の結合係数が得られるようにギャッ
プが形成され、一次側出力を二次側に伝送するために設
けられる絶縁コンバータトランスと、 4石のスイッチング素子をフルブリッジ結合して形成さ
れ、上記直流入力電圧を断続して上記絶縁コンバータト
ランスの一次巻線に出力するように構成されたスイッチ
ング手段と、 上記スイッチング手段を形成し、スイッチング素子を自
励式によりスイッチング駆動する自励発振駆動回路と、 少なくとも、上記絶縁コンバータトランスの一次巻線を
含む漏洩インダクタンス成分と、上記一次巻線に対して
直列に接続される直列共振コンデンサのキャパシタンス
とによって形成されて、上記スイッチング素子のスイッ
チング動作を共振形とする一次側直列共振回路と、 上記絶縁コンバータトランスの二次巻線の漏洩インダク
タンス成分と、二次側に挿入されるキャパシタンスとに
よって形成される二次側共振回路と、 上記二次側共振回路を含んで形成され、上記絶縁コンバ
ータトランスの二次巻線に得られる交番電圧を入力し
て、所定の二次側直流出力電圧を生成するように構成さ
れた直流出力電圧生成手段と、 上記二次側直流出力電圧のレベルに応じて、上記スイッ
チング手段のスイッチング周波数を可変制御することに
よって定電圧制御を行うようにされた定電圧制御手段
と、 少なくとも、逆回復時間が無いとされるダイオード素子
と抵抗素子との直列接続によって形成され、上記4石の
スイッチング素子がそれぞれオフとなる期間に、上記自
励発振駆動回路に対して負の方向の電流を流すように、
上記4石のスイッチング素子に対して各々設けられるク
ランプ回路と、 を備えて構成されることを特徴とするスイッチング電源
回路。
A gap is formed between a rectifying / smoothing means that receives a commercial AC power supply to generate a rectified smoothed voltage and outputs the rectified smoothed voltage as a DC input voltage, and a required coupling coefficient that is loosely coupled. An insulated converter transformer provided to transmit the primary side output to the secondary side is formed by full-bridge coupling of four switching elements, and the DC input voltage is intermittently connected to the primary winding of the insulated converter transformer. A switching unit configured to output, a self-excited oscillation drive circuit that forms the switching unit and performs switching driving of the switching element in a self-excited manner, and at least a leakage inductance component including a primary winding of the insulating converter transformer. And the capacitance of a series resonant capacitor connected in series with the primary winding. A secondary series resonance circuit that makes the switching operation of the switching element a resonance type, a leakage inductance component of a secondary winding of the insulating converter transformer, and a capacitance inserted into the secondary side. A side resonance circuit is formed including the secondary side resonance circuit, and is configured to generate a predetermined secondary side DC output voltage by inputting an alternating voltage obtained in a secondary winding of the insulating converter transformer. DC output voltage generating means, and constant voltage control means for performing constant voltage control by variably controlling the switching frequency of the switching means according to the level of the secondary DC output voltage. Formed by a series connection of a diode element and a resistance element having no reverse recovery time. Re in the period in which the OFF, to flow the negative direction current to said self-excited oscillation driving circuit,
And a clamping circuit provided for each of the four switching elements.
【請求項2】 上記クランプ回路内に対してフェライト
ビーズインダクタが挿入されることを特徴とする請求項
1に記載のスイッチング電源回路。
2. The switching power supply circuit according to claim 1, wherein a ferrite bead inductor is inserted into the clamp circuit.
【請求項3】 上記フェライトビーズインダクタは上記
抵抗素子に対して直列に接続されることを特徴とする請
求項2に記載のスイッチング電源回路。
3. The switching power supply circuit according to claim 2, wherein said ferrite bead inductor is connected in series with said resistance element.
【請求項4】 上記フェライトビーズインダクタは上記
抵抗素子に対して並列に接続されることを特徴とする請
求項2に記載のスイッチング電源回路。
4. The switching power supply circuit according to claim 2, wherein said ferrite bead inductor is connected in parallel to said resistance element.
【請求項5】 上記自励発振駆動回路と上記スイッチン
グ素子の制御入力間に対して、電流制限のための電流制
限抵抗素子を挿入しないことを特徴とする請求項1に記
載のスイッチング電源回路。
5. The switching power supply circuit according to claim 1, wherein a current limiting resistance element for limiting a current is not inserted between the self-excited oscillation driving circuit and a control input of the switching element.
【請求項6】 当該スイッチング電源回路が対応すべき
負荷電力が所定以上とされる条件のもとでは、上記自励
発振駆動回路と上記スイッチング素子の制御入力間に対
して電流制限のための電流制限抵抗素子を挿入するよう
にしたことを特徴とする請求項1に記載のスイッチング
電源回路。
6. A current for limiting current between the self-excited oscillation drive circuit and a control input of the switching element under a condition that a load power to be handled by the switching power supply circuit is equal to or more than a predetermined value. 2. The switching power supply circuit according to claim 1, wherein a limiting resistance element is inserted.
JP29183999A 1999-10-14 1999-10-14 Switching power circuit Withdrawn JP2001119943A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29183999A JP2001119943A (en) 1999-10-14 1999-10-14 Switching power circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29183999A JP2001119943A (en) 1999-10-14 1999-10-14 Switching power circuit

Publications (1)

Publication Number Publication Date
JP2001119943A true JP2001119943A (en) 2001-04-27

Family

ID=17774096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29183999A Withdrawn JP2001119943A (en) 1999-10-14 1999-10-14 Switching power circuit

Country Status (1)

Country Link
JP (1) JP2001119943A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005106902A1 (en) * 2004-04-30 2005-11-10 Geir Olav Gyland A device and method of non-contact energy transmission

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005106902A1 (en) * 2004-04-30 2005-11-10 Geir Olav Gyland A device and method of non-contact energy transmission
NO320439B1 (en) * 2004-04-30 2005-12-05 Geir Olav Gyland Device and method for contactless energy transfer
US8125208B2 (en) 2004-04-30 2012-02-28 Geir Olav Gyland Transformer device utilizing an air gap for non-contact energy transmission from the primary side to the secondary side

Similar Documents

Publication Publication Date Title
US6587358B1 (en) Switching power supply circuit
KR20010090539A (en) Power supply switching circuit
JP2001095247A (en) Switching power circuit
JP4218089B2 (en) Switching power supply circuit
JP2001095251A (en) Switching power circuit
JP2002262568A (en) Switching power circuit
JP2001119943A (en) Switching power circuit
JP2001119937A (en) Switching power supply circuit
JP2000134926A (en) Switching power circuit
JP2001086748A (en) Switching power circuit
JP3528816B2 (en) Switching power supply circuit
JP4264625B2 (en) Switching power supply circuit
JP3675445B2 (en) Switching power supply circuit
JP2000152620A (en) Switching power supply circuit
JP2002345236A (en) Switching power supply circuit
JP2001119940A (en) Power factor improving converter circuit
JP2000324827A (en) Switching power supply circuit
JP2003230274A (en) Switching power circuit
JP2001086749A (en) Switching power circuit
JP2002034250A (en) Switching power supply circuit
JP2002272103A (en) Switching power supply circuit
JP2001136746A (en) Switching power supply circuit
JP2000236663A (en) Switching power supply circuit
JP2002027744A (en) Switching power supply
JP2001103748A (en) Switching power circuit

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070109