JP2000310942A - 疑似乱数発生器、ストリーム暗号化方法、及びストリーム暗号通信方法 - Google Patents

Abstract

(57)【要約】 【課題】 カオスを抑制して自己相関及び相互相関の低
い周期時系列、すなわちカオス系列を多種類発生させ得
る疑似乱数発生器を提供する。 【解決手段】 カオス発生ループを、非線形入出力特性
を持ちカオスを発生させるための一次元写像回路１３
と、一次元写像回路のアナログ出力をディジタル変換す
る線形又は非線形のＡＤ変換器１５と、ＡＤ変換器のデ
ィジタル変換値を外部クロックＣに応答して保持出力す
るサンプルホールド回路１７と、サンプルホールド回路
の出力に応じたアナログ変換値を一次元写像回路１３に
出力する線形又は非線形のＤＡ変換器１９と、を含んで
構成し、サンプルホールド回路の出力に応じたカオス系
列たる２値系列を出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、カオス系列の疑似
乱数を発生する疑似乱数発生器、ストリーム暗号化方
法、及びストリーム暗号通信方法に関する。

【０００２】

【従来の技術】ディジタル・コンピュータの普及に伴
い、コンピュータ相互間のネットワーク化が最近急速に
進展し、そうした中での膨大な情報交換の要請に答える
ために、マルチユーザ通信への期待が高まっている。

【０００３】こうしたマルチユーザ通信技術の普及目的
は、膨大なディジタル化された情報を確実に伝送するに
あたり、１本の通信線を共用するという利便性の向上に
あるが、それのみにとどまらず、社会システムとしての
通信網の頑健性、不正アクセス防止、機密の保証なども
同時に達成しようとしている。

【０００４】さて、次世代に向けたマルチユーザ情報通
信においては、秘匿性に優れ、妨害波や干渉波に対する
排除能力が高いスペクトル拡散通信方式を用いた符号分
割多重方式（ＣＤＭＡ：Code Division Multiple Acces
s ）が主流となる。こうしたスペクトル拡散通信方式で
は、疑似乱数を発生することが可能な疑似乱数発生器が
キーデバイスとなる。真の物理雑音は再現性がないか
ら、産業技術とはなりえない。そこで、人為的に再現で
き、かつ、疑似乱数とみなせる２値系列を多種類発生可
能な疑似乱数発生器の実現が望まる。

【０００５】疑似雑音は疑似乱数と同じ意味である。真
の乱数は、たとえばコイン投げやサイコロ振りのように
再現性がないから、やはり産業技術とはなり得ない。一
方、予測不可能な数列でないと、十分なスクランブルや
十分な拡散は実現し得ない。考え方の上で矛盾すること
を産業技術として実現していかねば、理想的な疑似乱数
発生器を実現することはできない。

【０００６】従来、疑似乱数発生器としては、フィード
バックシフトレジスタ回路が生成するＭ系列が知られて
いる。Ｍ系列は、その周期を長く設定すれば真の乱数と
大差ない時系列符号が得られることから、真の乱数に代
わるものとしてしばしば用いられる。

【０００７】

【発明が解決しようとする課題】ところで、通信の十分
な秘匿性を確保するためには、通信対象がいわゆる透け
て見えることのないようにする必要がある。そのため、
疑似乱数では、自己相関及び相互相関の低い周期時系列
であることが望まれる。しかし、従来のフィードバック
シフトレジスタ回路を用いる方式では、そのような自己
相関及び相互相関の低い周期時系列を多種類発生させる
ことは困難である。

【０００８】ここで、カオスは、あらゆる周波数の波を
包含し、カオスと乱数は極めて近い関係にあることが知
られている。したがって、カオスを周期時系列化するこ
とができれば、疑似乱数として利用可能であることがわ
かっている。

【０００９】しかし、カオスは、発散と収束を予期でき
ないように繰り返しているので、そのままでは利用でき
ず、カオスを抑制するなんらかの手段の追加が必要であ
り、それをどのように構成し実現するかが重要な問題と
なる。

【００１０】本発明は、上記背景を鑑みてなされたもの
であり、あらゆる周波数成分の波を包含するカオスを出
発点とし、非線形量子化という、数学的には小数点以下
を切り捨てる操作を行うことで整数にスケーリングする
といった新規な発想に基づき、カオスを抑制して自己相
関及び相互相関の低い周期時系列、すなわちカオス系列
を多種類発生させることのできる疑似乱数発生器を提供
することを課題とする。

【００１１】また、本発明は、疑似乱数発生器で得られ
た２値系列を用いてストリーム暗号化を行うことによ
り、例えば通信の用途に用いて最適なきわめて秘匿性が
高い暗号文コードを生成し得るストリーム暗号化方法を
提供することを課題とする。

【００１２】さらに、本発明は、ストリーム暗号化方法
で得られた暗号文コードを用いてストリーム暗号通信を
行うことにより、きわめて秘匿性が高いストリーム暗号
通信を実現可能な及びストリーム暗号通信方法を提供す
ることを課題とする。

【００１３】

【課題を解決するための手段】請求項１の発明は、非線
形入出力特性を持ちカオスを発生させるための一次元写
像回路と、当該一次元写像回路のアナログ出力をディジ
タル変換するＡＤ変換器と、当該ＡＤ変換器のディジタ
ル変換値を外部クロックに応答して保持出力するサンプ
ルホールド回路と、当該サンプルホールド回路の出力に
応じたアナログ変換値を前記一次元写像回路にフィード
バック出力するＤＡ変換器と、を含んでカオス発生ルー
プを構成し、前記ＡＤ変換器又は前記ＤＡ変換器のうち
少なくともいずれか一方の量子区分を非線形とし、前記
サンプルホールド回路の出力に応じた２値系列を出力す
ることを要旨とする。

【００１４】請求項１の発明によれば、非線形入出力特
性を持つ一次元写像回路は、サンプルホールド回路など
を介してカオス発生ループを構成したとき、カオスを生
成する写像関数を与える。この自己フィードバックをす
る一次元写像回路がもつ入出力特性を、ＡＤ変換器及び
ＤＡ変換器（以下、これらを「非線形量子化器」と総称
する場合がある。）を用いて写像を各ステップ毎に抑制
してフィードバックを与えることにより、カオスを周期
時系列化することができる。サンプルホールド回路の出
力は、例えば汎用のデコーダに与えられ、このデコーダ
出力から２値系列{Ｙ(ｔ）−ｔ｝が取り出される。な
お、ｔは離散時間である。

【００１５】カオスは、あらゆる周波数の波を包含し、
非線形量子化してその内部状態を観測したとき、整数時
系列に多値化され、あらゆる整数列の組み合わせを内包
している。非線形量子化器をカオス発生ループに取り込
むことにより、周期と乱数が同時に取り出される。その
組み合わせの種類は、原理的には、すべての組み合わせ
を取り出せることを保証している。

【００１６】また、請求項２の発明は、請求項１に記載
の疑似乱数発生器であって、前記ＡＤ変換器の量子区分
を線形とする一方、前記ＤＡ変換器の量子区分を非線形
としたことを要旨とする。

【００１７】請求項２の発明によれば、ＡＤ変換器の量
子区分を線形とする一方、ＤＡ変換器の量子区分を非線
形としたので、したがって、一次元写像回路のダイナミ
ックレンジを広く活用することができる。

【００１８】さらに、請求項３の発明は、請求項１又は
２のいずれか一項に記載の疑似乱数発生器であって、前
記一次写像回路は、ＣＭＯＳインバータで構成し、前記
ＡＤ変換器は、ＡＤ重み抵抗アレイ、及び当該ＡＤ重み
抵抗アレイの合成抵抗から得られる出力と前記一次元写
像回路のアナログ出力との大小関係を比較出力する比較
器アレイを含んで構成し、前記サンプルホールド回路
は、前記ＡＤ変換器のディジタル出力を外部クロックに
応答して取り込み保持するフリップフロップアレイで構
成し、前記ＤＡ変換器は、ＤＡ重み抵抗アレイ、及び前
記サンプルホールド回路のディジタル出力に応じた当該
ＤＡ重み抵抗アレイの合成抵抗から得られる出力を前記
一次元写像回路にフィードバック出力するスイッチアレ
イを含んで構成したことを要旨とする。

【００１９】請求項３の発明によれば、本発明に係る疑
似乱数発生器をＣＭＯＳ集積回路で実現することができ
る。

【００２０】しかも、請求項４の発明は、請求項３に記
載の疑似乱数発生器であって、前記ＡＤ変換器と前記サ
ンプルホールド回路との間に、前記比較器アレイを構成
する各比較器間出力の排他的論理和をとる排他的論理和
アレイを介挿したことを要旨とする。

【００２１】さて、上述した各請求項では、ひとつの一
次元写像回路を含んでカオス発生ループを構成した疑似
乱数発生器の態様について述べてきた。これに対し次の
請求項では、一対の一次元写像回路を含んでカオス発生
ループを構成した疑似乱数発生器の態様について述べ
る。

【００２２】すなわち、請求項５の発明は、非線形入出
力特性をもちカオスを発生させるための一対の一次元写
像回路と、外部クロックに同期して前記各一次元写像回
路における出力側経路の開閉動作を交互に行う一対のＣ
ＭＯＳスイッチと、前記各一次元写像回路のアナログ出
力を前記各ＣＭＯＳスイッチを通じて相互にたすきがけ
状に前記各一次元写像回路の入力側にフィードバックす
る一対のフィードバックループと、を含んで構成される
カオス発生ループと、前記各ＣＭＯＳスイッチを通じて
各々取り出された前記各一次元写像回路のアナログ出力
をそれぞれディジタル変換する一対のＡＤ変換器と、を
備え、前記カオス発生ループにおいて外部クロックが刻
む離散時間の経過に従って、前記各一次元写像回路が交
互に写像を繰り返すことにより、前記各ＡＤ変換器を各
々通じてカオス系列たる２値系列を出力することを要旨
とする。

【００２３】請求項５の発明に係る疑似乱数発生器で
は、カオス発生ループにおいて外部クロックが刻む離散
時間の経過に従って、各一次元写像回路が交互に写像を
繰り返すことにより、各ＡＤ変換器を各々通じてカオス
系列たる２値系列を出力することになる。こうして交互
に取り出された両２値系列は、「０」と「１」が混ぜ合
わされた乱数的な配列データである。これらの２値系列
を、統合的な時系列に従って配列させた２値系列を得る
ことにより、カオス系列の疑似乱数を発生させることが
できる。

【００２４】カオスの視点で世界を眺めてみたとき、そ
の世界にはふたつと同じものは存在しない。また、一つ
の一次元写像回路がもつ個々の入出力特性に注目したと
き、その対称性を完全に保つことはかなり難しい。さら
に、一対の各一次元写像回路４３，５１がもつ個々の入
出力特性を各相互間で完全に一致させることもかなり難
しい。しかも、ＡＤ変換器４９，５７が同一の量子化を
行っているという保証もない。こうした種々の疑念を払
拭するには、ハードウェア化によって同一の集積回路を
工業的大量生産過程を通じて量産可能となるといった意
味で、本発明で提案する疑似乱数発生器のハードウェア
化がきわめて有効であると言える。

【００２５】請求項５の発明によれば、一対の各一次元
写像回路が交互に繰り返し写像を行い、こうした写像で
えられたアナログ出力がたすきがけ状にフィードバック
されるので、一対の各一次元写像回路が織りなすアナロ
グ出力の発散・収束と、カオスに特有の初期値敏感性と
あいまって、得られる２値系列の「０」と「１」の出現
バランスを微妙に狂わせる。こうしたカオスに特有のゆ
れ現象は、カオスを用いたストリーム暗号の頑健性向上
に寄与するであろう。

【００２６】こうして構成された疑似乱数発生器におい
て、長い時系列を生成しようとしたときには、カオス発
生ループにおいて写像を繰り返せばよい。そうして生成
した長い時系列から所要長の時系列を切り出してＰＮ信
号の周期系列として使用する場面を想定したとき、切り
出した時系列の自己相関及び相互相関が充分に小さい必
要がある。すなわち、例えば１ビット毎に位相をずらし
ていったときに相互に重なり合わないことが求められ
る。暗号の頑健性を担保するためである。

【００２７】しかも、切り出す時系列の種類が多いのみ
ならず、一方の一次元写像回路からのみ出発しても、与
える初期値の値を変えていくことにより、確実に異なる
組み合わせの長い時系列を生成できることが求められ
る。カオスでは初期値を実数で与えるが、実数は無限の
数列であるから産業技術としては採用されない。そこ
で、次述する請求項６では、ＤＡ変換器を通じて実数に
相当する印加電圧を与える旨を規定している。

【００２８】すなわち、請求項６の発明は、請求項５に
記載の疑似乱数発生器において、ディジタル信号態様で
与えられる初期値をアナログ変換するＤＡ変換器と、外
部クロックに同期して前記ＤＡ変換器における出力側経
路の開閉動作を行うＣＭＯＳスイッチと、をさらに備え
て構成されることを要旨とする。

【００２９】請求項６の発明では、ＤＡ変換器を通じて
実数に相当する印加電圧を与える。ＤＡ変換器の量子化
分解能をあげていくことにより、初期値の種類を増す結
果として、取り出し得る時系列の種類を増やしていくこ
とができる。カオスの産業技術において、初期値敏感性
の保持はきわめて重要な要素である。

【００３０】請求項６の発明によれば、初期値敏感性は
ＤＡ変換器を通じて与えられるので、相互に異なる初期
値を出発点とする一対の２値系列相互間では、両者をど
のように位相を変えて重ね合わせてみても、相互に重な
り合うことはなく、自己相関、相互相関ともに十分に小
さい時系列を得ることが可能となる。

【００３１】また、疑似乱数発生器の構成要素たる各一
次元写像回路がもつ入出力特性を、外部から調整可能に
設計しておくことが好ましい。

【００３２】こうした観点から、請求項７の発明は、請
求項５乃至６のいずれか一項に記載の疑似乱数発生器に
おいて、前記各一次元写像回路のうち少なくともいずれ
か一方は、外部調整電圧に応じて各自がもつ入出力特性
を調整可能に構成したことを要旨とする。

【００３３】請求項７の発明では、各一次元写像回路の
うち少なくともいずれか一方は、外部調整電圧に応じて
各自がもつ入出力特性を調整可能に設計される。これよ
り、一次元写像回路がもつ入出力特性を外部から調整可
能となる結果として、取り出し得るカオス系列の種類を
さらに増やすことができる。

【００３４】一方、請求項８の発明は、請求項１乃至７
のいずれか一項に記載の疑似乱数発生器で得られた２値
系列を用いてストリーム暗号化を行うことで暗号文コー
ドを得るストリーム暗号化方法であって、前記ストリー
ム暗号化は、前記疑似乱数発生器で得られた２値系列
と、暗号化対象となる平文コードとの排他的論理和演算
を実行することで達成されることを要旨とする。

【００３５】請求項８の発明によれば、本発明に係る疑
似乱数発生器で得られた２値系列を用いてストリーム暗
号化を行うことで暗号文コードを得るにあたり、このス
トリーム暗号化は、本発明に係る疑似乱数発生器で得ら
れた２値系列と、暗号化対象となる平文コードとの排他
的論理和演算を実行することで達成されるので、したが
って、例えば通信の用途に用いて最適なきわめて秘匿性
が高い暗号文コードを生成し得るストリーム暗号化方法
を提案することができる。

【００３６】また、請求項９の発明は、請求項８に記載
のストリーム暗号化方法で得られた暗号文コードを用い
てストリーム暗号通信を行うことを要旨とする。

【００３７】請求項９の発明によれば、請求項８に記載
のストリーム暗号化方法で得られた暗号文コードを用い
てストリーム暗号通信を行うので、したがって、きわめ
て秘匿性が高いストリーム暗号通信を実現可能となる。
具体的には、暗号文コードを生成、拡張、混合、転送
し、同一の疑似乱数発生器を有するユーザが同期をとっ
てこれを復号しもとの平文コードを得るという、非同期
多重マルチユーザストリーム暗号通信システムを構築す
ることができる。

【００３８】

【発明の実施の形態】以下に、本発明に係る疑似乱数発
生器の複数の実施形態について、図面を参照して説明す
る。

【００３９】図１は、第１実施形態に係る疑似乱数発生
器の概略ブロック構成図である。

【００４０】同図に示すように、請求項１の発明に対応
する第１実施形態に係る疑似乱数発生器１１は、非線形
入出力特性をもちカオスを発生させるための一次元写像
回路１３と、一次元写像回路１３のアナログ出力をディ
ジタル変換するＡＤ変換器１５と、ＡＤ変換器１５のデ
ィジタル変換値を外部クロックＣに応答して保持出力す
るサンプルホールド回路１７と、サンプルホールド回路
１７の出力に応じたアナログ変換値を一次元写像回路１
３に出力するＤＡ変換器１９とを含んでカオス発生ルー
プ１４を構成し、サンプルホールド回路１７の出力を汎
用のデコーダに与え、デコーダの出力から２値系列｛Ｙ
（ｔ）−ｔ｝を取り出すようにしたものである。ここ
で、ｔは離散時間である。なお、ＡＤ変換器１５又はＤ
Ａ変換器１９のうち少なくともいずれか一方の量子区分
を非線形とする。

【００４１】以上の構成要素と請求項１の構成要素との
対応関係は次のようになっている。

【００４２】すなわち、一次元写像回路には一次元写像
回路１３が対応し、ＡＤ変換器にはＡＤ変換器１５が対
応し、サンプルホールド回路にはサンプルホールド回路
１７が対応し、そして、ＤＡ変換器にはＤＡ変換器１９
が対応する。

【００４３】次に、本第１実施形態に係る疑似乱数発生
器１１の動作を図１を参照して説明する。カオスを非線
形量子化してその内部状態を観測したタイムシリーズ、
つまり整数時系列｛ｙ（ｔ）−ｔ｝には、発散、収束、
分岐が複雑に絡み合っている。カオス発生ループに非線
形量子化器（ＡＤ変換器及びＤＡ変換器）を挿入するこ
とでカオスは抑制され、周期化された整数時系列信号と
なる。本実施形態では、その整数時系列信号を２値系列
｛Ｙ（ｔ）−ｔ｝として出力する。これがカオス系列の
疑似乱数となる。

【００４４】カオス系列は、Ｍ系列とＧＯＬＤ系列との
中間の自己相関特性を持ち、耐雑音性が他の系列よりも
優れており、発生・復号がソフトウェアでも処理可能で
あり、しかも、多値雑音方式（白色雑音発生回路を使用
したもの）の特性を併せ持っている。しかも、拡散キー
を特定できるので復調が容易である。

【００４５】閉じた整数列の順序は、ＡＤ変換器−ＤＡ
変換器の重みが固定され、その接続関係が固定されたと
き、１通りの時系列を与える。時系列の順序の入れ換え
は、ＡＤ変換器−ＤＡ変換器の接続関係をかえることに
より実現する。

【００４６】４ビット量子化分解能の場合、１６！〜
２．０９×１０¹³通りの入れ換えが可能である。もちろ
ん、そのすべてが拡散信号として有効であるというわけ
ではない。自己相関及び相互相関を調べて、適宜組み合
わせて選択することになる。

【００４７】図２は、請求項１乃至４に対応する第１実
施形態に係る疑似乱数発生器１１の回路構成を示す。

【００４８】同図において、第１の疑似乱数発生器１１
は、ＣＭＯＳインバータ３段で構成される一次元写像回
路１３と、ＡＤ重み抵抗アレイ２５と、比較器アレイ２
７と、排他的論理和アレイ（以下「ＥＸＯＲアレイ」と
いう）２９と、初期値を与えるスイッチアレイ３１と、
サンプルホールド回路であるＤ型フリップフロップアレ
イ１７と、ＤＡスイッチアレイ３３と、ＤＡ重み抵抗ア
レイ３５と、デコーダ３７と、を含んで構成されてい
る。

【００４９】一次元写像回路１３は、本願発明者のうち
一名が先に考案出願し既に公開されている特開平９−２
６０９５２号公報が詳細に説明しているので、ここでは
概略説明にとどめることにする。すなわち、初段はソー
スホロアであり、入力に対し増加関数を与える。２段及
び３段目インバータは入力に対し減少関数を与える。３
段目インバータの入力２３は、非線形写像関数の非線形
性を調整するためのものである。ＰＭＯＳ及びＮＭＯＳ
型トランジスタに付された数字は、チャネルコンダクタ
ンスに与えた重みである。なお、入力に対する出力の状
態決定は高速度（〜ＭＨｚ）でかつ高精度（＜量子化分
解能）でなければならない。

【００５０】ＡＤ重み抵抗アレイ２５は、例えば各抵抗
器の抵抗値が１．２ｋΩという一定の抵抗アレイであ
る。すなわち、本実施形態では、線形に量子区分を与え
るＡＤ変換器を設計した例を示している。両端の抵抗器
（抵抗値４．５ｋΩと２８．７ｋΩ）は、一次元写像回
路１３がもつ入出力特性の出力のダイナミックレンジに
ＡＤ変換器１５の動作範囲を一致させるためのバイアス
抵抗である。

【００５１】比較器アレイ２７は、ＡＤ重み抵抗アレイ
２５の合成抵抗値で規定される量子化基準電圧と、一次
元写像回路１３がカオス発生ループの往路１４に出力す
る電圧とを比較して、グレイコードを出力する。つま
り、ＡＤ重み抵抗アレイ２５と比較器アレイ２７とは、
全体としてＡＤ変換器１５を構成している。

【００５２】ＥＸＯＲアレイ２９は、図示例では、比較
器アレイ２７の隣接比較器間の出力ビットの排他的論理
和をとり、グレイコードの不一致ビット間では出力を
「１」レベルに、一致ビット間では出力を「０」レベル
にする。

【００５３】初期値を与えるスイッチアレイ３１は、初
期値ｙ（０）を与えるスイッチＳ５のみが電源に接続さ
れ、それ以外はすべて接地される。リセット・スタート
アップ信号でもある。

【００５４】サンプルホールド回路であるＤ型フリップ
フロップアレイ１７は、外部クロックＣのタイミングに
同期してＥＸＯＲアレイ２９の出力を取り込み、ＤＡス
イッチアレイ３３及びデコーダ３７に保持出力する。こ
れにより、Ｄ型フリップフロップアレイ１７は、疑似乱
数発生器１１の信号出力タイミングを制御する。

【００５５】ＤＡスイッチアレイ３３は、フリップフロ
ップアレイ１７の出力、つまり、ＥＸＯＲアレイ２９の
出力が「１」レベルであるスイッチのみが閉じるように
動作する。

【００５６】ＤＡ重み抵抗アレイ３５は、各抵抗器の抵
抗値が非線形に重み付けされている。したがって、ＤＡ
スイッチアレイ３３においてフリップフロップアレイ１
７の出力、つまり、ＥＸＯＲアレイ２９の出力が「１」
レベルであるスイッチが閉じると、ＤＡ重み抵抗アレイ
３５において非線形に電圧が生じ、カオス発生ループの
帰路２１を介して一次元写像回路１３の入力に与えられ
る。つまり、ＤＡスイッチアレイ３３とＤＡ重み抵抗ア
レイ３５とは、全体としてＤＡ変換器１９を構成してい
る。

【００５７】なお、ＡＤ変換器１５及びＤＡ変換器１９
のダイナミックレンジは、一次元写像回路１３がもつ入
出力特性のｘ軸（入力）及びｙ軸（出力）のそれぞれに
一致させるようにする。

【００５８】デコーダ３７は、ダイオードがマトリクス
上に真理値表に従って配置され、フリップフロップアレ
イ１７の出力、つまり、ＥＸＯＲ２９の「１」レベルで
ある出力に対応した４ビットディジタルコードを出力す
る。なお、本第１実施形態では、２値系列｛Ｙ（ｔ）
（Ｄ_０，Ｄ_１，Ｄ_２，Ｄ_３）−ｔ｝を得るためのタイミ
ング回路は図示省略されている。

【００５９】本実施形態は、量子化分解能４ビット、２
値系列Ｙ（ｔ）が６４ビット周期となる場合の具体例で
ある。

【００６０】本第１実施形態で使用する自己相関係数は
下記の通りである。

【００６１】

【数１】 その一例を図３に示す。図３は、２値系列｛Ｙ(ｔ）(Ｄ
₀，Ｄ₁，Ｄ₂，Ｄ₃）｝におけるビット１を＋１に、ビッ
ト０を−１にそれぞれ置換して計算したものである。遅
れ時間τ＝０及びτ＝６４で完全な同期がとれているこ
とを示している。サイドローブに１／４程度の山があ
り、一見相関が悪そうに見えるが、理論的には同期は取
り易い関数である。

【００６２】２値系列｛Ｙ（ｔ）−ｔ｝の種類をかえる
ためには、ＡＤ変換器−ＤＡ変換器の接続関係をかえ
る。これにより、１６！〜２．０９×１０^１３通りの異
なる種類の２値系列｛Ｙ（ｔ）−ｔ｝を原理的には取り
出すことができる。ただし、そのすべてが自己相関係数
の低い時系列であるという保証はないので、順列だけで
なく、図３に示す自己相関係数の分布を予め調べておく
必要がある。

【００６３】自己相関係数は、デコーダの出力（Ｄ０，
Ｄ１，Ｄ２，Ｄ３）を取り出す順序によっても違ってく
るので、順列の種類をかえることに利用することができ
る。

【００６４】マルチユーザが２値系列Ｙ（ｔ）をセット
にして、例えば２種類｛Ｙ_A（ｔ）、Ｙ_B（ｔ）｝を利用
してシステムを組むときには、下記に示す相互相関係数
の分布で相関が低いことをあらかじめ検証しておかねば
ならない。

【００６５】

【数２】 なお、本第１実施形態では、量子化分解能ｎ＝４、２値
系列６４ビット周期の場合を示したが、一次元写像回路
の状態決定精度から、分解能ｎ＝８、２値系列２０４８
ビット周期までは容易に実現可能である。

【００６６】量子化分解能ｎ＝４、２値系列６４ビット
のブレッドボードでクロック周波数２０ｋＨｚまでは安
定な動作が確認されている。なお、第１実施形態では、
ＣＭＯＳソースホロアをエンハンスメントモードＭＯＳ
トランジスタで構成しているが、集積回路のワンチップ
化にあたっては、ＣＭＯＳソースホロアをディプレッシ
ョンモードＭＯＳトランジスタで構成するようにする
と、クロック周波数をＭＨｚオーダーまでは高めること
ができる。

【００６７】上述した第１実施形態では、ひとつの一次
元写像回路１３を含んでカオス発生ループを構成した疑
似乱数発生器の態様について述べてきた。これに対し第
２実施形態では、一対の一次元写像回路を含んでカオス
発生ループを構成した疑似乱数発生器の態様について以
下に説明する。

【００６８】図４は、第２実施形態に係る疑似乱数発生
器の概略ブロック構成図である。

【００６９】同図に示すように、第２実施形態に係る疑
似乱数発生器４１は、非線形入出力特性をもちカオスを
発生させるための一対の１入力１出力態様の一次元写像
回路４３，５１と、外部クロックに同期して各一次元写
像回路４３，５１における出力側経路の開閉動作を交互
に行う一対のＣＭＯＳスイッチ４５，５３と、各一次元
写像回路４３，５１のアナログ出力を各ＣＭＯＳスイッ
チ４５，５３を通じて相互にたすきがけ状に各一次元写
像回路４３，５１の入力側にフィードバックする一対の
フィードバックループ４７，５５と、を含んで構成され
るカオス発生ループ６３と、各ＣＭＯＳスイッチ４５，
５３を通じて各々取り出された各一次元写像回路４３，
５１のアナログ出力をそれぞれディジタル変換する一対
のＡＤ変換器４９，５７と、ディジタル信号態様で与え
られる初期値ｘ（０）をアナログ変換するＤＡ変換器６
５と、外部クロックに同期してＤＡ変換器６５における
出力側経路の開閉動作を行うＣＭＯＳスイッチ６７と、
を含んで構成されている。こうして構成された第２の疑
似乱数発生器４１は、カオス発生ループ６３において外
部クロックが刻む離散時間ｔ（０，１，２，…）の経過
に従って、各一次元写像回路４３，５１が交互に写像を
繰り返すことにより、各ＡＤ変換器４９，５７を各々通
じてカオス系列たる２値系列を出力する。

【００７０】図４に示す第２の疑似乱数発生器４１を集
積回路化した回路図を図５に示す。なお、図４と図５と
は相互に対応するように描かれており、両図面で共通す
る部材間には共通の符号が付してある。この図５を参照
しながら、図４に示す第２の疑似乱数発生器４１の各ブ
ロック毎の内部構成に言及する。

【００７１】略Ｎ字形の入出力特性をもつ各一次元写像
回路４３，５１は、６個のＭＯＳ型トランジスタを含ん
で構成されている。図５には、各トランジスタのチャネ
ル寸法比Ｗ／Ｌ（ただし、Ｗは幅、Ｌは長さを表す。）
が重みとして数字で示されている。初段のＣＭＯＳイン
バータは増加関数を与え、２段目のＣＭＯＳインバータ
は減少関数を与える。両ＣＭＯＳインバータの入出力を
共通にすることで関数合成を行い、結果として例えば図
６に示すような略Ｎ字形の入出力特性を得る。

【００７２】３段目のＣＭＯＳインバータは、外部調整
電圧７１，７３を受けて、一次元写像回路４３，５１が
もつ入出力特性に歪みを与えている。外部調整電圧７
１，７３の電圧値は共通であっても良く、また、相互に
異なる電圧値であっても良い。さらには、外部調整電圧
７１，７３のうち少なくともいずれか一方を省略しても
良い。

【００７３】入力端子７１，７３に与えられる外部調整
電圧は、コンピュータで予め設定したディジタルコード
をＤＡ変換器によってアナログ電圧に変換して与えても
良い。その場合、外部調整電圧の値はＤＡ変換器の量子
化分解能に応じてステップ状に変化する。

【００７４】ＣＭＯＳスイッチ４５，５３，６７は、Ｐ
ＭＯＳトランジスタとＮＭＯＳトランジスタを並列に接
続した伝送ゲートにＣＭＯＳインバータを組み合わせて
構成する。入力端子７５，７７，７９に与えられる制御
信号に応じてＣＭＯＳスイッチの開閉が行われる。

【００７５】入力端子７５には初期値を与えるリセット
パルスが加えられ、初期値ｘ（０）の値はＤＡ変換器６
５を通じて与えられる。すなわち、離散時間ｔ＝０にお
けるループの内部状態の初期値ｘ（０）は、ＣＭＯＳス
イッチ６７を介してＤＡ変換器６５を通じて一次元写像
回路５１に対して与えられる。例えば、１２ビットの量
子化分解能をもつＤＡ変換器６５を採用したシステムに
おいては、与えうる初期値ｘ（０）の種類は２^１２＝４
０９６通りにも及ぶ。

【００７６】入力端子７７，７９に与える外部クロック
（離散時間ｔ）は、相互に重なることのない矩形波とす
る。このときの最大クロック周波数が、本疑似乱数発生
器の処理速度を律する。この処理速度は、一次元写像回
路の内部状態決定速度に依存して決まる。個別部品でプ
リント基板上にブレッドボードしたとき、クロック周波
数を２０ｋＨｚまであげることができた。本一次元写像
回路は、標準的なＣＭＯＳ集積回路技術を用いた集積回
路としてチップ化することを目標に掲げているが、最小
寸法＝０．８マイクロｍを想定して試作したとき、１Ｍ
Ｈｚのクロック周波数では動作することが模擬実験によ
り確認されている。

【００７７】１ビット出力のＡＤ変換器４９，５７は、
一次元写像回路４３，５１の各出力を、外部クロックに
同期して各自が交互に開閉するＣＭＯＳスイッチ４５，
５３をそれぞれ介して入力し、入力レベルに応じた２値
符号列をそれぞれ出力する。詳しく述べると、ＡＤ変換
器４９，５７は、一対の各抵抗ｒ_Ａ ，ｒ_Ｂ での分圧
によって得られた基準電圧と、各一次元写像回路４３，
５１の出力電圧と、を比較器によってそれぞれ比較し、
両者の大小関係に応じた「０」又は「１」の信号を変換
出力する。出力端子５９，６１からは、外部クロック
（離散時間ｔ）の進行に従って、２値コード時系列デー
タが交互に取り出される。こうして取り出される２値コ
ード時系列データは、「０」と「１」が混ぜ合わされた
乱数的な配列データであり、各一次元写像回路４３，５
１がもつ入出力特性の対称性が良好に保たれているとき
には、「０」と「１」の出現頻度はほぼ等しくなる。こ
のとき、孤立した「０」または「１」は、「００」，
「１１」といった連続した値の２倍の頻度で出現する。
こうして各出力端子５９，６１から交互に取り出された
両２値コード時系列を、統合的な時系列に従って配列さ
せた２値コード時系列を得ることにより、カオス系列の
疑似乱数を発生させることができる。

【００７８】カオスの視点で世界を眺めてみたとき、そ
の世界にはふたつと同じものは存在しない。また、一つ
の一次元写像回路がもつ個々の入出力特性に注目したと
き、その対称性を完全に保つことはかなり難しい。さら
に、一対の各一次元写像回路４３，５１がもつ個々の入
出力特性を各相互間で完全に一致させることもかなり難
しい。しかも、ＡＤ変換器４９，５７が同一の量子化を
行っているという保証もない。こうした種々の疑念を払
拭するには、ハードウェア化によって同一の集積回路を
工業的大量生産過程を通じて量産可能となるといった意
味で、本発明で提案する疑似乱数発生器のハードウェア
化がきわめて有効であると言える。

【００７９】カオスの産業技術において、初期値敏感性
の保持はきわめて重要な要素である。本発明において初
期値敏感性はＤＡ変換器６５を通じて与えられる。すな
わち、相互に異なる初期値を出発点とする一対の２値コ
ード時系列出力５９，６１相互間では、両者をどのよう
に位相を変えて重ね合わせてみても、相互に重なり合う
ことはなく、自己相関、相互相関ともに十分に小さい時
系列が得られる。

【００８０】いま、出力端子５９，６１から交互に取り
出された値を時系列的に配列させた２値コード時系列を
Ｙ（ｔ）としよう。このなかから周期系列を切り出して
ＰＮ信号とするためには、例えば周期６４ビットの２値
系列ＰＮ信号の場合、Ｙ（０）〜Ｙ（６３）、Ｙ（６
４）〜Ｙ（１２７）、…の如く切り取るのは一例に過ぎ
ない。ｔ＝２¹⁶＝６５５３６までカオスの内部状態を観
察していたとすると、１０２４通りの周期６４ビットの
２値系列ＰＮ信号が得られる。初期値を与えるＤＡ変換
器６５の量子化分解能を１２ビットとしたとき、初期値
は２¹²＝４０９６通りに与えることができ、このとき得
られるＰＮ信号の種類は４，１９４，３０４通りにも及
ぶ。

【００８１】しかし、こうして取り出されたＰＮ信号の
全種類が独立して使用できるという保証はない。ＰＮ信
号たるカオス符号系列が発揮する予測不可能性は、一次
元写像回路がもつ個々の入出力特性や、与える初期値な
どのパラメータに大きく依存するからである。従って、
こうして取り出されたＰＮ信号について、自己相関及び
相互相関を位相を変えて調べて、周期以外で十分に相関
度が小さいことを検証しておく必要がある。

【００８２】上述した第２の疑似乱数発生器４１におい
て、各一次元写像回路４３，５１がもつ個々の入出力特
性の対称性は、各出力端子５９，６１から取り出される
２値時系列における「０」と「１」の出力分布に直接影
響を与える。一般に、理想的な疑似乱数の場合には、
「０」と「１」の出力分布比率は均等になる。そのよう
に本第２の疑似乱数発生器４１を動作させたいときに
は、一次元写像回路４３，５１の両者がともに等しい入
出力特性をもち、かつ、対称性を良好に保つことを考慮
して、一次元写像回路４３，５１を設計すれば良い。

【００８３】しかし、産業技術としての疑似乱数発生器
は、必ずしも「０」と「１」の出力分布比率が均等にな
ることを要求しない。位相をシフトしていったときの自
己相関及び相互相関が充分に小さいという必要条件させ
満足していれば、ストリーム暗号の暗号文コードにおい
て「０」と「１」の出力分布比率に偏りがあったとして
も、暗号の秘匿性の観点からは不都合が生じないからで
ある。特に、その対称性をあえて損なうように設計した
場合には、対称性が良好に保たれていることを前提とし
て第三者による暗号文コードの解読が試みられたとき、
その解読は必ずや失敗に終わるという意味で、却って暗
号システムの頑健性が強化されているという立場を採る
こともできる。

【００８４】各一次元写像回路４３，５１がもつ個々の
入出力特性を等価にする必然性もない。各一次元写像回
路４３，５１は、各自の構成要素たる各トランジスタに
与える重みを意識的に異ならせるようにして与えること
によって実現することができる。また、各回路４３，５
１がもつ個々の入出力特性を等価に設計した場合でも、
相互に異なる外部調整電圧を各回路４３，５１毎に独立
して与えることにより、各自がもつ入出力特性の等価性
を崩すことができる。さらに、写像のダイナミックレン
ジを拡げることを企図して、相互に歪んだ入出力特性を
組み合わせるように設計しても良い。

【００８５】以上述べてきた第２の疑似乱数発生器４１
において、ＤＡ変換器とクロック発生器をワンチップ化
対象に含めない前提下では、図５に示すように、十分小
規模の集積回路をワンチップ化した疑似乱数発生器を実
現することができる。疑似乱数発生器４１の主要部であ
る一対の一次元写像回路４３，５１を含むカオス発生ル
ープ６３がアナログ回路で構成されるのに対し、ＤＡ変
換器とクロック発生器はディジタル回路で構成できるの
で、これら全てを含めた集積回路をワンチップ化するこ
とも容易であろう。

【００８６】ＣＭＯＳ集積回路は一般にはエンハンスメ
ントモードで設計実現されるが、本第２の疑似乱数発生
器４１に含まれる一次元写像回路４３，５１の構成要素
である初段のＣＭＯＳソースフォロアはディプレッショ
ンモードで設計実現するのが好ましい。このようにすれ
ば、ＭＯＳトランジスタの重みを小さく設計することが
でき、バランスのとれた一次元写像回路のマスク設計を
実現することができる。

【００８７】一次元写像回路４３，５１がもつ入出力特
性の対称性と、一対の各一次元写像回路４３，５１がも
つ入出力特性相互間の一致または不一致具合とを含むパ
ラメータが、カオスに特有の初期値敏感性とあいまっ
て、得られる２値系列の「０」と「１」の出現バランス
を微妙に狂わせる。こうしたパラメータの変動に由来す
るカオスに特有のゆれ現象は、カオス・ストリーム暗号
の頑健性向上に寄与する。

【００８８】次に、上述した第２の疑似乱数発生器４１
を、ストリーム暗号通信システムに適用した例につい
て、図６を参照して説明する。図６には、ストリーム暗
号通信システムの機能ブロック構成図が示されている。
なお、図６中の送信側において、符号ａは第２の疑似乱
数発生器４１に含まれる一次元写像回路４３がもつ入出
力特性を表す一方、符号ｂは同発生器４１に含まれる一
次元写像回路５１がもつ入出力特性を表し、また、図６
中の受信側において、符号ｃは第２の疑似乱数発生器４
１に含まれる一次元写像回路４３がもつ入出力特性を表
す一方、符号ｄは同発生器４１に含まれる一次元写像回
路５１がもつ入出力特性を表している。

【００８９】まず、以下に使用する用語の定義付けを行
う。ストリーム暗号とは、ディジタルファイルを時系列
とみなし、他の人為的に作成された時系列たる疑似乱数
を用いてスクランブルをかける暗号方式をいい、ブロッ
ク暗号に対比される。人為的に作成する時系列信号をＰ
Ｎ信号という。疑似雑音信号の略である。また、ストリ
ーム暗号通信システムとは、送信側において、ストリー
ム暗号方式を用いて平文を暗号化し、この暗号文を受信
側宛に送信する一方、受信側において、受信した暗号文
を復号化することでもとの平文を得る暗号通信システム
のことを言う。

【００９０】図６に示すように、ストリーム暗号通信シ
ステム８１は、送信側装置８３と、受信側装置８５と、
両装置８３，８５間を相互にデータ交換可能に接続する
公衆電話網などの通信線８７と、を含んで構成されてい
る。

【００９１】両装置８３，８５の各々には、第２の疑似
乱数発生器４１が内蔵または接続されており、同疑似乱
数発生器４１で生成された疑似乱数（ＰＮ信号）が各装
置８３，８５宛にそれぞれ送られる。

【００９２】ストリーム暗号通信システム８１の動作は
次述の通りである。すなわちまず、送信側において、ス
トリーム暗号方式を用いて平文を暗号化する。この暗号
化は、第２の疑似乱数発生器４１で得られた２値系列
（ＰＮ信号）と、暗号化対象となる平文コードを含む平
文コードとの排他的論理和演算を実行することで達成さ
れる。こうして暗号化された暗号文は受信側宛に送信さ
れる。こうしたストリーム暗号化方法によれば、例えば
通信の用途に用いて最適なきわめて秘匿性が高い暗号文
コードを生成することができる。

【００９３】一方、受信側において、受信した暗号文を
復号化することでもとの平文を得る。この復号化は、第
２の疑似乱数発生器４１で得られた２値系列（ＰＮ信
号）と、暗号文コードとの排他的論理和演算を実行する
ことで達成される。

【００９４】ここで、上述した暗号文を、両装置相互間
で同期をとって復号化する上で考慮すべき必要条件は、
暗号化のために用いる２値系列（ＰＮ信号）と、復号化
のために用いる２値系列（ＰＮ信号）とを、同一に維持
しておくことである。これは、ある平文コードとＰＮ信
号間で排他的論理和をとることで得られた暗号文コード
に対し、同一のＰＮ信号との間で排他的論理和演算を作
用させると、もとの平文コードに戻るといった排他的論
理和演算の性質に由来している。こうした必要条件は、
換言すれば、図６に示すように、両装置８３，８５の各
々に２値系列（ＰＮ信号）を供給する第２の疑似乱数発
生器４１に含まれる構成要素のうち、少なくとも相互に
対応する一次元写像回路４３，５１がもつ入出力特性が
共通であること（図６中のａとｃに同じ重みを与える、
図６中のｂとｄに同じ重みを与える、と同意。）、か
つ、両疑似乱数発生器４１に対して同一の初期値ｘ
（０）を与えること、であると言える。こうした条件を
満足して初めて、必要な情報の正確な伝達を実現するこ
とができることになる。このように、このストリーム暗
号化方法で得られた暗号文コードを用いてストリーム暗
号通信を行えば、きわめて秘匿性が高いストリーム暗号
通信システムを構築することができる。

【００９５】なお、上述した実施の形態は、本発明の理
解を容易にするために例示的に記載したものであって、
本発明の技術的範囲を限定するために記載したものでは
ない。すなわち、本発明は、その技術的範囲に属する全
ての実施の形態を含むことは当然として、そのいかなる
均等物をも含む趣旨である。

【００９６】具体的には、例えば、上述した実施形態に
おいて、第２の疑似乱数発生器４１を、ストリーム暗号
通信システムに適用した例について言及したが、本発明
は、この例に限定されることなく、第１の疑似乱数発生
器１１を、ストリーム暗号通信システムに適用する例を
もその技術的範囲に含むことは言うまでもない。

【００９７】

【発明の効果】以上説明したように、請求項１の発明に
よれば、一次元写像回路がアナログ的写像を行うのに対
し、非線形量子化器をカオス発生ループに挿入したこと
により、同じ２値系列｛Ｙ（ｔ）−ｔ｝が繰り返しどこ
でも取り出せるという意味で、同一といえる固有の疑似
乱数発生器を提供できる。

【００９８】また、請求項２の発明によれば、ＡＤ変換
器の量子区分を線形とする一方、ＤＡ変換器の量子区分
を非線形としたので、したがって、一次元写像回路のダ
イナミックレンジを広く活用することができる。

【００９９】さらに、 請求項３の発明によれば、本発
明に係る疑似乱数発生器をＣＭＯＳ集積回路として実現
でき、公知のフィードバックシフトレジスタ回路に代わ
る、新規の産業技術を提供できる。

【０１００】しかも、請求項１乃至４の発明によれば、
本発明に係る疑似乱数発生器は、２値系列｛Ｙ（ｔ）−
ｔ｝だけでなく整数列｛ｙ（ｔ）−ｔ｝の２^ｎ の周期
（ただし、ｎは分解能）の信号を出力するので、したが
って、整数列のすべての組み合わせを保証することは、
ディジタル計算機の計算能力の向上に寄与する。また、
巡回セールスマン問題（ＴＳＰ）の解の存在を保証する
ので、通信に限らず、計算機の発展に寄与する基本技術
を提供できる。

【０１０１】請求項５の発明によれば、一対の各一次元
写像回路が交互に繰り返し写像を行い、こうした写像で
えられたアナログ出力がたすきがけ状にフィードバック
されるので、一対の各一次元写像回路が織りなすアナロ
グ出力の発散・収束と、カオスに特有の初期値敏感性と
あいまって、得られる２値系列の「０」と「１」の出現
バランスを微妙に狂わせる。こうしたカオスに特有のゆ
れ現象は、カオスを用いたストリーム暗号の頑健性向上
に寄与するであろう。

【０１０２】また、請求項６の発明によれば、初期値敏
感性はＤＡ変換器を通じて与えられるので、相互に異な
る初期値を出発点とする一対の２値系列相互間では、両
者をどのように位相を変えて重ね合わせてみても、相互
に重なり合うことはなく、自己相関、相互相関ともに十
分に小さいカオス系列を得ることが可能となる。

【０１０３】さらに、請求項７の発明によれば、一次元
写像回路がもつ入出力特性を外部から調整可能となる結
果として、取り出し得るカオス系列の種類をさらに増や
すことができる。

【０１０４】一方、請求項８の発明によれば、例えば通
信の用途に用いて最適なきわめて秘匿性が高い暗号文コ
ードを生成し得るストリーム暗号化方法を提案すること
ができる。

【０１０５】そして、請求項９の発明によれば、きわめ
て秘匿性が高いストリーム暗号通信を実現可能である。
具体的には、暗号文コードを生成、拡張、混合、転送
し、同一の疑似乱数発生器を有するユーザが同期をとっ
てこれを復号しもとの平文コードを得るという、非同期
多重マルチユーザストリーム暗号通信システムを構築す
ることができるといったきわめて優れた効果を奏する。

【図面の簡単な説明】

【図１】図１は、本発明に係る疑似乱数発生器の概略ブ
ロック構成図である。

【図２】図２は、本発明に係る疑似乱数発生器を具現化
した回路図である。

【図３】図３は、自己相関係数の分布図である。

【図４】図４は、第２実施形態に係る疑似乱数発生器の
概略ブロック構成図である。

【図５】図５は、図４に示す第２の疑似乱数発生器４１
を集積回路化した回路図である。

【図６】図６は、ストリーム暗号通信システムの機能ブ
ロック構成図である。

【符号の説明】

１１ 第１の疑似乱数発生器 １３ 一次元写像回路 １４ カオス発生ループの往路 １５ ＡＤ変換器 １７ サンプルホールド回路（フリップフロップアレ
イ） １９ ＤＡ変換器 ２１ カオス発生ループの帰路 ２３ 一次元写像回路３段目インバータの入力 ２５ ＡＤ重み抵抗アレイ ２７ 比較器アレイ ２９ 排他的論理和（ＥＸＯＲ）アレイ ３１ スイッチアレイ ３３ ＤＡスイッチアレイ ３５ ＤＡ重み抵抗アレイ ３７ デコーダ ４１ 第２の疑似乱数発生器 ４３ 一次元写像回路 ４５ ＣＭＯＳスイッチ ４７ フィードバックループ ４９ ＡＤ変換器 ５１ 一次元写像回路 ５３ ＣＭＯＳスイッチ ５５ フィードバックループ ５７ ＡＤ変換器 ５９，６１ 出力端子 ６３ カオス発生ループ ６５ ＤＡ変換器 ６７ ＣＭＯＳスイッチ ７１，７３，７５，７７，７９ 入力端子 ８１ ストリーム暗号通信システム ８３ 送信側装置 ８５ 受信側装置 ８７ 通信線

───────────────────────────────────────────────────── フロントページの続き (72)発明者 石原 鉄也 静岡県裾野市御宿1500 矢崎総業株式会社 内

Claims (9)

【特許請求の範囲】
1. 【請求項１】 非線形入出力特性をもちカオスを発生さ
   せるための一次元写像回路と、当該一次元写像回路のア
   ナログ出力をディジタル変換するＡＤ変換器と、当該Ａ
   Ｄ変換器のディジタル変換値を外部クロックに応答して
   保持出力するサンプルホールド回路と、当該サンプルホ
   ールド回路の出力に応じたアナログ変換値を前記一次元
   写像回路にフィードバック出力するＤＡ変換器と、を含
   んでカオス発生ループを構成し、前記ＡＤ変換器又は前
   記ＤＡ変換器のうち少なくともいずれか一方の量子区分
   を非線形とし、前記サンプルホールド回路の出力に応じ
   た２値系列を出力することを特徴とする疑似乱数発生
   器。
2. 【請求項２】 請求項１に記載の疑似乱数発生器であっ
   て、 前記ＡＤ変換器の量子区分を線形とする一方、前記ＤＡ
   変換器の量子区分を非線形としたことを特徴とする疑似
   乱数発生器。
3. 【請求項３】 請求項１又は２のいずれか一項に記載の
   疑似乱数発生器であって、 前記一次写像回路は、ＣＭＯＳインバータで構成し、 前記ＡＤ変換器は、ＡＤ重み抵抗アレイ、及び当該ＡＤ
   重み抵抗アレイの合成抵抗から得られる出力と前記一次
   元写像回路のアナログ出力との大小関係を比較出力する
   比較器アレイを含んで構成し、 前記サンプルホールド回路は、前記ＡＤ変換器のディジ
   タル出力を外部クロックに応答して取り込み保持するフ
   リップフロップアレイで構成し、 前記ＤＡ変換器は、ＤＡ重み抵抗アレイ、及び前記サン
   プルホールド回路のディジタル出力に応じた当該ＤＡ重
   み抵抗アレイの合成抵抗から得られる出力を前記一次元
   写像回路にフィードバック出力するスイッチアレイを含
   んで構成したことを特徴とする疑似乱数発生器。
4. 【請求項４】 請求項３に記載の疑似乱数発生器であっ
   て、 前記ＡＤ変換器と前記サンプルホールド回路との間に、
   前記比較器アレイを構成する各比較器間出力の排他的論
   理和をとる排他的論理和アレイを介挿したことを特徴と
   する疑似乱数発生器。
5. 【請求項５】 非線形入出力特性をもちカオスを発生さ
   せるための一対の一次元写像回路と、外部クロックに同
   期して前記各一次元写像回路における出力側経路の開閉
   動作を交互に行う一対のＣＭＯＳスイッチと、前記各一
   次元写像回路のアナログ出力を前記各ＣＭＯＳスイッチ
   を通じて相互にたすきがけ状に前記各一次元写像回路の
   入力側にフィードバックする一対のフィードバックルー
   プと、を含んで構成されるカオス発生ループと、 前記各ＣＭＯＳスイッチを通じて各々取り出された前記
   各一次元写像回路のアナログ出力をそれぞれディジタル
   変換する一対のＡＤ変換器と、 を備え、前記カオス発生ループにおいて外部クロックが
   刻む離散時間の経過に従って、前記各一次元写像回路が
   交互に写像を繰り返すことにより、前記各ＡＤ変換器を
   各々通じてカオス系列たる２値系列を出力することを特
   徴とする疑似乱数発生器。
6. 【請求項６】 請求項５に記載の疑似乱数発生器におい
   て、 ディジタル信号態様で与えられる初期値をアナログ変換
   するＤＡ変換器と、 外部クロックに同期して前記ＤＡ変換器における出力側
   経路の開閉動作を行うＣＭＯＳスイッチと、 をさらに備えて構成されることを特徴とする疑似乱数発
   生器。
7. 【請求項７】 請求項５乃至６のいずれか一項に記載の
   疑似乱数発生器において、 前記各一次元写像回路のうち少なくともいずれか一方
   は、外部調整電圧に応じて各自がもつ入出力特性を調整
   可能に構成したことを特徴とする疑似乱数発生器。
8. 【請求項８】 請求項１乃至７のいずれか一項に記載の
   疑似乱数発生器で得られた２値系列を用いてストリーム
   暗号化を行うことで暗号文コードを得るストリーム暗号
   化方法であって、 前記ストリーム暗号化は、前記疑似乱数発生器で得られ
   た２値系列と、暗号化対象となる平文コードとの排他的
   論理和演算を実行することで達成されることを特徴とす
   るストリーム暗号化方法。
9. 【請求項９】 請求項８に記載のストリーム暗号化方法
   で得られた暗号文コードを用いてストリーム暗号通信を
   行うことを特徴とするストリーム暗号通信方法。