JP2000133735A - Enclosure for high-frequency integrated circuit - Google Patents

Enclosure for high-frequency integrated circuit

Info

Publication number
JP2000133735A
JP2000133735A JP10301984A JP30198498A JP2000133735A JP 2000133735 A JP2000133735 A JP 2000133735A JP 10301984 A JP10301984 A JP 10301984A JP 30198498 A JP30198498 A JP 30198498A JP 2000133735 A JP2000133735 A JP 2000133735A
Authority
JP
Japan
Prior art keywords
package
housing
integrated circuit
waveguide
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10301984A
Other languages
Japanese (ja)
Other versions
JP4038285B2 (en
Inventor
Eiji Takagi
映児 高木
Yasushi Murakami
康 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP30198498A priority Critical patent/JP4038285B2/en
Publication of JP2000133735A publication Critical patent/JP2000133735A/en
Application granted granted Critical
Publication of JP4038285B2 publication Critical patent/JP4038285B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Waveguide Connection Structure (AREA)
  • Waveguides (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve the frequency characteristic of the input/output terminal portion of an enclosure by converting the transmission mode of a signal from a planar transmission-line mode into another transmission mode just before the package-wall portion of a feed-through portion of a high-frequency package, and by reconverting the transmission mode of the signal into the planar transmission-line mode after passing the signal through the package-wall portion. SOLUTION: In a feed-through portion 1 of a high-frequency package, a dielectric mounting type waveguide is provided just below a microstrip line 1a, to couple in an electromagnetic-field way the microstrip line 1a to the waveguide via a slit 1g. In this way, a signal is transmitted by the microstrip line 1a, and the transmission mode of the signal is converted into a dielectric mounting waveguide mode which is coupled thereto via the slit 1g just before the package-wall portion of the feed-through portion 1 to transmit the signal in the waveguide mode when it is passed through the package-wall portion. Furthermore, after passing the signal through the package-wall portion, the waveguide mode is reconverted into the mode of the microstrip line 1a via the slit 1g.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、例えばマイクロ波
或いはミリ波集積回路を実装する、集積回路用パッケー
ジに関する。
The present invention relates to an integrated circuit package for mounting, for example, a microwave or millimeter wave integrated circuit.

【0002】[0002]

【従来の技術】従来の集積回路用パッケージの構造を図
9(a)を用いて説明する。3はパッケージ筐体で通常
メタルで構成されている。2はパッケージ壁でメタルで
構成されている。1はフィードスルー部と呼ばれ、信号
及び電源をパッケージ内部に供給または、パッケージ内
部の信号を取り出す為に、パッケージ壁を貫通した形で
取り付けられている。パッケージ筐体3及びパッケージ
壁2とは通常蝋付けで気密に接続される。尚実際使用さ
れる場合、パッケージ壁上部に蓋がシームウエルド溶接
又は、はんだ付け等で取り付けられ、パッケージは気密
封止される。5は電源、または低周波信号を入出力させ
る為の金属細線、6はそれを支持する為の誘電体基板で
ある。誘電体基板は通常誘電率が10程度のアルミナが
用いられる。4は集積回路チップ、7は集積回路チップ
4と信号電極若しくは電源電極とを接続させる為のワイ
ヤボンディングである。
2. Description of the Related Art The structure of a conventional integrated circuit package will be described with reference to FIG. Reference numeral 3 denotes a package housing which is usually made of metal. 2 is a package wall made of metal. Reference numeral 1 denotes a feed-through portion, which is attached so as to penetrate the package wall in order to supply signals and power to the inside of the package or to take out signals from the inside of the package. The package housing 3 and the package wall 2 are usually hermetically connected by brazing. When actually used, a lid is attached to the upper portion of the package wall by seam welding or soldering, and the package is hermetically sealed. Reference numeral 5 denotes a power supply or a thin metal wire for inputting / outputting a low-frequency signal, and reference numeral 6 denotes a dielectric substrate for supporting the same. Alumina having a dielectric constant of about 10 is usually used for the dielectric substrate. Reference numeral 4 denotes an integrated circuit chip, and 7 denotes wire bonding for connecting the integrated circuit chip 4 to a signal electrode or a power supply electrode.

【0003】次に本発明での特性向上の対象となってい
るフィードスルー部の従来例を図7(b)を用いて説明
する。図7(b)は、図9(a)のフィードスルー部1
の拡大斜視図である。1aは信号電極であり、高周波信
号を特性劣化させることなく伝送させる為に通常、誘電
体基板1b裏面に設けられた接地電位を持つ裏面メタラ
イズ1kとで50Ωのマイクロストリップ線路を構成し
ている。信号線1aがパッケージ壁2と短絡しない為に
誘電体基板1cが1bの上に通常同時焼成技術を用いて
取り付けられる。この際、1bと1cが一体化されたフ
ィードスルー部は外部を金属で構成されたパッケージ壁
で囲まれるので、必然的にパッケージ壁との接続面は全
て接地電位となる。従ってフィードスルー部自体にも図
3(b)に示すように、1h、1I、1j、1kのメタ
ライズで囲まれている。フィードスルー部のパッケージ
壁で囲まれる部分の断面図を図9(c)に示す。この場
合図でも明らかなように回りを全て金属で囲われたスト
リップ線路となっている。この部分の信号線幅1aはパ
ッケージ壁前後のマイクロストリップ線路の部分の線路
幅と同じであると特性インピーダンスが低くなり、イン
ピーダンスミスマッチングが発生し特性劣化が起こるの
で、通常、この部分の信号線幅をマイクロストリップ線
路部分の信号線幅よりも狭くし特性の改善を図ってい
る。周波数が高くなって信号線路長と、伝送信号の波長
が同程度の大きさの領域になって行くとこのように特性
インピーダンスを整合させる事が特性確保の為には重要
となってくる。しかし、更に周波数が高くなってくる
と、別な要因で特性劣化が発生する。特性劣化の発生メ
カニズムを図9(c)を用いて説明する。低周波では信
号伝送波マイクロストリップ線路モードで伝送する。し
かし、パッケージ壁の部分では、信号線路が導体で囲ま
れている為、遮断周波数を超えると、導波管モードが励
起されてしまう。この導波管の遮断周波数が、外囲器の
使用可能上限周波数を決めてしまう。遮断周波数は次式
により計算出来る。
[0003] Next, a conventional example of a feed-through portion to be improved in characteristics according to the present invention will be described with reference to FIG. FIG. 7B shows the feed-through portion 1 shown in FIG.
FIG. 4 is an enlarged perspective view of FIG. Reference numeral 1a denotes a signal electrode, which normally constitutes a 50Ω microstrip line with a back metallization 1k having a ground potential provided on the back of the dielectric substrate 1b in order to transmit a high-frequency signal without deteriorating characteristics. In order to prevent the signal line 1a from being short-circuited to the package wall 2, a dielectric substrate 1c is usually mounted on the substrate 1b using a co-firing technique. At this time, the feed-through portion in which 1b and 1c are integrated is surrounded by a package wall made of metal on the outside, so that all the connection surfaces with the package wall are necessarily at the ground potential. Therefore, the feedthrough portion itself is surrounded by metallizations of 1h, 1I, 1j, and 1k as shown in FIG. FIG. 9C is a cross-sectional view of a portion of the feedthrough portion surrounded by the package wall. In this case, as shown in the figure, the strip line is entirely surrounded by metal. If the signal line width 1a of this portion is the same as the line width of the microstrip line portion before and after the package wall, the characteristic impedance becomes low, impedance mismatching occurs, and characteristic deterioration occurs. The width is made narrower than the signal line width of the microstrip line portion to improve the characteristics. As the frequency becomes higher and the signal line length and the wavelength of the transmission signal become almost the same, it is important to match the characteristic impedance in this way to secure the characteristics. However, when the frequency is further increased, characteristic degradation occurs due to another factor. The occurrence mechanism of the characteristic degradation will be described with reference to FIG. At a low frequency, the signal is transmitted in a microstrip line mode. However, since the signal line is surrounded by the conductor at the package wall, the waveguide mode is excited when the cutoff frequency is exceeded. The cut-off frequency of the waveguide determines the upper-limit usable frequency of the envelope. The cutoff frequency can be calculated by the following equation.

【数1】 ここでfは遮断周波数、Cは高速、aは導波管断面の長
手方向の長さ、εは充填されている誘電体の誘電率であ
る。εeffをアルミナとして10とし、aを1.0ミ
リとすると遮断周波数は、47GHzとなり、aを0.
7ミリとすると68GHzとなる。aを小さくして行く
使用可能周波数帯域は向上するが、製造上の問題によ
り、小型化には限界がある。現在安定して作製可能なの
は、帯域60GHzのパッケージ迄である。
(Equation 1) Here, f is the cutoff frequency, C is the high speed, a is the length of the waveguide section in the longitudinal direction, and ε is the permittivity of the filled dielectric. If ε eff is 10 as alumina and a is 1.0 mm, the cutoff frequency is 47 GHz, and a is 0.
If it is 7 mm, it will be 68 GHz. Although the usable frequency band in which “a” is reduced is improved, miniaturization is limited due to manufacturing problems. Currently, only packages up to 60 GHz can be manufactured stably.

【0004】上記第一の従来例の問題点を解決する第二
の従来例の集積回路用外囲器として、”郡山慎一、北澤
謙治、藤井幹男による、「電磁結合を用いたミリ波パッ
ケージ」1997年電子情報通信学会ソサイエティ大会
C−2−65”がある。図10(a),(b)に示すよ
うにこの論文の集積回路パッケージでは、パッケージ外
部の信号線路とパッケージ内部の信号線路が互いに対抗
する面上に構成され、それぞれの間の接続には、両者の
共通接地導体板に形成されたスロットを介して電磁界的
に結合される。このパッケージは伝送形態に一部TEM
伝送形態以外の形態が存在する為従来の様なマイクロス
トリップで接続すると言ったローパスフィルタタイプで
はなく、帯域の限られるバンドパスフィルタ特性を保持
する事になるが、高周波アナログ素子用のパッケージと
しては、高帯域化する手段としては有効である。
As an envelope for an integrated circuit of the second conventional example which solves the problems of the first conventional example, "Millimeter wave package using electromagnetic coupling" by Shinichi Koriyama, Kenji Kitazawa and Mikio Fujii. There is the 1997 IEICE Society Conference C-2-65 ". As shown in FIGS. 10A and 10B, in the integrated circuit package of this paper, a signal line outside the package and a signal line inside the package are formed. These packages are formed on surfaces facing each other, and the connection between them is electromagnetically coupled via slots formed in both common ground conductor plates.
Since there is a form other than the transmission form, it is not a low-pass filter type that connects with a microstrip like the conventional one, but it retains the band-pass filter characteristic with a limited band, but as a package for high-frequency analog elements This is effective as a means for increasing the bandwidth.

【0005】しかし、この様な集積回路用外囲器では、
接地導体が2つの誘電体基板に挟まれる構造となってお
り、電力増幅器等を外囲器に実装した場合に発生する発
熱をうまく逃がす事が出来ず、不要な発振、或いは集積
回路の劣化、破壊などの問題があった。また、信号線路
が裏面に露出している為、表面実装基板に実装した場
合、実装基板の存在により伝送線路の特性が変化してし
まう。例えば、裏面に存在する信号線路は、パッケージ
内のスリットが存在する金属面を接地面とでマイクロス
トリップ線路を構成しているが、接続する基板内部に接
地面が存在する場合、基板実装後、トリプレートのスト
リップ線路となる。この際、外囲器内部の接地面と、基
板内部の接地面とを高周波的にも十分低いインピーダン
スで短絡しなくてはならないが、この場合、多数のビア
ホール、側面キャスタレーション等が必要になり、高価
格になり、また実装密度も低くなる。一方、外囲器の直
下には接地面他、金属配線を配置しない構成にすれば特
性の劣化は抑えられるが、基板の配線レイアウトに大き
く制約を加える事になり、大幅に実装密度は低減してし
まう。またパッケージの接地面と信号線の上下関係が、
実装基板の上下関係とと逆転しているので、信号線同士
は良好な接続を行えた場合でも、接地面の接続部で大き
な不連続が発生してしまう。従って、パッケージ単体で
所望の特性が得られたとしても、基盤に実装した状態で
良好な高周波特性を実現するのは困難であった。
However, in such an envelope for an integrated circuit,
The ground conductor is sandwiched between two dielectric substrates, and the heat generated when a power amplifier or the like is mounted on the envelope cannot be escaped properly, causing unnecessary oscillation or deterioration of the integrated circuit. There were problems such as destruction. Further, since the signal line is exposed on the back surface, when the signal line is mounted on a surface mounting substrate, the characteristics of the transmission line change due to the presence of the mounting substrate. For example, the signal line present on the back side constitutes a microstrip line with the ground plane and the metal plane where the slit in the package exists, but if the ground plane exists inside the board to be connected, after mounting the board, It becomes a triplate strip line. At this time, the ground plane inside the envelope and the ground plane inside the board must be short-circuited with sufficiently low impedance in terms of high frequency, but in this case, many via holes and side castellations are required. , The price is high, and the packaging density is low. On the other hand, if the grounding plane and other metal wiring are not placed directly under the envelope, deterioration of the characteristics can be suppressed, but the wiring layout of the board will be greatly restricted, and the mounting density will be greatly reduced. Would. Also, the vertical relationship between the package ground plane and the signal lines
Since it is opposite to the vertical relationship of the mounting board, even if the signal lines can be connected well, a large discontinuity occurs at the connection portion of the ground plane. Therefore, even if desired characteristics are obtained by a single package, it is difficult to realize good high-frequency characteristics when mounted on a board.

【0006】[0006]

【発明が解決しようとする課題】本発明の目的は、熱特
性を劣化させず、且、基板への実装前後で特性が変動し
ない方法で、外囲器の入出力端子部の周波数特性を改善
し、パッケージの帯域を向上させる事にある。
SUMMARY OF THE INVENTION An object of the present invention is to improve the frequency characteristics of the input / output terminals of an envelope by a method that does not degrade the thermal characteristics and does not fluctuate before and after mounting on a substrate. And to improve the bandwidth of the package.

【0007】[0007]

【課題を解決するための手段】平面型伝送線路を用いた
高周波パッケージのフィードスルー部で、封止を行う為
に構造的に不可欠なパッケージ壁部で、例えばマイクロ
ストリップ伝送モードと誘電体装荷型導波管モードが混
在する事により特性劣化が生じてしまう事を回避する為
に、フィードスルー部においてパッケージ壁手前で平面
伝送線路を他の伝送モード(導波管モード)に変換し、
パッケージ壁を通過した後、平面型伝送線路モードに再
変換する。この為、パッケージウオール部でも単一の伝
送モードのみが伝送に寄与するので、高周波でも良好な
特性が実現出来る。
A feed-through portion of a high-frequency package using a planar transmission line, a package wall which is structurally indispensable for sealing, for example, a microstrip transmission mode and a dielectric loading type. In order to avoid the characteristic degradation caused by the mixed waveguide mode, the flat transmission line is converted to another transmission mode (waveguide mode) in front of the package wall in the feedthrough section,
After passing through the package wall, it is converted back to the planar transmission line mode. For this reason, since only a single transmission mode contributes to transmission even in the package wall portion, good characteristics can be realized even at high frequencies.

【0008】[0008]

【発明の実施の形態】以下、本発明の実施の形態を実施
例を用いて説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below with reference to examples.

【0009】図1は本発明の第一の実施形態に係る集積
回路用パッケージのである。図1(a)は全体図斜視
図、1(b)はフィードスルー部拡大分解斜視図であ
る。マイクロストリップ線路1aはパッケージ壁部を貫
通せず、手前で断線している。マイクロストリップ線路
の直下には誘電体装荷型導波管が配置されており、スリ
ット1gによりマイクロストリップ線路と電磁界的に結
合している。従って、信号は始めマイクロストリップ線
路で伝送し、壁部手前でスリットにより結合された誘電
体装荷型導波管にモード変換され、壁部を通過する際は
導波管モードで信号が伝送する。壁部通過後、導波管モ
ードはスリット1gを介しマイクロストリップ線路に逆
変換される。この為、パッケージ壁部を通過する際には
マイクロストリップ伝送モードと導波管モードの混在が
起こらず、所望の周波数において特性劣化が起こらず、
信号が伝送される。
FIG. 1 shows an integrated circuit package according to a first embodiment of the present invention. FIG. 1A is an overall perspective view, and FIG. 1B is an enlarged exploded perspective view of a feedthrough portion. The microstrip line 1a does not penetrate the package wall, but is broken in front. A dielectric-loaded waveguide is disposed immediately below the microstrip line, and is electromagnetically coupled to the microstrip line by a slit 1g. Therefore, the signal is first transmitted by the microstrip line, mode-converted into a dielectric-loaded waveguide connected by a slit before the wall, and transmitted through the wall in the waveguide mode. After passing through the wall, the waveguide mode is converted back to a microstrip line through the slit 1g. For this reason, when passing through the package wall, the microstrip transmission mode and the waveguide mode do not coexist, and the characteristics do not deteriorate at the desired frequency.
A signal is transmitted.

【0010】請求項2では、パッケージの内部ではマイ
クロストリップ、導波管変換を行うが、パッケージ単体
としては、パッケージの外部では逆変換を行わず、信号
線のインターフェースは、導波管のままにする事を言及
している。図2は請求項2で言及している本発明の実施
例である。図では右側のパッケージの外部端子は導波管
である。一方左側のパッケージはパッケージの外部端子
はマイクロストリップで出ている。左側のパッケージの
マイクロストリップ端子部を右側の導波管端子のスリッ
トを覆うように配置する事により、2つのパッケージを
結合した状態でマイクロストリップ線路と、導波管がス
リットを介して結合する事になる。両方の外部端子がマ
イクロストリップ線路であれば、信号線路、接地面双方
を高周波的に十分低いリアクタンスで短絡させなければ
ならないが、請求項2の本発明を用いる事により、接地
面だけの接続で信号線が結合されるので、特性の劣化が
大幅に低減される。また図2では導波管インターフェー
スのパッケージとマイクロストリップインターフェース
のパッケージの結合について説明したが、本発明は導波
管インターフェース同士の接続にも用いる事が出来る。
図3は導波管インターフェース同士を接続する場合の一
実施例である。パッケージ壁部と導波管切断面を同一面
にする事により、パッケージ接続時に高密度に低損失に
接続する事が可能となる。導波管インタフェース同士の
接続の別の実施例を図4に示す。図において右側のパッ
ケージは図2における右側のパッケージと同一の構造で
ある。左側のパッケージの外部信号端子は、ほぼ右側の
パッケージと同一であるが、スリットが導波管の上面で
はなく、下面に設けられている。この2つの端子を上下
に重ね合せる事により、2つの端子を結合させている。
尚、接続公差を考えると、一方のスリットは所望のスリ
ットの大きさより少し大きくしておき、結合時には接続
公差に影響されることなく結合面のスリットの大きさが
定まるようにすることが望ましい。
According to the second aspect of the present invention, microstrip and waveguide conversion are performed inside the package. However, as a single package, reverse conversion is not performed outside the package, and the interface of the signal line is kept in the waveguide. It refers to doing. FIG. 2 shows an embodiment of the present invention referred to in claim 2. In the figure, the external terminal of the package on the right is a waveguide. On the other hand, in the package on the left, the external terminals of the package are exposed by microstrip. By arranging the microstrip terminal portion of the left package so as to cover the slit of the right waveguide terminal, the microstrip line and the waveguide are coupled via the slit in a state where the two packages are coupled. become. If both external terminals are microstrip lines, both the signal line and the ground plane must be short-circuited with sufficiently low reactance in terms of high frequency, but by using the present invention of claim 2, only the ground plane can be connected. Since the signal lines are coupled, deterioration of characteristics is significantly reduced. In FIG. 2, the coupling between the waveguide interface package and the microstrip interface package has been described. However, the present invention can also be used for connection between waveguide interfaces.
FIG. 3 shows an embodiment in which the waveguide interfaces are connected to each other. By making the package wall and the waveguide cut surface the same surface, it is possible to connect with high density and low loss when connecting the package. Another embodiment of the connection between the waveguide interfaces is shown in FIG. The right package in the figure has the same structure as the right package in FIG. The external signal terminals of the left package are substantially the same as those of the right package, except that the slit is provided on the lower surface of the waveguide instead of the upper surface. The two terminals are combined by vertically overlapping the two terminals.
In consideration of the connection tolerance, it is preferable that one slit is slightly larger than a desired size of the slit so that the size of the slit on the coupling surface is determined without being affected by the connection tolerance at the time of coupling.

【0011】図4の実施例では、スリットを介し上下の
導波管を結合させているが、左右の導波管を結合させる
構造としたのが、図5である。
In the embodiment shown in FIG. 4, the upper and lower waveguides are connected through a slit. FIG. 5 shows a structure in which the left and right waveguides are connected.

【0012】図6の実施例は、図2の実施例の発展系で
ある。図2の実施例では、出力と入力が1対1で結合さ
れていたが、本発明は1対多の結合にも応用出来る。図
6の実施例は、出力が1に対し、入力が2の場合であ
る。マイクロ波ミリ波の回路では、電力増幅器、バラン
スミクサなどへの入力の為に前段の信号を複数に分岐す
る必要がある。前段の信号とは、例えば前置増幅器の出
力であるとか、発振器の出力等である。この場合MMI
C上若しくは別の基板に電力分配器、カップラ等を設け
る必要があった。本発明では、パッケージの入出力部に
電力分配の機能を持たせる事が出来るので、部品点数の
削減にも寄与する事が出来る。
The embodiment of FIG. 6 is a development of the embodiment of FIG. In the embodiment of FIG. 2, the output and the input are coupled one-to-one, but the present invention can be applied to a one-to-many coupling. In the embodiment of FIG. 6, the output is 1 and the input is 2. In a microwave / millimeter-wave circuit, it is necessary to split a signal at a preceding stage into a plurality of signals for input to a power amplifier, a balance mixer, and the like. The preceding signal is, for example, an output of a preamplifier, an output of an oscillator, or the like. In this case MMI
It was necessary to provide a power distributor, a coupler, etc. on C or another substrate. According to the present invention, the input / output unit of the package can be provided with a power distribution function, which can contribute to a reduction in the number of components.

【0013】図7はアンテナへの給電への応用を示した
実施例である。誘電体基板9の裏面にはメタライズが施
されている。また、誘電体基板9の上面にはメタライズ
10が施されている。メタライズ10の形状は図7に示
されている通り、アンテナの機能を持つ幅広の直方体部
と、アンテナに給電する為のストリップ導体部で構成さ
れている。メタライズ10の外周部にそってビアホール
が設けられており、その各点において、メタライズ10
は裏面メタライズに短絡されている。従って例えば、ス
トリップ導体部に於いては、上面はストリップ導体状の
金属で覆われ、側面はビアホールで囲まれ、下面は裏面
メタライズ9で囲まれた、誘電体装荷型の導波管を形成
する事になる。更にメタライズ10の内部にもビアホー
ルが、設けられ、メタライズ10の下部に複数の誘電体
装荷型導波管が並列に構成されている。図7の場合この
複数の並列に構成されている誘電体装荷型導波管は、給
電部の誘電体装荷型導波管と並列に配置されている。更
に、この並列に配置された導波管の状面即ちメタライズ
10にはスリット13が構成されて、このスリット13
から電磁波が空間に輻射され全体としてアンテナの機能
を果たしている。このスリット13は各スリットから同
量の輻射をなさしめる為、給田側に近い所は密に、遠く
なるに従い疎になるように配置される。この様なアンテ
ナは表面波による損失も抑えられ、また従来の導波管系
で組むアンテナより、小型で安価に作製出来るので、注
目を浴びているが、このアンテナに給電する事が困難で
あった。この接続も本発明を用いれば容易に実施出来
る。図7示すように、誘電体基板9上の給電部にスロッ
ト12を設け、例えば本発明の図2で示した構造のパッ
ケージを用いる事により、接続を行う。
FIG. 7 is an embodiment showing an application to power supply to an antenna. The rear surface of the dielectric substrate 9 is metallized. A metallization 10 is formed on the upper surface of the dielectric substrate 9. As shown in FIG. 7, the shape of the metallization 10 is composed of a wide rectangular parallelepiped part having an antenna function and a strip conductor part for feeding power to the antenna. Via holes are provided along the outer peripheral portion of the metallization 10, and at each point, a metallization 10
Is short-circuited to the back metallization. Therefore, for example, in the strip conductor portion, a dielectric-loaded waveguide is formed in which the upper surface is covered with a strip-shaped metal, the side surface is surrounded by a via hole, and the lower surface is surrounded by a back metallization 9. Will be. Further, a via hole is also provided inside the metallization 10, and a plurality of dielectric loaded waveguides are arranged in parallel below the metallization 10. In the case of FIG. 7, the plurality of dielectric-loaded waveguides arranged in parallel are arranged in parallel with the dielectric-loaded waveguide of the feeder. Further, a slit 13 is formed on the surface of the waveguides arranged in parallel, that is, the metallization 10, and the slit 13 is formed.
The electromagnetic waves are radiated from the space to the space, and the whole functions as an antenna. The slits 13 are arranged so that the same amount of radiation is emitted from each slit, so that a portion close to the feeder side is dense and sparse as the distance increases. Such antennas have attracted attention because they can suppress the loss due to surface waves and can be made smaller and cheaper than antennas assembled with conventional waveguide systems, but it is difficult to feed power to these antennas. Was. This connection can be easily implemented by using the present invention. As shown in FIG. 7, a slot 12 is provided in the power supply section on the dielectric substrate 9, and connection is performed by using, for example, a package having the structure shown in FIG. 2 of the present invention.

【0014】これまでの実施例では、マイクロストリッ
プ線路から導波管にモード変換する際、導波管をマイク
ロストリップ線路の接地導体の下面に配置していたが、
より小型に行う場合は、図8に示すように、導波管開口
部の中心部にストリップ導体が配置されるように構成す
る事も出来る。図8では裏面メタライズ1k、側面メタ
ライズ1i、及び1h、上面メタライズ1j及び、1
h、1iとストリップ導体を中心に対称の位置に有る側
面メタライズによって囲まれた誘電体部分が、誘電体装
荷型導波管を構成している。
In the embodiments described above, the waveguide is arranged on the lower surface of the ground conductor of the microstrip line when the mode conversion is performed from the microstrip line to the waveguide.
In order to reduce the size, a strip conductor can be arranged at the center of the waveguide opening as shown in FIG. In FIG. 8, the back metallization 1k, the side metallizations 1i and 1h, the top metallization 1j and 1
A dielectric portion surrounded by side metallizations located symmetrically with respect to h and 1i and the strip conductor forms a dielectric loaded waveguide.

【0015】[0015]

【発明の効果】以上説明したように本発明によれば、集
積回路用外囲器の外部と内部の信号の伝達を導波管モー
ド積極的に用いて行う為、フィードスルー部での特性が
導波管の遮断周波数に律則されることなく広帯域の外囲
器が実現出来る。また本発明によれば、信号の入出力の
伝送線路の主たる部分を外囲器の上面に設ける事が出来
る為、実装基板への制約も少なく、高密度実装が可能と
なり、かつ、外囲器に実装されるICチップを金属のよ
うな高放熱部材に直接取り付ける構造が可能となる為、
電力増幅器のように発熱量の大きいデバイスにも使用可
能である。更に入出力端子において電力分配器を新たに
設けることなく電力の分配合成が容易に出来る為、発振
器の出力の分配、複数の電力増幅器への電力の分配また
バランスミクサの入力の為の信号の分配等の用途に本発
明は幅広く用いる事が出来る。また本発明は入出力をマ
イクロストリップを代表とした平面回路または誘電体装
荷型導波管のいずれかを選択出来るので、他のデバイス
と接続する際に新たなモード変換部を設ける必要が無い
ので、システム全体をコンパクトに特性劣化を少なくか
つ安価に実現する事が出来る。
As described above, according to the present invention, since the transmission of signals inside and outside the integrated circuit enclosure is actively performed by using the waveguide mode, the characteristics at the feedthrough portion are reduced. A wideband envelope can be realized without being restricted by the cutoff frequency of the waveguide. Further, according to the present invention, a main portion of a signal input / output transmission line can be provided on the upper surface of the envelope, so that there are few restrictions on a mounting substrate, high-density mounting is possible, and Since it is possible to directly attach the IC chip mounted on a high heat radiation member such as metal,
It can also be used for devices that generate a large amount of heat, such as power amplifiers. Furthermore, since power distribution and combination can be easily performed without newly providing a power distributor at the input / output terminals, distribution of oscillator output, distribution of power to a plurality of power amplifiers, and distribution of signals for input of a balance mixer are performed. The present invention can be used widely for such purposes. Also, since the present invention can select either a planar circuit or a dielectric loaded waveguide whose input / output is a microstrip as a representative, there is no need to provide a new mode converter when connecting to other devices. In addition, the entire system can be realized compactly with little characteristic deterioration and at low cost.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第一実施例に関わる、パッケージ全体
斜視図及び、フィードスルー部拡大分解斜視図。
FIG. 1 is an overall perspective view of a package and an enlarged exploded perspective view of a feedthrough portion according to a first embodiment of the present invention.

【図2】本発明の第二実施例に関わる、パッケージ間の
接続法式を示した斜視図。
FIG. 2 is a perspective view showing a connection method between packages according to a second embodiment of the present invention.

【図3】本発明の第三の実施例に関わる、パッケージ間
の接続法式を示した斜視図及び、フィードスルー部断面
図。
FIG. 3 is a perspective view showing a connection method between packages and a cross-sectional view of a feed-through portion according to a third embodiment of the present invention.

【図4】本発明の第四の実施例に関わる、パッケージ間
の接続法式を示した斜視図。
FIG. 4 is a perspective view showing a connection method between packages according to a fourth embodiment of the present invention.

【図5】本発明の第五の実施例に関わる、パッケージ間
の接続法式を示した斜視図。
FIG. 5 is a perspective view showing a connection method between packages according to a fifth embodiment of the present invention.

【図6】本発明の第六の実施例に関わる、パッケージ間
の接続法式を示した斜視図。
FIG. 6 is a perspective view showing a connection method between packages according to a sixth embodiment of the present invention.

【図7】本発明の第七の実施例に関わる、パッケージと
アンテナ基板の接続法式を示した斜視図。
FIG. 7 is a perspective view showing a connection method between a package and an antenna substrate according to a seventh embodiment of the present invention.

【図8】本発明の第八の実施例に関わる、フィードスル
ー部の拡大分解斜視図。
FIG. 8 is an enlarged exploded perspective view of a feedthrough portion according to an eighth embodiment of the present invention.

【図9】第一の従来例に関するパッケージ全体図斜視
図、フィードスルー部拡大斜視図、及び、フィードスル
ー部断面図。
FIG. 9 is an overall perspective view of a package, an enlarged perspective view of a feed-through portion, and a cross-sectional view of a feed-through portion according to a first conventional example.

【図10】第二の従来例に関するパッケージ全体図上面
図、及び断面図。
FIG. 10 is a top view and a cross-sectional view of an entire package relating to a second conventional example.

【符号の説明】[Explanation of symbols]

1 フィードスルー 1a マイクロストリップ線路 1b 誘電体基板 1c 誘電体基板 1d 誘電体基板 1e メタライズ 1f メタライズ 1g スリット 1h 側面メタライズ 1I 側面メタライズ 1j 上面メタライズ 1k 裏面メタライズ 2 パッケージウオール 3 パッケージ筐体 4 ICチップ 5 電源供給又は、低周波用電極 6 誘電体基板 7 ボンディングワイヤ 8 接地導体 9 誘電体基板 10 メタライズ 11 ビアホール 12 スリット 13 スリット Reference Signs List 1 feedthrough 1a microstrip line 1b dielectric substrate 1c dielectric substrate 1d dielectric substrate 1e metallization 1f metallization 1g slit 1h side metallization 1I side metallization 1j top metallization 1k back metallization 2 package wall 3 package housing 4 IC chip 5 power supply Or low frequency electrode 6 dielectric substrate 7 bonding wire 8 ground conductor 9 dielectric substrate 10 metallization 11 via hole 12 slit 13 slit

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 高周波集積回路をその内部に実装し封止
する為の筐体と、前記筐体と対を成し、前記筐体内部に
実装される集積回路を封止する蓋と、集積回路へ電源を
供給する為に前記筐体内部に形成されたバイアス回路と
少なくとも1個以上の入出力端子からなる高周波集積回
路用外囲器において、少なくとも1個以上の前記入出力
端子が、平面回路型伝送線路構造をしており、その伝送
線路が筐体壁部に進入する前に誘電体装荷型導波管モー
ドに変換され、筐体壁部を貫通後筐体内部で誘電体装荷
型導波管モードから平面回路型伝送線路に再変換される
事を特長とする、高周波集積回路用外囲器。
A housing for mounting and sealing a high-frequency integrated circuit therein; a lid forming a pair with the housing and sealing an integrated circuit mounted inside the housing; In a high frequency integrated circuit envelope including at least one or more input / output terminals and a bias circuit formed inside the housing for supplying power to a circuit, at least one or more of the input / output terminals is a flat surface. It has a circuit-type transmission line structure, which is converted into a dielectric-loaded waveguide mode before the transmission line enters the housing wall, passes through the housing wall, and then enters a dielectric-loaded waveguide mode inside the housing. An envelope for a high-frequency integrated circuit, characterized by being converted from a waveguide mode to a planar circuit type transmission line again.
【請求項2】 高周波集積回路をその内部に実装し封止
する為の筐体と、前記筐体と対を成し、前記筐体内部に
実装される集積回路を封止する蓋と、集積回路へ電源を
供給する為に前記筐体内部に形成されたバイアス回路と
少なくとも1個以上の入出力端子からなる高周波集積回
路用外囲器において、少なくとも1個以上の前記入出力
端子が、パッケージ内部で、平面回路型伝送線路構造を
しており、その伝送線路が筐体壁部に進入する前に誘電
体装荷型導波管モードに変換され、筐体壁部を貫通後筐
体外部で誘電体装荷型導波管モードのインターフェース
を保持している高周波集積回路用外囲器。
2. A housing for mounting and sealing a high-frequency integrated circuit therein, a lid forming a pair with the housing and sealing an integrated circuit mounted inside the housing, In a high frequency integrated circuit envelope including a bias circuit formed inside the housing and at least one or more input / output terminals for supplying power to a circuit, at least one or more of the input / output terminals is a package. Inside, it has a planar circuit type transmission line structure, and the transmission line is converted to a dielectric loaded waveguide mode before entering the housing wall, and after passing through the housing wall, it is outside the housing. An enclosure for a high-frequency integrated circuit that has a dielectric-loaded waveguide mode interface.
【請求項3】 平面回路型伝送線路から誘電体装荷型導
波管モードに変換される際、スロットによる結合がなさ
れる、請求項1の高周波集積回路用外囲器。
3. The envelope for a high-frequency integrated circuit according to claim 1, wherein coupling is performed by a slot when converting from a planar circuit type transmission line to a dielectric loaded type waveguide mode.
JP30198498A 1998-10-23 1998-10-23 High frequency integrated circuit package Expired - Fee Related JP4038285B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30198498A JP4038285B2 (en) 1998-10-23 1998-10-23 High frequency integrated circuit package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30198498A JP4038285B2 (en) 1998-10-23 1998-10-23 High frequency integrated circuit package

Publications (2)

Publication Number Publication Date
JP2000133735A true JP2000133735A (en) 2000-05-12
JP4038285B2 JP4038285B2 (en) 2008-01-23

Family

ID=17903495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30198498A Expired - Fee Related JP4038285B2 (en) 1998-10-23 1998-10-23 High frequency integrated circuit package

Country Status (1)

Country Link
JP (1) JP4038285B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008152852A1 (en) * 2007-06-14 2008-12-18 Kyocera Corporation Current blocking circuit, hybrid circuit device, transmitter, receiver, transmitter-receiver, and radar device
EP2428989A2 (en) 2010-09-10 2012-03-14 Fujitsu Limited High-frequency circuit package and high-frequency circuit device
JP5047362B2 (en) * 2009-02-25 2012-10-10 京セラ株式会社 High frequency module

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008152852A1 (en) * 2007-06-14 2008-12-18 Kyocera Corporation Current blocking circuit, hybrid circuit device, transmitter, receiver, transmitter-receiver, and radar device
US8179304B2 (en) 2007-06-14 2012-05-15 Kyocera Corporation Direct-current blocking circuit, hybrid circuit device, transmitter, receiver, transmitter-receiver, and radar device
JP5171819B2 (en) * 2007-06-14 2013-03-27 京セラ株式会社 DC blocking circuit, hybrid circuit device, transmitter, receiver, transceiver, and radar device
JP5047362B2 (en) * 2009-02-25 2012-10-10 京セラ株式会社 High frequency module
EP2428989A2 (en) 2010-09-10 2012-03-14 Fujitsu Limited High-frequency circuit package and high-frequency circuit device
US8552304B2 (en) 2010-09-10 2013-10-08 Fujitsu Limited High-frequency circuit package and high-frequency circuit device

Also Published As

Publication number Publication date
JP4038285B2 (en) 2008-01-23

Similar Documents

Publication Publication Date Title
JP6650530B2 (en) Transition configuration including non-contact transition or connection between SIW and waveguide or antenna
JP4056500B2 (en) Transmission line substrate and semiconductor package
US6794961B2 (en) High frequency circuit module
JP4684730B2 (en) High frequency semiconductor device, transmission device, and reception device
US6483406B1 (en) High-frequency module using slot coupling
JP3068575B2 (en) Millimeter wave LTCC package
US6628230B2 (en) Radio frequency module, communication device, and radar device
JPH0677729A (en) Antenna integrated microwave circuit
JPH10303640A (en) Antenna system
WO2009139210A1 (en) High frequency storing case and high frequency module
JP4516101B2 (en) Transmission line substrate and semiconductor package
JPH10303333A (en) Package for high frequency
JP4038285B2 (en) High frequency integrated circuit package
JPH1022415A (en) Semiconductor device for high frequency wave
JP3556470B2 (en) High frequency module
JPH05199019A (en) High frequency circuit package
JP2004297465A (en) Package for high frequency
JPH11345910A (en) Connection structure of high frequency wiring substrate
JP2000022043A (en) Mounting structure of high-frequency element-mounting board and high-frequency module structure
JPH11261309A (en) Integrated circuit package
JP4542531B2 (en) Transmission mode conversion structure
JP2023170889A (en) high frequency module
JP2002198712A (en) Waveguide conversion board and high frequency module
JP2004273509A (en) Mounting structure of high-frequency semiconductor device, high-frequency semiconductor device using the same, and high-frequency receiving device
JP2000340700A (en) Package for high frequency

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050314

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060725

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070807

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071105

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101109

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees