DE2407195A1

DE2407195A1 - Unipolar DC signals recognition cct. - signals transmitted over lines affected by interference voltages

Info

Publication number: DE2407195A1
Application number: DE19742407195
Authority: DE
Inventors: Detlev Miericke; Ferenc Dipl Ing Nemecsek
Original assignee: Standard Elektrik Lorenz AG
Current assignee: Alcatel Lucent Deutschland AG
Priority date: 1974-02-15
Filing date: 1974-02-15
Publication date: 1975-08-28
Also published as: DE2407195B2

Abstract

Signal frequency is lower than the lowest expected interference frequency. A first counter controlled by clock pulses measures the duration of first polarity signals above a fixed threshold, and a second, similarly controlled counter counts the duration of the first polarity signal parts below the above threshold, and possibly also of the other polarity. These measurements are made up to a duration of 30 ms, a half-wave of the lowest interference frequency (16 2/3 Hz). When one or the other counter reaches this value, they are both reset. The first counter sets a bistable circuit, and the second resets it.

Description

Schaltungsanordnung zur Erkennung von unipolaren Gleichstromzeichen, insbesondere für Fernmeldeanlagen.Circuit arrangement for the recognition of unipolar DC symbols, especially for telecommunications systems.

Die Erfindung betrifft eine Schaltungsanordnung zur Erkennung von unipoaren Gleichstromzeichen, die auf störspannungsbeeinflußten Leitungen übertragen werden und deren Frequenz kleinex als die kleinste1 zu erwartende Stöxfrequenz ist, insbesondere für Fernmeldeanlagen.The invention relates to a circuit arrangement for the detection of unipolar direct current symbols which are transmitted on lines subject to interference voltage and whose frequency is smallerx than the lowest1 expected collision frequency, especially for telecommunications systems.

Die zur Übertragung von Gleichstromzeichen verwendeten Leitungen, insbesondere Fernmeldeleitungen, können durch Störspannungen beeinflußt sein. Solche Störspannungen rühren beispielsweise von den Starkstromanlagen der Bahn oder des öffentlichen Netzes her und besitzen dementsprechend eine Frequenz von 16 2/3 Hz bzw. 50 Hz. Die Amplitude der Stöxspannung auf der Übertragungsleitung kann dabei die Amplitude des Gleichstromzeichens weit übersteigen, so daß es möglich ist, daß die Störspannungshalbwellen als Zeichen ausgewertet werden. Damit die Zeichen unabhängig von der Störspannung und der Phasenlage des Zeichens und der Störspannung auswertbar sind'muß die Frequenz der Zeichen kleiner als die kleinste, zu erwawxtende Störfrequenz sein.The lines used to transmit DC signals, Telecommunication lines in particular can be influenced by interference voltages. Such Interference voltages originate, for example, from the high-voltage systems of the railway or the public network and accordingly have a frequency of 16 2/3 Hz or 50 Hz. The amplitude of the surge voltage on the transmission line can be far exceed the amplitude of the DC symbol so that it is possible that the interference voltage half-waves are evaluated as characters. So that the characters are independent can be evaluated from the interference voltage and the phase position of the character and the interference voltage The frequency of the characters must be less than the smallest interfering frequency to be increased be.

Die Aufgabe der Erfindung ist es, eine Schaltungsanordnung der eingangs genannten Axt zu schaffen, die Störspannungen nicht als Zeichen erkennt, die abex die Zeichenerkennung trotz überlagerter Störspannungen zuläßt und die in oll integrierter Technik herstellbar ist und somit nur wenig Platz benötigt. Diese Aufgabe wird gemäß der Erfindung durch die in Anspruch 1 gekennzeichneten Merkmale gelöst.The object of the invention is to provide a circuit arrangement of the initially called ax to create the interference voltages not as sign recognizes that abex allows character recognition despite superimposed interference voltages and which can be manufactured using fully integrated technology and therefore requires little space. This object is characterized according to the invention by what is stated in claim 1 Features solved.

Um mit einer möglichst geringen Anzahl von Zählstufen auskommen zu können, schlägt die Erfindung die im Anspruch 2 gekennzeichnete Bemessungregel vor.In order to get by with the lowest possible number of counting levels the invention proposes the dimensioning rule characterized in claim 2.

Gemäß der im Anspruch 3 gekennzeichneten Weiterbildung der Erfindung wird das Problem gelöst, die Fehler nur in Zeiträumen arbeiten zu lassen, die für die Funktion der Zeichenerkennung notwendig sind, um so die Lebensdauex der Zähler zu erhöhen.According to the further development of the invention characterized in claim 3 solves the problem of only making the errors work for periods of time that are for the function of the character recognition are necessary in order to increase the lifespan of the counter to increase.

Die Erfindung wird nun anhand zweier Ausführungsbeispiele näher erläutert. Es zeigen: Fig.l eine vereinfachte Schaltungsanordnung zur Erkennung von unipolaxen Gleichstrongeichen gemäß der Erfindung, Fig.2 die Schaltungsanordnung nach Fig.l, die um eine Sperrschaltung erweitert ist und die Schwellwertschaltung im einzelnen wiedergibt, Fig.3a bis f den Ablauf der Zeichenerkennung an bestimmten Schaltungspunkten in Fig.2 ohne Störspannungen, Fig.4a bis f den Ablauf der Zeichenerkennung an bestimmten Schaltungspunkten in Fig.2 mit Störspannungen und Fig.5 eine Störspannungswelle zur Ableitung der Bemessungsxegel.The invention will now be explained in more detail using two exemplary embodiments. They show: Fig.l a simplified circuit arrangement for the detection of unipolar axes DC currents according to the invention, FIG. 2 the circuit arrangement according to FIG. which is extended by a blocking circuit and the threshold value circuit in detail shows, Fig.3a to f the sequence of character recognition at certain circuit points in Fig.2 without interference voltages, Fig.4a to f the sequence of character recognition at certain Circuit points in Fig.2 with interference voltages and Fig.5 with an interference voltage wave to derive the assessment rules.

Die Schaltungsanordnung in Fig.1 weist einen Signaleingang E auf, der an die nicht dargestellte Übertragungsleitung und an eine Schwellwertschaltung S angeschlossen ist. Der Ausgang dieser Schwellwertschaltung ist mit dem einen Eingang einer einem ersten Zähler Z1 vorgeschalteten UND-Schaltung U1 und dem Sperreingang eines einem zweiten Zähler Z2 vorgeschalteten Sperrgatters U2 verhunden. Die anderen zwei Eingänge der UND-Schaltung und des Sperrgaters sind an eine Taktquelle TQ angeschlossen. Der Ausgang des Zählers Z1 ist an den Einstelleingang einer Flip-Flop-Schaltung F1 und an den einen Eingang einer ODER-Schaltung Ol angeschlossen, während der Ausgang des Zählers Z2 mit dem Rückstelleingang der Flip-Flop-Schaltung F1 und dem anderen Eingang der ODER-Schaltung Ol verbunden ist. Der Ausgang der ODER-Schaltung Ol ist mit den Rückstelleingängen der Zähler Z1 und Z2 gekoppelt.The circuit arrangement in Figure 1 has a signal input E, to the transmission line, not shown, and to a threshold value circuit S is connected. The output of this threshold value circuit is one input an AND circuit U1 connected upstream of a first counter Z1 and the blocking input a locking gate U2 connected upstream of a second counter Z2. The others two inputs of the AND circuit and the barrier gate are connected to a clock source TQ. The output of the counter Z1 is connected to the setting input of a flip-flop circuit F1 and connected to one input of an OR circuit Ol, while the output of the counter Z2 with the reset input of the flip-flop circuit F1 and the other Input of the OR circuit Ol is connected. The output of the OR circuit is Ol coupled with the reset inputs of the counters Z1 and Z2.

Der dem Einstelleingang entsprechende Ausgang der Flip-Flop-Schaltung F1 bildet den Zeichenausgang A der Schaltungsanordnung.The output of the flip-flop circuit corresponding to the setting input F1 forms the character output A of the circuit arrangement.

Die Schwellwertschaltung S ist mit einer elektrischen Schwelle versehen. Während des Vorhandenseins von über dem Schwellwert liegenden Eingangssignalteilen der einen Polarität erscheint am Ausgang der Schweliwertschaltung S eine logische 1, während dort beim Vorhandensein von unter dem Schwellwext liegenden Eingangssignalteilen der einen Polarität und gegebenenfalls der anderen Polarität eine logische Oaiftritt.The threshold value circuit S is provided with an electrical threshold. During the presence of input signal parts which are above the threshold value one polarity appears at the output of the threshold circuit S a logical one 1, while there in the presence of input signal parts lying below the threshold value one polarity and possibly the other polarity a logical occurrence.

Im folgenden sei angenommen, daß die zu übextragenden Zeichen positive Spannungswerte haben und daß die Schwellwertschaltung S eine positive Schwelle hat, die zwischen dem Wert O und der Zeichenspannung liegt. Die mit den Zählern Zl, Z2 und der Taktquelle TQ gebildete Zeitmesseinrichtung ist so ausgebildet, daß die Dauer der Signalteile jeweils bis zu einer Dauer abgemessen werden kann, die der Dauer der Halbwelle der kleinsten, zu erwartenden Störfrequenz entspricht oder ihx zumindestens angenähert ist. Beträgt beispielsweise die kleinste, zu erwartende Störfrequenz 16 2/3 Hz, so beträgt die mit jedem Zähler abzumessende Dauer 30 ms ( oder etwa 30 ms). Diese Dauer kann beispielsweise dadurch erfaßt werden, daß jedem Zähler das Zählvolumen 30 und der Taktquelle eine deraxtige Ausbildung gegeben wird, daß sie jede Millisekunde einen Taktimpuls liefert.In the following it is assumed that the characters to be transferred are positive Have voltage values and that the threshold value circuit S has a positive threshold, which lies between the value O and the character voltage. The with the counters Zl, Z2 and the clock source TQ formed time measuring device is designed so that the Duration of the signal parts each up to be measured for a duration that corresponds to the duration of the half-wave of the lowest interference frequency to be expected or ihx is at least approximated. For example, it is the smallest that can be expected Interference frequency 16 2/3 Hz, the duration to be measured with each counter is 30 ms (or about 30 ms). This duration can be recorded, for example, that each Counter the counting volume 30 and the clock source is given a deraxtige training, that it delivers a clock pulse every millisecond.

Liegt nun am Eingang E ein Zeichen vor, so wird durch das l-Ausgangssignal der Schwellwertschaltung S die UND-Schaltung U1 so vorbereitet, daß die Taktimpulse sie durchlaufen und vom Zähler Z1 gezählt werden können. Erreicht der Zähler Z1 seine Endstellung 30, so gibt er ein l-Signal ab, das die Flip-Flop-Schaltung F1 so einstellt, daß am Ausgang A ebenfalls ein 1-5gnal erscheint. Über die ODER-Schaltung Ol bewirkt das l-Signal des Zählers Z1 die Rückstellung des Zählers Zl. Der Zähler Z1 beginnt dann von neuem zu zählen.If there is now a character at input E, the 1 output signal the threshold circuit S the AND circuit U1 prepared so that the clock pulses they can run through and can be counted by the counter Z1. If the counter reaches Z1 its end position 30, it emits an I signal that the flip-flop circuit F1 so that a 1-5 signal also appears at output A. Via the OR circuit Ol causes the 1-signal of the counter Z1 to reset the counter Zl. The counter Z1 then starts counting again.

Diese Vorgänge setzen sich fort, so-lange das Zeichen am Eingang E vorhanden ist, wobei der Zustand der Flip-Flop-Schaltung F1 nicht geändert wird.These processes continue as long as the sign at input E is present, the state of the flip-flop circuit F1 is not changed.

Liegt am Eingang E eine Zeichenpause vor, so wird durch das O-Ausgangssignal der Schwellwertschaltung S die UND-Schaltung U1 gesperrt und das Sperrgatter U2 so vorbereitet, daß die Taktimpulse sie durchlaufen und vom Zähler Z2 gezählt werden können. Erreicht der Zähler Z2 seine Endstellung 30, so gibt er ein l-Signal ab, das die Flip-Flop-Schaltung F1 zurückstellt, so daß am Ausgang A ein O-Signal erscheint. Über die ODER-Schaltung Ol bewirkt das l-Signal des Zählers Z2 die Rückstellung des Zählers Z2. Der Zähler Z2 beginnt dann von neuem zu zählen. Diese Vorgänge setzen sich fort, so lange am Eingang E eine Zeichenpause vorhanden ist, wobei der Zustand der Flip-Flop-Schaltung F1 nicht geändert wird.If there is a pause at input E, the O output signal the threshold circuit S, the AND circuit U1 is blocked and the blocking gate U2 prepared so that the clock pulses pass through them and are counted by the counter Z2 can. If the counter Z2 reaches its end position 30, it emits an 1-signal, which resets the flip-flop circuit F1 so that a 0 signal appears at output A. Via the OR circuit Ol, the 1 signal of the counter Z2 causes the Provision of the counter Z2. The counter Z2 then starts counting again. Set these operations continues as long as there is a pause at input E, the state of the flip-flop circuit F1 is not changed.

Liegt am Eingang E allein eine Störwechselspannung vox, so kann der Zähler Z1 nie bis zu seinem Endwert zählen, weil aufgrund der Schwelle die über dem Schwellwert liegenden Signalteile in ihrer Dauer immer kleiner als die unter dem Schwellwert liegenden Signalteile sind. Daher wird immer zuerst der Zähler Z2 seine Endstellung erreichen, der dabei jeweils die Rückstellung beider Zähler Z1, Z2 bewirkt und die Flip-Flop-Schaltung F1 im Ruhezustand hält.If there is only an interfering alternating voltage vox at input E, then the Counter Z1 never counts up to its final value because the threshold is over The duration of the signal parts lying below the threshold is always smaller than the ones below the threshold value are signal parts. Therefore, the counter Z2 reach its end position, which in each case resets both counters Z1, Z2 causes and the flip-flop circuit F1 keeps in the idle state.

Eine Erkennung eines Zeichens gelingt ebenfalls, wenn die Zeichenspannung durch eine Störwechselspannung überlagert ist. Dieser Fall wird jedoch erst in Verbindung mit Fig.2 näher erläutert.A character can also be recognized if the character voltage is superimposed by an interfering alternating voltage. However, this case will only be discussed in conjunction explained in more detail with FIG.

Die Schaltungsanordnung in Fig.2 stellt eine Erweiterung der Schaltungsanordnung nach Fig.1 dar. Hinzu kommt eine Sperrschaltung, die aus einer zweiten Flip-Flop-Schaltung F2, einer exklusiven ODER-Schaltung 02 und jeweils einem weiteren Eingang der UND-Schaltung U1 und des Sperrgatters U2 besteht.The circuit arrangement in FIG. 2 represents an extension of the circuit arrangement according to Fig.1. In addition, there is a blocking circuit, which consists of a second flip-flop circuit F2, an exclusive OR circuit 02 and a further input of the AND circuit U1 and the blocking gate U2 exists.

Die aus zwei Sperrgattern und einer ODER-Schaltung zusammengesetzte exklusive ODERrSchaltung 02 ist mit ihrem einen Eingang an den Ausgang C der Schwellwertschaltung S, mit ihrem zweiten Eingang an den Zeichen aus gang A und mit ihrem Ausgang an den Einstelleingang der Flip-Flop-Schaltung F2 angeschlossen. Der diesem Einstelleingang entsprechender Ausgang D der Flip-Flop-Schitung F2 ist mit den zusätzlichen Eingängen der UND-Schaltung U1 und des Sperrgatters U2 verbunden. Die Flip-Flop-Schaltung F2 ist ferner mit ihrem Rückstelleingang an den Ausgang der ODER-Schaltung 01 und mit ihrem diesem Rückstelleingang entsprechenden Ausgang an die Rückstelleingänge R der Zähler Z1, Z2 angeschlossen.The one composed of two blocking gates and an OR circuit The exclusive OR circuit 02 has one input at the output C of the threshold value circuit S, with its second input to the character output A and with its output connected to the setting input of the flip-flop circuit F2. This setting input corresponding output D of the flip-flop circuit F2 is with the additional inputs the AND circuit U1 and the locking gate U2 connected. The flip-flop circuit F2 is also with its reset input to the output of the OR circuit 01 and with its output corresponding to this reset input to the reset inputs R of the counter Z1, Z2 connected.

Die Fig.2 zeigt auch ein Ausführungsbeispiel für die Schwellwertschaltung S. Zwischen der Masse- oder Erdklemme und dem Eingang E ist ein aus zwei Widerständen W1, W2 bestehender Spannungsteiler angeordnet, dessen Abgriff über eine Zenerdiode Z mit der Basis eines npn-Transistors T verbunden ist, Dieser Transistor ist mit seinem Emitter an die Masseklemme und mit seinem Kollektor über einen Arbeitswiderstand W3 an eine positives Betriebspotential U führende Klemme angeschlossen. Die Zenerdiode Z möge beispielsweise eine Zenerspannung von 5V haben; die Zeichenamplitude kann 10V betragen, während die Spitzenamplitude der Störspannung zu 20V angenommen sei. Hat die Spannung am Eingang E einen solchen Wert, daß der Schwellwert von 5V überschritten wird, so wird der Transistor T leitend. Am Ausgang C tritt dabei (etwa) Massepotential auf, das hier den logischen l-Zustand darstellen soll. Beim Unterschreiten des Schwellwertes wird der Transistor T gesperrt. Am Ausgang C tritt dabei (etwa) das positive Betriebspotential U auf, das hier als logischer O-Zustand gelten soll. In analoger Weise können selbstverständlich auch negative Zeichen über eine dementsprechend ausgebildete Schwellwertschaltung geleitet werden.FIG. 2 also shows an exemplary embodiment for the threshold value circuit S. Between the earth or earth terminal and the input E is one of two resistors W1, W2 arranged existing voltage divider, whose tapping via a Zener diode Z is connected to the base of an npn transistor T, this transistor is with its emitter to the earth terminal and to its collector via a working resistor W3 connected to a terminal carrying positive operating potential U. The zener diode For example, let Z have a Zener voltage of 5V; the character amplitude can 10V, while the peak amplitude of the interference voltage is assumed to be 20V. If the voltage at input E has such a value that the threshold value of 5V is exceeded becomes, the transistor T becomes conductive. At output C (approximately) ground potential occurs which is supposed to represent the logical 1-state here. When falling below the threshold value the transistor T is blocked. At output C (approximately) the positive operating potential occurs U, which is supposed to apply here as a logical O-state. In an analogous way can of course also negative signs via a correspondingly designed threshold value circuit be directed.

Zum besseren Verständnis der Arbeitsweise der Schaltungsanordnung in Fig.2 dienen die Fig.4 und 5. In Fig.3a sind am Eingang E eintreffende Zeichenimpulse ohne Störspannungen gezeigt, wobei die gestrichelte Linie den Schwellwert Usw darstellt. In den Fig.3b, 3c und 3f sind die Zustände an den Schaltungspunkten C, D, A gezeigt, während die Fig.3d, 3e die Taktimpulse an den Eingängen der Zähler Z1, Z2 zeigen, Die senkrechten Pfeile in Fig.3f kennzeichnen die Zeitpunkte der Zähle rrückstellun gen.For a better understanding of the operation of the circuit arrangement 4 and 5 are used in FIG. 2. In FIG. 3a, character pulses arriving at input E are Shown without interference voltages, the dashed line representing the threshold value Usw. In the Fig.3b, 3c and 3f, the states of the Switching points C, D, A shown, while Fig.3d, 3e the clock pulses at the inputs of the counter Z1, Z2 show, the vertical arrows in Fig.3f indicate the times of the Count resets.

Zu Beginn des ersten Zeichens tritt am Ausgang C der l-Zustand auf, der über die exklusive ODER-Schaltung 02 die Einstellung der Flip-Flop-Schaltung F2 nach sich zieht, so daß am Ausgang D ebenfalls der l-Zustand auftritt. Die von Taktquelle TQ kommenden Taktimpulse können somit vom Zähler Z1 gezählt werden. Es sei wieder angenommen, daß die niedrigste, zu erwartende Störfrequenz 16 2/3 Hz ist, die Dauer der Störspannungshalbwelle damit 30 ms beträgt, das Zählvolumen der Zähler Z1, Z2 jeweils 30 Zählschritte umfaßt und die Taktquelle TQ jede Millisekunde einen Impuls abgibt, Der Zähler Zl erreicht daher beim 30-ten Taktimpuls seine Endstellung und stellt die Flip-Flop-Schaltung Fl ein, so daß am Ausgang A der l-Zustand erscheint. Da beide Eingänge der exklusiven ODER-Schaltung 02 nun den 1-Zustand aufweisen, tritt am Ausgang dieser ODER-Schaltung der O-Zustand auf, Gleichzeitig stellt der Zähler Z1 über die ODER-Schaltung 01 die Flip-Flop-Schaltung F2 zurück, so daß einerseits der Zähler ZJ zurückgestellt wird-und andererseits die UND-Schaltung U1 und das Sperrgatter U2 gesperxt werden. Beide Zähler bleiben für die weitere Dauer des Zeichens im Ruhezustand, Am Ende des ersten Zeichens wird wieder über die exklusive ODER-Schaltung 02 die Flip-Flop-Schaltung F2 eingestellt, so daß am Ausgang D wieder der l-Zustand erscheint. Nun werden die Taktimpulse vom Zähler Z2 gezählt, der nach Zählung des 30-ten Taktimpulses die Flip-Flop-Schaltung F1 zurückstellt, so daß am Ausgang A der O-Zustand auftritt und damit das Einstellpotential am Einstelleingang der Flip-Flop-Schaltung F2 fortgenommen wird. Gleichzeitig stellt der Zähler Z2 über die ODER-Schaltung 01 die Flip-Flop-Schaltung F2 zurück, so daß der Zähler Z2 zurückgestellt wird und infolge des O-Zustands am Ausgang D weitere Zählvorgänge für die weitere Dauer der Zeichenpausen unterbleiben.At the beginning of the first character the 1-state occurs at output C, the setting of the flip-flop circuit via the exclusive OR circuit 02 F2 follows, so that the 1-state also occurs at output D. The from Clock pulse source TQ coming clock pulses can thus be counted by the counter Z1. It let us assume again that the lowest interference frequency to be expected is 16 2/3 Hz is, the duration of the interference voltage half-wave is 30 ms, the counting volume of the Counters Z1, Z2 each include 30 counting steps and the clock source TQ every millisecond emits a pulse, the counter Zl therefore reaches its end position at the 30th clock pulse and sets the flip-flop circuit Fl, so that the 1-state appears at the output A. Since both inputs of the exclusive OR circuit 02 now have the 1 state, the O-state occurs at the output of this OR circuit, at the same time the Counter Z1 via the OR circuit 01 the flip-flop circuit F2 back, so that on the one hand the counter ZJ is reset - and on the other hand the AND circuit U1 and the Lock gate U2 are locked. Both counters remain for the further duration of the character in the idle state, at the end of the first character, the exclusive OR circuit is used again 02 the flip-flop circuit F2 is set, so that the output D is again the 1-state appears. Now the clock pulses are counted by the counter Z2, which after counting the 30-th clock pulse, the flip-flop circuit F1 resets, so that at the output A the O-state occurs and with it that Setting potential at the setting input the flip-flop circuit F2 is removed. At the same time, the counter Z2 the flip-flop circuit F2 back via the OR circuit 01, so that the counter Z2 is reset and, as a result of the 0 state at output D, further counting processes do not take place for the duration of the pauses between drawing.

Weitere Zeichen und -Pausen werden in entsprechender Weise erkannt.Further characters and pauses are recognized in a corresponding manner.

Die Fig.4 zeigt die Zustände an denselben Punkten wie in Fig.3 für den Fall, daß dem Zeichen eine Störspannung überlagert ist.FIG. 4 shows the states at the same points as in FIG. 3 for the case that an interference voltage is superimposed on the character.

Es ist nur ein Zeichen in Fig.4a angedeutet, um auch zu zeigen, daß in der dem Zeichen folgenden längeren Pause die Störspannung nicht als Zeichen erkannt wird.Only one symbol is indicated in Fig. 4a to show that In the longer pause following the character, the interference voltage was not recognized as a character will.

Ebenso wie im Fall der Fig.3 beginnt der Zähler Z1 beim Überschreiten des Schwellwertes Usw zu zählen. Dieser Zähler erreicht seine Endstellung, stellt die Flip-Flop-Schaltung F1 ein und sich selbst über de Schaltungen 01, F2 zurück.As in the case of FIG. 3, the counter Z1 begins when it is exceeded of the threshold value Usw to count. This counter reaches its end position the flip-flop circuit F1 on and back itself via de circuits 01, F2.

Unterschreitet die Spannung am Eingang E den Schwellwert, so wird die Flip-Flop-Schaltung F2 über die exklusive ODER-Schaltung 02 wieder eingestellt, so daß nun der Zähler Z2 die Taktimpulse zählt. Dieser zählt jedoch nur bis zum 24-ten Zählschrittlda dann die Spannung am Eingang E den Schwellwert wieder übersteigt und die Sperrschaltung U2 gesperrt wird. Von diesem Zeitpunkt an werden die Taktimpulse wieder vom Zähler Z1 gezählt, der im folgenden seine Endstellung erreichen möge und damit die Rückstellung beide Zähler veranlaßt.If the voltage at input E falls below the threshold value, then the flip-flop circuit F2 is set again via the exclusive OR circuit 02, so that now the counter Z2 counts the clock pulses. However, this only counts up to 24th counting step since the voltage at input E exceeds the threshold value again and the blocking circuit U2 is blocked. From this point on, the clock pulses counted again by the counter Z1, which may subsequently reach its end position and thus causes both counters to be reset.

Bei der nun folgenden Erkennung der Zeichenpause, in der nur noch die Störspannung vorhanden ist, zählt der Zähler Z2 die Taktimpulse innerhalb derjenigen Signalteile, die unterhalb des Schwellwertes liegen. Der Zähler Z2 erreicht seine Endstellung und stellt die Flip-Flop-Schaltung F1 zurück, so daß am Ausgang A der O-Zustand auftritt. Beim folgenden Ubexschriten des Schwellwertes beginnt wieder der Zähler Z1 zu zählen. Aufgrund des Schwellwertes gelingt die Zählung nur bis vom Wert 24, worauf der Zähler Z2 wieder bis 30 zählt, usw. Es ist erkennbar, daß in solchen Zeiten, in denen nur die Störspannung vorhanden ist, immer nur der Zähler Z2 seine Endstellung erreicht und dann beide Zähler zurückstellt, so daß am Ausgang A der O-Zustand erhalten bleibt.With the now following recognition of the pause in which only the interference voltage is present, the counter Z2 counts the clock pulses within those Signal parts that are below the threshold value. The counter Z2 reaches its End position and sets the flip-flop circuit F1 back, so that the output A of O-state occurs. The next time the threshold value is exceeded it begins again to count the counter Z1. Due to the threshold value, the count only succeeds up to from the value 24, whereupon the counter Z2 counts again to 30, etc. It can be seen that in times when only the interference voltage is present, only the counter is used Z2 reaches its end position and then resets both counters, so that at the output A the O-state is retained.

Das Zählvolumen des Zählers Z1, Z2 ist jeweils zu 30 angenommen worden. Zweckmässigerweise wird man jedoch einen Binärzähler mit fünf Stufen einsetzen, so daß die Endstellung jedes Zählers den Dezimalwert 32 hat. Auch mit diesem Wert und einem 1 ms-Takt gelingt eine richtige Zeichenerkennung unter den sonstigen Bedingungen der Ausführungsbeispiele.The counting volume of the counter Z1, Z2 has been assumed to be 30 in each case. Appropriately, however, a binary counter with five levels will be used, so that the end position of each counter has the decimal value 32. Even with this value and a 1 ms cycle, correct character recognition succeeds under the other conditions of the exemplary embodiments.

Es ist möglich, eine niedrigere Taktfrequenz und eine kleinere Anzahl von Zählerstufen zu verwenden. Mit Hilfe der Fig.5 soll die Bemessungsregel für die notwendige Taktfrequenz und die notwendige Anzahl der Zählerstufen abgeleitet werden.It is possible to have a lower clock frequency and a smaller number of counter stages to be used. With the help of Fig.5, the design rule for the necessary clock frequency and the necessary number of counter stages are derived will.

Es ist eine Sinuswelle der Störwechselspannung mit der Spitzenamplitude Ust und der Periodendauer Tst dargestellt.It is a sine wave of the AC interference voltage with the peak amplitude Ust and the period Tst.

Eingetragen- ist auch der Schwellwert Usw der Schwellwertschaltung S. Der erste Schnittpunkt der Sinuswelle mit dem Schwellwert Usw tritt beim Winkel cm auf. Die Periode Tt der Taktfrequenz soll beim Winkel 2 beendet sein. Aus Fig.5 Tt ist zu erkennen, daß sich ## :#= = ## : 180 verhält, d.h., 2 2 wobei für Tst die Periodendauer der höchsten, zu erwartenden Störfrequenz einzusetzen ist. Aus Fig.5 ist ebenfalls erkennbar, daß sich Usw:Ust = sin R : sin 90° verhält. Demnach ist Usw = = arc sin Usw st Das Zählvolumen n ergibt sich zu T5c T'st n = ft ###, wobei für Tst' die niedrigste, zu erwartende Störfrequenz zugrunde zu legen ist. Für die vorhex angenommenen Werte von Usw=5V, Ust=2OV, und eine höchste Störfrequenz von von 50 Hz mit einer Periodendauer von Tst=60ms ergibt sich eine Taktfrequenz von ft=560 Hz; das Zählvolumen eines Zählers beträgt, wenn die niedrigste Störfrequenz zu 16 2/3 Hz angenommen wird, n=16.Also entered is the threshold value Usw of the threshold value circuit S. The first point of intersection of the sine wave with the threshold value Usw occurs at the angle cm. The period Tt of the clock frequency should end at angle 2. From Fig. 5 Tt it can be seen that ##: # = = ##: 180 behaves, that is, 2 2 where Tst is the period of the highest expected interference frequency. It can also be seen from FIG. 5 that Usw: Ust = sin R: sin 90 °. Accordingly, Usw = = arc sin Usw st The counting volume n results from T5c T'st n = ft ###, whereby Tst 'is based on the lowest expected interference frequency. For the previously assumed values of Usw = 5V, Ust = 2OV, and a maximum interference frequency of 50 Hz with a period of Tst = 60ms, the result is a clock frequency of ft = 560 Hz; If the lowest interference frequency is assumed to be 16 2/3 Hz, the counting volume of a counter is n = 16.

Wenn die Störung nur aus einer Störspannung mit der Frequenz von 16 2/3 Hz besteht, dann ergibt sich für die Taktfrequenz analog zum obigen Beispiel ft=200 Hz, Das Zählvolumen beträgt dann, wie in Fig.5 angedeutet ist, n=90/# = 6.If the interference only consists of an interference voltage with a frequency of 16 2/3 Hz then results in the same way as the above example for the clock frequency ft = 200 Hz, the counting volume is then, as indicated in Fig. 5, n = 90 / # = 6.

5 Patentansprüche5 claims

Claims

Circuit arrangement for the detection of unipolar DC symbols that are transmitted on lines subject to interference voltage and its frequency is less than the smallest interference frequency to be expected, in particular for telecommunication systems, characterized in that by means of a clock source (TQ) controlled first counter (Z1) which exceeds a specified threshold value (Usw) lying signal parts of one polarity and by means of one through the clock source controlled second counter (Z2) the signal parts lying below the threshold value of one polarity and possibly the signal parts of the other polarity in their duration can be measured up to a value that is the duration (30 ms) of the half-wave corresponds to or at least approximates the lowest interference frequency (16 2/3 Hz), and that when the end position corresponding to this value is reached, the one or of the other counter on the one hand both counters are reset and on the other hand a bistable circuit (F1) is set or by the first counter (Z1) the second counter (Z2) this circuit (F1) is reset.

2. Circuit arrangement according to claim 1, characterized in that the clock frequency of the clock source (TQ) according to the relationship is selected, woxin Qc corresponds to the arc sine of the ratio of the Schwellwextamplitude (Usw) to the maximum amplitude (Ust) of the interference frequency and Tst the period of the highest expected interference frequency (e.g. 50 Hz), and that the counting volume of each counter according to the relationship n = ft. + is selected, where TSt is the period of the smallest interference frequency to be expected.

3. Circuit arrangement according to claim 1 or 2, characterized in that that a blocking circuit (F2, 02) is provided, which only counts the counters then enables a change after reaching the end position of a counter of the input signal in relation to the threshold value.

4. Circuit arrangement-according to claim 1 or 2, characterized in that that the output of a threshold circuit (S) controlled by the line signal with one input of an AND circuit connected upstream of the first counter (Z1) (U1) and the blocking input of a blocking gate connected upstream of the second counter (Z2) (U2) is connected that the other two inputs of the AND circuit and the locking gate are connected to the touch source (TQ) that a flip-flop circuit as a bistable circuit (F1) is used, whose output corresponding to the setting input is the character output is, and that the outputs of the? counter with the two outputs of an OR circuit (01) are connected, via the output of which the counters can be reset.

5. Circuit arrangement according to claims 3 and 4, characterized in that that the blocking circuit has a second flip-flop circuit (F2) and an exclusive OR circuit (02), the first input of which is connected to the output of the threshold value circuit (S), its second input with the character output (A) and its output with the setting input the second flip-flop circuit (F2) is connected, and that this flip-flop circuit with their output corresponding to the setting input to a further input the AND circuit (U17 and the locking gate (U2) with their reset input the output of the first OR circuit (01) and its corresponding to the reset input Output is connected to the reset inputs (R) of the counter.