CN1993946A - 用于在信息存储器中存储信息的方法和信息存储器 - Google Patents

Abstract

一种用于在通信组件(100)的信息存储器中存储多条信息的方法，其中在待存储的信息中包含具有第一数据规模的第一数据(KD0，KD1，KDk)，以及具有第二数据规模的第二数据(D0，D1，Dk)，其中每条信息的第二数据规模可以不同，并且每条信息的第一数据(KD0，KD1，KDk)存储在标题段(HS)的一个标题区中，每条信息的第二数据(D0，D1，Dk)存储在数据段(DS)的一个数据区中，其中标题段(HS)和数据段(DS)之间的划分是可变的，其取决于信息的数量(k)和第二数据规模。

Description

用于在信息存储器中存储信息的方法和信息存储器

技术领域

本发明涉及按照由现有技术公开的独立权利要求特征的一种用于将多条信息存储在通信组件的信息存储器中的方法以及一种通信组件。

背景技术

近年来，借助通信系统和总线系统即通信连接对控制设备、传感器和执行器的网状连接在制造现代汽车方面或机械制造中、尤其是在机床领域以及自动化领域迅猛增长。其中可以实现通过将功能分配给多个控制设备而产生的协作效果。在此称之为分布式系统。不同站点之间的通信越来越多地通过总线系统、即通信系统进行。由总线系统、存取和接收机制以及故障处理组成的通信往来通过协议来调节。对此的一种公知协议是CAN协议或TTCAN协议以及FlexRay协议，其中目前以FlexRay协议规范X2.0为基础。在此，FlexRay是一种快速、确定和容错的总线系统，尤其适用于汽车。FlexRay协议根据时分多址(TDMA)方法工作，其中为部件、即用户或待传输的信息分配固定时隙，在该时隙中所述部件可以独占地存取通信连接。类似地也可以转换到TTCAN中。其中时隙按照固定设置的周期重复，从而可以准确地预测通过总线传输信息的时刻并确定性地进行总线存取。为了在总线系统上进行信息传输而最佳地使用带宽，FlexRay将该周期分为静态部分和动态部分。固定时隙位于一个总线周期开始时的静态部分中。而在动态部分中动态地规定时隙。在该动态部分中独占总线存取分别只能进行一段较短的时间，即所谓的微时段。只有在一个微时段内发生了存取时，才将该时隙延长所需要的时间。由此只在实际需要时才使用带宽。在此FlexRay通过两个物理分离的线路以每秒最大10MB的数据率通信。其中这两个信道对应于尤其是OSI(开放式系统结构)层模型的物理层。该信道主要用于冗余的、因此是容错的信息传输，但也可以传输不同的信息，由此可能使数据率加倍。FlexRay还能以较低的数据率运行。

为了实现同步功能并通过两条信息之间小的间隔来优化带宽，在通信网络中的分布式部件、即用户需要一个相同的时基，即所谓的全局时间。为了进行时钟同步，在周期的静态部分中传输同步信息，其中借助一种对应于FlexRay规范的特定算法校正部件的本地时间，使得所有本地时钟都与全局时钟同步运行。该同步也可以类似地在TTCAN网络中进行。

FlexRay网络节点或FlexRay用户或主机包含用户处理器、即主机处理器，FlexRay控制器或通信控制器以及在监控总线时的总线保护器。在此主机处理器、即用户处理器提供和处理通过FlexRay通信控制器传输的数据。对于FlexRay网络中的通信可以配置具有例如直至254个数据字节的信息或信息对象。现在为了在物理层即通信连接和主机处理器之间传输信息或信息对象而采用通信组件，尤其是通信控制器。

发明内容

本发明要解决的技术问题是为总线系统的通信组件提供一种以最佳方式支持信息传输的信息存储器。

为此按照本发明展示一种用于在这种信息存储器中存储信息的方法，以及对应的用于采用尤其是RAM(随机存取存储器)存储发送和接收信息的信息存储器。在此可存储信息的数量取决于该信息的数据区的大小。本发明允许在规定大小的存储器尤其是在规定大小的RAM中存储可变数量的信息，同时将所需要的RAM存储器的大小降至最低，并最佳地利用该存储器而无需缩小信息的数据区的大小。

为此公开一种用于存储信息的方法和一种在通信组件中用于存储多条信息的信息存储器，其中在待存储的信息中包含具有第一数据规模(Datenumfang)的第一数据，即所谓的标题数据(即状态和配置数据)，以及具有第二数据规模的第二数据(本来要发送的数据)。在此如上所述，第二数据规模按每条信息可以有所不同，其中信息存储器优选包含标题段，在该标题段中所述信息的第一数据按每条信息地每次存储在一个标题区中，并且该信息存储器还包括数据段，在该数据段中所述信息的第二数据按每条信息地每次存储在一个数据区中，而且配置信息存储器使得根据信息的数量和第二数据规模产生标题段和数据段之间的可变划分。由此尤其是RAM存储器、即信息存储器在标题段和数据段之间的划分是可变的，从而在配置较少的信息时标题段较小，为此可以将信息存储器中释放出来的区域用于存储本来要传输的数据。

为此在优选实施方式中，在标题段的每个标题区中为每条信息设置一个指针单元，即所谓的数据指针，通过该数据指针确定数据段中的一个数据区，其方法是该数据指针特别指向相应数据区的起始地址。

在另一实施方式中，适当的做法是将信息的第一数据和第二数据按照可规定的顺序存储在信息存储器中，从而使标题段中标题区的顺序和数据段中数据区的顺序各自相同，因此根据信息的各标题区在标题段中的位置就能得到数据段中的对应数据区。在此，为了按照抵达顺序继续传输信息，最好将信息存储器设计成先进先出存储器(FIFO)。

为了最佳地利用信息存储器中的存储空间，所述信息的第一数据按每条信息每次存放在一个标题区中，并具有为每个标题区设置的、预先给定的相同第一数量的存储字，尤其是具有恰好一个存储字。在此还可以将相应的指针或数据指针用预先固定设置的存储字一起存储，从而对于标题段的每个标题区总共给出相同数量的存储字，并由此仅通过该数量的已存储或将要存储的信息就得到由于使用恒定数量的存储字的标题段的大小。

适当的做法是，为此将信息存储器构成为具有预先固定设置的存储字宽度。特别有利的是，标题区和数据区相互直接顺序排列并且通过移动该区域分界得到可变的划分。

为了识别错误，优选可以使每个数据区包括至少一个规定存储字宽度，对于每个存储字宽度在数据区中设置一个检查标识，特别是校验位，而且为信息存储器分配一个校验位产生元件和一个校验位检查元件，用于产生检查标识，尤其是产生校验位，并用该校验位检查所存储数据的正确性。

在优选实施方式中，按照本发明的信息存储器用于FlexRay通信组件，该通信组件又位于或直接对应于FlexRay网络的用户、即控制设备中。

由此按照本发明通过可变地划分信息存储器得到很多优点：使用者可以在编程时决定是想要使用更多具有小数据字段的信息，还是想要使用更少具有大数据字段的信息。在利用不同大小的数据区来配置信息时，将最佳地利用现有的存储器。使用者可以使用一个共同用于不同信息的数据区。在将通信控制器、即通信结构实施在集成电路中时，通过将使用的存储器、尤其是RAM存储器的存储深度与应用的需求相匹配来准确匹配信息存储器的大小，而无需改变通信控制器或通信结构的其它功能。

其它优点和优选实施方式由权利要求的特征以及说明书给出。

附图说明

下面借助附图详细解释本发明。

在此图1以示意图示出通信结构及其与物理层的连接，即通信连接和通信用户或主机用户。

图2以具体实施方式详细示出图1的通信结构及其连接。

图3示出信息存储器的结构。

图4至图6示意性描述在从用户到信息存储器方向上的体系结构以及数据存取过程。

图7至图9示意性描述在从信息存储器到用户方向上的体系结构以及数据存取过程。

图10示意性示出信息管理器及其包含的有限状态机。

图11再次示意性示出通信结构的组件以及用户和对应的、通过信息管理器控制的数据路径。

图12针对图11的数据路径描述存取分布。

下面借助实施例详细解释本发明。

具体实施方式

图1示意性示出用于将用户或主机102与FlexRay通信连接101即FlexRay的物理层连接的FlexRay通信组件100。为此FlexRay通信组件100通过连线107与用户或用户处理器102连接，还通过连线106与通信连接101连接。为了实现在传输时间方面和数据完整性方面都毫无问题的连接，在FlexRay通信组件中主要区分三个装置。在此第一装置105用于存储、尤其是缓存至少一部分待传输信息。在用户102和该第一装置105之间通过连线107和108连接第二装置104。同样在用户101和第一装置105之间通过连线106和109连接第三装置103，由此可以在保持最佳速度的同时保证数据完整性地非常灵活地向第一装置105或从第一装置105输入和输出数据作为一部分信息，尤其是FlexRay信息。

图2以优选实施方式再次详细示出通信组件100。在此，第二装置104包含输入缓冲存储器201(输入缓冲器IBF)、输出缓冲存储器202(输出缓冲器OBF)以及由两部分203和204组成的接口组件，其中一个部分组件203与用户无关，而第二部分组件204用户特定。用户特定的部分组件204(客户CPU接口CIF)连接用户特定的主机CPU102，也就是具有FlexRay通信组件的特定于客户的用户。为此设置双向数据线路216、地址线路217以及控制输入端218。同样还设置中断输出端219。用户特定的部分组件204连接与用户无关的部分组件203(通用CPU接口，GIF)，也就是说FlexRay通信组件或FlexRay-IP模块具有通用的CPU接口，该CPU接口可以通过相应的用户特定的部分组件、即客户CPU接口CIF与大量不同的特定于客户的主机CPU连接。由此只需要根据用户更改部分组件204，这意味着明显降低了成本。

输入缓冲存储器201和输出缓冲存储器202可以构成为一个存储器组件或分开的存储器组件。在此输入缓冲存储器201用于缓存要传送给信息存储器200的信息。该输入缓冲器组件优选构成使其可以存储两条分别由一个标题段、尤其是具有配置数据的标题段和一个数据段或有效载荷段组成的完整的信息。在此输入缓冲存储器被划分为两部分(子缓冲存储器和影子存储器)，由此通过轮流写入输入缓冲存储器的两部分或通过轮流存取可以加快用户CPU102和信息存储器200之间的传输。同样，输出缓冲存储器(输出缓冲器OBF)用于缓存要从信息存储器200传送给用户CPU102的信息。在此输出缓冲器202还可以构成使得可以存储两条由标题段、尤其是具有配置数据的标题段和数据段、即有效载荷段组成的完整的信息。在此输出缓冲存储器202也分为两部分，子缓冲存储器和影子存储器，由此也通过轮流读取这两部分或通过轮流存取可以加快用户或主机CPU102和信息存储器200之间的传输。由块201-204组成的第二装置104与第一装置105连接，如图所示。

装置105由信息管理器200(信息处理器MHD)和信息存储器300(信息RAM)组成。信息管理器检查或控制输入缓冲存储器201以及输出缓冲存储器202与信息存储器300之间的数据传输。同样，还检查或控制在经过第三装置103的另一个方向上的数据传输。信息存储器优选实施为单端口RAM。该RAM存储器将信息或信息对象、即实际数据与配置数据和状态数据一起存储。信息存储器300的精确结构在图3中详细示出。

第三装置103由块205-208组成。对应于FlexRay物理层的两个信道，装置103分为两条各自具有两个数据方向的数据路径。这通过连线213和214明示，其中这两个数据方向显示为针对用于接收(RxA)和发送(TxA)的信道A、RxA和TxA以及针对信道B、RxB和TxB。

连线215表示可选的双向控制输入。第三装置103的连接通过用于信道B的第一缓冲存储器205和用于信道A的第二缓冲存储器206进行。这两个缓冲存储器(Transient Buffer RAM′s：RAM A和RAM B)作为缓存起用于从或向第一装置105的数据传输。对应于这两个信道，两个缓冲存储器205和206分别与接口组件207和208连接，该接口组件包含由发送/接收移位寄存器和FlexRay协议有限状态机组成的FlexRay协议控制器或总线协议控制器。因此两个缓冲存储器205和206作为缓存器用于接口组件的移位寄存器或FlexRay协议控制器207和208与信息存储器300之间的数据传输。在此优选通过每个缓冲存储器205或206存储数据字段，即有效载荷段或两条FlexRay信息的数据段。

在通信组件100中还示出用于显示FlexRay中的全局时间光栅、即微时钟(Mikrotick)μT和宏时钟(Makrotick)MT的全局时间单元(GTU)209。还通过全局时间单元209调整容错的周期计数器的时钟同步和对FlexRay的静止和动态段中时间流程的检查。

利用块210示出总的系统控制(系统通用控制SUC)，通过该系统控制检查和控制FlexRay通信控制器的操作模式。属于该系统控制的有叫醒、启动、重新集成或集成、正常运行和被动运行。

块211示出网络和故障管理(NEM)，如在FlexRay协议规范v2.0中描述的。最后块212示出中断控制(INT)，其监管状态和故障中断标志并检查或控制向用户CPU102的中断输出219。块212还包含绝对计时器和相对计时器以用于产生时间中断或计时中断。

对于在FlexRay网络中的通信，可以用直到254个数据字节来配置信息对象或信息(信息缓冲器)。信息存储器300尤其是信息RAM存储器(信息RAM)，其例如最多可以存储64个信息对象。涉及处理或管理信息本身的所有功能都是为信息管理器或信息处理器200实施的。这例如有接受滤波、两个FlexRay协议控制器块207和208与信息存储器300、即信息RAM之间的信息传送、以及发送顺序的检查和配置数据和状态数据的提供。

用户处理器102的外部CPU、即外部处理器可以通过用户接口，利用用户特定的部分204直接存取FlexRay通信组件的寄存器。在此，采用多个寄存器。这些寄存器用于配置和控制FlexRay协议控制器、即接口组件207和208、信息管理器(信息处理器MHD)200、全局时间单元(GTU)209、公用系统控制器(系统通用控制器SUC)210、网络和故障管理单元(NEM)211、中断控制器(INT)212以及对信息RAM、即信息存储器300的存取，还显示相应的状态。至少要详细介绍图4至图6和图7至图9中的寄存器部分。这样描述的本发明的FlexRay通信组件使得可以简单地转换FlexRay规范v2.0，由此可以简单地产生具有对应FlexRay功能的ASIC或微控制器。

图3详细示出信息存储器300的划分。对于FlexRay通信控制器需要满足FlexRay协议规范的功能，需要用于提供待发送信息的信息存储器(发送缓冲器)以及无错误地接收信息的存储器(接收缓冲器)。FlexRay协议允许信息具有0到254个字节的数据区，即有效载荷区。如图2所示，信息存储器是FlexRay通信组件100的部件。下面描述的方法以及相应的信息存储器描述了对待发送信息以及已接收信息的存储，尤其是采用随机存取存储器(RAM)，其中通过本发明的机制可以在规定大小的信息存储器中存储可变数量的信息。在此，可存储信息的数量取决于各信息的数据区的大小，由此一方面可以将所需存储器的大小降至最低而无需缩小信息的数据区的大小，另一方面可以最佳地利用存储器。下面描述对用于FlexRay通信控制器的特别是基于RAM的信息存储器的可变划分。

为了实施，现在示例性地预先给定具有固定字宽度n位如8、16、32位等以及规定存储深度m个字的信息存储器(m，n是自然数)。在此信息存储器300分为两段，标题段HS和数据段DS(有效载荷段)。因此每个信息都设置了标题区HB和数据区DB。因此为信息0、1至k(k是自然数)设置标题区HB0、HB1至HBk和数据区DB0、DB1至DBk。也就是说在一条信息中要区分第一数据和第二数据，其中第一数据对应于涉及FlexRay信息的配置数据和/或状态数据，并且分别存放在一个标题区HB(HB0，HB1，...HBk)中。对应于应当传输的实际数据的第二数据相应地存放在数据区DB(DB0，DB1...DBk)中。由此对于每条信息的第一数据都形成第一数据规模(用位、字节或存储字来度量)，对于每条信息的第二数据形成第二数据规模(同样用位、字节或存储字来度量)，其中每条信息的第二数据规模可以不同。标题段HS和数据段DS之间的划分在信息存储器300中是可变的，也就是说在这两个区域之间不存在预先给定的界限。按照本发明，标题段HS和数据段DS之间的划分取决于信息的数量k以及每条信息或所有k条信息共同的第二数据规模，即实际数据规模。按照本发明，为相应信息的配置数据KD0、KD1至KDk分别直接分配一个指针单元或数据指针DP0、DP1至DPk。在具体实施方式中，为每个标题区HB0，HB1至HBk分配固定数量的存储字，在此是两个，从而总是一个配置日期KD(KD0，KD1...KDk)和一个指针单元DP(DP0，DP1，...，DPk)一起存放在一个标题区HB中。具有标题区HB的标题段HS—其大小或第一数据规模取决于待存储信息的数量k—与用于存储实际信息数据D0，D1至Dk的数据段DS相连。该数据段DS的数据规模取决于所存储的信息数据的各数据规模，在此例如DB0是6个字，DB1是一个字，DBk是两个字。因此各指针单元DP0，DP1至DPk总是指向开始，即指向各数据区DB0、DB1至DBk的起始地址，在各数据区中存放各信息0，1至k的数据D0，D1至Dk。由此信息存储器在标题段HS和数据段DS之间的划分是可变的，并取决于信息本身的数量以及每条信息的各数据规模，因此还取决于整个第二数据规模。如果配置较少的信息，则标题段变短，在信息存储器中释放的区域可以作为数据段DS的补充用于存储数据。通过该可变性可以保证最佳的存储利用，由此还可以采用更小的存储器。因此，同样取决于存储信息的数量k以及该信息的各第二数据规模的空闲数据段FDS、尤其是其大小最小，甚至可以为0。

除了使用指针单元之外还可以按照规定的顺序存储第一和第二数据、即配置数据KD(KD0，KD1，...KDk)和实际数据D(D＝，D1，...，Dk)，从而标题段HS中标题区HB0至HBk的顺序和数据段DS中数据区DB0至DBk的顺序分别相同。这样有时就可以放弃使用指针单元。

在特殊的实施方式中，向信息存储器分配一个错误标志生成器、尤其是校验位生成器元件，和一个错误标志检查器、尤其是校验位检查元件，以保证存储在HS和DS中的数据的正确性，其方法是每个存储字或每个区域(HB和/或DB)可以一起存放一个校验和，尤其是作为校验位。可以考虑其它检查标志如CRC(循环冗余校验)或更为强大的标志如ECC(纠错码)。由此与固定设置的对信息存储器的划分相比具有以下优点：

使用者可以在编程时决定是想用更多具有小数据字段的信息还是想用更少具有大数据字段的信息。在用不同大小的数据区配置信息时最佳地利用现有的存储空间。使用者可以将一个数据存储区共同用于不同的信息。

在将通信控制器实施在集成电路中时，通过将所使用的存储器的存储深度与应用的需求匹配来匹配信息存储器的大小，而无需更改通信控制器的其它功能。

下面借助图4至图6以及图7至图9详细描述主机CPU存取，即通过缓冲存储器装置201和202对配置数据或状态数据以及实际数据的读取和写入。在此，目标是就数据传输来说产生去耦合，使得在保证数据完整性的同时又确保较高的传输速率。该过程的控制通过信息管理器200进行，稍后将在图10、11、12中详细描述。

在图4、5、6中首先详细解释由用户CPU102通过输入缓冲存储器201对信息存储器300的写入存取。为此图4又示出通信组件100，其中为概略起见只示出有关的通信组件100的部件。一方面是负责存储流程的信息管理器200以及两个检查寄存器403和404，这两个寄存器如图所示可以安放在通信组件100中而信息管理器200之外，也可以包含在信息管理器200内部。在此，403表示输入请求寄存器(输入缓冲命令请求寄存器)，而404表示输入掩蔽寄存器(输入缓冲命令掩蔽寄存器)。因此主机CPU102对信息存储器300(信息RAM)的写入存取通过连接在中间的输入缓冲存储器201(输入缓冲器)进行。该输入缓冲存储器201现在分开地或加倍地设置，而且分为子缓冲存储器400和属于该子缓冲存储器的影子存储器401。由此如下所述，主机CPU102可以对信息存储器300的信息或信息对象或数据进行连续存取，并因此保证数据完整性和更快的传输。该存取的控制通过输入请求寄存器403和输入掩蔽寄存器404进行。在寄存器403中用数字0至31表示403中在此例如针对32位宽度的各比特位置。同样也适用于寄存器404和404中的比特位置0至31。

按照本发明，现在例如寄存器403的比特位置0至5、15、16至21、31就流程控制来说获得特殊的功能。从而可以将标志IBRH(输入缓冲请求主机)作为信息标志录入寄存器403的比特位置0至5。同样，可以将标志IBRS(输入缓冲请求影子)录入寄存器403的比特位置16至21。同样将IBSYH录入403的寄存器位置15和将IBSYS录入403的寄存器位置31。绘出寄存器404的位置0至2，其中在0和1用LHSH(负荷标题段主机)和LDSH(负荷数据段主机)录入其它标志作为数据标志。该数据标志在此以最简单的方式构成，即分别构成为一个比特。在寄存器404的比特位置2用STXRH(设置传输X请求主机)写入起始标志。

下面描述通过输入缓冲器对信息存储器进行写入存取的流程。

主机CPU102将待传输信息的数据写入输入缓冲存储器201。在此主机CPU102可以只对信息存储器的标题段HS写入信息的配置和标题数据KD，或者只对信息存储器的数据段DS写入信息本来要传输的数据D。应当传送信息的哪一部分即配置数据和/或实际数据，将通过输入掩蔽寄存器404中的特殊数据标志LHSH和LDSH来确定。在此，通过LHSH(负荷标题段主机)确定是否传送标题数据、即配置数据KD，通过LDSH(负荷数据段主机)确定是否应当传送数据D。通过将输入缓冲存储器201分为两部分地构成为缓冲存储器部分400和所属的影子存储器401并且交替地进行存取，作为LHSH和LDSH的支持件还设置了另外两个涉及影子存储器401的数据标志区。在寄存器404的比特位置16、17中的该数据标志用LHSS(负荷标题段影子)和LDSS(负荷数据段影子)表示。由此通过该数据标志控制涉及影子存储器401的传输过程。

如果现在在输入掩蔽寄存器404的比特位置2设置起始位或起始标志STXRH(设置传送X请求主机)，则在成功地将待传输的各配置数据和/或实际数据传送到信息存储器300之后自动设置针对相应信息的发送请求(传输请求)。也就是说，通过该起始标志STXRH控制、尤其是启动已传输信息对象的自动发送。

对此，与影子存储器的相对应的对等物是起始标志STXRS(设置传输X请求影子)，其例如包含在输入掩蔽寄存器404的比特位置18，而且在此在最简单的情况下也构成为一个比特。STXRS的功能与STXRH的功能类似，只是涉及影子存储器1。

如果主机CPU102将信息标志、尤其是信息存储器300中的信息对象的号码写入输入请求寄存器403的比特位置0至5、即根据IBRH，其中输入缓冲存储器201的数据应当按照所述号码传送，则输入缓冲存储器201的子缓冲存储器400和所属的影子存储器401互换，或主机CPU102和信息存储器300对两个子存储器400和401的存取互相交换，如通过半圆形箭头所示。在此例如还启动数据传送，即向信息存储器300的数据传送。向信息存储器300本身的数据传送从影子存储器401开始。同时交换寄存器区IBRH和IBRS。同样，LHSH和LDSH分别与LHSS和LDSS交换。同样STXRH与STXRS交换。因此IBRS示出信息的标志，即用于传送的信息对象的号码，即从影子存储器401的发送在进行中，或已经从影子存储器401获得哪些信息对象、即信息存储器中的哪些区域作为最终数据(KD和/或D)。通过输入请求寄存器403的比特位置31中的标志(在此又例如是1位)IBSYS(输入缓冲器忙影子)，表明是否正在进行有影子存储器401参与的传送。从而例如在IBSYS＝1时正在从影子存储器401发送，而在IBSYS＝0时没有。该IBSYS位例如通过写入寄存器403的IBRH即比特位置0至5来设置，以表明影子存储器401和信息存储器300之间的传送在进行中。在结束现信息存储器300的数据传送之后，又对IBSYS复位。

在刚好从影子存储器401传送数据时，主机CPU102可以将下一个要传送的信息写入输入缓冲存储器或子缓冲存储器400。借助例如寄存器403的比特位置15中的另一个存取标志IBSYH(输入缓冲器忙主机)，可以进一步细化该标志。如果主机CPU102正在写入IBRH、即在影子存储器401和信息存储器300之间的传输正在进行期间寄存器403的比特位置0至5，即IBSYS＝1，则设置输入请求寄存器403中的IBSYH。只要正在运行的传送一结束，就启动所请求的传送(通过上述STXRH的请求)并将IBSYH位复位。IBSYS位在整个时间段保持不变，以表明在向信息存储器传送数据。在此，所有实施例所使用的所有位作为标志都可以构成为多于一个比特。有利的是，一个比特的解决方案是出于节约存储器和处理的原因。这样描述的机制允许主机CPU102将数据连续传送到位于信息存储器中的、由标题区HB和数据区DB组成的信息对象中，前提是主机CPU102对输入缓冲存储器的存取速度小于或等于FlexRay-IP模块、即通信组件100的内部数据传输率。

在图7、8、9详细解释由主机CPU或用户CPU102通过输出缓冲存储器202对信息存储器300的读存取。为此图7又示出通信组件100，其中为概略起见只示出有关的通信组件100的部件。一方面是负责存储流程的信息管理器200以及两个检查寄存器703和704，这两个寄存器如图所示可以安放在通信组件100中而信息管理器200之外，也可以包含在信息管理器200内部。在此，703表示输出请求寄存器(输出缓冲命令请求寄存器)，而704表示输出掩蔽寄存器(输出缓冲命令掩蔽寄存器)。因此主机CPU102对信息存储器300的读存取通过连接在中间的输出缓冲存储器202(输出缓冲器)进行。该输出缓冲存储器202现在同样分开地或加倍地设置，而且分为子缓冲存储器701和属于该子缓冲存储器的影子存储器700。由此如下所述，主机CPU102可以对信息存储器300的信息或信息对象或数据进行连续存取，并因此保证在从信息存储器到主机方向的数据完整性和更快的传输。该存取的控制通过输出请求寄存器703和输出掩蔽寄存器704进行。在寄存器703中用数字0至31表示703中在此例如针对32位宽度的各比特位置。同样也适用于寄存器704和704中的比特位置0至31。

按照本发明，现在例如寄存器703的比特位置0至5、8和9、15、16至21就读存取的流程控制来说获得特殊的功能。从而可以将标志OBRS(输出缓冲请求影子)作为信息标志录入寄存器703的比特位置0至5。同样，可以将标志OBRH(输出缓冲请求主机)录入寄存器703的比特位置16至21。作为存取标志将OBSYS(输出缓冲器忙影子)录入寄存器703的比特位置15。绘出输出掩蔽寄存器704的位置0至1，其中在0和1用RDSS(读取数据段影子)和RHSS(读取标题段影子)录入其它标志作为数据标志。其它数据标志例如设置在具有RDSH(读取数据段主机)和RHSH(读取标题段主机)的比特位置16和17中。这些数据标志在此以最简单的方式构成，即分别构成为一个比特。在寄存器703的比特位置9录入起始标志REQ。此外具有转换标志VIEW，其例如录入寄存器703的比特位置8。

主机CPU102向信息存储器300请求信息对象的数据，其方法是将期望信息的标志、即特别是期望信息对象的号码根据OBRS写入寄存器703的比特位置0至5。在此主机CPU102也可以如相反方向那样只从标题区读取信息的状态或配置和标题数据KD，或者只从数据区读取信息本来要传输的数据D，或者两者都读取。应当从标题区和/或数据区传送哪一部分信息，在此类似于相反方向将通过RHSS和RDSS来确定。也就是说RHSS指明是否应当读取标题数据，RDSS指明是否应当读取实际数据。

用一个开始标志用于进行从信息存储器向影子存储器700的传输。也就是说，作为标志如果在最简单的情况下使用一个比特，则通过设置输出请求寄存器703中比特位置9的REQ位来启动从信息存储器300向影子存储器700的传输。正在运行的传输又通过存取标志、在此在最简单的情况下还是通过寄存器703中的一个比特OBSYS来表明。为了防止冲突，有利的是仅在没有设置OBSYS时、也就是正好没有传输正在进行时才能设置该REQ位。这样，在信息存储器300和影子存储器700之间也进行信息传送。现在一方面可以类似于按照图4、5、6描述的反方向那样来控制实际的运行(互补的寄存器占用)并实际运行，或者在变形中通过另外的一个标志、即寄存器703的比特位置8中的转换标志VIEW来控制。也就是说，在传输结束之后，OBSYS位复位，通过设置输出请求寄存器703中的VIEW位来使子缓冲存储器701和所属的影子存储器700互换，或对它们的存取互换，主机CPU102现在可以从子缓冲存储器701中读取由信息存储器请求的信息对象、即相应的信息。在此还可以与图4至图6的反向传输类似交换寄存器单元OBRS和OBRH。同样，RHSS和RDSS分别与RHSH和RDSH交换。作为保护机制在此还可以仅在OBSYS没有设置时、即没有正在运行的传输时才能设置VIEW位。

由此，主机CPU102通过连接在中间的输出缓冲存储器202对信息存储器300进行读存取。该输出缓冲存储器与输入缓冲存储器一样加倍或分为两部分地设置，以保证主机CPU102连续存取存储在信息存储器300中的信息对象。在此也能实现高数据完整性和加快传输的优点。

通过使用上述输入缓冲器和输出缓冲器，保证尽管有模块内部的等待时间主机CPU还是能够不中断地存取信息存储器。

为了保证数据完整性，数据传输，特别是通信组件100中的传递通过信息管理器200(信息处理器MHD)来进行。为此在图10中示出信息管理器200。信息管理器的功能通过多个状态机或状态自动机、即最终的自动装置一所谓的有限状态机(FSM)—来表示。在此设置至少三个状态机，在特定实施方式中设置4个有限状态机。第一有限状态机是IOBF-FSM并用501表示(输入/输出缓冲状态机)。该IOBF-FSM还可以在针对输入缓冲存储器或输出缓冲存储器的每个传输方向上分为两个有限状态机，即IBF-FSM(输入缓冲FSM)和OBF-FSM(输出缓冲FSM)，由此最多可以考虑5个状态自动机(IBF-FSM，OBF-FSM，TBF1-FSM，TBF2-FSM，AFSM)。优选设置一个公用的IOBF-FSM。在此在优选实施例中，至少第二有限状态机分为两块502和503，并且使用涉及存储器205和206的两个信道A和B，如图2所示。在此可以设置一个有限状态机来使用两个信道A和B，或者在优选方式中设置用502表示的一个有限状态机TBF1-FSM(临时缓冲器1(206，RAM A)状态机)用于信道A，用503表示的TBF2-FSM(临时缓冲器2(205，RAMB)状态机)用于信道B。

在该优选实施方式中，为了控制三个有限状态机501-503的存取，采用用500表示的判优有限状态机，即所谓的AFSM。数据(KD和/或D)按照通过通信组件中的时钟装置如VCO(压控振荡器)、振荡石英等产生或由该时钟装置匹配的时钟来传输。该时钟T在此可以在组件内产生或由外部预先给定，例如作为总线时钟。该判优有限状态机AFSM500轮流让三个有限状态机之一、尤其是分别在时钟周期T内存取信息存储器。也就是说，所提供的时间根据各状态自动机501、502、503的存取请求而分配给发出请求的状态自动机。如果只有一个有限状态机发出存取请求，则该有限状态机获得100％的存取时间，也就是所有时钟T。如果由两个状态自动机发出存取请求，则每个有限状态机获得50％的存取时间。最后如果由三个状态自动机发出存取请求，则每个有限状态机获得1/3的存取时间。由此最佳地利用了所提供的带宽。

第一有限状态机501、即IOBF-FSM在需要时进行如下操作：

-从输入缓冲存储器201向信息存储器300中选择的信息对象发送数据。

-从信息存储器300中选择的信息对象向输出缓冲存储器202发送数据。

用于信道A的状态机502、即TBF1-FSM进行如下操作：

-从信息存储器300中选择的信息对象向信道A的缓冲存储器206发送数据。

-从缓冲存储器206向信息存储器300中选择的信息对象发送数据。

-查找信息存储器中匹配的信息对象，其中在接收时在接受滤波的范围内查找用于存储在信道A接收的信息的信息对象(接收缓冲器)，在发送时查找下一个要在信道A上发送的信息对象(发送缓冲器)。

在块503中的TBF2-FSM、即信道B的有限状态机的操作与此类似。该有限状态机从信息存储器300中选择的信息对象向信道B的缓冲存储器205发送数据，并从缓冲存储器205向信息存储器300中选择的信息对象发送数据。查找功能也与TBF1-FSM查找信息存储器中的匹配信息对象类似，其中在接收时在接受滤波的范围内查找用于存储在信道B接收的信息的信息对象(接收缓冲器)，在发送时查找下一个要在信道A上发送的信息或信息对象(发送缓冲器)。

在图11中再次示出运行流程和传输路径。三个状态机501-503控制各个部件之间的数据传输。在此102还是表示主机CPU，201表示输入缓冲存储器，202表示输出缓冲存储器。300表示信息存储器，用于信道A和B的两个缓冲存储器用206和205表示。还示出接口元件207和208。用501表示的第一状态自动机IOBF-FSM控制数据传送Z1A和Z1B，即从输入缓冲存储器201向信息存储器300和从信息存储器300向输出缓冲存储器202。该数据传输在此通过具有字宽度例如32位的数据总线进行，其中也可以采用任何其它位宽度。同样也适用于信息存储器和缓冲存储器206之间的传输Z2。该数据传输通过TBF1-FSM、即用于信道A的状态机502来控制。信息存储器300和缓冲存储器205之间的传输Z3通过状态自动机TBF2-FSM、即503来控制。在此该数据传送也通过例如具有字宽度32位的数据总线进行，其中在此也可以使用任何其它位宽度。通常一个完整信息对象通过所述传输路径的传送需要多个时钟周期T。因此通过判优器、即AFSM500对涉及时钟周期T的传输时间进行划分。在图11中示出由信息处理器控制的存储部件之间的数据路径。为了保证存储在信息存储器中的信息对象的数据完整性，优选应当在同一时刻仅在所示路径即Z1A和Z1B以及Z2和Z3之一上同时交换数据。

在图12中示出一个例子，所提供的系统时钟T如何被判优器、即AFSM500分配给三个提出请求的状态自动机。在阶段1，由状态自动机501和状态自动机502提出存取请求，也就是说将整个时间平分地分配给两个提出请求的状态自动机。就阶段1的时钟周期来说，意味着状态自动机501在时钟周期T1和T3内获得存取，而状态自动机502在时钟周期T2和T4内获得存取。在阶段2，存取只通过状态机501进行，从而所有三个时钟周期、即从T5到T7的100％的存取时间都被IOBF-FSM得到。在阶段3所有三个状态自动机501至503都提出存取请求，从而将整个存取时间3等分。然后判优器AFSM将存取时间例如按照以下方式划分：在时钟周期T8和T11内有限状态机501获得存取，在时钟周期T9和T12内有限状态机502获得存取，在时钟周期T10和T13内有限状态机503获得存取。最后在阶段4，由两个状态自动机502和503在通信组件的两个信道A和B上进行存取，从而存取划分为在时钟周期T14和T16内有限状态机502进行存取，在时钟周期T15和T17内有限状态机503进行存取。

因此，判优状态自动机AFSM500负责在三个状态机中多于一个请求对信息存储器300进行存取时，将存取按照时钟并轮流地分配给提出请求的状态机。该措施保证存储在信息存储器中的信息对象的完整性，机数据完整性。如果例如主机CPU102通过输出缓冲存储器202读取信息对象，而此时正在将接收的信息写入该信息对象，则根据谁首先提出请求来读取先前的状态或新状态，而不会引起对信息存储器中信息对象本身的存取冲突。

所描述的方法使得主机CPU在运行时可以读取或写入信息存储器中每个参与的对象信息，而所选择的信息对象在主机CPU存取的持续时间内不会被在FlexRay总线的两个信道上进行数据交换的用户阻断(缓冲闭锁)。同时通过按照时钟的错开存取保证了存储在信息存储器中的数据的完整性，也通过利用整个带宽提高了传输速度。

Claims (12)

1.在通信组件(100)中用于存储多条信息的信息存储器，其中待存储的信息中包含具有第一数据规模的第一数据(KD0，KD1，KDk)，以及具有第二数据规模的第二数据(D0，D1，Dk)，其中第二数据规模按每条信息可以有所不同，并且所述信息存储器(300)包含标题段(HS)，在该标题段(HS)中所述信息的第一数据(KD0，KD1，KDk)按每条信息地每次存储在一个标题区中，该信息存储器(300)还包括一数据段(DS)，在该数据段(DS)中所述信息的第二数据(D0，D1，Dk)按每条信息地每次存储在一个数据区中，其中配置信息存储器(300)使得标题段(HS)和数据段(DS)之间的划分根据信息的数量(k)和第二数据规模是可变的。

2.根据权利要求1所述的信息存储器，其特征在于，在标题段(HS)的每个标题区(HB0，HB1，HBk)中按每条信息来设置一个指针单元(DP0，DP1，DPk)，通过该指针单元确定数据段(DS)中的一个数据区(DB0，DB1，DBk)。

3.根据权利要求1所述的信息存储器，其特征在于，按照可规定的顺序存储所述信息的第一数据和第二数据，其中标题段(HS)中标题区(HB0，HB1，HBk)的顺序和数据段(DS)中数据区(DB0，DB1，DBk)的顺序分别相同。

4.根据权利要求1所述的信息存储器，其特征在于，将所述信息存储器构造成FIFO存储器。

5.根据权利要求1所述的信息存储器，其特征在于，所述信息的第一数据(KD0，KD1，KDk)按每条信息地每次存储在一个标题区(HB0，HB1，HBk)中而且是与为每个标题区(HB0，HB1，HBk)规定的相同第一数量的存储字一起进行存储的。

6.根据权利要求1所述的信息存储器，其特征在于，将该信息存储器构成为具有预先固定设置的存储字宽度。

7.根据权利要求1所述的信息存储器，其特征在于，所述标题区(HS)和数据区(DS)相互直接顺序排列。

8.根据权利要求1所述的信息存储器，其特征在于，为该信息存储器分配一个校验位产生元件和一个校验位检查元件。

9.根据权利要求1所述的信息存储器，其特征在于，每个数据区包括至少一个规定的存储字宽度，按每个存储字宽度在数据区中设置一个检查标志，尤其是一个校验位。

10.Flex-Ray通信组件，该Flex-Ray通信组件具有根据权利要求1所述的信息存储器。

11.具有Flex-Ray通信组件的控制设备，所述Flex-Ray通信组件具有根据权利要求1所述的信息存储器。

12.用于在通信组件(100)的信息存储器中存储多条信息的方法，其中，待存储的信息中包含具有第一数据规模的第一数据(KD0，KD1，KDk)，以及具有第二数据规模的第二数据(D0，D1，Dk)，其中第二数据规模按每条信息可以有所不同，并且所述第一数据(KD0，KD1，KDk)按每条信息地每次存储在标题段(HS)的一个标题区中，所述第二数据(D0，D1，Dk)按每条信息地每次存储在数据段(DS)的一个数据区(DB0，DB1，DBk)中，其中标题段(HS)与数据段(DS)之间的划分根据所述信息的数量(k)和第二数据规模是可变的。

Images