CN1375132A - 相关器 - Google Patents

Abstract

本发明提供了一种相关器,该相关器为用于对预定长度的数据检测相关性的相关器,由多级子相关器构成,所述多级子相关器分别具有与所述预定长度的约数相等的长度,所述多级子相关器的各个长度被设定为:所述所有多级子相关器的长度的乘积与所述预定长度相等,在所述多级子相关器中,从一个相关器输出的相关值输入到位于该相关器下一级位置上的相关器。

Description

相关器

技术领域

本发明涉及一种相关器，特别是涉及一种适于CDMA类型接收机的相关器。

背景技术

众所周知，在扩频(SS：Spread Spectrum)通信系统中，由发射将信号进行调制，然后用伪随机噪声码进行扩频，再进行发送。接收机通过使用与在发射用于扩展的伪随机噪声码(简称为“PN”)序列相同的伪随机噪声码进行逆扩频。

最近，在每次通信中对扩频方式的伪随机噪声码进行分割的CDMA(Code Division Multiple Access：码分多址)通信方式有望成为移动通信系统中移动终端的无线通信方式的标准。

在该CDMA通信系统中，例如将用户的信息以该用户固有的伪随机噪声码扩展，将扩展后的信息在相同频带中合成，然后发送，接收机使用其与之通信的用户的伪随机噪声码，取出所希望的信息。

该CDMA通信系统具有频谱利用效率高、对多径的抵抗性强、通信内容的保密性高等优点。

在CDMA方式的通信系统中，接收机需要与信号中的伪随机噪声码保持定时同步。即，发送来的信号的伪随机噪声码序列发生定时与在接收侧使用的伪随机噪声码序列发生定时的精度在一个码片以内，进行在该定时使伪随机噪声码序列发生器开始动作的同步捕获。

此外，在直接扩展(DS)方式中，由于只要同步位置偏移一点，就会丢失接收信号，所以为了监视相对于捕获成功的接收信号在接收侧不发生伪随机噪声码序列的时间偏移，需要同步跟踪。

因此，作为同步信号，将预先设定的固定码型(同步用码型，也称为“导频码元”)插入发送信号中，然后进行发送，接收机算出接收到的信号与固定码型的相关值，由此进行同步检测，从而进行接收信号的检测和定时的同步控制。

例如，在2850959(B2)号专利的公报中记载了直接扩展(DS)方式的扩频通信装置。

该特许公报中记载的现有的扩频接收机的动作如下。

从天线接收的作为扩频信号的接收信号在作为信号转换装置的本机振荡器以及低通滤波器中被转换为基带信号。该基带信号通过采样和保持电路，以例如1/2码片为单位被采样，该采样信号被传输到由匹配滤波器(Matched Filter)构成的相关器。在该相关器中，对接收的信号的1个伪随机噪声码的码元和预先准备的1个伪随机噪声码的码元以码片为单位进行乘法运算，算出积的总和，然后传输给同步检测器。

图8表示检测采样信号和伪随机噪声码之间检测相关性性的一个例子。该相关器由移位寄存器301，系数发生器302，乘法器303₁至303₄，以及加法器304构成。

如图8所示，被转换为基带信号的扩频信号(输入信号)300被依次保存在移位寄存器301中。另一方面，系数发生器302产生伪随机噪声码序列。保存在移位寄存器301中的扩频信号和伪随机噪声码序列以1码片为单位在乘法器303₁至303₄中进行乘法运算，各乘法器303₁至303₄的乘法运算结果被传输给加法器304，算出各乘法运算结果的和。该和作为输出信号从加法器304被输出。

当伪随机噪声码序列与接收的扩频信号的伪随机噪声码的定时一致时，来自加法器304的输出信号305为最大值，或形成一匹配脉冲。因此，通过最大值检测电路(峰值判断电路，图中未表示)和同步检测电路(图中未表示)检测出该匹配脉冲，使用该同步信息进行逆扩频解调。

在上述2850959号日本专利的公报中，公开了一种具有同步电路的扩频通信同步捕获解调装置的构成。该同步电路具有码元积分器，该码元积分器根据与相关器和从该相关器输出的相关值相对应的码元的理论值、或者是未知码元的解调后的判断值的其中之一，对相关值进行逆调制，对多个码元进行加法运算，求出多个码元的加法幂，从而得到幂值。

在CDMA方式的通信系统中，接受的扩频调制的信号为宽频带，信号的功率频谱密度显著降低。因此，接收机前端中的S/N(信噪比)很低。即，由于以码片速度进行换算时的输入信号的S/N比极低，为了实现正确的定时同步，作为同步用码型，在以码片为单位的情况下，需要较长的固定码型，在接收侧，作为同步捕获用电路，需要较大的相关器。换言之，因为输入信号具有与码片率相等的很小的S/N，需要接收机具有固定的码型作为建立同步的码型，该固定码型相对于码片而言是相当长的。因此，接收机必须包括大的相关器来作为捕获同步的电路。

例如，在图8所示的现有的相关器的构成中，如果增加相关器的长度，则移位寄存器301以及加法器304等的电路规模增大，而且乘法器303₁至303₄的个数也增加。其结果是，相关器消耗的功率增大，从而使CDMA方式的移动电话等移动终端装置的低消耗功率化以及低成本化变得困难。

例如，在输入由长度为K码元的固定字以M码片/码元进行扩展后的信号构成的码元长为N的固定码型的情况下，相关器长度为M×K码片。

此外，在图8所示的现有的相关器的构成中，如果增加其长度，则移位寄存器301的长度增加，算出相关值的所需要的时间变长，从而同步捕获所需要的时间也变长。

图7表示另一种现有的相关器的构成。图7所示的相关器由被输入输入信号200和扩展系数Ci并且进行乘法运算的乘法器201，加法运算器202，以及锁存电路203构成。

输入到乘法器201的输入信号200和扩展系数Ci在乘法器201中进行乘法运算，相乘的结果提供给加法运算电路202的一个输入端口，与被提供给加法运算电路202的另一个输入端口的前一个累加值(初始值为0)相加。其相加结果通过锁存电路被锁存，同时反馈到加法运算电路202的另一个输入端口，与下一个和相加。

图7所示的现有的相关器与图8所示的并联型的相关器相比，可以减少相关器的数量，即，只要一个乘法器就可以了，但与图8所示的相关器相比，其算出相关值所需要的时间也变长。

即，在图7所示的以往的相关器中，例如在进行长度为N的相关运算的情况下，输出N次相乘结果进行相加，结果作为相关值。因此，得到相关值所需要的时间与长度N成比例增加，同步捕获所需要的时间也变长。

为了实现移动电话和其他移动终端装置所要求的低消耗功率化和低成本，需要缩减相关器的电路构成，减小硬件规模，而且要求相关器的高速操作。

但是，根据图7和图8所示的现有的相关器，无法满足上述要求。

本发明就是鉴于对上述问题的认识而提出来的，其主要目的是，提供一种用于CDMA通信方式的接收机中的、可以大幅度减小电路规模的相关器。

另外，本发明还有目的是提供可抑制电路规模的增大、并且适合于用于建立同步的多种固定码型对应的相关器。

发明内容

为了实现上述目的，本发明提供了一种相关器，该相关器用于检测预定长度的数据的相关性，其由多级子相关器构成，上述多级子相关器分别具有与上述预定长度的约数相等的长度，上述多级子相关器的各个长度被设定为：上述所有多级子相关器的长度的乘积与上述预定长度相等，在上述多级子相关器中，从一个子相关器输出的相关值输入位于该子相关器下一级位置的子相关器。

此外，本发明提供了一种相关器，该相关器为用于对预定长度的数据检测相关性的相关器，由多级子相关器构成，上述多级子相关器分别具有与上述预定长度的约数相等的长度，上述多级子相关器的各个长度被设定为：上述所有多级子相关器的长度的乘积与上述预定长度相等，在上述多级子相关器中，每个子相关器将输入信号以及用于检测该输入信号之间检测相关性性的系数序列输入，然后输出第一相关值，位于上述相关器下一级位置上的子相关器输入上述第一相关值以及用于检测该第一相关值的相关性检测相关性的系数序列，然后输出第二相关值。

此外，本发明提供了一种相关器，该相关器为用于对预定长度N(N＝M×K，M和K为大于1的整数)的数据检测相关性的相关器，由长度为M的第一子相关器和长度为K的第二子相关器构成，上述第二子相关器将从上述第一子相关器输出的K个相关值作为输入，检测其相关性。

此外，本发明提供了一种相关器，用于对预定长度N(N＝M×K，M和K为大于1的整数)的数据检测相关性，其由长度为M的第一子相关器和长度为K的第二子相关器构成，其中第一子相关器将输入信号以及用于检测与该输入信号之间相关性的系数序列输入，然后输出K个第一相关值，上述第二子相关器输入上述第一相关值以及用于检测与该第一相关值之间相关性的系数序列，然后输出第二相关值。

此外，本发明提供了一种相关器，用于对预定长度N(N＝N1×N2×……×Nm，N1至Nm分别为大于1的整数，m为大于3的正整数)的数据检测相关性，其由分别具有长度为N1至Nm的m级子相关器构成，在上述m级子相关器中，第(k+1)级子相关器(k为大于1小于(m-1)的正整数)输入从第k级子相关器输出的N_(k+1)个相关值，然后检测相关性。

此外，本发明提供了一种相关器，用于对预定长度N(N＝N1×N2×……×Nm，N1至Nm分别为大于1的整数，m为大于3的正整数)的数据检测相关性，其由分别具有长度为N1至Nm的m级子相关器构成，具有长度N1的第一子相关器将输入信号以及用于与该输入信号之间检测相关性的系数序列输入，然后输出N2个第一相关值，具有长度N_(k-1)的第(k+1)级子相关器(k为大于1小于(m-1)的正整数)输入从第k级子相关器输出的N_(k+1)个相关值以及用于检测与该N_(k+1)个相关值之间相关性的系数序列，然后输出第(k+1)个相关值。

此外，本发明提供了一种相关器，该相关器将具有由预定个数的码元构成的固定字的各个码元以伪随机噪声码进行扩展后的固定码型的输入信号作为输入，由第一子相关器和第二子相关器构成，上述第一子相关器对于每一个码元长度，对上述输入信号与上述伪随机噪声码检测相关性，上述第二子相关器对于上述预定个数的码元，对从上述第一子相关器输出相关值与上述固定字检测相关性。

例如，本发明所涉及的相关器包括一个上述第一子相关器，而且包括根据上述固定字的类型的个数的上述第二子相关器而构成。

此外，本发明所涉及的相关器优选具有将上述第二子相关器的输出作为输入的最大值检测装置。该最大值检测装置当分别从上述第二子相关器输出的相关值最大时，输出用于通知同步检测的最大值信号。

此外，本发明提供了一种相关器，其特征在于由以下装置构成：第一子相关器，将由长度为K码元(K为预定的正整数)的固定字以M码片/码元(M为预定的正整数)的比例扩展后的信号构成的码元长为N(N＝M×K)的固定码型作为输入信号而输入，具有M码片的长度，然后求出上述固定码型中的第k(0≤k＜K)个码元部分与伪随机噪声码Sm(m为k×M≤m＜(k+1)×M范围内的整数)之间的相关值；第二子相关器，对于从上述第一子相关器输出的相关值，输入K个码元的数据，然后输出该数据与固定字之间的相关值。

此外，本发明提供了一种相关器，其特征在于由以下装置构成：第一子相关器，将由长度为K码元(K为预定的正整数)的固定字以M码片/码元(M为预定的正整数)的比例扩展后的信号构成的码元长为N(N＝M×K)的固定码型作为输入信号而输入，具有M码片的长度，然后求出上述固定码型中的第k(0≤k＜K)个码元部分与伪随机噪声码Sm(m为k×M≤m＜(k+1)×M范围内的整数)之间的相关值；存储装置，存储由上述第一子相关器求得的、与上述输入信号相位不同的与1个码元相当的个数的相关值，从而保存全部K个码元的相关值；第二子相关器，输入以上述预定的个数从上述存储装置读出的K个码元的数据，然后输出该数据与上述固定字之间的相关值。

此外，本发明提供了一种相关器，其接受将长度为K码元(K为预定的正整数)的同步检测用的固定字以M码片/码元(M为预定的正整数)的比例进行扩展后的码元长度为N(N＝M×K)的固定码型，并由以下装置构成；第一子相关器，将上述固定码型作为输入信号而输入，具有M码片的长度，然后输出上述固定码型中的第k(0≤k＜K)个码元部分与伪随机噪声码Sm(m为k×M≤m＜(k+1)×M范围内的整数)之间的相关值；存储装置，存储分别由上述第一子相关器算出的、与上述输入信号有相位偏移的与1个码元相当的预定个数(L个)的相关值，从而保存全部K个码元即L×K个相关值；读出地址控制器，输出用于从上述存储装置读出L个的K个码元的数据的读出地址；第二子相关器，输入按L个相关值从上述存储装置读出的与K个码元对应的数据，然后输出该数据与上述固定字之间的相关值。

本发明所涉及的相关器优选具有输出写入地址的写入地址控制器。从上述第一子相关器输出的相关值被写入上述写入地址控制器指示的上述存储装置的地址。

例如，本发明所涉及的相关器包括一个上述第一子相关器，而且包括对应于上述固定字的类型的个数的上述第二子相关器而构成。

本发明所涉及的相关器优选具有将上述第二子相关器的输出作为输入的最大值检测装置。该最大值检测装置当从上述第二子相关器分别输出的相关值最大时，输出用于通知同步检测的最大值信号。

本发明所涉及的相关器优选具有代码切换装置，用于上述第一子相关器将检测与上述输入信号相关性的上述伪随机噪声码进行切换。

相关值相互之间的相位可以依次偏移例如1个码片或1/2个码片。

上述存储装置优选由例如双端口型随机存取存储器构成。

本发明所涉及的相关器可以设置比较从上述第一子相关器输出的K个相关值与上述固定字是否互相一致的比较器，以代替上述第二子相关器。

此外，本发明提供了一种相关器，其对预定长度为N的数据检测相关性，并由作为上述N的约数的长度为M的第一子相关器、以及作为上述N的约数的长度为K的第二子相关器构成，上述第一子相关器对长度为M的输入数据，以及为了与上述长度为M的输入数据检测相关性而预先准备的长度为M的数据检测相关性，上述第二子相关器检测上述第一子相关器输出的K个相关值、以及为了检测与从上述第一子相关器输出的相关值的相关性而预先准备的K个数据。

此外，在CDMA(码分多址)方式的通信装置中可以使用上述相关器的任何一个。

此外，本发明提供了一种通信装置，其特征在于，具有同步捕获用的相关器，该相关器由以下装置构成：第一子相关器，为了在扩频方式的通信装置中对被扩频后输入信号进行逆扩频，而对该输入信号和伪随机噪声码检测相关性；第二子相关器，对从上述第一子相关器输出的预定个数的相关值输出和同步码型检测相关性。

此外，本发明提供了一种通信装置，其特征在于，具有同步捕获用的相关器，该相关器由以下装置构成：第一子相关器，为了在扩频方式的通信装置中对被扩频后输入信号进行逆扩频，而对该输入信号和伪随机噪声码检测相关性；比较器，比较从上述第一子相关器输出的预定个数的相关值输出与同步码型是否互相一致。

附图说明

图1的(a)和(b)是表示本发明的一个实施例的构成的图，(c)是表示现有的相关器的构成的图。

图2是表示本发明的一个实施例的构成的框图。

图3是用于说明图2所示的实施例的动作的时序图。

图4是用于说明从图2所示的实施例的第一子相关器输出的L个相关值的图。

图5是表示本发明的另一个实施例的构成的框图。

图6是表示本发明的其他实施例的构成的框图。

图7是表示现有的相关器的构成的一个例子的框图。

图8是表示现有的相关器的构成的另一个例子的框图。

具体实施方式

以下对本发明的实施方式进行说明。图1为用于说明本发明的构成原理的图，图1(a)和图1(b)分别为表示本发明所涉及的相关器的构成的图，图1(c)为表示作为比较例的现有的相关器的构成的图。

图1(a)表示本发明所涉及的第一实施例。本实施例所涉及的相关器是用于进行预定长度N(N＝M×K)的相关检测的相关器，由长度为M的第一子相关器10、以及将从第一子相关器10输出的相关值12作为输入的长度为K的第二子相关器20串联连接而构成。

第一子相关器10接收输入信号11和长度为M的用于检测与输入信号11相关性的系数序列Si(i＝1、2、……、M)，从而检测相关性(乘法运算和加法运算)，然后输出相关值12。第二子相关器20输入第一子相关器10的相关值输出12和用于检测与相关值12的输出序列(K个)相关性的系数序列Ui(i＝1、2、……、K)，从而检测相关性，然后输出相关值21。

另一方面，图(c)表示与本实施例所涉及的相关器相同的、用于进行预定长度为N(N＝M×K)的长度的相关运算的现有的相关器40。

根据本实施例所涉及的相关器，被分为两部分的第一子相关器10以及第二子相关器20的长度合起来为(M+K)，与图1(c)所示的由(M×K)的长度构成的现有的相关器40相比，其电路规模可以大幅减小。

此外，由于被分为两部分的相关器的长度合起来为(M+K)，所以相关器中的运算处理速度可以提高。

例如，在使用图1(a)所示的第一子相关器10和第二子相关器20制作图8所示的相关器的情况下，移位寄存器的级数、乘法器的数量可以为(M+K)个。

此外，在使用图1(a)所示的第一子相关器10和第二子相关器20制作图7所示的相关器的情况下，进行相关值运算所需要的时间不是N＝M×K，而是与M+K成比例。

此外，图1(a)所示的第一实施例所涉及的相关器不限定于二级的结构，例如，如图1(b)所示，可以为三级子相关器的结构。

如图1(b)所示的相关器是用于进行预定长度为N(N＝M×K×L)的长度的相关运算的相关器，由长度为M的第一子相关器10和将从第一子相关器10输出的相关值12作为输入的长度为K的第二子相关器20，以及将从第二子相关器20输出的相关值22作为输入的长度为L的第三级子相关器20串联连接而构成。

第一子相关器10输入输入信号11以及用于检测与长度为M的输入信号11相关性的系数序列Si(i＝1、2、……、M)，并且检测相关性(乘法运算和加法运算)，然后输出相关值12。第二子相关器20输入第一子相关器10的相关值输出12以及用于检测与相关值12的输出序列(K个)相关性的系数序列Ui(i＝1、2、……、K)，并且检测相关性，然后输出相关值22。第三级子相关器30输入第二子相关器20的相关值输出22以及用于检测与相关值22的输出序列(L个)相关性的系数序列Vi(i＝1、2、……、L)，并且检测相关性，然后输出相关值21。

根据图1(b)所示的相关器被分为三部分，即第一子相关器10、第二子相关器20以及第三级子相关器30。它们的长度合起来为(M+K+L)，与该相关器对应的图1(c)所示的现有相关器(长度＝M×K×L)相比，可以大幅度地减小其电路规模，而且可以实现相关值运算处理的高速化。

此外，由图1(b)所示的相关器很容易类推得到：可以构成四级或者五级以上的子相关器。

例如，用于进行长度S(S＝S₁×S₂×……×S_R：R为4以上的正整数)的相关运算的相关器由长度分别为S₁、S₂、……、S_R的R个相关器串联连接而构成。各相关器输入从前级子相关器输出的相关值以及用于检测与输入各相关器的输入信号相关性的系数序列，并且输出相关值。

根据图1(b)所示的三级子相关器的实施例，例如通过将长度为10个码片的子相关器串联连接，可以构成长度为1000个码片(码片)的相关器。在这种情况下，被分为三部分的相关器的长度合起来为30个码片，与长度为1000个码片的现有的相关器40(参照图1(c))相比，可以大幅度减小其电路规模。

接下来，以下对使用图1(a)所示的第一实施例所涉及的相关器作为CDMA方式通信装置的同步捕获用的相关器时的一个实施例进行说明。

本实施例的相关器是将码元长为N(N＝M×K)的固定码型Cn作为输入，然后输出相关值的相关器，具有由第一子相关器10和第二子相关器20构成的2级结构，上述固定码型Cn由以M码片/码元(M为预定的正整数)的扩展率(spreading ratio：码元区间与码片区间的比值)扩展长度为K码元(K为预定的正整数)的固定字形成。

第一子相关器10具有M个码片长度，对于输入的固定码型中的第k(0≤k≤K-1)个码元部分，分别输出与伪随机噪声码Sm(m为k×M≤m＜(k+1)×M范围内的整数)的相关值。

第二子相关器20对于从第一子相关器10输出的相关值，输入K个码元的数据，并且输出与长度为K的固定字U0至U(K-1)的相关值。

即，首先算出与固定码型Cn(n＝0、1、2、……、N-1)相比长度较短的第一子相关器10的第一相关值，然后通过长度为K的第二子相关器20算出与固定字的相关值。

根据本实施例，可以减小电路规模，而且由于相关器的长度缩短，可以实现高速处理。

扩展率M典型的应用为例如10至1000。举一个例子，使M＝100，作为帧同步码型，使固定字为U0至U15，即在K＝16的情况下，图1(c)所示的现有的相关器40的长度N为N＝M×K＝1600。

与此相对，图1(a)所示的相关器其长度为M+K＝116。该长度约为图1(c)所示的现有的相关器40的长度N的1/14。

此外，图1(a)所示的相关器表示了第一子相关器10和第二子相关器20均为1个的情况的例子，但同时与第一子相关器连接的第二子相关器可以设置多个。

由于具有上述构成，所以可以抑制电路规模的增大，同时可以与多个种类的固定码型相对应。

例如，对于具有长度为M的第一子相关器和R个长度为K的第二子相关器的相关器，相关器的长度N为N＝M+K×R。

另一方面，在使用R个长度为N(＝M×K)的相关器的情况下，其全体的长度为M×K×R。因此，根据上述实施例，可以大幅度减小电路规模。

以下，参照附图，对本发明所涉及的相关器的其他实施例进行说明。

图2表示本发明的一个实施例所涉及的相关器的构成的框图。

该实施例所涉及的相关器为适用于CDMA方式通信系统的接收机的同步捕获电路。

作为设置于相关器前级的电路构成，具有：天线，其接收无线信号；放大器，放大通过天线接收的信号；混频器，对放大器的输出和本机信号进行混频，输出中间频率(IF)信号；信号转换装置，由低通滤波器构成；以及采样和保持电路，对来自信号转换装置的基带信号进行采样，并且保持。上述装置均是众所周知的，故省略对其的详细说明。

如图2所示，本实施例所涉及的相关器由以下装置构成：第一子相关器101；代码切换装置104，控制提供给第一子相关器101的伪随机噪声码序列的切换；存储器102；读出地址控制器105，控制存储器102的读出地址；写入地址控制器106，控制存储器102的写入地址；第二子相关器103。

利用伪随机噪声码来调制的发送信号通过接收机的天线(图中未表示)被接收，通过信号转换电路被转换为基带信号，通过采样和保持电路被采样，然后作为输入信号100被输入第一子相关器101。

第一子相关器101算出一个码元长度的输入信号100和伪随机噪声码的相关值，作为相关值108输出。

代码切换装置104将第一子相关器101对与输入信号100检测相关性的伪随机噪声码进行切换。

写入地址控制器106生成从第一子相关器101输出的相关值108的向存储器的写入地址。

读出地址控制器105生成用于将从存储器102向第二子相关器103提供的相关值109读出的读出地址。

在存储器102中，从第一子相关器101输出的相关值108被写入从写入地址控制器106输出的写入地址中。此外，从读出地址控制器105输出的读出地址的内容从存储器102被读出，提供给第二子相关器103。

存储器102由例如通过两个端口独立进行读出和写入的双通道RAM构成。

第二子相关器103算出从存储器102读出的预定个数的相关值109和由同步检测用的预定个数的码元构成的、用于检测与这些读出的相关值之间相关性而预先准备的固定字之间的相关值，然后作为相关值107输出。

在图2所示的相关器中，可以设置将第二子相关器103的输出作为输入的最大值检测电路(峰值判断电路)。当从第二子相关器103输出的相关值最大时，该最大值检测电路输出用于通知同步检测的最大值信号。

接下来，参照图2，对本发明所涉及的相关器的动作进行说明。

输入第一子相关器101的输入信号100包含码元长度为N的固定码型Cn(n为大于0小于(N-1)的整数)。

该固定码型Cn(n＝0、1、2、……、N-1)由在发送侧以M码片/码元的比例、用伪随机噪声码扩展预先设定的长度为N码元的固定字的信号构成。该固定码型作为帧同步码型插入发送信号中，通过接收机被接收。在通过接收机接收的固定码型Cn中，包含在其传输过程中的噪声。

固定码型Cn的码元长N为N＝K×M。

当长度为K码元的固定字的第k码元的值为Uk(0≤k≤K-1)，伪随机噪声码为Sn时，在发送侧，用伪随机噪声码Sn、以M码片/码元的比例扩展固定字Uk的固定码型Cn(n＝kM+m，0≤m≤M-1)可以表示为下式。

C_(kM+m)＝Uk×S_(kM+m)                 (1)

具有本实施例所涉及的相关器的接收机，接收在发送侧以伪随机噪声码Sn被扩展的固定码型Cn(n＝0、1、2、……、N-1)，使用由第一子相关器101和第二子相关器103构成的2级结构的相关器算出相关值。

在接收机接收的信号中，固定码型Cn(n＝0、1、2、……、N-1)被插入的时刻(定时)在预先设定的预定范围内。

第一子相关器101具有M个码片的长度。第一子相关器101输出在接收的固定码型Cn(n＝0、1、2、……、N-1)中，接收固定字的第k个码元的值Uk的部分的输入信号100的M个采样值和伪随机噪声码Sm(k×M≤m＜(k+1)×M＝之间的相关值。

当接收机建立与接收信号的同步时，由发射机侧通过扩展固定码型Cn(n＝0、1、2、……、N-1)而产生的伪随机噪声码序列和第一子相关器101的伪随机噪声码序列变得相同。因此，从第一子相关器101输出的相关值108是在固定字的第k个码元的值Uk中加入了噪声的值。

在存储器102中，从第一子相关器101输出的相关值108被依次地保存在由写入地址控制器106输出的写入地址信号指定的地址内。

写入地址控制器106具有计数器。该计数器从计数值0顺次递增，当计数到存储器102的最大地址后，计数值被清零。该计数器的计数值作为写入地址被输出。

在本实施例中，假定接收机接收的信号具有与L个码片区间相当的时间宽度，即，作为接收固定码型(n＝0、1、2、……、N-1)的估计定时范围的不确定宽度。

图4为表示从第一子相关器101输出的L个相关值相互间相位的偏移的时序图。

如图4所示，对于第一子相关器101，长度为M的采样序列#1至采样序列#L互相依次偏移一个码片区间的相位。即，对于采样序列#1至采样序列#L，用于检测与伪随机噪声码之间相关性的输入信号100的开始点(采样点)依次延迟1个码片。

第一子相关器101对采样序列#1至采样序列#L分别依次地检测与伪随机噪声码之间的相关性，并依次将一个码元的L个相关值保存在存储器102中。因此，对于K个码元，有L×K个相关值被写入存储器102。

图4中表示了对于一个固定码型偏移一个码片相位的L个采样序列的输入信号分别与伪随机噪声码求相关值的例子，但不限定于本实施例所涉及的构成。

例如，可以算出依次偏移1个码片相位的长度为M的输入信号的2L个相关值(与2L个码片区间相当的时间宽度)，或者也可以依次偏移1/2个码片相位的长度为M的输入信号的2L个相关值。

第二子相关器103根据从读出地址控制器105输出的读出地址，算出从存储器102读出的L个的K个码元的数据与固定字Uk(k＝0、1、2、……、K-1)之间的相关值，然后输出。

接下来，参照图2和图3，对从本实施例的第一子相关器101向存储器102的写入动作以及从存储器102读出的动作进行说明。

图3为用于说明从本实施例第一子相关器101向存储器102的写入以及从存储器102读出的动作的时序图。

图3(a)是表示伪随机噪声码Sn(0≤n≤N-1)的图，图3(b)是表示固定字Uk(0≤k≤K-1)的图，图3(c)表示从图3(a)所示的伪随机噪声码Sn和图3(b)所示的固定字Uk生成的固定码型Cn(0≤n≤N-1)即发送信号(通过接收机接收的接收信号，也是提供给第一子相关器101的信号)的图。

图3(d)简要地表示第一子相关器101的伪随机噪声码，图3(e)简要地表示向存储器102写入相关值的状态，图3(f)简要地表示从存储器102读出相关值的状态。

包含在接收信号中的固定码型Cn(参照图3(c))，如上式(1)所示，表示伪随机噪声码Sn与固定字Uk的乘积。

正如参照图4说明的一样，第一子相关器101分别算出当接收各码元时对于预想的L个码片的时间范围的输入信号100的相关值(参照图3(d))。然后从第一子相关器101生成的1个码元的L个相关值分别依次被写入存储器102(参照图3(e))。此时，对于第k个码元，作为检测相关性的伪随机噪声码，使用与该码元位置对应的伪随机噪声码Sm(k×M≤m＜(k+1)×M)。

即，如图3(d)所示，第一子相关器101对于固定字的第0个码元的代码(U₀)，使用与该码元位置对应的伪随机噪声码S₀、S₁、……、S_M-1。此外，对于第1个码元的代码(U₁)，使用与该码元位置对应的伪随机噪声码S_M、S_M+1、……、S_2M-1。以下相同，对于第K个码元的代码(U_k)，使用与该码元位置对应的伪随机噪声码S_KM、S_KM+1、……、S_KM+M-1。

这些伪随机噪声码S₀、S₁、……、S_M-1、S_M、S_M+1、……、S_2M-1以及S_KM、S_KM+1、……、S_KM+M-1的切换通过代码切换装置104被控制。

如图3(f)所示，第二子相关器103算出从存储器102读出的L个的K个码元的数据与固定字Uk(k＝0、1、2、……、K-1)之间的相关值，然后输出。

此时，读出地址控制器105首先从地址0起依次生成地址增量为L的K个地址，作为从存储器102读出的读出地址。

然后，将从读出地址控制器105输出的地址作为读出地址，从存储器102依次读出K个码元的相关值109，输入第二子相关器103中。第二子相关器103算出输入的K个相关值109与固定字Uk(k＝0、1、2、……、K-1)之间的相关值107，然后输出。

接下来，读出地址控制器105依次生成从地址1依次增加地址L的K个地址。然后，将这些地址作为读出地址，从存储器102顺次读出K个相关值109，输入第二子相关器103中。

以下按与上述相同的方式，从地址(L-1)起依次生成地址增量为L的K个地址。

即，如图3(f)中数字(1)所示，首先，顺次读出保存在存储器102的地址0、L、2L、……、(K-1)L中的K个相关值的第一组，按照读出的顺序输入第二子相关器103中，然后算出与固定字Uk(k＝0、1、2、……、K-1)之间的相关值。

然后，如数字(2)所示，读出保存在存储器102的地址1、L+1、2×L+1、……、(K-1)×L+1中的K个数据的第二组，输入第二子相关器103中，然后算出与固定字Uk(k＝0、1、2、……、K-1)之间的相关值。

以下相同，如数字(L)所示，读出保存在存储器102的地址(L-1)、2×L-1、3×L-1、……、K×L-1(＝N-1)中的K个数据的第L组，输入第二子相关器103中，然后算出与固定字Uk(k＝0、1、2、……、K-1)之间的相关值。

比较图3(f)的数字(1)、数字(2)以及数字(L)可知，第M组(M为大于1小于(L-1)的整数)的K个相关值与第(M+1)组的K个相关值其相位偏移1个码片。

这样，第二子相关器103算出从存储器102顺次读出的、输入第二子相关器103的从数字(1)至数字(L)相互间相位不同的L组的K个码元的相关值与固定字Uk(k＝0、1、2、……、K-1)之间的相关值，然后作为相关值107输出。

在从存储器102读出的K个相关值与固定字Uk(k＝0、1、2、……、K-1)一致的情况下，从第二子相关器103输出的相关值107成为接收信号的固定码型Cn(n＝0、1、2、……、N-1)的相关值，其值为最大。

从第二子相关器103输出的相关值107，使用长度为N码片的相关器，实际与输入信号和固定码型Cn(n＝0、1、2、……、N-1)之间的相关值相等。

这是由于在以M码片分割算出的L×K个相关值中，读出L个相同延迟时间的K个相关值的组(图3(f)的码元(1)至(L)的各组)，然后求出与固定字Uk(k＝0、1、2、……、K-1)之间的相关值的缘故。

即，在从第一子相关器101输出到存储器102的固定码型Cn(n＝0、1、2、……、N-1)部分的长度为M的输入信号与伪随机噪声码之间的相关值的K个码元(L×K个)中，L个从存储器102读出的K个相关值分别与固定字Uk(k＝0、1、2、……、K-1)的各码元相对应。因此，对于相互之间有相位偏移的L组相关值，通过从算出各组的K个相关值与固定字Uk(k＝0、1、2、……、K-1)之间的相关值的第二子相关器103的输出，可以对固定字Uk(k＝0、1、2、……、K-1)进行相关检波。

这与算出由N个码片长度的固定码型Cn(n＝0、1、2、……、N-1)构成的输入信号与长度为N的伪随机噪声码Sn(n＝0、1、2、……、N-1)之间的相关值、然后通过检出固定码型Cn(n＝0、1、2、……、N-1)、从而从输入信号检测固定字Uk(k＝0、1、2、……、K-1)是等价的。

如上所述，具有第一和第二子相关器101、103的二级构成的本实施例所涉及的相关器作为相当于长度为N＝K×M码片的相关器而工作。

接下来，对本发明的第二实施例进行说明。图5为表示本发明第二实施例所涉及的相关器的构成的框图。

本实施例所涉及的相关器由以下装置构成：第一子相关器101；代码切换装置104，控制提供给第一子相关器101的伪随机噪声码序列的切换；存储器102；读出地址控制器105，控制存储器102的读出地址；写入地址控制器106，控制存储器102的写入地址；X个第二子相关器103₁至103_X，相对应存储器102并联连接。

本实施例所涉及的相关器与图2所示的第一实施例所涉及的相关器不同点在于，多个第二子相关器103₁至103_X以并联方式与存储器102连接。

上述第二子相关器103₁至103_X的数量X与构成固定码型的固定码元的类型数量相等。

即，本实施例所涉及的相关器为了与由固定字Uk(k＝0、1、2、…、K-1)构成的码型获得多个种类的值的情况对应，具有与类型数量相等的长度为K码元的第二子相关器，由此，可以算出与所有固定码型对应的相关值。

为了与由固定字Uk(k＝0、1、2、…、K-1)构成的码型获得多种值的情况对应，根据现有的相关器，需要具有固定码元的类型数量的长度为N码片的相关器，这会伴随有电路规模增大的缺点。

与此相对照，根据上述第二实施例，由于具有与固定字Uk(k＝0、1、2、……、K-1)的码型的类型数量相等的第二子相关器，所以可以抑制电路规模的增大。

图5所示的本发明第二实施例所涉及的相关器具有分别将从第二子相关器103₁至103_X的输出作为输入的最大值检测电路(峰值判断电路：图中未示出)，可以在从多个第二子相关器103₁至103_X分别输出的相关值为最大值时输出最大值信号。

接下来，对上述各实施例使用的第一子相关器101和第二子相关器103的构成进行说明。

第一子相关器101可以由任何相关器构成，只要其具有根据上述实施例所述的输出有关输入信号和伪随机噪声码之间的相关值的功能即可。

例如，也可以使用如图8所示的现有的相关器作为第一子相关器101。

即，第一子相关器101由以下装置构成：系数发生器302，产生通过代码切换装置104选择的伪随机噪声码序列(参照图8)；移位寄存器301，将输入信号以码片为单位进行移位；M个乘法器303₁至303_M，对移位寄存器301的各个输出和伪随机噪声码进行乘法运算；加法器304，对M个乘法器的输出进行加法运算。

或者，第一子相关器101可以与图7所示的现有的相关器具有相同的构成。

即，第一子相关器101由以下装置构成：乘法器201，将来自系数发生器的伪随机噪声码与输入信号以码片为单位进行乘法运算，上述系数发生器产生通过代码切换装置104选择的伪随机噪声码序列(参照图7)；加法器202，将乘法器201的输出和前一个锁存输出输入至各输入端口，然后进行加法运算；锁存电路203，将加法器202的输出锁存。锁存电路203的输出返回到加法器202的输入端口。对于该第一子相关器101，M个输入信号和伪随机噪声码在一个乘法器201中顺次进行乘法运算，其值在加法器202中进行加法运算，得到的值作为相关值输出。

第二子相关器103只要具有将从存储器102读出的预定个数的相关值与固定字之间检测相关性的功能，则根据所要求的处理性能，可以任意构成。

例如，与第一子相关器101相同，可以使用图7或图8所示的相关器，作为第二子相关器103。

在这种情况下，图8所示的构成是分别将固定字Uk(k＝0、1、2、……、K-1)输入到K个乘法器303₁至303_K中。此外图7所示的构成是在乘法器201中，顺次输入固定字Uk(k＝0、1、2、……、K-1)作为系数Ci。

接下来，对本发明第三实施例所涉及的相关器进行说明。

本发明第三实施例所涉及的相关器的构成与图2所示的第一实施例所涉及的相关器的构成基本相同，只是第二子相关器与第一实施例不同。

图6为本发明第三实施例所涉及的相关器的部分框图。

在图2所示的第一实施例不利用来自第二子相关器103的相关值，而仅判断与固定字是否一致的情况下，但如图6所示，可以使用将来自第一子相关器101的相关值108和固定字进行比较的比较器110，来代替第二子相关器103。

即，不需要获得所有相关值，例如在仅需要检测是否与同步码型(帧同步码型)一致的情况下，如图6所示，第二子相关器103可以由数字比较器110构成。

该数字比较器110比较从第一子相关器101向存储器102输出的、再从存储器102读出的L组K个相关值(b₀至b_(K-1))，以及固定字U₀至U_(K-1)是否互相一致，如果判断为相互一致，则输出一致性信号111。

上述构成的第三实施例所涉及的相关器，在接收机的输入端口的信号的S/N比值较好的情况下，作为用于检测同步码型的相关器是有效的。

在上述各实施例中，为了提高操作速度，存储器102由双端口RAM构成，从而可以独立地参照写入地址和读出地址，来执行读取地址的操作步骤。但存储器102不限定于双端口RAM，也可以有具有一个输入输出端口的普通RAM构成。工业应用性

如上所述，根据本发明，由于相关器由长度为M码片的相关器和K个码元的相关器的2级结构构成，所以具有以下效果，即，可以减小电路规模，同时可以算出与长度为N(N＝M×K)码片的相关器等价的相关值。

此外，根据本发明，由于具有与固定码型的类型数量相等的第二子相关器，所以具有以下效果，即可以抑制电路规模的增大，同时可以算出与多个固定码型对应的相关值。

Claims (23)

1.一种相关器，用于对预定长度的数据检测相关性，其中

所述相关器由多级子相关器构成，

所述多级子相关器的每一个具有与所述预定长度的约数相等的长度，

所述多级子相关器的各个长度设定为所有所述多级子相关器的长度的乘积与所述预定长度相等，

在所述多级子相关器中，从一个子相关器输出的相关值输入位于该相关器下一级位置上的子相关器内。

2.一种相关器，用于对预定长度的数据检测相关性，其中，

所述相关器由多级子相关器构成，

每个所述多级子相关器分别具有与所述预定长度的约数相等的长度，

所述多级子相关器的各个长度被设定为：使所有所述多级子相关器的长度的乘积与所述预定长度相等，

在所述多级子相关器中，每一个子相关器接收输入信号以及用于检测与所述输入信号之间相关性的系数序列，然后输出第一相关值，

位于所述相关器下一级位置上的相关器输入所述第一相关值，以及用于检测与该第一相关值之间相关性的系数序列，然后输出第二相关值。

3.一种相关器，用于对预定长度N的数据检测相关性，其中N＝M×K，M和K为大于1的整数，包括长度为M的第一子相关器和长度为K的第二子相关器，并且其中所述第二子相关器接收从所述第一子相关器输出的K个相关值，并检测相关性。

4.一种相关器，用于对预定长度N的数据检测相关性的相关器，N＝M×K，M和K为大于1的整数，该相关器由长度为M的第一级相关器和长度为K的第二级相关器构成，

所述第一级相关器将输入信号以及用于检测与该输入信号之间相关性的系数序列输入，然后输出K个第一相关值，

所述第二级相关器接收所述第一相关值以及用于检测与该第一相关值之间相关性的系数序列，然后输出第二相关值。

5.一种相关器，用于对预定长度N的数据检测相关性，N＝N1×N2×……×Nm，N1至Nm分别为大于1的整数，m为大于等于3的正整数，所述相关器包括：

分别具有长度为N1至Nm的m级子相关器，

在上述m级子相关器中，第(k+1)级子相关器接收从第k级子相关器输出的N_(k+1)个相关值，然后检测相关性，k为大于等于1小于等于(m-1)的正整数。

6.一种相关器，该相关器为用于对预定长度N的数据检测相关性的相关器，N＝N1×N2×……×Nm，N1至Nm分别为大于1的整数，m为大于3的正整数，该相关器由分别具有长度为N1至Nm的m级子相关器构成，其中

长度为N1的第一子相关器接收输入信号和用于检测与所述输入信号相关性的系数序列，并输出N2个第一相关值，和

长度为N_(k+1)的第(k+1)级子相关器输入从第k级子相关器输出的N_(k+1)个相关值和用于检测与所述N_(k+1)个相关值相关性的系数序列，并输出第(k+1)个相关值，k为大于等于1而小于等于(m-1)的正整数。

7.一种相关器，其接收输入信号，该输入信号包括以伪随机噪声码对构成固定字的预定个数的码元进行扩展后所形成的固定码型，所述相关器由第一子相关器和第二子相关器构成，

所述第一子相关器对于一个码元长度，在所述输入信号与所述伪随机噪声码之间检测相关性，

所述第一子相关器对于所述预定个数的码元，对从所述第一子相关器输出相关值与所述固定字检测相关性。

8.根据所述权利要求7所述的相关器，其中所述相关器包括一个所述第一子相关器，而且包括根据所述固定字的类型的个数的所述第二子相关器。

9.根据所述权利要求8所述的相关器，还包括将所述第二子相关器的输出作为输入的最大值检测装置，该最大值检测装置当分别从所述第二子相关器输出的相关值最大时，输出用于通知同步检测的最大值信号。

10.一种相关器，其特征在于包括：

第一子相关器，其接收码元长度为N的固定码型，作为由长度为K码元的固定字以M码片/码元的比率进行扩展后的信号构成的输入信号，M为预定的正整数，K为预定的正整数，N＝M×K，具有M个码片的长度，然后求出所述固定码型中的第k个码元部分与伪随机噪声码Sm之间的相关值，m为k×M≤m＜(k+1)×M范围内的整数，0≤k＜K；

第二子相关器，对于从所述第一子相关器输出的相关值，输入K个码元对应的数据，然后输出所述数据与所述固定字之间的相关值。

11.一种相关器，其特征在于包括：

其接收码元长度为N的固定码型，作为由长度为K码元的固定字以M码片/码元的比率进行扩展后的信号构成的输入信号，M为预定的正整数，K为预定的正整数，N＝M×K，具有M码片的长度，然后求出所述固定码型中的第k个码元部分与伪随机噪声码Sm之间的相关值，m为k×M≤m＜(k+1)×M范围内的整数，0≤k＜K；

存储装置，存储由所述第一子相关器求得的、与所述输入信号相位不同的与1个码元相当的预定个数的相关值，从而保存全部K个码元的相关值；

第二子相关器，输入以所述预定的个数从所述存储装置读出的K个码元的数据，然后输出与所述固定字之间的相关值。

12.一种相关器，接收码元长度为N的固定码型，该固定码型是通过将长度为K码元的同步检测用的固定字以M码片/码元的比率进行扩展后得到的，K为预定的正整数，M为预定的正整数，N＝M×K，该相关器包括包括：

第一子相关器，将所述固定码型作为输入信号而输入，并具有M码片的长度，输出所述固定码型中的第k个码元部分与伪随机噪声码Sm之间的相关值，m为k×M≤m＜(k+1)×M范围内的整数，0≤k＜K；

存储装置，存储分别由所述第一子相关器算出的、与所述输入信号有相位差异的与1个码元相当的预定个数(L个)的相关值，从而保存全部K个码元即L×K个相关值；

读出地址控制器，输出用于从所述存储装置读出L个的K个码元的数据的读出地址；

第二子相关器，输入从所述存储装置读出的L个的K个码元的数据，然后输出与所述固定字之间的相关值。

13.根据权利要求12所述的相关器，还包括输出写入地址的写入地址控制器，从所述第一子相关器输出的相关值被写入所述写入地址控制器指示的所述存储装置的地址。

14.根据权利要求11至13任意一项所述的相关器，其特征在于，包括一个所述第一子相关器，而且包括根据所述固定字的类型的个数确定的数目的所述第二子相关器。

15.根据权利要求14所述的相关器，还包括将所述第二子相关器的输出作为输入的最大值检测装置，该最大值检测装置当从所述第二子相关器分别输出的相关值最大时，输出用于通知同步检测的最大值信号。

16.根据权利要求11至15任意一项所述的相关器，还包括代码切换装置，其将用于检测与所述输入信号之间相关性的所述伪随机噪声码进行切换。

17.根据权利要求11至16任意一项所述的相关器，其特征在于，所述相位有差异的相关值为依次偏移1个码片或1/2个码片的相关值。

18.根据权利要求11至17任意一项所述的相关器，其特征在于，所述存储装置由双端口型随机存取存储器构成。

19.根据权利要求10至18任意一项所述的相关器，其特征在于，包括比较从所述第一子相关器输出的K个相关值与所述固定字是否互相一致的比较器，以代替所述第二子相关器。

20.一种相关器，用于对预定长度为N的数据检测相关性，其包括长度为M的第一子相关器以及长度为K的第二子相关器，M和K都为所述N的约数，其中

所述第一子相关器检测在长度为M的输入数据和为了检测与所述长度为M的输入数据相关性而预先准备的长度为M的数据之间的相关性，

所述第二子相关器检测在所述第一子相关器输出的K个相关值和为了检测与从所述第一子相关器输出的相关值的相关性而预先准备的K个数据之间的相关性。

21.一种CDMA方式的通信装置，包括权利要求7至18任意一项所述的相关器。

22.一种扩频方式的通信装置，其特征在于，具有用于同步捕获的相关器，

该相关器由以下装置构成：

第一子相关器，为了对被扩频后输入信号进行逆扩频，而检测该输入信号和伪随机噪声码之间的相关性；

第二子相关器，对从所述第一子相关器输出的预定个数的相关值输出和同步码型检测相关性。

23.一种扩频方式的通信装置，其特征在于，具有用于同步捕获的相关器，该相关器由以下装置构成：

第一子相关器，为了对被扩频后输入信号进行逆扩频，而检测该输入信号和伪随机噪声码之间的相关性；

比较器，比较从所述第一子相关器输出的预定个数的相关值输出与同步码型之间是否互相一致。

Images