WO2026018656A1 - 検出システム - Google Patents

検出システム

Info

Publication number
WO2026018656A1
WO2026018656A1 PCT/JP2025/023347 JP2025023347W WO2026018656A1 WO 2026018656 A1 WO2026018656 A1 WO 2026018656A1 JP 2025023347 W JP2025023347 W JP 2025023347W WO 2026018656 A1 WO2026018656 A1 WO 2026018656A1
Authority
WO
WIPO (PCT)
Prior art keywords
block
detection
circuit
attribute
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2025/023347
Other languages
English (en)
French (fr)
Inventor
史掘 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Publication of WO2026018656A1 publication Critical patent/WO2026018656A1/ja
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/046—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by electromagnetic means

Definitions

  • This disclosure relates to a detection system.
  • Patent Documents 1 and 2 Position detection sensors that use LC resonance to detect position are known (for example, see Patent Documents 1 and 2).
  • Patent Document 2 describes how the type of stylus pen tip can be recognized by varying the resonance frequencies of different types of pen tips.
  • Patent No. 7361731 Japanese Patent Application Laid-Open No. 2019-132636
  • the present disclosure aims to provide a detection system that can acquire the position of a block placed on a substrate.
  • a detection system includes a flat substrate, a block placed on the substrate, and a detection device that detects the block.
  • the block has an LC parallel circuit disposed inside it.
  • the detection device includes a detection panel having a plurality of electrodes disposed on a surface facing the substrate, and a processing circuit that acquires at least the position of the block on the substrate based on signals transmitted and received between the detection panel and the LC parallel circuit via the plurality of electrodes on the detection panel.
  • FIG. 1 is a schematic diagram showing the configuration of a detection system according to an embodiment.
  • FIG. 2 is a plan view schematically showing an example of an electrode arrangement on a detection panel.
  • FIG. 3 is a vertical cross-sectional view showing a schematic configuration of the block.
  • FIG. 4 is a block diagram showing an example of the configuration of the processing circuit.
  • FIG. 5 is a diagram showing the connection between the LC parallel circuit and the processing circuit in the block.
  • FIG. 6 is a plan view schematically showing a modified example of the electrode arrangement on the detection panel.
  • FIG. 7 is a top view showing an example of block arrangement on a substrate.
  • FIG. 8 is a top view showing an example of block arrangement on a substrate.
  • FIG. 9 is a flowchart illustrating an example of a detection process in the detection system according to the embodiment.
  • FIG. 10 is a conceptual diagram showing a specific example of a block.
  • FIG. 11 is a conceptual diagram showing a first example of the correspondence between the attribute of each block and the resonant frequency of the LC resonant circuit.
  • FIG. 12 is a conceptual diagram showing a second example of the correspondence between the attribute of each block and the resonant frequency of the LC resonant circuit.
  • FIG. 13 is a vertical cross-sectional view schematically showing a first modified example of the block.
  • FIG. 14 is a conceptual diagram showing a first example of the correspondence between the attributes of each face of a block and the resonant frequency of an LC resonant circuit.
  • FIG. 10 is a conceptual diagram showing a specific example of a block.
  • FIG. 11 is a conceptual diagram showing a first example of the correspondence between the attribute of each block and the resonant frequency of the
  • FIG. 15 is a conceptual diagram showing a second example of the correspondence between the attributes of each face of a block and the resonant frequency of an LC resonant circuit.
  • FIG. 16 is a vertical cross-sectional view schematically showing a second modified example of the block.
  • FIG. 17 is a conceptual diagram showing a third example of the correspondence between the attributes of each face of a block and the resonant frequency of an LC resonant circuit.
  • FIG. 1 is a schematic diagram showing the configuration of a detection system according to an embodiment. As shown in FIG. 1, the detection system 1 includes a substrate 2, a plurality of blocks 3, and a detection device 4.
  • Examples of the detection system 1 include educational toys in which blocks engraved with letters or symbols, such as English letters, are arranged side by side, and board games such as shogi, chess, and Reversi.
  • the base 2 is, for example, the base of the educational toy made of a flat wooden plate, or a non-conductive board such as a shogi board, chess board, or Reversi board.
  • the multiple blocks 3 are, for example, cubic wooden blocks, shogi pieces, chess pieces, Reversi pieces, or other non-conductive blocks.
  • the detection device 4 includes a detection panel 10 and a processing circuit 20.
  • Figure 2 is a plan view showing an example of the electrode arrangement on the detection panel.
  • Figure 3 is a vertical cross-sectional view showing the block configuration.
  • the detection panel 10 has multiple electrodes Tx, Rx arranged in the xy plane facing the substrate 2.
  • the drive electrodes Tx and detection electrodes Rx are arranged alternately in the x direction (first direction). Furthermore, the drive electrodes Tx and detection electrodes Rx are arranged alternately in the y direction (second direction). As a result, the drive electrodes Tx and detection electrodes Rx are arranged in a checkerboard pattern in a planar view.
  • Electrodes Tx, Rx are provided on the sensor substrate 11.
  • An electrode protection layer 15 and a substrate 2 are laminated on the surface of the sensor substrate 11 on which the multiple electrodes Tx, Rx are provided.
  • an LC parallel circuit 35 is provided inside the block 3. Electrodes 31, 32 at both ends of the LC parallel circuit 35 are arranged to overlap electrodes Tx, Rx of the detection panel 10 in the z direction. In this disclosure, the resonant frequencies of the LC parallel circuits 35 of the multiple blocks 3 are different.
  • Figure 4 is a block diagram showing an example configuration of a processing circuit.
  • Figure 5 is a diagram showing the connection between the LC parallel circuit and the processing circuit within the block.
  • the processing circuit 20 includes a drive circuit 21, a detection circuit 22, an analysis circuit 23, and a memory circuit 24.
  • the processing circuit 20 detects the position of the block 3 by utilizing changes in the mutual capacitance between the drive electrode Tx and the detection electrode Rx and the resonance of the LC parallel circuit 35 within the block 3.
  • the drive circuit 21 supplies a drive signal VD to the drive electrodes Tx.
  • the detection circuit 22 acquires the detection signal Vdet for each detection electrode Rx output from the detection panel 10 and generates a signal value Vo.
  • the detection circuit 22 is, for example, an analog front end (AFE) IC.
  • the output stage of the detection circuit 22 is, for example, a sample-and-hold circuit.
  • the analysis circuit 23 and memory circuit 24 are composed of, for example, an MCU (Micro Control Unit), RAM, EEPROM, ROM, etc.
  • MCU Micro Control Unit
  • RAM Random Access Memory
  • EEPROM Electrically Erasable Memory Memory
  • ROM Read Only Memory
  • the analysis circuit 23 detects the block 3 placed on the substrate 2 based on the signal value Vo for each detection electrode Rx output from the detection circuit 22, and obtains the position of the block 3 on the substrate 2. Specifically, for example, the position of the block 3 on the substrate 2 can be obtained by threshold-determining the signal value Vo for each detection electrode Rx.
  • the threshold for the signal value Vo for each detection electrode Rx is stored in the memory circuit 24.
  • the analysis circuit 23 has the function of acquiring the attributes of the detected blocks 3.
  • the attributes of each of the multiple blocks 3 are set corresponding to the resonant frequency of each LC parallel circuit 35.
  • the correspondence between the attributes of each of the multiple blocks 3 and the resonant frequency of the LC parallel circuit 35 is stored in the memory circuit 24.
  • FIG. 6 is a plan view schematically showing a modified example of the electrode arrangement on the detection panel.
  • a plurality of drive electrodes Tx extending in the x direction (first direction) may be arranged in the y direction (second direction), and a plurality of detection electrodes Rx extending in the y direction (second direction) may be arranged in the x direction (first direction) on top of the surface on which these plurality of drive electrodes Tx are provided.
  • the drive electrodes Tx and detection electrodes Rx are arranged in a checkerboard pattern in a plan view, similar to Figure 2.
  • Figures 7 and 8 are top views showing examples of block arrangements on a substrate.
  • the electrode arrangement on the detection panel 10 is the same as that shown in Figure 2, and in Figure 8, the electrode arrangement on the detection panel 10 is the same as that shown in Figure 6.
  • block 3 is placed in a section on the substrate 2 assigned address "c6.” This causes the drive electrode Tx of the detection panel 10 and electrode 31 (or electrode 32) of block 3 to overlap in the z direction, and the detection electrode Rx of the detection panel 10 and electrode 32 (or electrode 31) of block 3 to overlap in the z direction.
  • the resonant frequency of the LC parallel circuit 35 of block 3 matches the frequency of the drive signal VD supplied from the drive circuit 21 via the drive electrode Tx, it can be detected that block 3 is placed in the section on the substrate 2 assigned address "c6.”
  • FIG. 9 is a flowchart showing an example of detection processing in the detection system according to the embodiment.
  • the drive circuit 21 supplies a drive signal VD of frequency fn to the drive electrode Tx, and the detection circuit 22 acquires the signal value Vo of the detection electrode Rx.
  • the analysis circuit 23 determines that block 3 with block attribute number n exists in the section where the signal value Vo of the detection electrode Rx is equal to or greater than a preset threshold (step S005; Yes), stores the address (position) of the section and the attribute of block 3 in the memory circuit 24 (step S006), and proceeds to processing in step S007.
  • step S005 determines that block 3 with block attribute number n does not exist on the substrate 2 (step S005; No), and proceeds to processing in step S007.
  • the processing circuit 20 determines whether the detection process has been performed for all attributes of block 3 (step S007), and if there are attributes for which the detection process has not been performed (step S007; No), it repeats the processes from step S002 onwards.
  • step S007 N, step S007; Yes
  • the detection process shown in Figure 9 ends.
  • Figure 10 is a conceptual diagram showing a specific example of a block.
  • Figure 11 is a conceptual diagram showing a first example of the correspondence between the attributes of each block and the resonant frequency of an LC resonant circuit.
  • Figures 10 and 11 illustrate an example in which block 3 is an uppercase alphabet block.
  • Figure 12 is a conceptual diagram showing a second example of the correspondence between the attributes of each block and the resonant frequency of an LC resonant circuit.
  • Figure 12 illustrates an example in which block 3 is a chess piece.
  • N 6
  • FIG. 13 is a vertical cross-sectional view schematically showing a first modified example of a block.
  • an LC parallel circuit 35a corresponding to the first surface SF1 and an LC parallel circuit 35b corresponding to the second surface SF2 are provided inside the block 3a.
  • Figure 14 is a conceptual diagram showing a first example of the correspondence between the attributes of each face of a block and the resonant frequency of an LC resonant circuit.
  • Figure 14 illustrates an example in which block 3 is a reversi piece.
  • Figure 15 is a conceptual diagram showing a second example of the correspondence between the attributes of each face of a block and the resonant frequency of an LC resonant circuit.
  • Figure 15 illustrates an example in which block 3 is a shogi piece.
  • FIG. 16 is a vertical cross-sectional view schematically illustrating a second modified example of a block.
  • the block 3b is a cube, and the block 3b is provided therein with an LC parallel circuit 35a corresponding to the first surface SF1, an LC parallel circuit 35b corresponding to the second surface SF2, an LC parallel circuit 35c corresponding to the third surface SF3, an LC parallel circuit 35d corresponding to the fourth surface SF4, an LC parallel circuit 35e corresponding to the fifth surface SF5, and an LC parallel circuit 35f corresponding to the sixth surface SF6.
  • the fifth surface SF5, the LC parallel circuit 35e, the sixth surface SF6, and the LC parallel circuit 35f are omitted from FIG. 16.
  • Figure 17 is a conceptual diagram showing a third example of the correspondence between the attributes of each face of a block and the resonant frequency of an LC resonant circuit.
  • Figure 17 illustrates an example in which block 3 is a die.
  • the processing circuit 20 detects the block 3 placed on the substrate 2 by utilizing the change in mutual capacitance between the drive electrode and the detection electrode and the resonance of the LC parallel circuit 35 in the block 3.
  • the processing circuit 20 may detect the block 3 placed on the substrate 2 by utilizing the change in self-capacitance of the detection electrode and the resonance of the LC parallel circuit 35 in the block 3.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)

Abstract

平板状の振動板にアクチュエーターを設けた音出力装置の意匠性を高める。検出システム１は、平板状の基盤２と、基盤２上に配置されるブロック３と、ブロック３を検出する検出装置４と、を含む。ブロック３の内部にＬＣ並列回路が設けられている。検出装置４は、基盤２と対向する面内に複数の電極が設けられた検出パネル１０と、検出パネル１０の複数の電極を介してＬＣ並列回路との間で送受信される信号に基づき、少なくともブロック３の基盤２上における位置を取得する処理回路２０と、を備える。

Description

検出システム
　本開示は、検出システムに関する。
　従来、ＬＣ共振を用いて位置を検出する位置検出センサが知られている（例えば、特許文献１、２）。特許文献２には、種類が異なるペン先の共振周波数を互いに異ならせることで、スタイラスペンのペン先の種類を認識可能とすることが記載されている。
特許第７３６１７３１号公報 特開２０１９－１３２６３６号公報
　例えば、英字等の文字や記号が刻印されたブロックを並べて配置する知育玩具や将棋等のボードゲームの基盤上において、ブロックや駒の位置をシステム上で把握することが望まれている。
　本開示は、基盤上に配置されたブロックの位置を取得することができる検出システムを提供することを目的とする。
　本開示の一態様に係る検出システムは、平板状の基盤と、前記基盤上に配置されるブロックと、前記ブロックを検出する検出装置と、を含み、前記ブロックの内部にＬＣ並列回路が設けられ、前記検出装置は、前記基盤と対向する面内に複数の電極が設けられた検出パネルと、前記検出パネルの複数の電極を介して前記ＬＣ並列回路との間で送受信される信号に基づき、少なくとも前記ブロックの前記基盤上における位置を取得する処理回路と、を備える。
図１は、実施形態に係る検出システムの構成を示す概略図である。 図２は、検出パネル上の電極配置例を模式的に示す平面図である。 図３は、ブロックの概略構成を模式的に示す縦断面図である。 図４は、処理回路の構成例を示すブロック図である。 図５は、ブロック内のＬＣ並列回路と処理回路との接続態様を示す図である。 図６は、検出パネル上の電極配置例の変形例を模式的に示す平面図である。 図７は、基盤上のブロック配置例を示す上面視図である。 図８は、基盤上のブロック配置例を示す上面視図である。 図９は、実施形態に係る検出システムにおける検出処理の一例を示すフローチャートである。 図１０は、ブロックの具体例を示す概念図である。 図１１は、ブロックごとの属性とＬＣ共振回路の共振周波数との対応関係の第１例を示す概念図である。 図１２は、ブロックごとの属性とＬＣ共振回路の共振周波数との対応関係の第２例を示す概念図である。 図１３は、ブロックの第１変形例を模式的に示す縦断面図である。 図１４は、ブロックの面ごとの属性とＬＣ共振回路の共振周波数との対応関係の第１例を示す概念図である。 図１５は、ブロックの面ごとの属性とＬＣ共振回路の共振周波数との対応関係の第２例を示す概念図である。 図１６は、ブロックの第２変形例を模式的に示す縦断面図である。 図１７は、ブロックの面ごとの属性とＬＣ共振回路の共振周波数との対応関係の第３例を示す概念図である。
　本開示を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。なお、以下の実施形態に記載した内容により本開示が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。また、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本開示の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本開示の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
　図１は、実施形態に係る検出システムの構成を示す概略図である。図１に示すように、検出システム１は、基盤２と、複数のブロック３と、検出装置４と、を含む。
　検出システム１としては、例えば、英字等の文字や記号が刻印されたブロックを並べて配置する知育玩具や、将棋、チェス、リバーシ等のボードゲームが例示される。基盤２は、例えば、平板状の木材で構成される知育玩具の基台、将棋盤、チェスボード、リバーシ盤等の非導電体板である。複数のブロック３は、例えば、立方体形状の木材ブロック、将棋駒、チェスピース、リバーシ駒等の非導電体ブロックである。
　検出装置４は、検出パネル１０と、処理回路２０と、を備えている。図２は、検出パネル上の電極配置例を模式的に示す平面図である。図３は、ブロックの概略構成を模式的に示す縦断面図である。
　検出パネル１０は、基盤２と対向するｘｙ平面内に複数の電極Ｔｘ，Ｒｘが設けられている。図２に示す例において、駆動電極Ｔｘと検出電極Ｒｘとは、ｘ方向（第１方向）に交互に並んで設けられている。また、駆動電極Ｔｘと検出電極Ｒｘとは、ｙ方向（第２方向）に交互に並んで設けられている。これにより、平面視において、駆動電極Ｔｘと検出電極Ｒｘとが市松紋様状に配置される。
　複数の電極Ｔｘ，Ｒｘは、センサ基板１１上に設けられている。センサ基板１１上の複数の電極Ｔｘ，Ｒｘが設けられた面に電極保護層１５及び基盤２が積層される。
　図３に示すように、ブロック３の内部には、ＬＣ並列回路３５が設けられている。ＬＣ並列回路３５の両端電極３１，３２は、それぞれ、ｚ方向に検出パネル１０の電極Ｔｘ，Ｒｘと重ねて配置される。本開示において、複数のブロック３は、それぞれ、ＬＣ並列回路３５の共振周波数が異なっている。
　図４は、処理回路の構成例を示すブロック図である。図５は、ブロック内のＬＣ並列回路と処理回路との接続態様を示す図である。
　図４に示すように、処理回路２０は、駆動回路２１、検出回路２２、解析回路２３、及び記憶回路２４を含む。処理回路２０は、駆動電極Ｔｘと検出電極Ｒｘとの相互静電容量の変化と、ブロック３内のＬＣ並列回路３５の共振を利用して、ブロック３の位置等を検出する。
　駆動回路２１は、駆動電極Ｔｘに駆動信号ＶＤを供給する。検出回路２２は、検出パネル１０から出力される検出電極Ｒｘごとの検出信号Ｖｄｅｔを取得し、信号値Ｖｏを生成する。検出回路２２は、例えばアナログフロントエンド（ＡＦＥ：Analog　Front　End）ＩＣである。検出回路２２の出力段は、例えばサンプルホールド回路である。
　基盤２上に配置されたブロック３のＬＣ並列回路３５の共振周波数と、駆動電極Ｔｘを介して駆動回路２１から供給される駆動信号ＶＤの周波数とが一致したとき、検出電極Ｒｘを介して検出回路２２に入力される検出信号Ｖｄｅｔの振幅が大きくなり、検出回路２２から出力される信号値Ｖｏが大きくなる。
　解析回路２３及び記憶回路２４は、例えばＭＣＵ（Micro　Control　Unit）やＲＡＭ、ＥＥＰＲＯＭ、ＲＯＭ等で構成される。
　解析回路２３は、検出回路２２から出力される検出電極Ｒｘごとの信号値Ｖｏに基づき、基盤２上に配置されたブロック３を検出し、ブロック３の基盤２上における位置を取得する。具体的には、例えば、検出電極Ｒｘごとの信号値Ｖｏを閾値判定することにより、ブロック３の基盤２上における位置を取得することができる。検出電極Ｒｘごとの信号値Ｖｏに対する閾値は、記憶回路２４に格納されている。
　また、本開示において、解析回路２３は、検出したブロック３の属性を取得する機能を有している。複数のブロック３ごとの属性は、それぞれ、ＬＣ並列回路３５ごとの共振周波数に対応して設定される。複数のブロック３ごとの属性とＬＣ並列回路３５の共振周波数との対応関係は、記憶回路２４に格納されている。
　なお、検出パネル１０上の電極配置は、図２に示す態様に限定されない。図６は、検出パネル上の電極配置例の変形例を模式的に示す平面図である。
　図６に示すように、ｘ方向（第１方向）に延在する複数の駆動電極Ｔｘがｙ方向（第２方向）に配列され、これら複数の駆動電極Ｔｘが設けられる面に重ねて、ｙ方向（第２方向）に延在する複数の検出電極Ｒｘがｘ方向（第１方向）に配列される態様であっても良い。これにより、図２と同様に、平面視において、駆動電極Ｔｘと検出電極Ｒｘとが市松紋様状に配置される。
　図７及び図８は、基盤上のブロック配置例を示す上面視図である。図７では、検出パネル１０上の電極配置を図２に示す態様とし、図８では、検出パネル１０上の電極配置を図６に示す態様としている。
　図７及び図８では、基盤２の盤面を８×８＝６４の区画に仕切る線ＨＬ，ＶＬが設けられ、区画ごとに検出パネル１０の駆動電極Ｔｘ及び検出電極Ｒｘを対応させた態様を例示している。このような態様において、例えば、基盤２上において番地「ｃ６」が割り当てられた区画にブロック３を配置する。これにより、検出パネル１０の駆動電極Ｔｘとブロック３の電極３１（又は電極３２）とがｚ方向に重なり、検出パネル１０の検出電極Ｒｘとブロック３の電極３２（又は電極３１）とがｚ方向に重なる。そして、ブロック３のＬＣ並列回路３５の共振周波数と、駆動電極Ｔｘを介して駆動回路２１から供給される駆動信号ＶＤの周波数とが一致したとき、基盤２上の番地「ｃ６」が割り当てられた区画にブロック３が配置されていることを検知することができる。
　図９は、実施形態に係る検出システムにおける検出処理の一例を示すフローチャートである。
　図９に示すブロック検出処理において、処理回路２０は、ブロック属性番号ｎ（ｎは、０からＮまでの整数、Ｎは、ブロック３の属性数）をリセットし（ｎ＝０、ステップＳ００１）、ブロック属性番号ｎをインクリメントして（ｎ＝ｎ＋１、ステップＳ００２）、駆動信号ＶＤの周波数ｆをブロック属性番号ｎに対応する共振周波数ｆｎに設定して（ｆ＝ｆｎ、ステップＳ００３）、基盤２上で割り当てられた区画ごとにブロック３の検出処理を実行する（ステップＳ００４）。
　具体的に、駆動回路２１は、周波数ｆｎの駆動信号ＶＤを駆動電極Ｔｘに供給し、検出回路２２は、検出電極Ｒｘの信号値Ｖｏを取得する。
　解析回路２３は、検出電極Ｒｘの信号値Ｖｏが予め設定されている閾値以上となった区画にブロック属性番号ｎのブロック３が存在するものとして判定し（ステップＳ００５；Ｙｅｓ）、当該区画の番地（位置）とブロック３の属性とを記憶回路２４に格納して（ステップＳ００６）、ステップＳ００７の処理に移行する。
　また、解析回路２３は、基盤２上で割り当てられた全区画の検出電極Ｒｘの信号値Ｖｏが予め設定されている閾値未満となった場合、ブロック属性番号ｎのブロック３が基盤２上に存在しないものとして判定し（ステップＳ００５；Ｎｏ）、ステップＳ００７の処理に移行する。
　処理回路２０は、ブロック３の全ての属性に対して検出処理を実行したか否かを判定し（ステップＳ００７）、検出処理が未実施の属性がある場合（ステップＳ００７；Ｎｏ）、ステップＳ００２以降の処理を繰り返し実行する。ブロック３の全ての属性に対して検出処理を実行すると（ｎ＝Ｎ、ステップＳ００７；Ｙｅｓ）、図９に示す検出処理を終了する。
　図１０は、ブロックの具体例を示す概念図である。図１１は、ブロックごとの属性とＬＣ共振回路の共振周波数との対応関係の第１例を示す概念図である。図１０及び図１１では、ブロック３が大文字の英字ブロックである態様を例示している。
　図１０及び図１１に示すように、ブロック３が大文字の英字ブロックである態様において、検出対象とするブロック３は、“Ａ”、“Ｂ”、“Ｃ”、・・・、“Ｚ”の２６通り（Ｎ＝２６）の属性を有している。この場合、図９に示す検出処理において、まず、処理回路２０は、属性番号ｎ＝１の属性“Ａ”の英字ブロックに対応する共振周波数ｆ１を駆動電極Ｔｘに供給する駆動信号ＶＤの周波数ｆとして設定し（ｆ＝ｆ１、ステップＳ００３）、属性“Ａ”の英字ブロックの検出処理を実行する（ステップＳ００４～Ｓ００６）。
　続いて、処理回路２０は、属性番号ｎ＝２の属性“Ｂ”の英字ブロックに対応する共振周波数ｆ２を駆動電極Ｔｘに供給する駆動信号ＶＤの周波数ｆとして設定し（ｆ＝ｆ２、ステップＳ００３）、属性“Ｂ”の英字ブロックの検出処理を実行する（ステップＳ００４～Ｓ００６）。
　続いて、処理回路２０は、属性番号ｎ＝３の属性“Ｃ”の英字ブロックに対応する共振周波数ｆ３を駆動電極Ｔｘに供給する駆動信号ＶＤの周波数ｆとして設定し（ｆ＝ｆ３、ステップＳ００３）、属性“Ｃ”の英字ブロックの検出処理を実行する（ステップＳ００４～Ｓ００６）。
　処理回路２０は、属性番号ｎを順次インクリメントする（ステップＳ００２）。そして、属性番号ｎ＝２６となると、属性“Ｚ”の英字ブロックに対応する共振周波数ｆ２６を駆動電極Ｔｘに供給する駆動信号ＶＤの周波数ｆとして設定し（ｆ＝ｆ２６、ステップＳ００３）、属性“Ｚ”の英字ブロックの検出処理を実行して（ステップＳ００４～Ｓ００６）、図９に示す検出処理を終了する。
　これにより、英字ブロックを並べて配置する知育玩具において、知育玩具の基台上における英字ブロックの並び順を取得することができる。言い換えると、基台上に並べられた英字ブロックにより構成された言葉を認識することができる。
　図１２は、ブロックごとの属性とＬＣ共振回路の共振周波数との対応関係の第２例を示す概念図である。図１２では、ブロック３がチェスピースである態様を例示している。
　図１２に示すように、ブロック３がチェスピースである態様において、検出対象とするブロック３は、“キング”、“クイーン”、“ルーク”、“ビショップ”、“ナイト”、“ポーン”、の６通り（Ｎ＝６）の属性を有している。この場合、図９に示す検出処理において、まず、処理回路２０は、属性番号ｎ＝１の属性“キング”のチェスピースに対応する共振周波数ｆ１を駆動電極Ｔｘに供給する駆動信号ＶＤの周波数ｆとして設定し（ｆ＝ｆ１、ステップＳ００３）、属性“キング”のチェスピースの検出処理を実行する（ステップＳ００４～Ｓ００６）。
　続いて、処理回路２０は、属性番号ｎ＝２の属性“クイーン”のブロック３に対応する共振周波数ｆ２を駆動電極Ｔｘに供給する駆動信号ＶＤの周波数ｆとして設定し（ｆ＝ｆ２、ステップＳ００３）、属性“クイーン”のチェスピースの検出処理を実行する（ステップＳ００４～Ｓ００６）。
　続いて、処理回路２０は、属性番号ｎ＝３の属性“ルーク”のチェスピースに対応する共振周波数ｆ３を駆動電極Ｔｘに供給する駆動信号ＶＤの周波数ｆとして設定し（ｆ＝ｆ３、ステップＳ００３）、属性“ルーク”のチェスピースの検出処理を実行する（ステップＳ００４～Ｓ００６）。
　処理回路２０は、属性番号ｎを順次インクリメントする（ステップＳ００２）。そして、属性番号ｎ＝６となると、属性“ポーン”のチェスピースに対応する共振周波数ｆ６を駆動電極Ｔｘに供給する駆動信号ＶＤの周波数ｆとして設定し（ｆ＝ｆ６、ステップＳ００３）、属性“ポーン”のチェスピースの検出処理を実行して（ステップＳ００４～Ｓ００６）、図９に示す検出処理を終了する。
　これにより、チェスボード上のチェスピースの配置を取得することができる。
　図１３は、ブロックの第１変形例を模式的に示す縦断面図である。図１３に示す第１変形例において、ブロック３ａの内部には、第１面ＳＦ１に対応するＬＣ並列回路３５ａ、及び、第２面ＳＦ２に対応するＬＣ並列回路３５ｂが設けられている。
　図１４は、ブロックの面ごとの属性とＬＣ共振回路の共振周波数との対応関係の第１例を示す概念図である。図１４では、ブロック３がリバーシ駒である態様を例示している。
　図１４に示すように、ブロック３がリバーシ駒である態様において、検出対象とするブロック３の面は、リバーシ駒の第１面ＳＦ１の“白”、リバーシ駒の第２面ＳＦ２の“黒”の２通り（Ｎ＝２）の属性を有している。この場合、図９に示す検出処理において、まず、処理回路２０は、属性番号ｎ＝１の属性“白”面に対応する共振周波数ｆ１を駆動電極Ｔｘに供給する駆動信号ＶＤの周波数ｆとして設定し（ｆ＝ｆ１、ステップＳ００３）、属性“白”面の検出処理を実行する（ステップＳ００４～Ｓ００６）。
　続いて、処理回路２０は、属性番号ｎ＝２の属性“黒”面に対応する共振周波数ｆ２を駆動電極Ｔｘに供給する駆動信号ＶＤの周波数ｆとして設定し（ｆ＝ｆ２、ステップＳ００３）、属性“黒”面の検出処理を実行して（ステップＳ００４～Ｓ００６）、図９に示す検出処理を終了する。
　これにより、リバーシ盤上のリバーシ駒の配置を取得することができる。
　図１５は、ブロックの面ごとの属性とＬＣ共振回路の共振周波数との対応関係の第２例を示す概念図である。図１５では、ブロック３が将棋駒である態様を例示している。
　図１５に示すように、ブロック３が将棋駒である態様において、検出対象とするブロック３の面は、“王将”、“玉将”、“金将”、“角行”の第１面ＳＦ１の“角”、“角行”の第２面ＳＦ２の“竜馬”、“飛車”の第１面ＳＦ１の“飛”、“飛車”の第２面ＳＦ２の“竜”、“銀将”の第１面ＳＦ１の“銀”、“銀将”の第２面ＳＦ２の“成銀”、“桂馬”の第１面ＳＦ１の“桂”、“桂馬”の第２面ＳＦ２の“成桂”、“香車”の第１面ＳＦ１の“香”、“香車”の第２面ＳＦ２の“成香”、“歩兵”の第１面ＳＦ１の“歩”、“歩兵”の第２面ＳＦ２の“と金”、の１５通り（Ｎ＝１５）の属性を有している。この場合、図９に示す検出処理において、まず、処理回路２０は、属性番号ｎ＝１の属性“王将”に対応する共振周波数ｆ１を駆動電極Ｔｘに供給する駆動信号ＶＤの周波数ｆとして設定し（ｆ＝ｆ１、ステップＳ００３）、属性“王将”の検出処理を実行する（ステップＳ００４～Ｓ００６）。
　続いて、処理回路２０は、属性番号ｎ＝２の属性“玉将”に対応する共振周波数ｆ２を駆動電極Ｔｘに供給する駆動信号ＶＤの周波数ｆとして設定し（ｆ＝ｆ２、ステップＳ００３）、属性“玉将”の検出処理を実行する（ステップＳ００４～Ｓ００６）。
　続いて、処理回路２０は、属性番号ｎ＝３の属性“金将”に対応する共振周波数ｆ３を駆動電極Ｔｘに供給する駆動信号ＶＤの周波数ｆとして設定し（ｆ＝ｆ３、ステップＳ００３）、属性“金将”の検出処理を実行する（ステップＳ００４～Ｓ００６）。
　続いて、処理回路２０は、属性番号ｎ＝４の属性“角”に対応する共振周波数ｆ４を駆動電極Ｔｘに供給する駆動信号ＶＤの周波数ｆとして設定し（ｆ＝ｆ４、ステップＳ００３）、属性“角”の検出処理を実行する（ステップＳ００４～Ｓ００６）。
　続いて、処理回路２０は、属性番号ｎ＝５の属性“竜馬”に対応する共振周波数ｆ５を駆動電極Ｔｘに供給する駆動信号ＶＤの周波数ｆとして設定し（ｆ＝ｆ５、ステップＳ００３）、属性“竜馬”の検出処理を実行する（ステップＳ００４～Ｓ００６）。
　処理回路２０は、属性番号ｎを順次インクリメントする（ステップＳ００２）。そして、属性番号ｎ＝１５となると、属性“と金”に対応する共振周波数ｆ１５を駆動電極Ｔｘに供給する駆動信号ＶＤの周波数ｆとして設定し（ｆ＝ｆ１５、ステップＳ００３）、属性“と金”の検出処理を実行して（ステップＳ００４～Ｓ００６）、図９に示す検出処理を終了する。
　これにより、将棋盤上の将棋駒の配置を取得することができる。
　図１６は、ブロックの第２変形例を模式的に示す縦断面図である。図１６に示す第２変形例では、ブロック３ｂが立方体である態様において、ブロック３ｂの内部には、第１面ＳＦ１に対応するＬＣ並列回路３５ａ、第２面ＳＦ２に対応するＬＣ並列回路３５ｂ、第３面ＳＦ３に対応するＬＣ並列回路３５ｃ、第４面ＳＦ４に対応するＬＣ並列回路３５ｄ、第５面ＳＦ５に対応するＬＣ並列回路３５ｅ、及び、第６面ＳＦ６に対応するＬＣ並列回路３５ｆが設けられている。なお、図１６では、第５面ＳＦ５、ＬＣ並列回路３５ｅ、第６面ＳＦ６、及び、ＬＣ並列回路３５ｆを省略している。
　図１７は、ブロックの面ごとの属性とＬＣ共振回路の共振周波数との対応関係の第３例を示す概念図である。図１７では、ブロック３がサイコロである態様を例示している。
　図１７に示すように、ブロック３がサイコロである態様において、検出対象とするブロック３の面は、“１”、“２”、“３”、・・・、“６”の６通り（Ｎ＝６）の属性を有している。この場合、図９に示す検出処理において、まず、処理回路２０は、属性番号ｎ＝１の属性“１”の出目に対応する共振周波数ｆ１を駆動電極Ｔｘに供給する駆動信号ＶＤの周波数ｆとして設定し（ｆ＝ｆ１、ステップＳ００３）、属性“１”の出目の検出処理を実行する（ステップＳ００４～Ｓ００６）。
　続いて、処理回路２０は、属性番号ｎ＝２の属性“２”の出目に対応する共振周波数ｆ２を駆動電極Ｔｘに供給する駆動信号ＶＤの周波数ｆとして設定し（ｆ＝ｆ２、ステップＳ００３）、属性“２”の出目の検出処理を実行する（ステップＳ００４～Ｓ００６）。
　続いて、処理回路２０は、属性番号ｎ＝３の属性“３”の出目に対応する共振周波数ｆ３を駆動電極Ｔｘに供給する駆動信号ＶＤの周波数ｆとして設定し（ｆ＝ｆ３、ステップＳ００３）、属性“３”の出目の検出処理を実行する（ステップＳ００４～Ｓ００６）。
　処理回路２０は、属性番号ｎを順次インクリメントする（ステップＳ００２）。そして、属性番号ｎ＝６となると、属性“６”の出目に対応する共振周波数ｆ６を駆動電極Ｔｘに供給する駆動信号ＶＤの周波数ｆとして設定し（ｆ＝ｆ６、ステップＳ００３）、属性“６”の出目の検出処理を実行して（ステップＳ００４～Ｓ００６）、図９に示す検出処理を終了する。
　これにより、基盤２上におけるサイコロの出目を取得することができる。
　なお、上述した実施形態では、処理回路２０は、駆動電極と検出電極との相互静電容量の変化と、ブロック３内のＬＣ並列回路３５の共振を利用して、基盤２上に配置されたブロック３を検出する態様を例示したが、例えば、検出電極の自己静電容量の変化と、ブロック３内のＬＣ並列回路３５の共振を利用して、基盤２上に配置されたブロック３を検出する態様であっても良い。
　以上、本開示の好適な実施の形態を説明したが、本開示このような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本開示の趣旨を逸脱しない範囲で種々の変更が可能である。本開示の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本開示の技術的範囲に属する。
　１　検出システム
　２　基盤
　３　ブロック
　４　検出装置
　１０　検出パネル
　１１　センサ基板
　１５　電極保護層
　２０　処理回路
　２１　駆動回路
　２２　検出回路
　２３　解析回路
　２４　記憶回路
　３１，３２　電極
　３５　ＬＣ並列回路
　Ｒｘ　検出電極（電極）
　Ｔｘ　駆動電極（電極）

Claims (8)

  1. 　平板状の基盤と、
    　前記基盤上に配置されるブロックと、
    　前記ブロックを検出する検出装置と、
    　を含み、
    　前記ブロックの内部にＬＣ並列回路が設けられ、
    　前記検出装置は、
    　前記基盤と対向する面内に複数の電極が設けられた検出パネルと、
    　前記検出パネルの複数の電極を介して前記ＬＣ並列回路との間で送受信される信号に基づき、少なくとも前記ブロックの前記基盤上における位置を取得する処理回路と、
    　を備える、
    　検出システム。
  2. 　前記ブロックは、
    　前記ＬＣ並列回路の両端電極がそれぞれ前記検出パネルの異なる電極に重ねて配置される、
    　請求項１に記載の検出システム。
  3. 　複数の前記ブロックを含み、
    　複数の前記ブロックは、それぞれ、前記ＬＣ並列回路の共振周波数が異なる、
    　請求項１又は２に記載の検出システム。
  4. 　複数の前記ブロックは、それぞれ、前記ＬＣ並列回路ごとの共振周波数に対応する属性が設定され、
    　前記処理回路は、複数の前記ブロックごとの属性を取得する、
    　請求項３に記載の検出システム。
  5. 　前記ブロックを構成する複数の面に対応して、それぞれ共振周波数が異なる複数のＬＣ並列回路が設けられている、
    　請求項１又は２に記載の検出システム。
  6. 　複数の前記面は、それぞれ、前記ＬＣ並列回路ごとの共振周波数に対応する属性が設定され、
    　前記処理回路は、複数の前記面ごとの属性を取得する、
    　請求項５に記載の検出システム。
  7. 　前記基盤は木材である、
    　請求項１に記載の検出システム。
  8. 　前記ブロックは木材である、
    　請求項１に記載の検出システム。
PCT/JP2025/023347 2024-07-17 2025-06-27 検出システム Pending WO2026018656A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2024114372 2024-07-17
JP2024-114372 2024-07-17

Publications (1)

Publication Number Publication Date
WO2026018656A1 true WO2026018656A1 (ja) 2026-01-22

Family

ID=98437231

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2025/023347 Pending WO2026018656A1 (ja) 2024-07-17 2025-06-27 検出システム

Country Status (1)

Country Link
WO (1) WO2026018656A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5129654A (en) * 1991-01-03 1992-07-14 Brehn Corporation Electronic game apparatus
JPH04506920A (ja) * 1989-10-25 1992-12-03 サイテック・リミテッド 電子式ゲーム装置における改良
JPH08314616A (ja) * 1995-05-12 1996-11-29 Wacom Co Ltd 位置指示器及びそれを用いた座標検出装置
US6168158B1 (en) * 1998-07-06 2001-01-02 Dgt Projects B.V. Device for detecting playing pieces on a board
JP2004505386A (ja) * 2000-07-28 2004-02-19 エヌ−トリグ　リミテッド 物理的物体位置決定装置および方法ならびにそれを使用したプラットフォーム
JP2009505209A (ja) * 2005-08-11 2009-02-05 エヌ−トリグ リミテッド 対象物情報検出のための装置およびそれを使用する方法
US20190087052A1 (en) * 2017-09-20 2019-03-21 Synaptics Incorporated Temperature compensation and noise avoidance for resonator pen

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04506920A (ja) * 1989-10-25 1992-12-03 サイテック・リミテッド 電子式ゲーム装置における改良
US5129654A (en) * 1991-01-03 1992-07-14 Brehn Corporation Electronic game apparatus
JPH08314616A (ja) * 1995-05-12 1996-11-29 Wacom Co Ltd 位置指示器及びそれを用いた座標検出装置
US6168158B1 (en) * 1998-07-06 2001-01-02 Dgt Projects B.V. Device for detecting playing pieces on a board
JP2004505386A (ja) * 2000-07-28 2004-02-19 エヌ−トリグ　リミテッド 物理的物体位置決定装置および方法ならびにそれを使用したプラットフォーム
JP2009505209A (ja) * 2005-08-11 2009-02-05 エヌ−トリグ リミテッド 対象物情報検出のための装置およびそれを使用する方法
US20190087052A1 (en) * 2017-09-20 2019-03-21 Synaptics Incorporated Temperature compensation and noise avoidance for resonator pen

Similar Documents

Publication Publication Date Title
TWI277021B (en) Interactive multi-sensory reading system electronic teaching/learning device
US20150242018A1 (en) System and method for recognizing objects with continuous capacitance sensing
US20160162040A1 (en) System and method for operating a computer program with physical objects
US20110018556A1 (en) Pressure and touch sensors on flexible substrates for toys
WO2015113358A1 (en) System and method for operating computer program with physical objects
WO2020011526A1 (de) Stiftförmiges eingabe- und/oder ausgabegerät und verfahren zur erzeugung eines haptischen signals
US20090163282A1 (en) Computer-readable storage medium storing game program, and game apparatus
US20120247308A1 (en) Multi-functional position sensing device having physical pattern layer
US4951545A (en) Electronic musical instrument
JP4001288B2 (ja) 静電結合を用いる圧力検出装置
WO2026018656A1 (ja) 検出システム
US12498812B2 (en) Input device detecting a touch input operation based on a panel tilt angle
US20150148121A1 (en) Identification apparatus
WO2021100868A1 (ja) 鍵盤装置の鍵操作の検出装置、鍵操作の検出方法、および鍵盤装置
EP3100142A1 (en) System and method for recognizing objects with continuous capacitance sensing
US20090153368A1 (en) Tactile input/output device and driving method thereof
JP2018133021A (ja) 触感提示装置及びタッチパネル
CN108066975A (zh) 识别装置
JP2017058502A (ja) 電子楽器用リード及び電子楽器
CN114863755A (zh) 五线谱学习装置
CN107875603A (zh) 乒乓球拍
JP3827317B2 (ja) コマンド処理装置
JP5376566B2 (ja) カードゲーム装置用のカードテーブル及びそのカードテーブルを備えたカードゲーム装置
CN106886732B (zh) 判断多个实物块的空间关系的系统
US20240264675A1 (en) Apparatus for providing feedback

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 25840607

Country of ref document: EP

Kind code of ref document: A1