WO2026018570A1 - 積層構造体 - Google Patents

積層構造体

Info

Publication number
WO2026018570A1
WO2026018570A1 PCT/JP2025/019261 JP2025019261W WO2026018570A1 WO 2026018570 A1 WO2026018570 A1 WO 2026018570A1 JP 2025019261 W JP2025019261 W JP 2025019261W WO 2026018570 A1 WO2026018570 A1 WO 2026018570A1
Authority
WO
WIPO (PCT)
Prior art keywords
buffer layer
layer
nitride semiconductor
crystalline region
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2025/019261
Other languages
English (en)
French (fr)
Inventor
眞澄 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Publication of WO2026018570A1 publication Critical patent/WO2026018570A1/ja
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN

Definitions

  • One embodiment of the present invention relates to a stacked structure including a nitride semiconductor layer.
  • Nitride semiconductors such as gallium nitride (GaN) are characterized by their wide bandgap and direct transition semiconductor properties. Taking advantage of the properties of gallium nitride, light-emitting diodes (LEDs) using gallium nitride have already been put to practical use. Gallium nitride also has high electron saturation mobility and breakdown voltage. In recent years, these properties of gallium nitride have been utilized in the development of transistors for high-frequency power devices.
  • GaN gallium nitride
  • LEDs light-emitting diodes
  • Gallium nitride films for light-emitting diodes or transistors are generally deposited on sapphire substrates at high temperatures of 800°C to 1000°C using MOCVD (Metal Organic Chemical Vapor Deposition) or HVPE (Hydride Vapor Phase Epitaxy).
  • MOCVD Metal Organic Chemical Vapor Deposition
  • HVPE Hydrophosphide Vapor Phase Epitaxy
  • micro LED display devices or mini LED display devices which implement tiny LED chips within the pixels of a circuit board, as next-generation display devices.
  • Micro LED display devices or mini LED display devices have high efficiency, high brightness, and high reliability.
  • Such micro LED display devices or mini LED display devices are manufactured by transferring LED chips to a backplane on which transistors made of oxide semiconductors or low-temperature polysilicon are formed (see, for example, Patent Document 1).
  • a method of forming gallium nitride-containing transistors and light-emitting diodes on the same substrate is also being considered (see, for example, Patent Document 2).
  • gallium nitride films are generally formed at high temperatures on sapphire substrates.
  • sapphire substrates are difficult to enlarge and are difficult to use as backplanes.
  • gallium nitride films that can be formed on large-area substrates, such as amorphous glass or amorphous plastic substrates, which are used as backplanes.
  • large-area substrates such as amorphous glass substrates, have low heat resistance, and gallium nitride films formed at low temperatures have the problem of low crystallinity.
  • one object of one embodiment of the present invention is to provide a stacked structure including a nitride semiconductor layer with a highly crystalline c-axis orientation.
  • a layered structure includes an amorphous substrate, a first buffer layer having crystallinity on the amorphous substrate, a second buffer layer having amorphousness on the first buffer layer, and a nitride semiconductor layer on the second buffer layer.
  • 1 is a schematic cross-sectional view showing the configuration of a laminated structure according to one embodiment of the present invention.
  • 1 is a cross-sectional TEM photograph of a laminated structure according to one embodiment of the present invention.
  • 1 is an electron beam diffraction image of a first buffer layer of a stacked structure according to one embodiment of the present invention.
  • 1 is an electron beam diffraction image of a nitride semiconductor layer of a stacked structure according to one embodiment of the present invention.
  • 1 is a cross-sectional TEM photograph of a laminated structure according to one embodiment of the present invention.
  • 1 is an electron diffraction image of a region including a first buffer layer and a nitride semiconductor layer in a stacked structure according to one embodiment of the present invention.
  • 1 is a schematic cross-sectional view showing the configuration of a light-emitting element according to one embodiment of the present invention.
  • 1 is a schematic cross-sectional view showing the configuration of a semiconductor element according
  • the terms “above” or “upper” or “below” or “belower” are used in this specification; however, as a general rule, the substrate on which the structure is formed is used as the reference, and “above” or “upper” refers to the direction from the substrate toward the structure. Conversely, “below” or “belower” refers to the direction from the structure toward the substrate. Therefore, in the expression “structure on substrate,” the surface of the structure facing the substrate is the bottom surface of the structure, and the surface on the opposite side is the top surface of the structure. Furthermore, the expression “structure on substrate” merely describes the top-bottom relationship between the substrate and the structure, and other components may be positioned between the substrate and the structure. Furthermore, the terms “above” or “upper” or “below” or “belower” refer to the order of stacking in a structure in which multiple layers are stacked, and the layers do not necessarily overlap in a planar view.
  • Configuration of laminated structure> 1 is a schematic cross-sectional view showing the configuration of a stacked structure according to one embodiment of the present invention.
  • the stacked structure 10 includes an amorphous substrate 100, an underlayer 110, a first buffer layer 120, a second buffer layer 130, and a nitride semiconductor layer 140. That is, the stacked structure 10 is a structure in which the underlayer 110, the first buffer layer 120, the second buffer layer 130, and the nitride semiconductor layer 140 are stacked in this order on the amorphous substrate 100.
  • Amorphous substrate 100 is a support substrate that supports each layer formed on amorphous substrate 100.
  • nitride semiconductor layer 140 of stacked structure 10 is formed by sputtering. Therefore, amorphous substrate 100 only needs to be heat resistant to, for example, approximately 600°C.
  • Amorphous substrate 100 is, for example, a glass substrate or a plastic substrate such as polyimide that can be made large and used as a backplane for display devices such as liquid crystal displays. Note that hereinafter, amorphous substrate 100 will be described as an amorphous glass substrate 100.
  • the underlayer 110 can prevent the diffusion of impurities (e.g., moisture or sodium (Na)) from the amorphous glass substrate 100. Since the laminated structure 10 having the underlayer 110 formed thereon prevents the diffusion of impurities from the amorphous glass substrate 100, the crystallinity of the first buffer layer 120 on the underlayer 110 can be improved.
  • the underlayer 110 can be, for example, silicon oxide (SiO x ) or silicon nitride (SiN x ).
  • the underlayer 110 can be a single film or a laminated film.
  • the underlayer 110 when the underlayer 110 is a laminated film, a laminated film of silicon nitride and silicon oxide (SiO x /SiN x ) can be used as the underlayer 110.
  • the underlayer 110 may be provided according to the properties of the amorphous glass substrate 100, and the laminated structure 10 may also be configured without the underlayer 110.
  • the first buffer layer 120 and the second buffer layer 130 can improve the crystallinity of the nitride semiconductor film formed on the second buffer layer 130.
  • the first buffer layer 120 and the second buffer layer 130 can control the c-axis of the nitride semiconductor film formed on the second buffer layer 130 to grow in the film thickness direction.
  • the first buffer layer 120 and the second buffer layer 130 can control the nitride semiconductor layer 140 to have a c-axis orientation.
  • Nitride semiconductors with a hexagonal close-packed structure grow in the c-axis direction to minimize surface energy, but forming a nitride semiconductor film on the first buffer layer 120 via the second buffer layer 130 promotes crystal growth of the nitride semiconductor film in the c-axis direction.
  • the first buffer layer 120 can be made of a material with a hexagonal close-packed structure, a face-centered cubic structure, or a structure equivalent thereto.
  • a hexagonal close-packed structure or a structure similar to a face-centered cubic structure includes a crystal structure in which the c-axis is not 90° relative to the a-axis and b-axis.
  • the first buffer layer 120 made of a material having a hexagonal close-packed structure or a structure similar thereto is oriented in the (0001) direction, i.e., the c-axis direction, relative to the amorphous glass substrate 100 (hereinafter referred to as the (0001) orientation of the hexagonal close-packed structure).
  • the first buffer layer 120 made of a material having a face-centered cubic structure or a structure similar thereto is oriented in the (111) direction relative to the amorphous glass substrate 100 (hereinafter referred to as the (111) orientation of the face-centered cubic structure). Because the first buffer layer 120 has a (0001) orientation of a hexagonal close-packed structure or a (111) orientation of a face-centered cubic structure, crystal growth in the c-axis direction of the nitride semiconductor film formed on the first buffer layer 120 via the second buffer layer 130 is promoted, and the nitride semiconductor layer 140 has a highly crystalline c-axis orientation.
  • the first buffer layer 120 has crystallinity.
  • the crystallinity of the first buffer layer 120 is obtained by XRD measurement. It can also be determined that the first buffer layer 120 has crystallinity when lattice fringes are observed in a TEM image of the first buffer layer 120.
  • Examples of materials that can be used for the first buffer layer 120 include titanium (Ti), titanium nitride (TiN x ), titanium oxide (TiO x ), graphene, zinc oxide (ZnO), magnesium diboride (MgB 2 ), aluminum (Al), silver (Ag), calcium (Ca), nickel (Ni), copper (Cu), strontium (Sr), rhodium (Rh), palladium (Pd), cerium (Ce), ytterbium (Yb), iridium (Ir), platinum (Pt), gold (Au), lead (Pb), actinium (Ac), thorium (Th), BiLaTiO, SrFeO, BiFeO, BaFeO, ZnFeO, and PMnN-PZT.
  • titanium, graphene, or zinc oxide is preferably used for the first buffer layer 120.
  • the second buffer layer 130 is amorphous.
  • the amorphous nature of the second buffer layer 130 is determined by XRD measurement. It is also possible to determine that the second buffer layer 130 is amorphous when no lattice fringes are observed in a TEM image of the second buffer layer 130.
  • a compound containing the elements contained in the first buffer layer 120 can be used as the second buffer layer 130.
  • titanium oxide or titanium nitride as the second buffer layer 130.
  • the second buffer layer 130 may be crystalline or amorphous. It is preferable that the film thickness of the second buffer layer 130 be greater than 0 nm and less than or equal to 10 nm.
  • the thickness of the second buffer layer 130 is greater than 10 nm, the nitride semiconductor film formed on the second buffer layer 130 will be less susceptible to the influence of the first buffer layer 120, and the crystallinity of the nitride semiconductor layer 140 will be reduced.
  • the nitride semiconductor layer 140 can be used as a semiconductor layer for devices such as LEDs (Light Emitting Diodes) or HEMTs (High Electron Mobility Transistors).
  • the nitride semiconductor layer 140 has a highly crystalline c-axis orientation.
  • the nitride semiconductor layer 140 can be made of, for example, aluminum nitride (AlN), gallium nitride (GaN), or indium nitride (InN), but is not limited to these.
  • the nitride semiconductor layer 140 may also be a nitride semiconductor containing at least two elements, namely, gallium (Ga), aluminum (Al), and indium (In).
  • the nitride semiconductor layer 140 can be made of not only an intrinsic semiconductor, but also a p-type or n-type semiconductor doped with impurities.
  • the nitride semiconductor layer 140 may be a p-type nitride semiconductor in which magnesium (Mg) is added to the nitride semiconductor described above, or an n-type nitride semiconductor in which silicon (Si) is added to the nitride semiconductor described above.
  • the nitride semiconductor layer 140 is formed on the second buffer layer 130, it is affected by the surface condition of the second buffer layer 130. If the surface of the second buffer layer 130 is significantly uneven, this can cause random crystal nuclei to form during the initial deposition of the nitride semiconductor layer 140. As a result, nitride semiconductor crystals grow in random directions, or adjacent crystals interfere with each other, inhibiting crystal growth. Therefore, it is preferable that the surface roughness of the second buffer layer 130 be small.
  • the surfaces of the first buffer layer 120 and the second buffer layer 130 may be contaminated.
  • contaminants on the surface of the second buffer layer 130 become crystal nuclei, generating random crystal nuclei and reducing the crystallinity of the nitride semiconductor layer 140. Therefore, in the stacked structure 10, it is preferable that the surface roughness of the amorphous glass substrate 100 or the underlayer 110 below the first buffer layer 120 and the second buffer layer 130 be small.
  • the arithmetic mean roughness (Ra) of the surface of the amorphous glass substrate 100 or the underlayer 110 is preferably smaller than 0.33 nm.
  • the root-mean-square roughness (Rq) of the surface of the amorphous glass substrate 100 and the underlayer 110 is smaller than 0.39 nm.
  • the surface roughness of the amorphous glass substrate 100 or the underlayer 110 is within the above range, the surface roughness of the first buffer layer 120 and the second buffer layer 130 is small, and the crystallinity of the nitride semiconductor layer 140 can be improved.
  • Method for Producing Nitride Semiconductor Layer 140 A method for fabricating the nitride semiconductor layer 140 using sputtering will be described below. Here, as an example of a method for fabricating the nitride semiconductor layer 140, deposition of a gallium nitride film will be described.
  • An amorphous glass substrate 100 on which a first buffer layer 120 and a second buffer layer 130 have been formed is placed in a vacuum chamber, facing the gallium nitride target.
  • the gallium nitride composition ratio in the gallium nitride target is preferably 0.7 or more and 2 or less (gallium to nitrogen).
  • Nitrogen can also be supplied to the vacuum chamber as a gas other than the sputtering gas (e.g., argon (Ar) or krypton (Kr)).
  • the gallium nitride composition ratio in the gallium nitride target is preferably higher in gallium than nitrogen.
  • nitrogen can be supplied using a nitrogen radical source.
  • the sputtering power supply may be a DC power supply, an RF power supply, or a pulsed DC power supply.
  • the amorphous glass substrate 100 in the vacuum chamber may be heated.
  • the amorphous glass substrate 100 can be heated to a temperature of 400°C or higher but lower than 600°C.
  • This heating temperature can also be applied to amorphous glass substrates 100 with low heat resistance.
  • this heating temperature is lower than the film formation temperature in MOCVD or HVPE.
  • sputtering gas is supplied to the vacuum chamber.
  • a voltage is then applied between the amorphous glass substrate 100 and the gallium nitride target at a predetermined pressure to generate plasma and deposit a gallium nitride film.
  • gallium nitride films using sputtering the sputtering configuration or conditions can be modified as appropriate. Furthermore, if a magnesium-doped gallium nitride target or a silicon-doped gallium nitride target is used instead of a gallium nitride target, n-type gallium nitride films and p-type gallium nitride films can be deposited, respectively.
  • Correlation between the crystallinity of the first buffer layer 120 and the nitride semiconductor layer 140> 2 is a cross-sectional TEM photograph of a stacked structure 10 according to one embodiment of the present invention.
  • the cross-sectional TEM observation was performed using an H-9500 manufactured by Hitachi High-Technologies Corporation and a JEM-ARM200F manufactured by JEOL Ltd.
  • the lattice constants of titanium in the first buffer layer 120 and gallium nitride in the nitride semiconductor layer 140 differ, but the presence of the second buffer layer 130 between the first buffer layer 120 and the nitride semiconductor layer 140 reduces the lattice constant mismatch.
  • the second buffer layer 130 has the function of adjusting the lattice constant of the first buffer layer 120, and that the nitride semiconductor layer 140 having crystallinity is formed via the second buffer layer 130 so as to match the adjusted lattice constant of the first buffer layer 120.
  • FIG. 3 is an electron beam diffraction image of the first buffer layer 120 of the stacked structure 10 according to one embodiment of the present invention.
  • FIG. 4 is an electron beam diffraction image of the nitride semiconductor layer 140 of the stacked structure 10 according to one embodiment of the present invention.
  • FIGS. 3 and 4 are electron beam diffraction images of measurement points A and B shown in FIG. 2. Measurement point B is located almost directly above measurement point A. Electron beam diffraction was performed using an H-9500 manufactured by Hitachi High-Technologies and a JEM-ARM200F manufactured by JEOL.
  • the electron diffraction image also showed clear spots, confirming that the first buffer layer 120 and the nitride semiconductor layer 140 were crystalline. It was also confirmed that the first buffer layer 120 and the nitride semiconductor layer 140 each had a c-axis orientation, and that the c-axis direction of the nitride semiconductor layer 140 roughly coincided with the c-axis direction of the first buffer layer 120. In other words, it was found that the nitride semiconductor layer 140 was influenced by the c-axis orientation of the first buffer layer 120 and had a highly crystalline c-axis orientation.
  • FIG. 5 is a cross-sectional TEM photograph of a layered structure 10 according to one embodiment of the present invention.
  • a layered structure 10 was fabricated containing amorphous glass substrate 100, first underlayer 110-1 (150 nm), second underlayer 110-2 (100 nm), first buffer layer 120 (100 nm), second buffer layer 130 (3 nm), and nitride semiconductor layer 140 (100 nm), each containing amorphous glass, silicon nitride, silicon oxide, titanium, titanium oxide, and gallium nitride, and a cross-sectional TEM image of the layered structure 10 was observed.
  • the first buffer layer 120 and the nitride semiconductor layer 140 each contained multiple crystalline regions.
  • a highly crystalline c-axis-oriented crystalline region was also formed in the nitride semiconductor layer 140 on the crystalline region having the c-axis orientation in the first buffer layer 120.
  • a crystalline region with crystallinity was formed in the nitride semiconductor layer 140 on the amorphous region of the first buffer layer 120.
  • the crystallinity of the crystalline region of the nitride semiconductor layer 140 formed on the amorphous region of the first buffer layer 120 was lower than that of the crystalline region of the nitride semiconductor layer 140 formed on the crystalline region of the first buffer layer 120, it was surprising that a crystalline region of the nitride semiconductor layer 140 was formed on the amorphous region of the first buffer layer 120. It is presumed that the lattice constant of the first buffer layer 120 was adjusted by the second buffer layer 130, thereby expanding the crystalline region in the nitride semiconductor layer 140.
  • the amorphous region of the first buffer layer 120 has the function of adjusting lattice matching, and depending on the material of the first buffer layer 120, the crystallinity of the crystalline region of the nitride semiconductor layer 140 formed on the amorphous region of the first buffer layer 120 may be superior to the crystallinity of the crystalline region of the nitride semiconductor layer 140 formed on the crystalline region of the first buffer layer 120.
  • the first buffer layer 120 includes a first crystalline region 121, a second crystalline region 122, and an amorphous region 123 between the first crystalline region 121 and the second crystalline region 122.
  • the nitride semiconductor layer 140 also includes a first crystalline region 141, a second crystalline region 142, and a third crystalline region 143 between the first crystalline region 141 and the second crystalline region 142.
  • the first crystalline region 141 and the second crystalline region 142 of the nitride semiconductor layer 140 are formed on the first crystalline region 121 and the second crystalline region 122 of the first buffer layer 120, respectively, via the second buffer layer 130.
  • the first crystalline region 121 and the second crystalline region 122 of the first buffer layer 120 have a c-axis orientation
  • the first crystalline region 141 and the second crystalline region 142 of the nitride semiconductor layer 140 also have a c-axis orientation.
  • the third crystalline region 143 of the nitride semiconductor layer 140 is formed on the amorphous region 123 of the first buffer layer 120 via the second buffer layer 130.
  • the crystallinity of the third crystalline region 143 of the nitride semiconductor layer 140 is lower than the crystallinity of each of the first crystalline region 141 and the second crystalline region 142.
  • the size of the crystal grains (diameter of the crystal grains in the in-plane direction) of each of the first crystal region 141 and the second crystal region 142 of the nitride semiconductor layer 140 is 50 nm or more, and the size of the crystal grains of the third crystal region 143 is 25 nm or less. In other words, the size of the crystal grains of the third crystal region 143 is smaller than the size of the crystal grains of each of the first crystal region 141 and the second crystal region 142. Therefore, the nitride semiconductor layer 140 has high crystallinity as a whole.
  • FIG. 6 is an electron beam diffraction image of a region including the first buffer layer 120 and nitride semiconductor layer 140 of the stacked structure 10 according to one embodiment of the present invention. Specifically, FIG. 6 is an electron beam diffraction image of region C shown in FIG. 5.
  • the c-axis orientation of the nitride semiconductor layer 140 is strongly influenced by the c-axis orientation of the first buffer layer 120. In other words, the c-axis direction of the nitride semiconductor layer 140 is approximately aligned with the c-axis direction of the first buffer layer.
  • the stacked structure 10 includes not only the first buffer layer 120 but also the second buffer layer 130.
  • the nitride semiconductor layer 140 is affected by the c-axis orientation of the first buffer layer 120, and the lattice constant mismatch is alleviated by the second buffer layer 130. Therefore, the nitride semiconductor layer 140 of the stacked structure 10 has a highly crystalline c-axis orientation.
  • the light-emitting device 1000 includes a stacked structure 10. Note that, in the following, description of the configuration of the stacked structure 10 may be omitted in some cases.
  • FIG. 7 is a schematic cross-sectional view showing the configuration of a light-emitting device 1000 according to one embodiment of the present invention.
  • the light-emitting device 1000 includes a stacked structure 10, an n-type semiconductor layer 200, a light-emitting layer 210, a p-type semiconductor layer 220, an n-type electrode layer 230, and a p-type electrode layer 240.
  • the light-emitting device 1000 is a so-called LED, but is not limited to this.
  • the n-type semiconductor layer 200 can be an n-type nitride semiconductor doped with silicon (Si).
  • the light-emitting layer 210 can be a laminate in which two different nitride semiconductors are alternately stacked.
  • the light-emitting layer 210 can be a laminate in which indium gallium nitride and gallium nitride are alternately stacked.
  • the p-type semiconductor layer 220 can be a p-type nitride semiconductor doped with magnesium (Mg).
  • the n-type electrode layer 230 can be a metal such as indium.
  • the p-type electrode layer 240 can be a metal such as palladium or gold.
  • the light-emitting element 1000 is manufactured as follows: An n-type nitride semiconductor film is formed on the stacked structure 10. Furthermore, a stacked film is formed on the n-type nitride semiconductor film, with two different nitride semiconductor films alternately formed on the n-type nitride semiconductor film. Furthermore, a p-type nitride semiconductor film is formed on the stacked film.
  • the p-type nitride semiconductor film, stacked film, and n-type nitride semiconductor film are etched using photolithography to form the p-type semiconductor layer 220, light-emitting layer 210, and n-type semiconductor layer 200. At this time, etching is performed so as to expose a portion of the surface of the n-type nitride semiconductor film.
  • an n-type electrode layer 230 and a p-type electrode layer 240 are formed on the n-type semiconductor layer 200 and the p-type semiconductor layer 220, respectively.
  • N-type nitride semiconductor films, stacked films, and p-type nitride semiconductor films can be deposited using a sputtering ring. Furthermore, n-type nitride semiconductor films, stacked films, and p-type nitride semiconductor films may be deposited continuously without breaking the vacuum by connecting multiple vacuum chambers in which these films are deposited via a substrate transfer unit.
  • the light-emitting device 1000 can be manufactured using the laminated structure 10.
  • the laminated structure 10 includes an amorphous glass substrate 100 that can be made large, and the light-emitting device 1000 can be manufactured using a large-area substrate. Therefore, manufacturing costs can be reduced when manufacturing the light-emitting device 1000.
  • the semiconductor device 2000 includes a stacked structure 10. Note that, in the following, description of the configuration of the stacked structure 10 may be omitted in some cases.
  • FIG. 8 is a schematic cross-sectional view showing the configuration of a semiconductor device 2000 according to one embodiment of the present invention.
  • the semiconductor device 2000 includes a stacked structure 10, a first aluminum gallium nitride layer 300, a second aluminum gallium nitride layer 310, a third aluminum gallium nitride layer 320, a source electrode layer 330, a drain electrode layer 340, a gate electrode layer 350, a first insulating layer 360, a second insulating layer 370, and a shield electrode layer 380.
  • the semiconductor device 2000 is a so-called HEMT, but is not limited to this.
  • the first aluminum gallium nitride layer 300 can be made of aluminum gallium nitride.
  • the second aluminum gallium nitride layer 310 can be made of aluminum gallium nitride doped with silicon (Si), for example.
  • the third aluminum gallium nitride layer 320 can be made of aluminum gallium nitride.
  • the source electrode layer 330 and the drain electrode layer 340 can each be made of a metal such as titanium or aluminum.
  • the gate electrode layer 350 can be made of a metal such as nickel or gold.
  • the first insulating layer 360 can be made of silicon nitride, for example.
  • the second insulating layer 370 can be made of silicon oxide, for example.
  • the shield electrode layer 380 can be made of a laminated metal such as aluminum/titanium (Al/Ti).
  • the semiconductor device 2000 is manufactured as follows: A first aluminum gallium nitride layer 300 is formed on the stacked structure 10. Furthermore, an aluminum gallium nitride film doped with silicon (Si) and an aluminum gallium nitride film are formed on the first aluminum gallium nitride layer 300.
  • the aluminum gallium nitride film and the aluminum gallium nitride film doped with silicon (Si) are etched using photolithography to form the third aluminum gallium nitride layer 320 and the second aluminum gallium nitride layer 310. At this time, etching is performed so as to expose a portion of the surface of the aluminum gallium nitride film doped with silicon (Si).
  • a source electrode layer 330 and a drain electrode layer 340 are formed on the second aluminum gallium nitride layer 310.
  • a gate electrode layer 350 is formed on the third aluminum gallium nitride layer 320.
  • a first insulating layer 360 and a second insulating layer 370 are formed to cover the source electrode layer 330, the drain electrode layer 340, and the gate electrode layer 350.
  • a shield electrode layer 380 is formed on the second insulating layer 370.
  • Aluminum gallium nitride films and silicon (Si)-doped aluminum gallium nitride films can be deposited using a sputtering ring.
  • the semiconductor element 2000 can be manufactured using the laminated structure 10.
  • the laminated structure 10 includes an amorphous glass substrate 100 that can be made large, and the semiconductor element 2000 can be fabricated using a large-area substrate. Therefore, manufacturing costs can be reduced when manufacturing the semiconductor element 2000.
  • 10 Stacked structure, 100: Amorphous substrate (amorphous glass substrate), 110: Underlayer, 120: First buffer layer, 121: First crystalline region, 122: Second crystalline region, 123: Amorphous region, 130: Second buffer layer, 140: Nitride semiconductor layer, 141: First crystalline region, 142: Second crystalline region, 143: Third crystalline region, 200: N-type semiconductor layer, 210: Light-emitting layer, 220: P-type semiconductor layer, 230: N-type electrode layer, 240: P-type electrode layer, 300: First aluminum gallium nitride layer, 310: Second aluminum gallium nitride layer, 320: Third aluminum gallium nitride layer, 330: Source electrode layer, 340: Drain electrode layer, 350: Gate electrode layer 360: First insulating layer, 370: Second insulating layer, 380: Shield electrode layer, 400: Protective layer, 1000: Light emitting element, 2000: Semiconductor element

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Led Devices (AREA)

Abstract

積層構造体は、非晶質基板と、非晶質基板の上の結晶性を有する第１のバッファー層と、第１のバッファー層の上の非晶質性を有する第２のバッファー層と、第２のバッファー層の上の窒化物半導体層と、を含む。非晶質基板は、ガラス基板であってもよい。第１のバッファー層は、第１の元素を含み、第２のバッファー層は、第１の元素を含有する化合物を含んでいてもよい。第１の元素を含有する化合物は、酸化物であってもよい。第１の元素は、チタンであってもよい。

Description

積層構造体
　本発明の一実施形態は、窒化物半導体層を含む積層構造体に関する。
　窒化ガリウム（ＧａＮ）のような窒化物半導体は、バンドギャップの大きい直接遷移半導体という特徴を有する。窒化ガリウムの特徴を利用し、窒化ガリウムを用いた発光ダイオード（ＬＥＤ）が既に実用化されている。また、窒化ガリウムは、電子飽和移動度および耐圧が高い特徴も有する。近年では、この窒化ガリウムの特徴を利用し、高周波パワーデバイス用途のトランジスタの開発が進められている。発光ダイオードまたはトランジスタの窒化ガリウム膜は、一般的に、サファイア基板上に、ＭＯＣＶＤ（Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）またはＨＶＰＥ（Ｈｙｄｒｉｄｅ　Ｖａｐｏｒ　Ｐｈａｓｅ　Ｅｐｉｔａｘｙ）を用いて８００℃～１０００℃という高温で成膜されている。
　ところで、近年、次世代表示装置として、回路基板の画素内に微小なＬＥＤチップを実装した、いわゆるマイクロＬＥＤ表示装置またはミニＬＥＤ表示装置の開発が進められている。マイクロＬＥＤ表示装置またはミニＬＥＤ表示装置は、高効率、高輝度、および高信頼性を有する。このようなマイクロＬＥＤ表示装置またはミニＬＥＤ表示装置は、酸化物半導体または低温ポリシリコンなどを用いたトランジスタが形成されたバックプレーンに、ＬＥＤチップが転写されることによって製造される（例えば、特許文献１参照）。また、同一基板上に窒化ガリウムを含むトランジスタと発光ダイオードとを形成する方法も検討されている（例えば、特許文献２参照）。
米国特許第８７９１４７４号明細書 米国特許出願公開第２０２０／００７５６６４号明細書
　上述したように、一般的には、窒化ガリウム膜はサファイア基板上に高温で成膜される。しかしながら、サファイア基板は、大面積化が難しく、バックプレーンとして用いることが難しい。そのため、バックプレーンとして用いられる非晶質ガラス基板または非晶質プラスチック基板のような大面積基板上に成膜される窒化ガリウム膜が望まれている。しかしながら、例えば、非晶質ガラス基板のような大面積基板は耐熱性が低く、低温で成膜した窒化ガリウム膜は結晶性が低いという問題があった。
　本発明の一実施形態は、上記問題に鑑み、結晶性の高いｃ軸配向を有する窒化物半導体層を含む積層構造体を提供することを目的の一つとする。
　本発明の一実施形態に係る積層構造体は、非晶質基板と、非晶質基板の上の結晶性を有する第１のバッファー層と、第１のバッファー層の上の非晶質性を有する第２のバッファー層と、第２のバッファー層の上の窒化物半導体層と、を含む。
本発明の一実施形態に係る積層構造体の構成を示す模式的な断面図である。 本発明の一実施形態に係る積層構造体の断面ＴＥＭ写真である。 本発明の一実施形態に係る積層構造体の第１のバッファー層の電子線回折像である。 本発明の一実施形態に係る積層構造体の窒化物半導体層の電子線回折像である。 本発明の一実施形態に係る積層構造体の断面ＴＥＭ写真である。 本発明の一実施形態に係る積層構造体の第１のバッファー層および窒化物半導体層を含む領域の電子線回折像である。 本発明の一実施形態に係る発光素子の構成を示す模式的な断面図である。 本発明の一実施形態に係る半導体素子の構成を示す模式的な断面図である。
　以下、本発明に係る各実施形態について、図面を参照しつつ説明する。なお、各実施形態はあくまで一例にすぎず、当業者が、発明の主旨を保ちつつ適宜変更することによって容易に想到し得るものについても、当然に本発明の範囲に含まれる。また、図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、または形状などが模式的に表される場合がある。しかし、図示された形状などはあくまで一例であって、本発明の解釈を限定するものではない。
　本明細書において、「αはＡ、ＢまたはＣを含む」、「αはＡ、ＢおよびＣのいずれかを含む」、「αはＡ、ＢおよびＣからなる群から選択される一つを含む」、といった表現は、特に明示が無い限り、αがＡ～Ｃの複数の組み合わせを含む場合を排除しない。さらに、これらの表現は、αが他の構成要素を含む場合も排除しない。
　本明細書において、説明の便宜上、「上」もしくは「上方」または「下」もしくは「下方」という語句を用いて説明するが、原則として、構造物が形成される基板を基準とし、基板から構造物に向かう方向を「上」または「上方」とする。逆に、構造物から基板に向かう方向を「下」または「下方」とする。したがって、「基板上の構造物」という表現において、基板と向き合う方向の構造物の面が構造物の下面となり、その反対側の面が構造物の上面となる。また、「基板上の構造物」という表現においては、基板と構造物との上下関係を説明しているに過ぎず、基板と構造物との間に他の部材が配置されていてもよい。さらに、「上」もしくは「上方」または「下」もしくは「下方」の語句は、複数の層が積層された構造における積層順を意味するものであり、平面視において重畳する位置関係になくてもよい。
　本明細書において、各構成要素に付記される「第１」、「第２」、または「第３」などの文字は、各構成要素を区別するために用いられる便宜的な標識であり、特段の説明がない限り、それ以上の意味を有さない。
　本明細書および図面において、同一または類似する複数の構成要素を総じて表記する際には同一の符号を用い、これらの複数の構成要素のそれぞれを区別して表記する際には、小文字または大文字のアルファベットを添えて表記する場合がある。また、１つの構成要素のうちの複数の部分を区別して表記する際には、ハイフンと自然数を用いる場合がある。
＜第１実施形態＞
　図１～図６を参照して、本発明の一実施形態に係る積層構造体１０について説明する。
＜１．積層構造体の構成＞
　図１は、本発明の一実施形態に係る積層構造体の構成を示す模式的な断面図である。積層構造体１０は、非晶質基板１００、下地層１１０、第１のバッファー層１２０、第２のバッファー層１３０、および窒化物半導体層１４０を含む。すなわち、積層構造体１０は、非晶質基板１００上に、下地層１１０、第１のバッファー層１２０、第２のバッファー層１３０、および窒化物半導体層１４０が、この順に積層された構造体である。
　非晶質基板１００は、非晶質基板１００上に形成される各層を支持する支持基板である。詳細は後述するが、積層構造体１０の窒化物半導体層１４０はスパッタリングによって形成される。そのため、非晶質基板１００は、例えば、６００℃程度の耐熱性を有していればよい。非晶質基板１００は、例えば、液晶などの表示装置のバックプレーンとして用いられる大面積化が可能なガラス基板またはポリイミドなどのプラスチック基板である。なお、以下では、非晶質基板１００を非晶質ガラス基板１００として説明する。
　下地層１１０は、非晶質ガラス基板１００からの不純物（例えば、水分またはナトリウム（Ｎａ）など）の拡散を防止することができる。下地層１１０が形成された積層構造体１０は、非晶質ガラス基板１００からの不純物が拡散されないため、下地層１１０上の第１のバッファー層１２０の結晶性を向上することができる。下地層１１０として、例えば、酸化シリコン（ＳｉＯｘ）または窒化シリコン（ＳｉＮｘ）などを用いることができる。下地層１１０は、単膜であってもよく、積層膜であってもよい。例えば、下地層１１０が積層膜である場合、下地層１１０として、窒化シリコンと酸化シリコンとの積層膜（ＳｉＯｘ／ＳｉＮｘ）を用いることができる。なお、下地層１１０は、非晶質ガラス基板１００の性質に応じて設けられていればよく、積層構造体１０は、下地層１１０を含まない構成とすることもできる。
　第１のバッファー層１２０および第２のバッファー層１３０は、第２のバッファー層１３０上に成膜される窒化物半導体膜の結晶性を向上させることができる。具体的には、第１のバッファー層１２０および第２のバッファー層１３０は、第２のバッファー層１３０上に成膜される窒化物半導体膜のｃ軸が膜厚方向に成長するように制御することができる。換言すると、第１のバッファー層１２０および第２のバッファー層１３０は、窒化物半導体層１４０がｃ軸配向を有するように制御することができる。六方最密構造を有する窒化物半導体は、表面エネルギーを最小化するようにｃ軸方向に成長するが、第２のバッファー層１３０を介して第１のバッファー層１２０上に窒化物半導体膜を成膜することにより、窒化物半導体膜のｃ軸方向への結晶成長が促進される。第１のバッファー層１２０として、六方最密構造、面心立方構造、またはそれらに準ずる構造を有する材料を用いることができる。ここで、六方最密構造または面心立方構造に準ずる構造とは、ａ軸およびｂ軸に対してｃ軸が９０°とならない結晶構造を含むものである。六方最密構造またはそれに準ずる構造を有する材料を用いた第１のバッファー層１２０は、非晶質ガラス基板１００に対して（０００１）方向、すなわち、ｃ軸方向に配向している（以下、六方最密構造の（０００１）配向という。）。また、面心立方構造またはそれに準ずる構造を有する材料を用いた第１のバッファー層１２０は、非晶質ガラス基板１００に対して（１１１）方向に配向している（以下、面心立方構造の（１１１）配向という。）。第１のバッファー層１２０が六方最密構造の（０００１）配向または面心立方構造の（１１１）配向を有することにより、第２のバッファー層１３０を介して第１のバッファー層１２０上に成膜される窒化物半導体膜のｃ軸方向への結晶成長が促進され、窒化物半導体層１４０は結晶性の高いｃ軸配向を有する。
　第１のバッファー層１２０は、結晶性を有する。第１のバッファー層１２０の結晶性は、ＸＲＤ測定によって取得される。また、第１のバッファー層１２０のＴＥＭ像において格子縞が観察されるとき、第１のバッファー層１２０が結晶性を有すると判定することもできる。第１のバッファー層１２０として、例えば、チタン（Ｔｉ）、窒化チタン（ＴｉＮｘ）、酸化チタン（ＴｉＯｘ）、グラフェン、酸化亜鉛（ＺｎＯ）、二ホウ化マグネシウム（ＭｇＢ２）、アルミニウム（Ａｌ）、銀（Ａｇ）、カルシウム（Ｃａ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、ストロンチウム（Ｓｒ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、セリウム（Ｃｅ）、イッテルビウム（Ｙｂ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、金（Ａｕ）、鉛（Ｐｂ）、アクチニウム（Ａｃ）、トリウム（Ｔｈ）、ＢｉＬａＴｉＯ、ＳｒＦｅＯ、ＢｉＦｅＯ、ＢａＦｅＯ、ＺｎＦｅＯ、またはＰＭｎＮ－ＰＺＴなどを用いることができる。特に、第１のバッファー層１２０として、チタン、グラフェン、または酸化亜鉛を用いることが好ましい。
　第２のバッファー層１３０は、非晶質性を有する。第２のバッファー層１３０の非晶質性は、ＸＲＤ測定によって取得される。また、第２のバッファー層１３０のＴＥＭ像において格子縞が観察されないとき、第２のバッファー層１３０が非晶質性を有すると判定することもできる。第２のバッファー層１３０として、例えば、第１のバッファー層１２０に含有される元素を含む化合物を用いることができる。第２のバッファー層１３０として、酸化物または窒化物を用いることが好ましい。特に、第２のバッファー層１３０として、酸化チタンまたは窒化チタンを用いることが好ましい。第２のバッファー層１３０は、結晶性を有していてもよく、非晶質性を有していてもよい。なお、第２のバッファー層１３０の膜厚は、０ｎｍより大きく、１０ｎｍ以下であることが好ましい。第２のバッファー層１３０の膜厚が１０ｎｍよりも大きいと、第２のバッファー層１３０上に成膜される窒化物半導体膜が第１のバッファー層１２０の影響を受けにくくなり、窒化物半導体層１４０の結晶性が低下してしまう。
　窒化物半導体層１４０は、ＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）またはＨＥＭＴ（Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ）などの素子の半導体層として利用することができる。窒化物半導体層１４０は、結晶性の高いｃ軸配向を有する。窒化物半導体層１４０は、例えば、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、または窒化インジウム（ＩｎＮ）などを用いることができるが、窒化物半導体層１４０はこれらに限られない。窒化物半導体層１４０は、ガリウム（Ｇａ）、アルミニウム（Ａｌ）、およびインジウム（Ｉｎ）の少なくとも２つ元素を含む窒化物半導体であってもよい。また、窒化物半導体層１４０は、真正半導体だけでなく、不純物が添加されたｐ型半導体またはｎ型半導体を用いることもできる。例えば、窒化物半導体層１４０は、上述の窒化物半導体にマグネシウム（Ｍｇ）を添加したｐ型窒化物半導体、または上述の窒化物半導体にシリコン（Ｓｉ）を添加したｎ型窒化物半導体を用いることもできる。
　窒化物半導体層１４０の作製方法の詳細については後述するが、窒化物半導体層１４０は、第２のバッファー層１３０上に形成されるため、第２のバッファー層１３０の表面状態の影響を受ける。第２のバッファー層１３０の表面の凹凸が大きい場合には、窒化物半導体層１４０の初期成膜時において、ランダムな結晶核を発生させる要因となり得る。その結果、ランダムな方向への窒化物半導体の結晶成長が起こり、または隣接する結晶が互いに干渉し、結晶成長が阻害される。そのため、第２のバッファー層１３０の表面粗さは小さいことが好ましい。但し、窒化物半導体層１４０を配向させる第１のバッファー層１２０および第２のバッファー層１３０の各々に対して表面処理を行うと、第１のバッファー層１２０および第２のバッファー層１３０の各々の表面が汚染される場合がある。この場合、第２のバッファー層１３０の表面の汚染物質が結晶核となるため、ランダムな結晶核が発生し、窒化物半導体層１４０の結晶性が低下する。したがって、積層構造体１０では、第１のバッファー層１２０および第２のバッファー層１３０の下方の非晶質ガラス基板１００または下地層１１０の表面粗さが小さいことが好ましい。例えば、非晶質ガラス基板１００または下地層１１０の表面の算術平均粗さ（Ｒａ）は、０．３３ｎｍよりも小さいことが好ましい。また、非晶質ガラス基板１００および下地層１１０の表面の二乗平均平方根粗さ（Ｒｑ）は、０．３９ｎｍよりも小さいことが好ましい。非晶質ガラス基板１００または下地層１１０の表面粗さが上記範囲内である場合、第１のバッファー層１２０および第２のバッファー層１３０の表面粗さが小さく、窒化物半導体層１４０の結晶性を向上させることができる。
＜２．窒化物半導体層１４０の作製方法＞
　以下では、スパッタリンを用いた窒化物半導体層１４０の作製方法について説明する。ここでは、窒化物半導体層１４０の作製方法の一例として、窒化ガリウム膜の成膜について説明する。
　真空チャンバ内に、窒化ガリウムターゲットと対向して第１のバッファー層１２０および第２のバッファー層１３０が形成された非晶質ガラス基板１００を配置する。窒化ガリウムターゲットにおける窒化ガリウムの組成比は、窒素に対するガリウムが０．７以上２以下であることが好ましい。また、真空チャンバには、スパッタリングガス（例えば、アルゴン（Ａｒ）またはクリプトン（Ｋｒ）など）以外のガスとして、窒素を供給することができる。その場合、窒化ガリウムターゲットの窒化ガリウムの組成比は、窒素よりもガリウムが多いことが好ましい。例えば、窒素は、窒素ラジカル供給源を用いて供給することができる。スパッタリング電源は、ＤＣ電源、ＲＦ電源、またはパルスＤＣ電源のいずれであってもよい。
　真空チャンバ内の非晶質ガラス基板１００は、加熱されてもよい。例えば、非晶質ガラス基板１００は、４００℃以上６００℃未満で加熱することができる。この加熱温度であれば、耐熱性の低い非晶質ガラス基板１００に対しても適用することができる。また、この加熱温度は、ＭＯＣＶＤまたはＨＶＰＥでの成膜温度よりも低い。
　真空チャンバ内を十分排気した後、真空チャンバにスパッタリングガスを供給する。また、所定の圧力で非晶質ガラス基板１００と窒化ガリウムターゲットとの間に電圧を印加してプラズマを生成し、窒化ガリウム膜を成膜する。
　以上、スパッタリングを用いた窒化ガリウム膜の成膜について説明したが、スパッタリングの構成または条件は適宜変更することができる。なお、窒化ガリウムターゲットではなく、マグネシウムをドープした窒化ガリウムターゲットおよびシリコンをドープした窒化ガリウムターゲットを用いれば、それぞれ、ｎ型窒化ガリウム膜およびｐ型窒化ガリウム膜を成膜することができる。
＜３．第１のバッファー層１２０および窒化物半導体層１４０の結晶性における相関関係＞
　図２は、本発明の一実施形態に係る積層構造体１０の断面ＴＥＭ写真である。第１のバッファー層１２０（１００ｎｍ）、第２のバッファー層１３０（３ｎｍ）、および窒化物半導体層１４０（１００ｎｍ）として、それぞれ、チタン、酸化チタン、および窒化ガリウムを含む積層構造体１０を作製し、その積層構造体１０の断面ＴＥＭ観察を行った。なお、断面ＴＥＭ観察は、日立ハイテクノロジーズ製Ｈ－９５００および日本電子製ＪＥＭ－ＡＲＭ２００Ｆを用いて行った。
　第１のバッファー層１２０および窒化物半導体層１４０においては、結晶に対応する格子縞を確認することができた。それに対し、第２のバッファー層１３０では、結晶に対応する格子縞を確認することはできなかった。これらの結果から、第１のバッファー層１２０および窒化物半導体層１４０は結晶性を有し、第２のバッファー層１３０は非晶質性を有することがわかった。驚くべきことに、窒化物半導体層１４０は非晶質性を有する第２のバッファー層１３０上に形成されているにもかかわらず、第１のバッファー層１２０の結晶性と格子整合するように、結晶性を有する窒化物半導体層１４０が形成されることを発明者は見出した。詳細なメカニズムはわかっていないが、第１のバッファー層１２０のチタンの格子定数と窒化物半導体層１４０の窒化ガリウムの格子定数とは異なっているものの、第１のバッファー層１２０と窒化物半導体層１４０との間に第２のバッファー層１３０が形成されていることで、格子定数のずれを緩和していると推測される。換言すると、積層構造体１０では、第２のバッファー層１３０が第１のバッファー層１２０の格子定数を調整する機能を有し、第２のバッファー層１３０を介して第１のバッファー層１２０の調整された格子状数と整合するように、結晶性を有する窒化物半導体層１４０が形成されると推測される。
　図３は、本発明の一実施形態に係る積層構造体１０の第１のバッファー層１２０の電子線回折像である。図４は、本発明の一実施形態に係る積層構造体１０の窒化物半導体層１４０の電子線回折像である。具体的には、図３および図４は、図２に示す測定点Ａおよび測定点Ｂの電子線回折像である。測定点Ｂは、測定点Ａのほぼ直上に位置している。なお、電子線回折は、日立ハイテクノロジーズ製Ｈ－９５００および日本電子製ＪＥＭ－ＡＲＭ２００Ｆを用いて行った。
　電子線回折像において明確なスポットが表れていることからも、第１のバッファー層１２０および窒化物半導体層１４０が結晶性を有することを確認することができた。また、第１のバッファー層１２０および窒化物半導体層１４０の各々はｃ軸配向を有し、窒化物半導体層１４０のｃ軸方向は、第１のバッファー層１２０のｃ軸方向と略一致していることを確認することができた。すなわち、窒化物半導体層１４０は、第１のバッファー層１２０のｃ軸配向の影響を受け、結晶性の高いｃ軸配向を有することがわかった。
　図５は、本発明の一実施形態に係る積層構造体１０の断面ＴＥＭ写真である。非晶質ガラス基板１００、第１の下地層１１０－１（１５０ｎｍ）、第２の下地層１１０－２（１００ｎｍ）、第１のバッファー層１２０（１００ｎｍ）、第２のバッファー層１３０（３ｎｍ）、および窒化物半導体層１４０（１００ｎｍ）として、それぞれ、非晶質ガラス、窒化シリコン、酸化シリコン、チタン、酸化チタン、および窒化ガリウムを含む積層構造体１０を作製し、その積層構造体１０の断面ＴＥＭ観察を行った。
　第１のバッファー層１２０および窒化物半導体層１４０の各々には、複数の結晶領域が含まれていることを確認することができた。第１のバッファー層１２０のｃ軸配向を有する結晶領域上には、窒化物半導体層１４０においてもｃ軸配向を有する結晶性の高い結晶領域が形成されていた。また、驚くべきことに、第１のバッファー層１２０の非晶質領域上に、窒化物半導体層１４０において結晶性を有する結晶領域が形成されていた。第１のバッファー層１２０の非晶質領域上に形成される窒化物半導体層１４０の結晶領域の結晶性は、第１のバッファー層１２０の結晶領域上に形成される窒化物半導体層１４０の結晶領域の結晶性よりも低いものの、第１のバッファー層１２０の非晶質領域上に、窒化物半導体層１４０の結晶領域が形成されることは驚くべきことである。第１のバッファー層１２０の格子定数が第２のバッファー層１３０によって調整されることにより、窒化物半導体層１４０における結晶領域が拡がったものと推測される。そのため、第１のバッファー層１２０の非晶質領域が格子整合を調整する機能を有し、第１のバッファー層１２０の材料によっては、第１のバッファー層１２０の非晶質領域上に形成される窒化物半導体層１４０の結晶領域の結晶性が、第１のバッファー層１２０の結晶領域上に形成される窒化物半導体層１４０の結晶領域の結晶性よりも優れる場合がある。
　上述した点について、図１を参照して説明する。図１に示すように、第１のバッファー層１２０は、第１の結晶領域１２１、第２の結晶領域１２２、および第１の結晶領域１２１と第２の結晶領域１２２との間の非晶質領域１２３を含む。また、窒化物半導体層１４０は、第１の結晶領域１４１、第２の結晶領域１４２、および第１の結晶領域１４１と第２の結晶領域１４２との間の第３の結晶領域１４３を含む。窒化物半導体層１４０の第１の結晶領域１４１および第２の結晶領域１４２は、第２のバッファー層１３０を介して、それぞれ、第１のバッファー層１２０の第１の結晶領域１２１および第２の結晶領域１２２上に形成されている。第１のバッファー層１２０の第１の結晶領域１２１および第２の結晶領域１２２はｃ軸配向を有するため、窒化物半導体層１４０の第１の結晶領域１４１および第２の結晶領域１４２もｃ軸配向を有する。一方、窒化物半導体層１４０の第３の結晶領域１４３は、第２のバッファー層１３０を介して、第１のバッファー層１２０の非晶質領域１２３上に形成されている。但し、窒化物半導体層１４０の第３の結晶領域１４３の結晶性は、第１の結晶領域１４１および第２の結晶領域１４２の各々の結晶性よりも低い。
　なお、窒化物半導体層１４０の第１の結晶領域１４１および第２の結晶領域１４２の各々の結晶粒の大きさ（結晶粒の面内方向における径）は、５０ｎｍ以上であり、第３の結晶領域１４３の結晶粒の大きさは、２５ｎｍ以下である。すなわち、第３の結晶領域１４３の結晶粒の大きさは、第１の結晶領域１４１および第２の結晶領域１４２の各々の結晶粒の大きさよりも小さい。そのため、窒化物半導体層１４０は、層全体として結晶性が高い。
　図６は、本発明の一実施形態に係る積層構造体１０の第１のバッファー層１２０および窒化物半導体層１４０を含む領域の電子線回折像である。具体的には、図６は、図５に示す領域Ｃの電子線回折像である。
　領域Ｃのような広い範囲においても、第１のバッファー層１２０および窒化物半導体層１４０の明確なスポットを確認することができた。また、第１のバッファー層１２０のスポットと窒化物半導体層１４０のスポットとが同じ方向に表れていることから、窒化物半導体層１４０のｃ軸配向は、第１のバッファー層１２０のｃ軸配向の影響を強く受けていることがわかった。換言すると、窒化物半導体層１４０のｃ軸方向は、第１のバッファー層のｃ軸方向と略一致している。
　以上、説明したように、本発明の一実施形態に係る積層構造体１０は、第１のバッファー層１２０だけでなく、第２のバッファー層１３０を含む。窒化物半導体層１４０は、第１のバッファー層１２０のｃ軸配向の影響を受けるとともに、第２のバッファー層１３０によって格子定数のズレが緩和される。そのため、積層構造体１０の窒化物半導体層１４０は、結晶性の高いｃ軸配向を有する。
＜第２実施形態＞
　図７を参照して、本発明の一実施形態に係る発光素子１０００について説明する。発光素子１０００は、積層構造体１０を含む。なお、以下では、積層構造体１０の構成の説明を省略する場合がある。
　図７は、本発明の一実施形態に係る発光素子１０００の構成を示す模式的な断面図である。図７に示すように、発光素子１０００は、積層構造体１０、ｎ型半導体層２００、発光層２１０、ｐ型半導体層２２０、ｎ型電極層２３０、およびｐ型電極層２４０を含む。なお、発光素子１０００は、いわゆるＬＥＤであるが、これに限られない。
　ｎ型半導体層２００として、シリコン（Ｓｉ）が添加されたｎ型窒化物半導体などを用いることができる。発光層２１０として、異なる２つの窒化物半導体が交互に積層された積層体を用いることができる。例えば、発光層２１０として、窒化インジウムガリウムと窒化ガリウムとが交互に積層された積層体を用いることができる。ｐ型半導体層２２０として、マグネシウム（Ｍｇ）が添加されたｐ型窒化物半導体などを用いることができる。ｎ型電極層２３０として、インジウムなどの金属を用いることができる。ｐ型電極層２４０として、パラジウムまたは金などの金属を用いることができる。
　発光素子１０００の製造方法は以下のとおりである。積層構造体１０上に、ｎ型窒化物半導体膜を成膜する。また、ｎ型窒化物半導体膜上に、異なる２つの窒化物半導体膜が交互に成膜された積層膜を形成する。また、積層体上に、ｐ型窒化物半導体膜を成膜する。
　次に、ｐ型窒化物半導体膜、積層膜、およびｎ型窒化物半導体膜を、フォトリソグラフィーを用いてエッチングし、ｐ型半導体層２２０、発光層２１０、およびｎ型半導体層２００を形成する。このとき、ｎ型窒化物半導体膜の一部の表面を露出させるようにエッチングする。
　次に、ｎ型半導体層２００およびｐ型半導体層２２０のそれぞれの上に、ｎ型電極層２３０およびｐ型電極層２４０を形成する。
　ｎ型窒化物半導体膜、積層膜、およびｐ型窒化物半導体膜は、スパッタリンリングを用いて成膜することができる。また、ｎ型窒化物半導体膜、積層膜、およびｐ型窒化物半導体膜は、これらの膜が成膜される複数の真空チャンバが基板搬送部を介して接続され、真空を破ることなく、連続して成膜されてもよい。
　以上、説明したように、本発明の一実施形態に係る発光素子１０００は、積層構造体１０を利用して製造することができる。積層構造体１０は、大面積化が可能な非晶質ガラス基板１００を含み、発光素子１０００は大面積基板を用いて作製することができる。そのため、発光素子１０００の製造において、製造コストを抑制することができる。
＜第３実施形態＞
　図８を参照して、本発明の一実施形態に係る半導体素子２０００について説明する。半導体素子２０００は、積層構造体１０を含む。なお、以下では、積層構造体１０の構成の説明を省略する場合がある。
　図８は、本発明の一実施形態に係る半導体素子２０００の構成を示す模式的な断面図である。図８に示すように、半導体素子２０００は、積層構造体１０、第１の窒化アルミニウムガリウム層３００、第２の窒化アルミニウムガリウム層３１０、第３の窒化アルミニウムガリウム層３２０、ソース電極層３３０、ドレイン電極層３４０、ゲート電極層３５０、第１の絶縁層３６０、第２の絶縁層３７０、およびシールド電極層３８０を含む。なお、半導体素子２０００は、いわゆるＨＥＭＴであるが、これに限られない。
　第１の窒化アルミニウムガリウム層３００として、窒化アルミニウムガリウムを用いることができる。第２の窒化アルミニウムガリウム層３１０として、例えば、シリコン（Ｓｉ）が添加された窒化アルミニウムガリウムを用いることができる。第３の窒化アルミニウムガリウム層３２０として、窒化アルミニウムガリウムを用いることができる。ソース電極層３３０およびドレイン電極層３４０の各々として、例えば、チタンまたはアルミニウムなどの金属を用いることができる。ゲート電極層３５０として、例えば、ニッケルまたは金などの金属を用いることができる。第１の絶縁層３６０として、例えば、窒化シリコンを用いることができる。第２の絶縁層３７０として、例えば、酸化シリコンを用いることができる。シールド電極層３８０として、例えば、アルミニウム／チタン（Ａｌ／Ｔｉ）などの積層金属を用いることができる。
　半導体素子２０００の製造方法は以下のとおりである。積層構造体１０上に、第１の窒化アルミニウムガリウム層３００を形成する。また、第１の窒化アルミニウムガリウム層３００上に、シリコン（Ｓｉ）が添加された窒化アルミニウムガリウム膜および窒化アルミニウムガリウム膜を成膜する。
　次に、窒化アルミニウムガリウム膜およびシリコン（Ｓｉ）が添加された窒化アルミニウムガリウム膜を、フォトリソグラフィーを用いてエッチングし、第３の窒化アルミニウムガリウム層３２０および第２の窒化アルミニウムガリウム層３１０を形成する。このとき、シリコン（Ｓｉ）が添加された窒化アルミニウムガリウム膜の一部の表面を露出させるようにエッチングする。
　次に、第２の窒化アルミニウムガリウム層３１０上に、ソース電極層３３０およびドレイン電極層３４０を形成する。また、第３の窒化アルミニウムガリウム層３２０上に、ゲート電極層３５０を形成する。ソース電極層３３０、ドレイン電極層３４０、およびゲート電極層３５０を覆うように、第１の絶縁層３６０および第２の絶縁層３７０を形成する。第２の絶縁層３７０上に、シールド電極層３８０を形成する。
　窒化アルミニウムガリウム膜およびシリコン（Ｓｉ）が添加された窒化アルミニウムガリウム膜は、スパッタリンリングを用いて成膜することができる。
　以上、説明したように、本発明の一実施形態に係る半導体素子２０００は、積層構造体１０を利用して製造することができる。積層構造体１０は、大面積化が可能な非晶質ガラス基板１００を含み、半導体素子２０００は大面積基板を用いて作製することができる。そのため、半導体素子２０００の製造において、製造コストを抑制することができる。
　本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態を基にして、当業者が適宜構成要素の追加、削除、もしくは設計変更を行ったもの、または、工程の追加、省略、もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
　上述した各実施形態によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、または、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。
１０：積層構造体、　１００：非晶質基板（非晶質ガラス基板）、　１１０：下地層、　１２０：第１のバッファー層、　１２１：第１の結晶領域、　１２２：第２の結晶領域、　１２３：非晶質領域、　１３０：第２のバッファー層、　１４０：窒化物半導体層、　１４１：第１の結晶領域、　１４２：第２の結晶領域、　１４３：第３の結晶領域、　２００：ｎ型半導体層、　２１０：発光層、　２２０：ｐ型半導体層、　２３０：ｎ型電極層、　２４０：ｐ型電極層、　３００：第１の窒化アルミニウムガリウム層、　３１０：第２の窒化アルミニウムガリウム層、　３２０：第３の窒化アルミニウムガリウム層、　３３０：ソース電極層、　３４０：ドレイン電極層、　３５０：ゲート電極層、　３６０：第１の絶縁層、　３７０：第２の絶縁層、　３８０：シールド電極層、　４００：保護層、　１０００：発光素子、　２０００：半導体素子
 

Claims (12)

  1. 　非晶質基板と、
    　前記非晶質基板の上の結晶性を有する第１のバッファー層と、
    　前記第１のバッファー層の上の非晶質性を有する第２のバッファー層と、
    　前記第２のバッファー層の上の窒化物半導体層と、を含む、積層構造体。
  2. 　前記第１のバッファー層は、第１の元素を含み、
    　前記第２のバッファー層は、前記第１の元素を含有する化合物を含む、請求項１に記載の積層構造体。
  3. 　前記第１の元素を含有する前記化合物は、酸化物である、請求項２に記載の積層構造体。
  4. 　前記第１の元素は、チタンである、請求項２に記載の積層構造体。
  5. 　前記第１のバッファー層は、ｃ軸配向を有し、
    　前記窒化物半導体層は、結晶性を有し、
    　前記窒化物半導体層のｃ軸方向は、前記第１のバッファー層のｃ軸方向と略一致する、請求項１に記載の積層構造体。
  6. 　前記第１のバッファー層は、第１の結晶領域および第２の結晶領域を含み、
    　前記窒化物半導体層は、前記第１の結晶領域の上の第３の結晶領域および前記第２の結晶領域の上の第４の結晶領域を含む、請求項５に記載の積層構造体。
  7. 　前記窒化物半導体層は、前記第３の結晶領域と前記第４の結晶領域との間に第５の結晶領域を含み、
    　前記第５の結晶領域は、前記第３の結晶領域および前記第４の結晶領域の各々よりも結晶性が低く、
    　前記第５の結晶領域の結晶粒の大きさは、前記第３の結晶領域および前記第４の結晶領域の各々の結晶粒の大きさよりも小さい、請求項６に記載の積層構造体。
  8. 　前記第３の結晶領域および前記第４の結晶領域の各々の前記結晶粒の大きさは、５０ｎｍ以上である、請求項７に記載の積層構造体。
  9. 　前記第２のバッファー層の膜厚は、０ｎｍより大きく、１０ｎｍ以下である、請求項１に記載の積層構造体。
  10. 　さらに、前記非晶質基板と前記第１のバッファー層との間の下地層を含む、請求項１に記載の積層構造体。
  11. 　前記非晶質基板はガラス基板である、請求項１に記載の積層構造体。
  12. 　前記非晶質基板はプラスチック基板である、請求項１に記載の積層構造体。
     
PCT/JP2025/019261 2024-07-19 2025-05-28 積層構造体 Pending WO2026018570A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2024-116045 2024-07-19
JP2024116045 2024-07-19

Publications (1)

Publication Number Publication Date
WO2026018570A1 true WO2026018570A1 (ja) 2026-01-22

Family

ID=98437141

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2025/019261 Pending WO2026018570A1 (ja) 2024-07-19 2025-05-28 積層構造体

Country Status (1)

Country Link
WO (1) WO2026018570A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11346001A (ja) * 1998-06-03 1999-12-14 Kazutaka Terajima Ｉｉｉ族窒化物半導体発光素子
JP2000124140A (ja) * 1998-10-15 2000-04-28 Furukawa Electric Co Ltd:The 窒化物系ｉｉｉ−ｖ族化合物半導体の結晶成長方法
JP2006173590A (ja) * 2004-11-18 2006-06-29 Showa Denko Kk 窒化ガリウム系半導体積層構造体、その製造方法、窒化ガリウム系半導体素子及びランプ
WO2024075388A1 (ja) * 2022-10-05 2024-04-11 株式会社ジャパンディスプレイ 発光素子および発光素子の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11346001A (ja) * 1998-06-03 1999-12-14 Kazutaka Terajima Ｉｉｉ族窒化物半導体発光素子
JP2000124140A (ja) * 1998-10-15 2000-04-28 Furukawa Electric Co Ltd:The 窒化物系ｉｉｉ−ｖ族化合物半導体の結晶成長方法
JP2006173590A (ja) * 2004-11-18 2006-06-29 Showa Denko Kk 窒化ガリウム系半導体積層構造体、その製造方法、窒化ガリウム系半導体素子及びランプ
WO2024075388A1 (ja) * 2022-10-05 2024-04-11 株式会社ジャパンディスプレイ 発光素子および発光素子の製造方法

Similar Documents

Publication Publication Date Title
US12610662B2 (en) Laminated structure
US20250079257A1 (en) Gallium nitride-based semiconductor device and method for manufacturing the same
US20250380541A1 (en) Semiconductor device and manufacturing method thereof
US20250287623A1 (en) Rectifying device
US20250133874A1 (en) Gallium nitride-based semiconductor device on amorphous substrate and method for manufacturing the same
US20240274648A1 (en) Display device and manufacturing method thereof
US20240379730A1 (en) Light emitting device
WO2026018570A1 (ja) 積層構造体
US20240250214A1 (en) Gallium nitride-based semiconductor device on amorphous substrate
JP7833817B2 (ja) 積層構造体及びその製造方法、ならびに半導体デバイス
US20250191914A1 (en) Multilayered structure, semiconductor device, and manufacturing method thereof
US20250220999A1 (en) Laminated structure, method for manufacturing laminated structure, and semiconductor device
JP7831879B2 (ja) 半導体デバイス及びその製造方法
JP7669508B2 (ja) 発光装置および発光装置形成基板
CN117441225A (zh) 层叠体及层叠体的制造方法
US20250201554A1 (en) Multilayer structure, method for producing multilayer structure and semiconductor device
JP7703702B2 (ja) 発光装置および発光装置形成基板
JP7607140B2 (ja) 発光装置および発光装置形成基板
JP7700250B2 (ja) トランジスタ
WO2026023247A1 (ja) 積層構造体および半導体装置
WO2025239101A1 (ja) 積層構造体、発光素子、および半導体装置
WO2024157687A1 (ja) 発光装置およびその製造方法
WO2024116732A1 (ja) 半導体素子