WO2026018407A1 - 光検出装置 - Google Patents

光検出装置

Info

Publication number
WO2026018407A1
WO2026018407A1 PCT/JP2024/025909 JP2024025909W WO2026018407A1 WO 2026018407 A1 WO2026018407 A1 WO 2026018407A1 JP 2024025909 W JP2024025909 W JP 2024025909W WO 2026018407 A1 WO2026018407 A1 WO 2026018407A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor region
semiconductor substrate
type semiconductor
pixel
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2024/025909
Other languages
English (en)
French (fr)
Inventor
悟 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to PCT/JP2024/025909 priority Critical patent/WO2026018407A1/ja
Publication of WO2026018407A1 publication Critical patent/WO2026018407A1/ja
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Definitions

  • Embodiments of the present disclosure relate to optical detection devices.
  • SPADs Single Photon Avalanche Diodes
  • This disclosure therefore aims to provide a photodetector device that can more appropriately achieve finer pixelation.
  • a plurality of pixels arranged two-dimensionally Each of the pixels is a photoelectric conversion unit; a plurality of multiplication units connected in parallel to each other and connected in series to the photoelectric conversion unit; and a semiconductor substrate on which the photoelectric conversion unit and the plurality of multiplication units are formed, each multiplication section is formed in a region of the semiconductor substrate where a first semiconductor region of a first conductivity type and a second semiconductor region of a second conductivity type are junctioned; the first semiconductor region is disposed in the center of the pixel when viewed in a direction substantially perpendicular to the semiconductor substrate; There is provided a photodetector device in which the second semiconductor regions are arranged so as to overlap the first semiconductor regions at portions other than the central portions of the first semiconductor regions when viewed in a direction substantially perpendicular to the semiconductor substrate.
  • the second semiconductor regions may be arranged so as to overlap the first semiconductor regions at corners of the first semiconductor regions when viewed from a direction substantially perpendicular to the semiconductor substrate.
  • the semiconductor substrate further includes a third semiconductor region of the second conductivity type that is disposed outside a center portion of the first semiconductor region and outside a corner portion of the first semiconductor region when viewed in a direction substantially perpendicular to the semiconductor substrate;
  • the third semiconductor region may have a lower impurity concentration of the second conductivity type than the second semiconductor region.
  • the semiconductor substrate may further include a fourth semiconductor region of the second conductivity type that is disposed at least in the center of the pixel when viewed in a direction substantially perpendicular to the semiconductor substrate and that is disposed closer to the photoelectric conversion section than the second semiconductor region.
  • the fourth semiconductor region may be substantially circular when viewed in a direction substantially perpendicular to the semiconductor substrate.
  • the fourth semiconductor region may be connected to a fixed potential.
  • the fourth semiconductor region may be connected to a fixed potential by extending in a direction substantially perpendicular to the semiconductor substrate.
  • the fourth semiconductor region may be connected to a fixed potential by extending in a direction substantially parallel to the semiconductor substrate.
  • the fourth semiconductor region may extend between the multiple multiplication sections in a direction substantially parallel to the semiconductor substrate when viewed from a direction substantially perpendicular to the semiconductor substrate.
  • the first semiconductor region has an m-sided polygon (m is a natural number of 3 or more) when viewed in a direction substantially perpendicular to the semiconductor substrate,
  • the plurality of multiplication sections may be m multiplication sections.
  • the pixel may be an m-sided polygon when viewed from a direction approximately perpendicular to the semiconductor substrate.
  • the first semiconductor region may be substantially circular when viewed in a direction substantially perpendicular to the semiconductor substrate.
  • the combined area of the second semiconductor regions that contact each other between adjacent pixels may be approximately circular when viewed in a direction approximately perpendicular to the semiconductor substrate.
  • the outer edge of the first semiconductor region that overlaps with the second semiconductor region may protrude outward relative to the outer edge of the first semiconductor region that does not overlap with the second semiconductor region.
  • the semiconductor substrate has a recess in a center portion of the pixel extending from a first surface of the semiconductor substrate;
  • the first semiconductor region may be disposed at the tip of the trench.
  • the first conductivity type is n-type
  • the second conductivity type may be p-type.
  • the first conductivity type is p-type
  • the second conductivity type may be n-type.
  • Each pixel may further include a quencher section connected to one of the multiple multiplication sections on the side opposite to the side connected to the photoelectric conversion section.
  • the second semiconductor regions may be arranged so as to contact each other between adjacent pixels.
  • FIG. 2 is a diagram illustrating an example of a functional block of each pixel used in the photodetector according to the first embodiment of the present disclosure.
  • FIG. 2 is a diagram illustrating an example of a vertical cross-sectional configuration of the pixel in FIG. 1 .
  • FIG. 3 is a diagram illustrating an example of a horizontal cross-sectional configuration of the pixel in FIG. 2 .
  • 1A to 1C are diagrams illustrating examples of vertical cross-sectional configurations of pixels during manufacture according to the first embodiment and a comparative example.
  • 1A and 1B are diagrams illustrating examples of horizontal cross-sectional configurations of pixels according to the first embodiment and a comparative example.
  • FIG. 5A to 5C are diagrams illustrating an example of a manufacturing method of a pixel according to the first embodiment.
  • 6B is a diagram illustrating an example of a manufacturing method of a pixel, following FIG. 6A.
  • 6C is a diagram illustrating an example of a pixel manufacturing method, following FIG. 6B.
  • FIG. 10 is a diagram illustrating an example of a vertical cross-sectional configuration of a pixel according to a second embodiment.
  • FIG. 10 is a diagram illustrating an example of a horizontal cross-sectional configuration of a pixel according to a second embodiment.
  • FIG. 11 is a diagram illustrating an example of a horizontal cross-sectional configuration of a pixel according to a third embodiment.
  • FIG. 10 is a diagram illustrating an example of a vertical cross-sectional configuration of a pixel according to a fourth embodiment.
  • FIG. 10 is a diagram illustrating an example of a horizontal cross-sectional configuration of a pixel according to a fourth embodiment.
  • FIG. 13 is a diagram illustrating an example of a vertical cross-sectional configuration of a pixel according to a fifth embodiment.
  • FIG. 13 is a diagram illustrating an example of a horizontal cross-sectional configuration of a pixel according to a fifth embodiment.
  • FIG. 13 is a diagram illustrating an example of a vertical cross-sectional configuration of a pixel according to a sixth embodiment.
  • FIG. 13 is a diagram illustrating an example of a horizontal cross-sectional configuration of a pixel according to a sixth embodiment.
  • FIG. 20 is a diagram illustrating an example of a horizontal cross-sectional configuration of a pixel according to a seventh embodiment.
  • FIG. 20 is a diagram illustrating an example of a horizontal cross-sectional configuration of a pixel according to the eighth embodiment.
  • FIG. 23 is a diagram illustrating an example of a horizontal cross-sectional configuration of a pixel according to the ninth embodiment.
  • FIG. 23 is a diagram illustrating an example of a horizontal cross-sectional configuration of a pixel according to a tenth embodiment.
  • FIG. 23 is a diagram illustrating an example of a horizontal cross-sectional configuration of a pixel according to an eleventh embodiment.
  • FIG. 23 is a diagram illustrating an example of a vertical cross-sectional configuration of a pixel according to a twelfth embodiment.
  • 23A to 23C are diagrams illustrating an example of a manufacturing method for a pixel according to a twelfth embodiment.
  • 22B is a diagram illustrating an example of a manufacturing method for a pixel, following FIG. 22A.
  • 22B is a diagram illustrating an example of a manufacturing method of a pixel.
  • 22C illustrates an example of a manufacturing method for a pixel.
  • FIG. 22D illustrates an example of a pixel manufacturing method.
  • FIG. FIG. 23 is a diagram illustrating an example of a vertical cross-sectional configuration of a pixel according to a thirteenth embodiment.
  • FIG. 23 is a diagram illustrating an example of a vertical cross-sectional configuration of a pixel according to a fourteenth embodiment.
  • FIG. 23 is a diagram illustrating an example of a vertical cross-sectional configuration of a pixel according to a fifteenth embodiment.
  • FIG. 23 is a diagram illustrating an example of a vertical cross-sectional configuration of a pixel according to a sixteenth embodiment.
  • FIG. 23 is a diagram illustrating an example of a horizontal cross-sectional configuration of a pixel according to a seventeenth embodiment.
  • 23A to 23C are diagrams illustrating an example of a method for forming an n-type semiconductor region and a p-type semiconductor region according to the seventeenth embodiment.
  • FIG. 23 is a diagram illustrating an example of a method for forming an n-type semiconductor region and a p-type semiconductor region according to the seventeenth embodiment.
  • FIG. 23 is a diagram illustrating an example of a vertical cross-sectional configuration of a pixel according to an eighteenth embodiment.
  • FIG. 23 is a diagram illustrating an example of the horizontal cross-sectional configuration of a pixel according to the eighteenth embodiment.
  • FIG. 1 is a schematic diagram illustrating an example of the overall configuration of an electronic device. 1 is a block diagram showing an example of a schematic configuration of a vehicle control system;
  • FIG. 2 is an explanatory diagram showing an example of the installation positions of an outside-vehicle information detection unit and an imaging unit.
  • the following description focuses on the main components of the light detection device, but the light detection device may include components and functions that are not shown or described.
  • the following description does not exclude components and functions that are not shown or described.
  • FIG. 1 illustrates an example of a functional block of each pixel 10 used in a photodetector (hereinafter referred to as a "photodetector") according to a first embodiment of the present disclosure.
  • FIG. 2 illustrates an example of a cross-sectional configuration of each pixel 10.
  • the photodetector includes a plurality of pixels 10 arranged in a matrix (two-dimensionally arranged).
  • Each pixel 10 includes, for example, a light receiving section 11, a quenching section 12, and a detecting section 13, as shown in FIG. 1.
  • the light receiving unit 11 generates a pulse signal in response to incident light.
  • the light receiving unit 11 includes a photoelectric conversion unit 14 and multiple multiplier units 15.
  • the multiple multiplier units 15 are connected in parallel to each other and are further connected in series to the photoelectric conversion unit 14.
  • the multiple multiplier units 15 are formed together with the photoelectric conversion unit 14 in a common semiconductor substrate 21A and connected to the photoelectric conversion unit 14 via impurity semiconductor regions (e.g., n-well 22, p-type semiconductor region 25) in the semiconductor substrate 21A.
  • the multiple multiplier units 15 are electrically connected to each other via n-type semiconductor regions 23 on the side opposite to the side connected to the photoelectric conversion unit 14.
  • the semiconductor substrate 21A is made of silicon or the like.
  • the interlayer insulating film 21B is a layer formed on and in contact with the semiconductor substrate 21A, and is configured such that a plurality of patterned wiring layers (e.g., metal wiring 17) and vias (e.g., contact electrodes 16) connecting the wiring layers are formed within a plurality of stacked SiO2 layers.
  • the semiconductor substrate 21A and the interlayer insulating film 21B form the light-receiving substrate 21.
  • the light receiving section 11 includes multiple avalanche photodiodes (APDs) that share the photoelectric conversion section 14.
  • APDs avalanche photodiodes
  • An APD that multiplies a single photon through the avalanche phenomenon is called a single-photon avalanche diode (SPAD).
  • the light receiving section 11 includes, for example, multiple SPADs that share the photoelectric conversion section 14.
  • the quench unit 12 is connected to one of the multiple multiplication units 15 on the side opposite to the side connected to the photoelectric conversion unit 14. As shown in FIGS. 1 and 2, for example, the quench unit 12 is connected to the metal wiring 17 via connection pads 31 and 32.
  • the quench unit 12 has the function of stopping the avalanche phenomenon (quenching) by lowering the voltage applied to the light receiving unit 11 to the breakdown voltage.
  • the quench unit 12 further has the function of making the voltage applied to the light receiving unit 11 a bias voltage equal to or higher than the breakdown voltage, thereby enabling the light receiving unit 11 to detect photons again.
  • the quench unit 12 includes, for example, a MOS transistor.
  • the quench unit 12 may also be, for example, a resistor.
  • One end of the quench unit 12 (e.g., the source of a MOS transistor) is connected to a power supply line to which a fixed voltage Ve is applied. Meanwhile, the other end of the quench unit 12 (e.g., the drain of a MOS transistor) is connected to one end of the light receiving unit 11 (e.g., the anode of a SAPD). The other end of the light receiving unit 11 (e.g., the cathode of a SAPD) is connected to a power supply line to which a reference voltage Vspad is applied.
  • the values of the fixed voltage Ve and the reference voltage Vspad are set so that a voltage equal to or greater than the breakdown voltage is applied to the light receiving unit 11.
  • the detection unit 13 is connected to a connection node N between the multiple multiplication units 15 and the quench unit 12.
  • the detection unit 13 includes, for example, an inverter.
  • the inverter When the voltage Vs of the connection node N is lower than a predetermined threshold voltage (i.e., when it is at low level Lo), the inverter outputs a high-level Hi signal PFout.
  • the inverter When the voltage Vs of the connection node N is equal to or higher than a predetermined threshold voltage (i.e., when it is at high level Hi), the inverter outputs a low-level Lo signal PFout. In this way, the detection unit 13 outputs a digital signal (signal PFout).
  • the detection unit 13 is formed in a signal processing substrate 41.
  • the signal processing substrate 41 is a substrate bonded to the light-receiving substrate 21, and includes a semiconductor substrate 42 made of silicon or the like, and an interlayer insulating film 43 formed on the semiconductor substrate 42.
  • the detection unit 13 is formed on the semiconductor substrate 42.
  • the interlayer insulating film 43 is a layer formed on the semiconductor substrate 42, and is configured such that a plurality of patterned wiring layers and vias connecting the wiring layers are formed in a plurality of stacked SiO2 layers.
  • Connection pads 31 made of Cu are exposed on the surface of the light-receiving substrate 21. Meanwhile, connection pads 32 made of Cu are exposed on the surface of the signal processing substrate 41. Connection pads 31 and 32 are bonded to each other. As a result, the light-receiving substrate 21 and the signal processing substrate 41 are bonded to each other at the surfaces of the interlayer insulating film 21B and the interlayer insulating film 43, and connection pads 31 and 32 are bonded to each other, thereby electrically connecting each other.
  • Figure 3 shows an example of the planar configuration of the surface of the semiconductor substrate 21A (the surface on the signal processing substrate 41 side).
  • Each pixel 10 is formed on a semiconductor substrate 21A made of silicon or the like.
  • the back surface of the semiconductor substrate 21A is depicted at the top of the figure, and an on-chip lens 29 is attached to the back surface of the semiconductor substrate 21A.
  • Light from outside (incident light) is incident on the back surface of the semiconductor substrate 21A via the on-chip lens 29. Therefore, the back surface of the semiconductor substrate 21A serves as the light-receiving surface 21a.
  • the top surface of the semiconductor substrate 21A is depicted at the bottom of the figure, and the top surface of the semiconductor substrate 21A is in contact with the interlayer insulating film 21B.
  • each pixel 10 includes, for example, an n-well 22, an n-type semiconductor region 23, a high-concentration n-type semiconductor region 24, multiple p-type semiconductor regions 25, a hole accumulation region 26, and multiple high-concentration p-type semiconductor regions 27.
  • the n-well 22, the n-type semiconductor region 23, the high-concentration n-type semiconductor region 24, the multiple p-type semiconductor regions 25, the hole accumulation region 26, and the multiple high-concentration p-type semiconductor regions 27 are formed on a semiconductor substrate 21A.
  • an avalanche multiplication region (multiplication section 15) is formed by a depletion layer formed in the region where the n-type semiconductor region 23 and the p-type semiconductor region 25 junction.
  • the multiplication section 15 is formed in the pn junction region where the n-type semiconductor region 23 and the p-type semiconductor region 25 junction.
  • the n-well 22 is formed by controlling the impurity concentration of the semiconductor substrate 21A to a low n-type (n--) and creates an electric field that transfers electrons generated by photoelectric conversion in the pixel 10 to the multiplier section 15.
  • the n-well 22 performs the function of the photoelectric conversion section 14.
  • the photoelectric conversion section 14 is formed in the n-well 22.
  • the photoelectric conversion section 14 is composed of a semiconductor region of a predetermined conductivity type formed in a single region at a predetermined depth in the semiconductor substrate 21A. Note that instead of the n-well 22, a p-well may be formed in which the impurity concentration of the semiconductor substrate 21A is controlled to p-type.
  • the n-type semiconductor region 23 is located toward the center of the pixel region, facing the n-well 22 (photoelectric conversion unit 14).
  • the n-type semiconductor region 23 is a concentrated n-type semiconductor region formed in the center of the pixel 10, from the surface side of the semiconductor substrate 21A or from a position deeper than the surface to a predetermined depth.
  • the n-type semiconductor region 23, particularly the central portion near the surface, is controlled to a high impurity concentration (n+), forming a concentrated n-type semiconductor region 24.
  • the concentrated n-type semiconductor region 24 is a contact portion connected to the contact electrode 16, which serves as a cathode for supplying a negative voltage to form the multiplication unit 15.
  • a fixed voltage Ve is applied to the concentrated n-type semiconductor region 24 from the contact electrode 16.
  • the p-type semiconductor regions 25 are dense p-type semiconductor regions formed at a predetermined thickness (depth) from the depth position where they contact the bottom surface of the n-type semiconductor region 23 in the semiconductor substrate 21A and are arranged at the four corners of the pixel 10. Note that in Figure 2, the semiconductor substrate 21A is drawn with the bottom surface of the semiconductor substrate 21A facing upward and the surface (top surface) of the semiconductor substrate 21A facing downward.
  • the p-type semiconductor region 25 is formed in a region of the semiconductor substrate 21A that is shallower than the photoelectric conversion section 14 and in contact with the photoelectric conversion section 14. That is, the multiplication section 15 is formed in a pn junction region of the semiconductor substrate 21A that is shallower than the photoelectric conversion section 14 and in contact with the photoelectric conversion section 14. The p-type semiconductor region 25 is in contact with the photoelectric conversion section 14.
  • the impurity concentration of the n-well 22 is set to a low concentration of, for example, 1 ⁇ 10 14 cm ⁇ 3 or less, and that the impurity concentrations of the n-type semiconductor region 23 and p-type semiconductor region 25 that form the multiplication section 15 are each controlled to a high concentration of 1 ⁇ 10 16 cm ⁇ 3 or more.
  • the hole accumulation region 26 is a p-type semiconductor region (p) formed to surround the side and bottom surfaces of the n-well 22. It accumulates holes generated by photoelectric conversion. The hole accumulation region 26 traps electrons generated at the interface with the pixel separation region 28, thereby suppressing the dark count rate (DCR).
  • the region near the surface side of the semiconductor substrate 21A to which the hole accumulation region 26 belongs is particularly controlled to have a high impurity concentration (p+), forming a high-concentration p-type semiconductor region 27.
  • the high-concentration p-type semiconductor region 27 is a contact portion connected to the contact electrode 18, which serves as one end of the light receiving section 11 (e.g., the anode of a SAPD).
  • a reference voltage Vspad is applied to the high-concentration p-type semiconductor region 27 from the contact electrode 18.
  • the hole accumulation region 26 can be formed by ion implantation or solid-phase diffusion.
  • a pixel separation section 28 is formed at the pixel boundary section of pixel 10, which is the boundary between adjacent pixels, to separate the pixels.
  • the pixel separation section 28 may be composed of only an insulating layer such as a silicon oxide film, or may have a double structure in which the outer side (n-well 22 side) of a metal layer such as tungsten is covered with an insulating layer such as a silicon oxide film.
  • the planar region of the p-type semiconductor region 25 is formed to overlap the planar region of the n-type semiconductor region 23 when viewed in a planar view of the top surface of the semiconductor substrate 21A. Furthermore, with regard to the depth of the n-type semiconductor region 23 and the p-type semiconductor region 25 from the surface of the semiconductor substrate 21A, the p-type semiconductor region 25 is formed deeper than the depth position of the n-type semiconductor region 23. In other words, the p-type semiconductor region 25 is formed in a position closer to the light-receiving surface 21a than the n-type semiconductor region 23.
  • the pixel structure in Figure 2 is an example of a structure that reads out electrons as signal charges (carriers). However, each pixel 10 may also have a structure that reads out holes (see Figures 29 and 30, which will be described later).
  • the n-type semiconductor region 23, which has a small planar size is changed to a p-type semiconductor region, and the high-concentration n-type semiconductor region 24 is changed to a high-concentration p-type semiconductor region.
  • the p-type semiconductor region 25 is changed to an n-type semiconductor region, and the high-concentration p-type semiconductor region 27 is changed to a high-concentration n-type semiconductor region.
  • a reference voltage Vspad is applied from contact electrode 16 to the contact portion that has changed from the high-concentration n-type semiconductor region 24 to the high-concentration p-type semiconductor region, and a fixed voltage Ve is applied from contact electrode 18 to the contact portion that has changed from the high-concentration p-type semiconductor region 27 to the high-concentration n-type semiconductor region.
  • Each pixel 10 has, for example, four multiplication sections 15 (n-type semiconductor regions 23) formed therein, as shown in Figure 3.
  • the structure of this embodiment has an n-type semiconductor region 23 forming the multiplication region in the center of the pixel 10, and a p-type semiconductor region 25 overlapping the n-type semiconductor region 23 except at the center, and the n-type semiconductor region 23 and p-type semiconductor region 25 form the multiplication section 15.
  • the n-type semiconductor region 23 overlaps with the p-type semiconductor region 25 at at least one corner, and a multiplication region is formed at the corner of the n-type semiconductor region 23. This makes it possible to share the p-type semiconductor region 25 forming the multiplication section 15 with adjacent pixels, which, as will be explained later with reference to Figure 5, makes manufacturing easier from a process perspective.
  • the n-type semiconductor region 23 is located near the center of the pixel region, and the four p-type semiconductor regions 25 are located at the four corners of the rectangular pixel 10.
  • the n-type semiconductor region 23 is disposed at the center of the pixel 10 when viewed from a direction substantially perpendicular to the semiconductor substrate 21A.
  • the multiple p-type semiconductor regions 25 are disposed so as to overlap with the n-type semiconductor region 23 at a location other than the center of the n-type semiconductor region 23 when viewed from a direction substantially perpendicular to the semiconductor substrate 21A. More specifically, the multiple p-type semiconductor regions 25 are disposed so as to overlap with the n-type semiconductor region 23 at the corners of the n-type semiconductor region 23 when viewed from a direction substantially perpendicular to the semiconductor substrate 21A. Furthermore, the p-type semiconductor regions 25 are disposed so as to contact each other between adjacent pixels 10. This allows for more appropriate pixel miniaturization, as will be explained later.
  • a structure can be considered in which multiple multiplication sections 15 are provided within a single pixel to suppress variations in VBD (breakdown voltage) from pixel to pixel.
  • VBD breakdown voltage
  • FIG. 4 is a diagram showing an example of the horizontal cross-sectional configuration of a pixel 10 according to the first embodiment and a comparative example. Note that in the comparative example, the p-type semiconductor region 25 is formed over the entire surface of the pixel 10, and is therefore not shown. Therefore, the multiplication section 15 is formed in the region where the n-type semiconductor region 23 is formed.
  • the distance D15 between the multiplication sections 15 can be kept wider than in the comparative example, where multiple multiplication sections 15 are arranged within a single pixel, thereby improving pixel characteristics such as PDE (Photon Detection Efficiency) variation.
  • PDE Photon Detection Efficiency
  • FIG. 5 is a diagram showing an example of the vertical cross-sectional configuration during the manufacture of a pixel 10 according to the first embodiment and a comparative example.
  • FIG. 5 shows the resist R, which serves as a mask.
  • the upper part of FIG. 5 shows the timing for forming the p-type semiconductor region 25 by ion implantation in the first embodiment.
  • the lower part of FIG. 5 shows the timing for forming the n-type semiconductor region 23 by ion implantation in the comparative example.
  • the p-type semiconductor region 25 that forms the multiplication section 15 with adjacent pixels. This allows the mask opening to be shared between adjacent pixels. Compared to the case where multiple independent multiplication sections 15 are arranged within a single pixel (comparative example), the mask opening width can be made wider, making manufacturing easier from a process standpoint.
  • Figures 6A to 6C are diagrams showing an example of a method for manufacturing a pixel 10 according to the first embodiment.
  • a p-type semiconductor region 25, an n-type semiconductor region 23, a high-concentration n-type semiconductor region 24, and a high-concentration p-type semiconductor region 27 are formed on a semiconductor substrate 21A.
  • an interlayer insulating film 21B is formed on the semiconductor substrate 21A, and contact electrodes 16, 18 and metal wiring 17 are formed.
  • the semiconductor substrate 21A is turned upside down and a signal processing substrate 41 (not shown) is bonded to it, forming the pixel separator 28, on-chip lens 29, etc. This completes the pixel 10 shown in Figure 1.
  • the n-type semiconductor region 23 is disposed in the center of the pixel 10 when viewed from a direction substantially perpendicular to the semiconductor substrate 21A.
  • the multiple p-type semiconductor regions 25 are disposed so as to overlap the n-type semiconductor region 23 at a location other than the center of the n-type semiconductor region 23 when viewed from a direction substantially perpendicular to the semiconductor substrate 21A. This makes it easier to maintain a wide distance D15 between the multiplication sections 15 even when the pixel is made finer. As a result, it is easier to maintain characteristics and also makes manufacturing easier from a process standpoint. Therefore, the pixel can be made finer more appropriately.
  • Fig. 7 is a diagram illustrating an example of a vertical cross-sectional configuration of a pixel 10 according to the second embodiment.
  • Fig. 8 is a diagram illustrating an example of a horizontal cross-sectional configuration of a pixel 10 according to the second embodiment. Note that the signal processing substrate 41 and the like are omitted in Fig. 7.
  • the second embodiment differs from the first embodiment in that a p-type semiconductor region 51 is provided.
  • a p-type semiconductor region 51 By forming a p-type semiconductor region 51 in the center of the n-type semiconductor region 23 and on the back side of the pixel of the p-type semiconductor region 25 that forms the multiplication section 15, photoelectrically converted electrons can be guided to the avalanche region. Without the p-type semiconductor region 51, photoelectrically converted electrons would be guided toward the n-type semiconductor region 23 in the center of the pixel 10, and the electrons would not pass through the multiplication section 15. This would result in a significant reduction in PDE.
  • the p-type semiconductor region 51 makes it easier for electrons to be guided to the multiplication section 15, thereby suppressing the reduction in PDE.
  • the p-type semiconductor region 51 is disposed at least in the center of the pixel 10 when viewed from a direction approximately perpendicular to the semiconductor substrate 21A, and is disposed closer to the photoelectric conversion unit 14 than the p-type semiconductor region 25.
  • a p-type semiconductor region 51 may be provided.
  • the photodetector according to the second embodiment can achieve the same effects as the first embodiment.
  • Third Embodiment 9 is a diagram illustrating an example of the horizontal cross-sectional configuration of a pixel 10 according to the third embodiment.
  • the shape of the p-type semiconductor region 51 in plan view is different from that in the second embodiment.
  • the shape of the p-type semiconductor region 51 does not have to be rectangular; it can be other shapes such as round.
  • the p-type semiconductor region 51 is approximately circular when viewed from a direction approximately perpendicular to the semiconductor substrate 21A.
  • the shape of the p-type semiconductor region 51 may be changed.
  • the photodetector according to the third embodiment can achieve the same effects as the second embodiment.
  • Fig. 10 is a diagram illustrating an example of a vertical cross-sectional configuration of a pixel 10 according to the fourth embodiment.
  • Fig. 11 is a diagram illustrating an example of a horizontal cross-sectional configuration of a pixel 10 according to the fourth embodiment.
  • the fourth embodiment differs from the second embodiment in that the p-type semiconductor region 51 is connected to the hole accumulation region 26.
  • the p-type semiconductor region 51 may extend to the hole accumulation region 26, which is a fixed charge film on the back surface of the pixel 10. This fixes the potential of the p-type semiconductor region 51, making it possible to suppress the accumulation of holes generated by avalanche, and, for example, to reduce afterpulses.
  • the p-type semiconductor region 51 is connected to a fixed potential.
  • the p-type semiconductor region 51 is connected to a fixed potential by extending in a direction substantially perpendicular to the semiconductor substrate 21A.
  • the p-type semiconductor region 51 may be connected to the hole accumulation region 26.
  • the photodetector according to the fourth embodiment can achieve the same effects as the second embodiment.
  • Fig. 12 is a diagram illustrating an example of a vertical cross-sectional configuration of a pixel 10 according to the fifth embodiment.
  • Fig. 13 is a diagram illustrating an example of a horizontal cross-sectional configuration of a pixel 10 according to the fifth embodiment.
  • the shape of the p-type semiconductor region 51 is different from that in the fourth embodiment.
  • the potential of the p-type semiconductor region 51 can be fixed. This makes it possible to reduce afterpulses, for example, as in the fourth embodiment.
  • the p-type semiconductor region 51 is connected to a fixed potential by extending in a direction substantially parallel to the semiconductor substrate 21A.
  • the shape of the p-type semiconductor region 51 may be changed.
  • the photodetector according to the fifth embodiment can achieve the same effects as the fourth embodiment.
  • Fig. 14 is a diagram illustrating an example of a vertical cross-sectional configuration of a pixel 10 according to the sixth embodiment.
  • Fig. 15 is a diagram illustrating an example of a horizontal cross-sectional configuration of a pixel 10 according to the sixth embodiment.
  • the shape of the p-type semiconductor region 51 is different from that in the fifth embodiment.
  • the p-type semiconductor region 51 extends laterally so as to contact the pixel sidewall, forming a cross shape.
  • the potential of the p-type semiconductor region 51 can be fixed, which makes it possible to reduce afterpulses, for example.
  • the arrangement only at the center of the pixel described in the second embodiment there was a possibility that electrons would be induced between the p-type semiconductor regions 25 that form the multiplication section 15 (for example, at the sides of the n-type semiconductor region 23, which is rectangular in plan view), but this structure can suppress this.
  • the p-type semiconductor region 51 When viewed from a direction substantially perpendicular to the semiconductor substrate 21A, the p-type semiconductor region 51 extends between the multiple multiplication sections 15 in a direction substantially parallel to the semiconductor substrate 21A.
  • the shape of the p-type semiconductor region 51 may be changed.
  • the photodetector according to the sixth embodiment can achieve the same effects as the fifth embodiment.
  • Seventh Embodiment 16 is a diagram illustrating an example of the horizontal cross-sectional configuration of a pixel 10 according to the seventh embodiment.
  • the shapes of the n-type semiconductor region 23 and the p-type semiconductor region 25 are different from those in the first embodiment.
  • the n-type semiconductor region 23 and p-type semiconductor region 25 that form the multiplication section 15 may have a circular shape as well as a rectangular shape. However, since this embodiment is expected to be applied to fine pixels, the mask size is also expected to be small. In this case, the mask shape may be rounded, so it is expected that the n-type semiconductor region 23 and p-type semiconductor region 25 will actually have the shapes described in this embodiment.
  • the n-type semiconductor region 23 is approximately circular when viewed from a direction approximately perpendicular to the semiconductor substrate 21A. Furthermore, the combined area of the p-type semiconductor regions 25 that contact each other between adjacent pixels 10 is approximately circular when viewed from a direction approximately perpendicular to the semiconductor substrate 21A. In other words, the p-type semiconductor region 25 is fan-shaped within one pixel 10, but is approximately circular when combined with the four adjacent pixels 10.
  • the shapes of the n-type semiconductor region 23 and the p-type semiconductor region 25 may be changed.
  • the photodetector according to the seventh embodiment can achieve the same effects as the first embodiment. Note that the seventh embodiment may be combined with any of the second to sixth embodiments.
  • Eighth Embodiment 17 is a diagram illustrating an example of the horizontal cross-sectional configuration of a pixel 10 according to the eighth embodiment.
  • the shapes of the n-type semiconductor region 23 and the p-type semiconductor region 25 are different from those in the first embodiment.
  • the n-type semiconductor region 23 and p-type semiconductor region 25 that form the multiplication section 15 can be formed in an m-sided shape (m is any natural number greater than or equal to 3) other than a square.
  • m is any natural number greater than or equal to 3
  • p-type impurity regions that form the multiplication sections on the backside so that they correspond to each corner of the n-type semiconductor region 23 that forms the multiplication section 15, a maximum of m multiplication sections 15 can be formed, and the VBD variation can be reduced to 1/ ⁇ m.
  • the n-type semiconductor region 23 is an m-sided polygon (m is a natural number greater than or equal to 3) when viewed from a direction substantially perpendicular to the semiconductor substrate 21A.
  • m is a natural number greater than or equal to 3
  • a maximum of m multiplication sections 15 can be provided.
  • the n-type semiconductor region 23 is a pentagon.
  • the shapes of the n-type semiconductor region 23 and the p-type semiconductor region 25 may be changed.
  • the photodetector according to the eighth embodiment can achieve the same effects as the first embodiment. Note that the eighth embodiment may be combined with any of the second to sixth embodiments.
  • Ninth Embodiment 18 is a diagram illustrating an example of the horizontal cross-sectional configuration of a pixel 10 according to the ninth embodiment.
  • the ninth embodiment differs from the eighth embodiment in that the shape of the pixel 10 and the shape of the n-type semiconductor region 23 are the same.
  • the pixel 10 When viewed from a direction approximately perpendicular to the semiconductor substrate 21A, the pixel 10 is an m-sided polygon. In the example shown in Figure 18, the pixel 10 and the n-type semiconductor region 23 are hexagonal.
  • the shape of the pixel 10 and the shape of the n-type semiconductor region 23 may be the same.
  • the photodetector according to the ninth embodiment can achieve the same effects as the eighth embodiment.
  • Tenth Embodiment 19 is a diagram illustrating an example of the horizontal cross-sectional configuration of a pixel 10 according to the tenth embodiment.
  • the shapes of the n-type semiconductor region 23 and the p-type semiconductor region 25 are different from those in the first embodiment.
  • the n-type semiconductor region 23 that forms the multiplication section 15 at the center of the pixel 10 may be annular.
  • the n-type semiconductor region 23 has a square ring shape.
  • the center of the n-type semiconductor region 23 is unused, so it does not need to be provided.
  • the shapes of the n-type semiconductor region 23 and the p-type semiconductor region 25 may be changed.
  • the photodetector according to the tenth embodiment can achieve the same effects as the first embodiment. Note that the tenth embodiment may be combined with any of the second to sixth embodiments.
  • Eleventh Embodiment 20 is a diagram illustrating an example of the horizontal cross-sectional configuration of a pixel 10 according to the 11th embodiment.
  • the shapes of the n-type semiconductor region 23 and the p-type semiconductor region 25 are different from those in the first embodiment.
  • the n-type semiconductor region 23 and p-type semiconductor region 25 that form the multiplication section 15 may have a cross shape. In this case, multiplication near the pixel sidewalls can be suppressed, and dark current reduction effects are expected.
  • the outer edge of the n-type semiconductor region 23 that overlaps with the p-type semiconductor region 25 protrudes outward relative to the outer edge of the n-type semiconductor region 23 that does not overlap with the p-type semiconductor region 25.
  • This increases the distance between the n-type semiconductor region 23 and the sidewall of the pixel 10.
  • the outer edge of the combined region of the p-type semiconductor regions 25 that contact each other between adjacent pixels 10 also protrudes outward relative to the outer edge of the p-type semiconductor region 25 that overlaps with the n-type semiconductor region 23. In this case as well, the distance between the p-type semiconductor region 25 and the sidewall of the pixel 10 can be increased, thereby reducing dark current.
  • the shapes of the n-type semiconductor region 23 and the p-type semiconductor region 25 may be changed.
  • the photodetector according to the 11th embodiment can achieve the same effects as the first embodiment. Note that the 11th embodiment may be combined with any of the second to sixth embodiments.
  • Twelfth Embodiment 21 is a diagram illustrating an example of a vertical cross-sectional configuration of a pixel 10 according to the twelfth embodiment.
  • the twelfth embodiment differs from the first embodiment in that a recessed structure is provided in a semiconductor substrate 21A.
  • a recessed structure can be placed in the center of the pixel, and the cathode contact can be positioned above the recessed structure. This allows the anode-cathode distance to be increased, thereby suppressing avalanches during contact implantation.
  • the semiconductor substrate 21A has a recess in the center of the pixel 10, extending from the first surface (bottom surface, top surface) of the semiconductor substrate 21A.
  • the n-type semiconductor region 23 is located at the tip of the recess. This allows the distance between the high-concentration p-type semiconductor region 27, which serves as the anode contact, and the high-concentration n-type semiconductor region 24, which serves as the cathode contact, to be extended in the vertical direction of the paper in Figure 21. As a result, even with finer pixels, the distance can be extended to suppress unnecessary avalanches.
  • Figures 22A to 22E are diagrams showing an example of a method for manufacturing a pixel 10 according to the twelfth embodiment.
  • a p-type semiconductor region 25, an n-type semiconductor region 23, and a high-concentration p-type semiconductor region 27 are formed on a semiconductor substrate 21A.
  • a recess E is formed in the upper surface of the semiconductor substrate 21A.
  • the recess E is formed in the center of the pixel 10.
  • the recess E is formed by, for example, etching.
  • a high-concentration n-type semiconductor region 24 is formed at the tip of the trench E.
  • an interlayer insulating film 21B is formed on the semiconductor substrate 21A, and the recess E is filled with, for example, an oxide film.
  • contact electrodes 16, 18 and metal wiring 17 are formed.
  • the semiconductor substrate 21A is turned upside down, and the hole accumulation region 26, pixel separation section 28, on-chip lens 29, etc. are formed, thereby completing the pixel 10 shown in Figure 21.
  • a recessed structure may be provided in the semiconductor substrate 21A.
  • the photodetector according to the twelfth embodiment can achieve the same effects as the first embodiment. Note that the twelfth embodiment may be combined with any of the second to eleventh embodiments.
  • ⁇ Thirteenth embodiment> 23 is a diagram illustrating an example of a vertical cross-sectional configuration of a pixel 10 according to a thirteenth embodiment.
  • the thirteenth embodiment differs from the first embodiment in that a metalens 29a is provided instead of the on-chip lens 29.
  • Metalens 29a can be installed above the pixel, allowing for a lower height.
  • a metalens 29a may be provided instead of the on-chip lens 29.
  • the photodetector according to the thirteenth embodiment can achieve the same effects as the first embodiment. Note that the thirteenth embodiment may be combined with any of the second to twelfth embodiments.
  • ⁇ Fourteenth embodiment> 24 is a diagram illustrating an example of a vertical cross-sectional configuration of a pixel 10 according to the fourteenth embodiment.
  • the fourteenth embodiment differs from the first embodiment in that a color filter CF is provided.
  • a color filter CF can be provided below the on-chip lens 29 provided above the pixel. This makes it sensitive to specific visible light wavelengths, making it possible to use it for photon-counting imaging applications.
  • a color filter CF may be provided.
  • the photodetector according to the fourteenth embodiment can achieve the same effects as the first embodiment. Note that the fourteenth embodiment may be combined with any of the second to thirteenth embodiments.
  • ⁇ Fifteenth embodiment> 25 is a diagram illustrating an example of the vertical cross-sectional configuration of a pixel 10 according to the fifteenth embodiment.
  • the fifteenth embodiment differs from the fourteenth embodiment in that a color router CR is provided instead of the color filter CF.
  • the color filter CF below the on-chip lens 29 provided above the pixel can be replaced with a color router CR. This allows for a greater amount of light to be focused on one pixel than when using a color filter CF.
  • a color router CR may be provided.
  • the photodetector according to the 15th embodiment can achieve the same effects as the 14th embodiment.
  • ⁇ 16th embodiment> 26 is a diagram illustrating an example of the vertical cross-sectional configuration of a pixel 10 according to the sixteenth embodiment.
  • the sixteenth embodiment differs from the first embodiment in the method of forming the pixel separator 28.
  • the pixel isolation unit 28 in the first embodiment is RFTI (Reverse Full Trench Isolation). However, RFTI can be replaced with FFTI (Front Full Trench Isolation).
  • the method of forming the pixel separator 28 may be changed.
  • the photodetector according to the sixteenth embodiment can achieve the same effects as the first embodiment. Note that the sixteenth embodiment may be combined with any of the second to fifteenth embodiments.
  • Seventeenth Embodiment 27 is a diagram illustrating an example of the horizontal cross-sectional configuration of a pixel 10 according to the seventeenth embodiment.
  • the seventeenth embodiment differs from the first embodiment in the method of forming the p-type semiconductor region 25.
  • the p-type semiconductor region (p-type semiconductor region 25, 52) that forms the multiplication section 15 can be ring-shaped (annular) surrounding the n-type semiconductor region 23 that forms the multiplication section 15.
  • ion implantation is performed separately vertically and horizontally, so that only the intersections have a higher concentration and multiplication occurs at the four corners (see Figure 28). This makes manufacturing easier from a process standpoint.
  • a p-type semiconductor region 52 is provided.
  • the p-type semiconductor region 52 is arranged outside the center of the n-type semiconductor region 23 and outside the corners of the n-type semiconductor region 23.
  • the p-type semiconductor region 52 is arranged so as to overlap the side portions of the n-type semiconductor region 23.
  • the p-type impurity concentration of the p-type semiconductor region 52 is lower than the p-type impurity concentration of the p-type semiconductor region 25.
  • FIG. 28 shows an example method for forming the n-type semiconductor region 23 and p-type semiconductor regions 25, 52 according to the seventeenth embodiment.
  • an n-type semiconductor region 23 is formed in the center of the pixel 10 on the semiconductor substrate 21A.
  • the n-type semiconductor region 23 is formed by ion implantation of n-type impurities.
  • p-type semiconductor regions 53a are formed on the left and right of the n-type semiconductor region 23.
  • the p-type semiconductor regions 53a are formed by ion implantation of p-type impurities.
  • the p-type impurity concentration of the p-type semiconductor region 53a is the same as the p-type impurity concentration of the p-type semiconductor region 52.
  • the dashed line in Figure 28 indicates the outline of the n-type semiconductor region 23.
  • p-type semiconductor regions 53b are formed above and below the n-type semiconductor region 23.
  • the p-type semiconductor region 53b is formed by ion implantation of p-type impurities.
  • the p-type impurity concentration of the p-type semiconductor region 53b is the same as the p-type impurity concentration of the p-type semiconductor region 52.
  • the dashed line in Figure 28 indicates the outline of the n-type semiconductor region 23.
  • Figure 28 shows one pixel 10, p-type semiconductor regions 53b are formed continuously in the left and right pixels 10 as well.
  • ion implantation of p-type impurities is performed in a dot pattern.
  • ion implantation is performed in a line pattern. This makes it easier to ensure, for example, mask openings during ion implantation. As a result, it becomes easier to create finer pixels.
  • the method of forming the p-type semiconductor region 25 may be changed.
  • the photodetector according to the seventeenth embodiment can achieve the same effects as the first embodiment. Note that the seventeenth embodiment may be combined with any of the second to sixteenth embodiments.
  • Fig. 29 is a diagram illustrating an example of a vertical cross-sectional configuration of a pixel 10 according to the eighteenth embodiment.
  • Fig. 30 is a diagram illustrating an example of a horizontal cross-sectional configuration of a pixel 10 according to the eighteenth embodiment.
  • the eighteenth embodiment differs from the first embodiment in that the polarity of the conductivity type is reversed.
  • the n-type semiconductor region 23 in the first embodiment is a p-type semiconductor region in the 18th embodiment.
  • the p-type semiconductor region 25 in the first embodiment is an n-type semiconductor region in the 18th embodiment.
  • the polarity of the conductivity type may be reversed.
  • the photodetector according to the 18th embodiment can achieve the same effects as the first embodiment. Note that the 18th embodiment may be combined with any of the second to seventeenth embodiments.
  • FIG. 31 is a block diagram showing an example configuration of a camera 2000 as an electronic device to which the present technology is applied.
  • Camera 2000 comprises an optical unit 2001 consisting of a group of lenses, an imaging device 2002 to which the above-mentioned photodetector or the like (hereinafter referred to as the photodetector or the like) is applied, and a DSP (Digital Signal Processor) circuit 2003, which is a camera signal processing circuit.
  • Camera 2000 also comprises a frame memory 2004, a display unit 2005, a recording unit 2006, an operation unit 2007, and a power supply unit 2008.
  • DSP circuit 2003, frame memory 2004, display unit 2005, recording unit 2006, operation unit 2007, and power supply unit 2008 are interconnected via bus line 2009.
  • the optical unit 2001 takes in incident light (image light) from the subject and forms an image on the imaging surface of the imaging device 2002.
  • the imaging device 2002 converts the amount of incident light formed on the imaging surface by the optical unit 2001 into an electrical signal on a pixel-by-pixel basis and outputs it as a pixel signal.
  • the display unit 2005 is composed of a panel-type display device such as a liquid crystal panel or an organic EL panel, and displays moving images or still images captured by the imaging device 2002.
  • the recording unit 2006 records the moving images or still images captured by the imaging device 2002 on a recording medium such as a hard disk or semiconductor memory.
  • the operation unit 2007 issues operation commands for the various functions of the camera 2000.
  • the power supply unit 2008 supplies various types of power to the DSP circuit 2003, frame memory 2004, display unit 2005, recording unit 2006, and operation unit 2007 as needed.
  • the technology according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure may be realized as a device mounted on any type of moving body, such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, personal mobility, an airplane, a drone, a ship, or a robot.
  • Figure 32 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile object control system to which the technology disclosed herein can be applied.
  • the vehicle control system 12000 includes multiple electronic control units connected via a communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside vehicle information detection unit 12030, an inside vehicle information detection unit 12040, and an integrated control unit 12050.
  • the functional configuration of the integrated control unit 12050 also includes a microcomputer 12051, an audio/video output unit 12052, and an in-vehicle network I/F (Interface) 12053.
  • the drivetrain control unit 12010 controls the operation of devices related to the vehicle's drivetrain in accordance with various programs.
  • the drivetrain control unit 12010 functions as a control device for a driveforce generating device such as an internal combustion engine or drive motor that generates vehicle driveforce, a driveforce transmission mechanism that transmits driveforce to the wheels, a steering mechanism that adjusts the vehicle's steering angle, and a braking device that generates vehicle braking force.
  • the body system control unit 12020 controls the operation of various devices installed in the vehicle body according to various programs.
  • the body system control unit 12020 functions as a control device for a keyless entry system, a smart key system, a power window device, or various lamps such as headlamps, backup lamps, brake lamps, turn signals, and fog lamps.
  • radio waves transmitted from a portable device that serves as a key or signals from various switches can be input to the body system control unit 12020.
  • the body system control unit 12020 accepts these radio waves or signal inputs and controls the vehicle's door lock device, power window device, lamps, etc.
  • the outside vehicle information detection unit 12030 detects information outside the vehicle equipped with the vehicle control system 12000.
  • the outside vehicle information detection unit 12030 is connected to an imaging unit 12031.
  • the outside vehicle information detection unit 12030 causes the imaging unit 12031 to capture images outside the vehicle and receives the captured images.
  • the outside vehicle information detection unit 12030 may perform object detection processing or distance detection processing for people, cars, obstacles, signs, characters on the road surface, etc. based on the received images.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electrical signal according to the amount of light received.
  • the imaging unit 12031 can output the electrical signal as an image, or as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light, or may be invisible light such as infrared light.
  • the in-vehicle information detection unit 12040 detects information inside the vehicle. Connected to the in-vehicle information detection unit 12040 is, for example, a driver state detection unit 12041 that detects the driver's state.
  • the driver state detection unit 12041 includes, for example, a camera that captures an image of the driver, and the in-vehicle information detection unit 12040 may calculate the driver's level of fatigue or concentration based on the detection information input from the driver state detection unit 12041, or may determine whether the driver is dozing off.
  • the microcomputer 12051 can calculate control target values for the driving force generating device, steering mechanism, or braking device based on information inside and outside the vehicle acquired by the outside vehicle information detection unit 12030 or the inside vehicle information detection unit 12040, and output control commands to the drive system control unit 12010.
  • the microcomputer 12051 can perform cooperative control aimed at realizing the functions of an ADAS (Advanced Driver Assistance System), including vehicle collision avoidance or impact mitigation, following driving based on the distance between vehicles, maintaining vehicle speed, vehicle collision warning, or vehicle lane departure warning.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 controls the driving force generating device, steering mechanism, braking device, etc. based on information about the vehicle's surroundings acquired by the outside vehicle information detection unit 12030 or the inside vehicle information detection unit 12040, thereby enabling cooperative control aimed at autonomous driving, which allows the vehicle to travel autonomously without relying on driver operation.
  • the microcomputer 12051 can output control commands to the body system control unit 12020 based on information outside the vehicle acquired by the vehicle exterior information detection unit 12030.
  • the microcomputer 12051 can control the headlamps according to the position of a preceding vehicle or an oncoming vehicle detected by the vehicle exterior information detection unit 12030, and perform cooperative control aimed at preventing glare, such as switching from high beams to low beams.
  • the audio/video output unit 12052 transmits at least one audio and/or video output signal to an output device capable of visually or audibly notifying vehicle occupants or the outside of the vehicle of information.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are exemplified as output devices.
  • the display unit 12062 may include, for example, at least one of an on-board display and a head-up display.
  • Figure 33 shows an example of the installation position of the imaging unit 12031.
  • the imaging unit 12031 includes imaging units 12101, 12102, 12103, 12104, and 12105.
  • the imaging units 12101, 12102, 12103, 12104, and 12105 are provided, for example, at positions such as the front nose, side mirrors, rear bumper, back door, and the top of the windshield inside the vehicle cabin of the vehicle 12100.
  • the imaging unit 12101 provided on the front nose and the imaging unit 12105 provided on the top of the windshield inside the vehicle cabin mainly capture images of the front of the vehicle 12100.
  • the imaging units 12102 and 12103 provided on the side mirrors mainly capture images of the sides of the vehicle 12100.
  • the imaging unit 12104 provided on the rear bumper or back door mainly captures images of the rear of the vehicle 12100.
  • the imaging unit 12105 provided on the top of the windshield inside the vehicle cabin is mainly used to detect leading vehicles, pedestrians, obstacles, traffic lights, traffic signs, lanes, etc.
  • Imaging range 12111 indicates the imaging range of imaging unit 12101 provided on the front nose
  • imaging ranges 12112 and 12113 indicate the imaging ranges of imaging units 12102 and 12103 provided on the side mirrors, respectively
  • imaging range 12114 indicates the imaging range of imaging unit 12104 provided on the rear bumper or back door.
  • At least one of the image capturing units 12101 to 12104 may have a function for acquiring distance information.
  • at least one of the image capturing units 12101 to 12104 may be a stereo camera consisting of multiple image capturing elements, or an image capturing element having pixels for phase difference detection.
  • the microcomputer 12051 can calculate the distance to each three-dimensional object within the imaging ranges 12111 to 12114 and the change in this distance over time (relative speed with respect to the vehicle 12100), thereby extracting as a preceding vehicle the three-dimensional object that is the closest three-dimensional object on the path of the vehicle 12100 and traveling in approximately the same direction as the vehicle 12100 at a predetermined speed (e.g., 0 km/h or higher). Furthermore, the microcomputer 12051 can set the inter-vehicle distance that should be maintained in advance in front of the preceding vehicle, and perform automatic braking control (including follow-up stop control) and automatic acceleration control (including follow-up start control). In this way, cooperative control can be performed for the purpose of autonomous driving, which allows the vehicle to travel autonomously without relying on driver operation.
  • automatic braking control including follow-up stop control
  • automatic acceleration control including follow-up start control
  • the microcomputer 12051 can classify and extract three-dimensional object data regarding three-dimensional objects into categories such as motorcycles, standard vehicles, large vehicles, pedestrians, utility poles, and other three-dimensional objects, and use this data for automatic obstacle avoidance. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into those that are visible to the driver of the vehicle 12100 and those that are difficult to see.
  • the microcomputer 12051 determines the collision risk, which indicates the risk of collision with each obstacle, and when the collision risk is equal to or exceeds a set value and a collision is possible, it can provide driving assistance to avoid a collision by outputting an alarm to the driver via the audio speaker 12061 or the display unit 12062, or by performing forced deceleration or evasive steering via the drivetrain control unit 12010.
  • At least one of the image capturing units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize pedestrians by determining whether or not a pedestrian is present in the images captured by the image capturing units 12101 to 12104. Such pedestrian recognition is performed, for example, by extracting feature points in the images captured by the image capturing units 12101 to 12104 as infrared cameras, and performing pattern matching processing on a series of feature points that indicate the outline of an object to determine whether or not the object is a pedestrian.
  • the audio/video output unit 12052 controls the display unit 12062 to superimpose a rectangular outline on the recognized pedestrian for emphasis.
  • the audio/video output unit 12052 may also control the display unit 12062 to display an icon or the like indicating the pedestrian in a desired position.
  • the foregoing describes an example of a vehicle control system to which the technology disclosed herein can be applied.
  • the technology disclosed herein can be applied to the imaging unit 12031 of the configuration described above.
  • the imaging device 1 shown in FIG. 1 and the like can be applied to the imaging unit 12031.
  • finer pixelation is possible, thereby enabling safer vehicle driving.
  • the present technology can be configured as follows: (1) A plurality of pixels arranged two-dimensionally, Each of the pixels is a photoelectric conversion unit; a plurality of multiplication units connected in parallel to each other and connected in series to the photoelectric conversion unit; and a semiconductor substrate on which the photoelectric conversion unit and the plurality of multiplication units are formed, each multiplication section is formed in a region of the semiconductor substrate where a first semiconductor region of a first conductivity type and a second semiconductor region of a second conductivity type are junctioned; the first semiconductor region is disposed in the center of the pixel when viewed in a direction substantially perpendicular to the semiconductor substrate; a plurality of second semiconductor regions arranged so as to overlap with the first semiconductor region other than at the center of the first semiconductor region when viewed in a direction substantially perpendicular to the semiconductor substrate; (2) The photodetector device according to (1), wherein the plurality of second semiconductor regions are arranged so as to overlap the first semiconductor regions at corners of the first semiconductor regions when viewed from a direction substantially perpendic
  • the semiconductor substrate further includes a third semiconductor region of the second conductivity type that is disposed outside a center portion of the first semiconductor region and outside a corner portion of the first semiconductor region when viewed in a direction substantially perpendicular to the semiconductor substrate;
  • the semiconductor substrate further has a fourth semiconductor region of the second conductivity type that is arranged at least in the center of the pixel when viewed from a direction approximately perpendicular to the semiconductor substrate and that is arranged closer to the photoelectric conversion section than the second semiconductor region.
  • the photodetector device according to any one of (1) to (9), wherein the first semiconductor region is substantially circular when viewed in a direction substantially perpendicular to the semiconductor substrate.
  • a photodetector device according to any one of (1) to (9), wherein, when viewed from a direction approximately perpendicular to the semiconductor substrate, an outer edge of the first semiconductor region that overlaps with the second semiconductor region protrudes outward relative to an outer edge of the first semiconductor region that does not overlap with the second semiconductor region.
  • the semiconductor substrate has a recess in a center portion of the pixel extending from a first surface of the semiconductor substrate;
  • the first conductivity type is n-type
  • the first conductivity type is p-type
  • each of the pixels further has a quencher section connected to one of the plurality of multiplication sections on the side opposite to the side connected to the photoelectric conversion section.
  • the second semiconductor regions are arranged so as to contact each other between the adjacent pixels.

Landscapes

  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

光検出装置は、２次元配置された複数の画素を備え、各前記画素は、光電変換部と、互いに並列接続され、かつ、前記光電変換部に対して直列に接続された複数の増倍部と、を有し、前記光電変換部および前記複数の増倍部が形成された半導体基板を更に備え、各前記増倍部は、前記半導体基板のうち、第１導電型の第１半導体領域と第２導電型の第２半導体領域とが接合する領域に形成され、前記第１半導体領域は、前記半導体基板に略垂直な方向から見て、前記画素の中心部に配置され、複数の前記第２半導体領域は、前記半導体基板に略垂直な方向から見て、前記第１半導体領域の中心部以外で、前記第１半導体領域と重なるように配置される。

Description

光検出装置
　本開示による実施形態は、光検出装置に関する。
　近年、ＳＰＡＤ（Single Photon Avalanche Diode）を用いた光検出装置がイメージセンサや測距センサなどの分野で注目されている（例えば特許文献１参照）。
国際公開第２０２３／０６８２１０号
　しかしながら、ＳＰＡＤを微細画素化した際に、隣接の増倍領域の距離が近くなることで特性が維持できない場合があった。また、微細画素化の際には増倍領域の形成イオンインプランテーションのマスク開口サイズを小さくする必要があるが、プロセス観点で限界がある場合があった。
　そこで、本開示では、より適切に微細画素化することができる光検出装置を提供するものである。
　上記の課題を解決するために、本開示によれば、
　２次元配置された複数の画素を備え、
　各前記画素は、
　光電変換部と、
　互いに並列接続され、かつ、前記光電変換部に対して直列に接続された複数の増倍部と、
　を有し、
　前記光電変換部および前記複数の増倍部が形成された半導体基板を更に備え、
　各前記増倍部は、前記半導体基板のうち、第１導電型の第１半導体領域と第２導電型の第２半導体領域とが接合する領域に形成され、
　前記第１半導体領域は、前記半導体基板に略垂直な方向から見て、前記画素の中心部に配置され、
　複数の前記第２半導体領域は、前記半導体基板に略垂直な方向から見て、前記第１半導体領域の中心部以外で、前記第１半導体領域と重なるように配置される、光検出装置が提供される。
　複数の前記第２半導体領域は、前記半導体基板に略垂直な方向から見て、前記第１半導体領域の角部で、前記第１半導体領域と重なるように配置されてもよい。
　前記半導体基板は、前記半導体基板に略垂直な方向から見て、前記第１半導体領域の中心部以外、かつ、前記第１半導体領域の角部以外に配置される、前記第２導電型の第３半導体領域をさらに有し、
　前記第３半導体領域の前記第２導電型の不純物濃度は、前記第２半導体領域の前記第２導電型の不純物濃度よりも低くてもよい。
　前記半導体基板は、前記半導体基板に略垂直な方向から見て、少なくとも前記画素の中心部に配置され、かつ、前記第２半導体領域よりも前記光電変換部側に配置される、前記第２導電型の第４半導体領域をさらに有してもよい。
　前記第４半導体領域は、前記半導体基板に略垂直な方向から見て、略円形であってもよい。
　前記第４半導体領域は、固定電位に接続されてもよい。
　前記第４半導体領域は、前記半導体基板に略垂直な方向に延伸することにより、固定電位に接続されてもよい。
　前記第４半導体領域は、前記半導体基板に略平行な方向に延伸することにより、固定電位に接続されてもよい。
　前記第４半導体領域は、前記半導体基板に略垂直な方向から見て、前記半導体基板に略平行な方向に、前記複数の増倍部の間を延伸してもよい。
　前記第１半導体領域は、前記半導体基板に略垂直な方向から見て、ｍ角形（ｍは３以上の自然数）であり、
　前記複数の増倍部は、ｍ個の増倍部であってもよい。
　前記画素は、前記半導体基板に略垂直な方向から見て、ｍ角形であってもよい。
　前記第１半導体領域は、前記半導体基板に略垂直な方向から見て、略円形であってもよい。
　隣接する前記画素間で互いに接する前記第２半導体領域を合わせた領域は、前記半導体基板に略垂直な方向から見て、略円形であってもよい。
　前記半導体基板に略垂直な方向から見て、前記第２半導体領域と重なる前記第１半導体領域の外縁は、前記第２半導体領域と重ならない前記第１半導体領域の外縁に対して、外部に向かって突出してもよい。
　前記半導体基板は、前記画素の中心部に、前記半導体基板の第１面から掘り込みを有し、
　前記第１半導体領域は、前記掘り込みの先端部に配置されてもよい。
　前記第１導電型は、ｎ型であり、
　前記第２導電型は、ｐ型であってもよい。
　前記第１導電型は、ｐ型であり、
　前記第２導電型は、ｎ型であってもよい。
　各前記画素は、前記複数の増倍部のうち、前記光電変換部との接続側とは反対側に接続されたクエンチ部をさらに有してもよい。
　隣接する前記画素間で、前記第２半導体領域が互いに接するように配置されてもよい。
本開示の第１の実施の形態に係る光検出装置に用いられる各画素の機能ブロック例を表す図である。 図１の画素の垂直断面構成例を表す図である。 図２の画素の水平断面構成例を表す図である。 第１の実施形態及び比較例による画素の製造時における垂直断面構成例を表す図である。 第１の実施形態及び比較例による画素の水平断面構成例を表す図である。 第１の実施形態による画素の製造方法例を表す図である。 図６Ａに続く、画素の製造方法例を表す図である。 図６Ｂに続く、画素の製造方法例を表す図である。 第２の実施形態による画素の垂直断面構成例を表す図である。 第２の実施形態による画素の水平断面構成例を表す図である。 第３の実施形態による画素の水平断面構成例を表す図である。 第４の実施形態による画素の垂直断面構成例を表す図である。 第４の実施形態による画素の水平断面構成例を表す図である。 第５の実施形態による画素の垂直断面構成例を表す図である。 第５の実施形態による画素の水平断面構成例を表す図である。 第６の実施形態による画素の垂直断面構成例を表す図である。 第６の実施形態による画素の水平断面構成例を表す図である。 第７の実施形態による画素の水平断面構成例を表す図である。 第８の実施形態による画素の水平断面構成例を表す図である。 第９の実施形態による画素の水平断面構成例を表す図である。 第１０の実施形態による画素の水平断面構成例を表す図である。 第１１の実施形態による画素の水平断面構成例を表す図である。 第１２の実施形態による画素の垂直断面構成例を表す図である。 第１２の実施形態による画素の製造方法例を表す図である。 図２２Ａに続く、画素の製造方法例を表す図である。 図２２Ｂに続く、画素の製造方法例を表す図である。 図２２Ｃに続く、画素の製造方法例を表す図である。 図２２Ｄに続く、画素の製造方法例を表す図である。 第１３の実施形態による画素の垂直断面構成例を表す図である。 第１４の実施形態による画素の垂直断面構成例を表す図である。 第１５の実施形態による画素の垂直断面構成例を表す図である。 第１６の実施形態による画素の垂直断面構成例を表す図である。 第１７の実施形態による画素の水平断面構成例を表す図である。 第１７の実施形態によるｎ型半導体領域及びｐ型半導体領域の形成方法例を表す図である。 第１８の実施形態による画素の垂直断面構成例を表す図である。 第１８の実施形態による画素の水平断面構成例を表す図である。 電子機器の全体構成例を表す概略図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
　以下、図面を参照して、光検出装置の実施形態について説明する。以下では、光検出装置の主要な構成部分を中心に説明するが、光検出装置には、図示又は説明されていない構成部分や機能が存在しうる。以下の説明は、図示又は説明されていない構成部分や機能を除外するものではない。
　＜第１の実施の形態＞
　[構成]
　図１は、本開示の第１の実施の形態に係る光検出装置（以下、「光検出装置」と称する。）に用いられる各画素１０の機能ブロック例を表したものである。図２は、各画素１０の断面構成例を表したものである。光検出装置は、行列状に配置された（２次元配置された）複数の画素１０を備えている。各画素１０は、例えば、図１に示したように、受光部１１、クエンチ部１２および検出部１３を備えている。
　受光部１１は、光入射に応じてパルス信号を生成する。受光部１１は、例えば、図１に示したように、光電変換部１４および複数の増倍部１５を有している。複数の増倍部１５は、互いに並列接続されており、さらに、光電変換部１４に対して直列に接続されている。複数の増倍部１５は、例えば、図２に示したように、光電変換部１４とともに、共通の半導体基板２１Ａ内に形成されており、半導体基板２１Ａ内の不純物半導体領域（例えばｎウェル２２，ｐ型半導体領域２５）を介して光電変換部１４に接続されている。複数の増倍部１５のうち、光電変換部１４との接続側とは反対側については、ｎ型半導体領域２３によって互いに電気的に接続されている。半導体基板２１Ａは、シリコン等で構成される。層間絶縁膜２１Ｂは、半導体基板２１Ａ上に接して形成された層であり、積層された複数のＳｉＯ２層内に、パターニングされた複数の配線層（例えば、メタル配線１７）と、配線層同士を接続するビア（例えば、コンタクト電極１６）とが形成された構成となっている。半導体基板２１Ａおよび層間絶縁膜２１Ｂによって受光基板２１が構成されている。
　受光部１１は、光電変換部１４を共有する複数のアバランシェフォトダイオード（ＡＰＤ）を含んでいる。ガイガーモードのＡＰＤでは、端子間に降伏電圧以上の電圧が印可されると、単一フォトンの入射でアバランシェ現象が発生する。単一フォトンをアバランシェ現象で増倍させるＡＰＤは、シングルフォトンアバランシェダイオード（ＳＰＡＤ）と呼ばれる。各画素１０において、受光部１１は、例えば、光電変換部１４を共有する複数のＳＰＡＤを含んでいる。
　クエンチ部１２は、例えば、図１に示したように、複数の増倍部１５のうち、光電変換部１４との接続側とは反対側に接続されている。クエンチ部１２は、例えば、図１，図２に示したように、接続パッド３１，３２を介してメタル配線１７に接続されている。クエンチ部１２は、受光部１１に印加される電圧を降伏電圧まで下げることによって、アバランシェ現象を止める機能（クエンチ）を有している。クエンチ部１２は、さらに、受光部１１に印加される電圧を降伏電圧以上のバイアス電圧にすることによって、受光部１１で再びフォトンの検出を行えるようにする機能を有する。クエンチ部１２は、例えば、ＭＯＳトランジスタを含む。クエンチ部１２は、例えば、抵抗器であってもよい。
　クエンチ部１２の一端（例えば、ＭＯＳトランジスタのソース）は、例えば、固定電圧Ｖｅが印可される電源線に接続されている。一方、クエンチ部１２の他端（例えば、ＭＯＳトランジスタのドレイン）は、例えば、受光部１１の一端（例えば、ＳＡＰＤのアノード）に接続されている。受光部１１の他端（例えば、ＳＡＰＤのカソード）は、例えば、基準電圧Ｖｓｐａｄが印可される電源線に接続されている。受光部１１に、降伏電圧以上の電圧が印可されるよう、固定電圧Ｖｅおよび基準電圧Ｖｓｐａｄの値が設定されている。
　検出部１３は、複数の増倍部１５とクエンチ部１２との接続ノードＮに接続されている。検出部１３は、例えば、インバータを含んでいる。インバータは、接続ノードＮの電圧Ｖｓが所定の閾値電圧よりも低いとき（つまりローレベルＬｏのとき）、ハイレベルＨｉの信号ＰＦｏｕｔを出力する。インバータは、接続ノードＮの電圧Ｖｓが所定の閾値電圧以上のとき（つまりハイレベルＨｉのとき）、ローレベルＬｏの信号ＰＦｏｕｔを出力する。このように、検出部１３は、デジタル信号（信号ＰＦｏｕｔ）を出力する。
　検出部１３は、信号処理基板４１内に形成されている。信号処理基板４１は、受光基板２１と貼り合わされた基板であり、シリコン等で構成される半導体基板４２と、半導体基板４２上に形成された層間絶縁膜４３とを含んでいる。半導体基板４２には、検出部１３に形成されている。層間絶縁膜４３は、半導体基板４２上に形成された層であり、積層された複数のＳｉＯ２層内に、パターニングされた複数の配線層と、配線層同士を接続するビアとが形成された構成となっている。
　受光基板２１の表面には、Ｃｕからなる接続パッド３１が露出している。一方、信号処理基板４１の表面には、Ｃｕからなる接続パッド３２が露出している。接続パッド３１と接続パッド３２とが互いに接合されている。これにより、受光基板２１および信号処理基板４１は、層間絶縁膜２１Ｂの表面と層間絶縁膜４３の表面とにおいて互いに接合されており、接続パッド３１と接続パッド３２とが互いに接合されることにより、互いに電気的に接続されている。
　次に、図２、図３を参照して、受光部１１の構造について詳細に説明する。図３は、半導体基板２１Ａの表面（信号処理基板４１側の表面）の平面構成例を表したものである。
　各画素１０は、シリコン等で構成される半導体基板２１Ａに形成されている。図２において、半導体基板２１Ａの裏面が図２の上側に描かれており、半導体基板２１Ａの裏面にはオンチップレンズ２９が貼り合わされている。外部からの光（入射光）がオンチップレンズ２９を介して半導体基板２１Ａの裏面に入射する。従って、半導体基板２１Ａの裏面が受光面２１ａとなっている。図２において、半導体基板２１Ａの上面が図２の下側に描かれており、半導体基板２１Ａの上面は層間絶縁膜２１Ｂと接している。
　各画素１０は、例えば、図２に示したように、ｎウェル２２、ｎ型半導体領域２３、高濃度ｎ型半導体領域２４、複数のｐ型半導体領域２５、ホール蓄積領域２６および複数の高濃度ｐ型半導体領域２７を含んでいる。ｎウェル２２、ｎ型半導体領域２３、高濃度ｎ型半導体領域２４、複数のｐ型半導体領域２５、ホール蓄積領域２６および複数の高濃度ｐ型半導体領域２７は、半導体基板２１Ａに形成されている。各画素１０において、ｎ型半導体領域２３とｐ型半導体領域２５とが接合する領域に形成される空乏層によって、アバランシェ増倍領域（増倍部１５）が形成される。つまり、増倍部１５は、ｎ型半導体領域２３とｐ型半導体領域２５とが接合するｐｎ接合領域に形成される。
　ｎウェル２２は、半導体基板２１Ａの不純物濃度が薄いｎ型（ｎ－－）に制御されることにより形成され、画素１０における光電変換により発生する電子を増倍部１５へ転送する電界を形成する。ｎウェル２２が、光電変換部１４の機能を担っている。ｎウェル２２には、光電変換部１４が形成されている。光電変換部１４は、半導体基板２１Ａにおける所定の深さの単一領域に形成された所定の導電型の半導体領域で構成されている。なお、ｎウェル２２に替えて、半導体基板２１Ａの不純物濃度をｐ型に制御したｐウェルを形成してもよい。
　ｎ型半導体領域２３は、半導体基板２１Ａの上面を平面視で見たときに、ｎウェル２２（光電変換部１４）と対向する画素領域内の中央寄りの位置に配置されている。ｎ型半導体領域２３は、画素１０の中央部に、半導体基板２１Ａの表面側から、または、表面より深い位置から所定の深さまで形成された濃いｎ型の半導体領域である。ｎ型半導体領域２３の、特に、中央部分の表面近傍が高濃度（ｎ＋）の不純物濃度に制御され、高濃度ｎ型半導体領域２４とされている。高濃度ｎ型半導体領域２４は、増倍部１５を形成するための負電圧を供給するためのカソードとしてのコンタクト電極１６と接続されるコンタクト部である。高濃度ｎ型半導体領域２４には、コンタクト電極１６から固定電圧Ｖｅが印加される。
　ｐ型半導体領域２５は、半導体基板２１Ａ内のｎ型半導体領域２３の底面と接する深さ位置から、所定の厚み（深さ）で画素１０の４隅に配置されるように形成された濃いｐ型の半導体領域である。なお、図２には、半導体基板２１Ａが、半導体基板２１Ａの底面が紙面の上方となり、半導体基板２１Ａの表面（上面）が紙面の下方となるように描かれている。
　ｐ型半導体領域２５は、半導体基板２１Ａにおける、光電変換部１４よりも浅い領域であって、かつ光電変換部１４に接して形成されている。つまり、増倍部１５は、半導体基板２１Ａにおける、光電変換部１４よりも浅い領域であって、かつ光電変換部１４に接して形成されたｐｎ接合領域に形成されている。ｐ型半導体領域２５は、光電変換部１４と接している。ここで、ｎウェル２２の不純物濃度は、例えば、１×１０１４ｃｍ－３以下の低濃度とされ、増倍部１５を形成するｎ型半導体領域２３とｐ型半導体領域２５のそれぞれの不純物濃度は、１×１０１６ｃｍ－３以上の高濃度に制御することが望ましい。
　ホール蓄積領域２６は、ｎウェル２２の側面および底面を囲うように形成されるｐ型の半導体領域（ｐ）であり、光電変換により発生したホールを蓄積する。ホール蓄積領域２６は、画素分離部２８との界面で発生した電子をトラップし、ＤＣＲ（ダークカウントレート）を抑制する効果も奏する。ホール蓄積領域２６の半導体基板２１Ａの表面側の近傍領域は、特に、不純物濃度が高濃度（ｐ＋）に制御され、高濃度ｐ型半導体領域２７とされている。高濃度ｐ型半導体領域２７は、受光部１１の一端（例えば、ＳＡＰＤのアノード）としてのコンタクト電極１８と接続されるコンタクト部である。高濃度ｐ型半導体領域２７には、コンタクト電極１８から基準電圧Ｖｓｐａｄが印加される。ホール蓄積領域２６は、イオン注入により形成することができ、固相拡散により形成してもよい。
　隣接画素との境界である画素１０の画素境界部には、画素間を分離する画素分離部２８が形成されている。画素分離部２８は、例えば、シリコン酸化膜などの絶縁層のみで構成されてもよいし、タングステンなどの金属層の外側（ｎウェル２２側）を、シリコン酸化膜などの絶縁層で覆う２重構造でもよい。
　以上のように、各画素１０では、増倍部１５が形成されるｎ型半導体領域２３とｐ型半導体領域２５の平面領域に関し、ｎ型半導体領域２３の平面領域に対して、ｐ型半導体領域２５の平面領域が、半導体基板２１Ａの上面を平面視で見たときに、重なるように形成されている。また、ｎ型半導体領域２３とｐ型半導体領域２５の半導体基板２１Ａの表面からの深さに関しては、ｎ型半導体領域２３の深さ位置に対して、ｐ型半導体領域２５が深く形成されている。換言すれば、ｐ型半導体領域２５が、ｎ型半導体領域２３よりも受光面２１ａに近い位置に形成されている。
　図２の画素構造は、信号電荷（キャリア）として電子を読み出す構造の例である。しかし、各画素１０は、ホールを読み出す構造となっていてもよい（後で説明する図２９および図３０を参照）。この場合には、平面サイズの小さいｎ型半導体領域２３がｐ型半導体領域に変更され、高濃度ｎ型半導体領域２４が高濃度ｐ型半導体領域に変更される。ｐ型半導体領域２５はｎ型半導体領域に変更され、高濃度ｐ型半導体領域２７は高濃度ｎ型半導体領域に変更される。高濃度ｎ型半導体領域２４から高濃度ｐ型半導体領域に変更されたコンタクト部には、コンタクト電極１６から基準電圧Ｖｓｐａｄが印加され、高濃度ｐ型半導体領域２７から高濃度ｎ型半導体領域に変更されたコンタクト部には、コンタクト電極１８から固定電圧Ｖｅが印加される。
　次に、複数の増倍部１５（ｎ型半導体領域２３）の位置について詳細に説明する。図３には、４つの画素１０が示されている。各画素１０には、例えば、図３に示したように、４つの増倍部１５（ｎ型半導体領域２３）が形成されている。
　本実施形態の構造は、単一画素内に複数の増倍領域（増倍部１５）を配置するために、画素１０の中央に増倍領域形成のｎ型半導体領域２３を有し、ｎ型半導体領域２３の中央以外で重なるようにｐ型半導体領域２５をそれぞれ有した構造であり、ｎ型半導体領域２３とｐ型半導体領域２５で増倍部１５を形成する。また、ｎ型半導体領域２３に対して少なくとも１つ以上の角部でｐ型半導体領域２５と重なっており、ｎ型半導体領域２３の角部にて増倍領域が形成される。これにより、増倍部１５を形成するｐ型半導体領域２５を隣接画素と共有することが可能となり、図５を参照して後で説明するように、プロセス観点で製造しやすくなる。
　図３に示す例では、各画素１０において、ｎ型半導体領域２３は、画素領域内の中央寄りの位置に配置されており、４つのｐ型半導体領域２５は、矩形状の画素１０の４つの角部に配置されている。
　ｎ型半導体領域２３は、半導体基板２１Ａに略垂直な方向から見て、画素１０の中心部に配置される。複数のｐ型半導体領域２５は、半導体基板２１Ａに略垂直な方向から見て、ｎ型半導体領域２３の中心部以外で、ｎ型半導体領域２３と重なるように配置される。より詳細には、複数のｐ型半導体領域２５は、半導体基板２１Ａに略垂直な方向から見て、ｎ型半導体領域２３の角部で、ｎ型半導体領域２３と重なるように配置される。また、隣接する画素１０間で、ｐ型半導体領域２５が互いに接するように配置される。これにより、後で説明するように、より適切に微細画素化することができる。
　比較例として、単一画素内に複数の増倍部１５を設けることで、画素ごとのＶＢＤ（降伏電圧）のばらつきを抑制する構造が考えられる。この構造ではＳＰＡＤを微細画素化した際に、隣接の増倍部１５の距離Ｄ１５が近くなることで特性を維持することが難しい場合があった。また、微細画素化の際には増倍領域形成イオンインプランテーションのマスク開口サイズを小さくする必要があるが、プロセス観点で限界があった。
　図４は、第１の実施形態及び比較例による画素１０の水平断面構成例を表す図である。なお、比較例においてｐ型半導体領域２５は、画素１０の全面に形成されているため、図示を省略している。したがって、ｎ型半導体領域２３が形成される領域に増倍部１５が形成される。
　第１実施形態では、比較例での単一画素内への複数の増倍部１５の配置手法に比べて増倍部１５間の距離Ｄ１５を広く保つことができるためＰＤＥ（Photon Detection Efficiency）ばらつきなどの画素特性を改善することができる。
　図５は、第１の実施形態及び比較例による画素１０の製造時における垂直断面構成例を表す図である。図５は、マスクであるレジストＲが示されている。図５の上段は、第１の実施形態において、ｐ型半導体領域２５をイオンインプランテーションにより形成するタイミングを示す。図５の下段は、比較例において、ｎ型半導体領域２３をイオンインプランテーションにより形成するタイミングを示す。
　第１実施形態では、上記のように、増倍部１５を形成するｐ型半導体領域２５を隣接画素と共有することが可能となる。これにより、隣接画素間で、マスクの開口も共有することができる。単一画素内に独立した増倍部１５を複数配置する場合（比較例）に比べてマスクの開口幅を広くすることができ、プロセス観点で製造しやすくなる。
　次に、光検出装置の製造方法について説明する。
　図６Ａ～図６Ｃは、第１の実施形態による画素１０の製造方法例を表す図である。
　まず、図６Ａに示すように、半導体基板２１Ａに、ｐ型半導体領域２５、ｎ型半導体領域２３、高濃度ｎ型半導体領域２４、及び、高濃度ｐ型半導体領域２７を形成する。
　次に、図６Ｂに示すように、半導体基板２１Ａ上に層間絶縁膜２１Ｂを形成し、コンタクト電極１６、１８及びメタル配線１７を形成する。
　次に、図６Ｃに示すように、半導体基板２１Ａを上下反転し、信号処理基板４１（図示せず）を接合し、画素分離部２８及びオンチップレンズ２９等を形成する。これにより、図１に示す画素１０が完成する。
　以上のように、第１の実施形態によれば、ｎ型半導体領域２３は、半導体基板２１Ａに略垂直な方向から見て、画素１０の中心部に配置される。複数のｐ型半導体領域２５は、半導体基板２１Ａに略垂直な方向から見て、ｎ型半導体領域２３の中心部以外で、ｎ型半導体領域２３と重なるように配置される。これにより、微細画素化しても増倍部１５間の距離Ｄ１５を広く保ちやすくすることができる。この結果、特性を維持しやすくすることができ、また、プロセス観点で製造しやすくすることができる。したがって、より適切に微細画素化することができる。
　＜第２の実施形態＞
　図７は、第２の実施形態による画素１０の垂直断面構成例を表す図である。図８は、第２の実施形態による画素１０の水平断面構成例を表す図である。なお、図７では、信号処理基板４１等は省略されている。第２の実施形態は、ｐ型半導体領域５１が設けられる点で、第１の実施形態とは異なっている。
　ｎ型半導体領域２３の中央で、かつ増倍部１５を形成するｐ型半導体領域２５の画素裏面側にｐ型半導体領域５１を形成することで、アバランシェ領域に光電変換された電子を誘導することができる。ｐ型半導体領域５１がない場合、光電変換された電子が画素１０中央のｎ型半導体領域２３の方に誘導されてしまい、電子が増倍部１５を通過しない場合がある。この結果、ＰＤＥが大きく低減してしまう。ｐ型半導体領域５１により、電子が増倍部１５に誘導されやすくなり、ＰＤＥの低減を抑制することができる。
　ｐ型半導体領域５１は、半導体基板２１Ａに略垂直な方向から見て、少なくとも画素１０の中心部に配置され、かつ、ｐ型半導体領域２５よりも光電変換部１４側に配置される。
　第２の実施形態のように、ｐ型半導体領域５１が設けられてもよい。第２の実施形態による光検出装置は、第１の実施形態と同様の効果を得ることができる。
　＜第３の実施形態＞
　図９は、第３の実施形態による画素１０の水平断面構成例を表す図である。第３の実施形態では、第２の実施形態と比較して、ｐ型半導体領域５１の平面視での形状が異なっている。
　ｐ型半導体領域５１の形状は四角形でなくてもよく、丸など他の形状でもよい。
　図９に示す例では、ｐ型半導体領域５１は、半導体基板２１Ａに略垂直な方向から見て、略円形である。
　第３の実施形態のように、ｐ型半導体領域５１の形状が変更されてもよい。第３の実施形態による光検出装置は、第２の実施形態と同様の効果を得ることができる。
　＜第４の実施形態＞
　図１０は、第４の実施形態による画素１０の垂直断面構成例を表す図である。図１１は、第４の実施形態による画素１０の水平断面構成例を表す図である。第４の実施形態は、ｐ型半導体領域５１がホール蓄積領域２６と接続される点で、第２の実施形態とは異なっている。
　ｐ型半導体領域５１は画素１０裏面の固定電荷膜であるホール蓄積領域２６まで延伸してもよい。これにより、ｐ型半導体領域５１の電位が固定されるためアバランシェにより発生するホールの蓄積を抑制することができ、例えば、アフターパルスの低減をすることができる。
　ｐ型半導体領域５１は、固定電位に接続される。ｐ型半導体領域５１は、半導体基板２１Ａに略垂直な方向に延伸することにより、固定電位に接続される。
　第４の実施形態のように、ｐ型半導体領域５１がホール蓄積領域２６と接続されてもよい。第４の実施形態による光検出装置は、第２の実施形態と同様の効果を得ることができる。
　＜第５の実施形態＞
　図１２は、第５の実施形態による画素１０の垂直断面構成例を表す図である。図１３は、第５の実施形態による画素１０の水平断面構成例を表す図である。第５の実施形態では、第４の実施形態と比較して、ｐ型半導体領域５１の形状が異なっている。
　ｐ型半導体領域５１を画素側壁と接するように横方向に延伸することで、ｐ型半導体領域５１の電位を固定することがでる。これにより第４の実施形態と同様、例えば、アフターパルスの低減をすることができる。
　ｐ型半導体領域５１は、半導体基板２１Ａに略平行な方向に延伸することにより、固定電位に接続される。
　第５の実施形態のように、ｐ型半導体領域５１の形状が変更されてもよい。第５の実施形態による光検出装置は、第４の実施形態と同様の効果を得ることができる。
　＜第６の実施形態＞
　図１４は、第６の実施形態による画素１０の垂直断面構成例を表す図である。図１５は、第６の実施形態による画素１０の水平断面構成例を表す図である。第６の実施形態では、第５の実施形態と比較して、ｐ型半導体領域５１の形状が異なっている。
　ｐ型半導体領域５１を画素側壁と接するように横方向に延伸し、十字形状とする。第５の実施形態と同様、ｐ型半導体領域５１の電位を固定することができるため、例えば、アフターパルスの低減をすることができる。また、第２の実施形態で記載の画素中央のみの配置では増倍部１５を形成するｐ型半導体領域２５同士の間（例えば、平面視で四角形であるｎ型半導体領域２３の辺部）に電子が誘導される可能性があったが、本構造ではそれを抑制することができる。
　ｐ型半導体領域５１は、半導体基板２１Ａに略垂直な方向から見て、半導体基板２１Ａに略平行な方向に、複数の増倍部１５の間を延伸する。
　第６の実施形態のように、ｐ型半導体領域５１の形状が変更されてもよい。第６の実施形態による光検出装置は、第５の実施形態と同様の効果を得ることができる。
　＜第７の実施形態＞
　図１６は、第７の実施形態による画素１０の水平断面構成例を表す図である。第７の実施形態では、第１の実施形態と比較して、ｎ型半導体領域２３及びｐ型半導体領域２５の形状が異なっている。
　増倍部１５を形成するｎ型半導体領域２３及びｐ型半導体領域２５の形状は四角形だけでなく、円形形状でもよい。ただし本実施形態では微細画素に適用されることが期待されるためマスクサイズも小さくなることが予想される。この場合、マスク形状はラウンディングされる可能性があるので、ｎ型半導体領域２３及びｐ型半導体領域２５は、実際には本実施形態で記載の形状になることが予想される。
　ｎ型半導体領域２３は、半導体基板２１Ａに略垂直な方向から見て、略円形である。また、隣接する画素１０間で互いに接するｐ型半導体領域２５を合わせた領域は、半導体基板２１Ａに略垂直な方向から見て、略円形である。すなわち、ｐ型半導体領域２５は、１つの画素１０内では、扇状であるが、隣接する４つの画素１０と合わせて、略円形である。
　第７の実施形態のように、ｎ型半導体領域２３及びｐ型半導体領域２５の形状が変更されてもよい。第７の実施形態による光検出装置は、第１の実施形態と同様の効果を得ることができる。なお、第７の実施形態に、第２の実施形態～第６の実施形態を組み合わせてもよい。
　＜第８の実施形態＞
　図１７は、第８の実施形態による画素１０の水平断面構成例を表す図である。第８の実施形態では、第１の実施形態と比較して、ｎ型半導体領域２３及びｐ型半導体領域２５の形状が異なっている。
　増倍部１５を形成するｎ型半導体領域２３及びｐ型半導体領域２５は四角以外のｍ角形(ｍは３以上の任意の自然数)にすることができる。この場合、増倍部１５を形成するｎ型半導体領域２３の各角に対応するように増倍領域を形成するp型不純物領域を裏面側に形成することで、最大ｍ個の増倍部１５を形成することができＶＢＤのばらつきを１／√ｍにすることができる。
　ｎ型半導体領域２３は、半導体基板２１Ａに略垂直な方向から見て、ｍ角形（ｍは３以上の自然数）である。例えば、最大でｍ個の増倍部１５が設けられることが可能である。図１７に示す例では、ｎ型半導体領域２３は、５角形である。
　第８の実施形態のように、ｎ型半導体領域２３及びｐ型半導体領域２５の形状が変更されてもよい。第８の実施形態による光検出装置は、第１の実施形態と同様の効果を得ることができる。なお、第８の実施形態に、第２の実施形態～第６の実施形態を組み合わせてもよい。
　＜第９の実施形態＞
　図１８は、第９の実施形態による画素１０の水平断面構成例を表す図である。第９の実施形態は、画素１０の形状とｎ型半導体領域２３の形状が一致している点で、第８の実施形態とは異なっている。
　画素形状とｎ型半導体領域２３の形状が異なる場合、第８の実施形態による図１７のように、各角すべてに増倍部１５を形成することが困難である。そこで、図１８のように画素１０の形状とｎ型半導体領域２３の形状は一致していることが望ましい。
　画素１０は、半導体基板２１Ａに略垂直な方向から見て、ｍ角形である。図１８に示す例では、画素１０及びｎ型半導体領域２３は、６角形である。
　第９の実施形態のように、画素１０の形状とｎ型半導体領域２３の形状が一致していてもよい。第９の実施形態による光検出装置は、第８の実施形態と同様の効果を得ることができる。
　＜第１０の実施形態＞
　図１９は、第１０の実施形態による画素１０の水平断面構成例を表す図である。第１０の実施形態では、第１の実施形態と比較して、ｎ型半導体領域２３及びｐ型半導体領域２５の形状が異なっている。
　画素１０中央の増倍部１５を形成するｎ型半導体領域２３は環状としてもよい。
　図１９に示す例では、ｎ型半導体領域２３は、四角環状である。ｎ型半導体領域２３の中心部は、使われないため、設けられなくてもよい。
　第１０の実施形態のように、ｎ型半導体領域２３及びｐ型半導体領域２５の形状が変更されてもよい。第１０の実施形態による光検出装置は、第１の実施形態と同様の効果を得ることができる。なお、第１０の実施形態に、第２の実施形態～第６の実施形態を組み合わせてもよい。
　＜第１１の実施形態＞
　図２０は、第１１の実施形態による画素１０の水平断面構成例を表す図である。第１１の実施形態では、第１の実施形態と比較して、ｎ型半導体領域２３及びｐ型半導体領域２５の形状が異なっている。
　増倍部１５を形成するｎ型半導体領域２３及びｐ型半導体領域２５は十字形状を有していてもよい。この場合、画素側壁付近での増倍を抑制することができ、暗電流低減効果が期待される。
　半導体基板２１Ａに略垂直な方向から見て、ｐ型半導体領域２５と重なるｎ型半導体領域２３の外縁は、ｐ型半導体領域２５と重ならないｎ型半導体領域２３の外縁に対して、外部に向かって突出する。これにより、ｎ型半導体領域２３と画素１０の側壁との距離を大きくすることができる。この結果、暗電流を低減することができる。また、隣接する画素１０間で互いに接するｐ型半導体領域２５を合わせた領域の外縁も、ｎ型半導体領域２３と重なるｐ型半導体領域２５の外縁は、ｎ型半導体領域２３と重ならないｐ型半導体領域２５の外縁に対して、外部に向かって突出する。この場合も同様に、ｐ型半導体領域２５と画素１０の側壁との距離を大きくすることができ、暗電流を低減することができる。
　第１１の実施形態のように、ｎ型半導体領域２３及びｐ型半導体領域２５の形状が変更されてもよい。第１１の実施形態による光検出装置は、第１の実施形態と同様の効果を得ることができる。なお、第１１の実施形態に、第２の実施形態～第６の実施形態を組み合わせてもよい。
　＜第１２の実施形態＞
　図２１は、第１２の実施形態による画素１０の垂直断面構成例を表す図である。第１２の実施形態は、半導体基板２１Ａに掘り込み構造が設けられる点で、第１の実施形態とは異なっている。
　画素中心に掘り込み構造を配置し、カソードコンタクトが掘り込み構造上に位置するように配置することができる。これにより、アノード－カソード間距離を大きくできるためコンタクトインプランテーション間でのアバランシェを抑制することができる。
　半導体基板２１Ａは、画素１０の中心部に、半導体基板２１Ａの第１面（下面、表面）から掘り込みを有する。ｎ型半導体領域２３は、掘り込みの先端部に配置される。これにより、アノードコンタクトである高濃度ｐ型半導体領域２７と、カソードコンタクトである高濃度ｎ型半導体領域２４と、の間の距離を図２１の紙面縦方向に伸ばすことができる。この結果、微細画素化しても、距離を伸ばして不要なアバランシェを抑制することができる。
　図２２Ａ～図２２Ｅは、第１２の実施形態による画素１０の製造方法例を表す図である。
　まず、図２２Ａに示すように、半導体基板２１Ａに、ｐ型半導体領域２５、ｎ型半導体領域２３、及び、高濃度ｐ型半導体領域２７を形成する。
　次に、図２２Ｂに示すように、半導体基板２１Ａの上面に掘り込みＥを形成する。堀り込みＥは、画素１０の中心に形成される。掘り込みＥの形成は、例えば、エッチングにより行われる。
　次に、図２２Ｃに示すように、掘り込みＥの先端部に高濃度ｎ型半導体領域２４を形成する。
　次に、図２２Ｄに示すように、半導体基板２１Ａ上に層間絶縁膜２１Ｂを形成し、掘り込みＥを、例えば、酸化膜で埋め込む。
　次に、図２２Ｅに示すように、コンタクト電極１６、１８及びメタル配線１７を形成する。
　その後、半導体基板２１Ａを上下反転し、ホール蓄積領域２６、画素分離部２８、及び、オンチップレンズ２９等を形成することにより、図２１に示す画素１０が完成する。
　第１２の実施形態のように、半導体基板２１Ａに掘り込み構造が設けられてもよい。第１２の実施形態による光検出装置は、第１の実施形態と同様の効果を得ることができる。なお、第１２の実施形態に、第２の実施形態～第１１の実施形態を組み合わせてもよい。
　＜第１３の実施形態＞
　図２３は、第１３の実施形態による画素１０の垂直断面構成例を表す図である。第１３の実施形態は、オンチップレンズ２９に代えてメタレンズ２９ａが設けられる点で、第１の実施形態とは異なっている。
　画素上部にメタレンズ２９ａを設置することができる。これにより、低背化することができる。
　第１３の実施形態のように、オンチップレンズ２９に代えてメタレンズ２９ａが設けられてもよい。第１３の実施形態による光検出装置は、第１の実施形態と同様の効果を得ることができる。なお、第１３の実施形態に、第２の実施形態～第１２の実施形態を組み合わせてもよい。
　＜第１４の実施形態＞
　図２４は、第１４の実施形態による画素１０の垂直断面構成例を表す図である。第１４の実施形態は、カラーフィルタＣＦが設けられる点で、第１の実施形態とは異なっている。
　画素上部に備えたオンチップレンズ２９の下部にカラーフィルタＣＦを備えることができる。これにより特定の可視光波長に対して感度を有するようになり、フォトンカウントの撮像用途に用いることが可能となる。
　第１４の実施形態のように、カラーフィルタＣＦが設けられてもよい。第１４の実施形態による光検出装置は、第１の実施形態と同様の効果を得ることができる。なお、第１４の実施形態に、第２の実施形態～第１３の実施形態を組み合わせてもよい。
　＜第１５の実施形態＞
　図２５は、第１５の実施形態による画素１０の垂直断面構成例を表す図である。第１５の実施形態は、カラーフィルタＣＦに代えてカラールータＣＲが設けられる点で、第１４の実施形態とは異なっている。
　画素上部に備えたオンチップレンズ２９の下部のカラーフィルタＣＦはカラールータＣＲに置き換えることができる。これにより、カラーフィルタＣＦを用いるよりも一画素に集光できる光量を増加させることができる。
　第１５の実施形態のように、カラールータＣＲが設けられてもよい。第１５の実施形態による光検出装置は、第１４の実施形態と同様の効果を得ることができる。
　＜第１６の実施形態＞
　図２６は、第１６の実施形態による画素１０の垂直断面構成例を表す図である。第１６の実施形態では、第１の実施形態と比較して、画素分離部２８の形成方法が異なっている。
　第１の実施形態による画素分離部２８は、ＲＦＴＩ（Reverse Full Trench Isolation）である。しかし、ＲＦＴＩをＦＦＴＩ（Front Full Trench Isolation）に置き換えることができる。
　第１６の実施形態のように、画素分離部２８の形成方法が変更されてもよい。第１６の実施形態による光検出装置は、第１の実施形態と同様の効果を得ることができる。なお、第１６の実施形態に、第２の実施形態～第１５の実施形態を組み合わせてもよい。
　＜第１７の実施形態＞
　図２７は、第１７の実施形態による画素１０の水平断面構成例を表す図である。第１７８の実施形態では、第１の実施形態と比較して、ｐ型半導体領域２５の形成方法が異なっている。
　増倍部１５を形成するｐ型半導体領域（ｐ型半導体領域２５、５２）は、増倍部１５を形成するｎ型半導体領域２３を取り囲むようなリング形状（環形状）とすることができる。不純物領域を形成する際は縦と横で別々にイオンインプランテーションをすることで、その交点のみが濃度が濃くなり４隅で増倍する（図２８を参照）。これにより、プロセス観点で製造しやすくなる。
　図２７に示すように、ｐ型半導体領域５２が設けられる。ｐ型半導体領域５２は、半導体基板２１Ａに略垂直な方向から見て、ｎ型半導体領域２３の中心部以外、かつ、ｎ型半導体領域２３の角部以外に配置される。すなわち、ｐ型半導体領域５２は、ｎ型半導体領域２３の辺部に重なるように配置される。ｐ型半導体領域５２のｐ型不純物濃度は、ｐ型半導体領域２５のｐ型不純物濃度よりも低い。
　図２８は、第１７の実施形態によるｎ型半導体領域２３及びｐ型半導体領域２５、５２の形成方法例を表す図である。
　まず、図２８の（ａ）に示すように、半導体基板２１Ａの画素１０中央に、ｎ型半導体領域２３を形成する。ｎ型半導体領域２３は、ｎ型不純物をイオンインプランテーションすることにより形成される。
　次に、図２８の（ｂ）に示すように、ｎ型半導体領域２３の左右に、ｐ型半導体領域５３ａを形成する。ｐ型半導体領域５３ａは、ｐ型不純物をイオンインプランテーションすることにより形成される。ｐ型半導体領域５３ａのｐ型不純物濃度は、ｐ型半導体領域５２のｐ型不純物濃度と同じである。なお、図２８に示す破線は、ｎ型半導体領域２３の輪郭である。
　なお、図２８には、１つの画素１０が示されているが、上下の画素１０にも、連続的にｐ型半導体領域５３ａが形成される。
　次に、図２８の（ｃ）に示すように、ｎ型半導体領域２３の上下に、ｐ型半導体領域５３ｂを形成する。ｐ型半導体領域５３ｂは、ｐ型不純物をイオンインプランテーションすることにより形成される。ｐ型半導体領域５３ｂのｐ型不純物濃度は、ｐ型半導体領域５２のｐ型不純物濃度と同じである。なお、図２８に示す破線は、ｎ型半導体領域２３の輪郭である。
　なお、図２８には、１つの画素１０が示されているが、左右の画素１０にも、連続的にｐ型半導体領域５３ｂが形成される。
　ｐ型半導体領域５３ａ、５３ｂが重なる領域は、ｐ型半導体領域２５となる。ｐ型半導体領域５３ａ、５３ｂが重ならずにそれぞれ残る領域は、ｐ型半導体領域５２となる。第１の実施形態では、ドット状にｐ型不純物のイオンインプランテーションが行われる。これに対して、第１７の実施形態では、ライン状にイオンインプランテーションが行われる。これにより、例えば、イオンインプランテーションの際のマスク開口を確保しやすくできる。この結果、微細画素化しやすくすることができる。
　第１７の実施形態のように、ｐ型半導体領域２５の形成方法が変更されてもよい。第１７の実施形態による光検出装置は、第１の実施形態と同様の効果を得ることができる。なお、第１７の実施形態に、第２の実施形態～第１６の実施形態を組み合わせてもよい。
　＜第１８の実施形態＞
　図２９は、第１８の実施形態による画素１０の垂直断面構成例を表す図である。図３０は、第１８の実施形態による画素１０の水平断面構成例を表す図である。第１８の実施形態は、導電型の極性が反転している点で、第１の実施形態とは異なっている。
　例えば、第１の実施形態におけるｎ型半導体領域２３は、第１８の実施形態においてｐ型半導体領域である。第１の実施形態におけるｐ型半導体領域２５は、第１８の実施形態においてｎ型半導体領域である。
　第１８の実施形態のように、導電型の極性が反転されてもよい。第１８の実施形態による光検出装置は、第１の実施形態と同様の効果を得ることができる。なお、第１８の実施形態に、第２の実施形態～第１７の実施形態を組み合わせてもよい。
　＜電子機器への適用例＞
　図３１は、本技術を適用した電子機器としてのカメラ２０００の構成例を示すブロック図である。
　カメラ２０００は、レンズ群などからなる光学部２００１、上述の光検出装置など（以下、光検出装置等という。）が適用される撮像装置（撮像デバイス）２００２、およびカメラ信号処理回路であるＤＳＰ(Digital Signal Processor)回路２００３を備える。また、カメラ２０００は、フレームメモリ２００４、表示部２００５、記録部２００６、操作部２００７、および電源部２００８も備える。ＤＳＰ回路２００３、フレームメモリ２００４、表示部２００５、記録部２００６、操作部２００７および電源部２００８は、バスライン２００９を介して相互に接続されている。
　光学部２００１は、被写体からの入射光（像光）を取り込んで撮像装置２００２の撮像面上に結像する。撮像装置２００２は、光学部２００１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。
　表示部２００５は、例えば、液晶パネルや有機ＥＬパネル等のパネル型表示装置からなり、撮像装置２００２で撮像された動画または静止画を表示する。記録部２００６は、撮像装置２００２で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。
　操作部２００７は、ユーザによる操作の下に、カメラ２０００が持つ様々な機能について操作指令を発する。電源部２００８は、ＤＳＰ回路２００３、フレームメモリ２００４、表示部２００５、記録部２００６および操作部２００７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
　上述したように、撮像装置２００２として、上述した光検出装置等を用いることで、良好な画像の取得が期待できる。
　＜移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図３２は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図３２に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図３２の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図３３は、撮像部１２０３１の設置位置の例を示す図である。
　図３３では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
　撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図３３には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、図１などに示した撮像装置１等を撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、より微細画素化することができるため、より安全な車両走行を実現することが可能になる。
　なお、本技術は以下のような構成を取ることができる。
　（１）
　２次元配置された複数の画素を備え、
　各前記画素は、
　光電変換部と、
　互いに並列接続され、かつ、前記光電変換部に対して直列に接続された複数の増倍部と、
　を有し、
　前記光電変換部および前記複数の増倍部が形成された半導体基板を更に備え、
　各前記増倍部は、前記半導体基板のうち、第１導電型の第１半導体領域と第２導電型の第２半導体領域とが接合する領域に形成され、
　前記第１半導体領域は、前記半導体基板に略垂直な方向から見て、前記画素の中心部に配置され、
　複数の前記第２半導体領域は、前記半導体基板に略垂直な方向から見て、前記第１半導体領域の中心部以外で、前記第１半導体領域と重なるように配置される、光検出装置。
　（２）
　複数の前記第２半導体領域は、前記半導体基板に略垂直な方向から見て、前記第１半導体領域の角部で、前記第１半導体領域と重なるように配置される、（１）に記載の光検出装置。
　（３）
　前記半導体基板は、前記半導体基板に略垂直な方向から見て、前記第１半導体領域の中心部以外、かつ、前記第１半導体領域の角部以外に配置される、前記第２導電型の第３半導体領域をさらに有し、
　前記第３半導体領域の前記第２導電型の不純物濃度は、前記第２半導体領域の前記第２導電型の不純物濃度よりも低い、（２）に記載の光検出装置。
　（４）
　前記半導体基板は、前記半導体基板に略垂直な方向から見て、少なくとも前記画素の中心部に配置され、かつ、前記第２半導体領域よりも前記光電変換部側に配置される、前記第２導電型の第４半導体領域をさらに有する、（１）乃至（３）のいずれか一項に記載の光検出装置。
　（５）
　前記第４半導体領域は、前記半導体基板に略垂直な方向から見て、略円形である、（４）に記載の光検出装置。
　（６）
　前記第４半導体領域は、固定電位に接続される、（４）又は（５）に記載の光検出装置。
　（７）
　前記第４半導体領域は、前記半導体基板に略垂直な方向に延伸することにより、固定電位に接続される、（６）に記載の光検出装置。
　（８）
　前記第４半導体領域は、前記半導体基板に略平行な方向に延伸することにより、固定電位に接続される、（６）に記載の光検出装置。
　（９）
　前記第４半導体領域は、前記半導体基板に略垂直な方向から見て、前記半導体基板に略平行な方向に、前記複数の増倍部の間を延伸する、（８）に記載の光検出装置。
　（１０）
　前記第１半導体領域は、前記半導体基板に略垂直な方向から見て、ｍ角形（ｍは３以上の自然数）であり、
　前記複数の増倍部は、ｍ個の増倍部である、（１）乃至（９）のいずれか一項に記載の光検出装置。
　（１１）
　前記画素は、前記半導体基板に略垂直な方向から見て、ｍ角形である、（１０）に記載の光検出装置。
　（１２）
　前記第１半導体領域は、前記半導体基板に略垂直な方向から見て、略円形である、（１）乃至（９）のいずれか一項に記載の光検出装置。
　（１３）
　隣接する前記画素間で互いに接する前記第２半導体領域を合わせた領域は、前記半導体基板に略垂直な方向から見て、略円形である、（１２）に記載の光検出装置。
　（１４）
　前記半導体基板に略垂直な方向から見て、前記第２半導体領域と重なる前記第１半導体領域の外縁は、前記第２半導体領域と重ならない前記第１半導体領域の外縁に対して、外部に向かって突出する、（１）乃至（９）のいずれか一項に記載の光検出装置。
　（１５）
　前記半導体基板は、前記画素の中心部に、前記半導体基板の第１面から掘り込みを有し、
　前記第１半導体領域は、前記掘り込みの先端部に配置される、（１）乃至（１４）いずれか一項に記載の光検出装置。
　（１６）
　前記第１導電型は、ｎ型であり、
　前記第２導電型は、ｐ型である、（１）乃至（１５）のいずれか一項に記載の光検出装置。
　（１７）
　前記第１導電型は、ｐ型であり、
　前記第２導電型は、ｎ型である、（１）乃至（１５）のいずれか一項に記載の光検出装置。
　（１８）
　各前記画素は、前記複数の増倍部のうち、前記光電変換部との接続側とは反対側に接続されたクエンチ部をさらに有する、（１）乃至（１７）のいずれか一項に記載の光検出装置。
　（１９）
　隣接する前記画素間で、前記第２半導体領域が互いに接するように配置される、（１）乃至（１８）のいずれか一項に記載の光検出装置。
　本開示の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本開示の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本開示の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。

Claims (19)

  1. 　２次元配置された複数の画素を備え、
    　各前記画素は、
    　光電変換部と、
    　互いに並列接続され、かつ、前記光電変換部に対して直列に接続された複数の増倍部と、
    　を有し、
    　前記光電変換部および前記複数の増倍部が形成された半導体基板を更に備え、
    　各前記増倍部は、前記半導体基板のうち、第１導電型の第１半導体領域と第２導電型の第２半導体領域とが接合する領域に形成され、
    　前記第１半導体領域は、前記半導体基板に略垂直な方向から見て、前記画素の中心部に配置され、
    　複数の前記第２半導体領域は、前記半導体基板に略垂直な方向から見て、前記第１半導体領域の中心部以外で、前記第１半導体領域と重なるように配置される、光検出装置。
  2. 　複数の前記第２半導体領域は、前記半導体基板に略垂直な方向から見て、前記第１半導体領域の角部で、前記第１半導体領域と重なるように配置される、請求項１に記載の光検出装置。
  3. 　前記半導体基板は、前記半導体基板に略垂直な方向から見て、前記第１半導体領域の中心部以外、かつ、前記第１半導体領域の角部以外に配置される、前記第２導電型の第３半導体領域をさらに有し、
    　前記第３半導体領域の前記第２導電型の不純物濃度は、前記第２半導体領域の前記第２導電型の不純物濃度よりも低い、請求項２に記載の光検出装置。
  4. 　前記半導体基板は、前記半導体基板に略垂直な方向から見て、少なくとも前記画素の中心部に配置され、かつ、前記第２半導体領域よりも前記光電変換部側に配置される、前記第２導電型の第４半導体領域をさらに有する、請求項１に記載の光検出装置。
  5. 　前記第４半導体領域は、前記半導体基板に略垂直な方向から見て、略円形である、請求項４に記載の光検出装置。
  6. 　前記第４半導体領域は、固定電位に接続される、請求項４に記載の光検出装置。
  7. 　前記第４半導体領域は、前記半導体基板に略垂直な方向に延伸することにより、固定電位に接続される、請求項６に記載の光検出装置。
  8. 　前記第４半導体領域は、前記半導体基板に略平行な方向に延伸することにより、固定電位に接続される、請求項６に記載の光検出装置。
  9. 　前記第４半導体領域は、前記半導体基板に略垂直な方向から見て、前記半導体基板に略平行な方向に、前記複数の増倍部の間を延伸する、請求項８に記載の光検出装置。
  10. 　前記第１半導体領域は、前記半導体基板に略垂直な方向から見て、ｍ角形（ｍは３以上の自然数）であり、
    　前記複数の増倍部は、ｍ個の増倍部である、請求項１に記載の光検出装置。
  11. 　前記画素は、前記半導体基板に略垂直な方向から見て、ｍ角形である、請求項１０に記載の光検出装置。
  12. 　前記第１半導体領域は、前記半導体基板に略垂直な方向から見て、略円形である、請求項１に記載の光検出装置。
  13. 　隣接する前記画素間で互いに接する前記第２半導体領域を合わせた領域は、前記半導体基板に略垂直な方向から見て、略円形である、請求項１２に記載の光検出装置。
  14. 　前記半導体基板に略垂直な方向から見て、前記第２半導体領域と重なる前記第１半導体領域の外縁は、前記第２半導体領域と重ならない前記第１半導体領域の外縁に対して、外部に向かって突出する、請求項１に記載の光検出装置。
  15. 　前記半導体基板は、前記画素の中心部に、前記半導体基板の第１面から掘り込みを有し、
    　前記第１半導体領域は、前記掘り込みの先端部に配置される、請求項１に記載の光検出装置。
  16. 　前記第１導電型は、ｎ型であり、
    　前記第２導電型は、ｐ型である、請求項１に記載の光検出装置。
  17. 　前記第１導電型は、ｐ型であり、
    　前記第２導電型は、ｎ型である、請求項１に記載の光検出装置。
  18. 　各前記画素は、前記複数の増倍部のうち、前記光電変換部との接続側とは反対側に接続されたクエンチ部をさらに有する、請求項１に記載の光検出装置。
  19. 　隣接する前記画素間で、前記第２半導体領域が互いに接するように配置される、請求項１に記載の光検出装置。
PCT/JP2024/025909 2024-07-19 2024-07-19 光検出装置 Pending WO2026018407A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2024/025909 WO2026018407A1 (ja) 2024-07-19 2024-07-19 光検出装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2024/025909 WO2026018407A1 (ja) 2024-07-19 2024-07-19 光検出装置

Publications (1)

Publication Number Publication Date
WO2026018407A1 true WO2026018407A1 (ja) 2026-01-22

Family

ID=98437366

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2024/025909 Pending WO2026018407A1 (ja) 2024-07-19 2024-07-19 光検出装置

Country Status (1)

Country Link
WO (1) WO2026018407A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018201005A (ja) * 2016-10-18 2018-12-20 ソニーセミコンダクタソリューションズ株式会社 光検出器
WO2019189700A1 (ja) * 2018-03-30 2019-10-03 パナソニックＩｐマネジメント株式会社 光検出器
WO2019194289A1 (ja) * 2018-04-06 2019-10-10 キヤノン株式会社 撮像装置及び撮像システム
WO2021124697A1 (ja) * 2019-12-16 2021-06-24 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び電子機器
WO2023068210A1 (ja) * 2021-10-21 2023-04-27 ソニーセミコンダクタソリューションズ株式会社 光検出装置、撮像装置および測距装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018201005A (ja) * 2016-10-18 2018-12-20 ソニーセミコンダクタソリューションズ株式会社 光検出器
WO2019189700A1 (ja) * 2018-03-30 2019-10-03 パナソニックＩｐマネジメント株式会社 光検出器
WO2019194289A1 (ja) * 2018-04-06 2019-10-10 キヤノン株式会社 撮像装置及び撮像システム
WO2021124697A1 (ja) * 2019-12-16 2021-06-24 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び電子機器
WO2023068210A1 (ja) * 2021-10-21 2023-04-27 ソニーセミコンダクタソリューションズ株式会社 光検出装置、撮像装置および測距装置

Similar Documents

Publication Publication Date Title
KR102663338B1 (ko) 촬상 소자 및 촬상 장치
TWI872166B (zh) 受光元件及測距系統
KR102613095B1 (ko) 수광 소자 및 거리 측정 모듈
US20240038913A1 (en) Light receiving element, distance measuring system, and electronic device
KR20240089072A (ko) 광 검출 장치 및 전자기기
US20240014229A1 (en) Solid-state imaging device and method for manufacturing same
WO2023132052A1 (ja) 光検出素子
WO2025089293A1 (ja) 受光素子、測距システム
EP3890016A1 (en) Light receiving element and electronic device
WO2024242014A1 (ja) 光検出装置および電子機器
WO2023195235A1 (en) Photodetector and distance measurement apparatus
WO2026018407A1 (ja) 光検出装置
CN120836203A (zh) 光检测装置
WO2024004222A1 (ja) 光検出装置およびその製造方法
JP2023176969A (ja) 光検出装置および測距装置
WO2022244384A1 (ja) 光検出装置および測距装置
JP7835696B2 (ja) 光検出装置および測距装置
WO2026094190A1 (ja) 光検出素子、電子機器
WO2025224901A1 (ja) 光検出装置
WO2025158777A1 (ja) 撮像装置
WO2025258234A1 (ja) 光検出装置および測距装置
WO2024224610A1 (ja) 光検出装置
WO2023090277A1 (ja) 半導体装置及び光検出装置
WO2025099884A1 (ja) 光検出装置及び測距システム
WO2025018018A1 (ja) 光検出装置、撮像装置および光検出装置の製造方法