WO2026014158A1 - 表示装置、表示装置の製造方法及び電子機器 - Google Patents

表示装置、表示装置の製造方法及び電子機器

Info

Publication number
WO2026014158A1
WO2026014158A1 PCT/JP2025/021750 JP2025021750W WO2026014158A1 WO 2026014158 A1 WO2026014158 A1 WO 2026014158A1 JP 2025021750 W JP2025021750 W JP 2025021750W WO 2026014158 A1 WO2026014158 A1 WO 2026014158A1
Authority
WO
WIPO (PCT)
Prior art keywords
oxide semiconductor
transistor
layer
display device
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2025/021750
Other languages
English (en)
French (fr)
Inventor
昌志 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of WO2026014158A1 publication Critical patent/WO2026014158A1/ja
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]

Definitions

  • This disclosure relates to a display device, a method for manufacturing a display device, and an electronic device.
  • Such display devices have multiple light-emitting elements, each composed of a lower electrode, a light-emitting layer stacked on the lower electrode, and an upper electrode stacked on the light-emitting layer. Furthermore, in addition to the light-emitting elements described above, the display devices also have a drive circuit that includes multiple transistors for driving the light-emitting elements.
  • TFTs thin film transistors
  • This disclosure therefore proposes technology that can avoid characteristic degradation in display devices that include thin-film transistors.
  • a method for manufacturing a display device which includes forming an oxygen supply layer above a semiconductor substrate, forming a trench in the oxygen supply layer, and depositing an oxide semiconductor material on the oxygen supply layer, such that the deposited oxide semiconductor material is divided by the step of the trench, forming a first oxide semiconductor layer on the upper surface of the oxygen supply layer, and forming a second oxide semiconductor layer on the lower surface side of the oxygen supply layer.
  • an electronic device equipped with a display device comprising: a first transistor having a channel formation region in a semiconductor substrate; an oxygen supply layer stacked above the semiconductor substrate; a second transistor having a channel formation region in a first oxide semiconductor layer provided on the upper surface of the oxygen supply layer; a second oxide semiconductor layer provided on the lower surface of the oxygen supply layer; and a light-emitting element stacked above the oxygen supply layer and connected to the first transistor and the second transistor, wherein the first oxide semiconductor layer and the second oxide semiconductor layer do not overlap when viewed from above the semiconductor substrate.
  • FIG. 1 is a schematic diagram illustrating an example of an overall configuration of a display device according to an embodiment of the present disclosure.
  • FIG. 1 is a circuit diagram illustrating an example of a pixel of a display device according to an embodiment of the present disclosure.
  • FIG. 10 is a schematic diagram showing an example of a cross-sectional configuration of a display device according to a comparative example.
  • 1 is a schematic diagram (part 1) illustrating an example of a cross-sectional configuration of a display device according to a first embodiment of the present disclosure.
  • FIG. 2 is a schematic diagram (part 2) illustrating an example of a cross-sectional configuration of the display device according to the first embodiment of the present disclosure.
  • FIG. 3 is a schematic diagram (part 3) illustrating an example of a cross-sectional configuration of the display device according to the first embodiment of the present disclosure.
  • 1 is a schematic diagram illustrating an example of a planar configuration of a display device according to a first embodiment of the present disclosure.
  • FIG. 1 is a schematic diagram for explaining a first embodiment of the present disclosure.
  • FIG. 2 is a cross-sectional view (part 1) for explaining the manufacturing method of the display device according to the first embodiment of the present disclosure.
  • FIG. 10 is a cross-sectional view (part 2) for explaining the manufacturing method of the display device according to the first embodiment of the present disclosure.
  • FIG. 10 is a schematic diagram showing an example of a cross-sectional configuration of a display device according to a second embodiment of the present disclosure.
  • FIG. 10A to 10C are cross-sectional views for explaining a manufacturing method of a display device according to a second embodiment of the present disclosure.
  • FIG. 11 is a schematic diagram (part 1) illustrating an example of a cross-sectional configuration of a display device according to a third embodiment of the present disclosure.
  • FIG. 11 is a second schematic diagram illustrating an example of a cross-sectional configuration of a display device according to a third embodiment of the present disclosure.
  • FIG. 10 is a schematic diagram (part 3) illustrating an example of a cross-sectional configuration of a display device according to a third embodiment of the present disclosure.
  • 10A to 10C are cross-sectional views for explaining a manufacturing method of a display device according to a third embodiment of the present disclosure.
  • FIG. 11 is a schematic diagram (part 1) illustrating an example of a cross-sectional configuration of a display device according to a third embodiment of the present disclosure.
  • FIG. 11 is a second schematic diagram illustrating an example of a cross-section
  • FIG. 10 is a schematic diagram showing an example of a cross-sectional configuration of a display device according to a fourth embodiment of the present disclosure.
  • 10A to 10C are cross-sectional views for explaining a method for manufacturing a display device according to a fourth embodiment of the present disclosure.
  • FIG. 11 is a cross-sectional view (part 1) for explaining a manufacturing method of a display device according to a fifth embodiment of the present disclosure.
  • FIG. 13 is a cross-sectional view (part 2) for explaining the manufacturing method of the display device according to the fifth embodiment of the present disclosure.
  • 13A to 13C are cross-sectional views for explaining a manufacturing method of a display device according to a sixth embodiment of the present disclosure.
  • FIG. 13A to 13C are cross-sectional views for explaining a method for manufacturing a display device according to a seventh embodiment of the present disclosure.
  • 13A and 13B are cross-sectional views for explaining a manufacturing method of a display device according to an eighth embodiment of the present disclosure.
  • FIG. 13 is a schematic diagram showing an example of a cross-sectional configuration of a main part of a display device according to a ninth embodiment of the present disclosure.
  • FIG. 23 is a cross-sectional view (part 1) for explaining a manufacturing method of a display device according to a tenth embodiment of the present disclosure.
  • FIG. 23 is a cross-sectional view (part 2) for explaining the manufacturing method of the display device according to the tenth embodiment of the present disclosure.
  • FIG. 23 is a schematic diagram showing an example of a planar configuration of a main part of a display device according to an eleventh embodiment of the present disclosure.
  • FIG. 10 is a conceptual diagram (part 1) for explaining the relationship between a normal line LN passing through the center of the light-emitting portion, a normal line LN′ passing through the center of the lens member, and a normal line LN′′ passing through the center of the wavelength selection portion.
  • FIG. 10 is a conceptual diagram (part 2) for explaining the relationship between a normal line LN passing through the center of the light-emitting portion, a normal line LN′ passing through the center of the lens member, and a normal line LN′′ passing through the center of the wavelength selection portion.
  • FIG. 10 is a conceptual diagram (part 1) for explaining the relationship between a normal line LN passing through the center of the light-emitting portion, a normal line LN′ passing through the center of the lens member, and a normal line LN′′ passing through the center of the wavelength selection portion.
  • FIG. 10 is a conceptual diagram (part 3) for explaining the relationship between a normal line LN passing through the center of the light-emitting portion, a normal line LN′ passing through the center of the lens member, and a normal line LN′′ passing through the center of the wavelength selecting portion.
  • FIG. 10 is a conceptual diagram (part 4) for explaining the relationship between a normal line LN passing through the center of the light-emitting portion, a normal line LN′ passing through the center of the lens member, and a normal line LN′′ passing through the center of the wavelength selecting portion.
  • FIG. 10 is a conceptual diagram (part 3) for explaining the relationship between a normal line LN passing through the center of the light-emitting portion, a normal line LN′ passing through the center of the lens member, and a normal line LN′′ passing through the center of the wavelength selecting portion.
  • FIG. 11 is a conceptual diagram (part 7) for explaining the relationship between a normal line LN passing through the center of the light-emitting portion, a normal line LN′ passing through the center of the lens member, and a normal line LN′′ passing through the center of the wavelength selecting portion.
  • FIG. 2 is a schematic cross-sectional view for explaining a first example of a resonator structure.
  • FIG. 10 is a schematic cross-sectional view for explaining a second example of a resonator structure.
  • FIG. 10 is a schematic cross-sectional view for explaining a third example of a resonator structure.
  • FIG. 10 is a schematic cross-sectional view for explaining a fourth example of a resonator structure.
  • FIG. 10 is a schematic cross-sectional view for explaining a fifth example of a resonator structure.
  • FIG. 10 is a schematic cross-sectional view for explaining a sixth example of a resonator structure.
  • FIG. 13 is a schematic cross-sectional view for explaining a seventh example of a resonator structure.
  • FIG. 1 is a front view showing an example of the appearance of a digital still camera.
  • FIG. 1 is a rear view showing an example of the appearance of a digital still camera.
  • FIG. 1 is an external view of a head-mounted display.
  • FIG. 1 is an external view of a see-through head-mounted display.
  • FIG. 1 is an external view of a television device.
  • FIG. 1 is an external view of a smartphone.
  • FIG. 1 is a diagram (part 1) showing the internal configuration of a vehicle.
  • FIG. 2 is a diagram (part 2) showing the internal configuration of the automobile.
  • descriptions of specific shapes do not refer only to geometrically defined shapes.
  • descriptions of specific lengths and shapes in the following explanation also include shapes that have permissible differences (errors and distortions) in light-emitting elements, display devices (semiconductor devices), their manufacturing processes, and their use and operation, as well as shapes similar to those shapes.
  • circuits electrical connections
  • electrically connected means connecting multiple elements so that electricity (signals) is conducted between them.
  • electrically connected includes not only cases where multiple elements are directly and electrically connected, but also cases where they are indirectly and electrically connected via other elements.
  • sharing means that different elements (e.g., transistors, etc.) share one other element (e.g., a diffusion region, etc.).
  • Display device according to an embodiment of the present disclosure 1.1 Display device 1.2 Pixel 2. Background leading to creation of an embodiment of the present disclosure 3. First embodiment 3.1 Detailed configuration 3.2 Manufacturing method 4. Second embodiment 4.1 Detailed configuration 4.2 Manufacturing method 5. Third embodiment 5.1 Detailed configuration 5.2 Manufacturing method 6. Fourth embodiment 6.1 Detailed configuration 6.2 Manufacturing method 7. Fifth embodiment 8. Sixth embodiment 9. Seventh embodiment 10. Eighth embodiment 11. Ninth embodiment 12. Tenth embodiment 13. Eleventh embodiment 14. Summary 15. Modifications 15.1 Modification 1 15.2 Variation 2 16. Application Examples 17. Supplementary Information
  • Fig. 1 is a schematic diagram showing an example of the overall configuration of the display device 10 according to an embodiment of the present disclosure.
  • the display device 10 is a device in which light-emitting elements such as OLEDs (organic light-emitting diodes) or micro-OLEDs are formed in an array.
  • a display device 10 can be used in, for example, display devices for VR (virtual reality), MR (mixed reality), or AR (augmented reality), electronic viewfinders (EVF), or small projectors.
  • the light-emitting elements may be self-luminous elements and current-driven electro-optical elements.
  • current-driven electro-optical elements include inorganic EL elements, LED elements, and semiconductor laser elements in addition to OLEDs.
  • organic EL display devices using OLEDs as the light-emitting elements have the following advantages. Specifically, because OLEDs are self-luminous elements, organic EL display devices have higher image visibility than liquid crystal display devices, which are also flat display devices. Furthermore, because they do not require lighting components such as backlights, they can be easily made lighter and thinner. Furthermore, because the response speed of OLEDs is extremely fast, on the order of several microseconds, organic EL display devices do not produce afterimages when displaying moving images.
  • an active matrix organic EL display device that uses, as its light-emitting element, an OLED, which is a current-driven light-emitting element whose light emission brightness changes depending on the value of the current flowing through the device.
  • an “active matrix organic EL display device” will be simply referred to as a "display device.”
  • the display device 10 has a pixel array section 30 in which a plurality of pixels 20, each including a light-emitting element, are two-dimensionally arranged in a matrix on a semiconductor substrate (not shown), and a drive circuit section arranged around the pixel array section 30.
  • the drive circuit section includes, for example, a write scan section 40, a first drive scan section 50, a second drive scan section 60, and a signal output section 70 mounted on the same display panel 80 as the pixel array section 30, and drives each pixel 20 in the pixel array section 30.
  • one pixel (unit pixel/pixel), which is a unit for forming a color image, is composed of multiple sub-pixels (sub-pixel/sub-pixels).
  • each sub-pixel corresponds to the pixel 20 in FIG. 1.
  • one pixel 20 may be composed of three sub-pixels, for example, a sub-pixel that emits red light, a sub-pixel that emits green light, and a sub-pixel that emits blue light.
  • one pixel 20 may be composed of one, two, or more sub-pixels, and is not particularly limited.
  • one pixel 20 is not limited to a combination of sub-pixels of the three primary colors, red, green, and blue, but may also be composed of sub-pixels of one or more colors in addition to the three primary color sub-pixels. More specifically, the display device 10 can be configured to include a sub-pixel that emits white light to improve brightness, or at least one sub-pixel that emits complementary color light to expand the color reproduction range.
  • scanning lines 31 (31 1 to 31 m ) and drive lines 32 (32 1 to 32 m ) are wired for each pixel row along the row direction (the direction in which the pixels 20 in a pixel row are arranged/horizontal direction) for an arrangement of m rows and n columns of pixels 20.
  • signal lines 34 (34 1 to 34 n ) are wired for each pixel column along the column direction (the direction in which the pixels 20 in a pixel column are arranged/vertical direction) for an arrangement of m rows and n columns of pixels 20.
  • the scanning lines 31 1 to 31 m are each electrically connected to an output terminal of the corresponding row of the write scanning unit 40.
  • the driving lines 32 1 to 32 m are each electrically connected to an output terminal of the corresponding row of the driving scanning unit 50.
  • the signal lines 34 1 to 34 n are each electrically connected to an output terminal of the corresponding column of the signal output unit 70.
  • the write scanning unit 40 is configured with a shift register circuit, etc. When writing a signal voltage of a video signal to each pixel 20 of the pixel array unit 30, the write scanning unit 40 sequentially supplies write scanning signals WS (WS 1 to WS m ) to the scanning lines 31 (31 1 to 31 m ), thereby scanning each pixel 20 of the pixel array unit 30 in sequence, row by row.
  • the first drive scanning unit 50 is configured with a shift register circuit and the like, similar to the write scanning unit 40.
  • This drive scanning unit 50 can control the light emission/non-light emission (extinction) of the pixels 20 by supplying light emission control signals DS (DS 1 to DS m ) to the drive lines 32 (32 1 to 32 m ) in synchronization with the line sequential scanning by the write scanning unit 40.
  • the signal output unit 70 selectively outputs a signal voltage Vsig (hereinafter simply referred to as "signal voltage") of a video signal corresponding to luminance information supplied from a signal supply source (not shown) and a reference voltage Vofs .
  • the reference voltage Vofs is a voltage equivalent to or close to the reference voltage of the signal voltage Vsig of the video signal.
  • the signal voltage V sig /reference voltage V ofs alternatively output from the signal output unit 70 is written to each pixel 20 of the pixel array unit 30 via the signal lines 34 (34 1 to 34 n ) in units of pixel rows selected by line-sequential scanning by the write scanning unit 40.
  • the signal output unit 70 can write the signal voltage V sig in units of pixel rows (lines).
  • the drive unit of the display device 10 includes a second drive scanning unit 60, and further includes second drive lines 33 (33 1 to 33 m ) wired along the row direction for each pixel row.
  • the second drive lines 33 1 to 33 m are each connected to the output terminal of the second drive scanning unit 60 for the corresponding row.
  • the second drive scanning section 60 is configured with a shift register circuit and the like, similar to the write scanning section 40.
  • This second drive scanning section 60 supplies drive signals AZ (AZ 1 to AZ m ) to the second drive lines 33 (33 1 to 33 m ) in synchronization with the line-sequential scanning by the write scanning section 40, thereby performing control so that the pixels 20 do not emit light during the non-light-emitting period.
  • FIG. 1 is an example of the configuration of the display device 10 according to an embodiment of the present disclosure, and the path configuration of the display device 10 according to an embodiment of the present disclosure is not limited to the configuration shown in FIG. 1.
  • Fig. 2 is a circuit diagram showing an example of the pixel 20 of the display device 10 according to the embodiment of the present disclosure.
  • a pixel 20 is composed of a light-emitting element EL and a drive circuit for driving the light-emitting element EL.
  • the light-emitting element EL is an example of a current-driven electro-optical element whose light emission luminance changes depending on the value of current flowing through the device, and is composed of, for example, an OLED.
  • the cathode of the light-emitting element EL is electrically connected to, for example, a node Vss for outputting current.
  • the drive circuit is composed of multiple transistors (drive transistor Tr1, write transistor Tr2, light-emitting control transistor Tr3, and switching transistor Tr4) electrically connected to the light-emitting element EL, and capacitors C1 and C2.
  • the anode of the light-emitting element EL is electrically connected to the drive transistor Tr1, and when a current flows through the drive transistor Tr1, the light-emitting element EL can emit light.
  • the drive transistor (also called the light-emitting transistor) Tr1 and the write transistor (also called the data write control transistor) Tr2 are, for example, field effect transistors (FETs). More specifically, the drive transistor Tr1 is a P-channel transistor, and the write transistor Tr2 is an N-channel transistor. Further, the light-emitting control transistor (also called the power supply control transistor) Tr3 and the switching transistor (also called the quenching control transistor) Tr4 are, for example, field effect transistors. More specifically, the light-emitting control transistor Tr3 is a P-channel transistor, and the switching transistor Tr4 is an N-channel transistor.
  • the source and drain of the drive transistor Tr1 are electrically connected to a power supply node (current source) of the power supply voltage VDD and the anode electrode of the light-emitting element EL via the drain of the light-emitting control transistor Tr3 (described later).
  • the source and drain of the write transistor Tr2 are electrically connected to a signal line ( Vsig ) and the gate of the drive transistor Tr1, respectively, and the gate of the write transistor Tr2 is electrically connected to a scanning line (WS).
  • the light-emitting control transistor Tr3 is electrically connected between the power supply node of the power supply voltage VDD and the source of the drive transistor Tr1.
  • the switching transistor Tr4 is electrically connected between the drain of the drive transistor Tr1 and a current drain node Vss .
  • the driving transistor Tr1 can drive the light-emitting element EL by supplying a driving current to the light-emitting element EL that corresponds to the holding voltage (signal voltage) of the capacitance section C1, which will be described later.
  • the write transistor Tr2 can write to the gate of the drive transistor Tr1 by sampling the signal voltage V sig supplied from the signal output unit 70.
  • write here means that a signal voltage is applied to the gate node and the potential of the gate node is maintained at a potential based on the signal voltage.
  • the light-emission control transistor Tr3 controls whether the light-emitting element EL emits light or not when driven by the light-emission control signal DS.
  • the switching transistor Tr4 When driven by the drive signal AZ, the switching transistor Tr4 controls the light-emitting element EL so that it does not emit light during its non-light-emitting period. In other words, when the switching transistor Tr4 becomes conductive, it serves to form a path that bypasses the light-emitting element EL (i.e., bypasses it) so that current is not supplied to the light-emitting element EL. In this way, even if current leaks between the source and drain of the drive transistor Tr1 when the drive transistor Tr1 is switched off, the switching transistor Tr4 becomes conductive, preventing current from being supplied to the light-emitting element EL. As a result, this configuration can suppress a decrease in contrast when displaying black gradations.
  • the capacitance unit C1 is connected between the gate and source of the drive transistor Tr1 and holds the signal voltage V sig written by sampling by the write transistor Tr2.
  • the drive transistor Tr1 drives the light-emitting element EL by supplying a drive current to the light-emitting element EL that corresponds to the voltage held by the capacitance unit C1.
  • circuit configuration example shown in FIG. 2 is an example of the circuit configuration of the pixel 20 according to this embodiment, and the circuit configuration of the pixel 20 according to this embodiment is not limited to the circuit configuration shown in FIG. 2.
  • the inventors have been studying a display device 10a according to a comparative example, as shown in Figure 3.
  • some of the multiple transistors included in the drive circuit of pixel 20, such as drive transistor Tr1 are configured as thin-film transistors provided within wiring layer 200.
  • the drive transistor Tr1 (labeled “Drv” in FIG. 3) and the light-emitting control transistor Tr3 (labeled “DS” in FIG. 3) have a gate electrode 102 provided via an insulating film 202 on a region of n-type conductivity that functions as a channel provided in the semiconductor substrate 100.
  • these transistors have source/drain regions formed by diffusion regions 104 containing p-type conductivity impurities provided in the semiconductor substrate 100 on either side of the channel region.
  • these transistors are isolated from other elements by element isolation portions (shallow trench isolation: STI) 106 provided in the semiconductor substrate 100.
  • element isolation portions shallow trench isolation: STI
  • a wiring layer 200 is provided on the semiconductor substrate 100, and the wiring layer 200 includes an insulating film 202, wiring 204, and vias 206.
  • the write transistor Tr2 (labeled “WS” in FIG. 3) and the switching transistor Tr4 (labeled “AZ” in FIG. 3) are provided, for example, in a wiring layer 200 stacked on the semiconductor substrate 100. More specifically, the write transistor Tr2 and the switching transistor Tr4 have an oxide semiconductor layer 222 provided in the wiring layer 200 stacked on the semiconductor substrate 100, and a gate electrode 212 in contact with the oxide semiconductor layer 222 via an insulating film 202.
  • a light-emitting section 300 which is a light-emitting element EL, is provided on the wiring layer 200.
  • the light-emitting element EL mainly comprises an anode electrode 310 provided on the wiring layer 200, a light-emitting layer 314 that is stacked on the anode electrode 310 and emits light, and a cathode electrode 312 that is stacked on the light-emitting layer 314 and transmits light from the light-emitting layer 314.
  • the light-emitting element EL can be an OLED (organic light-emitting diode) that has a light-emitting layer 314 made of an organic material.
  • the drive transistor Tr1 and light-emitting control transistor Tr3 included in the drive circuit are provided on the semiconductor substrate 100, and the write transistor Tr2 and switching transistor Tr4 are provided as thin-film transistors (TFTs) in a wiring layer 200 stacked on the semiconductor substrate 100.
  • TFTs thin-film transistors
  • the write transistor Tr2 and switching transistor Tr4 which are provided as thin-film transistors, use the oxide semiconductor layer 222 as their channels.
  • the oxide semiconductor layer 222 is made of indium-gallium-zinc oxide (IGZO) or the like, and has the property of being easily oxidized and reduced by the influence of surrounding layers. More specifically, when the oxide semiconductor layer 222 receives electrons from the surrounding layers and is reduced, it becomes a conductor with low resistance. On the other hand, when the oxide semiconductor layer 222 receives electrons from the surrounding layers and is oxidized, it becomes a semiconductor with high resistance, and when further oxidized, it changes into an insulator.
  • IGZO indium-gallium-zinc oxide
  • the oxide semiconductor layer 222 is required to have semiconducting properties in order to be used as a transistor channel. Therefore, in the comparative example, an oxygen supply layer 230, which is an oxidation film that has the effect of oxidizing by stealing electrons from surrounding films, is provided adjacent to the oxide semiconductor layer 222 so that the oxide semiconductor layer 222 has semiconducting properties. Specifically, in the comparative example, a layer made of, for example, silicon oxide (SiOx (x>2)) is formed as the oxygen supply layer 230, and oxygen is suitably diffused from the oxygen supply layer 230 to the oxide semiconductor layer 222, making the oxide semiconductor layer 222 a semiconductor.
  • SiOx silicon oxide
  • the oxide semiconductor layer 222 is provided on the upper surface of the oxygen supply layer 230, and the easily oxidized oxide semiconductor layer 222 blocks the diffusion of oxygen. Therefore, in the comparative example, oxygen diffused from the oxygen supply layer 230 is less likely to reach layers above the oxide semiconductor layer 222. Therefore, in the comparative example, the characteristics (e.g., reliability, etc.) of elements (e.g., wiring 204, etc.) located above the oxide semiconductor layer 222 are less likely to be degraded by diffused oxygen.
  • oxygen diffused from the oxygen supply layer 230 can degrade the device characteristics of transistors located below the oxygen supply layer 230, such as the drive transistor Tr1 and the light-emitting control transistor Tr3. Therefore, forming a gas barrier film to cover the underside of the oxygen supply layer 230 is conceivable, but this would increase the number of processes and increase the manufacturing cost of the display device 10a.
  • the gas barrier film is made of aluminum oxide (AlOx), it becomes more difficult to process vias 206 and the like that penetrate the gas barrier film, which also increases the manufacturing cost of the display device 10a. Therefore, the method of forming a gas barrier film to cover the underside of the oxygen supply layer 230 is not preferable.
  • AlOx aluminum oxide
  • a layer that will become the oxide semiconductor layer 222 is deposited on the oxygen supply layer 230, and the layer that will become the oxide semiconductor layer 222 is then divided into island shapes by dry etching.
  • damage occurs to the edges of the oxide semiconductor layer 222, causing the edges to have excessively low resistance.
  • dry etching causes residue to accumulate at the edges of the oxide semiconductor layer 222, making it difficult to shape the edges of the oxide semiconductor layer 222 into the desired shape.
  • electric field concentration occurs in parts of the gate electrode 212, resulting in degradation of the device characteristics of the write transistor Tr2 and the switching transistor Tr4.
  • the present inventor has come up with an embodiment of the present disclosure that can avoid characteristic degradation in display devices (semiconductor devices) that include thin-film transistors. Below, we will explain in detail the embodiment of the present disclosure that the present inventor has created.
  • FIGS. 4A to 4C are schematic diagrams showing an example of a cross-sectional configuration of the display device 10 according to this embodiment, corresponding to a cross section of the display device 10 cut along the film thickness direction of the semiconductor substrate 100.
  • FIG. 4A shows the cross-sectional configuration of a pixel 20
  • FIG. 4B shows the cross-sectional configuration of the periphery of the pixel array section 30
  • FIG. 4C shows the cross-sectional configuration of the outer periphery of the display device 10.
  • FIG. 4A shows the cross-sectional configuration of a pixel 20
  • FIG. 4B shows the cross-sectional configuration of the periphery of the pixel array section 30
  • FIG. 4C shows the cross-sectional configuration of the outer periphery of the display device 10.
  • FIG. 4A shows the cross-sectional configuration of a pixel 20
  • FIG. 4B shows the cross-sectional configuration of the periphery of the pixel array section 30
  • FIG. 4C shows the cross-sectional
  • 4D is a schematic diagram showing an example of a planar configuration of the display device 10 according to this embodiment, specifically showing the planar configuration of the write transistor Tr2 (labeled “WS” in FIG. 4A) and the switching transistor Tr4 (labeled "AZ" in FIG. 4A).
  • the display device 10 has a layered structure including a semiconductor substrate 100 made of silicon (Si) having n-type conductivity, a wiring layer 200 stacked on the semiconductor substrate 100, and a light-emitting element EL (light-emitting section 300) provided on the wiring layer 200.
  • the light-emitting element EL is a current-driven light-emitting element whose light emission brightness changes depending on the value of the current flowing through the device.
  • the semiconductor substrate 100 and the wiring layer 200 include a drive circuit for driving the light-emitting element EL.
  • the drive circuit includes a drive transistor Tr1 (labeled “Drv” in FIG. 4A), a write transistor Tr2, a light-emission control transistor Tr3 (labeled “DS” in FIG. 4A), a switching transistor Tr4, and capacitance units C1 and C2.
  • Tr1 drive transistor
  • Tr2 write transistor
  • Tr3 light-emission control transistor
  • Tr4 switching transistor
  • capacitance units C1 and C2 capacitance units
  • the drive transistor (first transistor) Tr1 is a field-effect transistor provided on the semiconductor substrate 100, for example a P-channel transistor.
  • the drive transistor Tr1 has a gate electrode 102 provided via an insulating film 202 on a region of n-type conductivity that functions as the channel (channel formation region) of the drive transistor Tr1 provided in the semiconductor substrate 100.
  • the drive transistor Tr1 has source and drain regions formed of diffusion regions 104 containing p-type impurities provided in the semiconductor substrate 100 on either side of the channel formation region.
  • providing the drive transistor Tr1 on the semiconductor substrate 100 stabilizes the characteristics of the drive transistor Tr1 and enables it to be a high-voltage transistor.
  • the drive transistor Tr1 may also be an N-channel transistor.
  • the source and drain of the driving transistor Tr1 are electrically connected to a wiring 204 connected to a power supply (V DD ) provided in the wiring layer 200 and to an anode electrode 310 of the light-emitting element EL (light-emitting unit 300) by vias 206 that penetrate the wiring layer 200. Furthermore, the gate electrode 102 of the driving transistor Tr1 is electrically connected to an electrode (not shown) of a capacitance unit C1 (described later) and the source or drain of the writing transistor Tr2 by the vias 206.
  • the capacitance unit C1 may be provided in the wiring layer 200 stacked above the drive transistor Tr1.
  • one electrode (not shown) of the capacitance unit C1 may be electrically connected to the source or drain of the drive transistor Tr1 described above via a via 206.
  • the other electrode (not shown) of the capacitance unit C1 may be electrically connected to the source or drain of the drive transistor Tr1 described above and the source or drain of the write transistor Tr2 described below via a via 206.
  • the drive transistor Tr1 is isolated from other elements by an element isolation portion 106 provided within the semiconductor substrate 100.
  • the source or drain of the drive transistor Tr1 shares a diffusion region 104 provided in the semiconductor substrate 100 with the source or drain of the light-emitting control transistor Tr3 provided on the semiconductor substrate 100.
  • the drive transistor Tr1 and the light-emitting control transistor Tr3 have a series gate structure in which the source or drain of one transistor shares a single diffusion region 104 with the source or drain of the other transistor. Note that in this embodiment, it is preferable to select a series gate structure to prevent an increase in the layout area of the drive transistor Tr1 and the light-emitting control transistor Tr3, but this embodiment is not limited to this.
  • the light-emission control transistor (fourth transistor) Tr3 like the drive transistor Tr1, has a gate electrode 102 provided via an insulating film 202 on a region of n-type conductivity that functions as the channel of the light-emission control transistor Tr3 provided in the semiconductor substrate 100. Furthermore, the light-emission control transistor Tr3 has source/drain regions made up of diffusion regions 104 containing p-type impurities, sandwiching the channel formation region. Thus, in this embodiment, by providing the light-emission control transistor Tr3 on the semiconductor substrate 100, it is possible to stabilize the characteristics and create a transistor with high driving force and high breakdown voltage. Furthermore, the light-emission control transistor Tr3 is isolated from the drive transistor Tr1 by an element isolation portion 106 provided in the semiconductor substrate 100.
  • the source or drain of the light-emission control transistor Tr3 is electrically connected to an electrode (not shown) of a capacitance section C2 provided in the wiring layer 200 and to a wiring 204 connected to a power supply (V DD ) by a via 206. Furthermore, the gate electrode 102 of the light-emission control transistor Tr3 is electrically connected to a signal source of a light-emission control signal DS by a via 206.
  • the capacitance portion C2 may be provided in the wiring layer 200 stacked above the drive transistor Tr1 and the light-emission control transistor Tr3.
  • one side of the capacitance portion C2 may be electrically connected by a via 206 to the source/drain shared by the drive transistor Tr1 and the light-emission control transistor Tr3 described above, and the other side of the capacitance portion C2 may be electrically connected by the via 206 to the wiring 204 that is connected to the power supply (V DD ).
  • the wiring layer 200 includes an insulating film 202, wiring 204 (formed, for example, from a metal film such as tungsten (W)), and vias 206 (formed, for example, from a metal film such as tungsten).
  • wiring 204 formed, for example, from a metal film such as tungsten (W)
  • vias 206 formed, for example, from a metal film such as tungsten.
  • the wiring layer 200 includes an oxygen supply layer 230.
  • the oxygen supply layer 230 is formed, for example, from an oxidation film that acts to oxidize by depriving electrons from surrounding films.
  • the oxygen supply layer 230 can be formed, for example, from an oxide film containing silicon or aluminum, and more specifically, can be formed from silicon oxide (SiOx (x>2)) formed at 300°C or less.
  • the write transistor Tr2 and switching transistor Tr4 are provided in the wiring layer 200 stacked on the semiconductor substrate 100 on which the drive transistor Tr1 and light-emission control transistor Tr3 are provided. Specifically, the write transistor Tr2 and switching transistor Tr4 are provided on the oxygen supply layer 230 in the wiring layer 200. That is, in this embodiment, the drive transistor Tr1 and light-emission control transistor Tr3 included in the drive circuit and requiring a high breakdown voltage are provided on the semiconductor substrate 100, and the write transistor Tr2 and switching transistor Tr4 are provided in the wiring layer 200. In this way, according to this embodiment, it is possible to reduce the layout size of the drive circuit while ensuring a high breakdown voltage for certain transistors, thereby enabling the display device 10 to be made smaller.
  • either the write transistor Tr2 or the switching transistor Tr4 may be provided on the semiconductor substrate 100, similar to the drive transistor Tr1 and the light-emission control transistor Tr3.
  • either the drive transistor Tr1 or the light-emission control transistor Tr3 may be provided in the wiring layer 200.
  • the positional relationship between these transistors is not limited to the relationship shown in FIG. 4A.
  • the functions of the transistors provided on the semiconductor substrate 100 and the functions of the transistors provided in the wiring layer 200 are not limited to the combination described above. For example, transistors with other functions may be provided on the semiconductor substrate 100, or may be provided in the wiring layer 200.
  • the write transistor (second transistor) Tr2 is configured as a thin-film transistor provided in the wiring layer 200, and can be an N-channel transistor.
  • the write transistor Tr2 may also be a P-channel transistor.
  • the write transistor Tr2 has an oxide semiconductor layer (first oxide semiconductor layer) 222 on the oxygen supply layer 230, and a gate electrode 212 that contacts the oxide semiconductor layer 222 via the insulating film 202. That is, in this embodiment, the write transistor Tr2 is configured with a planar gate electrode structure, with the planar gate electrode 212 on the oxide semiconductor layer 222. Also, in this embodiment, the channel of the write transistor Tr2 is formed in the oxide semiconductor layer 222.
  • the oxide semiconductor layer 222 can be formed from, for example, an oxide film containing at least one element selected from the group consisting of aluminum (Al), indium (In), gallium (Ga), tin (Sn), and zinc (Zn). More specifically, the oxide semiconductor layer 222 can be formed from indium oxide (In 2 O 3 ), tin-indium oxide (In 2 O 3 with Sn added as a dopant, e.g., ITO), indium-gallium-zinc oxide (ZnO 4 with In and Ga added as dopants, e.g., IGZO), aluminum-zinc oxide (ZnO with Al added as a dopant, e.g., AZO), indium-zinc oxide (ZnO with In added as a dopant, e.g., IZO), indium-tin-zinc oxide (ZnO with In and Sn added as dopants, e.g., ITZO), indium-aluminum-zinc oxide
  • these oxide semiconductors have extremely small leakage currents, and therefore can suppress leakage in the write transistor Tr2.
  • due to low leakage it is possible to retain signals for long periods of time, so that the frame rate during standby can be reduced and the increase in power consumption of the display device 10 due to the increased number of pixels can be suppressed.
  • the gate electrode 212 of the write transistor Tr2 can be formed from, for example, a metal or alloy containing at least one element selected from the group consisting of silicon, aluminum, titanium (Ti), tungsten, and molybdenum (Mo). More specifically, the gate electrode 212 can be formed from, for example, tungsten, titanium nitride (TiNx), polysilicon (poly-Si), etc.
  • the insulating film 202 which serves as the gate insulating film below the gate electrode 212 of the write transistor Tr2, can be formed, for example, from an oxide film or nitride film containing silicon or aluminum. More specifically, the insulating film 202 can be formed, for example, from silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiON), silicon carbonitride (SiCN), aluminum oxide, etc.
  • the source or drain of the writing transistor Tr2 is electrically connected to a wiring 204 (signal voltage V sig ) provided in the wiring layer 200 through a via (contact hole) 206.
  • the via 206 is in contact with the upper surface of the oxide semiconductor layer 222.
  • the gate electrode 212 of the writing transistor Tr2 is electrically connected through the via 206 to the wiring 204 that is connected to the scanning line (WS).
  • the switching transistor (fifth transistor) Tr4 is configured as a thin-film transistor provided in the wiring layer 200, similar to the write transistor Tr2, and can be, for example, an N-channel transistor.
  • the switching transistor Tr4 may also be a P-channel transistor.
  • the switching transistor Tr4 has an oxide semiconductor layer 222 on the oxygen supply layer 230 and a gate electrode 212 that contacts the oxide semiconductor layer 222 via the insulating film 202. That is, in this embodiment, the switching transistor Tr4 is configured with a planar gate electrode structure that has a planar gate electrode 212 on the oxide semiconductor layer 222.
  • the channel of the switching transistor Tr4 is formed in the oxide semiconductor layer 222.
  • the oxide semiconductor layer 222 can be formed from, for example, an oxide film containing at least one element selected from the group consisting of aluminum, indium, gallium, tin, and zinc. More specifically, the oxide semiconductor layer 222 can be formed from indium oxide, tin-indium oxide, indium-gallium-zinc oxide, aluminum-zinc oxide, indium-zinc oxide, indium-tin-zinc oxide, indium-aluminum-zinc oxide, or the like. In this embodiment, these oxide semiconductors have extremely small leakage currents, thereby suppressing leakage in the switching transistor Tr4. This suppresses leakage current during transient response, thereby reducing black floating and improving contrast. Furthermore, the switching transistor Tr4 can easily be formed as an N-channel transistor.
  • the switching transistor Tr4 which is an N-channel transistor, can stably control the voltage between the cathode and anode of the light-emitting element EL to 0 V, preventing current from being supplied to the light-emitting element EL.
  • this embodiment can suppress a decrease in contrast when displaying black gradations.
  • the gate electrode 212 of the switching transistor Tr4 can be formed from, for example, a metal or alloy containing at least one element selected from the group consisting of silicon, aluminum, titanium, tungsten, and molybdenum. More specifically, the gate electrode 212 can be formed from, for example, tungsten, titanium nitride, polysilicon, etc.
  • the insulating film 202 which serves as the gate insulating film below the gate electrode 212 of the switching transistor Tr4, can be formed from, for example, an oxide film or nitride film containing silicon or aluminum. More specifically, the insulating film 202 can be formed from, for example, silicon oxide, silicon nitride, silicon oxynitride, silicon carbonitride, aluminum oxide, etc.
  • the source or drain of the switching transistor Tr4 is electrically connected by a via 206 to the anode electrode 310 of the light-emitting element EL (light-emitting portion 300) provided on the wiring layer 200.
  • the via 206 is in contact with the upper surface of the oxide semiconductor layer 222.
  • the gate electrode 212 of the switching transistor Tr4 is electrically connected by a via 206 to the wiring 204 that connects to the drive signal source (AZ).
  • the oxide semiconductor layer 222 which serves as the channel of the write transistor Tr2 and the switching transistor Tr4, which are provided as thin-film transistors, is provided on the oxygen supply layer 230, which is an oxidation film that acts to oxidize by stealing electrons from surrounding films.
  • oxygen is favorably diffused from the oxygen supply layer 230 to the oxide semiconductor layer 222, making the oxide semiconductor layer 222 a semiconductor that functions as a channel.
  • the oxide semiconductor layer 222 is provided on the upper surface of the oxygen supply layer 230, the easily oxidized oxide semiconductor layer 222 blocks the diffusion of oxygen. Therefore, in this embodiment, oxygen diffused from the oxygen supply layer 230 is less likely to reach layers above the oxide semiconductor layer 222. Therefore, in this embodiment, the characteristics (e.g., reliability, etc.) of elements (e.g., wiring 204, etc.) located above the oxide semiconductor layer 222 are less likely to be degraded by diffused oxygen.
  • the switching transistor Tr4 and the writing transistor Tr2 are provided at the same height, i.e., in the same layer, in the stacked structure of the display device 10.
  • this embodiment is not limited to this, and for example, the switching transistor Tr4 and the writing transistor Tr2 may be provided at different heights, i.e., in different layers, in the stacked structure and stacked on top of each other.
  • an oxide semiconductor layer (second oxide semiconductor layer) 224 is provided on a portion of the lower surface of the oxygen supply layer 230.
  • the oxide semiconductor layer 224 can be used as wiring within the wiring layer 200.
  • the oxide semiconductor layer 222 and the oxide semiconductor layer 224 are arranged so that they do not overlap.
  • the oxide semiconductor layer 224 can be formed from an oxide film containing at least one element selected from the group consisting of aluminum, indium, gallium, tin, and zinc. More specifically, the oxide semiconductor layer 224 can be formed from indium oxide, tin-indium oxide, indium-gallium-zinc oxide, aluminum-zinc oxide, indium-zinc oxide, indium-tin-zinc oxide, indium-aluminum-zinc oxide, etc.
  • the oxide semiconductor layer 224 is provided on the lower surface of the oxygen supply layer 230, and the oxide semiconductor layer 224, which is easily oxidized, blocks the diffusion of oxygen. Therefore, in this embodiment, oxygen diffused from the oxygen supply layer 230 is less likely to reach the layers below the oxide semiconductor layer 224. As a result, in this embodiment, it is possible to make it less likely that the characteristics of elements such as the drive transistor Tr1 and the light-emitting control transistor Tr3 located below the oxide semiconductor layer 224 will deteriorate.
  • a light-emitting unit 300 which is a light-emitting element EL
  • the light-emitting element EL mainly comprises an anode electrode 310 provided on the wiring layer 200, a light-emitting layer 314 that is stacked on the anode electrode 310 and emits light, and a cathode electrode 312 that is stacked on the light-emitting layer 314 and transmits light from the light-emitting layer 314.
  • the light-emitting element EL can be an OLED having a light-emitting layer 314 made of an organic material.
  • the anode electrode 310 may also function as a reflective layer, and is preferably made of a metal film with as high a reflectivity and work function as possible in order to improve light extraction efficiency.
  • metal films include metal films containing at least one of the following metal elements and alloys: chromium (Cr), gold (Au), platinum (Pt), nickel (Ni), copper (Cu), molybdenum, titanium, tantalum (Ta), aluminum, magnesium (Mg), iron (Fe), tungsten, silver (Ag), etc.
  • the light-emitting layer 314 provided on the anode electrode 310 is made of an organic or inorganic material and is capable of emitting, for example, white light.
  • the light-emitting layer 314 may also have a hole injection layer (not shown) and a hole transport layer (not shown) provided adjacent to the anode electrode 310, and an electron transport layer (not shown) provided adjacent to the cathode electrode 312.
  • the light-emitting layer 314 may have a structure in which, from the anode electrode 310 side, a hole injection layer, a hole transport layer, the light-emitting layer 314, and an electron transport layer (not shown) are stacked.
  • the hole injection layer functions as a layer that increases the efficiency of hole injection into the light-emitting layer 314 and also functions as a buffer layer to suppress leakage.
  • the hole transport layer functions as a layer that increases the efficiency of hole transport into the light-emitting layer 314.
  • the light-emitting layer 314 can emit light when an electric field is generated, causing electrons and holes to recombine.
  • the electron transport layer functions as a layer that increases the efficiency of electron transport to the light-emitting layer 314.
  • the light-emitting layer 314 may have an electron injection layer (not shown) between the electron transport layer and the cathode electrode 312.
  • the electron injection layer functions as a layer that increases the electron injection efficiency. Note that in this embodiment, the configuration of the light-emitting layer 314 is not limited to the configuration described above, and layers other than the hole injection layer and the light-emitting layer 314 can be provided as needed.
  • the light-emitting layer 314 is not limited to a layer that emits white light, but may also be a layer that emits red light (for example, visible light with a wavelength of approximately 640 nm to 770 nm), blue light (for example, visible light with a wavelength of approximately 430 nm to 490 nm), or green light (for example, visible light with a wavelength of approximately 490 nm to 550 nm).
  • red light for example, visible light with a wavelength of approximately 640 nm to 770 nm
  • blue light for example, visible light with a wavelength of approximately 430 nm to 490 nm
  • green light for example, visible light with a wavelength of approximately 490 nm to 550 nm.
  • the cathode electrode 312 provided on the light-emitting layer 314 is a transparent electrode that is transparent to the light generated in the light-emitting layer 314, and in the following description, the term "transparent electrode” also includes semi-transparent electrodes.
  • the cathode electrode 312 can be formed from a metal film or oxide film containing at least one of the following metal elements and alloys: aluminum, magnesium, calcium (Ca), sodium (Na), silver, indium, zinc, etc.
  • Transistor Tr5 is a field-effect transistor provided on the semiconductor substrate 100, e.g., a P-channel transistor. Specifically, transistor Tr5 has a gate electrode 108 provided, via an insulating film 202, on a region of n-type conductivity that functions as the channel (channel formation region) of transistor Tr5 provided in the semiconductor substrate 100. The sidewalls of the gate electrode 108 may be covered with a sidewall film 110. Transistor Tr5 has source and drain regions formed of diffusion regions 104 containing p-type impurities and provided in the semiconductor substrate 100 so as to sandwich the channel formation region. Tr5 is isolated from other transistors by an element isolation region 106 provided in the semiconductor substrate 100.
  • the wiring layer 200 includes an insulating film 202, wiring 204, and vias 206.
  • the wiring layer 200 also includes an oxygen supply layer 230.
  • an oxide semiconductor layer 224 is provided on the underside of the oxygen supply layer 230, even around the pixel array section 30. Therefore, in this embodiment, the oxide semiconductor layer 224 is provided on the underside of the oxygen supply layer 230, and the easily oxidized oxide semiconductor layer 224 blocks the diffusion of oxygen. Therefore, in this embodiment, it is possible to suppress deterioration of the characteristics of elements such as transistor Tr5 located below the oxide semiconductor layer 224, which are caused by diffused oxygen.
  • the outer periphery of the display device 10 also has the same structure as that shown in FIG. 4A, for example, a semiconductor substrate 100 and a wiring layer 200 stacked on the semiconductor substrate 100.
  • the wiring layer 200 includes an insulating film 202, wiring 204, vias 206, and an oxygen supply layer 230.
  • an oxide semiconductor layer 224 is provided on the underside of the oxygen supply layer 230 even on the outer periphery of the display device 10. Therefore, in this embodiment, it is possible to suppress deterioration of the characteristics (e.g., reliability) of elements such as wiring 204 located below the oxide semiconductor layer 224 due to diffused oxygen.
  • pads 320 for connecting the display device 10 to an external device are provided on the upper surface of the wiring layer 200 around the periphery of the display device 10.
  • the write transistor Tr2 and switching transistor Tr4 provided in the wiring layer 200 have gate electrodes 212 provided on strip-shaped oxide semiconductor layers 222, and a pair of vias 214 electrically connected to the source and drain of the transistors are provided on either side of the gate electrode 212. Furthermore, in this plan view, the center of the gate electrode 212 and the center of the pair of vias 214 are aligned on a single line.
  • the display device 10 is not limited to the configuration shown in Figures 4A to 4D.
  • the transistors provided on the semiconductor substrate 100 and the transistors provided in the oxide semiconductor layer 222 in the wiring layer 200 are not limited to transistors having the functions described above.
  • the number of transistors included in the drive circuit of the pixel 20 is not limited to four, and is not particularly limited as long as it is two or more.
  • the oxide semiconductor layer 222 made of IGZO or the like has the property of being easily oxidized and reduced by the influence of surrounding films, and has the property of decreasing resistance when electrons are added and reduced, and increasing resistance when electrons are removed and oxidized. Therefore, in this embodiment, it is preferable to control the resistance of the oxide semiconductor layer 222 by adjusting the area ratio between the oxide semiconductor layer 222 and the oxygen supply layer 230 in contact with the oxide semiconductor layer 222, so that the oxide semiconductor layer 222 becomes, for example, a semiconductor.
  • control of the resistance of the oxide semiconductor layer 222 in this embodiment by adjusting the area ratio between the oxide semiconductor layer 222 and the oxygen supply layer 230 will be described with reference to Figure 5.
  • Figure 5 is a schematic diagram for explaining this embodiment.
  • the oxide semiconductor layer 222 As shown on the left side of Figure 5, for example, if the area of the oxide semiconductor layer 222 and the area of the oxygen supply layer 230 in contact with the oxide semiconductor layer 222 are approximately the same, oxygen is suitably supplied from the oxygen supply layer 230 to the oxide semiconductor layer 222, and the oxide semiconductor layer 222 acquires semiconductor properties.
  • the oxide semiconductor layer 222 As shown on the right side of Figure 5, for example, if the area of the oxide semiconductor layer 222 is made extremely smaller than that of the oxygen supply layer 230, excessive oxygen is supplied from the oxygen supply layer 230 to the oxide semiconductor layer 222, causing the oxide semiconductor layer 222 to have high resistance and acquire insulating properties.
  • the function of the oxide semiconductor layer 222 can be tailored by adjusting the area ratio between the oxide semiconductor layer 222 and the oxygen supply layer 230.
  • the oxidation-reduction state of the oxide semiconductor layer 222 can be adjusted by adjusting the film thicknesses of the oxygen supply layer 230 and the oxide semiconductor layer 222, thereby enabling different functions to be created for the oxide semiconductor layer 222.
  • the oxidation-reduction state of the oxide semiconductor layer 222 can be adjusted by devising the shape of the oxide semiconductor layer 222 to adjust the contact area with the oxygen supply layer 230, thereby enabling different functions to be created for the oxide semiconductor layer 222.
  • the redox state of the oxide semiconductor layer 222 can be suitably adjusted, thereby controlling the effect of preventing oxygen from diffusing upward in the oxide semiconductor layer 222.
  • the resistance value of the oxide semiconductor layer 224 can be controlled by adjusting the area ratio between the oxide semiconductor layer 224 and the oxygen supply layer 230 in contact with the oxide semiconductor layer 224, thereby enabling the function of the oxide semiconductor layer 224 to be differentiated.
  • the effect of preventing oxygen diffusion downward through the oxide semiconductor layer 224 can be controlled by suitably adjusting the redox state of the oxide semiconductor layer 224 by adjusting the area ratio between the oxide semiconductor layer 224 and the oxygen supply layer 230.
  • the redox state of the oxide semiconductor layer 224 can be adjusted by adjusting the film thicknesses of the oxygen supply layer 230 and the oxide semiconductor layer 224, thereby enabling the function of the oxide semiconductor layer 224 to be differentiated.
  • the contact area between the oxide semiconductor layer 224 and the oxygen supply layer 230 can be adjusted by devising the shape of the oxide semiconductor layer 224, thereby enabling the function of the oxide semiconductor layer 224 to be differentiated.
  • Fig. 6 and Fig. 7 are cross-sectional views for explaining the method for manufacturing the display device 10 according to this embodiment, and more specifically, are cross-sectional views for explaining the process for forming the writing transistor Tr2 and the switching transistor Tr4.
  • an oxygen supply layer 230a is formed above the semiconductor substrate 100 (not shown in Figure 6), and a patterned photoresist 400 is formed on top of it.
  • the oxygen supply layer 230a constitutes part of the oxygen supply layer 230 described above, and can be formed, for example, from an oxide film containing silicon or aluminum.
  • the oxygen supply layer 230a is etched along the pattern of the photoresist 400 to form a trench 450.
  • material that will become the oxide semiconductor layers 222, 224 is deposited on the oxygen supply layer 230a in which the trench 450 is provided.
  • the material deposited on at least a portion of the upper surface of the oxygen supply layer 230a becomes the oxide semiconductor layer 222 that covers at least a portion of the upper surface of the oxygen supply layer 230a
  • the material deposited at least on the bottom of the trench 450 becomes the oxide semiconductor layer 224 that covers the bottom of the trench 450. That is, in this embodiment, the oxide semiconductor layer 222 and the oxide semiconductor layer 224 are arranged so that they do not overlap when viewed from above the semiconductor substrate 100.
  • an oxygen supply layer 230b is formed on the oxygen supply layer 230 and the oxide semiconductor layers 222 and 224.
  • the oxygen supply layer 230b constitutes part of the oxygen supply layer 230 described above, and can be formed, for example, from an oxide film containing silicon or aluminum.
  • the upper surface of the oxygen supply layer 230b is planarized by CMP (Chemical Mechanical Polishing) or the like.
  • the oxide semiconductor layer 222 is not dry-etched, but is divided by the steps formed by the trenches 450 in the oxygen supply layer 230, thereby forming the oxide semiconductor layer 222 as an island-shaped layer. Therefore, in this embodiment, dry etching does not damage the ends of the oxide semiconductor layer 222, and this damage does not excessively reduce the resistance of the ends of the oxide semiconductor layer 222. In addition, since dry etching is not used in this embodiment, no residue accumulates on the ends of the oxide semiconductor layer 222, making it easy to shape the ends of the oxide semiconductor layer 222 into the desired shape.
  • this embodiment makes it easy to shape the gate electrode 212 formed above the oxide semiconductor layer 222 into the desired shape, and it is possible to avoid electric field concentration or the like occurring in parts of the gate electrode 212, which would degrade the device characteristics of the write transistor Tr2 and the switching transistor Tr4.
  • the oxide semiconductor layers 222 and 224 can be formed simultaneously by depositing the material that will become the oxide semiconductor layers 222 and 224 on the oxygen supply layer 230a in which the trench 450 is provided. Therefore, according to this embodiment, providing the oxide semiconductor layer 224 does not increase the number of processes or increase the manufacturing cost of the display device 10.
  • an oxygen supply layer 230c made of a material that will become the oxide semiconductor layers 222, 224, such as an oxide film, and a nitride film 412 are sequentially stacked on the oxygen supply layer 230a in which the trench 450 has been formed.
  • the nitride film 412 is made of, for example, silicon nitride.
  • the oxygen supply layer 230c also constitutes part of the oxygen supply layer 230 described above, and can be formed, for example, from an oxide film containing silicon or aluminum.
  • an oxygen supply layer 230b is deposited on the nitride film 412. Furthermore, as shown in the bottom of Figure 7, the upper surface of the oxygen supply layer 230b is planarized by CMP or the like.
  • the manufacturing method for the display device 10 is not limited to the method shown in Figures 6 and 7.
  • the oxide semiconductor layer 224 is provided on the lower surface of the oxygen supply layer 230, and the easily oxidized oxide semiconductor layer 224 blocks the diffusion of oxygen. Therefore, in this embodiment, oxygen diffused from the oxygen supply layer 230 is less likely to reach layers below the oxide semiconductor layer 224. Therefore, according to this embodiment, it is possible to prevent the characteristics of elements located below the oxide semiconductor layer 224, such as transistors such as the driving transistor Tr1, light-emitting control transistor Tr3, and transistor Tr, and wiring 204, from deteriorating. Furthermore, in this embodiment, by increasing the conductivity per unit volume of the oxide semiconductor layer 224, the oxide semiconductor layer 224 can be used as wiring 204 in the wiring layer 200.
  • the oxide semiconductor layer 222 is not dry-etched, but is divided by steps formed by the trenches 450 in the oxygen supply layer 230, thereby forming the oxide semiconductor layer 222 as an island-shaped layer. Therefore, in this embodiment, dry etching does not damage the ends of the oxide semiconductor layer 222, and this damage does not excessively reduce the resistance of the ends of the oxide semiconductor layer 222. In addition, since dry etching is not used in this embodiment, no residue accumulates on the ends of the oxide semiconductor layer 222, making it easy to shape the ends of the oxide semiconductor layer 222 into the desired shape.
  • this embodiment makes it easy to shape the gate electrode 212 formed above the oxide semiconductor layer 222 into the desired shape, and it is possible to avoid electric field concentration or the like occurring in parts of the gate electrode 212, which would degrade the device characteristics of the write transistor Tr2 and the switching transistor Tr4.
  • the oxide semiconductor layers 222 and 224 can be formed simultaneously by depositing the material that will become the oxide semiconductor layers 222 and 224 on the oxygen supply layer 230a in which the trench 450 is provided. Therefore, according to this embodiment, providing the oxide semiconductor layer 224 does not increase the number of processes or increase the manufacturing costs of the display device 10.
  • Fig. 8 is a schematic diagram showing an example of a cross-sectional configuration of the display device 10 according to this embodiment, and corresponds to a cross-section of a pixel 20 among cross-sections obtained when the display device 10 is cut along the film thickness direction of the semiconductor substrate 100.
  • the oxygen supply layer 230 may be formed from a laminate of two layers with different properties. Specifically, the oxygen supply layer 230 is formed from a laminate of an oxygen supply layer (first film) 231 and an oxygen supply layer (second film) 232. In this embodiment, these oxygen supply layers 231 and 232 can be films with different oxidizing properties that remove electrons from the surroundings. More specifically, in this embodiment, the oxygen supply layers 231 and 232 can be films with different levels of oxygen supply to the surroundings.
  • the oxygen supply layers 231 and 232 can be formed, for example, from an oxide film containing silicon or aluminum. In this embodiment, the oxygen supply layers 231 and 232 may be formed from different materials, or may be formed from the same material using different film formation conditions.
  • the oxide semiconductor layers 222, 224 semiconductors or conductors (wiring). Furthermore, in this embodiment, by suitably adjusting the redox state of the oxide semiconductor layers 222, 224 using the oxygen supply layers 231, 232, it is possible to control the effect of preventing oxygen from diffusing above the oxide semiconductor layer 222 and below the oxide semiconductor layer 224.
  • the oxygen supply layer 232 is a film with a stronger oxidizing effect than the oxygen supply layer 231.
  • the oxide semiconductor layer 222 can have a lower conductivity per unit volume than the oxide semiconductor layer 224.
  • the oxide semiconductor layer 222 becomes a semiconductor, and the oxide semiconductor layer 224 becomes a conductor (wiring).
  • the display device 10 is not limited to the configuration shown in FIG. 8; for example, the oxygen supply layer 230 may be configured as a stack of three or more layers with different properties.
  • Fig. 9 is a cross-sectional view for explaining the method for manufacturing the display device 10 according to this embodiment, and more specifically, a cross-sectional view for explaining the process for forming the writing transistor Tr2 and the switching transistor Tr4.
  • oxygen supply layer 232 is formed on oxygen supply layer 231, and trench 450 is formed.
  • material that will become oxide semiconductor layers 222 and 224 is deposited on oxygen supply layer 232.
  • the manufacturing method for the display device 10 is not limited to the method shown in Figure 9.
  • Figures 10A to 10C are schematic diagrams showing an example of the cross-sectional configuration of the display device 10 according to this embodiment, and correspond to a cross section of the display device 10 cut along the film thickness direction of the semiconductor substrate 100.
  • Figure 10A shows the cross-sectional configuration of a pixel
  • Figure 10B shows the cross-sectional configuration of the periphery of the pixel array section
  • Figure 10C shows the cross-sectional configuration of the outer periphery of the display device 10.
  • a reduction action layer 240 may be provided to cover the lower surface of the oxygen supply layer 230.
  • the reduction action layer 240 is, for example, a layer with a reduction action that provides electrons to the surrounding area, and is, for example, a hydrogen supply layer such as silicon nitride that supplies hydrogen.
  • the oxide semiconductor layer 224 is given electrons and reduced, thereby reducing its resistance. Therefore, in this embodiment, the oxide semiconductor layer 224 can have a higher conductivity per unit volume than the oxide semiconductor layer 222, and can be used as a good conductor (wiring).
  • the wiring layer 200 includes an insulating film 202, wiring 204, vias 206, and an oxygen supply layer 230. Furthermore, in this embodiment, a reduction action layer 240 is provided on the lower surface of the oxygen supply layer 230. Further, as shown in FIG. 10C, around the periphery of the display device 10, the wiring layer 200 includes an insulating film 202, wiring 204, vias 206, and an oxygen supply layer 230, and a reduction action layer 240 is provided on the lower surface of the oxygen supply layer 230.
  • the display device 10 is not limited to the configuration shown in Figures 10A to 10C.
  • Fig. 11 is a cross-sectional view for explaining the method for manufacturing the display device 10 according to this embodiment, and more specifically, a cross-sectional view for explaining the process for forming the writing transistor Tr2 and the switching transistor Tr4.
  • an oxygen supply layer 230a is formed on the reduction action layer 240, and a trench 450 is formed.
  • material that will become the oxide semiconductor layers 222 and 224 is deposited on the oxygen supply layer 230a with the trench 450 formed in it.
  • the manufacturing method for the display device 10 is not limited to the method shown in Figure 11.
  • Fig. 12 is a schematic diagram showing an example of a cross-sectional configuration of the display device 10 according to this embodiment, and corresponds to a cross-section of a pixel 20 among cross-sections obtained when the display device 10 is cut along the film thickness direction of the semiconductor substrate 100.
  • a reduction action layer 240 is provided on the lower surface of the oxygen supply layer 230.
  • this embodiment is provided with a thin-film transistor (third transistor) Tr6 whose channel is an oxide semiconductor layer 224 provided on the lower surface of the oxygen supply layer 230, as shown in FIG. 12.
  • transistor Tr6 can be an N-channel transistor. Note that, in this embodiment, transistor Tr6 may also be a P-channel transistor. More specifically, transistor Tr6 has an oxide semiconductor layer 224 below the oxygen supply layer 230 and a gate electrode 250 that contacts the oxide semiconductor layer 224 via an insulating film 202. That is, in this embodiment, transistor Tr6 is configured with a planar gate electrode structure that has a planar gate electrode 250 on the oxide semiconductor layer 224. Furthermore, in this embodiment, the oxide semiconductor layer 222 and the oxide semiconductor layer 224 are semiconductors, and, for example, the oxide semiconductor layer 222 and the oxide semiconductor layer 224 have the same conductivity per unit volume.
  • the gate electrode 250 of Tr5 can be formed from, for example, a metal or alloy containing at least one element selected from the group consisting of silicon, aluminum, titanium, tungsten, and molybdenum.
  • transistor Tr6 as a thin-film transistor within the wiring layer 200, the layout size of the drive circuitry and the like can be reduced, and ultimately the display device 10 can be made smaller.
  • the display device 10 is not limited to the configuration shown in FIG. 12.
  • Fig. 13 is a cross-sectional view for explaining the method for manufacturing the display device 10 according to this embodiment, and more specifically, a cross-sectional view for explaining the process for forming the writing transistor Tr2 and the switching transistor Tr4.
  • a gate electrode 250 is formed and then a reduction action layer 240 is deposited on top of it. Then, an oxygen supply layer 230a is deposited on the reduction action layer 240, and a trench 450 is formed. Next, as shown in the middle part of Figure 13, materials that will become the oxide semiconductor layers 222 and 224 are deposited on the oxygen supply layer 230a.
  • an oxygen supply layer 230b is formed on the oxide semiconductor layer 224. Furthermore, an insulating film 202 and a gate electrode 212 are formed on the oxide semiconductor layer 222, the insulating film 202 is formed on the gate electrode 212, and a via 214 is formed in the insulating film 202.
  • the manufacturing method for the display device 10 is not limited to the method shown in Figure 13.
  • Fig. 14 and Fig. 15 are cross-sectional views for explaining a manufacturing method of the display device 10 according to the present embodiment, and more specifically, cross-sectional views for explaining a manufacturing process of the writing transistor Tr2 and the switching transistor Tr4.
  • the oxygen supply layer 230 may be composed of a stack of two layers with different etching rates. Specifically, in this embodiment, as shown in FIG. 14, the oxygen supply layer 230 is composed of a stack of oxygen supply layer 230d and oxygen supply layer 230e.
  • the oxygen supply layer 230d located below the oxygen supply layer 230 may be made of silicon oxide
  • the oxygen supply layer 230e located above the oxygen supply layer 230 may be made of silicon nitride (in this case, although the oxygen supply layer 230e constitutes part of the oxygen supply layer 230, it is a layer that supplies nitrogen rather than oxygen).
  • the sidewalls of the trench 450 in the oxygen supply layer 230 can be made overhanging (eave-shaped), as shown in the middle of FIG. 14.
  • the oxide semiconductor layer 222 can be more easily divided by the trench 450 with overhanging sidewalls, and the oxide semiconductor layer 222 can be formed into the desired island shape.
  • the oxygen supply layers 230d and 230e are not limited to being formed from different materials with different etching rates. In this embodiment, the oxygen supply layers 230d and 230e may be formed from the same material but with different densities.
  • the trenches 450 in the oxygen supply layer 230a may be formed to have a tapered cross section that narrows toward the top, as shown in FIG. 15.
  • the trenches 450 with a tapered cross section can more easily divide the oxide semiconductor layer 222, allowing the oxide semiconductor layer 222 to have the desired island shape.
  • Fig. 16 is a cross-sectional view for explaining a manufacturing method of the display device 10 according to the present embodiment, and more specifically, a cross-sectional view for explaining a manufacturing process of the writing transistor Tr2 and the switching transistor Tr4.
  • the oxygen supply layer 230a may have a trench 450 with a stepped cross section.
  • the trench 450 has a stepped shape that extends from a first step 451, which is the bottom surface of the trench 450, via a second step 452, to a third step 453, which is the top surface of the oxygen supply layer 230a.
  • an oxide semiconductor layer (third oxide semiconductor layer) 226 is provided on the step 452.
  • the oxide semiconductor layer 226 can be formed, for example, from an oxide film containing at least one element selected from the group consisting of aluminum, indium, gallium, tin, and zinc.
  • the oxide semiconductor layer 226 may be used, for example, as a conductor or wiring.
  • the oxide semiconductor layers 222, 224, and 226 can be simultaneously formed by depositing the material that will become the oxide semiconductor layers 222, 224, and 226 on the oxygen supply layer 230a in which the stepped trench 450 is provided. Therefore, according to this embodiment, providing the oxide semiconductor layers 224 and 226 does not increase the number of processes or increase the manufacturing costs of the display device 10.
  • the oxide semiconductor layer 226 may be used as a semiconductor, for example, as the channel of a thin-film transistor.
  • the additional transistor as a thin-film transistor within the wiring layer 200, the layout size of the drive circuitry and the like can be reduced, and ultimately the display device 10 can be made smaller.
  • the trench 450 is not limited to a three-step staircase shape, but may have more steps. In other words, this embodiment is not limited to the method and configuration shown in FIG. 16.
  • Fig. 17 is a cross-sectional view for explaining a manufacturing method of the display device 10 according to the present embodiment, and more specifically, a cross-sectional view for explaining a manufacturing process of the writing transistor Tr2 and the switching transistor Tr4.
  • the manufacturing method according to this embodiment is carried out in the same manner as the manufacturing method according to the second embodiment shown in FIG. 9, but as shown in the lower part of FIG. 17, a gas barrier film 402 is provided to cover the oxide semiconductor layers 222, 224.
  • the gas barrier film 402 can be formed from, for example, aluminum oxide or silicon nitride.
  • the gas barrier film 402 can prevent gases such as oxygen from diffusing from the surrounding insulating film 202 to the oxide semiconductor layers 222, 224. Therefore, according to this embodiment, the controllability of the resistance value of the oxide semiconductor layers 222, 224 by the oxygen supply layers 231, 232 can be further improved.
  • the gas barrier film 402 may be constructed from a stack of two layers.
  • Fig. 18 is a cross-sectional view for explaining a manufacturing method of the display device 10 according to this embodiment, and more specifically, a cross-sectional view for explaining a manufacturing process of the writing transistor Tr2 and the switching transistor Tr4.
  • oxide semiconductor layers 222 and 224 are formed on oxygen supply layer 230a, and oxygen supply layer 230b is further laminated on oxide semiconductor layers 222 and 224.
  • oxygen supply layer 230b laminated on oxide semiconductor layers 222 and 224 is not limited to being a single layer consisting of one layer, and may have a laminated structure.
  • oxygen supply layer 230f is formed on oxide semiconductor layers 222 and 224
  • oxygen supply layer 230g is formed on oxygen supply layer 230f.
  • the oxygen supply layers 230f, 230g can be formed, for example, from an oxide film or nitride film containing silicon or aluminum (note that if the oxygen supply layers 230f, 230g are formed from a nitride film, the oxygen supply layers 230f, 230g will structurally form part of the oxygen supply layer 230b, but will be layers that supply nitrogen instead of oxygen).
  • this embodiment by forming the oxygen supply layer 230b stacked on the oxide semiconductor layers 222, 224 as a stack of multiple layers made of different materials, it is possible to precisely control the redox state of the oxide semiconductor layers 222, 224 and the redox state of the surrounding layers to the desired state. Therefore, this embodiment can improve the characteristics of each element within the display device 10.
  • the oxygen supply layer 230f in contact with the oxide semiconductor layers 222, 224 may be the gas barrier film 402 as in the seventh embodiment described above (note that in this case, the oxygen supply layer 230f structurally forms part of the oxygen supply layer 230b, but serves as a layer that prevents the diffusion of oxygen and the like).
  • the gas barrier film 402 can prevent gases such as oxygen from diffusing from the surrounding insulating film 202 to the oxide semiconductor layers 222, 224. Therefore, according to this embodiment, the controllability of the resistance value of the oxide semiconductor layers 222, 224 by the oxygen supply layers 231, 232 can be further improved.
  • the oxygen supply layer 230b stacked on the oxide semiconductor layers 222 and 224 may have a stacked structure consisting of three or more layers.
  • Fig. 19 is a schematic diagram showing an example of a cross-sectional configuration of a main part of the display device 10 according to this embodiment, and more specifically, a cross-sectional view of a main part of the writing transistor Tr2 and the switching transistor Tr4.
  • the material that will become the oxide semiconductor layers 222, 224 is separated by the step caused by the trench 450 in the oxygen supply layer 230a, allowing the oxide semiconductor layers 222, 224 to be formed in island shapes.
  • the oxide semiconductor layers 222, 224 do not need to be completely separated by the trench 450.
  • the material that will become the oxide semiconductor layers 222, 224 may remain on the sidewalls of the trench 450.
  • the material remaining on the sidewall of trench 450 may connect oxide semiconductor layer 222 and oxide semiconductor layer 224.
  • the material remaining on the sidewall of trench 450 is thin and therefore easily oxidized by the influence of surrounding layers. Therefore, the material remaining on the sidewall of trench 450 is oxidized to become an insulator, and although it physically connects oxide semiconductor layer 222 and oxide semiconductor layer 224, it does not electrically connect them, and therefore does not affect the characteristics of write transistor Tr2 and switching transistor Tr4.
  • the material remaining on the sidewall of the trench 450 may be connected to the oxide semiconductor layer 222. Furthermore, in this embodiment, as shown in the middle of FIG. 19, the material remaining on the sidewall of the trench 450 may be connected to the oxide semiconductor layer 224.
  • the main parts of the write transistor Tr2 and the switching transistor Tr4 are not limited to the configuration shown in FIG. 19.
  • Fig. 20 and Fig. 21 are cross-sectional views for explaining a manufacturing method of the display device 10 according to the present embodiment, and more specifically, cross-sectional views for explaining a manufacturing process of the writing transistor Tr2 and the switching transistor Tr4.
  • an oxide semiconductor layer 224 is formed on the underside of the oxygen supply layer 230, and an oxide semiconductor layer 222 is formed on the upper surface of the oxygen supply layer 230.
  • a photoresist 400 with a predetermined pattern is formed on the oxygen supply layer 230.
  • oxygen ions are selectively injected using an oxygen ion beam or the like through openings in the photoresist 400, thereby locally oxidizing the oxide semiconductor layer 224 and turning it into an insulator (oxide semiconductor layer 224b). In this embodiment, this allows for precise adjustment of the size of the oxide semiconductor layer 224 used as wiring.
  • a laminated structure is prepared, consisting of an oxygen supply layer 231 having an oxidized oxide semiconductor layer 224b and an oxygen supply layer 232 having an oxide semiconductor layer 222 on its upper surface.
  • a photoresist 400 having a predetermined pattern is formed on the oxygen supply layer 232.
  • boron (B), argon (Ar), neon (Ne), or the like through the openings in the photoresist 400, a portion of the oxide semiconductor layer 224b is selectively reduced to form the oxide semiconductor layer 224. In this way, the size of the oxide semiconductor layer 224 used as wiring can be precisely adjusted.
  • the manufacturing method for the display device 10 is not limited to the method shown in Figures 20 and 21.
  • Fig. 22 is a schematic diagram showing an example of a planar configuration of a main part of a display device 10 according to this embodiment, and in detail shows the planar configuration of a writing transistor Tr2 and a switching transistor Tr4.
  • the write transistor Tr2 and the switching transistor Tr4 have a gate electrode 212 provided on a strip-shaped oxide semiconductor layer 222, and a pair of vias 214 electrically connected to the source and drain of the transistor are provided on either side of the gate electrode 212. Furthermore, in the first embodiment, the center of the gate electrode 212 and the centers of the pair of vias 214 are aligned on a single line in a planar view. However, the embodiments of the present disclosure are not limited to such a planar structure.
  • the write transistor Tr2 and the switching transistor Tr4 have a gate electrode 212 provided at the center of an L-shaped oxide semiconductor layer 222. Furthermore, a pair of vias (contact holes) 214 that are electrically connected to the source and drain of the transistor are provided on the ends of the L-shaped oxide semiconductor layer 222. In other words, in a plan view, the center of the gate electrode 212 and the centers of the pair of vias 214 are arranged in an L shape.
  • the write transistor Tr2 and the switching transistor Tr4 have a gate electrode 212 provided at the center of a U-shaped oxide semiconductor layer 222 (the Japanese katakana character "U"). Furthermore, a pair of vias 214 electrically connected to the source and drain of the transistor are provided on the ends of the U-shaped oxide semiconductor layer 222. In other words, in a plan view, the center of the gate electrode 212 and the centers of the pair of vias 214 are arranged in a U-shape.
  • a structure may be adopted in which a portion of the writing transistor Tr2 and the switching transistor Tr4 share a portion of their area with these transistors of an adjacent pixel 20.
  • the gate electrode 212 of a transistor of one pixel 20 is provided at the center of a Y-shaped oxide semiconductor layer 222.
  • a pair of vias 214 electrically connected to the source and drain of the transistor of one pixel 20, and a via 214 electrically connected to the source or drain of the transistor of the other pixel 20 are provided on three ends of the Y-shaped oxide semiconductor layer 222.
  • the center of the gate electrode 212 of the transistor of one pixel 20, the center of the pair of vias 214 of the transistor of one pixel 20, and the center of one of the pair of vias 214 of the transistor of the other pixel 20 are arranged in a Y shape.
  • the planar structure of the writing transistor Tr2 and the switching transistor Tr4 can be modified in various ways. Therefore, in this embodiment, the layout size of the drive circuit can be made smaller, and ultimately the display device 10 can be made more compact.
  • the write transistor Tr2 and the switching transistor Tr4 are not limited to the planar configuration shown in FIG. 22.
  • the gate electrodes 212 of the write transistor Tr2 and the switching transistor Tr4 may have a vertical gate portion (not shown) extending along the film thickness direction of the semiconductor substrate 100.
  • the oxide semiconductor layer 222 is formed in a recess surrounding the vertical gate portion so as to contact the vertical gate portion via the insulating film 202.
  • the recess in the oxide semiconductor layer 222 can be created by providing unevenness in the oxygen supply layer 230 and then depositing a film that will be the material for the oxide semiconductor layer 222.
  • the gate electrodes 212 of the write transistor Tr2 and the switching transistor Tr4 may have multiple vertical gate portions.
  • the write transistor Tr2 and the switching transistor Tr4 may have a dual-gate structure in which the oxide semiconductor layer 222 is sandwiched between a pair of gate electrodes 212.
  • the write transistor Tr2 and the switching transistor Tr4 are configured as a top-gate structure in which the gate electrode 212 is located above the oxide semiconductor layer 222.
  • the embodiments of the present disclosure are not limited to this, and the write transistor Tr2 and the switching transistor Tr4 may also be configured as a bottom-gate structure in which the gate electrode 212 is located below the oxide semiconductor layer 222.
  • the oxide semiconductor layer 224 is provided on the lower surface of the oxygen supply layer 230, and the oxide semiconductor layer 224, which is easily oxidized, blocks the diffusion of oxygen. Therefore, in this embodiment, oxygen diffused from the oxygen supply layer 230 is less likely to reach layers below the oxide semiconductor layer 224. Therefore, according to this embodiment, it is possible to make it less likely that the characteristics of elements located below the oxide semiconductor layer 224, such as the driving transistor Tr1, light-emitting control transistor Tr3, transistor Tr, and other transistors, and wiring 204, are degraded.
  • the oxide semiconductor layer 222 is not dry-etched, but is divided by steps formed by the trenches 450 in the oxygen supply layer 230, thereby forming the oxide semiconductor layer 222 as an island-shaped layer. Therefore, in this embodiment, dry etching does not damage the ends of the oxide semiconductor layer 222, and this damage does not excessively reduce the resistance of the ends of the oxide semiconductor layer 222. In addition, since dry etching is not used in this embodiment, no residue accumulates on the ends of the oxide semiconductor layer 222, making it easy to shape the ends of the oxide semiconductor layer 222 into the desired shape.
  • this embodiment makes it easy to shape the gate electrode 212 formed above the oxide semiconductor layer 222 into the desired shape, and it is possible to avoid electric field concentration or the like occurring in parts of the gate electrode 212, which would degrade the device characteristics of the write transistor Tr2 and the switching transistor Tr4.
  • the oxide semiconductor layers 222 and 224 can be formed simultaneously by depositing the material that will become the oxide semiconductor layers 222 and 224 on the oxygen supply layer 230a in which the trench 450 is provided. Therefore, according to this embodiment, providing the oxide semiconductor layer 224 does not increase the number of processes or increase the manufacturing costs of the display device 10.
  • the semiconductor substrate 100 does not necessarily have to be a silicon substrate, but may be another substrate (for example, an SOI (Silicon On Insulator) substrate, a SiGe substrate, etc.).
  • SOI Silicon On Insulator
  • the display device 10 can be applied to, for example, display devices for VR (Virtual Reality), MR (Mixed Reality), or AR (Augmented Reality), display devices such as smartphones and television sets, electronic viewfinders (EVF), small projectors, etc.
  • the display device 10 can also be applied to various lighting devices.
  • the display device 10 according to the embodiment of the present disclosure can be manufactured using methods, devices, and conditions that are commonly used in the manufacture of semiconductor devices.
  • the display device 10 according to the present embodiment can be manufactured using existing semiconductor device manufacturing methods.
  • the above-mentioned methods may include, for example, PVD (Physical Vapor Deposition), CVD (Chemical Vapor Deposition), and ALD (Atomic Layer Deposition).
  • PVD methods include vacuum deposition, EB (electron beam) deposition, various sputtering methods (magnetron sputtering, RF (radio frequency)-DC (direct current) combined bias sputtering, ECR (electron cyclotron resonance) sputtering, facing target sputtering, high frequency sputtering, etc.), ion plating, laser ablation, molecular beam epitaxy (MBE), and laser transfer.
  • MBE molecular beam epitaxy
  • CVD methods include plasma CVD, thermal CVD, metal organic (MO) CVD, and photo CVD.
  • Other methods include electroplating, electroless plating, spin coating, dipping, casting, microcontact printing, drop casting, various printing methods such as screen printing, inkjet printing, offset printing, gravure printing, and flexographic printing, stamping, spraying, and various coating methods such as air doctor coater, blade coater, rod coater, knife coater, squeeze coater, reverse roll coater, transfer roll coater, gravure coater, kiss coater, cast coater, spray coater, slit orifice coater, and calendar coater.
  • patterning methods include chemical etching such as shadow masking, laser transfer, and photolithography, and physical etching using ultraviolet light or lasers.
  • planarization techniques include CMP, laser planarization, and reflow.
  • 23A to 23G are conceptual diagrams for explaining the relationship between the normal LN passing through the center of the light-emitting unit, the normal LN′ passing through the center of the lens member, and the normal LN′′ passing through the center of the wavelength selection unit.
  • the center of the light-emitting element EL will be referred to as the center of the light-emitting unit.
  • the size of the wavelength selection section may be changed as appropriate in accordance with the light emitted by the light-emitting element EL. Furthermore, when a light absorption layer (black matrix layer) is provided between the wavelength selection sections of adjacent pixels 20, the size of the light absorption layer (black matrix layer) may be changed as appropriate in accordance with the light emitted by the pixels 20. Furthermore, the size of the wavelength selection section may be changed as appropriate in accordance with the distance (offset amount) d0 between the normal line passing through the center of the light-emitting element EL and the normal line passing through the center of the wavelength selection section.
  • the planar shape of the wavelength selection section may be the same as, similar to, or different from the planar shape of the lens member.
  • a normal line LN passing through the center of the light-emitting section, a normal line LN′′ passing through the center of the wavelength selecting section, and a normal line LN′ passing through the center of the lens member may be made to coincide.
  • the distance (offset amount) D 0 between the normal line passing through the center of the light-emitting section and the normal line passing through the center of the lens member and the distance (offset amount) d 0 between the normal line passing through the center of the light-emitting section and the normal line passing through the center of the wavelength selecting section can be made equal to 0 (zero).
  • the normal line LN passing through the center of the light-emitting section and the normal line LN" passing through the center of the wavelength selecting section are coincident, but the normal line LN passing through the center of the light-emitting section and the normal line LN" passing through the center of the wavelength selecting section do not have to be coincident with the normal line LN' passing through the center of the lens member.
  • the normal LN passing through the center of the light-emitting section, the normal LN" passing through the center of the wavelength selection section, and the normal LN' passing through the center of the lens member may not coincide, but the normal LN" passing through the center of the wavelength selection section and the normal LN' passing through the center of the lens member may coincide.
  • the center of the wavelength selection unit (shown by a black circle in FIG. 23D ) is located on a straight line LL connecting the center of the surface of the light-emitting unit and the center of the lens member (shown by a black circle in FIG. 23D ).
  • the stacking relationship between the wavelength tip portion and the lens member may be reversed.
  • the normal line LN passing through the center of the light emitting portion, the normal line LN" passing through the center of the wavelength selecting portion, and the normal line LN' passing through the center of the lens member may be made to coincide.
  • the normal LN passing through the center of the light-emitting section, the normal LN" passing through the center of the wavelength selection section, and the normal LN' passing through the center of the lens member may not coincide, but the normal LN" passing through the center of the wavelength selection section and the normal LN' passing through the center of the lens member may coincide.
  • a normal line LN passing through the center of the surface of the light-emitting unit does not coincide with a normal line LN" passing through the center of the wavelength selection unit or a normal line LN' passing through the center of the lens member
  • a normal line LN' passing through the center of the lens member does not coincide with the normal line LN passing through the center of the surface of the light-emitting unit or the normal line LN" passing through the center of the wavelength selection unit.
  • the center of the wavelength selection unit is located on a straight line LL connecting the center of the surface of the light-emitting unit and the center of the lens member.
  • the subpixel 1100 (more specifically, the light-emitting element EL) used in the display device according to the embodiment of the present disclosure described above may be configured to include a resonator structure that resonates light generated in the light-emitting layer 314.
  • the resonator structure will be described with reference to FIGS. 24 to 30 .
  • FIG. 24 is a schematic cross-sectional view illustrating a first example of the resonator structure
  • FIG. 25 is a schematic cross-sectional view illustrating a second example of the resonator structure
  • FIG. 26 is a schematic cross-sectional view illustrating a third example of the resonator structure.
  • FIG. 24 is a schematic cross-sectional view illustrating a first example of the resonator structure
  • FIG. 25 is a schematic cross-sectional view illustrating a second example of the resonator structure
  • FIG. 26 is a schematic cross-sectional view illustrating a third example of the resonator structure.
  • FIG. 24 is
  • FIG. 27 is a schematic cross-sectional view illustrating a fourth example of the resonator structure
  • FIG. 28 is a schematic cross-sectional view illustrating a fifth example of the resonator structure
  • FIG. 29 is a schematic cross-sectional view illustrating a sixth example of the resonator structure
  • FIG. 30 is a schematic cross-sectional view illustrating a seventh example of the resonator structure.
  • (Resonator structure: 1st example) 24 is a schematic cross-sectional view illustrating a first example of a resonator structure.
  • the first electrode e.g., anode electrode
  • the second electrode e.g., cathode electrode
  • a reflector 1401 is disposed below the first electrode 1202 of the subpixel 1100, with an optical adjustment layer 1402 sandwiched between them.
  • a resonator structure is formed between the reflector 1401 and the second electrode 1206, which resonates the light generated by the organic layer (more specifically, the light-emitting portion) 1204.
  • the reflector 1401 is formed with a common film thickness for each sub-pixel 1100.
  • the film thickness of the optical adjustment layer 1402 varies depending on the color to be displayed by the sub-pixel 1100.
  • the upper surfaces of the reflectors 1401 in the sub-pixels 1100R, 1100G, and 1100B are aligned.
  • the film thickness of the optical adjustment layer 1402 varies depending on the color to be displayed by the sub-pixel 1100, and therefore the position of the upper surface of the second electrode 1206 differs depending on the type of sub-pixel 1100R, 1100G, and 1100B.
  • the reflector 1401 can be formed using metals such as aluminum (Al), silver (Ag), copper (Cu), etc., or alloys containing these as their main components.
  • the optical adjustment layer 1402 can be made of inorganic insulating materials such as silicon nitride (SiNx), silicon oxide (SiOx), and silicon oxynitride (SiOxNy), or organic resin materials such as acrylic resins and polyimide resins.
  • the optical adjustment layer 1402 may be a single layer, or a laminated film made of multiple of these materials. Furthermore, the number of layers may vary depending on the type of subpixel 1100.
  • the first electrode 1202 can be formed using a transparent conductive material such as indium tin oxide (ITO), indium zinc oxide (IZO), or zinc oxide (ZnO).
  • ITO indium tin oxide
  • IZO indium zinc oxide
  • ZnO zinc oxide
  • the second electrode 1206 preferably functions as a semi-transmissive reflective film.
  • the second electrode 1206 can be formed using magnesium (Mg) or silver (Ag), a magnesium-silver alloy (MgAg) containing these as its main components, or an alloy containing an alkali metal or alkaline earth metal.
  • (Resonator structure: second example) 25 is a schematic cross-sectional view for explaining a second example of the resonator structure.
  • the first electrode 1202 and the second electrode 1206 are formed to have the same film thickness in each sub-pixel 1100.
  • a reflector 1401 is also disposed below the first electrode 1202 of the subpixel 1100, with an optical adjustment layer 1402 sandwiched between them.
  • a resonator structure that resonates the light generated by the organic layer 1204 is formed between the reflector 1401 and the second electrode 1206.
  • the reflector 1401 is formed with a common film thickness in each subpixel 1100, and the film thickness of the optical adjustment layer 1402 differs depending on the color that the subpixel 1100 is to display.
  • the upper surfaces of the reflectors 1401 in the sub-pixels 1100R, 1100G, and 1100B are aligned, and the position of the upper surface of the second electrode 1206 differs depending on the type of sub-pixel 1100R, 1100G, and 1100B.
  • the upper surfaces of the second electrodes 1206 are aligned in the sub-pixels 1100R, 1100G, and 1100B.
  • the upper surfaces of the reflectors 1401 in the sub-pixels 1100R, 1100G, and 1100B are aligned differently depending on the type of sub-pixel 1100R, 1100G, and 1100B.
  • the lower surface of the reflector 1401 has a stepped shape that corresponds to the type of sub-pixel 1100R, 1100G, and 1100B.
  • the materials constituting the reflector 1401, optical adjustment layer 1402, first electrode 1202, and second electrode 1206 are the same as those described in the first example, so further description will be omitted.
  • (Resonator structure: 3rd example) 26 is a schematic cross-sectional view illustrating a third example of the resonator structure.
  • the first electrode 1202 and the second electrode 1206 are formed to have the same film thickness in each sub-pixel 1100.
  • a reflector 1401 is also disposed below the first electrode 1202 of the subpixel 1100, with an optical adjustment layer 1402 sandwiched between them.
  • a resonator structure that resonates the light generated by the organic layer 1204 is formed between the reflector 1401 and the second electrode 1206.
  • the film thickness of the optical adjustment layer 1402 varies depending on the color to be displayed by the subpixel 1100.
  • the position of the top surface of the second electrode 1206 is aligned with the position of the top surface of the subpixels 1100R, 1100G, and 1100B.
  • the lower surface of the reflector 1401 has a stepped shape corresponding to the type of sub-pixel 1100R, 1100G, or 1100B in order to align the upper surface of the second electrode 1206.
  • the film thickness of the reflector 1401 is set to differ depending on the type of sub-pixel 1100R, 1100G, and 1100B. More specifically, the film thickness is set so that the bottom surfaces of the reflectors 1401R, 1401G, and 1401B are aligned.
  • the materials constituting the reflector 1401, optical adjustment layer 1402, first electrode 1202, and second electrode 1206 are the same as those described in the first example, so further description will be omitted.
  • FIG. 27 is a schematic cross-sectional view for explaining a fourth example of the resonator structure.
  • the first electrode 1202 and second electrode 1206 of the subpixel 1100 are formed to the same film thickness.
  • a reflector 1401 is disposed below the first electrode 1202 of the subpixel 1100, with an optical adjustment layer 1402 sandwiched between them.
  • the optical adjustment layer 1402 is omitted, and the film thickness of the first electrode 1202 is set to differ depending on the type of sub-pixel 1100R, 1100G, 1100B.
  • the reflector 1401 is formed with a common film thickness in each sub-pixel 1100.
  • the film thickness of the first electrode 1202 varies depending on the color to be displayed by the sub-pixel 1100.
  • the materials constituting the reflector 1401, first electrode 1202, and second electrode 1206 are the same as those described in the first example, so further explanation will be omitted.
  • FIG. 28 is a schematic cross-sectional view for explaining a fifth example of the resonator structure.
  • the first electrode 1202 and the second electrode 1206 are formed with the same film thickness in each subpixel 1100.
  • a reflector 1401 is disposed below the first electrode 1202 of the subpixel 1100, with an optical adjustment layer 1402 sandwiched between them.
  • the optical adjustment layer 1402 is omitted, and instead, an oxide film 1404 is formed on the surface of the reflector 1401.
  • the thickness of the oxide film 1404 is set to differ depending on the type of sub-pixel 1100R, 1100G, 1100B.
  • the thickness of the oxide film 1404 varies depending on the color to be displayed by the sub-pixel 1100.
  • oxide films 1404R, 1404G, and 1404B have different thicknesses, it is possible to set the optical distance that produces optimal resonance for the wavelength of light corresponding to the color to be displayed.
  • Oxide film 1404 is a film formed by oxidizing the surface of reflector 1401, and is made of, for example, aluminum oxide, tantalum oxide, titanium oxide, magnesium oxide, zirconium oxide, etc. Oxide film 1404 functions as an insulating film for adjusting the optical path length (optical distance) between reflector 1401 and second electrode 1206.
  • the oxide film 1404, which has different thicknesses depending on the type of sub-pixel 1100R, 1100G, 1100B, can be formed, for example, as follows.
  • a container is filled with an electrolyte, and the substrate on which the reflector 1401 is formed is immersed in the electrolyte. An electrode is then placed opposite the reflector 1401.
  • a positive voltage is applied to the reflector 1401 with the electrode as the reference, and the reflector 1401 is anodized.
  • the thickness of the oxide film formed by anodization is proportional to the voltage value applied to the electrode. Therefore, anodization is performed while applying voltages to the reflectors 1401R, 1401G, and 1401B according to the type of sub-pixel 1100R, 1100G, and 1100B, respectively. This allows oxide films 1404 of different thicknesses to be formed all at once.
  • the materials constituting the reflector 1401, first electrode 1202, and second electrode 1206 are the same as those described in the first example, so further explanation will be omitted.
  • (Resonator structure: 6th example) 29 is a schematic cross-sectional view illustrating a sixth example of a resonator structure.
  • the subpixel 1100 is configured by stacking a first electrode 1202, an organic layer 1204, and a second electrode 1206.
  • the first electrode 1202 is formed to function as both an electrode and a reflector.
  • the first electrode (also known as a reflector) 1202 is formed of a material having an optical constant selected depending on the type of subpixel 1100R, 1100G, or 1100B. By varying the phase shift caused by the first electrode (also known as a reflector) 1202, it is possible to set an optical distance that generates optimal resonance for the wavelength of light corresponding to the color to be displayed.
  • the first electrode (and reflector) 1202 can be made of a single metal such as aluminum (Al), silver (Ag), gold (Au), or copper (Cu), or an alloy containing any of these as its main component.
  • the first electrode (and reflector) 1202R of the subpixel 1100R can be made of copper (Cu)
  • the first electrode (and reflector) 1202G of the subpixel 1100G and the first electrode (and reflector) 1202B of the subpixel 1100B can be made of aluminum.
  • the materials constituting the second electrode 1206 are the same as those described in the first example, so further explanation will be omitted.
  • (Resonator structure: 7th example) 30 is a schematic cross-sectional view illustrating a seventh example of the resonator structure.
  • the seventh example is basically a configuration in which the sixth example is applied to the sub-pixels 1100R and 1100G, and the first example is applied to the sub-pixel 1100B. Even with this configuration, it is possible to set an optical distance that generates optimal resonance for the wavelength of light corresponding to the color to be displayed.
  • the first electrodes 1202R and 1202G used in the subpixels 1100R and 1100G can be made of a single metal such as aluminum (Al), silver (Ag), gold (Au), or copper (Cu), or an alloy containing these as its main component.
  • the materials constituting the reflector 1401B, optical adjustment layer 1402B, and first electrode 1202B used in the subpixel 1100B are the same as those described in the first example, and therefore will not be described again.
  • Fig. 31A is a front view showing an example of the appearance of digital still camera 500
  • Fig. 31B is a rear view showing an example of the appearance of digital still camera 500.
  • This digital still camera 500 is an interchangeable lens single-lens reflex type, and has an interchangeable taking lens unit (interchangeable lens) 512 located approximately in the center of the front of camera main body 511, and a grip part 513 for the photographer to hold on the left side of the front.
  • interchangeable taking lens unit interchangeable lens
  • a monitor 514 is provided at a position shifted to the left from the center of the back of the camera body 511.
  • An electronic viewfinder (eyepiece window) 515 is provided above the monitor 514. By looking through the electronic viewfinder 515, the photographer can visually confirm the optical image of the subject guided by the photographing lens unit 512 and determine the composition.
  • the display device 10 according to an embodiment of the present disclosure can be used as the monitor 514 or the electronic viewfinder 515.
  • (Specific Example 2) 32 is an external view of a head-mounted display 600.
  • the head-mounted display 600 has, for example, ear hooks 612 for wearing on the user's head on both sides of a glasses-shaped display unit 611.
  • the display device 10 according to an embodiment of the present disclosure can be used as the display unit 611.
  • the see-through head mounted display 634 is composed of a main body 632, an arm 633, and an eyepiece tube 631.
  • Main body 632 is connected to arm 633 and eyeglasses 630. Specifically, the long side end of main body 632 is connected to arm 633, and one side of main body 632 is connected to eyeglasses 630 via a connecting member. Note that main body 632 may also be worn directly on the head of a human body.
  • Main body 632 incorporates a control board for controlling the operation of see-through head-mounted display 634, and a display unit.
  • Arm 633 connects main body 632 to lens barrel 631 and supports lens barrel 631. Specifically, arm 633 is coupled to the end of main body 632 and the end of lens barrel 631, respectively, and secures lens barrel 631. Arm 633 also incorporates a signal line for communicating image-related data provided from main body 632 to lens barrel 631.
  • the lens barrel 631 projects image light provided from the main body 632 via the arm 633 through an eyepiece lens toward the eyes of the user wearing the see-through head-mounted display 634.
  • the display unit of the main body 632 can use a display device 10 according to an embodiment of the present disclosure.
  • This television device 710 has, for example, an image display screen unit 711 including a front panel 712 and a filter glass 713, and this image display screen unit 711 is configured by the display device 10 according to an embodiment of the present disclosure.
  • the smartphone 800 has a display unit 802 that displays various information, an operation unit that includes buttons and the like that accept operation inputs from the user, etc.
  • the display unit 802 can be the display device 10 according to this embodiment.
  • 36A and 36B are diagrams showing the configuration of the interior of a vehicle having the display device 10 according to an embodiment of the present disclosure as a display device.
  • Fig. 36A is a diagram showing the interior of the vehicle from the rear to the front
  • Fig. 36B is a diagram showing the interior of the vehicle from diagonally rear to diagonally front.
  • the automobile shown in Figures 36A and 36B has a center display 911, a console display 912, a head-up display 913, a digital rearview mirror 914, a steering wheel display 915, and a rear entertainment display 916. Some or all of these displays can be implemented with the display device 10 according to an embodiment of the present disclosure.
  • the center display 911 is disposed on the center console 907 in a position facing the driver's seat 901 and passenger seat 902. While Figures 36A and 36B show an example of a horizontally elongated center display 911 extending from the driver's seat 901 side to the passenger seat 902 side, the screen size and location of the center display 911 are arbitrary.
  • the center display 911 can display information detected by various sensors (not shown). Specific examples include images captured by an image sensor, distance images to obstacles in front of and to the sides of the vehicle measured by a ToF (Time of Flight) sensor, and passenger body temperatures detected by an infrared sensor.
  • the center display 911 can be used to display, for example, at least one of safety-related information, operation-related information, a life log, health-related information, authentication/identification-related information, and entertainment-related information.
  • Safety-related information includes information such as detection of drowsiness, distraction, mischief by children in the vehicle, whether seat belts are fastened, and whether a passenger has been abandoned. This information is detected, for example, by a sensor (not shown) placed on the back side of the center display 1911. Operation-related information is obtained by detecting gestures made by passengers using a sensor. The detected gestures may include operations of various equipment inside the vehicle. For example, the sensor may detect operations of the air conditioning system, navigation system, AV (Audio/Visual) system, lighting system, etc. Life logs include life logs of all passengers. For example, life logs include records of each passenger's actions while in the vehicle.
  • Health-related information is obtained by detecting the passenger's body temperature using a temperature sensor and inferring the passenger's health condition based on the detected body temperature.
  • an image sensor may be used to capture an image of the passenger's face and infer the passenger's health condition from the facial expression in the image.
  • the occupant may be spoken to by an automated voice and their health status may be inferred based on their responses.
  • Authentication/identification-related information includes a keyless entry function that uses a sensor to perform facial recognition, and a function that automatically adjusts seat height and position using facial recognition.
  • Entertainment-related information includes a function that uses a sensor to detect AV device operation information by the occupant, and a function that uses a sensor to recognize the occupant's face and provides content appropriate for the occupant via the AV device.
  • the console display 912 can be used, for example, to display life log information.
  • the console display 912 is located near the shift lever 908 on the center console 907 between the driver's seat 901 and the passenger seat 902.
  • the console display 912 can also display information detected by various sensors (not shown).
  • the console display 912 may also display an image of the area around the vehicle captured by an image sensor, or an image showing the distance to obstacles around the vehicle.
  • the head-up display 913 is virtually displayed behind the windshield 904 in front of the driver's seat 901.
  • the head-up display 913 can be used to display, for example, at least one of safety-related information, operation-related information, a life log, health-related information, authentication/identification-related information, and entertainment-related information. Because the head-up display 913 is often virtually positioned in front of the driver's seat 901, it is suitable for displaying information directly related to the operation of the vehicle, such as the vehicle's speed and remaining fuel (battery) level.
  • the digital rearview mirror 914 can not only display the view behind the vehicle, but also the status of passengers in the back seats. Therefore, by placing a sensor (not shown) on the back side of the digital rearview mirror 914, it can be used to display life log information, for example.
  • the steering wheel display 915 is located near the center of the steering wheel 906 of the vehicle.
  • the steering wheel display 915 can be used to display, for example, at least one of safety-related information, operation-related information, life log information, health-related information, authentication/identification-related information, and entertainment-related information.
  • the steering wheel display 915 is located close to the driver's hands, it is suitable for displaying life log information such as the driver's body temperature, and for displaying information regarding the operation of AV equipment, air conditioning equipment, etc.
  • the rear entertainment display 916 is attached to the back of the driver's seat 901 and passenger seat 902, and is intended for viewing by rear seat passengers.
  • the rear entertainment display 916 can be used to display, for example, at least one of safety-related information, operation-related information, life logs, health-related information, authentication/identification-related information, and entertainment-related information.
  • information related to the rear seat passengers is displayed on it. For example, it may display information related to the operation of AV equipment or air conditioning equipment, or the results of measuring the body temperature of the rear seat passengers using a temperature sensor (not shown).
  • the present technology can also be configured as follows. (1) a first transistor having a channel formation region in a semiconductor substrate; an oxygen supply layer stacked above the semiconductor substrate; a second transistor having a channel formation region in a first oxide semiconductor layer provided on a top surface of the oxygen supplying layer; a second oxide semiconductor layer provided on a lower surface of the oxygen supplying layer; a light-emitting element stacked above the oxygen supply layer and connected to the first transistor and the second transistor; Equipped with When viewed from above the semiconductor substrate, the first oxide semiconductor layer and the second oxide semiconductor layer do not overlap each other. Display device. (2) In a cross section of the display device cut along a film thickness direction of the semiconductor substrate, The second transistor is provided above the first transistor. The display device according to (1) above.
  • the first and second oxide semiconductor layers contain at least one element selected from the group consisting of aluminum, indium, gallium, tin, and zinc.
  • the oxygen supply layer has an oxide film containing silicon or aluminum.
  • the second oxide semiconductor layer has a higher conductivity per unit volume than the first oxide semiconductor layer.
  • the oxygen supply layer has a first film and a second film stacked on the first film, the second film has a stronger oxidizing effect of removing electrons from the surroundings than the first film;
  • the reduction layer is a hydrogen supply layer that supplies hydrogen.
  • the hydrogen supply layer is made of a nitride film containing silicon;
  • (11) The display device according to any one of (1) to (4) above, wherein the first and second oxide semiconductor layers have the same conductivity per unit volume. (12) The display device according to (11), further comprising a third transistor having a channel formation region in the second oxide semiconductor layer.
  • the oxygen supply layer has a trench; the second oxide semiconductor layer covers at least a bottom of the trench; the first oxide semiconductor layer covers at least a part of an upper surface of the oxygen supplying layer; The display device according to any one of (1) to (12) above.
  • the trench has a stepped cross section; a third oxide semiconductor layer is provided on an upper surface of the staircase; The display device according to (13) above.
  • a fourth transistor having a channel formation region in the semiconductor substrate; a fifth transistor having a channel formation region in the first oxide semiconductor layer; Further provided with The display device according to any one of (1) to (15) above.
  • the first transistor is a drive transistor electrically connected to a current source and the light-emitting element, and supplies a current corresponding to a signal voltage to the light-emitting element;
  • the second transistor is a write transistor electrically connected to the drive transistor and supplies the signal voltage to the drive transistor via a capacitance section;
  • the fourth transistor is an emission control transistor electrically connected to the drive transistor and controlling emission of the light emitting element,
  • the fifth transistor is a switching transistor electrically connected to the light-emitting element and controls the light-emitting element not to emit light during a non-light-emitting period;
  • An electronic device equipped with a display device includes: a first transistor having a channel formation region in a semiconductor substrate; an oxygen supply layer stacked above the semiconductor substrate; a second transistor having a channel formation region in a first oxide semiconductor layer provided on a top surface of the oxygen supplying layer; a second oxide semiconductor layer provided on a lower surface of the oxygen supplying layer; a light-emitting element stacked above the oxygen supply layer and connected to the first transistor and the second transistor; Equipped with When viewed from above the semiconductor substrate, the first oxide semiconductor layer and the second oxide semiconductor layer do not overlap each other. electronic equipment.
  • Semiconductor device a first transistor having a channel formation region in a semiconductor substrate; an oxygen supply layer stacked above the semiconductor substrate; a second transistor having a channel formation region in a first oxide semiconductor layer provided on a top surface of the oxygen supplying layer; a second oxide semiconductor layer provided on a lower surface of the oxygen supplying layer; Equipped with When viewed from above the semiconductor substrate, the first oxide semiconductor layer and the second oxide semiconductor layer do not overlap each other.

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

半導体基板内にチャネル形成領域を有する第１のトランジスタと、前記半導体基板の上方に積層された酸素供給層と、前記酸素供給層の上面上に設けられた第１の酸化物半導体層内にチャネル形成領域を有する第２のトランジスタと、前記酸素供給層の下面上に設けられた第２の酸化物半導体層と、前記酸素供給層の上方に積層され、前記第１のトランジスタ及び前記第２のトランジスタと接続される発光素子とを備え、前記半導体基板の上方から見た場合、前記第１の酸化物半導体層と前記第２の酸化物半導体層とは、重畳していない、表示装置を提供する。

Description

表示装置、表示装置の製造方法及び電子機器
　本開示は、表示装置、表示装置の製造方法及び電子機器に関する。
　近年、半導体装置の一例として、発光素子として電界発光（ＥＬ：Ｅｌｅｃｔｒｏ　Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子を用いた表示装置の開発が進んでいる。当該表示装置は、例えば、下部電極と、下部電極上に積層された発光層と、発光層上に積層された上部電極とによって構成された複数の発光素子を有する。さらに、上記表示装置は、上述した発光素子のほかに、発光素子を駆動するための複数のトランジスタを含む駆動回路を有する。
　近年、駆動回路に含まれる複数のトランジスタの一部を薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）として形成することが提案されている。駆動回路に含まれる複数のトランジスタの一部を薄膜トランジスタとすることで、これらトランジスタを半導体基板の上方に位置する配線層内に設けることが可能となる。その結果、駆動回路のレイアウトサイズは小さくなり、半導体装置の一例である表示装置を小型化することができる。
特表２０１３－５２０８４４号公報 国際公開第２０１１／０５８６１１号公報
　しかしながら、表示装置の製造過程におけるダメージ等により、薄膜トランジスタのチャネルとなる酸化物半導体層の特性が劣化することがあった。また、当該酸化物半導体層の特性を精度よく制御することが求められるが、それに伴い、表示装置に含まれる他の素子の特性を劣化させることがあった。
　そこで、本開示では、薄膜トランジスタを含む表示装置において、特性劣化を避けることができる技術を提案する。
　本開示によれば、半導体基板内にチャネル形成領域を有する第１のトランジスタと、前記半導体基板の上方に積層された酸素供給層と、前記酸素供給層の上面上に設けられた第１の酸化物半導体層内にチャネル形成領域を有する第２のトランジスタと、前記酸素供給層の下面上に設けられた第２の酸化物半導体層と、前記酸素供給層の上方に積層され、前記第１のトランジスタ及び前記第２のトランジスタと接続される発光素子とを備え、前記半導体基板の上方から見た場合、前記第１の酸化物半導体層と前記第２の酸化物半導体層とは、重畳していない、表示装置が提供される。
　さらに、本開示によれば、半導体基板の上方に酸素供給層を形成することと、前記酸素供給層にトレンチを形成することと、前記酸素供給層上に酸化物半導体材料を堆積させることで、堆積された前記酸化物半導体材料が前記トレンチの段差で分断されて、前記酸素供給層の上面上に第１の酸化物半導体層を形成し、前記酸素供給層の下面側には第２の酸化物半導体層を形成することとを含む、表示装置の製造方法が提供される。
　さらに、本開示によれば、表示装置を搭載する電子機器であって、前記表示装置は、半導体基板内にチャネル形成領域を有する第１のトランジスタと、前記半導体基板の上方に積層された酸素供給層と、前記酸素供給層の上面上に設けられた第１の酸化物半導体層内にチャネル形成領域を有する第２のトランジスタと、前記酸素供給層の下面上に設けられた第２の酸化物半導体層と、前記酸素供給層の上方に積層され、前記第１のトランジスタ及び前記第２のトランジスタと接続される発光素子とを備え、前記半導体基板の上方から見た場合、前記第１の酸化物半導体層と前記第２の酸化物半導体層とは、重畳していない、電子機器が提供される。
本開示の実施形態に係る表示装置の全体構成の一例を示す概略図である。 本開示の実施形態に係る表示装置の画素の一例を示した回路図である。 比較例に係る表示装置の断面構成の一例を示した模式図である。 本開示の第１の実施形態に係る表示装置の断面構成の一例を示した模式図（その１）である。 本開示の第１の実施形態に係る表示装置の断面構成の一例を示した模式図（その２）である。 本開示の第１の実施形態に係る表示装置の断面構成の一例を示した模式図（その３）である。 本開示の第１の実施形態に係る表示装置の平面構成の一例を示した模式図である。 本開示の第１の実施形態を説明するための模式図である。 本開示の第１の実施形態に係る表示装置の製造方法を説明するための断面図（その１）である。 本開示の第１の実施形態に係る表示装置の製造方法を説明するための断面図（その２）である。 本開示の第２の実施形態に係る表示装置の断面構成の一例を示した模式図である。 本開示の第２の実施形態に係る表示装置の製造方法を説明するための断面図である。 本開示の第３の実施形態に係る表示装置の断面構成の一例を示した模式図（その１）である。 本開示の第３の実施形態に係る表示装置の断面構成の一例を示した模式図（その２）である。 本開示の第３の実施形態に係る表示装置の断面構成の一例を示した模式図（その３）である。 本開示の第３の実施形態に係る表示装置の製造方法を説明するための断面図である。 本開示の第４の実施形態に係る表示装置の断面構成の一例を示した模式図である。 本開示の第４の実施形態に係る表示装置の製造方法を説明するための断面図である。 本開示の第５の実施形態に係る表示装置の製造方法を説明するための断面図（その１）である。 本開示の第５の実施形態に係る表示装置の製造方法を説明するための断面図（その２）である。 本開示の第６の実施形態に係る表示装置の製造方法を説明するための断面図である。 本開示の第７の実施形態に係る表示装置の製造方法を説明するための断面図である。 本開示の第８の実施形態に係る表示装置の製造方法を説明するための断面図である。 本開示の第９の実施形態に係る表示装置の要部の断面構成の一例を示した模式図である。 本開示の第１０の実施形態に係る表示装置の製造方法を説明するための断面図（その１）である。 本開示の第１０の実施形態に係る表示装置の製造方法を説明するための断面図（その２）である。 本開示の第１１の実施形態に係る表示装置の要部の平面構成の一例を示した模式図である。 発光部の中心を通る法線ＬＮと、レンズ部材の中心を通る法線ＬＮ’と、波長選択部の中心を通る法線ＬＮ”との関係を説明するための概念図（その１）である。 発光部の中心を通る法線ＬＮと、レンズ部材の中心を通る法線ＬＮ’と、波長選択部の中心を通る法線ＬＮ”との関係を説明するための概念図（その２）である。 発光部の中心を通る法線ＬＮと、レンズ部材の中心を通る法線ＬＮ’と、波長選択部の中心を通る法線ＬＮ”との関係を説明するための概念図（その３）である。 発光部の中心を通る法線ＬＮと、レンズ部材の中心を通る法線ＬＮ’と、波長選択部の中心を通る法線ＬＮ”との関係を説明するための概念図（その４）である。 発光部の中心を通る法線ＬＮと、レンズ部材の中心を通る法線ＬＮ’と、波長選択部の中心を通る法線ＬＮ”との関係を説明するための概念図（その５）である。 発光部の中心を通る法線ＬＮと、レンズ部材の中心を通る法線ＬＮ’と、波長選択部の中心を通る法線ＬＮ”との関係を説明するための概念図（その６）である。 発光部の中心を通る法線ＬＮと、レンズ部材の中心を通る法線ＬＮ’と、波長選択部の中心を通る法線ＬＮ”との関係を説明するための概念図（その７）である。 共振器構造の第１例を説明するための模式的な断面図である。 共振器構造の第２例を説明するための模式的な断面図である。 共振器構造の第３例を説明するための模式的な断面図である。 共振器構造の第４例を説明するための模式的な断面図である。 共振器構造の第５例を説明するための模式的な断面図である。 共振器構造の第６例を説明するための模式的な断面図である。 共振器構造の第７例を説明するための模式的な断面図である。 デジタルスチルカメラの外観の一例を示す正面図である。 デジタルスチルカメラの外観の一例を示す背面図である。 ヘッドマウントディスプレイの外観図である。 シースルーヘッドマウントディスプレイの外観図である。 テレビジョン装置の外観図である。 スマートフォンの外観図である。 自動車の内部の構成を示す図（その１）である。 自動車の内部の構成を示す図（その２）である。
　以下に、添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。また、本明細書及び図面において、実質的に同一又は類似の機能構成を有する複数の構成要素を、同一の符号の後に異なるアルファベットを付して区別する場合がある。ただし、実質的に同一又は類似の機能構成を有する複数の構成要素の各々を特に区別する必要がない場合、同一符号のみを付する。
　また、以下の説明で参照される図面は、本開示の一実施形態の説明とその理解を促すための図面であり、わかりやすくするために、図中に示される形状や寸法、比などは実際と異なる場合がある。さらに、図中に示される装置は、以下の説明と公知の技術を参酌して適宜、設計変更することができる。
　以下の説明における具体的な形状についての記載は、幾何学的に定義される形状だけを意味するものではない。詳細には、以下の説明における具体的な長さや形状についての記載は、発光素子、表示装置（半導体装置）、及び、これらの製造工程、及び、その使用・動作において許容される程度の違い（誤差・ひずみ）がある場合やその形状に類似する形状をも含むものとする。
　また、以下の回路（電気的な接続）の説明においては、特段の断りがない限りは、「電気的に接続」とは、複数の要素の間を電気（信号）が導通するように接続することを意味する。加えて、以下の説明における「電気的に接続」には、複数の要素を直接的に、且つ、電気的に接続する場合だけでなく、他の要素を介して間接的に、且つ、電気的に接続する場合も含むものとする。
　また、以下の説明においては、「共有」とは、互いに異なる要素（例えば、トランジスタ等）間で１つの他の要素（例えば、拡散領域等）を共に利用することである。
　なお、説明は以下の順序で行うものとする。
１．　本開示の実施形態に係る表示装置
　　　１．１　表示装置
　　　１．２　画素
２．　本開示の実施形態を創作するに至る背景
３．　第１の実施形態
　　　３．１　詳細構成
　　　３．２　製造方法
４．　第２の実施形態
　　　４．１　詳細構成
　　　４．２　製造方法
５．　第３の実施形態
　　　５．１　詳細構成
　　　５．２　製造方法
６．　第４の実施形態
　　　６．１　詳細構成
　　　６．２　製造方法
７．　第５の実施形態
８．　第６の実施形態
９．　第７の実施形態
１０．　第８の実施形態
１１．　第９の実施形態
１２．　第１０の実施形態
１３．　第１１の実施形態
１４．　まとめ
１５．　変形例
　　　１５．１　変形例１
　　　１５．２　変形例２
１６．　適用例
１７．　補足
　＜＜１．　本開示の実施形態に係る表示装置＞＞
　＜１．１　表示装置＞
　まず、図１を参照して、半導体装置の一例である表示装置や照明装置として使用される本開示の実施形態に係る表示装置１０の全体構成の一例を説明する。図１は、本開示の実施形態に係る表示装置１０の全体構成の一例を示す概略図である。
　表示装置１０は、例えば、ＯＬＥＤ（Ｏｒｇａｎｉｃ　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）、又は、Ｍｉｃｒｏ－ＯＬＥＤ等の発光素子をアレイ状に形成した装置である。このような表示装置１０は、例えば、ＶＲ（Ｖｉｒｔｕａｌ　Ｒｅａｌｉｔｙ）用、ＭＲ（Ｍｉｘｅｄ　Ｒｅａｌｉｔｙ）用、又は、ＡＲ（Ａｕｇｍｅｎｔｅｄ　Ｒｅａｌｉｔｙ）用の表示装置、電子ビューファインダ（Ｅｌｅｃｔｒｏｎｉｃ　Ｖｉｅｗ　Ｆｉｎｄｅｒ：ＥＶＦ）、又は、小型プロジェクタ等に適用することができる。
　また、本開示の実施形態においては、上記発光素子は、自発光型の素子であるとともに、電流駆動型の電気光学素子であればよい。例えば、電流駆動型の電気光学素子としては、ＯＬＥＤの他に、無機ＥＬ素子、ＬＥＤ素子、半導体レーザ素子等を挙げることができる。また、上記発光素子としてＯＬＥＤを用いた有機ＥＬ表示装置は、次のような特長を持つ。詳細には、有機ＥＬ表示装置は、ＯＬＥＤが自発光型の素子であるために、有機ＥＬ表示装置は、同じ平面型の表示装置である液晶表示装置に比べて、画像の視認性が高く、しかも、バックライト等の照明部材を必要としないために軽量化及び薄型化が容易である。更に、ＯＬＥＤの応答速度が数マイクロ秒程度と非常に高速であるために、有機ＥＬ表示装置は、動画表示時の残像が発生しない。
　ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の発光素子である例えばＯＬＥＤを、発光素子として用いるアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明するものとする。なお、以下、「アクティブマトリクス型有機ＥＬ表示装置」を単に「表示装置」と称する。
　図１に示すように、表示装置１０は、発光素子を含む複数の画素２０が半導体基板（図示省略）上に行列状（マトリックス状）に２次元配列された画素アレイ部３０と、当該画素アレイ部３０の周辺に配置される駆動回路部とを有する構成となっている。駆動回路部は、例えば、画素アレイ部３０と同じ表示パネル８０上に搭載された書き込み走査部４０、第１駆動走査部５０、第２駆動走査部６０、及び、信号出力部７０を含み、画素アレイ部３０の各画素２０を駆動する。
　ここで、表示装置１０がカラー表示対応の場合は、カラー画像を形成する単位となる１つの画素（単位画素／ピクセル）は複数の副画素（サブピクセル／サブ画素）から構成される。このとき、副画素の各々が図１の画素２０に相当することになる。より具体的には、カラー表示対応の表示装置１０では、１つの画素２０は、例えば、赤色光を発光する副画素、緑色光を発光する副画素、青色光を発光する副画素の３つの副画素から構成されてもよく、例えば、１つ、２つ、またはそれ以上の数の副画素から構成されてもよく、特に限定されるものではない。また、１つの画素２０としては、例えば、赤色、緑色及び青色の３原色の副画素の組み合わせに限られるものではなく、３原色の副画素に、さらに１色あるいは複数色の副画素を加えて１つの画素２０を構成してもよい。より具体的には、表示装置１０は、例えば、輝度向上のために白色光を発光する副画素を加えて１つの画素２０を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素を加えて１つの画素２０を構成したりすることも可能である。
　画素アレイ部３０には、ｍ行ｎ列の画素２０の配列に対して、行方向（画素行の画素２０の配列方向／水平方向）に沿って走査線３１（３１１～３１ｍ）、及び、駆動線３２（３２１～３２ｍ）が画素行毎に配線されている。さらに、ｍ行ｎ列の画素２０の配列に対して、列方向（画素列の画素２０の配列方向／垂直方向）に沿って信号線３４（３４１～３４ｎ）が画素列毎に配線されている。
　走査線３１１～３１ｍは、書き込み走査部４０の対応する行の出力端にそれぞれ電気的に接続されている。駆動線３２１～３２ｍは、駆動走査部５０の対応する行の出力端にそれぞれ電気的に接続されている。信号線３４１～３４ｎは、信号出力部７０の対応する列の出力端にそれぞれ電気的に接続されている。
　書き込み走査部４０は、シフトレジスタ回路等によって構成される。この書き込み走査部４０は、画素アレイ部３０の各画素２０への映像信号の信号電圧の書き込みに際して、走査線３１（３１１～３１ｍ）に対して書き込み走査信号ＷＳ（ＷＳ１～ＷＳｍ）を順次供給することによって画素アレイ部３０の各画素２０を行単位で順番に走査することができる。
　第１駆動走査部５０は、書き込み走査部４０と同様に、シフトレジスタ回路等によって構成される。この駆動走査部５０は、書き込み走査部４０による線順次走査に同期して、駆動線３２（３２１～３２ｍ）に対して発光制御信号ＤＳ（ＤＳ１～ＤＳｍ）を供給することによって画素２０の発光／非発光（消光）の制御を行うことができる。
　信号出力部７０は、信号供給源（図示省略）から供給される輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と称する）Ｖｓｉｇと基準電圧Ｖｏｆｓとを選択的に出力する。ここで、基準電圧Ｖｏｆｓは、映像信号の信号電圧Ｖｓｉｇの基準となる電圧に相当する電圧、あるいは、その近傍の電圧である。
　信号出力部７０から択一的に出力される信号電圧Ｖｓｉｇ／基準電圧Ｖｏｆｓは、信号線３４（３４１～３４ｎ）を介して画素アレイ部３０の各画素２０に対して、書き込み走査部４０による線順次走査によって選択された画素行の単位で書き込まれる。すなわち、信号出力部７０は、信号電圧Ｖｓｉｇを画素行（ライン）単位で書き込むことができる。
　表示装置１０においては、後述する画素２０に含まれる駆動トランジスタＴｒ１（図２　参照）をオフに切り替えることで、画素２０に含まれる発光素子ＥＬ（図２　参照）への電流供給を遮断し、結果として当該発光素子ＥＬの発光が抑制されるため黒階調を表示することができる。しかしながら、駆動トランジスタＴｒ１をオフ状態に切り替えた場合に、当該駆動トランジスタＴｒ１のソース－ドレイン間において電流がリークし、黒階調表示時のコントラストを低下させる場合がある。そこで、黒階調表示時のコントラストの低下を避けるために、表示装置１０の駆動部は、第２駆動走査部６０を有し、さらに、行方向に沿って第２駆動線３３（３３１～３３ｍ）が画素行毎に配線されている。第２駆動線３３１～３３ｍは、第２駆動走査部６０の対応する行の出力端にそれぞれ接続されている。
　詳細には、第２駆動走査部６０は、書き込み走査部４０と同様に、シフトレジスタ回路等によって構成されている。この第２駆動走査部６０は、書き込み走査部４０による線順次走査に同期して、第２駆動線３３（３３１～３３ｍ）に対して駆動信号ＡＺ（ＡＺ１～ＡＺｍ）を供給することによって非発光期間において画素２０を発光しないようにする制御を行うことができる。
　なお、図１に示す全体構成例は、本開示の実施形態の表示装置１０の構成の一例であり、本開示の実施形態に係る表示装置１０の路構成は、図１に示す構成に限定されるものではない。
　＜１．２　画素＞
　次に、図１に示した本開示の実施形態に係る表示装置１０の画素（画素回路）２０の回路構成について説明する。図２は、本開示の実施形態に係る表示装置１０の画素２０の一例を示した回路図である。
　本開示の実施形態においては、図２に示すように、画素２０は、発光素子ＥＬとこれを駆動する駆動回路とから構成される。発光素子ＥＬは、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子の一例であり、例えば、ＯＬＥＤからなる。発光素子ＥＬのカソードは、例えば電流を輩出するためのノードＶｓｓに電気的に接続されている。
　また、駆動回路は、発光素子ＥＬと電気的に接続される複数のトランジスタ（駆動トランジスタＴｒ１、書込みトランジスタＴｒ２、発光制御トランジスタＴｒ３、スイッチングトランジスタＴｒ４）、及び、容量部Ｃ１、Ｃ２から構成される。発光素子ＥＬのアノードは、駆動トランジスタＴｒ１に電気的に接続され、駆動トランジスタＴｒ１を介して電流が流れると、発光することができる。
　また、駆動トランジスタ（発光トランジスタとも称される）Ｔｒ１及び書込みトランジスタ（データ書き込み制御トランジスタとも称される）Ｔｒ２は、例えば、電界効果型トランジスタ（Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ：ＦＥＴ）である。さらに詳細には、駆動トランジスタＴｒ１は、Ｐチャネル型のトランジスタからなり、書込みトランジスタＴｒ２は、Ｎチャネル型のトランジスタからなる。また、発光制御トランジスタ（電源制御トランジスタとも称される）Ｔｒ３及びスイッチングトランジスタ（消光制御トランジスタとも称される）Ｔｒ４は、例えば、電界効果型トランジスタである。さらに詳細には、発光制御トランジスタＴｒ３は、Ｐチャネル型のトランジスタであり、スイッチングトランジスタＴｒ４は、Ｎチャネル型のトランジスタである。
　より具体的には、図２に示すように、駆動トランジスタＴｒ１のソース及びドレインは、後述する発光制御トランジスタＴｒ３のドレインを介して電源電圧ＶＤＤの電源ノード（電流源）と発光素子ＥＬのアノード電極とにそれぞれ電気的に接続されている。また、書込みトランジスタＴｒ２のソース及びドレインは、信号線（Ｖｓｉｇ）と駆動トランジスタＴｒ１のゲートとにそれぞれ電気的に接続され、書込みトランジスタＴｒ２のゲートは、走査線（ＷＳ）に電気的に接続されている。また、発光制御トランジスタＴｒ３は、電源電圧ＶＤＤの電源ノードと駆動トランジスタＴｒ１のソースとの間に電気的に接続されている。また、スイッチングトランジスタＴｒ４は、駆動トランジスタＴｒ１のドレインと電流排出先ノードＶｓｓとの間に電気的に接続されている。
　駆動トランジスタＴｒ１は、後述する容量部Ｃ１の保持電圧（信号電圧）に応じた駆動電流を発光素子ＥＬに供給することによって発光素子ＥＬを駆動することができる。
　書込みトランジスタＴｒ２は、信号出力部７０から供給される信号電圧Ｖｓｉｇをサンプリングすることによって駆動トランジスタＴｒ１のゲートに書き込むことができる。なお、ここでの「書き込む」という表現は、ゲートノードに対して信号電圧を印加し、当該ゲートノードの電位が、当該信号電圧に基づく電位に保持されることを意味するものとする。
　また、発光制御トランジスタＴｒ３は、発光制御信号ＤＳによる駆動の下で、発光素子ＥＬの発光／非発光を制御する。
　スイッチングトランジスタＴｒ４は、駆動信号ＡＺによる駆動の下で、発光素子ＥＬの非発光期間に発光素子ＥＬが発光しないように制御する。すなわち、スイッチングトランジスタＴｒ４は、導通状態となることで、発光素子ＥＬに電流が供給されないように、発光素子ＥＬを迂回する経路を形成する（即ち、バイパスする）役目を果たす。このようにすることで、駆動トランジスタＴｒ１をオフ状態に切り替えた際に、当該駆動トランジスタＴｒ１のソース－ドレイン間において電流がリークした場合であっても、スイッチングトランジスタＴｒ４が導通状態となることで、発光素子ＥＬに電流が供給されないようにすることができる。その結果、本構成によれば、黒階調表示時のコントラストの低下を抑制することができる。
　また、容量部Ｃ１は、駆動トランジスタＴｒ１のゲートとソースとの間に接続されており、書込みトランジスタＴｒ２によるサンプリングによって書き込まれた信号電圧Ｖｓｉｇを保持する。駆動トランジスタＴｒ１は、容量部Ｃ１の保持電圧に応じた駆動電流を発光素子ＥＬに流すことによって発光素子ＥＬを駆動する。
　また、容量部Ｃ２は、駆動トランジスタＴｒ１のソースと、固定電位のノード（例えば、電源電圧ＶＤＤの電源ノード）との間に接続されている。当該容量部Ｃ２は、信号電圧Ｖｓｉｇを書き込んだときに駆動トランジスタＴｒ１のソース電圧が変動するのを抑制するとともに、駆動トランジスタＴｒ１のゲート－ソース間電圧Ｖｇｓを駆動トランジスタＴｒ１の閾値電圧Ｖｔｈにする作用を持つ。
　なお、図２に示す回路構成例は、本実施形態の画素２０の回路構成の一例であり、本実施形態に係る画素２０の回路構成は、図２に示す回路構成に限定されるものではない。
　＜＜２．　本開示の実施形態を創作するに至る背景＞＞
　次に、本開示の実施形態の詳細を説明する前に、図３を参照して、本発明者が本開示の実施形態を創作するに至る背景について説明する。図３は、比較例に係る表示装置１０ａの断面構成の一例を示した模式図である。なお、ここで、比較例とは、本発明者が本開示の実施形態をなす前に検討を重ねていた表示装置１０ａのことを意味するものとする。
　これまで、発明者は、図３に示すような比較例に係る表示装置１０ａを検討してきた。図３に示す比較例では、駆動トランジスタＴｒ１等の画素２０の駆動回路に含まれる複数のトランジスタの一部は、配線層２００内に設けられた薄膜トランジスタとして構成されている。
　詳細には、図３に示すように、複数のトランジスタのうち、例えば、駆動トランジスタＴｒ１（図３中「Ｄｒｖ」と付している）及び発光制御トランジスタＴｒ３（図３中「ＤＳ」と付している）は、半導体基板１００内に設けられたチャネルとして機能するｎ型の導電型を持つ領域上に、絶縁膜２０２を介して設けられたゲート電極１０２を有する。さらに、これらトランジスタは、チャネル領域を挟むように半導体基板１００内に設けられ、ｐ型の導電型を持つ不純物を含む拡散領域１０４からなるソース／ドレインを持つ。また、これらトランジスタは、半導体基板１００内に設けられた素子分離部（Ｓｈａｌｌｏｗ　Ｔｒｅｎｃｈ　Ｉｓｏｌａｔｉｏｎ：ＳＴＩ）１０６により、他の素子と分離されている。
　また、図３に示すように、半導体基板１００上には配線層２００が設けられ、当該配線層２００は、絶縁膜２０２、配線２０４及びビア２０６等を含む。
　さらに、図３に示すように、複数のトランジスタのうち、書込みトランジスタＴｒ２（図３中「ＷＳ」と付している）及びスイッチングトランジスタＴｒ４（図３中「ＡＺ」と付している）は、例えば、半導体基板１００上に積層された配線層２００内に設けられている。より具体的には、書込みトランジスタＴｒ２及びスイッチングトランジスタＴｒ４は、半導体基板１００の上に積層された配線層２００内に設けられた酸化物半導体層２２２と、当該酸化物半導体層２２２に絶縁膜２０２を介して接するゲート電極２１２とを有する。
　また、図３に示すように、配線層２００上には、発光素子ＥＬである発光部３００が設けられている。発光素子ＥＬは、配線層２００上に設けられたアノード電極３１０と、アノード電極３１０上に積層された光を放射する発光層３１４と、発光層３１４上に積層され、発光層３１４からの光を透過するカソード電極３１２と主に有する。例えば、発光素子ＥＬは、有機材料からなる発光層３１４を有するＯＬＥＤ（Ｏｒｇａｎｉｃ　Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）であることができる。
　比較例においては、駆動回路に含まれる駆動トランジスタＴｒ１及び発光制御トランジスタＴｒ３を半導体基板１００に設け、書込みトランジスタＴｒ２及びスイッチングトランジスタＴｒ４を、薄膜トランジスタ（ＴＦＴ）として、半導体基板１００上に積層された配線層２００内に設けている。このようにすることで、本実施形態によれば、所定のトランジスタについては高い耐圧を確保しつつ、駆動回路のレイアウトサイズを小さくすることができる。そして、比較例によれば、表示装置１０ａを小型化することができる。
　ところで、薄膜トランジスタとして設けられる書込みトランジスタＴｒ２及びスイッチングトランジスタＴｒ４は、酸化物半導体層２２２をチャネルとして用いている。酸化物半導体層２２２は、インジウム－ガリウム－亜鉛酸化物（ＩＧＺＯ）等からなり、周囲の層からの影響で酸化還元されやすい性質を持つ。詳細には、酸化物半導体層２２２は、周囲の層から電子が与えられ還元されると、低抵抗化して導体となる。一方、酸化物半導体層２２２は、周囲の層から電子が奪われ酸化されると、高抵抗化し半導体となり、更に酸化されると絶縁体へと変化する。
　また、比較例においては、酸化物半導体層２２２をトランジスタのチャネルとして用いるために、酸化物半導体層２２２が半導体としての性質を持つことが求められる。そこで、比較例においては、酸化物半導体層２２２が半導体としての性質を持つように、周囲の膜から電子を奪って酸化する作用がある酸化作用膜である酸素供給層２３０を酸化物半導体層２２２に隣接するように設けている。具体的には、比較例においては、酸素供給層２３０として、例えば、酸化シリコン（ＳｉＯｘ（ｘ＞２））等からなる層を形成し、酸素供給層２３０から酸化物半導体層２２２へ酸素を好適に拡散させて、酸化物半導体層２２２を半導体としている。
　また、酸素供給層２３０は周囲に酸素を拡散するが、比較例においては、酸素供給層２３０の上面上に酸化物半導体層２２２が設けられており、酸化されやすい酸化物半導体層２２２により酸素の拡散が遮断される。従って、比較例においては、酸素供給層２３０から拡散される酸素は、酸化物半導体層２２２の上方の層には到達し難くなる。そのため、比較例においては、酸化物半導体層２２２の上方に位置する素子（例えば、配線２０４等）の特性（例えば、信頼性等）は、拡散した酸素によって劣化し難くなる。
　しかしながら、比較例においては、酸素供給層２３０の下方にも酸素供給層２３０から酸素を拡散するため、酸素供給層２３０の下方に位置する素子の特性が劣化することがある。比較例においては、例えば、酸素供給層２３０から拡散した酸素により、酸素供給層２３０の下方に位置する駆動トランジスタＴｒ１及び発光制御トランジスタＴｒ３等のトランジスタのデバイス特性が劣化することがある。そこで、酸素供給層２３０の下面を覆うようにガスバリア膜を形成することも考えられるが、工程数が増加し、表示装置１０ａの製造コストを増加させることとなる。さらに、ガスバリア膜を酸化アルミニウム（ＡｌＯｘ）で形成した場合、ガスバリア膜を貫通するビア２０６等の加工がより難しくなり、やはり表示装置１０ａの製造コストを増加させることとなる。従って、酸素供給層２３０の下面を覆うようにガスバリア膜を形成する手法は、好ましいものではない。
　また、書込みトランジスタＴｒ２及びスイッチングトランジスタＴｒ４のチャネル領域を形成する際には、酸素供給層２３０上に酸化物半導体層２２２となる層を成膜し、ドライエッチングにより、酸化物半導体層２２２となる層を島状に分断する。この際、酸化物半導体層２２２の端部にダメージが生じ、ダメージによって当該端部が過剰に低抵抗化してしまうという課題があった。さらに、ドライエッチングによって酸化物半導体層２２２の端部に残渣が堆積し、酸化物半導体層２２２の端部の形状が所望の形状にすることが難しいという課題があった。このような場合、酸化物半導体層２２２の上方に形成されるゲート電極２１２の形状を所望の形状にすることが難しくなる。そして、ゲート電極２１２の形状を所望の形状にすることができなかった場合には、ゲート電極２１２の一部に電界集中等が生じ、書込みトランジスタＴｒ２及びスイッチングトランジスタＴｒ４のデバイス特性の劣化を招くこととなる。
　そこで、本発明者は、このような状況を鑑みて、薄膜トランジスタを含む表示装置（半導体装置）において特性劣化を避けることができる本開示の実施形態を創作するに至った。以下、本発明者が創作した本開示の実施形態の詳細を順次説明する。
　＜＜３．　第１の実施形態＞＞
　＜３．１　詳細構成＞
　まずは、図４Ａから図４Ｄを参照して、本開示の第１の実施形態に係る表示装置（半導体装置）１０の詳細構造を説明する。図４Ａから図４Ｃは、本実施形態に係る表示装置１０の断面構成の一例を示した模式図であり、半導体基板１００の膜厚方向に沿って、表示装置１０を切断した際の断面に相当する。詳細には、図４Ａは、画素２０の断面構成を示し、図４Ｂは、画素アレイ部３０の周辺の断面構成を示し、図４Ｃは、表示装置１０の外周の断面構成を示す。さらに、図４Ｄは、本実施形態に係る表示装置１０の平面構成の一例を示した模式図であり、詳細には、書込みトランジスタＴｒ２（図４Ａ中「ＷＳ」と付している）及びスイッチングトランジスタＴｒ４（図４Ａ中「ＡＺ」と付している）の平面構成を示す。
　図４Ａに示すように、本実施形態に係る表示装置１０は、例えばｎ型の導電型を持つシリコン（Ｓｉ）等からなる半導体基板１００と、当該半導体基板１００上に積層された配線層２００と、当該配線層２００上に設けられた発光素子ＥＬ（発光部３００）とからなる積層構造を持つ。発光素子ＥＬは、先に説明したように、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の発光素子である。また、本実施形態においては、半導体基板１００と配線層２００とに、上記発光素子ＥＬを駆動する駆動回路が含まれる。
　また、上記駆動回路は、図２を用いて説明したように、駆動トランジスタＴｒ１（図４Ａ中「Ｄｒｖ」と付している）、書込みトランジスタＴｒ２、発光制御トランジスタＴｒ３（図４Ａ中「ＤＳ」と付している）、スイッチングトランジスタＴｒ４、及び、容量部Ｃ１、Ｃ２を含む。以下、表示装置１０の積層構造を説明するが、図４Ａの下方に位置する半導体基板１００から説明を開始する。なお、図４Ａにおいては、容量部Ｃ１、Ｃ２については、図示を省略している。
　駆動トランジスタ（第１のトランジスタ）Ｔｒ１は、半導体基板１００に設けられた電界効果型トランジスタであり、例えばＰチャネル型トランジスタである。詳細には、駆動トランジスタＴｒ１は、図４Ａに示すように、半導体基板１００内に設けられた駆動トランジスタＴｒ１のチャネル（チャネル形成領域）として機能するｎ型の導電型を持つ領域上に、絶縁膜２０２を介して設けられたゲート電極１０２を有する。さらに、駆動トランジスタＴｒ１は、チャネル形成領域を挟むように半導体基板１００内に設けられ、ｐ型の導電型を持つ不純物を含む拡散領域１０４からなるソース／ドレインを持つ。このように、本実施形態においては、駆動トランジスタＴｒ１を半導体基板１００に設けることにより、駆動トランジスタＴｒ１の特性を安定化させつつ、且つ、高耐圧のトランジスタとすることができる。なお、本実施形態においては、駆動トランジスタＴｒ１は、Ｎチャネル型トランジスタであってもよい。
　駆動トランジスタＴｒ１のソース及びドレインは、配線層２００を貫通するビア２０６により、配線層２００内に設けられた電源（ＶＤＤ）と接続する配線２０４と、発光素子ＥＬ（発光部３００）のアノード電極３１０とに電気的にそれぞれ接続する。さらに、駆動トランジスタＴｒ１のゲート電極１０２は、ビア２０６により、後述する容量部Ｃ１の電極（図示省略）と、書込みトランジスタＴｒ２のソース又はドレインとに、電気的に接続する。
　また、容量部Ｃ１は、駆動トランジスタＴｒ１の上方に積層された配線層２００内に設けてもよい。詳細には、容量部Ｃ１の一方の電極（図示省略）は、先に説明した駆動トランジスタＴｒ１のソース又はドレインに、ビア２０６を介して電気的に接続してもよい。また、容量部Ｃ１の他方の電極（図示省略）は、先に説明した駆動トランジスタＴｒ１のソース又はドレイン、及び、後述する書込みトランジスタＴｒ２のソース又はドレインに、ビア２０６を介して電気的に接続してもよい。
　さらに、当該駆動トランジスタＴｒ１は、半導体基板１００内に設けられた素子分離部１０６により、他の素子と分離されている。
　また、駆動トランジスタＴｒ１のソース又はドレインは、半導体基板１００内に設けられた拡散領域１０４を、半導体基板１００に設けられた発光制御トランジスタＴｒ３のソース又はドレインと共有する。すなわち、駆動トランジスタＴｒ１及び発光制御トランジスタＴｒ３は、一方のトランジスタのソース又はドレインと他方のトランジスタのソース又はドレインとして１つの拡散領域１０４を共有するシリーズゲート構造を持つ。なお、本実施形態においては、駆動トランジスタＴｒ１及び発光制御トランジスタＴｒ３のレイアウト面積の増加を抑えるために、シリーズゲート構造を選択することが好ましいが、本実施形態は、これに限定されるものではない。
　発光制御トランジスタ（第４のトランジスタ）Ｔｒ３は、駆動トランジスタＴｒ１と同様に、図４Ａに示すように、半導体基板１００内に設けられた発光制御トランジスタＴｒ３のチャネルとして機能するｎ型の導電型を持つ領域上に、絶縁膜２０２を介して設けられたゲート電極１０２を有する。さらに、発光制御トランジスタＴｒ３は、チャネル形成領域を挟む、ｐ型の導電型を持つ不純物を含む拡散領域１０４からなるソース／ドレインを持つ。このように、本実施形態においては、発光制御トランジスタＴｒ３を半導体基板１００に設けることにより、特性を安定化させつつ、且つ、高駆動力持つ高耐圧のトランジスタとすることができる。さらに、発光制御トランジスタＴｒ３は、半導体基板１００内に設けられた素子分離部１０６により、駆動トランジスタＴｒ１と分離される。
　また、発光制御トランジスタＴｒ３のソース又はドレインは、ビア２０６により、配線層２００内に設けられた容量部Ｃ２の電極（図示省略）と、電源（ＶＤＤ）と接続する配線２０４とに電気的にそれぞれ接続する。さらに、発光制御トランジスタＴｒ３のゲート電極１０２は、ビア２０６により、発光制御信号ＤＳの信号源と電気的に接続する。
　また、容量部Ｃ２は、駆動トランジスタＴｒ１及び発光制御トランジスタＴｒ３の上方に積層された配線層２００内に設けられていてもよい。詳細には、容量部Ｃ２の一方は、ビア２０６により、先に説明した駆動トランジスタＴｒ１及び発光制御トランジスタＴｒ３が共有するソース／ドレインに電気的に接続してもよく、容量部Ｃ２の他方は、ビア２０６を介して、電源（ＶＤＤ）と接続する配線２０４に電気的に接続してもよい。
　さらに、図４Ａに示すように、配線層２００は、絶縁膜２０２、配線２０４（例えば、タングステン（Ｗ）等の金属膜等から形成される）及びビア２０６（例えば、タングステン等の金属膜等から形成される）を含む。
　さらに、図４Ａに示すように、配線層２００は酸素供給層２３０を含む。酸素供給層２３０は、例えば、周囲の膜から電子を奪って酸化する作用がある酸化作用膜から形成される。本実施形態においては、酸素供給層２３０は、例えば、昇温脱離ガス質量分析による評価により、１００～５００℃において、Ｍ／ｚ＝３２（Ｏ２）の放出量が１ｅ１４分子／ｃｍ２以上である材料から形成されることが好ましい。詳細には、酸素供給層２３０は、例えば、シリコン又はアルミニウムを含む酸化膜から形成することができ、より具体的には、３００℃以下で成膜した酸化シリコン（ＳｉＯｘ（ｘ＞２））等から形成することができる。
　さらに、図４Ａに示す構造においては、駆動トランジスタＴｒ１及び発光制御トランジスタＴｒ３が設けられた半導体基板１００上に積層された配線層２００内に、書込みトランジスタＴｒ２及びスイッチングトランジスタＴｒ４が設けられている。詳細には、書込みトランジスタＴｒ２及びスイッチングトランジスタＴｒ４は、配線層２００内の酸素供給層２３０上に設けられている。すなわち、本実施形態においては、駆動回路に含まれる、高い耐圧が所望される駆動トランジスタＴｒ１及び発光制御トランジスタＴｒ３を半導体基板１００に設け、書込みトランジスタＴｒ２及びスイッチングトランジスタＴｒ４を配線層２００内に設けている。このようにすることで、本実施形態によれば、所定のトランジスタについては高い耐圧を確保しつつ、駆動回路のレイアウトサイズを小さくすることができ、ひいては、表示装置１０を小型化することができる。
　なお、本実施形態においては、このような構造に限定されるものではない。例えば、本実施形態においては、書込みトランジスタＴｒ２及びスイッチングトランジスタＴｒ４のいずれか一方が、駆動トランジスタＴｒ１及び発光制御トランジスタＴｒ３と同様に、半導体基板１００に設けられていてもよい。また、例えば、本実施形態においては、駆動トランジスタＴｒ１及び発光制御トランジスタＴｒ３のいずれか一方が、配線層２００内に設けられていてもよい。さらに、本実施形態においては、これらトランジスタの位置関係も、図４Ａに示すような関係に限定されるものではない。また、本実施形態においては、半導体基板１００に設けられるトランジスタの機能も、配線層２００内に設けられるトランジスタの機能も、上述したような組み合わせに限定されるものではない。例えば、他の機能を持つトランジスタが、半導体基板１００に設けられていてもよく、もしくは、配線層２００内に設けられていてもよい。
　詳細には、本実施形態においては、図４Ａに示すように、書込みトランジスタ（第２のトランジスタ）Ｔｒ２は、配線層２００内に設けられた薄膜トランジスタとして構成され、詳細には、Ｎチャネル型トランジスタであることができる。なお、本実施形態においては、書込みトランジスタＴｒ２は、Ｐチャネル型トランジスタであってもよい。より具体的には、書込みトランジスタＴｒ２は、酸素供給層２３０上の酸化物半導体層（第１の酸化物半導体層）２２２と、当該酸化物半導体層２２２に絶縁膜２０２を介して接するゲート電極２１２とを有する。すなわち、本実施形態においては、書込みトランジスタＴｒ２は、酸化物半導体層２２２上に平板状のゲート電極２１２を持つ、平板ゲート電極構造で構成される。また、本実施形態においては、書込みトランジスタＴｒ２のチャネルは酸化物半導体層２２２内に形成される。
　酸化物半導体層２２２は、例えば、アルミニウム（Ａｌ）、インジウム（Ｉｎ）、ガリウム（Ｇａ）、スズ（Ｓｎ）、及び、亜鉛（Ｚｎ）からなる群から選択される少なくとも１つの元素を含む酸化膜等から形成することができる。より具体的には、酸化物半導体層２２２は、酸化インジウム（Ｉｎ２Ｏ３）、スズ－インジウム酸化物（Ｉｎ２Ｏ３にＳｎをドーパントとして添加、例えば、ＩＴＯ）、インジウム－ガリウム－亜鉛酸化物（ＺｎＯ４にＩｎ及びＧａをドーパントとして添加、例えば、ＩＧＺＯ）、アルミニウム－亜鉛酸化物（ＺｎＯにＡｌをドーパントとして添加、例えばＡＺＯ）、インジウム－亜鉛酸化物（ＺｎＯにＩｎをドーパントとして添加、例えばＩＺＯ）、インジウム－スズ－亜鉛酸化物（ＺｎＯにＩｎ及びＳｎをドーパントとして添加、例えば、ＩＴＺＯ）、インジウム－アルミニウム－亜鉛酸化物（ＺｎＯにＩｎ及びＡｌをドーパントとして添加、例えば、ＩＡＺＯ）等から形成することができる。本実施形態においては、これらの酸化物半導体はきわめて小さいリーク電流を持つことから、書込みトランジスタＴｒ２におけるリークを抑制することができる。このようにすることで、本実施形態によれば、低リークのため、長時間の信号保持が可能となることから、待機時のフレームレートを下げて、多画素化に伴う表示装置１０の消費電力の増加を抑えることができる。
　また、書込みトランジスタＴｒ２のゲート電極２１２は、例えば、シリコン、アルミニウム、チタン（Ｔｉ）、タングステン及びモリブデン（Ｍｏ）からなる群から選択される少なくとも１つの元素を含む金属又は合金等から形成することができる。より具体的には、ゲート電極２１２は、例えば、タングステン、窒化チタン（ＴｉＮｘ）、ポリシリコン（ｐｏｌｙ－Ｓｉ）等から形成することができる。
　また、書き込み書込みトランジスタＴｒ２のゲート電極２１２の下のゲート絶縁膜となる絶縁膜２０２は、例えば、シリコン又はアルミニウムを含む酸化膜又は窒化膜から形成することができる。より具体的には、絶縁膜２０２は、例えば、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸窒化シリコン（ＳｉＯＮ）、炭窒化シリコン（ＳｉＣＮ）、酸化アルミニウム等から形成することができる。
　また、書込みトランジスタＴｒ２のソース又はドレインは、ビア（コンタクトホール）２０６により、配線層２００内に設けられた配線２０４（信号電圧Ｖｓｉｇ）に電気的に接続する。上記ビア２０６は、酸化物半導体層２２２の上面と接している。さらに、書込みトランジスタＴｒ２のゲート電極２１２は、ビア２０６により、走査線（ＷＳ）と接続する配線２０４に電気的に接続する。
　また、本実施形態においては、図４Ａに示すように、スイッチングトランジスタ（第５のトランジスタ）Ｔｒ４は、書込みトランジスタＴｒ２と同様に、配線層２００内に設けられた薄膜トランジスタとして構成され、例えば、Ｎチャネル型トランジスタであることができる。なお、本実施形態においては、スイッチングトランジスタＴｒ４は、Ｐチャネル型トランジスタであってもよい。より具体的には、スイッチングトランジスタＴｒ４は、酸素供給層２３０上の酸化物半導体層２２２と、当該酸化物半導体層２２２に絶縁膜２０２を介して接するゲート電極２１２とを有する。すなわち、本実施形態においては、スイッチングトランジスタＴｒ４は、酸化物半導体層２２２上に平板状のゲート電極２１２を持つ、平板ゲート電極構造で構成される。また、本実施形態においては、スイッチングトランジスタＴｒ４のチャネルは酸化物半導体層２２２内に形成される。
　酸化物半導体層２２２は、上述したように、例えば、アルミニウム、インジウム、ガリウム、スズ、及び、亜鉛からなる群から選択される少なくとも１つの元素を含む酸化膜等から形成することができる。より具体的には、酸化物半導体層２２２は、酸化インジウム、スズ－インジウム酸化物、インジウム－ガリウム－亜鉛酸化物、アルミニウム－亜鉛酸化物、インジウム－亜鉛酸化物、インジウム－スズ－亜鉛酸化物、インジウム－アルミニウム－亜鉛酸化物等から形成することができる。本実施形態においては、これらの酸化物半導体はきわめて小さいリーク電流を持つことから、スイッチングトランジスタＴｒ４におけるリークを抑制することができる。このようにすることで、本実施形態によれば、過渡応答時のリーク電流が抑制されるため、黒浮きが低減され、コントラストが向上する。さらに、スイッチングトランジスタＴｒ４をＮチャネル型トランジスタとして形成することが容易である。そのため、Ｎチャネル型トランジスタであるスイッチングトランジスタＴｒ４により、発光素子ＥＬのカソード－アノード間を０Ｖに安定的に制御することが可能となり、発光素子ＥＬに電流が供給されないようにすることができる。その結果、本実施形態によれば、黒階調表示時のコントラストの低下を抑制することができる。
　また、スイッチングトランジスタＴｒ４のゲート電極２１２は、例えば、シリコン、アルミニウム、チタン、タングステン及びモリブデンからなる群から選択される少なくとも１つの元素を含む金属又は合金等から形成することができる。より具体的には、ゲート電極２１２は、例えば、タングステン、窒化チタン、ポリシリコン等をから形成することができる。また、スイッチングトランジスタＴｒ４のゲート電極２１２の下のゲート絶縁膜となる絶縁膜２０２は、例えば、シリコン又はアルミニウムを含む酸化膜又は窒化膜から形成することができる。より具体的には、絶縁膜２０２は、例えば、酸化シリコン、窒化シリコン、酸窒化シリコン、炭窒化シリコン、酸化アルミニウム等から形成することができる。
　また、スイッチングトランジスタＴｒ４のソース又はドレインは、ビア２０６により、配線層２００上に設けられた発光素子ＥＬ（発光部３００）のアノード電極３１０と電気的に接続する。上記ビア２０６は、酸化物半導体層２２２の上面と接している。さらに、スイッチングトランジスタＴｒ４のゲート電極２１２は、ビア２０６により、駆動信号源（ＡＺ）と接続する配線２０４に電気的に接続する。
　本実施形態においては、薄膜トランジスタとして設けられる書込みトランジスタＴｒ２及びスイッチングトランジスタＴｒ４のチャネルとなる酸化物半導体層２２２を、周囲の膜から電子を奪って酸化する作用がある酸化作用膜である酸素供給層２３０の上に設けている。このようにすることで、本実施形態においては、酸素供給層２３０から酸化物半導体層２２２へ酸素を好適に拡散させて、酸化物半導体層２２２をチャネルとして機能する半導体としている。さらに、本実施形態においては、酸素供給層２３０の上面上に酸化物半導体層２２２を設けていることから、酸化されやすい酸化物半導体層２２２により酸素の拡散が遮断される。従って、本実施形態においては、酸素供給層２３０から拡散される酸素は、酸化物半導体層２２２の上方の層には到達し難くなる。そのため、本実施形態においては、酸化物半導体層２２２の上方に位置する素子（例えば、配線２０４等）の特性（例えば、信頼性等）は、拡散した酸素によって劣化し難くなる。
　さらに、図４Ａに示す構造においては、スイッチングトランジスタＴｒ４及び書込みトランジスタＴｒ２は、表示装置１０の積層構造において、同一高さ、すなわち、同一層に設けられている。しかしながら、本実施形態においては、これに限定されるものではなく、例えば、スイッチングトランジスタＴｒ４及び書込みトランジスタＴｒ２は、当該積層構造において、異なる高さ、すなわち、異なる層に設けられ、互いに積層されていてもよい。
　さらに、本実施形態においては、図４Ａに示すように、酸素供給層２３０の下面の一部には、酸化物半導体層（第２の酸化物半導体層）２２４が設けられている。本実施形態においては、酸化物半導体層２２４を、例えば酸化物半導体層２２２に比べて単位体積当たりの導電性を高くすることで、酸化物半導体層２２４を配線層２００内の配線として用いることができる。また、本実施形態においては、半導体基板１００の上方から見た場合、酸化物半導体層２２２と酸化物半導体層２２４とは、重畳しないように設けられている。
　酸化物半導体層２２４も、酸化物半導体層２２２と同様に、例えば、アルミニウム、インジウム、ガリウム、スズ、及び、亜鉛からなる群から選択される少なくとも１つの元素を含む酸化膜等から形成することができる。より具体的には、酸化物半導体層２２４は、酸化インジウム、スズ－インジウム酸化物、インジウム－ガリウム－亜鉛酸化物、アルミニウム－亜鉛酸化物、インジウム－亜鉛酸化物、インジウム－スズ－亜鉛酸化物、インジウム－アルミニウム－亜鉛酸化物等から形成することができる。
　本実施形態においては、酸素供給層２３０の下面上に酸化物半導体層２２４を設けていることから、酸化されやすい酸化物半導体層２２４により酸素の拡散が遮断される。従って、本実施形態においては、酸素供給層２３０から拡散される酸素は、酸化物半導体層２２４の下方の層には到達し難くなる。そのため、本実施形態においては、酸化物半導体層２２４の下方に位置する駆動トランジスタＴｒ１及び発光制御トランジスタＴｒ３等の素子の特性を劣化し難くすることができる。
　また、図４Ａに示すように、配線層２００上には、発光素子ＥＬである発光部３００が設けられている。発光素子ＥＬは、配線層２００上に設けられたアノード電極３１０と、アノード電極３１０上に積層された光を放射する発光層３１４と、発光層３１４上に積層され、発光層３１４からの光を透過するカソード電極３１２と主に有する。本実施形態においては、例えば、発光素子ＥＬは、有機材料からなる発光層３１４を有するＯＬＥＤであることができる。
　アノード電極３１０は、反射層としての機能を兼ね備えてもよく、できるだけ反射率が高く、かつ仕事関数が大きい金属膜によって構成されることが光の取り出し効率を高める上で好ましい。このような金属膜としては、例えば、クロム（Ｃｒ）、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、モリブデン、チタン、タンタル（Ｔａ）、アルミニウム、マグネシウム（Ｍｇ）、鉄（Ｆｅ）、タングステン、銀（Ａｇ）等の金属元素の単体及び合金のうちの少なくとも１種を含む金属膜を挙げることができる。
　また、アノード電極３１０上に設けられた発光層３１４は、有機材料又は無機材料からなり、例えば白色光を放射することができる層である。また、発光層３１４は、アノード電極３１０に隣接して設けられた正孔注入層（図示省略）及び正孔輸送層（図示省略）と、カソード電極３１２に隣接して設けられた電子輸送層（図示省略）とを有していてもよい。言い換えると、発光層３１４は、アノード電極３１０側から、正孔注入層と、正孔輸送層と、発光層３１４と、電子輸送層（図示省略）とが積層された構造を有することができる。なお、正孔注入層は、発光層３１４への正孔注入効率を高める層として機能するとともに、リークを抑制するためのバッファ層として機能する。正孔輸送層は、発光層３１４への正孔輸送効率を高める層として機能する。また、発光層３１４は、電界が発生することにより、電子と正孔との再結合が起こり、光を発生することができる。電子輸送層は、発光層３１４への電子輸送効率を高める層として機能する。さらに、発光層３１４は、電子輸送層とカソード電極３１２との間に、電子注入層（図示省略）を有していてもよい。当該電子注入層は、電子注入効率を高める層として機能する。なお、本実施形態においては、発光層３１４の構成は上述したような構成に限定されるものではなく、正孔注入層及び発光層３１４以外の層は必要に応じて設けることができる。
　また、本実施形態においては、発光層３１４は、白色光を放射する層に限定されるものではなく、赤色光（例えば、６４０ｎｍ～７７０ｎｍ程度の波長を持つ可視光）、青色光（例えば、４３０ｎｍ～４９０ｎｍ程度の波長を持つ可視光）、緑色光（例えば、４９０ｎｍ～５５０ｎｍ程度の波長を持つ可視光）を放射する層であってもよい。
　また、発光層３１４上に設けられたカソード電極３１２は、発光層３１４で発生した光に対して透過性を有する透明電極であり、以下の説明において、透明電極には、半透過性電極も含まれるものとする。カソード電極３１２は、アルミニウム、マグネシウム、カルシウム（Ｃａ）、ナトリウム（Ｎａ）、銀、インジウム、亜鉛等の金属元素の単体及び合金のうちの少なくとも１種を含む金属膜又は酸化膜等から形成することができる。
　また、図４Ｂに示すように、画素アレイ部３０の周囲においても、図４Ａに示す構造と同様に、例えば、半導体基板１００と、当該半導体基板１００上に積層された配線層２００とが設けられている。また、トランジスタＴｒ５は、半導体基板１００に設けられた電界効果型トランジスタであり、例えば、Ｐチャネル型トランジスタである。詳細には、トランジスタＴｒ５は、半導体基板１００内に設けられたトランジスタＴｒ５のチャネル（チャネル形成領域）として機能するｎ型の導電型を持つ領域上に、絶縁膜２０２を介して設けられたゲート電極１０８を有する。ゲート電極１０８の側壁は、側壁膜１１０によって覆われていてもよい。さらに、トランジスタＴｒ５は、チャネル形成領域を挟むように半導体基板１００内に設けられ、ｐ型の導電型を持つ不純物を含む拡散領域１０４からなるソース／ドレインを持つ。また、Ｔｒ５は、半導体基板１００内に設けられた素子分離部１０６により、他のトランジスタと分離される。
　図４Ｂに示すように、当該配線層２００は、絶縁膜２０２、配線２０４及びビア２０６を含む。また、本実施形態においては、配線層２００は酸素供給層２３０を含む。さらに、本実施形態においては、画素アレイ部３０の周囲においても、酸素供給層２３０の下面には、酸化物半導体層２２４が設けられている。従って、本実施形態においては、酸素供給層２３０の下面上に酸化物半導体層２２４を設けていることから、酸化されやすい酸化物半導体層２２４により酸素の拡散が遮断される。従って、本実施形態においては、酸化物半導体層２２４の下方に位置するトランジスタＴｒ５等の素子の、拡散した酸素による特性の劣化を抑制することができる。
　また、図４Ｃに示すように、表示装置１０の外周においても、図４Ａに示す構造と同様に、例えば、半導体基板１００と、当該半導体基板１００上に積層された配線層２００とが設けられている。当該配線層２００は、絶縁膜２０２、配線２０４、ビア２０６及び酸素供給層２３０を含む。さらに、本実施形態においては、表示装置１０の外周においても、酸素供給層２３０の下面には、酸化物半導体層２２４が設けられている。従って、本実施形態においては、酸化物半導体層２２４の下方に位置する配線２０４等の素子の、拡散した酸素による特性（例えば、信頼性）の劣化を抑制することができる。
　さらに、図４Ｃに示すように、表示装置１０の外周においては、配線層２００の上面には、表示装置１０を外部装置と接続するためのパッド３２０が設けられている。
　また、図４Ｄに示す平面視からわかるように、配線層２００内に設けられる書込みトランジスタＴｒ２及びスイッチングトランジスタＴｒ４は、帯状の酸化物半導体層２２２上にゲート電極２１２が設けられ、ゲート電極２１２を挟みこむように、トランジスタのソース、ドレインと電気的に接続される一対のビア２１４が設けられている。さらに、当該平面視においては、ゲート電極２１２の中心と、一対のビア２１４との中心とが１つの線上に配列する。
　なお、本実施形態においては、表示装置１０は、図４Ａから図４Ｄに示すような構成に限定されるものではない。また、半導体基板１００に設けられるトランジスタ、及び、配線層２００内の酸化物半導体層２２２に設けられるトランジスタは、先に説明したように、上述した機能を持つトランジスタに限定されるものではない。本実施形態においては、少なくとも１つのトランジスタが半導体基板１００に設けられ、少なくとも他の１つのトランジスタが酸化物半導体層２２２に設けられている限り、自由に組み合わせ、変更することができる。また、本実施形態においては、画素２０の駆動回路に含まれるトランジスタの数も４つであることに限定されるものではなく、２つ以上であれば特に限定されるものではない。
　先に説明したように、ＩＧＺＯ等からなる酸化物半導体層２２２は、周囲の膜からの影響で酸化還元されやすい性質を持ち、電子が与えられ還元されると低抵抗化し、電子が奪われ酸化されると高抵抗化する性質を持つ。そこで、本実施形態においては、酸化物半導体層２２２と、酸化物半導体層２２２と接する酸素供給層２３０との面積比を調整することにより、酸化物半導体層２２２の抵抗値を制御し、酸化物半導体層２２２を例えば半導体になるようにすることが好ましい。以下、本実施形態における、酸化物半導体層２２２と酸素供給層２３０との面積比を調整することによる酸化物半導体層２２２の抵抗値の制御について、図５を参照して説明する。図５は、本実施形態を説明するための模式図である。
　図５の左側に示すように、例えば、酸化物半導体層２２２の面積と、酸化物半導体層２２２と接する酸素供給層２３０の面積とが同程度である場合には、酸素供給層２３０から酸化物半導体層２２２に好適に酸素が供給されて、酸化物半導体層２２２は半導体としての性質を持つようになる。一方、図５の右側に示すように、例えば、酸化物半導体層２２２の面積を酸素供給層２３０に比べて極端に小さくした場合には、酸素供給層２３０から酸化物半導体層２２２に過剰に酸素が供給されて、酸化物半導体層２２２は高抵抗化し、絶縁体としての性質を持つようになる。そこで、本実施形態においては、酸化物半導体層２２２と酸素供給層２３０との面積比を調整することによって、酸素供給層２３０から酸化物半導体層２２２への酸素の供給量を制御し、酸化物半導体層２２２の抵抗値を制御することが好ましい。すなわち、本実施形態においては、酸化物半導体層２２２と酸素供給層２３０との面積比を調整することによって、酸化物半導体層２２２の機能を作り分けることができる。さらに、本実施形態においては、酸素供給層２３０及び酸化物半導体層２２２の膜厚を調整することで、酸化物半導体層２２２の酸化還元状態を調整して、酸化物半導体層２２２の機能を作り分けてもよい。加えて、酸化物半導体層２２２の形状を工夫して、酸素供給層２３０との接触面積を調整することで、酸化物半導体層２２２の酸化還元状態を調整して、酸化物半導体層２２２の機能を作り分けてもよい。
　さらに、本実施形態においては、酸化物半導体層２２２と酸素供給層２３０との面積比を調整することによって、酸化物半導体層２２２の酸化還元状態を好適に調整することで、酸化物半導体層２２２の上方への酸素の拡散を防止する効果を制御することができる。
　また、本実施形態においては、酸化物半導体層２２４と、酸化物半導体層２２４と接する酸素供給層２３０との面積比を調整することにより、酸化物半導体層２２４の抵抗値を制御して、酸化物半導体層２２４の機能を作り分けてもよい。加えて、本実施形態においては、酸化物半導体層２２４と酸素供給層２３０との面積比を調整することによって、酸化物半導体層２２４の酸化還元状態を好適に調整することで、酸化物半導体層２２４の下方への酸素の拡散を防止する効果を制御することができる。また、本実施形態においては、酸素供給層２３０及び酸化物半導体層２２４の膜厚を調整することで、酸化物半導体層２２４の酸化還元状態を調整して、酸化物半導体層２２４の機能を作り分けてもよい。加えて、酸化物半導体層２２４の形状を工夫して、酸素供給層２３０との接触面積を調整することで、酸化物半導体層２２４の酸化還元状態を調整して、酸化物半導体層２２４の機能を作り分けてもよい。
　＜１０．９　製造方法＞
　次に、図６及び図７を参照して、本実施形態に係る表示装置１０の製造方法の一例を説明する。図６及び図７は、本実施形態に係る表示装置１０の製造方法を説明するための断面図であり、詳細には、書込みトランジスタＴｒ２及びスイッチングトランジスタＴｒ４の作成工程について説明するための断面図である。
　まずは、図６に示す製造方法の一例を説明する。図６の１番上に示すように、半導体基板１００（図６では図示省略）の上方に、酸素供給層２３０ａを成膜し、その上にパターニングされたフォトレジスト４００を形成する。酸素供給層２３０ａは、上述した酸素供給層２３０の一部を構成し、例えば、シリコン又はアルミニウムを含む酸化膜から形成することができる。次に、図６の上から２番目に示すように、酸素供給層２３０ａに対してフォトレジスト４００のパターンに沿ってエッチングを行い、トレンチ４５０を形成する。
　次に、図６の上から３番目に示すように、トレンチ４５０が設けられた酸素供給層２３０ａ上に、酸化物半導体層２２２、２２４となる材料（酸化物半導体材料）を堆積する。この際、酸素供給層２３０ａの上面の少なくとも一部上に堆積した上記材料は、酸素供給層２３０ａの上面の少なくとも一部を覆う酸化物半導体層２２２となり、少なくともトレンチ４５０の底部に堆積した上記材料は、トレンチ４５０の底部を覆う酸化物半導体層２２４となる。すなわち、本実施形態においては、半導体基板１００の上方から見た場合、酸化物半導体層２２２と酸化物半導体層２２４とは、重畳しないように設けられる。
　次に、図６の上から４番目に示すように、酸素供給層２３０及び酸化物半導体層２２２、２２４上に、酸素供給層２３０ｂを成膜する。酸素供給層２３０ｂは、上述した酸素供給層２３０の一部を構成し、例えば、シリコン又はアルミニウムを含む酸化膜から形成することができる。さらに、図６の一番下に示すように、酸素供給層２３０ｂの上面をＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）等により平坦化する。
　このように、本実施形態においては、酸化物半導体層２２２に対するドライエッチングではなく、酸素供給層２３０のトレンチ４５０による段差によって酸化物半導体層２２２が分断されることにより、酸化物半導体層２２２は、島状の形状を持つ層として形成される。従って、本実施形態においては、ドライエッチングにより酸化物半導体層２２２の端部にダメージが生じ、当該ダメージによって酸化物半導体層２２２の端部が過剰に低抵抗化してしまうことがない。加えて、本実施形態においては、ドライエッチングを用いていないことから、酸化物半導体層２２２の端部に残渣が堆積することがないことから、酸化物半導体層２２２の端部の形状を所望の形状にすることが容易となる。その結果、本実施形態によれば、酸化物半導体層２２２の上方に形成されるゲート電極２１２を所望の形状にすることが容易となり、ゲート電極２１２の一部に電界集中等が生じて書込みトランジスタＴｒ２及びスイッチングトランジスタＴｒ４のデバイス特性が劣化することを避けることができる。
　さらに、本実施形態においては、トレンチ４５０が設けられた酸素供給層２３０ａ上に、酸化物半導体層２２２、２２４となる材料を堆積することで、酸化物半導体層２２２、２２４を同時に作成することができる。従って、本実施形態によれば、酸化物半導体層２２４を設けたことによって、工程数が増加し、且つ、表示装置１０の製造コストを増加させることがない。
　次に、図７に示す別の製造方法の一例を説明する。図７の上段に示すように、トレンチ４５０が形成された酸素供給層２３０ａ上に、酸化物半導体層２２２、２２４となる材料、酸化膜等の酸素供給層２３０ｃと、窒化膜４１２とを順次積層する。窒化膜４１２は、例えば、窒化シリコン等からなる。また、酸素供給層２３０ｃは、上述した酸素供給層２３０の一部を構成し、例えば、シリコン又はアルミニウムを含む酸化膜から形成することができる。
　次に、図７の中段に示すように、窒化膜４１２上に、酸素供給層２３０ｂを積層する。さらに、図７の下段に示すように、酸素供給層２３０ｂの上面をＣＭＰ等により平坦化する。
　なお、本実施形態においては、表示装置１０の製造方法は、図６及び図７に示すような方法に限定されるものではない。
　以上のように、本実施形態においては、酸素供給層２３０の下面上に酸化物半導体層２２４を設けていることから、酸化されやすい酸化物半導体層２２４により酸素の拡散が遮断される。従って、本実施形態においては、酸素供給層２３０から拡散される酸素は、酸化物半導体層２２４の下方の層には到達し難くなる。そのため、本実施形態によれば、酸化物半導体層２２４の下方に位置する、駆動トランジスタＴｒ１、発光制御トランジスタＴｒ３、トランジスタＴｒ等のトランジスタや配線２０４といった素子の特性を劣化し難くすることができる。さらに、本実施形態においては、酸化物半導体層２２４を単位体積当たりの導電性を高くすることで、酸化物半導体層２２４を配線層２００内の配線２０４として用いることができる。
　また、本実施形態においては、酸化物半導体層２２２に対するドライエッチングではなく、酸素供給層２３０のトレンチ４５０による段差によって酸化物半導体層２２２が分断されることにより、酸化物半導体層２２２は、島状の形状を持つ層として形成される。従って、本実施形態においては、ドライエッチングにより酸化物半導体層２２２の端部にダメージが生じ、当該ダメージによって酸化物半導体層２２２の端部が過剰に低抵抗化してしまうことがない。加えて、本実施形態においては、ドライエッチングを用いていないことから、酸化物半導体層２２２の端部に残渣が堆積することがないことから、酸化物半導体層２２２の端部の形状を所望の形状にすることが容易となる。その結果、本実施形態によれば、酸化物半導体層２２２の上方に形成されるゲート電極２１２を所望の形状にすることが容易となり、ゲート電極２１２の一部に電界集中等が生じて書込みトランジスタＴｒ２及びスイッチングトランジスタＴｒ４のデバイス特性が劣化することを避けることができる。
　加えて、本実施形態においては、トレンチ４５０が設けられた酸素供給層２３０ａ上に、酸化物半導体層２２２、２２４となる材料を堆積することで、酸化物半導体層２２２、２２４を同時に作成することができる。従って、本実施形態によれば、酸化物半導体層２２４を設けたことによって、工程数が増加し、且つ、表示装置１０の製造コストを増加させることがない。
　＜＜４．　第２の実施形態＞＞
　＜４．１　詳細構成＞
　次に、図８を参照して、本開示の第２の実施形態に係る表示装置１０の詳細構造を説明する。図８は、本実施形態に係る表示装置１０の断面構成の一例を示した模式図であり、半導体基板１００の膜厚方向に沿って、表示装置１０を切断した際の断面のうち、画素２０の断面に相当する。
　本実施形態においては、酸素供給層２３０を性質の異なる２つの層の積層から構成してもよい。詳細には、酸素供給層２３０は、酸素供給層（第１の膜）２３１と、酸素供給層（第２の膜）２３２との積層で構成する。本実施形態においては、これら酸素供給層２３１、２３２を、例えば、周囲から電子を奪う酸化作用が互いに異なる膜とすることができる。より具体的には、本実施形態においては、酸素供給層２３１、２３２は、例えば、周囲への酸素供給のレベルが異なる膜とすることができる。
　酸素供給層２３１、２３２は、例えば、シリコン又はアルミニウムを含む酸化膜から形成することができる。本実施形態においては、酸素供給層２３１、２３２は、異なる材料から形成されてもよく、もしくは、成膜条件の異なる同じ材料から形成されてもよい。
　本実施形態においては、酸素供給層２３１、２３２の酸化作用を調整し、これら酸素供給層２３１、２３２に接する酸化物半導体層２２２、２２４との面積比を調整することにより、酸化物半導体層２２２、２２４を半導体にしたり、導電体（配線）にしたりすることができる。さらに、本実施形態においては、酸素供給層２３１、２３２により酸化物半導体層２２２、２２４の酸化還元状態を好適に調整することで、酸化物半導体層２２２の上方及び酸化物半導体層２２４の下方への酸素の拡散を防止する効果を制御することができる。
　本実施形態においては、例えば、酸素供給層２３２を、酸素供給層２３１に比べ酸化作用が強い膜とする。このようにすることで、酸化物半導体層２２２を、酸化物半導体層２２４に比べて単位体積当たりの導電性を低くすることができる。その結果、酸化物半導体層２２２は半導体となり、酸化物半導体層２２４は導電体（配線）となる。
　なお、本実施形態においては、表示装置１０は、図８に示すような構成に限定されるものではなく、例えば、酸素供給層２３０は、性質の異なる３つ以上の層の積層から構成してもよい。
　＜４．２　製造方法＞
　次に、図９を参照して、本実施形態に係る表示装置１０の製造方法の一例を説明する。図９は、本実施形態に係る表示装置１０の製造方法を説明するための断面図であり、詳細には、書込みトランジスタＴｒ２及びスイッチングトランジスタＴｒ４の作成工程について説明するための断面図である。
　まずは、図９の上段に示すように、酸素供給層２３１上に酸素供給層２３２を成膜し、トレンチ４５０を形成する。次に、図９の下段に示すように、酸素供給層２３２上に、酸化物半導体層２２２、２２４となる材料を堆積する。
　なお、本実施形態においては、表示装置１０の製造方法は、図９に示すような方法に限定されるものではない。
　＜＜５．　第３の実施形態＞＞
　＜５．１　詳細構成＞
　次に、図１０Ａから図１０Ｃを参照して、本開示の第３の実施形態に係る表示装置１０の詳細構造を説明する。図１０Ａから図１０Ｃは、本実施形態に係る表示装置１０の断面構成の一例を示した模式図であり、半導体基板１００の膜厚方向に沿って、表示装置１０を切断した際の断面に相当する。詳細には、図１０Ａは、画素２０の断面構成を示し、図１０Ｂは、画素アレイ部３０の周辺の断面構成を示し、図１０Ｃは、表示装置１０の外周の断面構成を示す。
　本実施形態においては、図１０Ａに示すように、酸素供給層２３０の下面を覆うように、還元作用層２４０を設けてもよい。詳細には、還元作用層２４０は、例えば、周囲に電子を与える還元作用を持つ層であり、例えば、窒化シリコン等の水素を供給する水素供給層からなる。
　本実施形態においては、還元作用層２４０を酸化物半導体層２２４と接するように設けることにより、酸化物半導体層２２４は、電子が与えられ還元されてより低抵抗化することができる。そのため、本実施形態においては、酸化物半導体層２２４を、酸化物半導体層２２２に比べて単位体積当たりの導電性をより高くすることができ、良好な導電体（配線）とすることができる。
　また、図１０Ｂに示すように、画素アレイ部３０の周囲においても、図１０Ａに示す構造と同様に、配線層２００は、絶縁膜２０２、配線２０４、ビア２０６及び酸素供給層２３０を含む。さらに、本実施形態においては、酸素供給層２３０の下面には、還元作用層２４０が設けられている。また、図１０Ｃに示すように、表示装置１０の外周においても、配線層２００は、配線層２００は、絶縁膜２０２、配線２０４、ビア２０６及び酸素供給層２３０を含み、酸素供給層２３０の下面には、還元作用層２４０が設けられている。
　なお、本実施形態においては、表示装置１０は、図１０Ａから図１０Ｃに示すような構成に限定されるものではない。
　＜５．２　製造方法＞
　次に、図１１を参照して、本実施形態に係る表示装置１０の製造方法の一例を説明する。図１１は、本実施形態に係る表示装置１０の製造方法を説明するための断面図であり、詳細には、書込みトランジスタＴｒ２及びスイッチングトランジスタＴｒ４の作成工程について説明するための断面図である。
　まずは、図１１の上段に示すように、還元作用層２４０上に酸素供給層２３０ａを成膜し、トレンチ４５０を形成する。次に、図１１の下段に示すように、トレンチ４５０が形成された酸素供給層２３０ａ上に、酸化物半導体層２２２、２２４となる材料を堆積する。
　なお、本実施形態においては、表示装置１０の製造方法は、図１１に示すような方法に限定されるものではない。
　＜＜６．　第４の実施形態＞＞
　＜６．１　詳細構成＞
　次に、図１２を参照して、本開示の第４の実施形態に係る表示装置１０の詳細構造を説明する。図１２は、本実施形態に係る表示装置１０の断面構成の一例を示した模式図であり、半導体基板１００の膜厚方向に沿って、表示装置１０を切断した際の断面のうち、画素２０の断面に相当する。
　本実施形態においては、上述した第３の実施形態と同様に、酸素供給層２３０の下面に還元作用層２４０が設けられている。しかしながら、本実施形態は、第３の実施形態と異なり、図１２に示すように、酸素供給層２３０の下面に設けられた酸化物半導体層２２４をチャネルとする薄膜トランジスタ（第３のトランジスタ）Ｔｒ６が設けられている。
　詳細には、本実施形態においては、図１２に示すように、トランジスタＴｒ６は、Ｎチャネル型トランジスタであることができる。なお、本実施形態においては、トランジスタＴｒ６は、Ｐチャネル型トランジスタであってもよい。より具体的には、トランジスタＴｒ６は、酸素供給層２３０下の酸化物半導体層２２４と、当該酸化物半導体層２２４と絶縁膜２０２を介して接するゲート電極２５０とを有する。すなわち、本実施形態においては、トランジスタＴｒ６は、酸化物半導体層２２４上に平板状のゲート電極２５０を持つ、平板ゲート電極構造で構成される。また、本実施形態においては、酸化物半導体層２２２と酸化物半導体層２２４とは、半導体であり、例えば、酸化物半導体層２２２と酸化物半導体層２２４とは、単位体積当たりの導電性が同等である。
　また、Ｔｒ５のゲート電極２５０は、例えば、シリコン、アルミニウム、チタン、タングステン及びモリブデンからなる群から選択される少なくとも１つの元素を含む金属又は合金等から形成することができる。
　このようにすることで、本実施形態によれば、トランジスタＴｒ６を配線層２００内の薄膜トランジスタとして形成することにより、駆動回路等のレイアウトサイズを小さくすることができ、ひいては、表示装置１０を小型化することができる。
　なお、本実施形態においては、表示装置１０は、図１２に示すような構成に限定されるものではない。
　＜６．２　製造方法＞
　次に、図１３を参照して、本実施形態に係る表示装置１０の製造方法の一例を説明する。図１３は、本実施形態に係る表示装置１０の製造方法を説明するための断面図であり、詳細には、書込みトランジスタＴｒ２及びスイッチングトランジスタＴｒ４の作成工程について説明するための断面図である。
　まずは、図１３の上段に示すように、ゲート電極２５０を形成した上に、還元作用層２４０を成膜する。さらに、還元作用層２４０上に酸素供給層２３０ａを成膜し、トレンチ４５０を形成する。次に、図１３の中段に示すように、酸素供給層２３０ａ上に、酸化物半導体層２２２、２２４となる材料を堆積する。
　次に、図１３の下段に示すように、酸化物半導体層２２４上に酸素供給層２３０ｂを成膜する。さらに、酸化物半導体層２２２の上に絶縁膜２０２及びゲート電極２１２を形成し、ゲート電極２１２上に絶縁膜２０２を成膜し、絶縁膜２０２内にビア２１４を形成する。
　なお、本実施形態においては、表示装置１０の製造方法は、図１３に示すような方法に限定されるものではない。
　＜＜７．　第５の実施形態＞＞
　次に、図１４及び図１５を参照して、本開示の第５の実施形態に係る表示装置１０の詳細構造を説明する。図１４及び図１５は、本実施形態に係る表示装置１０の製造方法を説明するための断面図であり、詳細には、書込みトランジスタＴｒ２及びスイッチングトランジスタＴｒ４の作成工程について説明するための断面図である。
　本実施形態においては、酸素供給層２３０を互いにエッチングレートが異なる２つの層の積層から構成してもよい。詳細には、本実施形態においては、図１４に示すように、酸素供給層２３０は、酸素供給層２３０ｄと酸素供給層２３０ｅとの積層で構成する。本実施形態においては、例えば、酸素供給層２３０の下側に位置する酸素供給層２３０ｄは、酸化シリコンからなり、酸素供給層２３０の上側に位置する酸素供給層２３０ｅは、窒化シリコンとすることができる（この場合、酸素供給層２３０ｅは、構成上は酸素供給層２３０の一部を成すものの、酸素ではなく窒素を供給する層となる）。窒化シリコンは、酸化シリコンに比べてエッチングレートが遅いことから、図１４の中段に示すように、酸素供給層２３０のトレンチ４５０の側壁をオーバハング状（ひさし状）にすることができる。このようにすることで、本実施形態においては、オーバハング状の側壁を持つトレンチ４５０により、酸化物半導体層２２２をより容易に分断することができ、酸化物半導体層２２２を所望の島状の形状にすることができる。
　また、本実施形態においては、酸素供給層２３０ｄ、２３０ｅを異なるエッチングレートを持つ異なる材料から形成することに限定されるものではない。本実施形態においては、酸素供給層２３０ｄ、２３０ｅを密度が異なる同じ材料から形成してもよい。
　また、本実施形態においては、酸素供給層２３０ａのトレンチ４５０は、図１５に示すように、上に向かって狭くなるテーパ状の断面を持つように形成されていてもよい。このようにすることで、本実施形態においては、テーパ状の断面を持つトレンチ４５０により、酸化物半導体層２２２をより容易に分断することができ、酸化物半導体層２２２を所望の島状の形状にすることができる。
　なお、本実施形態は、図１４及び図１５に示すような方法及び構成に限定されるものではない。
　＜＜８．　第６の実施形態＞＞
　次に、図１６を参照して、本開示の第６の実施形態に係る表示装置１０の詳細構造を説明する。図１６は、本実施形態に係る表示装置１０の製造方法を説明するための断面図であり、詳細には、書込みトランジスタＴｒ２及びスイッチングトランジスタＴｒ４の作成工程について説明するための断面図である。
　本実施形態においては、酸素供給層２３０ａは、階段状の断面を持つトレンチ４５０を有してもよい。本実施形態においては、例えば、図１６に示すように、トレンチ４５０は、トレンチ４５０の底面である１段目の段４５１から、２段目の段４５２を介して、酸素供給層２３０ａの上面である３段目の段４５３に達するような階段状の形状を持つ。本実施形態においては、当該段４５２には、例えば、酸化物半導体層（第３の酸化物半導体層）２２６が設けられている。
　酸化物半導体層２２６は、例えば、アルミニウム、インジウム、ガリウム、スズ、及び、亜鉛からなる群から選択される少なくとも１つの元素を含む酸化膜等から形成することができる。
　本実施形態においては、酸化物半導体層２２６は、例えば、導電体として配線として用いてもよい。このようにすることで、本実施形態によれば、階段状トレンチ４５０が設けられた酸素供給層２３０ａ上に、酸化物半導体層２２２、２２４、２２６となる材料を堆積することで、酸化物半導体層２２２、２２４、２２６を同時に作成することができる。従って、本実施形態によれば、酸化物半導体層２２４、２２６を設けたことによって、工程数が増加し、且つ、表示装置１０の製造コストを増加させることがない。
　また、本実施形態においては、酸化物半導体層２２６は、例えば、半導体として、薄膜トランジスタのチャネルとして用いてもよい。このようにすることで、本実施形態によれば、追加トランジスタを配線層２００内の薄膜トランジスタとして形成することにより、駆動回路等のレイアウトサイズを小さくすることができ、ひいては、表示装置１０を小型化することができる。
　なお、本実施形態においては、トレンチ４５０は３段の階段状であることに限定されるものではなく、それ以上の段数を持つ階段状であってもよい。すなわち、本実施形態は、図１６に示すような方法及び構成に限定されるものではない。
　＜＜９．　第７の実施形態＞＞
　次に、図１７を参照して、本開示の第７の実施形態に係る表示装置１０の詳細構造を説明する。図１７は、本実施形態に係る表示装置１０の製造方法を説明するための断面図であり、詳細には、書込みトランジスタＴｒ２及びスイッチングトランジスタＴｒ４の作成工程について説明するための断面図である。
　本実施形態に係る製造方法は、図９に示す第２の実施形態に係る製造方法と同様に実施されるが、図１７の下段に示すように、酸化物半導体層２２２、２２４を覆うようにガスバリア膜４０２が設けられている。ガスバリア膜４０２は、例えば、酸化アルミニウムや窒化シリコン等から形成することができる。本実施形態においては、ガスバリア膜４０２によって、周囲の絶縁膜２０２から酸素等のガスが酸化物半導体層２２２、２２４へ拡散することを抑制することができる。従って、本実施形態によれば、酸素供給層２３１、２３２による酸化物半導体層２２２、２２４の抵抗値の制御性をより高めることができる。
　なお、本実施形態は、図１７に示すような方法及び構成に限定されるものではなく、例えば、ガスバリア膜４０２を２つの層の積層から構成してもよい。
　＜＜１０．　第８の実施形態＞＞
　次に、図１８を参照して、本開示の第８の実施形態に係る表示装置１０の詳細構造を説明する。図１８は、本実施形態に係る表示装置１０の製造方法を説明するための断面図であり、詳細には、書込みトランジスタＴｒ２及びスイッチングトランジスタＴｒ４の作成工程について説明するための断面図である。
　上述した第１の実施形態においては、酸素供給層２３０ａ上に、酸化物半導体層２２２、２２４を形成し、さらに、酸化物半導体層２２２、２２４上に、酸素供給層２３０ｂを積層していた。しかしながら、本実施形態においては、酸化物半導体層２２２、２２４上に積層する酸素供給層２３０ｂは、１つの層からなる単層であることに限定されるものではなく、積層構造であってもよい。本実施形態においては、例えば、図１８の上から３段目及び４段目に示すように、酸化物半導体層２２２、２２４上に、酸素供給層２３０ｆを成膜し、酸素供給層２３０ｆの上に、酸素供給層２３０ｇを成膜する。酸素供給層２３０ｆ、２３０ｇは、例えば、シリコン又はアルミニウムを含む酸化膜又は窒化膜から形成することができる（なお、酸素供給層２３０ｆ、２３０ｇを窒化膜で形成した場合、酸素供給層２３０ｆ、２３０ｇは、構成上は酸素供給層２３０ｂの一部を成すものの、酸素ではなく窒素を供給する層となる）。
　本実施形態においては、酸化物半導体層２２２、２２４上に積層する酸素供給層２３０ｂを異なる材質の複数の層の積層とすることにより、酸化物半導体層２２２、２２４の酸化還元状態や、周囲の層の酸化還元状態を所望の状態に精度よく制御することができる。従って、本実施形態によれば、表示装置１０内の各素子等の特性を向上させることができる。
　また、本実施形態においては、酸化物半導体層２２２、２２４に接する酸素供給層２３０ｆを、上述した第７の実施形態のようにガスバリア膜４０２としてもよい（なお、この場合、酸素供給層２３０ｆは、構成上は酸素供給層２３０ｂの一部を成すものの、酸素等の拡散を防止する層となる）。このようにすることで、本実施形態においても、第７の実施形態と同様に、ガスバリア膜４０２によって、周囲の絶縁膜２０２から酸素等のガスが酸化物半導体層２２２、２２４へ拡散することを抑制することができる。従って、本実施形態によれば、酸素供給層２３１、２３２による酸化物半導体層２２２、２２４の抵抗値の制御性をより高めることができる。
　なお、本実施形態は、図１８に示すような方法及び構成に限定されるものではなく、例えば、酸化物半導体層２２２、２２４上に積層する酸素供給層２３０ｂは、３つ以上の層からなる積層構造であってもよい。
　＜＜１１．　第９の実施形態＞＞
　次に、図１９を参照して、本開示の第９の実施形態に係る表示装置１０の詳細構造を説明する。図１９は、本実施形態に係る表示装置１０の要部の断面構成の一例を示した模式図であり、詳細には、書込みトランジスタＴｒ２及びスイッチングトランジスタＴｒ４の要部の断面図である。
　上述した第１の実施形態においては、酸素供給層２３０ａのトレンチ４５０による段差によって、酸化物半導体層２２２、２２４となる材料が分断されて、酸化物半導体層２２２、２２４を島状に形成することができる。しかしながら、本開示の実施形態においては、酸化物半導体層２２２、２２４は、トレンチ４５０により完全に分断されている必要はない。本実施形態においては、例えば、図１９に示すように、酸化物半導体層２２２、２２４となる材料は、トレンチ４５０の側壁に残存していてもよい。
　詳細には、本実施形態においては、図１９の上段に示すように、トレンチ４５０の側壁に残存した上記材料は、酸化物半導体層２２２と酸化物半導体層２２４とを接続していてもよい。トレンチ４５０の側壁に残存する上記材料は、膜厚が薄いため、周囲の層からの影響で容易に酸化されやすい。従って、トレンチ４５０の側壁に残存する上記材料は、酸化されて絶縁体となるため、酸化物半導体層２２２と酸化物半導体層２２４とを物理的に接続しているものの、電気的には接続しないことから、書込みトランジスタＴｒ２及びスイッチングトランジスタＴｒ４の特性に影響するものではない。
　また、本実施形態においては、図１９の中段に示すように、トレンチ４５０の側壁に残存した上記材料は、酸化物半導体層２２２と接続していてもよい。さらに、本実施形態においては、図１９の中段に示すように、トレンチ４５０の側壁に残存した上記材料は、酸化物半導体層２２４と接続していてもよい。
　なお、本実施形態においては、書込みトランジスタＴｒ２及びスイッチングトランジスタＴｒ４の要部は、図１９に示すような構成に限定されるものではない。
　＜＜１２．　第１０の実施形態＞＞
　次に、図２０及び図２１を参照して、本開示の第１０の実施形態に係る表示装置１０の詳細構造を説明する。図２０及び図２１は、本実施形態に係る表示装置１０の製造方法を説明するための断面図であり、詳細には、書込みトランジスタＴｒ２及びスイッチングトランジスタＴｒ４の作成工程について説明するための断面図である。
　まずは、図２０に示す製造方法の一例を説明する。図２０の上段に示すように、酸素供給層２３０の下面側に酸化物半導体層２２４を形成し、酸素供給層２３０の上面上に酸化物半導体層２２２を形成する。次に、図２０の中段に示すように、酸素供給層２３０上に、所定のパターンを持つフォトレジスト４００を形成する。さらに、フォトレジスト４００の開口を介して酸素イオンビーム等で酸素イオンを選択的に注入することにより、酸化物半導体層２２４を局所的に酸化して、絶縁体（酸化物半導体層２２４ｂ）とする。本実施形態においては、このようにすることで、配線として用いる酸化物半導体層２２４の大きさを精度よく調整することができる。
　次に、図２１に示す製造方法の他の一例を説明する。図２１の上段に示すように、酸化された酸化物半導体層２２４ｂを有する酸素供給層２３１と、上面に酸化物半導体層２２２を有する酸素供給層２３２との積層構造を準備する。次に、図２１の中段に示すように、酸素供給層２３２上に、所定のパターンを持つフォトレジスト４００を形成する。さらに、フォトレジスト４００の開口を介してボロン（Ｂ）、アルゴン（Ａｒ）、ネオン（Ｎｅ）等で局所的にプラズマ処理することにより、酸化物半導体層２２４ｂの一部を選択的に還元して、酸化物半導体層２２４とする。このようにすることで、配線として用いる酸化物半導体層２２４の大きさを精度よく調整することができる。
　なお、本実施形態においては、表示装置１０の製造方法は、図２０及び図２１に示すような方法に限定されるものではない。
　＜＜１３．　第１１の実施形態＞＞
　次に、図２２を参照して、本開示の第１１の実施形態を説明する。図２２は、本実施形態に係る表示装置１０の要部の平面構成の一例を示した模式図であり、詳細には、詳細には、書込みトランジスタＴｒ２及びスイッチングトランジスタＴｒ４の平面構成を示す。
　第１の実施形態においては、書込みトランジスタＴｒ２及びスイッチングトランジスタＴｒ４は、帯状の酸化物半導体層２２２上にゲート電極２１２が設けられ、ゲート電極２１２を挟みこむように、トランジスタのソース、ドレインと電気的に接続される一対のビア２１４が設けられている。さらに、第１の実施形態は、平面視においては、ゲート電極２１２の中心と、一対のビア２１４との中心とが１つの線上に配列していた。しかしながら、本開示の実施形態は、このような平面構造に限定されるものではない。
　例えば、図２２の左側に示すように、書込みトランジスタＴｒ２及びスイッチングトランジスタＴｒ４は、Ｌ字状の酸化物半導体層２２２の中心上にゲート電極２１２が設けられている。さらに、Ｌ字状の酸化物半導体層２２２の端上に、トランジスタのソース、ドレインと電気的に接続される一対のビア（コンタクトホール）２１４が設けられている。言い換えると、平面視において、ゲート電極２１２の中心と、一対のビア２１４との中心とは、Ｌ字状に配列する。
　例えば、図２２の中央に示すように、書込みトランジスタＴｒ２及びスイッチングトランジスタＴｒ４は、コ（日本語のカタカナの「コ」）字状の酸化物半導体層２２２の中心上にゲート電極２１２が設けられている。さらに、コ字状の酸化物半導体層２２２の端上に、トランジスタのソース、ドレインと電気的に接続される一対のビア２１４が設けられている。言い換えると、平面視において、ゲート電極２１２の中心と、一対のビア２１４との中心とがコ字状に配列する。
　また、書込みトランジスタＴｒ２及びスイッチングトランジスタＴｒ４の一部は、隣接する画素２０のこれらトランジスタと領域の一部を共有する構造であってもよい。例えば、図２２の右側に示すように、Ｙ（アルファベットの「Ｙ」）字状の酸化物半導体層２２２の中心上に、一方の画素２０のトランジスタのゲート電極２１２が設けられている。さらに、Ｙ字状の酸化物半導体層２２２の３つの端上に、一方の画素２０のトランジスタのソース、ドレインと電気的に接続される一対のビア２１４と、他方の画素２０のトランジスタのソース又はドレインと電気的に接続されるビア２１４が設けられている。言い換えると、平面視において、一方の画素２０のトランジスタのゲート電極２１２の中心と、一方の画素２０のトランジスタの一対のビア２１４の中心と、他方の画素２０のトランジスタの一対のビア２１４のうちの１つビアの中心とが、Ｙ字状に配列する。
　以上のように、本実施形態においては、書込みトランジスタＴｒ２及びスイッチングトランジスタＴｒ４の平面構造は、様々に変形することができる。従って、本実施形態においては、駆動回路のレイアウトサイズをより小さくすることができ、ひいては、表示装置１０を小型化することができる。
　なお、本実施形態においては、書込みトランジスタＴｒ２及びスイッチングトランジスタＴｒ４は、図２２に示すような平面構成に限定されるものではない。
　さらに、本開示の実施形態においては、書込みトランジスタＴｒ２及びスイッチングトランジスタＴｒ４のゲート電極２１２は、半導体基板１００の膜厚方向に沿って延伸する垂直ゲート部（図示省略）を有していてもよい。この場合、酸化物半導体層２２２は、絶縁膜２０２を介して垂直ゲート部と接するように、垂直ゲート部を取り囲む凹上に形成される。なお、酸化物半導体層２２２の凹部は、酸素供給層２３０に凹凸を設けたのちに、酸化物半導体層２２２の材料となる膜を堆積することにより作成することができる。さらに、本開示の各実施形態においては、書込みトランジスタＴｒ２及びスイッチングトランジスタＴｒ４のゲート電極２１２は、複数の垂直ゲート部を有していてもよい。
　また、本開示の各実施形態においては、書込みトランジスタＴｒ２及びスイッチングトランジスタＴｒ４は、一対のゲート電極２１２で酸化物半導体層２２２を挟み込む、デュアルゲート構造であってもよい。
　さらに、本開示の各実施形態においては、書込みトランジスタＴｒ２及びスイッチングトランジスタＴｒ４は、酸化物半導体層２２２に対して上方にゲート電極２１２が位置するトップゲート構造として構成されていた。しかしながら、本開示の実施形態においては、これに限定されるものではなく、書込みトランジスタＴｒ２及びスイッチングトランジスタＴｒ４は、酸化物半導体層２２２に対して下方にゲート電極２１２が位置するボトムゲート構造であってもよい。
　＜＜１４．　まとめ＞＞
　以上のように、本開示の各実施形態によれば、薄膜トランジスタを含む表示装置（半導体装置）において、特性劣化を避けることができる。
　詳細には、本実施形態においては、酸素供給層２３０の下面上に酸化物半導体層２２４を設けていることから、酸化されやすい酸化物半導体層２２４により酸素の拡散が遮断される。従って、本実施形態においては、酸素供給層２３０から拡散される酸素は、酸化物半導体層２２４の下方の層には到達し難くなる。そのため、本実施形態によれば、酸化物半導体層２２４の下方に位置する、駆動トランジスタＴｒ１、発光制御トランジスタＴｒ３、トランジスタＴｒ等のトランジスタや配線２０４といった素子の特性を劣化し難くすることができる。
　また、本実施形態においては、酸化物半導体層２２２に対するドライエッチングではなく、酸素供給層２３０のトレンチ４５０による段差によって酸化物半導体層２２２が分断されることにより、酸化物半導体層２２２は、島状の形状を持つ層として形成される。従って、本実施形態においては、ドライエッチングにより酸化物半導体層２２２の端部にダメージが生じ、当該ダメージによって酸化物半導体層２２２の端部が過剰に低抵抗化してしまうことがない。加えて、本実施形態においては、ドライエッチングを用いていないことから、酸化物半導体層２２２の端部に残渣が堆積することがないことから、酸化物半導体層２２２の端部の形状を所望の形状にすることが容易となる。その結果、本実施形態によれば、酸化物半導体層２２２の上方に形成されるゲート電極２１２を所望の形状にすることが容易となり、ゲート電極２１２の一部に電界集中等が生じて書込みトランジスタＴｒ２及びスイッチングトランジスタＴｒ４のデバイス特性が劣化することを避けることができる。
　加えて、本実施形態においては、トレンチ４５０が設けられた酸素供給層２３０ａ上に、酸化物半導体層２２２、２２４となる材料を堆積することで、酸化物半導体層２２２、２２４を同時に作成することができる。従って、本実施形態によれば、酸化物半導体層２２４を設けたことによって、工程数が増加し、且つ、表示装置１０の製造コストを増加させることがない。
　なお、本開示の技術は、表示装置１０に適用されるだけでなく、照明装置等といった各種の半導体装置に適用されてもよい。
　また、上述した本開示の実施形態においては、半導体基板１００は、必ずしもシリコン基板でなくてもよく、他の基板（例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板やＳｉＧｅ基板等）でも良い。
　なお、本開示の各実施形態は、図に示すような形態であることに限定されるものではなく、様々に変形することができ、さらに、互いに組み合わせることもできる。
　また、本開示の実施形態に係る表示装置１０は、例えば、ＶＲ（Ｖｉｒｔｕａｌ　Ｒｅａｌｉｔｙ）用、ＭＲ（Ｍｉｘｅｄ　Ｒｅａｌｉｔｙ）用、又は、ＡＲ（Ａｕｇｍｅｎｔｅｄ　Ｒｅａｌｉｔｙ）用の表示装置、スマートフォン、テレビジョン装置等の表示装置、電子ビューファインダ（Ｅｌｅｃｔｒｏｎｉｃ　Ｖｉｅｗ　Ｆｉｎｄｅｒ：ＥＶＦ）、又は、小型プロジェクタ等に適用することができる。また、表示装置１０は、各種の照明装置にも適用することができる。
　また、本開示の実施形態に係る表示装置１０は、一般的な半導体装置の製造に用いられる、方法、装置、及び条件を用いることで製造することが可能である。すなわち、本実施形態に係る表示装置１０は、既存の半導体装置の製造方法を用いて製造することが可能である。
　なお、上述の方法としては、例えば、ＰＶＤ（Ｐｈｙｓｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法及びＡＬＤ（Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法等を挙げることができる。ＰＶＤ法としては、真空蒸着法、ＥＢ（電子ビーム）蒸着法、各種スパッタリング法（マグネトロンスパッタリング法、ＲＦ（Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ）－ＤＣ（Ｄｉｒｅｃｔ　Ｃｕｒｒｅｎｔ）結合形バイアススパッタリング法、ＥＣＲ（Ｅｌｅｃｔｒｏｎ　Ｃｙｃｌｏｔｒｏｎ　Ｒｅｓｏｎａｎｃｅ）スパッタリング法、対向ターゲットスパッタリング法、高周波スパッタリング法等）、イオンプレーティング法、レーザーアブレーション法、分子線エピタキシー法（ＭＢＥ（Ｍｏｌｅｃｕｌａｒ　Ｂｅａｍ　Ｅｐｉｔａｘｙ）法）、レーザ転写法を挙げることができる。また、ＣＶＤ法としては、プラズマＣＶＤ法、熱ＣＶＤ法、有機金属（ＭＯ）ＣＶＤ法、光ＣＶＤ法を挙げることができる。さらに、他の方法としては、電解メッキ法や無電解メッキ法、スピンコート法；浸漬法；キャスト法；マイクロコンタクトプリント法；ドロップキャスト法；スクリーン印刷法やインクジェット印刷法、オフセット印刷法、グラビア印刷法、フレキソ印刷法といった各種印刷法；スタンプ法；スプレー法；エアドクタコーター法、ブレードコーター法、ロッドコーター法、ナイフコーター法、スクイズコーター法、リバースロールコーター法、トランスファーロールコーター法、グラビアコーター法、キスコーター法、キャストコーター法、スプレーコーター法、スリットオリフィスコーター法、カレンダーコーター法といった各種コーティング法を挙げることができる。さらに、パターニング法としては、シャドーマスク、レーザ転写、フォトリソグラフィー等の化学的エッチング、紫外線やレーザ等による物理的エッチング等を挙げることができる。加えて、平坦化技術としては、ＣＭＰ法、レーザ平坦化法、リフロー法等を挙げることができる。
　＜＜１５．　変形例＞＞
　＜１５．１　変形例１＞
　次に、本開示の実施形態の変形例として、図２３Ａから図２３Ｇを参照して、画素２０（詳細には、１つの画素（サブ画素）２０に含まれる複数の発光素子ＥＬの中心）の中心を通る法線ＬＮと、レンズ部材（詳細には、発光素子ＥＬ上に設けられたオンチップレンズ）の中心を通る法線ＬＮ’と、波長選択部（詳細には、発光素子ＥＬ上に設けられたカラーフィルタ）の中心を通る法線ＬＮ”との関係についての変形例を説明する。図２３Ａから図２３Ｇは、発光部の中心を通る法線ＬＮと、レンズ部材の中心を通る法線ＬＮ’と、波長選択部の中心を通る法線ＬＮ”との関係を説明するための概念図である。なお、以下の説明においては、発光素子ＥＬの中心を発光部の中心と呼ぶ。
　本開示の実施形態においては、発光素子ＥＬが出射する光に対応して、波長選択部の大きさを、適宜、変えてもよい。さらに、隣接する画素２０の波長選択部との間に光吸収層（ブラックマトリクス層）が設けられている場合、画素２０が出射する光に対応して、光吸収層（ブラックマトリクス層）の大きさを、適宜、変えてもよい。また、波長選択部の大きさを、発光素子ＥＬの中心を通る法線と波長選択部の中心を通る法線との間の距離（オフセット量）ｄ０に応じて、適宜、変えてもよい。波長選択部の平面形状は、レンズ部材の平面形状と同じであってもよいし、相似であってもよいし、異なっていてもよい。
　例えば、図２３Ａに示すように、発光部の中心を通る法線ＬＮと、波長選択部の中心を通る法線ＬＮ”と、レンズ部材の中心を通る法線ＬＮ’とは、一致するようにしてもよい。言い換えると、発光部の中心を通る法線とレンズ部材の中心を通る法線との間の距離（オフセット量）Ｄ０と、発光部の中心を通る法線と波長選択部の中心を通る法線との間の距離（オフセット量）ｄ０とは、等しく、０（ゼロ）とすることができる。
　また、例えば、図２３Ｂに示すように、発光部の中心を通る法線ＬＮと、波長選択部の中心を通る法線ＬＮ”とは、一致しているが、発光部の中心を通る法線ＬＮ及び波長選択部の中心を通る法線ＬＮ”と、レンズ部材の中心を通る法線ＬＮ’とは、一致していなくてもよい。言い換えると、Ｄ０≠ｄ０＝０であってもよい。
　また、例えば、図２３Ｃに示すように、発光部の中心を通る法線ＬＮと、波長選択部の中心を通る法線ＬＮ”及びレンズ部材の中心を通る法線ＬＮ’とは、一致しておらず、波長選択部の中心を通る法線ＬＮ”と、レンズ部材の中心を通る法線ＬＮ’とは、一致していてもよい。言い換えると、Ｄ０＝ｄ０＞０であってもよい。
　また、例えば、図２３Ｄに示すように、発光部の中心を通る法線ＬＮと、波長選択部の中心を通る法線ＬＮ”及びレンズ部材の中心を通る法線ＬＮ’とは、一致しておらず、レンズ部材の中心を通る法線ＬＮ’は、発光部の表面の中心を通る法線ＬＮ及び波長選択部の中心を通る法線ＬＮ”とは一致していない形態とすることもできる。ここで、発光部の表面の中心とレンズ部材の中心（図２３Ｄにおいて黒丸で示す）とを結ぶ直線ＬＬ上に、波長選択部の中心（図２３Ｄにおいて黒丸で示す）が位置することが好ましい。具体的には、厚さ方向の発光部の表面の中心から波長選択部の中心までの距離をＬＬ１、厚さ方向の波長選択部の中心からレンズ部材の中心までの距離をＬＬ２としたとき、Ｄ０＞ｄ０＞０であり、製造上のバラツキを考慮した上で、ｄ０：Ｄ０＝ＬＬ１：（ＬＬ１＋ＬＬ２）を満足することが好ましい。
　また、波長先端部とレンズ部材との積層関係を入れ替えてもよい。このような場合、例えば、図２３Ｅに示すように、発光部の中心を通る法線ＬＮと、波長選択部の中心を通る法線ＬＮ”と、レンズ部材の中心を通る法線ＬＮ’とは、一致するようにしてもよい。言い換えると、Ｄ０＝ｄ０＝０であってもよい。
　また、例えば、図２３Ｆに示すように、発光部の中心を通る法線ＬＮと、波長選択部の中心を通る法線ＬＮ”及びレンズ部材の中心を通る法線ＬＮ’とは、一致しておらず、波長選択部の中心を通る法線ＬＮ”と、レンズ部材の中心を通る法線ＬＮ’とは、一致していてもよい。言い換えると、Ｄ０＝ｄ０＞０であってもよい。
　さらに、概念図である図２３Ｇに示すように、発光部の表面の中心を通る法線ＬＮと、波長選択部の中心を通る法線ＬＮ”及びレンズ部材の中心を通る法線ＬＮ’とは、一致しておらず、レンズ部材の中心を通る法線ＬＮ’は、発光部の表面の中心を通る法線ＬＮ及び波長選択部の中心を通る法線ＬＮ”とは一致していない形態とすることもできる。ここで、発光部の表面の中心とレンズ部材の中心とを結ぶ直線ＬＬ上に、波長選択部の中心が位置することが好ましい。具体的には、厚さ方向の発光部の表面の中心から波長選択部の中心（図２３Ｇにおいて黒丸で示す）までの距離をＬＬ１、厚さ方向の波長選択部の中心からレンズ部材の中心（図２３Ｇにおいて黒丸で示す）までの距離をＬＬ２としたとき、ｄ０＞Ｄ０＞０であり、製造上のバラツキを考慮した上で、Ｄ０：ｄ０＝ＬＬ２：（ＬＬ１＋ＬＬ２）を満足することが好ましい。
　＜１５．２　変形例２＞
　上述した本開示の実施形態に係る表示装置に用いられるサブ画素１１００（詳細には、発光素子ＥＬ）は、発光層３１４で発生した光を共振させる共振器構造を備えている構成とすることができる。以下、図２４から図３０を参照して、共振器構造について説明する。図２４は、共振器構造の第１例を説明するための模式的な断面図であり、図２５は、共振器構造の第２例を説明するための模式的な断面図であり、図２６は、共振器構造の第３例を説明するための模式的な断面図である。また、図２７は、共振器構造の第４例を説明するための模式的な断面図であり、図２８は、共振器構造の第５例を説明するための模式的な断面図である。さらに、図２９は、共振器構造の第６例を説明するための模式的な断面図であり、図３０は、共振器構造の第７例を説明するための模式的な断面図である。
　（共振器構造：第１例）
　図２４は、共振器構造の第１例を説明するための模式的な断面図である。第１例においては、第１電極（例えば、アノード電極）１２０２は各サブ画素１１００において共通の膜厚で形成されている。第２電極（例えば、カソード電極）１２０６においても同様である。
　図２４に示すように、サブ画素１１００の第１電極１２０２の下に、光学調整層１４０２を挟んだ状態で、反射板１４０１が配されている。反射板１４０１と第２電極１２０６との間に有機層（詳細には、発光部）１２０４が発生する光を共振させる共振器構造が形成される。
　反射板１４０１は各サブ画素１１００において共通の膜厚で形成されている。光学調整層１４０２の膜厚は、サブ画素１１００が表示すべき色に応じて異なっている。光学調整層１４０２Ｒ、１４０２Ｇ、１４０２Ｂが異なる膜厚を有することにより、表示すべき色に応じた光の波長に最適な共振を生ずる光学的距離を設定することができる。
　図２４に示す例では、サブ画素１１００Ｒ、１１００Ｇ、１１００Ｂにおける反射板１４０１の上面は揃うように配置されている。上述したように、光学調整層１４０２の膜厚は、サブ画素１１００が表示すべき色に応じて異なっているため、第２電極１２０６の上面の位置は、サブ画素１１００Ｒ、１１００Ｇ、１１００Ｂの種類に応じて相違する。
　反射板１４０１は、例えば、アルミニウム（Ａｌ）、銀（Ａｇ）、銅（Ｃｕ）等の金属、あるいは、これらを主成分とする合金を用いて形成することができる。
　光学調整層１４０２は、シリコン窒化物（ＳｉＮｘ）、シリコン酸化物（ＳｉＯｘ）、シリコン酸窒化物（ＳｉＯｘＮｙ）などの無機絶縁材料や、アクリル系樹脂やポリイミド系樹脂等といった有機樹脂材料を用いてから構成することができる。光学調整層１４０２は単層でも良いし、これら複数の材料の積層膜であってもよい。また、サブ画素１１００の種類に応じて積層数が異なっても良い。
　第１電極１２０２は、例えば、インジウムスズ酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）、亜鉛酸化物（ＺｎＯ）などの透明導電材料を用いて形成することができる。
　第２電極１２０６は、半透過反射膜として機能することが好ましい。第２電極１２０６は、マグネシウム（Ｍｇ）や銀（Ａｇ）、またはこれらを主成分とするマグネシウム銀合金（ＭｇＡｇ）、さらには、アルカリ金属やアルカリ土類金属を含んだ合金などを用いて形成することができる。
　（共振器構造：第２例）
　図２５は、共振器構造の第２例を説明するための模式的な断面図である。第２例においても、第１電極１２０２や第２電極１２０６は各サブ画素１１００において共通の膜厚で形成されている。
　そして、第２例においても、サブ画素１１００の第１電極１２０２の下に、光学調整層１４０２を挟んだ状態で、反射板１４０１が配される。反射板１４０１と第２電極１２０６との間に有機層１２０４が発生する光を共振させる共振器構造が形成される。第１例と同様に、反射板１４０１は各サブ画素１１００において共通の膜厚で形成されており、光学調整層１４０２の膜厚は、サブ画素１１００が表示すべき色に応じて異なっている。
　図２４に示す第１例においては、サブ画素１１００Ｒ、１１００Ｇ、１１００Ｂにおける反射板１４０１の上面は揃うように配置され、第２電極１２０６の上面の位置は、サブ画素１１００Ｒ、１１００Ｇ、１１００Ｂの種類に応じて相違していた。
　これに対し、図２５に示す第２例において、第２電極１２０６の上面は、サブ画素１１００Ｒ、１１００Ｇ、１１００Ｂで揃うように配置されている。第２電極１２０６の上面を揃えるために、サブ画素１１００Ｒ、１１００Ｇ、１１００Ｂにおいて反射板１４０１の上面は、サブ画素１１００Ｒ、１１００Ｇ、１１００Ｂの種類に応じて異なるように配置されている。このため、反射板１４０１の下面は、サブ画素１１００Ｒ、１１００Ｇ、１１００Ｂの種類に応じた階段形状となる。
　反射板１４０１、光学調整層１４０２、第１電極１２０２及び第２電極１２０６を構成する材料等については、第１例において説明した内容と同様であるので、説明を省略する。
　（共振器構造：第３例）
　図２６は、共振器構造の第３例を説明するための模式的な断面図である。第３例においても、第１電極１２０２や第２電極１２０６は各サブ画素１１００において共通の膜厚で形成されている。
　そして、第３例においても、サブ画素１１００の第１電極１２０２の下に、光学調整層１４０２を挟んだ状態で、反射板１４０１が配される。反射板１４０１と第２電極１２０６との間に、有機層１２０４が発生する光を共振させる共振器構造が形成される。第１例や第２例と同様に、光学調整層１４０２の膜厚は、サブ画素１１００が表示すべき色に応じて異なっている。そして、第２例と同様に、第２電極１２０６の上面の位置は、サブ画素１１００Ｒ、１１００Ｇ、１１００Ｂで揃うように配置されている。
　図２５に示す第２例にあっては、第２電極１２０６の上面を揃えるために、反射板１４０１の下面は、サブ画素１１００Ｒ、１１００Ｇ、１１００Ｂの種類に応じた階段形状であった。
　これに対し、図２６に示す第３例においては、反射板１４０１の膜厚は、サブ画素１１００Ｒ、１１００Ｇ、１１００Ｂの種類に応じて異なるように設定されている。より具体的には、反射板１４０１Ｒ、１４０１Ｇ、１４０１Ｂの下面が揃うように膜厚が設定されている。
　反射板１４０１、光学調整層１４０２、第１電極１２０２および第２電極１２０６を構成する材料などについては、第１例において説明した内容と同様であるので、説明を省略する。
　（共振器構造：第４例）
　図２７は、共振器構造の第４例を説明するための模式的な断面図である。
　図２４に示す第１例において、サブ画素１１００の第１電極１２０２や第２電極１２０６は、共通の膜厚で形成されている。そして、サブ画素１１００の第１電極１２０２の下に、光学調整層１４０２を挟んだ状態で、反射板１４０１が配されている。
　これに対し、図２７に示す第４例においては、光学調整層１４０２を省略し、第１電極１２０２の膜厚を、サブ画素１１００Ｒ、１１００Ｇ、１１００Ｂの種類に応じて異なるように設定した。
　反射板１４０１は各サブ画素１１００において共通の膜厚で形成されている。第１電極１２０２の膜厚は、サブ画素１１００が表示すべき色に応じて異なっている。第１電極１２０２Ｒ、１２０２Ｇ、１２０２Ｂが異なる膜厚を有することにより、表示すべき色に応じた光の波長に最適な共振を生ずる光学的距離を設定することができる。
　反射板１４０１、第１電極１２０２及び第２電極１２０６を構成する材料などについては、第１例において説明した内容と同様であるので、説明を省略する。
　（共振器構造：第５例）
　図２８は、共振器構造の第５例を説明するための模式的な断面図である。
　図２４に示す第１例において、第１電極１２０２や第２電極１２０６は各サブ画素１１００において共通の膜厚で形成されている。そして、サブ画素１１００の第１電極１２０２の下に、光学調整層１４０２を挟んだ状態で、反射板１４０１が配されている。
　これに対し、図２８に示す第５例にあっては、光学調整層１４０２を省略し、代わりに、反射板１４０１の表面に酸化膜１４０４を形成した。酸化膜１４０４の膜厚は、サブ画素１１００Ｒ、１１００Ｇ、１１００Ｂの種類に応じて異なるように設定した。
　酸化膜１４０４の膜厚は、サブ画素１１００が表示すべき色に応じて異なっている。酸化膜１４０４Ｒ、１４０４Ｇ、１４０４Ｂが異なる膜厚を有することにより、表示すべき色に応じた光の波長に最適な共振を生ずる光学的距離を設定することができる。
　酸化膜１４０４は、反射板１４０１の表面を酸化した膜であって、例えば、アルミニウム酸化物、タンタル酸化物、チタン酸化物、マグネシウム酸化物、ジルコニウム酸化物等から構成される。酸化膜１４０４は、反射板１４０１と第２電極１２０６との間の光路長（光学的距離）を調整するための絶縁膜として機能する。
　サブ画素１１００Ｒ、１１００Ｇ、１１００Ｂの種類に応じて膜厚が異なる酸化膜１４０４は、例えば、以下のようにして形成することができる。
　まず、容器の中に電解液を充填し、反射板１４０１が形成された基板を電解液の中に浸漬する。また、反射板１４０１と対向するように電極を配置する。
　そして、電極を基準として正電圧を反射板１４０１に印加して、反射板１４０１を陽極酸化する。陽極酸化による酸化膜の膜厚は、電極に対する電圧値に比例する。そこで、反射板１４０１Ｒ、１４０１Ｇ、１４０１Ｂのそれぞれにサブ画素１１００Ｒ、１１００Ｇ、１１００Ｂの種類に応じた電圧を印加した状態で陽極酸化を行う。これによって、膜厚の異なる酸化膜１４０４を一括して形成することができる。
　反射板１４０１、第１電極１２０２及び第２電極１２０６を構成する材料などについては、第１例において説明した内容と同様であるので、説明を省略する。
　（共振器構造：第６例）
　図２９は、共振器構造の第６例を説明するための模式的な断面図である。第６例において、サブ画素１１００は、第１電極１２０２と有機層１２０４と第２電極１２０６とが積層されて構成されている。但し、第６例において、第１電極１２０２は、電極と反射板の機能を兼ねるように形成されている。第１電極（兼反射板）１２０２は、サブ画素１１００Ｒ、１１００Ｇ、１１００Ｂの種類に応じて選択された光学定数を有する材料によって形成されている。第１電極（兼反射板）１２０２による位相シフトが異なることによって、表示すべき色に応じた光の波長に最適な共振を生ずる光学的距離を設定することができる。
　第１電極（兼反射板）１２０２は、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）などの単体金属や、これらを主成分とする合金から構成することができる。例えば、サブ画素１１００Ｒの第１電極（兼反射板）１２０２Ｒを銅（Ｃｕ）で形成し、サブ画素１１００Ｇの第１電極（兼反射板）１２０２Ｇとサブ画素１１００Ｂの第１電極（兼反射板）１２０２Ｂとをアルミニウムで形成するといった構成とすることができる。
　第２電極１２０６を構成する材料などについては、第１例において説明した内容と同様であるので、説明を省略する。
　（共振器構造：第７例）
　図３０は、共振器構造の第７例を説明するための模式的な断面図である。第７例は、基本的には、サブ画素１１００Ｒ、１１００Ｇについては第６例を適用し、サブ画素１１００Ｂについては第１例を適用したといった構成である。この構成においても、表示すべき色に応じた光の波長に最適な共振を生ずる光学的距離を設定することができる。
　サブ画素１１００Ｒ、１１００Ｇに用いられる第１電極（兼反射板）１２０２Ｒ、１２０２Ｇは、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）等の単体金属や、これらを主成分とする合金から構成することができる。
　サブ画素１１００Ｂに用いられる、反射板１４０１Ｂ、光学調整層１４０２Ｂ及び第１電極１２０２Ｂを構成する材料などについては、第１例において説明した内容と同様であるので、説明を省略する。
　＜＜１６．　適用例＞＞
　例えば、本開示に係る技術は、様々な電子機器の表示部等に適用されてもよい。そこで、以下、本技術を適用することができる電子機器の例について説明する。
　（具体例１）
　図３１Ａは、デジタルスチルカメラ５００の外観の一例を示す正面図であり、図３１Ｂは、デジタルスチルカメラ５００の外観の一例を示す背面図である。このデジタルスチルカメラ５００は、レンズ交換式一眼レフレックスタイプのものであり、カメラ本体部（カメラボディ）５１１の正面略中央に交換式の撮影レンズユニット（交換レンズ）５１２を有し、正面左側に撮影者が把持するためのグリップ部５１３を有している。
　カメラ本体部５１１の背面中央から左側にずれた位置には、モニタ５１４が設けられている。モニタ５１４の上部には、電子ビューファインダ（接眼窓）５１５が設けられている。撮影者は、電子ビューファインダ５１５を覗くことによって、撮影レンズユニット５１２から導かれた被写体の光像を視認して構図決定を行うことが可能である。モニタ５１４や電子ビューファインダ５１５としては、本開示の実施形態に係る表示装置１０を用いることができる。
　（具体例２）
　図３２は、ヘッドマウントディスプレイ６００の外観図である。ヘッドマウントディスプレイ６００は、例えば、眼鏡形の表示部６１１の両側に、使用者の頭部に装着するための耳掛け部６１２を有している。このヘッドマウントディスプレイ６００において、その表示部６１１として本開示の実施形態に係る表示装置１０を用いることができる。
　（具体例３）
　図３３は、シースルーヘッドマウントディスプレイ６３４の外観図である。シースルーヘッドマウントディスプレイ６３４は、本体部６３２、アーム６３３および鏡筒６３１で構成される。
　本体部６３２は、アーム６３３および眼鏡６３０と接続される。具体的には、本体部６３２の長辺方向の端部はアーム６３３と結合され、本体部６３２の側面の一側は接続部材を介して眼鏡６３０と連結される。なお、本体部６３２は、直接的に人体の頭部に装着されてもよい。
　本体部６３２は、シースルーヘッドマウントディスプレイ６３４の動作を制御するための制御基板や、表示部を内蔵する。アーム６３３は、本体部６３２と鏡筒６３１とを接続させ、鏡筒６３１を支える。具体的には、アーム６３３は、本体部６３２の端部および鏡筒６３１の端部とそれぞれ結合され、鏡筒６３１を固定する。また、アーム６３３は、本体部６３２から鏡筒６３１に提供される画像に係るデータを通信するための信号線を内蔵する。
　鏡筒６３１は、本体部６３２からアーム６３３を経由して提供される画像光を、接眼レンズを通じて、シースルーヘッドマウントディスプレイ６３４を装着するユーザの目に向かって投射する。このシースルーヘッドマウントディスプレイ６３４において、本体部６３２の表示部に、本開示の実施形態に係る表示装置１０を用いることができる。
　（具体例４）
　図３４は、テレビジョン装置７１０の外観の一例を示す。このテレビジョン装置７１０は、例えば、フロントパネル７１２およびフィルターガラス７１３を含む映像表示画面部７１１を有し、この映像表示画面部７１１は、本開示の実施形態に係る表示装置１０により構成されている。
　（具体例５）
　図３５は、スマートフォン８００の外観の一例を示す。スマートフォン８００は、各種情報を表示する表示部８０２や、ユーザによる操作入力を受け付けるボタン等から構成される操作部等を有する。上記表示部８０２は、本実施形態に係る表示装置１０であることができる。
　（具体例６）
　図３６Ａ及び図３６Ｂは本開示の実施形態に係る表示装置１０を表示装置として有する自動車の内部の構成を示す図である。詳細には、図３６Ａは自動車の後方から前方にかけての自動車の内部の様子を示す図であり、図３６Ｂは自動車の斜め後方から斜め前方にかけての自動車の内部の様子を示す図である。
　図３６Ａ及び図３６Ｂに示される自動車は、センターディスプレイ９１１と、コンソールディスプレイ９１２と、ヘッドアップディスプレイ９１３と、デジタルリアミラー９１４と、ステアリングホイールディスプレイ９１５と、リアエンタテイメントディスプレイ９１６とを有する。これらディスプレイの一部または全部は、本開示の実施形態に係る表示装置１０を適用することができる。
　センターディスプレイ９１１は、センターコンソール９０７上の運転席９０１及び助手席９０２に対向する場所に配置されている。図３６Ａ及び図３６Ｂでは、運転席９０１側から助手席９０２側まで延びる横長形状のセンターディスプレイ９１１の例を示すが、センターディスプレイ９１１の画面サイズや配置場所は任意である。センターディスプレイ９１１は、種々のセンサ（図示省略）で検知された情報を表示することができる。具体的な一例としては、センターディスプレイ９１１は、イメージセンサで撮影した撮影画像、ＴｏＦ（Ｔｉｍｅ　ｏｆ　Ｆｌｉｇｈｔ）センサで計測された自動車前方や側方の障害物までの距離画像、赤外線センサで検出された乗客の体温等を表示することができる。センターディスプレイ９１１は、例えば、安全関連情報、操作関連情報、ライフログ、健康関連情報、認証／識別関連情報、及びエンタテイメント関連情報の少なくとも一つを表示するために用いることができる。
　安全関連情報は、居眠り検知、よそ見検知、同乗している子供のいたずら検知、シートベルト装着有無、乗員の置き去り検知などの情報であり、例えばセンターディスプレイ１９１１の裏面側に重ねて配置されたセンサ（図示省略）にて検知される情報である。操作関連情報は、センサを用いて乗員の操作に関するジェスチャを検知する。検知されるジェスチャは、自動車内の種々の設備の操作を含んでいてもよい。例えば、上記センサは、空調設備、ナビゲーション装置、ＡＶ（Ａｕｄｉｏ/Ｖｉｓｕａｌ）装置、照明装置等の操作を検知する。ライフログは、乗員全員のライフログを含む。例えば、ライフログは、乗車中の各乗員の行動記録を含む。ライフログを取得及び保存することで、事故時に乗員がどのような状態であったかを確認できる。健康関連情報は、温度センサを用いて乗員の体温を検知し、検知した体温に基づいて乗員の健康状態を推測する。あるいは、イメージセンサを用いて乗員の顔を撮像し、撮像した顔の表情から乗員の健康状態を推測してもよい。さらに、乗員に対して自動音声で会話を行って、乗員の回答内容に基づいて乗員の健康状態を推測してもよい。認証／識別関連情報は、センサを用いて顔認証を行うキーレスエントリ機能や、顔識別でシート高さや位置の自動調整機能などを含む。エンタテイメント関連情報は、センサを用いて乗員によるＡＶ装置の操作情報を検出する機能や、センサで乗員の顔を認識して、乗員に適したコンテンツをＡＶ装置にて提供する機能などを含む。
　コンソールディスプレイ９１２は、例えばライフログ情報の表示に用いることができる。コンソールディスプレイ９１２は、運転席９０１と助手席９０２の間のセンターコンソール９０７のシフトレバー９０８の近くに配置されている。コンソールディスプレイ９１２も、種々のセンサ（図示省略）で検知された情報を表示することができる。また、コンソールディスプレイ９１２には、イメージセンサで撮像された車両周辺の画像を表示してもよいし、車両周辺の障害物までの距離画像を表示してもよい。
　ヘッドアップディスプレイ９１３は、運転席９０１の前方のフロントガラス９０４の奥に仮想的に表示される。ヘッドアップディスプレイ９１３は、例えば、安全関連情報、操作関連情報、ライフログ、健康関連情報、認証／識別関連情報、及びエンタテイメント関連情報の少なくとも一つを表示するために用いることができる。ヘッドアップディスプレイ９１３は、運転席９０１の正面に仮想的に配置されることが多いため、自動車の速度や燃料（バッテリ）残量等の自動車の操作に直接関連する情報を表示するのに適している。
　デジタルリアミラー９１４は、自動車の後方を表示できるだけでなく、後部座席の乗員の様子も表示できるため、デジタルリアミラー９１４の裏面側に重ねてセンサ（図示省略）を配置することで、例えばライフログ情報の表示に用いることができる。
　ステアリングホイールディスプレイ９１５は、自動車のハンドル９０６の中心付近に配置されている。ステアリングホイールディスプレイ９１５は、例えば、安全関連情報、操作関連情報、ライフログ、健康関連情報、認証／識別関連情報、及びエンタテイメント関連情報の少なくとも一つを表示するために用いることができる。特に、ステアリングホイールディスプレイ９１５は、運転者の手の近くにあるため、運転者の体温等のライフログ情報を表示したり、ＡＶ装置や空調設備等の操作に関する情報などを表示するのに適している。
　リアエンタテイメントディスプレイ９１６は、運転席９０１や助手席９０２の背面側に取り付けられており、後部座席の乗員が視聴するためのものである。リアエンタテイメントディスプレイ９１６は、例えば、安全関連情報、操作関連情報、ライフログ、健康関連情報、認証／識別関連情報、及びエンタテイメント関連情報の少なくとも一つを表示するために用いることができる。特に、リアエンタテイメントディスプレイ９１６は、後部座席の乗員の目の前にあるため、後部座席の乗員に関連する情報が表示される。例えば、ＡＶ装置や空調設備の操作に関する情報を表示したり、後部座席の乗員の体温等を温度センサ（図示省略）で計測した結果を表示してもよい。
　＜＜１７．　補足＞＞
　以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
　また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記の効果とともに、または上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。
　なお、本技術は以下のような構成も取ることができる。
（１）
　半導体基板内にチャネル形成領域を有する第１のトランジスタと、
　前記半導体基板の上方に積層された酸素供給層と、
　前記酸素供給層の上面上に設けられた第１の酸化物半導体層内にチャネル形成領域を有する第２のトランジスタと、
　前記酸素供給層の下面上に設けられた第２の酸化物半導体層と、
　前記酸素供給層の上方に積層され、前記第１のトランジスタ及び前記第２のトランジスタと接続される発光素子と、
　を備え、
　前記半導体基板の上方から見た場合、前記第１の酸化物半導体層と前記第２の酸化物半導体層とは、重畳していない、
　表示装置。
（２）
　前記半導体基板の膜厚方向に沿って前記表示装置を切断した断面において、
　前記第１のトランジスタの上方に、前記第２のトランジスタが設けられている、
　上記（１）に記載の表示装置。
（３）
　前記第１及び第２の酸化物半導体層は、アルミニウム、インジウム、ガリウム、スズ、及び、亜鉛からなる群から選択される少なくとも１つの元素を含む、上記（１）又は（２）に記載の表示装置。
（４）
　前記酸素供給層は、シリコン又はアルミニウムを含む酸化膜を有する、上記（１）～（３）のいずれか１つに記載の表示装置。
（５）
　前記第２の酸化物半導体層は、前記第１の酸化物半導体層に比べて、単位体積当たりの導電性が高い、上記（１）～（４）のいずれか１つに記載の表示装置。
（６）
　前記酸素供給層は、第１の膜と、前記第１の膜上に積層された第２の膜と、を有し、
　前記第２の膜は、前記第１の膜に比べて、周囲から電子を奪う酸化作用が強い、
　上記（１）～（５）のいずれか１つに記載の表示装置。
（７）
　前記第１の膜及び前記第２の膜は、シリコン又はアルミニウムを含む酸化膜からなる、上記（６）に記載の表示装置。
（８）
　前記酸素供給層の下面に設けられた還元作用層をさらに備える、
　上記（４）に記載の表示装置。
（９）
　前記還元作用層は、水素を供給する水素供給層からなる、上記（８）に記載の表示装置。
（１０）
　前記水素供給層は、シリコンを含む窒化膜からなる、
　上記（９）に記載の表示装置。
（１１）
　前記第１及び第２の酸化物半導体層は、単位体積当たりの導電性が同等である、上記（１）～（４）のいずれか１つに記載の表示装置。
（１２）
　前記第２の酸化物半導体層内にチャネル形成領域を有する第３のトランジスタをさらに備える、上記（１１）に記載の表示装置。
（１３）
　前記酸素供給層はトレンチを有し、
　前記第２の酸化物半導体層は、少なくとも前記トレンチの底部を覆い、
　前記第１の酸化物半導体層は、少なくとも前記酸素供給層の上面の一部を覆う、
　上記（１）～（１２）のいずれか１つに記載の表示装置。
（１４）
　前記トレンチは、階段状の断面を有し、
　階段の上面上には、第３の酸化物半導体層が設けられている、
　上記（１３）に記載の表示装置。
（１５）
　前記酸素供給層の上面を覆い、且つ、前記トレンチ内に埋め込まれたガスバリア膜をさらに備える、上記（１３）又は（１４）に記載の表示装置。
（１６）
　前記半導体基板内にチャネル形成領域を有する第４のトランジスタと、
　前記第１の酸化物半導体層内にチャネル形成領域を有する第５のトランジスタと、
　をさらに備える、
　上記（１）～（１５）のいずれか１つに記載の表示装置。
（１７）
　前記第１のトランジスタは、電流源及び前記発光素子と電気的に接続され、信号電圧に応じた電流を前記発光素子に供給する駆動トランジスタであり、
　前記第２のトランジスタは、前記駆動トランジスタと電気的に接続し、容量部を介して前記信号電圧を前記駆動トランジスタに供給する書込みトランジスタであり、
　前記第４のトランジスタは、前記駆動トランジスタと電気的に接続され、前記発光素子の発光を制御する発光制御トランジスタであり、
　前記第５のトランジスタは、前記発光素子と電気的に接続され、非発光期間に前記発光素子が発光しないように制御するスイッチングトランジスタである、
　上記（１６）に記載の表示装置。
（１８）
　前記発光素子は、ＯＬＥＤである、上記（１）～（１７）のいずれか１つに記載の表示装置。
（１９）
　半導体基板の上方に酸素供給層を形成することと、
　前記酸素供給層にトレンチを形成することと、
　前記酸素供給層上に酸化物半導体材料を堆積させることで、堆積された前記酸化物半導体材料が前記トレンチの段差で分断されて、前記酸素供給層の上面上に第１の酸化物半導体層を形成し、前記酸素供給層の下面側には第２の酸化物半導体層を形成することと、
　を含む、
　表示装置の製造方法。
（２０）
　表示装置を搭載する電子機器であって、
　前記表示装置は、
　半導体基板内にチャネル形成領域を有する第１のトランジスタと、
　前記半導体基板の上方に積層された酸素供給層と、
　前記酸素供給層の上面上に設けられた第１の酸化物半導体層内にチャネル形成領域を有する第２のトランジスタと、
　前記酸素供給層の下面上に設けられた第２の酸化物半導体層と、
　前記酸素供給層の上方に積層され、前記第１のトランジスタ及び前記第２のトランジスタと接続される発光素子と、
　を備え、
　前記半導体基板の上方から見た場合、前記第１の酸化物半導体層と前記第２の酸化物半導体層とは、重畳していない、
　電子機器。
（２１）
　半導体基板内にチャネル形成領域を有する第１のトランジスタと、
　前記半導体基板の上方に積層された酸素供給層と、
　前記酸素供給層の上面上に設けられた第１の酸化物半導体層内にチャネル形成領域を有する第２のトランジスタと、
　前記酸素供給層の下面上に設けられた第２の酸化物半導体層と、
　を備え、
　前記半導体基板の上方から見た場合、前記第１の酸化物半導体層と前記第２の酸化物半導体層とは、重畳していない、
　半導体装置。
　　１０、１０ａ　　表示装置
　　２０　　画素
　　３０　　画素アレイ部
　　３１　　走査線
　　３２、３３　　駆動線
　　３４　　信号線
　　４０　　書き込み走査部
　　５０、６０　　駆動走査部
　　７０　　信号出力部
　　８０　　表示パネル
　　１００　　半導体基板
　　１０２、１０８、２１２、２５０　　ゲート電極
　　１０４　　拡散領域
　　１０６　　素子分離部
　　１１０　　側壁膜
　　２００　　配線層
　　２０２　　絶縁膜
　　２０４　　配線
　　２０６、２１４　　ビア
　　２２２、２２４、２２４ｂ、２２６　　酸化物半導体層
　　２３０、２３０ａ、２３０ｂ、２３０ｃ、２３０ｄ、２３０ｅ、２３０ｆ、２３０ｇ、２３１、２３２　　酸素供給層
　　２４０　　還元作用層
　　３００　　発光部
　　３１０、３１２　　電極
　　３１４　　発光層
　　３２０　　パッド
　　４００　　フォトレジスト
　　４０２　　ガスバリア膜
　　４１２　　窒化膜
　　４５０　　トレンチ
　　４５１、４５２、４５３　　段
　　５００　　デジタルスチルカメラ
　　５１１　　カメラ本体部
　　５１２　　撮影レンズユニット
　　５１３　　グリップ部
　　５１４　　モニタ
　　５１５　　電子ビューファインダ
　　６００　　ヘッドマウントディスプレイ
　　６１１、８０２　　表示部
　　６１２　　耳掛け部
　　６３０　　眼鏡
　　６３１　　鏡筒
　　６３２　　本体部
　　６３３　　アーム
　　６３４　　シースルーヘッドマウントディスプレイ
　　７１０　　テレビジョン装置
　　７１１　　映像表示画面部
　　７１２　　フロントパネル
　　７１３　　フィルターガラス
　　８００　　スマートフォン
　　９０１　　運転席
　　９０２　　助手席
　　９０４　　フロントガラス
　　９０６　　ハンドル
　　９０７　　センターコンソール
　　９０８　　シフトレバー
　　９１１　　センターディスプレイ
　　９１２　　コンソールディスプレイ
　　９１３　　ヘッドアップディスプレイ
　　９１４　　デジタルリアミラー
　　９１５　　ステアリングホイールディスプレイ
　　９１６　　リアエンタテイメントディスプレイ
　　ＥＬ　　発光素子
　　Ｔｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４、Ｔｒ５、Ｔｒ６　　トランジスタ
　　Ｃ１、Ｃ２　　容量部

Claims (20)

  1. 　半導体基板内にチャネル形成領域を有する第１のトランジスタと、
    　前記半導体基板の上方に積層された酸素供給層と、
    　前記酸素供給層の上面上に設けられた第１の酸化物半導体層内にチャネル形成領域を有する第２のトランジスタと、
    　前記酸素供給層の下面上に設けられた第２の酸化物半導体層と、
    　前記酸素供給層の上方に積層され、前記第１のトランジスタ及び前記第２のトランジスタと接続される発光素子と、
    　を備え、
    　前記半導体基板の上方から見た場合、前記第１の酸化物半導体層と前記第２の酸化物半導体層とは、重畳していない、
    　表示装置。
  2. 　前記半導体基板の膜厚方向に沿って前記表示装置を切断した断面において、
    　前記第１のトランジスタの上方に、前記第２のトランジスタが設けられている、
    　請求項１に記載の表示装置。
  3. 　前記第１及び第２の酸化物半導体層は、アルミニウム、インジウム、ガリウム、スズ、及び、亜鉛からなる群から選択される少なくとも１つの元素を含む、請求項１に記載の表示装置。
  4. 　前記酸素供給層は、シリコン又はアルミニウムを含む酸化膜を有する、請求項１に記載の表示装置。
  5. 　前記第２の酸化物半導体層は、前記第１の酸化物半導体層に比べて、単位体積当たりの導電性が高い、請求項１に記載の表示装置。
  6. 　前記酸素供給層は、第１の膜と、前記第１の膜上に積層された第２の膜と、を有し、
    　前記第２の膜は、前記第１の膜に比べて、周囲から電子を奪う酸化作用が強い、
    　請求項１に記載の表示装置。
  7. 　前記第１の膜及び前記第２の膜は、シリコン又はアルミニウムを含む酸化膜からなる、請求項６に記載の表示装置。
  8. 　前記酸素供給層の下面に設けられた還元作用層をさらに備える、
    　請求項４に記載の表示装置。
  9. 　前記還元作用層は、水素を供給する水素供給層からなる、請求項８に記載の表示装置。
  10. 　前記水素供給層は、シリコンを含む窒化膜からなる、
    　請求項９に記載の表示装置。
  11. 　前記第１及び第２の酸化物半導体層は、単位体積当たりの導電性が同等である、請求項１に記載の表示装置。
  12. 　前記第２の酸化物半導体層内にチャネル形成領域を有する第３のトランジスタをさらに備える、請求項１１に記載の表示装置。
  13. 　前記酸素供給層はトレンチを有し、
    　前記第２の酸化物半導体層は、少なくとも前記トレンチの底部を覆い、
    　前記第１の酸化物半導体層は、少なくとも前記酸素供給層の上面の一部を覆う、
    　請求項１に記載の表示装置。
  14. 　前記トレンチは、階段状の断面を有し、
    　階段の上面上には、第３の酸化物半導体層が設けられている、
    　請求項１３に記載の表示装置。
  15. 　前記酸素供給層の上面を覆い、且つ、前記トレンチ内に埋め込まれたガスバリア膜をさらに備える、請求項１３に記載の表示装置。
  16. 　前記半導体基板内にチャネル形成領域を有する第４のトランジスタと、
    　前記第１の酸化物半導体層内にチャネル形成領域を有する第５のトランジスタと、
    　をさらに備える、
    　請求項１に記載の表示装置。
  17. 　前記第１のトランジスタは、電流源及び前記発光素子と電気的に接続され、信号電圧に応じた電流を前記発光素子に供給する駆動トランジスタであり、
    　前記第２のトランジスタは、前記駆動トランジスタと電気的に接続し、容量部を介して前記信号電圧を前記駆動トランジスタに供給する書込みトランジスタであり、
    　前記第４のトランジスタは、前記駆動トランジスタと電気的に接続され、前記発光素子の発光を制御する発光制御トランジスタであり、
    　前記第５のトランジスタは、前記発光素子と電気的に接続され、非発光期間に前記発光素子が発光しないように制御するスイッチングトランジスタである、
    　請求項１６に記載の表示装置。
  18. 　前記発光素子は、ＯＬＥＤである、請求項１に記載の表示装置。
  19. 　半導体基板の上方に酸素供給層を形成することと、
    　前記酸素供給層にトレンチを形成することと、
    　前記酸素供給層上に酸化物半導体材料を堆積させることで、堆積された前記酸化物半導体材料が前記トレンチの段差で分断されて、前記酸素供給層の上面上に第１の酸化物半導体層を形成し、前記酸素供給層の下面側には第２の酸化物半導体層を形成することと、
    　を含む、
    　表示装置の製造方法。
  20. 　表示装置を搭載する電子機器であって、
    　前記表示装置は、
    　半導体基板内にチャネル形成領域を有する第１のトランジスタと、
    　前記半導体基板の上方に積層された酸素供給層と、
    　前記酸素供給層の上面上に設けられた第１の酸化物半導体層内にチャネル形成領域を有する第２のトランジスタと、
    　前記酸素供給層の下面上に設けられた第２の酸化物半導体層と、
    　前記酸素供給層の上方に積層され、前記第１のトランジスタ及び前記第２のトランジスタと接続される発光素子と、
    　を備え、
    　前記半導体基板の上方から見た場合、前記第１の酸化物半導体層と前記第２の酸化物半導体層とは、重畳していない、
    　電子機器。
PCT/JP2025/021750 2024-07-08 2025-06-17 表示装置、表示装置の製造方法及び電子機器 Pending WO2026014158A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2024-109678 2024-07-08
JP2024109678 2024-07-08

Publications (1)

Publication Number Publication Date
WO2026014158A1 true WO2026014158A1 (ja) 2026-01-15

Family

ID=98386405

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2025/021750 Pending WO2026014158A1 (ja) 2024-07-08 2025-06-17 表示装置、表示装置の製造方法及び電子機器

Country Status (1)

Country Link
WO (1) WO2026014158A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012227523A (ja) * 2011-04-08 2012-11-15 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2015164181A (ja) * 2014-01-30 2015-09-10 株式会社半導体エネルギー研究所 半導体装置、電子機器及び半導体装置の作製方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012227523A (ja) * 2011-04-08 2012-11-15 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2015164181A (ja) * 2014-01-30 2015-09-10 株式会社半導体エネルギー研究所 半導体装置、電子機器及び半導体装置の作製方法

Similar Documents

Publication Publication Date Title
CN111508975B (zh) 具有硅顶栅薄膜晶体管和半导体氧化物顶栅薄膜晶体管的显示器
US6593691B2 (en) EL display device
US6559594B2 (en) Light-emitting device
USRE48032E1 (en) Thin-film semiconductor substrate, light-emitting panel, and method of manufacturing the thin-film semiconductor substrate
US20150008400A1 (en) Organic light emitting display devices and methods of manufacturing organic light emitting display devices
KR20190100554A (ko) 유기 발광 표시 장치
JP2019020677A (ja) Ｏｌｅｄ表示装置、その回路、及びその製造方法
KR20200093718A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
JP2001236027A (ja) Ｅｌ表示装置
US8013325B2 (en) Thin film transistor, organic light emitting device including thin film transistor, and manufacturing method thereof
US20250287783A1 (en) Display device and method of manufacturing display device
CN112689893B (zh) 显示装置和电子设备
KR102486234B1 (ko) 유기발광 표시패널
JP2010108957A (ja) 表示装置およびその製造方法
JP7499089B2 (ja) 表示装置
KR20160141251A (ko) 유기발광표시장치
WO2026014158A1 (ja) 表示装置、表示装置の製造方法及び電子機器
WO2024150742A1 (ja) 表示装置及び電子機器
US20250363944A1 (en) Display apparatus and electronic device
US20260013229A1 (en) Display device and electronic device including the same
WO2025173569A1 (ja) 発光装置及び電子機器
US20240178209A1 (en) Display Device Including Oxide Semiconductor

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 25836720

Country of ref document: EP

Kind code of ref document: A1