WO2026004347A1 - 光学パッケージ、モジュール、および、光学パッケージの製造方法 - Google Patents

光学パッケージ、モジュール、および、光学パッケージの製造方法

Info

Publication number
WO2026004347A1
WO2026004347A1 PCT/JP2025/016632 JP2025016632W WO2026004347A1 WO 2026004347 A1 WO2026004347 A1 WO 2026004347A1 JP 2025016632 W JP2025016632 W JP 2025016632W WO 2026004347 A1 WO2026004347 A1 WO 2026004347A1
Authority
WO
WIPO (PCT)
Prior art keywords
optical package
semiconductor chip
interposer substrate
optical
speed transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2025/016632
Other languages
English (en)
French (fr)
Inventor
剣人 小林
光 大平
光司 土屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of WO2026004347A1 publication Critical patent/WO2026004347A1/ja
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors

Definitions

  • This technology relates to optical packages. More specifically, it relates to hollow optical packages, modules, and methods for manufacturing optical packages.
  • optical packages with a hollow structure have been used to protect semiconductor chips equipped with light-receiving elements, with the hollow space in which the semiconductor chip is located sealed with glass.
  • an optical package has been proposed in which part of the backside of the semiconductor chip is adhered to a substrate and connected by wire bonding, and the hollow space surrounded by the substrate and glass mounting frame is sealed with glass (see, for example, Patent Document 1).
  • This optical package is mounted to a mounting board via solder balls arranged on the backside of the substrate.
  • This technology was developed in light of these circumstances, and aims to realize an optical package capable of high-speed transmission.
  • This technology was developed to solve the above-mentioned problems, and its first aspect is an optical package and control method comprising: an interposer substrate in which a convex portion is formed on the substrate plane along the periphery except for a partial area, and an opening is formed in the area surrounded by the convex portion; a semiconductor chip placed in the opening; and a high-speed transmission line having one end connected to the semiconductor chip and the other end protruding outside the interposer substrate via the partial area. This has the effect of suppressing increases in the size of the optical package.
  • the difference in height between the terminal surface of the semiconductor chip and the terminal surface of the high-speed transmission line from a predetermined reference plane is less than a predetermined tolerance. This facilitates the mounting of the FPC cable.
  • the difference between the height from a predetermined reference plane to the convex portion and the height from the reference plane to the farthest of the two surfaces of the high-speed transmission line is less than a predetermined tolerance. This makes it easier to seal the hollow portion.
  • this first aspect may further include a pair of glasses attached to both sides of the high-speed transmission line, respectively. This has the effect of improving the adhesion characteristics of the high-speed transmission line.
  • the opening may not penetrate the interposer substrate, and the semiconductor chip may be attached to the bottom surface of the opening.
  • a heat dissipation member may be further provided, the opening may penetrate the interposer substrate, the opening may be blocked by the heat dissipation member, and the semiconductor chip may be bonded to the heat dissipation member. This provides the effect of improving heat dissipation performance.
  • lands may be further provided for mounting the interposer substrate to a mounting substrate. This provides the effect of mounting the interposer substrate.
  • a connector may be further provided for connecting the interposer substrate to a mounting substrate. This provides the effect of mounting the interposer substrate.
  • the high-speed transmission line may be an FPC (Flexible Printed Circuits) cable. This has the effect of enabling electrical signals to be extracted from the semiconductor chip.
  • FPC Flexible Printed Circuits
  • the high-speed transmission line may be an optical waveguide including optical wiring. This has the effect of improving the transmission speed.
  • a silicon bridge chip may be further provided that connects the semiconductor chip and the interposer substrate. This has the effect of improving design freedom.
  • this first aspect may further include a light-shielding member that covers at least a portion of the surface of the silicon bridge chip. This has the effect of suppressing flare.
  • the silicon bridge chip may include an electrical-optical conversion chip that converts between electrical signals and optical signals
  • the high-speed transmission line may be an optical waveguide including optical wiring
  • one end of the high-speed transmission line may be connected to the semiconductor chip via the electrical-optical conversion chip. This results in an improved transmission speed.
  • the semiconductor chip may include first and second semiconductor chips
  • the silicon bridge chip may include a first silicon bridge chip connecting the first semiconductor chip to the interposer substrate, a second silicon bridge chip connecting the second semiconductor chip to the interposer substrate, and a third silicon bridge chip connecting the first semiconductor chip to the second semiconductor chip.
  • this first aspect may further comprise an anti-reflection material that covers at least a portion of the surface of the high-speed transmission line. This has the effect of suppressing flare.
  • At least a portion of the surface of the high-speed transmission line may be subjected to an anti-reflection treatment. This has the effect of suppressing flare.
  • this first aspect may further include a heat sink attached to at least one of the two surfaces of the high-speed transmission line. This has the effect of improving heat dissipation performance.
  • a second aspect of the present technology is a module comprising: an interposer substrate having a convex portion formed on the substrate plane along the periphery except for a partial area, and an opening formed in the area surrounded by the convex portion; a semiconductor chip placed in the opening; a high-speed transmission line having one end connected to the semiconductor chip and the other end protruding outside the interposer substrate via the partial area; and a mounting substrate connected to the other end of the high-speed transmission line.
  • 1 is an example of a cross-sectional view of a camera module according to a first embodiment of the present technology
  • 1A and 1B are an example of a cross-sectional view and a perspective view of an optical package according to a first embodiment of the present technology
  • 1A and 1B are examples of a top view and a bottom view of an optical package according to a first embodiment of the present technology
  • This is an example of a cross-sectional view of the wiring portion of an FPC (Flexible Printed Circuit) cable in the first embodiment of the present technology.
  • 10 is a cross-sectional view showing a secondary mounting example of the optical package according to the first embodiment of the present technology;
  • 10A to 10C are diagrams for explaining a manufacturing process up to connection of an FPC cable according to the first embodiment of the present technology.
  • 10A to 10C are diagrams for explaining a manufacturing process up to removal of a jig or tool according to the first embodiment of the present technology.
  • 1 is an example of a top view of an optical package in a case where there are two or three FPC cables according to the first embodiment of the present technology;
  • 1 is an example of a top view of an optical package in a case where four FPC cables are included according to the first embodiment of the present technology;
  • 4 is a flowchart illustrating an example of a manufacturing process of an optical package according to the first embodiment of the present technology.
  • FIG. 10 is an example of a cross-sectional view of an optical package according to a second embodiment of the present technology.
  • 13 is an example of a cross-sectional view of an optical package according to a third embodiment of the present technology.
  • 13A and 13B are examples of a cross-sectional view and a bottom view of an optical package according to a fourth embodiment of the present technology.
  • FIG. 13 is a cross-sectional view showing a secondary mounting example of the optical package according to the fourth embodiment of the present technology.
  • 13A and 13B are an example of a cross-sectional view and a bottom view of an optical package in a case where the second embodiment is applied to the fourth embodiment of the present technology;
  • 13 is an example of a cross-sectional view of an optical package according to a fifth embodiment of the present technology.
  • 19A and 19B are examples of a cross-sectional view and a top view of an optical package according to a sixth embodiment of the present technology.
  • FIG. 23 is an example of a top view of a silicon bridge chip according to a sixth embodiment of the present technology.
  • FIG. 23 is a cross-sectional view showing a secondary mounting example of the optical package according to the sixth embodiment of the present technology.
  • 19A to 19C are diagrams for explaining a manufacturing process up to connection of a silicon bridge chip according to a sixth embodiment of the present technology.
  • 19A to 19C are diagrams for explaining a manufacturing process up to bonding of a seal glass in a sixth embodiment of the present technology.
  • 19A and 19B are an example of a cross-sectional view and a top view of an optical package according to a first modified example of the sixth embodiment of the present technology.
  • 19A to 19C are diagrams for explaining a manufacturing process according to a first modified example of the sixth embodiment of the present technology.
  • 22A and 22B are an example of a cross-sectional view and a top view of an optical package according to a second modified example of the sixth embodiment of the present technology.
  • 23 is an example of a cross-sectional view of an electrical-optical conversion chip according to a second modified example of the sixth embodiment of the present technology;
  • 19A to 19C are diagrams for explaining a manufacturing process up to connection of a silicon bridge chip in a second modified example of the sixth embodiment of the present technology.
  • 19A to 19C are diagrams for explaining a manufacturing process up to bonding of a seal glass in a second modified example of the sixth embodiment of the present technology.
  • 13A and 13B are an example of a cross-sectional view and a top view of an optical package in which the first modified example of the sixth embodiment of the present technology is applied to the second modified example of the sixth embodiment of the present technology;
  • 13A to 13C are diagrams for explaining a manufacturing process of an optical package in which the first modified example of the sixth embodiment of the present technology is applied to the second modified example of the sixth embodiment of the present technology;
  • 22A and 22B are an example of a cross-sectional view and a top view of an optical package according to a third modified example of the sixth embodiment of the present technology.
  • 29A to 29C are diagrams for explaining a manufacturing process up to connection of a silicon bridge chip in a third modified example of the sixth embodiment of the present technology.
  • 19A to 19C are diagrams for explaining a manufacturing process up to bonding of a seal glass in a third modified example of the sixth embodiment of the present technology.
  • 13A and 13B are an example of a cross-sectional view and a top view of an optical package in which the first modified example of the sixth embodiment of the present technology is applied to the third modified example of the sixth embodiment of the present technology
  • 13A to 13C are diagrams for explaining a manufacturing process of an optical package in which the first modified example of the sixth embodiment of the present technology is applied to the third modified example of the sixth embodiment of the present technology
  • 19A and 19B are examples of a cross-sectional view and a top view of an optical package according to a seventh embodiment of the present technology.
  • 19A and 19B are examples of cross-sectional views and top views of optical packages in which the coverage of the anti-reflection material is different according to a seventh embodiment of the present technology;
  • FIG. 23 is an example of a top view of an optical package having an anti-reflection coating applied to an end surface thereof according to a seventh embodiment of the present technology
  • 19A to 19C are diagrams for explaining a manufacturing process of an optical package according to a seventh embodiment of the present technology.
  • 19A and 19B are examples of a cross-sectional view and a top view of an optical package according to an eighth embodiment of the present technology.
  • 19 is an example of a cross-sectional view of an optical package according to an eighth embodiment of the present technology.
  • 1 is a block diagram showing an example of a schematic configuration of a vehicle control system
  • FIG. 2 is an explanatory diagram showing an example of the installation positions of an outside-vehicle information detection unit and an imaging unit.
  • First embodiment (example of pulling out an FPC cable) 2.
  • Second embodiment (example in which a semiconductor chip is die-bonded to a heat sink and an FPC cable is pulled out) 3.
  • Third embodiment (example of drawing out an FPC cable with glass attached on both sides) 4.
  • Fourth embodiment (example in which a connector is provided and an FPC cable is pulled out) 5.
  • Fifth embodiment (example of drawing out optical wiring) 6.
  • Sixth embodiment (example in which a semiconductor chip and an interposer substrate are connected by a silicon bridge chip and an FPC cable is drawn out) 7.
  • Seventh embodiment (example of drawing out an FPC cable coated with an anti-reflection material) 8.
  • Eighth embodiment (example of drawing out an FPC cable with a heat dissipation member attached) 9. Examples of applications to mobile devices
  • First embodiment [Example of camera module configuration] 1 is an example cross-sectional view of a camera module 100 according to an embodiment of the present technology.
  • This camera module 100 is mounted, for example, in a lens-interchangeable camera, and the camera module 100 in the figure is in a state before an interchangeable lens is attached.
  • the camera module 100 includes a housing 110, mounting substrates 121, 122, and 123, a heat dissipation block 130, a heat dissipation fan 150, and an optical package 200. Note that the camera module 100 is an example of a module described in the claims.
  • the optical package 200 comprises a sealing glass 210, an interposer substrate 220, and an FPC cable 240. Details of the structure of the optical package 200 will be described later.
  • the interposer substrate 220 has a hollow portion (not shown), which is sealed by the sealing glass 210.
  • a ceramic substrate is used as the interposer substrate 220.
  • the direction from the interposer substrate 220 to the sealing glass 210 is referred to as the upward direction.
  • one end of the FPC cable 240 is connected to a semiconductor chip (not shown) inside the hollow portion, and the other end protrudes outside the hollow portion. In other words, the other end of the FPC cable 240 is pulled out outside the hollow portion.
  • Mounting board 121 is disposed below optical package 200 and has a through-hole formed in part of it.
  • Various circuits and components are provided on the top and bottom surfaces of mounting board 121, and the components on the bottom surface are electrically connected to mounting board 122 via FPC cable 141.
  • the heat dissipation block 130 connects the underside of the optical package 200 to the protruding portion toward the inside of the housing 110 via a through-hole in the mounting substrate 121.
  • Mounting board 122 is disposed below mounting board 121, and various circuits and components such as an FPGA (Field Programmable Gate Array) 144 are provided on its upper and lower surfaces. The other end of FPC cable 240 is also connected to mounting board 122.
  • FPGA Field Programmable Gate Array
  • the FPGA 144 is provided on the upper surface of the mounting board 122, and the upper surface of the FPGA 144 is connected to a protruding portion of the housing 110 via a TIM (Thermal Interface Material) 145.
  • This FPGA 144 performs various image processing operations on image data from the semiconductor package 200, for example.
  • heat generated in the optical package 200 and mounting board 122 is released to the housing 110 via the heat dissipation block 130 and TIM material 145.
  • the white arrows in the figure indicate the heat conduction paths.
  • Mounting board 123 is connected to the bottom of mounting board 122, and various circuits and components such as external connection terminals 143 are provided on its top and bottom surfaces. Mounting board 123 is also electrically connected to mounting board 122 via FPC cable 142.
  • the external connection terminal 143 is provided below the mounting board 123 and is electrically connected to the outside of the camera module 100.
  • the heat dissipation fan 150 is located below the housing 110 and cools the housing 110.
  • the gray arrows indicate the airflow.
  • Example of optical package configuration 2A and 2B are an example of a cross-sectional view and a perspective view of an optical package 200 according to the first embodiment of the present technology, in which "a” is an example of a cross-sectional view of the optical package 200, and "b” is an example of a perspective view of the optical package 200 before application of adhesive 251-1.
  • the optical package 200 comprises a sealing glass 210, an interposer substrate 220, a semiconductor chip 231, and an FPC cable 240.
  • the space surrounded by the sealing glass 210 and the interposer substrate 220 is referred to as the "hollow portion.”
  • a predetermined number of wirings 221 are formed within the interposer substrate 220.
  • the bottom surface of the interposer substrate 220 is flat, and a convex portion is formed on the top surface along the periphery, with the exception of a small area.
  • the convex portion corresponds to the area surrounded by the XZ coordinates (X0, Z2), (X0, Z4), (X1, Z2), and (X1, Z4) of a in the figure.
  • An opening is formed on the upper surface of the interposer substrate 220 inside the hollow portion in the area surrounded by the convex portion.
  • the opening does not penetrate the interposer substrate 220, and creates a step when viewed from the X-axis and Y-axis directions.
  • the area surrounded by the XZ coordinates (X2, Z1), (X2, Z2), (X3, Z1), and (X3, Z2) of a in the same figure corresponds to the opening.
  • the FPC cable 240 has a faster transmission speed than the wiring 221, typically several tens of gigabits per second (Gbps).
  • Gbps gigabits per second
  • One end of the FPC cable 240 is connected to the top surface of the semiconductor chip 231, and the other end protrudes (in other words, is pulled out) outside the interposer substrate 220 via an area where no protrusions are formed.
  • the convex portion of the interposer substrate 220 is formed in a "C" shape along the outer periphery of the interposer substrate 220, with part of the periphery removed.
  • the area surrounded by coordinates (X4, Y2), (X4, Y3), (X5, Y2) and (X5, Y3) in b in the figure indicates a location where no convex portion is formed.
  • the FPC cable 240 protrudes (is pulled out) through this location.
  • the area surrounded by coordinates (X1, Y0), (X1, Y5), (X4, Y0) and (X4, Y5) in b in the figure indicates the inner periphery of the convex portion, where a step is created.
  • the height from the bottom surface of the opening of the interposer substrate 220 to the terminal surface of the FPC cable 240 is approximately the same as the height from that bottom surface to the connection terminal surface of the semiconductor chip 231, and that the difference therebetween is less than a specified tolerance.
  • Z1 in the figure at a is the Z coordinate of the bottom surface of the opening.
  • the Z coordinates of the terminal surface of the FPC cable 240 and the connection terminal surface of the semiconductor chip 231 are both Z3.
  • the height from the bottom surface of the opening of the interposer substrate 220 to the top end of the convex portion is approximately the same as the height from that bottom surface to the top surface of the FPC cable 240, and that the difference therebetween is less than a predetermined tolerance.
  • the Z coordinates of the top end of the convex portion and the top surface of the FPC cable 240 are both Z4.
  • adhesive 251-1 is applied along the outer periphery of interposer substrate 220. Furthermore, no protrusions are formed in the area surrounded by coordinates (X4, Y2), (X4, Y3), (X5, Y2), and (X5, Y3).
  • FPC cable 240 includes a predetermined number of signal lines, such as signal lines 241 and 242.
  • Signal line 241 electrically connects semiconductor chip 231 to interposer substrate 220
  • signal line 242 electrically connects semiconductor chip 231 to external components. Note that signal line 241 may not be provided, and the connection between semiconductor chip 231 and interposer substrate 220 may be made only by wire 255.
  • Gbps gigabits per second
  • a structure is required to prevent degradation of transmission characteristics, as in the comparative example.
  • Such structures include a structure that uses guard patterns, a structure that shortens the length of parallel lines with other lines, and a structure that widens the spacing between lines.
  • guard patterns a structure that uses guard patterns
  • a structure that shortens the length of parallel lines with other lines and a structure that widens the spacing between lines.
  • these structures make it difficult to reduce the area and thickness of the interposer substrate 220.
  • one end of the FPC cable 240 is connected to the semiconductor chip 231, and the other end is pulled out via an area without protrusions.
  • high-speed signals are not transmitted within the interposer substrate 220, so reflections do not occur at the vias, and the FPC cable 240 is isolated from the wiring within the interposer substrate 220.
  • a structure such as the placement of a guard pattern
  • transmission paths other than the FPC cable 240 are isolated from the FPC cable 240 and connected to lands 256 on the backside via optimally arranged wiring within the interposer substrate 220.
  • [Example of FPC cable configuration] 4 is an example of a cross-sectional view of a wiring portion of an FPC cable 240 according to the first embodiment of the present technology.
  • a microstrip line or a strip line can be formed as a transmission path within the FPC cable 240.
  • "a” shows an example of a cross-sectional view when a microstrip line is formed
  • "b” shows a cross-sectional view when a strip line is formed.
  • “a” and “b” show cross-sectional views as seen from the direction in which the FPC cable 240 is pulled out (i.e., the Y-axis direction).
  • [Secondary mounting example of optical package] 5 is a cross-sectional view showing an example of secondary mounting of the optical package 200 according to the first embodiment of the present technology.
  • a predetermined number of solder connection portions 257 on the lower surface of the optical package 200 are connected to a secondary mounting substrate 310.
  • These solder connection portions 257 are formed around an area directly below the semiconductor chip 231 on the lower surface of the optical package 200.
  • through holes are formed in the area directly below the semiconductor chip 231 on the substrate plane of the secondary mounting substrate 310, and a heat dissipation member such as a heat sink 320 is connected to the area exposed through the through holes by a TIM material.
  • a semiconductor chip 231 is die-bonded to the bottom surface of the opening. Furthermore, bumps 235, such as stud bumps, are provided on the top surfaces of the semiconductor chip 231 and the interposer substrate.
  • the bumps 235 are made of, for example, gold (Au).
  • ACF Analytropic Conductive Film 251-2 is attached around the bump 235, and adhesive 251-1 is applied to the area where the FPC cable 240 is pulled out.
  • ACP Anisotropic Conductive Paste
  • ACF Anisotropic Conductive Paste
  • wires are wire-bonded to the semiconductor chip 231 and interposer substrate 220 using a wire bonding tool 420, and the FPC cable 240 is ACF-connected using an ACF tool 430 or the like.
  • adhesive 251-1 is applied to the convex portions and the top surface of the FPC cable 240 along the outer periphery of the interposer substrate 220.
  • the height of the adhesive 251-1 on the top surface of the FPC cable 240 and the height of the adhesive 251-1 on the convex portions are adjusted to be approximately the same so that the planes of the sealing glass 210 and the interposer substrate 220 are parallel.
  • step c in Figure 6 Note that although the same adhesive 251-1 is used in step c in Figure 6 and step a in Figure 7, different types of adhesive can also be used in each step.
  • two FPC cables 240-1 and 240-2 can be wired as shown in Figure 8a.
  • FPC cables 240-1 and 240-2 are pulled out, for example, in the east and west directions. No convex portions are formed at the points where they are pulled out.
  • Figure 8a is a top view before adhesive 251-1 is applied to the top surface of each FPC cable, and adhesive 251-1 is applied only where the convex portions are to be formed. In a subsequent process, adhesive 251-1 is applied not only to the top surfaces of the convex portions, but also across the top surface of each FPC cable.
  • FPC cables 240-1, 240-2, 240-3, and 240-4 can be wired.
  • FPC cables 240-1, 240-2, 240-3, and 240-4 are pulled out, for example, in the east, west, north, and south directions. No convex portions are formed at the locations where they are pulled out.
  • This figure is a top view before adhesive 251-1 is applied to the top surface of each FPC cable, and adhesive 251-1 is applied only where the convex portions are to be formed. In a subsequent process, adhesive 251-1 is applied not only to the top surfaces of the convex portions, but also across the top surface of each FPC cable.
  • FIG 10 is a flowchart showing an example of the manufacturing process for an optical package according to the first embodiment of the present technology.
  • the interposer substrate 220 is supported by the jig tool 410 (step S901).
  • the FPC cable 240 is ACF-connected to the semiconductor chip 231 and the interposer substrate 220, and wires are wire-bonded (step S904).
  • Adhesive 251-1 is applied to the protrusions and the top surface of the FPC cable 240 along the outer periphery of the interposer substrate 220 (step S905), and the seal glass 210 is adhered (step S906). Then, the jig tool 410 is removed (step S907), and the manufacturing process is completed after the remaining steps.
  • Second embodiment In the first embodiment described above, an opening that does not penetrate through the interposer substrate 220 is formed, and the semiconductor chip 231 is die-bonded to the bottom surface of the opening, but this structure may result in insufficient heat dissipation performance.
  • the optical package 200 in this second embodiment differs from the first embodiment in that the opening is penetrated and is blocked with a heat dissipation member.
  • FIG. 11 is an example cross-sectional view of an optical package 200 according to a second embodiment of the present technology.
  • the optical package 200 according to the second embodiment further includes a heat sink 260.
  • the interposer substrate 220 has an opening formed therethrough, and the heat sink 260 closes this opening.
  • the semiconductor chip 231 is die-bonded to the upper surface of the heat sink 260.
  • the heat sink 260 is an example of a heat dissipation member as defined in the claims.
  • the semiconductor chip 231 can be directly die-bonded to the upper surface of the heat sink 260. This improves heat dissipation performance compared to the first embodiment, in which the opening is not penetrated. Furthermore, because the underside of the semiconductor chip 231 is not exposed to the outside, there is no risk of external damage.
  • the opening is penetrated and then blocked by the heat sink 260, allowing the semiconductor chip 231 to be directly die-bonded to the upper surface of the heat sink 260, thereby improving heat dissipation performance.
  • the FPC cable 240 was pulled out through an area where no protrusions were formed, but this FPC cable 240 uses polyimide or the like, which may result in poor adhesion characteristics with the adhesive 251-1.
  • an FPC cable 240 is separately prepared, with glass attached to both sides by thermocompression bonding or the like during the FPC manufacturing process. This differs from the first embodiment in that the adhesion characteristics are improved.
  • FIG. 12 is an example cross-sectional view of an optical package 200 according to a third embodiment of the present technology.
  • the optical package 200 according to this third embodiment differs from the third embodiment in that it further includes glass 211 and 212.
  • Glass 211 is placed on the upper surface of FPC cable 240 in the area where adhesive 251-1 is applied.
  • Glass 212 is placed on the lower surface of FPC cable 240 in the area where adhesive 251-1 is applied.
  • Glasses 211 and 212 are attached to FPC cable 240 in advance by thermocompression bonding or the like, before adhesive 251-1 is applied.
  • Glasses 211 and 212 are made of the same material as sealing glass 210. Attaching glasses 211 and 212 improves adhesion characteristics.
  • glass 211 and 212 are attached to both sides of the FPC cable 240, thereby improving the adhesive properties.
  • the optical package 200 is secondarily mounted using the solder connection portion 257, but this is not limiting.
  • the optical package 200 in this fourth embodiment differs from the first embodiment in that the optical package 200 is secondarily mounted using a connector.
  • FIG. 13 shows an example of a cross-sectional view and a bottom view of an optical package 200 according to a fourth embodiment of the present technology.
  • “a” shows a cross-sectional view of the optical package 200
  • “b” shows a bottom view of the optical package 200.
  • the optical package 200 in the fourth embodiment differs from the first embodiment in that a predetermined number of connectors 258 are provided on the underside of the package 200 instead of mounting lands. In addition, a predetermined number of screw holes 225 are formed between the end of the interposer substrate 220 and the connectors 258.
  • Figure 14 is a cross-sectional view showing an example of secondary mounting of the optical package 200 in the fourth embodiment of the present technology.
  • the optical package 200 is electrically connected to the secondary mounting substrate 310 by a connector 258.
  • the interposer substrate 220 is fastened to the housing 110 by a predetermined number of screws 330.
  • the second embodiment in which the semiconductor chip 231 is directly die-bonded to the heat sink 260 can be applied to the fourth embodiment.
  • the third embodiment can also be applied to the fourth embodiment.
  • the connector 258 is provided on the underside of the optical package 200, eliminating the need for soldering during secondary mounting.
  • the FPC cable 240 is used as the high-speed transmission line, but it is preferable to improve the transmission speed.
  • the optical package 200 in this fifth embodiment differs from the first embodiment in that an optical waveguide is used instead of the FPC cable 240.
  • FIG. 16 is an example cross-sectional view of an optical package 200 according to a fifth embodiment of the present technology.
  • This optical package 200 differs from the first embodiment in that it includes an optical waveguide 289 instead of an FPC cable 240.
  • the optical waveguide 289 includes a predetermined number of optical wirings. One end of the optical waveguide 289 is connected to the semiconductor chip 231, and the other end protrudes (is pulled out) outside the hollow portion.
  • the semiconductor chip 231 has a built-in electrical-optical conversion circuit that converts electrical signals into optical signals and vice versa, and transmits and receives optical signals via the optical waveguide 289.
  • the optical wiring allows for faster transmission speeds than when using the FPC cable 240.
  • an optical waveguide 289 is wired with one end connected to the semiconductor chip 231 and the other end protruding (pulled out) to the outside, thereby improving transmission speed.
  • the semiconductor chip 231 and the interposer substrate 220 are electrically connected by the wires 255, but it is preferable to improve the degree of freedom in design.
  • the optical package 200 in this sixth embodiment differs from the first embodiment in that the semiconductor chip 231 and the interposer substrate 220 are electrically connected by a silicon bridge chip.
  • FIG. 17 shows an example of a cross-sectional view and a top view of an optical package 200 according to a sixth embodiment of the present technology.
  • “a” is an example of a cross-sectional view of the optical package 200
  • “b” is an example of a top view of the optical package 200.
  • the optical package 200 in the sixth embodiment differs from the first embodiment in that the semiconductor chip 231 and the interposer substrate 220 are electrically connected by silicon bridge chips 271, 272, and 273 instead of wires 255. Bumps on the undersides of the silicon bridge chips 271, 272, and 273 are connected to the semiconductor chip 231 and the interposer substrate 220. This bump connection allows the terminals of the semiconductor chip 231 to be taken out at a narrower pitch than when wire bonding is used. This improves design freedom for multiple terminal counts.
  • planar shapes of the silicon bridge chips 271, 272, and 273 are rectangular when viewed from the Z-axis (i.e., optical axis) direction, but are not limited to this shape.
  • the silicon bridge chip 273 may be T-shaped. This shape is used when the pitch of the bumps on the semiconductor chip 231 is narrower than the pitch of the bumps on the interposer substrate 220.
  • the silicon bridge chip 273 may be U-shaped.
  • Figure 19 is a cross-sectional view showing a secondary mounting example of the optical package 200 according to the sixth embodiment of the present technology.
  • the optical package 200 is electrically connected to the secondary mounting substrate 310 by solder connection portions 257, as shown in FIG. 1A.
  • the optical package 200 is fastened to the housing 110 by screws 330 and electrically connected to the secondary mounting substrate 310 by connector 258.
  • the interposer substrate 220 is supported by a jig tool 410 as shown in Figure 20(a), and the semiconductor chip 231 is die-bonded as shown in Figure 20(b).
  • ACF 251-2 is attached to the connection points of the silicon bridge chip, and as shown in FIG. 3d, silicon bridge chip 271 is connected with the ACF. Silicon bridge chips 272 and 273 are similarly connected with the ACF.
  • ACF 251-2 is attached to the connection point of FPC cable 240, and the FPC cable 240 is connected to the ACF as shown in FIG. 21b.
  • adhesive 251-1 is applied to the protrusions and the top surface of the FPC cable 240 along the outer periphery of the interposer substrate 220, and the seal glass 210 is adhered as shown in d in the figure.
  • each of the first to fifth embodiments can be applied to the sixth embodiment.
  • the semiconductor chip 231 and the interposer substrate 220 are electrically connected by the silicon bridge chips 271, 272, and 273, thereby improving design freedom.
  • the semiconductor chip 231 and the interposer substrate 220 are connected by a silicon bridge chip, but incident light is reflected on the surface of the silicon bridge chip, and this reflection may cause flare.
  • the optical package 200 in the first modification of the sixth embodiment differs from the sixth embodiment in that the surface of the silicon bridge chip is covered with a light-shielding member.
  • FIG. 22 shows an example of a cross-sectional view and a top view of an optical package 200 in a first modified example of the sixth embodiment of the present technology.
  • "a” is an example of a cross-sectional view of the optical package 200
  • "b" is an example of a top view of the optical package 200.
  • the optical package 200 in the first modified example of the sixth embodiment differs from the sixth embodiment in that at least a portion of the surface of each of the silicon bridge chips 271, 272, and 273 is covered with a light-shielding member 279.
  • Light-shielding resin or light-shielding tape is used as the light-shielding member 279.
  • the top and side surfaces of the silicon bridge chips 271, 272, and 273 are covered with the light-shielding member 279. This reduces reflection on the surface of the silicon bridge chip 271, etc., and suppresses flare.
  • the light-shielding member 279 can cover only a portion of the surface of the silicon bridge chip (such as only the area adjacent to the semiconductor chip 231) rather than the entire surface.
  • the manufacturing process up to the connection of the silicon bridge chip is the same as that of the sixth embodiment illustrated in Figure 20.
  • ACF 251-2 is attached to the connection point of the FPC cable 240, and the FPC cable 240 is connected to the ACF as shown in Figure 23b.
  • the surface of the silicon bridge chip is covered with a light-shielding member 279, and adhesive 251-1 is applied to the protrusions and the top surface of the FPC cable 240 along the periphery of the interposer substrate 220. Then, as shown in FIG. 3d, the seal glass 210 is adhered.
  • the silicon bridge chip is connected to the ACF, it is covered with the light-shielding member 279.
  • the silicon bridge chip can also be covered with the light-shielding member 279 beforehand, before the silicon bridge chip is connected to the ACF.
  • each of the second to fifth embodiments can be applied to the first modified example of the sixth embodiment.
  • the surface of the silicon bridge chip is covered with the light-shielding member 279, thereby suppressing flare caused by reflection on that surface.
  • the FPC cable 240 is used as the high-speed transmission line, but it is preferable to improve the transmission speed.
  • the optical package 200 in the second modification of the sixth embodiment differs from the sixth embodiment in that an optical waveguide is used instead of the FPC cable 240.
  • Figure 24 shows an example of a cross-sectional view and a top view of an optical package 200 in a second modified example of the sixth embodiment of the technology.
  • "a” in the figure is an example of a cross-sectional view of the optical package 200
  • "b" in the figure is an example of a top view of the optical package 200.
  • the north, south, and west sides of the semiconductor chip 231 are connected to the interposer substrate 220 by a predetermined number of wires 255. Meanwhile, the east side of the semiconductor chip 231 and the interposer substrate 220 are electrically connected by an electrical-optical conversion chip 281. It is also possible to connect at least a portion of the north, south, and west sides of the semiconductor chip 231 by silicon bridge chips 271, 272, and 273.
  • the electrical-optical conversion chip 281 converts electrical signals into optical signals and vice versa. Furthermore, instead of the FPC cable 240, an optical waveguide 289 containing a predetermined number of optical wiring is used. One end of the optical waveguide 289 is connected to the electrical-optical conversion chip 281, and the other end protrudes to the outside (in other words, is pulled out). In this way, the optical waveguide 289 is connected to the semiconductor chip 231 via the electrical-optical conversion chip 281. Optical wiring allows for faster transmission speeds than when using the FPC cable 240.
  • the electrical-optical conversion chip 281 is an example of a silicon bridge chip described in the claims.
  • FIG. 25 is an example cross-sectional view of an electrical-optical conversion chip 281 in a second modified example of the sixth embodiment of the present technology.
  • the electrical-optical conversion chip 281 is provided with a silicon optical waveguide 281-1, a wiring layer 281-2, multiple pads 281-3, multiple bumps 281-4, and multiple micromirrors 281-5.
  • Pads 281-3 are arranged on the underside of the electrical-optical conversion chip 281.
  • Bumps 281-4 are provided on each of the pads 281-3, and are connected to the semiconductor chip 231 or the interposer substrate 220.
  • Silicon optical waveguide 281-1 is connected to pad 281-3 via wiring layer 281-2. Furthermore, multiple micromirrors 281-5 bend the light, directing it from one of silicon optical waveguide 281-1 and optical waveguide 289 to the other.
  • the interposer substrate 220 is supported by a jig 410 as shown in Figure 26a, and the semiconductor chip 231 is die-bonded as shown in Figure 26b.
  • the electrical-optical conversion chip 281 is attached to the ACF 251-2, and adhesive 251-1 is applied to the connection points of the optical waveguide 289. Then, as shown in FIG. 3d, the electrical-optical conversion chip 281 is connected to the ACF.
  • the semiconductor chip 231 and interposer substrate 220 are wire-bonded, and adhesive 251-1 is applied to the protrusions and the top surface of the FPC cable 240 along the periphery of the interposer substrate 220, as illustrated in b in the same figure.
  • a seal glass 210 is adhered to seal the hollow portion.
  • each of the second to fifth embodiments can be applied to the second variant of the sixth embodiment.
  • first modified example of the sixth embodiment can be applied to the second modified example of the sixth embodiment.
  • FIG. 28 shows an example of a cross-sectional view and a top view of an optical package in which the first modified example of the sixth embodiment of the present technology is applied to the second modified example of the sixth embodiment of the present technology.
  • "a" is an example of a cross-sectional view of the optical package 200
  • "b" is an example of a top view of the optical package 200.
  • the surface of the electrical-optical conversion chip 281 is covered with a light-shielding member 279.
  • the same process as that shown in Figure 26 is carried out during manufacturing.
  • the semiconductor chip 231 and interposer substrate 220 are wire-bonded, and as shown in FIG. 29B, the surface of the electrical-optical conversion chip 281 is covered with a light-shielding member 279. Additionally, adhesive 251-1 is applied to the protrusions and the upper surface of the FPC cable 240 along the periphery of the interposer substrate 220. Then, as shown in FIG. 29C, sealing glass 210 is adhered to seal the hollow portion.
  • an optical waveguide 289 is wired, one end of which is connected to the semiconductor chip 231 via the electrical-optical conversion chip 281 and the other end of which protrudes (is pulled out) to the outside, thereby improving transmission speed.
  • the semiconductor chip 231 is arranged in the optical package 200, but multiple semiconductor chips can also be arranged.
  • the optical package 200 in this third modification of the sixth embodiment differs from the sixth embodiment in that multiple semiconductor chips are arranged and these chips are connected to each other and to the chip and interposer substrate 220 by a silicon bridge chip.
  • FIG. 30 shows an example of a cross-sectional view and a top view of an optical package 200 in a third modified example of the sixth embodiment of the present technology.
  • "a” is an example of a cross-sectional view of the optical package 200
  • "b" is an example of a top view of the optical package 200.
  • a semiconductor chip 232 is further disposed. These semiconductor chips 231 and 232 are die-bonded to the bottom surface of the opening in the interposer substrate 220.
  • Semiconductor chip 231 has, for example, the functionality of a CIS.
  • Semiconductor chip 232 performs various signal processing, such as image recognition, on image data from semiconductor chip 231.
  • the west, north, and south sides of semiconductor chip 232 are electrically connected to interposer substrate 220 by silicon bridge chips 271, 272, and 273.
  • the east side of semiconductor chip 232 is electrically connected to the west side of semiconductor chip 231 by silicon bridge chip 274.
  • the north and south sides of semiconductor chip 231 are electrically connected to interposer substrate 220 by silicon bridge chips 275 and 276.
  • the east side of semiconductor chip 231 is connected to one end of FPC cable 240.
  • This type of structure is called a SiP (System in Package) structure.
  • Silicon bridge chips 231 and 232 are examples of the first and second semiconductor chips described in the claims.
  • Silicon bridge chips 275 and 276 are examples of the first silicon bridge chip described in the claims, and silicon bridge chips 271, 272, and 273 are examples of the second silicon bridge chip described in the claims.
  • Silicon bridge chip 274 is an example of the third silicon bridge chip described in the claims.
  • bump connection allows the terminals of the semiconductor chip 231 to be connected at a narrower pitch than when wire bonding is used. This improves design flexibility for multiple terminal counts.
  • the functionality of the optical package 200 can be improved.
  • FIG. 31 is an example cross-sectional view of a silicon bridge chip 271 in a third modified example of the sixth embodiment of the present technology.
  • the silicon bridge chip 271 is provided with a wiring layer 271-1, multiple pads 271-2, and multiple bumps 271-3.
  • Pads 271-2 are arranged on the underside of the silicon bridge chip 271.
  • Bumps 271-3 are provided on each of the pads 271-2, and are connected to the semiconductor chip 232 or the interposer substrate 220.
  • pads 271-2 are connected to wiring within the wiring layer 271-1.
  • the interposer substrate 220 is supported by a jig 410 as shown in Figure 32(a), and the semiconductor chips 231 and 232 are die-bonded as shown in Figure 32(b).
  • ACF 251-2 is attached to the connection points between semiconductor chips 231 and 232 and interposer substrate 220.
  • silicon bridge chips 271 and 274 are ACF-connected.
  • the other silicon bridge chips are similarly ACF-connected.
  • ACF 251-2 is attached to the connection point of the FPC cable 240, and the FPC cable 240 is connected to the ACF as shown in Figure 33b.
  • adhesive 251-1 is applied to the protrusions and the top surface of the FPC cable 240 along the outer periphery of the interposer substrate 220. Then, as shown in FIG. 3d, the seal glass 210 is adhered to seal the hollow portion.
  • each of the second to fifth embodiments can be applied to the third variant of the sixth embodiment.
  • first modified example of the sixth embodiment can be applied to the third modified example of the sixth embodiment.
  • FIG. 34 shows an example of a cross-sectional view and a top view of an optical package in which the first modified example of the sixth embodiment of the present technology is applied to the third modified example of the sixth embodiment of the present technology.
  • "a" is an example of a cross-sectional view of the optical package 200
  • "b" is an example of a top view of the optical package 200.
  • the surface of the electrical-optical conversion chip 281 is covered with a light-shielding member 279.
  • the same process as that shown in Figure 32 is carried out during manufacturing.
  • ACF 251-2 is attached to the connection point of FPC cable 240, and the FPC cable 240 is connected to the ACF as shown in Figure 35b.
  • the surfaces of the silicon bridge chips 271 to 276 are covered with a light-shielding member 279. Additionally, adhesive 251-1 is applied to the protrusions and the top surface of the FPC cable 240 along the outer periphery of the interposer substrate 220. Then, as shown in FIG. 3d, sealing glass 210 is adhered to seal the hollow portion.
  • the semiconductor chips 231 and 232 are connected to the interposer substrate 220 by a silicon bridge chip, thereby improving design freedom and functionality.
  • an FPC cable 240 is wired with one end connected to the semiconductor chip 231 and the other end protruding (pulled out) to the outside, but incident light is reflected on the surface of this FPC cable 240, and this reflection may cause flare.
  • the optical package 200 in this seventh embodiment differs from the first embodiment in that the surface of the FPC cable 240 is covered with an anti-reflection material.
  • Figure 36 shows an example of a cross-sectional view and a bottom view of an optical package 200 according to the seventh embodiment of the present technology.
  • “a” shows a cross-sectional view of the optical package 200
  • “b” shows a bottom view of the optical package 200.
  • the optical package 200 in the seventh embodiment differs from the first embodiment in that at least a portion of the surface of the FPC cable 240 is covered with an anti-reflection material 290.
  • the entire top surface of the FPC cable 240 is covered with anti-reflective material 290.
  • the anti-reflective material 290 can be a black cover film, an anti-reflective film, or a black resin.
  • an anti-reflection treatment such as a chevron pattern
  • an anti-reflection treatment such as a chevron pattern
  • the above-mentioned anti-reflection material 290 or anti-reflection treatment can suppress reflections on the surface of the FPC cable 240.
  • the top surface of the FPC cable 240 can be covered with anti-reflection material 290, and the end surface can also be anti-reflection treated. This can further reduce reflections at the end surface.
  • the top surface of the FPC cable 240 can also be anti-reflection treated.
  • the end surface can also be covered with anti-reflection material 290.
  • the seal glass 210 is adhered to seal the hollow portion. Then, as shown in c in the same figure, the jig tool 410 is removed.
  • At least a portion of the surface of the FPC cable 240 is covered with the anti-reflection material 290, thereby suppressing reflections on that surface.
  • an FPC cable 240 is wired with one end connected to the semiconductor chip 231 and the other end protruding (pulled out) to the outside, but it is preferable to improve the heat dissipation performance of this FPC cable 240.
  • the optical package 200 in the eighth embodiment differs from the first embodiment in that a heat dissipation member is attached to at least one of both surfaces of the FPC cable 240.
  • Figure 40 shows an example of a cross-sectional view and a bottom view of an optical package 200 according to the eighth embodiment of the present technology.
  • “a” shows a cross-sectional view of the optical package 200
  • “b” shows a bottom view of the optical package 200.
  • the optical package 200 in the seventh embodiment differs from the first embodiment in that a heat sink 295 is attached to one of the upper and lower surfaces (the upper surface) of the FPC cable 240.
  • the heat sink 295 can be, for example, a metal plate (aluminum, stainless steel, etc.), a heat dissipation sheet (graphite sheet, etc.), or a conductive film (thickened copper foil, etc.).
  • heat sinks 295 can also be attached to both the top and bottom surfaces of the FPC cable 240.
  • the heat dissipation performance of the FPC cable 240 can be improved.
  • each of the first to sixth embodiments can be applied to the eighth embodiment.
  • a heat dissipation member is attached to at least one of the two surfaces of the FPC cable 240, thereby improving the heat dissipation performance of the FPC cable 240.
  • the technology according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure may be realized as a device mounted on any type of moving body, such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, personal mobility, an airplane, a drone, a ship, or a robot.
  • Figure 42 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile object control system to which the technology disclosed herein can be applied.
  • the vehicle control system 12000 includes multiple electronic control units connected via a communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside vehicle information detection unit 12030, an inside vehicle information detection unit 12040, and an integrated control unit 12050.
  • the functional configuration of the integrated control unit 12050 also includes a microcomputer 12051, an audio/video output unit 12052, and an in-vehicle network I/F (Interface) 12053.
  • the drivetrain control unit 12010 controls the operation of devices related to the vehicle's drivetrain in accordance with various programs.
  • the drivetrain control unit 12010 functions as a control device for a driveforce generating device such as an internal combustion engine or drive motor that generates vehicle driveforce, a driveforce transmission mechanism that transmits driveforce to the wheels, a steering mechanism that adjusts the vehicle's steering angle, and a braking device that generates vehicle braking force.
  • the body system control unit 12020 controls the operation of various devices installed in the vehicle body according to various programs.
  • the body system control unit 12020 functions as a control device for a keyless entry system, a smart key system, a power window device, or various lamps such as headlamps, backup lamps, brake lamps, turn signals, and fog lamps.
  • radio waves transmitted from a portable device that serves as a key or signals from various switches can be input to the body system control unit 12020.
  • the body system control unit 12020 accepts these radio waves or signal inputs and controls the vehicle's door lock device, power window device, lamps, etc.
  • the outside vehicle information detection unit 12030 detects information outside the vehicle equipped with the vehicle control system 12000.
  • the outside vehicle information detection unit 12030 is connected to an imaging unit 12031.
  • the outside vehicle information detection unit 12030 causes the imaging unit 12031 to capture images outside the vehicle and receives the captured images.
  • the outside vehicle information detection unit 12030 may perform object detection processing or distance detection processing for people, cars, obstacles, signs, characters on the road surface, etc. based on the received images.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electrical signal according to the amount of light received.
  • the imaging unit 12031 can output the electrical signal as an image, or as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light, or may be invisible light such as infrared light.
  • the in-vehicle information detection unit 12040 detects information inside the vehicle. Connected to the in-vehicle information detection unit 12040 is, for example, a driver state detection unit 12041 that detects the driver's state.
  • the driver state detection unit 12041 includes, for example, a camera that captures an image of the driver, and the in-vehicle information detection unit 12040 may calculate the driver's level of fatigue or concentration based on the detection information input from the driver state detection unit 12041, or may determine whether the driver is dozing off.
  • the microcomputer 12051 can calculate control target values for the driving force generating device, steering mechanism, or braking device based on information inside and outside the vehicle acquired by the outside vehicle information detection unit 12030 or the inside vehicle information detection unit 12040, and output control commands to the drive system control unit 12010.
  • the microcomputer 12051 can perform cooperative control aimed at realizing the functions of an ADAS (Advanced Driver Assistance System), including vehicle collision avoidance or impact mitigation, following driving based on the distance between vehicles, maintaining vehicle speed, vehicle collision warning, or vehicle lane departure warning.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 controls the driving force generating device, steering mechanism, braking device, etc. based on information about the vehicle's surroundings acquired by the outside vehicle information detection unit 12030 or the inside vehicle information detection unit 12040, thereby enabling cooperative control aimed at autonomous driving, which allows the vehicle to travel autonomously without relying on driver operation.
  • the microcomputer 12051 can output control commands to the body system control unit 12020 based on information outside the vehicle acquired by the vehicle exterior information detection unit 12030.
  • the microcomputer 12051 can control the headlamps according to the position of a preceding vehicle or an oncoming vehicle detected by the vehicle exterior information detection unit 12030, and perform cooperative control aimed at preventing glare, such as switching from high beams to low beams.
  • the audio/video output unit 12052 transmits at least one audio and/or video output signal to an output device capable of visually or audibly notifying vehicle occupants or the outside of the vehicle of information.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are exemplified as output devices.
  • the display unit 12062 may include, for example, at least one of an on-board display and a head-up display.
  • Figure 43 shows an example of the installation position of the imaging unit 12031.
  • the imaging unit 12031 includes imaging units 12101, 12102, 12103, 12104, and 12105.
  • the imaging units 12101, 12102, 12103, 12104, and 12105 are provided, for example, at positions such as the front nose, side mirrors, rear bumper, back door, and the top of the windshield inside the vehicle cabin of the vehicle 12100.
  • the imaging unit 12101 provided on the front nose and the imaging unit 12105 provided on the top of the windshield inside the vehicle cabin mainly capture images of the front of the vehicle 12100.
  • the imaging units 12102 and 12103 provided on the side mirrors mainly capture images of the sides of the vehicle 12100.
  • the imaging unit 12104 provided on the rear bumper or back door mainly captures images of the rear of the vehicle 12100.
  • the imaging unit 12105 provided on the top of the windshield inside the vehicle cabin is mainly used to detect leading vehicles, pedestrians, obstacles, traffic lights, traffic signs, lanes, etc.
  • Imaging range 12111 indicates the imaging range of imaging unit 12101 provided on the front nose
  • imaging ranges 12112 and 12113 indicate the imaging ranges of imaging units 12102 and 12103 provided on the side mirrors, respectively
  • imaging range 12114 indicates the imaging range of imaging unit 12104 provided on the rear bumper or back door.
  • At least one of the image capturing units 12101 to 12104 may have a function for acquiring distance information.
  • at least one of the image capturing units 12101 to 12104 may be a stereo camera consisting of multiple image capturing elements, or an image capturing element having pixels for phase difference detection.
  • the microcomputer 12051 can calculate the distance to each three-dimensional object within the imaging ranges 12111 to 12114 and the change in this distance over time (relative speed with respect to the vehicle 12100), thereby extracting as a preceding vehicle the three-dimensional object that is the closest three-dimensional object on the path of the vehicle 12100 and traveling in approximately the same direction as the vehicle 12100 at a predetermined speed (e.g., 0 km/h or higher). Furthermore, the microcomputer 12051 can set the inter-vehicle distance that should be maintained in advance in front of the preceding vehicle, and perform automatic braking control (including follow-up stop control) and automatic acceleration control (including follow-up start control). In this way, cooperative control can be performed for the purpose of autonomous driving, which allows the vehicle to travel autonomously without relying on driver operation.
  • automatic braking control including follow-up stop control
  • automatic acceleration control including follow-up start control
  • the microcomputer 12051 can classify and extract three-dimensional object data regarding three-dimensional objects into categories such as motorcycles, standard vehicles, large vehicles, pedestrians, utility poles, and other three-dimensional objects, and use this data for automatic obstacle avoidance. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into those that are visible to the driver of the vehicle 12100 and those that are difficult to see.
  • the microcomputer 12051 determines the collision risk, which indicates the risk of collision with each obstacle, and when the collision risk is equal to or exceeds a set value and a collision is possible, it can provide driving assistance to avoid a collision by outputting an alarm to the driver via the audio speaker 12061 or the display unit 12062, or by performing forced deceleration or evasive steering via the drivetrain control unit 12010.
  • At least one of the image capturing units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize pedestrians by determining whether or not a pedestrian is present in the images captured by the image capturing units 12101 to 12104. Such pedestrian recognition is performed, for example, by extracting feature points in the images captured by the image capturing units 12101 to 12104 as infrared cameras, and performing pattern matching processing on a series of feature points that indicate the outline of an object to determine whether or not the object is a pedestrian.
  • the audio/video output unit 12052 controls the display unit 12062 to superimpose a rectangular outline on the recognized pedestrian for emphasis.
  • the audio/video output unit 12052 may also control the display unit 12062 to display an icon or the like indicating the pedestrian in a desired position.
  • the technology disclosed herein can be applied to, for example, the image capture unit 12031.
  • the optical package shown in FIG. 2 can be applied to the image capture unit 12031.
  • the present technology can also be configured as follows. (1) an interposer substrate having a convex portion formed on a substrate plane along the periphery except for a partial area, and an opening portion formed in an area surrounded by the convex portion; a semiconductor chip disposed in the opening; an optical package including a high-speed transmission line having one end connected to the semiconductor chip and the other end protruding outside the interposer substrate via the partial region; (2) The optical package according to (1), wherein the difference between the height from a predetermined reference plane to the terminal surface of the semiconductor chip and the height from the reference plane to the terminal surface of the high-speed transmission line is less than a predetermined tolerance.
  • the opening penetrates the interposer substrate; the opening is closed by the heat dissipation member,
  • the high-speed transmission line is an FPC cable.
  • the silicon bridge chip includes an electrical-optical conversion chip that converts between electrical signals and optical signals, the high-speed transmission line is an optical waveguide including an optical wiring,
  • the semiconductor chip includes a first and a second semiconductor chip;
  • the silicon bridge chip comprises: a first silicon bridge chip that connects the first semiconductor chip and the interposer substrate; a second silicon bridge chip that connects the second semiconductor chip and the interposer substrate;
  • An interposer substrate having a convex portion formed on a substrate plane along the periphery except for a part of the area, and an opening portion formed in the area surrounded by the convex portion; a semiconductor chip disposed in the opening; a high-speed transmission line having one end connected to the semiconductor chip and the other end protruding outside the interposer substrate via the partial region; a mounting board connected to the other end of the high-speed transmission line.
  • Camera module 110 Housing 121 to 123 Mounting board 130 Heat dissipation block 141, 142, 240, 240-1, 240-2, 240-3, 240-4 FPC cable 143 External connection terminal 144 FPGA 145 TIM material 150 Heat dissipation fan 200
  • Optical package 210 Seal glass 211, 212 Glass 220 Interposer substrate 221 Wiring 225 Screw hole 231, 232 Semiconductor chip 235, 271-3, 281-4 Bump 241, 242 Signal line 243 FPC substrate 244 Signal line 245, 246 Ground line 247, 248 Ground pattern 251-1, 252 Adhesive 251-2 ACF 255 Wire 256 Land 257 Solder connection portion 258 Connector 260, 320 Heat sink 271 to 276 Silicon bridge chip 271-1, 281-2 Wiring layer 271-2, 281-3 Pad 279 Light shielding member 281 Electrical/optical conversion chip 281-1 Silicon optical waveguide 281-5 Micromirror 289 Optical waveguide 290 Anti-reflection material 295 Heat

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

高速伝送可能な光学パッケージを実現する。　光学パッケージは、インターポーザ基板、半導体チップ、および高速伝送線を具備する。また、インターポーザ基板の基板平面には、一部の領域を除き外周に沿って凸部が形成され、その凸部に囲まれた領域に開口部が形成される。また、半導体チップは、開口部に配置される。また、高速伝送線の一端が半導体チップに接続されるとともに一部の領域を介してインターポーザ基板の外側に他端が突出する。

Description

光学パッケージ、モジュール、および、光学パッケージの製造方法
　本技術は、光学パッケージに関する。詳しくは、中空構造の光学パッケージ、モジュール、および、光学パッケージの製造方法に関する。
　従来より、受光素子を設けた半導体チップを保護するために、その半導体チップを配置した中空部をガラスにより封止した中空構造の光学パッケージが用いられている。例えば、半導体チップの裏面の一部を基板に接着してワイヤボンディングにより接続し、その基板とガラス搭載枠とにより囲まれる中空部をガラスで封止した光学パッケージが提案されている（例えば、特許文献１参照。）。この光学パッケージは、基板の裏面に配置された半田ボールを介して実装基板に実装される。
国際公開２０２１／０４４７０３号
　上述の従来技術では、十数ギガビット毎秒（Ｇｂｐｓ）などの高速な信号を伝送する高速伝送線を配線する場合、高速伝送線に適した基板構造が要求される。例えば、ガードパターンの配置、他の配線との並行線長の短縮や、配線間隔の拡大などが必要になる。これらの構造により、基板の面積や基板厚が大きくなり、その結果、光学パッケージのサイズが増大してしまう。このため、高速伝送可能な光学パッケージの実現が困難になるという問題がある。
　本技術はこのような状況に鑑みて生み出されたものであり、高速伝送可能な光学パッケージを実現することを目的とする。
　本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、一部の領域を除き外周に沿って基板平面に凸部が形成され、上記凸部に囲まれた領域に開口部が形成されたインターポーザ基板と、上記開口部に配置された半導体チップと、一端が上記半導体チップに接続されるとともに上記一部の領域を介して上記インターポーザ基板の外側に他端が突出する高速伝送線とを具備する光学パッケージ、および、その制御方法である。これにより、光学パッケージのサイズの増大が抑制されるという作用をもたらす。
　また、この第１の側面において、所定の基準面から上記半導体チップの端子面までの高さと上記基準面から上記高速伝送線の端子面までの高さとの差が所定の許容値未満である。これにより、ＦＰＣケーブルの実装が容易になるという作用をもたらす。
　また、この第１の側面において、所定の基準面から上記凸部までの高さと上記基準面から上記高速伝送線の両面のうち上記基準面から遠い方までの高さとの差が所定の許容値未満である。これにより、中空部の封止が容易になるという作用をもたらす。
　また、この第１の側面において、上記高速伝送線の両面のそれぞれに貼り付けられた一対のガラスをさらに具備してもよい。これにより、高速伝送線の接着特性が改善されるという作用をもたらす。
　また、この第１の側面において、上記開口部は、上記インターポーザ基板を貫通しておらず、上記半導体チップは、上記開口部の底面に接着されてもよい。
　また、この第１の側面において、放熱部材をさらに具備し、上記開口部は、上記インターポーザ基板を貫通し、上記開口部は、上記放熱部材により塞がれ、上記半導体チップは、上記放熱部材に接着されてもよい。これにより、放熱性能が向上するという作用をもたらす。
　また、この第１の側面において、上記インターポーザ基板を実装基板に実装するためのランドをさらに具備してもよい。これにより、インターポーザ基板が実装されるという作用をもたらす。
　また、この第１の側面において、上記インターポーザ基板を実装基板に接続するためのコネクタをさらに具備してもよい。これにより、インターポーザ基板が実装されるという作用をもたらす。
　また、この第１の側面において、上記高速伝送線は、ＦＰＣ（Flexible Printed Circuits）ケーブルであってもよい。これにより、半導体チップから電気信号を取り出すことができるという作用をもたらす。
　また、この第１の側面において、上記高速伝送線は、光配線を含む光導波路であってもよい。これにより、伝送速度が向上するという作用をもたらす。
　また、この第１の側面において、上記半導体チップと上記インターポーザ基板とを接続するシリコンブリッジチップをさらに具備してもよい。これにより、設計自由度が向上するという作用をもたらす。
　また、この第１の側面において、上記シリコンブリッジチップの表面の少なくとも一部を被覆する遮光部材をさらに具備してもよい。これにより、フレアが抑制されるという作用をもたらす。
　また、この第１の側面において、上記シリコンブリッジチップは、電気信号と光信号とを変換する電気・光変換チップを含み、上記高速伝送線は、光配線を含む光導波路であり、上記高速伝送線の一端は、上記電気・光変換チップを介して上記半導体チップに接続されてもよい。これにより、伝送速度が向上するという作用をもたらす。
　また、この第１の側面において、上記半導体チップは、第１および第２の半導体チップを含み、上記シリコンブリッジチップは、上記第１の半導体チップと上記インターポーザ基板とを接続する第１のシリコンブリッジチップと、上記第２の半導体チップと上記インターポーザ基板とを接続する第２のシリコンブリッジチップと、上記第１の半導体チップと上記第２の半導体チップとを接続する第３のシリコンブリッジチップとを含むものであってもよい。これにより、光学パッケージの機能が向上するという作用をもたらす。
　また、この第１の側面において、上記高速伝送線の表面の少なくとも一部を被覆する反射防止材をさらに具備してもよい。これにより、フレアが抑制されるという作用をもたらす。
　また、この第１の側面において、上記高速伝送線の表面の少なくとも一部には、反射防止加工が施されていてもよい。これにより、フレアが抑制されるという作用をもたらす。
　また、この第１の側面において、上記高速伝送線の両面の少なくとも一方に貼り付けられた放熱板をさらに具備してもよい。これにより、放熱性能が向上するという作用をもたらす。
　また、本技術の第２の側面は、一部の領域を除き外周に沿って基板平面に凸部が形成され、上記凸部に囲まれた領域に開口部が形成されたインターポーザ基板と、上記開口部に配置された半導体チップと、一端が上記半導体チップに接続されるとともに上記一部の領域を介して上記インターポーザ基板の外側に他端が突出する高速伝送線と、上記高速伝送線の上記他端に接続された実装基板とを具備するモジュールである。これにより、モジュールのサイズの増大が抑制されるという作用をもたらす。
本技術の第１の実施の形態におけるカメラモジュールの断面図の一例である。 本技術の第１の実施の形態における光学パッケージの断面図および斜視図の一例である。 本技術の第１の実施の形態における光学パッケージの上面図および下面図の一例である。 本技術の第１の実施の形態におけるＦＰＣ(Flexible Printed Circuit)ケーブルの配線部分を取り出した断面図の一例である。 本技術の第１の実施の形態における光学パッケージの２次実装例を示す断面図である。 本技術の第１の実施の形態におけるＦＰＣケーブルの接続までの製造工程を説明するための図である。 本技術の第１の実施の形態における治工具の取り外しまでの製造工程を説明するための図である。 本技術の第１の実施の形態におけるＦＰＣケーブルが２本または３本の場合の光学パッケージの上面図の一例である。 本技術の第１の実施の形態におけるＦＰＣケーブルが４本の場合の光学パッケージの上面図の一例である。 本技術の第１の実施の形態における光学パッケージの製造工程の一例を示すフローチャートである。 本技術の第２の実施の形態における光学パッケージの断面図の一例である。 本技術の第３の実施の形態における光学パッケージの断面図の一例である。 本技術の第４の実施の形態における光学パッケージの断面図および下面図の一例である。 本技術の第４の実施の形態における光学パッケージの２次実装例を示す断面図である。 本技術の第４の実施の形態に第２の実施の形態を適用した場合の光学パッケージの断面図および下面図の一例である。 本技術の第５の実施の形態における光学パッケージの断面図の一例である。 本技術の第６の実施の形態における光学パッケージの断面図および上面図の一例である。 本技術の第６の実施の形態におけるシリコンブリッジチップの上面図の一例である。 本技術の第６の実施の形態における光学パッケージの２次実装例を示す断面図である。 本技術の第６の実施の形態におけるシリコンブリッジチップの接続までの製造工程を説明するための図である。 本技術の第６の実施の形態におけるシールガラスの接着までの製造工程を説明するための図である。 本技術の第６の実施の形態の第１の変形例における光学パッケージの断面図および上面図の一例である。 本技術の第６の実施の形態の第１の変形例における製造工程を説明するための図である。 本技術の第６の実施の形態の第２の変形例における光学パッケージの断面図および上面図の一例である。 本技術の第６の実施の形態の第２の変形例における電気・光変換チップの断面図の一例である。 本技術の第６の実施の形態の第２の変形例におけるシリコンブリッジチップの接続までの製造工程を説明するための図である。 本技術の第６の実施の形態の第２の変形例におけるシールガラスの接着までの製造工程を説明するための図である。 本技術の第６の実施の形態の第２の変形例に、第６の実施の形態の第１の変形例を適用した光学パッケージの断面図および上面図の一例である。 本技術の第６の実施の形態の第２の変形例に、第６の実施の形態の第１の変形例を適用した光学パッケージの製造工程を説明するための図である。 本技術の第６の実施の形態の第３の変形例における光学パッケージの断面図および上面図の一例である。 本技術の第６の実施の形態の第３の変形例におけるシリコンブリッジチップの断面図の一例である。 本技術の第６の実施の形態の第３の変形例におけるシリコンブリッジチップの接続までの製造工程を説明するための図である。 本技術の第６の実施の形態の第３の変形例におけるシールガラスの接着までの製造工程を説明するための図である。 本技術の第６の実施の形態の第３の変形例に、第６の実施の形態の第１の変形例を適用した光学パッケージの断面図および上面図の一例である。 本技術の第６の実施の形態の第３の変形例に、第６の実施の形態の第１の変形例を適用した光学パッケージの製造工程を説明するための図である。 本技術の第７の実施の形態における光学パッケージの断面図および上面図の一例である。 本技術の第７の実施の形態における、反射防止材の被覆する範囲が異なる場合の光学パッケージの断面図および上面図の一例である。 本技術の第７の実施の形態における、端面に反射防止加工を施した光学パッケージの上面図の一例である。 本技術の第７の実施の形態における光学パッケージの製造工程を説明するための図である。 本技術の第８の実施の形態における光学パッケージの断面図および上面図の一例である。 本技術の第８の実施の形態における光学パッケージの断面図の一例である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
　以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
　１．第１の実施の形態（ＦＰＣケーブルを引き出す例）
　２．第２の実施の形態（半導体チップをヒートシンクにダイボンドし、ＦＰＣケーブルを引き出す例）
　３．第３の実施の形態（ガラスを両面に貼り付けたＦＰＣケーブルを引き出す例）
　４．第４の実施の形態（コネクタを設け、ＦＰＣケーブルを引き出す例）
　５．第５の実施の形態（光配線を引き出す例）
　６．第６の実施の形態（半導体チップおよびインターポーザ基板をシリコンブリッジチップにより接続し、ＦＰＣケーブルを引き出す例）
　７．第７の実施の形態（反射防止材により被覆したＦＰＣケーブルを引き出す例）
　８．第８の実施の形態（放熱部材を貼り付けたＦＰＣケーブルを引き出す例）
　９．移動体への応用例
　＜１．第１の実施の形態＞
　［カメラモジュールの構成例］
　図１は、本技術の実施の形態におけるカメラモジュール１００の断面図の一例である。このカメラモジュール１００は、例えば、レンズ交換式のカメラに搭載されるものであり、同図のカメラモジュール１００は、交換レンズの装着前の状態である。カメラモジュール１００は、筐体１１０と、実装基板１２１、１２２および１２３と、放熱ブロック１３０と、放熱ファン１５０と、光学パッケージ２００とを備える。なお、カメラモジュール１００は、特許請求の範囲に記載のモジュールの一例である。
　光学パッケージ２００は、シールガラス２１０、インターポーザ基板２２０およびＦＰＣケーブル２４０を備える。光学パッケージ２００の構造の詳細については後述する。
　インターポーザ基板２２０は、中空部（不図示）を有し、その中空部はシールガラス２１０により封止される。インターポーザ基板２２０として、例えば、セラミック基板が用いられる。以下、インターポーザ基板２２０からシールガラス２１０への方向を上方向とする。
　また、ＦＰＣケーブル２４０の一端は、中空部内の半導体チップ（不図示）に接続され、他端は中空部の外部に突出する。言い換えれば、ＦＰＣケーブル２４０の他端は、中空部の外部に引き出されている。
　実装基板１２１は、光学パッケージ２００の下方に配置され、その一部に貫通孔が形成されている。この実装基板１２１の上面や下面には各種の回路や部品が設けられ、下面の部品は、ＦＰＣケーブル１４１を介して実装基板１２２に電気的に接続される。
　放熱ブロック１３０は、実装基板１２１の貫通孔を介して、光学パッケージ２００の下面と筐体１１０の内部への突出部とを接続する。
　実装基板１２２は、実装基板１２１の下方に配置され、その上面や下面にはＦＰＧＡ（Field Programmable Gate Array）１４４などの各種の回路や部品が設けられる。また、実装基板１２２には、ＦＰＣケーブル２４０の他端が接続される。
　ＦＰＧＡ１４４は、実装基板１２２の上面に設けられ、そのＦＰＧＡ１４４の上面は、ＴＩＭ（Thermal Interface Material）材１４５を介して、筐体１１０の突出部に接続される。このＦＰＧＡ１４４は、例えば、半導体パッケージ２００からの画像データに対して各種の画像処理を行う。
　また、放熱ブロック１３０やＴＩＭ材１４５を介して、光学パッケージ２００や実装基板１２２で生じた熱が、筐体１１０へ放出される。同図における白い矢印は、熱の伝導経路を示す。
　実装基板１２３は、実装基板１２２の下方に接続され、その上面や下面には外部接続端子１４３などの各種の回路や部品が設けられる。また、実装基板１２３は、ＦＰＣケーブル１４２を介して実装基板１２２に電気的に接続される。
　外部接続端子１４３は、実装基板１２３の下方に設けられ、カメラモジュール１００の外部に電気的に接続される。
　放熱ファン１５０は、筐体１１０の下方に設けられ、筐体１１０を冷却するものである。灰色の矢印は、エアフローを示す。
　［光学パッケージの構成例］
　図２は、本技術の第１の実施の形態における光学パッケージ２００の断面図および斜視図の一例である。同図におけるａは、光学パッケージ２００の断面図の一例であり、同図におけるｂは、接着剤２５１―１の塗布前の光学パッケージ２００の斜視図の一例である。
　以下、シールガラス２１０に垂直な軸（すなわち、光軸）を「Ｚ軸」とし、シールガラス２１０の上面に平行な所定の軸を「Ｘ軸」とする。Ｘ軸およびＺ軸に垂直な軸を「Ｙ軸」とする。同図におけるａは、Ｙ軸方向から見た断面図である。
　同図におけるａに例示するように、光学パッケージ２００は、シールガラス２１０、インターポーザ基板２２０、半導体チップ２３１およびＦＰＣケーブル２４０を備える。シールガラス２１０とインターポーザ基板２２０とにより囲まれた空間を「中空部」と称する。
　インターポーザ基板２２０内には、所定数の配線２２１が形成される。
　インターポーザ基板２２０の下面は平坦であり、その上面には外周に沿って一部の領域を除き凸部が形成されている。同図におけるａのＸＺ座標（Ｘ０、Ｚ２）、（Ｘ０、Ｚ４）、（Ｘ１、Ｚ２）および（Ｘ１、Ｚ４）で囲まれた部分が、凸部に該当する。
　中空部内のインターポーザ基板２２０の上面には、凸部で囲まれた領域に開口部が形成される。開口部は、インターポーザ基板２２０を貫通しておらず、Ｘ軸方向やＹ軸方向から見て開口部により段差が生じている。同図におけるａのＸＺ座標（Ｘ２、Ｚ１）、（Ｘ２、Ｚ２）、（Ｘ３、Ｚ１）および（Ｘ３、Ｚ２）で囲まれた部分が開口部に該当する。
　半導体チップ２３１は、光電変換により電気信号を生成するものであり、例えば、ＣＩＳ（CMOS Image Sensors）の機能を有する。この半導体チップ２３１の下面は、インターポーザ基板２２０の開口部の底面に接着剤２５２により接着される。また、半導体チップ２３１は、ワイヤ２５５とＦＰＣケーブル２４０内の配線（不図示）とによりインターポーザ基板２２０と電気的に接続される。
　接着剤２５１－１は、インターポーザ基板２２０の外周とシールガラス２１０とを接着する。
　ＦＰＣケーブル２４０は、配線２２１より伝送速度が速いケーブルであり、その伝送速度は、十数ギガビット毎秒（Ｇｂｐｓ）などである。このＦＰＣケーブル２４０の一端は、半導体チップ２３１の上面に接続され、他端は、凸部の形成されていない領域を介してインターポーザ基板２２０の外側に突出する（言い換えれば、引き出される）。
　また、同図におけるｂに例示するように、インターポーザ基板２２０の凸部は、インターポーザ基板２２０の外周に沿って、その外周の一部を除いた「Ｃ」の字状に形成される。同図におけるｂの座標（Ｘ４、Ｙ２）、（Ｘ４、Ｙ３）、（Ｘ５、Ｙ２）および（Ｘ５、Ｙ３）で囲まれた部分は、凸部が形成されない箇所を示す。この箇所を介して、ＦＰＣケーブル２４０が突出する（引き出される）。同図におけるｂの座標（Ｘ１、Ｙ０）、（Ｘ１、Ｙ５）、（Ｘ４、Ｙ０）および（Ｘ４、Ｙ５）で囲まれた部分は、凸部の内周を示し、段差が生じている。
　また、同図におけるｂの座標（Ｘ２、Ｙ１）、（Ｘ２、Ｙ４）、（Ｘ３、Ｙ１）および（Ｘ３、Ｙ４）で囲まれた部分は、開口部を示す。
　また、インターポーザ基板２２０の開口部の底面からＦＰＣケーブル２４０の端子面までの高さは、その底面から半導体チップ２３１の接続端子面までの高さとほぼ同じであり、それらの差は所定の許容値未満であることが好ましい。同図におけるａのＺ１が開口部の底面のＺ座標である。また、ＦＰＣケーブル２４０の端子面と、半導体チップ２３１の接続端子面とのそれぞれのＺ座標は、いずれもＺ３である。このように高さを揃えることにより、ＦＰＣケーブル２４０の実装が容易になる。なお、上述の高さの条件を満たすのであれば、半導体チップ２３１の上面までの高さは、インターポーザ基板２２０の上面までの高さより低くてもよい。
　また、インターポーザ基板２２０の開口部の底面から凸部の上端までの高さは、その底面からＦＰＣケーブル２４０の上面までの高さとほぼ同じであり、それらの差は所定の許容値未満であることが好ましい。同図におけるａにおいて、凸部の上端とＦＰＣケーブル２４０の上面とのそれぞれのＺ座標は、いずれもＺ４である。このように高さを揃えることにより、接着剤２５１－１の塗布による中空部の封止が容易になる。
　図３は、本技術の第１の実施の形態における光学パッケージ２００の上面図および下面図の一例である。同図におけるａは、光学パッケージ２００の上面図一例であり、同図におけるｂは、光学パッケージ２００の下面図の一例である。
　同図におけるａに例示するようにインターポーザ基板２２０の外周に沿って接着剤２５１―１が塗布されている。また、座標（Ｘ４、Ｙ２）、（Ｘ４、Ｙ３）、（Ｘ５、Ｙ２）および（Ｘ５、Ｙ３）で囲まれた部分には、凸部が形成されていない。
　紙面の上下左右を東西南北とすると、半導体チップ２３１の北側、南側および西側が所定数のワイヤ２５５により、インターポーザ基板２２０と電気的に接続される。一方、半導体チップ２３１の東側に、ＦＰＣケーブル２４０の一端が接続される。また、凸部が形成されていない箇所を介して、ＦＰＣケーブル２４０の他端はインターポーザ基板２２０の外側に引き出される。
　また、ＦＰＣケーブル２４０は、信号線２４１や２４２などの所定数の信号線を含む。信号線２４１は、半導体チップ２３１とインターポーザ基板２２０とを電気的に接続し、信号線２４２は、半導体チップ２３１と、外部の部品とを電気的に接続する。なお、信号線２４１を設けず、半導体チップ２３１とインターポーザ基板２２０との間の接続をワイヤ２５５のみとすることもできる。
　同図におけるｂに例示するように、インターポーザ基板２２０の下面には、実装用の所定数のランド２５６が配列される。これらのランド２５６は、半導体チップ２３１の直下のエリアの周囲に配列される。
　ここで、ＦＰＣケーブル２４０を用いず、ワイヤボンディングのみにより半導体チップ２３１とインターポーザ基板２２０とを電気的に接続する光学パッケージを比較例として想定する。
　十数ギガビット毎秒（Ｇｂｐｓ：Gibibits per second）など、昨今では高速な伝送速度が要求される。このような高速伝送線をインターポーザ基板２２０内で配線する場合、比較例では、伝送特性の劣化を抑えるための構造が必要となる。その構造として、ガードパターンを配置した構造、他の配線との並行線長を短くした構造や、配線間隔を広くした構造などが挙げられる。しかし、これらの構造では、インターポーザ基板２２０の面積や厚みを削減することが困難である。
　これに対して、第１の実施の形態では、一端が半導体チップ２３１に接続されたＦＰＣケーブル２４０の他端を、凸部のない領域を介して外側に引き出している。この構造では、インターポーザ基板２２０内で高速な信号を伝送しないため、ビアで反射が生じず、ＦＰＣケーブル２４０は、インターポーザ基板２２０内の配線と隔離されている。この結果、インターポーザ基板２２０内で、比較例のように伝送特性の劣化を抑えるための構造（ガードパターンの配置など）を用いる必要がなくなる。これにより、比較例と比較して、光学パッケージ２００のサイズ（面積や厚み）の増大を抑制することができる。
　一方、ＦＰＣケーブル２４０以外の伝送路（ワイヤ２５５や信号線２４１）は、ＦＰＣケーブル２４０と隔離の上、インターポーザ基板２２０内で最適配置された配線を介して裏面のランド２５６に接続される。
　［ＦＰＣケーブルの構成例］
　図４は、本技術の第１の実施の形態におけるＦＰＣケーブル２４０の配線部分を取り出した断面図の一例である。ＦＰＣケーブル２４０内には伝送路としてマイクロストリップラインやストリップラインを形成することができる。同図におけるａは、マイクロストリップラインを形成した場合の断面図の一例を示し、同図におけるｂは、ストリップラインを形成した場合の断面図を示す。同図におけるａおよびｂは、ＦＰＣケーブル２４０を引き出した方向（すなわち、Ｙ軸方向）から見た断面図を示す。
　マイクロストリップラインでは、同図におけるａに例示するように、ＦＰＣ基板２４３内の信号線２４４の両側にグランド線２４５および２４６が形成され、上面および下面にグランドパターン２４７および２４８が形成される。
　一方、ストリップラインでは、同図におけるｂに例示するように、ＦＰＣ基板２４３の上面において、ライン状の信号線２４４の両側にグランド線２４５および２４６が形成され、ＦＰＣ基板２４３の下面にグランドパターン２４８が形成される。
　［光学パッケージの２次実装例］
　図５は、本技術の第１の実施の形態における光学パッケージ２００の２次実装例を示す断面図である。同図に例示するように、例えば、光学パッケージ２００の下面の所定数の半田接続部２５７が２次実装基板３１０に接続される。これらの半田接続部２５７は、光学パッケージ２００の下面のうち、半導体チップ２３１の直下のエリアの周囲に形成される。また、２次実装基板３１０の基板平面のうち半導体チップ２３１の直下のエリアには貫通孔が形成されており、貫通孔を介して露出したエリアにヒートシンク３２０などの放熱部材がＴＩＭ材により接続される。
　［光学パッケージの製造方法］
　次に、図６および図７を参照して、光学パッケージ２００の製造方法について説明する。
　まず、図６のａに例示するように、治工具４１０によりインターポーザ基板２２０が支持される。
　そして、同図におけるｂに例示するように、開口部の底面に半導体チップ２３１がダイボンドされる。また、半導体チップ２３１とインターポーザ基板とのそれぞれの上面に、スタッドバンプなどのバンプ２３５が設けられる。バンプ２３５の材料として、例えば、Ａｕ（金）が用いられる。
　そして、同図におけるｃに例示するように、バンプ２３５の周囲にＡＣＦ（Anisotropic Conductive Film）２５１－２が貼り付けられ、ＦＰＣケーブル２４０が引き出される領域に接着剤２５１－１が塗布される。なお、ＡＣＦの代わりにＡＣＰ（Anisotropic Conductive Paste）を用いることもできる。
　そして、同図におけるｄに例示するように、半導体チップ２３１とインターポーザ基板２２０には、ワイヤがワイヤボンディング治工具４２０によってワイヤボンディングされ、ＦＰＣケーブル２４０がＡＣＦ治工具４３０などによりＡＣＦ接続される。
　そして、図７におけるａに例示するように、インターポーザ基板２２０の外周に沿って、凸部と、ＦＰＣケーブル２４０の上面とに接着剤２５１－１が塗布される。シールガラス２１０とインターポーザ基板２２０とのそれぞれの平面が平行になるように、ＦＰＣケーブル２４０の上面の接着剤２５１―１の高さと、凸部の接着剤２５１－１の高さとは同程度に調整される。
　そして、同図におけるｂに例示するようにシールガラス２１０が接着され、中空部が封止される。
　そして、同図におけるｃに例示するように治工具４１０が取り外される。
　なお、図６におけるｃの工程と、図７におけるａの工程とで同じ接着剤２５１－１を用いているが、それぞれの工程で異なる種類の接着剤を用いることもできる。
　また、ＦＰＣケーブル２４０の本数は１本に限定されない。
　例えば、図８におけるａに例示するようにＦＰＣケーブル２４０－１および２４０－２の２本を配線することもできる。この場合、例えば、東方向および西方向にＦＰＣケーブル２４０－１および２４０－２が引き出される。そして、それらを引き出す箇所には凸部が形成されない。同図におけるａは、各ＦＰＣケーブルの上面に接着剤２５１―１を塗布する前の上面図であり、凸部の形成個所のみに接着剤２５１―１が塗布されている。この後の工程で、凸部の上面だけでなく、各ＦＰＣケーブルの上面を横切るように接着剤２５１―１が塗布される。
　または、同図におけるｂに例示するようにＦＰＣケーブル２４０－１、２４０－２および２４０－３の３本を配線することもできる。この場合、例えば、東方向、西方向および北方向にＦＰＣケーブル２４０－１、２４０－２および２４０－３が引き出される。そして、それらを引き出す箇所には凸部が形成されない。同図におけるａは、各ＦＰＣケーブルの上面に接着剤２５１―１を塗布する前の上面図であり、凸部の形成個所のみに接着剤２５１―１が塗布されている。この後の工程で、凸部の上面だけでなく、各ＦＰＣケーブルの上面を横切るように接着剤２５１―１が塗布される。
　あるいは、図９に例示するように、ＦＰＣケーブル２４０－１、２４０－２、２４０－３および２４０－４の４本を配線することもできる。この場合、例えば、東方向、西方向、北方向および南方向にＦＰＣケーブル２４０－１、２４０－２、２４０－３および２４０－４が引き出される。そして、それらを引き出す箇所には凸部が形成されない。同図は、各ＦＰＣケーブルの上面に接着剤２５１―１を塗布する前の上面図であり、凸部の形成個所のみに接着剤２５１―１が塗布されている。この後の工程で、凸部の上面だけでなく、各ＦＰＣケーブルの上面を横切るように接着剤２５１―１が塗布される。
　図１０は、本技術の第１の実施の形態における光学パッケージの製造工程の一例を示すフローチャートである。まず、治工具４１０によりインターポーザ基板２２０が支持される（ステップＳ９０１）。
　そして、半導体チップ２３１がダイボンドされ（ステップＳ９０２）、バンプ２３５の周囲にＡＣＦ２５１－２が貼り付けられ、ＦＰＣケーブル２４０が引き出される領域に接着剤２５１－１が塗布される（ステップＳ９０３）。
　そして、半導体チップ２３１とインターポーザ基板２２０には、ＦＰＣケーブル２４０がＡＣＦ接続され、ワイヤがワイヤボンディングされる（ステップＳ９０４）。
　インターポーザ基板２２０の外周に沿って、凸部と、ＦＰＣケーブル２４０の上面とに接着剤２５１―１が塗布され（ステップＳ９０５）、シールガラス２１０が接着される（ステップＳ９０６）。そして、治工具４１０が取り外され（ステップＳ９０７）、各種の残りの工程後に製造工程が終了する。
　このように、本技術の第１の実施の形態によれば、一端が半導体チップ２３１に接続され、外側に他端が突出する（引き出される）ＦＰＣケーブル２４０を配線したため、光学パッケージ２００のサイズの増大を抑制することができる。これにより、高速伝送可能な光学パッケージを容易に実現することができる。
　＜２．第２の実施の形態＞
　上述の第１の実施の形態では、インターポーザ基板２２０を貫通しない開口部を形成し、その開口部の底面に半導体チップ２３１をダイボンドしていたが、この構造では、放熱性能が不足することがある。この第２の実施の形態における光学パッケージ２００は、開口部を貫通させ、その開口部を放熱部材で塞いだ点において第１の実施の形態と異なる。
　図１１は、本技術の第２の実施の形態における光学パッケージ２００の断面図の一例である。この第２の実施の形態の光学パッケージ２００は、ヒートシンク２６０をさらに備える。また、インターポーザ基板２２０には、その基板を貫通する開口部が形成され、その開口部を、ヒートシンク２６０が塞いでいる。半導体チップ２３１は、そのヒートシンク２６０の上面にダイボンドされる。なお、ヒートシンク２６０は、特許請求の範囲に記載の放熱部材の一例である。
　同図に例示するように、開口部を貫通させて、その開口部をヒートシンク２６０で塞ぐことにより、そのヒートシンク２６０の上面に半導体チップ２３１を直接ダイボンドするができる。これにより、開口部を貫通させない第１の実施の形態と比較して放熱性能を向上させることができる。なお、半導体チップ２３１の下面は、外部に露出しないため、外部からのダメージの懸念はない。
　このように、本技術の第２の実施の形態によれば、開口部を貫通させて、その開口部をヒートシンク２６０で塞ぐため、ヒートシンク２６０の上面に半導体チップ２３１を直接ダイボンドして放熱性能を向上させることができる。
　＜３．第３の実施の形態＞
　上述の第１の実施の形態では、凸部が形成されていない領域を介してＦＰＣケーブル２４０を引き出していたが、このＦＰＣケーブル２４０では、ポリイミドなどを用いるため、接着剤２５１－１との接着特性が良好でないことがある。この第３の実施の形態における光学パッケージ２００では、両面にＦＰＣの製造工程で熱圧着等でガラスを貼り付けた仕様のＦＰＣケーブル２４０を別途用意しておく。これにより、接着特性を改善した点において第１の実施の形態と異なる。
　図１２は、本技術の第３の実施の形態における光学パッケージ２００の断面図の一例である。この第３の実施の形態における光学パッケージ２００は、ガラス２１１および２１２をさらに備える点において第３の実施の形態と異なる。
　ＦＰＣケーブル２４０の上面のうち、接着剤２５１―１が塗布される領域に、ガラス２１１が配置される。また、ＦＰＣケーブル２４０の下面のうち、接着剤２５１―１が塗布される領域に、ガラス２１２が配置される。これらのガラス２１１および２１２は、接着剤２５１―１の塗布の前に、熱圧着などにより、ＦＰＣケーブル２４０に事前に貼り付けられる。また、ガラス２１１および２１２の材料は、シールガラス２１０と同一である。これらのガラス２１１および２１２の貼り付けにより、接着特性が改善する。
　なお、第３の実施の形態に、第２の実施の形態を適用することができる。
　このように、本技術の第３の実施の形態によれば、ＦＰＣケーブル２４０の両面にガラス２１１および２１２を貼り付けたため、接着特性を改善することができる。
　＜４．第４の実施の形態＞
　上述の第１の実施の形態では、半田接続部２５７により光学パッケージ２００を２次実装していたが、この構成に限定されない。この第４の実施の形態における光学パッケージ２００は、コネクタにより２次実装する点において第１の実施の形態と異なる。
　図１３は、本技術の第４の実施の形態における光学パッケージ２００の断面図および下面図の一例である。同図におけるａは、光学パッケージ２００の断面図を示し、同図におけるｂは、光学パッケージ２００の下面図を示す。
　第４の実施の形態における光学パッケージ２００は、その下面に実装用のランドの代わりに所定数のコネクタ２５８が設けられる点において第１の実施の形態と異なる。また、インターポーザ基板２２０の端部とコネクタ２５８との間に、所定数のネジ穴２２５が形成される。
　図１４は、本技術の第４の実施の形態における光学パッケージ２００の２次実装例を示す断面図である。同図に例示するように、光学パッケージ２００は、コネクタ２５８により２次実装基板３１０に、電気的に接続される。また、インターポーザ基板２２０は、所定数のネジ３３０により筐体１１０にネジ留めされる。
　なお、図１５におけるａおよびｂに例示するように、第４の実施の形態に、半導体チップ２３１をヒートシンク２６０に直接ダイボンドする第２の実施の形態を適用することができる。また、第４の実施の形態に第３の実施の形態を適用することもできる。
　このように、本技術の第４の実施の形態によれば、光学パッケージ２００の下面にコネクタ２５８を設けたため、２次実装の際に、はんだ付けが不要になる。
　＜５．第５の実施の形態＞
　上述の第１の実施の形態では、高速伝送線としてＦＰＣケーブル２４０を用いていたが、伝送速度を向上させることが好ましい。この第５の実施の形態における光学パッケージ２００は、ＦＰＣケーブル２４０の代わりに光導波路を用いる点において第１の実施の形態と異なる。
　図１６は、本技術の第５の実施の形態における光学パッケージ２００の断面図の一例である。この光学パッケージ２００は、ＦＰＣケーブル２４０の代わりに、光導波路２８９を備える点において第１の実施の形態と異なる。
　光導波路２８９は、所定数の光配線を含む。また、光導波路２８９の一端は、半導体チップ２３１に接続され、他端は、中空部の外部に突出する（引き出される）。半導体チップ２３１は、電気信号と光信号とを相互に変換する電気・光変換回路を内蔵し、光導波路２８９を介して光信号を送受信する。光配線により、ＦＰＣケーブル２４０を用いた場合よりも伝送速度を向上させることができる。
　なお、第５の実施の形態に、第２、第３、第４の実施の形態のそれぞれを適用することができる。
　このように、本技術の第５の実施の形態によれば、一端が半導体チップ２３１に接続され、外側に他端が突出する（引き出される）光導波路２８９を配線したため、伝送速度を向上させることができる。
　＜６．第６の実施の形態＞
　上述の第１の実施の形態では、ワイヤ２５５により半導体チップ２３１とインターポーザ基板２２０とを電気的に接続していたが、設計自由度を向上させることが好ましい。この第６の実施の形態における光学パッケージ２００は、シリコンブリッジチップにより半導体チップ２３１とインターポーザ基板２２０とを電気的に接続する点において第１の実施の形態と異なる。
　図１７は、本技術の第６の実施の形態における光学パッケージ２００の断面図および上面図の一例である。同図におけるａは、光学パッケージ２００の断面図の一例であり、同図におけるｂは、光学パッケージ２００の上面図の一例である。
　第６の実施の形態における光学パッケージ２００は、ワイヤ２５５の代わりにシリコンブリッジチップ２７１、２７２および２７３により半導体チップ２３１とインターポーザ基板２２０とが電気的に接続される点において第１の実施の形態と異なる。シリコンブリッジチップ２７１、２７２および２７３の下面のバンプは、半導体チップ２３１とインターポーザ基板２２０とに接続される。このバンプ接続により、ワイヤボンディングを行う場合と比較して半導体チップ２３１の端子をより狭いピッチで取り出すことができる。これにより、多端子数に対する設計自由度が向上する。
　同図におけるｂに例示するように、半導体チップ２３１の西側、北側および南側の領域がシリコンブリッジチップ２７１、２７２および２７３に接続される。同図におけるｂの点線の丸は、バンプの位置を示す。
　なお、シリコンブリッジチップによる接続と、ワイヤボンディングとを混在させることもできる。
　また、同図におけるｂでは、Ｚ軸（すなわち、光軸）方向から見て、シリコンブリッジチップ２７１、２７２および２７３の平面形状は、矩形であるが、この形状に限定されない。
　例えば、図１８におけるａに例示するように、シリコンブリッジチップ２７３は、Ｔ字形状であってもよい。例えば、半導体チップ２３１のバンプのピッチが、インターポーザ基板２２０のバンプのピッチよりも狭いときに、この形状が用いられる。あるいは、同図におけるｂに例示するように、シリコンブリッジチップ２７３は、Ｕ字形状であってもよい。
　図１９は、本技術の第６の実施の形態における光学パッケージ２００の２次実装例を示す断面図である。
　第６の実施の形態における光学パッケージ２００は、同図におけるａに例示するように、半田接続部２５７により２次実装基板３１０に電気的に接続される。
　あるいは、同図におけるｂに例示するように、光学パッケージ２００は、ネジ３３０により筐体１１０にネジ留めされ、コネクタ２５８により２次実装基板３１０に電気的に接続される。
　次に、図２０および図２１を参照して、光学パッケージ２００の製造方法について説明する。まず、図２０におけるａに例示するように治工具４１０によりインターポーザ基板２２０が支持され、同図におけるｂに例示するように半導体チップ２３１がダイボンドされる。
　そして、同図におけるｃに例示するように、シリコンブリッジチップの接続箇所にＡＣＦ２５１－２が貼り付けられ、同図におけるｄに例示するようにシリコンブリッジチップ２７１がＡＣＦ接続される。シリコンブリッジチップ２７２および２７３も同様にＡＣＦ接続される。
　そして、図２１におけるａに例示するように、ＦＰＣケーブル２４０の接続箇所にＡＣＦ２５１－２が貼り付けられ、同図におけるｂに例示するようにＦＰＣケーブル２４０がＡＣＦ接続される。
　そして、同図におけるｃに例示するようにインターポーザ基板２２０の外周に沿って、凸部と、ＦＰＣケーブル２４０の上面とに接着剤２５１－１が塗布され、同図におけるｄに例示するようにシールガラス２１０が接着される。
　なお、第６の実施の形態に、第１から第５の実施の形態のそれぞれを適用することができる。
　このように、本技術の第６の実施の形態によれば、シリコンブリッジチップ２７１、２７２および２７３により半導体チップ２３１とインターポーザ基板２２０とを電気的に接続するため、設計自由度を向上させることができる。
　［第１の変形例］
　上述の第６の実施の形態によれば、シリコンブリッジチップにより半導体チップ２３１とインターポーザ基板２２０とを接続していたが、シリコンブリッジチップの表面で入射光が反射し、その反射に起因してフレアが生じるおそれがある。この第６の実施の形態の第１の変形例における光学パッケージ２００は、シリコンブリッジチップの表面を遮光部材で被覆する点において第６の実施の形態と異なる。
　図２２は、本技術の第６の実施の形態の第１の変形例における光学パッケージ２００の断面図および上面図の一例である。同図におけるａは、光学パッケージ２００の断面図の一例であり、同図におけるｂは、光学パッケージ２００の上面図の一例である。
　第６の実施の形態の第１の変形例における光学パッケージ２００は、シリコンブリッジチップ２７１、２７２および２７３のそれぞれの表面の少なくとも一部が遮光部材２７９により被覆される点において第６の実施の形態と異なる。遮光部材２７９として、遮光樹脂や遮光テープが用いられる。また、シリコンブリッジチップ２７１、２７２および２７３の上面および側面が遮光部材２７９により被覆される。これにより、シリコンブリッジチップ２７１等の表面での反射を低減し、フレアを抑制することができる。
　なお、シリコンブリッジチップの表面全体でなく、一部（半導体チップ２３１に近接する領域のみなど）を遮光部材２７９で被覆することもできる。
　第６の実施の形態の第１の変形例における、シリコンブリッジチップの接続までの製造工程は、図２０に例示した第６の実施の形態と同様である。
　図２３におけるａに例示するように、シリコンブリッジチップの接続後にＦＰＣケーブル２４０の接続箇所にＡＣＦ２５１－２が貼り付けられ、同図におけるｂに例示するようにＦＰＣケーブル２４０がＡＣＦ接続される。
　そして、同図におけるｃに例示するようにシリコンブリッジチップの表面が遮光部材２７９により被覆され、インターポーザ基板２２０の外周に沿って、凸部と、ＦＰＣケーブル２４０の上面とに接着剤２５１－１が塗布される。そして、同図におけるｄに例示するようにシールガラス２１０が接着される。
　なお、シリコンブリッジチップのＡＣＦ接続後に、遮光部材２７９により被覆しているが、シリコンブリッジチップのＡＣＦ接続前に、予め遮光部材２７９によりシリコンブリッジチップを被覆しておくこともできる。
　なお、第６の実施の形態の第１の変形例に、第２から第５の実施の形態のそれぞれを適用することができる。
　このように、本技術の第６の実施の形態の第１の変形例によれば、シリコンブリッジチップの表面を遮光部材２７９により被覆するため、その表面での反射によるフレアを抑制することができる。
　［第２の変形例］
　上述の第６の実施の形態では、高速伝送線としてＦＰＣケーブル２４０を用いていたが、伝送速度を向上させることが好ましい。この第６の実施の形態の第２の変形例における光学パッケージ２００は、ＦＰＣケーブル２４０の代わりに光導波路を用いる点において第６の実施の形態と異なる。
　図２４は、技術の第６の実施の形態の第２の変形例における光学パッケージ２００の断面図および上面図の一例である。同図におけるａは、光学パッケージ２００の断面図の一例であり、同図におけるｂは、光学パッケージ２００の上面図の一例である。
　第６の実施の形態の第２の変形例において、半導体チップ２３１の北側、南側および西側は、所定数のワイヤ２５５によりインターポーザ基板２２０と接続される。一方、半導体チップ２３１の東側とインターポーザ基板２２０とは、電気・光変換チップ２８１により電気的に接続される。なお、半導体チップ２３１の北側、南側および西側の少なくとも一部をシリコンブリッジチップ２７１、２７２や２７３により接続することもできる。
　電気・光変換チップ２８１は、電気信号と光信号を相互に変換するものである。また、ＦＰＣケーブル２４０の代わりに、所定数の光配線を含む光導波路２８９が用いられる。その光導波路２８９の一端は電気・光変換チップ２８１に接続され、他端は外部に突出する（言い換えれば、引き出される）。このように、光導波路２８９は、電気・光変換チップ２８１を介して半導体チップ２３１に接続される。光配線により、ＦＰＣケーブル２４０を用いた場合よりも伝送速度を向上させることができる。
　なお、電気・光変換チップ２８１は、特許請求の範囲に記載のシリコンブリッジチップの一例である。
　図２５は、本技術の第６の実施の形態の第２の変形例における電気・光変換チップ２８１の断面図の一例である。電気・光変換チップ２８１には、シリコン光導波路２８１－１と、配線層２８１－２と、複数のパッド２８１－３と、複数のバンプ２８１－４と、複数のマイクロミラー２８１－５とが設けられる。
　パッド２８１－３は、電気・光変換チップ２８１の下面に配列される。パッド２８１－３のそれぞれにバンプ２８１－４が設けられ、半導体チップ２３１またはインターポーザ基板２２０に接続される。
　シリコン光導波路２８１－１は、配線層２８１－２を介してパッド２８１－３に接続される。また、複数のマイクロミラー２８１－５により光が屈曲され、シリコン光導波路２８１－１および光導波路２８９の一方の光が他方に導かれる。
　次に、図２６および図２７を参照して、光学パッケージ２００の製造方法について説明する。まず、図２６におけるａに例示するように治工具４１０によりインターポーザ基板２２０が支持され、同図におけるｂに例示するように半導体チップ２３１がダイボンドされる。
　そして、同図におけるｃに例示するように、電気・光変換チップ２８１ＡＣＦ２５１－２が貼り付けられ、光導波路２８９の接続箇所に接着剤２５１－１が塗布される。そして、同図におけるｄに例示するように電気・光変換チップ２８１がＡＣＦ接続される。
　そして、図２７に例示するように、半導体チップ２３１とインターポーザ基板２２０とがワイヤボンディングされ、同図におけるｂに例示するようにインターポーザ基板２２０の外周に沿って、凸部と、ＦＰＣケーブル２４０の上面とに接着剤２５１－１が塗布される。
　そして、同図におけるｃに例示するようにシールガラス２１０が接着され、中空部が封止される。
　なお、第６の実施の形態の第２の変形例に、第２から第５の実施の形態のそれぞれを適用することができる。
　また、第６の実施の形態の第２の変形例に、第６の実施の形態の第１の変形例を適用することができる。
　図２８は、本技術の第６の実施の形態の第２の変形例に、第６の実施の形態の第１の変形例を適用した光学パッケージの断面図および上面図の一例である。同図におけるａは、光学パッケージ２００の断面図の一例であり、同図におけるｂは、光学パッケージ２００の上面図の一例である。
　同図におけるａおよびｂに例示するように、電気・光変換チップ２８１の表面が遮光部材２７９により被覆される。この場合、製造時に図２６に例示したものと同様の工程が実行される。
　そして、図２９におけるａに例示するように半導体チップ２３１とインターポーザ基板２２０とがワイヤボンディングされ、同図におけるｂに例示するように電気・光変換チップ２８１の表面が遮光部材２７９により被覆される。また、インターポーザ基板２２０の外周に沿って、凸部と、ＦＰＣケーブル２４０の上面とに接着剤２５１－１が塗布される。そして、同図におけるｃに例示するようにシールガラス２１０が接着され、中空部が封止される。
　このように、本技術の第６の実施の形態の第２の変形例によれば、一端が電気・光変換チップ２８１を介して半導体チップ２３１に接続され、外側に他端が突出する（引き出される）光導波路２８９を配線したため、伝送速度を向上させることができる。
　［第３の変形例］
　上述の第６の実施の形態では、半導体チップ２３１のみを光学パッケージ２００内に配置していたが、複数の半導体チップを配置することもできる。この第６の実施の形態の第３の変形例における光学パッケージ２００は、複数の半導体チップを配置し、それらのチップ同士とチップおよびインターポーザ基板２２０とをシリコンブリッジチップで接続する点において第６の実施の形態と異なる。
　図３０は、本技術の第６の実施の形態の第３の変形例における光学パッケージ２００の断面図および上面図の一例である。同図におけるａは、光学パッケージ２００の断面図の一例であり、同図におけるｂは、光学パッケージ２００の上面図の一例である。
　同図におけるａに例示するように第６の実施の形態の第３の変形例において、半導体チップ２３２がさらに配置される。これらの半導体チップ２３１および２３２は、インターポーザ基板２２０の開口部の底面にダイボンドされる。
　半導体チップ２３１は、例えば、ＣＩＳの機能を有する。半導体チップ２３２は、例えば、半導体チップ２３１からの画像データに対し、画像認識などの各種の信号処理を行う。
　また、同図におけるｂに例示するように半導体チップ２３２の西側、北側および南側は、シリコンブリッジチップ２７１、２７２および２７３によりインターポーザ基板２２０と電気的に接続される。また、半導体チップ２３２の東側と半導体チップ２３１の西側とがシリコンブリッジチップ２７４により電気的に接続される。半導体チップ２３１の北側および南側は、シリコンブリッジチップ２７５および２７６によりインターポーザ基板２２０と電気的に接続される。半導体チップ２３１の東側は、ＦＰＣケーブル２４０の一端に接続される。このような構造は、ＳｉＰ(System in Package)構造と呼ばれる。
　なお、半導体チップ２３１および２３２は、特許請求の範囲に記載の第１および第２の半導体チップの一例である。また、シリコンブリッジチップ２７５および２７６は、特許請求の範囲に記載の第１のシリコンブリッジチップの一例であり、シリコンブリッジチップ２７１、２７２および２７３は、特許請求の範囲に記載の第２のシリコンブリッジチップの一例である。シリコンブリッジチップ２７４は、特許請求の範囲に記載の第３のシリコンブリッジチップの一例である。
　第６の実施の形態と同様に、バンプ接続により、ワイヤボンディングを行う場合と比較して半導体チップ２３１の端子をより狭いピッチで取り出すことができる。これにより、多端子数に対する設計自由度が向上する。
　また、半導体チップ２３１および２３２の複数の半導体チップの搭載により、光学パッケージ２００の機能を向上させることができる。
　なお、半導体チップ２３１および２３２の２枚を設けているが、光学パッケージ２００内の３枚以上の半導体チップを設けることもできる。
　図３１は、本技術の第６の実施の形態の第３の変形例におけるシリコンブリッジチップ２７１の断面図の一例である。シリコンブリッジチップ２７１には、配線層２７１－１と複数のパッド２７１－２と複数のバンプ２７１－３とが設けられる。
　パッド２７１－２は、シリコンブリッジチップ２７１の下面に配列される。パッド２７１－２のそれぞれにバンプ２７１－３が設けられ、半導体チップ２３２またはインターポーザ基板２２０に接続される。また、配線層２７１－１内の配線にパッド２７１－２が接続される。
　次に、図３２および図３３を参照して、光学パッケージ２００の製造方法について説明する。まず、図３２におけるａに例示するように治工具４１０によりインターポーザ基板２２０が支持され、同図におけるｂに例示するように半導体チップ２３１および２３２がダイボンドされる。
　そして、同図におけるｃに例示するように、半導体チップ２３１および２３２とインターポーザ基板２２０との接続箇所にＡＣＦ２５１－２が貼り付けられる。そして、同図におけるｄに例示するようにシリコンブリッジチップ２７１および２７４がＡＣＦ接続される。他のシリコンブリッジチップも同様にＡＣＦ接続される。
　そして、図３３におけるａに例示するように、ＦＰＣケーブル２４０の接続箇所にＡＣＦ２５１－２が貼り付けられ、同図におけるｂに例示するようにＦＰＣケーブル２４０がＡＣＦ接続される。
　そして、同図におけるｃに例示するようにインターポーザ基板２２０の外周に沿って、凸部と、ＦＰＣケーブル２４０の上面とに接着剤２５１－１が塗布される。そして、同図におけるｄに例示するようにシールガラス２１０が接着され、中空部が封止される。
　なお、第６の実施の形態の第３の変形例に、第２から第５の実施の形態のそれぞれを適用することができる。
　また、第６の実施の形態の第３の変形例に、第６の実施の形態の第１の変形例を適用することができる。
　図３４は、本技術の第６の実施の形態の第３の変形例に、第６の実施の形態の第１の変形例を適用した光学パッケージの断面図および上面図の一例である。同図におけるａは、光学パッケージ２００の断面図の一例であり、同図におけるｂは、光学パッケージ２００の上面図の一例である。
　同図におけるａおよびｂに例示するように、電気・光変換チップ２８１の表面が遮光部材２７９により被覆される。この場合、製造時に図３２に例示したものと同様の工程が実行される。
　そして、図３５におけるａに例示するように、ＦＰＣケーブル２４０の接続箇所にＡＣＦ２５１－２が貼り付けられ、同図におけるｂに例示するようにＦＰＣケーブル２４０がＡＣＦ接続される。
　そして、同図におけるｃに例示するようにシリコンブリッジチップ２７１から２７６の表面が遮光部材２７９により被覆される。また、インターポーザ基板２２０の外周に沿って、凸部と、ＦＰＣケーブル２４０の上面とに接着剤２５１－１が塗布される。そして、同図におけるｄに例示するようにシールガラス２１０が接着され、中空部が封止される。
　このように、本技術の第６の実施の形態の第３の変形例によれば、半導体チップ２３１および２３２とインターポーザ基板２２０とをシリコンブリッジチップにより接続するため、設計自由度および機能を向上させることができる。
　＜７．第７の実施の形態＞
　上述の第１の実施の形態では、一端が半導体チップ２３１に接続され、外側に他端が突出する（引き出される）ＦＰＣケーブル２４０を配線していたが、このＦＰＣケーブル２４０の表面で入射光が反射し、その反射によりフレアが生じるおそれがある。この第７の実施の形態における光学パッケージ２００は、ＦＰＣケーブル２４０の表面を反射防止材で被覆する点において第１の実施の形態と異なる。
　図３６は、本技術の第７の実施の形態における光学パッケージ２００の断面図および下面図の一例である。同図におけるａは、光学パッケージ２００の断面図を示し、同図におけるｂは、光学パッケージ２００の下面図を示す。
　第７の実施の形態における光学パッケージ２００は、ＦＰＣケーブル２４０の表面の少なくとも一部が反射防止材２９０により被覆される点において第１の実施の形態と異なる。
　例えば、同図におけるａおよびｂに例示するように、ＦＰＣケーブル２４０の上面のうち、中空部内の領域のみが反射防止材２９０により被覆される。
　あるいは、図３７に例示するように、ＦＰＣケーブル２４０の上面全体が反射防止材２９０により被覆される。
　反射防止材２９０として、黒色のカバーフィルム、反射防止フィルムや、黒色樹脂などを用いることができる。
　なお、反射防止材２９０を設けず、ＦＰＣケーブル２４０の表面の少なくとも一部に反射防止加工（山形加工など）を施すこともできる。
　上述の反射防止材２９０または反射防止加工により、ＦＰＣケーブル２４０の表面の反射を抑制することができる。
　また、図３８に例示するように、ＦＰＣケーブル２４０の上面を反射防止材２９０により被覆し、さらに端面に反射防止加工を施すこともできる。これにより、端面の反射をさらに抑制することができる。同図において、ＦＰＣケーブル２４０の上面を反射防止加工することもできる。また、同図において、端面を反射防止材２９０で被覆することもできる。
　第７の実施の形態において、製造時には、図６に例示したものと同様の工程が実行される。
　そして、図３９におけるａに例示するように、ＦＰＣケーブル２４０の表面の少なくとも一部が反射防止材２９０により被覆される。また、インターポーザ基板２２０の外周に沿って、凸部と、ＦＰＣケーブル２４０の上面とに接着剤２５１－１が塗布される。
　そして、同図におけるｂに例示するようにシールガラス２１０が接着され、中空部が封止される。そして、同図におけるｃに例示するように治工具４１０が取り外される。
　なお、第７の実施の形態に、第１から第６の実施の形態のそれぞれと、各変形例とを適用することができる。
　このように、本技術の第７の実施の形態によれば、ＦＰＣケーブル２４０の表面の少なくとも一部を反射防止材２９０により被覆したため、その表面の反射を抑制することができる。
　＜８．第８の実施の形態＞
　上述の第１の実施の形態では、一端が半導体チップ２３１に接続され、外側に他端が突出する（引き出される）ＦＰＣケーブル２４０を配線していたが、このＦＰＣケーブル２４０の放熱性能を向上させることが好ましい。第８の実施の形態における光学パッケージ２００は、ＦＰＣケーブル２４０の両面の少なくとも一方に放熱部材を貼り付けた点において第１の実施の形態と異なる
　図４０は、本技術の第８の実施の形態における光学パッケージ２００の断面図および下面図の一例である。同図におけるａは、光学パッケージ２００の断面図を示し、同図におけるｂは、光学パッケージ２００の下面図を示す。
　第７の実施の形態における光学パッケージ２００は、ＦＰＣケーブル２４０の上面および下面の一方（上面）に放熱板２９５が貼り付けられる点において第１の実施の形態と異なる。放熱板２９５として、例えば、金属板（アルミ、ステンレスなど）、放熱シート（グラファイトシートなど）や、導体膜（厚膜化した銅箔など）を用いることができる。
　なお、図４１に例示するように、ＦＰＣケーブル２４０の上面および下面の両方に放熱板２９５を貼り付けることもできる。
　放熱板２９５の貼り付けにより、ＦＰＣケーブル２４０の放熱性能を向上させることができる。
　また、フレアを抑制する観点から、上面側の放熱板２９５の少なくとも一部を反射防止材２９０により被覆するか、反射防止加工を施すことが好ましい。
　また、第８の実施の形態に、第１から第６の実施の形態のそれぞれを適用することができる。
　このように、本技術の第８の実施の形態によれば、ＦＰＣケーブル２４０の両面の少なくとも一方に放熱部材を貼り付けたため、ＦＰＣケーブル２４０の放熱性能を向上させることができる。
　＜９．移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図４２は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図４２に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図４２の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図４３は、撮像部１２０３１の設置位置の例を示す図である。
　図４３では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
　撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図４３には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１に適用され得る。具体的には、図２の光学パッケージは、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、高速信号を伝送する際に撮像部１２０３１のサイズの増大を抑制することができる。
　なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
　なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
　なお、本技術は以下のような構成もとることができる。
（１）一部の領域を除き外周に沿って基板平面に凸部が形成され、前記凸部に囲まれた領域に開口部が形成されたインターポーザ基板と、
　前記開口部に配置された半導体チップと、
　一端が前記半導体チップに接続されるとともに前記一部の領域を介して前記インターポーザ基板の外側に他端が突出する高速伝送線と
を具備する光学パッケージ。
（２）所定の基準面から前記半導体チップの端子面までの高さと前記基準面から前記高速伝送線の端子面までの高さとの差が所定の許容値未満である
前記（１）記載の光学パッケージ。
（３）
　所定の基準面から前記凸部までの高さと前記基準面から前記高速伝送線の両面のうち前記基準面から遠い方までの高さとの差が所定の許容値未満である
前記（１）または（２）に記載の光学パッケージ。
（４）前記高速伝送線の両面のそれぞれに貼り付けられた一対のガラスをさらに具備する
前記（１）から（３）のいずれかに記載の光学パッケージ。
（５）前記開口部は、前記インターポーザ基板を貫通しておらず、
　前記半導体チップは、前記開口部の底面に接着される
前記（１）から（４）のいずれかに記載の光学パッケージ。
（６）放熱部材をさらに具備し、
　前記開口部は、前記インターポーザ基板を貫通し、
　前記開口部は、前記放熱部材により塞がれ、
　前記半導体チップは、前記放熱部材に接着される
前記（１）から（５）のいずれかに記載の光学パッケージ。
（７）前記インターポーザ基板を実装基板に実装するためのランドをさらに具備する
前記（１）から（６）のいずれかに記載の光学パッケージ。
（８）前記インターポーザ基板を実装基板に接続するためのコネクタをさらに具備する
前記（１）から（６）のいずれかに記載の光学パッケージ。
（９）前記高速伝送線は、ＦＰＣケーブルである
前記（１）から（８）のいずれかに記載の光学パッケージ。
（１０）前記高速伝送線は、光配線を含む光導波路である
前記（１）から（８）のいずれかに記載の光学パッケージ。
（１１）前記半導体チップと前記インターポーザ基板とを接続するシリコンブリッジチップをさらに具備する前記（１）から（１０）のいずれかに記載の光学パッケージ。
（１２）前記シリコンブリッジチップの表面の少なくとも一部を被覆する遮光部材をさらに具備する前記（１１）記載の光学パッケージ。
（１３）前記シリコンブリッジチップは、電気信号と光信号とを変換する電気・光変換チップを含み、
　前記高速伝送線は、光配線を含む光導波路であり、
　前記高速伝送線の一端は、前記電気・光変換チップを介して前記半導体チップに接続される
前記（１１）または（１２）に記載の光学パッケージ。
（１４）前記半導体チップは、第１および第２の半導体チップを含み、
　前記シリコンブリッジチップは、
　前記第１の半導体チップと前記インターポーザ基板とを接続する第１のシリコンブリッジチップと、
　前記第２の半導体チップと前記インターポーザ基板とを接続する第２のシリコンブリッジチップと、
　前記第１の半導体チップと前記第２の半導体チップとを接続する第３のシリコンブリッジチップと
を含む前記（１１）または（１２）に記載の光学パッケージ。
（１５）前記高速伝送線の表面の少なくとも一部を被覆する反射防止材をさらに具備する
前記（１）から（１４）の記載の光学パッケージ。
（１６）前記高速伝送線の表面の少なくとも一部には、反射防止加工が施されている
前記（１）から（１５）のいずれかに記載の光学パッケージ。
（１７）前記高速伝送線の両面の少なくとも一方に貼り付けられた放熱板をさらに具備する
前記（１）から（１５）のいずれかに記載の光学パッケージ。
（１８）一部の領域を除き外周に沿って基板平面に凸部が形成され、前記凸部に囲まれた領域に開口部が形成されたインターポーザ基板と、
　前記開口部に配置された半導体チップと、
　一端が前記半導体チップに接続されるとともに前記一部の領域を介して前記インターポーザ基板の外側に他端が突出する高速伝送線と、
　前記高速伝送線の前記他端に接続された実装基板と
を具備するモジュール。
（１９）インターポーザ基板の基板平面に形成された前記開口部に半導体チップを配置する手順と、
　前記基板平面の外周に接着剤を塗布する手順と、
　他端が前記インターポーザ基板の外部に突出する高速伝送線の一端を前記半導体チップに接続する手順と
を具備する光学パッケージの製造方法。
　１００　カメラモジュール
　１１０　筐体
　１２１～１２３　実装基板
　１３０　放熱ブロック
　１４１、１４２、２４０、２４０－１、２４０－２、２４０－３、２４０－４　ＦＰＣケーブル
　１４３　外部接続端子
　１４４　ＦＰＧＡ
　１４５　ＴＩＭ材
　１５０　放熱ファン
　２００　光学パッケージ
　２１０　シールガラス
　２１１、２１２　ガラス
　２２０　インターポーザ基板
　２２１　配線
　２２５　ネジ穴
　２３１、２３２　半導体チップ
　２３５、２７１－３、２８１－４　バンプ
　２４１、２４２　信号線
　２４３　ＦＰＣ基板
　２４４　信号線
　２４５、２４６　グランド線
　２４７、２４８　グランドパターン
　２５１―１、２５２　接着剤
　２５１－２　ＡＣＦ
　２５５　ワイヤ
　２５６　ランド
　２５７　半田接続部
　２５８　コネクタ
　２６０、３２０　ヒートシンク
　２７１～２７６　シリコンブリッジチップ
　２７１－１、２８１－２　配線層
　２７１－２、２８１－３　パッド
　２７９　遮光部材
　２８１　電気・光変換チップ
　２８１－１　シリコン光導波路
　２８１－５　マイクロミラー
　２８９　光導波路
　２９０　反射防止材
　２９５　放熱板
　３１０　２次実装基板
　３３０　ネジ
　４１０　治工具
　４２０　ワイヤボンディング治工具
　４３０　ＡＣＦ治工具
　１２０３１　撮像部

Claims (19)

  1. 　一部の領域を除き外周に沿って基板平面に凸部が形成され、前記凸部に囲まれた領域に開口部が形成されたインターポーザ基板と、
    　前記開口部に配置された半導体チップと、
    　一端が前記半導体チップに接続されるとともに前記一部の領域を介して前記インターポーザ基板の外側に他端が突出する高速伝送線と
    を具備する光学パッケージ。
  2. 　所定の基準面から前記半導体チップの端子面までの高さと前記基準面から前記高速伝送線の端子面までの高さとの差が所定の許容値未満である
    請求項１記載の光学パッケージ。
  3. 　所定の基準面から前記凸部までの高さと前記基準面から前記高速伝送線の両面のうち前記基準面から遠い方までの高さとの差が所定の許容値未満である
    請求項１記載の光学パッケージ。
  4. 　前記高速伝送線の両面のそれぞれに貼り付けられた一対のガラスをさらに具備する
    請求項１記載の光学パッケージ。
  5. 　前記開口部は、前記インターポーザ基板を貫通しておらず、
    　前記半導体チップは、前記開口部の底面に接着される
    請求項１記載の光学パッケージ。
  6. 　放熱部材をさらに具備し、
    　前記開口部は、前記インターポーザ基板を貫通し、
    　前記開口部は、前記放熱部材により塞がれ、
    　前記半導体チップは、前記放熱部材に接着される
    請求項１記載の光学パッケージ。
  7. 　前記インターポーザ基板を実装基板に実装するためのランドをさらに具備する
    請求項１記載の光学パッケージ。
  8. 　前記インターポーザ基板を実装基板に接続するためのコネクタをさらに具備する
    請求項１記載の光学パッケージ。
  9. 　前記高速伝送線は、ＦＰＣ（Flexible Printed Circuits）ケーブルである
    請求項１記載の光学パッケージ。
  10. 　前記高速伝送線は、光配線を含む光導波路である
    請求項１記載の光学パッケージ。
  11. 　前記半導体チップと前記インターポーザ基板とを接続するシリコンブリッジチップをさらに具備する請求項１記載の光学パッケージ。
  12. 　前記シリコンブリッジチップの表面の少なくとも一部を被覆する遮光部材をさらに具備する請求項１１記載の光学パッケージ。
  13. 　前記シリコンブリッジチップは、電気信号と光信号とを変換する電気・光変換チップを含み、
    　前記高速伝送線は、光配線を含む光導波路であり、
    　前記高速伝送線の一端は、前記電気・光変換チップを介して前記半導体チップに接続される
    請求項１１記載の光学パッケージ。
  14. 　前記半導体チップは、第１および第２の半導体チップを含み、
    　前記シリコンブリッジチップは、
    　前記第１の半導体チップと前記インターポーザ基板とを接続する第１のシリコンブリッジチップと、
    　前記第２の半導体チップと前記インターポーザ基板とを接続する第２のシリコンブリッジチップと、
    　前記第１の半導体チップと前記第２の半導体チップとを接続する第３のシリコンブリッジチップと
    を含む請求項１１記載の光学パッケージ。
  15. 　前記高速伝送線の表面の少なくとも一部を被覆する反射防止材をさらに具備する
    請求項１記載の光学パッケージ。
  16. 　前記高速伝送線の表面の少なくとも一部には、反射防止加工が施されている
    請求項１記載の光学パッケージ。
  17. 　前記高速伝送線の両面の少なくとも一方に貼り付けられた放熱部材をさらに具備する
    請求項１記載の光学パッケージ。
  18. 　一部の領域を除き外周に沿って基板平面に凸部が形成され、前記凸部に囲まれた領域に開口部が形成されたインターポーザ基板と、
    　前記開口部に配置された半導体チップと、
    　一端が前記半導体チップに接続されるとともに前記一部の領域を介して前記インターポーザ基板の外側に他端が突出する高速伝送線と、
    　前記高速伝送線の前記他端に接続された実装基板と
    を具備するモジュール。
  19. 　一部の領域を除き外周に沿って凸部が形成されたインターポーザ基板の基板平面において前記凸部に囲まれた領域に形成された開口部に半導体チップを配置する手順と、
    　前記基板平面の外周に接着剤を塗布する手順と、
    　他端が前記インターポーザ基板の外部に突出する高速伝送線の一端を前記半導体チップに接続する手順と
    を具備する光学パッケージの製造方法。
PCT/JP2025/016632 2024-06-28 2025-05-02 光学パッケージ、モジュール、および、光学パッケージの製造方法 Pending WO2026004347A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2024105408 2024-06-28
JP2024-105408 2024-06-28

Publications (1)

Publication Number Publication Date
WO2026004347A1 true WO2026004347A1 (ja) 2026-01-02

Family

ID=98221362

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2025/016632 Pending WO2026004347A1 (ja) 2024-06-28 2025-05-02 光学パッケージ、モジュール、および、光学パッケージの製造方法

Country Status (1)

Country Link
WO (1) WO2026004347A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61176512U (ja) * 1985-04-19 1986-11-04
JPH03132609A (ja) * 1989-10-18 1991-06-06 Fujitsu Ltd 光半導体装置
JP2002299486A (ja) * 2001-03-29 2002-10-11 Kyocera Corp 光半導体素子収納用パッケージ
JP2004194204A (ja) * 2002-12-13 2004-07-08 Ricoh Co Ltd 半導体装置、画像読取ユニット及び画像形成装置
WO2011058702A1 (ja) * 2009-11-10 2011-05-19 日本電気株式会社 電子装置及びノイズ抑制方法
JP2022187526A (ja) * 2021-06-08 2022-12-20 ソニーセミコンダクタソリューションズ株式会社 撮像素子パッケージおよび電子機器
JP2023505866A (ja) * 2019-12-13 2023-02-13 華為技術有限公司 電子素子、電子素子付き回路基板、および電子デバイス

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61176512U (ja) * 1985-04-19 1986-11-04
JPH03132609A (ja) * 1989-10-18 1991-06-06 Fujitsu Ltd 光半導体装置
JP2002299486A (ja) * 2001-03-29 2002-10-11 Kyocera Corp 光半導体素子収納用パッケージ
JP2004194204A (ja) * 2002-12-13 2004-07-08 Ricoh Co Ltd 半導体装置、画像読取ユニット及び画像形成装置
WO2011058702A1 (ja) * 2009-11-10 2011-05-19 日本電気株式会社 電子装置及びノイズ抑制方法
JP2023505866A (ja) * 2019-12-13 2023-02-13 華為技術有限公司 電子素子、電子素子付き回路基板、および電子デバイス
JP2022187526A (ja) * 2021-06-08 2022-12-20 ソニーセミコンダクタソリューションズ株式会社 撮像素子パッケージおよび電子機器

Similar Documents

Publication Publication Date Title
JP7660061B2 (ja) 半導体パッケージ、電子装置、および、半導体パッケージの製造方法
CN109716524B (zh) 成像元件封装和相机模块
JP7499242B2 (ja) 半導体パッケージ、および、電子装置
KR20240004533A (ko) 반도체 장치
US20240063244A1 (en) Semiconductor package, electronic device, and method of manufacturing semiconductor package
WO2026004347A1 (ja) 光学パッケージ、モジュール、および、光学パッケージの製造方法
US20250194292A1 (en) Semiconductor device
JP7630428B2 (ja) 半導体パッケージ
JP2024038720A (ja) 光検出装置
WO2024111248A1 (ja) 半導体パッケージ、光学装置、および、半導体パッケージの製造方法
JP7624393B2 (ja) 半導体パッケージ、電子装置、および、半導体パッケージの製造方法
WO2024224807A1 (ja) 半導体パッケージ、および、半導体パッケージの製造方法
US12080636B2 (en) Semiconductor package and manufacturing method of semiconductor package
WO2025204106A1 (ja) パッケージ
WO2024185282A1 (ja) 半導体パッケージ、半導体装置、および、半導体パッケージの製造方法
WO2024202527A1 (ja) 半導体パッケージ、半導体装置、および、半導体パッケージの製造方法
WO2026018560A1 (ja) 半導体パッケージ、半導体装置、および、半導体パッケージの製造方法
WO2024057709A1 (ja) 半導体パッケージ、および、電子装置
WO2025115400A1 (ja) 半導体パッケージ、半導体装置、および、半導体パッケージの製造方法
WO2024106011A1 (ja) 半導体パッケージ、電子装置、および、半導体パッケージの制御方法
WO2026053713A1 (ja) 半導体パッケージ、半導体装置、および、半導体パッケージの製造方法
WO2025115391A1 (ja) パッケージおよびパッケージの製造方法
TW202614367A (zh) 封裝及封裝之製造方法
WO2024224806A1 (ja) 半導体パッケージ、半導体装置、および、半導体パッケージの製造方法
WO2024024278A1 (ja) パッケージおよびパッケージの製造方法