WO2025258307A1 - 発光素子 - Google Patents
発光素子Info
- Publication number
- WO2025258307A1 WO2025258307A1 PCT/JP2025/017491 JP2025017491W WO2025258307A1 WO 2025258307 A1 WO2025258307 A1 WO 2025258307A1 JP 2025017491 W JP2025017491 W JP 2025017491W WO 2025258307 A1 WO2025258307 A1 WO 2025258307A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- light
- layer
- substrate
- emitting element
- emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
- H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/815—Bodies having stress relaxation structures, e.g. buffer layers
Definitions
- the technology disclosed herein (hereinafter also referred to as “the technology”) relates to a light-emitting element.
- light-emitting elements such as surface-emitting lasers, edge-emitting lasers, and light-emitting diodes have been known.
- Some conventional light-emitting elements have a laminated structure in which multiple layers, including a light-emitting layer, are arranged on a substrate (see, for example, Patent Documents 1 and 2).
- crystal defects e.g., dislocations
- the primary objective of this technology is to provide a light-emitting element that can suppress a decrease in reliability.
- the present technology includes a substrate and a laminated structure disposed on the substrate, the laminated structure including a plurality of layers including a light-emitting layer; an intermediate structure including a layer having lattice strain, disposed between the substrate and the laminated structure;
- a light-emitting device comprising:
- the layer having lattice distortion may guide dislocations from the substrate laterally.
- the lattice constant of the layer having lattice distortion may be different from the lattice constant of the substrate.
- the absolute value of the difference between the lattice constant of the layer having lattice distortion and the lattice constant of the substrate may be 0.41 ⁇ or less.
- the layer having a lattice distortion may include a III-V compound semiconductor.
- the layer having lattice distortion may contain at least two of Al, Ga, and In, and at least one of P and As.
- the layer having lattice distortion may include an n-type compound semiconductor or a p-type compound semiconductor.
- the layer having lattice distortion may contain any one of Si, Se, Te, and Ge as an n-type impurity
- the layer having lattice distortion may contain any one of C, Mg, Zn, and B as a p-type impurity.
- the substrate may be any of a GaAs substrate, an InP substrate, a GaN substrate, a Si substrate, a Ge substrate, an SOI substrate, and a GOI substrate.
- the substrate may include a semi-insulating substrate or an insulating substrate.
- the substrate may contain impurities, and the impurity concentration of the substrate may be 1 ⁇ 10 16 /cm 3 or more and 1 ⁇ 10 19 /cm 3 or less.
- the intermediate structure may include a plurality of layers having the lattice distortion.
- the intermediate structure may include a buffer layer disposed between the layers having the lattice distortion.
- the intermediate structure may include a buffer layer disposed between the layer having the lattice strain and the stacked structure.
- the intermediate structure may include a buffer layer disposed between the strained layer and the substrate.
- the intermediate structure may have a composition gradient and/or a carrier concentration gradient.
- the thickness of the layer having lattice distortion may be equal to or less than a critical thickness.
- the lattice strain may be tensile or compressive.
- the layer having lattice distortion may have a carrier concentration of 8 ⁇ 10 17 /cm 3 or more.
- the plurality of layers may include a reflector disposed on the side of the light-emitting layer opposite to the intermediate structure side, and may emit light to the side of the substrate opposite to the intermediate structure side.
- FIG. 1 is a cross-sectional view of a light-emitting element according to Example 1 of an embodiment of the present technology.
- 1 is a plan view of a light-emitting element according to Example 1 of an embodiment of the present technology.
- Fig. 3A is a plan view of a surface-emitting laser array of a comparative example when driven, and
- Fig. 3B is a cross-sectional view taken along line 3B-3B of Fig. 3A.
- FIG. 10 is a schematic cross-sectional view of a surface-emitting laser array of a comparative example.
- FIG. 2 is a schematic cross-sectional view of the light-emitting element of FIG. 1.
- 2 is a flowchart illustrating an example of a method for manufacturing the light-emitting element of FIG. 1 .
- 2A to 2C are cross-sectional views of steps in an example of a method for manufacturing the light-emitting element of FIG. 1.
- 2A to 2C are cross-sectional views of steps in an example of a method for manufacturing the light-emitting element of FIG. 1.
- 2A to 2C are cross-sectional views of steps in an example of a method for manufacturing the light-emitting element of FIG. 1.
- 2A to 2C are cross-sectional views of steps in an example of a method for manufacturing the light-emitting element of FIG. 1.
- 2A to 2C are cross-sectional views of steps in an example of a method for manufacturing the light-emitting element of FIG. 1.
- 2A to 2C are cross-sectional views of steps in an example of a method for manufacturing the light-emitting element of FIG. 1.
- 2A to 2C are cross-sectional views of steps in an example of a method for manufacturing the light-emitting element of FIG. 1.
- 2A to 2C are cross-sectional views of steps in an example of a method for manufacturing the light-emitting element of FIG. 1.
- 2A to 2C are cross-sectional views of steps in an example of a method for manufacturing the light-emitting element of FIG. 1.
- FIG. 10 is a cross-sectional view of a light-emitting element according to Example 2 of an embodiment of the present technology.
- FIG. 10 is a cross-sectional view of a light-emitting element according to Example 3 of an embodiment of the present technology.
- FIG. 10 is a cross-sectional view of a light-emitting element according to Example 4 of an embodiment of the present technology.
- FIG. 10 is a cross-sectional view of a light-emitting element according to Example 5 of an embodiment of the present technology.
- FIG. 10 is a cross-sectional view of a light-emitting element according to Example 6 of an embodiment of the present technology.
- FIG. 10 is a cross-sectional view of a light-emitting element according to Example 7 of an embodiment of the present technology.
- FIG. 10 is a cross-sectional view of a light-emitting element according to Example 8 of an embodiment of the present technology.
- FIG. 13 is a cross-sectional view of a light-emitting element according to Example 9 of an embodiment of the present technology.
- FIG. 13 is a cross-sectional view of a light-emitting element according to Example 10 of an embodiment of the present technology.
- FIG. 13 is a plan view of a light-emitting element according to Example 10 of an embodiment of the present technology.
- FIG. 11 is a cross-sectional view of a light-emitting element according to Example 11 of an embodiment of the present technology.
- FIG. 13 is a cross-sectional view of a light-emitting element according to Example 12 of an embodiment of the present technology.
- FIG. 13 is a cross-sectional view of a light-emitting element according to Example 13 of an embodiment of the present technology.
- FIG. 13 is a cross-sectional view of a light-emitting element according to Example 14 of an embodiment of the present technology.
- FIG. 15 is a cross-sectional view of a light-emitting element according to Example 15 of an embodiment of the present technology.
- FIG. 13 is a cross-sectional view of a light-emitting element according to Example 16 of an embodiment of the present technology.
- FIG. 16 is a plan view of a light-emitting element according to Example 16 of an embodiment of the present technology.
- FIG. 13 is a cross-sectional view of a light-emitting element according to Example 17 of an embodiment of the present technology.
- FIG. 20 is a cross-sectional view of a light emitting and receiving device including a light emitting element according to Example 18 of an embodiment of the present technology.
- 1 is a cross-sectional view of a light-emitting element according to a first modified example of a first example of an embodiment of the present technology.
- FIG. 10 is a cross-sectional view of a light-emitting element according to a second modification of the first example of the embodiment of the present technology.
- FIG. 10 is a cross-sectional view of a light-emitting element according to a third modification of the first example of the embodiment of the present technology.
- 1 is a diagram illustrating an example of application of a light emitting element according to the present technology to a distance measuring device.
- 1 is a block diagram showing an example of a schematic configuration of a vehicle control system;
- FIG. 2 is an explanatory diagram showing an example of an installation position of a distance measurement device.
- Light-emitting element according to Example 1 of an embodiment of the present technology Light-emitting element according to Example 2 of an embodiment of the present technology 3. Light-emitting element according to Example 3 of an embodiment of the present technology 4. Light-emitting element according to Example 4 of an embodiment of the present technology 5. Light-emitting element according to Example 5 of an embodiment of the present technology 6. Light-emitting element according to Example 6 of an embodiment of the present technology 7. Light-emitting element according to Example 7 of an embodiment of the present technology 8. Light-emitting element according to Example 8 of an embodiment of the present technology 9. Light-emitting element according to Example 9 of an embodiment of the present technology 10.
- Light-emitting element according to Example 10 of an embodiment of the present technology 11.
- Light-emitting element according to Example 11 of an embodiment of the present technology 12.
- Light-emitting element according to Example 12 of an embodiment of the present technology 13.
- Light-emitting element according to Example 13 of an embodiment of the present technology 14.
- Light-emitting element according to Example 14 of an embodiment of the present technology 15.
- Light-emitting element according to Example 16 of an embodiment of the present technology 17.
- Light-emitting element according to Example 17 of an embodiment of the present technology 18.
- Light-emitting and receiving device according to Example 18 of an embodiment of the present technology 19.
- Modification example of the present technology 20 Application example to electronic device 21. 21.
- Example of applying a light-emitting element to a distance measurement device 22 Example of mounting a distance measurement device on a moving object
- the inventors then developed a light-emitting element according to this technology as a light-emitting element that embodies this new finding.
- the light-emitting element according to this technology can provide a light-emitting element that can suppress a decrease in reliability.
- Fig. 1 is a cross-sectional view of a light-emitting element 10 according to Example 1 of an embodiment of the present technology.
- Fig. 2 is a plan view of the light-emitting element 10 according to Example 1 of an embodiment of the present technology.
- Fig. 1 is a cross-sectional view taken along line 1-1 of Fig. 2.
- the light-emitting element 10 is, for example, a vertical cavity surface-emitting laser (VCSEL).
- the light-emitting element 10 is, for example, a back-emitting VCSEL.
- the oscillation wavelength ⁇ of the light-emitting element 10 is, for example, 400 nm to 1550 nm (for example, 940 nm in the case of a GaAs-based element).
- the light-emitting element 10 is, for example, driven by a driver (drive circuit).
- the driver is, for example, configured to include a power supply and a transistor (for example, a MOSFET: Metal-Oxide-Semiconductor Field-Effect Transistor) that controls the on/off flow of electricity from the power supply to the light-emitting element 10.
- a transistor for example, a MOSFET: Metal-Oxide-Semiconductor Field-Effect Transistor
- the light-emitting element 10 comprises a substrate 101, a stacked structure LS arranged on the substrate 101, in which multiple layers (constituent layers) including a light-emitting layer 107 are stacked, and an intermediate structure IS arranged between the substrate 101 and the stacked structure LS.
- the direction in which the multiple layers are stacked in the stacked structure LS (the vertical direction) will also be referred to as the "stacking direction.”
- the stacked structure LS has, as an example, a stepped mesa.
- the stepped mesa has a first mesa M1 with a large diameter located on the lower tier and a second mesa M2 with a small diameter located on the upper tier.
- the stepped mesa is also called a "light-emitting mesa.”
- each of the first and second mesas M1, M2 is circular in plan view (see Figure 2).
- each of the first and second mesas M1, M2 is cylindrical.
- the diameter (average diameter) of the first mesa M1 is several ⁇ m to several tens of ⁇ m (e.g., 10 ⁇ m to 30 ⁇ m).
- the stacked structure LS includes a first contact layer 104, a first semiconductor multilayer reflector 105 (p-DBR) with an oxide constriction layer 106 disposed therein, an emission layer 107, a second semiconductor multilayer reflector 108 (n-DBR), a second contact layer 109, a dielectric multilayer reflector 110, and a metal reflector 111, stacked in this order from the substrate 101 side (bottom).
- the semiconductor layers included in the stacked structure LS are made of, for example, III-V compound semiconductors (e.g., GaAs-based compound semiconductors: compound semiconductors lattice-matched to GaAs). That is, the light-emitting element 10 can be configured, for example, as a GaAs-based VCSEL.
- the side surface of the first mesa M1 is covered with an insulating film 114.
- Examples of materials for the insulating film 114 include SiO 2 , SiN, and SiON.
- a circumferential (e.g., ring-shaped) anode electrode 112 (p-side electrode) is provided on the upper surface of the first contact layer 104 so as to surround the stacked structure LS.
- An insulating film 114 is interposed between the anode electrode 112 and the stacked structure LS.
- a circumferential (e.g., ring-shaped) cathode electrode 113 (n-side electrode) is provided on the top surface of the first mesa M1 (more specifically, on the top surface of the second contact layer 109) so as to surround the dielectric multilayer film reflector 110.
- the light-emitting layer 107 has a double heterostructure sandwiched in the stacking direction between first and second semiconductor multilayer reflectors 105, 108 of different conductivity types, and holes and electrons can undergo radiative recombination (radiative recombination) in the light-emitting layer 107. It is also possible to provide first and second cladding layers of different conductivity types between the first and second semiconductor multilayer reflectors 105, 108 so as to sandwich the light-emitting layer 107.
- a resonator is formed including the light-emitting layer 107 and first and second reflectors that sandwich the light-emitting layer 107 in the stacking direction.
- the first reflector is located on the intermediate structure IS side (bottom side) of the light-emitting layer 107, and includes a first semiconductor multilayer reflector 105.
- the first reflector is also called the lower reflector.
- the second reflector is located on the opposite side (upper side) of the light-emitting layer 107 from the intermediate structure IS side, and includes a second semiconductor multilayer reflector 108, a dielectric multilayer reflector 110, and a metal reflector 111.
- the second reflector is also called the upper reflector.
- the light-emitting element 10 emits laser light to the side opposite the intermediate structure IS side of the substrate 101 (back side, bottom side).
- the substrate 101 is preferably any one of a GaAs substrate, an InP substrate, a GaN substrate, a Si substrate, a Ge substrate, an SOI substrate, and a GOI substrate.
- the substrate 101 is, for example, a semi-insulating substrate or an insulating substrate, such as an SI (Semi-Insulating)-GaAs substrate or an i-GaAs substrate.
- the semi-insulating substrate has a resistivity range of, for example, 0.8 ⁇ 10 8 ⁇ cm or more and 6 ⁇ 10 8 ⁇ cm or less.
- the insulating substrate has a resistivity range of, for example, more than 6 ⁇ 10 8 ⁇ cm.
- the light-emitting element 10 is a back-emitting VCSEL that emits laser light to the back side of the substrate 101.
- the substrate 101 may contain p-type or n-type impurities (dopants), and in that case, the impurity concentration is preferably 1 ⁇ 10 16 /cm 3 or more and 1 ⁇ 10 19 /cm 3 or less, more preferably 1 ⁇ 10 16 /cm 3 or more and 3 ⁇ 10 18 /cm 3 or less, more preferably 1 ⁇ 10 16 /cm 3 or more and 1 ⁇ 10 18 /cm 3 or less, and even more preferably 1 ⁇ 10 16 /cm 3 or more and 1 ⁇ 10 17 /cm 3 or less.
- p-type impurities that can be contained in the substrate 101 include Zn, Mg, B, Be, and C.
- n-type impurities examples include Si, Se, Te, and Ge.
- the impurity concentration is preferably 1 ⁇ 10 16 /cm 3 or more and 3 ⁇ 10 18 /cm 3 or less.
- the intermediate structure IS has a structure in which buffer layers and defect propagation suppression layers are alternately stacked. More specifically, in the intermediate structure IS, a first buffer layer 102A, a first defect propagation suppression layer 103A, a second buffer layer 102B, a second defect propagation suppression layer 103B, and a third buffer layer 102C are stacked in this order from the substrate 101 side (bottom side).
- the first to third buffer layers 102A to 102C will be collectively referred to as buffer layers 102
- the first and second defect propagation suppression layers 103A and 103B will be collectively referred to as defect propagation suppression layers 103, as appropriate. Details of the intermediate structure IS will be described later.
- the first contact layer 104 is disposed on the substrate 101 via the intermediate structure IS.
- the first contact layer 104 is, for example, a p-GaAs layer doped with a high concentration of p-type impurities (e.g., 1 ⁇ 10 19 /cm 3 or more).
- p-type impurities include Zn, Mg, B, Be, and C.
- the first semiconductor multilayer reflector 105 is, for example, a semiconductor multilayer reflector doped with p-type impurities, exhibiting low optical absorption, high reflectivity, and electrical conductivity. Multilayer reflectors are also called distributed Bragg reflectors (DBRs).
- the first semiconductor multilayer reflector 105 has a structure in which high-refractive index layers and low-refractive index layers with different refractive indices are alternately stacked with an optical thickness equal to one-quarter of the emission wavelength of the light-emitting layer 107.
- the low-refractive index layers are made of an Al-containing compound semiconductor (e.g., AlGaAs, AlAs, etc.).
- the high-refractive index layers are made of a compound semiconductor (e.g., AlGaAs, GaAs, etc.).
- the low-refractive index layers are high-Al composition layers with a higher Al composition than the high-refractive index layers. It is preferable that the refractive index difference (Al composition difference) between the high-refractive index layers and the low-refractive index layers is large, as this allows high reflectivity to be obtained with a small number of pairs.
- the Al composition of the low refractive index layer is preferably 0.8 or more, more preferably 0.85 or more, even more preferably 0.9 or more, and even more preferably 0.95 or more.
- the Al composition of the high refractive index layer is preferably 0.2 or less, more preferably 0.15 or less, even more preferably 0.1 or less, and even more preferably 0.05 or less.
- p-type impurities (p-type dopants) in the first semiconductor multilayer film reflector 105 include Zn, Mg, B, Be, and C.
- the oxidized constriction layer 106 has a non-oxidized region 106a and an oxidized region 106b surrounding the non-oxidized region 106a.
- the outer shape (shape in plan view) of the non-oxidized region 106a is determined by the inner peripheral shape of the oxidized region 106b.
- the inner peripheral shape of the oxidized region 106b is determined by the outer peripheral shape of the mesa structure MS.
- the diameter (average diameter) of the non-oxidized region 106a is determined by the inner diameter (average inner diameter) of the oxidized region 106b.
- the oxidized constriction layer 106 is preferably disposed at or near the node of a standing wave generated in the resonator.
- the non-oxidized region is also referred to as an OA (oxide aperture) (hereinafter the same).
- OA oxide aperture
- the diameter of the non-oxidized region that is, the oxidized constriction diameter
- the OA diameter is also referred to as the OA diameter.
- the non-oxidized region 106a functions as a current and light passage region.
- the non-oxidized region 106a includes an Al-containing compound semiconductor (e.g., AlGaAs, AlAs, etc.).
- the Al composition of the non-oxidized region 106a is preferably 0.8 or more, more preferably 0.85 or more, even more preferably 0.9 or more, and even more preferably 0.95 or more.
- the oxidized region 106b is, for example, a circular (e.g., ring-shaped) region in plan view that surrounds the non-oxidized region 106a.
- the oxidized region 106b has a higher resistance and a lower refractive index than the non-oxidized region 106a and functions as a current/light confinement region.
- the oxidized region 106b includes an oxide containing Al (e.g., Al x O y ).
- the light-emitting layer 107 is made of, for example, a compound semiconductor having a band gap energy smaller than that of the first and second semiconductor multilayer film reflectors 105 and 108.
- the light-emitting layer 107 is made of, for example, a GaAs-based compound semiconductor (e.g., GaAs, AlGaAs, InGaAs, InGaAsN, etc.).
- the light-emitting layer 107 may have any of a quantum well structure, a multiple quantum well structure, a quantum wire structure, and a quantum dot structure.
- the emission wavelength of the light-emitting layer 107 is set to, for example, 400 nm to 1550 nm.
- the light-emitting layer 107 is preferably disposed at or near the antinode of a standing wave generated in the resonator.
- the light-emitting layer 107 is designed to suit the oscillation wavelength ⁇ and application. For example, to obtain laser characteristics with an oscillation wavelength ⁇ in the 900 nm band, the light-emitting layer 107 can be designed with a combination of an InGaAs-based active layer and an AlGaAs-based guide/barrier layer.
- the second semiconductor multilayer reflector 108 is, for example, a semiconductor multilayer reflector doped with n-type impurities, exhibiting low optical absorption, high reflectivity, and electrical conductivity. Multilayer reflectors are also called distributed Bragg reflectors (DBRs).
- the second semiconductor multilayer reflector 108 has a structure in which high-refractive index layers and low-refractive index layers with different refractive indices are alternately stacked with an optical thickness equal to one-quarter of the emission wavelength of the light-emitting layer 107.
- the low-refractive index layers are made of compound semiconductors containing Al (e.g., AlGaAs, AlAs).
- the high-refractive index layers are made of compound semiconductors (e.g., AlGaAs, GaAs, etc.).
- the low-refractive index layers are high-Al composition layers with a higher Al composition than the high-refractive index layers. It is preferable that the refractive index difference (Al composition difference) between the high-refractive index layers and the low-refractive index layers be as large as possible. This is because high reflectivity can be obtained with a small number of pairs.
- the Al composition of the low refractive index layer is preferably 0.8 or more, and more preferably 0.85 or more.
- the Al composition of the high refractive index layer is preferably 0.2 or less, more preferably 0.15 or less, even more preferably 0.1 or less, and even more preferably 0.05 or less.
- n-type impurities (n-type dopants) in the second semiconductor multilayer film reflector 108 include Si, Se, Te, and Ge.
- the reflectivity of the second semiconductor multilayer film reflector 108 is set to be the same as that of the first semiconductor multilayer film reflector 105.
- the second contact layer 109 is disposed between the second semiconductor multilayer reflector 108 and the dielectric multilayer reflector 110.
- the second contact layer 109 is made of an n-GaAs layer doped with a high concentration of n-type impurities (e.g., 1 ⁇ 10 19 /cm 3 or more). Examples of the n-type impurities include Si, Se, Te, and Ge.
- the second contact layer 109 may also be made of a transparent conductive film made of, for example, ITO (indium tin oxide), IZO (indium zinc oxide), or the like.
- the dielectric multilayer reflector 110 has low light absorption, high reflectivity, and insulating properties.
- the multilayer reflector is also called a distributed Bragg reflector (DBR).
- the dielectric multilayer reflector 110 has a structure in which high-refractive index layers and low-refractive index layers, each having a different refractive index, are alternately stacked with an optical thickness of 1 ⁇ 4 the emission wavelength of the light-emitting layer 107.
- the dielectric multilayer reflector 110 is preferably made of a material containing at least one of SiO 2 , TiO 2 , Ta 2 O 5 , SiN, a-Si, MgF 2 , and CaF 2 .
- the dielectric multilayer reflector 110 may be made of SiO 2 /TiO 2 , Ta 2 O 5 /SiO 2 , or a-Si/Ta 2 O 5 .
- a single dielectric layer made of, for example, any one of SiO 2 , TiO 2 , Ta 2 O 5 , SiN, a-Si, MgF 2 and CaF 2 may be used.
- the metal reflecting mirror 111 is provided in a solid state on the dielectric multilayer film reflecting mirror 110.
- the metal reflecting mirror 111 is made of a metal plating such as Au, Ag, or Al.
- the metal reflecting mirror 111 and the dielectric multilayer film reflecting mirror 110 form a hybrid mirror.
- the anode electrode 112 may have a single-layer structure or a multilayer structure.
- the anode electrode 112 is made of at least one metal (including alloys) selected from the group consisting of, for example, Au, Ag, Pd, Pt, Ni, Ti, V, W, Cr, Al, Cu, Zn, Sn, Ge, and In.
- the anode electrode 112 has a multilayer structure, it is made of materials such as Ti/Au, Ti/Al, Ti/Al/Au, Ti/Pt/Au, Ni/Au, Ni/Au/Pt, Ni/Pt, Pd/Pt, or Ag/Pd.
- the anode electrode 112 is electrically connected to the anode side of the driver.
- the cathode electrode 113 may have a single-layer structure or a laminated structure.
- the cathode electrode 113 is made of at least one metal (including alloys) selected from the group consisting of, for example, Au, Ag, Pd, Pt, Ni, Ti, V, W, Cr, Al, Cu, Zn, Sn, Ge, and In.
- the cathode electrode 113 has a laminated structure, it is made of materials such as Ti/Au, Ti/Al, Ti/Al/Au, Ti/Pt/Au, Ni/Au, Ni/Au/Pt, Ni/Pt, Pd/Pt, or Ag/Pd.
- the cathode electrode 113 is electrically connected to the cathode side of the driver.
- substrates such as semiconductor substrates, semi-insulating substrates, and insulating substrates contain a fair amount of crystal defects (lattice defects), and semi-insulating substrates in particular are known to contain a relatively large number of dislocations.
- semi-insulating substrates are known to have a particularly high EPD (Hitch Pit Density).
- the comparative surface-emitting laser array shown in Figure 3A has emitters (light-emitting portions) that emit light and dead emitters (non-light-emitting portions) that do not emit light, for example, within the area surrounded by a white oval frame. In Figure 3A, it can be seen that multiple dead emitters are present in a row in the horizontal direction.
- FIG. 3B is a cross-sectional view taken along 3B-3B of Figure 3A.
- the first structure includes a lower reflector
- the second structure includes an upper reflector (similar to Figures 4 and 5).
- Figure 4 a schematic cross-sectional view of a surface-emitting laser array of a comparative example, most of the dislocations inherent in the semi-insulating substrate propagate to the upper layers, the first structure, the light-emitting layer, and the second structure. Some of these dislocations propagate laterally near the light-emitting layer. The presence of such dislocations poses the risk of generating dead emitters and reducing emitter output, which in turn reduces reliability.
- the light-emitting element 10 has an intermediate structure IS disposed between the substrate 101 and the stacked structure LS, as shown in Figure 1.
- the defect propagation suppression layer 103 is a layer having lattice distortion.
- the defect propagation suppression layer 103 can guide dislocations from the substrate 101 laterally due to this lattice distortion (see FIG. 5). It has been confirmed that a layer having lattice distortion has the function of propagating dislocations laterally.
- the defect propagation suppression layer 103 sufficiently suppresses the propagation of dislocations inherent in the semi-insulating substrate to the upper layers, that is, the first structure, the light-emitting layer, and the second structure (see FIG. 5).
- the lattice constant of the defect propagation suppression layer 103 is different from the lattice constant of the substrate 101. This makes it possible to generate lattice strain in the defect propagation suppression layer 103.
- the lattice constants of the first and second defect propagation suppression layers 103A, 103B may be the same or different.
- the lattice constant of GaAs, the material of the substrate 101, is 5.653 ⁇ .
- the lattice strain is tensile or compressive. Specifically, the lattice strain is tensile when the lattice constant of the defect propagation suppression layer 103 is smaller than that of the substrate 101, and is compressive when the lattice constant of the defect propagation suppression layer 103 is larger than that of the substrate 101.
- the absolute value (absolute difference) of the difference between the lattice constant of the defect propagation suppression layer 103 and that of the substrate 101 is preferably 0.41 ⁇ or less, and more preferably 0.21 ⁇ or more and 0.41 ⁇ or less. This allows the lattice distortion of the defect propagation suppression layer 103 to be set to a size necessary to guide dislocations from the substrate 101 laterally while setting the thickness of the defect propagation suppression layer 103 to a certain degree.
- the defect propagation suppression layer 103 preferably contains, for example, a compound semiconductor, more specifically, a III-V group compound semiconductor. Specifically, the defect propagation suppression layer 103 preferably contains at least two of Al, Ga, and In, each of which is a group III element, and at least one of P and As, each of which is a group V element.
- the defect propagation suppression layer 103 may contain, for example, a III-V group compound semiconductor such as AlGaInP, AlGaAsP, AlGaInAs, or InGaP.
- the first and second defect propagation suppression layers 103A and 103B may contain the same compound semiconductor or different compound semiconductors.
- the buffer layer 102 preferably contains, for example, a compound semiconductor, more specifically, a III-V group compound semiconductor.
- the buffer layer 102 is, for example, a GaAs layer, an AlGaAs layer, or an AlAs layer.
- At least two of the first to third buffer layers 102A, 102B, and 102C may contain the same compound semiconductor, or different compound semiconductors.
- each of the first and third buffer layers 102A, 103C is preferably thicker than the thickness of the second buffer layer 102B.
- the thickness of each of the first and third buffer layers 102A, 103C is preferably between two and six times, and more preferably between three and five times, the thickness of the second buffer layer 102B.
- the thickness of the third buffer layer 102C is preferably equal to or greater than the thickness of the first buffer layer 102A.
- the carrier concentration (impurity concentration) of the buffer layer 102 is preferably 1.0 ⁇ 10 17 /cm 3 or more and less than 1.0 ⁇ 10 18 /cm 3 , more preferably 8.0 ⁇ 10 17 /cm 3 or more and less than 1.0 ⁇ 10 18 /cm 3 , more preferably 1.0 ⁇ 10 18 /cm 3 or more and less than 1.0 ⁇ 10 19 /cm 3 , and even more preferably 1.0 ⁇ 10 19 /cm 3 or more and less than 1.0 ⁇ 10 20 /cm 3 .
- the defect propagation suppression layer 103 preferably contains an n-type compound semiconductor (specifically, an n-type III-V compound semiconductor) or a p-type compound semiconductor (a p-type III-V compound semiconductor).
- the defect propagation suppression layer 103 contains a p-type compound semiconductor, it preferably contains one of C, Mg, Zn, B, or Be as a p-type impurity.
- the defect propagation suppression layer 103 has a thickness of, for example, several nm to several tens of nm (for example, 10 nm).
- the defect propagation suppression layer 103 is doped with an n-type or p-type impurity (dopant) at a doping concentration of, for example, 3.0 ⁇ 10 18 /cm 3 .
- the intermediate structure IS includes a first buffer layer 102A disposed between the first defect propagation suppression layer 103A and the substrate 101.
- the first buffer layer 102A preferably has a lattice constant between the lattice constant of the first defect propagation suppression layer 103A and the lattice constant of the substrate 101.
- the first buffer layer 102A can appropriately adjust the magnitude of lattice strain introduced into the first defect propagation suppression layer 103A due to the lattice mismatch between the first defect propagation suppression layer 103A and the substrate 101.
- the first buffer layer 102A is, for example, a GaAs layer, an AlGaAs layer, an AlAs layer, or the like.
- the thickness of the first buffer layer 102A is, for example, several tens of nanometers (e.g., 80 nm).
- the first buffer layer 102A is doped with an n-type or p-type impurity (dopant) at a doping concentration of, for example, 3.0 ⁇ 10 18 /cm 3 .
- the intermediate structure IS includes a second buffer layer 102B disposed between two adjacent first and second defect propagation suppression layers 103A and 103B.
- the lattice constant of the second buffer layer 102B is preferably the same as or closer to that of the substrate 101 than that of the first and second defect propagation suppression layers 103A and 103B.
- the second buffer layer 102B functions as a spacer between the first and second defect propagation suppression layers 103A and 103B and can adjust the magnitude of lattice strain induced in the second defect propagation suppression layer 103B due to lattice mismatch between the second defect propagation suppression layer 103B and the substrate 101 to an appropriate magnitude.
- the second buffer layer 102B may be made of, for example, a GaAs layer, an AlGaAs layer, or an AlAs layer.
- the thickness of the second buffer layer 102B is, for example, several tens of nanometers (e.g., 20 nm).
- the second buffer layer 102B is doped with an n-type or p-type impurity (dopant) at a doping concentration of, for example, 3.0 ⁇ 10 18 /cm 3 .
- the intermediate structure IS includes a third buffer layer 102C disposed between the second defect propagation suppression layer 103B and the stacked structure LS.
- the third buffer layer 102C preferably has a lattice constant between that of the second defect propagation suppression layer 103B and that of the first contact layer 104, which is the layer adjacent to the third buffer layer 102C among the multiple layers of the stacked structure LS.
- the third buffer layer 102C can reduce the lattice mismatch between the second defect propagation suppression layer 103B and the first contact layer 104, thereby suppressing the occurrence of lattice strain within the stacked structure LS.
- the third buffer layer 102C may be, for example, a GaAs layer, an AlGaAs layer, an AlAs layer, or the like.
- the thickness of the third buffer layer 102C is, for example, several tens of nanometers (e.g., 80 nm).
- the third buffer layer 102C is doped with an n-type or p-type impurity (dopant) at a doping concentration of, for example, 3.0 ⁇ 10 18 /cm 3 .
- the intermediate structure IS may include at least two defect propagation suppression layers 103 having different compositions and/or carrier concentrations. That is, when the first and second defect propagation suppression layers 103A and 103B include the same compound semiconductor, they may have different compositions and/or carrier concentrations.
- the intermediate structure IS may have a composition gradient in which the composition of, for example, Al, Ga, In, P, As, etc. changes (becomes gradually larger or smaller) in a region of a lattice constant range from -0.21 ⁇ to +0.41 ⁇ , with the lattice constant of GaAs as the reference.
- the composition gradient may be between the first and second defect propagation suppression layers 103A, 103B, or between the first to third buffer layers 102A, 102B, 102C, or the intermediate structure IS as a whole may have the composition gradient.
- the intermediate structure IS may have a carrier concentration gradient in which the carrier concentration changes (becomes gradually higher or lower) in a region of the lattice constant range from -0.21 ⁇ to +0.41 ⁇ , for example, based on the lattice constant of GaAs.
- the carrier concentration gradient may be between the first and second defect propagation suppression layers 103A, 103B, or between the first to third buffer layers 102A, 102B, 102C, or the intermediate structure IS as a whole. It is particularly preferable that the carrier concentration gradient gradually increases from the substrate 101 side to the stacked structure LS side.
- the intermediate structure IS may include at least two buffer layers 102 with different compositions and/or carrier concentrations. That is, when at least two of the first to third buffer layers 102A to 102C include the same compound semiconductor, they may have different compositions and/or carrier concentrations.
- a current flowing from the anode side of the driver to the anode electrode 112 passes through the first contact layer 104 and the lower part of the first semiconductor multilayer film reflector 105 in this order, is constricted by the oxide constriction layer 106, and is injected into the light-emitting layer 107 through the upper part of the first semiconductor multilayer film reflector 105.
- the light-emitting layer 107 emits light, and the light travels back and forth between the first and second reflectors while being amplified by the light-emitting layer 107 and constricted by the oxide constriction layer 106, and when oscillation conditions are satisfied, it is emitted as laser light to the back side (lower surface side) of the substrate 101.
- the current injected into the light-emitting layer 107 flows out to the cathode side of the driver via the second semiconductor multilayer film reflector 108, the second contact layer 109, and the cathode electrode 113 in this order.
- the propagation of dislocations from the substrate 101 to the stacked structure LS is suppressed in the light-emitting element 10, the element is prevented from becoming a dead emitter or from experiencing a decrease in output, and therefore the desired laser light can be stably obtained even when the above operations are performed continuously.
- a semiconductor manufacturing method using semiconductor manufacturing equipment is used to simultaneously produce a plurality of light-emitting elements 10 on a single wafer (hereinafter, also referred to as "substrate 101" for convenience) which is the base material of the substrate 101.
- substrate 101 a single wafer
- the series of light-emitting elements 10 are separated from one another by dicing (e.g., stealth dicing) to obtain chip-shaped light-emitting elements 10.
- a stacked body L is produced (see FIG. 7 ).
- the stacked body L is produced by stacking, in this order, a first buffer layer 102A, a first defect propagation suppression layer 103A, a second buffer layer 102B, a second defect propagation suppression layer 103B, a third buffer layer 102C, a first contact layer 104, a first semiconductor multilayer reflector 105, an oxidized layer 106S (e.g., an AlGaAs layer, an AlAs layer, or the like) that will be the material of the oxide constriction layer 106, a light-emitting layer 107, a second semiconductor multilayer reflector 108, and a second contact layer 109 on a substrate 101 serving as a growth substrate by an epitaxial crystal growth method such as MOCVD (Metal Organic Chemical Vapor Deposition).
- MOCVD Metal Organic Chemical Vapor Deposition
- the first defect propagation suppression layer 103A when the first defect propagation suppression layer 103A is stacked on the substrate 101 via the first buffer layer 102A, lattice mismatch between the substrate 101 and the first defect propagation suppression layer 103A causes lattice strain in the first defect propagation suppression layer 103A, and some dislocations from the substrate 101 are guided laterally.
- the second defect propagation suppression layer 103B is stacked on the second buffer layer 102B, lattice mismatch between the substrate 101 and the second defect propagation suppression layer 103B causes lattice strain in the second defect propagation suppression layer 103B, and other dislocations from the substrate 101 are guided laterally.
- methyl-based organometallic gases such as trimethylaluminum (TMAl), trimethylgallium (TMGa), and trimethylindium (TMIn) and arsine (AsH 3 ) gas are used as raw materials for the compound semiconductor
- TMAl trimethylaluminum
- TMGa trimethylgallium
- TMIn trimethylindium
- AsH 3 arsine
- disilane Si 2 H 6
- carbon tetrabromide CBr 4
- CBr 4 carbon tetrabromide
- the mesa structure MS is formed (see Figure 8). Specifically, first, a resist pattern for forming the mesa structure MS is formed on the stack by photolithography. Next, the stack is etched by, for example, dry etching using the resist pattern as a mask. This etching is continued until at least the first contact layer 104 is exposed. As a result, the mesa structure MS is formed. The resist pattern is then removed.
- an oxidized constriction layer is formed (see Figure 9). Specifically, the mesa structure MS (see Figure 8) formed in the laminate is exposed to a high-temperature water vapor atmosphere, and the oxidized layer 106S is oxidized by several micrometers from the side of the mesa structure MS toward the center. As a result, the mesa structure MS becomes the first mesa M1.
- the anode electrode 112 is formed (see Figure 10). Specifically, the anode electrode 112 is formed in a circumferential shape (e.g., ring shape) on the first contact layer 104 so as to surround the first mesa M1, for example, by lift-off. At this time, the electrode material is deposited using, for example, evaporation, sputtering, etc.
- the insulating film 114 is formed. Specifically, first, the insulating film 114 is formed over the entire surface (see FIG. 11). Next, the insulating film 114 on the anode electrode 112 and the insulating film 114 on the second contact layer 109 are removed by photolithography and etching to expose the anode electrode 112 and the second contact layer 109 (see FIG. 12). As a result, the insulating film 114 is formed only on the side surface of the first mesa M1.
- the cathode electrode 113 is formed (see Figure 13). Specifically, the cathode electrode 113 is formed in a circumferential shape (e.g., ring shape) on the second contact layer 109 so as to surround the non-oxidized region 106a in a planar view, for example, by lift-off. At this time, the electrode material is deposited using, for example, evaporation, sputtering, etc.
- the dielectric multilayer film reflector 110 is formed. Specifically, first, a dielectric multilayer film DMF, which will be the material for the dielectric multilayer film reflector 110, is deposited over the entire surface (see Figure 14). Next, photolithography and etching are used to remove the dielectric multilayer film reflector DMF other than the dielectric multilayer film DMF covering the center of the top surface of the stacked structure LS (more specifically, the top surface of the second contact layer 109) (see Figure 15). As a result, the anode electrode 112 and cathode electrode 113 are exposed, and the dielectric multilayer film reflector 110 is formed in the center of the top surface of the stacked structure LS.
- the dielectric multilayer film reflector 110 can also be formed by lift-off, for example.
- the metal reflector 111 is formed (see Figure 16). Specifically, the metal reflector 111 is formed on the dielectric multilayer film reflector 110 by, for example, plating. As a result, the second mesa M2 is formed on the second contact layer 109. Note that, prior to carrying out the plating method, it is preferable to form a seed layer in advance in the area to be plated.
- the light-emitting element 10 comprises a substrate 101, a laminated structure LS arranged on the substrate 101, the laminated structure LS being made up of multiple layers including a light-emitting layer 107, and an intermediate structure IS arranged between the substrate 101 and the laminated structure LS, the intermediate structure IS including a defect propagation suppression layer 103 (a layer having lattice distortion).
- the defect propagation suppression layer 103 can suppress the propagation of dislocations from the substrate 101 to the stacked structure LS, thereby suppressing a decrease in reliability.
- Figure 17 is a cross-sectional view of a light-emitting element 20 according to Example 2 of an embodiment of the present technology.
- the light-emitting element 20 has the same configuration as the light-emitting element 10 of Example 1, except that the intermediate structure IS does not have the third buffer layer 102C.
- the third buffer layer 102C is not provided between the second defect propagation suppression layer 103B and the stacked structure LS. Therefore, there is a risk of lattice defects occurring in the stacked structure LS due to lattice mismatch between the second defect propagation suppression layer 103B and the stacked structure LS.
- the number of constituent layers of the intermediate structure IS can be reduced, while still achieving effects generally similar to those of the light-emitting device 10 of Example 1.
- Figure 18 is a cross-sectional view of a light-emitting element 30 according to Example 3 of an embodiment of the present technology.
- the light-emitting element 30 has the same configuration as the light-emitting element 10 of Example 1, except that the intermediate structure IS does not have the second defect propagation suppression layer 103B and the third buffer layer 102C.
- the light-emitting device 30 does not have the second defect propagation suppression layer 103B or the third buffer layer 102C, so although it is less effective than the light-emitting device 10 of Example 1 in suppressing the propagation of dislocations from the substrate 101 to the stacked structure LS, it is possible to further reduce the number of constituent layers of the intermediate structure IS.
- Figure 19 is a cross-sectional view of a light-emitting element 40 according to Example 4 of an embodiment of the present technology.
- the light-emitting element 40 has a configuration similar to that of the light-emitting element 10 of Example 1, except that the intermediate structure IS does not have the first buffer layer 102A, the second defect propagation suppression layer 103B, and the third buffer layer 102C.
- the light-emitting device 40 does not have the first buffer layer 102A, the second defect propagation suppression layer 103B, and the third buffer layer 102C. Therefore, the effect of suppressing the propagation of dislocations from the substrate 101 to the stacked structure LS is inferior to that of the light-emitting device 10 of Example 1, and the magnitude of the lattice strain introduced into the first defect propagation suppression layer 103A cannot be adjusted. However, the number of constituent layers of the intermediate structure IS can be further reduced.
- Figure 20 is a cross-sectional view of a light-emitting element 50 according to Example 5 of an embodiment of the present technology.
- the light-emitting element 50 has a configuration similar to that of the light-emitting element 10 of Example 1, except that the intermediate structure IS does not have the second buffer layer 102B, the second defect propagation suppression layer 103B, or the third buffer layer 102C.
- the light-emitting device 50 does not have the second buffer layer 102B, the second defect propagation suppression layer 103B, and the third buffer layer 102C. Therefore, the effect of suppressing the propagation of dislocations from the substrate 101 to the stacked structure LS is inferior to that of the light-emitting device 10 of Example 1, and there is a risk of lattice defects occurring in the stacked structure LS due to lattice mismatch between the first defect propagation suppression layer 103A and the stacked structure LS. However, the number of constituent layers of the intermediate structure IS can be further reduced.
- Figure 21 is a cross-sectional view of a light-emitting element 60 according to Example 6 of an embodiment of the present technology.
- the light-emitting element 60 has a configuration similar to that of the light-emitting element 10 of Example 1, except that the intermediate structure IS does not have the first buffer layer 102A, the second buffer layer 102B, the second defect propagation suppression layer 103B, or the third buffer layer 102C.
- the light-emitting device 60 does not have the first buffer layer 102A, the second buffer layer 102B, the second defect propagation suppression layer 103B, and the third buffer layer 102C. Therefore, the effect of suppressing the propagation of dislocations from the substrate 101 to the stacked structure LS is inferior to that of the light-emitting device 10 of Example 1, there is a risk of lattice defects occurring in the stacked structure LS due to lattice mismatch between the first defect propagation suppression layer 103A and the stacked structure LS, and the magnitude of the lattice strain introduced into the first defect propagation suppression layer 103A cannot be adjusted. However, the number of constituent layers of the intermediate structure IS can be reduced to the maximum.
- Figure 22 is a cross-sectional view of a light-emitting element 70 according to Example 7 of an embodiment of the present technology.
- the light-emitting element 70 has the same configuration as the light-emitting element 10 of Example 1, except that the substrate 101 is an SOI (silicon-on-insulator) substrate or a GOI (germanium-on-insulator) substrate.
- SOI silicon-on-insulator
- GOI germanium-on-insulator
- the substrate 101 has first and second semiconductor substrates 101a and 101c, and an oxide film 101b disposed between the first and second semiconductor substrates 101a and 101c.
- the first and second semiconductor substrates 101a and 101c are Si substrates, and the oxide film 101b is made of SiO 2 .
- the first and second semiconductor substrates 101a and 101c are Ge substrates, and the oxide film 101b is made of GeO2 .
- the light-emitting element 70 can achieve the same effects as the light-emitting element 10 of Example 1.
- Figure 23 is a cross-sectional view of a light-emitting element 80 according to Example 8 of an embodiment of the present technology.
- the light-emitting element 80 has a configuration similar to that of the light-emitting element 10 of Example 1, except that it does not have a dielectric multilayer film reflector 110 or a metal reflector 111, and the cathode electrode 113 is provided solidly on the second contact layer 109.
- the cathode electrode 113 can also function as a metal reflector.
- the light-emitting device 80 has a lower reflectivity for the second reflector (upper reflector) than the light-emitting device 10 of Example 1, it is possible to realize a thin, back-emitting VCSEL that simplifies the manufacturing process.
- Figure 24 is a cross-sectional view of a light-emitting element 90 according to Example 9 of an embodiment of the present technology.
- the light-emitting element 90 has the same configuration as the light-emitting element 10 of Example 1, except that it does not have the second semiconductor multilayer film reflector 108.
- the light-emitting device 90 has a lower reflectivity for the second reflector (upper reflector) than the light-emitting device 10 of Example 1, it is possible to realize a thin, back-emitting VCSEL that simplifies the manufacturing process.
- Figure 25 is a cross-sectional view of a light-emitting element 100 according to Example 10 of an embodiment of the present technology.
- Figure 26 is a plan view of a light-emitting element 100 according to Example 10 of an embodiment of the present technology.
- Figure 25 is a cross-sectional view taken along line 25-25 in Figure 26.
- the light-emitting element 100 has a configuration generally similar to that of the light-emitting element 10 of Example 1, except that it has a mesare-less structure.
- the light-emitting element 100 has multiple (e.g., four) trenches T (grooves) formed in the stacked structure LS so as to surround the oxide constriction layer 106 in a planar view.
- the bottom surface of the trench T is the upper surface of the first contact layer 104.
- An insulating film 114 is formed on the side surfaces and around the opening end of the trench T.
- the anode electrode 112 has a first electrode 112a formed on the bottom surface of the trench T, and a second electrode 112b whose lower end contacts the first electrode 112a and extends in the depth direction of the trench T within the trench T with the insulating film 114 formed on its side surface.
- the upper end of the second electrode 112b is exposed to the outside from the opening end of the trench T.
- the trench T also serves to expose the side surfaces of the oxidized layer 106S during the oxidation process in manufacturing the light-emitting element 100.
- the light-emitting element 100 can realize a back-emitting VCSEL with a mesare-less structure that provides the same effects as the light-emitting element 10 according to Example 1.
- Figure 27 is a cross-sectional view of a light-emitting element 115 according to Example 11 of an embodiment of the present technology.
- the light-emitting element 115 has a configuration similar to that of the light-emitting element 100 of Example 10, except that instead of providing an insulating film 114 in the trench T, an ion-implanted region IIA that is circular in plan view is provided around the periphery of the trench T in the stacked structure LS.
- Ion species in ion implantation region IIA include, for example, B+, H+, etc.
- the light-emitting element 115 can realize a back-emitting VCSEL with a mesare-less structure that can achieve the same effects as the light-emitting element 10 according to Example 1.
- Figure 28 is a cross-sectional view of a light-emitting element 120 according to Example 12 of an embodiment of the present technology.
- the light-emitting element 120 has a configuration similar to that of the light-emitting element 10 of Example 1, except that it constitutes a back-emitting surface-emitting laser array.
- multiple stacked structures LS (excluding the first contact layer 104) are arranged on the substrate 101 via an intermediate structure IS.
- multiple surface-emitting lasers VCSELs
- VCSELs multiple surface-emitting lasers
- the light-emitting element 120 has an electrode layout with a common anode and an independent cathode, allowing each surface-emitting laser to be driven independently.
- the light-emitting element 120 can realize a back-emitting surface-emitting laser array in which the same effect as the light-emitting element 10 according to Example 1 can be obtained for each surface-emitting laser.
- Figure 29 is a cross-sectional view of a light-emitting element 130 according to Example 13 of an embodiment of the present technology.
- the light-emitting element 130 has the same configuration as the light-emitting element 10 of Example 1, except that it is a back-emitting InP-based VCSEL.
- a substrate 101, an intermediate structure IS, a first contact layer 104, a first semiconductor multilayer reflector 105, a BTJ (buried tunnel junction), a dielectric multilayer reflector 110, and a metal reflector 111 are stacked in this order.
- the positional relationship between the anode electrode 112 and the cathode electrode 113 is reversed compared to the light-emitting element 10 in Example 1.
- the substrate 101 is, for example, a semi-insulating substrate or an insulating substrate, such as an SI (Semi-Insulating)-InP substrate, an i-InP substrate, etc.
- the substrate 101 may also be an n-InP substrate or a p-InP substrate.
- the first contact layer 104 is made of, for example, a highly doped n-InP layer, and the dopant of the n-InP layer can be, for example, Si.
- the first semiconductor multilayer reflector 105 is made of, for example, a compound semiconductor (InP-based compound semiconductor) lattice-matched to InP, such as n-InP/n-AlGaInAs or n-AlInAs/n-AlGaInAs.
- a compound semiconductor InP-based compound semiconductor lattice-matched to InP, such as n-InP/n-AlGaInAs or n-AlInAs/n-AlGaInAs.
- the light-emitting layer 107 is made of, for example, an InP-based compound semiconductor. More specifically, the light-emitting layer 107 has, for example, a multiple quantum well structure (MQW structure) made of AlGaInAs or GaInAsP. Here, the light-emitting layer 107 is made of, for example, an AlGaInAs/AlGaInAs multiple quantum well layer.
- the composition and thickness of the AlGaInAs/AlGaInAs multiple quantum well layer are designed so that the emission wavelength is, for example, 1450 nm (eye-safe band). However, it is preferable to introduce opposing strains into the well layer and the barrier layer.
- the magnitude of the strain can be about 0.5%, and the number of wells can be six.
- the light-emitting region of the light-emitting layer 107 is a region corresponding to a tunnel junction layer 116 (described later).
- the BTJ includes a tunnel junction layer 116 and a buried layer 117. As described above, the BTJ is disposed on the opposite side (upper side) of the light-emitting layer 107 from the substrate 101. In other words, the BTJ is located upstream of the light-emitting layer 107 in the current path from the anode electrode 112 to the cathode electrode 113.
- the buried layer 117 is made of, for example, an n-InP layer.
- Si can be used as a dopant for the n-InP layer.
- the tunnel junction layer 116 is provided in a mesa shape on the light-emitting layer 107. Therefore, hereinafter, the tunnel junction layer 116 is also referred to as the "TJ mesa."
- the region of the buried layer 117 surrounding the TJ mesa has a higher resistance than the TJ mesa, and therefore serves as a current confinement region.
- the region of the buried layer 117 surrounding the TJ mesa has a lower refractive index than the TJ mesa, and therefore serves as a light confinement region.
- the diameter of the TJ mesa is, for example, several tens of ⁇ m.
- the tunnel junction layer 116 includes a p-type semiconductor region 116a and an n-type semiconductor region 116b stacked on top of each other.
- the p-type semiconductor region 116a is disposed on the light-emitting layer 107 side (below) of the n-type semiconductor region 116b.
- the p-type semiconductor region 116a is made of p-type AlInAs (p-AlInAs) heavily doped with C (carbon), for example.
- the n-type semiconductor region 116b is made of n-type InP (n-InP) heavily doped with Si, Te, or the like, for example.
- one of the p-type semiconductor region 116a and the n-type semiconductor region 116b may be made of AlInAs and the other of InP, or both may be made of AlInAs or InP.
- the dielectric multilayer reflector 110 has low light absorption, high reflectivity, and insulating properties.
- the multilayer reflector is also called a distributed Bragg reflector (DBR).
- the dielectric multilayer reflector 110 has a structure in which high-refractive index layers and low-refractive index layers, each having a different refractive index, are alternately stacked with an optical thickness of 1 ⁇ 4 the emission wavelength of the light-emitting layer 107.
- the dielectric multilayer reflector 110 is preferably made of a material containing at least one of SiO 2 , TiO 2 , Ta 2 O 5 , SiN, a-Si, MgF 2 , and CaF 2 .
- the dielectric multilayer reflector 110 may be made of SiO 2 /TiO 2 , Ta 2 O 5 /SiO 2 , or a-Si/Ta 2 O 5 .
- a single dielectric layer may be used.
- the metal reflecting mirror 111 is provided in a solid state on the dielectric multilayer film reflecting mirror 110.
- the metal reflecting mirror 111 is made of a metal plating such as Au, Ag, or Al.
- the metal reflecting mirror 111 and the dielectric multilayer film reflecting mirror 110 form a hybrid mirror.
- Figure 30 is a cross-sectional view of a light-emitting element 140 according to Example 14 of an embodiment of the present technology.
- the light-emitting element 140 has the same configuration as the light-emitting element 10 of Example 1, except that it is a surface-emitting VCSEL.
- the light-emitting element 140 does not have a dielectric multilayer reflector 110 or a metal reflector 111.
- the positional relationship between the anode electrode 112 and cathode electrode 113 and the conductivity type of each semiconductor layer in the stacked structure LS are opposite to those of the light-emitting element 10 in Example 1.
- the oxide constriction layer 106 is disposed on the opposite side (upper side) of the light-emitting layer 107 from the substrate 101 side.
- the substrate 101 may be any of a semi-insulating substrate, an insulating substrate, and a semiconductor substrate.
- the light emitting device 140 it is possible to realize a surface-emitting VCSEL that can obtain the same effects as the light emitting device 10 according to the first embodiment. ⁇ 15.
- Figure 31 is a cross-sectional view of a light-emitting element 150 according to Example 15 of an embodiment of the present technology.
- the light-emitting element 150 has a configuration similar to that of the light-emitting element 10 according to Example 1, except that it is a rear-emitting light-emitting diode (LED).
- LED rear-emitting light-emitting diode
- the light-emitting element 150 does not have a first semiconductor multilayer film reflector 105.
- the positional relationship between the anode electrode 112 and cathode electrode 113 and the conductivity type of each semiconductor layer in the stacked structure LS are opposite to those of the light-emitting element 10 in Example 1.
- the oxide constriction layer 106 is disposed on the opposite side (upper side) of the light-emitting layer 107 from the substrate 101 side.
- the light-emitting element 150 In the light-emitting element 150, light is emitted upward from the light-emitting layer 107 and reflected by a hybrid mirror consisting of a dielectric multilayer film reflector 110 and a metal reflector 111, and the combined light is emitted downward from the light-emitting layer 107 to the back side of the substrate 101.
- the light emitting device 150 it is possible to realize a rear-emitting LED that can obtain the same effects as the light emitting device 10 according to the first embodiment. ⁇ 16. Light-emitting device according to Example 16 of an embodiment of the present technology>
- Figure 32 is a cross-sectional view of a light-emitting element 160 according to Example 16 of an embodiment of the present technology.
- Figure 33 is a plan view of a light-emitting element 160 according to Example 16 of an embodiment of the present technology.
- Figure 32 is a cross-sectional view taken along line 32-32 in Figure 33.
- the light-emitting element 160 has a configuration generally similar to that of the light-emitting element 10 of Example 1, except that it is an edge-emitting semiconductor laser (edge-emitting laser).
- the stacked structure LS is rectangular in plan view, and comprises a first contact layer 104, a first cladding layer 118 (p-type compound semiconductor layer), an emission layer 107 (compound semiconductor layer), a second cladding layer 119 (n-type compound semiconductor layer), and a second contact layer 109 stacked in this order.
- the first cladding layer 118, the emission layer 107, and the second cladding layer 119 form a double heterostructure.
- a cathode electrode 113 e.g., a stripe electrode
- a pair of anode electrodes 112, 112 are provided on the upper surface of the first contact layer 104, sandwiching the stacked structure LS via an insulating film 114.
- the refractive indexes of the first and second cladding layers 118, 119 are lower than that of the emission layer 107, achieving an optical confinement effect in the emission layer 107.
- the band gap of the first and second cladding layers 118 and 119 is larger than the band gap of the light-emitting layer 107, resulting in a carrier confinement effect in the light-emitting layer 107.
- the light-emitting element 160 has a double heterostructure in which one end face and the other end face are cleaved surfaces, forming high-reflectivity reflective surfaces (also called “cavity end faces").
- the reflectivities of these pairs of reflective surfaces, the first and second reflective surfaces R1 and R2 (see Figure 33), are set to different values, as an example.
- the light-emitting element 160 In the light-emitting element 160, current supplied from the anode side of the driver is injected into the light-emitting layer 107 from the anode electrode 112, through the first contact layer 104 and the first cladding layer 118, in that order. At this time, the light-emitting layer 107 emits light, and the light is confined within the light-emitting layer 107 and travels back and forth between the first and second reflecting surfaces R1, R2. When the oscillation conditions are met, the light is emitted as laser light from each of the first and second reflecting surfaces R1, R2.
- an edge-emitting laser can be realized that can obtain the same effects as the light emitting device 10 according to the first embodiment.
- Figure 34 is a cross-sectional view of a light-emitting element 170 according to Example 17 of an embodiment of the present technology.
- the light-emitting element 170 has the same configuration as the light-emitting element 160 of Example 16, except that an ion-implanted region IIA is provided as a current confinement region in the stacked structure LS.
- ion implantation regions IIA are provided on both sides of the region of the stacked structure LS that corresponds to the cathode electrode 113 (stripe electrode). This allows the current density of the current injected into the light-emitting layer 107 to be increased.
- the light emitting device 170 it is possible to realize a highly efficient edge-emitting laser that can obtain the same effects as the light emitting device 10 according to the first embodiment. 18.
- Figure 35 is a cross-sectional view of an emitting and receiving device 180 according to Example 18 of an embodiment of the present technology.
- the light receiving and emitting device 180 can constitute at least a part of a distance measuring device.
- the light receiving and emitting device 180 includes the light emitting element 10 according to Example 1 and a light receiving element 500.
- the substrate 101 of the light emitting element 10 has a first region A1 in which the stacked structure LS is provided, and a second region A2 adjacent to the first region A1 in which the light receiving element 500 is provided.
- the light receiving element 500 is provided in the substrate 101 so that its light receiving surface is exposed on the back surface of the second region A2 of the substrate 101.
- a PD photodiode
- an APD active photodiode made of SiGe can also be used as the light receiving element 500.
- a Ge substrate or a Si substrate is used for the substrate 101.
- At least one of a driver, a readout circuit, an arithmetic circuit, and wiring may be provided on the substrate 101.
- the light emitting and receiving device 180 can be realized as a light emitting and receiving device equipped with a highly reliable light emitting element 10.
- the cathode electrode 113 may be provided so as to cover the top and side surfaces of the dielectric multilayer film reflector 110, allowing the cathode electrode 113 to also function as a metal reflector.
- the light-emitting element related to this technology can use materials that emit light at any wavelength within the wavelength range of 200 to 2500 nm.
- the light-emitting element according to this technology can also be used as a light source in devices that form or display images using light (e.g., printers, copiers, projectors, head-mounted displays, head-up displays, etc.).
- the light receiving device 125 receives light emitted from the light emitting element 10 and reflected by the subject S (object). That is, the light receiving device 125 detects the light reflected by the subject S.
- the lens 128 is a lens, such as a collimating lens, that converts the light emitted from the light emitting element 10 into parallel light.
- the lens 138 is a lens, such as a focusing lens, that collects the light reflected by the subject S and guides it to the light receiving device 125.
- the signal processing unit 145 is a circuit for generating a signal corresponding to the difference between the signal input from the light receiving device 125 and the reference signal input from the control unit 155.
- the control unit 155 is configured to include, for example, a Time to Digital Converter (TDC).
- the reference signal may be a signal input from the control unit 155, or may be an output signal of a detection unit that directly detects the output of the light emitting element 10.
- the control unit 155 is, for example, a processor that controls the light emitting element 10, the light receiving device 125, the signal processing unit 145, the display unit 165, and the memory unit 175.
- the control unit 155 is a circuit that measures the distance to the subject S based on the signal generated by the signal processing unit 145.
- the control unit 155 generates a video signal for displaying information about the distance to the subject S and outputs it to the display unit 165.
- the display unit 165 displays information about the distance to the subject S based on the video signal input from the control unit 155.
- the control unit 155 stores information about the distance to the subject S in the memory unit 175.
- any of the light-emitting elements 10-1, 10-2, 10-3, 20, 30, 40, 50, 60, 70, 80, 90, 100, 115, 120, 130, 140, 150, 160, 170, and the light-emitting/receiving device 180 can also be applied to the distance measurement device 1000.
- FIG. 40 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile object control system to which the technology according to the present disclosure can be applied.
- the drivetrain control unit 12010 controls the operation of devices related to the vehicle's drivetrain in accordance with various programs.
- the drivetrain control unit 12010 functions as a control device for a driveforce generating device such as an internal combustion engine or drive motor that generates vehicle driveforce, a driveforce transmission mechanism that transmits driveforce to the wheels, a steering mechanism that adjusts the vehicle's steering angle, and a braking device that generates vehicle braking force.
- the in-vehicle information detection unit 12040 detects information inside the vehicle. Connected to the in-vehicle information detection unit 12040 is, for example, a driver state detection unit 12041 that detects the driver's state.
- the driver state detection unit 12041 includes, for example, a camera that captures an image of the driver, and the in-vehicle information detection unit 12040 may calculate the driver's level of fatigue or concentration based on the detection information input from the driver state detection unit 12041, or may determine whether the driver is dozing off.
- the microcomputer 12051 controls the driving force generating device, steering mechanism, braking device, etc. based on information about the vehicle's surroundings acquired by the outside vehicle information detection unit 12030 or the inside vehicle information detection unit 12040, thereby enabling cooperative control aimed at autonomous driving, which allows the vehicle to travel autonomously without relying on driver operation.
- the audio/video output unit 12052 transmits at least one audio and/or video output signal to an output device capable of visually or audibly notifying vehicle occupants or the outside of the vehicle of information.
- an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are exemplified as output devices.
- the display unit 12062 may include, for example, at least one of an on-board display and a head-up display.
- Figure 41 shows an example of the installation location of the distance measurement device 12031.
- vehicle 12100 has distance measurement devices 12101, 12102, 12103, 12104, and 12105 as distance measurement device 12031.
- Detection range 12111 indicates the detection range of distance measurement device 12101 installed on the front nose
- detection ranges 12112 and 12113 indicate the detection ranges of distance measurement devices 12102 and 12103 installed on the side mirrors, respectively
- detection range 12114 indicates the detection range of distance measurement device 12104 installed on the rear bumper or back door.
- Microcomputer 12051 determines the collision risk, which indicates the risk of collision with each obstacle, and when the collision risk is equal to or exceeds a set value and a collision is possible, it can provide driving assistance to avoid a collision by outputting an alarm to the driver via audio speaker 12061 or display unit 12062, or by performing forced deceleration or evasive steering via drivetrain control unit 12010.
- the above describes an example of a mobile object control system to which the technology disclosed herein can be applied.
- the technology disclosed herein can be applied to the distance measurement device 12031 of the configuration described above.
- the present technology can also be configured as follows. (1) a substrate; a laminated structure disposed on the substrate, the laminated structure including a plurality of layers including a light-emitting layer; an intermediate structure including a layer having lattice strain, disposed between the substrate and the laminated structure; A light-emitting element comprising: (2) The light-emitting device according to claim 1, wherein the layer having lattice distortion guides dislocations from the substrate in a lateral direction. (3) The light-emitting device according to claim 1, wherein the lattice constant of the layer having lattice distortion is different from the lattice constant of the substrate.
- the light-emitting device includes an n-type compound semiconductor or a p-type compound semiconductor.
- the layer having lattice distortion is In the case where an n-type compound semiconductor is included, the n-type impurity is any one of Si, Se, Te, and Ge,
- the p-type impurity contains any one of C, Mg, Zn, B, and Be.
- the substrate includes a semi-insulating substrate or an insulating substrate.
- the substrate contains impurities, The light-emitting device according to any one of (1) to (10), wherein the impurity concentration of the substrate is 1 ⁇ 10 16 /cm 3 or more and 1 ⁇ 10 19 /cm 3 or less.
- the lattice strain is tensile strain or compressive strain.
- the light-emitting device according to any one of (1) to (18), wherein the layer having lattice distortion has a carrier concentration of 8 ⁇ 10 17 /cm 3 or more.
- the laminated structure includes a reflector disposed on the opposite side of the light-emitting layer from the intermediate structure, The light-emitting element according to any one of (1) to (19), which emits light to the side of the substrate opposite to the intermediate structure side.
- the light-emitting device according to (15), wherein the buffer layer has a lattice constant between the lattice constant of the layer having lattice distortion and the lattice constant of the substrate.
- the intermediate structure includes a plurality of layers having the lattice distortion and at least one buffer layer; The light-emitting device according to any one of (1) to (23), wherein the layer having lattice distortion and the buffer layer are alternately arranged.
- the light-emitting device according to (24), wherein the buffer layer has a thickness greater than the thickness of the layer having lattice distortion.
- the at least one buffer layer is a plurality of buffer layers;
- a light emitting and receiving device comprising:
- An electronic device comprising the light-emitting element according to any one of (1) to (26).
- An electronic device comprising the light emitting and receiving device according to (27).
- Light-emitting element 101 Substrate 102: Buffer layer 102A: First buffer layer 102B: Second buffer layer 102C: Third buffer layer 103: Defect propagation suppression layer (layer having lattice distortion) 103A: First defect propagation suppression layer (layer having lattice distortion) 103B: Second defect propagation suppression layer (layer having lattice distortion) 103C: Third defect propagation suppression layer (layer having lattice distortion) 107: Light-emitting layer 108: Second semiconductor multilayer film reflector (part of the reflector) 110: Dielectric multilayer film reflector (part of the reflector) 111: Metal reflector (part of the reflector) LS: Laminated structure IS: Intermediate structure
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
信頼性の低下を抑制することができる発光素子を提供すること。 本技術に係る発光素子は、基板と、前記基板上に配置された積層構造であって発光層を含む複数の層が積層された積層構造と、前記基板と前記積層構造との間に配置された、格子歪をもつ層を含む中間構造と、を備える。本技術に係る発光素子によれば、信頼性の低下を抑制することができる発光素子を提供することができる。
Description
本開示に係る技術(以下「本技術」とも呼ぶ)は、発光素子に関する。
従来、例えば面発光レーザ、端面発光レーザ、発光ダイオード等の発光素子が知られている。
従来の発光素子の中には、基板上に配置された積層構造であって発光層を含む複数の層が積層された積層構造を備えるものがある(例えば特許文献1、2参照)。
しかしながら、従来の発光素子では、基板に内在する結晶欠陥(例えば転位)が積層構造まで伝播して、信頼性の低下を招くおそれがあった。
そこで、本技術は、信頼性の低下を抑制することができる発光素子を提供することを主目的とする。
本技術は、基板と、
前記基板上に配置された積層構造であって発光層を含む複数の層が積層された積層構造と、
前記基板と前記積層構造との間に配置された、格子歪をもつ層を含む中間構造と、
を備える、発光素子を提供する。
前記格子歪をもつ層は、前記基板からの転位を横方向に導いてもよい。
前記格子歪をもつ層の格子定数と前記基板の格子定数とが異なっていてもよい。
前記格子歪をもつ層の格子定数と前記基板の格子定数との差の絶対値は、0.41Å以下であってもよい。
前記格子歪をもつ層は、III-V族化合物半導体を含んでいてもよい。
前記格子歪をもつ層は、Al、Ga、Inの少なくとも2つと、P、Asの少なくとも一方とを含んでいてもよい。
前記格子歪をもつ層は、n型化合物半導体又はp型化合物半導体を含んでいてもよい。
前記格子歪をもつ層は、n型化合物半導体を含む場合は、n型不純物として、Si、Se、Te、Geのいずれかを含み、p型化合物半導体を含む場合は、p型不純物として、C、Mg、Zn、Bのいずれかを含んでいてもよい。
前記基板は、GaAs基板、InP基板、GaN基板、Si基板、Ge基板、SOI基板及びGOI基板のいずれかであってもよい。
前記基板は、半絶縁性基板又は絶縁基板を含んでいてもよい。
前記基板は、不純物を含み、前記基板の不純物濃度は、1×1016/cm3以上1×1019/cm3以下であってもよい。
前記中間構造は、前記格子歪をもつ層を複数含んでいてもよい。
前記中間構造は、前記格子歪をもつ層同士の間に配置されたバッファ層を含んでいてもよい。
前記中間構造は、前記格子歪をもつ層と前記積層構造との間に配置されたバッファ層を含んでいてもよい。
前記中間構造は、前記格子歪をもつ層と前記基板との間に配置されたバッファ層を含んでいてもよい。
前記中間構造は、組成勾配及び/又はキャリア濃度勾配を有していてもよい。
前記格子歪をもつ層の厚さは、臨界膜厚以下であってもよい。
前記格子歪は、引張歪又は圧縮歪であってもよい。
前記格子歪をもつ層のキャリア濃度は、8×1017/cm3以上であってもよい。
前記複数の層は、前記発光層の前記中間構造側とは反対側に配置された反射鏡を含み、前記基板の前記中間構造側とは反対側に光を出射してもよい。
前記基板上に配置された積層構造であって発光層を含む複数の層が積層された積層構造と、
前記基板と前記積層構造との間に配置された、格子歪をもつ層を含む中間構造と、
を備える、発光素子を提供する。
前記格子歪をもつ層は、前記基板からの転位を横方向に導いてもよい。
前記格子歪をもつ層の格子定数と前記基板の格子定数とが異なっていてもよい。
前記格子歪をもつ層の格子定数と前記基板の格子定数との差の絶対値は、0.41Å以下であってもよい。
前記格子歪をもつ層は、III-V族化合物半導体を含んでいてもよい。
前記格子歪をもつ層は、Al、Ga、Inの少なくとも2つと、P、Asの少なくとも一方とを含んでいてもよい。
前記格子歪をもつ層は、n型化合物半導体又はp型化合物半導体を含んでいてもよい。
前記格子歪をもつ層は、n型化合物半導体を含む場合は、n型不純物として、Si、Se、Te、Geのいずれかを含み、p型化合物半導体を含む場合は、p型不純物として、C、Mg、Zn、Bのいずれかを含んでいてもよい。
前記基板は、GaAs基板、InP基板、GaN基板、Si基板、Ge基板、SOI基板及びGOI基板のいずれかであってもよい。
前記基板は、半絶縁性基板又は絶縁基板を含んでいてもよい。
前記基板は、不純物を含み、前記基板の不純物濃度は、1×1016/cm3以上1×1019/cm3以下であってもよい。
前記中間構造は、前記格子歪をもつ層を複数含んでいてもよい。
前記中間構造は、前記格子歪をもつ層同士の間に配置されたバッファ層を含んでいてもよい。
前記中間構造は、前記格子歪をもつ層と前記積層構造との間に配置されたバッファ層を含んでいてもよい。
前記中間構造は、前記格子歪をもつ層と前記基板との間に配置されたバッファ層を含んでいてもよい。
前記中間構造は、組成勾配及び/又はキャリア濃度勾配を有していてもよい。
前記格子歪をもつ層の厚さは、臨界膜厚以下であってもよい。
前記格子歪は、引張歪又は圧縮歪であってもよい。
前記格子歪をもつ層のキャリア濃度は、8×1017/cm3以上であってもよい。
前記複数の層は、前記発光層の前記中間構造側とは反対側に配置された反射鏡を含み、前記基板の前記中間構造側とは反対側に光を出射してもよい。
以下に添付図面を参照しながら、本技術の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。以下に説明する実施形態は、本技術の代表的な実施形態を示したものであり、これにより本技術の範囲が狭く解釈されることはない。本明細書において、本技術に係る発光素子が複数の効果を奏することが記載される場合でも、本技術に係る発光素子は、少なくとも1つの効果を奏すればよい。本明細書に記載された効果はあくまで例示であって限定されるものではなく、また他の効果があってもよい。
また、以下の順序で説明を行う。
0.導入
1.本技術の一実施形態の実施例1に係る発光素子
2.本技術の一実施形態の実施例2に係る発光素子
3.本技術の一実施形態の実施例3に係る発光素子
4.本技術の一実施形態の実施例4に係る発光素子
5.本技術の一実施形態の実施例5に係る発光素子
6.本技術の一実施形態の実施例6に係る発光素子
7.本技術の一実施形態の実施例7に係る発光素子
8.本技術の一実施形態の実施例8に係る発光素子
9.本技術の一実施形態の実施例9に係る発光素子
10.本技術の一実施形態の実施例10に係る発光素子
11.本技術の一実施形態の実施例11に係る発光素子
12.本技術の一実施形態の実施例12に係る発光素子
13.本技術の一実施形態の実施例13に係る発光素子
14.本技術の一実施形態の実施例14に係る発光素子
15.本技術の一実施形態の実施例15に係る発光素子
16.本技術の一実施形態の実施例16に係る発光素子
17.本技術の一実施形態の実施例17に係る発光素子
18.本技術の一実施形態の実施例18に係る受発光装置
19.本技術の変形例
20.電子機器への応用例
21.発光素子を距離測定装置に適用した例
22.距離測定装置を移動体に搭載した例
0.導入
1.本技術の一実施形態の実施例1に係る発光素子
2.本技術の一実施形態の実施例2に係る発光素子
3.本技術の一実施形態の実施例3に係る発光素子
4.本技術の一実施形態の実施例4に係る発光素子
5.本技術の一実施形態の実施例5に係る発光素子
6.本技術の一実施形態の実施例6に係る発光素子
7.本技術の一実施形態の実施例7に係る発光素子
8.本技術の一実施形態の実施例8に係る発光素子
9.本技術の一実施形態の実施例9に係る発光素子
10.本技術の一実施形態の実施例10に係る発光素子
11.本技術の一実施形態の実施例11に係る発光素子
12.本技術の一実施形態の実施例12に係る発光素子
13.本技術の一実施形態の実施例13に係る発光素子
14.本技術の一実施形態の実施例14に係る発光素子
15.本技術の一実施形態の実施例15に係る発光素子
16.本技術の一実施形態の実施例16に係る発光素子
17.本技術の一実施形態の実施例17に係る発光素子
18.本技術の一実施形態の実施例18に係る受発光装置
19.本技術の変形例
20.電子機器への応用例
21.発光素子を距離測定装置に適用した例
22.距離測定装置を移動体に搭載した例
<0.導入>
従来の発光素子(例えば面発光レーザ、端面発光レーザ、発光ダイオード等)の中には、基板上に半導体層を含む層が複数積層された積層構造(素子部)を有する発光素子がある(例えば特許文献1、2参照)。
従来の発光素子(例えば面発光レーザ、端面発光レーザ、発光ダイオード等)の中には、基板上に半導体層を含む層が複数積層された積層構造(素子部)を有する発光素子がある(例えば特許文献1、2参照)。
従来の発光素子では、基板に内在する結晶欠陥、例えば転位が素子部である積層構造まで伝播することを抑制することが困難であり、信頼性の低下を招くおそれがあった。
そこで、発明者らは、鋭意検討の末、格子歪を持つ層を基板と積層構造との間に配置することにより、基板に内在する結晶欠陥、例えば転位を横方向にそらし、該転位が積層構造まで伝播することを抑制することに成功した。これは、発明者らの新規知見である。
そして、発明者らは、この新規知見を具現化した発光素子として、本技術に係る発光素子を開発した。本技術に係る発光素子によれば、信頼性の低下を抑制することが可能な発光素子を提供することができる。
以下、本技術の一実施形態に係る発光素子について幾つかの実施例を挙げて詳細に説明する。以下では、便宜上、図1等の断面図における上方を上、下方を下として説明する。
<1.本技術の一実施形態の実施例1に係る発光素子>
以下、本技術の一実施形態の実施例1に係る発光素子10について説明する。
≪発光素子の構成≫
(全体構成)
図1は、本技術の一実施形態の実施例1に係る発光素子10の断面図である。図2は、本技術の一実施形態の実施例1に係る発光素子10の平面図である。図1は、図2の1-1線断面図である。
≪発光素子の構成≫
(全体構成)
図1は、本技術の一実施形態の実施例1に係る発光素子10の断面図である。図2は、本技術の一実施形態の実施例1に係る発光素子10の平面図である。図1は、図2の1-1線断面図である。
発光素子10は、一例として、垂直共振器型面発光レーザ(VCSEL:Vertical Cavity Surface Emitting Laser)である。発光素子10は、一例として、裏面出射型のVCSELである。発光素子10の発振波長λは、一例として、400nm~1550nm(例えばGaAs系の場合は940nm)である。発光素子10は、一例として、ドライバ(駆動回路)により駆動される。該ドライバは、一例として、電源と、該電源から発光素子10への通電のオンオフを制御するトランジスタ(例えばMOSFET:Metal-Oxide-Semiconductor Field-Effect Transistor)とを含んで構成される。
発光素子10は、一例として、図1及び図2に示すように、基板101と、該基板101上に配置された積層構造LSであって発光層107を含む複数の層(構成層)が積層された積層構造LSと、基板101と積層構造LSとの間に配置された中間構造ISとを備える。以下では、積層構造LSにおいて複数の層が積層された方向(上下方向)を「積層方向」とも呼ぶ。
積層構造LSは、一例として、段付きメサを有する。当該段付きメサは、下段に位置する大径の第1メサM1と、上段に位置する小径の第2メサM2とを有する。当該段付きメサは「発光メサ」とも呼ばれる。第1及び第2メサM1、M2の各々は、一例として、平面視円形である(図2参照)。すなわち、ここでは、第1及び第2メサM1、M2の各々は、円柱状である。第1メサM1の径(平均径)は、一例として、数μm~数十μm(例えば10μm~30μm)である。
積層構造LSは、一例として、第1コンタクト層104と、酸化狭窄層106が内部に配置された第1半導体多層膜反射鏡105(p-DBR)と、発光層107と、第2半導体多層膜反射鏡108(n-DBR)と、第2コンタクト層109と、誘電体多層膜反射鏡110と、金属反射鏡111とが基板101側(下側)からこの順に積層されている。ここでは、酸化狭窄層106が内部に配置された第1半導体多層膜反射鏡105と、発光層107と、第2半導体多層膜反射鏡108と、第2コンタクト層109とにより第1メサM1が構成され、誘電体多層膜反射鏡110と金属反射鏡111とにより第2メサM2が構成されている。すなわち、第1メサM1は第1コンタクト層104上に突設され、第2メサM2は第1メサM1上(詳しくは第2コンタクト層109上)に突設されている。積層構造LSに含まれる半導体層は、一例として、III-V族化合物半導体(例えばGaAs系化合物半導体:GaAsに格子整合する化合物半導体)からなる。すなわち、発光素子10は、例えばGaAs系VCSELを構成しうる。
第1メサM1の側面が絶縁膜114で覆われている。絶縁膜114の材料としては、SiO2、SiN、SiON等が挙げられる。
一例として、第1コンタクト層104の上面に周回状(例えばリング状)のアノード電極112(p側電極)が積層構造LSを囲むように設けられている。アノード電極112と積層構造LSとの間には、絶縁膜114が介在している。
一例として、第1メサM1の上面(詳しくは第2コンタクト層109の上面)に周回状(例えばリング状)のカソード電極113(n側電極)が誘電体多層膜反射鏡110を囲むように設けられている。
発光素子10では、発光層107が導電型の異なる第1及び第2半導体多層膜反射鏡105、108で積層方向に挟まれたダブルヘテロ構造を有し、発光層107で正孔と電子とを発光再結合(輻射再結合)させることができる。なお、第1及び第2半導体多層膜反射鏡105、108の間に導電型の異なる第1及び第2クラッド層を発光層107を挟むように設けてもよい。
発光素子10では、発光層107と、該発光層107を積層方向に挟む第1及び第2反射鏡を含んで、共振器が構成されている。第1反射鏡は、発光層107の中間構造IS側(下側)に配置され、第1半導体多層膜反射鏡105を含んで構成される。第1反射鏡は、下部反射鏡とも呼ばれる。第2反射鏡は、発光層107の中間構造IS側とは反対側(上側)に配置され、第2半導体多層膜反射鏡108、誘電体多層膜反射鏡110及び金属反射鏡111を含んで構成される。第2反射鏡は、上部反射鏡とも呼ばれる。発光素子10は、基板101の中間構造IS側とは反対側(裏面側、下面側)へレーザ光を出射する。
(基板)
基板101は、GaAs基板、InP基板、GaN基板、Si基板、Ge基板、SOI基板及びGOI基板のいずれかであることが好ましい。
基板101は、GaAs基板、InP基板、GaN基板、Si基板、Ge基板、SOI基板及びGOI基板のいずれかであることが好ましい。
ここでは、基板101は、一例として半絶縁性基板又は絶縁基板、例えばSI(Semi-Insulating)-GaAs基板、i‐GaAs基板等からなる。半絶縁性基板は、例えば、比抵抗範囲が0.8×108Ω・cm以上6×108Ω・cm以下である。絶縁基板は、例えば、比抵抗範囲が6×108Ω・cm超である。
発光素子10は基板101の裏面側へレーザ光を出射する裏面出射型VCSELであり、基板101に不純物濃度の低い(0も含む)基板を用いることにより、基板101での光吸収が抑制され、ひいては出射光の光量損失を低減することができる。
発光素子10は基板101の裏面側へレーザ光を出射する裏面出射型VCSELであり、基板101に不純物濃度の低い(0も含む)基板を用いることにより、基板101での光吸収が抑制され、ひいては出射光の光量損失を低減することができる。
基板101は、p型又はn型の不純物(ドーパント)を含んでいてもよく、その場合の不純物濃度は、1×1016/cm3以上1×1019/cm3以下であることが好ましく、1×1016/cm3以上3×1018/cm3以下であることがより好ましく、1×1016/cm3以上1×1018/cm3以下であることがより好ましく、1×1016/cm3以上1×1017/cm3以下であることがより好ましい。基板101に含まれ得るp型不純物としては、例えばZn、Mg、B、Be、C等が挙げられる。基板101に含まれ得るn型不純物としては、例えばSi、Se、Te、Ge等が挙げられる。特に、基板101にn型不純物としてSiが含まれる場合は、不純物濃度は1×1016/cm3以上3×1018/cm3以下であることが好ましい。
(中間構造IS)
中間構造ISは、一例として、バッファ層と欠陥伝播抑制層とが交互に積層された構造を有する。詳述すると、中間構造ISでは、第1バッファ層102A、第1欠陥伝播抑制層103A、第2バッファ層102B、第2欠陥伝播抑制層103B及び第3バッファ層102Cが基板101側(下側)からこの順に積層されている。以下では、適宜、第1~第3バッファ層102A~102Cをバッファ層102と総称し、第1及び第2欠陥伝播抑制層103A、103Bを欠陥伝播抑制層103と総称する。中間構造ISの詳細は、後述する。
中間構造ISは、一例として、バッファ層と欠陥伝播抑制層とが交互に積層された構造を有する。詳述すると、中間構造ISでは、第1バッファ層102A、第1欠陥伝播抑制層103A、第2バッファ層102B、第2欠陥伝播抑制層103B及び第3バッファ層102Cが基板101側(下側)からこの順に積層されている。以下では、適宜、第1~第3バッファ層102A~102Cをバッファ層102と総称し、第1及び第2欠陥伝播抑制層103A、103Bを欠陥伝播抑制層103と総称する。中間構造ISの詳細は、後述する。
(第1コンタクト層)
第1コンタクト層104は、上述の如く、中間構造ISを介して基板101上に配置されている。第1コンタクト層104は、一例として、p型不純物が高濃度(例えば1×1019/cm3以上)でドープされたp-GaAs層からなる。当該p型不純物としては、例えばZn、Mg、B、Be、C等が挙げられる。
第1コンタクト層104は、上述の如く、中間構造ISを介して基板101上に配置されている。第1コンタクト層104は、一例として、p型不純物が高濃度(例えば1×1019/cm3以上)でドープされたp-GaAs層からなる。当該p型不純物としては、例えばZn、Mg、B、Be、C等が挙げられる。
(第1半導体多層膜反射鏡)
第1半導体多層膜反射鏡105は、一例として、p型不純物がドープされた半導体多層膜反射鏡であり、光吸収が少なく、高反射率と導電性とを有する。多層膜反射鏡は、分布ブラッグ反射鏡(DBR:Distributed Bragg Reflector)とも呼ばれる。第1半導体多層膜反射鏡105は、屈折率が互いに異なる高屈折率層及び低屈折率層が発光層107の発光波長の1/4波長の光学厚さで交互に積層された構造を有する。該低屈折率層は、Alを含む化合物半導体(例えばAlGaAs、AlAs等)からなる。該高屈折率層は、化合物半導体(例えばAlGaAs、GaAs等)からなる。該低屈折率層は、該高屈折率層よりもAl組成が高い高Al組成層である。高屈折率層及び低屈折率層の屈折率差(Al組成差)が大きいことが好ましい。少ないペア数で高反射率を得ることができるからである。該低屈折率層のAl組成は、0.8以上であることが好ましく、0.85以上であることがより好ましく、0.9以上であることがより一層好ましく、0.95以上であることが更により一層好ましい。該高屈折率層のAl組成は、0.2以下であることが好ましく、0.15以下であることがより好ましく、0.1以下であることがより一層好ましく、0.05以下であることが更により一層好ましい。第1半導体多層膜反射鏡105のp型不純物(p型ドーパント)としては、例えばZn、Mg、B、Be、C等が挙げられる。
第1半導体多層膜反射鏡105は、一例として、p型不純物がドープされた半導体多層膜反射鏡であり、光吸収が少なく、高反射率と導電性とを有する。多層膜反射鏡は、分布ブラッグ反射鏡(DBR:Distributed Bragg Reflector)とも呼ばれる。第1半導体多層膜反射鏡105は、屈折率が互いに異なる高屈折率層及び低屈折率層が発光層107の発光波長の1/4波長の光学厚さで交互に積層された構造を有する。該低屈折率層は、Alを含む化合物半導体(例えばAlGaAs、AlAs等)からなる。該高屈折率層は、化合物半導体(例えばAlGaAs、GaAs等)からなる。該低屈折率層は、該高屈折率層よりもAl組成が高い高Al組成層である。高屈折率層及び低屈折率層の屈折率差(Al組成差)が大きいことが好ましい。少ないペア数で高反射率を得ることができるからである。該低屈折率層のAl組成は、0.8以上であることが好ましく、0.85以上であることがより好ましく、0.9以上であることがより一層好ましく、0.95以上であることが更により一層好ましい。該高屈折率層のAl組成は、0.2以下であることが好ましく、0.15以下であることがより好ましく、0.1以下であることがより一層好ましく、0.05以下であることが更により一層好ましい。第1半導体多層膜反射鏡105のp型不純物(p型ドーパント)としては、例えばZn、Mg、B、Be、C等が挙げられる。
(酸化狭窄層)
酸化狭窄層106は、一例として、非酸化領域106aと、該非酸化領域106aを囲む酸化領域106bとを有する。非酸化領域106aの外形(平面視形状)は、酸化領域106bの内周形状により規定される。酸化領域106bの内周形状は、メサ構造MSの外周形状により規定される。非酸化領域106aの径(平均径)は、酸化領域106bの内径(平均内径)により規定される。酸化狭窄層106は、共振器内に生じる定在波の節の位置又はその近傍に配置されることが好ましい。酸化狭窄層において、非酸化領域は、OA(Oxide Aperture)とも呼ばれる(以下同様)。酸化狭窄層において、非酸化領域の径である酸化狭窄径は、OA径とも呼ばれる。
酸化狭窄層106は、一例として、非酸化領域106aと、該非酸化領域106aを囲む酸化領域106bとを有する。非酸化領域106aの外形(平面視形状)は、酸化領域106bの内周形状により規定される。酸化領域106bの内周形状は、メサ構造MSの外周形状により規定される。非酸化領域106aの径(平均径)は、酸化領域106bの内径(平均内径)により規定される。酸化狭窄層106は、共振器内に生じる定在波の節の位置又はその近傍に配置されることが好ましい。酸化狭窄層において、非酸化領域は、OA(Oxide Aperture)とも呼ばれる(以下同様)。酸化狭窄層において、非酸化領域の径である酸化狭窄径は、OA径とも呼ばれる。
非酸化領域106aは、電流・光通過領域として機能する。非酸化領域106aは、一例として、Alを含有する化合物半導体(例えばAlGaAs、AlAs等)を含む。非酸化領域106aは、Al組成が0.8以上であることが好ましく、0.85以上であることがより好ましく、0.9以上であることがより一層好ましく、0.95以上であることが更により一層好ましい。
酸化領域106bは、一例として、非酸化領域106aを囲む平面視周回状(例えばリング状)の領域である。酸化領域106bは、非酸化領域106aよりも高抵抗且つ低屈折率な領域であり、電流・光狭窄領域として機能する。酸化領域106bは、一例として、Alを含有する酸化物(例えばAlxOy等)を含む。
(発光層)
発光層107は、一例として、第1及び第2半導体多層膜反射鏡105、108よりもバンドギャップエネルギーが小さい化合物半導体からなる。発光層107は、一例として、GaAs系化合物半導体(例えばGaAs、AlGaAs、InGaAs、InGaAsN等)からなる。発光層107は、量子井戸構造、多重量子井戸構造、量子細線構造、量子ドット構造のいずれかを有していてもよい。発光層107の発光波長は、例えば400nm~1550nmに設定されている。発光層107は、共振器内に生じる定在波の腹の位置又はその近傍に配置されることが好ましい。
発光層107は、一例として、第1及び第2半導体多層膜反射鏡105、108よりもバンドギャップエネルギーが小さい化合物半導体からなる。発光層107は、一例として、GaAs系化合物半導体(例えばGaAs、AlGaAs、InGaAs、InGaAsN等)からなる。発光層107は、量子井戸構造、多重量子井戸構造、量子細線構造、量子ドット構造のいずれかを有していてもよい。発光層107の発光波長は、例えば400nm~1550nmに設定されている。発光層107は、共振器内に生じる定在波の腹の位置又はその近傍に配置されることが好ましい。
発光層107は、発振波長λと用途に合わせて設計されるが、例えば、発振波長λが900nm帯でのレーザ特性を得る場合には、InGaAs系活性層/AlGaAs系ガイド・バリア層の組み合わせにて発光層107を設計することができる。
(第2半導体多層膜反射鏡)
第2半導体多層膜反射鏡108は、一例として、n型不純物がドープされた半導体多層膜反射鏡であり、光吸収が少なく、高反射率と導電性とを有する。多層膜反射鏡は、分布ブラッグ反射鏡(DBR:Distributed Bragg Reflector)とも呼ばれる。第2半導体多層膜反射鏡108は、屈折率が互いに異なる高屈折率層及び低屈折率層が発光層107の発光波長の1/4波長の光学厚さで交互に積層された構造を有する。該低屈折率層は、Alを含む化合物半導体(例えばAlGaAs、AlAs)からなる。該高屈折率層は、化合物半導体(例えばAlGaAs、GaAs等)からなる。該低屈折率層は、該高屈折率層よりもAl組成が高い高Al組成層である。高屈折率層及び低屈折率層の屈折率差(Al組成差)が極力大きいことが好ましい。少ないペア数で高反射率を得ることができるからである。該低屈折率層のAl組成は、0.8以上であることが好ましく、0.85以上であることがより好ましい。該高屈折率層のAl組成は、0.2以下であることが好ましく、0.15以下であることがより好ましく、0.1以下であることがより一層好ましく、0.05以下であることが更により一層好ましい。第2半導体多層膜反射鏡108のn型不純物(n型ドーパント)としては、例えばSi、Se、Te、Ge等が挙げられる。ここでは、第2半導体多層膜反射鏡108の反射率は、第1半導体多層膜反射鏡105と同一に設定されている。
第2半導体多層膜反射鏡108は、一例として、n型不純物がドープされた半導体多層膜反射鏡であり、光吸収が少なく、高反射率と導電性とを有する。多層膜反射鏡は、分布ブラッグ反射鏡(DBR:Distributed Bragg Reflector)とも呼ばれる。第2半導体多層膜反射鏡108は、屈折率が互いに異なる高屈折率層及び低屈折率層が発光層107の発光波長の1/4波長の光学厚さで交互に積層された構造を有する。該低屈折率層は、Alを含む化合物半導体(例えばAlGaAs、AlAs)からなる。該高屈折率層は、化合物半導体(例えばAlGaAs、GaAs等)からなる。該低屈折率層は、該高屈折率層よりもAl組成が高い高Al組成層である。高屈折率層及び低屈折率層の屈折率差(Al組成差)が極力大きいことが好ましい。少ないペア数で高反射率を得ることができるからである。該低屈折率層のAl組成は、0.8以上であることが好ましく、0.85以上であることがより好ましい。該高屈折率層のAl組成は、0.2以下であることが好ましく、0.15以下であることがより好ましく、0.1以下であることがより一層好ましく、0.05以下であることが更により一層好ましい。第2半導体多層膜反射鏡108のn型不純物(n型ドーパント)としては、例えばSi、Se、Te、Ge等が挙げられる。ここでは、第2半導体多層膜反射鏡108の反射率は、第1半導体多層膜反射鏡105と同一に設定されている。
(第2コンタクト層)
第2コンタクト層109は、上述の如く、第2半導体多層膜反射鏡108と誘電体多層膜反射鏡110との間に配置されている。第2コンタクト層109は、一例として、n型不純物が高濃度(例えば1×1019/cm3以上)でドープされたn-GaAs層からなる。当該n型不純物としては、例えばSi、Se、Te、Ge等が挙げられる。第2コンタクト層109は、例えばITO(Indium Tin Oxide)、IZO(Indium-Zinc-Oxide)等からなる透明導電膜で構成されてもよい。
第2コンタクト層109は、上述の如く、第2半導体多層膜反射鏡108と誘電体多層膜反射鏡110との間に配置されている。第2コンタクト層109は、一例として、n型不純物が高濃度(例えば1×1019/cm3以上)でドープされたn-GaAs層からなる。当該n型不純物としては、例えばSi、Se、Te、Ge等が挙げられる。第2コンタクト層109は、例えばITO(Indium Tin Oxide)、IZO(Indium-Zinc-Oxide)等からなる透明導電膜で構成されてもよい。
(誘電体多層膜反射鏡)
誘電体多層膜反射鏡110は、光吸収が少なく、高反射率と絶縁性とを有する。多層膜反射鏡は、分布ブラッグ反射鏡(DBR:Distributed Bragg Reflector)とも呼ばれる。誘電体多層膜反射鏡110は、屈折率が互いに異なる高屈折率層及び低屈折率層が発光層107の発光波長の1/4波長の光学厚さで交互に積層された構造を有する。誘電体多層膜反射鏡110は、例えばSiO2、TiO2、Ta2O5、SiN、a-Si、MgF2及びCaF2の少なくとも一種を含む材料からなることが好ましい。例えば、誘電体多層膜反射鏡110は、例えばSiO2/TiO2、Ta2O5/SiO2、a-Si/Ta2O5で構成してもよい。なお、誘電体多層膜反射鏡110の代わりに、例えばSiO2、TiO2、Ta2O5、SiN、a-Si、MgF2及びCaF2のいずれかで構成される単層の誘電体層を用いてもよい。
誘電体多層膜反射鏡110は、光吸収が少なく、高反射率と絶縁性とを有する。多層膜反射鏡は、分布ブラッグ反射鏡(DBR:Distributed Bragg Reflector)とも呼ばれる。誘電体多層膜反射鏡110は、屈折率が互いに異なる高屈折率層及び低屈折率層が発光層107の発光波長の1/4波長の光学厚さで交互に積層された構造を有する。誘電体多層膜反射鏡110は、例えばSiO2、TiO2、Ta2O5、SiN、a-Si、MgF2及びCaF2の少なくとも一種を含む材料からなることが好ましい。例えば、誘電体多層膜反射鏡110は、例えばSiO2/TiO2、Ta2O5/SiO2、a-Si/Ta2O5で構成してもよい。なお、誘電体多層膜反射鏡110の代わりに、例えばSiO2、TiO2、Ta2O5、SiN、a-Si、MgF2及びCaF2のいずれかで構成される単層の誘電体層を用いてもよい。
(金属反射鏡)
金属反射鏡111は、一例として、誘電体多層膜反射鏡110上にベタ状に設けられている。金属反射鏡111は、例えばAu、Ag、Al等の金属メッキからなる。金属反射鏡111は、誘電体多層膜反射鏡110と共にハイブリッドミラーを構成する。
金属反射鏡111は、一例として、誘電体多層膜反射鏡110上にベタ状に設けられている。金属反射鏡111は、例えばAu、Ag、Al等の金属メッキからなる。金属反射鏡111は、誘電体多層膜反射鏡110と共にハイブリッドミラーを構成する。
(アノード電極)
アノード電極112は、単層構造を有していてもよいし、積層構造を有していてもよい。アノード電極112は、例えばAu、Ag、Pd、Pt、Ni、Ti、V、W、Cr、Al、Cu、Zn、Sn、Ge及びInからなる群から選択された少なくとも1種類の金属(合金を含む)によって構成されている。アノード電極112が積層構造を有する場合は、例えばTi/Au、Ti/Al、Ti/Al/Au、Ti/Pt/Au、Ni/Au、Ni/Au/Pt、Ni/Pt、Pd/Pt、Ag/Pd等の材料で構成される。アノード電極112は、ドライバの陽極側に電気的に接続される。
アノード電極112は、単層構造を有していてもよいし、積層構造を有していてもよい。アノード電極112は、例えばAu、Ag、Pd、Pt、Ni、Ti、V、W、Cr、Al、Cu、Zn、Sn、Ge及びInからなる群から選択された少なくとも1種類の金属(合金を含む)によって構成されている。アノード電極112が積層構造を有する場合は、例えばTi/Au、Ti/Al、Ti/Al/Au、Ti/Pt/Au、Ni/Au、Ni/Au/Pt、Ni/Pt、Pd/Pt、Ag/Pd等の材料で構成される。アノード電極112は、ドライバの陽極側に電気的に接続される。
(カソード電極)
カソード電極113は、単層構造を有していてもよいし、積層構造を有していてもよい。カソード電極113は、例えばAu、Ag、Pd、Pt、Ni、Ti、V、W、Cr、Al、Cu、Zn、Sn、Ge及びInからなる群から選択された少なくとも1種類の金属(合金を含む)によって構成されている。カソード電極113が積層構造を有する場合は、例えばTi/Au、Ti/Al、Ti/Al/Au、Ti/Pt/Au、Ni/Au、Ni/Au/Pt、Ni/Pt、Pd/Pt、Ag/Pd等の材料で構成される。カソード電極113は、ドライバの陰極側に電気的に接続される。
カソード電極113は、単層構造を有していてもよいし、積層構造を有していてもよい。カソード電極113は、例えばAu、Ag、Pd、Pt、Ni、Ti、V、W、Cr、Al、Cu、Zn、Sn、Ge及びInからなる群から選択された少なくとも1種類の金属(合金を含む)によって構成されている。カソード電極113が積層構造を有する場合は、例えばTi/Au、Ti/Al、Ti/Al/Au、Ti/Pt/Au、Ni/Au、Ni/Au/Pt、Ni/Pt、Pd/Pt、Ag/Pd等の材料で構成される。カソード電極113は、ドライバの陰極側に電気的に接続される。
ところで、例えば半導体基板、半絶縁性基板、絶縁基板等の基板には、結晶欠陥(格子欠陥)が少なからず内在しており、特に半絶縁性基板には、転位が比較的多く内在することが知られている。すなわち、特に半絶縁性基板は、EPD(Htch Pit Density)が高いことが知られている。ここで、図3Aに示す比較例の面発光レーザアレイでは、例えば白色の楕円枠で囲まれた領域内に、発光するエミッタ(発光部)と発光しないデッドエミッタ(非発光部)とを有している。図3Aにおいて、デッドエミッタが横方向に連続して複数個存在することが確認される。このようなデッドエミッタが存在するのは、図3Aの3B-3B断面図である図3Bに示すように、発光層付近に横方向に延びる転位が発生していることが原因である。図3Bにおいて、第1構造は下部反射鏡を含み、第2構造は上部反射鏡を含む(図4、図5も同様)。比較例の面発光レーザアレイの模式断面図である図4から分かるように、半絶縁性基板に内在する転位の大半が、その上層である第1構造、発光層及び第2構造に伝播している。これらの転位の中には、発光層付近で横方向に伝播するものもある。このような転位が存在すると、デッドエミッタの発生やエミッタ出力の低下のおそれ、すなわち信頼性が低下するおそれがある。
そこで、発光素子10では、このような信頼性の低下を抑制するために、図1に示すように、基板101と積層構造LSとの間に中間構造ISが配置されている。
(中間構造ISの詳細)
欠陥伝播抑制層103は、格子歪をもつ層である。欠陥伝播抑制層103は、この格子歪により、基板101からの転位を横方向に導くことが可能である(図5参照)。格子歪をもつ層は、転位を横方向に伝播させる機能を有することが確認されている。欠陥伝播抑制層103により、上記比較例の面発光レーザアレイに比べて、半絶縁性基板に内在する転位が、その上層である第1構造、発光層及び第2構造に伝播することが十分に抑制される(図5参照)。
欠陥伝播抑制層103は、格子歪をもつ層である。欠陥伝播抑制層103は、この格子歪により、基板101からの転位を横方向に導くことが可能である(図5参照)。格子歪をもつ層は、転位を横方向に伝播させる機能を有することが確認されている。欠陥伝播抑制層103により、上記比較例の面発光レーザアレイに比べて、半絶縁性基板に内在する転位が、その上層である第1構造、発光層及び第2構造に伝播することが十分に抑制される(図5参照)。
欠陥伝播抑制層103の格子定数と基板101の格子定数とが異なることが好ましい。これにより、欠陥伝播抑制層103に格子歪を発生させることが可能である。第1及び第2欠陥伝播抑制層103A、103Bの格子定数は、同一であってもよいし、異なっていてもよい。なお、基板101の材料であるGaAsの格子定数は、5.653Åである。
当該格子歪は、引張歪又は圧縮歪である。詳述すると、当該格子歪は、欠陥伝播抑制層103の格子定数が基板101の格子定数よりも小さい場合は引張歪であり、欠陥伝播抑制層103の格子定数が基板101の格子定数よりも大きい場合は圧縮歪である。
欠陥伝播抑制層103の格子定数と基板101の格子定数との差の絶対値(絶対差)は、0.41Å以下であることが好ましく、0.21Å以上0.41Å以下であることがより好ましい。これにより、欠陥伝播抑制層103の格子歪を欠陥伝播抑制層103の厚さをある程度の厚さに設定しつつ、基板101からの転位を横方向に導くのに必要な大きさにすることができる。
欠陥伝播抑制層103の厚さは、臨界膜厚以下であることが好ましい。中間構造ISは、第2バッファ層102Bを介して互いに積層された第1及び第2欠陥伝播抑制層103A、103Bを有することにより、各々の厚さを臨界膜厚以下に抑えつつ、二段階(二段構え)の欠陥伝播抑制効果(十分な欠陥伝播抑制効果)を得ることが可能となる。
欠陥伝播抑制層103は、例えば化合物半導体、詳しくはIII-V族化合物半導体を含むことが好ましい。具体的には、欠陥伝播抑制層103は、各々がIII族元素であるAl、Ga、Inの少なくとも2つと、各々がV族元素であるP、Asの少なくとも一方とを含むことが好ましい。欠陥伝播抑制層103は、例えばAlGaInP、AlGaAsP、AlGaInAs、InGaP等のIII-V族化合物半導体を含んでいてもよい。第1及び第2欠陥伝播抑制層103A、103Bは、同一の化合物半導体を含んでいてもよいし、異なる化合物半導体を含んでいてもよい。
バッファ層102は、例えば化合物半導体、詳しくはIII-V族化合物半導体を含むことが好ましい。具体的には、バッファ層102は、例えばGaAs層、AlGaAs層、AlAs層である。第1~第3バッファ層102A、102B、102Cの少なくとも2つは、同一の化合物半導体を含んでいてもよいし、異なる化合物半導体を含んでいてもよい。
第1及び第3バッファ層102A、103Cの各々の厚さは、第2バッファ層102Bの厚さよりも厚いことが好ましい。第1及び第3バッファ層102A、103Cの各々の厚さは、第2バッファ層102Bの厚さの2倍以上6倍以下であることが好ましく、3倍以上5倍以下であることがより好ましい。第3バッファ層102Cの厚さは、第1バッファ層102Aの厚さ以上であることが好ましい。
欠陥伝播抑制層103のキャリア濃度(不純物濃度)は、1.0×1017/cm3以上1.0×1018/cm3未満であることが好ましく、8.0×1017/cm3以上1.0×1018/cm3未満であることがより好ましく、1.0×1018/cm3以上1.0×1019/cm3未満であることがより好ましく、1.0×1019/cm3以上1.0×1020/cm3未満であることがより好ましい。なお、Siがドープされたn型基板は、内在する欠陥が少ないことが確認されており、その不純物濃度(キャリア濃度)の規格下限値は8.0×1017/cm3である。
バッファ層102のキャリア濃度(不純物濃度)は、1.0×1017/cm3以上1.0×1018/cm3未満であることが好ましく、8.0×1017/cm3以上1.0×1018/cm3未満であることがより好ましく、1.0×1018/cm3以上1.0×1019/cm3未満であることがより好ましく、1.0×1019/cm3以上1.0×1020/cm3未満であることがより好ましい。
欠陥伝播抑制層103は、n型化合物半導体(詳しくはn型のIII-V族化合物半導体)又はp型化合物半導体(p型のIII-V族化合物半導体)を含むことが好ましい。
欠陥伝播抑制層103は、n型化合物半導体を含む場合は、n型不純物として、Si、Se、Te、Geのいずれかを含むことが好ましい。
欠陥伝播抑制層103は、p型化合物半導体を含む場合は、p型不純物として、C、Mg、Zn、B、Beのいずれかを含むことが好ましい。
欠陥伝播抑制層103の厚さは、例えば数nm~数十nm(例えば10nm)である。欠陥伝播抑制層103は、n型又はp型の不純物(ドーパント)が、例えばドープ濃度3.0×1018/cm3でドープされている。
中間構造ISは、上述のように、第1欠陥伝播抑制層103Aと基板101との間に配置された第1バッファ層102Aを含む。第1バッファ層102Aは、第1欠陥伝播抑制層103Aの格子定数と、基板101の格子定数との間の格子定数を有することが好ましい。この場合には、第1バッファ層102Aは、第1欠陥伝播抑制層103Aと基板101との間での格子不整合により第1欠陥伝播抑制層103Aに導入される格子歪の大きさを適正な大きさに調整することが可能である。第1バッファ層102Aは、例えばGaAs層、AlGaAs層、AlAs等である。第1バッファ層102Aの厚さは、例えば数十nm(例えば80nm)である。第1バッファ層102Aは、n型又はp型の不純物(ドーパント)が例えばドープ濃度3.0×1018/cm3でドープされている。
中間構造ISは、上述のように、隣り合う2つの第1及び第2欠陥伝播抑制層103A、103Bの間に配置された第2バッファ層102Bを含む。第2バッファ層102Bは、格子定数が、基板101の格子定数と同一又は第1及び第2欠陥伝播抑制層103A、103Bの格子定数よりも基板101の格子定数に近いことが好ましい。この場合には、第2バッファ層102Bは、第1及び第2欠陥伝播抑制層103A、103Bの間に介在するスペーサとして機能するとともに、第2欠陥伝播抑制層103Bと基板101との間での格子不整合により第2欠陥伝播抑制層103Bに導入される格子歪の大きさを適正な大きさに調整することが可能である。第2バッファ層102Bは、例えばGaAs層、AlGaAs層、AlAsからなる。第2バッファ層102Bの厚さは、例えば数十nm(例えば20nm)である。第2バッファ層102Bは、n型又はp型の不純物(ドーパント)が例えばドープ濃度3.0×1018/cm3でドープされている。
中間構造ISは、上述のように、第2欠陥伝播抑制層103Bと積層構造LSとの間に配置された第3バッファ層102Cを含む。第3バッファ層102Cは、第2欠陥伝播抑制層103Bの格子定数と、積層構造LSの複数の層のうち第3バッファ層102Cと隣接する層である第1コンタクト層104の格子定数との間の格子定数を有することが好ましい。この場合には、第3バッファ層102Cは、第2欠陥伝播抑制層103Bと第1コンタクト層104との間での格子不整合を緩和することが可能であり、積層構造LS内での格子歪の発生を抑制できる。第3バッファ層102Cは、例えばGaAs層、AlGaAs層、AlAs層等である。第3バッファ層102Cの厚さは、例えば数十nm(例えば80nm)である。第3バッファ層102Cは、n型又はp型の不純物(ドーパント)が例えばドープ濃度3.0×1018/cm3でドープされている。
中間構造ISは、組成及び/又はキャリア濃度が異なる少なくとも2つの欠陥伝播抑制層103を含んでいてもよい。すなわち、第1及び第2欠陥伝播抑制層103A、103Bは、同一の化合物半導体を含む場合に、組成及び/又はキャリア濃度が異なっていてもよい。
中間構造ISは、例えばGaAsの格子定数を基準として-0.21Åから+0.41Åまでの格子定数範囲の領域に例えばAl、Ga、In、P、As等の組成が変化する(徐々に大きくなる又は徐々に小さくなる)組成勾配を有していてもよい。この場合に、第1及び第2欠陥伝播抑制層103A、103Bの間で当該組成勾配を有していてもよいし、第1~第3バッファ層102A、102B、102Cの間で当該組成勾配を有していてもよいし、中間構造IS全体として当該組成勾配を有していてもよい。
中間構造ISは、例えばGaAsの格子定数を基準として-0.21Åから+0.41Åまでの格子定数範囲の領域にキャリア濃度が変化する(徐々に高くなる又は徐々に低くなる)キャリア濃度勾配を有していてもよい。この場合に、第1及び第2欠陥伝播抑制層103A、103Bの間で当該キャリア濃度勾配を有していてもよいし、第1~第3バッファ層102A、102B、102Cの間で当該キャリア濃度勾配を有していてもよいし、中間構造IS全体として当該キャリア濃度勾配を有していてもよい。当該キャリア濃度勾配は、特に、キャリア濃度が基板101側から積層構造LS側にかけて徐々に高くなることが好ましい。
中間構造ISは、組成及び/又はキャリア濃度が異なる少なくとも2つのバッファ層102を含んでいてもよい。すなわち、第1~第3バッファ層102A~102Cの少なくとも2つは、同一の化合物半導体を含む場合に、組成及び/キャリア濃度が異なっていてもよい。
≪面発光レーザの動作≫
発光素子10では、ドライバの陽極側からアノード電極112へ流入された電流は、第1コンタクト層104及び第1半導体多層膜反射鏡105の下部をこの順に介し、酸化狭窄層106で狭窄され、第1半導体多層膜反射鏡105の上部を介して発光層107に注入される。このとき、発光層107が発光し、その光が第1及び第2反射鏡の間を発光層107で増幅され且つ酸化狭窄層106で狭窄されつつ往復し、発振条件を満たしたときに基板101の裏面側(下面側)へレーザ光として出射される。発光層107に注入された電流は、第2半導体多層膜反射鏡108、及び第2コンタクト層109及びカソード電極113をこの順に介してドライバの陰極側へ流出される。
発光素子10では、ドライバの陽極側からアノード電極112へ流入された電流は、第1コンタクト層104及び第1半導体多層膜反射鏡105の下部をこの順に介し、酸化狭窄層106で狭窄され、第1半導体多層膜反射鏡105の上部を介して発光層107に注入される。このとき、発光層107が発光し、その光が第1及び第2反射鏡の間を発光層107で増幅され且つ酸化狭窄層106で狭窄されつつ往復し、発振条件を満たしたときに基板101の裏面側(下面側)へレーザ光として出射される。発光層107に注入された電流は、第2半導体多層膜反射鏡108、及び第2コンタクト層109及びカソード電極113をこの順に介してドライバの陰極側へ流出される。
なお、発光素子10は、基板101からの転位の、積層構造LSへの伝播が抑制されていることでデッドエミッタとなることや出力低下を招くことが抑制されているため、上記動作を連続して行っても所望のレーザ光を安定的に得ることができる。
≪発光素子の製造方法の一例≫
以下、発光素子10の製造方法の一例について、図6のフローチャート等を参照して説明する。全体の流れとしては、先ず、半導体製造装置を用いた半導体製造方法により、基板101の基材である1枚のウェハ(以下では、便宜上「基板101」とも呼ぶ)上に複数の発光素子10を同時に生成する。次いで、一連一体の複数の発光素子10をダイシング(例えばステルスダイシング)により互いに分離して、チップ状の発光素子10を得る。
以下、発光素子10の製造方法の一例について、図6のフローチャート等を参照して説明する。全体の流れとしては、先ず、半導体製造装置を用いた半導体製造方法により、基板101の基材である1枚のウェハ(以下では、便宜上「基板101」とも呼ぶ)上に複数の発光素子10を同時に生成する。次いで、一連一体の複数の発光素子10をダイシング(例えばステルスダイシング)により互いに分離して、チップ状の発光素子10を得る。
最初のステップS1では、積層体Lを生成する(図7参照)。具体的には、例えばMOCVD(Metal Organic Chemical Vapor Deposition:有機金属気相成長)法などのエピタキシャル結晶成長法により、成長基板としての基板101上に第1バッファ層102A、第1欠陥伝播抑制層103A、第2バッファ層102B、第2欠陥伝播抑制層103B、第3バッファ層102C、第1コンタクト層104、第1半導体多層膜反射鏡105、酸化狭窄層106の材料となる被酸化層106S(例えばAlGaAs層、AlAs層等)、発光層107、第2半導体多層膜反射鏡108及び第2コンタクト層109をこの順に積層して積層体Lを生成する。この際、基板101上に第1バッファ層102Aを介して第1欠陥伝播抑制層103Aが積層されたときに、基板101と第1欠陥伝播抑制層103Aとの間の格子不整合により第1欠陥伝播抑制層103Aに格子歪が生じ、基板101からの一部の転位が横方向に導かれる。第2バッファ層102Bを介して第2欠陥伝播抑制層103Bが積層されたときに、基板101と第2欠陥伝播抑制層103Bとの間の格子不整合により第2欠陥伝播抑制層103Bに格子歪が生じ、基板101からの他部の転位が横方向に導かれる。第2欠陥伝播抑制層103Bを介して第3バッファ層102Cが積層されるときには、基板101からの転位は、第3バッファ層102Cにはほとんど伝播しない。第3バッファ層102C上に積層構造LSの各構成層が積層されるときにも、基板101からの転位は該構成層にほとんど伝播しない。積層体Lの生成の際、化合物半導体の原料としては、例えば、トリメチルアルミニウム(TMAl)、トリメチルガリウム(TMGa)、トリメチルインジウム(TMIn)などのメチル系有機金属ガスと、アルシン(AsH3)ガスを用い、ドナー不純物の原料としては、例えばジシラン(Si2H6)を用い、アクセプタ不純物の原料としては、例えば四臭化炭素(CBr4)を用いる。
次のステップS2では、メサ構造MSを形成する(図8参照)。具体的には、先ず、フォトリソグラフィにより、積層体上にメサ構造MSを形成するためのレジストパターンを形成する。次いで、該レジストパターンをマスクとして積層体を例えばドライエッチングによりエッチングする。このエッチングは、少なくとも第1コンタクト層104が露出するまで行う。この結果、メサ構造MSが形成される。その後、該レジストパターンを除去する。
次のステップS3では、酸化狭窄層を形成する(図9参照)。具体的には、積層体に形成されたメサ構造MS(図8参照)を高温の水蒸気雰囲気に曝して被酸化層106Sをメサ構造MSの側面から中心に向かって数μm程度酸化する。この結果、メサ構造MSが第1メサM1となる。
次のステップS4では、アノード電極112を形成する(図10参照)。具体的には、例えばリフトオフ法により、アノード電極112を第1コンタクト層104上に第1メサM1を囲むように周回状(例えばリング状)に形成する。このとき、電極材料の成膜に例えば蒸着、スパッタ等を用いる。
次のステップS5では、絶縁膜114を形成する。具体的には、先ず、絶縁膜114を全面に成膜する(図11参照)。次いで、フォトリソグラフィ及びエッチングにより、アノード電極112上の絶縁膜114及び第2コンタクト層109上の絶縁膜114を除去して、アノード電極112及び第2コンタクト層109を露出させる(図12参照)。この結果、第1メサM1の側面のみに絶縁膜114が形成される。
次のステップS6では、カソード電極113を形成する(図13参照)。具体的には、例えばリフトオフにより、カソード電極113を、第2コンタクト層109上に平面視において非酸化領域106aを囲むように周回状(例えばリング状)に形成する。このとき、電極材料の成膜に例えば蒸着、スパッタ等を用いる。
次のステップS7では、誘電体多層膜反射鏡110を形成する。具体的には、先ず、誘電体多層膜反射鏡110の材料となる誘電体多層膜DMFを全面に成膜する(図14参照)。次いで、フォトリソグラフィ及びエッチングにより、積層構造LSの上面(詳しくは第2コンタクト層109の上面)の中央部を覆う誘電体多層膜DMF以外の誘電体多層膜反射鏡DMFを除去する(図15参照)。この結果、アノード電極112及びカソード電極113が露出するとともに、積層構造LSの上面の中央部に誘電体多層膜反射鏡110が形成される。なお、誘電体多層膜反射鏡110は、例えばリフトオフにより形成することも可能である。
最後のステップS8では、金属反射鏡111を形成する(図16参照)。具体的には、例えばメッキ法により、金属反射鏡111を誘電体多層膜反射鏡110上に形成する。この結果、第2コンタクト層109上に第2メサM2が形成される。なお、メッキ法の実施に先立って、メッキされることとなる箇所に予めシード層を形成しておくことが好ましい。
≪発光素子の効果≫
以下、発光素子10の効果について説明する。
以下、発光素子10の効果について説明する。
発光素子10は、基板101と、基板101上に配置された積層構造LSであって発光層107を含む複数の層が積層された積層構造LSと、基板101と積層構造LSとの間に配置された、欠陥伝播抑制層103(格子歪をもつ層)を含む中間構造ISとを備える。
発光素子10によれば、欠陥伝播抑制層103により、基板101から積層構造LSへの転位の伝播を抑制することができ、ひいては信頼性の低下を抑制することができる。
<2.本技術の一実施形態の実施例2に係る発光素子>
以下、本技術の一実施形態の実施例2に係る発光素子20について説明する。図17は、本技術の一実施形態の実施例2に係る発光素子20の断面図である。
発光素子20は、図17に示すように、中間構造ISが第3バッファ層102Cを有していない点を除いて、実施例1に係る発光素子10と同様の構成を有する。
発光素子20によれば、第2欠陥伝播抑制層103Bと積層構造LSとの間に第3バッファ層102Cが設けられていないので、第2欠陥伝播抑制層103Bと積層構造LSとの間の格子不整合により積層構造LSに格子欠陥が生じるおそれがあるものの、中間構造ISの構成層の層数を削減しつつ実施例1に係る発光素子10と概ね同様の効果が得られる。
<3.本技術の一実施形態の実施例3に係る発光素子>
以下、本技術の一実施形態の実施例3に係る発光素子30について説明する。図18は、本技術の一実施形態の実施例3に係る発光素子30の断面図である。
発光素子30は、図18に示すように、中間構造ISが第2欠陥伝播抑制層103B及び第3バッファ層102Cを有していない点を除いて、実施例1に係る発光素子10と同様の構成を有する。
発光素子30によれば、第2欠陥伝播抑制層103B及び第3バッファ層102Cが設けられていないので、基板101から積層構造LSへの転位の伝播を抑制する効果が実施例1に係る発光素子10に劣るものの、中間構造ISの構成層の層数をより一層削減することができる。
<4.本技術の一実施形態の実施例4に係る発光素子>
以下、本技術の一実施形態の実施例4に係る発光素子40について説明する。図19は、本技術の一実施形態の実施例4に係る発光素子40の断面図である。
発光素子40は、図19に示すように、中間構造ISが第1バッファ層102A、第2欠陥伝播抑制層103B及び第3バッファ層102Cを有していない点を除いて、実施例1に係る発光素子10と同様の構成を有する。
発光素子40によれば、第1バッファ層102A、第2欠陥伝播抑制層103B及び第3バッファ層102Cが設けられていないので、基板101から積層構造LSへの転位の伝播を抑制する効果が実施例1に係る発光素子10に劣り且つ第1欠陥伝播抑制層103Aに導入される格子歪の大きさを調整できないものの、中間構造ISの構成層の層数をより一層削減することができる。
<5.本技術の一実施形態の実施例5に係る発光素子>
以下、本技術の一実施形態の実施例5に係る発光素子50について説明する。図20は、本技術の一実施形態の実施例5に係る発光素子50の断面図である。
発光素子50は、図20に示すように、中間構造ISが第2バッファ層102B、第2欠陥伝播抑制層103B及び第3バッファ層102Cを有していない点を除いて、実施例1に係る発光素子10と同様の構成を有する。
発光素子50によれば、第2バッファ層102B、第2欠陥伝播抑制層103B及び第3バッファ層102Cが設けられていないので、基板101から積層構造LSへの転位の伝播を抑制する効果が実施例1に係る発光素子10に劣り且つ第1欠陥伝播抑制層103Aと積層構造LSとの間の格子不整合により積層構造LSに格子欠陥が生じるおそれがあるものの、中間構造ISの構成層の層数をさらにより一層削減することができる。
<6.本技術の一実施形態の実施例6に係る発光素子>
以下、本技術の一実施形態の実施例6に係る発光素子60について説明する。図21は、本技術の一実施形態の実施例6に係る発光素子60の断面図である。
発光素子60は、図21に示すように、中間構造ISが第1バッファ層102A、第2バッファ層102B、第2欠陥伝播抑制層103B及び第3バッファ層102Cを有していない点を除いて、実施例1に係る発光素子10と同様の構成を有する。
発光素子60によれば、第1バッファ層102A、第2バッファ層102B、第2欠陥伝播抑制層103B及び第3バッファ層102Cが設けられていないので、基板101から積層構造LSへの転位の伝播を抑制する効果が実施例1に係る発光素子10に劣り且つ第1欠陥伝播抑制層103Aと積層構造LSとの間の格子不整合により積層構造LSに格子欠陥が生じるおそれがあり且つ第1欠陥伝播抑制層103Aに導入される格子歪の大きさを調整できないものの、中間構造ISの構成層の層数を最大限に削減することができる。
<7.本技術の一実施形態の実施例7に係る発光素子>
以下、本技術の一実施形態の実施例7に係る発光素子70について説明する。図22は、本技術の一実施形態の実施例7に係る発光素子70の断面図である。
発光素子70は、図22に示すように、基板101がSOI(Silicon on Insulator)基板又はGOI(germanium on Insulator)基板である点を除いて、実施例1に係る発光素子10と同様の構成を有する。
発光素子70では、基板101が、第1及び第2半導体基板101a、101cと、第1及び第2半導体基板101a、101cの間に配置された酸化膜101bとを有する。
基板101がSOI基板である場合は、第1及び第2半導体基板101a、101cはSi基板であり、酸化膜101bはSiO2からなる。
基板101がGOI基板である場合は、第1及び第2半導体基板101a、101cはGe基板であり、酸化膜101bはGeO2からなる。
発光素子70によれば、実施例1に係る発光素子10と同様の効果を得ることができる。
<8.本技術の一実施形態の実施例8に係る発光素子>
以下、本技術の一実施形態の実施例8に係る発光素子80について説明する。図23は、本技術の一実施形態の実施例8に係る発光素子80の断面図である。
発光素子80は、図23に示すように、誘電体多層膜反射鏡110及び金属反射鏡111を有しておらず、且つ、カソード電極113が第2コンタクト層109上にベタ状に設けられている点を除いて、実施例1に係る発光素子10と同様の構成を有する。ここでは、カソード電極113が金属反射鏡としても機能しうる。
発光素子80によれば、実施例1に係る発光素子10に比べて第2反射鏡(上部反射鏡)の反射率が劣るものの、製造プロセスを簡略化できる薄型の裏面出射型VCSELを実現できる。
<9.本技術の一実施形態の実施例9に係る発光素子>
以下、本技術の一実施形態の実施例9に係る発光素子90について説明する。図24は、本技術の一実施形態の実施例9に係る発光素子90の断面図である。
発光素子90は、図24に示すように、第2半導体多層膜反射鏡108を有していない点を除いて、実施例1に係る発光素子10と同様の構成を有する。
発光素子90によれば、実施例1に係る発光素子10に比べて第2反射鏡(上部反射鏡)の反射率が劣るものの、製造プロセスを簡略化できる薄型の裏面出射型VCSELを実現できる。
<10.本技術の一実施形態の実施例10に係る発光素子>
以下、本技術の一実施形態の実施例10に係る発光素子100について説明する。図25は、本技術の一実施形態の実施例10に係る発光素子100の断面図である。図26は、本技術の一実施形態の実施例10に係る発光素子100の平面図である。図25は、図26の25-25線断面図である。
発光素子100は、図24及び図25に示すように、メサレス構造を有している点を除いて、実施例1に係る発光素子10と概ね同様の構成を有する。
発光素子100は、積層構造LSに平面視において酸化狭窄層106を囲むように複数(例えば4つ)のトレンチT(溝)が設けられている。トレンチTの底面は、第1コンタクト層104の上面である。トレンチTの側面及び開口端周辺に絶縁膜114が設けられている。アノード電極112は、トレンチTの底面上に設けられた第1電極112aと、側面に絶縁膜114が設けられたトレンチT内において第1電極112aに下端が接しトレンチTの深さ方向に延在する第2電極112bとを有する。第2電極112bの上端は、トレンチTの開口端から外部に露出している。
トレンチTは、発光素子100の製造時の酸化工程において、被酸化層106Sの側面を露出させる機能も有する。
発光素子100によれば、実施例1に係る発光素子10と同様の効果が得られる、メサレス構造を有する裏面出射型VCSELを実現できる。
<11.本技術の一実施形態の実施例11に係る発光素子>
以下、本技術の一実施形態の実施例11に係る発光素子115について説明する。図27は、本技術の一実施形態の実施例11に係る発光素子115の断面図である。
発光素子115は、図27に示すように、トレンチTに絶縁膜114が設けられる代わりに、積層構造LSの、トレンチTの周辺部に平面視周回状のイオン注入領域IIAが設けている点を除いて、実施例10に係る発光素子100と同様の構成を有する。
イオン注入領域IIAのイオン種としては、例えばB+、H+等が挙げられる。
発光素子115によれば、実施例1に係る発光素子10と同様の効果が得られる、メサレス構造を有する裏面出射型VCSELを実現できる。
<12.本技術の一実施形態の実施例12に係る発光素子>
以下、本技術の一実施形態の実施例12に係る発光素子120について説明する。図28は、本技術の一実施形態の実施例12に係る発光素子120の断面図である。
発光素子120は、図28に示すように、裏面出射型の面発光レーザアレイを構成する点を除いて、実施例1に係る発光素子10と同様の構成を有する。
発光素子120では、基板101上に中間構造ISを介して複数の積層構造LS(但し第1コンタクト層104を除く)が配置されている。すなわち、発光素子120では、複数の面発光レーザ(VCSEL)が基板101、中間構造IS及び第1コンタクト層104を共有している。
発光素子120では、アノード共通且つカソード独立の電極レイアウトを有し、各面発光レーザを独立駆動可能である。
発光素子120によれば、実施例1に係る発光素子10と同様の効果が面発光レーザ毎に得られる、裏面出射型の面発光レーザアレイを実現できる。
<13.本技術の一実施形態の実施例13に係る発光素子>
以下、本技術の一実施形態の実施例13に係る発光素子130について説明する。図29は、本技術の一実施形態の実施例13に係る発光素子130の断面図である。
発光素子130は、図29に示すように、裏面出射型のInP系VCSELを構成する点を除いて、実施例1に係る発光素子10と同様の構成を有する。
発光素子130では、基板101、中間構造IS、第1コンタクト層104、第1半導体多層膜反射鏡105、BTJ(埋め込みトンネルジャンクション)、誘電体多層膜反射鏡110及び金属反射鏡111がこの順に積層されている。発光素子130は、アノード電極112とカソード電極113との位置関係が実施例1に係る発光素子10とは逆になっている。
(基板)
基板101は、一例として半絶縁性基板又は絶縁基板、例えばSI(Semi-Insulating)-InP基板、i‐InP基板等からなる。基板101は、n-InP基板やp-InP基板であってもよい。
基板101は、一例として半絶縁性基板又は絶縁基板、例えばSI(Semi-Insulating)-InP基板、i‐InP基板等からなる。基板101は、n-InP基板やp-InP基板であってもよい。
(第1コンタクト層)
第1コンタクト層104は、例えばハイドープのn-InP層からなる。該n-InP層のドーパントには例えばSiを用いることができる。
第1コンタクト層104は、例えばハイドープのn-InP層からなる。該n-InP層のドーパントには例えばSiを用いることができる。
(第1半導体多層膜反射鏡)
第1半導体多層膜反射鏡105は、一例として、InPに格子整合する化合物半導体(InP系化合物半導体)からなる。第1半導体多層膜反射鏡105は、例えばn-InP/n-AlGaInAs又はn-AlInAs/n-AlGaInAsからなる。
第1半導体多層膜反射鏡105は、一例として、InPに格子整合する化合物半導体(InP系化合物半導体)からなる。第1半導体多層膜反射鏡105は、例えばn-InP/n-AlGaInAs又はn-AlInAs/n-AlGaInAsからなる。
(発光層)
発光層107は、一例として、InP系化合物半導体からなる。詳述すると、発光層107は、一例として、AlGaInAs又はGaInAsPからなる多重量子井戸構造(MQW構造)を有する。ここでは、発光層107は、例えばAlGaInAs/AlGaInAs多重量子井戸層からなる。該AlGaInAs/AlGaInAs多重量子井戸層は、発光波長が例えば1450nm(アイセーフ帯)となるように組成と膜厚が設計されるが、井戸層とバリア層に相反する歪を導入することが好ましい。この場合、例えば歪の大きさは0.5%程度、井戸数は6とすることができる。発光層107は、後述するトンネルジャンクション層116に対応する領域が発光領域となっている。
発光層107は、一例として、InP系化合物半導体からなる。詳述すると、発光層107は、一例として、AlGaInAs又はGaInAsPからなる多重量子井戸構造(MQW構造)を有する。ここでは、発光層107は、例えばAlGaInAs/AlGaInAs多重量子井戸層からなる。該AlGaInAs/AlGaInAs多重量子井戸層は、発光波長が例えば1450nm(アイセーフ帯)となるように組成と膜厚が設計されるが、井戸層とバリア層に相反する歪を導入することが好ましい。この場合、例えば歪の大きさは0.5%程度、井戸数は6とすることができる。発光層107は、後述するトンネルジャンクション層116に対応する領域が発光領域となっている。
(BTJ)
BTJは、トンネルジャンクション層116及び埋め込み層117を含む。BTJは、前述のとおり発光層107の基板101側とは反対側(上側)に配置されている。すなわち、BTJは、発光層107に対して、アノード電極112からカソード電極113へ至る電流経路の上流側に位置する。
BTJは、トンネルジャンクション層116及び埋め込み層117を含む。BTJは、前述のとおり発光層107の基板101側とは反対側(上側)に配置されている。すなわち、BTJは、発光層107に対して、アノード電極112からカソード電極113へ至る電流経路の上流側に位置する。
埋め込み層117は、例えばn-InP層からなる。該n-InP層のドーパントとして例えばSiを用いることができる。
トンネルジャンクション層116は、発光層107上にメサ状に設けられている。そこで、以下では、トンネルジャンクション層116を「TJメサ」とも呼ぶ。埋め込み層117のTJメサの周辺の領域は、TJメサよりも高抵抗であることにより、電流狭窄領域となる。埋め込み層117のTJメサの周辺の領域は、TJメサよりも低屈折率であることにより、光狭窄領域となる。TJメサの直径は、例えば数十μmである。
トンネルジャンクション層116は、互いに積層されたp型半導体領域116a及びn型半導体領域116bを含む。ここでは、n型半導体領域116bの発光層107側(下側)にp型半導体領域116aが配置されている。p型半導体領域116aは、例えばC(カーボン)が高濃度でドープされたp型のAlInAs(p-AlInAs)からなる。n型半導体領域116bは、例えばSi、Te等が高濃度でドープされたn型のInP(n-InP)からなる。なお、p型半導体領域116a及びn型半導体領域116bは、一方がAlInAsからなり且つ他方がInPからなってもよいし、双方がAlInAs又はInPからなってもよい。
(誘電体多層膜反射鏡)
誘電体多層膜反射鏡110は、光吸収が少なく、高反射率と絶縁性とを有する。多層膜反射鏡は、分布ブラッグ反射鏡(DBR:Distributed Bragg Reflector)とも呼ばれる。誘電体多層膜反射鏡110は、屈折率が互いに異なる高屈折率層及び低屈折率層が発光層107の発光波長の1/4波長の光学厚さで交互に積層された構造を有する。誘電体多層膜反射鏡110は、例えばSiO2、TiO2、Ta2O5、SiN、a-Si、MgF2及びCaF2の少なくとも一種を含む材料からなることが好ましい。例えば、誘電体多層膜反射鏡110は、例えばSiO2/TiO2、Ta2O5/SiO2、a-Si/Ta2O5で構成してもよい。なお、誘電体多層膜反射鏡110の代わりに、単層の誘電体層を用いてもよい。
誘電体多層膜反射鏡110は、光吸収が少なく、高反射率と絶縁性とを有する。多層膜反射鏡は、分布ブラッグ反射鏡(DBR:Distributed Bragg Reflector)とも呼ばれる。誘電体多層膜反射鏡110は、屈折率が互いに異なる高屈折率層及び低屈折率層が発光層107の発光波長の1/4波長の光学厚さで交互に積層された構造を有する。誘電体多層膜反射鏡110は、例えばSiO2、TiO2、Ta2O5、SiN、a-Si、MgF2及びCaF2の少なくとも一種を含む材料からなることが好ましい。例えば、誘電体多層膜反射鏡110は、例えばSiO2/TiO2、Ta2O5/SiO2、a-Si/Ta2O5で構成してもよい。なお、誘電体多層膜反射鏡110の代わりに、単層の誘電体層を用いてもよい。
(金属反射鏡)
金属反射鏡111は、一例として、誘電体多層膜反射鏡110上にベタ状に設けられている。金属反射鏡111は、例えばAu、Ag、Al等の金属メッキからなる。金属反射鏡111は、誘電体多層膜反射鏡110と共にハイブリッドミラーを構成する。
金属反射鏡111は、一例として、誘電体多層膜反射鏡110上にベタ状に設けられている。金属反射鏡111は、例えばAu、Ag、Al等の金属メッキからなる。金属反射鏡111は、誘電体多層膜反射鏡110と共にハイブリッドミラーを構成する。
発光素子130によれば、実施例1に係る発光素子10と同様の効果得られる、裏面出射型のInP系VCSELを実現できる。
<14.本技術の一実施形態の実施例14に係る発光素子>
<14.本技術の一実施形態の実施例14に係る発光素子>
以下、本技術の一実施形態の実施例14に係る発光素子140について説明する。図30は、本技術の一実施形態の実施例14に係る発光素子140の断面図である。
発光素子140は、図30に示すように、表面出射型のVCSELを構成する点を除いて、実施例1に係る発光素子10と同様の構成を有する。
発光素子140は、誘電体多層膜反射鏡110及び金属反射鏡111を有していない。
発光素子140は、アノード電極112とカソード電極113との位置関係及び積層構造LSの各半導体層の導電型が実施例1に係る発光素子10とは逆になっている。酸化狭窄層106は、発光層107の基板101側とは反対側(上側)に配置されている。基板101は、半絶縁性基板、絶縁基板及び半導体基板のいずれであってもよい。
発光素子140によれば、実施例1に係る発光素子10と同様の効果得られる、表面出射型のVCSELを実現できる。
<15.本技術の一実施形態の実施例15に係る発光素子>
<15.本技術の一実施形態の実施例15に係る発光素子>
以下、本技術の一実施形態の実施例15に係る発光素子150について説明する。図31は、本技術の一実施形態の実施例15に係る発光素子150の断面図である。
発光素子150は、図31に示すように、裏面出射型の発光ダイオード(LED:Light Emitting Diode)を構成する点を除いて、実施例1に係る発光素子10と同様の構成を有する。
発光素子150は、第1半導体多層膜反射鏡105を有していない。発光素子150は、アノード電極112とカソード電極113との位置関係及び積層構造LSの各半導体層の導電型が実施例1に係る発光素子10とは逆になっている。発光素子150は、酸化狭窄層106が発光層107の基板101側とは反対側(上側)に配置されている。
発光素子150では、発光層107から上方に出射され、誘電体多層膜反射鏡110及び金属反射鏡111から成るハイブリッドミラーで反射された光と、発光層107から下方に出射された光との合成光が基板101の裏面側へ出射される。
発光素子150によれば、実施例1に係る発光素子10と同様の効果得られる、裏面出射型のLEDを実現できる。
<16.本技術の一実施形態の実施例16に係る発光素子>
<16.本技術の一実施形態の実施例16に係る発光素子>
以下、本技術の一実施形態の実施例16に係る発光素子160について説明する。図32は、本技術の一実施形態の実施例16に係る発光素子160の断面図である。図33は、本技術の一実施形態の実施例16に係る発光素子160の平面図である。図32は、図33の32-32線断面図である。
発光素子160は、図32及び図33に示すように、端面出射型の半導体レーザ(端面発光レーザ)である点を除いて、実施例1に係る発光素子10と概ね同様の構成を有する。
発光素子160では、積層構造LSは、平面視矩形状であり、第1コンタクト層104と、第1クラッド層118(p型化合物半導体層)と、発光層107(化合物半導体層)と、第2クラッド層119(n型化合物半導体層)と、第2コンタクト層109とがこの順に積層されている。第1クラッド層118、発光層107及び第2クラッド層119によりダブルヘテロ構造が構成されている。第2コンタクト層109上にカソード電極113(例えばストライプ電極)が設けられている。第1コンタクト層104の上面に一対のアノード電極112、112が絶縁膜114を介して積層構造LSを挟むように設けられている。第1及び第2クラッド層118、119の屈折率は、発光層107の屈折率よりも低く、発光層107における光閉じ込め効果が得られる。第1及び第2クラッド層118、119のバンドギャップは、発光層107のバンドギャップよりも大きく、発光層107におけるキャリア閉じ込め効果が得られる。
発光素子160は、ダブルヘテロ構造の一端面及び他端面が劈開面から成る、高反射率の反射面(「共振器端面」とも呼ばれる)となっている。これらの一対の反射面である第1及び第2反射面R1、R2(図33参照)の反射率は、一例として、異なる値に設定されている。
発光素子160では、ドライバの陽極側から供給された電流が、アノード電極112から第1コンタクト層104及び第1クラッド層118をこの順に介して発光層107に注入される。このとき、発光層107が発光し、その光が発光層107内に閉じ込められつつ第1及び第2反射面R1、R2の間を往復し、発振条件を満たしたときに、第1及び第2反射面R1、R2の各々からレーザ光として出射される。
発光素子160によれば、実施例1に係る発光素子10と同様の効果が得られる、端面発光レーザを実現することができる。
<17.本技術の一実施形態の実施例17に係る発光素子>
<17.本技術の一実施形態の実施例17に係る発光素子>
以下、本技術の一実施形態の実施例17に係る発光素子170について説明する。図34は、本技術の一実施形態の実施例17に係る発光素子170の断面図である。
発光素子170は、図34に示すように、積層構造LSに電流狭窄領域としてのイオン注入領域IIAが設けられている点を除いて、実施例16に係る発光素子160と同様の構成を有する。
発光素子170では、積層構造LSの、カソード電極113(ストライプ電極)に対応する領域を挟む両側にイオン注入領域IIAが設けられている。これにより、発光層107への注入電流の電流密度を高くすることができる。
発光素子170によれば、実施例1に係る発光素子10と同様の効果が得られる、高効率の端面発光レーザを実現することができる。
<18.本技術の一実施形態の実施例18に係る受発光装置>
<18.本技術の一実施形態の実施例18に係る受発光装置>
以下、本技術の一実施形態の実施例18に係る受発光装置180について説明する。図35は、本技術の一実施形態の実施例18に係る受発光装置180の断面図である。
受発光装置180は、図35に示すように、測距装置の少なくとも一部を構成しうる。受発光装置180は、実施例1に係る発光素子10と、受光素子500とを備える。
受発光装置180では、発光素子10の基板101が、積層構造LSが設けられる第1領域A1と、該第1領域A1に隣接する、受光素子500が設けられる第2領域A2とを有している。
受光素子500は、基板101内に基板101の第2領域A2の裏面に受光面が露出するように設けられている。受光素子500として、PD(フォトダイオード)の他、SiGeを材料とするAPD(アバランシェ・フォトダイオード)を用いることができる。
ここでは、基板101にGe基板又はSi基板が用いられている。基板101にドライバ、読み出し回路、演算回路、配線の少なくとも1つが設けられてもよい。
受発光装置180によれば、高信頼性の発光素子10を備える、受発光装置を実現できる。
<19.本技術の変形例>
本技術は、上記実施形態に限定されることなく、種々の変形が可能である。
本技術は、上記実施形態に限定されることなく、種々の変形が可能である。
例えば、図36に示す、実施例1の変形例1に係る発光素子10-1のように、カソード電極113を誘電体多層膜反射鏡110の上面及び側面を覆うように設けることにより、カソード電極113に金属反射鏡としての機能も持たせてもよい。
例えば、図37に示す、実施例1の変形例2に係る発光素子10-2のように、中間構造ISが、第1及び第2欠陥伝播抑制層103A、103Bと、第1及び第2欠陥伝播抑制層103A、103Bとの間に配置された第2バッファ層102Bとで構成されてもよい。
例えば、図38に示す、実施例1の変形例3に係る発光素子10-3のように、第2反射鏡(上部反射鏡)が第2半導体多層膜反射鏡108と誘電体多層膜反射鏡110とで構成されていてもよい。
例えば、本技術に係る発光素子は、基板101(例えばサファイア基板、GaN基板等)上に中間構造ISを介して、GaN系の化合物半導体層(GaNに格子整合する化合物半導体)を含む積層構造LSが配置されたGaN系の発光素子(例えば面発光レーザ、端面発光レーザ、発光ダイオード等)であってもよい。
例えば、基板101は、半絶縁性基板上にSi薄膜、Ge薄膜等が積層された複合基板(例えばQST(登録商標)基板)であってもよい。
本技術に係る発光素子には、波長帯200~2500nmに含まれるいずれの発光波長となる材料も用いることが可能である。
上記各実施例及び各変形例に係る発光素子において、発光層107の上側に位置する半導体層と発光層107の下側に位置する半導体層の導電型(p型及びn型)を逆にしてもよい。但し、この場合、アノード電極及びカソード電極の位置関係も逆にする必要がある。
上記各実施例及び各変形例に係る発光素子及び受発光装置の構成の一部を相互に矛盾しない範囲内で組み合わせてもよい。
上記各実施例及び各変形例において、発光素子及び受発光装置を構成する各層の配置、材料、導電型、厚さ、幅、数値、形状、大きさ等は、発光素子として機能する範囲内で適宜変更可能である。
<20.電子機器への応用例>
本開示に係る技術(本技術)は、様々な製品(電子機器)へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体や、低消費電力機器(例えばスマートフォン、スマートウォッチ、タブレット、マウス、ノートパソコン等)や、有線又は無線の通信機器に搭載される装置として実現されてもよい。
本開示に係る技術(本技術)は、様々な製品(電子機器)へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体や、低消費電力機器(例えばスマートフォン、スマートウォッチ、タブレット、マウス、ノートパソコン等)や、有線又は無線の通信機器に搭載される装置として実現されてもよい。
本技術に係る発光素子は、例えば、光により画像を形成又は表示する機器(例えばプリンタ、複写機、プロジェクタ、ヘッドマウントディスプレイ、ヘッドアップディスプレイ等)の光源としても応用可能である。
<21.発光素子を距離測定装置に適用した例>
以下に、本技術の一実施形態の実施例1に係る発光素子10の適用例について説明する。
以下に、本技術の一実施形態の実施例1に係る発光素子10の適用例について説明する。
図39は、本技術に係る電子機器の一例としての、発光素子10を備えた距離測定装置1000(測距装置)の概略構成の一例を表したものである。距離測定装置1000は、TOF(Time Of Flight)方式により被検体Sまでの距離を測定するものである。距離測定装置1000は、発光素子10を備えている。距離測定装置1000は、例えば、発光素子10、受光装置125、レンズ128、138、信号処理部145、制御部155、表示部165および記憶部175を備えている。
受光装置125は、発光素子10から出射され被検体S(物体)で反射された光を受光する。すなわち、受光装置125は、被検体Sで反射された光を検出する。レンズ128は、発光素子10から出射された光を平行光化するためのレンズであり、例えばコリメートレンズである。レンズ138は、被検体Sで反射された光を集光し、受光装置125に導くためのレンズであり、例えば集光レンズである。
信号処理部145は、受光装置125から入力された信号と、制御部155から入力された参照信号との差分に対応する信号を生成するための回路である。制御部155は、例えば、Time to Digital Converter (TDC)を含んで構成されている。参照信号は、制御部155から入力される信号であってもよいし、発光素子10の出力を直接検出する検出部の出力信号であってもよい。制御部155は、例えば、発光素子10、受光装置125、信号処理部145、表示部165および記憶部175を制御するプロセッサである。制御部155は、信号処理部145で生成された信号に基づいて、被検体Sまでの距離を計測する回路である。制御部155は、被検体Sまでの距離についての情報を表示するための映像信号を生成し、表示部165に出力する。表示部165は、制御部155から入力された映像信号に基づいて、被検体Sまでの距離についての情報を表示する。制御部155は、被検体Sまでの距離についての情報を記憶部175に格納する。
本適用例において、発光素子10に代えて、発光素子10-1、10-2、10-3、20、30、40、50、60、70、80、90、100、115、120、130、140、150、160、170、受発光装置180のいずれかを距離測定装置1000に適用することもできる。
<22.距離測定装置を移動体に搭載した例>
図40は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
図40は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム12000は、通信ネットワーク12001を介して接続された複数の電子制御ユニットを備える。図40に示した例では、車両制御システム12000は、駆動系制御ユニット12010、ボディ系制御ユニット12020、車外情報検出ユニット12030、車内情報検出ユニット12040、及び統合制御ユニット12050を備える。また、統合制御ユニット12050の機能構成として、マイクロコンピュータ12051、音声画像出力部12052、及び車載ネットワークI/F(interface)12053が図示されている。
駆動系制御ユニット12010は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット12010は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット12020は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット12020は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット12020には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット12020は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット12030は、車両制御システム12000を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット12030には、距離測定装置12031が接続される。距離測定装置12031には、上述の距離測定装置1000が含まれる。車外情報検出ユニット12030は、距離測定装置12031に車外の物体(被検体S)との距離を計測させ、それにより得られた距離データを取得する。車外情報検出ユニット12030は、取得した距離データに基づいて、人、車、障害物、標識等の物体検出処理を行ってもよい。
車内情報検出ユニット12040は、車内の情報を検出する。車内情報検出ユニット12040には、例えば、運転者の状態を検出する運転者状態検出部12041が接続される。運転者状態検出部12041は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット12040は、運転者状態検出部12041から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ12051は、車外情報検出ユニット12030又は車内情報検出ユニット12040で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット12010に対して制御指令を出力することができる。例えば、マイクロコンピュータ12051は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むADAS(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ12051は、車外情報検出ユニット12030又は車内情報検出ユニット12040で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ12051は、車外情報検出ユニット12030で取得される車外の情報に基づいて、ボディ系制御ユニット12020に対して制御指令を出力することができる。例えば、マイクロコンピュータ12051は、車外情報検出ユニット12030で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部12052は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図40の例では、出力装置として、オーディオスピーカ12061、表示部12062及びインストルメントパネル12063が例示されている。表示部12062は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図41は、距離測定装置12031の設置位置の例を示す図である。
図41では、車両12100は、距離測定装置12031として、距離測定装置12101,12102,12103,12104,12105を有する。
距離測定装置12101,12102,12103,12104,12105は、例えば、車両12100のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる距離測定装置12101及び車室内のフロントガラスの上部に備えられる距離測定装置12105は、主として車両12100の前方のデータを取得する。サイドミラーに備えられる距離測定装置12102,12103は、主として車両12100の側方のデータを取得する。リアバンパ又はバックドアに備えられる距離測定装置12104は、主として車両12100の後方のデータを取得する。距離測定装置12101及び12105で取得される前方のデータは、主として先行車両又は、歩行者、障害物、信号機、交通標識等の検出に用いられる。
なお、図41には、距離測定装置12101ないし12104の検出範囲の一例が示されている。検出範囲12111は、フロントノーズに設けられた距離測定装置12101の検出範囲を示し、検出範囲12112,12113は、それぞれサイドミラーに設けられた距離測定装置12102,12103の検出範囲を示し、検出範囲12114は、リアバンパ又はバックドアに設けられた距離測定装置12104の検出範囲を示す。
例えば、マイクロコンピュータ12051は、距離測定装置12101ないし12104から得られた距離データを基に、検出範囲12111ないし12114内における各立体物までの距離と、この距離の時間的変化(車両12100に対する相対速度)を求めることにより、特に車両12100の進行路上にある最も近い立体物で、車両12100と略同じ方向に所定の速度(例えば、0km/h以上)で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ12051は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御(追従停止制御も含む)や自動加速制御(追従発進制御も含む)等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ12051は、距離測定装置12101ないし12104から得られた距離データを元に、立体物に関する立体物データを、2輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ12051は、車両12100の周辺の障害物を、車両12100のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ12051は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ12061や表示部12062を介してドライバに警報を出力することや、駆動系制御ユニット12010を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
以上、本開示に係る技術が適用され得る移動体制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、距離測定装置12031に適用され得る。
また、本技術は、以下のような構成をとることもできる。
(1)基板と、
前記基板上に配置された積層構造であって発光層を含む複数の層が積層された積層構造と、
前記基板と前記積層構造との間に配置された、格子歪をもつ層を含む中間構造と、
を備える、発光素子。
(2)前記格子歪をもつ層は、前記基板からの転位を横方向に導く、請求項1に記載の発光素子。
(3)前記格子歪をもつ層の格子定数と前記基板の格子定数とが異なる、請求項1に記載の発光素子。
(4)前記格子歪をもつ層の格子定数と前記基板の格子定数との差の絶対値は、0.41Å以下である、(1)~(3)のいずれか1つに記載の発光素子。
(5)前記格子歪をもつ層は、III-V族化合物半導体を含む、(1)~(4)のいずれか1つに記載の発光素子。
(6)前記格子歪をもつ層は、Al、Ga、Inの少なくとも2つと、P、Asの少なくとも一方とを含む、(1)~(5)のいずれか1つに記載の発光素子。
(7)前記格子歪をもつ層は、n型化合物半導体又はp型化合物半導体を含む、(1)~(6)のいずれか1つに記載の発光素子。
(8)前記格子歪をもつ層は、
n型化合物半導体を含む場合は、n型不純物として、Si、Se、Te、Geのいずれかを含み、
p型化合物半導体を含む場合は、p型不純物として、C、Mg、Zn、B、Beのいずれかを含む、(7)に記載の発光素子。
(9)前記基板は、GaAs基板、InP基板、GaN基板、Si基板、Ge基板、SOI基板及びGOI基板のいずれかである、(1)~(8)のいずれか1つに記載の発光素子。
(10)前記基板は、半絶縁性基板又は絶縁基板を含む、(1)~(9)のいずれか1つに記載の発光素子。
(11)前記基板は、不純物を含み、
前記基板の不純物濃度は、1×1016/cm3以上1×1019/cm3以下である、(1)~(10)のいずれか1つに記載の発光素子。
(12)前記中間構造は、前記格子歪をもつ層を複数含む、(1)~(11)に記載の発光素子。
(13)前記中間構造は、前記格子歪をもつ層同士の間に配置されたバッファ層を含む、(12)に記載の発光素子。
(14)前記中間構造は、前記格子歪をもつ層と前記積層構造との間に配置されたバッファ層を含む、(1)~(13)のいずれか1つに記載の発光素子。
(15)前記中間構造は、前記格子歪をもつ層と前記基板との間に配置されたバッファ層を含む、(1)~(14)のいずれか1つに記載の発光素子。
(16)前記中間構造は、組成勾配及び/又はキャリア濃度勾配を有する、(1)~(15)のいずれか1つに記載の発光素子。
(17)前記格子歪をもつ層の厚さは、臨界膜厚以下である、(1)~(16)のいずれか1つに記載の発光素子。
(18)前記格子歪は、引張歪又は圧縮歪である、(1)~(17)のいずれか1つに記載の発光素子。
(19)前記格子歪をもつ層のキャリア濃度は、8×1017/cm3以上である、(1)~(18)のいずれか1つに記載の発光素子。
(20)前記積層構造は、前記発光層の前記中間構造側とは反対側に配置された反射鏡を含み、
前記基板の前記中間構造側とは反対側に光を出射する、(1)~(19)のいずれか1つに記載の発光素子。
(21)前記バッファ層は、格子定数が、前記基板の格子定数と同一又は該格子歪をもつ層の格子定数よりも前記基板の格子定数に近い、(13)に記載の発光素子。
(22)前記バッファ層は、前記格子歪をもつ層の格子定数と、前記複数の層のうち前記バッファ層と隣接する層の格子定数との間の格子定数を有する、(14)に記載の発光素子。
(23)前記バッファ層は、前記格子歪をもつ層の格子定数と、前記基板の格子定数との間の格子定数を有する、(15)に記載の発光素子。
(24)前記中間構造は、複数の、前記格子歪をもつ層及び少なくとも1つのバッファ層を含み、
前記格子歪をもつ層と前記バッファ層とが交互に配置されている、(1)~(23)のいずれか1つに記載の発光素子。
(25)前記バッファ層の厚さは、前記格子歪をもつ層の厚さよりも厚い、(24)に記載の発光素子。
(26)前記少なくとも1つのバッファ層は、複数のバッファ層であり、
前記格子歪をもつ層同士の間に配置されていない前記バッファ層は、前記格子歪をもつ層同士の間に配置されている前記バッファ層よりも厚い、(24)又は(25)に記載の発光素子。
(27)(1)~(26)のいずれか1つに記載の発光素子と、
前記発光素子の基板に設けられた受光素子と、
を備える受発光装置。
(28)(1)~(26)のいずれか1つに記載の発光素子を備える、電子機器。
(29)(27)に記載の受発光装置を備える、電子機器。
(1)基板と、
前記基板上に配置された積層構造であって発光層を含む複数の層が積層された積層構造と、
前記基板と前記積層構造との間に配置された、格子歪をもつ層を含む中間構造と、
を備える、発光素子。
(2)前記格子歪をもつ層は、前記基板からの転位を横方向に導く、請求項1に記載の発光素子。
(3)前記格子歪をもつ層の格子定数と前記基板の格子定数とが異なる、請求項1に記載の発光素子。
(4)前記格子歪をもつ層の格子定数と前記基板の格子定数との差の絶対値は、0.41Å以下である、(1)~(3)のいずれか1つに記載の発光素子。
(5)前記格子歪をもつ層は、III-V族化合物半導体を含む、(1)~(4)のいずれか1つに記載の発光素子。
(6)前記格子歪をもつ層は、Al、Ga、Inの少なくとも2つと、P、Asの少なくとも一方とを含む、(1)~(5)のいずれか1つに記載の発光素子。
(7)前記格子歪をもつ層は、n型化合物半導体又はp型化合物半導体を含む、(1)~(6)のいずれか1つに記載の発光素子。
(8)前記格子歪をもつ層は、
n型化合物半導体を含む場合は、n型不純物として、Si、Se、Te、Geのいずれかを含み、
p型化合物半導体を含む場合は、p型不純物として、C、Mg、Zn、B、Beのいずれかを含む、(7)に記載の発光素子。
(9)前記基板は、GaAs基板、InP基板、GaN基板、Si基板、Ge基板、SOI基板及びGOI基板のいずれかである、(1)~(8)のいずれか1つに記載の発光素子。
(10)前記基板は、半絶縁性基板又は絶縁基板を含む、(1)~(9)のいずれか1つに記載の発光素子。
(11)前記基板は、不純物を含み、
前記基板の不純物濃度は、1×1016/cm3以上1×1019/cm3以下である、(1)~(10)のいずれか1つに記載の発光素子。
(12)前記中間構造は、前記格子歪をもつ層を複数含む、(1)~(11)に記載の発光素子。
(13)前記中間構造は、前記格子歪をもつ層同士の間に配置されたバッファ層を含む、(12)に記載の発光素子。
(14)前記中間構造は、前記格子歪をもつ層と前記積層構造との間に配置されたバッファ層を含む、(1)~(13)のいずれか1つに記載の発光素子。
(15)前記中間構造は、前記格子歪をもつ層と前記基板との間に配置されたバッファ層を含む、(1)~(14)のいずれか1つに記載の発光素子。
(16)前記中間構造は、組成勾配及び/又はキャリア濃度勾配を有する、(1)~(15)のいずれか1つに記載の発光素子。
(17)前記格子歪をもつ層の厚さは、臨界膜厚以下である、(1)~(16)のいずれか1つに記載の発光素子。
(18)前記格子歪は、引張歪又は圧縮歪である、(1)~(17)のいずれか1つに記載の発光素子。
(19)前記格子歪をもつ層のキャリア濃度は、8×1017/cm3以上である、(1)~(18)のいずれか1つに記載の発光素子。
(20)前記積層構造は、前記発光層の前記中間構造側とは反対側に配置された反射鏡を含み、
前記基板の前記中間構造側とは反対側に光を出射する、(1)~(19)のいずれか1つに記載の発光素子。
(21)前記バッファ層は、格子定数が、前記基板の格子定数と同一又は該格子歪をもつ層の格子定数よりも前記基板の格子定数に近い、(13)に記載の発光素子。
(22)前記バッファ層は、前記格子歪をもつ層の格子定数と、前記複数の層のうち前記バッファ層と隣接する層の格子定数との間の格子定数を有する、(14)に記載の発光素子。
(23)前記バッファ層は、前記格子歪をもつ層の格子定数と、前記基板の格子定数との間の格子定数を有する、(15)に記載の発光素子。
(24)前記中間構造は、複数の、前記格子歪をもつ層及び少なくとも1つのバッファ層を含み、
前記格子歪をもつ層と前記バッファ層とが交互に配置されている、(1)~(23)のいずれか1つに記載の発光素子。
(25)前記バッファ層の厚さは、前記格子歪をもつ層の厚さよりも厚い、(24)に記載の発光素子。
(26)前記少なくとも1つのバッファ層は、複数のバッファ層であり、
前記格子歪をもつ層同士の間に配置されていない前記バッファ層は、前記格子歪をもつ層同士の間に配置されている前記バッファ層よりも厚い、(24)又は(25)に記載の発光素子。
(27)(1)~(26)のいずれか1つに記載の発光素子と、
前記発光素子の基板に設けられた受光素子と、
を備える受発光装置。
(28)(1)~(26)のいずれか1つに記載の発光素子を備える、電子機器。
(29)(27)に記載の受発光装置を備える、電子機器。
10、10-1、10-2、10-3、20、30、40、50、60、70、80、90、100、11、120、130、140、150、160、170:発光素子
101:基板
102:バッファ層
102A:第1バッファ層
102B:第2バッファ層
102C:第3バッファ層
103:欠陥伝播抑制層(格子歪をもつ層)
103A:第1欠陥伝播抑制層(格子歪をもつ層)
103B:第2欠陥伝播抑制層(格子歪をもつ層)
103C:第3欠陥伝播抑制層(格子歪をもつ層)
107:発光層
108:第2半導体多層膜反射鏡(反射鏡の一部)
110:誘電体多層膜反射鏡(反射鏡の一部)
111:金属反射鏡(反射鏡の一部)
LS:積層構造
IS:中間構造
101:基板
102:バッファ層
102A:第1バッファ層
102B:第2バッファ層
102C:第3バッファ層
103:欠陥伝播抑制層(格子歪をもつ層)
103A:第1欠陥伝播抑制層(格子歪をもつ層)
103B:第2欠陥伝播抑制層(格子歪をもつ層)
103C:第3欠陥伝播抑制層(格子歪をもつ層)
107:発光層
108:第2半導体多層膜反射鏡(反射鏡の一部)
110:誘電体多層膜反射鏡(反射鏡の一部)
111:金属反射鏡(反射鏡の一部)
LS:積層構造
IS:中間構造
Claims (20)
- 基板と、
前記基板上に配置された積層構造であって発光層を含む複数の層が積層された積層構造と、
前記基板と前記積層構造との間に配置された、格子歪をもつ層を含む中間構造と、
を備える、発光素子。 - 前記格子歪をもつ層は、前記基板からの転位を横方向に導く、請求項1に記載の発光素子。
- 前記格子歪をもつ層の格子定数と前記基板の格子定数とが異なる、請求項1に記載の発光素子。
- 前記格子歪をもつ層の格子定数と前記基板の格子定数との差の絶対値は、0.41Å以下である、請求項3に記載の発光素子。
- 前記格子歪をもつ層は、III-V族化合物半導体を含む、請求項1に記載の発光素子。
- 前記格子歪をもつ層は、Al、Ga、Inの少なくとも2つと、P、Asの少なくとも一方とを含む、請求項1に記載の発光素子。
- 前記格子歪をもつ層は、n型化合物半導体又はp型化合物半導体を含む、請求項1に記載の発光素子。
- 前記格子歪をもつ層は、
n型化合物半導体を含む場合は、n型不純物として、Si、Se、Te、Geのいずれかを含み、
p型化合物半導体を含む場合は、p型不純物として、C、Mg、Zn、B、Beのいずれかを含む、請求項7に記載の発光素子。 - 前記基板は、GaAs基板、InP基板、GaN基板、Si基板、Ge基板、SOI基板及びGOI基板のいずれかである、請求項1に記載の発光素子。
- 前記基板は、半絶縁性基板又は絶縁基板を含む、請求項1に記載の発光素子。
- 前記基板は、不純物を含み、
前記基板の不純物濃度は、1×1016/cm3以上1×1019/cm3以下である、請求項1に記載の発光素子。 - 前記中間構造は、前記格子歪をもつ層を複数含む、請求項1に記載の発光素子。
- 前記中間構造は、前記格子歪をもつ層同士の間に配置されたバッファ層を含む、請求項12に記載の発光素子。
- 前記中間構造は、前記格子歪をもつ層と前記積層構造との間に配置されたバッファ層を含む、請求項1に記載の発光素子。
- 前記中間構造は、前記格子歪をもつ層と前記基板との間に配置されたバッファ層を含む、請求項1に記載の発光素子。
- 前記中間構造は、組成勾配及び/又はキャリア濃度勾配を有する、請求項1に記載の発光素子。
- 前記格子歪をもつ層の厚さは、臨界膜厚以下である、請求項1に記載の発光素子。
- 前記格子歪は、引張歪又は圧縮歪である、請求項1に記載の発光素子。
- 前記格子歪をもつ層のキャリア濃度は、8×1017/cm3以上である、請求項1に記載の発光素子。
- 前記積層構造は、前記発光層の前記中間構造側とは反対側に配置された反射鏡を含み、
前記基板の前記中間構造側とは反対側に光を出射する、請求項19に記載の発光素子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2024096699 | 2024-06-14 | ||
| JP2024-096699 | 2024-06-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2025258307A1 true WO2025258307A1 (ja) | 2025-12-18 |
Family
ID=98051089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/JP2025/017491 Pending WO2025258307A1 (ja) | 2024-06-14 | 2025-05-14 | 発光素子 |
Country Status (1)
| Country | Link |
|---|---|
| WO (1) | WO2025258307A1 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022176886A (ja) * | 2021-05-17 | 2022-11-30 | キヤノン株式会社 | 発光装置及び測距装置 |
| JP2023068627A (ja) * | 2021-11-02 | 2023-05-17 | アイキューイー ピーエルシー | 積層構造 |
-
2025
- 2025-05-14 WO PCT/JP2025/017491 patent/WO2025258307A1/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022176886A (ja) * | 2021-05-17 | 2022-11-30 | キヤノン株式会社 | 発光装置及び測距装置 |
| JP2023068627A (ja) * | 2021-11-02 | 2023-05-17 | アイキューイー ピーエルシー | 積層構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7721707B2 (ja) | 面発光レーザ、電子機器及び面発光レーザの製造方法 | |
| US20240072514A1 (en) | Surface emitting laser, surface emitting laser array, and electronic device | |
| US20250167514A1 (en) | Surface-emitting laser, light source device, and electronic device | |
| US20240088627A1 (en) | Surface emitting laser | |
| WO2025013420A1 (ja) | 面発光素子及び面発光素子の製造方法 | |
| US20250374713A1 (en) | Surface emitting element | |
| CN118805309A (zh) | 表面发射激光器、表面发射激光器阵列以及表面发射激光器的制造方法 | |
| US20250329992A1 (en) | Surface emitting element | |
| WO2025177731A1 (ja) | 面発光素子 | |
| WO2025047150A1 (ja) | 面発光素子 | |
| EP4716037A1 (en) | Surface light-emitting element | |
| WO2023238621A1 (ja) | 面発光レーザ | |
| WO2025134564A1 (ja) | 面発光素子、測距装置及び面発光素子の製造方法 | |
| US20250158361A1 (en) | Surface emitting laser and method for manufacturing surface emitting laser | |
| US20240413611A1 (en) | Surface emitting laser and method for manufacturing surface emitting laser | |
| WO2025037489A1 (ja) | 面発光素子及び面発光素子の製造方法 | |
| WO2025079366A1 (ja) | 面発光素子 | |
| WO2025177929A1 (ja) | 面発光素子 | |
| WO2025121006A1 (ja) | 面発光素子、面発光素子アレイ、電子機器及び面発光素子の製造方法 | |
| WO2024241744A1 (ja) | 面発光素子 | |
| WO2025084020A1 (ja) | 発光装置 | |
| WO2024241740A1 (ja) | 面発光素子及び光源装置 | |
| WO2026028627A1 (ja) | フォトニック結晶面発光素子及び発光装置 | |
| WO2024135157A1 (ja) | 面発光レーザ装置、電子機器及び面発光レーザ装置の製造方法 | |
| WO2026028622A1 (ja) | 発光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 25821655 Country of ref document: EP Kind code of ref document: A1 |