WO2025257935A1 - 半導体装置および電力変換装置 - Google Patents

Abstract

半導体装置（１）は、プリント配線基板（１０）と、半導体素子（２０）と、ＲＣスナバ回路（３０）と、封止樹脂（４０）とを備えている。ＲＣスナバ回路（３０）は、抵抗素子（３１）と、容量素子（３２）とを含んでいる。半導体素子（２０）は、プリント配線基板（１０）に重なるように配置されている。ＲＣスナバ回路（３０）は、プリント配線基板（１０）に重なるように配置されている。半導体素子（２０）とＲＣスナバ回路（３０）とは、プリント配線基板（１０）と重なる方向において異なる位置に配置されている。封止樹脂（４０）は、半導体素子（２０）およびＲＣスナバ回路（３０）を封止している。

Description

半導体装置および電力変換装置

　本開示は半導体装置および電力変換装置に関するものである。

　半導体装置内のインダクタンスを低減するために、半導体素子に並列に接続されたＲＣスナバ回路を備えた半導体装置が提案されている。例えば、特開２０１８－１１６９６２号公報（特許文献１）には、基板上に半導体素子とＲＣスナバ回路とが搭載された半導体装置が記載されている。

特開２０１８－１１６９６２号

　上記公報に記載された半導体装置では、基板の同一面上に半導体素子とＲＣスナバ回路とが搭載されている。そのため、基板上に半導体素子のみが配置された場合に比べて、ＲＣスナバ回路の分だけフットプリントが広がるという問題がある。

　本開示は上記課題に鑑みてなされたものであり、その目的は、インダクタンスを低減することができ、かつフットプリントが広がることを抑制することができる半導体装置および電力変換装置を提供することである。

　本開示の半導体装置は、プリント配線基板と、プリント配線基板に搭載された半導体素子と、プリント配線基板に搭載され、かつ半導体素子と電気的に並列に接続されたＲＣスナバ回路と、筐体を構成する封止樹脂とを備えている。ＲＣスナバ回路は、抵抗素子と、容量素子とを含んでいる。抵抗素子と容量素子とは電気的に直列に接続されている。半導体素子は、プリント配線基板に重なるように配置されている。ＲＣスナバ回路は、プリント配線基板に重なるように配置されている。半導体素子とＲＣスナバ回路とは、プリント配線基板と重なる方向において異なる位置に配置されている。封止樹脂は、半導体素子およびＲＣスナバ回路を封止している。

　本開示の半導体装置によれば、インダクタンスを低減することができかつフットプリントが広がることを抑制することができる。

実施の形態１に係る半導体装置の構成を概略的に示す断面図である。 実施の形態１に係る半導体装置の構成を概略的に示す上面透視図である。 実施の形態１に係る半導体装置の回路図である。 半導体装置の比較例の構成を概略的に示す断面図である。 半導体装置の比較例の構成を概略的に示す上面透視図である。 実施の形態２に係る半導体装置のスルーホールの内部にはんだが包埋された構成を概略的に示す断面図である。 実施の形態２に係る半導体装置のスルーホールの内部に樹脂が包埋された構成を概略的に示す断面図である。 実施の形態３に係る半導体装置の構成を概略的に示す断面図である。 実施の形態３に係る半導体装置の構成を概略的に示す上面図である。 実施の形態４に係る半導体装置の構成を概略的に示す断面図である。 実施の形態５に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。

　以下、図を参照して、実施の形態について説明する。なお、図中において、同一または相当する部分には同一の符号を付してその説明は繰り返さない。

　実施の形態１．
　図１および図２を参照して、実施の形態１に係る半導体装置１の構成について説明する。図１は、実施の形態１に係る半導体装置１の構成を概略的に示す断面図である。図２は、実施の形態１に係る半導体装置１の構成を概略的に示す上面透視図である。図２には、説明の便宜のため、後述する基板１１、裏面電極パターン１３、半導体素子２０、抵抗素子３１および容量素子３２が図示されている。

　実施の形態１に係る半導体装置１は、プリント配線基板１０と、半導体素子２０と、ＲＣスナバ回路３０と、封止樹脂４０とを備えている。本実施の形態では、半導体装置１は、複数の半導体素子２０を備えている。さらに、半導体装置１は、制御端子５０と、銅ポスト６０と、表面電極７０と、接合材８０と、絶縁基板９０とを備えている。本実施の形態では、複数の制御端子５０と、複数の銅ポスト６０と、複数の表面電極７０と、複数の接合材８０を備えている。

　プリント配線基板１０は、基板１１と、表面電極パターン１２と、裏面電極パターン１３とを含んでいる。基板１１は、表面１１ａおよび裏面１１ｂを有している。表面電極パターン１２は、基板１１の表面１１ａに配置されている。裏面電極パターン１３は、基板１１の裏面１１ｂに配置されている。表面電極パターン１２および裏面電極パターン１３はそれぞれＰ電極パターン（Ｐ）、Ｎ電極パターン（Ｎ）およびＡＣ電極パターン（ＡＣ）を含んでいる。本実施の形態では、プリント配線基板１０は、厚銅プリント配線基板である。基板１１は、プリプレグ基板である。表面電極パターン１２および裏面電極パターン１３は厚銅パターンである。

　半導体素子２０は、プリント配線基板１０に搭載されている。半導体素子２０は、プリント配線基板１０の裏面電極パターン１３に電気的に接続されている。半導体素子２０は、銅ポスト６０を介してプリント配線基板１０に電気的に接続されている。半導体素子２０は、銅ポスト６０および接合材８０を介してプリント配線基板１０の裏面電極パターン１３に電気的に接続されている。半導体素子２０は、接合材８０を介して絶縁基板９０に接続されている。表面電極パターン１２と裏面電極パターン１３とは、反対方向の電流が流れるように構成されている。

　ＲＣスナバ回路３０は、プリント配線基板１０に搭載されている。ＲＣスナバ回路３０は、抵抗素子３１と、容量素子３２とを含んでいる。ＲＣスナバ回路３０は、プリント配線基板１０の表面電極パターン１２に電気的に接続されている。抵抗素子３１は、接合材８０を介して表面電極パターン１２に電気的に接続されている。容量素子３２は、接合材８０を介して表面電極パターン１２に電気的に接続せれている。

　半導体素子２０は、プリント配線基板１０に重なるように配置されている。ＲＣスナバ回路３０は、プリント配線基板１０に重なるように配置されている。半導体素子２０とＲＣスナバ回路３０とは、プリント配線基板１０と重なる方向において異なる位置に配置されている。半導体素子２０、ＲＣスナバ回路３０およびプリント配線基板１０は積層されている。半導体素子２０とＲＣスナバ回路３０とは、プリント配線基板１０と異なる層に配置されている。

　封止樹脂４０は、筐体を構成する。つまり、封止樹脂４０によって半導体装置１の筐体が形成されている。封止樹脂４０は、半導体素子２０およびＲＣスナバ回路３０を封止している。封止樹脂４０は、プリント配線基板１０および絶縁基板９０を封止している。プリント配線基板１０の一部は封止樹脂４０から露出している。絶縁基板９０の一部は封止樹脂４０から露出している。封止樹脂４０は、トランスファーモールド樹脂である。

　制御端子５０は、プリント配線基板１０の表面電極パターン１２に電気的に接続されている。本実施の形態では、制御端子５０は、接合材８０を介してプリント配線基板１０の表面電極パターン１２に電気的に接続されている。制御端子５０は、半導体素子２０への制御信号を入力し、半導体素子２０からの出力信号を出力するように構成されている。制御端子５０は、半導体装置１の上面に配置されている。制御端子５０は、封止樹脂４０から露出した表面電極パターン１２の一部に接続されている。

　銅ポスト６０は、プリント配線基板１０の裏面電極パターン１３と半導体素子２０との間に配置されている。銅ポスト６０は、接合材８０を介してプリント配線基板１０の裏面電極パターン１３に接続されている。銅ポスト６０は、接合材８０を介して半導体素子２０に接続されている。

　表面電極７０は、半導体装置１の表面に配置されている。表面電極７０は、プリント配線基板１０の表面電極パターン１２に接続されている。表面電極７０は、例えば銅ブロックである。表面電極７０は、半導体装置１の上面に配置されている。

　接合材８０は、各部品を接合するためのものである。接合材８０は、導電性を有している。接合材８０は、例えばはんだである。

　絶縁基板９０は、セラミックス基板９１と、表面金属部９２と、裏面金属部９３とを含んでいる。セラミックス基板９１は、セラミックスで形成されている。表面金属部９２は、セラミックス基板９１の表面に配置されている。裏面金属部９３は、セラミックス基板９１の裏面に配置されている。表面金属部９２および裏面金属部９３はそれぞれ金属で形成されている。絶縁基板９０は、半導体装置１の長手方向においてプリント配線基板１０よりも大きい。

　図３を参照して、実施の形態１に係る半導体装置１の回路について説明する。図３は、実施の形態１に係る半導体装置１の回路図である。Ｐ電極パターン（Ｐ）とＮ電極パターン（Ｎ）との間に２組の半導体素子２０が直列に接続されている。２組の半導体素子２０の間にＡＣ電極パターン（ＡＣ）が接続されている。本実施の形態では、半導体素子２０はＩＧＢＴ（Insulated　Gate　Bipolar　Transistor）および還流ダイオードを有するスイッチング素子である。ＩＧＢＴは、ゲート（Ｇ）、コレクタ（Ｃ）およびエミッタ（Ｅ）を有している。制御端子５０は、ゲート電極（Ｇ）に接続され、ゲート端子として機能する。なお、半導体素子２０は、ＩＧＢＴに限定されるものではなく、ＭＯＳＦＥＴ（Metal　Oxide　Semiconductor　Field　Effect　Transistor）又はその他の半導体素子であっても良い。半導体素子２０の材料は、Ｓｉ（シリコン）でもＳｉＣ（シリコンカーバイド）でもＧａＮ（窒化ガリウム）でも良い。

　Ｐ電極パターン（Ｐ）とＮ電極パターン（Ｎ）との間にＲＣスナバ回路３０が接続されている。ＲＣスナバ回路３０は、半導体素子２０と電気的に並列に接続されている。ＲＣスナバ回路３０は、半導体素子２０により発生し得る高周波ノイズを抑制可能に構成されている。抵抗素子３１と容量素子３２とは電気的に直列に接続されている。抵抗素子３１は、半導体装置１から出力される高周波ノイズの電力を消費するための素子である。抵抗素子３１は、例えば金属シート抵抗である。容量素子３２は、半導体装置１から出力される高周波ノイズの電力を吸収するための素子である。容量素子３２は、例えば薄膜コンデンサである。

　実施の形態１に係る半導体装置１の作用効果について半導体装置１の比較例と対比して説明する。

　図４は、半導体装置１の比較例の構成を概略的に示す断面図である。図５は、半導体装置１の比較例の構成を概略的に示す上面透視図である。図４には、説明の便宜のため、半導体素子２０、抵抗素子３１、容量素子３２、接合材および絶縁基板９０が図示されている。図５には、説明の便宜のため、半導体素子２０、抵抗素子３１、容量素子３２、Ｐ電極パターン（Ｐ）、Ｎ電極パターン（Ｎ）およびＡＣ電極パターン（ＡＣ）が記載されている。

　半導体装置１の比較例では、半導体素子２０と、ＲＣスナバ回路３０とは、同一の絶縁基板９０上に配置されている。具体的には、半導体素子２０と、抵抗素子３１および容量素子３２はそれぞれ接合材８０を介して表面金属部９２に接続されている。このため、絶縁基板９０上に半導体素子２０のみが配置される場合に比べて、ＲＣスナバ回路３０の分だけフットプリントが広がる。

　実施の形態１に係る半導体装置１は、半導体素子２０と電気的に並列に接続されたＲＣスナバ回路３０を備えている。このため、スナバ回路３０によって半導体装置１内のインダクタンスを低減することができる。また、半導体素子２０とＲＣスナバ回路３０とは、プリント配線基板１０と重なる方向において異なる位置に配置されている。このため、プリント配線基板１０の同一面上に半導体素子２０とＲＣスナバ回路３０とが配置されている場合に比べてフットプリントが小さくなる。したがって、フットプリントが広がることを抑制することができる。

　実施の形態１に係る半導体装置１では、封止樹脂４０は、筐体を構成する。このため、プリント配線基板１０の反りによる抵抗素子３１および容量素子３２へのダメージ、ならびに、接合材８０への付加を低減することができる。

　実施の形態１に係る半導体装置１では、制御端子５０および表面電極７０は、半導体装置１の上面に配置されている。このため、制御端子５０および表面電極７０が半導体装置１の側面に配置されている場合に比べて、配線長を短くすることができる。このため、インダクタンスを低減することができる。

　実施の形態１に係る半導体装置１では、表面電極パターン１２と裏面電極パターン１３とに反対方向の電流が流れることで渦電流の磁束により配線が作る磁束を打ち消すことができる。このため、インダクタンスを低減することができる。

　実施の形態１に係る半導体装置１によれば、半導体素子２０は、プリント配線基板１０の裏面電極パターン１３に電気的に接続され、ＲＣスナバ回路３０は、プリント配線基板１０の表面電極パターン１２に電気的に接続されている。このため、半導体素子２０をプリント配線基板１０の裏面に配置し、ＲＣスナバ回路３０をプリント配線基板１０の表面に配置することで、フットプリントが広がることを抑制することができる。

　実施の形態１に係る半導体装置１によれば、半導体素子２０は、銅ポスト６０を介してプリント配線基板１０に電気的に接続されている。このため、プリント配線基板１０と半導体素子２０とを銅ポスト６０を介して接合することができる。

　実施の形態２．
　実施の形態２に係る半導体装置１は、特に説明しない限り、実施の形態１に係る半導体装置１と同一の構成および作用効果を有している。

　図６および図７を参照して、実施の形態２に係る半導体装置１のスルーホール１４周辺の構造について説明する。図６は、実施の形態２に係る半導体装置１のスルーホール１４にはんだが包埋された構成を概略的に示す断面図である。図７は、実施の形態２に係る半導体装置１のスルーホール１４に樹脂が包埋された構成を概略的に示す断面図である。

　実施の形態２に係る半導体装置１では、プリント配線基板１０の基板１１にスルーホール１４が設けられている。表面電極パターン１２と裏面電極パターン１３とはスルーホール１４を介して電気的に接続されている。スルーホール１４にはんだ１５または樹脂１６が包埋されている。つまり、スルーホール１４の内部ははんだ１５または樹脂１６で充填されている。

　実施の形態２に係る半導体装置１によれば、スルーホール１４にはんだ１５または樹脂１６が包埋されている。このため、スルーホール１４に封止樹脂４０が入ることを抑制することができる。したがって、封止樹脂４０がスルーホール１４を通って表面電極パターン１２と裏面電極パターン１３とに移動することを抑制することができる。よって、表面電極パターン１２を確実に露出することが可能となる。

　実施の形態３．
　実施の形態３に係る半導体装置１は、特に説明しない限り、実施の形態１に係る半導体装置１と同一の構成および作用効果を有している。

　図８および図９を参照して、実施の形態３に係る半導体装置１の構成について説明する。図８は、実施の形態３に係る半導体装置１の構成を概略的に示す断面図である。図８は、図９のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。図９は、実施の形態３に係る半導体装置１の構成を概略的に示す上面図である。

　実施の形態３に係る半導体装置１では、表面電極７０は半導体装置１の側面に配置されている。表面電極７０は、プリント配線基板１０の表面電極パターン１２と一体的に構成されている。制御端子５０は、半導体装置１の短手方向の端部に配置されている。

　半導体装置１は、絶縁シート１００と、ヒートスプレッダ１１０とを備えている。絶縁シート１００は、絶縁層１０１と、銅箔１０２とを含んでいる。絶縁層１０１は、半導体素子２０に電気的に接続されている。絶縁層１０１は、ヒートスプレッダ１１０を介して半導体素子２０に接続されている。銅箔１０２は、絶縁層１０１を覆っている。銅箔１０２は、絶縁層１０１に対して半導体素子２０と反対側に配置されている。封止樹脂４０は、絶縁シート１００とヒートスプレッダ１１０とを封止している。銅箔１０２は、封止樹脂４０から露出している。絶縁シート１００は、半導体装置１の長手方向においてプリント配線基板１０よりも小さい。

　実施の形態３に係る半導体装置１によれば、絶縁シート１００の絶縁層１０１は半導体素子２０に電気的に接続されている。このため、絶縁シート１００によって絶縁性能を確保することができる。

　実施の形態３に係る半導体装置１では、表面電極７０は半導体装置１の側面に配置されている。このため、ＲＣスナバ回路３０の配置によってフットプリントが広がることを抑制しつつ、一般的な表面電極７０の構造を用いることができる。

　実施の形態４．
　実施の形態４に係る半導体装置１は、特に説明しない限り、実施の形態１に係る半導体装置１と同一の構成および作用効果を有している。

　図１０を参照して、実施の形態４に係る半導体装置１の構成について説明する。図９は、実施の形態４に係る半導体装置１の構成を概略的に示す断面図である。

　実施の形態４に係る半導体装置１は、層間包埋樹脂１２０を備えている。プリント配線基板１０の基板１１上の表面電極パターン１２および裏面電極パターン１３の各々が配置されていない空間に層間包埋樹脂１２０が包埋されている。

　実施の形態４に係る半導体装置１によれば、プリント配線基板１０の基板１１上の表面電極パターン１２および裏面電極パターン１３の各々が配置されていない空間に層間包埋樹脂１２０が包埋されている。このため、基板１１上の表面電極パターン１２および裏面電極パターン１３の各々が配置されていない空間を層間包埋樹脂１２０によって包埋することができる。したがって、表面電極パターン１２および裏面電極パターン１３の各々による段差を層間包埋樹脂１２０によって包埋することができる。

　実施の形態５．
　実施の形態５に係る電力変換装置を説明する。実施の形態５に係る電力変換装置を、電力変換装置３００とする。

　実施の形態５は、実施の形態１から実施の形態４に係る半導体装置を電力変換装置に適用したものである。本開示は特定の電力変換装置に限定されるものではないが、実施の形態５として、三相のインバータに本開示を適用した場合について説明する。

　（電力変換装置３００の構成）
　以下に、電力変換装置３００の構成を説明する。

　図１１は、電力変換装置３００を適用した電力変換システムの構成を示すブロック図である。図１１に示されている電力変換システムは、電力変換装置３００、電源４１０及び負荷４２０から構成される。

　電源４１０は、電力変換装置３００に直流電力を供給する直流電源である。電源４１０は、種々のもので構成することが可能である。電源４１０は、例えば、直流系統、太陽電池又は蓄電池で構成することができる。電源４１０は、交流系統に接続された整流回路又はＡＣ／ＤＣコンバータで構成してもよい。電源４１０は、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータで構成してもよい。

　負荷４２０は、電力変換装置３００から供給された交流電力により駆動される三相の電動機である。なお、負荷４２０は、特定の用途に限られるものではない。負荷４２０は、各種電気機器に搭載された電動機である。負荷４２０は、例えば、ハイブリッド自動車、電気自動車、鉄道車両、エレベーター又は空調機器向けの電動機として用いられる。

　電力変換装置３００は、電源４１０と負荷４２０との間に接続されている三相のインバータである。電力変換装置３００は、電源４１０から供給された直流電力を交流電力に変換し、負荷４２０に交流電力を供給する。電力変換装置３００は、図１１に示されるように、直流電力を交流電力に変換して出力する主変換回路３０１と、主変換回路３０１を制御する制御信号３０４を主変換回路３０１に出力する制御回路３０３とを有している。

　（電力変換装置３００の詳細構成）
　以下に、電力変換装置３００の構成の詳細を説明する。

　主変換回路３０１は、図示されていないが、スイッチング素子と、還流ダイオードとを有している。主変換回路３０１は、スイッチング素子がスイッチングすることにより、電源４１０から供給される直流電力を交流電力に変換し、負荷４２０に供給する。

　主変換回路３０１の具体的な回路構成は種々のものがあるが、実施の形態５に係る主変換回路３０１は、２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードとから構成されている。

　主変換回路３０１のスイッチング素子及び各還流ダイオードの少なくともいずれかは、実施の形態１～実施の形態４のいずれかの半導体装置に相当する半導体装置３０２が有するスイッチング素子又は還流ダイオードである。

　６つのスイッチング素子は、２つのスイッチング素子ごとに直列接続され上下アームを構成している。各上下アームは、ハーフブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成している。各上下アームの出力端子、すなわち、主変換回路３０１の３つの出力端子は、負荷４２０に接続される。なお、ＭＯＳ型トランジスタのようにボディダイオードを持つものやＲＣ－ＩＧＢＴのような内臓ダイオードを持ち、還流ダイオード機能を有するトランジスタでは還流ダイオードは必須ではない。また、スイッチング素子自体は、複数個のトランジスタで構成されていてもよい。

　主変換回路３０１は、各スイッチング素子を駆動する駆動回路（図示せず）を有している。この駆動回路は、半導体装置３０２に内蔵されていてもよく、半導体装置３０２とは別の構成であってもよい。この駆動回路は、主変換回路３０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路３０１のスイッチング素子の制御電極に供給する。

　より具体的には、この駆動回路は、制御回路３０３からの制御信号３０４にしたがいスイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合には、上記の駆動信号は、スイッチング素子の閾値電圧以上の電圧信号（オン信号）である。スイッチング素子をオフ状態に維持する場合には、駆動信号は、スイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。

　制御回路３０３は、負荷４２０に所望の電力が供給されるよう主変換回路３０１のスイッチング素子を制御する。より具体的には、負荷４２０に供給すべき電力に基づいて主変換回路３０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御により主変換回路３０１を制御することができる。制御回路３０３は、各時点においてオン状態となるべきスイッチング素子及びオフ状態となるべきスイッチング素子にそれぞれオン信号及びオフ信号が出力されるように、主変換回路３０１の駆動回路に制御指令（制御信号３０４）を出力する。主変換回路３０１の駆動回路は、制御信号３０４にしたがって、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。

　（電力変換装置３００の効果）
　電力変換装置３００によると、主変換回路３０１を構成する半導体装置３０２として実施の形態１～実施の形態４に係る半導体装置を適用するため、インダクタンスを低減することができかつフットプリントが広がることを抑制することができる。

　実施の形態５では、２レベルの三相インバータに本開示を適用する例を説明したが、本開示は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本開示を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに本開示を適用することも可能である。

　上記の各実施の形態を適宜組み合わせることが可能である。
　今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

　１　半導体装置、１０　プリント配線基板、１１　基板、１１ａ　表面、１１ｂ　裏面、１２　表面電極パターン、１３　裏面電極パターン、１４　スルーホール、１５　はんだ、１６　樹脂、２０　半導体素子、３０　スナバ回路、３１　抵抗素子、３２　容量素子、４０　封止樹脂、５０　制御端子、６０　銅ポスト、７０　表面電極、８０　接合材、９０　絶縁基板、９１　セラミックス基板、９２　表面金属部、９３　裏面金属部、１００　絶縁シート、１０１　絶縁層、１０２　銅箔、１１０　ヒートスプレッダ、１２０　層間包埋樹脂、３００　電力変換装置、３０１　主変換回路、３０２　半導体装置、３０３　制御回路、３０４　制御信号。

Claims (7)

1. 　プリント配線基板と、
   　前記プリント配線基板に搭載された半導体素子と、
   　前記プリント配線基板に搭載され、かつ前記半導体素子と電気的に並列に接続されたＲＣスナバ回路と、
   　筐体を構成する封止樹脂とを備え、
   　前記ＲＣスナバ回路は、抵抗素子と、容量素子とを含み、
   　前記抵抗素子と前記容量素子とは電気的に直列に接続されており、
   　前記半導体素子は、前記プリント配線基板に重なるように配置されており、
   　前記ＲＣスナバ回路は、前記プリント配線基板に重なるように配置されており、
   　前記半導体素子と前記ＲＣスナバ回路とは、前記プリント配線基板と重なる方向において異なる位置に配置されており、
   　前記封止樹脂は、前記半導体素子および前記ＲＣスナバ回路を封止している、半導体装置。
2. 　前記プリント配線基板は、表面および裏面を有する基板と、前記基板の前記表面に配置された表面電極パターンと、前記基板の前記裏面に配置された裏面電極パターンとを含み、
   　前記半導体素子は、前記プリント配線基板の前記裏面電極パターンに電気的に接続され、
   　前記ＲＣスナバ回路は、前記プリント配線基板の前記表面電極パターンに電気的に接続されている、請求項１に記載の半導体装置。
3. 　前記基板にスルーホールが設けられており、
   　前記表面電極パターンと前記裏面電極パターンとは前記スルーホールを介して電気的に接続されており、
   　前記スルーホールにはんだまたは樹脂が包埋されている、請求項２に記載の半導体装置。
4. 　層間包埋樹脂をさらに備え、
   　前記基板上の前記表面電極パターンおよび前記裏面電極パターンの各々が配置されていない空間に前記層間包埋樹脂が包埋されている、請求項２または３に記載の半導体装置。
5. 　絶縁シートをさらに備え、
   　前記絶縁シートは、絶縁層と、銅箔とを含み、
   　前記銅箔は、前記絶縁層を覆っており、かつ前記絶縁層に対して前記半導体素子と反対側に配置されており、
   　前記絶縁層は、前記半導体素子に電気的に接続されている、請求項１～４のいずれか１項に記載の半導体装置。
6. 　銅ポストをさらに備え、
   　前記半導体素子は、前記銅ポストを介して前記プリント配線基板に電気的に接続されている、請求項１～５のいずれか１項に記載の半導体装置。
7. 　請求項１～６のいずれか１項に記載の前記半導体装置を有し、入力される電力を変換して出力する主変換回路と、
   　前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路とを備える、電力変換装置。