WO2025257375A1 - Schaltungseinheit zum ansteuern einer halbbrückenschaltung und schaltungsanordnung - Google Patents

Schaltungseinheit zum ansteuern einer halbbrückenschaltung und schaltungsanordnung

Info

Publication number
WO2025257375A1
WO2025257375A1 PCT/EP2025/066521 EP2025066521W WO2025257375A1 WO 2025257375 A1 WO2025257375 A1 WO 2025257375A1 EP 2025066521 W EP2025066521 W EP 2025066521W WO 2025257375 A1 WO2025257375 A1 WO 2025257375A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
semiconductor switch
charge
switch
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/EP2025/066521
Other languages
English (en)
French (fr)
Inventor
Christoph Henrik van der Broeck
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of WO2025257375A1 publication Critical patent/WO2025257375A1/de
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/13—Modifications for switching at zero crossing
    • H03K17/133—Modifications for switching at zero crossing in field-effect transistor switches

Definitions

  • the present invention relates to a circuit unit for controlling a half-bridge circuit and a circuit arrangement with a plurality of such circuit units.
  • Power transistors are known from the prior art and are used, among other things, in power electronic half-bridge circuits.
  • Such power electronic half-bridges are used as switching elements in many different applications, such as electric drives, switched-mode power supplies, chargers, etc. They consist of two power transistors connected in series, which are driven alternately by their respective gate drivers.
  • a DC voltage for example from a battery or a capacitor, is applied across the two power transistors.
  • the gate drivers receive respective control signals for a complementary switching on and off of the two power transistors, usually from a control unit (e.g. a microcontroller), which regulates energy conversion for a load located at a node between the two power transistors.
  • a control unit e.g. a microcontroller
  • control signals are provided by the control unit or by the gate drivers with a dead time, which ensures that the two power transistors are never simultaneously switched on or off. in an on state, as this leads to a short circuit of the half-bridge circuit.
  • Zero-voltage switching ensures that at least some of the turn-on operations of the respective power transistors occur in a state where essentially no or only a small voltage is applied across the switching path of the power transistor being switched on.
  • the dead time should be chosen so that there is at least a very short period, for example a few nanoseconds, between voltage commutation and the switching on of the respective power transistor.
  • the diode conducts the current for a correspondingly long period and also causes increased conduction losses.
  • the dead time varies depending on various influencing factors such as the current, the value of a gate resistance, temperature, etc.
  • a dynamic adjustment of the dead time is important for efficient operation of such half-back switches in zero-voltage switching operation.
  • Prior art methods for dynamically adjusting dead time depending on such influencing factors are based, for example, on a use of models and/or tables on the basis of which a pre-control of the dead time is carried out.
  • the switch-on time can be determined based on a measurement of the voltage across the power transistors.
  • the respective gate driver typically uses a measuring circuit that detects the voltage across the power transistors. This requires additional components and establishes a connection between the high-voltage potential of the power transistors and the respective gate driver, so appropriate isolation distances must be taken into account.
  • a circuit unit for controlling a half-bridge circuit which may preferably be formed from a series connection of a first semiconductor switch and a second semiconductor switch and which may be supplied with a DC voltage.
  • a half-bridge circuit controlled by means of the circuit unit according to the invention is, for example, a half-bridge used in electric drives, switched-mode power supplies, chargers, etc., which can also be one of several parallel-connected half-bridges (e.g. for a multi-phase load), each of which can be controlled by means of a plurality of circuit units according to the invention.
  • a load that can be connected to a midpoint of the half-bridge circuit preferably has an inductive component, so that, based on the inductive component, a current flow in a load circuit of the half-bridge circuit is continued at least temporarily in a dead-time phase (i.e., a phase in which both semiconductor switches of the half-bridge circuit are in the off state to avoid a short circuit).
  • the circuit unit comprises a logic unit, a gate driver, a current sensor, an integrator, a comparator circuit and a delay element.
  • the logic unit can be a single unit or a distributed logic unit, the overall functionality of which can be realized on the basis of a large number of hardware and/or software components, which in particular can be arranged separately.
  • the gate driver in the following description is essentially described as a pure level converter and/or amplifier, which is configured to convert signals provided by the logic unit into suitable signals for controlling a gate of a semiconductor switch.
  • the gate driver is, for example, designed as a so-called "push-pull" stage.
  • the gate driver may contain additional components (e.g., the logic unit or part of a distributed logic unit and/or components that differ from this).
  • the gate driver is designed to be connected to a gate terminal of a semiconductor switch of a half-bridge circuit, wherein the semiconductor switch may in particular be a power semiconductor switch and/or a MOSFET, an IGBT, a HEMT, or a semiconductor switch other than the above.
  • the current sensor is configured, for example, as a shunt resistor and/or a Hall sensor. Furthermore, the current sensor is designed to measure a gate current in a control circuit for the semiconductor switch, where the control circuit is understood to be a circuit formed by the gate driver and a gate-source path (or a gate-emitter path, depending on the design of the semiconductor switch). Preferably, such a circuit also includes a commonly used gate resistor. Furthermore, it is possible that the current sensor is designed as a separate component or as part of a component of the circuit unit according to the invention, and in particular as part of the gate driver.
  • the integrator which is designed, for example, as an RC circuit and/or operational amplifier circuit and/or in a different configuration, is set up to integrate the gate current measured by the current sensor (i.e., the current flowing within the gate circuit) over time in order to determine the total charge flowing in the gate circuit.
  • the integrator is configured to receive a reset signal from the logic unit and, upon receiving this signal, to set a predefined initial value (preferably zero) for the integration of the gate current. Setting the initial value is achieved, for example, by discharging a capacitor used for the integration.
  • the comparison circuit which is designed as a comparator, for example, is set up to compare the determined charge with a charge threshold and to output a first trigger signal to the logic unit if the determined charge reaches or exceeds the charge threshold.
  • the charge threshold is set such that it is reached or exceeded by the measured charge when a semiconductor switch of the half-bridge circuit, which is to be switched on by the circuit unit, is still in an off state after another semiconductor switch of the half-bridge circuit has been switched off, and the resulting current flow during voltage commutation is essentially complete due to capacitive coupling.
  • a load current flowing through the half-bridge circuit, after the other semiconductor switch has been switched off is directed in such a way that such voltage commutation can take place.
  • a current flows through the gate circuit of the semiconductor switch that is still off and is to be switched on.
  • the charge threshold is determined as a function of a voltage applied across the half-bridge circuit, since this voltage has a strong influence on the voltage commutation.
  • an optimized or optimal switch-on time for the semiconductor switch can be advantageously determined, which ensures that the voltage commutation is essentially complete, so that a soft switch-on or zero-voltage switching of the semiconductor switch is enabled and at the same time an unwanted current flow via a freewheeling diode of the semiconductor switch, which leads to dead-time losses, is essentially prevented.
  • soft switching or “zero-voltage switching” refers not only to switching operations when an actual open-circuit voltage is present, but also to switching operations where a residual voltage is present across the semiconductor switch to be switched on at the time of switching.
  • a residual voltage can, for example, correspond to several volts.
  • the crucial point is that at least a partially reduced voltage is present compared to the maximum voltage present across the semiconductor switch to be switched on, in order to at least partially reduce switching losses.
  • the circuit unit is set up to receive a control signal to turn the semiconductor switch on and off (e.g. from a control unit).
  • the delay element is configured to initiate a time measurement upon receiving the control signal to switch on the semiconductor switch and to output a second trigger signal to the logic unit as soon as a predetermined time period has elapsed since the start of the time measurement.
  • the predetermined time period preferably corresponds to a maximum intended dead time for complementary switching of the semiconductor switches in the half-bridge circuit.
  • the logic unit is accordingly configured to control the gate driver to turn on the semiconductor switch as soon as the first trigger signal and/or the second trigger signal is received, and to control the gate driver to turn off the semiconductor switch as soon as the control signal to turn off is received.
  • the logic unit is further configured to output the reset signal to the integrator as soon as the switch-off control signal is received and/or while the semiconductor switch is in an off state. This ensures that the integration of the current in the gate circuit for each switch-on process starts from a defined initial value and thus produces comparable values.
  • the logic unit is configured to terminate the output of the reset signal to the integrator no later than upon receipt of the control signal to switch on the semiconductor switch. This ensures that the integrator is able to begin integrating the current flowing in the gate circuit in a timely manner to determine the appropriate switch-on time for the semiconductor switch.
  • the circuit unit according to the invention offers, among other things, the advantage that the circuit unit can independently reduce or optimize switching and dead time losses during soft switching operations, regardless of current boundary conditions (e.g., temperatures, component tolerances, etc.), by very precisely setting a suitable dead time for each respective switching operation.
  • current boundary conditions e.g., temperatures, component tolerances, etc.
  • circuit unit according to the invention does not require the measurement of a high-voltage potential applied across the half-bridge circuit that is required in the prior art, thus eliminating the need to consider the associated high requirements for insulation distances, etc.
  • the circuit unit is designed as a partially or fully integrated circuit. Since the circuit unit according to the invention is configured to determine a suitably adapted (i.e., as optimized as possible) dead time based on the integration of the current within the gate circuit, no isolation distances or similar measures need to be considered, which are required in a voltage measurement across the semiconductor switches of the half-bridge circuit as used in the prior art.
  • circuit unit Accordingly, a particularly efficient integration of individual or all components of the circuit unit according to the invention can be achieved, which allows the size and/or manufacturing costs of the circuit unit to be kept particularly low.
  • the logic unit is configured to output a feedback signal if, during an actual activation of the semiconductor switch, the second trigger signal is received before the first trigger signal. Since the second trigger signal indicates that the charge threshold has been reached when integrating the current in the gate circuit... If the current switching-on process was not achieved and therefore no soft switching or only partially soft switching was possible, the control of the semiconductor switches by the control signal can be adjusted in a suitable way based on the feedback signal in order to subsequently increase the number of soft switching processes based on the feedback signal, if possible.
  • the charge threshold may be a predefined value, which could, for example, be stored in a memory unit that is connected to the logic unit via information technology.
  • the circuit unit is advantageously configured to determine the charge threshold depending on current boundary conditions.
  • the circuit unit is configured to determine a maximum charge by ascertaining a maximum value of the charge integrated in the integrator over time and defining this as the maximum charge.
  • the circuit unit includes, for example, a peak detection circuit which continuously or discretely evaluates the charges currently integrated by the integrator in order to determine a peak value of the integrated charges.
  • the circuit unit is configured to determine the maximum charge by receiving information representing the end time of a switch-on process of the semiconductor switch (e.g., from the control unit) and defining the integrated charge present in the integrator at that end time as the maximum charge.
  • the circuit unit is further configured to receive information about a gate charge, which represents a charge required to completely recharge a gate-source capacitance of the semiconductor switch during a switch-on process of the semiconductor switch, to subtract the gate charge from the determined maximum charge, and to define the result of the subtraction as the charge threshold.
  • Information about the gate charge can be received, for example, from the control unit and/or from a storage unit connected to the logic unit. Alternatively or additionally, information about the charge required to recharge the gate source capacity can also be determined automatically during a calibration process described below.
  • the above-described method of determining the charge threshold offers the particular advantage that the charge threshold is automatically set in accordance with a DC voltage currently applied to the half-bridge circuit, without having to directly measure the DC voltage and adjust the charge threshold based on such a measurement.
  • the circuit unit is further advantageously configured to subtract a predefined tolerance value from the charge threshold and to set the result of the subtraction as the current charge threshold. This can be used to advantage, regardless of whether the charge threshold is a predefined value and/or a value determined as above, to explicitly switch on a semiconductor switch controlled by the circuit unit before the voltage commutation is fully completed. This reduces the period during which the freewheeling diode conducts current, thereby further reducing dead-time losses.
  • a circuit arrangement comprising a first circuit unit and a second circuit unit according to the first aspect of the invention, a half-bridge circuit consisting of a first semiconductor switch and a second semiconductor switch, a control unit, a DC voltage source, and a load.
  • the first semiconductor switch and the second semiconductor switch are, for example, configured as power semiconductor switches and/or MOSFETs, IGBTs, HEMTs, or other types thereof.
  • the DC voltage source which is configured, for example, as a battery and/or a capacitor and/or other type, is configured to supply the half-bridge circuit with a DC voltage (e.g., an intermediate circuit voltage).
  • the load which has at least an inductive component, is electrically connected to a node (i.e., a midpoint of the half-bridge circuit) between the first semiconductor switch and the second semiconductor switch.
  • the first circuit unit is configured to control the first semiconductor switch
  • the second circuit unit is configured to control the second semiconductor switch.
  • the control unit which can be, for example, an ASIC, FPGA, processor, digital
  • the circuit which is configured as a signal processor, microcontroller, or similar device, is set up to generate a first control signal, which is fed into the first circuit unit as the control signal for switching the first semiconductor switch on and off, and to generate a second control signal, which is fed into the second circuit unit as the control signal for switching the second semiconductor switch on and off.
  • the first and second control signals can be the same control signal.
  • the control signal fed into the first circuit unit can, for example, be fed in unchanged, and the control signal fed into the second circuit unit can be logically inverted using an inverter (non-gate).
  • the first control signal is an inverted signal with respect to the second control signal to ensure complementary switching of the first and second semiconductor switches.
  • the control unit is further configured to provide an alternating voltage to the load by appropriately defining the first and second control signals based on the DC voltage.
  • the arrangement consisting of the control unit, the circuit units according to the invention, and the half-bridge circuit can be used particularly advantageously for implementing soft-switching power electronic converters.
  • control unit is configured to execute at least part of the switching-on processes of the first semiconductor switch and/or the second semiconductor switch as soft switching-on processes based on the control by the first control signal and by the second control signal.
  • the control unit of the circuit arrangement according to the invention is configured to receive the feedback signal and to...
  • the control of the semiconductor switches in the half-bridge circuit can be adjusted based on the feedback signal.
  • the control unit can adjust the modulation of the control signal accordingly. This may result in a lower number of subsequent hard switching operations, and/or it can reduce the power supplied to the load via the half-bridge circuit. Both measures reduce power loss and prevent potential damage to the semiconductor switches due to excessive heat.
  • the circuit arrangement is configured to determine the gate charge required to completely recharge the respective gate capacitance of the respective semiconductor switches during a switch-on process of the semiconductor switches in a calibration mode of the circuit arrangement.
  • the circuit arrangement is advantageously configured to activate the calibration mode in a state of the circuit arrangement in which a load-free system is present and/or no voltage is applied across the half-bridge circuit.
  • the circuit arrangement is advantageously configured to switch one of the semiconductor switches of the half-bridge circuit into a switched-on state in order to measure the amount of charge flowing in the gate circuit during the switch-on process, which is required to charge the gate-source capacitance during the switch-on process.
  • This amount of charge which can advantageously be determined by means of the integrator of the circuit unit according to the invention, represents the gate charge accordingly, so that a value for the determined gate charge can be stored, for example, in a memory unit and used during a subsequent regular switching operation according to the invention.
  • circuit arrangement can be advantageously configured to adjust the time duration considered in the delay element depending on current boundary conditions (e.g., a current DC link voltage and/or a current temperature).
  • current boundary conditions e.g., a current DC link voltage and/or a current temperature.
  • Figure 1 shows a circuit diagram of an embodiment of a circuit unit according to the invention.
  • Figure 2 shows a circuit diagram of an embodiment of a circuit arrangement according to the invention.
  • Figure 1 shows a circuit diagram of an embodiment of a circuit unit 5 according to the invention, the components of which are described below are preferably integrated into a single chip, without thereby requiring such integration in connection with the present invention.
  • the circuit unit 5 includes a logic unit 10, a gate driver 20 designed as an amplifier, a current sensor 30 designed as a Hall element, an integrator 40 designed as an RC low-pass filter, a comparator circuit 50 designed as a comparator, a delay element 60 and a peak detection circuit 110.
  • the gate driver 20 is connected via a gate resistor Rg to a gate terminal of a semiconductor switch T1 of a half-bridge circuit, whereby a second semiconductor switch T2 (see Figure 2) of the half-bridge circuit is not shown here.
  • the first semiconductor switch T1 is implemented here as a power MOSFET with an antiparallel-connected freewheeling diode 130 and has the intrinsic capacitances Cgs (gate-source capacitance), Cm (Miller capacitance) and Cds (drain-source capacitance).
  • the current sensor 30 is set up to measure a gate current Ig in a control circuit for the semiconductor switch T1.
  • the integrator 40 is configured to integrate the gate current Ig measured by the current sensor 30 over time in order to determine a charge Qg flowing in the gate circuit (i.e., a total charge) and to receive a reset signal Sr from the logic unit 10 and, in response to this, to set a predefined start value for the integration of the gate current Ig.
  • the integrator 40 designed as an RC low-pass filter, has, for example, an (not shown) activatable discharge path for the capacitance of the RC low-pass filter in order to discharge the capacitance when responding to the reception of the reset signal Sr.
  • the circuit unit 5 is set up on the basis of the peak value detection circuit 110 to determine a maximum charge Qmax by determining a maximum value of the charge Qg integrated in the integrator 40 over time.
  • the circuit unit 5 is further configured to receive information about a gate charge Qgs (e.g., from the control unit and/or from a storage unit in which this information may be stored), which represents a charge required to completely recharge the gate-source capacitance Cgs of the semiconductor switch T1 during a switch-on operation of the semiconductor switch T1, to subtract the gate charge Qgs from the maximum charge Qmax, and to use the result of the subtraction as the charge threshold Qs.
  • a gate charge Qgs e.g., from the control unit and/or from a storage unit in which this information may be stored
  • the comparison circuit 50 is set up to compare the determined charge Qg with the charge threshold Qs and to output a first trigger signal St1 to the logic unit 10 if the determined charge Qg reaches or exceeds the charge threshold Qs.
  • the circuit unit 5 is further configured to receive a control signal S1 to switch the semiconductor switch T1 on and off.
  • the delay element 60 is configured to start a time measurement upon receiving the control signal S1 to switch on the semiconductor switch T1 and to output a second trigger signal St2 to the logic unit 10 as soon as a predetermined time duration Tdmax has elapsed after the start of the time measurement.
  • the logic unit 10 is configured to control the gate driver 20 by means of a switching signal SL to turn on the semiconductor switch T1 as soon as the first trigger signal St1 and/or the second trigger signal St2 is received.
  • the logic unit 10 is also configured to output the reset signal Sr to the integrator 40 as soon as the control signal S1 to switch off is received and/or while the semiconductor switch T1 is in an off state.
  • the logic unit 10 is further configured to stop outputting the reset signal Sr to the integrator 40 at the latest upon receipt of the control signal S1 to switch on the semiconductor switch T1.
  • the logic unit 10 is configured to output a feedback signal Sf1 if, during a current control operation to switch on the semiconductor switch T1, the second trigger signal St2 is received before the first trigger signal St1.
  • Figure 2 shows a circuit diagram of an embodiment of a circuit arrangement according to the invention, which has a first circuit unit 5 according to Figure 1 and a second circuit unit 7 according to Figure 1, a half-bridge circuit consisting of a first semiconductor switch T1 and a second semiconductor switch T2, a control unit 70 designed as a microcontroller, a first gate resistor Rg, a second gate resistor Rg', a DC voltage source 80 and an inductive load 90.
  • the circuit units 5, 7, the control unit 70, the gate resistors Rg, Rg' and the semiconductor switches T1, T2 form an inverter here, which is set up to supply the load 90, which is electrically connected to a node 100 between the first semiconductor switch T1 and the second semiconductor switch T2, with an alternating voltage on the basis of a DC voltage Ude provided by the DC voltage source 80.
  • the first circuit unit 5 is set up to control the first semiconductor switch T1
  • the second circuit unit 7 is set up to control the second semiconductor switch T2.
  • the control unit 70 is set up to generate a first control signal S1, which is fed into the first circuit unit 5 as the control signal for switching on and off the first semiconductor switch T1.
  • the circuit arrangement is also designed to generate a second control signal S2 from the first control signal S1 by means of an inverter 120, which is accordingly inverted with respect to the first control signal S1, and to feed the second control signal S2 into the second circuit unit 7 as the control signal for switching on and off the second semiconductor switch T2.
  • the circuit arrangement is configured to provide the load 90 with the AC voltage described above by means of a suitable setting of the first control signal S1 and the second control signal S2 based on the DC voltage Ude, so that a load current IL can flow through the load 90 to operate the load 90.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)

Abstract

Die vorliegende Erfindung betrifft eine Schaltungseinheit (5, 7) zum Ansteuern einer Halbbrückenschaltung und eine Schaltungsanordnung mit einer Vielzahl solcher Schaltungseinheiten (5, 7). Die Schaltungsanordnung ist eingerichtet, auf Basis eines Steuersignals (S1, S2) zum komplementären Schalten eines ersten Halbleiterschalters (T1) und eines zweiten Halbleiterschalters (T2), welche die Halbbrückenschaltung ausbilden, eine Totzeit zwischen jeweiligen Einschaltzuständen des ersten Halbleiterschalters (T1) und des zweiten Halbleiterschalters (T2) dynamisch anzupassen, um eine Verlustleistung der Schaltungsanordnung zu reduzieren.

Description

Beschreibung
Titel und
Stand der Technik
Die vorliegende Erfindung betrifft eine Schaltungseinheit zum Ansteuern einer Halbbrückenschaltung und eine Schaltungsanordnung mit einer Vielzahl solcher Schaltungseinheiten.
Aus dem Stand der Technik sind Leistungstransistoren bekannt, welche u. a. in leistungselektronischen Halbbrückenschaltungen eingesetzt werden. Solche leistungselektronischen Halbrücken werden als Schaltelement in vielen verschieden Anwendungen wie z. B. elektrischen Antrieben, Schaltnetzteilen, Ladegeräten, usw. verwendet. Sie bestehen aus zwei in Reihe geschalteten Leistungstransistoren, welche alternierend über jeweilige Gate-Treiber angesteuert werden. Über den beiden Leistungstransistoren liegt dabei ein Gleichspannung von z. B. einer Batterie oder einem Kondensator an.
Die Gate-Treiber erhalten jeweilige Steuersignale für ein komplementäres Ein- und ein Ausschalten der beiden Leistungstransistoren üblicherweise von einer Steuereinheit (z. B. einem Mikrocontroller), welche eine Energiewandlung für eine an einem Knotenpunkt zwischen den beiden Leistungstransistoren angeordnete Last übergeordnet regelt.
Typischerweise werden die Steuersignale durch die Steuereinheit oder durch die Gate-Treiber unter Einhaltung einer Totzeit bereitgestellt, welche sicherstellt, dass sich die beiden Leistungstransistoren zu keinem Zeitpunkt gleichzeitig in einem eingeschalteten Zustand befinden, da dies zu einem Kurzschluss der Halbbrückenschaltung führt.
Zur Reduzierung von Schaltverlusten der Leistungstransistoren lässt sich unter bestimmten Umständen ein sogenanntes Nullspannungsschalten (engl. „zero voltage switching“, kurz ZVS), welches auch weiches Schalten genannt wird, umsetzen. Durch das Nullspannungsschalten wird sichergestellt, dass zumindest ein Teil der Einschaltvorgänge der jeweiligen Leistungstransistoren in einem Zustand erfolgt, in dem im Wesentlichen keine oder nur eine geringe Spannung über einer Schaltstrecke des einzuschaltenden Leistungstransistors anliegt.
Beim Nullspannungsschalten ist es dementsprechend wichtig, sicherzustellen, dass der jeweilige einzuschaltende Leistungstransistor erst nach einer abgeschlossenen Spannungskommutierung bei Nullspannung eingeschaltet wird. Aus diesem Grund sollte die Totzeit so gewählt werden, dass zwischen der Spannungskommutierung und dem Einschalten des jeweiligen Leistungstransistors wenigstens ein sehr kurzer Zeitraum von beispielsweise einigen Nanosekunden liegt.
In diesem Zeitraum leitet eine antiparallelgeschaltete Diode (Freilaufdiode) des Leistungstransistors einen Strom der Halbbrückenschaltung. Wird der Einschaltvorgang zu früh begonnen, kommt es während des Einschaltens zu stark erhöhten Verlusten, da die Nullspannung über dem einzuschaltenden Leistungstransistor noch nicht erreicht ist.
Wird der Einschaltvorgang aufgrund einer zu langen Totzeit hingegen erst später als nötig begonnen, dann leitet die Diode den Strom über einen entsprechend langen Zeitraum und verursacht ebenfalls erhöhte Leitverluste.
Da die Totzeit darüber hinaus in Abhängigkeit verschiedener Einflussgrößen wie dem Strom, einer Höhe eines Gate-Widerstandes, einer Temperatur, usw. variiert, ist eine dynamische Anpassung der Totzeit für einen effizienten Betrieb solcher Halbrückenschaltungen in einem Nullspannungsschaltbetrieb wichtig.
Aus dem Stand der Technik bekannte Methoden zum dynamischen Anpassen der Totzeit in Abhängigkeit solcher Einflussgrößen basieren beispielsweise auf einer Verwendung von Modellen und/oder Tabellen, auf deren Basis eine Vorsteuerung der Totzeit erfolgt.
Alternativ ist es bekannt, den Einschaltzeitpunkt auf Basis einer Messung einer jeweiligen Spannung über den Leistungstransistoren zu ermitteln. Dazu nutzt der jeweilige Gate-Treiber typischerweise eine Messschaltung, welche die jeweilige Spannung über den Leistungstransistoren erfasst., welche entsprechend zusätzliche Bauelemente erfordert und eine Verbindung zwischen einem Hochvoltpotential der Leistungstransistoren und dem jeweiligen Gate-Treiber herstellt, sodass entsprechende Isolationsabstände berücksichtigt werden müssen.
Offenbarung der Erfindung
Gemäß einem ersten Aspekt der vorliegenden Erfindung wird eine Schaltungseinheit zum Ansteuern einer Halbbrückenschaltung vorgeschlagen, welche vorzugsweise aus einer Reihenschaltung aus einem ersten Halbleiterschalter und einem zweiten Halbleiterschalter ausgebildet sein kann und welche mittels einer Gleichspannung beaufschlagt sein kann.
Eine solche mittels der erfindungsgemäßen Schaltungseinheit angesteuerte Halbbrückenschaltung ist beispielsweise eine in elektrischen Antrieben, Schaltnetzteilen, Ladegeräten, usw. eingesetzte Halbbrücke, welche darüber hinaus eine von mehreren parallelgeschalteten Halbbrücken sein kann (z. B. für eine mehrphasige Last), welche jeweils mittels einer Vielzahl erfindungsgemäßer Schaltungseinheiten angesteuert werden können.
Eine an einem Mittelpunkt der Halbbrückenschaltung anschließbare Last weist bevorzugt einen induktiven Anteil auf, sodass auf Basis des induktiven Anteils ein Stromfluss in einem Lastkreis der Halbbrückenschaltung in einer Totzeitphase (d. h., eine Phase, in der sich beide Halbleiterschalter der Halbbrückenschaltung zur Vermeidung eines Kurzschlusses im ausgeschalteten Zustand befinden) zumindest zeitweise fortgeführt wird. Die erfindungsgemäße Schaltungseinheit weist eine Logikeinheit, einen Gate- Treiber, einen Stromsensor, einen Integrator, eine Vergleichsschaltung und ein Verzögerungselement auf.
Es sei darauf hingewiesen, dass die Logikeinheit eine einzelne Einheit oder eine verteilte Logikeinheit sein kann, deren Gesamtfunktionalität auf Basis einer Vielzahl von Hardware- und/oder Software- Komponenten realisiert sein kann, die insbesondere separat angeordnet sein können.
Es sei zudem darauf hingewiesen, dass der Gate-Treiber in der nachfolgenden Beschreibung im Wesentlichen als reiner Pegelumsetzer und/oder Verstärker beschrieben ist, welcher eingerichtet ist, durch die Logikeinheit bereitgestellte Signale in geeignete Signale zur Ansteuerung eines Gates eines Halbleiterschalters umzuwandeln. Hierfür ist der Gate-Treiber beispielsweise als sogenannte „Push-Pull“-Stufe ausgebildet.
Dies schließt explizit nicht aus, dass der Gate-Treiber zusätzliche Komponenten (z. B. die Logikeinheit oder einen Teil einer verteilt ausgebildeten Logikeinheit und/oder hiervon abweichende Komponenten) enthalten kann.
Der Gate-Treiber ist eingerichtet, mit einem Gate-Anschluss eines Halbleiterschalters einer Halbbrückenschaltung verbunden zu werden, wobei der Halbleiterschalter insbesondere ein Leistungshalbleiterschalter und/oder ein MOSFET, ein IGBT, ein HEMT, oder ein hiervon abweichender Halbleiterschalter sein kann.
Der Stromsensor ist beispielsweise als Messwiderstand (engl. „shunt“) und/oder als Hall-Sensor ausgebildet. Zudem ist der Stromsensor eingerichtet, einen Gate- Strom in einem Steuerkreis für den Halbleiterschalter zu messen, wobei unter dem Steuerkreis ein Stromkreis verstanden werden soll, welcher durch den Gate- Treiber und eine Gate-Source-Strecke (oder eine Gate- Emitter-Strecke, je nach Ausprägung des Halbleiterschalters) ausgebildet wird. Vorzugsweise enthält ein solcher Stromkreis zusätzlich einen üblicherweise eingesetzten Gate- Widerstand. Darüber hinaus ist es möglich, dass der Stromsensor als separate Komponente oder als Bestandteil einer Komponente der erfindungsgemäßen Schaltungseinheit und insbesondere als Bestandteil des Gate-Treibers ausgebildet ist.
Der Integrator, welcher beispielsweise als RC-Glied und/oder Operationsverstärkerschaltung und/oder hiervon abweichend ausgebildet ist, ist eingerichtet, den mittels des Stromsensors gemessenen Gate-Strom (d. h., den Strom, der innerhalb des Gate-Kreises fließt) über die Zeit zu integrieren, um eine in dem Gate-Kreis fließende Gesamtladung zu ermitteln.
Der Integrator ist darüber hinaus eingerichtet, ein Rücksetzsignal von der Logikeinheit zu empfangen und im Ansprechen darauf einen vordefinierten Startwert (welcher bevorzugt einem Wert von null entspricht) für die Integration des Gate-Stroms einzustellen. Das Einstellen des Startwertes erfolgt beispielsweise durch Entladen einer für die Integration genutzten Kapazität.
Die Vergleichsschaltung, welche beispielsweise als Komparator ausgebildet ist, ist eingerichtet, die ermittelte Ladung mit einem Ladungsschwellenwert zu vergleichen und ein erstes Auslösesignal an die Logikeinheit auszugeben, falls die ermittelte Ladung den Ladungsschwellenwert erreicht oder überschreitet.
Vorteilhaft ist der Ladungsschwellenwert derart festgelegt, dass er dann durch die ermittelte Ladung erreicht oder überschritten wird, wenn sich ein mittels der Schaltungseinheit einzuschaltender Halbleiterschalter der Halbbrückenschaltung noch in einem ausgeschalteten Zustand befindet, nachdem ein jeweils anderer Halbleiterschalter der Halbbrückenschaltung ausgeschaltet wurde und ein dadurch erzeugter Stromfluss während einer Spannungskommutierung aufgrund einer kapazitiven Einkopplung im Wesentlichen abgeschlossen ist. Dieser Fall tritt dann auf, wenn ein über die Halbbrückenschaltung fließender Laststrom nach dem Ausschalten des jeweils anderen Halbleiterschalters so gerichtet ist, dass eine solche Spannungskommutierung erfolgen kann. Als Folge hiervon fließt ein Strom durch den Gate-Kreis des weiterhin ausgeschalteten Halbleiterschalters, der eingeschaltet werden soll. Bevorzugt ist der Ladungsschwellenwert in Abhängigkeit einer über der Halbbrückenschaltung anliegenden Spannung festgelegt, da diese Spannung einen starken Einfluss auf die Spannungskommutierung hat.
Auf diese Weise lässt sich mittels einer geeigneten Festlegung des Ladungsschwellenwertes vorteilhaft ein optimierter bzw. ein optimaler Einschaltzeitpunkt für den Halbleiterschalter ermitteln, durch welchen sichergestellt wird, dass die Spannungskommutierung im Wesentlichen abgeschlossen ist, sodass ein weiches Einschalten bzw. ein Nullspannungsschalten des Halbleiterschalters ermöglicht wird und gleichzeitig eine unerwünschte Stromleitung über eine Freilaufdiode des Halbleiterschalters, welche zu Totzeitverlusten führt, im Wesentlichen verhindert wird.
Es sei allgemein darauf hingewiesen, dass unter dem weichen Schalten bzw. dem Nullspannungsschalten in der vorliegenden Erfindung nicht nur Schaltvorgänge bei einer tatsächlich vorhandenen OV Spannung verstanden werden sollen, sondern auch Schaltvorgänge, bei denen noch eine Restspannung über dem einzuschaltenden Halbleiterschalter zum Zeitpunkt des Einschaltens des Halbleiterschalters anliegt. Eine solche Restspannung kann beispielsweise bis zu einigen Volt entsprechen. Entscheidend ist, dass zumindest eine teilweise reduzierte Spannung gegenüber einer maximal über dem einzuschaltenden Halbleiterschalter anliegenden Spannung anliegt, um Schaltverluste wenigstens anteilig zu reduzieren.
Die Schaltungseinheit ist eingerichtet, ein Steuersignal zum Einschalten und zum Ausschalten des Halbleiterschalters (z. B. von einer Steuereinheit) zu empfangen.
Das Verzögerungselement ist eingerichtet, im Ansprechen auf den Empfang des Steuersignals zum Einschalten des Halbleiterschalters eine Zeitmessung zu beginnen und ein zweites Auslösesignal an die Logikeinheit auszugeben, sobald eine vorgegebene Zeitdauer nach Beginn der Zeitmessung abgelaufen ist. Die vorgegebene Zeitdauer entspricht vorzugsweise einer maximal vorgesehenen Totzeit bei einem komplementären Schalten der Halbleiterschalter der Halbbrückenschaltung. Mittels der vorgegebenen Zeitdauer lässt sich in einem Fall, in dem aufgrund einer Höhe und einer Richtung eines Stroms im Lastkreis keine oder keine vollständige Spannungskommutierung stattfinden kann und somit der Ladungsschwellenwert durch die im Gate-Kreis fließende Ladung nicht erreicht werden kann, sicherstellen, dass ein auf Basis des Steuersignals angeforderter Einschaltvorgang spätestens mit Ablauf der vorgegebenen Zeitdauer ausgeführt wird.
Auf diese Weise lässt sich sicherstellen, dass sämtliche vorgesehenen Schaltvorgänge korrekt ausgeführt werden, auch wenn in vorstehend beschriebenem Fall kein oder kein optimales Nullspannungsschalten ermöglicht wird und der einzuschaltende Halbleiterschalter unter Umständen hart eingeschaltet wird.
Die Logikeinheit ist dementsprechend eingerichtet, den Gate-Treiber zum Einschalten des Halbleiterschalters anzusteuern, sobald das erste Auslösesignal und/oder das zweite Auslösesignal empfangen wird und den Gate-Treiber zum Ausschalten des Halbleiterschalters anzusteuern, sobald das Steuersignal zum Ausschalten empfangen wird.
Die Logikeinheit ist weiter eingerichtet, das Rücksetzsignal an den Integrator auszugeben, sobald das Steuersignal zum Ausschalten empfangen wird und/oder während sich der Halbleiterschalter in einem ausgeschalteten Zustand befindet. Hierdurch wird sichergestellt, dass die Integration des Stroms im Gate- Kreis für jeden Einschaltvorgang von einem definierten Startwert ausgeht und somit vergleichbare Werte erzeugt.
Die Logikeinheit ist schließlich eingerichtet, die Ausgabe des Rücksetzsignals an den Integrator spätestens beim Empfang des Steuersignals zum Einschalten des Halbleiterschalters zu beenden. Auf diese Weise wird sichergestellt, dass der Integrator in der Lage ist, die Integration des im Gate-Kreis fließenden Stroms zum Ermitteln des jeweils geeigneten Einschaltzeitpunktes des Halbleiterschalters rechtzeitig zu beginnen.
Es sei allgemein darauf hingewiesen, dass die in den Ansprüchen und in der Beschreibung der vorliegenden Erfindung verwendeten Einheiten wie die Logikeinheit, der Gate-Treiber, der Stromsensor usw. grundsätzlich als funktionale Einheiten zu verstehen sind, welche in einer realen Umsetzung der erfindungsgemäßen Schaltungseinheit beliebig logisch und/oder physisch aufgeteilt und/oder kombiniert sein können, solange die erfindungsgemäße Gesamtfunktionalität gegeben ist.
Die erfindungsgemäße Schaltungseinheit bietet u. a. den Vorteil, dass die Schaltungseinheit Schalt- und Totzeitverluste bei weichen Schaltvorgängen unabhängig von aktuell vorliegenden Randbedingungen (z. B. Temperaturen, Bauteiltoleranzen, usw.) durch ein sehr präzises Einstellen einer jeweils geeigneten Totzeit für jeweilige Einschaltvorgänge selbstständig reduzieren bzw. optimieren kann.
Zudem erfordert die erfindungsgemäße Schaltungseinheit keine im Stand der Technik durchzuführende Messung eines über der Halbbrückenschaltung anliegenden Hochvoltpotentials, wodurch damit einhergehende hohe Anforderungen an Isolationsabstände usw. nicht berücksichtigt werden müssen.
Die Unteransprüche zeigen bevorzugte Weiterbildungen der Erfindung.
In einer besonders bevorzugten Ausgestaltung der vorliegenden Erfindung ist die Schaltungseinheit als teilweise oder als vollständig integrierte Schaltung ausgebildet. Da die erfindungsgemäße Schaltungseinheit eingerichtet ist, eine jeweils angepasste (d. h., möglichst optimierte) Totzeit auf Basis der Integration des Stroms innerhalb des Gate-Kreises zu ermitteln, sind keine Isolationsabstände oder ähnliche Maßnahmen zu berücksichtigten, die bei einer im Stand der Technik eingesetzten Spannungsmessung über den Halbleiterschaltern der Halbbrückenschaltung erforderlich sind.
Dementsprechend lässt sich eine besonders effiziente Integration einzelner oder sämtlicher Komponenten der erfindungsgemäßen Schaltungseinheit erzielen, wodurch sich eine Größe und/oder Herstellungskosten der Schaltungseinheit besonders geringhalten lassen.
Weiter bevorzugt ist die Logikeinheit eingerichtet, ein Rückmeldesignal auszugeben, falls bei einer aktuellen Ansteuerung zum Einschalten des Halbleiterschalters das zweite Auslösesignal zeitlich vor dem ersten Auslösesignal empfangen wird. Da das zweite Auslösesignal kennzeichnet, dass der Ladungsschwellenwert bei der Integration des Stroms im Gate-Kreis im Zuge eines aktuellen Einschaltvorgangs nicht erreicht wurde und somit kein weiches Schalten oder nur ein partiell weiches Schalten möglich war, lässt sich auf Basis des Rückmeldesignals eine Ansteuerung der Halbleiterschalter durch das Steuersignal in geeigneter Weise anpassen, um, sofern möglich, eine Anzahl weicher Schaltvorgänge auf Basis des Rückmeldesignals nachfolgend zu erhöhen.
Darüber hinaus ist es möglich, dass der Ladungsschwellenwert ein vordefinierter Schwellenwert ist, welcher beispielsweise in einer Speichereinheit abgelegt sein kann, welche informationstechnisch mit der Logikeinheit verbunden ist. Alternativ oder zusätzlich ist die Schaltungseinheit vorteilhaft eingerichtet, den Ladungsschwellenwert in Abhängigkeit aktueller Randbedingungen zu ermitteln.
In einer weiteren vorteilhaften Ausgestaltung der vorliegenden Erfindung ist Schaltungseinheit eingerichtet, eine maximale Ladung zu ermitteln, indem ein Maximalwert der in dem Integrator integrierten Ladung über die Zeit ermittelt und als maximale Ladung festgelegt wird. Hierfür weist die Schaltungseinheit beispielsweise eine Spitzenwertdetektionsschaltung auf, welche aktuell durch den Integrator integrierte Ladungen kontinuierlich oder zeitdiskret auswertet, um einen Spitzenwert der integrierten Ladungen zu ermitteln. Alternativ oder zusätzlich ist die Schaltungseinheit eingerichtet, die maximale Ladung zu ermitteln, indem eine Information repräsentierend einen Endzeitpunkt eines Einschaltvorgangs des Halbleiterschalters empfangen wird (z. B. von der Steuereinheit) und die in dem Integrator zu dem Endzeitpunkt vorliegende integrierte Ladung als maximale Ladung festgelegt wird. Die Schaltungseinheit ist weiter eingerichtet, eine Information über eine Gate-Ladung zu empfangen, welche eine Ladung repräsentiert, die zum vollständigen Umladen einer Gate- Sou ree- Kapazität des Halbleiterschalters während eines Einschaltvorgangs des Halbleiterschalters erforderlich ist, die Gate-Ladung von der ermittelten maximalen Ladung zu subtrahieren und das Ergebnis der Subtraktion als Ladungsschwellenwert festzulegen. Die Information über die Gate-Ladung kann beispielsweise von der Steuereinheit und/oder von einer informationstechnisch mit der Logikeinheit verbundenen Speichereinheit empfangen werden. Alternativ oder zusätzlich lässt sich die Information über die zum Umladen der Gate- Sou ree- Kapazität erforderliche Ladung auch während eines weiter unten beschriebenen Kalibrierungsvorgangs automatisch ermitteln. Das wie vorstehende beschriebene Ermitteln des Ladungsschwellenwertes bietet den besonderen Vorteil, dass der Ladungsschwellenwert automatisch in Übereinstimmung mit einer aktuell an der Halbbrückenschaltung anliegenden Gleichspannung festgelegt wird, ohne die Gleichspannung direkt messen und den Ladungsschwellenwert auf Basis einer solchen Messung anpassen zu müssen.
Weiter vorteilhaft ist die Schaltungseinheit eingerichtet, von dem Ladungsschwellenwert einen vordefinierten Toleranzwert zu subtrahieren und das Ergebnis der Subtraktion als aktuellen Ladungsschwellenwert festzulegen. Dies kann unabhängig davon, ob der Ladungsschwellenwert ein vordefinierter Wert und/oder ein wie vorstehend ermittelter Wert ist, vorteilhaft eingesetzt werden, um einen Einschaltvorgang eines mittels der Schaltungseinheit angesteuerten Halbleiterschalters explizit vor einem vollständigen Abschluss einer Spannungskommutierung einzuschalten. Hierdurch lässt sich ein Zeitraum, in welchem die Freilaufdiode den Strom leitet, reduzieren, wodurch sich die Totzeitverluste weiter reduzieren lassen.
Gemäß einem zweiten Aspekt der vorliegenden Erfindung wird eine Schaltungsanordnung vorgeschlagen, welche eine erste Schaltungseinheit und eine zweite Schaltungseinheit gemäß dem ersten Erfindungsaspekt, eine Halbbrückenschaltung aus einem ersten Halbleiterschalter und einem zweiten Halbleiterschalter, eine Steuereinheit, eine Gleichspannungsquelle und eine Last aufweist. Der erste Halbleiterschalter und der zweite Halbleiterschalter sind beispielsweise jeweils als Leistungshalbleiterschalter und/oder MOSFETs, IGBTs, HEMTs, oder hiervon abweichend ausgebildet. Die Gleichspanungsquelle, welche beispielsweise als Batterie und/oder als Kondensator und/oder hiervon abweichend ausgebildet ist, ist eingerichtet, die Halbbrückenschaltung mit einer Gleichspannung (z. B. einer Zwischenkreisspannung) zu beaufschlagen. Die Last, welche wenigstens einen induktiven Anteil aufweist, ist mit einem Knotenpunkt (d. h., einem Mittelpunkt der Halbbrückenschaltung) zwischen dem ersten Halbleiterschalter und dem zweiten Halbleiterschalter elektrisch verbunden. Die erste Schaltungseinheit ist eingerichtet ist, den ersten Halbleiterschalter anzusteuern, während die zweite Schaltungseinheit eingerichtet ist, den zweiten Halbleiterschalter anzusteuern. Die Steuereinheit, welche beispielsweise als ASIC, FPGA, Prozessor, digitaler Signalprozessor, Mikrocontroller, o. ä. ausgebildet ist, ist eingerichtet, ein erstes Steuersignal zu erzeugen, welches als das Steuersignal zum Einschalten und Ausschalten des ersten Halbleiterschalters in die erste Schaltungseinheit eingespeist wird und ein zweites Steuersignal zu erzeugen, welches als das Steuersignal zum Einschalten und Ausschalten des zweiten Halbleiterschalters in die zweite Schaltungseinheit eingespeist wird. Es sei darauf hingewiesen, dass das erste Steuersignal und das zweite Steuersignal dasselbe Steuersignal sein können. In einem solchen Fall kann das Steuersignal, welches in die erste Schaltungseinheit eingespeist wird, beispielsweise unverändert eingespeist werden und das Steuersignal, welches in die zweite Schaltungseinheit eingespeist wird, mittels eines Invertierers (Nicht-Gatter) logisch invertiert werden. Alternativ ist es möglich, das Steuersignal, welches in die erste Schaltungseinheit eingespeist wird, zu invertieren und das Steuersignal, welches in die zweite Schaltungseinheit eingespeist wird, unverändert zu verwenden. Entscheidend ist, dass das erste Steuersignal in Bezug auf das zweite Steuersignal ein invertiertes Signal ist, um ein komplementäres Schalten des ersten Halbleiterschalters und des zweiten Halbleiterschalters sicherzustellen. Die Steuereinheit ist weiter eingerichtet, der Last mittels einer geeigneten Festlegung des ersten Steuersignals und des zweiten Steuersignals auf Basis der Gleichspannung eine Wechselspannung bereitzustellen. Die Merkmale, Merkmalskombinationen sowie die sich aus diesen ergebenden Vorteile entsprechen den in Verbindung mit dem erstgenannten Erfindungsaspekt ausgeführten derart ersichtlich, dass zur Vermeidung von Wiederholungen auf die obigen Ausführungen verwiesen wird. Allgemein lässt sich die Anordnung aus der Steuereinheit, den erfindungsgemäßen Schaltungseinheiten und der Halbbrückenschaltung besonders vorteilhaft zur Realisierung von weichschaltenden leistungselektronischen Wandlern einsetzen.
In einer vorteilhaften Ausgestaltung der erfindungsgemäßen Schaltungsanordnung ist die Steuereinheit eingerichtet, wenigstens einen Teil der Einschaltvorgänge des ersten Halbleiterschalters und/oder des zweiten Halbleiterschalters auf Basis der Ansteuerung durch das erste Steuersignal und durch das zweite Steuersignal als weiche Einschaltvorgänge auszuführen.
Weiter bevorzugt ist die Steuereinheit der erfindungsgemäßen Schaltungsanordnung eingerichtet, das Rückmeldesignal zu empfangen und eine Ansteuerung der Halbleiterschalter der Halbbrückenschaltung auf Basis des Rückmeldesignals anzupassen. In einem beispielhaften Fall, in dem auf Basis des Rückmeldesignals eine Anzahl von harten und/oder partiell harten Schaltvorgängen pro Zeiteinheit einen vordefinierten Schwellenwert für eine maximal vorgesehene Anzahl harter Schaltvorgänge überschreitet, kann die Steuereinheit dementsprechend eine Modulation des Steuersignals anpassen, um noch Möglichkeit nachfolgend eine geringere Anzahl harter Schaltvorgänge durchzuführen und/oder die kann eine Leistung reduzieren, welche der Last über die Halbbrückenschaltung bereitgestellt wird. Durch beide Maßnahmen lässt sich eine Verlustleistung reduzieren, um eine potentielle Beschädigung der Halbleiterschalter aufgrund einer zu starken Erwärmung zu verhindern.
In einer weiteren vorteilhaften Ausgestaltung der vorliegenden Erfindung ist die Schaltungsanordnung eingerichtet, die Gate-Ladung, die zum vollständigen Umladen einer jeweiligen Gate- Kapazität der jeweiligen Halbleiterschalter während eines Einschaltvorgangs der Halbleiterschalter erforderlich ist, in einem Kalibrierungsmodus der Schaltungsanordnung zu ermitteln. Hierfür ist die Schaltungsanordnung vorteilhaft eingerichtet, den Kalibrierungsmodus in einem Zustand der Schaltungsanordnung zu aktivieren, in dem ein lastfreies System vorliegt und/oder keine Spannung über der Halbbrückenschaltung anliegt. In diesem Zustand ist die Schaltungsanordnung vorteilhaft eingerichtet, einen der Halbleiterschalter der Halbbrückenschaltung in einen eingeschalteten Zustand zu versetzen, um eine während des Einschaltvorgangs im Gate-Kreis fließende Ladungsmenge, welche zum Laden der Gate-Source- Kapazität während des Einschaltvorgangs erforderlich ist, zu messen. Diese Ladungsmenge, welche vorteilhaft mittels des Integrators der erfindungsgemäßen Schaltungseinheit bestimmt werden kann, repräsentiert entsprechend die Gate-Ladung, sodass ein Wert für die ermittelte Gate-Ladung beispielsweise in einer Speichereinheit abgelegt und während eines anschließenden regulären Schaltbetriebs erfindungsgemäß verwendet werden kann.
Darüber hinaus kann die Schaltungsanordnung vorteilhaft eingerichtet sein, die in dem Verzögerungselement berücksichtigte Zeitdauer in Abhängigkeit aktueller Randbedingungen (z. B. eine aktuelle Zwischenkreisspannung und/oder eine aktuelle Temperatur) anzupassen. Kurze Beschreibung der Zeichnungen
Nachfolgend werden Ausführungsbeispiele der Erfindung unter Bezugnahme auf die begleitenden Zeichnungen im Detail beschrieben. In der Zeichnung ist:
Figur 1 ein Schaltbild einer Ausführungsform einer erfindungsgemäßen Schaltungseinheit; und
Figur 2 ein Schaltbild einer Ausführungsform einer erfindungsgemäßen Schaltungsanordnung.
Ausführungsformen der Erfindung
Figur 1 zeigt ein Schaltbild einer Ausführungsform einer erfindungsgemäßen Schaltungseinheit 5, deren nachfolgend beschriebene Komponenten vorzugsweise in einen einzelnen Chip integriert sind, ohne dadurch eine solche Integration im Zusammenhang mit der vorliegenden Erfindung vorauszusetzen.
Die Schaltungseinheit 5 weist eine Logikeinheit 10, einen als Verstärker ausgebildeten Gate-Treiber 20, einen als Hall-Element ausgebildeten Stromsensor 30, einen als RC-Tiefpass ausgebildeten Integrator 40, eine als Komparator ausgebildete Vergleichsschaltung 50, ein Verzögerungselement 60 und eine Spitzenwertdetektionsschaltung 110 auf.
Der Gate-Treiber 20 ist über einen Gate-Widerstand Rg mit einem Gate- Anschluss eines Halbleiterschalters T1 einer Halbbrückenschaltung verbunden, wobei ein zweiter Halbleiterschalter T2 (siehe Figur 2) der Halbbrückenschaltung hier nicht gezeigt ist. Der erste Halbleiterschalter T1 ist hier als Leistungs- MOSFET mit einer antiparallelgeschalteten Freilaufdiode 130 ausgebildet und weist die intrinsischen Kapazitäten Cgs (Gate-Source- Kapazität), Cm (Miller- Kapazität) und Cds (Drain-Source-Kapazität) auf.
Der Stromsensor 30 ist eingerichtet, einen Gate-Strom Ig in einem Steuerkreis für den Halbleiterschalter T1 zu messen. Der Integrator 40 ist eingerichtet den mittels des Stromsensors 30 gemessenen Gate-Strom Ig über die Zeit zu integrieren, um eine in dem Gate-Kreis fließende Ladung Qg (d. h., eine Gesamtladung) zu ermitteln und ein Rücksetzsignal Sr von der Logikeinheit 10 zu empfangen und im Ansprechen darauf einen vordefinierten Startwert für die Integration des Gate-Stroms Ig einzustellen.
Hierfür weist der als RC-Tiefpass ausgebildete Integrator 40 beispielsweise einen (nicht gezeigten) aktivierbaren Entladepfad für die Kapazität des RC-Tiefpasses auf, um die Kapazität im Ansprechen auf den Empfang des Rücksetzsignals Sr zu entladen.
Die Schaltungseinheit 5 ist auf Basis der Spitzenwertdetektionsschaltung 110 eingerichtet, eine maximale Ladung Qmax zu ermitteln, indem ein Maximalwert der in dem Integrator 40 integrierten Ladung Qg über die Zeit ermittelt wird.
Die Schaltungseinheit 5 ist weiter eingerichtet, eine Information über eine Gate- Ladung Qgs zu empfangen (z. B. von der Steuereinheit und/oder aus einer Speichereinheit, in welcher diese Information abgelegt sein kann), welche eine Ladung repräsentiert, die zum vollständigen Umladen der Gate-Source-Kapazität Cgs des Halbleiterschalters T1 während eines Einschaltvorgangs des Halbleiterschalters T1 erforderlich ist, die Gate-Ladung Qgs von der maximalen Ladung Qmax zu subtrahieren und das Ergebnis der Subtraktion als Ladungsschwellenwert Qs zu verwenden.
Die Vergleichsschaltung 50 ist eingerichtet, die ermittelte Ladung Qg mit dem Ladungsschwellenwert Qs zu vergleichen und ein erstes Auslösesignal St1 an die Logikeinheit 10 auszugeben, falls die ermittelte Ladung Qg den Ladungsschwellenwert Qs erreicht oder überschreitet.
Die Schaltungseinheit 5 ist weiter eingerichtet, ein Steuersignal S1 zum Einschalten und zum Ausschalten des Halbleiterschalters T1 zu empfangen.
Das Verzögerungselement 60 ist eingerichtet, im Ansprechen auf den Empfang des Steuersignals S1 zum Einschalten des Halbleiterschalters T1 eine Zeitmessung zu beginnen und ein zweites Auslösesignal St2 an die Logikeinheit 10 auszugeben, sobald eine vorgegebene Zeitdauer Tdmax nach Beginn der Zeitmessung abgelaufen ist. Die Logikeinheit 10 ist eingerichtet, den Gate-Treiber 20 mittels eines Schaltsignals SL zum Einschalten des Halbleiterschalters T1 anzusteuern, sobald das erste Auslösesignal St1 und/oder das zweite Auslösesignal St2 empfangen wird.
Die Logikeinheit 10 ist weiter eingerichtet, den Gate-Treiber 20 mittels eines weiteren Schaltsignals SL zum Ausschalten des Halbleiterschalters T1 anzusteuern, sobald das Steuersignal S1 zum Ausschalten empfangen wird.
Die Logikeinheit 10 ist zudem eingerichtet, das Rücksetzsignal Sr an den Integrator 40 auszugeben, sobald das Steuersignal S1 zum Ausschalten empfangen wird und/oder während sich der Halbleiterschalter T1 in einem ausgeschalteten Zustand befindet. Die Logikeinheit 10 ist ferner eingerichtet, die Ausgabe des Rücksetzsignals Sr an den Integrator 40 spätestens beim Empfang des Steuersignals S1 zum Einschalten des Halbleiterschalters T1 zu beenden.
Darüber hinaus ist die Logikeinheit 10 eingerichtet, ein Rückmeldesignal Sf1 auszugeben, falls bei einer aktuellen Ansteuerung zum Einschalten des Halbleiterschalters T1 das zweite Auslösesignal St2 zeitlich vor dem ersten Auslösesignal St1 empfangen wird.
Figur 2 zeigt ein Schaltbild einer Ausführungsform einer erfindungsgemäßen Schaltungsanordnung, welche eine erste Schaltungseinheit 5 gemäß Figur 1 und eine zweite Schaltungseinheit 7 gemäß Figur 1 , eine Halbbrückenschaltung aus einem ersten Halbleiterschalter T1 und einem zweiten Halbleiterschalter T2, eine als Mikrocontroller ausgebildete Steuereinheit 70, einen ersten Gate-Widerstand Rg, einen zweiten Gate-Widerstand Rg‘, eine Gleichspannungsquelle 80 und eine induktive Last 90 aufweist.
Die Halbleiterschalter T1 , T2 weisen jeweils die intrinsischen Kapazitäten Cm, Cgs, Cds bzw. Cm‘, Cgs‘, Cds‘ auf und sind jeweils zu korrespondierenden Freilaufioden 130, 135 antiparallel geschaltet.
Die Schaltungseinheiten 5, 7, die Steuereinheit 70, die Gate-Widerstände Rg, Rg‘ und die Halbleiterschalter T1 , T2 bilden hier einen Wechselrichter aus, welcher eingerichtet ist, auf Basis einer durch die Gleichspannungsquelle 80 bereitgestellten Gleichspannung Ude die Last 90, welche mit einem Knotenpunkt 100 zwischen dem ersten Halbleiterschalter T1 und dem zweiten Halbleiterschalter T2 elektrisch verbunden ist, mit einer Wechselspannung zu versorgen.
Hierfür ist die erste Schaltungseinheit 5 eingerichtet, den ersten Halbleiterschalter T1 anzusteuern, während die zweite Schaltungseinheit 7 eingerichtet ist, den zweiten Halbleiterschalter T2 anzusteuern.
Die Steuereinheit 70 ist eingerichtet, ein erstes Steuersignal S1 zu erzeugen, welches als das Steuersignal zum Einschalten und Ausschalten des ersten Halbleiterschalters T1 in die erste Schaltungseinheit 5 eingespeist wird.
Die Schaltungsanordnung ist zudem eingerichtet, mittels eines Invertierers 120 aus dem ersten Steuersignal S1 ein zweites Steuersignal S2 zu erzeugen, welches dementsprechend in Bezug auf das erste Steuersignal S1 invertiert ist und das zweite Steuersignal S2 als das Steuersignal zum Einschalten und Ausschalten des zweiten Halbleiterschalters T2 in die zweite Schaltungseinheit 7 einzuspeisen.
Auf Basis der Ansteuerung durch die Steuereinheit 70 ist die Schaltungsanordnung eingerichtet, der Last 90 mittels einer geeigneten Festlegung des ersten Steuersignals S1 und des zweiten Steuersignals S2 auf Basis der Gleichspannung Ude die oben beschriebene Wechselspannung bereitzustellen, sodass durch die Last 90 ein Laststrom IL zum Betreiben der Last 90 fließen kann.

Claims

Ansprüche
1 . Schaltungseinheit (5) zum Ansteuern einer Halbbrückenschaltung aufweisend:
- eine Logikeinheit (10),
- einen Gate-Treiber (20),
- einen Stromsensor (30),
- einen Integrator (40),
- eine Vergleichsschaltung (50), und
- ein Verzögerungselement (60), wobei
- der Gate-Treiber (20) eingerichtet ist, mit einem Gate-Anschluss eines Halbleiterschalters (T1 , T2) einer Halbbrückenschaltung verbunden zu werden,
- der Stromsensor (30) eingerichtet ist, einen Gate-Strom (Ig) in einem Steuerkreis für den Halbleiterschalter (T1 , T2) zu messen,
- der Integrator (40) eingerichtet ist,
- den mittels des Stromsensors (30) gemessenen Gate-Strom (Ig) über die Zeit zu integrieren, um eine in dem Gate-Kreis fließende Ladung (Qg) zu ermitteln, und
- ein Rücksetzsignal (Sr) von der Logikeinheit (10) zu empfangen und im Ansprechen darauf einen vordefinierten Startwert für die Integration des Gate-Stroms (Ig) einzustellen,
- die Vergleichsschaltung (50) eingerichtet ist, die ermittelte Ladung (Qg) mit einem Ladungsschwellenwert (Qs) zu vergleichen und ein erstes Auslösesignal (St1) an die Logikeinheit (10) auszugeben, falls die ermittelte Ladung (Qg) den Ladungsschwellenwert (Qs) erreicht oder überschreitet,
- die Schaltungseinheit (5) eingerichtet ist, ein Steuersignal (S1 , S2) zum Einschalten und zum Ausschalten des Halbleiterschalters (T1 , T2) zu empfangen,
- das Verzögerungselement (60) eingerichtet ist, - im Ansprechen auf den Empfang des Steuersignals (S1 , S2) zum Einschalten des Halbleiterschalters (T1 , T2) eine Zeitmessung zu beginnen, und
- ein zweites Auslösesignal (St2) an die Logikeinheit (10) auszugeben, sobald eine vorgegebene Zeitdauer (Tdmax) nach Beginn der Zeitmessung abgelaufen ist,
- die Logikeinheit (10) eingerichtet ist,
- den Gate-Treiber (20) zum Einschalten des Halbleiterschalters (T1 , T2) anzusteuern, sobald das erste Auslösesignal (St1) und/oder das zweite Auslösesignal (St2) empfangen wird, und
- den Gate-Treiber (20) zum Ausschalten des Halbleiterschalters (T1 , T2) anzusteuern, sobald das Steuersignal (S1 , S2) zum Ausschalten empfangen wird, und
- das Rücksetzsignal (Sr) an den Integrator (40) auszugeben, sobald das Steuersignal (S1 , S2) zum Ausschalten empfangen wird und/oder während sich der Halbleiterschalter (T1 , T2) in einem ausgeschalteten Zustand befindet, und
- die Ausgabe des Rücksetzsignals (Sr) an den Integrator (40) spätestens beim Empfang des Steuersignals (S1 , S2) zum Einschalten des Halbleiterschalters (T1 , T2) zu beenden.
2. Schaltungseinheit (5) nach Anspruch 2, wobei die Schaltungseinheit (5) als teilweise oder als vollständig integrierte Schaltung ausgebildet ist
3. Schaltungseinheit (5) nach einem der vorstehenden Ansprüche, wobei die Logikeinheit (10) eingerichtet ist, ein Rückmeldesignal (Sf1 , Sf2) auszugeben, falls bei einer aktuellen Ansteuerung zum Einschalten des Halbleiterschalters (T1 , T2) das zweite Auslösesignal (St2) zeitlich vor dem ersten Auslösesignal (St1) empfangen wird.
4. Schaltungseinheit (5) nach einem der vorstehenden Ansprüche, wobei
- der Ladungsschwellenwert (Qs) ein vordefinierter Schwellenwert ist, und/oder
- die Schaltungseinheit (5) eingerichtet ist, den Ladungsschwellenwert (Qs) in Abhängigkeit aktueller Randbedingungen zu ermitteln.
5. Schaltungseinheit (5) nach Anspruch 4, wobei die Schaltungseinheit (5) eingerichtet ist,
- eine maximale Ladung (Qmax) zu ermitteln, indem ein Maximalwert der in dem Integrator (40) integrierten Ladung (Qg) über die Zeit ermittelt wird und/oder indem eine Information repräsentierend einen Endzeitpunkt eines Einschaltvorgangs des Halbleiterschalters (T1 , T2) empfangen wird und die in dem Integrator (40) zu dem Endzeitpunkt vorliegende integrierte Ladung als maximale Ladung (Qmax) festgelegt wird,
- eine Information über eine Gate-Ladung (Qgs) zu empfangen, welche eine Ladung repräsentiert, die zum vollständigen Umladen einer Gate- Sou ree- Kapazität (Cgs, Cgs‘) des Halbleiterschalters (T1 , T2) während eines Einschaltvorgangs des Halbleiterschalters (T1 , T2) erforderlich ist, und
- die Gate-Ladung (Qgs) von der maximalen Ladung (Qmax) zu subtrahieren und das Ergebnis der Subtraktion als den Ladungsschwellenwert (Qs) festzulegen.
6. Schaltungseinheit (5) nach einem der vorstehenden Ansprüche, wobei die Schaltungseinheit (5) eingerichtet ist, von dem Ladungsschwellenwert (Qs) einen vordefinierten Toleranzwert zu subtrahieren und das Ergebnis der Subtraktion als aktuellen Ladungsschwellenwert (Qs) festzulegen.
7. Schaltungsanordnung aufweisend
- eine erste Schaltungseinheit (5) und eine zweite Schaltungseinheit (7) nach einem der vorstehenden Ansprüche,
- eine Halbbrückenschaltung aus einem ersten Halbleiterschalter (T1) und einem zweiten Halbleiterschalter (T2),
- eine Steuereinheit (70),
- eine Gleichspannungsquelle (80), und
- eine Last (90), wobei
- die Gleichspanungsquelle (80) eingerichtet ist, die Halbbrückenschaltung mit einer Gleichspannung (Ude) zu beaufschlagen, - die Last (90) wenigstens einen induktiven Anteil aufweist und mit einem Knotenpunkt (100) zwischen dem ersten Halbleiterschalter (T1) und dem zweiten Halbleiterschalter (T2) elektrisch verbunden ist,
- die erste Schaltungseinheit (5) eingerichtet ist, den ersten Halbleiterschalter (T1) anzusteuern,
- die zweite Schaltungseinheit (7) eingerichtet ist, den zweiten Halbleiterschalter (T2) anzusteuern,
- die Steuereinheit (70) eingerichtet ist,
- ein erstes Steuersignal (S1) zu erzeugen, welches als das Steuersignal zum Einschalten und Ausschalten des ersten Halbleiterschalters (T1) in die erste Schaltungseinheit (5) eingespeist wird, und
- ein zweites Steuersignal (S2) zu erzeugen, welches als das Steuersignal zum Einschalten und Ausschalten des zweiten Halbleiterschalters (T2) in die zweite Schaltungseinheit (7) eingespeist wird, und
- der Last (90) mittels einer geeigneten Festlegung des ersten Steuersignals (S1) und des zweiten Steuersignals (S2) auf Basis der Gleichspannung (Ude) eine Wechselspannung bereitzustellen, und
- das erste Steuersignal (S1) in Bezug auf das zweite Steuersignal (S2) ein invertiertes Signal ist
8. Schaltungsanordnung nach Anspruch 7, wobei die Steuereinheit (70) eingerichtet ist, wenigstens einen Teil der Einschaltvorgänge des ersten Halbleiterschalters (T1) und/oder des zweiten Halbleiterschalters (T2) auf Basis der Ansteuerung durch das erste Steuersignal (S1) und das zweite Steuersignal (S2) als weiche Einschaltvorgänge auszuführen.
9. Schaltungsanordnung nach Anspruch 7 oder 8, wobei die Steuereinheit (70) eingerichtet ist, das Rückmeldesignal (Sf1 , Sf2) zu empfangen und eine Ansteuerung der Halbleiterschalter (T1 , T2) der Halbbrückenschaltung auf Basis des Rückmeldesignals (Sf1 , Sf2) anzupassen.
10. Schaltungsanordnung nach einem der Ansprüche 7 bis 9, wobei die
Schaltungsanordnung eingerichtet ist, die Gate-Ladung (Qgs), die zum vollständigen Umladen einer jeweiligen Gate- Kapazität (Cgs, Cgs‘) der jeweiligen Halbleiterschalter (T1 , T2) während eines Einschaltvorgangs der Halbleiterschalter (T1 , T2) erforderlich ist, in einem Kalibrierungsmodus der Schaltungsanordnung zu ermitteln.
11 . Schaltungsanordnung nach einem der Ansprüche 7 bis 10, wobei die Schaltungsanordnung eingerichtet ist, die in dem Verzögerungselement (60) berücksichtigte Zeitdauer (Tdmax) in Abhängigkeit aktueller Randbedingungen anzupassen.
PCT/EP2025/066521 2024-06-14 2025-06-13 Schaltungseinheit zum ansteuern einer halbbrückenschaltung und schaltungsanordnung Pending WO2025257375A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102024205534.4 2024-06-14
DE102024205534.4A DE102024205534A1 (de) 2024-06-14 2024-06-14 Schaltungseinheit zum Ansteuern einer Halbbrückenschaltung und Schaltungsanordnung

Publications (1)

Publication Number Publication Date
WO2025257375A1 true WO2025257375A1 (de) 2025-12-18

Family

ID=96173125

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2025/066521 Pending WO2025257375A1 (de) 2024-06-14 2025-06-13 Schaltungseinheit zum ansteuern einer halbbrückenschaltung und schaltungsanordnung

Country Status (2)

Country Link
DE (1) DE102024205534A1 (de)
WO (1) WO2025257375A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11545889B2 (en) * 2020-12-30 2023-01-03 Gan Systems Inc. Deadtime optimization for GaN half-bridge and full-bridge switch topologies
WO2024033428A1 (de) * 2022-08-12 2024-02-15 Elmos Semiconductor Se Verfahren zur auswahl eines ansteuerparametersatzes, integrierter schaltkreis und leistungsbaugruppe

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3883925B2 (ja) 2002-07-30 2007-02-21 三菱電機株式会社 電力用半導体素子の駆動回路
JP2018153006A (ja) 2017-03-13 2018-09-27 東洋電機製造株式会社 ゲート駆動装置
DE102022129779B4 (de) 2022-11-10 2024-10-10 Friedrich-Alexander-Universität Erlangen-Nürnberg, Körperschaft des öffentlichen Rechts Verfahren zur Ermittlung des Stroms beim Nullspannungsschalten

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11545889B2 (en) * 2020-12-30 2023-01-03 Gan Systems Inc. Deadtime optimization for GaN half-bridge and full-bridge switch topologies
WO2024033428A1 (de) * 2022-08-12 2024-02-15 Elmos Semiconductor Se Verfahren zur auswahl eines ansteuerparametersatzes, integrierter schaltkreis und leistungsbaugruppe

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
AKIMASA NIWA ET AL: "A Dead-Time-Controlled Gate Driver Using Current-Sense FET Integrated in SiC MOSFET", IEEE TRANSACTIONS ON POWER ELECTRONICS, vol. 33, no. 4, 1 April 2018 (2018-04-01), USA, pages 3258 - 3267, XP055524760, ISSN: 0885-8993, DOI: 10.1109/TPEL.2017.2704620 *

Also Published As

Publication number Publication date
DE102024205534A1 (de) 2025-12-18

Similar Documents

Publication Publication Date Title
DE19882461B3 (de) Verfahren und Schaltung zum Betrieb eines Transistors als Gleichrichter
DE102017123644A1 (de) Gatetreiber mit kurzschlussschutz
DE102015121996B4 (de) Gatetreiber-veranlasstes Nullspannungsschalter-Einschalten
EP2110938B1 (de) Primärseitige Steuerschaltung in einem Schaltnetzteil mit Transformator ohne Hilfswicklung mit einer Regelung basierend auf der sekundärseitigen Stromflusszeitdauer
DE102011087431A1 (de) Anordnung und Verfahren zum Treiben eines Kaskodenschalters
EP1379109B1 (de) Ansteuerung für einen Halbbrücken-Wechselrichter
EP3949097A1 (de) Steuergerät zur bestimmung von totzeiten für leistungselektronische halbbrücken
EP3748827B1 (de) Umrichterhalbbrücke mit reduzierter ausschaltgatespannung während der totzeiten
DE102010024128A1 (de) Wechselspannungssteller
DE102021101327A1 (de) Gate-ansteuerungsvorrichtung, gate-ansteuerungsverfahren, leistungshalbleitermodul und stromwandlervorrichtung
DE19925490A1 (de) Konverter mit Resonanzkreiselelementen
EP2994985A1 (de) Steuerung einer halbbrücke
DE102017126727B4 (de) Schaltnetzteil-Steuerung
DE69226056T2 (de) Verfahren und Treiber für Feldeffekt-Leistungsschalter mit einer aufgefrischten, ein stabiles Ein-/Ausschalten sicherstellenden Spannungsversorgung
DE112019005634T5 (de) Treibervorrichtung und Treiberverfahren für Halbleiterschalter, Leistungsumwandlungsvorrichtung und Fahrzeug
DE102017129983B4 (de) Vorrichtung zur Umformung einer ersten Spannung in eine von dieser verschiedene zweite Spannung
DE102024205534A1 (de) Schaltungseinheit zum Ansteuern einer Halbbrückenschaltung und Schaltungsanordnung
DE102013015723B3 (de) Verbesserte Ansteuerung von Leistungshalbleitern
EP2786475B1 (de) Schaltungsanordnung und verfahren zum ermitteln von schaltzeiten eines gleichspannungswandlers
DE102014226165A1 (de) Adaptiver Treiber für einen Transistor
DE112023001536T5 (de) Stromgespeister, spannungsgeklemmter hochgeschwindigkeits-mosfet-treiber
DE4428674B4 (de) Verfahren zur Steuerung des Abschaltvorgangs eines spannungsgesteuerten, abschaltbaren Leistungshalbleiter-Schalters und Vorrichtung zur Durchführung des Verfahrens
WO2018114528A1 (de) Steuerschaltung mit einem zweipunktregler zur regelung eines getakteten wandlers
EP1987704A1 (de) Hochsetztreiber mit minimaler schaltfrequenz
DE19740697C1 (de) Verfahren und Vorrichtung zum Ansteuern einer integrierten Leistungsendstufe

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 25733905

Country of ref document: EP

Kind code of ref document: A1