WO2025254136A1 - トランジスタ駆動回路 - Google Patents

トランジスタ駆動回路

Info

Publication number
WO2025254136A1
WO2025254136A1 PCT/JP2025/020158 JP2025020158W WO2025254136A1 WO 2025254136 A1 WO2025254136 A1 WO 2025254136A1 JP 2025020158 W JP2025020158 W JP 2025020158W WO 2025254136 A1 WO2025254136 A1 WO 2025254136A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
switch
terminal
pair
drive circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2025/020158
Other languages
English (en)
French (fr)
Inventor
ホン メン タン
テン ユー カン
ジオン フー
末永　純一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Nuvoton Technology Singapore Pte Ltd
Original Assignee
Nuvoton Technology Corp Japan
Nuvoton Technology Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp Japan, Nuvoton Technology Singapore Pte Ltd filed Critical Nuvoton Technology Corp Japan
Publication of WO2025254136A1 publication Critical patent/WO2025254136A1/ja
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries

Definitions

  • the present invention relates to a transistor drive circuit, and in particular to a transistor drive circuit that controls a transistor switch connected between a battery stack and a load.
  • a battery management system (BMS) with MOSFET switch control uses a special type of transistor called a MOSFET (metal-oxide semiconductor field-effect transistor) to manage the connection between the battery pack and the load.
  • MOSFET metal-oxide semiconductor field-effect transistor
  • a MOSFET acts like a voltage-controlled switch. By applying a voltage to the gate terminal, the switch can be turned on (allowing current to pass) or off (blocking current).
  • AFE analog front end
  • the AFE needs to disconnect the battery (due to overcharge, undercharge, or other safety concerns), it turns off the MOSFET, stopping the flow of current from the battery to the load or from the charger to the battery.
  • the first type is high-side MOSFET switch control, in which a MOSFET is placed between the most positive terminal of the Li-ion battery stack and the positive terminal of the load (or the positive terminal of the charger) (see, for example, Patent Document 1).
  • the second type is low-side MOSFET switch control, in which a MOSFET is placed between the most negative terminal of the Li-ion battery stack and the negative terminal of the load (or the negative terminal of the charger).
  • the high-side MOSFET allows or blocks the flow of current along the power-side (high-voltage) connection.
  • the low-side MOSFET allows or blocks the flow of current along the ground-side (low-voltage) connection.
  • the first type a transistor driver circuit that controls a high-side MOSFET switch
  • the second type a transistor driver circuit that controls a low-side MOSFET switch
  • the present invention aims to provide a single transistor drive circuit that can selectively control both high-side and low-side transistor switches.
  • one embodiment of the present invention provides a transistor drive circuit that controls a transistor switch connected between a battery stack including one or more battery cells and a load, and includes: a pair of capacitor connection terminals to which a flying capacitor is connected; an internal reference voltage buffer that generates a voltage to activate the transistor switch and that is to be applied between two terminals of the transistor switch; and a control circuit that temporarily connects the internal reference voltage buffer to the pair of capacitor connection terminals to charge the flying capacitor with the voltage generated by the internal reference voltage buffer, and then temporarily connects the transistor switch to one of the pair of capacitor connection terminals to activate the transistor switch.
  • the present invention provides a single transistor drive circuit that can selectively control both high-side and low-side transistor switches.
  • FIG. 1 is a block diagram showing a conventional transistor driver circuit for controlling a high-side MOSFET switch.
  • FIG. 2 is a block diagram showing a conventional transistor driver circuit for controlling a low-side MOSFET switch.
  • FIG. 3 is a diagram showing two operation modes of the transistor drive circuit (FET driver) according to the embodiment.
  • FIG. 4A is a block diagram showing the internal circuit configuration of FIG. 3A when the FET driver according to the embodiment is in a high-side configuration.
  • FIG. 4B is a block diagram showing the internal circuit configuration of FIG. 3B when the FET driver according to the embodiment is in a low-side configuration.
  • FIG. 5A is a timing chart showing the output of the logic control unit when the FET driver according to the embodiment operates in high-side mode.
  • FIG. 5B is a timing chart showing the output of the logic control unit when the FET driver according to the embodiment operates in low-side mode.
  • FIG. 8 is a block diagram showing the circuit configuration of a transistor drive circuit according to a modified example of the embodiment, which drives a transistor switch connected to the positive electrode of a battery stack.
  • FIG. 8 is a block diagram showing the circuit configuration of a transistor drive circuit according to a modified example of the embodiment, which drives a transistor switch connected to the positive electrode of a battery stack.
  • FIG. 9 is a diagram showing two operation modes of a transistor drive circuit according to a modified example of the embodiment.
  • FIG. 10 is a block diagram showing the main circuit configuration of the FET driver according to the embodiment, which is a simplified combination of FIGS. 4A and 4B.
  • Li-ion batteries have had a profound impact on human daily life, enabling the development of powerful, portable electronic devices. Their high energy density, long life, and rechargeability make them ideal for portable electronic devices such as laptops and mobile phones, and their adoption surged in the 2000s. Applications have expanded to digital cameras, power tools, medical devices, and, more recently, electric vehicles (EVs) and energy storage. Much research continues to improve Li-ion technology, focusing on safety, energy density, charging speed, and cost reduction. Li-ion batteries are expected to remain popular in portable electronics, energy storage, and EVs for the foreseeable future.
  • Stacked Li-ion battery systems combine multiple lithium-ion cells electrically connected in series or parallel to achieve the required voltage or capacity.
  • the system requires a battery management system (BMS) that closely monitors various parameters of the stacked cells.
  • BMS battery management system
  • AFE analog front end
  • MCU microcontroller unit
  • the AFE and MCU form a complementary team.
  • the AFE provides high-precision measurements of the battery's analog characteristics, while the MCU interprets this data to make control decisions and enable communication.
  • the BMS uses safety cutoffs to prevent the battery from operating outside its safe operating area, protecting the battery itself, the devices it powers, and the surrounding environment. These cutoffs typically focus on voltage, current, and temperature and can prevent fires, explosions, and performance degradation that could occur if the battery were to operate outside its safe limits.
  • Li-ion batteries benefit greatly from integration with a battery management system (BMS).
  • BMS battery management system
  • the AFE acts as the interface between the MCU and the physical battery pack.
  • the AFE processes the battery's analog signals, which are continuous electrical signals representing voltage, current, and temperature.
  • Li-ion batteries are inherently unstable compared to other battery technologies. They are susceptible to overheating, overcharging, and over-discharging, which can lead to fire or explosion.
  • the AFE continuously monitors critical parameters such as voltage, current, and temperature for each cell in the battery pack.
  • the AFE can take corrective action, such as disconnecting the battery to prevent damage or reducing charge/discharge current to allow the battery to cool. Monitoring individual cell voltages is crucial.
  • the AFE continuously measures the voltage of each cell in the stack. If a cell's voltage exceeds a safe limit, the AFE can trigger protective actions, such as balancing the cells or disconnecting the battery. If a cell is discharged below a certain safe voltage, deep discharge occurs, which can permanently damage the cell. The BMS can prevent this by disconnecting the battery before it reaches a critical undervoltage.
  • the AFE monitors the total current flowing into and out of the battery stack, preventing overcurrent. If the charge or discharge current exceeds a safe limit, it can be limited to protect the cells from damage. By monitoring the current, it is possible to track Li-ion energy flow.
  • the BMS can estimate the remaining capacity of the battery and provide information on the discharge rate.
  • Li-ion batteries are sensitive to temperature.
  • the AFE monitors the temperature of the battery stack at multiple locations, preventing overheating. If the temperature exceeds safe limits, the BMS can trigger actions such as reducing charge/discharge current or disconnecting the battery. Temperature also affects battery performance.
  • the BMS can adjust the charging algorithm based on temperature measurements by the AFE to optimize charging efficiency.
  • a battery management system (BMS) with MOSFET switch control uses a special type of transistor called a MOSFET (metal-oxide semiconductor field-effect transistor) to manage the connection between the battery pack and the load.
  • MOSFET metal-oxide semiconductor field-effect transistor
  • a MOSFET acts like a voltage-controlled switch. By applying a voltage to the gate terminal, the switch can be turned on (allowing current to pass) or off (blocking current).
  • an AFE manages the gate voltage of the MOSFET switch. When the AFE needs to disconnect the battery (due to overcharge, undercharge, or other safety concerns), it turns off the MOSFET, stopping the flow of current from the battery to the load or from the charger to the battery.
  • FIG. 1 is a block diagram showing a transistor drive circuit (High Side FET Driver) 10 that controls a conventional high-side MOSFET switch.
  • the CHG terminal and DIS terminal are terminals that control MOSFET switches T1 and T2, respectively, which are provided in the path connecting the positive terminal of the battery stack 200 and the positive terminal of the load 300.
  • the CHG terminal To turn on switch T1, the CHG terminal must output a threshold voltage referenced to the VBAT terminal.
  • the DIS terminal To turn on switch T2, the DIS terminal must output a threshold voltage referenced to the VPACK terminal.
  • the second type is low-side MOSFET switch control, in which a MOSFET is placed between the most negative terminal of the Li-ion battery stack and the negative terminal of the load (or the negative terminal of the charger), as shown in Figure 2.
  • Figure 2 is a block diagram showing a transistor drive circuit (Low Side FET Driver) 20 that performs conventional low-side MOSFET switch control.
  • the CHG terminal and DIS terminal are terminals that control MOSFET switches T3 and T4, respectively, which are provided in the path connecting the negative terminal of the battery stack 200 and the negative terminal of the load 300.
  • the DIS terminal To turn on switch T3, the DIS terminal must output a threshold voltage referenced to the VSS terminal.
  • the CHG terminal To turn on switch T4, the CHG terminal must output a threshold voltage referenced to the negative terminal of the load 300.
  • the high-side MOSFET allows or blocks current flow along the power-side (high voltage) connection, while the low-side MOSFET allows or blocks current flow along the ground-side (low voltage) connection.
  • AFEs designed for high-side systems cannot be used for low-side systems (and vice versa).
  • Different AFE models must be selected for different types of MOSFET switch systems. Manufacturers produce different product applications, but must select different AFEs for either switch system. Designed AFE system boards are not compatible between high-side and low-side MOSFET switches. Therefore, it costs more for manufacturers to produce different AFE system boards.
  • the choice between a high-side or low-side MOSFET switch for the AFE depends on a variety of factors, including battery voltage and current requirements, system cost constraints, design complexity considerations, and safety priorities.
  • N-channel power MOSFETs are used for both the high-side and low-side MOSFET switches.
  • N-channel power MOSFETs generally offer several advantages over P-channel power MOSFETs when considering many applications, particularly stacked lithium-ion battery management systems (BMS).
  • BMS lithium-ion battery management systems
  • N-channel MOSFETs use electrons for conduction, which inherently have higher mobility compared to holes used in P-channel MOSFETs. This means that N-channel devices have a lower on-resistance (resistance when conducting current). Lower on-resistance is particularly important for increasing the efficiency of BMS circuits and extending the operating time of battery-powered devices, as less energy is lost as heat during operation.
  • N-channel power MOSFETs generally tend to be more widely available and less expensive than P-channel devices with similar specifications. This can be an important factor, especially in cost-sensitive BMS designs.
  • High-side MOSFET switches are the recommended switching technique in situations where a short circuit to ground is more likely than a short circuit to the positive power line. For example, when most of the structure, such as a vehicle or machine, is connected to ground. In such cases, it is safer to disconnect the load from the battery than from ground. No dangerously high voltages appear at the output terminals of the BMS system. Also, connector corrosion is reduced because there is no voltage across the load in the off state due to aging. Another benefit is that all devices in the BMS share a common ground reference. This means that the negative terminal of the battery pack is often connected to system ground for easy reference and control circuit grounding. Complex ground separation is not required. Even when the AFE disconnects the battery, the system ground remains connected, allowing communication with the AFE for critical functions such as safety monitoring.
  • High-side MOSFET switches have the following disadvantages: They are generally more complex to manufacture than low-side switches, which means the BMS is more expensive than designs that use low-side switches.
  • the additional circuitry required to drive the high-side switch (often requiring a level shifter or dedicated driver IC) complicates the BMS design and increases PCB space. Fully turning on the switch requires a gate drive voltage higher than the total battery voltage, which may require a separate charge pump circuit to generate the high voltage required for reliable operation. This additional circuitry increases complexity and potential points of failure within the BMS.
  • Low-side MOSFET switches offer several advantages in certain applications. They are generally easier to manufacture than high-side switches, which translates into lower costs for BMS systems. Because they operate from the low-voltage side (negative/ground terminal) of the battery, they do not require complex gate drive circuitry. A separate charge pump circuit is also not required. This results in fewer components and simplifies the BMS design. Low-side switches are sometimes available with higher current ratings than high-side switches with similar voltage specifications. This is advantageous for applications requiring high discharge currents. Additionally, placing a low-side switch together with an AFE low-side current sense greatly simplifies the wiring connections on the positive/power side of the battery, providing the benefits of lower costs and a simplified connection design.
  • low-side switches also have significant drawbacks that make them unsuitable for most BMS applications.
  • the low-side MOSFET switch controls the ground connection; when the switch is turned on, current flows, but when turned off, it simply opens the ground-side circuit.
  • the AFE opens the connection, it disconnects the system ground, potentially disrupting communication and control between devices.
  • the additional circuitry and complex control logic required increases design complexity, potentially negating the cost and simplicity benefits.
  • high-side switches are the preferred choice for most BMS applications due to their superior safety control and compatibility with common ground connections.
  • low-side switches may be considered for certain non-common ground BMS designs or other applications with lower safety requirements and cost constraints, as long as safety can be addressed by alternative means.
  • the inventors have therefore created a single transistor driver circuit that can be used to control both high-side and low-side transistor switches. This allows a single AFE to be used for two different applications, thereby reducing product and test development time. It also simplifies customer integration by eliminating the need to extensively rewrite separate MCU code for two different FET driver applications.
  • FIG. 3 is a diagram showing two operating modes of a transistor drive circuit (FET driver) 100 according to an embodiment.
  • the transistor drive circuit 100 is an innovative FET driver (hereinafter also referred to as FET driver 100) that functions as both a high-side driver and a low-side driver and can select its operating mode based on a control signal.
  • FET driver 100 an innovative FET driver that functions as both a high-side driver and a low-side driver and can select its operating mode based on a control signal.
  • the disclosed technology provides a dual-mode FET driver 100 that utilizes a dynamically adjustable switching sequence and a charged flying capacitor CF, allowing the same circuit configuration to drive FETs (transistor switches T1 and T2 that constitute a bidirectional switch) in either high-side or low-side applications.
  • FIG. 3(a) shows an embodiment of the FET driver 100 in high-side FET driver mode.
  • FIG. 3(b) shows an embodiment of the FET driver 100 in low-side FET driver mode.
  • This embodiment of the present invention comprises a CHG terminal output that drives a first FET (T1) connecting between the battery power supply (positive terminal VBAT of the battery stack 200) or ground (negative terminal VPACK_N of the load 300) and the second FET (T2), a DIS terminal output that drives a second FET (T2) that connects between the first FET (T1) and the load input (positive terminal VPACK_P of the load 300) or ground (negative terminal of the battery stack 200), a flying capacitor CF that connects between the CP terminal and the CN terminal, and a logic input Loside_EN terminal that is a selection terminal for selecting the operating mode of the FET driver 100.
  • the VBAT terminal is the power input from the battery stack 200 to the FET driver 100
  • the VPACK terminal is the output terminal to the load 300.
  • the flying capacitor CF is charged by an internal circuit that provides the charge necessary to turn on the two FETs (T1 and T2).
  • the FET driver 100 functions as a low-side driver when the Loside_EN terminal (selection terminal) is set high, and as a high-side driver when set low.
  • a logic input to this Loside_EN terminal changes the connection of the CP and CN terminals of the flying capacitor CF, placing the two FETs (T1 and T2) in high-side or low-side mode accordingly.
  • the flying capacitor CF In high-side mode, the flying capacitor CF is internally connected to T1 or T2 with respect to the battery power supply. In low-side mode, the flying capacitor CF is internally connected to T1 or T2 with respect to the battery ground.
  • Advantages of the FET driver 100 according to this embodiment include a reduction in the number of components required to drive the FET, a reduction in the space occupied on the printed circuit board, a reduction in development and testing time, and ease of integration into various system architectures. Furthermore, the FET driver 100 according to this embodiment reduces the need to rewrite microcontroller unit (MCU) code for various applications (high-side driver and low-side driver), significantly improving the efficiency of product development.
  • MCU microcontroller unit
  • FIG. 4A is a block diagram showing the internal circuit configuration of FIG. 3A when the FET driver 100 according to the embodiment is in a high-side configuration.
  • the switches in the SW_A block are connected between the internal reference voltage buffer 101 (also referred to as "internal VREF buffer 101") and the flying capacitor CF via the CP terminal and the CN terminal.
  • the flying capacitor CF is charged by the internal reference voltage buffer 101 when both switches in the SW_A block are closed.
  • the switches B1 and B2 in the SW_B block are connected between the VBAT terminal and the CN terminal, and between the CHG terminal and the CP terminal, respectively.
  • the first FET (T1) connected to the CHG terminal is turned on by the voltage across the flying capacitor CF, which is connected with the VBAT terminal as the reference.
  • the switches C1 and C2 in the SW_C block are connected between the VPACK terminal and the CP terminal, and between the DIS terminal and the CN terminal, respectively.
  • the second FET (T2) connected to the DIS terminal is turned on by the voltage across the flying capacitor CF, which is connected referenced to the VPACK terminal.
  • SW_OFF1 is connected between the VPACK and DIS terminals.
  • SW_OFF2 is connected between the VBAT and CHG terminals.
  • SW_OFF1 and SW_OFF2 can be used to turn off the first FET (T1) and the second FET (T2), respectively.
  • Logic control unit 102 is an example of a control circuit that provides all the necessary control signals for SW_A, SW_B, SW_C, SW_OFF1, and SW_OFF2.
  • FIG. 4B is a block diagram showing the internal circuit configuration of FIG. 3B when the FET driver 100 according to the embodiment is in a low-side configuration.
  • the difference between FIG. 4B and FIG. 4A is the switching conditions of the SW_B, SW_C, and SW_OFF2 blocks that enable the FET driver 100 to operate in a low-side configuration.
  • Switch B1 in the SW_B block is always open because the output voltage of the CHG terminal connected to the first FET (T1) must be referenced to ground.
  • Switch C2 in the SW_C block is closed when switch B2 or switch C1 is closed, thereby shorting the CN terminal (i.e., the negative terminal of the flying capacitor CF) to ground via the VPACK terminal.
  • the connection of the negative terminal of the flying capacitor CF is not limited to the VPACK terminal, but can also be connected to any other ground terminal within the FET driver 100.
  • the internal reference voltage buffer 101 may be configured to be provided outside the FET driver 100 and connected to the SW_A block provided in the FET driver 100 from outside the FET driver 100.
  • Figure 5A is a timing chart showing the output of the logic control unit 102 when the FET driver 100 according to the embodiment operates in high-side mode. It shows the on (High) and off (Low) timing of SW_A, SW_B, and SW_C. In this mode of operation, SW_A turns on both switches A1 and A2, SW_B turns on both switches B1 and B2, and SW_C turns on both switches C1 and C2.
  • SW_A first turns on momentarily to charge flying capacitor CF ("CF charge to VREF"), then SW_B turns on momentarily to turn on first FET (T1) ("CF discharge to CHG pin”), then SW_A turns on momentarily again to refresh flying capacitor CF ("CF charge to VREF"), then SW_C turns on momentarily to turn on second FET (T2) ("CF discharge to DIS pin”).
  • This cycle repeats, keeping the voltages across flying capacitor CF, the gate-source of first FET (T1), and the gate-source of second FET (T2) constant.
  • the gate-source capacitances of first FET (T1) and second FET (T2) hold the voltage across flying capacitor CF, keeping both FETs on until the next cycle refresh.
  • FIG. 5B is a timing chart showing the output of the logic control unit 102 when the FET driver 100 according to the embodiment operates in low-side mode.
  • the operation sequence is similar to the high-side mode shown in FIG. 5A, repeating the cycle of SW_A, SW_B, SW_A, SW_C.
  • the difference lies in the switching states of switches B1 and C2, which enable operation of the low-side FET driver.
  • Switch B1 is always off during all periods of SW_A, SW_B, and SW_C.
  • Switch C2 is on during periods of SW_B and SW_C.
  • the arrows in these diagrams indicate the charging and discharging of the flying capacitor CF.
  • the switching sequence is SW_A ⁇ SW_B ⁇ SW_A ⁇ SW_C, as explained in Figure 5A.
  • FIG. 6A shows the operation of the high-side FET driver 100 when SW_A is on.
  • the internal VREF buffer 101 is connected to the flying capacitor CF via the CP and CN terminals by a switch in the SW_A block. This allows the internal VREF buffer 101 to charge the flying capacitor CF while SW_A is on.
  • Figure 6B shows the operation of the high-side FET driver 100 when SW_B is on.
  • the CP terminal of the flying capacitor CF is connected to the CHG terminal via switch B2 in the SW_B block.
  • the CN terminal of the flying capacitor CF is connected to the VBAT terminal via switch B1 in the SW_B block.
  • the first FET (T1) connected to the CHG terminal is turned on by the voltage of the flying capacitor CF, which is connected with the VBAT terminal as the reference.
  • Figure 6C shows the operation of the high-side FET driver 100 when SW_C is on.
  • the CP terminal of the flying capacitor CF is connected to the DIS terminal via switch C1 in the SW_C block.
  • the CN terminal of the flying capacitor CF is connected to the VPACK terminal via switch C2 in the SW_C block.
  • the second FET (T2) connected to the DIS terminal is turned on by the voltage of the flying capacitor CF, which is connected with the VPACK terminal as the reference.
  • the voltages across the CHG terminal of the first FET (T1) and the DIS terminal of the second FET (T2) are continuously refreshed by the CP and CN terminals of the flying capacitor CF, so the first FET (T1) and the second FET (T2) remain on.
  • the voltage of the flying capacitor CF is also continuously refreshed by the internal VREF buffer 101.
  • switches B1 and B2 in the SW_B block remain off during the SW_B period in the switching sequence. This prevents the flying capacitor CF from turning on the first FET (T1) connected to the CHG terminal.
  • the switch in the SW_A block is always turned on when SW_A is selected. This keeps the flying capacitor CF refreshed for the next FET turn-on.
  • the arrows in these diagrams indicate the charging and discharging of the flying capacitor CF.
  • Figure 7A shows the operation of the low-side FET driver 100 when SW_A is on.
  • the internal VREF buffer 101 is connected to the flying capacitor CF via the CP and CN terminals by a switch in the SW_A block. This allows the internal VREF buffer 101 to charge the flying capacitor CF while SW_A is on.
  • Figure 7B shows the operation of the low-side FET driver 100 when SW_B is on.
  • the CP terminal of the flying capacitor CF is connected to the CHG terminal via switch B2 in the SW_B block.
  • the CN terminal of the flying capacitor CF is connected to the VPACK terminal via switch C2 in the SW_C block.
  • the first FET (T1) connected to the CHG terminal is turned on by the voltage of the connected flying capacitor CF, with the ground level used as reference via the VPACK terminal.
  • FIG. 7C shows the operation of the low-side FET driver 100 in the case of SW_C.
  • the CP terminal of the flying capacitor CF is connected to the DIS terminal via switch C1 in the SW_C block.
  • the CN terminal of the flying capacitor CF is connected to the VPACK terminal via switch C2 in the SW_C block.
  • the second FET (T2) connected to the DIS terminal is turned on by the voltage of the connected flying capacitor CF, with the ground level used as reference via the VPACK terminal.
  • the voltage across both terminals of flying capacitor CF is continuously refreshed by the CP and CN terminals, so the first FET (T1) connected to the CHG terminal and the second FET (T2) connected to the DIS terminal remain on. Similarly, the voltage across flying capacitor CF is also continuously refreshed by the internal VREF buffer 101.
  • switch B2 in the SW_B block and switch C2 in the SW_C block remain off during the SW_B period in the switching sequence. This prevents the flying capacitor CF from turning on the first FET (T1) connected to the CHG terminal.
  • the switch in the SW_A block is always on when SW_A is on. This keeps the flying capacitor CF refreshed for the next FET on.
  • the FET driver 100 configuration shows that by changing the switching sequence, the high-side FET driver configuration can be used as a low-side FET driver configuration. These configurations can be selected by the logic state represented by Loside_EN. By using a flying capacitor CF via the CP and CN terminals, the high-side FET or low-side FET can be turned on at that voltage.
  • the FET driver 100 allows one product to be used for two different applications, thereby reducing product and test development time. It also simplifies customer integration by eliminating the need to extensively rewrite separate MCU code for two different FET driver applications.
  • the FET driver 100 is provided with two transistor switches (T1 and T2) as bidirectional switches, but only one of the two transistor switches (T1 or T2) may be provided as a unidirectional switch.
  • (Modification of the embodiment) 8 is a block diagram showing the circuit configuration of a transistor driver circuit 100a according to a modified embodiment, which drives a transistor switch T1 connected to the positive terminal of a battery stack 200.
  • the transistor driver circuit 100a according to this modified embodiment is a transistor driver circuit for a battery stack 200 including one or more battery cells.
  • the transistor driver circuit 100a includes a driver circuit 110 for the transistor switch T1, which disconnects a load 300 connected to the battery stack 200.
  • the driver circuit 110 can activate the transistor switch T1 regardless of the position of the transistor switch T1 at the positive terminal 400 or the negative terminal 500 of the battery stack 200 (i.e., whether the transistor switch T1 is in high-side mode or low-side mode).
  • the position of the transistor switch T1 can be selected by a logic input 112 (Loside_EN terminal in this embodiment).
  • the transistor driver circuit 100a includes a logic control unit 102 (not shown) that controls each switch shown in FIG. 8 so that it operates in high-side mode or low-side mode depending on the logic input from the logic input 112.
  • FIG. 9 shows two operating modes of a transistor drive circuit 100a according to a modified embodiment. More specifically, FIG. 9(a) shows the circuit configuration of the transistor drive circuit 100a when driving a transistor switch T1 connected to the positive terminal of the battery stack 200, and FIG. 9(b) shows the circuit configuration of the transistor drive circuit 100a when driving a transistor switch T1 connected to the negative terminal of the battery stack 200.
  • the transistor drive circuit 100a of this modified example includes an internal reference voltage buffer 101 and a flying capacitor 104 connected to the internal reference voltage buffer 101.
  • the transistor switch T1 when the transistor switch T1 is placed between the negative electrode 500 (VBAT_N) of the battery stack 200 and the negative terminal VBAT_N_OUT of the load 300, the CN terminal of the flying capacitor 104 is switched to the first reference voltage 600.
  • the transistor switch T1 is placed between the positive electrode 400 (VBAT_P) of the battery stack 200 and the positive terminal VBAT_P_OUT of the load 300, the CN terminal of the flying capacitor 104 is switched to the second reference voltage 700 (VBAT_P).
  • the first reference voltage 600 is the voltage of the negative electrode 500 of the battery stack 200
  • the second reference voltage 700 is the voltage of the positive electrode 400 of the battery stack 200.
  • the transistor switch T1 is an FET.
  • the transistor drive circuit 100a is a transistor drive circuit that controls a transistor switch T1 connected between a battery stack 200 including one or more battery cells and a load 300. It includes a pair of capacitor connection terminals (CP terminal and CN terminal) to which a flying capacitor 104 is connected, an internal reference voltage buffer 101 that generates a voltage to be applied between two terminals of the transistor switch T1 to activate the transistor switch T1, and a logic control unit 102 (not shown) that temporarily connects the internal reference voltage buffer 101 to the pair of capacitor connection terminals (CP terminal and CN terminal) to charge the flying capacitor 104 with the voltage generated by the internal reference voltage buffer 101, and then temporarily connects the transistor switch T1 to one of the pair of capacitor connection terminals (CP terminal and CN terminal), thereby activating the transistor switch T1.
  • CP terminal and CN terminal to which a flying capacitor 104 is connected
  • an internal reference voltage buffer 101 that generates a voltage to be applied between two terminals of the transistor switch T1 to activate the transistor switch T1
  • the transistor switch T1 is controlled via the flying capacitor 104 under the control of the logic control unit 102 (not shown), thereby realizing a single transistor drive circuit that can selectively control both the high-side transistor switch and the low-side transistor switch.
  • the internal reference voltage buffer 101 may also be provided external to the transistor drive circuit 100a and connected to the transistor drive circuit 100a from outside the transistor drive circuit 100a.
  • the transistor drive circuit 100a further includes a selection terminal (logic input 112) to which a logic signal is input for selecting whether the transistor switch T1 is connected to the positive electrode or the negative electrode of the battery stack 200.
  • the logic control unit 102 controls the reference terminal of the two terminals of the transistor switch T1 to be connected to the first reference voltage 600 when the transistor switch T1 is temporarily connected to one of the pair of capacitor connection terminals (CP terminal and CN terminal), and when the logic signal indicates that the transistor switch T1 is connected to the positive electrode of the battery stack 200, the logic control unit 102 may control the reference terminal of the two terminals of the transistor switch T1 to be connected to the second reference voltage 700 when the transistor switch T1 is temporarily connected to one of the pair of capacitor connection terminals (CP terminal and CN terminal).
  • the operating mode of the transistor drive circuit 100a can be selectively switched between an operating mode that controls the high-side transistor switch and an operating mode that controls the low-side transistor switch, depending on the logic signal input to the selection terminal.
  • first reference voltage 600 may be the voltage of the negative electrode of the battery stack 200
  • second reference voltage 700 may be the voltage of the positive electrode of the battery stack 200. This allows the transistor switch T1 to be activated using the voltages of the positive and negative electrodes of the battery stack 200 as reference voltages.
  • the transistor switch T1 may be a field-effect transistor. This allows for the realization of a transistor drive circuit 100a in which the widely used FET is used as the transistor switch T1.
  • the transistor drive circuit 100a may further include a flying capacitor 104.
  • the transistor drive circuit 100a may also include a pair of switches that temporarily connect the internal reference voltage buffer 101 to a pair of capacitor connection terminals (CP terminal and CN terminal), and a switch that temporarily connects the transistor switch T1 to one of the pair of capacitor connection terminals (CP terminal and CN terminal).
  • the FET driver 100 is a transistor drive circuit that controls a bidirectional switch including two series-connected transistor switches T1 and T2, which is connected between a battery stack 200 including one or more battery cells and a load 300, and includes a pair of capacitor connection terminals (CP terminal and CN terminal) to which a flying capacitor 104 is connected, and a voltage for activating the two transistor switches T1 and T2, which is used when the transistor switches T1 and T2 are activated.
  • the circuit includes an internal reference voltage buffer 101 that generates a voltage to be applied between two terminals connected to the internal reference voltage buffer 101 and a pair of capacitor connection terminals (CP terminal and CN terminal), and a logic control unit 102 (not shown in FIG. 10) that temporarily connects the internal reference voltage buffer 101 to a pair of capacitor connection terminals (CP terminal and CN terminal) to charge the flying capacitor 104 with the voltage generated by the internal reference voltage buffer 101, and then temporarily connects each of the two transistor switches T1 and T2 to one of the pair of capacitor connection terminals (CP terminal and CN terminal), thereby activating the transistor switches T1 and T2.
  • the transistor switches T1 and T2 are controlled via the flying capacitor 104 under the control of the logic control unit 102 (not shown in Figure 10), thereby realizing a single transistor drive circuit that can selectively control both the high-side transistor switch and the low-side transistor switch.
  • the internal reference voltage buffer 101 may be provided outside the transistor drive circuit 100 and connected to the transistor drive circuit 100 from outside the transistor drive circuit 100.
  • the FET driver 100 further includes a selection terminal (Loside_EN terminal) to which a logic signal indicating whether the bidirectional switches T1 and T2 are connected to the positive electrode or the negative electrode of the battery stack 200 is input.
  • the logic control unit 102 (not shown in FIG.
  • the transistor switch T1 or T2 may temporarily connect the transistor switch T1 or T2 to one of the pair of capacitor connection terminals (CP terminal and CN terminal) when the CN terminal is connected to the first reference voltage 600 if the logic signal input to the selection terminal indicates that the bidirectional switch should be connected to the negative electrode of the battery stack 200, and temporarily connect the transistor switch T1 or T2 to one of the pair of capacitor connection terminals (CP terminal and CN terminal) when the CN terminal is connected to the second reference voltage 700 if the logic signal input to the selection terminal indicates that the bidirectional switch should be connected to the positive electrode of the battery stack 200.
  • the operating mode of the FET driver 100 can be selectively switched between an operating mode that controls the high-side transistor switch and an operating mode that controls the low-side transistor switch, depending on the logic signal input to the selection terminal.
  • first reference voltage 600 may be the voltage of the negative electrode of the battery stack 200
  • second reference voltage 700 may be the voltage of the positive electrode of the battery stack 200. This allows the transistor switches T1 and T2 to be activated using the voltages of the positive and negative electrodes of the battery stack 200 as reference voltages.
  • each of the two transistor switches T1 and T2 may be a field-effect transistor. This realizes a transistor drive circuit 100a in which the widely used FETs are used as the transistor switches T1 and T2.
  • the FET drivers 100 and 100a may further include a flying capacitor 104.
  • the FET drivers 100 and 100a may further include a pair of switches SW_A that temporarily connect the internal reference voltage buffer 101 to a pair of capacitor connection terminals (CP terminal and CN terminal), and switches SW_B and SW_C that temporarily connect each of the two transistor switches T1 and T2 to one of the pair of capacitor connection terminals (CP terminal and CN terminal).
  • the internal reference buffer 101 used to charge the flying capacitor can also be configured external to the transistor driver circuits 100 and 100a. This further simplifies the design of the transistor driver circuits 100 and 100a while also providing greater flexibility in the reference voltages required to drive different types of transistor switches.
  • FETs are used as transistor switches, but this is not limiting and other semiconductor switches such as IGBTs (insulated gate bipolar transistors) may also be used.
  • IGBTs insulated gate bipolar transistors
  • the transistor drive circuit controls a transistor switch connected between a battery stack including one or more battery cells and a load
  • the transistor switch controlled by the transistor drive circuit is not limited to this type of connection and may, for example, be connected between a DC voltage source and a load.
  • the present invention can be used as a transistor drive circuit, particularly as a transistor drive circuit that controls a transistor switch connected between a battery stack and a load.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)

Abstract

トランジスタ駆動回路（１００ａ）は、電池スタック（２００）と負荷（３００）との間に接続されるトランジスタスイッチ（Ｔ１）を制御する回路であって、フライングコンデンサ（１０４）が接続される１対のコンデンサ接続端子（ＣＰ端子及びＣＮ端子）と、トランジスタスイッチ（Ｔ１）をアクティブにするための電圧であってトランジスタスイッチ（Ｔ１）が有する２つの端子の間に印加するための電圧を生成する内部基準電圧バッファ（１０１）と、内部基準電圧バッファ（１０１）と１対のコンデンサ接続端子とを一時的に接続することでフライングコンデンサ（１０４）に内部基準電圧バッファ（１０１）が生成した電圧を充電させた後に、トランジスタスイッチ（Ｔ１）と１対のコンデンサ接続端子の一つとを一時的に接続することでトランジスタスイッチ（Ｔ１）をアクティブにするロジック制御ユニット（１０２）とを備える。

Description

トランジスタ駆動回路
　本発明は、トランジスタ駆動回路に関し、特に、電池スタックと負荷との間に接続されるトランジスタスイッチを制御するトランジスタ駆動回路に関する。
　ＭＯＳＦＥＴスイッチ制御を備えた電池管理システム（ＢＭＳ）は、ＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスタ）と呼ばれる特殊なタイプのトランジスタを使用して、電池パックと負荷間の接続を管理する。ＭＯＳＦＥＴは電圧制御スイッチのように動作する。ゲート端子に電圧を印加することで、スイッチをオンに（電流を流す）したり、オフに（電流を遮断）したりできる。ＢＭＳでは、アナログフロントエンド（ＡＦＥ）がＭＯＳＦＥＴスイッチのゲート電圧を管理する。ＡＦＥが電池を切断する必要がある場合（過充電、充電不足、又はその他の安全上の懸念のため）、ＭＯＳＦＥＴをオフにして、電池から負荷への電流の流れを停止するか、充電器から電池への電流の流れを停止する。
　ＭＯＳＦＥＴスイッチのＡＦＥ制御には２つのタイプがある。１つ目のタイプはハイサイドＭＯＳＦＥＴスイッチ制御で、ＭＯＳＦＥＴはＬｉ－ｉｏｎ電池スタックの最も正の端子と負荷の正の端子（又は充電器の正の端子）との間に配置される（例えば、特許文献１参照）。２番目のタイプはローサイドＭＯＳＦＥＴスイッチ制御で、ＭＯＳＦＥＴはＬｉ－ｉｏｎ電池スタックの最も負の端子と負荷の負の端子（又は充電器の負の端子）との間に配置される。ハイサイドＭＯＳＦＥＴは、電源側（高電圧）接続に沿った電流の流れを許可又はブロックする。一方、ローサイドＭＯＳＦＥＴは、接地側（低電圧）接続に沿った電流の流れを許可又はブロックする。
特開２０２１－１５８７５２号公報
　１つ目のタイプであるハイサイドＭＯＳＦＥＴスイッチ制御を行うトランジスタ駆動回路、及び、２番目のタイプであるローサイドＭＯＳＦＥＴスイッチ制御を行うトランジスタ駆動回路は、それぞれ、メリット及びデメリットをもち、独立した異なる回路で実現され、アプリケーションに応じて、選択的に使用される。
　本発明は、ハイサイドトランジスタスイッチの制御、及び、ローサイドトランジスタスイッチの制御の両方を選択的に行うことができる１つのトランジスタ駆動回路を提供することを目的とする。
　上記目的を達成するために、本発明の一形態に係るトランジスタ駆動回路は、１以上の電池セルを含む電池スタックと負荷との間に接続されるトランジスタスイッチを制御するトランジスタ駆動回路であって、フライングコンデンサが接続される１対のコンデンサ接続端子と、前記トランジスタスイッチをアクティブにするための電圧であって前記トランジスタスイッチが有する２つの端子の間に印加するための電圧を生成する内部基準電圧バッファと、前記内部基準電圧バッファと前記１対のコンデンサ接続端子とを一時的に接続することで前記フライングコンデンサに前記内部基準電圧バッファが生成した電圧を充電させた後に、前記トランジスタスイッチと前記１対のコンデンサ接続端子の一つとを一時的に接続することで前記トランジスタスイッチをアクティブにする制御回路とを備える。
　本発明により、ハイサイドトランジスタスイッチの制御、及び、ローサイドトランジスタスイッチの制御の両方を選択的に行うことができる１つのトランジスタ駆動回路が提供される。
図１は、従来のハイサイドＭＯＳＦＥＴスイッチ制御を行うトランジスタ駆動回路を示すブロック図である。 図２は、従来のローサイドＭＯＳＦＥＴスイッチ制御を行うトランジスタ駆動回路を示すブロック図である。 図３は、実施の形態に係るトランジスタ駆動回路（ＦＥＴドライバ）の２つの動作モードを示す図である。 図４Ａは、実施の形態に係るＦＥＴドライバがハイサイド構成の場合の、図３の（ａ）の内部の回路構成を示すブロック図である。 図４Ｂは、実施の形態に係るＦＥＴドライバがローサイド構成の場合の、図３の（ｂ）の内部の回路構成を示すブロック図である。 図５Ａは、実施の形態に係るＦＥＴドライバがハイサイドモードで動作する場合のロジック制御ユニットの出力を示すタイミングチャートである。 図５Ｂは、実施の形態に係るＦＥＴドライバがローサイドモードで動作する場合のロジック制御ユニットの出力を示すタイミングチャートである。 図６Ａは、Ｌｏｓｉｄｅ＿ＥＮ＝ｌｏｗのときのハイサイドモードでの実施の形態に係るＦＥＴドライバの動作シーケンス（ＳＷ＿Ａ）を示す図である。 図６Ｂは、図６Ａに続く、Ｌｏｓｉｄｅ＿ＥＮ＝ｌｏｗのときのハイサイドモードでの実施の形態に係るＦＥＴドライバの動作シーケンス（ＳＷ＿Ｂ）を示す図である。 図６Ｃは、図６Ｂに続く、Ｌｏｓｉｄｅ＿ＥＮ＝ｌｏｗのときのハイサイドモードでの実施の形態に係るＦＥＴドライバの動作シーケンス（ＳＷ＿Ｃ）を示す図である。 図７Ａは、Ｌｏｓｉｄｅ＿ＥＮ＝ｈｉｇｈのときのローサイドモードの実施の形態に係るＦＥＴドライバの動作シーケンス（ＳＷ＿Ａ）を示す図である。 図７Ｂは、図７Ａに続く、Ｌｏｓｉｄｅ＿ＥＮ＝ｈｉｇｈのときのローサイドモードの実施の形態に係るＦＥＴドライバの動作シーケンス（ＳＷ＿Ｂ）を示す図である。 図７Ｃは、図７Ｂに続く、Ｌｏｓｉｄｅ＿ＥＮ＝ｈｉｇｈのときのローサイドモードの実施の形態に係るＦＥＴドライバの動作シーケンス（ＳＷ＿Ｃ）を示す図である。 図８は、電池スタックの正極に接続されたトランジスタスイッチを駆動する、実施の形態の変形例に係るトランジスタ駆動回路の回路構成を示すブロック図である。 図９は、実施の形態の変形例に係るトランジスタ駆動回路の２つの動作モードを示す図である。 図１０は、図４Ａ及び図４Ｂをまとめて簡素化して示す、実施の形態に係るＦＥＴドライバの主要な回路構成を示すブロック図である。
　（発明者らが得た知見）
　リチウムイオン（Ｌｉ－ｉｏｎ）電池の使用は、人間の日常生活に大きな影響を与え、強力でポータブルな電子機器の開発を可能にした。リチウムイオン電池は、エネルギー密度が高く、寿命が長く、充電可能なため、ラップトップや携帯電話などのポータブル電子機器に最適であり、２０００年代に採用が急増した。用途は、デジタルカメラ、電動工具、医療機器、さらには近年では電気自動車（ＥＶ）、エネルギー貯蔵にまで拡大した。安全性、エネルギー密度、充電速度、コスト削減に焦点を当てたＬｉイオン技術の改善に向けた多くの研究が続いている。Ｌｉイオン電池は、当面の間、ポータブル電子機器、エネルギー貯蔵、ＥＶで普及し続けると予想される。
　積層型Ｌｉイオン電池システムは、直列又は並列に電気的に接続された複数のリチウムイオンセルを組み合わせて、必要な電圧又は容量を実現する。安全性と最適なパフォーマンスを確保するために、このシステムには、積層セルのさまざまなパラメータを厳密に監視する電池管理システム（ＢＭＳ）が必要である。スタック型リチウムイオンＢＭＳでは、アナログフロントエンド（ＡＦＥ）とマイクロコントローラユニット（ＭＣＵ）という２つの主要コンポーネントが連携して、測定、制御、通信を処理する。ＡＦＥとＭＣＵは補完的なチームを形成する。ＡＦＥは電池のアナログ特性の高精度測定を提供し、ＭＣＵはこのデータを解釈して制御の決定を行い、通信を可能にする。ＢＭＳは安全カットオフを使用して、電池が安全動作領域外で動作しないようにし、電池自体、電池が電力を供給するデバイス、及び周囲の環境を保護する。これらのカットオフは通常、電圧、電流、温度に焦点を当てており、電池が安全限界外で動作した場合に発生する可能性のある火災、爆発、及びパフォーマンスの低下を防ぐことができる。
　Ｌｉ－ｉｏｎ電池は、電池管理システム（ＢＭＳ）と連携することで大きなメリットを得られる。ＢＭＳでは、ＡＦＥがＭＣＵと物理的な電池パック間のインターフェイスとして機能する。ＡＦＥは、電圧、電流、温度を表す連続的な電気信号である電池のアナログ信号を処理する。Ｌｉ－ｉｏｎ電池は、他の電池技術に比べて本質的に不安定である。過熱、過充電、過放電の影響を受けやすく、火災や爆発につながる可能性がある。ＡＦＥは、電池パック内の各セルの電圧、電流、温度などの重要なパラメータを継続的に監視する。
　ＡＦＥが危険な状態を検出すると、損傷を防ぐために電池を切断したり、充電／放電電流を減らして電池を冷却したりするなどの修正措置を講じることができる。個々のセル電圧の監視は非常に重要である。ＡＦＥは、スタック内の各セルの電圧を継続的に測定する。セルの電圧が安全限界を超えると、ＡＦＥはセルのバランス調整や電池の切断などの保護アクションをトリガーできる。セルが特定の安全電圧以下で放電されると、深放電が発生し、セルが永久に損傷する可能性がある。ＢＭＳは、臨界低電圧に達する前に電池を切断することで、これを防ぐことができる。
　ＡＦＥは、電池スタックに出入りする総電流を監視する。これにより、過電流を防止できる。充電又は放電電流が安全限界を超えると、それを制限してセルを損傷から保護できる。電流を監視することで、Ｌｉ－ｉｏｎエネルギーフローを追跡できる。ＢＭＳは、電池の残容量を推定し、放電率に関する情報を提供できる。
　Ｌｉ－ｉｏｎ電池は温度に敏感である。ＡＦＥは、複数の場所で電池スタックの温度を監視する。これにより、過熱を防止できる。温度が安全限界を超えると、ＢＭＳは充電／放電電流の低減や電池の切断などのアクションをトリガーできる。温度は電池のパフォーマンスにも影響する。ＢＭＳは、ＡＦＥによる温度測定値に基づいて充電アルゴリズムを調整し、充電効率を最適化できる。
　ＭＯＳＦＥＴスイッチ制御を備えた電池管理システム（ＢＭＳ）は、ＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスタ）と呼ばれる特殊なタイプのトランジスタを使用して、電池パックと負荷間の接続を管理する。ＭＯＳＦＥＴは電圧制御スイッチのように動作する。ゲート端子に電圧を印加することで、スイッチをオンに（電流を流す）したり、オフに（電流を遮断）したりできる。ＢＭＳでは、ＡＦＥがＭＯＳＦＥＴスイッチのゲート電圧を管理する。ＡＦＥが電池を切断する必要がある場合（過充電、充電不足、又はその他の安全上の懸念のため）、ＭＯＳＦＥＴをオフにして、電池から負荷への電流の流れを停止するか、充電器から電池への電流の流れを停止する。
　ＭＯＳＦＥＴスイッチのＡＦＥ制御には２つのタイプがある。１つ目のタイプはハイサイドＭＯＳＦＥＴスイッチ制御で、図１に示すように、ＭＯＳＦＥＴはＬｉ－ｉｏｎ電池スタックの最も正の端子と負荷の正の端子（又は充電器の正の端子）との間に配置される。図１は、従来のハイサイドＭＯＳＦＥＴスイッチ制御を行うトランジスタ駆動回路（High Side FET Driver）１０を示すブロック図である。ＣＨＧ端子とＤＩＳ端子は、バッテリースタック２００の正極端子と負荷３００の正極端子とを接続する経路に設けられたＭＯＳＦＥＴスイッチＴ１とＴ２をそれぞれ制御する端子である。スイッチＴ１をオンにするには、ＣＨＧ端子はＶＢＡＴ端子を基準とするしきい値電圧を出力する必要がある。スイッチＴ２をオンにするには、ＤＩＳ端子はＶＰＡＣＫ端子を基準とするしきい値電圧を出力する必要がある。
　２番目のタイプはローサイドＭＯＳＦＥＴスイッチ制御で、図２に示すように、ＭＯＳＦＥＴはＬｉ－ｉｏｎ電池スタックの最も負の端子と負荷の負の端子（又は充電器の負の端子）との間に配置される。図２は、従来のローサイドＭＯＳＦＥＴスイッチ制御を行うトランジスタ駆動回路（Low Side FET Driver）２０を示すブロック図である。ＣＨＧ端子とＤＩＳ端子は、バッテリースタック２００の負極端子と負荷３００の負極端子を接続する経路に設けられたＭＯＳＦＥＴスイッチＴ３とＴ４をそれぞれ制御する端子である。スイッチＴ３をオンにするには、ＤＩＳ端子はＶＳＳ端子を基準とするしきい値電圧を出力する必要がある。スイッチＴ４をオンにするには、ＣＨＧ端子は負荷３００の負極端子を基準とするしきい値電圧を出力する必要がある。
　ハイサイドＭＯＳＦＥＴは、電源側（高電圧）接続に沿った電流の流れを許可又はブロックする。一方、ローサイドＭＯＳＦＥＴは、接地側（低電圧）接続に沿った電流の流れを許可又はブロックする。
　トランジスタドライバの出力要件により、ハイサイドシステム用に設計されたＡＦＥはローサイドシステムには使用できない（その逆も同様である）。異なるタイプのＭＯＳＦＥＴスイッチシステムには、異なるＡＦＥモデルを選択する必要がある。メーカーは異なる製品アプリケーションを製造しているが、どちらのスイッチシステムにも異なるＡＦＥを選択する必要がある。設計されたＡＦＥシステムボードは、ハイサイドＭＯＳＦＥＴスイッチとローサイドＭＯＳＦＥＴスイッチとの間で互換性がない。したがって、メーカーが異なるＡＦＥシステムボードを製造するには、より多くのコストが発生する。
　ＡＦＥのハイサイドＭＯＳＦＥＴスイッチとローサイドＭＯＳＦＥＴスイッチのどちらを選択するかは、電池電圧と電流の要件、システムコストの制約、設計の複雑さの考慮事項、安全性の優先順位など、さまざまな要因によって異なる。
　ハイサイドＭＯＳＦＥＴスイッチとローサイドＭＯＳＦＥＴスイッチの両方に、ＮチャネルパワーＭＯＳＦＥＴが使用されている。ＮチャネルパワーＭＯＳＦＥＴは、多くのアプリケーション、特にスタックされたリチウムイオン電池管理システム（ＢＭＳ）を考慮すると、ＰチャネルパワーＭＯＳＦＥＴよりも一般的にいくつかの利点がある。ＮチャネルＭＯＳＦＥＴは伝導に電子を使用するが、これはＰチャネルＭＯＳＦＥＴで使用される正孔と比較して本質的に高い移動度を持っている。これは、Ｎチャネルデバイスのオン抵抗（電流を伝導するときの抵抗）が低いことを意味する。オン抵抗が低いということは、動作中に熱として失われるエネルギーが少なくなるため、ＢＭＳ回路の効率が高くなり、電池電源を使用するデバイスの動作時間を長くするために特に重要である。ＮチャネルパワーＭＯＳＦＥＴは、一般に、同様の仕様のＰチャネルデバイスと比較して、より広く入手可能で、コストが低い傾向がある。これは、特にコストに敏感なＢＭＳ設計では重要な要素になる可能性がある。
　ハイサイドＭＯＳＦＥＴスイッチは、正電源ラインへの短絡よりも接地への短絡が発生する可能性が高い状況で推奨されるスイッチング手法である。たとえば、車両や機械など、構造体のほとんどが接地に接続されている場合などである。このような場合、負荷を接地から切断するよりも電池から切断する方が安全である。ＢＭＳシステムの出力端子に危険な高電圧は発生しない。また、経年劣化により、オフ状態では負荷に電圧がかからないため、コネクタの腐食が少なくなる。もう１つのメリットは、ＢＭＳ内のすべてのデバイスが共通の接地基準を共有していることである。つまり、電池パックのマイナス端子は、参照と制御回路の接地を容易にするために、多くの場合、システムグランドに接続される。複雑なグランド分離は必要ない。ＡＦＥが電池を切断しても、システムグランドは接続されたままなので、安全監視などの重要な機能のためにＡＦＥと通信できる。
　ハイサイドＭＯＳＦＥＴスイッチには、次の欠点がある。スイッチは、ローサイドスイッチに比べて製造が一般的に複雑である。これは、ローサイドスイッチを使用する設計に比べて、ＢＭＳのコストが高くなることを意味する。ハイサイドスイッチを駆動するために必要な追加回路（多くの場合、レベルシフタ又は専用ドライバＩＣが必要）により、ＢＭＳ設計が複雑になり、ＰＣＢスペースが増える。スイッチを完全にオンにするには、総電池電圧よりも高いゲート駆動電圧が必要である。このため、信頼性の高い動作に必要な高電圧を生成するために、別のチャージポンプ回路が必要になる場合がある。この追加回路により、ＢＭＳ内の複雑さと潜在的な障害点が増加する。
　ローサイドＭＯＳＦＥＴスイッチは、特定のアプリケーションでいくつかの利点を提供する。一般的に、ハイサイドスイッチに比べて製造が簡単である。これは、ＢＭＳシステムのコスト削減につながる。電池の低電圧側（負／接地端子）で動作するため、複雑なゲート駆動回路は必要ない。別のチャージポンプ回路も必要ない。これにより、コンポーネントが少なくなり、ＢＭＳ設計が簡単になる。ローサイドスイッチは、同様の電圧仕様のハイサイドスイッチに比べて、より高い電流定格で利用できる場合がある。これは、高い放電電流を必要とするアプリケーションに有利である。また、ローサイドスイッチをＡＦＥローサイド電流検出と一緒に配置すると、電池の正／電源側の配線接続が非常に簡単になり、コスト削減と接続設計の簡素化という利点がある。
　ただし、ローサイドスイッチには重大な欠点もあり、ほとんどのＢＭＳアプリケーションには適していない。スイッチをオフにすると接地側の回路のみが開くため、安全制御が制限され、高電圧が負荷に接続されたままになり、障害が発生した場合に安全上のリスクが生じる可能性がある。ローサイドＭＯＳＦＥＴスイッチは接地接続を制御する。スイッチをオンにすると電流が流れるが、オフにすると接地側の回路が開くだけである。ＡＦＥが接続を開くと、システム接地が切断され、デバイス間の通信と制御が中断される可能性がある。追加の回路や複雑な制御ロジックが必要になるため、設計の複雑さが増し、コストとシンプルさのメリットが打ち消される可能性がある。
　つまり、ハイサイドスイッチは、共通接地接続との優れた安全制御と互換性を備えているため、ほとんどのＢＭＳアプリケーションで好まれる選択肢となっている。ただし、代替手段で安全性に対処できる限り、ローサイドスイッチは、特定の非共通接地ＢＭＳ設計や、安全性要件とコスト制約が低いその他のアプリケーションで検討対象になる場合がある。
　そこで、本発明者らは、ハイサイドトランジスタスイッチの制御、及び、ローサイドトランジスタスイッチのいずれも用いることができる１つのトランジスタ駆動回路を創作した。これにより、本発明に係るトランジスタ駆動回路は、１つのＡＦＥを２つの異なるアプリケーションに使用できるため、製品及びテストの開発時間を短縮する。また、２つの異なるＦＥＴドライバアプリケーション用に個別のＭＣＵコードを大幅に書き直す必要がなくなり、顧客の統合が簡素化される。
　（実施の形態）
　以下、本発明に係る実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも本発明の一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、制御手順、制御信号等は、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、各図は、必ずしも厳密に図示したものではない。各図において、実質的に同一の構成については同一の符号を付し、重複する説明は省略又は簡略化する。
　図３は、実施の形態に係るトランジスタ駆動回路（ＦＥＴドライバ）１００の２つの動作モードを示す図である。本開示に係るトランジスタ駆動回路１００は、ハイサイドドライバとローサイドドライバの両方として機能し、制御信号に基づいて動作モードを選択できる革新的なＦＥＴドライバである（以下、ＦＥＴドライバ１００とも呼ぶ）。開示された技術は、動的に調整可能なスイッチングシーケンスと充電されたフライングコンデンサＣＦを活用したデュアルモードのＦＥＴドライバ１００を提供し、同じ回路構成でハイサイド又はローサイドのどちらのアプリケーションでもＦＥＴ（双方向スイッチを構成するトランジスタスイッチＴ１及びＴ２）を駆動できる。
　図３の（ａ）は、ハイサイドＦＥＴドライバモードのときのＦＥＴドライバ１００の実施形態を示す。図３の（ｂ）は、ローサイドＦＥＴドライバモードのときのＦＥＴドライバ１００の実施形態を示す。本発明の実施形態は、電池電源（電池スタック２００の正端子ＶＢＡＴ）又はグランド（負荷３００の負端子ＶＰＡＣＫ＿Ｎ）と第２ＦＥＴ（Ｔ２）との間を接続する第１ＦＥＴ（Ｔ１）を駆動するＣＨＧ端子出力、第１ＦＥＴ（Ｔ１）と負荷入力（負荷３００の正端子ＶＰＡＣＫ＿Ｐ）又はグランド（電池スタック２００の負端子）との間を接続する第２ＦＥＴ（Ｔ２）を駆動するＤＩＳ端子出力、ＣＰ端子とＣＮ端子との間を接続するフライングコンデンサＣＦ、及びＦＥＴドライバ１００の動作モードを選択するための選択端子であるロジック入力Ｌｏｓｉｄｅ＿ＥＮ端子から構成される。ＶＢＡＴ端子はＦＥＴドライバ１００の電池スタック２００からの電源入力であり、ＶＰＡＣＫ端子は負荷３００への出力端子である。フライングコンデンサＣＦは、２つのＦＥＴ（Ｔ１及びＴ２）をオンにするために必要な電荷を提供する内部回路によって充電される。ＦＥＴドライバ１００は、Ｌｏｓｉｄｅ＿ＥＮ端子（選択端子）がハイに設定されている場合はローサイドドライバとして機能し、ローに設定されている場合はハイサイドドライバとして機能する。このＬｏｓｉｄｅ＿ＥＮ端子へのロジック入力は、フライングコンデンサＣＦのＣＰ端子とＣＮ端子の接続を変更し、それに応じて２つのＦＥＴ（Ｔ１及びＴ２）をハイサイドモード又はローサイドモードにする。ハイサイドモードでは、フライングコンデンサＣＦはバッテリー電源を基準としてＴ１またはＴ２に内部接続される。ローサイドモードでは、フライングコンデンサＣＦはバッテリーグランドを基準としてＴ１またはＴ２に内部接続される。
　本実施の形態に係るＦＥＴドライバ１００の利点には、ＦＥＴ駆動に必要なコンポーネント数の削減、プリント基板上の占有スペースの削減、開発及びテスト時間の短縮、さまざまなシステムアーキテクチャへの統合の容易さなどがある。さらに、本実施の形態に係るＦＥＴドライバ１００は、さまざまなアプリケーション（ハイサイドドライバ及びローサイドドライバ）用にマイクロコントローラユニット（ＭＣＵ）のコードを書き換える必要性を軽減し、製品開発の効率を大幅に向上させる。
　図４Ａは、実施の形態に係るＦＥＴドライバ１００がハイサイド構成の場合の、図３の（ａ）の内部の回路構成を示すブロック図である。ＳＷ＿Ａブロック内のスイッチは、ＣＰ端子及びＣＮ端子を介して内部基準電圧バッファ１０１（「内部ＶＲＥＦバッファ１０１」ともいう）とフライングコンデンサＣＦとの間に接続されている。フライングコンデンサＣＦは、ＳＷ＿Ａ内の両方のスイッチが閉じているときに、内部基準電圧バッファ１０１によって充電される。ＳＷ＿Ｂブロック内のスイッチＢ１及びＢ２は、それぞれＶＢＡＴ端子とＣＮ端子との間、及びＣＨＧ端子とＣＰ端子との間に接続されている。ＳＷ＿Ｂブロックの両方のスイッチが閉じているとき、ＣＨＧ端子に接続された第１ＦＥＴ（Ｔ１）はＶＢＡＴ端子を基準として接続されたフライングコンデンサＣＦの両端の電圧により、オンになる。ＳＷ＿Ｃブロック内のスイッチＣ１及びＣ２は、それぞれＶＰＡＣＫ端子とＣＰ端子との間、及び、ＤＩＳ端子とＣＮ端子との間に接続されている。ＳＷ＿Ｃブロックの両方のスイッチが閉じているとき、ＤＩＳ端子に接続された第２ＦＥＴ（Ｔ２）は、ＶＰＡＣＫ端子を基準として接続されたフライングコンデンサＣＦの両端の電圧により、オンになる。ＳＷ＿ＯＦＦ１はＶＰＡＣＫ端子とＤＩＳ端子との間に接続される。ＳＷ＿ＯＦＦ２はＶＢＡＴ端子とＣＨＧ端子との間に接続される。ＳＷ＿ＯＦＦ１とＳｔＷ＿ＯＦＦ２は、それぞれ、第１ＦＥＴ（Ｔ１）及び第２ＦＥＴ（Ｔ２）をオフにするのに使用できる。ロジック制御ユニット１０２は、ＳＷ＿Ａ、ＳＷ＿Ｂ、ＳＷ＿Ｃ、ＳＷ＿ＯＦＦ１、ＳＷ＿ＯＦＦ２に必要なすべての制御信号を提供する制御回路の一例である。
　図４Ｂは、実施の形態に係るＦＥＴドライバ１００がローサイド構成の場合の、図３の（ｂ）の内部の回路構成を示すブロック図である。図４Ｂと図４Ａとの違いは、ＦＥＴドライバ１００がローサイド構成で動作できるようにするためのＳＷ＿Ｂ、ＳＷ＿Ｃ、及びＳＷ＿ＯＦＦ２ブロックのスイッチング条件である。ＳＷ＿Ｂブロック内のスイッチＢ１は、第１ＦＥＴ（Ｔ１）に接続されたＣＨＧ端子の出力電圧をグランド基準にする必要があるため、常に開いている。ＳＷ＿Ｃブロック内のスイッチＣ２は、スイッチＢ２又はスイッチＣ１が閉じているときに閉じられ、これにより、ＣＮ端子（つまり、フライングコンデンサＣＦの負端子）を、ＶＰＡＣＫ端子を介してグランドに短絡できる。フライングコンデンサＣＦの負端子をスイッチＣ２によりグランドに短絡すると、ＣＨＧ端子とＤＩＳ端子の電圧が適切に出力され、ローサイドドライバ構成の第１ＦＥＴ（Ｔ１）及び第２ＦＥＴ（Ｔ２）をオンにすることができる。なお、フライングコンデンサＣＦの負端子の接続に関する実施形態は、ＶＰＡＣＫ端子に限定されず、ＦＥＴドライバ１００内の他の任意の接地端子に接続することもできる。
　なお、図４Ａ及び図４Ｂにおいて、内部基準電圧バッファ１０１は、ＦＥＴドライバ１００の外部に設けられ、ＦＥＴドライバ１００の外部からＦＥＴドライバ１００が備えるＳＷ＿Ａブロックと接続される構成であってもよい。
　図５Ａは、実施の形態に係るＦＥＴドライバ１００がハイサイドモードで動作する場合のロジック制御ユニット１０２の出力を示すタイミングチャートである。ここには、ＳＷ＿Ａ、ＳＷ＿Ｂ、及び、ＳＷ＿Ｃのオン（Ｈｉｇｈ）及びオフ（Ｌｏｗ）のタイミングが示されている。このモードの動作では、ＳＷ＿ＡはスイッチＡ１とＡ２の両方をオンにし、ＳＷ＿ＢはスイッチＢ１とＢ２の両方をオンにし、ＳＷ＿ＣはスイッチＣ１とＣ２の両方をオンにする。その動作シーケンスは、ＳＷ＿Ａが最初に一時的にオンになってフライングコンデンサＣＦを充電し（「CF charge to VREF」）、次にＳＷ＿Ｂが一時的にオンになって第１ＦＥＴ（Ｔ１）をオンにし（「CF discharge to CHG pin」）、次にＳＷ＿Ａが再び一時的にオンになってフライングコンデンサＣＦをリフレッシュし（「CF charge to VREF」）、次にＳＷ＿Ｃが一時的にオンになって第２ＦＥＴ（Ｔ２）をオンにする（「CF discharge to DIS pin」）。このサイクルが繰り返され、フライングコンデンサＣＦ、第１ＦＥＴ（Ｔ１）のゲート・ソース間、及び、第２ＦＥＴ（Ｔ２）のゲート・ソース間の電圧が一定に保たれる。動作中、第１ＦＥＴ（Ｔ１）と第２ＦＥＴ（Ｔ２）のゲート－ソース容量は、フライングコンデンサＣＦの電圧を保持し、次のサイクルの更新まで両方のＦＥＴをオンのままにする。これらの動作が繰り返される。
　図５Ｂは、実施の形態に係るＦＥＴドライバ１００がローサイドモードで動作する場合のロジック制御ユニット１０２の出力を示すタイミングチャートである。動作シーケンスは、図５Ａに示されたハイサイドモードと同様に、ＳＷ＿Ａ、ＳＷ＿Ｂ、ＳＷ＿Ａ、ＳＷ＿Ｃ、サイクルを繰り返す。図４Ｂで説明したように、違いは、ローサイドＦＥＴドライバの動作を可能にするスイッチＢ１とＣ２のスイッチング状態にある。スイッチＢ１は、ＳＷ＿Ａ、ＳＷ＿Ｂ、及びＳＷ＿Ｃのすべての期間で常にオフである。スイッチＣ２は、ＳＷ＿Ｂ及びＳＷ＿Ｃ期間中にオンになる。
　上記は、図３の（ａ）及び（ｂ）のＦＥＴドライバ１００の実施例の実装について説明しており、フライングコンデンサＣＦの使用は、フライングコンデンサＣＦの電池スタック又はグランドへの接続と２つのＦＥＴ（Ｔ１及びＴ２）への接続を動的に変更することによって、ハイサイド又はローサイドシステムで２つのＦＥＴ（Ｔ１及びＴ２）を制御するために使用できる。
　図６Ａ、図６Ｂ及び図６Ｃは、図４Ａで説明したように、Ｌｏｓｉｄｅ＿ＥＮ＝ｌｏｗのときのハイサイドモードでの実施の形態に係るＦＥＴドライバ１００の動作シーケンスを示す図である。これらの図における矢印は、フライングコンデンサＣＦへの充電及び放電を示している。
　スイッチングシーケンスは、図５Ａで説明したように、ＳＷ＿Ａ→ＳＷ＿Ｂ→ＳＷ＿Ａ→ＳＷ＿Ｃの順になる。
　図６Ａは、ＳＷ＿ＡがオンのときのハイサイドＦＥＴドライバ１００の動作を示している。内部ＶＲＥＦバッファ１０１は、ＳＷ＿Ａブロック内のスイッチによってＣＰ端子とＣＮ端子を介してフライングコンデンサＣＦに接続される。これにより、内部ＶＲＥＦバッファ１０１は、ＳＷ＿Ａがオンの期間内にフライングコンデンサＣＦを充電できる。
　図６Ｂは、ＳＷ＿ＢがオンのときのハイサイドＦＥＴドライバ１００の動作を示している。フライングコンデンサＣＦのＣＰ端子は、ＳＷ＿Ｂブロック内のスイッチＢ２を介してＣＨＧ端子に接続される。フライングコンデンサＣＦのＣＮ端子は、ＳＷ＿Ｂブロック内のスイッチＢ１を介してＶＢＡＴ端子に接続される。これにより、ＣＨＧ端子に接続された第１ＦＥＴ（Ｔ１）は、ＶＢＡＴ端子を基準として接続されたフライングコンデンサＣＦの電圧によってオンになる。
　図６Ｃは、ＳＷ＿Ｃがオンの場合のハイサイドＦＥＴドライバ１００の動作を示している。フライングコンデンサＣＦのＣＰ端子は、ＳＷ＿Ｃブロック内のスイッチＣ１を介してＤＩＳ端子に接続される。フライングコンデンサＣＦのＣＮ端子は、ＳＷ＿Ｃブロック内のスイッチＣ２を介してＶＰＡＣＫ端子に接続される。これにより、ＤＩＳ端子に接続された第２ＦＥＴ（Ｔ２）は、ＶＰＡＣＫ端子を基準として接続されたフライングコンデンサＣＦの電圧によってオンになる。
　上述の一連の動作により、第１ＦＥＴ（Ｔ１）のＣＨＧ端子と第２ＦＥＴ（Ｔ２）のＤＩＳ端子は、両端子の電圧がフライングコンデンサＣＦのＣＰ端子とＣＮ端子によって継続的にリフレッシュされるため、第１ＦＥＴ（Ｔ１）及び第２ＦＥＴ（Ｔ２）はオンのままになる。同様に、フライングコンデンサＣＦの電圧も内部ＶＲＥＦバッファ１０１によって継続的にリフレッシュされる。
　なお、ＤＩＳ端子に接続された第２ＦＥＴ（Ｔ２）のみをオンにする必要がある場合、ＳＷ＿Ｂブロック内のスイッチＢ１とスイッチＢ２は、スイッチングシーケンスにおけるＳＷ＿Ｂの期間、オフのままになる。これにより、フライングコンデンサＣＦがＣＨＧ端子に接続された第１ＦＥＴ（Ｔ１）をオンにするのを防ぐ。
　また、ＣＨＧ端子に接続された第１ＦＥＴ（Ｔ１）のみをオンにする必要がある場合、ＳＷ＿Ｃブロック内のスイッチＣ１とスイッチＣ２は、スイッチングシーケンスにおけるＳＷ＿Ｃの期間、オフのままになる。これにより、フライングコンデンサＣＦがＤＩＳ端子に接続された第２ＦＥＴ（Ｔ２）をオンにするのを防ぐ。
　さらに、ＣＨＧ端子に接続された第１ＦＥＴ（Ｔ１）とＤＩＳ端子に接続された第２ＦＥＴ（Ｔ２）の両方をオフにする場合、ＳＷ＿ＢとＳＷ＿Ｃブロック内のすべてのスイッチは、スイッチングシーケンスにおけるＳＷ＿ＢとＳＷ＿Ｃの期間、オフのままになる。
　上記のすべてのイベントで、ＳＷ＿Ａブロック内のスイッチは、ＳＷ＿Ａが選択されたときに常にオンになる。これにより、フライングコンデンサＣＦが次のＦＥＴオンのためにリフレッシュされた状態を維持する。
　図７Ａ、図７Ｂ及び図７Ｃは、図４Ｂで説明したように、Ｌｏｓｉｄｅ＿ＥＮ＝ｈｉｇｈのときのローサイドモードの実施の形態に係るＦＥＴドライバ１００の動作シーケンスを示す図である。これらの図における矢印は、フライングコンデンサＣＦへの充電及び放電を示している。
　スイッチングシーケンスは、図５Ａで説明したように、ＳＷ＿Ａ→ＳＷ＿Ｂ→ＳＷ＿Ａ＝０Ｎ→ＳＷ＿Ｃの順になる。
　図７Ａは、ＳＷ＿ＡがオンのときのローサイドＦＥＴドライバ１００の動作を示している。内部ＶＲＥＦバッファ１０１は、ＳＷ＿Ａブロック内のスイッチによってＣＰ端子とＣＮ端子を介してフライングコンデンサＣＦに接続される。これにより、内部ＶＲＥＦバッファ１０１は、ＳＷ＿Ａがオンの期間内にフライングコンデンサＣＦを充電できる。
　図７Ｂは、ＳＷ＿ＢがオンのときのローサイドＦＥＴドライバ１００の動作を示している。フライングコンデンサＣＦのＣＰ端子は、ＳＷ＿Ｂブロック内のスイッチＢ２を介してＣＨＧ端子に接続される。フライングコンデンサＣＦのＣＮ端子は、ＳＷ＿Ｃブロック内のスイッチＣ２を介してＶＰＡＣＫ端子に接続される。これにより、ＣＨＧ端子に接続された第１ＦＥＴ（Ｔ１）は、ＶＰＡＣＫ端子を介してグランドレベルを基準に、接続されたフライングコンデンサＣＦの電圧によってオンになる。
　図７Ｃは、ＳＷ＿Ｃの場合のローサイドＦＥＴドライバ１００の動作を示している。フライングコンデンサＣＦのＣＰ端子は、ＳＷ＿Ｃブロック内のスイッチＣ１を介してＤＩＳ端子に接続される。フライングコンデンサＣＦのＣＮ端子は、ＳＷ＿Ｃブロック内のスイッチＣ２を介してＶＰＡＣＫ端子に接続される。これにより、ＤＩＳ端子に接続された第２ＦＥＴ（Ｔ２）は、ＶＰＡＣＫ端子を介してグランドレベルを基準に、接続されたフライングコンデンサＣＦの電圧によってオンになる。
　上記の一連の動作により、フライングコンデンサＣＦの両端子の電圧がＣＰ端子とＣＮ端子によって継続的にリフレッシュされるため、ＣＨＧ端子に接続された第１ＦＥＴ（Ｔ１）とＤＩＳ端子に接続された第２ＦＥＴ（Ｔ２）はオンのままになる。同様に、フライングコンデンサＣＦの電圧も内部ＶＲＥＦバッファ１０１によって継続的にリフレッシュされる。
　なお、ＤＩＳ端子に接続された第２ＦＥＴ（Ｔ２）のみをオンにする場合、ＳＷ＿Ｂブロック内のスイッチＢ２とＳＷ＿Ｃブロック内のスイッチＣ２は、スイッチングシーケンスにおけるＳＷ＿Ｂの期間、オフのままになる。これにより、フライングコンデンサＣＦがＣＨＧ端子に接続された第１ＦＥＴ（Ｔ１）をオンにするのを防ぐ。
　また、ＣＨＧ端子に接続された第１ＦＥＴ（Ｔ１）のみをオンにする場合、ＳＷ＿Ｃブロック内のスイッチＣ１とスイッチＣ２は、スイッチングシーケンスにおけるＳＷ＿Ｃの期間、オフのままになる。これにより、フライングコンデンサＣＦがＤＩＳ端子に接続された第２ＦＥＴ（Ｔ２）をオンにするのを防ぐ。
　さらに、ＣＨＧ端子に接続された第１ＦＥＴ（Ｔ１）とＤＩＳ端子に接続された第２ＦＥＴ（Ｔ２）の両方をオフにする場合、ＳＷ＿ＢとＳＷ＿Ｃブロック内のすべてのスイッチは、スイッチングシーケンスにおけるＳＷ＿ＢとＳＷ＿Ｃの期間、オフのままになる。
　上述のすべてのイベントにおいて、ＳＷ＿Ａブロック内のスイッチは、ＳＷ＿Ａがオンのときに常にオンになる。これにより、フライングコンデンサＣＦが次のＦＥＴオンのためにリフレッシュされたままになる。
　上述のように、本実施の形態によるＦＥＴドライバ１００構成は、スイッチングシーケンスを変更することで、ハイサイドＦＥＴドライバ構成をローサイドＦＥＴドライバ構成として使用できることを示している。これらの構成は、Ｌｏｓｉｄｅ＿ＥＮで表されるロジック状態によって選択できる。ＣＰ端子及びＣＮ端子経由でフライングコンデンサＣＦを使用することで、その電圧でハイサイドＦＥＴ又はローサイドＦＥＴをオンにできる。
　本実施の形態に係るＦＥＴドライバ１００は、１つの製品を２つの異なるアプリケーションに使用できるため、製品及びテストの開発時間を短縮する。また、２つの異なるＦＥＴドライバアプリケーション用に個別のＭＣＵコードを大幅に書き直す必要がなくなり、顧客の統合が簡素化される。
　なお、上記実施の形態では、双方向スイッチとして、ＦＥＴドライバ１００に２つのトランジスタスイッチ（Ｔ１及びＴ２）が設けられていたが、単方向スイッチとして、２つのトランジスタスイッチのいずれかだけ（Ｔ１又はＴ２）が設けられていてもよい。
　（実施の形態の変形例）
　図８は、電池スタック２００の正極に接続されたトランジスタスイッチＴ１を駆動する、実施の形態の変形例に係るトランジスタ駆動回路１００ａの回路構成を示すブロック図である。本変形例に係るトランジスタ駆動回路１００ａは、１つ以上の電池セルを含む電池スタック２００用のトランジスタ駆動回路である。トランジスタ駆動回路１００ａは、電池スタック２００に接続された負荷３００を切断するトランジスタスイッチＴ１用の駆動回路１１０を備え、駆動回路１１０は、電池スタック２００の正極４００又は負極５００におけるトランジスタスイッチＴ１の位置（つまり、ハイサイドモード、又は、ローサイドモードのいずれであるか）に関係なく、トランジスタスイッチＴ１をアクティブ化することができ、トランジスタスイッチＴ１の位置は、ロジック入力１１２（実施の形態におけるＬｏｓｉｄｅ＿ＥＮ端子）によって選択可能である。
　なお、本変形例に係るトランジスタ駆動回路１００ａは、ロジック入力１１２から入力される論理に依存して、ハイサイドモード又はローサイドモードで動作するように、図８に示される各スイッチに対する制御を行うロジック制御ユニット１０２を備えるが、その図示が省略されている。
　図９は、実施の形態の変形例に係るトランジスタ駆動回路１００ａの２つの動作モードを示す図である。より詳しくは、図９の（ａ）は、電池スタック２００の正極に接続されたトランジスタスイッチＴ１を駆動する場合におけるトランジスタ駆動回路１００ａの回路構成を示し、図９の（ｂ）は、電池スタック２００の負極に接続されたトランジスタスイッチＴ１を駆動する場合におけるトランジスタ駆動回路１００ａの回路構成を示す。
　本変形例に係るトランジスタ駆動回路１００ａは、図８に示されるように、内部基準電圧バッファ１０１と、内部基準電圧バッファ１０１に接続されたフライングコンデンサ１０４とを備え、図９の（ｂ）に示されるように、トランジスタスイッチＴ１が電池スタック２００の負極５００（ＶＢＡＴ＿Ｎ）と負荷３００の負端子ＶＢＡＴ＿Ｎ＿ＯＵＴとの間に配置された場合、フライングコンデンサ１０４のＣＮ端子は第１基準電圧６００に切り替えられ、トランジスタスイッチＴ１が電池スタック２００の正極４００（ＶＢＡＴ＿Ｐ）と負荷３００の正端子ＶＢＡＴ＿Ｐ＿ＯＵＴとの間に配置された場合、フライングコンデンサ１０４のＣＮ端子は第２基準電圧７００（ＶＢＡＴ＿Ｐ）に切り替えられる。
　ここでは、第１基準電圧６００が電池スタック２００の負極５００の電圧であり、第２基準電圧７００が電池スタック２００の正極４００の電圧である。また、本変形例に係るトランジスタ駆動回路１００ａでは、トランジスタスイッチＴ１がＦＥＴである。
　このような変形例に係るトランジスタ駆動回路１００ａであっても、実施の形態に係るＦＥＴドライバ１００と同様に、ハイサイドトランジスタスイッチの制御、及び、ローサイドトランジスタスイッチの制御の両方を選択的に行うことができる。
　以上、本実施の形態の変形例に係るトランジスタ駆動回路１００ａは、１以上の電池セルを含む電池スタック２００と負荷３００との間に接続されるトランジスタスイッチＴ１を制御するトランジスタ駆動回路であって、フライングコンデンサ１０４が接続される１対のコンデンサ接続端子（ＣＰ端子及びＣＮ端子）と、トランジスタスイッチＴ１をアクティブにするための電圧であってトランジスタスイッチＴ１が有する２つの端子の間に印加するための電圧を生成する内部基準電圧バッファ１０１と、内部基準電圧バッファ１０１と１対のコンデンサ接続端子（ＣＰ端子及びＣＮ端子）とを一時的に接続することでフライングコンデンサ１０４に内部基準電圧バッファ１０１が生成した電圧を充電させた後に、トランジスタスイッチＴ１と１対のコンデンサ接続端子（ＣＰ端子及びＣＮ端子）の一つとを一時的に接続することでトランジスタスイッチＴ１をアクティブにするロジック制御ユニット１０２（図示せず）とを備える。
　これにより、トランジスタ駆動回路１００ａでは、ロジック制御ユニット１０２（図示せず）による制御の下で、フライングコンデンサ１０４を介してトランジスタスイッチＴ１が制御されるので、ハイサイドトランジスタスイッチの制御、及び、ローサイドトランジスタスイッチの制御の両方を選択的に行うことができる１つのトランジスタ駆動回路が実現される。
　なお、内部基準電圧バッファ１０１は、トランジスタ駆動回路１００ａの外部に設けられ、トランジスタ駆動回路１００ａの外部からトランジスタ駆動回路１００ａと接続される構成であってもよい。
　ここで、トランジスタ駆動回路１００ａは、さらに、トランジスタスイッチＴ１が電池スタック２００の正極に接続されるか負極に接続されるかを選択するための論理信号が入力される選択端子（ロジック入力１１２）を備え、ロジック制御ユニット１０２（図示せず）は、選択端子に入力される論理信号が、トランジスタスイッチＴ１が電池スタック２００の負極に接続されることを示す場合に、トランジスタスイッチＴ１と１対のコンデンサ接続端子（ＣＰ端子及びＣＮ端子）の一つとを一時的に接続するときに、トランジスタスイッチＴ１が有する２つの端子のうちの基準となる端子が第１基準電圧６００に接続されるように制御をし、トランジスタスイッチＴ１が電池スタック２００の正極に接続されることを示す場合に、トランジスタスイッチＴ１と１対のコンデンサ接続端子（ＣＰ端子及びＣＮ端子）の一つとを一時的に接続するときに、トランジスタスイッチＴ１が有する２つの端子のうちの基準となる端子が第２基準電圧７００に接続されるように制御をしてもよい。
　これにより、選択端子に入力する論理信号によって、トランジスタ駆動回路１００ａの動作モードを、ハイサイドトランジスタスイッチの制御を行う動作モード、及び、ローサイドトランジスタスイッチの制御を行う動作モードに、選択的に切り替えることができる。
　また、第１基準電圧６００は、電池スタック２００の負極の電圧であり、第２基準電圧７００は、電池スタック２００の正極の電圧であってもよい。これにより、電池スタック２００の正極及び負極の電圧を基準電圧としてトランジスタスイッチＴ１をアクティブにできる。
　また、トランジスタスイッチＴ１は、電界効果トランジスタであってもよい。これにより、広く普及したＦＥＴをトランジスタスイッチＴ１とするトランジスタ駆動回路１００ａが実現される。
　なお、トランジスタ駆動回路１００ａは、さらに、フライングコンデンサ１０４を備えてもよい。また、トランジスタ駆動回路１００ａは、さらに、内部基準電圧バッファ１０１と１対のコンデンサ接続端子（ＣＰ端子及びＣＮ端子）とを一時的に接続する１対のスイッチと、トランジスタスイッチＴ１と１対のコンデンサ接続端子（ＣＰ端子及びＣＮ端子）の一つとを一時的に接続するスイッチとを備えてもよい。
　また、図４Ａ及び図４Ｂをまとめて簡素化して示す図である図１０に示されるように、実施の形態に係るＦＥＴドライバ１００は、１以上の電池セルを含む電池スタック２００と負荷３００との間に接続される、直列接続される２つのトランジスタスイッチＴ１及びＴ２を含む双方向スイッチを制御するトランジスタ駆動回路であって、フライングコンデンサ１０４が接続される１対のコンデンサ接続端子（ＣＰ端子及びＣＮ端子）と、２つのトランジスタスイッチＴ１及びＴ２をアクティブにするための電圧であってトランジスタスイッチＴ１及びＴ２が有する２つの端子の間に印加するための電圧を生成する内部基準電圧バッファ１０１と、内部基準電圧バッファ１０１と１対のコンデンサ接続端子（ＣＰ端子及びＣＮ端子）とを一時的に接続することでフライングコンデンサ１０４に内部基準電圧バッファ１０１が生成した電圧を充電させた後に、２つのトランジスタスイッチＴ１及びＴ２のそれぞれと１対のコンデンサ接続端子（ＣＰ端子及びＣＮ端子）の一つとを一時的に接続することでトランジスタスイッチＴ１及びＴ２をアクティブにするロジック制御ユニット１０２（図１０では図示せず）とを備える。
　これにより、ＦＥＴドライバ１００では、ロジック制御ユニット１０２（図１０では図示せず）による制御の下で、フライングコンデンサ１０４を介してトランジスタスイッチＴ１及びＴ２が制御されるので、ハイサイドトランジスタスイッチの制御、及び、ローサイドトランジスタスイッチの制御の両方を選択的に行うことができる１つのトランジスタ駆動回路が実現される。
　なお、内部基準電圧バッファ１０１は、トランジスタ駆動回路１００の外部に設けられ、トランジスタ駆動回路１００の外部からトランジスタ駆動回路１００と接続される構成であってもよい。
　ここで、ＦＥＴドライバ１００は、さらに、双方向スイッチＴ１及びＴ２が電池スタック２００の正極に接続されるか負極に接続されるかを示す論理信号が入力される選択端子（Ｌｏｓｉｄｅ＿ＥＮ端子）を備え、ロジック制御ユニット１０２（図１０では図示せず）は、選択端子に入力される論理信号が、双方向スイッチが電池スタック２００の負極に接続されることを示す場合に、ＣＮ端子が第１基準電圧６００に接続されているとき、トランジスタスイッチＴ１またはＴ２を一対のコンデンサ接続端子（ＣＰ端子およびＣＮ端子）の一方に一時的に接続し、選択端子に入力されたロジック信号が双方向スイッチを電池スタック２００の正極に接続すべきことを示す場合に、ＣＮ端子が第２基準電圧７００に接続されているとき、トランジスタスイッチＴ１またはＴ２を一対のコンデンサ接続端子（ＣＰ端子およびＣＮ端子）の一方に一時的に接続してもよい。
　これにより、選択端子に入力する論理信号によって、ＦＥＴドライバ１００の動作モードを、ハイサイドトランジスタスイッチの制御を行う動作モード、及び、ローサイドトランジスタスイッチの制御を行う動作モードに、選択的に切り替えることができる。
　また、第１基準電圧６００は、電池スタック２００の負極の電圧であり、第２基準電圧７００は、電池スタック２００の正極の電圧であってもよい。これにより、電池スタック２００の正極及び負極の電圧を基準電圧としてトランジスタスイッチＴ１及びＴ２をアクティブにできる。
　また、２つのトランジスタスイッチＴ１及びＴ２のそれぞれは、電界効果トランジスタであってもよい。これにより、広く普及したＦＥＴをトランジスタスイッチＴ１及びＴ２とするトランジスタ駆動回路１００ａが実現される。
　また、ＦＥＴドライバ１００及び１００ａは、さらに、フライングコンデンサ１０４を備えてもよい。また、ＦＥＴドライバ１００及び１００ａは、さらに、内部基準電圧バッファ１０１と１対のコンデンサ接続端子（ＣＰ端子及びＣＮ端子）とを一時的に接続する１対のスイッチＳＷ＿Ａと、２つのトランジスタスイッチＴ１及びＴ２のそれぞれと１対のコンデンサ接続端子（ＣＰ端子及びＣＮ端子）の一つとを一時的に接続するスイッチＳＷ＿Ｂ及びＳＷ＿Ｃとを備えてもよい。
　フライングコンデンサの充電に使用される内部リファレンスバッファ１０１は、トランジスタドライバ回路１００および１００ａの外部に構成することもできる。これにより、トランジスタドライバ回路１００および１００ａの設計がさらに簡素化されると同時に、異なる種類のトランジスタスイッチを駆動するために必要なリファレンス電圧の柔軟性が向上する。
　以上、本発明に係るトランジスタ駆動回路について、実施の形態及び変形例に基づいて説明したが、本発明は、これらの実施の形態及び変形例に限定されるものではない。本発明の主旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態及び変形例に施したものや、実施の形態及び変形例における一部の構成要素を組み合わせて構築される別の形態も、本発明の範囲内に含まれる。
　例えば、実施の形態及び変形例では、トランジスタスイッチとして、ＦＥＴが用いられたが、これに限られず、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）等の他の半導体スイッチを用いてもよい。
　また、実施の形態及び変形例では、トランジスタ駆動回路は、１以上の電池セルを含む電池スタックと負荷との間に接続されるトランジスタスイッチを制御したが、トランジスタ駆動回路が制御するトランジスタスイッチは、このような接続に限られず、例えば、直流電圧源と負荷との間に接続されるものであってもよい。
　本発明は、トランジスタ駆動回路として、特に、電池スタックと負荷との間に接続されるトランジスタスイッチを制御するトランジスタ駆動回路として、利用できる。
　１００、１００ａ　トランジスタ駆動回路（ＦＥＴドライバ）
　１０１　内部基準電圧バッファ（内部ＶＲＥＦバッファ）
　１０２　ロジック制御ユニット（制御回路）
　１０４、ＣＦ　フライングコンデンサ
　１１０　駆動回路
　１１２　ロジック入力（選択端子）
　２００　電池スタック
　３００　負荷
　４００　電池スタックの正極
　５００　電池スタックの負極
　６００　第１基準電圧
　７００　第２基準電圧
　Ｔ１　第１ＦＥＴ（トランジスタスイッチ）
　Ｔ２　第２ＦＥＴ（トランジスタスイッチ）
　ＶＢＡＴ＿Ｐ　電池スタックの正端子
　ＶＢＡＴ＿Ｎ　電池スタックの負端子
　ＶＰＡＣＫ＿Ｐ、ＶＢＡＴ＿Ｐ＿ＯＵＴ　負荷の正端子
　ＶＰＡＣＫ＿Ｎ、ＶＢＡＴ＿Ｎ＿ＯＵＴ　負荷の負端子

Claims (14)

  1. 　１以上の電池セルを含む電池スタックと負荷との間に接続されるトランジスタスイッチを制御するトランジスタ駆動回路であって、
    　フライングコンデンサが接続される１対のコンデンサ接続端子と、
    　前記トランジスタスイッチをアクティブにするための電圧であって前記トランジスタスイッチが有する２つの端子の間に印加するための電圧を生成する内部基準電圧バッファと、
    　前記内部基準電圧バッファと前記１対のコンデンサ接続端子とを一時的に接続することで前記フライングコンデンサに前記内部基準電圧バッファが生成した電圧を充電させた後に、前記トランジスタスイッチと前記１対のコンデンサ接続端子の一つとを一時的に接続することで前記トランジスタスイッチをアクティブにする制御回路とを備える、
    　トランジスタ駆動回路。
  2. 　さらに、前記トランジスタスイッチが前記電池スタックの正極に接続されるか負極に接続されるかを示す論理信号が入力される選択端子を備え、
    　前記制御回路は、前記選択端子に入力される論理信号が、前記トランジスタスイッチが前記電池スタックの負極に接続されることを示す場合に、前記トランジスタスイッチと前記１対のコンデンサ接続端子の一つとを一時的に接続するときに、前記トランジスタスイッチが有する２つの端子のうちの基準となる端子が第１基準電圧に接続されるように制御をし、前記トランジスタスイッチが前記電池スタックの正極に接続されることを示す場合に、前記トランジスタスイッチと前記１対のコンデンサ接続端子の一つとを一時的に接続するときに、前記トランジスタスイッチが有する２つの端子のうちの基準となる端子が第２基準電圧に接続されるように制御をする、
    　請求項１に記載のトランジスタ駆動回路。
  3. 　前記第１基準電圧は、前記電池スタックの負極の電圧であり、
    　前記第２基準電圧は、前記電池スタックの正極の電圧である、
    　請求項２に記載のトランジスタ駆動回路。
  4. 　前記トランジスタスイッチは、電界効果トランジスタである、
    　請求項１～３のいずれか１項に記載のトランジスタ駆動回路。
  5. 　さらに、前記フライングコンデンサを備える、
    　請求項１～４のいずれか１項に記載のトランジスタ駆動回路。
  6. 　さらに、
    　前記内部基準電圧バッファと前記１対のコンデンサ接続端子とを一時的に接続する１対のスイッチと、
    　前記トランジスタスイッチと前記１対のコンデンサ接続端子の一つとを一時的に接続するスイッチとを備える、
    　請求項１～５のいずれか１項に記載のトランジスタ駆動回路。
  7. 　１以上の電池セルを含む電池スタックと負荷との間に接続される、直列接続される２つのトランジスタスイッチを含む双方向スイッチを制御するトランジスタ駆動回路であって、
    　フライングコンデンサが接続される１対のコンデンサ接続端子と、
    　前記２つのトランジスタスイッチをアクティブにするための電圧であって前記２つのトランジスタスイッチのそれぞれが有する２つの端子の間に印加するための電圧を生成する内部基準電圧バッファと、
    　前記内部基準電圧バッファと前記１対のコンデンサ接続端子とを一時的に接続することで前記フライングコンデンサに前記内部基準電圧バッファが生成した電圧を充電させた後に、前記２つのトランジスタスイッチのそれぞれと前記１対のコンデンサ接続端子の一つとを一時的に接続することで前記トランジスタスイッチをアクティブにする制御回路とを備える、
    　トランジスタ駆動回路。
  8. 　さらに、前記双方向スイッチが前記電池スタックの正極に接続されるか負極に接続されるかを示す論理信号が入力される選択端子を備え、
    　前記制御回路は、前記選択端子に入力される論理信号が、前記双方向スイッチが前記電池スタックの負極に接続されることを示す場合に、前記２つのトランジスタスイッチのうちの一つと前記１対のコンデンサ接続端子の一つとを一時的に接続するときに、前記２つのトランジスタスイッチのうちの一つが有する２つの端子のうちの基準となる端子が第１基準電圧に接続されるように制御をし、前記双方向スイッチが前記電池スタックの正極に接続されることを示す場合に、前記２つのトランジスタスイッチのうちの一つと前記１対のコンデンサ接続端子の一つとを一時的に接続するときに、前記２つのトランジスタスイッチのうちの一つが有する２つの端子のうちの基準となる端子が第２基準電圧に接続されるように制御をする、
    　請求項７に記載のトランジスタ駆動回路。
  9. 　前記第１基準電圧は、前記電池スタックの負極の電圧であり、
    　前記第２基準電圧は、前記電池スタックの正極の電圧である、
    　請求項８に記載のトランジスタ駆動回路。
  10. 　前記２つのトランジスタスイッチのそれぞれは、電界効果トランジスタである、
    　請求項７～９のいずれか１項に記載のトランジスタ駆動回路。
  11. 　さらに、前記フライングコンデンサを備える、
    　請求項７～１０のいずれか１項に記載のトランジスタ駆動回路。
  12. 　さらに、
    　前記内部基準電圧バッファと前記１対のコンデンサ接続端子とを一時的に接続する１対のスイッチと、
    　前記２つのトランジスタスイッチのそれぞれと前記１対のコンデンサ接続端子の一つとを一時的に接続するスイッチとを備える、
    　請求項７～１１のいずれか１項に記載のトランジスタ駆動回路。
  13. 　１以上の電池セルを含む電池スタックと負荷との間に接続されるトランジスタスイッチを制御するトランジスタ駆動回路であって、
    　フライングコンデンサが接続される１対のコンデンサ接続端子と、
    　前記トランジスタスイッチをアクティブにするための電圧であって前記トランジスタスイッチが有する２つの端子の間に印加するための電圧を生成する、前記トランジスタ駆動回路に外部から接続される内部基準電圧バッファと、前記１対のコンデンサ接続端子とを一時的に接続することで前記フライングコンデンサに前記内部基準電圧バッファが生成した電圧を充電させた後に、前記トランジスタスイッチと前記１対のコンデンサ接続端子の一つとを一時的に接続することで前記トランジスタスイッチをアクティブにする制御回路とを備える、
    　トランジスタ駆動回路。
  14. 　１以上の電池セルを含む電池スタックと負荷との間に接続される、直列接続される２つのトランジスタスイッチを含む双方向スイッチを制御するトランジスタ駆動回路であって、
    　フライングコンデンサが接続される１対のコンデンサ接続端子と、
    　前記２つのトランジスタスイッチをアクティブにするための電圧であって前記２つのトランジスタスイッチのそれぞれが有する２つの端子の間に印加するための電圧を生成する、前記トランジスタ駆動回路に外部から接続される内部基準電圧バッファと、前記１対のコンデンサ接続端子とを一時的に接続することで前記フライングコンデンサに前記内部基準電圧バッファが生成した電圧を充電させた後に、前記２つのトランジスタスイッチのそれぞれと前記１対のコンデンサ接続端子の一つとを一時的に接続することで前記トランジスタスイッチをアクティブにする制御回路とを備える、
    　トランジスタ駆動回路。
PCT/JP2025/020158 2024-06-07 2025-06-04 トランジスタ駆動回路 Pending WO2025254136A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202463657217P 2024-06-07 2024-06-07
US63/657,217 2024-06-07

Publications (1)

Publication Number Publication Date
WO2025254136A1 true WO2025254136A1 (ja) 2025-12-11

Family

ID=97961267

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2025/020158 Pending WO2025254136A1 (ja) 2024-06-07 2025-06-04 トランジスタ駆動回路

Country Status (1)

Country Link
WO (1) WO2025254136A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005318303A (ja) * 2004-04-28 2005-11-10 Mitsumi Electric Co Ltd トランジスタ駆動回路及びトランジスタ駆動方法
JP2020198695A (ja) * 2019-05-31 2020-12-10 ミツミ電機株式会社 二次電池保護回路、二次電池保護装置、電池パック及び二次電池保護回路の制御方法
JP2023183371A (ja) * 2022-06-15 2023-12-27 新盛力科技股▲ふん▼有限公司 バッテリモジュールの保護スイッチに応用される駆動回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005318303A (ja) * 2004-04-28 2005-11-10 Mitsumi Electric Co Ltd トランジスタ駆動回路及びトランジスタ駆動方法
JP2020198695A (ja) * 2019-05-31 2020-12-10 ミツミ電機株式会社 二次電池保護回路、二次電池保護装置、電池パック及び二次電池保護回路の制御方法
JP2023183371A (ja) * 2022-06-15 2023-12-27 新盛力科技股▲ふん▼有限公司 バッテリモジュールの保護スイッチに応用される駆動回路

Similar Documents

Publication Publication Date Title
US11205804B2 (en) BMS wake-up device, and BMS and battery pack including same
JP4922419B2 (ja) 二次電池
JP3982078B2 (ja) 電池保護回路及び電子装置
US8129945B2 (en) System and method for balancing a state of charge of series connected cells
JP5993450B2 (ja) バッテリモジュール
KR20200137965A (ko) 이차전지 보호 회로, 이차전지 보호 장치, 전지 팩 및 이차전지 보호 회로의 제어 방법
US8212389B2 (en) Relay driving circuit and battery pack using same
JP2872365B2 (ja) 充電式の電源装置
KR102246769B1 (ko) 배터리 팩 및 이를 포함하는 전기 청소기
US9018914B2 (en) Low side NMOS protection circuit for battery pack application
US9077189B2 (en) Battery protection circuit module device
JPH10112939A (ja) 電源切替回路
CN111712988A (zh) 电池组以及其充电控制方法
EP3907847B1 (en) Cell balancing apparatus, battery apparatus including the same, and cell balancing method
JP2009148110A (ja) 充放電器とこれを用いた電源装置
JP2005130664A (ja) 電池パック
JPH09308114A (ja) 電池の充放電制御装置
WO2025254136A1 (ja) トランジスタ駆動回路
JP7220874B2 (ja) バッテリモジュールシステム及び方法
US10840731B2 (en) High power flash battery system and method thereof
KR102082317B1 (ko) 양방향 선형 레귤레이터를 이용한 배터리 충방전기 및 제어 방법, 상기 방법을 수행하기 위한 기록 매체
JP2003079058A (ja) 電池パック
US20240372381A1 (en) Battery protection device and battery pack including the same
KR102637753B1 (ko) 저전압릴레이를 갖는 스마트 pra와 이를 이용한 스마트 pra의 페일세이프티 시스템 및 방법
JPH08237875A (ja) 充電式電源装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 25819894

Country of ref document: EP

Kind code of ref document: A1