WO2025239226A1

WO2025239226A1 - 表示装置及び電子機器

Info

Publication number: WO2025239226A1
Application number: PCT/JP2025/016524
Authority: WO
Inventors: 航太間瀬
Original assignee: Sony Semiconductor Solutions Corp
Current assignee: Sony Semiconductor Solutions Corp
Priority date: 2024-05-16
Filing date: 2025-05-01
Publication date: 2025-11-20
Anticipated expiration: 2026-11-16

Abstract

［課題］適切なアイトラッキングを実行する。［解決手段］表示装置は、第1画素と、第2画素と、制御回路と、を備える。前記第1画素は、画像を表示する表示領域において映像信号又は画像信号に基づいた発光をする。前記第2画素は、前記表示領域の周縁領域又は前記表示領域において、赤外帯域の光を照射する。前記制御回路は、同期信号に基づいて、外部又は内部のイメージセンサが赤外帯域の光を撮像するタイミングと同期して少なくとも前記第2画素が赤外帯域の光を照射する制御を行う。

Description

表示装置及び電子機器

　本開示は、表示装置及び電子機器に関する。

　アイトラッキング技術は、Virtual Reality (VR)、Augmented Reality (AR)、Mixed Reality (MR)等における人間の視線を推定するために用いられる。アイトラッキングにおける角膜反射法は、被験者の目に近赤外線を投射し、角膜に反射した光の位置を撮影することで視線を計測する。光源として複数の赤外LEDを利用し、イメージセンサでその反射光を捉える。

　例えば、ヘッドマウントディスプレイ等のレンズの周囲にディスプレイデバイスとは別の構成として、複数の赤外LED及び赤外イメージセンサを配置する。この構成は、レンズの基板配置、駆動制御等が必要となるといった課題がある。これに対して、よりディスプレイデバイスに近い領域にLEDとイメージセンサを配置することができるが、この場合、例えば、ディスプレイデバイスから出力される赤色の光による迷光により、トラッキングの精度が下がるという問題がある。

国際公開2023/074138号

　そこで、本開示の実施形態が解決しようとする限定されない課題の1つは、適切なアイトラッキングを実行する装置を提供することである。本開示の実施形態により解決しようとする課題は、さらに限定されないいくつかの例として、実施形態において記載した効果に対応する課題、とすることもできる。すなわち、本開示の実施形態の説明において記載された効果のうち任意の少なくとも1つに対応する課題を本開示における解決しようとする課題とすることができる。

　一実施形態によれば、表示装置は、第1画素と、第2画素と、制御回路と、を備える。
　前記第1画素は、画像を表示する表示領域において映像信号又は画像信号に基づいた発光をする。
　前記第2画素は、前記表示領域の周縁領域又は前記表示領域において、赤外帯域の光を照射する。
　前記制御回路は、同期信号に基づいて、外部又は内部のイメージセンサが赤外帯域の光を撮像するタイミングと同期して少なくとも前記第2画素が赤外帯域の光を照射する制御を行う。

　前記第1画素は、ローリング駆動されてもよい。

　前記第2画素は、ローリング駆動されてもよい。

　前記第2画素は、前記第1画素が消光している間に少なくとも1回、駆動されてもよい。

　前記第2画素は、前記第1画素の駆動とは非同期で駆動されてもよい。

　前記第2画素は、前記第1画素の駆動方向と逆方向に駆動されてもよい。

　前記第2画素は、グローバル駆動されてもよい。

　前記第1画素は、グローバル駆動されてもよい。

　前記第2画素は、前記第1画素が消光している間にグローバル駆動されてもよい。

　前記第1画素は、アクティブマトリクス形式で発光制御されてもよい。

　前記第2画素は、アクティブマトリクス形式で発光制御されてもよい。

　前記第2画素は、パッシブマトリクス形式で発光制御されてもよい。

　前記第2画素は、セグメントドライバにより発光制御されてもよい。

　前記第2画素を駆動するドライバは、前記第1画素を駆動するドライバと前記表示領域に対して同じ側に配置されてもよい。

　前記第2画素を駆動するドライバは、前記第1画素を駆動するドライバと前記表示領域に対して対向する側に配置されてもよい。

　前記第2画素と、前記同期信号は、前記第1画素で表示される前記映像信号又は前記画像信号に埋め込んで送信されてもよい。

　前記第2画素と、前記同期信号は、通信プロトコルを介して外部から送信されてもよい。

　前記同期信号は、人間の眼において反射した前記第2画素が照射した光を受光してアイトラッキングを実行する情報を取得するために用いられてもよい。

　固体撮像装置は、カウンタ、をさらに備えてもよい。前記制御回路は、前記カウンタを用いて、前記同期信号に同期するタイミングで前記第2画素が赤外帯域の光を照射する制御を行ってもよい。

　一実施形態によれば、電子機器は、第1画素と、第2画素と、イメージセンサと、を備える。
　前記第1画素は、画像を表示する表示領域において映像信号又は画像信号に基づいた発光をする。
　前記第2画素は、前記表示領域の周縁領域又は前記表示領域において、赤外帯域の光を照射する。
　イメージセンサは、前記第2画素と同期して駆動し、少なくとも前記第2画素が照射した赤外帯域の光を受光する。
　すなわち、電子機器は、上記のいずれかに記載の固体撮像装置と、イメージセンサと、を備えることができる。

　電子機器は、処理回路、をさらに備えてもよい。前記イメージセンサは、人間の眼において反射した前記第2画素が照射した光を受光し、アイトラッキングのための情報を取得してもよく、前記処理回路は、前記イメージセンサが取得した情報に基づいて、アイトラッキングを実行してもよい。

一実施形態に係る表示装置の表示部の一例を模式的に示すブロック図。一実施形態に係る走査のタイミングを示す図。一実施形態に係る走査のタイミングを示す図。一実施形態に係る走査のタイミングを示す図。一実施形態に係る走査のタイミングを示す図。一実施形態に係る走査のタイミングを示す図。一実施形態に係る走査のタイミングを示す図。一実施形態に係る画素の接続の一例を模式的に示す図。一実施形態に係る画素の配置の一例を模式的に示す図。一実施形態に係る画素の接続の一例を模式的に示す図。一実施形態に係る画素の駆動の一例を模式的に示す図。一実施形態に係る画素の駆動の一例を模式的に示す図。一実施形態に係る画素の接続の一例を模式的に示す図。一実施形態に係る画素の駆動の一例を模式的に示す図。一実施形態に係る駆動回路の配置の一例を模式的に示す図。一実施形態に係る駆動回路の配置の一例を模式的に示す図。一実施形態に係る駆動回路の配置の一例を模式的に示す図。一実施形態に係る駆動回路の配置の一例を模式的に示す図。一実施形態に係る電子機器の一例を模式的に示すブロック図。一実施形態に係る電子機器の一例を模式的に示すブロック図。一実施形態に係る画素回路の概略の一例を示す回路図。一実施形態に係る画素回路の概略の一例を示す回路図。一実施形態に係る画素回路の概略の一例を示す回路図。一実施形態に係る画素回路の概略の一例を示す回路図。一実施形態に係る画素回路の概略の一例を示す回路図。一実施形態に係る画素回路の概略の一例を示す回路図。一実施形態に係る画素回路の概略の一例を示す回路図。一実施形態に係る画素回路の概略の一例を示す回路図。一実施形態に係る画素回路の概略の一例を示す回路図。電子機器の第3適用例であるHMDの外観図。スマートグラスの外観図。電子機器の第2適用例であるデジタルカメラの正面図。デジタルカメラの背面図。電子機器の適用例であるTVの外観図。電子機器の適用例であるスマートフォンの外観図。乗物の後方から前方にかけての乗物の内部の様子を示す図。乗物の斜め後方から斜め前方にかけての乗物の内部の様子を示す図。

　以下、図面を参照して本開示における実施形態の説明をする。図面は、説明のために用いるものであり、実際の装置における各部の構成の形状、サイズ、又は、他の構成とのサイズの比等が図に示されている通りである必要はない。また、図面は、簡略化して書かれているため、図に書かれている以外にも実装上必要な構成は、適切に備えるものとする。

　本開示は、以下の順番で限定されない例としての形態を示す。

1．表示装置の構成
2．発光タイミング、受光タイミングの形態例
　(第1実施形態)映像情報ローリング、赤外光ローリング(発光ブランキング中1回照射)
　(第2実施形態)映像情報ローリング、赤外光ローリング(発光ブランキング中複数回照射)
　(第3実施形態)映像情報ローリング、赤外光ローリング(消光と非同期に照射)
　(第4実施形態)映像情報ローリング、赤外光グローバル
　(第5実施形態)映像情報グローバル、赤外光グローバル
　(第6実施形態)映像情報ローリング、赤外光ローリング、ローリング方向相違
3．駆動回路の形態例
　(第7実施形態)赤外光アクティブマトリクス駆動
　(第8実施形態)赤外光パッシブマトリクス駆動
　(第9実施形態)赤外光セグメントドライバによる駆動
4．装置構成に係る形態例
　(第10実施形態)アクティブマトリクス形式において駆動回路が画素アレイに対して同じ側に配置される例
　(第11実施形態)アクティブマトリクス形式において駆動回路が画素アレイに対して逆側に配置される例
　(第12実施形態)パッシブマトリクス形式において駆動回路が画素アレイに対して同じ側に配置される例
　(第13実施形態)パッシブマトリクス形式において駆動回路が画素アレイに対して逆側に配置される例
　(第14実施形態)表示装置を備える電子機器
5．画素回路の例
6．電子機器の適用例

　＜1．表示装置の構成＞

　図1は、一実施形態に係る表示装置の表示部の一例を模式的に示すブロック図である。表示装置 1 は、少なくとも、画素アレイ 10 と、制御回路 12 と、垂直駆動回路 14 と、水平駆動回路 16 と、を備える。図1に示される箇所において、表示装置 1 は、画素アレイ 10 において映像情報又は画像情報(以下、映像情報等と記載する)とともに赤外光を出力する。

　画素アレイ 10 は、映像情報等を表示する表示領域を備える。画素アレイ 10 は、表示領域において映像情報等を出力するための発光をする第1画素が第1方向及び第2方向に2次元のアレイ状に備えられる。第1画素は、例えば、映像情報等を表示するためにRGBの色の光を発する発光素子を備えることができるが、色の組み合わせはこれに限定されるものではない。

　画素アレイ 10 はさらに、センシングをするための赤外光を発光する第2画素を備える。第2画素は、映像情報等を表示するための表示領域の周縁部又は表示領域内に備えられる。

　すなわち、画素アレイ 10 は、表示領域において、映像情報等を出力するための発光をする第1画素と、表示領域の周縁領域又は表示領域内において、センシングをするための発光をする第2画素と、を備える。

　制御回路 12 は、画素アレイ 10 における映像情報等を表示し、画素アレイ 10 における赤外光を照射し、また、表示装置 1 の内部又は外部に備えられるイメージセンサ 18 における赤外光の受光を制御するための信号(例えば、タイミングを同期させるための同期信号)を出力するコントローラである。

　なお、後述するように、イメージセンサ 18 に対するタイミング制御する信号の出力は、表示装置 1 ではなく、他の機器により実現されてもよい。例えば、表示装置 1 に画像信号を出力する他の機器を備え、当該機器から、表示装置 1 と、イメージセンサ 18 と、を同期させる信号が出力されてもよく、この場合、イメージセンサ 18 は、表示装置 1 からの信号ではなく、当該機器が出力する同期信号に基づいて撮像のタイミングが制御される。

　すなわち、同期信号は、表示装置 1 内で生成してもよいし、イメージセンサ 18 内で生成してもよいし、これら以外の装置において生成してもよい。生成された同期信号は、同期が必要となる装置にそれぞれ出力することができる。

　制御回路 12 は、垂直駆動回路 14 及び水平駆動回路 16 に映像情報等に係る信号を出力して、画素アレイ 10 における映像情報等の表示を制御し、また、制御回路 12 は、垂直駆動回路 14 及び水平駆動回路 16 に赤外光の照射に係る信号を出力して制御する。制御回路 12 は、この赤外光の照射に伴う同期信号を出力する。この同期信号は、イメージセンサ 18 における受光が適切なタイミングで実行されるように制御される。

　垂直駆動回路 14 は、第1方向(例えば、ライン方向)に沿って備えられる画素を選択して駆動可能状態にする回路である。垂直駆動回路 14 は、制御回路 12 から入力された信号に基づいて、ラインを選択して、当該ラインに属する画素の発光素子を駆動する信号を出力する。制御回路 12 は、第2方向(例えば、カラム方向)にラインの選択を操作することで、適切なラインに属する画素を駆動可能状態にする。

　以下、上記のライン方向及びカラム方向を用いた説明を行うが、これは、説明の簡単のためであり、表示装置 1 における制御は、これらの方向に限定されるものではない。

　水平駆動回路 16 は、カラム方向に沿って備えられる画素に対して駆動信号を出力する回路である。水平駆動回路 16 は、制御回路 12 から入力された信号に基づいて、カラムに属する画素の発光素子を駆動する信号を出力する。

　すなわち、表示装置 1 は、垂直駆動回路 14 が選択したラインにおける水平駆動回路 16 が駆動信号を出力したカラムに属する第1画素が適切な強度で発光することで、画素アレイ 10 において映像情報等が表示される。同様に、垂直駆動回路 14 及び水平駆動回路 16 は、画素アレイ 10 内に備えられる映像情報等に関与しない赤外光を発光する第2画素を発光させる。

　イメージセンサ 18 は、表示装置 1 の内部に備えられてもよいし、外部に備えられてもよい。表示装置 1 の外部にイメージセンサ 18 が備えられる場合には、イメージセンサ 18 は、適切なインタフェースを介して表示装置 1 の内部、例えば、制御回路 12 と接続される。

　このイメージセンサ 18 は、例えば、画素アレイ 10 内の第2画素が発光した赤外光を受光するセンサである。イメージセンサ 18 の構成についての詳細は省略するが、赤外光を受光し、適切なデータを送受信することが可能な任意のイメージセンサとして形成されることができる。

　イメージセンサ 18 は、例えば、画素アレイ 10 内に備えられる第2画素の発光と同期して駆動することができる。同期して駆動することで第2画素から照射された赤外帯域の光をイメージセンサ 18 において適切なタイミングにおいて受光することが可能となる。

　イメージセンサ 18 は、例えば、制御回路 12 又はその他の表示装置 1 の内外の構成を介して第2画素の発光情報又は発光のための同期信号を取得して、第2画素と同期して駆動することができる。すなわち、表示装置 1 は、第2画素の発光のタイミングを表す信号(例えば、同期信号)を任意のインタフェースを介して外部のイメージセンサ 18 に送信し、イメージセンサ 18 は、この同期信号に基づいて、第2画素の発光と同期してセンシングを実行することができる。

　また、イメージセンサ 18 は、第2画素の発光と同期する一方で、第1画素の発光とは同期しない駆動とすることができる。すなわち、第2画素の駆動は、第1画素の駆動と非同期であってもよい。

　表示装置 1 とイメージセンサ 18 の同期は、いずれかの機器から出力される同期信号、又は、外部の機器、例えば、表示装置 1 に表示する映像信号／画像信号を生成する外部の機器からの同期信号により実現することができる。

　同期は、表示装置 1 及びイメージセンサ 18 に備えられるカウンタを用い、それぞれに取得した同期信号に基づいた制御をすることで実行されてもよい。表示装置 1 は、例えば、第1カウンタを有していてもよい。イメージセンサ 18 は、例えば、第2カウンタを有していてもよい。

　表示装置 1 は、第1カウンタに同期信号が同期したタイミングで赤外発光を行う。イメージセンサ 18 は、第2カウンタに同期信号が同期したタイミングで赤外撮像を行う。これらのカウンタを用いた処理を実行することで、表示装置 1 とイメージセンサ 18 とが同期した適切な動作を実現することができる。

　＜2．発光タイミング、受光タイミングの形態例＞

　次に、第1画素、第2画素の発光及びイメージセンサ 18 の受光のタイミングの限定されない例をいくつかの実施形態を用いて説明する。図2～図7は、それぞれの実施形態における一例を示す図であり、表示をするための光を射出する第1画素の発光と、赤外光を射出する第2画素の発光と、第2画素が射出した赤外光を受光するイメージセンサ 18 の露光のタイミングを示す。

　第1画素の発光強度は、第1画素に対するデータ書き込み期間におけるデータの書き込みにより制御される。第2画素の発光強度は、第1画素とは異なり映像情報等を示す必要がなく、オン／オフの1ビットのデータでよいため、データの書き込みをすることなく発光素子自体を駆動させるか否かで制御することができる。このため、図においては第2画素のデータ書き込みについては示していない。

　それぞれの図における領域の意味は、図2に示すとおりであり、第1画素に対するデータ書き込み期間、第1画素の発光を示す第1発光期間、第2画素の発光を示す第2発光期間、イメージセンサ 18 のセンサ部の露光を示す露光期間、及び、イメージセンサ 18 のセンサ部からのデータを読み出す読み出し期間を示す。また、特に記載のない限り、領域の重なっている箇所においては、重なっている処理の双方が並行して実行されることを意味する。

　1段目のチャートは、横軸が時間を示し、第1画素、すなわち、映像信号等を表示する表示領域を形成する画素に対する同期信号(Display Vsync)を示す。2段目のチャートは、縦軸がラインの走査方向を示し、時間に対してどのラインの処理をしているかを示す。3段目のチャートは、イメージセンサ 18 の同期信号(Sensor Vsync)を示す。4段目のチャートは、縦軸がラインの走査方向を示し、時間に対してイメージセンサ 18 におけるどのラインの処理をしているかを示す。

　換言すると、1段目の同期信号に基づいて、第1画素が発光し、3段目の同期信号に基づいて、第2画素が発光し、イメージセンサ 18 が露光する。なお、同期信号に対する矢印は、同期信号に対する処理のタイミングをわかりやすく示すものであり、矢印の方向に特段の意味があるわけではなく、単純に、図示における一致タイミングを明確に示すものであることに留意されたい。

　(第1実施形態: 図2)

　第1実施形態においては、表示装置 1 は、第1画素及び第2画素のそれぞれの発光をローリング駆動で制御し、第2画素の発光は、第1画素が消光しているタイミングで1回実行される。ここで、ローリング駆動とは、所謂イメージセンサにおけるローリングシャッタと同様の駆動のことを示し、所定方向に向かって1ライン又は複数ラインごとにデータ書き込みと発光の駆動又は露光の駆動の走査をする手法を意味する。イメージセンサ 18 におけるローリング駆動は、ローリングシャッタ形式で実行されることを意味することができる。

　表示装置 1 は、第1画素のデータ書き込みに続いて、第1画素の発光の制御をする。第1画素が消光しているラインから順次、表示装置 1 は、第2画素の発光を開始する。この第1画素及び第2画素の駆動をローリング方式で実行する。

　イメージセンサ 18 は、第2画素の発光と同期して、対応するラインごとの露光をする。なお、図面では、上半分に示す表示領域と、下半分に示す受光領域とは同じライン数で示されているが、これに限定されるものではなく、表示領域と受光領域のライン数及びカラム数は、同一でなくてもよい。同一ではない場合、第2画素の発光のタイミングと、イメージセンサ 18 の対応するラインの露光タイミングと、が同期するように駆動すればよい。

　このように駆動することで、映像情報等に係る発光と、赤外帯域の発光及び受光と、を異なるタイミングで実行することが可能であり、赤色の光を発光する第1画素から照射された光と赤外光との光とのイメージセンサ 18 の受光におけるクロストークを抑制することができる。この結果、イメージセンサ 18 が取得する信号の画質的な劣化を回避することが可能となる。

　なお、図2、図3(第2実施形態)、図4(第3実施形態)及び図7(第6実施形態)において、第1画素の発光するラインの走査速度と、第2画素の発光するラインの走査速度、すなわち、グラフにおける双方の領域の傾きは同じであるが、これに限定されるものではない。例えば、第1画素の発光ラインの走査に対して、第2画素の発光ラインの走査が早く完了するように制御することも可能である。この場合においても、第2画素のラインの走査のタイミングと、対応するイメージセンサ 18 のラインの露光の走査のタイミングとは同期していることが望ましい。

　また、第1実施形態の場合、第1画素の消光タイミングにおいて第2画素の発光及びイメージセンサ 18 の露光が実行されるため、これらの走査のタイミングは、同期されて実現されていてもよい。別の例として、第2画素の発光及びイメージセンサ 18 の露光は、同期する一方で、第1画素とは同期せずに駆動制御することもできる。この場合、第1画素の消光タイミングの情報に基づいて制御回路 12 が第2画素の発光及びイメージセンサ 18 の露光の制御を、第1画素とは非同期で実現することもできる。

　(第2実施形態: 図3)

　第1実施形態においては、第2画素の発光及びイメージセンサ 18 の露光は、第1画素が消光しているタイミングにおいて1回であったが、これに限定されるものではない。図3に示すように、第1画素が消光している期間において、複数回の第2画素の発光及びイメージセンサ 18 の露光が実行されてもよい。

　上記と同様に、この場合も、第2画素の発光と、イメージセンサ 18 の露光は、同期して駆動されることが望ましい。一方で、第2画素の発光及びイメージセンサ 18 の露光と、第1画素の発光とは、非同期であってもよい。

　図3においては、第1画素の消光の1期間において2回の第2画素の発光及びイメージセンサ 18 の露光が実行されているが、これに限定されるものではない。例えば、第1画素の消光の1期間において、3回以上の第2画素の発光及びイメージセンサ 18 の露光が実行されてもよい。

　すなわち、第1画素、第2画素及びイメージセンサ 18 の駆動は、それぞれがローリング駆動であり、表示装置 1 は、第1画素の消光期間において、第2画素の発光及びイメージセンサ 18 の露光が少なくとも1回実行されるように駆動制御をすることができる。

　(第3実施形態: 図4)

　前述のそれぞれの実施形態においては、第1画素の消光中に第2画素の発光及びイメージセンサ 18 の露光をしたが、これに限定されるものではない。図4に示すように、第1画素が発光している第1発光期間の間に、第2画素の発光及びイメージセンサ 18 の露光が実行されてもよい。第2画素の発光及びイメージセンサ 18 の露光は、同期して制御される。

　一方で、第1画素の発光及び第2画素の発光は、同期していてもよいし、同期していなくてもよい。また、図には示されていないが、第1画素の読み込み期間又は消光期間に第2画素の発光及びイメージセンサ 18 の露光が実行される形態であってもよい。

　(第4実施形態: 図5)

　前述の各実施形態においては、第2画素及びイメージセンサ 18 がローリング駆動していたが、本実施形態においては、第2画素がグローバル駆動し、これに同期してイメージセンサ 18 もグローバル駆動する。ここで、グローバル駆動とは、所謂イメージセンサにおけるグローバルシャッタと同様の駆動のことを示し、ラインによらず同じタイミングでデータ書き込みと発光の駆動又は露光の駆動をする手法を意味する。

　図5に示すように、第1画素の発光は、前述に示したそれぞれの実施形態と同様に、ローリング駆動により実行される。一方、第2画素の発光は、ラインによらず同じタイミングでグローバル駆動される。これに伴いイメージセンサ 18 の露光も、グローバルシャッタ方式で駆動される。イメージセンサ 18 のデータの読み出しは、通常のグローバルシャッタ方式のイメージセンサと同様に実行される。

　本実施形態では、第1画素と第2画素とは、同期して動作してもよいし、図5に示されているように非同期で動作してもよい。

　(第5実施形態: 図6)

　第4実施形態においては第2画素のみがグローバル駆動で発光したが、第1画素についてもグローバル駆動することができる。図6に示すように、表示装置 1 は、第1画素及び第2画素の発光をグローバル駆動とすることができる。

　表示装置 1 は、第1画素の読み込みをした後に第1画素の発光をグローバル駆動で実行する。この駆動と並行して、第1画素の消光期間において、第2画素の発光と第2画素の発光に同期したイメージセンサ 18 の露光とをグローバル駆動で実行することができる。

　このような駆動をすることで、表示装置 1 は、映像情報等の表示におけるローリング駆動による不自然さを抑制させることが可能となる。

　なお、図6においては、第1画素の消光期間において第2画素の発光がされているが、これに限定されるものではない。例えば、第1画素が発光している第1発光期間において、第2画素が発光をしてもよい。

　また、図6においては、第1画素の消光期間において第2画素が第1画素の発光のタイミングと同期せずに発光しているが、これに限定されるものではない。例えば、第2画素は、第1画素の発光(又は消光)のタイミングと同期して発光される制御であってもよい。

　(第6実施形態: 図7)

　前述のそれぞれの実施形態においては、表示装置 1 は、第1画素と第2画素とが同じローリング駆動する場合、同じ方向に駆動していた。これに限定されず、第1画素の発光と、第2画素の発光のローリング駆動の方向を逆方向とすることができる。

　図7に示すように、一例として、第1画素の発光は、画素アレイ 10 の上側から下側へと向かってラインごとに走査され、第2画素の発光は、画素アレイ 10 の下側から上側へと向かってラインごとに走査され、それぞれ逆向きの方向に向かって走査、駆動される。イメージセンサ 18 は、第2画素の発光と同期して露光する。

　第1画素の発光と、第2画素の発光とは、同期していてもよいし、同期していなくてもよい。非同期の場合、第1画素と第2画素とが発光するタイミングが重複する領域がフレームごとに異なりイメージセンサ 18 における迷光の影響を分散させることが可能であるため、非同期である方が望ましい。

　また、第1画素の発光と第2画素の発光とを同期させる場合においても、表示領域の中心部を回避した領域において、同じタイミングで発光する制御をすることができる。

　この形態によれば、イメージセンサ 18 における迷光の影響が多少発生するものの、図4等の場合と比較して、小さくすることが可能であるため、第1画素及び第2画素の発光タイミングをより柔軟に設定することが可能となる。

　＜2．駆動回路の形態例＞

　次にそれぞれの駆動回路を介した画素の駆動についていくつかの例を挙げて説明する。上述したように画素アレイ 10 内には映像情報等を表示する第1画素と、赤外光を照射する第2画素と、が備えられる。これらの画素の配置、駆動の例について、以下説明する。

　映像情報等を表示するための第1画素は、解像度及び応答速度の必要性から、アクティブマトリクス形式で駆動することが望ましい。駆動回路の形態例としては、垂直駆動回路 14 及び水平駆動回路 16 が第1画素及び第2画素のそれぞれに対して信号を送信するものとして説明するが、これらの駆動回路の配置等については、後述の装置構成に係る形態例において説明する。

　(第7実施形態)

　図8は、一実施形態に係る駆動回路と画素との接続、及び、第1画素と第2画素の配置の限定されない一例を示す図である。画素アレイ 10 は、表示領域内において映像情報等を表示するための第1画素 100 を備え、それ以外の領域において赤外光を照射する第2画素 102 を備えることができる。

　第1画素 100 は、第1信号線 150 を介して垂直駆動回路 14 と接続され、第1信号線 170 を介して水平駆動回路 16 と接続される。垂直駆動回路 14 から出力された信号は、第1信号線 150 を介して第1画素 100 へと伝達されて、ラインが選択され、選択されたラインに属する第1画素 100 を駆動可能状態へと遷移させる。

　水平駆動回路 16 から出力された信号は、第1信号線 170 を介して第1画素 100 へと伝達され、垂直駆動回路 14 により選択されたラインに属する第1画素 100 のうち、水平駆動回路 16 から駆動信号が印加された第1画素 100 が適切な強度で発光をすることで画素アレイ 10 の表示領域において映像情報等を表示する。水平駆動回路 16 から出力される信号は、選択されているラインに属する第1画素 100 ごとの発光強度を示す信号を含んでいてもよい。

　第2画素 102 は、画素アレイ 10 における表示領域以外の領域、例えば、画素アレイ 10 の表示領域に配置される第1画素 100 の周縁部に配置されることができる。第2画素 102 は、第2信号線 152 を介して垂直駆動回路 14 と接続され、第2信号線 172 を介して水平駆動回路 16 と接続される。

　第1画素 100 と同様に、垂直駆動回路 14 から出力された信号は、第2信号線 152 を介して第2画素 102 へと伝達されラインが選択される。選択されたラインに属する第2画素 102 は、駆動可能状態へと遷移する。水平駆動回路 16 から出力された信号は、第2信号線 172 を介して第2画素 102 へと伝達され、垂直駆動回路 14 により選択されたラインに属する第2画素 102 のうち、水平駆動回路 16 から駆動信号が印加された第2画素 102 が発光し、例えば、映像等を観察しているヒトの眼に赤外光を照射する。

　第2画素 102 の発光は、上述したようにオン／オフの状態が切り替えられれば十分であるので、水平駆動回路 16 からは第2画素 102 の強度を示す信号が送信されずに、照射を制御する信号のみが送信されてもよい。尤も、この記載は、第2画素 102 の強度情報が送信される状態を排除するものではなく、水平駆動回路 16 から送信される信号に第2画素 102 の照射強度を示す信号が含まれていてもよい。すなわち、前述の各実施形態において第2画素 102 に対するデータ書き込みの期間が存在していてもよい。

　このように、表示装置 1 において、第1画素 100 及び第2画素 102 の双方がアクティブマトリクス形式で発光する形態であってもよい。第2画素 102 は、画素アレイ 10 における所謂ダミー画素が配置される領域に配置することが可能である。

　ダミー領域に第2画素 102 を配置すると、映像情報等と同様に樽型又は糸巻き型のレンズ歪みが発生する可能性がある。このため、イメージセンサ 18 においては、正確なセンシングデータを取得するために、任意のタイミング(例えば、センサデータを取得するタイミング、センサデータを利用するタイミング、又は、負荷が軽いタイミング等)で適切な歪み補正を実行することも可能である。

　垂直駆動回路 14 及び水平駆動回路 16 は、第1画素 100 に対しては映像情報等を構成する制御をするため、解像度及びリフレッシュレート等を適切に設定しなくてはならないが、第2画素 102 に対しては発光のオン／オフの制御をすれば足りる。このため、垂直駆動回路 14 及び水平駆動回路 16 は、第1画素 100 に対する制御とは干渉することなく、第2画素 102 の駆動タイミング、リフレッシュレート、発光デューティ等を制御することができる。

　すなわち、第2画素 102 に対しては、垂直駆動回路 14 及び水平駆動回路 16 として、第1画素 100 と比較して精細度を低くしたドライバ(第1画素 100 とは異なる精細度のドライバ)を用いることができる。

　本実施形態における第1画素 100 及び第2画素 102 の配置は、図8の形態に限定されるものではない。図9は、本実施形態の第1画素 100 及び第2画素 102 の配置の限定されない別の例を模式的に示す図である。

　この図9に示すように、第2画素 102 は、画素アレイ 10 における表示領域内に配置されてもよい。画素アレイ 10 には、例えば、それぞれの色の発光をする発光素子がベイヤ配列等の適切な配列で備えられる。この第1画素 100 に加えて、第2画素 102 を配置してもよい。限定されない一例として、ベイヤ配列において、緑色の発光をする第1画素 100 を適切に間引いて第2画素 102 に置換することができる。もちろん、間引きをする第1画素 100 は、緑色に限定されず、映像情報等を適切に表示できる範囲において、赤色又は青色の第1画素 100 であってもよい。

　上記においては画素を置き換えることについて説明したがこれに限定されるものではない。第1画素 100 において分割画素を形成する場合、任意の割合で第1画素 100 を第2画素 102 に置換することができる。

　また、第1画素 100 における分割画素において、当該分割画素のうち、少なくとも1つを赤外光が発光可能な分割画素として配置することができる。この場合、赤外光を照射する分割画素を含む第1画素 100 を、任意の割合で画素アレイ 10 内に配置することができる。

　第1画素 100 及び第2画素 102 がアクティブマトリクス形式で駆動する場合には、発光制御は、前述の第1実施形態から第6実施形態のいずれの実装をすることも可能である。

　(第8実施形態)

　第7実施形態においては、第1画素 100 、第2画素 102 の双方がアクティブマトリクス形式で駆動する構成であったが、本開示の内容は、これに限定されるものではない。第2画素 102 における発光は、映像情報等を含まないため、映像情報等を表示する領域とは同等の解像度は必要なく、また、リフレッシュレートを、映像情報等を表示する画素と比較して高くすることが可能であり、センシングの高速化を図ることができる。

　図10は、一実施形態に係る第1画素 100 と第2画素 102 の配置及び接続の一例を模式的に示す図である。第2画素 102 は、第1画素 100 と比較して1画素の大きさが大きく形成されていてもよい。

　第1画素 100 は、上記の実施形態と同様にアクティブマトリクス形式で駆動するが、第2画素 102 は、パッシブマトリクス形式で駆動してもよい。第1画素 100 は、第7実施形態と同様に垂直駆動回路 14 からの信号が第1信号線 150 を介して、水平駆動回路 16 からの信号が第1信号線 170 を介して印加されて駆動する。

　第2画素 102 は、2つの電極により制御されるパッシブマトリクス形式で駆動してもよい。図10において斜線で示す箇所は電極である。第2画素 102 は、2つの電極である第1電極 154 と第2電極 174 とのに挟まれる形で配置され、垂直駆動回路 14 による第1電極 154 の通電及び水平駆動回路 16 による第2電極 174 の通電により、発光の駆動が制御される。第2画素 102 は、垂直駆動回路 14 から印加される第1電極 154 の電圧と、水平駆動回路 16 から印加される第2電極 174 の電圧とにより、赤外光を照射することができる。

　上述したように、第2画素 102 は、例えば、アイトラッキングをする場合には高解像度である必要性は低く、発光強度の細かい制御は特に必要ない。また、画素数を削減することで、高速なリフレッシュレートで対応することが可能となる。このため、第2画素 102 は、パッシブマトリクス形式で駆動されてもよい。

　このように第1画素 100 がアクティブマトリクス形式で駆動される一方で、第2画素 102 がパッシブマトリクス形式で駆動される形態とすることができる。

　図11及び図12は、第2画素 102 の発光の限定されない一例を示す図である。斜線で示す第2画素 102 が発光している画素を示す。図11に示すように、垂直駆動回路 14 及び水平駆動回路 16 は、周縁部の電極に第2画素 102 を発光する電圧を印加することで、画素アレイ 10 における角の領域の第2画素 102 を点灯させることができる。

　また、図12に示すように、垂直駆動回路 14 及び水平駆動回路 16 は、内側の電極に第2画素 102 を発光する電圧を印加することで、画素アレイ 10 における内側の領域の第2画素 102 を点灯させることができる。すなわち、表示装置 1 は、第1電極 154 及び第2電極 174 への電圧の印加を適切に制御することで、種々の領域ごとの第2画素 102 からの赤外光の照射をすることが可能となる。

　もちろん、垂直駆動回路 14 及び水平駆動回路 16 からの第1電極 154 及び第2電極 174 に印加する電極を適切に制御することで、第1実施形態から第6実施形態で示したようなローリング駆動及びグローバル駆動のいずれも実装することが可能である。

　以上のように、表示装置 1 は、第2画素 102 の発光をパッシブマトリクス形式として、ローリング駆動及びグローバル駆動の制御をすることが可能であるとともに、図11や図12のように発光の制御をすることで種々の赤外光の発光パターンを形成することが可能である。この結果、表示装置 1 は、イメージセンサ 18 によるセンシングをより種々の環境に適したデータ取得、種々の情報の取得をするように制御することができる。

　(第9実施形態)

　第8実施形態においてはパッシブマトリクス形式で第1画素 100 よりもサイズが大きい画素としての第2画素 102 を発光制御する例について説明したが、高解像度を必要としないことから、第2画素 102 のサイズをさらに大きくすることも可能である。

　図13は、一実施形態に係る表示装置 1 の第1画素 100 及び第2画素 102 の接続に係る限定されない一例を示す図である。表示装置 1 は、セグメントドライバ 20 を備え、第2画素 102 をセグメントとして配置してもよい。

　セグメントドライバ 20 は、セグメントとして配置される第2画素 102 に対する発光制御をする駆動回路である。セグメントドライバ 20 は、イメージセンサ 18 によるセンシングに適した範囲の第2画素 102 を任意のタイミングで発光駆動させることができる。

　それぞれの第2画素 102 は、セグメントドライバ 20 と、信号線 200 により接続される。セグメントドライバ 20 は、信号線 200 を介してそれぞれの第2画素 102 に発光の駆動制御の信号を送信する。セグメントドライバ 20 は、適切なタイミングでそれぞれの第2画素 102 を点灯させることで、イメージセンサ 18 による赤外光のセンシングを実現することができる。

　表示領域に配置される第1画素 100 は、前述のそれぞれの実施形態と同様に、垂直駆動回路 14 と第1信号線 150 を介して接続され、水平駆動回路 16 と第1信号線 170 を介して接続され、アクティブマトリクス形式で発光制御される。

　図14は、一実施形態に係るセグメントとしての第2画素 102 の発光の限定されない一例を示す図である。斜線で示す第2画素 102 が発光しているセグメントを示す。この図に示すように、任意のセグメントとしての第2画素 102 をセグメントドライバ 20 により発光制御することができる。

　発光するセグメントの選択は、セグメントドライバ 20 により任意に設定することができるので、イメージセンサ 18 によるセンシングしたデータを用いたい目的により、適切な発光をすることができる。また、セグメントドライバ 20 は、任意のタイミングでセグメントを発光制御することができる。このため、前述の第1実施形態から第6実施形態のいずれについてもセグメントドライバ 20 を用いた構成により実現可能となる。

　＜4．装置構成に係る形態例＞

　次に、前述の各実施形態におけるドライバの配置例についていくつかの限定されない例を用いて説明する。

　(第10実施形態)

　図15は、一実施形態に係る駆動回路(ドライバ)の配置の一例を模式的に示す図である。垂直駆動回路 14 及び水平駆動回路 16 は、それぞれ、第1画素 100 に対する駆動信号を送信する回路と、第2画素 102 に対する駆動信号を送信する回路と、を備えてもよい。

　垂直駆動回路 14 は、例えば、第1画素 100 の駆動をする第1垂直駆動回路 140 と、第2画素 102 の駆動をする第2垂直駆動回路 142 と、を備える。水平駆動回路 16 は、例えば、第1画素 100 の駆動をする第1水平駆動回路 160 と、第2画素 102 の駆動をする第2水平駆動回路 162 と、を備える。図に示されるように、第1垂直駆動回路 140 と第2垂直駆動回路 142 は、画素アレイ 10 (表示領域)に対して同じ側に配置されてもよく、第1水平駆動回路 160 と第2水平駆動回路 162 は、画素アレイ 10 (表示領域)に対して同じ側に配置されてもよい。

　第1垂直駆動回路 140 は、第1信号線 150 を介して第1画素 100 へとラインに属する画素を選択する信号を出力する。第1水平駆動回路 160 は、第1信号線 170 を介して第1画素 100 へと選択したラインに属する画素を駆動するための信号(発光強度を示す信号を含んでもよい)を出力する。

　第2垂直駆動回路 142 は、第2信号線 152 を介して第2画素 102 へとラインに属する画素を選択する信号を出力する。第2水平駆動回路 162 は、第2信号線 172 を介して第2画素 102 へと選択したラインに属する画素を駆動するための信号(発光強度を示す信号を含んでもよい)を出力する。

　このように垂直駆動回路 14 及び水平駆動回路 16 は、第1画素 100 及び第2画素 102 を駆動するための回路をそれぞれ備えていてもよく、図に示されるようにそれぞれの駆動回路は、画素アレイ 10 に対して同じ側に配置することができる。

　(第11実施形態)

　図16は、一実施形態に係る駆動回路の配置の一例を模式的に示す図である。上記の実施形態と同様に、垂直駆動回路 14 及び水平駆動回路 16 は、第1画素 100 に対する駆動信号を送信する回路と、第2画素 102 に対する駆動信号を送信する回路と、をそれぞれ備えることができる。

　垂直駆動回路 14 は、第1画素 100 の駆動をする第1垂直駆動回路 140 と、第2画素 102 の駆動をする第2垂直駆動回路 142 と、を備える。水平駆動回路 16 は、第1画素 100 の駆動をする第1水平駆動回路 160 と、第2画素 102 の駆動をする第2水平駆動回路 162 と、を備える。第1垂直駆動回路 140 と第2垂直駆動回路 142 は、画素アレイ 10 に対して逆側(対向する側)に配置されてもよく、第1水平駆動回路 160 と第2水平駆動回路 162 は、画素アレイ 10 に対して逆側(対向する側)に配置されてもよい。

　上記と同様に、第1垂直駆動回路 140 は、第1信号線 150 を介して、第1水平駆動回路 160 は、第1信号線 170 を介して第1画素 100 へと駆動信号を出力する。第2垂直駆動回路 142 は、第2信号線 152 を介して、第2水平駆動回路 162 は、第2信号線 172 を介して第2画素 102 へと駆動信号を出力する。

　このように、第10実施形態とは異なり、画素アレイ 10 に対して逆側にそれぞれのドライバを配置することもできる。尤も、これらは限定されない例としてあげたものであり、他の回路の配置、配線等の必要性によって、画素アレイ 10 の2辺、3辺又は4辺にドライバが配置される形態であってもよい。

　また、上記の第10、第11実施形態においてはそれぞれの駆動回路の配置、例えば、第1垂直駆動回路 140 の配置は、図面の左側であったが、これに限定されるものではない。例えば、第1垂直駆動回路 140 は、所定のラインごとに画素アレイ 10 の左右に分割されて配置されてもよい。第2垂直駆動回路 142 、第1水平駆動回路 160 及び第2水平駆動回路 162 についても同様である。

　(第12実施形態)

　第2画素 102 がパッシブマトリクス形式で駆動する場合についても同様である。図17は、一実施形態に係る駆動回路の配置の一例を模式的に示す図である。上記と同様に、垂直駆動回路 14 は、第1垂直駆動回路 140 と、第2垂直駆動回路 142 と、を備え、水平駆動回路 16 は、第1水平駆動回路 160 と、第2水平駆動回路 162 と、を備える。

　第1垂直駆動回路 140 及び第1水平駆動回路 160 は、前述の実施形態と同様に第1画素 100 に対して駆動信号を出力する。

　第2垂直駆動回路 142 は、第1電極 154 にパッシブマトリクス形式で駆動する第2画素 102 を駆動するための信号を印加することができる。第2水平駆動回路 162 は、第2電極 174 にパッシブマトリクス形式で駆動する第2画素 102 を駆動するための信号を印加することができる。

　このように、一部の画素がパッシブマトリクス形式で駆動する場合においても、それぞれの画素に対するドライバを備えることができる。

　(第13実施形態)

　図18は、一実施形態に係る駆動回路の配置の一例を模式的に示す図である。図17の構成において、図16と同様に、画素アレイ 10 の逆側にそれぞれの画素に対する駆動回路を対向するように配置することができる。

　このように、第12実施形態とは異なり、画素アレイ 10 に対して逆側にそれぞれのドライバを配置することもできる。尤も、これらは限定されない例としてあげたものであり、他の回路の配置、配線等の必要性によって、画素アレイ 10 の2辺、3辺又は4辺にドライバが配置される形態であってもよい。

　また、上記の第12、第13実施形態においてはそれぞれの駆動回路の配置、例えば、第1垂直駆動回路 140 の配置は、図面の左側であったが、これに限定されるものではない。例えば、第1垂直駆動回路 140 は、所定のラインごとに画素アレイ 10 の左右に分割されて配置されてもよい。第2垂直駆動回路 142 、第1水平駆動回路 160 及び第2水平駆動回路 162 についても同様である。

　(第14実施形態)

　前述の各実施形態において、制御のタイミング、画素の接続及びドライバの配置について説明した。本実施形態においては、全体的にこの表示装置 1 がどのように動作するかを包括的に説明する。

　図19は、一実施形態に係る電子機器の一例を模式的に示すブロック図である。電子機器 2 は、表示装置 1 の構成の少なくとも一部を含んで構成されることができる。電子機器 2 は、表示装置 1 の構成の他、イメージセンサ 18 と、信号処理回路 22 と、外部とのデータ、要求等を送受信するインタフェース(I/F 24 )と、を備えてもよい。イメージセンサ 18 は、少なくとも一部が表示装置 1 の内部に備えられていてもよい。

　信号処理回路 22 は、I/F 24 を介して取得した映像情報等を画素アレイ 10 に表示するための適切なデータに変換することができる。また、信号処理回路 22 は、この映像情報等に第2画素 102 及びイメージセンサ 18 の駆動タイミングを示す信号を埋め込むことも可能である。なお、駆動タイミングを示す信号が埋め込まれた映像情報等がI/F 24 を介して信号処理回路 22 へと送信されてもよい。

　制御回路 120 及び／又はイメージセンサ 180 は、駆動タイミングを示す同期信号が映像情報等に埋め込まれている場合には、この埋め込まれた同期信号を適切に読み出すことにより、同期した処理を実現することができる。同期信号の埋め込みは、適切に信号の抽出をできる任意の実装であってもよい。

　信号処理回路 22 は、Graphics Processing Unit (GPU)、Central Processing Unit (CPU)といった汎用のプロセッサを備えてもよいし、それぞれの機能に特化したアナログ又はデジタルの処理回路を備えていてもよい。

　I/F 24 は、電子機器 2 の内部と外部とを接続するためのインタフェースである。I/F 24 は、任意の通信プロトコルにより、データの送受信を実行することが可能である。電子機器 2 は、I/F 24 を介してCMOS信号、I2C、I3C、SPI等の通信プロトコルを利用して第2画素 102 及びイメージセンサ 18 の同期信号を取得してもよい。

　信号処理回路 22 は、制御回路 12 を介して画素アレイ 10 に映像情報等を表示させるとともに、イメージセンサ 18 により取得した情報をフィードバックして、映像情報等に対する信号処理、画像処理を施すことができる。信号処理回路 22 が信号処理又は画像処理した信号を映像情報等として表示するための信号を用いて、制御回路 12 は、適切に表示をするとともに適切にセンシングをするための制御を実行することができる。

　また、信号処理回路 22 又は制御回路 12 は、I/F 24 を介して取得した要求に基づいて、赤外光の照射及びセンシングを開始したり、停止したりすることも可能である。例えば、電子機器 2 は、I/F 24 を介して外部から消費電力を低減させる旨の信号として、赤外光の照射及びセンシングを一時停止する機能を有していてもよい。

　代表的には、第2画素 102 は、表示領域を見ているヒトの眼に赤外光を照射し、イメージセンサ 18 がヒトの眼において反射した赤外光を取得することで、イメージセンサ 18 又は信号処理回路 22 においてアイトラッキングに係る信号を取得又は生成することが可能である。

　表示装置 1 、及び、表示装置 1 の構成を備える電子機器 2 によれば、表示とともにアイトラッキングを実行することが可能となる。アイトラッキングした情報に基づいて、表示装置 1 及び電子機器 2 は、限定されない例として、フォービエイテッドレンダリング、視線入力、虹彩認証等を精度よく実現することも可能となる。

　電子機器 2 は、VRヘッドマウントディスプレイ、VRグラス、ARグラス、電子ビューファインダ(EVF)であってもよい。表示装置 1 は、電子機器 2 における表示デバイスとして動作することができる。表示装置 1 又は電子機器 2 は、XRの方式は、クローズド、ビデオシースルー、ミックスのいずれに対しても適用することが可能である。

　また、表示装置 1 は、Chip on Board (CoB)として実装することが可能である。CoBである場合、表示装置 1 は、チップ上にディスクリート赤外LEDを実装したり、アイセンサを実装したりすることができる。この場合も上記と同様に、赤外光を照射するための同期信号を適切なデバイス、モジュールに送信することが可能である。CoBとして実装することで、電子機器 2 の部品の点数を削減し、コストを改善することができる。

　図20は、図19における電子機器 2 の限定されない別の例を模式的に示すブロック図である。以下の説明は、電子機器 2 が1つの装置ではなく、複数の装置として表示システムを形成しているとしてもよい。尤も、図19も表示システムの一種として理解できることに留意されたい。

　電子機器 2 は、複数のデバイス(モジュール)の組み合わせとして実装することもできる。もちろん、撮像システムとして形成される場合には、これらの複数のデバイス(モジュール)の少なくとも一部が他のデバイス(モジュール)とは別の装置として存在していてもよい。

　電子機器 2 は、例えば、表示装置 1 と、イメージセンサ 18 と、信号処理回路 22 と、を別のデバイスとして構成され、これらが組み合わさることにより1つの装置(又はシステム)を形成することができる。それぞれのデバイスは、入出力インタフェースを備えることができる。

　表示装置 1 は、I/F 120 を備え、表示装置 1 の入出力の少なくとも一部は、制御回路 12 にデータを入出力するI/F 120 を介して実現することができる。イメージセンサ 18 は、I/F 180 を備え、イメージセンサ 18 の入出力は、I/F 180 を介して実現することができる。信号処理回路 22 は、I/F 220 を備え、信号処理回路 22 の入出力は、I/F 220 を介して実現することができる。

　この構成において、イメージセンサ 18 と信号処理回路 22 とのデータの入出力は、I/F 180 とI/F 220 を介して実行することができる。例えば、イメージセンサ 18 で取得した情報は、情報送信部として動作するI/F 180 から送信され、情報受信部として動作するI/F 220 において受信することができる。この情報は、イメージセンサ 18 が取得した映像情報であってもよく、この場合、I/F 180 は、映像送信部として、I/F 220 は、映像受信部として動作することが可能である。

　もちろん、イメージセンサ 18 は、撮像した映像情報を他のデータに変換してもよく、I/F 180 及びI/F 220 は、当該データを送受信するインタフェースとして動作することもできる。

　また、信号処理回路 22 と表示装置 1 とのデータの入出力は、I/F 220とI/F 120 とを介して実行することができる。例えば、信号処理回路 22 が生成した映像情報は、映像送信部として動作するI/F 220 から送信され、映像受信部として動作するI/F 120 において受信することができる。この映像情報は、図19に示すI/F 24 又は図20に示すI/F 220 を介して、外部から表示をするように入力された映像情報又は映像情報に係るデータから信号処理回路 22 において映像情報に変換したものであってもよい。

　このように信号処理回路 22 が映像情報を受信する、又は、映像情報を生成することも可能である。図19の場合も同様である。すなわち、信号処理回路 22 は、映像情報を生成する映像情報生成回路、又は、映像情報に係るフレームごとの画像を生成する画像情報生成回路として動作することができる。

　信号処理回路 22 は、生成した映像情報又は画像情報を、表示装置 1 へとインタフェースを介して表示装置 1 に表示させるとともに、表示装置 1 及びイメージセンサ 18 へとI/F 220 を介して、同期信号を出力することもできる。この場合、それぞれのデバイスにおけるインタフェースは、映像情報又は画像情報の送受信を行う経路と別の経路において同期信号を送受信する経路を備えることも可能である。

　映像情報又は画像情報を生成した信号処理回路 22 において同期信号を出力することによっても、表示装置 1 における前述の各実施形態における表示のための処理をするとともに、この処理に対する適切なタイミングにおけるイメージセンサ 18 の駆動を制御することが可能となる。

　もちろん、信号処理回路 22 もイメージセンサ 18 と同様に、生成した映像情報又は画像情報を他のデータに変換してもよく、I/F 220 及びI/F 120 は、当該データを送受信するインタフェースとして動作することもできる。

　＜5．画素回路の例＞

　以下において、画素 PIX は、代表的には第1画素 100 を示し、また、場合によっては第2画素 102 を含む概念とすることができる。

　図21は、画素 PIX の一構成例を表すものである。画素 PIX は、キャパシタ C01 と、トランジスタ MN02 ～ MN03 と、発光素子 EL とを有している。トランジスタ MN02 ～ MN03 は、N型のMOSFET (Metal Oxide Semiconductor Field Effect Transistor)である。トランジスタ MN02 のゲートは制御線 WSL に接続され、ドレインは信号線 SGL に接続され、ソースはトランジスタ MN03 のゲートおよびキャパシタ C01 に接続される。キャパシタ C01 の一端はトランジスタ MN02 のソースおよびトランジスタ MN03 のゲートに接続され、他端はトランジスタ MN03 のソースおよび発光素子 EL のアノードに接続される。トランジスタ MN03 のゲートはトランジスタ MN02 のソースおよびキャパシタ C01 の一端に接続され、ドレインは電源線 VCCP に接続され、ソースはキャパシタ C01 の他端および発光素子 EL のアノードに接続される。発光素子 EL のアノードはトランジスタ MN03 のソースおよびキャパシタ C01 の他端に接続され、カソードは電源線 Vcath に接続される。電源線 VCCP の電圧は、第1電圧と、第1電圧よりも低い第2電圧と、に適宜切り替わる。

　この構成により、画素 PIX では、トランジスタ MN02 がオン状態になることにより、信号線 SGL から供給された画素信号に基づいてキャパシタ C01 の両端間の電圧が設定される。電源線 VCCP の電圧が第1電圧である期間に、トランジスタ MN03 は、キャパシタ C01 の両端間の電圧に応じた電流を発光素子 EL に流す。発光素子 EL は、トランジスタ MN03 から供給された電流に基づいて発光する。このようにして、画素 PIX は、画素信号に応じた輝度で発光する。なお、電源線 VCCP の電圧が第2電圧である期間には、発光素子 EL は消光する。

　図22は、画素 PIX の他の一構成例を表すものである。この画素 PIX は、キャパシタ C11 ， C12 と、トランジスタ MP12 ～ MP15 と、発光素子 EL とを有している。トランジスタ MP12 ～ MP15 はP型のMOSFETである。トランジスタ MP12 のゲートは制御線 WSL に接続され、ソースは信号線 SGL に接続され、ドレインはトランジスタ MP14 のゲートおよびキャパシタ C12 に接続される。キャパシタ C11 の一端は電源線 VCCP に接続され、他端はキャパシタ C12 、トランジスタ MP13 のドレイン、およびトランジスタ MP14 のソースに接続される。キャパシタ C12 の一端はキャパシタ C11 の他端、トランジスタ MP13 のドレイン、およびトランジスタ MP14 のソースに接続され、他端はトランジスタ MP12 のドレインおよびトランジスタ MP14 のゲートに接続される。トランジスタ MP13 のゲートは制御線 DSL に接続され、ソースは電源線 VCCP に接続され、ドレインはトランジスタ MP14 のソース、キャパシタ C11 の他端、およびキャパシタ C12 の一端に接続される。トランジスタ MP14 のゲートはトランジスタ MP12 のドレインおよびキャパシタ C12 の他端に接続され、ソースはトランジスタ MP13 のドレイン、キャパシタ C11 の他端、およびキャパシタ C12 の一端に接続され、ドレインは発光素子 EL のアノードおよびトランジスタ MP15 のソースに接続される。トランジスタ MP15 のゲートは制御線 AZSL に接続され、ソースはトランジスタ MP14 のドレインおよび発光素子 EL のアノードに接続され、ドレインは電源線 VSS に接続される。

　この構成により、画素 PIX では、トランジスタ MP12 がオン状態になることにより、信号線 SGL から供給された画素信号に基づいてキャパシタ C12 の両端間の電圧が設定される。トランジスタ MP13 は、制御線 DSL の信号に基づいてオンオフする。トランジスタ MP14 は、トランジスタ MP13 がオン状態である期間において、キャパシタ C12 の両端間の電圧に応じた電流を発光素子 EL に流す。発光素子 EL は、トランジスタ MP14 から供給された電流に基づいて発光する。このようにして、画素 PIX は、画素信号に応じた輝度で発光する。トランジスタ MP15 は、制御線 AZSL の信号に基づいてオンオフする。トランジスタ MP15 がオン状態である期間において、発光素子 EL のアノードの電圧は電源線 VSS の電圧に設定されることにより初期化される。

　なお、トランジスタ MP12 ～ MP15 は、低温多結晶シリコン(LTPS: Low Temperature Poly Silicon)を用いたトランジスタであってもよい。また、トランジスタ MP12 、 MP15 のうち少なくともいずれかは、酸化物半導体を用いたトランジスタであってもよい。

　図23は、画素 PIX の他の一構成例を表すものである。この画素 PIX は、キャパシタ C21 と、トランジスタ MN22 ～ MN25 と、発光素子 EL とを有している。トランジスタ MN22 ～ MN25 はN型のMOSFETである。トランジスタ MN22 のゲートは制御線 WSL に接続され、ドレインは信号線 SGL に接続され、ソースはトランジスタ MN24 のゲートおよびキャパシタ C21 に接続される。キャパシタ C21 の一端はトランジスタ MN22 のソースおよびトランジスタ MN24 のゲートに接続され、他端はトランジスタ MN24 のソース、トランジスタ MN25 のドレイン、および発光素子 EL のアノードに接続される。トランジスタ MN23 のゲートは制御線 DSL に接続され、ドレインは電源線 VCCP に接続され、ソースはトランジスタ MN24 のドレインに接続される。トランジスタ MN24 のゲートはトランジスタ MN22 のソースおよびキャパシタ C21 の一端に接続され、ドレインはトランジスタ MN23 のソースに接続され、ソースはキャパシタ C21 の他端、トランジスタ MN25 のドレイン、および発光素子 EL のアノードに接続される。トランジスタ MN25 のゲートは制御線 AZSL に接続され、ドレインはトランジスタ MN24 のソース、キャパシタ C21 の他端、および発光素子 EL のアノードに接続され、ソースは電源線 VSS に接続される。

　この構成により、画素 PIX では、トランジスタ MN22 がオン状態になることにより、信号線 SGL から供給された画素信号に基づいてキャパシタ C21 の両端間の電圧が設定される。トランジスタ MN23 は、制御線 DSL の信号に基づいてオンオフする。トランジスタ MN24 は、トランジスタ MN23 がオン状態である期間において、キャパシタ C21 の両端間の電圧に応じた電流を発光素子 EL に流す。発光素子 EL は、トランジスタ MN24 から供給された電流に基づいて発光する。このようにして、画素 PIX は、画素信号に応じた輝度で発光する。トランジスタ MN25 は、制御線 AZSL の信号に基づいてオンオフする。トランジスタ MN25 がオン状態である期間において、発光素子 EL のアノードの電圧は電源線 VSS の電圧に設定されることにより初期化される。

　なお、トランジスタ MN22 ～ MN25 は、低温多結晶シリコン(LTPS: Low Temperature Poly Silicon)を用いたトランジスタであってもよい。また、トランジスタ MN22 、 MN25 のうち少なくともいずれかは、酸化物半導体を用いたトランジスタであってもよい。

　図24は、画素 PIX の他の一構成例を表すものである。この画素 PIX は、キャパシタ C31 と、トランジスタ MP32 ～ MP36 と、発光素子 EL とを有している。トランジスタ MP32 ～ MP36 はP型のMOSFETである。トランジスタ MP32 のゲートは制御線 WSL に接続され、ソースは信号線 SGL に接続され、ドレインはトランジスタ MP33 のゲート、トランジスタ MP34 のドレイン、およびキャパシタ C31 に接続される。キャパシタ C31 の一端は電源線 VCCP に接続され、他端はトランジスタ MP32 のドレイン、トランジスタ MP33 のゲート、およびトランジスタ MP34 のドレインに接続される。トランジスタ MP34 のゲートは制御線 AZSL １に接続され、ソースはトランジスタ MP33 のドレインおよびトランジスタ MP35 のソースに接続され、ドレインはトランジスタ MP32 のドレイン、トランジスタ MP33 のゲート、およびキャパシタ C31 の他端に接続される。トランジスタ MP35 のゲートは制御線 DSL に接続され、ソースはトランジスタ MP33 のドレインおよびトランジスタ MP34 のソースに接続され、ドレインはトランジスタ MP36 のソースおよび発光素子 EL のアノードに接続される。トランジスタ MP36 のゲートは制御線 AZSL2 に接続され、ソースはトランジスタ MP35 のドレインおよび発光素子 EL のアノードに接続され、ドレインは電源線 VSS に接続される。

　この構成により、画素 PIX では、トランジスタ MP32 がオン状態になることにより、信号線 SGL から供給された画素信号に基づいてキャパシタ C31 の両端間の電圧が設定される。トランジスタ MP35 は、制御線 DSL の信号に基づいてオンオフする。トランジスタ MP33 は、トランジスタ MP35 がオン状態である期間において、キャパシタ C31 の両端間の電圧に応じた電流を、発光素子 EL に流す。発光素子 EL は、トランジスタ MP33 から供給された電流に基づいて発光する。このようにして、画素 PIX は、画素信号に応じた輝度で発光する。トランジスタ MP34 は、制御線 AZSL １の信号に基づいてオンオフする。トランジスタ MP34 がオン状態である期間において、トランジスタ MP33 のドレインおよびゲートが互いに接続される。トランジスタ MP36 は、制御線 AZSL2 の信号に基づいてオンオフする。トランジスタ MP36 がオン状態になる期間において、発光素子 EL のアノードの電圧は電源線 VSS の電圧に設定されることにより初期化される。

　なお、トランジスタ MP32 ～ MP36 は、低温多結晶シリコン(LTPS: Low Temperature Poly Silicon)を用いたトランジスタであってもよい。また、トランジスタ MP32 、 MP34 、 MP36 のうち少なくともいずれかは、酸化物半導体を用いたトランジスタであってもよい。

　図25は、画素 PIX の他の一構成例を表すものである。キャパシタ C48 の一端は信号線 SGL １に接続され、他端は電源線 VSS に接続される。キャパシタ C49 の一端は信号線 SGL １に接続され、他端は信号線 SGL2 に接続される。トランジスタ MP49 はP型のMOSFETであり、ゲートは制御線 WSL ２に接続され、ソースは信号線 SGL １に接続され、ドレインは信号線 SGL2 に接続される。

　画素 PIX は、キャパシタ C41 と、トランジスタ MP42 ～ MP46 と、発光素子 EL とを有している。トランジスタ MP42 ～ MP46 は、P型のMOSFETである。トランジスタ MP42 のゲートは制御線 WSL １に接続され、ソースは信号線 SGL2 に接続され、ドレインはトランジスタ MP43 のゲートおよびキャパシタ C41 に接続される。キャパシタ４１の一端は電源線 VCCP に接続され、他端はトランジスタ MP42 のドレインおよびトランジスタ MP43 のゲートに接続される。トランジスタ MP43 のゲートはトランジスタ MP42 のドレインおよびキャパシタ C41 の他端に接続され、ソースは電源線 VCCP に接続され、ドレインはトランジスタ MP44 、 MP45 のソースに接続される。トランジスタ MP44 のゲートは制御線 AZSL １に接続され、ソースはトランジスタ MP43 のドレインおよびトランジスタ MP45 のソースに接続され、ドレインは信号線 SGL2 に接続される。トランジスタ MP45 のゲートは制御線 DSL に接続され、ソースはトランジスタ MP43 のドレインおよびトランジスタ MP44 のソースに接続され、ドレインはトランジスタ MP46 のソースおよび発光素子 EL のアノードに接続される。トランジスタ MP46 のゲートは制御線 AZSL2 に接続され、ソースはトランジスタ MP45 のドレインおよび発光素子 EL のアノードに接続され、ドレインは電源線 VSS に接続される。

　この構成により、画素 PIX では、トランジスタ MP42 がオン状態になることにより、信号線 SGL １からキャパシタ C49 を介して供給された画素信号に基づいてキャパシタ C41 の両端間の電圧が設定される。トランジスタ MP45 は、制御線 DSL の信号に基づいてオンオフする。トランジスタ MP43 は、トランジスタ MP45 がオン状態である期間において、キャパシタ C41 の両端間の電圧に応じた電流を発光素子 EL に流す。発光素子 EL は、トランジスタ MP43 から供給された電流に基づいて発光する。このようにして、画素 PIX は、画素信号に応じた輝度で発光する。トランジスタ MP44 は、制御線 AZSL １の信号に基づいてオンオフする。トランジスタ MP44 がオン状態である期間において、トランジスタ MP43 のドレインおよび信号線 SGL2 が互いに接続される。トランジスタ MP46 は、制御線 AZSL2 の信号に基づいてオンオフする。トランジスタ MP46 がオン状態になる期間において、発光素子 EL のアノードの電圧は電源線 VSS の電圧に設定されることにより初期化される。

　なお、トランジスタ MP42 ～ MP46 、 MP49 は、低温多結晶シリコン(LTPS: Low Temperature Poly Silicon)を用いたトランジスタであってもよい。また、トランジスタ MP42 、 MP46 、 MP49 のうち少なくともいずれかは、酸化物半導体を用いたトランジスタであってもよい。

　図26は、画素 PIX の他の一構成例を表すものである。複数の画素 PIX は、表示領域 10 にマトリクス状に設けられ、表示領域 10 は、第1制御部 40 と第2制御部 70 の間に設けられる。

　第1制御部 40 は、トランスミッションゲート TG45 、 TG46 と、トランジスタ MP56 、 MP57 と、キャパシタ C61 とを有している。トランジスタ MP56 、 MP57 は、P型のMOSFETである。トランスミッションゲート TG45 の入力端には画素信号が供給され、トランスミッションゲート TG45 の出力端は信号線 14a の一端に接続される。トランスミッションゲート TG46 の入力端は信号線 14b に接続され、トランスミッションゲート TG46 の出力端は電源線 Vorst に接続される。キャパシタ C61 の一端は信号線 14a に接続され、他端は電源線 VSS1 に接続される。トランジスタ MP56 のゲートは制御線 INIL に接続され、ソースは電源線 Vini に接続され、ドレインは信号線 14b に接続される。トランジスタ MP57 のゲートは制御線 ELL に接続され、ソースは電源線 Vel に接続され、ドレインは信号線 14b に接続される。

　第2制御部 70 は、トランスミッションゲート TG72 と、トランジスタ MP73 と、キャパシタ C82 とを有している。トランジスタ MP73 は、P型のMOSFETである。トランスミッションゲート TG72 の入力端は信号線 14a の他端に接続され、出力端はトランジスタ MP73 のドレインおよびキャパシタ C82 の一端に接続される。トランジスタ MP73 のゲートは制御線 REFL に接続され、ソースは電源線 Vref に接続され、ドレインはトランスミッションゲート TG72 の出力端およびキャパシタ C82 の一端に接続される。キャパシタ C82 の一端はトランスミッションゲート TG72 の出力端およびトランジスタ MP73 のドレインに接続され、他端は信号線 14b の一端に接続される。

　画素 PIX は、キャパシタ C132 と、トランジスタ MP121 ～ MP125 と、発光素子 EL とを有している。トランジスタ MP121 ～ MP125 は、P型のMOSFETである。トランジスタ MP122 のゲートは制御線 WSL に接続され、ソースは信号線 14b に接続され、ドレインはトランジスタ MP121 のゲートおよびキャパシタ C132 に接続される。キャパシタ C132 の一端は電源線 Vel に接続され、他端はトランジスタ MP122 のドレインおよびトランジスタ MP121 のゲートに接続される。トランジスタ MP121 のゲートはトランジスタ MP122 のドレインおよびキャパシタ C132 の他端に接続され、ソースは電源線 Vel に接続され、ドレインはトランジスタ MP123 、 MP124 のソースに接続される。トランジスタ MP123 のゲートは制御線 AZSL に接続され、ソースはトランジスタ MP121 のドレインおよびトランジスタ MP124 のソースに接続され、ドレインは信号線 14b に接続される。トランジスタ MP124 のゲートは制御線 DSL に接続され、ソースはトランジスタ MP121 のドレインおよびトランジスタ MP123 のソースに接続され、ドレインはトランジスタ MP125 のドレインおよび発光素子１３０のアノードに接続される。トランジスタ MP125 のゲートは制御線 AZSL に接続され、ソースは電源線 Vorst に接続され、ドレインはトランジスタ MP124 のドレインおよび発光素子１３０のアノードに接続される。

　この構成により、画素 PIX では、トランジスタ MP122 がオン状態になることにより、トランスミッションゲート TG45 、信号線 14a 、トランスミッションゲート TG72 、キャパシタ C82 および信号線 14b を介して供給された画素信号に基づいてキャパシタ C132 の両端間の電圧が設定される。トランジスタ MP124 は、制御線 DSL の信号に基づいてオンオフする。トランジスタ MP121 は、トランジスタ MP124 がオン状態である期間において、キャパシタ C132 の両端間の電圧に応じた電流を発光素子 EL に流す。発光素子 EL は、トランジスタ MP121 から供給された電流に基づいて発光する。このようにして、画素 PIX は、画素信号に応じた輝度で発光する。トランジスタ MP123 ， MP125 は、制御線 AZSL の信号に基づいてオンオフする。トランジスタ MP123 がオン状態である期間において、トランジスタ MP121 のドレインおよびトランジスタ MP124 のソースが信号線 14b に接続される。トランジスタ MP125 がオン状態になる期間において、発光素子 EL のアノードの電圧は電源線 Vorst の電圧に設定されることにより初期化される。また、トランジスタ MP56 は、制御線 INIL の信号に基づいてオンオフし、トランジスタ MP57 は、制御線 ELL の信号に基づいてオンオフし、トランジスタ MP73 は、制御線 REFL の信号に基づいてオンオフする。トランジスタ MP56 がオン状態になると、信号線 14b は電源線 Vini の電圧に設定され、トランジスタ MP57 がオン状態になると、信号線 14b は電源線 Vel の電圧に設定される。トランジスタ MP73 がオン状態になると、キャパシタ C82 の一端は電源線 Vref の電圧に設定されることにより初期化される。

　なお、トランジスタ MP121 ～ MP125 、 MP56 、 MP57 は、低温多結晶シリコン(LTPS: Low Temperature Poly Silicon)を用いたトランジスタであってもよい。また、トランジスタ MP122 、 MP125 のうち少なくともいずれかは、酸化物半導体を用いたトランジスタであってもよい。

　図27は、画素 PIX の他の一構成例を表すものである。この画素 PIX は、キャパシタ C51 と、トランジスタ MP52 ～ MP60 と、発光素子 EL とを有している。トランジスタ MP52 ～ MP60 はP型のMOSFETである。トランジスタ MP52 のゲートは制御線 WSL に接続され、ソースは信号線 SGL に接続され、ドレインはトランジスタ MP53 のドレインおよびトランジスタ MP54 のソースに接続される。トランジスタ MP53 のゲートは制御線 DSL に接続され、ソースは電源線 VCCP に接続され、ドレインはトランジスタ MP52 のドレインおよびトランジスタ MP54 のソースに接続される。トランジスタ MP54 のゲートはトランジスタ MP55 のソース、トランジスタ MP57 のドレイン、およびキャパシタ C51 に接続され、ソースはトランジスタ MP52 ， MP53 のドレインに接続され、ドレインはトランジスタ MP58 ， MP59 のソースに接続される。キャパシタ C51 の一端は電源線 VCCP に接続され、他端はトランジスタ MP54 のゲート、トランジスタ MP55 のソース、およびトランジスタ MP57 のドレインに接続される。キャパシタ C51 は、互いに並列に接続された２つのキャパシタを含んでいてもよい。トランジスタ MP55 のゲートは制御線 AZSL １に接続され、ソースはトランジスタ MP54 のゲート、トランジスタ MP57 のドレイン、およびキャパシタ C51 の他端に接続され、ドレインはトランジスタ MP56 のソースに接続される。トランジスタ MP56 のゲートは制御線 AZSL １に接続され、ソースはトランジスタ MP55 のドレインに接続され、ドレインは電源線 VSS に接続される。トランジスタ MP57 のゲートは制御線 WSL に接続され、ドレインはトランジスタ MP54 のゲート、トランジスタ MP55 のソース、およびキャパシタ C51 の他端に接続され、ソースはトランジスタ MP58 のドレインに接続される。トランジスタ MP58 のゲートは制御線 WSL に接続され、ドレインはトランジスタ MP57 のソースに接続され、ソースはトランジスタ MP54 のドレインおよびトランジスタ MP59 のソースに接続される。トランジスタ５９のゲートは制御線 DSL に接続され、ソースはトランジスタ MP54 のドレインおよびトランジスタ MP58 のソースに接続され、ドレインはトランジスタ MP60 のソースおよび発光素子 EL のアノードに接続される。トランジスタ MP60 のゲートは制御線 AZSL2 に接続され、ソースはトランジスタ MP59 のドレインおよび発光素子 EL のアノードに接続され、ドレインは電源線 VSS に接続される。

　この構成により、画素 PIX では、トランジスタ MP52 ， MP54 ， MP58 ， MP57 がオン状態になることにより、信号線 SGL から供給された画素信号に基づいてキャパシタ C51 の両端間の電圧が設定される。トランジスタ MP53 ， MP59 は、制御線 DSL の信号に基づいてオンオフする。トランジスタ MP54 は、トランジスタ MP53 ， MP59 がオン状態である期間において、キャパシタ C51 の両端間の電圧に応じた電流を、発光素子 EL に流す。発光素子 EL は、トランジスタ MP54 から供給された電流に基づいて発光する。このようにして、画素 PIX は、画素信号に応じた輝度で発光する。トランジスタ MP55 ， MP56 は、制御線 AZSL １の信号に基づいてオンオフする。トランジスタ MP55 ， MP56 がオン状態である期間において、トランジスタ MP54 のゲートの電圧は電源線 VSS の電圧に設定されることにより初期化される。トランジスタ MP60 は、制御線 AZSL2 の信号に基づいてオンオフする。トランジスタ MP60 がオン状態である期間において、発光素子 EL のアノードの電圧は電源線 VSS の電圧に設定されることにより初期化される。

　なお、トランジスタ MP52 ～ MP60 は、低温多結晶シリコン(LTPS: Low Temperature Poly Silicon)を用いたトランジスタであってもよい。また、トランジスタ MP55 ～ MP58 、 MP60 のうち少なくともいずれかは、酸化物半導体を用いたトランジスタであってもよい。

　図28は、画素 PIX の他の一構成例を表すものである。制御線 WSNL の信号および制御線 WSPL の信号は、互いに反転した信号である。

　画素 PIX は、キャパシタ C61 ， C62 と、トランジスタ MN63 ， MP64 ， MN65 ～ MN67 と、発光素子 EL とを有している。トランジスタ MN63 ， MN65 ～ MN67 はN型のMOSFETであり、トランジスタ MP64 はP型のMOSFETである。トランジスタ MN63 のゲートは制御線 WSNL に接続され、ドレインは信号線 SGL およびトランジスタ MP64 のソースに接続され、ソースはトランジスタ MP64 のドレイン、キャパシタ C61 ， C62 、およびトランジスタ MN65 のゲートに接続される。トランジスタ MP64 のゲートは制御線 WSPL に接続され、ソースは信号線 SGL およびトランジスタ MN63 のドレインに接続され、ドレインはトランジスタ MN63 のソース、キャパシタ C61 ， C62 、およびトランジスタ MN65 のゲートに接続される。キャパシタ C61 は、例えばMOM(Metal Oxide Metal)キャパシタを用いて構成され、一端はトランジスタ MN63 のソース、トランジスタ MP64 のドレイン、キャパシタ C62 、およびトランジスタ MN65 のゲートに接続され、他端は電源線 VSS ２に接続される。なお、キャパシタ C61 は、例えばMOSキャパシタやMIM(Metal Insulator Metal)キャパシタを用いて構成されてもよい。キャパシタ C62 は、例えばMOSキャパシタを用いて構成され、一端はトランジスタ MN63 のソース、トランジスタ MP64 のドレイン、キャパシタ C61 の一端、およびトランジスタ MN65 のゲートに接続され、他端は電源線 VSS ２に接続される。なお、キャパシタ C62 は、例えば、MOMキャパシタやMIMキャパシタを用いて構成されてもよい。また、キャパシタ C62 の他端は、電源線 VSS3 (図示省略)に接続されてもよい。トランジスタ MN65 のゲートはトランジスタ MN63 のソース、トランジスタ MP64 のドレイン、およびキャパシタ C61 ， C62 の一端に接続され、ドレインは電源線 VCCP に接続され、ソースはトランジスタ MN66 ， MN67 のドレインに接続される。トランジスタ MN66 のゲートは制御線 AZL に接続され、ドレインはトランジスタ MN65 のソースおよびトランジスタ MN67 のドレインに接続され、ソースは電源線 VSS1 に接続される。トランジスタ MN67 のゲートは制御線 DSL に接続され、ドレインはトランジスタ MN65 のソースおよびトランジスタ MN66 のドレインに接続され、ソースは発光素子 EL のアノードに接続される。なお、トランジスタ MN67 および制御線 DSL を設けず、トランジスタ MN65 のソースがトランジスタ MN66 のドレインおよび発光素子 EL のアノードに接続される構成としてもよい。

　この構成により、画素 PIX では、トランジスタ MN63 ， MP64 のうちの少なくとも一方がオン状態になることにより、信号線 SGL から供給された画素信号に基づいてキャパシタ C61 ， C62 の両端間の電圧が設定される。トランジスタ MN67 は、制御線 DSL の信号に基づいてオンオフする。トランジスタ MN65 は、トランジスタ MN67 がオン状態である期間において、キャパシタ C61 ， C62 の両端間の電圧に応じた電流を、発光素子 EL に流す。発光素子 EL は、トランジスタ MP65 から供給された電流に基づいて発光する。このようにして、画素 PIX は、画素信号に応じた輝度で発光する。トランジスタ MN66 は、制御線 AZL の信号に基づいてオンオフしてもよい。また、トランジスタ MN66 は、制御線 AZL の信号に応じた抵抗値を有する抵抗素子として機能してもよい。この場合、トランジスタ MN65 およびトランジスタ MN66 はいわゆるソースフォロワ回路を構成する。

　なお、トランジスタ MN63 ， MP64 ， MN65 ～ MN67 は、低温多結晶シリコン(LTPS: Low Temperature Poly Silicon)を用いたトランジスタであってもよい。また、トランジスタ MN63 ， MP64 ， MN66 のうち少なくともいずれかは、酸化物半導体を用いたトランジスタであってもよい。

　図29は、画素 PIX の他の一構成例を表すものである。この画素 PIX は、キャパシタ C71 と、トランジスタ MN72 ～ MN77 と、発光素子 EL とを有している。トランジスタ MN72 ～ MN77 はN型のMOSFETである。トランジスタ MN72 のゲートは制御線 WSL に接続され、ドレインは信号線 SGL に接続され、ソースはトランジスタ MN74 のソースおよびトランジスタ MN75 のドレインに接続される。キャパシタ C71 の一端はトランジスタ MN74 のゲートおよびトランジスタ MN76 のソースに接続され、他端はトランジスタ MN77 のドレイン、トランジスタ MN75 のソース、および発光素子 EL のアノードに接続される。トランジスタ MN73 のゲートは制御線ＤＬＳ１に接続され、ドレインは電源線 VCCP に接続され、ソースはトランジスタ MN74 のドレインおよびトランジスタ MN76 のドレインに接続される。トランジスタ MN74 のゲートはトランジスタ MN76 のソースおよびキャパシタ C71 の一端に接続され、ドレインはトランジスタ７３のソースおよびトランジスタ MN76 のドレインに接続され、ソースはトランジスタ MN72 のソースおよびトランジスタ MN75 のドレインに接続される。トランジスタ MN75 のゲートは制御線 DSL ２に接続され、ドレインはトランジスタ MN72 のソースおよびトランジスタ MN74 のソースに接続され、ソースはキャパシタ C71 の他端、トランジスタ MN77 のドレイン、および発光素子 EL のアノードに接続される。トランジスタ MN76 のゲートは制御線 AZSL に接続され、ドレインはトランジスタ MN73 のソースおよびトランジスタ MN74 のドレインに接続され、ソースはトランジスタ MN74 のゲートおよびキャパシタ C71 の一端に接続される。トランジスタ MN77 のゲートは制御線 AZSL に接続され、ドレインはキャパシタ C71 の他端、トランジスタ MN75 のソース、および発光素子 EL のアノードに接続され、ソースは電源線 VSS に接続される。

　この構成により、画素 PIX では、トランジスタ MN72 ， MN74 ， MN76 がオン状態になることにより、信号線 SGL から供給された画素信号に基づいてキャパシタ C71 の両端間の電圧が設定される。トランジスタ MN73 は、制御線 DSL １の信号に基づいてオンオフし、トランジスタ MN75 は、制御線 DSL ２の信号に基づいてオンオフする。トランジスタ MN74 は、トランジスタ MN73 ， MN75 がオン状態である期間において、キャパシタ C71 の両端間の電圧に応じた電流を発光素子 EL に流す。発光素子 EL は、トランジスタ MN74 から供給された電流に基づいて発光する。このようにして、画素 PIX は、画素信号に応じた輝度で発光する。トランジスタ MN77 は、制御線 AZSL の信号に基づいてオンオフする。トランジスタ MN77 がオン状態である期間において、発光素子 EL のアノードの電圧は電源線 VSS の電圧に設定されることにより初期化される。

　なお、トランジスタ MN72 ～ MN77 は、低温多結晶シリコン(LTPS: Low Temperature Poly Silicon)を用いたトランジスタであってもよい。また、トランジスタ MN76 は、酸化物半導体を用いたトランジスタであってもよい。

　＜6．電子機器の適用例＞

　(第1適用例)

　本開示による表示装置1は、ヘッドマウントディスプレイ(以下、HMDと呼ぶ)にも適用可能である。HMDは、VR、AR、MR(Mixed Reality)、又はSR(Substitutional Reality)等に利用されることができる。

　図30は表示装置1の第1適用例であるHMD320の外観図である。図30のHMD320は、人間の目を覆うように装着するための装着部材322を有する。この装着部材322は例えば人間の耳に引っ掛けて固定される。HMD320の内側には表示装置321が設けられており、HMD320の装着者はこの表示装置321にて立体映像等を視認できる。HMD320は例えば無線通信機能と加速度センサなどを備えており、装着者の姿勢やジェスチャなどに応じて、表示装置321に表示される立体映像等を切り換えることができる。

　また、HMD320にカメラを設けて、装着者の周囲の画像を撮影し、カメラの撮影画像とコンピュータで生成した画像とを合成した画像を表示装置321で表示してもよい。例えば、HMD320の装着者が視認する表示装置321の裏面側に重ねてカメラを配置して、このカメラで装着者の目の周辺を撮影し、その撮影画像をHMD320の外表面に設けた別のディスプレイに表示することで、装着者の周囲にいる人間は、装着者の顔の表情や目の動きをリアルタイムに把握可能となる。

　(第2適用例)

　なお、HMD320には種々のタイプが考えられる。例えば、図31のように、本開示による表示装置1は、メガネ344に種々の情報を映し出すスマートグラス340にも適用可能である。図31のスマートグラス340は、本体部341と、アーム部342と、鏡筒部343とを有する。本体部341はアーム部342に接続されている。本体部341は、メガネ344に着脱可能とされている。本体部341は、スマートグラス340の動作を制御するための制御基板や表示部を内蔵している。本体部341と鏡筒は、アーム部342を介して互いに連結されている。鏡筒部343は、本体部341からアーム部342を介して出射される画像光を、メガネ344のレンズ345側に出射する。この画像光は、レンズ345を通して人間の目に入る。図31のスマートグラス340の装着者は、通常のメガネと同様に、周囲の状況だけでなく、鏡筒部343から出射された種々の情報を合わせて視認できる。

　(第3適用例)

　本開示による表示装置1は、乗物で用いられる種々のディスプレイに適用されるだけでなく、種々の電子機器に搭載されるディスプレイにも適用可能である。

　図32Ａは表示装置1の第3適用例であるデジタルカメラ310の正面図、図32Ｂはデジタルカメラ310の背面図である。図32Ａ及び図32Ｂのデジタルカメラ310は、レンズ312を交換可能な一眼レフカメラの例を示しているが、レンズ312を交換できないカメラにも適用可能である。

　図32Ａ及び図32Ｂのカメラは、撮影者がカメラボディ311のグリップ313を把持した状態で電子ビューファインダ315を覗いて構図を決めて、焦点調節を行った状態でシャッタを押すと、カメラ内のメモリに撮影データが保存される。カメラの背面側には、図32Ｂに示すように、撮影データ等やライブ画像等を表示するモニタ画面316と、電子ビューファインダ315とが設けられている。また、カメラの上面には、シャッタ速度や露出値などの設定情報を表示するサブ画面が設けられる場合もある。

　カメラに用いられるモニタ画面316、電子ビューファインダ315、サブ画面等の裏面側に重ねてセンサを配置することで、本開示による表示装置1として用いることができる。

　(第4適用例)

　図33は、テレビジョン装置330の外観の一例を表すものである。テレビジョン装置330は、フロントパネル332およびフィルターガラス333を含む映像表示画面部331を有する。この映像表示画面部331に、上記実施の形態等に係る技術を適用することができる。

　(第5適用例)
　図34は、スマートフォン350の外観の一例を表すものである。スマートフォン350は、各種情報を表示する表示部351と、ユーザによる操作入力を受け付けるボタンなどを含む操作部352とを有する。この表示部351に、上記実施の形態等に係る技術を適用することができる。

　(第6適用例)

　本開示による表示装置1は、種々の用途に用いることができる。図35A及び図35Bは本開示による表示装置1の第１適用例である乗物360の内部の構成を示す図である。図35Aは乗物360の後方から前方にかけての乗物360の内部の様子を示す図、図35Bは乗物360の斜め後方から斜め前方にかけての乗物360の内部の様子を示す図である。

　図35A及び図35Bの乗物360は、センターディスプレイ361と、コンソールディスプレイ362と、ヘッドアップディスプレイ363と、デジタルリアミラー364と、ステアリングホイールディスプレイ365と、リアエンタテイメントディスプレイ366とを有する。

　センターディスプレイ361は、ダッシュボード367上の運転席368及び助手席369に対向する場所に配置されている。図39では、運転席368側から助手席369側まで延びる横長形状のセンターディスプレイ361の例を示すが、センターディスプレイ361の画面サイズや配置場所は任意である。センターディスプレイ361には、種々のセンサで検知された情報を表示可能である。具体的な一例として、センターディスプレイ361には、イメージセンサで撮影した撮影画像、ToFセンサで計測された乗物前方や側方の障害物までの距離画像、赤外線センサで検出された乗客の体温などを表示可能である。センターディスプレイ361は、例えば、安全関連情報、操作関連情報、ライフログ、健康関連情報、認証／識別関連情報、及びエンタテイメント関連情報の少なくとも一つを表示するために用いることができる。

　安全関連情報は、居眠り検知、よそ見検知、同乗している子供のいたずら検知、シートベルト装着有無、乗員の置き去り検知などの情報であり、例えばセンターディスプレイ361の裏面側に重ねて配置されたセンサにて検知される情報である。操作関連情報は、センサを用いて乗員の操作に関するジェスチャを検知する。検知されるジェスチャは、乗物360内の種々の設備の操作を含んでいてもよい。例えば、空調設備、ナビゲーション装置、ＡＶ装置、照明装置等の操作を検知する。ライフログは、乗員全員のライフログを含む。例えば、ライフログは、乗車中の各乗員の行動記録を含む。ライフログを取得及び保存することで、事故時に乗員がどのような状態であったかを確認できる。健康関連情報は、温度センサを用いて乗員の体温を検知し、検知した体温に基づいて乗員の健康状態を推測する。あるいは、イメージセンサを用いて乗員の顔を撮像し、撮像した顔の表情から乗員の健康状態を推測してもよい。さらに、乗員に対して自動音声で会話を行って、乗員の回答内容に基づいて乗員の健康状態を推測してもよい。認証／識別関連情報は、センサを用いて顔認証を行うキーレスエントリ機能や、顔識別でシート高さや位置の自動調整機能などを含む。エンタテイメント関連情報は、センサを用いて乗員によるＡＶ装置の操作情報を検出する機能や、センサで乗員の顔を認識して、乗員に適したコンテンツをＡＶ装置にて提供する機能などを含む。

　コンソールディスプレイ362は、例えばライフログ情報の表示に用いることができる。コンソールディスプレイ362は、運転席368と助手席369の間のセンターコンソール370のシフトレバー371の近くに配置されている。コンソールディスプレイ362にも、種々のセンサで検知された情報を表示可能である。また、コンソールディスプレイ362には、イメージセンサで撮像された車両周辺の画像を表示してもよいし、車両周辺の障害物までの距離画像を表示してもよい。

　ヘッドアップディスプレイ363は、運転席368の前方のフロントガラス372の奥に仮想的に表示される。ヘッドアップディスプレイ363は、例えば、安全関連情報、操作関連情報、ライフログ、健康関連情報、認証／識別関連情報、及びエンタテイメント関連情報の少なくとも一つを表示するために用いることができる。ヘッドアップディスプレイ363は、運転席368の正面に仮想的に配置されることが多いため、乗物360の速度や燃料（バッテリ）残量などの乗物360の操作に直接関連する情報を表示するのに適している。

　デジタルリアミラー364は、乗物360の後方を表示できるだけでなく、後部座席の乗員の様子も表示できるため、デジタルリアミラー364の裏面側に重ねてセンサを配置することで、例えばライフログ情報の表示に用いることができる。

　ステアリングホイールディスプレイ365は、乗物360のハンドル373の中心付近に配置されている。ステアリングホイールディスプレイ365は、例えば、安全関連情報、操作関連情報、ライフログ、健康関連情報、認証／識別関連情報、及びエンタテイメント関連情報の少なくとも一つを表示するために用いることができる。特に、ステアリングホイールディスプレイ365は、運転者の手の近くにあるため、運転者の体温等のライフログ情報を表示したり、ＡＶ装置や空調設備等の操作に関する情報などを表示するのに適している。

　リアエンタテイメントディスプレイ366は、運転席368や助手席369の背面側に取り付けられており、後部座席の乗員が視聴するためのものである。リアエンタテイメントディスプレイ366は、例えば、安全関連情報、操作関連情報、ライフログ、健康関連情報、認証／識別関連情報、及びエンタテイメント関連情報の少なくとも一つを表示するために用いることができる。特に、リアエンタテイメントディスプレイ366は、後部座席の乗員の目の前にあるため、後部座席の乗員に関連する情報が表示される。例えば、ＡＶ装置や空調設備の操作に関する情報を表示したり、後部座席の乗員の体温等を温度センサで計測した結果を表示してもよい。

　上述したように、表示装置1の裏面側に重ねてセンサを配置することで、周囲に存在する物体までの距離を計測することができる。光学的な距離計測の手法には、大きく分けて、受動型と能動型がある。受動型は、センサから物体に光を投光せずに、物体からの光を受光して距離計測を行うものである。受動型には、レンズ焦点法、ステレオ法、及び単眼視法などがある。能動型は、物体に光を投光して、物体からの反射光をセンサで受光して距離計測を行うものである。能動型には、光レーダ方式、アクティブステレオ方式、照度差ステレオ法、モアレトポグラフィ法、干渉法などがある。本開示による表示装置1は、これらのどの方式の距離計測にも適用可能である。本開示による表示装置1の裏面側に重ねて配置されるセンサを用いることで、上述した受動型又は能動型の距離計測を行うことができる。

　前述した実施形態は、以下のような形態としてもよい。

　(1)
　画像を表示する表示領域において映像信号又は画像信号に基づいた発光をする、第1画素と、
　前記表示領域の周縁領域又は前記表示領域において、赤外帯域の光を照射する、第2画素と、
　同期信号に基づいて、外部又は内部のイメージセンサが赤外帯域の光を撮像するタイミングと同期して少なくとも前記第2画素が赤外帯域の光を照射する制御を行う、制御回路と、
　を備える、表示装置。

　(2)
　前記第1画素は、ローリング駆動される、
　(1)に記載の表示装置。

　(3)
　前記第2画素は、ローリング駆動される、
　(2)に記載の表示装置。

　(4)
　前記第2画素は、前記第1画素が消光している間に少なくとも1回、駆動される、
　(3)に記載の表示装置。

　(5)
　前記第2画素は、前記第1画素の駆動とは非同期で駆動される、
　(3)に記載の表示装置。

　(6)
　前記第2画素は、前記第1画素の駆動方向と逆方向に駆動される、
　(3)又は(5)に記載の表示装置。

　(7)
　前記第2画素は、グローバル駆動される、
　(2)に記載の表示装置。

　(8)
　前記第1画素は、グローバル駆動される、
　(1)に記載の表示装置。

　(9)
　前記第2画素は、前記第1画素が消光している間にグローバル駆動される、
　(8)に記載の表示装置。

　(10)
　前記第1画素は、アクティブマトリクス形式で発光制御される、
　(1)から(9)のいずれかに記載の表示装置。

　(11)
　前記第2画素は、アクティブマトリクス形式で発光制御される、
　(10)に記載の表示装置。

　(12)
　前記第2画素は、パッシブマトリクス形式で発光制御される、
　(10)に記載の表示装置。

　(13)
　前記第2画素は、セグメントドライバにより発光制御される、
　(10)に記載の表示装置。

　(14)
　前記第2画素を駆動するドライバは、前記第1画素を駆動するドライバと前記表示領域に対して同じ側に配置される、
　(1)から(13)のいずれかに記載の表示装置。

　(15)
　前記第2画素を駆動するドライバは、前記第1画素を駆動するドライバと前記表示領域に対して対向する側に配置される、
　(1)から(13)のいずれかに記載の表示装置。

　(16)
　前記第2画素と、前記同期信号は、前記第1画素で表示される前記映像信号又は前記画像信号に埋め込んで送信される、
　(1)から(15)のいずれかに記載の表示装置。

　(17)
　前記第2画素と、前記同期信号は、通信プロトコルを介して外部から送信される、
　(1)から(15)のいずれかに記載の表示装置。

　(18)
　前記同期信号は、人間の眼において反射した前記第2画素が照射した光を受光してアイトラッキングを実行する情報を取得するために用いられる、
　(1)から(17)のいずれかに記載の表示装置。

　(19)
　カウンタ、をさらに備え、
　前記制御回路は、前記カウンタを用いて、前記同期信号に同期するタイミングで前記第2画素が赤外帯域の光を照射する制御を行う、
　(1)から(18)のいずれかに記載の表示装置。

　(20)
　画像を表示する表示領域において映像信号又は画像信号に基づいた発光をする、第1画素と、
　前記表示領域の周縁領域又は前記表示領域において、赤外帯域の光を照射する、第2画素と、
　前記第2画素と同期して駆動し、少なくとも前記第2画素が照射した赤外帯域の光を受光する、イメージセンサと、
　を備える、電子機器。

　(21)
　処理回路、をさらに備え、
　前記イメージセンサは、人間の眼において反射した前記第2画素が照射した光を受光し、アイトラッキングのための情報を取得し、
　前記処理回路は、前記イメージセンサが取得した情報に基づいて、アイトラッキングを実行する、
　(20)に記載の電子機器。

　(22)
　前記第1画素は、ローリング駆動される、
　(20)又は(21)に記載の電子機器。

　(23)
　前記第2画素は、ローリング駆動される、
　(20)又は(21)に記載の電子機器。

　(24)
　前記第2画素は、前記第1画素が消光している間に少なくとも1回、駆動される、
　(23)に記載の電子機器。

　(25)
　前記第2画素は、前記第1画素の駆動とは非同期で駆動される、
　(23)に記載の電子機器。

　(26)
　前記第2画素は、前記第1画素の駆動方向と逆方向に駆動される、
　(23)又は(25)に記載の電子機器。

　(27)
　前記第2画素は、グローバル駆動される、
　(22)に記載の電子機器。

　(28)
　前記第1画素は、グローバル駆動される、
　(20)又は(21)に記載の電子機器。

　(29)
　前記第2画素は、前記第1画素が消光している間にグローバル駆動される、
　(28)に記載の電子機器。

　(30)
　前記第1画素は、アクティブマトリクス形式で発光制御される、
　(20)から(29)のいずれかに記載の電子機器。

　(31)
　前記第2画素は、アクティブマトリクス形式で発光制御される、
　(30)に記載の電子機器。

　(32)
　前記第2画素は、パッシブマトリクス形式で発光制御される、
　(30)に記載の電子機器。

　(33)
　前記第2画素は、セグメントドライバにより発光制御される、
　(30)に記載の電子機器。

　(34)
　前記第2画素を駆動するドライバは、前記第1画素を駆動するドライバと前記表示領域に対して同じ側に配置される、
　(20)から(33)のいずれかに記載の電子機器。

　(35)
　前記第2画素を駆動するドライバは、前記第1画素を駆動するドライバと前記表示領域に対して対向する側に配置される、
　(20)から(33)のいずれかに記載の電子機器。

　(36)
　前記第2画素と、前記同期信号は、前記第1画素で表示される前記映像信号又は前記画像信号に埋め込んで送信される、
　(20)から(35)のいずれかに記載の電子機器。

　(37)
　前記第2画素と、前記同期信号は、通信プロトコルを介して外部から送信される、
　(20)から(35)のいずれかに記載の電子機器。

　(38)
　第1カウンタ、をさらに備え、
　前記第2画素は、前記第1カウンタを用いて、前記同期信号に同期するタイミングで赤外帯域の光を照射する制御を行う、
　(20)から(37)のいずれかに記載の電子機器。

　(39)
　前記イメージセンサは、第2カウンタを備え、前記第2カウンタを用いて、前記同期信号に同期するタイミングで赤外帯域の光を撮像する制御を行う、
　(20)から(38)のいずれかに記載の電子機器。

　(40)
　前記第1画素を用いて表示する前記映像信号又は前記画像信号を生成する、信号処理回路、をさらに備え、
　前記信号処理回路は、前記同期信号を前記映像信号又は前記画像信号に基づいて生成する、
　(20)から(38)のいずれかに記載の電子機器。

　本開示の態様は、前述した実施形態に限定されるものではなく、想到しうる種々の変形も含むものであり、本開示の効果も前述の内容に限定されるものではない。各実施形態における構成要素は、適切に組み合わされて適用されてもよい。すなわち、特許請求の範囲に規定された内容及びその均等物から導き出される本開示の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更及び部分的削除が可能である。

　1: 表示装置、
　 10: 画素アレイ、
　  100: 第1画素、
　  102: 第2画素、
　 12: 制御回路、
　  120: I/F、
　 14: 垂直駆動回路、
　  140: 第1垂直駆動回路、
　  142: 第2垂直駆動回路、
　 15: 信号線、
　  150: 第1信号線、
　  152: 第2信号線、
　  154: 第1電極、
　 16: 水平駆動回路、
　  160: 第1水平駆動回路、
　  162: 第2水平駆動回路、
　 17: 信号線、
　  170: 第1信号線、
　  172: 第2信号線、
　  174: 第2電極、
　 18: イメージセンサ、
　  180: I/F、
　 20: セグメントドライバ、
　  200: 信号線、
　2: 電子機器、
　 22: 信号処理回路、
　  220: I/F、
　 24: I/F

Claims

　画像を表示する表示領域において映像信号又は画像信号に基づいた発光をする、第1画素と、
　前記表示領域の周縁領域又は前記表示領域において、赤外帯域の光を照射する、第2画素と、
　同期信号に基づいて、外部又は内部のイメージセンサが赤外帯域の光を撮像するタイミングと同期して少なくとも前記第2画素が赤外帯域の光を照射する制御を行う、制御回路と、
　を備える、表示装置。
　前記第1画素は、ローリング駆動される、
　請求項1に記載の表示装置。
　前記第2画素は、ローリング駆動される、
　請求項2に記載の表示装置。
　前記第2画素は、前記第1画素が消光している間に少なくとも1回、駆動される、
　請求項3に記載の表示装置。
　前記第2画素は、前記第1画素の駆動とは非同期で駆動される、
　請求項3に記載の表示装置。
　前記第2画素は、前記第1画素の駆動方向と逆方向に駆動される、
　請求項3に記載の表示装置。
　前記第2画素は、グローバル駆動される、
　請求項2に記載の表示装置。
　前記第1画素は、グローバル駆動される、
　請求項1に記載の表示装置。
　前記第2画素は、前記第1画素が消光している間にグローバル駆動される、
　請求項8に記載の表示装置。
　前記第1画素は、アクティブマトリクス形式で発光制御される、
　請求項1に記載の表示装置。
　前記第2画素は、アクティブマトリクス形式で発光制御される、
　請求項10に記載の表示装置。
　前記第2画素は、パッシブマトリクス形式で発光制御される、
　請求項10に記載の表示装置。
　前記第2画素は、セグメントドライバにより発光制御される、
　請求項10に記載の表示装置。
　前記第2画素を駆動するドライバは、前記第1画素を駆動するドライバと前記表示領域に対して同じ側に配置される、
　請求項1に記載の表示装置。
　前記第2画素を駆動するドライバは、前記第1画素を駆動するドライバと前記表示領域に対して対向する側に配置される、
　請求項1に記載の表示装置。
　前記第2画素と、前記同期信号は、前記第1画素で表示される前記映像信号又は前記画像信号に埋め込んで送信される、
　請求項1に記載の表示装置。
　前記第2画素と、前記同期信号は、通信プロトコルを介して外部から送信される、
　請求項1に記載の表示装置。
　前記同期信号は、人間の眼において反射した前記第2画素が照射した光を受光してアイトラッキングを実行する情報を取得するために用いられる、
　請求項1に記載の表示装置。
　カウンタ、をさらに備え、
　前記制御回路は、前記カウンタを用いて、前記同期信号に同期するタイミングで前記第2画素が赤外帯域の光を照射する制御を行う、
　請求項1に記載の表示装置。
　画像を表示する表示領域において映像信号又は画像信号に基づいた発光をする、第1画素と、
　前記表示領域の周縁領域又は前記表示領域において、赤外帯域の光を照射する、第2画素と、
　前記第2画素と同期して駆動し、少なくとも前記第2画素が照射した赤外帯域の光を受光する、イメージセンサと、
　を備える、電子機器。