WO2025154530A1 - 撮像素子および電子機器 - Google Patents

撮像素子および電子機器

Info

Publication number
WO2025154530A1
WO2025154530A1 PCT/JP2024/046114 JP2024046114W WO2025154530A1 WO 2025154530 A1 WO2025154530 A1 WO 2025154530A1 JP 2024046114 W JP2024046114 W JP 2024046114W WO 2025154530 A1 WO2025154530 A1 WO 2025154530A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
semiconductor substrate
image sensor
pixels
imaging element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2024/046114
Other languages
English (en)
French (fr)
Inventor
水輝 西田
一宏 五井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of WO2025154530A1 publication Critical patent/WO2025154530A1/ja
Anticipated expiration legal-status Critical
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors

Definitions

  • This disclosure relates to imaging elements and electronic devices, and in particular to imaging elements and electronic devices that enable improved imaging characteristics.
  • imaging elements such as CMOS (Complementary Metal Oxide Semiconductor) image sensors have adopted configurations such as providing contacts to fix the potential of the well in the semiconductor substrate to the GND level, or burying electrodes in trenches that separate pixels to apply a negative bias.
  • CMOS Complementary Metal Oxide Semiconductor
  • This disclosure was made in light of these circumstances, and aims to make it possible to further improve imaging characteristics.
  • the imaging element includes a semiconductor substrate in which a photoelectric conversion unit is provided for each pixel, a first electrode provided on the back side of the semiconductor substrate, which is the light receiving surface of the semiconductor substrate, and supplies a predetermined potential to a well of the semiconductor substrate, a second electrode provided in a trench that separates the pixels in the semiconductor substrate, a first connection structure that connects a first connection terminal provided on the surface of the semiconductor substrate to the first electrode, and a second connection structure that connects a second connection terminal provided on the surface of the semiconductor substrate to the second electrode.
  • a first electrode that supplies a predetermined potential to a well of the semiconductor substrate is provided on the back side, which is the light receiving surface of the semiconductor substrate on which the photoelectric conversion unit is provided for each pixel, and a second electrode is provided in a trench that separates the pixels in the semiconductor substrate, a first connection structure connects a first connection terminal provided on the surface of the semiconductor substrate to the first electrode, and a second connection structure connects a second connection terminal provided on the surface of the semiconductor substrate to the second electrode.
  • FIG. 13 shows a first variation for strengthening the contact.
  • FIG. 13 shows a second variation for strengthening the contact.
  • FIG. 4 is a diagram illustrating a wall structure provided in a filter layer.
  • 1A to 1C are diagrams illustrating variations of well contact electrodes.
  • 11A and 11B are diagrams illustrating an example of a configuration in which the size of a contact portion is changed depending on an image height.
  • 11A and 11B are diagrams illustrating an example of a configuration in which the width of a well contact electrode is changed depending on an image height.
  • FIG. 1 is a diagram showing an example of the layout of an on-chip lens.
  • 1A and 1B are diagrams showing an example of a configuration including a trench structure and a contact portion arrangement;
  • FIG. 13 is a diagram showing an example of a well contact electrode arranged in the third arrangement example.
  • FIG. 1 is a block diagram showing an example of the configuration of an imaging device.
  • FIG. 1 is a diagram showing an example of use of an
  • FIG. 1 A configuration example of a first embodiment of an imaging element to which the present technology is applied will be described with reference to FIGS. 1 to 9.
  • FIG. 1 A configuration example of a first embodiment of an imaging element to which the present technology is applied will be described with reference to FIGS. 1 to 9.
  • FIG. 1 A configuration example of a first embodiment of an imaging element to which the present technology is applied will be described with reference to FIGS. 1 to 9.
  • FIG. 1 A configuration example of a first embodiment of an imaging element to which the present technology is applied will be described with reference to FIGS. 1 to 9.
  • the image sensor 11 can secure a larger area for arranging elements such as transistors on the surface of the semiconductor substrate 21, improving the freedom of layout. As a result, the image sensor 11 can avoid the deterioration of noise that accompanies miniaturization of elements such as transistors. In addition, the image sensor 11 can eliminate the trade-off between dark current and signal charge amount Qs by applying a negative bias from the sidewall of the pixel 12 by the negative bias electrode 30.
  • the imaging element 11 can improve its imaging characteristics by configuring both the well contact electrode 26 and the negative bias electrode 30 to be connected from the back side of the semiconductor substrate 21. Furthermore, by using a transparent electrode as the well contact electrode 26, the imaging element 11 can avoid any effects on optical characteristics such as quantum efficiency Qe.
  • the imaging element 11 has four peripheral regions covered with a light-shielding film 54, and the region where the light-shielding film 54 is not provided is an effective pixel region where imaging by the pixels 12 is effective.
  • the imaging element 11 may be configured such that the negative bias connection structure 41 and the well contact connection structure 51 are arranged on only one side of the imaging element 11 as shown in FIG. 2A, or may be configured such that the negative bias connection structure 41 and the well contact connection structure 51 are arranged on all four sides of the imaging element 11 as shown in FIG. 2B. From the standpoint of IR drop, symmetry, etc., it is preferable that the imaging element 11 be configured such that the negative bias connection structure 41 and the well contact connection structure 51 are arranged on all four sides of the imaging element 11.
  • the imaging element 11 may be configured such that, for example, the negative bias connection structure 41 and the well contact connection structure 51 are both arranged to face the upper and lower sides (or the left and right sides) of the imaging element 11.
  • the imaging element 11 can be provided with a trench 61 filled with an insulator as a separation section that separates the through electrode 42 of the negative bias connection structure 41 from the through electrode 52 of the well contact connection structure 51.
  • the trench 61 is formed in a U-shape when the imaging element 11 is viewed in a plan view, and is provided to surround the through electrode 42.
  • trenches 61 By providing such trenches 61, for example, leakage between the negative bias connection structure 41 and the well contact connection structure 51 caused by process damage can be more reliably suppressed.
  • multiple trenches 61 may be provided so as to overlap between the through electrode 42 of the negative bias connection structure 41 and the through electrode 52 of the well contact connection structure 51.
  • the imaging element 11 may be formed so that the tip surface of the negative bias electrode 30b provided on the outermost side of the imaging element 11 is exposed to the insulating film 25, and a connection configuration may be adopted in which the connection portion 43 of the negative bias connection structure 41 is directly connected to the tip surface of the negative bias electrode 30b.
  • the imaging element 11 is not limited to a connection configuration in which the connection portion 43 is connected in a planar manner to the connection portion 31 provided to extend from the negative bias electrode 30a toward the outside of the imaging element 11, as shown in FIG. 1A.
  • the electrode material for the well contact electrode 26 and the negative bias electrode 30 for example, polysilicon or general metals such as titanium nitride or tungsten can be used. Note that the well contact electrode 26 and the negative bias electrode 30 may be made of the same electrode material or different electrode materials.
  • the well contact electrode 26 can be provided on the back surface of the semiconductor substrate 21 so as to cover the entire surface of the pixel 12 (i.e., without providing an opening).
  • a well contact electrode 26 having an opening for receiving light irradiated to the pixel 12 is used so as not to affect the optical characteristics of the pixel 12.
  • FIG. 6A the trench in which the negative bias electrode 30 is provided is shown by a dashed line, and a well contact electrode 26a formed wider than the trench is shown along the trench.
  • a well contact electrode 26a formed wider than the trench is shown along the trench.
  • the trench in which the negative bias electrode 30 is provided is shown by a dashed line, and along the trench, a well contact electrode 26b is shown that is formed with approximately the same width as the trench and has convex portions at the four corners of the pixel 12 that convex toward the pixel 12.
  • a well contact electrode 26b is shown that is formed with approximately the same width as the trench and has convex portions at the four corners of the pixel 12 that convex toward the pixel 12.
  • an opening 71b with approximately the same area as the pixel 12 is provided for each pixel 12.
  • the well contact electrode 26b overlaps the pixel 12 at the convex portion of the well contact electrode 26b provided at the four corners of the pixel 12. Therefore, the contact portion 27 can be disposed at the four corners of the pixel 12 where the pixel 12 and the well contact electrode 26b overlap, and the well contact electrode 26b can be connected to the semiconductor substrate 21 via the contact portion 27.
  • FIG. 7 is a diagram illustrating a modified example of the well contact connection structure 51.
  • the well contact connection structure 51 is configured with connection portion 53 provided so as to extend continuously along the edge of the imaging element 11.
  • the well contact connection structure 51A may be configured so that connection portion 53A is provided so as to be discontinuous for each through electrode 52.
  • the well contact connection structure 51A is configured so that connection portion 53A connected to a certain through electrode 52 is not connected to connection portion 53A connected to a through electrode 52 adjacent to that through electrode 52.
  • FIG. 8 is a diagram illustrating a modified example of the negative bias connection structure 41 and the well contact connection structure 51.
  • the negative bias connection structure 41 and the well contact connection structure 51 are configured so that the through electrode 52 is disposed outside the imaging element 11 relative to the through electrode 42 (i.e., the through electrode 42 is disposed inside the imaging element 11 relative to the through electrode 52).
  • the negative bias connection structure 41B and the well contact connection structure 51B may be configured so that a connection portion 53B is provided so as to be discontinuous for each through electrode 52B, and the through electrode 52B is disposed inside the imaging element 11 relative to the through electrode 42B (i.e., the through electrode 42B is disposed outside the imaging element 11 relative to the through electrode 52B).
  • FIG. 9 is a diagram illustrating an image sensor 11 configured using a well contact electrode 26c as the light-shielding metal of the waveguide.
  • the image sensor 11 is constructed by laminating a filter layer 81 on the back surface of the semiconductor substrate 21, which is the light receiving surface, and laminating an on-chip lens 82 for each pixel 12 on the filter layer 81.
  • a waveguide 84 that guides light is provided between the color filters 83 provided for each pixel 12, and a well contact electrode 26c is used as a light-shielding metal for the waveguide 84.
  • the well contact electrode 26c is formed to be wider than the trench in which the negative bias electrode 30 is provided, and the well contact electrode 26 is provided on the filter layer 81 closest to the semiconductor substrate 21, with no insulating film provided between the filter layer 81 and the semiconductor substrate 21.
  • the well contact electrode 26 has approximately the same width as the trench in which the negative bias electrode 30 is provided, and is formed with convex portions that are convex toward the pixel 12 at the four corners of the pixel 12. Then, at the center of the image height, the well contact electrode 26 is disposed so as to overlap with the trench in which the negative bias electrode 30 is provided.
  • the contact portion 27 is arranged at the corner of the pixel 12 so as to be symmetrical with respect to a horizontal line passing through the center point of the sensor surface of the image sensor 11, and so as to be symmetrical with respect to a vertical line passing through the center point of the sensor surface of the image sensor 11.
  • the corner of the pixel 12 where the contact portion 27 is arranged is rotationally symmetrical by 90 degrees in the four quadrants centered on the center point of the sensor surface of the image sensor 11.
  • FIG. 13 shows the A-A cross section at the image height end
  • B of FIG. 13 shows the B-B cross section at the image height end. Note that FIG. 13 shows the image height end in the first quadrant of the sensor surface of the image sensor 11.
  • the trench in which the negative bias electrode 30 is provided is indicated by a dashed line, and as shown, at the image height end, the well contact electrode 26 is positioned at a position offset from the trench in a direction toward the center point of the sensor surface of the image sensor 11. Therefore, the well contact electrode 26 provided in the first quadrant is positioned at a position offset from the trench in a direction toward the lower left where the center point of the sensor surface of the image sensor 11 is located. For example, this amount of offset is set so that it increases as the image height increases, that is, so that it increases as it moves away from the center point of the sensor surface of the image sensor 11.
  • the trench in which the negative bias electrode 30 is provided is indicated by a dashed line, and the rectangle surrounded by the trench becomes the pixel 12.
  • the contact portion 27 is disposed in the upper right corner of the pixel 12.
  • the well contact electrode 26 shown in FIG. 14A is formed such that the position of the convex portion relative to the trench, which is provided at the intersection of the vertical portion extending vertically and the horizontal portion extending horizontally, is the same as the position of the convex portion relative to the trench at the center of the image height, but the vertical portion and the horizontal portion are positioned at a position offset relative to the trench in the direction toward the center point of the sensor surface of the image sensor 11.
  • the image sensor 11 can handle pupil correction by arranging the contact portion 27 for each pixel 12 in one corner far from the center point of the sensor surface of the image sensor 11, and arranging the well contact electrode 26 at a position shifted in a direction toward the center point of the sensor surface of the image sensor 11 by an amount of shift according to the image height. This makes it possible to suppress deterioration of optical characteristics when performing pupil correction, which is necessary at the image height ends where the image height is high.
  • the image sensor 11 can connect the well contact electrode 26 to the semiconductor substrate 21 by the contact portion 27 even if the well contact electrode 26 is arranged at a position shifted in the direction toward the center point of the sensor surface depending on the image height. Therefore, when pupil correction is applied, the arrangement of the well contact electrode 26 can be adjusted so that light absorption is reduced depending on the image height. Furthermore, by arranging the contact portion 27 in this way, the image sensor 11 can apply pupil correction continuously from the center of the image height, and can be configured to avoid sudden structural changes and prevent steps in image quality.
  • Figure 15 shows a first variation for strengthening the contact.
  • the contact between the well contact electrode 26 and the semiconductor substrate 21 can be strengthened.
  • three contact portions 27 are provided for one pixel 12. In this way, by providing three contact portions 27, a convex portion that overlaps the three contact portions 27 is formed on the well contact electrode 26, as shown in FIG. 15A.
  • Figure 16 shows a second variation that strengthens the contact.
  • one L-shaped contact portion 27 is provided in which the three contact portions 27 shown in FIG. 15B are connected. In this way, by providing the L-shaped contact portion 27, a convex portion that overlaps the L-shaped contact portion 27 is formed on the well contact electrode 26, as shown in FIG. 16A.
  • the resistance to the semiconductor substrate 21 can be reduced, and as a result, the IR drop can be reduced.
  • the image sensor 11 is configured such that filter walls 91 with light-shielding properties for preventing color mixing in the filter layer 81 are provided between the pixels 12 in the filter layer 81 and connected to the well contact electrodes 26.
  • the filter walls 91 are formed using a metal material with high conductivity such as tungsten, and the well contact electrodes 26 are formed using a metal material with low light absorption such as titanium nitride.
  • the well contact electrode 26 and the filter wall 91 are connected, and this combination of two types of metal materials makes it possible to prevent IR drop while suppressing light absorption, and also to configure an electrode structure that supplies a ground potential to the well from the back side of the semiconductor substrate 21.
  • the image sensor 11 may be configured such that a low refractive index region 92 that reflects obliquely incident light is provided between the pixels 12 in the filter layer 81, and a filter wall 91 is provided on the insulating film 25 side inside the low refractive index region 92.
  • a filter wall 91 is provided on the insulating film 25 side inside the low refractive index region 92.
  • an air layer can be used as the low refractive index region 92.
  • the metal material used for the filter wall 91 can be the same as that used in conventional image sensors.
  • the tip of the negative bias electrode 30 is recessed from the rear surface of the semiconductor substrate 21, and the well contact electrode 26 is directly connected to the rear surface of the semiconductor substrate 21.
  • the semiconductor substrate 21 and the well contact electrode 26 can be connected over a larger area without providing a contact portion 27.
  • the tip of the negative bias electrode 30 is recessed from the back surface of the semiconductor substrate 21, and the well contact electrode 26 is disposed on the back surface side of the semiconductor substrate 21 inside the trench in which the negative bias electrode 30 is provided, and the well contact electrode 26 is connected to the side surface of the trench.
  • a well contact electrode 26 is provided in an insulating film 25, and the well contact electrode 26 and the semiconductor substrate 21 are connected via a contact portion 27, and the well contact electrode 26 and the negative bias electrode 30 are connected via a contact portion 93.
  • the negative bias electrode 30 is not used as an electrode for applying a negative bias to the sidewall of the pixel 12, but is used as an electrode for supplying a ground potential to the well contact electrode 26.
  • a in FIG. 19 shows the B-B cross section at the center of the image height
  • B in FIG. 19 shows the B-B cross section at the end of the image height.
  • the contact portion 27 can be formed so that its size decreases as the image height increases. That is, the contact portion 27 is formed so that its size at the end of the image height is smaller as shown in FIG. 19B than its size at the center of the image height as shown in FIG. 19A.
  • a in FIG. 20 shows the A-A cross section at the center of the image height
  • B in FIG. 20 shows the A-A cross section at the end of the image height.
  • the well contact electrode 26 can be formed so that its width narrows as the image height increases. That is, the well contact electrode 26 is formed so that the width of the well contact electrode 26 at the image height center, as shown in FIG. 20A, is narrower at the image height end, as shown in FIG. 20B.
  • FIG. 21 shows an example layout of the on-chip lens 82.
  • a in FIG. 21 shows a first layout example in which a red pixel 12R and a blue pixel 12B are diagonally arranged, and a green pixel 12Gr and a green pixel 12Gb are diagonally arranged in a 2 ⁇ 2 pixel array (a so-called Bayer array), and one on-chip lens 82 is arranged for each pixel 12.
  • FIG. 21 shows a second layout example in which four red pixels 12R arranged in a 2 ⁇ 2 array and four blue pixels 12B arranged in a 2 ⁇ 2 array are diagonally arranged, and four green pixels 12Gr arranged in a 2 ⁇ 2 array and four green pixels 12Gb arranged in a 2 ⁇ 2 array are diagonally arranged, in a 4 ⁇ 4 pixel array, with one on-chip lens 82 arranged for each pixel 12.
  • FIG. 21 shows a third layout example in which, in a 4 ⁇ 4 pixel array in which four red pixels 12R arranged in a 2 ⁇ 2 array and four blue pixels 12B arranged in a 2 ⁇ 2 array are diagonally arranged, and four green pixels 12Gr arranged in a 2 ⁇ 2 array and four green pixels 12Gb arranged in a 2 ⁇ 2 array are diagonally arranged, one on-chip lens 82 is arranged for each of the four pixels 12 of the same color arranged in a 2 ⁇ 2 array.
  • FIG. 22 shows the arrangement of the contact portion 27 at the image height end of the first quadrant of the sensor surface of the image sensor 11.
  • FIG. 22A shows a first example of a structure arrangement, which is made up of a trench structure in which a negative bias electrode 30 is provided between each of four adjacent pixels 12 arranged in a 2 ⁇ 2 matrix, and an arrangement of contact portions 27 provided in the upper right corners of the four pixels 12.
  • the first example of a structure arrangement can be used in combination with the first example of a layout of the on-chip lens 82 shown in FIG. 21A, or the second example of a layout of the on-chip lens 82 shown in FIG. 21B.
  • FIG. 22B shows a second example of a structure arrangement, which is made up of a trench structure in which negative bias electrodes 30 are provided between adjacent pixels 12 and extend a predetermined length from approximately the center of two opposing sides of each pixel 12 toward the inside of the pixel 12, for four pixels 12 arranged in a 2 ⁇ 2 matrix, and a contact portion 27 provided at the upper right corner of each of the four pixels 12.
  • the second example of a structure arrangement can be used in combination with the first example of a layout of the on-chip lens 82 shown in FIG. 21A, or the second example of a layout of the on-chip lens 82 shown in FIG. 21B.
  • C in FIG. 22 shows a third example of an arrangement structure, which is made up of a trench structure in which a negative bias electrode 30 is provided between each of the four pixels 12 arranged in a 2 ⁇ 2 matrix, and an arrangement of contact parts 27 provided in the upper right corners of the three pixels 12 at the upper right, upper left, and lower right.
  • the third example of an arrangement structure can be used in combination with the third example of the layout of the on-chip lens 82 shown in C in FIG. 21.
  • D of FIG. 22 shows a fourth example of a layout structure in which, for four pixels 12 arranged in a 2 ⁇ 2 matrix, no trench is provided in the center of the four pixels 12 in which a negative bias electrode 30 is provided, and the semiconductor substrate 21 is connected in the center, and the contact portion 27 is provided in the upper right corner of the upper right pixel 12.
  • the fourth example of the layout structure can be used in combination with the second example of the layout of the on-chip lens 82 shown in B of FIG. 21.
  • FIG. 23 is a diagram showing an example of a well contact electrode 26 arranged in the third arrangement structure example shown in FIG. 22C.
  • the third arrangement structure example is used in combination with the third layout example of the on-chip lens 82 shown in FIG. 21C.
  • one on-chip lens 82 is arranged for the four pixels 12 (red pixels 12R) arranged in the upper right 2 ⁇ 2
  • one on-chip lens 82 is arranged for the four pixels 12 (green pixels 12Gr) arranged in the upper left 2 ⁇ 2
  • one on-chip lens 82 is arranged for the four pixels 12 (green pixels 12Gb) arranged in the lower right 2 ⁇ 2
  • one on-chip lens 82 is arranged for the four pixels 12 (blue pixels 12B) arranged in the lower left 2 ⁇ 2.
  • FIG. 23 shows the arrangement of the contact portion 27 at the image height end of the first quadrant of the sensor surface of the image sensor 11.
  • contact portions 27 are provided in the upper right corners of three pixels 12, the upper right, upper left, and lower right.
  • the well contact electrodes 26 are provided along the right sides of the pixels 12 in which the contact portions 27 are provided continuously for each pixel 12 in the vertical direction, and along the top sides of the pixels 12 in which the contact portions 27 are provided continuously for each pixel 12 in the horizontal direction.
  • the well contact electrodes 26 have openings for each of the four pixels 12 of the same color arranged in a 2 ⁇ 2 array, and are provided along the right sides and top sides of each of the four pixels 12 of the same color.
  • the imaging element 11 as described above can be applied to various electronic devices, such as imaging systems such as digital still cameras and digital video cameras, mobile phones with imaging functions, and other devices with imaging functions.
  • FIG. 24 is a block diagram showing an example of the configuration of an imaging device installed in an electronic device.
  • the imaging device 101 is configured with an optical system 102, an imaging element 103, a signal processing circuit 104, a monitor 105, and a memory 106, and is capable of capturing still images and moving images.
  • the optical system 102 is composed of one or more lenses, and guides image light (incident light) from a subject to the image sensor 103, forming an image on the light receiving surface (sensor section) of the image sensor 103.
  • the imaging element 103 is the imaging element 11 described above. Electrons are accumulated in the imaging element 103 for a certain period of time according to the image formed on the light receiving surface via the optical system 102. Then, a signal according to the electrons accumulated in the imaging element 103 is supplied to the signal processing circuit 104.
  • the signal processing circuit 104 performs various signal processing on the pixel signals output from the image sensor 103.
  • the image (image data) obtained by performing the signal processing by the signal processing circuit 104 is supplied to the monitor 105 for display, or supplied to the memory 106 for storage (recording).
  • the imaging device 101 configured in this manner, by applying the imaging element 11 described above, for example, it is possible to capture images with higher image quality.
  • FIG. 25 is a diagram showing an example of using the above-mentioned image sensor (imaging element).
  • the image sensor described above can be used in a variety of cases, such as sensing visible light, infrared light, ultraviolet light, X-rays, etc., as follows:
  • - Devices that take images for viewing such as digital cameras and mobile devices with camera functions
  • - Devices for traffic purposes such as in-vehicle sensors that take images of the front and rear of a car, the surroundings, and the interior of the car for safe driving such as automatic stopping and for recognizing the driver's state, surveillance cameras that monitor moving vehicles and roads, and distance measuring sensors that measure the distance between vehicles, etc.
  • - Devices for home appliances such as TVs, refrigerators, and air conditioners that take images of users' gestures and operate devices in accordance with those gestures
  • - Devices for medical and healthcare purposes such as endoscopes and devices that take images of blood vessels by receiving infrared light
  • - Devices for security purposes such as surveillance cameras for crime prevention and cameras for person authentication
  • - Devices for beauty purposes such as skin measuring devices that take images of the skin and microscopes that take images of the scalp
  • - Devices for sports such as action cameras and wearable cameras for sports purposes, etc.
  • - Devices for agricultural purposes such as cameras for
  • the present technology can also be configured as follows. (1) a semiconductor substrate on which a photoelectric conversion unit is provided for each pixel; a first electrode provided on a back surface side of the semiconductor substrate, the back surface being a light receiving surface, for supplying a predetermined potential to a well of the semiconductor substrate; a second electrode disposed in a trench separating the pixels from each other in the semiconductor substrate; a first connection structure that connects a first connection terminal provided on a surface of the semiconductor substrate and the first electrode; a second connection structure that connects a second connection terminal provided on the surface of the semiconductor substrate and the second electrode.
  • the first connection structure includes a first through electrode having one end connected to the first connection terminal and provided through the semiconductor substrate, a first connection portion connected to the other end of the first through electrode on the back surface side of the semiconductor substrate, a light-shielding film connected to the first electrode and shading an OPB (Opitical Black) region, and a connection portion connecting the first connection portion and the light-shielding film;
  • the second connection structure is configured to include a second through electrode having one end connected to the second connection terminal and extending through the semiconductor substrate, and a second connection portion connected to the other end of the first through electrode on the rear surface side of the semiconductor substrate and connected to the second electrode.
  • a plurality of the first through electrodes and a plurality of the second through electrodes are arranged at a predetermined pitch along a side of the imaging element to form the first connection structure and the second connection structure;
  • the imaging element described in (2) above wherein the first connection structure and the second connection structure are arranged on all four sides of the peripheral region of the imaging element, or are arranged on only one side of the peripheral region of the imaging element.
  • the first electrode When a metal material is used for the first electrode, the first electrode is formed so as to have an opening on a rear surface of the semiconductor substrate for receiving light irradiated to the pixel.
  • the imaging element described in any one of (1) to (5) above.
  • the first through electrodes are disposed on an outer side of the imaging element with respect to the second through electrodes,
  • the second through electrodes are disposed on the outer side of the imaging element with respect to the first through electrodes,
  • (10) a contact portion that connects the first electrode and the semiconductor substrate; the contact portion is disposed at one of four corners of the pixel, the corner being farther from a center point of a sensor surface of the imaging element;
  • the imaging element according to any one of (1) to (9), wherein the first electrode is disposed at a position shifted in a direction toward a center point of a sensor surface of the imaging element with respect to a trench in which the second electrode is provided, depending on an image height of the imaging element.
  • the corners of the pixels at which the contact portions are arranged are rotationally symmetrical by 90 degrees in four quadrants with the center point of the sensor surface of the imaging element as the center.
  • a filter wall having a light-shielding property the filter wall being provided between the pixels in a filter layer laminated on a rear surface of the semiconductor substrate and connected to the first electrode; the first electrode is formed using a metal material having low light absorption;
  • the filter wall is provided inside a low refractive index region provided between the pixels in a filter layer laminated on a rear surface of the semiconductor substrate.
  • an on-chip lens is disposed for each of the four pixels of the same color arranged in a 2 ⁇ 2 matrix, for four pixels of the same color arranged in a 2 ⁇ 2 array, a trench is formed between each of the adjacent pixels, in which the second electrode is provided;
  • the contact portion is provided at the upper right corner of three of the four pixels of the same color arranged in a 2 ⁇ 2 matrix, the upper right, the upper left, and the lower right;
  • the imaging element according to claim 10 wherein the first electrode is provided along a right side and a top side of each of the four pixels arranged in a 2 ⁇ 2 matrix so that an opening is provided for each of the four pixels.
  • a semiconductor substrate on which a photoelectric conversion unit is provided for each pixel a semiconductor substrate on which a photoelectric conversion unit is provided for each pixel; a first electrode provided on a back surface side of the semiconductor substrate, the back surface being a light receiving surface, for supplying a predetermined potential to a well of the semiconductor substrate; a second electrode disposed in a trench separating the pixels from each other in the semiconductor substrate; a first connection structure that connects a first connection terminal provided on a surface of the semiconductor substrate and the first electrode; and a second connection structure that connects a second connection terminal provided on the surface of the semiconductor substrate and the second electrode.

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

本開示は、より撮像特性の向上を図ることができるようにする撮像素子および電子機器に関する。 画素ごとに光電変換部が設けられる半導体基板の受光面となる裏面側に、半導体基板のウェルに対して所定の電位を供給するウェルコンタクト電極が設けられ、半導体基板において画素どうしを分離するトレンチ内に、画素の側壁に対して負バイアスを印加する負バイアス電極が設けられる。そして、ウェルコンタクト接続構造によって、半導体基板の表面に設けられる第１の接続端子とウェルコンタクト電極とが接続されるとともに、負バイアス接続構造によって、半導体基板の表面に設けられる第２の接続端子と負バイアス電極とが接続される。本技術は、例えば、裏面照射型のCMOSイメージセンサに適用できる。

Description

撮像素子および電子機器
　本開示は、撮像素子および電子機器に関し、特に、より撮像特性の向上を図ることができるようにした撮像素子および電子機器に関する。
　従来、CMOS（Complementary Metal Oxide Semiconductor）イメージセンサなどの撮像素子では、例えば、半導体基板のウェルの電位をＧＮＤレベルに固定するためのコンタクトを設ける構成や、画素を分離するトレンチ内に電極を埋め込んで負バイアスを印加する構成などが採用されている。
　例えば、特許文献１には、半導体基板の受光面となる裏面側に形成されている基板電位用配線と半導体基板とを電気的に接続する裏面側コンタクト部が形成されている裏面照射型の固体撮像装置が開示されている。
特開２０１１－１２９６３３号公報
　ところで、画素の微細化に伴って、トランジスタなどの素子が微細化される結果、ノイズが悪化するなど撮像特性の低下が懸念される。そこで、半導体基板の裏面側に、ウェルに接続するコンタクトを設け、かつ、負バイアスを印加する配線を設ける構成にすることによって、半導体基板の表面側に配置されるトランジスタなどの素子の微細化を回避し、撮像特性の向上を図ることが検討される。
　本開示は、このような状況に鑑みてなされたものであり、より撮像特性の向上を図ることができるようにするものである。
　本開示の一側面の撮像素子は、画素ごとに光電変換部が設けられる半導体基板と、前記半導体基板の受光面となる裏面側に設けられ、前記半導体基板のウェルに対して所定の電位を供給する第１の電極と、前記半導体基板において前記画素どうしを分離するトレンチ内に設けられる第２の電極と、前記半導体基板の表面に設けられる第１の接続端子と前記第１の電極とを接続する第１の接続構造と、前記半導体基板の表面に設けられる第２の接続端子と前記第２の電極とを接続する第２の接続構造とを備える。
　本開示の一側面の電子機器は、画素ごとに光電変換部が設けられる半導体基板と、前記半導体基板の受光面となる裏面側に設けられ、前記半導体基板のウェルに対して所定の電位を供給する第１の電極と、前記半導体基板において前記画素どうしを分離するトレンチ内に設けられる第２の電極と、前記半導体基板の表面に設けられる第１の接続端子と前記第１の電極とを接続する第１の接続構造と、前記半導体基板の表面に設けられる第２の接続端子と前記第２の電極とを接続する第２の接続構造とを有する撮像素子を備える。
　本開示の一側面においては、画素ごとに光電変換部が設けられる半導体基板の受光面となる裏面側に、半導体基板のウェルに対して所定の電位を供給する第１の電極が設けられ、半導体基板において画素どうしを分離するトレンチ内に第２の電極が設けられ、第１の接続構造によって、半導体基板の表面に設けられる第１の接続端子と第１の電極とが接続され、第２の接続構造によって、半導体基板の表面に設けられる第２の接続端子と第２の電極とが接続される。
本技術を適用した撮像素子の第１の実施の形態の構成例を示す図である。 負バイアス接続構造およびウェルコンタクト接続構造の配置例を示す図である。 負バイアス接続構造およびウェルコンタクト接続構造の貫通電極どうしを分離する分離部について説明する図である。 所定の深さのトレンチが画素どうしの間に設けられた構成例の撮像素子を示す図である。 負バイアス接続構造の接続構成の他の一例を示す図である。 開口部が設けられたウェルコンタクト電極について説明する図である。 ウェルコンタクト接続構造の変形例を示す図である。 負バイアス接続構造およびウェルコンタクト接続構造の変形例を示す図である。 導波路の遮光メタルとしてウェルコンタクト電極を用いた構成の撮像素子について説明する図である。 像高中心部および像高端部について説明する図である。 ウェルコンタクト電極およびコンタクト部の配置を示す断面について説明する図である。 像高中心部におけるウェルコンタクト電極およびコンタクト部の配置を示す図である。 像高端部におけるウェルコンタクト電極およびコンタクト部の配置を示す図である。 像高端部におけるウェルコンタクト電極の変形例を示す図である。 コンタクトを強化する第１のバリエーションを示す図である。 コンタクトを強化する第２のバリエーションを示す図である。 フィルタ層に設けられる壁構造ついて説明する図である。 ウェルコンタクト電極のバリエーションについて説明する図である。 コンタクト部のサイズを像高に応じて変化させる構成例について説明する図である。 ウェルコンタクト電極の幅を像高に応じて変化させる構成例について説明する図である。 オンチップレンズのレイアウト例を示す図である。 トレンチの構造およびコンタクト部の配置からなる配置構造例を示す図である。 第３の配置構造例において配置されるウェルコンタクト電極の一例を示す図である。 撮像装置の構成例を示すブロック図である。 イメージセンサを使用する使用例を示す図である。
　以下、本技術を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。
　＜撮像素子の第１の構成例＞
　図１から図９までを参照して、本技術を適用した撮像素子の第１の実施の形態の構成例について説明する。
　図１は、本技術を適用した撮像素子の第１の実施の形態の構成例を示す図である。
　図１のＡには、撮像素子１１の端部近傍の断面的な構成例が示されており、図１のＢには、撮像素子１１の端部近傍の平面的な構成例が示されている。
　撮像素子１１には、画素１２ごとに光電変換部が設けられる半導体基板２１の表面（図１のＡの下側を向く面）に対して積層される絶縁膜２２を介して、負バイアス電源との接続に用いられる負バイアス接続端子２３、および、グランド電位との接続に用いられるＧＮＤ接続端子２４が設けられる。
　撮像素子１１には、画素１２に入射する光を受光する受光面となる半導体基板２１の裏面（図１のＡの上側を向く面）に対して積層される絶縁膜２５を介して、半導体基板２１の裏面側からウェルに対する接続に用いられるウェルコンタクト電極２６が設けられる。ウェルコンタクト電極２６は、画素１２ごとに設けられるコンタクト部２７によって、絶縁膜２５を介して、半導体基板２１の裏面に設けられる接続領域（例えば、Ｎ＋またはＰ＋の不純物の濃度が高い領域）２８に接続されている。
　撮像素子１１には、画素１２ごとに半導体基板２１を分離するための画素分離部として形成されたトレンチの内部に、絶縁膜２９を介して、画素１２の側壁に対して負バイアスを印加するのに用いられる負バイアス電極３０が設けられる。また、負バイアス電極３０のうち、撮像素子１１において最も外側に設けられる負バイアス電極３０ａは、半導体基板２１の裏面から突出するように形成され、その突出部から撮像素子１１の外側に向かって延在するように接続部３１が設けられている。
　撮像素子１１には、半導体基板２１の表面側の負バイアス接続端子２３と、半導体基板２１の裏面側の負バイアス電極３０とを接続するための負バイアス接続構造４１が設けられる。負バイアス接続構造４１は、一方の端部が負バイアス接続端子２３に接続されて半導体基板２１を貫通するように設けられる貫通電極４２、および、半導体基板２１の裏面側において貫通電極４２の他方の端部に接続される接続部４３により構成される。また、貫通電極４２が設けられる貫通孔内には、貫通電極４２と半導体基板２１との間を絶縁する絶縁膜４４が設けられている。
　図１のＢに示すように、負バイアス電極３０から撮像素子１１の外側に向かって延在するように設けられる複数の接続部３１と、貫通電極４２から撮像素子１１の内側に向かって延在するように設けられる複数の接続部４３とは、撮像素子１１の辺に沿って同一のピッチで一致する位置に配置される。従って、それぞれの接続部３１および接続部４３が、互いに重なる部分（接続箇所）において平面的に接続される接続構成によって、負バイアス電極３０が負バイアス接続構造４１を介して負バイアス接続端子２３に電気的に接続される。
　なお、図１に示す構成例では、図１のＢに示すように画素１２のピッチと同一のピッチで接続部３１および負バイアス接続構造４１が設けられているが、画素１２のピッチと異なるピッチで接続部３１および負バイアス接続構造４１が設けられてもよい。
　撮像素子１１には、半導体基板２１の表面側のＧＮＤ接続端子２４と、半導体基板２１の裏面側のウェルコンタクト電極２６とを接続するためのウェルコンタクト接続構造５１が設けられる。ウェルコンタクト接続構造５１は、一方の端部がＧＮＤ接続端子２４に接続されて半導体基板２１を貫通するように設けられる貫通電極５２、半導体基板２１の裏面側において貫通電極５２の他方の端部に接続される接続部５３、ウェルコンタクト電極２６と接続される遮光膜５４、および、接続部５３と遮光膜５４とを連結する連結部５５により構成される。遮光膜５４は、撮像素子１１のセンサ面の周囲に設けられるＯＰＢ（Opitical Black）領域の画素１２に光が入射するのを遮光するために用いられる。
　図１のＢに示すように、複数の貫通電極５２は、撮像素子１１の辺に沿って複数の貫通電極４２と同一のピッチで貫通電極４２に対して交互に配置されており、それらの貫通電極５２に接続される接続部５３は、撮像素子１１の辺に沿って連続的に延在するように設けられている。複数の連結部５５は、それぞれ複数の接続部３１と接続部４３との接続箇所どうしの間を通って接続部５３と遮光膜５４とを連結するように設けられている。従って、ウェルコンタクト接続構造５１は、接続部５３、遮光膜５４、および連結部５５によって囲われる複数の開口部を形成し、それぞれの開口部に接続部３１と接続部４３との接続箇所が設けられるように構成されている。これにより、負バイアス接続構造４１およびウェルコンタクト接続構造５１の互いに独立した電気系統によって、それぞれ負バイアス電源およびグランド電位を供給することができる。
　このように構成される撮像素子１１は、半導体基板２１の裏面側から接続されるようにウェルコンタクト電極２６および負バイアス電極３０を設け、ウェルコンタクト接続構造５１を介してウェルコンタクト電極２６にグランド電位を供給するとともに、負バイアス接続構造４１を介して負バイアス電極３０に負バイアス電源を供給することができる。従って、撮像素子１１は、画素１２を微細化しても、半導体基板２１の表面側におけるトランジスタなどの素子が微細化されるのを回避することができる。
　即ち、撮像素子１１は、ウェルコンタクト電極２６および負バイアス電極３０に対する接続構造が半導体基板２１の表面に設けられない分だけ、半導体基板２１の表面にトランジスタなどの素子を配置する面積を広く確保することができ、レイアウトの自由度を向上させることができる。その結果、撮像素子１１は、トランジスタなどの素子の微細化に伴うノイズの悪化を回避することができる。また、撮像素子１１は、負バイアス電極３０によって画素１２の側壁から負バイアスを印加することによって、暗電流と信号電荷量Ｑｓとのトレードオフを解消することができる。
　このように、撮像素子１１は、ウェルコンタクト電極２６および負バイアス電極３０の両方を半導体基板２１の裏面側から接続されるような構成とすることで、より撮像特性の向上を図ることができる。さらに、撮像素子１１は、ウェルコンタクト電極２６として透明電極を用いることによって、量子効率Ｑｅなどの光学特性に対する影響を回避することができる。
　図２に示すように、撮像素子１１は、４辺の周辺領域が遮光膜５４によって覆われ、遮光膜５４が設けられていない領域が画素１２による撮像が有効な有効画素領域となっている。そして、撮像素子１１は、図２のＡに示すように、負バイアス接続構造４１およびウェルコンタクト接続構造５１が撮像素子１１の１辺だけに配置される構成としてもよいし、図２のＢに示すように、負バイアス接続構造４１およびウェルコンタクト接続構造５１が撮像素子１１の４辺の全てに配置される構成としてもよい。なお、撮像素子１１は、IR dropや対称性などの観点から、負バイアス接続構造４１およびウェルコンタクト接続構造５１が撮像素子１１の４辺の全てに配置される構成とすることが好適である。
　その他、撮像素子１１は、例えば、負バイアス接続構造４１およびウェルコンタクト接続構造５１が共に、撮像素子１１の上辺および下辺（または、左辺および右辺）に対向するように配置される構成としてもよい。
　図３に示すように、撮像素子１１は、負バイアス接続構造４１の貫通電極４２とウェルコンタクト接続構造５１の貫通電極５２との間を分離する分離部として、絶縁物が埋め込まれたトレンチ６１を設けることができる。図示する例では、撮像素子１１を平面視してコ字形状に形成されたトレンチ６１が、貫通電極４２を囲うように設けられている。
　このようなトレンチ６１を設けることによって、例えば、プロセスダメージに起因する負バイアス接続構造４１とウェルコンタクト接続構造５１との間におけるリークを、より確実に抑制することができる。また、負バイアス接続構造４１の貫通電極４２とウェルコンタクト接続構造５１の貫通電極５２との間で重なるように複数のトレンチ６１を設けてもよい。
　図４に示すように、撮像素子１１は、半導体基板２１の裏面から所定の深さまで形成されたトレンチの内部に、絶縁膜２９および負バイアス電極３０が設けられた構成を採用してもよい。即ち、撮像素子１１は、図１のＡに示したように、半導体基板２１を貫通するように形成されたトレンチの内部に、絶縁膜２９および負バイアス電極３０が設けられた構成に限定されることはない。
　図５に示すように、撮像素子１１は、撮像素子１１において最も外側に設けられる負バイアス電極３０ｂの先端面が絶縁膜２５に露出するように形成され、負バイアス電極３０ｂの先端面に直接的に、負バイアス接続構造４１の接続部４３が接続される接続構成を採用してもよい。即ち、撮像素子１１は、図１のＡに示したように、負バイアス電極３０ａから撮像素子１１の外側に向かって延在するように設けられた接続部３１に対して平面的に接続部４３が接続される接続構成に限定されることはない。
　ウェルコンタクト電極２６および負バイアス電極３０の電極材料として、例えば、ポリシリコンを用いたり、窒化チタンやタングステンなどの金属全般を用いたりすることができる。なお、ウェルコンタクト電極２６および負バイアス電極３０は、同一の電極材料を用いてもよいし、異なる電極材料を用いてもよい。
　例えば、InOやInSnO、ITOなどの透明電極材料をウェルコンタクト電極２６に用いた場合、量子効率Ｑｅの低下を回避することができる。また、この場合、図１に示すように、半導体基板２１の裏面において画素１２の全面を覆うように（即ち、開口部を設けることなく）、ウェルコンタクト電極２６を設けることができる。
　一方、金属系の電極材料をウェルコンタクト電極２６に用いた場合、図６に示すように、画素１２の光学特性への影響が生じないように、画素１２に照射される光を受光させるための開口部が設けられたウェルコンタクト電極２６が用いられる。
　図６のＡには、負バイアス電極３０が設けられるトレンチが破線で示されており、そのトレンチに沿って、トレンチよりも幅広で形成されたウェルコンタクト電極２６ａが示されている。ウェルコンタクト電極２６ａを用いる場合、画素１２ごとに、画素１２よりも小面積の開口部７１ａが設けられる。
　また、ウェルコンタクト電極２６ａを用いる場合、画素１２の４辺において、トレンチよりも幅広となっている分だけウェルコンタクト電極２６ａが画素１２と重なることになる。従って、画素１２とウェルコンタクト電極２６ａとが重なっている画素１２の４辺に沿った領域にコンタクト部２７を配置し、コンタクト部２７を介してウェルコンタクト電極２６ａを半導体基板２１に接続することができる。
　図６のＢには、負バイアス電極３０が設けられるトレンチが破線で示されており、そのトレンチに沿って、トレンチと略同一の幅で形成され、画素１２の四隅において画素１２側に向かって凸となるような凸部が設けられたウェルコンタクト電極２６ｂが示されている。ウェルコンタクト電極２６ｂを用いる場合、画素１２ごとに、画素１２と略同一の面積の開口部７１ｂが設けられる。
　また、ウェルコンタクト電極２６ｂを用いる場合、画素１２の四隅に設けられたウェルコンタクト電極２６ｂの凸部において、ウェルコンタクト電極２６ｂが画素１２と重なることになる。従って、画素１２とウェルコンタクト電極２６ｂとが重なっている画素１２の四隅にコンタクト部２７を配置し、コンタクト部２７を介してウェルコンタクト電極２６ｂを半導体基板２１に接続することができる。
　図７は、ウェルコンタクト接続構造５１の変形例について説明する図である。
　図１に示した構成例の撮像素子１１では、ウェルコンタクト接続構造５１は、撮像素子１１の辺に沿って連続的に延在するように接続部５３が設けられて構成されていた。これに対し、図７に示すように、ウェルコンタクト接続構造５１Ａは、貫通電極５２ごとに不連続となるように接続部５３Ａが設けられる構成としてもよい。即ち、ウェルコンタクト接続構造５１Ａは、ある貫通電極５２に接続される接続部５３Ａが、その貫通電極５２に隣接する貫通電極５２に接続される接続部５３Ａと接続されないように構成されている。
　図８は、負バイアス接続構造４１およびウェルコンタクト接続構造５１の変形例について説明する図である。
　図１に示した構成例の撮像素子１１では、貫通電極４２に対して貫通電極５２が撮像素子１１の外側（即ち、貫通電極５２に対して貫通電極４２が撮像素子１１の内側）に配置されるように、負バイアス接続構造４１およびウェルコンタクト接続構造５１が構成されていた。これに対し、図８に示すように、貫通電極５２Ｂごとに不連続となるように接続部５３Ｂが設けられるとともに、貫通電極４２Ｂに対して貫通電極５２Ｂが撮像素子１１の内側（即ち、貫通電極５２Ｂに対して貫通電極４２Ｂが撮像素子１１の外側）に配置されるように、負バイアス接続構造４１Ｂおよびウェルコンタクト接続構造５１Ｂを構成してもよい。
　図９は、導波路の遮光メタルとしてウェルコンタクト電極２６ｃを用いた構成の撮像素子１１について説明する図である。
　撮像素子１１は、半導体基板２１の受光面となる裏面に対してフィルタ層８１が積層され、フィルタ層８１に対して画素１２ごとにオンチップレンズ８２が積層されて構成される。フィルタ層８１では、画素１２ごとに設けられるカラーフィルタ８３どうしの間に、光を導波する導波路８４が設けられており、導波路８４に対する遮光メタルとしてウェルコンタクト電極２６ｃが用いられている。
　また、図９に示す構成例では、ウェルコンタクト電極２６ｃは、負バイアス電極３０が設けられるトレンチよりも幅広に形成されており、フィルタ層８１の最も半導体基板２１側にウェルコンタクト電極２６が設けられるとともに、フィルタ層８１と半導体基板２１との間には絶縁膜が設けられない構成となっている。これにより、ウェルコンタクト電極２６は、直接的に半導体基板２１の接続領域２８に接続される接続構成となる。なお、ウェルコンタクト電極２６を直接的に半導体基板２１の接続領域２８に接続させるためには、少なくとも一部分でもウェルコンタクト電極２６の幅がトレンチの幅より大きくなっている個所があればよい。
　＜撮像素子の第２の構成例＞
　図１０から図２０までを参照して、本技術を適用した撮像素子の第２の実施の形態の構成例について説明する。
　図１０に示すように、撮像素子１１のセンサ面の中心点を通る水平線および垂直線によって分割される４つの領域のうち、右上の領域を第１象限、左上の領域を第２象限、左下の領域を第３象限、および、右下の領域を第４象限とする。また、撮像素子１１のセンサ面の中心を含む領域であって像高が低い領域を像高中心部と称し、その中心から離れた端部近傍の領域であって像高が高い領域を像高端部と称する。
　以下の説明において、図１１に示すように、絶縁膜２５に設けられているウェルコンタクト電極２６の配置を平面的に断面視する断面をＡ－Ａ断面と称し、絶縁膜２５に設けられているコンタクト部２７の配置を平面的に断面視する断面をＢ－Ｂ断面と称する。
　図１２のＡには、像高中心部におけるＡ－Ａ断面が示されており、図１２のＢには、像高中心部におけるＢ－Ｂ断面が示されている。
　図１２のＡに示すように、ウェルコンタクト電極２６は、負バイアス電極３０が設けられるトレンチと略同一の幅であって、画素１２の四隅において画素１２側に向かって凸となるような凸部が設けられて形成される。そして、像高中心部では、負バイアス電極３０が設けられるトレンチと重なるようにウェルコンタクト電極２６が配置される。
　図１２のＢでは、負バイアス電極３０が設けられるトレンチが破線で示されており、トレンチによって囲われている矩形が画素１２となる。そして、図示するように、コンタクト部２７は、画素１２の四隅のうちの、撮像素子１１のセンサ面の中心点から遠くなる１カ所の隅に配置される。従って、第１象限の画素１２では右上の隅にコンタクト部２７が配置され、第２象限の画素１２では左上の隅にコンタクト部２７が配置され、第３象限の画素１２では左下の隅にコンタクト部２７が配置され、第４象限の画素１２では右下の隅にコンタクト部２７が配置される。
　このように、コンタクト部２７は、撮像素子１１のセンサ面の中心点を通る水平線に対して対称となり、かつ、撮像素子１１のセンサ面の中心点を通る垂直線に対して対称となるように、画素１２の隅に配置される。つまり、コンタクト部２７が配置される画素１２の隅が、撮像素子１１のセンサ面の中心点を中心とした４象限で９０度回転対称となっている。
　図１３のＢには、像高端部におけるＡ－Ａ断面が示されており、図１３のＢには、像高端部におけるＢ－Ｂ断面が示されている。なお、図１３には、撮像素子１１のセンサ面の第１象限における像高端部が示されている。
　図１３のＡでは、負バイアス電極３０が設けられるトレンチが破線で示されており、図示するように、像高端部では、ウェルコンタクト電極２６は、トレンチに対して撮像素子１１のセンサ面の中心点に向かう方向にズレた位置に配置される。従って、第１象限に設けられるウェルコンタクト電極２６は、撮像素子１１のセンサ面の中心点がある左下に向かう方向にトレンチに対してズレた位置に配置される。例えば、このズレ量は、像高が高くなるのに応じて大きくなるように、即ち、撮像素子１１のセンサ面の中心点から離れるに従って大きくなるように設定される。
　図１３のＢでは、負バイアス電極３０が設けられるトレンチが破線で示されており、トレンチによって囲われている矩形が画素１２となる。そして、図示するように、第１象限における像高端部では、コンタクト部２７は、画素１２の右上の隅に配置される。
　図１４には、図１３に示したウェルコンタクト電極２６の変形例が示されている。
　図１４のＡに示すウェルコンタクト電極２６は、垂直方向に延在する垂直部分と水平方向に延在する水平部分とが交差する個所に設けられる凸部のトレンチに対する位置は、像高中心部における凸部のトレンチに対する位置と変わらずに、垂直部分および水平部分が、トレンチに対して撮像素子１１のセンサ面の中心点に向かう方向にズレた位置に配置されるように形成されている。
　このように撮像素子１１は、撮像素子１１のセンサ面の中心点から遠くなる１カ所の隅に画素１２ごとに設けられるコンタクト部２７を配置し、像高に応じたズレ量で撮像素子１１のセンサ面の中心点に向かう方向にズレた位置にウェルコンタクト電極２６を配置することで、瞳補正に対応することができる。これにより、高像高となる像高端部において必要となる瞳補正を行う際に光学特性の劣化を抑制することができる。
　つまり、撮像素子１１は、センサ面の中心点から遠くなる１カ所の隅に画素１２ごとに設けられるコンタクト部２７を配置することで、像高に応じて、センサ面の中心点に向かう方向にズレた位置にウェルコンタクト電極２６を配置しても、コンタクト部２７によってウェルコンタクト電極２６を半導体基板２１に接続することができる。従って、瞳補正をかけた場合に、像高に応じて光吸収が低減されるようにウェルコンタクト電極２６の配置を調整することができる。また、撮像素子１１は、このようにコンタクト部２７を配置することで、像高中心から瞳補正を連続的にかけることができ、構造的に急激な変化が生じることを回避して、画質に段差が生じないような構成とすることができる。
　図１５は、コンタクトを強化する第１のバリエーションを示す図である。
　例えば、１つの画素１２について複数個のコンタクト部２７を設けることで、ウェルコンタクト電極２６と半導体基板２１とのコンタクトを強化することができる。図１５のＢに示す例では、１つの画素１２について３個のコンタクト部２７が設けられている。このように、３個のコンタクト部２７を設けるのに伴って、図１５のＡに示すように、３個のコンタクト部２７に重なるような凸部がウェルコンタクト電極２６に形成される。
　図１６は、コンタクトを強化する第２のバリエーションを示す図である。
　図１６のＢに示す例では、図１５のＢに示した３個のコンタクト部２７が接続されたようなＬ字型の１つのコンタクト部２７が設けられている。このように、Ｌ字型のコンタクト部２７を設けるのに伴って、図１６のＡに示すように、Ｌ字型のコンタクト部２７に重なるような凸部がウェルコンタクト電極２６に形成される。
　図１５および図１６を参照して説明したように、コンタクト部２７を介して半導体基板２１とウェルコンタクト電極２６との接続面積を増やすことで、半導体基板２１に対する抵抗を低減させることができる結果、ＩＲドロップの低減を図ることができる。
　図１７を参照して、フィルタ層８１に設けられる壁構造ついて説明する。
　図１７のＡに示すように、撮像素子１１は、フィルタ層８１における画素１２どうしの間に、フィルタ層８１における混色を防止するための遮光性を備えたフィルタ壁９１が、ウェルコンタクト電極２６に接続するように設けられて構成される。フィルタ壁９１は、タングステンなどの導電性の高い金属材料を用いて形成され、ウェルコンタクト電極２６は、窒化チタンなどの光吸収の低い金属材料を用いて形成される。
　そして、図示するように、ウェルコンタクト電極２６およびフィルタ壁９１は接続されており、このような２種類の金属材料の組み合わせによって光吸収を抑制しながらＩＲドロップを防止することができるとともに、半導体基板２１の裏面側からウェルに対してグランド電位を供給する電極構造を構成することができる。
　図１７のＢに示すように、撮像素子１１は、フィルタ層８１における画素１２どうしの間に、斜入射する光を反射させる低屈折率領域９２を設け、低屈折率領域９２の内部の絶縁膜２５側にフィルタ壁９１が設けられる構成としてもよい。例えば、低屈折率領域９２として空気層を用いることができる。また、フィルタ壁９１として用いられる金属材料は、従来の撮像素子で用いられるのと同一の金属材料を用いることができる。
　このように、ウェルコンタクト電極２６およびフィルタ壁９１が接続された構成として、２種類の金属材料の組み合わせによって、半導体基板２１の裏面側からウェルに対してグランド電位を供給する電極構造を構成することができる。また、フィルタ壁９１および低屈折率領域９２からなる壁構造をフィルタ層８１に設けることによって、量子効率Ｑｅを改善することができる。
　図１８を参照して、ウェルコンタクト電極２６のバリエーションについて説明する。
　図１８のＡに示すバリエーションでは、負バイアス電極３０の先端部を半導体基板２１の裏面よりも後退させ、半導体基板２１の裏面に対してウェルコンタクト電極２６が直接的に接続されている。つまり、このバリエーションでは、コンタクト部２７を設けることなく、より広い面積で半導体基板２１とウェルコンタクト電極２６とを接続させることができる。このようなバリエーションを採用することで、コンタクト部２７を経由させることがない分だけ、ＩＲドロップの低減を図ることができる。
　図１８のＢに示すバリエーションでは、負バイアス電極３０の先端部を半導体基板２１の裏面よりも後退させ、負バイアス電極３０が設けられるトレンチの内部における半導体基板２１の裏面側にウェルコンタクト電極２６を配置して、トレンチの側面に対してウェルコンタクト電極２６が接続されている。このようなバリエーションを採用することで、ウェルコンタクト電極２６による光吸収を低減することができる。
　図１８のＣに示すバリエーションでは、絶縁膜２５中にウェルコンタクト電極２６が設けられ、ウェルコンタクト電極２６と半導体基板２１とがコンタクト部２７を介して接続されるとともに、ウェルコンタクト電極２６と負バイアス電極３０とがコンタクト部９３を介して接続されている。そして、このバリエーションでは、負バイアス電極３０は、画素１２の側壁に対して負バイアスを印加するための電極として用いられずに、ウェルコンタクト電極２６に対してグランド電位を供給するための電極として用いられる。このようなバリエーションを採用することで、ウェルコンタクト電極２６に対してグランド電位を供給するために必要となる工程数を削減することができる。
　図１９を参照して、コンタクト部２７のサイズを像高に応じて変化させる構成例について説明する。
　図１９のＡには、像高中心部におけるＢ－Ｂ断面が示されており、図１９のＢには、像高端部におけるＢ－Ｂ断面が示されている。
　例えば、コンタクト部２７は、像高が高くなるのに応じてサイズが小さくなるように形成することができる。即ち、コンタクト部２７は、図１９のＡに示すように、像高中心部におけるコンタクト部２７のサイズに対して、図１９のＢに示すように、像高端部におけるコンタクト部２７のサイズが小さくなるように形成される。
　このように、コンタクト部２７のサイズを像高に応じて変化させることで、像高による斜入射の当たり方や混色などを補正してシェーディングを抑制することができる。
　図２０を参照して、ウェルコンタクト電極２６の幅を像高に応じて変化させる構成例について説明する。
　図２０のＡには、像高中心部におけるＡ－Ａ断面が示されており、図２０のＢには、像高端部におけるＡ－Ａ断面が示されている。
　例えば、ウェルコンタクト電極２６は、像高が高くなるのに応じて幅が狭くなるように形成することができる。即ち、ウェルコンタクト電極２６は、図２０のＡに示すように、像高中心部におけるウェルコンタクト電極２６の幅に対して、図２０のＢに示すように、像高端部におけるウェルコンタクト電極２６の幅が狭くなるように形成される。
　このように、ウェルコンタクト電極２６の幅を像高に応じて変化させることで、像高による斜入射の当たり方や混色などを補正してシェーディングを抑制することができる。
　＜オンチップレンズ、トレンチ、およびコンタクト部の組み合わせのバリエーション＞
　図２１から図２３までを参照して、オンチップレンズ８２のレイアウトと、負バイアス電極３０が設けられるトレンチの構造およびコンタクト部２７の配置からなる配置構造とを組み合わせるバリエーションについて説明する。
　図２１は、オンチップレンズ８２のレイアウト例を示す図である。
　図２１のＡには、赤色の画素１２Ｒと青色の画素１２Ｂとが対角に配置され、緑色の画素１２Ｇｒと緑色の画素１２Ｇｂとが対角に配置された２×２画素配列（いわゆるベイヤ配列）において、それぞれの画素１２に対して１つずつオンチップレンズ８２が配置される第１のレイアウト例が示されている。
　図２１のＢには、２×２に配置された４つの赤色の画素１２Ｒと２×２に配置された４つの青色の画素１２Ｂとが対角に配置され、２×２に配置された４つの緑色の画素１２Ｇｒと２×２に配置された４つの緑色の画素１２Ｇｂとが対角に配置された４×４画素配列において、それぞれの画素１２に対して１つずつオンチップレンズ８２が配置される第２のレイアウト例が示されている。
　図２１のＣには、２×２に配置された４つの赤色の画素１２Ｒと２×２に配置された４つの青色の画素１２Ｂとが対角に配置され、２×２に配置された４つの緑色の画素１２Ｇｒと２×２に配置された４つの緑色の画素１２Ｇｂとが対角に配置された４×４画素配列において、２×２に配置された４つの同一の色の画素１２に対して１つずつオンチップレンズ８２が配置される第３のレイアウト例が示されている。
　図２２を参照して、負バイアス電極３０が設けられるトレンチの構造およびコンタクト部２７の配置からなる配置構造例について説明する。なお、図２２には、撮像素子１１のセンサ面の第１象限の像高端部におけるコンタクト部２７の配置が示されている。
　図２２のＡには、２×２に配置された４つの画素１２について、それぞれ隣接する画素１２どうしの間に負バイアス電極３０が設けられるトレンチの構造、および、４つの画素１２の右上の隅に設けられるコンタクト部２７の配置からなる第１の配置構造例が示されている。例えば、第１の配置構造例は、図２１のＡに示したオンチップレンズ８２の第１のレイアウト例、または、図２１のＢに示したオンチップレンズ８２の第２のレイアウト例と組み合わせて用いることができる。
　図２２のＢには、２×２に配置された４つの画素１２について、それぞれ隣接する画素１２どうしの間に、および、それぞれの画素１２の向かい合う２辺の略中央から画素１２の内側に向かって所定の長さで延在するように、負バイアス電極３０が設けられるトレンチの構造、並びに、４つの画素１２の右上の隅に設けられるコンタクト部２７の配置からなる第２の配置構造例が示されている。例えば、第２の配置構造例は、図２１のＡに示したオンチップレンズ８２の第１のレイアウト例、または、図２１のＢに示したオンチップレンズ８２の第２のレイアウト例と組み合わせて用いることができる。
　図２２のＣには、２×２に配置された４つの画素１２について、それぞれ隣接する画素１２どうしの間に負バイアス電極３０が設けられるトレンチの構造、並びに、右上、左上、および右下の３つの画素１２の右上の隅に設けられるコンタクト部２７の配置からなる第３の配置構造例が示されている。例えば、第３の配置構造例は、図２１のＣに示したオンチップレンズ８２の第３のレイアウト例と組み合わせて用いることができる。
　図２２のＤには、２×２に配置された４つの画素１２について、４つの画素１２の中央において負バイアス電極３０が設けられるトレンチが設けられずに、その中央において半導体基板２１が接続されるようなトレンチの構造、および、右上の画素１２の右上の隅に設けられるコンタクト部２７の配置からなる第４の配置構造例が示されている。例えば、第４の配置構造例は、図２１のＢに示したオンチップレンズ８２の第２のレイアウト例と組み合わせて用いることができる。
　図２３には、図２２のＣに示したような第３の配置構造例において配置されるウェルコンタクト電極２６の一例を示す図である。上述したように、第３の配置構造例は、図２１のＣに示したオンチップレンズ８２の第３のレイアウト例と組み合わせて用いられる。つまり、図示するような４×４画素配列のうち、右上の２×２に配置された４つの画素１２（赤色の画素１２Ｒ）に対して１つのオンチップレンズ８２が配置され、左上の２×２に配置された４つの画素１２（緑色の画素１２Ｇｒ）に対して１つのオンチップレンズ８２が配置され、右下の２×２に配置された４つの画素１２（緑色の画素１２Ｇｂ）に対して１つのオンチップレンズ８２が配置され、左下の２×２に配置された４つの画素１２（青色の画素１２Ｂ）に対して１つのオンチップレンズ８２が配置される。なお、図２３には、撮像素子１１のセンサ面の第１象限の像高端部におけるコンタクト部２７の配置が示されている。
　図２３に示すように、２×２に配置された４つの同一の色の画素１２のうち、右上、左上、および右下の３つの画素１２の右上の隅にコンタクト部２７が設けられている。そして、ウェルコンタクト電極２６は、垂直方向に向かって画素１２ごとに連続的にコンタクト部２７が設けられている画素１２の右辺に沿うように、および、水平方向に向かって画素１２ごとに連続的にコンタクト部２７が設けられている画素１２の上辺に沿うように設けられる。つまり、ウェルコンタクト電極２６は、２×２に配置された４つの同一の色の画素１２ごとに開口部が設けられ、それぞれの４つの同一の色の画素１２の右辺および上辺に沿うように設けられる。
　＜電子機器の構成例＞
　上述したような撮像素子１１は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像システム、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
　図２４は、電子機器に搭載される撮像装置の構成例を示すブロック図である。
　図２４に示すように、撮像装置１０１は、光学系１０２、撮像素子１０３、信号処理回路１０４、モニタ１０５、およびメモリ１０６を備えて構成され、静止画像および動画像を撮像可能である。
　光学系１０２は、１枚または複数枚のレンズを有して構成され、被写体からの像光（入射光）を撮像素子１０３に導き、撮像素子１０３の受光面（センサ部）に結像させる。
　撮像素子１０３としては、上述した撮像素子１１が適用される。撮像素子１０３には、光学系１０２を介して受光面に結像される像に応じて、一定期間、電子が蓄積される。そして、撮像素子１０３に蓄積された電子に応じた信号が信号処理回路１０４に供給される。
　信号処理回路１０４は、撮像素子１０３から出力された画素信号に対して各種の信号処理を施す。信号処理回路１０４が信号処理を施すことにより得られた画像（画像データ）は、モニタ１０５に供給されて表示されたり、メモリ１０６に供給されて記憶（記録）されたりする。
　このように構成されている撮像装置１０１では、上述した撮像素子１１を適用することで、例えば、より高画質な画像を撮像することができる。
　＜イメージセンサの使用例＞
　図２５は、上述のイメージセンサ（撮像素子）を使用する使用例を示す図である。
　上述したイメージセンサは、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
　・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
　・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
　・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
　・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
　・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
　・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
　・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
　・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
　＜構成の組み合わせ例＞
　なお、本技術は以下のような構成も取ることができる。
（１）
　画素ごとに光電変換部が設けられる半導体基板と、
　前記半導体基板の受光面となる裏面側に設けられ、前記半導体基板のウェルに対して所定の電位を供給する第１の電極と、
　前記半導体基板において前記画素どうしを分離するトレンチ内に設けられる第２の電極と、
　前記半導体基板の表面に設けられる第１の接続端子と前記第１の電極とを接続する第１の接続構造と、
　前記半導体基板の表面に設けられる第２の接続端子と前記第２の電極とを接続する第２の接続構造と
　を備える撮像素子。
（２）
　前記第１の接続構造は、一方の端部が前記第１の接続端子に接続されて前記半導体基板を貫通して設けられる第１の貫通電極、前記半導体基板の裏面側において前記第１の貫通電極の他方の端部に接続される第１の接続部、前記第１の電極と接続されるとともにＯＰＢ（Opitical Black）領域を遮光する遮光膜、および、前記第１の接続部と前記遮光膜とを連結する連結部を有して構成され、
　前記第２の接続構造は、一方の端部が前記第２の接続端子に接続されて前記半導体基板を貫通して設けられる第２の貫通電極、および、前記半導体基板の裏面側において前記第１の貫通電極の他方の端部に接続されるとともに前記第２の電極に接続される第２の接続部を有して構成される
　上記（１）に記載の撮像素子。
（３）
　複数の前記第１の貫通電極および複数の前記第２の貫通電極が前記撮像素子の辺に沿って所定のピッチで配置されて、前記第１の接続構造および前記第２の接続構造が構成されており、
　前記第１の接続構造および前記第２の接続構造は、前記撮像素子の周辺領域の４辺の全てに配置され、または、前記撮像素子の周辺領域の１辺にのみ配置されている
　上記（２）に記載の撮像素子。
（４）
　前記第１の貫通電極と前記第２の貫通電極との間を分離するトレンチが設けられる
　上記（２）または（３）に記載の撮像素子。
（５）
　前記第１の電極として透明電極材料が用いられる場合、前記第１の電極は、前記半導体基板の裏面において前記画素の全面を覆うように設けられる
　上記（１）から（４）までのいずれかに記載の撮像素子。
（６）
　前記第１の電極として金属材料が用いられる場合、前記第１の電極は、前記半導体基板の裏面において前記画素に照射される光を受光させるための開口部が設けられるように形成される
　上記（１）から（５）までのいずれかに記載の撮像素子。
（７）
　前記半導体基板の裏面に対して積層されるフィルタ層において前記画素どうしの間に設けられる導波路に対する遮光メタルとして前記第１の電極が用いられる
　上記（６）に記載の撮像素子。
（８）
　複数の前記第１の貫通電極が、複数の前記第２の貫通電極に対して前記撮像素子の外側に配置されており、
　複数の前記第１の貫通電極に接続される前記第１の接続部は、前記撮像素子の辺に沿って連続的に延在するように設けられる
　上記（２）から（７）までのいずれかに記載の撮像素子。
（９）
　複数の前記第２の貫通電極が、複数の前記第１の貫通電極に対して前記撮像素子の外側に配置されており、
　複数の前記第１の貫通電極に接続される前記第１の接続部は、前記撮像素子の辺に沿って不連続となるように前記第１の貫通電極ごとに設けられる
　上記（２）から（８）までのいずれかに記載の撮像素子。
（１０）
　前記第１の電極と前記半導体基板とを接続するコンタクト部をさらに備え、
　前記コンタクト部は、前記画素の四隅のうちの前記撮像素子のセンサ面の中心点から遠くなる１カ所の隅に配置され、
　前記第１の電極は、前記第２の電極が設けられるトレンチに対して前記撮像素子のセンサ面の中心点に向かう方向に、前記撮像素子の像高に応じてズレた位置に配置される
　上記（１）から（９）までのいずれかに記載の撮像素子。
（１１）
　前記コンタクト部が配置される前記画素の隅が、前記撮像素子のセンサ面の中心点を中心とした４象限で９０度回転対称となっている。
　上記（１０）に記載の撮像素子。
（１２）
　１つの前記画素について、複数個の前記コンタクト部が設けられる
　上記（１０）または（１１）に記載の撮像素子。
（１３）
　前記半導体基板の裏面に対して積層されるフィルタ層において前記画素どうしの間に設けれ、前記第１の電極に接続される遮光性を備えたフィルタ壁をさらに備え、
　前記第１の電極は、光吸収の低い金属材料を用いて形成され、
　前記フィルタ壁は、導電性の高い金属材料を用いて形成される
　上記（１０）から（１２）までのいずれかに記載の撮像素子。
（１４）
　前記半導体基板の裏面に対して積層されるフィルタ層において前記画素どうしの間に設けられる低屈折率領域の内部に、前記フィルタ壁が設けられる
　上記（１３）に記載の撮像素子。
（１５）
　前記コンタクト部が、前記撮像素子の像高が高くなるのに応じてサイズが小さく形成される
　上記（１０）から（１４）までのいずれかに記載の撮像素子。
（１６）
　前記第１の電極が、前記撮像素子の像高が高くなるのに応じて幅が狭く形成される
　上記（１０）から（１５）までのいずれかに記載の撮像素子。
（１７）
　前記第１の電極が、前記半導体基板の裏面に対して直接的に接続される
　上記（１）から（１６）までのいずれかに記載の撮像素子。
（１８）
　前記第１の電極が、前記第２の電極が設けられるトレンチの内部に配置され、そのトレンチの側面に対して接続される
　上記（１）から（１６）までのいずれかに記載の撮像素子。
（１９）
　２×２に配置された４つの赤色の前記画素と２×２に配置された４つの青色の前記画素とが対角に配置され、２×２に配置された４つの緑色の前記画素と２×２に配置された４つの緑色の前記画素とが対角に配置された４×４画素配列において、２×２に配置された４つの同一の色の前記画素に対して１つずつオンチップレンズが配置され、
　２×２に配置された４つの同一の色の前記画素について、それぞれ隣接する前記画素どうしの間に前記第２の電極が設けられるトレンチが形成されており、
　前記撮像素子のセンサ面の第１象限では、
　　２×２に配置された４つの同一の色の前記画素のうち、右上、左上、および右下の３つの前記画素の右上の隅に前記コンタクト部が設けられ、
　前記第１の電極は、２×２に配置された４つの前記画素ごとに開口部が設けられるように、それぞれの４つの前記画素の右辺および上辺に沿うように設けられる
　上記（１０）に記載の撮像素子。
（２０）
　画素ごとに光電変換部が設けられる半導体基板と、
　前記半導体基板の受光面となる裏面側に設けられ、前記半導体基板のウェルに対して所定の電位を供給する第１の電極と、
　前記半導体基板において前記画素どうしを分離するトレンチ内に設けられる第２の電極と、
　前記半導体基板の表面に設けられる第１の接続端子と前記第１の電極とを接続する第１の接続構造と、
　前記半導体基板の表面に設けられる第２の接続端子と前記第２の電極とを接続する第２の接続構造と
　を有する撮像素子を備える電子機器。
　なお、本実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。また、本明細書に記載された効果はあくまで例示であって限定されるものではなく、他の効果があってもよい。
　１１　撮像素子，　１２　画素，　２１　半導体基板，　２２　絶縁膜，　２３　負バイアス接続端子，　２４　ＧＮＤ接続端子，　２５　絶縁膜，　２６　ウェルコンタクト電極，　２７　コンタクト部，　２８　接続領域，　２９　絶縁膜，　３０　負バイアス電極，　３１　接続部，　４１　負バイアス接続構造，　４２　貫通電極，　４３　接続部，　４４　絶縁膜，　５１　ウェルコンタクト接続構造，　５２　貫通電極，　５３　接続部，　５４　遮光膜，　５５　連結部，　６１　トレンチ，　７１　開口部，　８１　フィルタ層，　８２　オンチップレンズ，　８３　カラーフィルタ，　８４　導波路，　９１　フィルタ壁，　９２　低屈折率領域，　９３　コンタクト部

Claims (20)

  1. 　画素ごとに光電変換部が設けられる半導体基板と、
    　前記半導体基板の受光面となる裏面側に設けられ、前記半導体基板のウェルに対して所定の電位を供給する第１の電極と、
    　前記半導体基板において前記画素どうしを分離するトレンチ内に設けられる第２の電極と、
    　前記半導体基板の表面に設けられる第１の接続端子と前記第１の電極とを接続する第１の接続構造と、
    　前記半導体基板の表面に設けられる第２の接続端子と前記第２の電極とを接続する第２の接続構造と
    　を備える撮像素子。
  2. 　前記第１の接続構造は、一方の端部が前記第１の接続端子に接続されて前記半導体基板を貫通して設けられる第１の貫通電極、前記半導体基板の裏面側において前記第１の貫通電極の他方の端部に接続される第１の接続部、前記第１の電極と接続されるとともにＯＰＢ（Opitical Black）領域を遮光する遮光膜、および、前記第１の接続部と前記遮光膜とを連結する連結部を有して構成され、
    　前記第２の接続構造は、一方の端部が前記第２の接続端子に接続されて前記半導体基板を貫通して設けられる第２の貫通電極、および、前記半導体基板の裏面側において前記第１の貫通電極の他方の端部に接続されるとともに前記第２の電極に接続される第２の接続部を有して構成される
    　請求項１に記載の撮像素子。
  3. 　複数の前記第１の貫通電極および複数の前記第２の貫通電極が前記撮像素子の辺に沿って所定のピッチで配置されて、前記第１の接続構造および前記第２の接続構造が構成されており、
    　前記第１の接続構造および前記第２の接続構造は、前記撮像素子の周辺領域の４辺の全てに配置され、または、前記撮像素子の周辺領域の１辺にのみ配置されている
    　請求項２に記載の撮像素子。
  4. 　前記第１の貫通電極と前記第２の貫通電極との間を分離するトレンチが設けられる
    　請求項２に記載の撮像素子。
  5. 　前記第１の電極として透明電極材料が用いられる場合、前記第１の電極は、前記半導体基板の裏面において前記画素の全面を覆うように設けられる
    　請求項１に記載の撮像素子。
  6. 　前記第１の電極として金属材料が用いられる場合、前記第１の電極は、前記半導体基板の裏面において前記画素に照射される光を受光させるための開口部が設けられるように形成される
    　請求項１に記載の撮像素子。
  7. 　前記半導体基板の裏面に対して積層されるフィルタ層において前記画素どうしの間に設けられる導波路に対する遮光メタルとして前記第１の電極が用いられる
    　請求項６に記載の撮像素子。
  8. 　複数の前記第１の貫通電極が、複数の前記第２の貫通電極に対して前記撮像素子の外側に配置されており、
    　複数の前記第１の貫通電極に接続される前記第１の接続部は、前記撮像素子の辺に沿って連続的に延在するように設けられる
    　請求項２に記載の撮像素子。
  9. 　複数の前記第２の貫通電極が、複数の前記第１の貫通電極に対して前記撮像素子の外側に配置されており、
    　複数の前記第１の貫通電極に接続される前記第１の接続部は、前記撮像素子の辺に沿って不連続となるように前記第１の貫通電極ごとに設けられる
    　請求項２に記載の撮像素子。
  10. 　前記第１の電極と前記半導体基板とを接続するコンタクト部をさらに備え、
    　前記コンタクト部は、前記画素の四隅のうちの前記撮像素子のセンサ面の中心点から遠くなる１カ所の隅に配置され、
    　前記第１の電極は、前記第２の電極が設けられるトレンチに対して前記撮像素子のセンサ面の中心点に向かう方向に、前記撮像素子の像高に応じてズレた位置に配置される
    　請求項１に記載の撮像素子。
  11. 　前記コンタクト部が配置される前記画素の隅が、前記撮像素子のセンサ面の中心点を中心とした４象限で９０度回転対称となっている。
    　請求項１０に記載の撮像素子。
  12. 　１つの前記画素について、複数個の前記コンタクト部が設けられる
    　請求項１０に記載の撮像素子。
  13. 　前記半導体基板の裏面に対して積層されるフィルタ層において前記画素どうしの間に設けれ、前記第１の電極に接続される遮光性を備えたフィルタ壁をさらに備え、
    　前記第１の電極は、光吸収の低い金属材料を用いて形成され、
    　前記フィルタ壁は、導電性の高い金属材料を用いて形成される
    　請求項１０に記載の撮像素子。
  14. 　前記半導体基板の裏面に対して積層されるフィルタ層において前記画素どうしの間に設けられる低屈折率領域の内部に、前記フィルタ壁が設けられる
    　請求項１３に記載の撮像素子。
  15. 　前記コンタクト部が、前記撮像素子の像高が高くなるのに応じてサイズが小さく形成される
    　請求項１０に記載の撮像素子。
  16. 　前記第１の電極が、前記撮像素子の像高が高くなるのに応じて幅が狭く形成される
    　請求項１０に記載の撮像素子。
  17. 　前記第１の電極が、前記半導体基板の裏面に対して直接的に接続される
    　請求項１に記載の撮像素子。
  18. 　前記第１の電極が、前記第２の電極が設けられるトレンチの内部に配置され、そのトレンチの側面に対して接続される
    　請求項１に記載の撮像素子。
  19. 　２×２に配置された４つの赤色の前記画素と２×２に配置された４つの青色の前記画素とが対角に配置され、２×２に配置された４つの緑色の前記画素と２×２に配置された４つの緑色の前記画素とが対角に配置された４×４画素配列において、２×２に配置された４つの同一の色の前記画素に対して１つずつオンチップレンズが配置され、
    　２×２に配置された４つの同一の色の前記画素について、それぞれ隣接する前記画素どうしの間に前記第２の電極が設けられるトレンチが形成されており、
    　前記撮像素子のセンサ面の第１象限では、
    　　２×２に配置された４つの同一の色の前記画素のうち、右上、左上、および右下の３つの前記画素の右上の隅に前記コンタクト部が設けられ、
    　前記第１の電極は、２×２に配置された４つの前記画素ごとに開口部が設けられるように、それぞれの４つの前記画素の右辺および上辺に沿うように設けられる
    　請求項１０に記載の撮像素子。
  20. 　画素ごとに光電変換部が設けられる半導体基板と、
    　前記半導体基板の受光面となる裏面側に設けられ、前記半導体基板のウェルに対して所定の電位を供給する第１の電極と、
    　前記半導体基板において前記画素どうしを分離するトレンチ内に設けられる第２の電極と、
    　前記半導体基板の表面に設けられる第１の接続端子と前記第１の電極とを接続する第１の接続構造と、
    　前記半導体基板の表面に設けられる第２の接続端子と前記第２の電極とを接続する第２の接続構造と
    　を有する撮像素子を備える電子機器。
PCT/JP2024/046114 2024-01-15 2024-12-26 撮像素子および電子機器 Pending WO2025154530A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2024003723 2024-01-15
JP2024-003723 2024-01-15

Publications (1)

Publication Number Publication Date
WO2025154530A1 true WO2025154530A1 (ja) 2025-07-24

Family

ID=96471098

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2024/046114 Pending WO2025154530A1 (ja) 2024-01-15 2024-12-26 撮像素子および電子機器

Country Status (1)

Country Link
WO (1) WO2025154530A1 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150849A (ja) * 1998-11-11 2000-05-30 Toshiba Corp 増幅型固体撮像装置
JP2017011002A (ja) * 2015-06-18 2017-01-12 ソニー株式会社 撮像素子、電子機器
US20180076247A1 (en) * 2016-09-13 2018-03-15 Omnivision Technologies, Inc. Backside-Illuminated Color Image Sensors With Crosstalk-Suppressing Color Filter Array
WO2018174090A1 (ja) * 2017-03-22 2018-09-27 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び信号処理装置
WO2020017344A1 (ja) * 2018-07-18 2020-01-23 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距モジュール
JP2020174158A (ja) * 2019-04-12 2020-10-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
JP2020173417A (ja) * 2019-04-12 2020-10-22 采▲ぎょく▼科技股▲ふん▼有限公司ＶｉｓＥｒａ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏｍｐａｎｙ Ｌｉｍｉｔｅｄ 固体撮像装置
WO2022149399A1 (ja) * 2021-01-06 2022-07-14 ソニーセミコンダクタソリューションズ株式会社 光検出装置
WO2022269997A1 (ja) * 2021-06-23 2022-12-29 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150849A (ja) * 1998-11-11 2000-05-30 Toshiba Corp 増幅型固体撮像装置
JP2017011002A (ja) * 2015-06-18 2017-01-12 ソニー株式会社 撮像素子、電子機器
US20180076247A1 (en) * 2016-09-13 2018-03-15 Omnivision Technologies, Inc. Backside-Illuminated Color Image Sensors With Crosstalk-Suppressing Color Filter Array
WO2018174090A1 (ja) * 2017-03-22 2018-09-27 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び信号処理装置
WO2020017344A1 (ja) * 2018-07-18 2020-01-23 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距モジュール
JP2020174158A (ja) * 2019-04-12 2020-10-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
JP2020173417A (ja) * 2019-04-12 2020-10-22 采▲ぎょく▼科技股▲ふん▼有限公司ＶｉｓＥｒａ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏｍｐａｎｙ Ｌｉｍｉｔｅｄ 固体撮像装置
WO2022149399A1 (ja) * 2021-01-06 2022-07-14 ソニーセミコンダクタソリューションズ株式会社 光検出装置
WO2022269997A1 (ja) * 2021-06-23 2022-12-29 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器

Similar Documents

Publication Publication Date Title
JP7472952B2 (ja) 撮像装置
US11532659B2 (en) Solid-state imaging device, manufacturing method thereof, and electronic device
KR102536429B1 (ko) 촬상 소자 및 그 제조 방법 및 전자 기기
CN107924923B (zh) 固态摄像装置和电子设备
US10236311B2 (en) Solid-state imaging element and electronic device to improve quality of an image
US8106342B2 (en) Solid-state image capturing device and electronic information device
CN108352395B (zh) 固态摄像装置和电子设备
JPWO2017138370A1 (ja) 固体撮像素子およびその製造方法、並びに電子機器
US20190043911A1 (en) Imaging device
US12096642B2 (en) Solid-state imaging device with organic photoelectric conversion film over photodiodes
CN108713252B (zh) 固态成像器件和电子装置
TW201214689A (en) Solid-state imaging device and electronic apparatus
US20220217294A1 (en) Imaging device
WO2025154530A1 (ja) 撮像素子および電子機器
CN107431078B (zh) 固体摄像元件和电子设备
WO2021084995A1 (ja) 撮像素子
US20250311525A1 (en) Imaging Element and Method Of Manufacturing the Same, and Electronic Apparatus
WO2020049904A1 (ja) 固体撮像素子及び電子機器
WO2024162013A1 (ja) 固体撮像素子および製造方法、並びに電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24918441

Country of ref document: EP

Kind code of ref document: A1