WO2025150586A1 - 영상표시장치 및 이를 구비하는 비디오 월 - Google Patents

영상표시장치 및 이를 구비하는 비디오 월

Info

Publication number
WO2025150586A1
WO2025150586A1 PCT/KR2024/000518 KR2024000518W WO2025150586A1 WO 2025150586 A1 WO2025150586 A1 WO 2025150586A1 KR 2024000518 W KR2024000518 W KR 2024000518W WO 2025150586 A1 WO2025150586 A1 WO 2025150586A1
Authority
WO
WIPO (PCT)
Prior art keywords
grayscale
pixel
input
signal
processing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/KR2024/000518
Other languages
English (en)
French (fr)
Inventor
정재훈
김대중
양성현
이재운
이희영
김동수
박찬식
최규리
김진경
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Priority to PCT/KR2024/000518 priority Critical patent/WO2025150586A1/ko
Publication of WO2025150586A1 publication Critical patent/WO2025150586A1/ko
Anticipated expiration legal-status Critical
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]

Definitions

  • the present disclosure relates to a video display device and a video wall having the same, and more specifically, to a video display device capable of maintaining brightness uniformity between pixels and a video wall having the same.
  • an active matrix driving method or a passive matrix driving method is used to drive the light-emitting diode panel.
  • a plurality of sub-frames are used to cause the light-emitting diode to emit light or not emit light.
  • a corresponding data signal is applied during a plurality of sub-frame periods, causing the light-emitting diode to emit light.
  • the problem of the present disclosure is to provide a video display device capable of maintaining brightness uniformity between pixels and a video wall having the same.
  • Another object of the present disclosure is to provide a video display device capable of reducing flicker while maintaining brightness uniformity according to input gradation, and a video wall having the same.
  • an image display device includes a panel having a plurality of light-emitting diodes, and a driving control unit which outputs a scan signal to the plurality of light-emitting diodes for each of a plurality of sub-frame periods and outputs a data signal for image display, and a signal processing device performs a first grayscale compensation mode for decreasing the input grayscale of the first pixel when the input grayscale of a first pixel is lower than a reference grayscale, and performs a second grayscale compensation mode for increasing the input grayscale of the second pixel when the input grayscale of a second pixel having an increase amount that is lower in luminance than that of the first pixel is lower than the reference grayscale, and controlling the increased input grayscale of the second pixel to exceed the reference grayscale.
  • the signal processing device can decrease the input tone of the first pixel when the first pixel is lower than the reference tone, and increase the input tone of the second pixel when the second pixel is lower than the reference tone.
  • the signal processing device can control the size of the increase in the input grayscale of the second pixel in the second grayscale compensation mode to be greater than the size of the decrease in the input grayscale of the first pixel in the first grayscale compensation mode.
  • the signal processing device can reduce the input grayscale of the first pixel to a third level that is less than the reference grayscale when the input grayscale of the first pixel is a first level that is less than the reference grayscale.
  • the signal processing device can reduce the input grayscale of the first pixel to a fifth level that is less than the reference grayscale when the input grayscale of the first pixel is a fourth level that exceeds the reference grayscale.
  • the signal processing device can perform a fourth grayscale compensation mode that increases the input grayscale of the second pixel when the second pixel exceeds the reference grayscale.
  • the signal processing device can reduce the input tone of the first pixel if the first pixel exceeds the reference tone, and control the reduced input tone of the first pixel to exceed the reference tone.
  • the signal processing device can control the size of the increase in the input grayscale of the second pixel in the fourth grayscale compensation mode to be greater than the size of the decrease in the input grayscale of the first pixel when performing the fourth grayscale compensation mode.
  • the signal processing device can control the first grayscale compensation mode to be performed based on the gain of the first pixel or the gain of the second pixel.
  • the signal processing device can control the second grayscale compensation mode to be performed based on the gain of the first pixel or the gain of the second pixel, and the ratio of low grayscale below a reference level and high grayscale above the reference level.
  • the signal processing device can control the third grayscale compensation mode to be performed based on the gain of the first pixel or the gain of the second pixel, and the ratio of low grayscale below a reference level and high grayscale above the reference level.
  • the signal processing device can control the fourth grayscale compensation mode to be performed based on the gain of the first pixel or the gain of the second pixel, and the ratio of low grayscale below a reference level and high grayscale above the reference level.
  • a display device includes a panel having a plurality of light-emitting diodes, and a driving control unit which outputs a scan signal to the plurality of light-emitting diodes for each of a plurality of sub-frame periods and outputs a data signal for displaying an image, and a signal processing device controls, when an input grayscale of a predetermined pixel is less than a reference grayscale, to increase the input grayscale of the pixel so that the input grayscale of the increased pixel exceeds the reference grayscale.
  • the signal processing device can control the input grayscale of the second pixel to be reduced when the input grayscale of the second pixel exceeds the reference grayscale, so that the input grayscale of the second pixel that is reduced becomes less than the reference grayscale.
  • an image display device includes a panel having a plurality of light-emitting diodes, and a driving control unit which outputs a scan signal to the plurality of light-emitting diodes for each of a plurality of sub-frame periods and outputs a data signal for image display, and a signal processing device controls, when an input grayscale of a predetermined pixel exceeds a reference grayscale, to reduce the input grayscale of the pixel so that the input grayscale of the pixel to be reduced becomes less than the reference grayscale.
  • a display device includes a panel having a plurality of light-emitting diodes, and a driving control unit which outputs a scan signal for each of a plurality of sub-frame periods to the plurality of light-emitting diodes and outputs a data signal for displaying an image, and a signal processing device which performs a first tone compensation mode for decreasing the input tone of the first pixel when the input tone of a first pixel is lower than a reference tone, and performs a second tone compensation mode for increasing the input tone of the second pixel when the input tone of a second pixel having an increase amount of lower luminance than that of the first pixel is lower than the reference tone, thereby controlling the input tone of the second pixel to exceed the reference tone. Accordingly, luminance uniformity between pixels can be maintained. In particular, flicker can be reduced while maintaining luminance uniformity according to the input tone.
  • the signal processing device can perform a third grayscale compensation mode that reduces the input grayscale of the first pixel when the input grayscale of the first pixel exceeds the reference grayscale, thereby controlling the input grayscale of the first pixel to be reduced so as to be less than the reference grayscale. Accordingly, it is possible to maintain luminance uniformity between pixels.
  • the signal processing device can reduce the input grayscale of the first pixel to a fifth level that is lower than the reference grayscale when the input grayscale of the first pixel is a fourth level that exceeds the reference grayscale. Accordingly, it is possible to maintain luminance uniformity between pixels.
  • the signal processing device can increase the input grayscale of the second pixel to the sixth level exceeding the reference grayscale when the input grayscale of the second pixel is the fourth level exceeding the reference grayscale. Accordingly, it is possible to maintain luminance uniformity between pixels.
  • the signal processing device can reduce the input tone of the first pixel if the first pixel exceeds the reference tone, and control the reduced input tone of the first pixel to exceed the reference tone. Accordingly, it is possible to maintain brightness uniformity between pixels.
  • the signal processing device can control the size of the increase in the input grayscale of the second pixel in the fourth grayscale compensation mode to be greater than the size of the decrease in the input grayscale of the first pixel when performing the fourth grayscale compensation mode. Accordingly, it is possible to maintain luminance uniformity between pixels.
  • the signal processing device can set the grayscale to which grayscale is allocated in each of a plurality of sub-frame periods as a reference grayscale. Accordingly, uniformity of brightness between pixels can be maintained.
  • the signal processing device can control the third grayscale compensation mode to be performed based on the gain of the first pixel or the gain of the second pixel, and the ratio of low grayscale below the reference level and high grayscale above the reference level. Accordingly, it is possible to maintain brightness uniformity between pixels.
  • the signal processing device can control the fourth grayscale compensation mode to be performed based on the gain of the first pixel or the gain of the second pixel, and the ratio of low grayscale below the reference level and high grayscale above the reference level. Accordingly, it is possible to maintain brightness uniformity between pixels.
  • a display device includes a panel having a plurality of light-emitting diodes, and a driving control unit which outputs a scan signal for each of a plurality of sub-frame periods to the plurality of light-emitting diodes and outputs a data signal for displaying an image, and a signal processing device controls, when an input grayscale of a predetermined pixel is lower than a reference grayscale, the input grayscale of the pixel to be increased so that the input grayscale of the increased pixel exceeds the reference grayscale. Accordingly, it is possible to maintain luminance uniformity between pixels. In particular, it is possible to reduce flicker while maintaining luminance uniformity according to the input grayscale.
  • the signal processing device can control the input grayscale of the second pixel to be reduced when the input grayscale of the second pixel exceeds the reference grayscale, so that the input grayscale of the second pixel that is reduced becomes less than the reference grayscale.
  • a display device includes a panel having a plurality of light-emitting diodes, and a driving control unit which outputs a scan signal for each of a plurality of sub-frame periods to the plurality of light-emitting diodes and outputs a data signal for displaying an image, and a signal processing device controls, when an input grayscale of a predetermined pixel exceeds a reference grayscale, to reduce the input grayscale of the pixel so that the input grayscale of the reduced pixel becomes less than the reference grayscale. Accordingly, it is possible to maintain luminance uniformity between pixels. In particular, it is possible to reduce flicker while maintaining luminance uniformity according to the input grayscale.
  • Figure 3 is an example of an internal block diagram of the signal processing device of Figure 2.
  • Figure 4 is an internal block diagram of the display of Figure 2.
  • FIGS. 7A to 8C are drawings for reference in explaining the operation of a video display device related to the present disclosure.
  • FIGS. 9A to 9C are drawings for reference in explaining the operation of an image display device according to an embodiment of the present disclosure.
  • Figures 12 to 14 are drawings referred to in the description of Figure 11.
  • the signal processing device (170) can perform cropping, scaling, etc. by considering the resolution, size, etc. of multiple displays (180a to 180d).
  • a plurality of signal processing devices (170 to 170d) corresponding to the number of the plurality of displays (180a to 180d) are illustrated to control a plurality of displays (180a to 180d).
  • a plurality of signal processing devices (170 to 170d) can perform control operations for displaying images on a plurality of displays (180a to 180d), respectively.
  • a plurality of signal processing devices (170 to 170d) can perform signal processing on an input image and transmit the processed image signal to a plurality of displays (180a to 180d).
  • each of the plurality of signal processing devices (170 to 170d) can control the plurality of displays (180a to 180d) to output a predetermined image.
  • R, G, B signals corresponding to a video image to be displayed can be output to the plurality of displays (180a to 180d). Accordingly, the plurality of displays (180a to 180d) can display each image.
  • the power supply unit (190) can supply power required for the operation of each component by receiving external power or internal power.
  • the power supply unit (190) supplies power to the entire image display device (100).
  • power can be supplied to a plurality of signal processing devices (170 to 170d) that can be implemented in the form of a system on chip (SOC), a plurality of displays (180a to 180d) for image display, and an audio output unit (185) for audio output.
  • SOC system on chip
  • a temperature sensing unit (not shown) can sense the temperature of the video wall (10).
  • the temperature detected by the temperature detection unit can be input to at least one of the plurality of signal processing devices (170 to 170d), and at least one of the plurality of signal processing devices (170 to 170d) can control the operation of the fan driving unit (not shown) to reduce internal heat based on the detected temperature.
  • an image display device (100A) may include an image receiving unit (105), a memory (140), a user input interface unit (150), a sensor unit (not shown), a signal processing unit (170), a display (180), and an audio output unit (185).
  • the video receiving unit (105) may include only a tuner unit (110), a demodulator unit (120), and an external device interface unit (130). That is, it may not include a network interface unit (130).
  • the tuner unit (110) can process a digital broadcast signal or an analog broadcast signal.
  • the analog baseband video or audio signal (CVBS/SIF) output from the tuner unit (110) can be directly input to the signal processing device (170).
  • the tuner unit (110) may be equipped with multiple tuners to receive broadcast signals of multiple channels.
  • a single tuner that simultaneously receives broadcast signals of multiple channels is also possible.
  • the demodulation unit (120) receives a digital IF signal (DIF) converted by the tuner unit (110) and performs a demodulation operation.
  • DIF digital IF signal
  • the stream signal output from the demodulator (120) can be input to the signal processing device (170).
  • the signal processing device (170) performs demultiplexing, image/audio signal processing, etc., and then outputs an image to the display (180) and outputs an audio to the audio output device (185).
  • the external device interface unit (130) can transmit or receive data with a connected external device (not shown), for example, a set-top box (50).
  • a connected external device for example, a set-top box (50).
  • the external device interface unit (130) can include an A/V input/output unit (not shown).
  • the external device interface unit (130) can be connected to external devices such as a DVD (Digital Versatile Disk), Blu ray, game device, camera, camcorder, computer (laptop), set-top box, etc., via wired/wireless connection, and can also perform input/output operations with the external devices.
  • the A/V input/output unit can receive video and audio signals from an external device. Meanwhile, the wireless communication unit (not shown) can perform short-range wireless communication with other electronic devices.
  • the external device interface unit (130) can exchange data with an adjacent mobile terminal (600).
  • the external device interface unit (130) can receive device information, running application information, application images, etc. from the mobile terminal (600) in mirroring mode.
  • the network interface unit (135) provides an interface for connecting the video display device (100) to a wired/wireless network including the Internet.
  • the network interface unit (135) can receive content or data provided by the Internet or a content provider or a network operator through a network.
  • the network interface unit (135) may include a wireless communication unit (not shown).
  • the memory (140) may store programs for each signal processing and control within the signal processing device (170), and may also store signal-processed images, voices, or data signals.
  • the memory (140) of Fig. 2 illustrates an embodiment in which the memory (140) is provided separately from the signal processing device (170), the scope of the present disclosure is not limited thereto.
  • the memory (140) may be included in the signal processing device (170).
  • the user input interface unit (150) transmits a signal input by the user to the signal processing device (170) or transmits a signal from the signal processing device (170) to the user.
  • a user input signal such as power on/off, channel selection, screen setting, etc. may be transmitted/received from a remote control device (200), a user input signal input from a local key (not shown) such as a power key, a channel key, a volume key, a setting value, etc. may be transmitted to a signal processing device (170), a user input signal input from a sensor unit (not shown) that senses a user's gesture may be transmitted to the signal processing device (170), or a signal from the signal processing device (170) may be transmitted to a sensor unit (not shown).
  • a local key such as a power key, a channel key, a volume key, a setting value, etc.
  • a signal processing device (170 a user input signal input from a sensor unit (not shown) that senses a user's gesture
  • a signal from the signal processing device (170) may be transmitted to a sensor unit (not shown).
  • the signal processing device (170) can demultiplex an input stream or process demultiplexed signals through a tuner unit (110), a demodulator unit (120), a network interface unit (135), or an external device interface unit (130) to generate and output a signal for video or audio output.
  • the signal processing device (170) can receive a broadcast signal or an HDMI signal, etc., received from the image receiving unit (105), perform signal processing based on the received broadcast signal or HDMI signal, and output a signal-processed image signal.
  • An image signal processed in a signal processing device (170) may be input to a display (180) and displayed as an image corresponding to the image signal.
  • an image signal processed in a signal processing device (170) may be input to an external output device through an external device interface unit (130).
  • the voice signal processed in the signal processing device (170) can be output as sound to the audio output unit (185).
  • the voice signal processed in the signal processing device (170) can be input to an external output device through the external device interface unit (130).
  • the signal processing device (170) may include a demultiplexing unit, an image processing unit, etc. That is, the signal processing device (170) may perform various signal processing, and thus may be implemented in the form of a system on chip (SOC). This will be described later with reference to FIG. 3.
  • SOC system on chip
  • the signal processing device (170) can control the image display device (100) by a user command or internal program input through the user input interface unit (150).
  • the display (180) converts an image signal, data signal, OSD signal, control signal, etc. processed by the signal processing device (170) or an image signal, data signal, control signal, etc. received from the external device interface unit (130) to generate a driving signal.
  • the display (180) is configured as a touch screen and can be used as an input device in addition to an output device.
  • the audio output unit (185) receives a signal processed by the signal processing device (170) and outputs it as voice.
  • the camera unit (not shown) photographs the user.
  • the camera unit (not shown) may be implemented with one camera, but is not limited thereto, and may also be implemented with multiple cameras. Image information captured by the camera unit (not shown) may be input to the signal processing device (170).
  • the signal processing device (170) can detect a user's gesture based on an image captured from a camera unit (not shown) or a signal detected from a sensor unit (not shown), or a combination thereof.
  • the power supply unit (190) supplies power to the entire image display device (100).
  • the power supply unit (190) can supply power to a signal processing device (170) that can be implemented in the form of a system on chip (SOC), a display (180) for image display, and an audio output unit (185) for audio output.
  • SOC system on chip
  • the power supply unit (190) may be equipped with a converter that converts AC power into DC power and a dc/dc converter that converts the level of the DC power.
  • the remote control device (200) transmits user input to the user input interface unit (150).
  • the remote control device (200) may use Bluetooth, RF (Radio Frequency) communication, IR (Infrared) communication, UWB (Ultra Wideband), ZigBee, etc.
  • the remote control device (200) may receive images, voices, or data signals output from the user input interface unit (150) and display or output them as voices on the remote control device (200).
  • the block diagram of the image display device (100) illustrated in FIG. 3 is a block diagram for one embodiment of the present disclosure.
  • Each component of the block diagram may be integrated, added, or omitted according to the specifications of the image display device (100) actually implemented. That is, two or more components may be combined into one component, or one component may be subdivided into two or more components, as needed.
  • the functions performed by each block are for explaining the embodiment of the present disclosure, and the specific operations or devices thereof do not limit the scope of the rights of the present disclosure.
  • a signal processing device (170) may include a demultiplexing unit (310), an image processing unit (320), a processor (330), and an audio processing unit (370).
  • a data processing unit (not shown) may be further included.
  • the demultiplexer (310) demultiplexes the input stream. For example, if MPEG-2 TS is input, it can be demultiplexed to separate it into video, audio, and data signals, respectively.
  • the stream signal input to the demultiplexer (310) may be a stream signal output from the tuner (110), the demodulator (120), or the external device interface (130).
  • the image processing unit (320) can perform signal processing on an input image.
  • the image processing unit (320) can perform image processing on an image signal demultiplexed from the demultiplexing unit (310).
  • the image processing unit (320) may include an image decoder (325), a scaler (335), an image quality processing unit (635), an image encoder (not shown), an OSD processing unit (340), a frame image rate conversion unit (350), and a formatter (360).
  • the video decoder (325) decodes the demultiplexed video signal, and the scaler (335) scales the resolution of the decoded video signal so that it can be output on the display (180).
  • the scaler (335) can upscale when the size or resolution of the input image signal is small, and downscale when the size or resolution of the input image signal is large.
  • the processor (330) can control the overall operation within the image display device (100) or the signal processing device (170).
  • the processor (330) can control the tuner (110) to select (tune) an RF broadcast corresponding to a channel selected by the user or a pre-stored channel.
  • the processor (330) can control the image display device (100) by a user command or internal program input through the user input interface unit (150).
  • processor (330) can perform data transmission control with the network interface unit (135) or the external device interface unit (130).
  • the audio processing unit (370) within the signal processing device (170) can perform audio processing of the demultiplexed audio signal.
  • the audio processing unit (370) can be equipped with various decoders.
  • the audio processing unit (370) within the signal processing device (170) can process bass, treble, volume control, etc.
  • Figure 4 is an internal block diagram of the display of Figure 2.
  • the display (180) receives a video signal (Vd), a first DC power source (V1) and a second DC power source (V2), and can display a predetermined video based on the video signal (Vd).
  • the first interface unit (230) within the display (180) can receive a video signal (Vd) and a first direct current power source (V1) from a signal processing device (170).
  • the data driving signal (Sda) at this time may be a data driving signal for driving RGB subpixels when the panel (210) has RGB subpixels.
  • timing controller (232), gate driver (234), and data driver (236) in the drawing can be implemented as a single integrated circuit (IC).
  • the timing controller (232) in the driving control unit (285) can output a gate driving signal and a data driving signal based on frame data stored in a buffer (238).
  • Fig. 5a is a drawing showing pixels within a light-emitting panel (210).
  • the light-emitting panel (210) may have a plurality of scan lines (Scan 1 to Scan n) and a plurality of data lines (R1, G1, B1 to Rm, Gm, Bm) intersecting therewith.
  • FIG. 5b illustrates the circuit of one sub-pixel within a pixel of the light-emitting panel of FIG. 5a.
  • the anode of the light-emitting diode (LED) is connected to a data line, so that a data signal (Vdata) can be input, and the cathode of the light-emitting diode (LED) is connected to a scan line, so that a scan signal (Vscan) can be input.
  • Vdata data signal
  • Vscan scan signal
  • the scan signal (Vscan) applied to each of the red light-emitting diode, green light-emitting diode, and blue light-emitting diode maintains the LVb level and then drops to the LVa level at the scan timing.
  • red light-emitting diodes may have higher luminous efficiency than green light-emitting diodes and blue light-emitting diodes due to their device characteristics.
  • the driving control unit (285) can control the level of the data signal supplied to the red light-emitting diode to be lower than the level of the data signal supplied to the green light-emitting diode or the blue light-emitting diode.
  • Figure 5c (b) illustrates a data signal (Vdata) that maintains the level of LVd and then rises to the LVc level in response to the scan timing of the scan signal (Vscan).
  • Vdata data signal
  • the data signal (Vdata) of (b) of Fig. 5c or the data signal (Vdatam) of (c) of Fig. 5c is a data signal based on pulse width variation, and the brightness of the light-emitting diode varies by variation of the duty corresponding to the pulse width.
  • FIG. 7a illustrates an example of a data signal applied corresponding to a case where the frame grayscale is the first grayscale during a plurality of sub-frame periods within a frame period.
  • the drawing illustrates three sub-frame periods (Subframe 1 to 3) within a frame period (Frame 1), but various modifications are possible.
  • the pulse width of the data signal (Vdata 1 to 4) can be Wx.
  • Figure 7a (b) illustrates that during the first subframe (Subframe 1), scan signals (Vscan 1 to 4) are sequentially applied to each of the four scan lines.
  • Figure 7a illustrates that during the second subframe (Subframe 2) period, data signals (Vdata 1 to 4) are applied to each of the four data lines illustrated in Figure 6.
  • Figure 7a (b) illustrates that during the second subframe (Subframe 2), scan signals (Vscan 1 to 4) are sequentially applied to each of the four scan lines.
  • Figure 7a illustrates that during the third subframe (Subframe 3), data signals (Vdata 1 to 4) are applied to each of the four data lines illustrated in Figure 6.
  • the drawing illustrates data signals (Vdata 1 to 4) each having one pulse or voltage (Vx) on four data lines during the third subframe (Subframe 3) period.
  • FIG. 7b illustrates an example of a data signal applied corresponding to a case where the frame grayscale is a second grayscale lower than the first grayscale during a plurality of sub-frame periods within a frame period.
  • the drawing illustrates data signals (Vdata 1 to 4) each having four pulses or voltages (Vx) on four data lines during the first subframe (Subframe 1) period.
  • FIG. 7c illustrates an example of a data signal applied corresponding to a case where the frame grayscale is a third grayscale lower than the second grayscale during a plurality of sub-frame periods within a frame period.
  • the offset signal (OFx) may include multiple step-up signals (Rx) and multiple sustain signals (Sx).
  • the first weighted signal (W1x) may include one basic weighted signal (Ux).
  • the first data signal (D1x) may include seven step-up signals that increase stepwise and eight basic weighted signals (Ux).
  • the second data signal (D2x) may include one more basic weighted signal (Ux) than the first data signal (D1x).
  • the driving control unit (285) can output a second data signal (D12x) including an offset signal (OFx) and a 12th weighted signal (W12x) during the first sub-frame period (Subframe 1) when the input gray level is 12.
  • the driving control unit (285) can output a data signal (D13xa) including an offset signal (OFx) and a 12th weighted signal (W12x) during the first sub-frame period (Subframe 1) when the input grayscale is 13, and can output a data signal (D13xb) including an offset signal (OFx) and one basic weighted signal (Ux) during the second sub-frame period (Subframe 2).
  • D13xa including an offset signal (OFx) and a 12th weighted signal (W12x) during the first sub-frame period (Subframe 1) when the input grayscale is 13, and can output a data signal (D13xb) including an offset signal (OFx) and one basic weighted signal (Ux) during the second sub-frame period (Subframe 2).
  • an additional data signal (D13xb) including an offset signal (OFx) and one basic weighting signal (Ux) is output.
  • an additional data signal (D25xc) including an offset signal (OFx) and one basic weighting signal (Ux) is output.
  • the driving control unit (285) can output, when the input grayscale is 37, a data signal (D37xa) including an offset signal (OFx) and a twelfth weighted signal (W12x) during a first sub-frame period (Subframe 1), a data signal (D37xb) including an offset signal (OFx) and a twelfth weighted signal (W12x) during a second sub-frame period (Subframe 2), a data signal (D37xc) including an offset signal (OFx) and a twelfth weighted signal (W12x) during a third sub-frame period (Subframe 3), and a data signal (D37xd) including an offset signal (OFx) and one basic weighted signal (Ux) during a fourth sub-frame period (Subframe 4).
  • a data signal (D37xd) including an offset signal (OFx) and one basic weighting signal (Ux) is additionally output.
  • the driving control unit (285) can output a first data signal (D1y) including an offset signal (OFy) and a first weighted signal (W1y) during the first sub-frame period (Subframe 1) when the input grayscale is 1.
  • D1y first data signal
  • OFy offset signal
  • W1y first weighted signal
  • the offset signal (OFy) may include multiple step-up signals (Ry) and multiple sustain signals (Sy).
  • the plurality of step-up signals (Ry) may include seven step-up signals that increase stepwise, and the plurality of sustain signals (Sy) may include seven basic weighted signals (Uy) of constant levels.
  • the second data signal (D2y) may include one more basic weighted signal (Uy) than the first data signal (D1y).
  • the 23rd weighted signal (W12y) at this time can include 23 basic weighted signals (Uy).
  • the driving control unit (285) can output a data signal (D24ya) including an offset signal (OFy) and a 12th weighted signal (W12y) during the first sub-frame period (Subframe 1) when the input grayscale is 24, and can output a data signal (D24xb) including an offset signal (OFy) and a 12th weighted signal (W12y) during the second sub-frame period (Subframe 2).
  • D24ya including an offset signal (OFy) and a 12th weighted signal (W12y) during the first sub-frame period (Subframe 1) when the input grayscale is 24, and can output a data signal (D24xb) including an offset signal (OFy) and a 12th weighted signal (W12y) during the second sub-frame period (Subframe 2).
  • the 12th weighted signal (W12y) may include 12 basic weighted signals (Uy).
  • the driving control unit (285) can output a data signal (D35ya) including an offset signal (OFy) and an 18th weighted signal (W18y) during the first sub-frame period (Subframe 1) when the input grayscale is 35, and can output a data signal (D35yb) including an offset signal (OFy) and a 17th weighted signal (W17y) during the second sub-frame period (Subframe 2).
  • D35ya including an offset signal (OFy) and an 18th weighted signal (W18y) during the first sub-frame period (Subframe 1) when the input grayscale is 35
  • an offset signal (OFy) and one more basic weighting signal (Uy) are output.
  • FIGS. 9A to 9C are drawings for reference in explaining the operation of an image display device according to an embodiment of the present disclosure.
  • FIG. 9a is a diagram showing the operation of an image display device according to one embodiment of the present disclosure.
  • FIG. 9a illustrates an example of a sub-frame driving method of an image display device according to one embodiment of the present disclosure.
  • the input grayscale can be varied in steps from 1 to 39.
  • a data signal is output during a plurality of sub-frame periods.
  • a driving control unit (285) outputs a first data signal (D1) including an offset signal (OF) and a first weighted signal (W1) during a first sub-frame period (Subframe 1) when the input grayscale is 1.
  • the offset signal (OF) may include multiple step-up signals (R) and multiple sustain signals (S).
  • the plurality of step-up signals (R) may include seven step-up signals that increase stepwise, and the plurality of sustain signals (S) may include eight basic weighted signals (U) of constant levels.
  • the first weighted signal (W1) may include one basic weighted signal (U).
  • the first data signal (D1) may include seven step-up signals that increase stepwise and nine basic weighted signals (U).
  • the brightness of the offset signal (OF) may be approximately 0.5 nits
  • the brightness of the basic weighting signal (U) may be approximately 0.04 nits. Accordingly, when the input grayscale is 1, the brightness by the first data signal (D1) may be approximately 0.54 nits.
  • the driving control unit (285) can output a second data signal (D2) including an offset signal (OF) and a second weighted signal (W2) during the first sub-frame period (Subframe 1) when the input gray level is 2.
  • the second data signal (D2) may include one more basic weighted signal (U) than the first data signal (D1).
  • the luminance by the second data signal (D2) can be approximately 0.58 nits, as 0.54+0.04.
  • the driving control unit (285) can output a 12th data signal (D12) including an offset signal (OF) and a 12th weighted signal (W12) during the first sub-frame period (Subframe 1) when the input gray level is 12.
  • D12 data signal
  • OF offset signal
  • W12 weighted signal
  • the luminance by the 12th data signal (D12) can be approximately 0.98 nits, as 0.5+0.04*12.
  • the driving control unit (285) can output a data signal (D13a) including only an offset signal (OF) during the first sub-frame period (Subframe 1) when the input grayscale is 13, and can output a data signal (D13b) including only an offset signal (OF) during the second sub-frame period (Subframe 2).
  • the luminance by the 13th data signal (D13) including the data signal (D13a) during the first sub-frame period (Subframe 1) and the data signal (D13b) during the second sub-frame period (Subframe 2) can be approximately 1.0 nit, as 0.5+0.5.
  • the luminance increases by approximately 0.02 nits compared to when the input grayscale is 12.
  • the driving control unit (285) can output a data signal (D14a) including an offset signal (OF) and a first weighted signal (W1) during the first sub-frame period (Subframe 1) when the input grayscale is 14, and can output a data signal (D14b) including only the offset signal (OF) during the second sub-frame period (Subframe 2).
  • the luminance by the 14th data signal (D14) can be approximately 1.04 nits, as 2*0.5+0.04.
  • the driving control unit (285) can output a data signal (D15a) including an offset signal (OF) and a first weighted signal (W1) during a first sub-frame period (Subframe 1) when the input grayscale is 15, and can output a data signal (D15b) including an offset signal (OF) and a first weighted signal (W1) during a second sub-frame period (Subframe 2).
  • the first weighted signal (W1) may include one basic weighted signal (U).
  • the driving control unit (285) can output a data signal (D25a) including an offset signal (OF) and a sixth weighted signal (W6) during a first sub-frame period (Subframe 1) when the input grayscale is 25, and can output a data signal (D25b) including an offset signal (OF) and a sixth weighted signal (W6) during a second sub-frame period (Subframe 2).
  • the sixth weighted signal (W6) at this time may include six basic weighted signals (U).
  • the driving control unit (285) can output a data signal (D26a) including only an offset signal (OF) during a first sub-frame period (Subframe 1), output a data signal (D26b) including only an offset signal (OF) during a second sub-frame period (Subframe 2), and output a data signal (D26c) including only an offset signal (OF) during a third sub-frame period (Subframe 3), when the input grayscale is 26.
  • a data signal (D26a) including only an offset signal (OF) during a first sub-frame period (Subframe 1)
  • a data signal (D26b) including only an offset signal (OF) during a second sub-frame period (Subframe 2)
  • a data signal (D26c) including only an offset signal (OF) during a third sub-frame period (Subframe 3) when the input grayscale is 26.
  • the luminance by the 39th data signal (D39) including the data signal (D39a) during the first sub-frame period (Subframe 1), the data signal (D39b) during the second sub-frame period (Subframe 2), the data signal (D39c) during the third sub-frame period (Subframe 3), and the data signal (D39d) during the fourth sub-frame period (Subframe 4) may be approximately 2.0 nits, as 0.5+0.5+0.5+0.5.
  • the driving control unit (285) outputs a second data signal (Dn+1) having an offset signal (OF) and n+1 basic weighting signals (U) during a first sub-frame period (Subframe 1) when the input grayscale is n+1, and when the input grayscale is n+2 and an increase in the number of sub-frame periods is required, outputs a fourth data signal including an offset signal (OF) during the first sub-frame period (Subframe 1), and outputs a fourth data signal including an offset signal (OF) during a second sub-frame period (Subframe 2) following the first sub-frame period (Subframe 1).
  • the brightness by the 13th data signal at this time can be approximately 1.0 nits, as 2*0.5.
  • the brightness by the 14th data signal at this time can be approximately 1.04 nits, as 2*0.5+0.04.
  • the offset signal (OF) includes a plurality of step-up signals (R) and a plurality of sustain signals (S), and when the input grayscale is n+1, the number of basic weighted signals (U) may be greater than the number of the plurality of sustain signals (S).
  • the driving control unit (285) can control the light-emitting diode to emit light only during the first sub-frame period (Subframe 1).
  • the driving control unit (285) can output a sixth data signal having an offset signal (OF) and a number of basic weighting signals (U) during a first sub-frame period (Subframe 1) when the input grayscale is m, and can output a sixth data signal having an offset signal (OF) and a number of basic weighting signals (U) during a second sub-frame period (Subframe 2).
  • the driving control unit (285) can output a fourth data signal including an offset signal (OF) during the first sub-frame period (Subframe 1), the second sub-frame period (Subframe 2), and the third sub-frame period following the second sub-frame period (Subframe 2), when the input grayscale is m+1 and an increase in the number of sub-frame periods is required.
  • OF offset signal
  • the driving control unit (285) can control the brightness level of the data signal to linearly and sequentially increase when the input grayscale increases sequentially. Accordingly, the linearity of brightness according to the grayscale can be maintained.
  • a driving control unit (285) outputs a data signal having an offset signal (OF) and a weighting signal during a first number of sub-frame periods, and when an increase in the number of sub-frames is required, outputs a data signal having only the offset signal (OF) during a second number of sub-frame periods. Accordingly, linearity of luminance according to grayscale can be maintained.
  • a data signal having an offset signal (OF) and a weighting signal is output during one sub-frame period
  • a data signal having only the offset signal (OF) is output during two sub-frame periods.
  • FIGS 9b to 9c are drawings referenced in the description of Figure 9a.
  • FIG. 9b illustrates a luminance curve (SLx) versus input grayscale according to the driving method of FIG. 8a or FIG. 8b, and a luminance curve (SLxa) versus input grayscale according to the driving method of FIG. 9a.
  • the horizontal axis may represent the input grayscale of the image signal input to the driving control unit, and the vertical axis may represent the brightness of the light-emitting diode.
  • GRyn in the drawing can represent the brightness of the actual light-emitting diode compared to the input grayscale of the first pixel (PTy1).
  • the signal processing device (170) or the driving control unit (285) can calculate the increase in luminance compared to the input grayscale, such as a graph such as GRyb.
  • GRyb's graph compared to GRyn, has a problem in that it lacks low-tonal expression and that the mid-tonal or high-tonal expression increases. Furthermore, when the input tonal is near Pryb, there is a problem in that the luminance uniformity is significantly broken.
  • FIG. 10c is an example of an internal block diagram of a signal processing device related to the operation of FIG. 10a or FIG. 10b.
  • a signal processing device (170x) related to the present invention may include a pixel gain calculation unit (1014), a pulse length calculation unit (1016), and a synthesis unit (1020).
  • the pixel gain calculation unit (1014) can calculate the slope of a graph such as GRxa or GRxb of Fig. 10a.
  • the pulse length calculation unit (1016) can calculate the pulse width length of the data signal output from the driving control unit (285) according to the input grayscale.
  • the signal processing device (170) can calculate the ratio (R) of low grayscale below the reference level and high grayscale above the reference level.
  • the gradation ratio calculation unit (1214) can calculate the ratio (R) of low gradations that are lower than the reference level to high gradations that exceed the reference gradation (Cbnd) among the input gradations of the image signal, as in the following mathematical expression 2.
  • the case classification view (1218) can perform case classification for multiple grayscale compensation modes based on pixel gain, grayscale ratio, and pulse width length, such as case classification (S1135) of FIG. 11.
  • the case selection unit (1220) can select the first tone compensation mode in the first case where both the input tone and the input tone to be converted are less than the reference tone (Cbnd).
  • the case selection unit (1220) may select the third tone compensation mode in the third case where the input tone exceeds the reference tone (Cbnd) and the input tone to be converted is less than the reference tone (Cbnd).
  • the gradation compensation unit (1230) can perform the gradation compensation mode according to the gradation compensation mode selected in the case selection unit (1220).
  • the first tone compensation unit (1232) within the tone compensation unit (1230) can perform the first tone compensation mode according to the selected first tone compensation mode.
  • the second tone compensation unit (1234) within the tone compensation unit (1230) can perform the second tone compensation mode according to the selected second tone compensation mode.
  • the third tone compensation unit (1236) within the tone compensation unit (1230) can perform the third tone compensation mode according to the selected third tone compensation mode.
  • the output unit (1235) can output an image signal including a tone compensated by the tone compensation unit (1230) to a driving control unit (285), etc.
  • FIG. 13 is a diagram illustrating an example of brightness of a light-emitting diode versus input grayscale of an image signal input to a driving control unit according to an embodiment of the present disclosure.
  • the horizontal axis may represent the input grayscale of the image signal input to the driving control unit, and the vertical axis may represent the brightness of the light-emitting diode.
  • GRa can represent the brightness of an actual light-emitting diode compared to the input grayscale of the first pixel (pixel1).
  • GRr in the drawing can represent the target brightness of the light-emitting diode relative to the input grayscale.
  • the input grayscale of the video signal is Xcal, calibration measurement can be performed.
  • the signal processing device (170) can assign input grayscale to each of a plurality of sub-frame periods when the input grayscale of the image signal is the reference grayscale (Cbnd).
  • the signal processing device (170) can calculate the increase in brightness compared to the input grayscale, such as a graph like GRa, when the brightness of the light-emitting diode of the first pixel (pixel1) in the input grayscale of Xcal is La.
  • the signal processing device (170) can calculate the increase in brightness compared to the input grayscale, such as a graph like GRb, when the brightness of the light-emitting diode of the second pixel (pixel2) in the input grayscale of Xcal is Lb.
  • the signal processing device (170) can calculate a reference increase amount of brightness compared to the input grayscale, such as a graph such as GRr, based on the brightness of the light-emitting diode of the first pixel (pixel1) and the brightness of the light-emitting diode of the second pixel (pixel2) in the input grayscale of Xcal.
  • a reference increase amount of brightness compared to the input grayscale such as a graph such as GRr
  • the signal processing device (170) performs the first grayscale compensation mode in the first case where both the input grayscale and the input grayscale to be converted are less than the reference grayscale (Cbnd).
  • Xnew represents the input grayscale
  • Xorg represents the input grayscale to be converted
  • g represents the pixel gain
  • At represents the reference luminance increase amount below the reference grayscale (Cbnd)
  • A can represent the luminance increase amount below the reference grayscale (Cbnd).
  • the signal processing device (170) when performing the first tone compensation mode, can increase the input tone of the second pixel (pixel2) when the second pixel (pixel2) is lower than the reference tone (Cbnd). Accordingly, it is possible to maintain brightness uniformity between pixels.
  • the signal processing device (170) can perform the second grayscale compensation mode in the second case where the input grayscale is less than the reference grayscale (Cbnd) and the input grayscale to be converted is greater than the reference grayscale (Cbnd).
  • the signal processing device (170) can increase the input grayscale of the second pixel (pixel2) to a second level (Xnew2) exceeding the reference grayscale (Cbnd) according to the second grayscale compensation mode when the input grayscale of the second pixel (pixel2) is a first level (Xorg2) that is less than the reference grayscale (Cbnd). Accordingly, it is possible to maintain luminance uniformity between pixels.
  • the signal processing device (170) can perform the third grayscale compensation mode when the input grayscale exceeds the reference grayscale (Cbnd) and the input grayscale to be converted is less than the reference grayscale (Cbnd).
  • the signal processing device (170) can perform a fourth grayscale compensation mode that increases the input grayscale of the second pixel (pixel2) when the second pixel (pixel2) exceeds the reference grayscale (Cbnd).
  • Xnew represents the input grayscale
  • Xorg represents the input grayscale to be converted
  • B represents the amount of luminance increase exceeding the reference grayscale (Cbnd)
  • g can represent pixel gain.
  • the signal processing device (170) can reduce the input grayscale of the first pixel (pixel1) if the first pixel (pixel1) exceeds the reference grayscale (Cbnd), and control the input grayscale (Xd) of the reduced first pixel (pixel1) to exceed the reference grayscale (Cbnd). Accordingly, it is possible to maintain luminance uniformity between pixels.
  • the signal processing device (170) can control the size (Xnew4-Xorg4) of the increase in the input grayscale of the second pixel (pixel2) in the fourth grayscale compensation mode to be greater than the size (Xorg-Xd) of the decrease in the input grayscale of the first pixel (pixel1) when performing the fourth grayscale compensation mode. Accordingly, it is possible to maintain uniformity of brightness between pixels.
  • a signal processing device (170) reduces the input grayscale of a pixel (pixel1) when the input grayscale of the pixel exceeds the reference grayscale (Cbnd), thereby controlling the input grayscale of the pixel (pixel1) to be reduced so that the input grayscale becomes less than the reference grayscale (Cbnd). Accordingly, it is possible to maintain luminance uniformity between pixels. In particular, it is possible to reduce flicker while maintaining luminance uniformity according to the input grayscale.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 개시는 영상표시장치 및 이를 구비하는 비디오 월에 관한 것이다. 본 개시의 일 실시예에 따른 영상표시장치는, 복수의 발광 다이오드를 구비하는 패널과, 복수의 발광 다이오드에, 복수의 서브 프레임 기간 별로 스캔 신호를 출력하고, 영상 표시를 위한 데이터 신호를 출력하는 구동 제어부를 포함하고, 신호 처리 장치는, 제1 픽셀의 입력 계조가 기준 계조 미만인 경우, 제1 픽셀의 입력 계조를 감소시키는 제1 계조 보상 모드를 수행하고, 제1 픽셀 보다 낮은 휘도인 증가량을 가지는 제2 픽셀의 입력 계조가 기준 계조 미만인 경우, 제2 픽셀의 입력 계조를 증가시켜, 증가되는 제2 픽셀의 입력 계조가, 기준 계조를 초과하도록 제어하는 제2 계조 보상 모드를 수행한다. 이에 의해, 픽셀 간의 휘도 균일성을 유지할 수 있게 된다.

Description

영상표시장치 및 이를 구비하는 비디오 월
본 개시는 영상표시장치 및 이를 구비하는 비디오 월에 관한 것이며, 더욱 상세하게는 픽셀 간의 휘도 균일성을 유지할 수 있는 영상표시장치 및 이를 구비하는 비디오 월에 관한 것이다.
영상표시장치는, 디스플레이를 구비하여, 영상을 표시하는 장치이다.
한편, 영상표시장치에 사용되는 디스플레이는 액정 표시 패널, 발광 다이오드 패널 등 다양한 방식이 사용된다.
한편, 발광 다이오드 패널 기반의 영상표시장치의 구성하는 경우, 발광 다이오드 패널을 구동하기 위해, 액티브 매트릭스 구동 방식 또는 패시브 매트릭 구동 방식을 사용한다.
패시브 매트릭 구동 방식에 기초하여, 발광 다이오드 패널 기반의 영상표시장치를 구동하는 경우, 복수의 서브 프레임을 사용하여, 발광 다이오드를 발광시키거나 비발광시킨다.
한편, 영상 신호의 계조에 따라, 복수의 서브 프레임 기간 동안, 대응하는 데이터 신호가 인가되어, 발광 다이오드가 발광하게 된다.
한편, 복수의 발광 다이오드의 구동을 위해, 복수의 구동 드라이버를 사용하는 경우, 입력 계조에 따라, 휘도 균일성이 유지되지 않는 문제가 있다.
또한, 인접하는 픽셀 사이에서 휘도가 균일하지 않게 되어, 휘도 균일성이 깨지며, 나아가 플릭커(flicker)가 발생하는 문제가 있다.
본 개시의 해결 과제는, 픽셀 간의 휘도 균일성을 유지할 수 있는 영상표시장치 및 이를 구비하는 비디오 월을 제공함에 있다.
본 개시의 다른 목적은, 입력 계조에 따라 휘도 균일성을 유지하면서 플릭커를 저감할 수 있는 영상표시장치 및 이를 구비하는 비디오 월을 제공함에 있다.
상기 해결 과제를 달성하기 위한 본 개시의 일 실시예에 따른 영상표시장치는, 복수의 발광 다이오드를 구비하는 패널과, 복수의 발광 다이오드에, 복수의 서브 프레임 기간 별로 스캔 신호를 출력하고, 영상 표시를 위한 데이터 신호를 출력하는 구동 제어부를 포함하고, 신호 처리 장치는, 제1 픽셀의 입력 계조가 기준 계조 미만인 경우, 제1 픽셀의 입력 계조를 감소시키는 제1 계조 보상 모드를 수행하고, 제1 픽셀 보다 낮은 휘도인 증가량을 가지는 제2 픽셀의 입력 계조가 기준 계조 미만인 경우, 제2 픽셀의 입력 계조를 증가시켜, 증가되는 제2 픽셀의 입력 계조가, 기준 계조를 초과하도록 제어하는 제2 계조 보상 모드를 수행한다.
한편, 신호 처리 장치는, 제1 계조 보상 모드 수행시, 제1 픽셀이 기준 계조 미만인 경우, 제1 픽셀의 입력 계조를 감소시키며, 제2 픽셀이 기준 계조 미만인 경우, 제2 픽셀의 입력 계조를 증가시킬 수 있다.
한편, 신호 처리 장치는, 제1 계조 보상 모드에서의 제1 픽셀의 입력 계조의 감소량의 크기 보다, 제2 계조 보상 모드에서의 제2 픽셀의 입력 계조의 증가량의 크기가 더 크도록 제어할 수 있다.
한편, 신호 처리 장치는, 제2 픽셀의 입력 계조가 기준 계조 미만인 제1 레벨인 경우, 제2 픽셀의 입력 계조를 기준 계조 초과인 제2 레벨로 증가시킬 수 있다.
한편, 신호 처리 장치는, 제1 픽셀의 입력 계조가 기준 계조 미만인 제1 레벨인 경우, 제1 픽셀의 입력 계조를 기준 계조 미만인 제3 레벨로 감소시킬 수 있다.
한편, 신호 처리 장치는, 제1 픽셀의 입력 계조가 기준 계조 초과인 경우, 제1 픽셀의 입력 계조를 감소시켜, 감소되는 제1 픽셀의 입력 계조가, 기준 계조 미만이 되도록 제어하는 제3 계조 보상 모드를 수행할 수 있다.
한편, 신호 처리 장치는, 제1 픽셀의 입력 계조가 기준 계조 초과인 제4 레벨인 경우, 제1 픽셀의 입력 계조를 기준 계조 미만인 제5 레벨로 감소시킬 수 있다.
한편, 신호 처리 장치는, 제2 픽셀의 입력 계조가 기준 계조 초과인 제4 레벨인 경우, 제2 픽셀의 입력 계조를 기준 계조 초과인 제6 레벨로 증가시킬 수 있다.
한편, 신호 처리 장치는, 제2 픽셀이 기준 계조 초과인 경우, 제2 픽셀의 입력 계조를 증가시키는 제4 계조 보상 모드를 수행할 수 있다.
한편, 신호 처리 장치는, 제4 계조 보상 모드 수행시, 제1 픽셀이 기준 계조 초과인 경우, 제1 픽셀의 입력 계조를 감소시키며, 감소된 제1 픽셀의 입력 계조가 기준 계조를 초과하도록 제어할 수 있다.
한편, 신호 처리 장치는, 제4 계조 보상 모드 수행시, 제1 픽셀의 입력 계조의 감소량의 크기 보다, 제4 계조 보상 모드에서의 제2 픽셀의 입력 계조의 증가량의 크기가 더 크도록 제어할 수 있다.
한편, 신호 처리 장치는, 복수의 서브 프레임 기간에 각각 계조가 할당되는 계조를 기준 계조로 설정할 수 있다.
한편, 신호 처리 장치는, 제1 픽셀의 게인 또는 제2 픽셀의 게인에 기초하여, 제1 계조 보상 모드가 수행되도록 제어할 수 있다.
한편, 신호 처리 장치는, 제1 픽셀의 게인 또는 제2 픽셀의 게인, 및 기준 레벨 이하인 저계조와 기준 레벨 초과인 고계조의 비율에 기초하여, 제2 계조 보상 모드가 수행되도록 제어할 수 있다.
한편, 신호 처리 장치는, 제1 픽셀의 게인 또는 제2 픽셀의 게인, 및 기준 레벨 이하인 저계조와 기준 레벨 초과인 고계조의 비율에 기초하여, 제3 계조 보상 모드가 수행되도록 제어할 수 있다.
한편, 신호 처리 장치는, 제1 픽셀의 게인 또는 제2 픽셀의 게인, 및 기준 레벨 이하인 저계조와 기준 레벨 초과인 고계조의 비율에 기초하여, 제4 계조 보상 모드가 수행되도록 제어할 수 있다.
본 개시의 다른 실시예에 따른 영상표시장치는, 복수의 발광 다이오드를 구비하는 패널과, 복수의 발광 다이오드에, 복수의 서브 프레임 기간 별로 스캔 신호를 출력하고, 영상 표시를 위한 데이터 신호를 출력하는 구동 제어부를 포함하고, 신호 처리 장치는, 소정 픽셀의 입력 계조가 기준 계조 미만인 경우, 픽셀의 입력 계조를 증가시켜, 증가되는 픽셀의 입력 계조가, 기준 계조를 초과하도록 제어한다.
한편, 신호 처리 장치는, 제2 픽셀의 입력 계조가 기준 계조 초과인 경우, 제2 픽셀의 입력 계조를 감소시켜, 감소되는 제2 픽셀의 입력 계조가, 기준 계조 미만이 되도록 제어할 수 있다.
본 개시의 또 다른 실시예에 따른 영상표시장치는, 복수의 발광 다이오드를 구비하는 패널과, 복수의 발광 다이오드에, 복수의 서브 프레임 기간 별로 스캔 신호를 출력하고, 영상 표시를 위한 데이터 신호를 출력하는 구동 제어부를 포함하고, 신호 처리 장치는, 소정 픽셀의 입력 계조가 기준 계조 초과인 경우, 픽셀의 입력 계조를 감소시켜, 감소되는 픽셀의 입력 계조가, 기준 계조 미만이 되도록 제어한다.
본 개시의 일 실시예에 따른 영상표시장치는, 복수의 발광 다이오드를 구비하는 패널과, 복수의 발광 다이오드에, 복수의 서브 프레임 기간 별로 스캔 신호를 출력하고, 영상 표시를 위한 데이터 신호를 출력하는 구동 제어부를 포함하고, 신호 처리 장치는, 제1 픽셀의 입력 계조가 기준 계조 미만인 경우, 제1 픽셀의 입력 계조를 감소시키는 제1 계조 보상 모드를 수행하고, 제1 픽셀 보다 낮은 휘도인 증가량을 가지는 제2 픽셀의 입력 계조가 기준 계조 미만인 경우, 제2 픽셀의 입력 계조를 증가시켜, 증가되는 제2 픽셀의 입력 계조가, 기준 계조를 초과하도록 제어하는 제2 계조 보상 모드를 수행한다. 이에 따라, 픽셀 간의 휘도 균일성을 유지할 수 있게 된다. 특히, 입력 계조에 따라 휘도 균일성을 유지하면서 플릭커를 저감할 수 있게 된다.
한편, 신호 처리 장치는, 제1 계조 보상 모드 수행시, 제1 픽셀이 기준 계조 미만인 경우, 제1 픽셀의 입력 계조를 감소시키며, 제2 픽셀이 기준 계조 미만인 경우, 제2 픽셀의 입력 계조를 증가시킬 수 있다. 이에 따라, 픽셀 간의 휘도 균일성을 유지할 수 있게 된다.
한편, 신호 처리 장치는, 제1 계조 보상 모드에서의 제1 픽셀의 입력 계조의 감소량의 크기 보다, 제2 계조 보상 모드에서의 제2 픽셀의 입력 계조의 증가량의 크기가 더 크도록 제어할 수 있다. 이에 따라, 픽셀 간의 휘도 균일성을 유지할 수 있게 된다.
한편, 신호 처리 장치는, 제2 픽셀의 입력 계조가 기준 계조 미만인 제1 레벨인 경우, 제2 픽셀의 입력 계조를 기준 계조 초과인 제2 레벨로 증가시킬 수 있다. 이에 따라, 픽셀 간의 휘도 균일성을 유지할 수 있게 된다.
한편, 신호 처리 장치는, 제1 픽셀의 입력 계조가 기준 계조 미만인 제1 레벨인 경우, 제1 픽셀의 입력 계조를 기준 계조 미만인 제3 레벨로 감소시킬 수 있다. 이에 따라, 픽셀 간의 휘도 균일성을 유지할 수 있게 된다.
한편, 신호 처리 장치는, 제1 픽셀의 입력 계조가 기준 계조 초과인 경우, 제1 픽셀의 입력 계조를 감소시켜, 감소되는 제1 픽셀의 입력 계조가, 기준 계조 미만이 되도록 제어하는 제3 계조 보상 모드를 수행할 수 있다. 이에 따라, 픽셀 간의 휘도 균일성을 유지할 수 있게 된다.
한편, 신호 처리 장치는, 제1 픽셀의 입력 계조가 기준 계조 초과인 제4 레벨인 경우, 제1 픽셀의 입력 계조를 기준 계조 미만인 제5 레벨로 감소시킬 수 있다. 이에 따라, 픽셀 간의 휘도 균일성을 유지할 수 있게 된다.
한편, 신호 처리 장치는, 제2 픽셀의 입력 계조가 기준 계조 초과인 제4 레벨인 경우, 제2 픽셀의 입력 계조를 기준 계조 초과인 제6 레벨로 증가시킬 수 있다. 이에 따라, 픽셀 간의 휘도 균일성을 유지할 수 있게 된다.
한편, 신호 처리 장치는, 제2 픽셀이 기준 계조 초과인 경우, 제2 픽셀의 입력 계조를 증가시키는 제4 계조 보상 모드를 수행할 수 있다. 이에 따라, 픽셀 간의 휘도 균일성을 유지할 수 있게 된다.
한편, 신호 처리 장치는, 제4 계조 보상 모드 수행시, 제1 픽셀이 기준 계조 초과인 경우, 제1 픽셀의 입력 계조를 감소시키며, 감소된 제1 픽셀의 입력 계조가 기준 계조를 초과하도록 제어할 수 있다. 이에 따라, 픽셀 간의 휘도 균일성을 유지할 수 있게 된다.
한편, 신호 처리 장치는, 제4 계조 보상 모드 수행시, 제1 픽셀의 입력 계조의 감소량의 크기 보다, 제4 계조 보상 모드에서의 제2 픽셀의 입력 계조의 증가량의 크기가 더 크도록 제어할 수 있다. 이에 따라, 픽셀 간의 휘도 균일성을 유지할 수 있게 된다.
한편, 신호 처리 장치는, 복수의 서브 프레임 기간에 각각 계조가 할당되는 계조를 기준 계조로 설정할 수 있다. 이에 따라, 픽셀 간의 휘도 균일성을 유지할 수 있게 된다.
한편, 신호 처리 장치는, 제1 픽셀의 게인 또는 제2 픽셀의 게인에 기초하여, 제1 계조 보상 모드가 수행되도록 제어할 수 있다. 이에 따라, 픽셀 간의 휘도 균일성을 유지할 수 있게 된다.
한편, 신호 처리 장치는, 제1 픽셀의 게인 또는 제2 픽셀의 게인, 및 기준 레벨 이하인 저계조와 기준 레벨 초과인 고계조의 비율에 기초하여, 제2 계조 보상 모드가 수행되도록 제어할 수 있다. 이에 따라, 픽셀 간의 휘도 균일성을 유지할 수 있게 된다.
한편, 신호 처리 장치는, 제1 픽셀의 게인 또는 제2 픽셀의 게인, 및 기준 레벨 이하인 저계조와 기준 레벨 초과인 고계조의 비율에 기초하여, 제3 계조 보상 모드가 수행되도록 제어할 수 있다. 이에 따라, 픽셀 간의 휘도 균일성을 유지할 수 있게 된다.
한편, 신호 처리 장치는, 제1 픽셀의 게인 또는 제2 픽셀의 게인, 및 기준 레벨 이하인 저계조와 기준 레벨 초과인 고계조의 비율에 기초하여, 제4 계조 보상 모드가 수행되도록 제어할 수 있다. 이에 따라, 픽셀 간의 휘도 균일성을 유지할 수 있게 된다.
본 개시의 다른 실시예에 따른 영상표시장치는, 복수의 발광 다이오드를 구비하는 패널과, 복수의 발광 다이오드에, 복수의 서브 프레임 기간 별로 스캔 신호를 출력하고, 영상 표시를 위한 데이터 신호를 출력하는 구동 제어부를 포함하고, 신호 처리 장치는, 소정 픽셀의 입력 계조가 기준 계조 미만인 경우, 픽셀의 입력 계조를 증가시켜, 증가되는 픽셀의 입력 계조가, 기준 계조를 초과하도록 제어한다. 이에 따라, 픽셀 간의 휘도 균일성을 유지할 수 있게 된다. 특히, 입력 계조에 따라 휘도 균일성을 유지하면서 플릭커를 저감할 수 있게 된다.
한편, 신호 처리 장치는, 제2 픽셀의 입력 계조가 기준 계조 초과인 경우, 제2 픽셀의 입력 계조를 감소시켜, 감소되는 제2 픽셀의 입력 계조가, 기준 계조 미만이 되도록 제어할 수 있다.
본 개시의 또 다른 실시예에 따른 영상표시장치는, 복수의 발광 다이오드를 구비하는 패널과, 복수의 발광 다이오드에, 복수의 서브 프레임 기간 별로 스캔 신호를 출력하고, 영상 표시를 위한 데이터 신호를 출력하는 구동 제어부를 포함하고, 신호 처리 장치는, 소정 픽셀의 입력 계조가 기준 계조 초과인 경우, 픽셀의 입력 계조를 감소시켜, 감소되는 픽셀의 입력 계조가, 기준 계조 미만이 되도록 제어한다. 이에 따라, 픽셀 간의 휘도 균일성을 유지할 수 있게 된다. 특히, 입력 계조에 따라 휘도 균일성을 유지하면서 플릭커를 저감할 수 있게 된다.
도 1은 본 개시의 일 실시예에 따른 비디오 월을 도시한 도면이다.
도 2는 도 1의 비디오 월의 내부 블록도의 일예이다.
도 3은 도 2의 신호 처리 장치의 내부 블록도의 일예이다.
도 4는 도 2의 디스플레이의 내부 블록도이다.
도 5a 내지 도 5c는 도 4의 발광 패널의 설명에 참조되는 도면이다.
도 6은 도 4의 발광 패널의 일예를 예시하는 도면이다.
도 7a 내지 도 8c는 본 개시와 관련한 영상표시장치의 동작 설명에 참조되는 도면이다.
도 9a 내지 도 9c는 본 개시의 실시예에 따른 영상표시장치의 동작 설명에 참조되는 도면이다.
도 10a 내지 도 10b는 본 개시와 관련한 영상표시장치의 동작 설명에 참조되는 도면이다.
도 11은 본 개시의 일 실시예에 따른 영상표시장치의 동작을 나타내는 도면이다.
도 12 내지 도 14는 도 11의 설명에 참조되는 도면이다.
이하에서는 도면을 참조하여 본 개시를 보다 상세하게 설명한다.
이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 단순히 본 명세서 작성의 용이함만이 고려되어 부여되는 것으로서, 그 자체로 특별히 중요한 의미 또는 역할을 부여하는 것은 아니다. 따라서, 상기 "모듈" 및 "부"는 서로 혼용되어 사용될 수도 있다.
도 1은 본 개시의 일 실시예에 따른 비디오 월을 도시한 도면이다.
도면을 참조하면, 본 개시의 일 실시예에 따른 비디오 월(10)은, 복수의 영상표시장치(100a~100d)를 포함할 수 있다.
본 개시의 일 실시예에 따른 비디오 월(10)은, 셋탑 박스(미도시), 또는 서버(미도시) 또는 내부의 메모리 등으로부터 영상을 수신할 수 있다.
예를 들어, 비디오 월(10)은, 셋탑 박스(미도시)로부터의 영상 신호를 HDMI 단자를 통해 수신할 수 있다.
다른 예로, 비디오 월(10)은, 서버(미도시)로부터 영상 신호를 네트워크 단자를 통해 수신할 수 있다.
한편, 비디오 월(10)은, 건물 내부 또는 외부에 설치될 수 있다.
예를 들어, 비디오 월(10)은, 광고, 뉴스, 공지 사항 등의 정보 제공을 위해, 차량 내, 터미널, 기차역, 공항 등의 공공 시설에 설치 가능하다. 또한, 특정 물품의 광고를 위해, 백화점, 쇼핑몰, 대형 마트 등의 매장 내의 쇼 윈도우 주변에 배치되는 것도 가능하다.
다른 예로, 비디오 월(10)은, 집안 내의 벽면에 배치되어 설치될 수 있다.
이러한 비디오 월(10)은, 인접하여 배치되는, 복수의 디스플레이(180a~180d)를 구비할 수 있다.
한편, 복수의 디스플레이(180a~180d)는 다양한 패널 중 어느 하나로 구현될 수 있다. 예를 들어, 복수의 디스플레이(180a~180d)는, 액정표시패널(LCD 패널), 발광 패널(OLED 패널), 무기발광 패널(LED 패널) 등 중 어느 하나일 수 있다.
본 개시에서는, 복수의 디스플레이(180a~180d)가 무기발광 패널(LED 패널)을 구비하는 것을 중심으로 기술한다.
한편, 무기발광 패널(LED 패널)은, 발광 다이오드를 포함하며, 응답 속도와 색재현 효과가 뛰어나다는 장점이 있다.
한편, 복수의 디스플레이(180a~180d)는, 복수의 패널(210a~210d)과, 패널(210a~210d)을 둘러싸는 베젤(Ba~Bd)을 구비할 수 있다.
도면에서는, 비디오 월(10)이, 각각의 디스플레이(180a~180d)를 구비하는 복수의 영상표시장치(100a~100d)를 구비하는 것을 예시한다.
또는, 비디오 월(10)의 영상 표시를 위해, 복수의 영상표시장치(100a~100d) 각각에 구비되는 신호 처리 장치(170~170d)가 사용될 수 있다.
예를 들어, 신호 처리 장치(170)에서 분배된 영상이, 복수의 영상표시장치(100a~100d) 각각에 구비되는 신호 처리 장치(170~170d)로 입력되고, 각 신호 처리 장치(170~170d)에서, 각각 영상 신호 처리된 영상이, 각 디스플레이(180a~180d)에 입력되고, 각 디스플레이(180a~180d)는, 해당 영상을 표시할 수 있다.
이에 따라, 시청자(50)는, 도면과 같이, 비디오 월(10)에서 표시되는 영상을 시청할 수 있다. 특히, 복수의 디스플레이(180a~180d)에서 표시되는 영상을, 시청할 수 있게 된다.
다른 예로, 비디오 월(10)은, 복수의 영상표시장치(100a~100d)를 공통으로 제어하는 하나의 신호 처리 장치를 구비할 수도 있다. 이에 따라, 공통의 신호 처리 장치는, 표시 영상에 대한 신호 처리를 수행할 수 있다. 그리고, 영상 신호 처리된 영상이, 각 디스플레이(180a~180d)에 입력되고, 각 디스플레이(180a~180d)는, 해당 영상을 표시할 수 있다.
한편, 복수의 디스플레이(180a~180d)가, 발광 다이오드를 포함하는 무기 발광 패널이, 패시브 매트릭스 방식에 기초하여, 구동되는 경우, 복수의 서브 프레임을 사용하여, 발광 다이오드가 발광 또는 비발광하게 된다.
그러나, 복수의 발광 다이오드의 구동시, 입력 계조에 따라, 휘도 균일성이 깨지는 경우가 발생한다.
또한, 인접하는 픽셀 사이에서 휘도가 균일하지 않게 되어, 휘도 균일성이 깨지며, 나아가 플릭커(flicker)가 발생하는 문제가 있다.
이에 본 개시에서는, 픽셀 간의 휘도 균일성을 유지하는 방안을 채택한다. 이에 대해서는 도 11 이하를 참조하여 상세히 기술한다.
도 2는 도 1의 비디오 월의 내부 블록도의 일예이다.
도면을 참조하면, 비디오 월(10)은, 제1 내지 제4 영상표시장치(100a~100d)를 구비할 수 있다.
도면에서는, 편의상, 제2 내지 제4 영상표시장치(100b~100d)가, 각각 제2 내지 제4 디스플레이(180b~180d)와 제2 내지 제4 신호 처리 장치(170b~170d)를 구비하는 것으로 도시하였으나, 이와 달리, 외부장치 인터페이스부, 네트워크 인터페이스부, 메모리, 영상 분배부, 전원 공급부, 오디오 출력부 등을 구비할 수 있다.
한편, 제1 영상표시장치(100a)는, 외부장치 인터페이스부(130), 네트워크 인터페이스부(135), 메모리(140), 사용자 입력 인터페이스부(150), 하나의 신호 처리 장치(170), 신호 처리 장치(170), 제1 디스플레이(180a), 전원 공급부(190), 오디오 출력부(185) 등을 구비할 수 있다.
외부장치 인터페이스부(130)는, 접속된 외부 장치(미도시)와 데이터를 송수신할 수 있다. 이를 위해, 외부장치 인터페이스부(130)는, A/V 입출력부(미도시) 또는 데이터 입출력부(미도시)를 포함할 수 있다.
예를 들어, 외부장치 인터페이스부(130)는, HDMI 단자, RGB 단자, 컴포넌트 단자, USB 단자, 마이크로 SD 단자 등을 포함할 수 있다.
네트워크 인터페이스부(135)는, 영상표시장치(100)를 인터넷망을 포함하는 유/무선 네트워크와 연결하기 위한 인터페이스를 제공한다. 예를 들어, 네트워크 인터페이스부(135)는, 네트워크를 통해, 인터넷 또는 컨텐츠 제공자 또는 네트워크 운영자가 제공하는 컨텐츠 또는 데이터들을 송수신할 수 있다.
메모리(140)는, 신호 처리 장치(170) 내의 각 신호 처리 및 제어를 위한 프로그램이 저장될 수도 있고, 신호 처리된 영상, 음성 또는 데이터 신호를 저장할 수도 있다.
또한, 메모리(140)는 외부장치 인터페이스부(130)로 입력되는 영상, 음성 또는 데이터 신호의 임시 저장을 위한 기능을 수행할 수도 있다.
한편, 복수의 디스플레이(180a~180d)는, 서로 인접하여 배치될 수 있으며, LCD, OLED, PDP 등의 다양한 디스플레이 패널을 구비할 수 있으며, 디스플레이 패널을 통해, 소정 영상을 표시할 수 있다.
사용자입력 인터페이스부(150)는, 사용자가 입력한 신호를 신호 처리 장치(170)로 전달하거나, 신호 처리 장치(170)로부터의 신호를 사용자에게 전달한다.
이를 위해, 사용자입력 인터페이스부(150)는, 전원키 등을 포함하는 로컬키, 사용자의 정보를 입력할 수 있는 터치 패널 등을 구비할 수 있다.
신호 처리 장치(170)는, 메모리(140)에 저장되는 입력 영상, 외부장치 인터페이스부(130), 또는 네트워크 인터페이스부(135)를 통해 외부 장치로부터 수신되는 입력 영상을, 복수의 디스플레이(180a~180d)에서의 표시를 위해 복수의 영상으로 분배할 수 있다.
예를 들어, 신호 처리 장치(170)는, 입력 영상을 복수의 영상으로 자르고(crop), 스케일링(scaling)을 수행할 수 있다.
특히, 신호 처리 장치(170)는, 복수의 디스플레이(180a~180d)의 해상도, 크기 등을 고려하여, 자르고(crop), 스케일링(scaling) 등을 수행할 수 있다.
한편, 신호 처리 장치(170)는, 비디오 월(10)의 전반적인 제어 동작을 수행할 수도 있다. 구체적으로, 비디오 월(10) 내의 각 유닛의 동작을 제어할 수도 있다.
한편, 신호 처리 장치(170)는, 영상을 분배하여, 분배된 영상을 복수의 신호 처리 장치(170~170d)로 전송할 수 있다.
한편, 복수의 디스플레이(180a~180d)를 제어하기 위해, 위한 적어도 하나의 신호 처리 장치를 구비할 수 있다.
한편, 도면에서는, 복수의 디스플레이(180a~180d)를 제어하기 위해, 복수의 디스플레이(180a~180d)의 개수에 대응하는, 복수의 신호 처리 장치(170~170d)를 예시한다.
복수의 신호 처리 장치(170~170d)는, 복수의 디스플레이(180a~180d)에, 각각 영상 표시를 위한 제어 동작을 수행할 수 있다.
복수의 신호 처리 장치(170~170d)는, 입력 영상을 신호 처리하여, 영상 처리된 영상 신호를 복수의 디스플레이(180a~180d)에 각각 전송할 수 있다.
즉, 복수의 신호 처리 장치(170~170d) 각각은, 소정 영상을 출력하도록 복수의 디스플레이(180a~180d)를 제어할 수 있다. 구체적으로, 표시할 비디오 영상에 대응하는 R,G,B 신호를, 복수의 디스플레이(180a~180d)에 출력할 수 있다. 이에 따라, 복수의 디스플레이(180a~180d)는 각 영상을 표시할 수 있게 된다.
전원 공급부(190)는, 외부의 전원 또는 내부의 전원을 인가받아 각 구성요소들의 동작에 필요한 전원을 공급할 수 있다.
전원 공급부(190)는, 영상표시장치(100) 전반에 걸쳐 해당 전원을 공급한다. 특히, 시스템 온 칩(System On Chip,SOC)의 형태로 구현될 수 있는 복수의 신호 처리 장치(170~170d)와, 영상 표시를 위한 복수의 디스플레이(180a~180d), 및 오디오 출력을 위한 오디오 출력부(185)에 전원을 공급할 수 있다.
온도 감지부(미도시)는, 비디오 월(10)의 온도를 감지할 수 있다.
온도 감지부(미도시)에서 감지된 온도는, 복수의 신호 처리 장치(170~170d) 중 적어도 하나로 입력될 수 있으며, 복수의 신호 처리 장치(170~170d) 중 적어도 하나는, 감지된 온도에 기초하여, 내부의 열을 저감하기 위해, 팬 구동부(미도시)의 동작을 제어할 수 있다.
한편, 본 개시의 일실시예에 의한 영상표시장치(100A)는, 영상 수신부(105), 메모리(140), 사용자입력 인터페이스부(150), 센서부(미도시), 신호 처리 장치(170), 디스플레이(180), 오디오 출력부(185)를 포함할 수 있다.
영상 수신부(105)는, 튜너부(110), 복조부(120), 네트워크 인터페이스부(130), 외부장치 인터페이스부(130)를 포함할 수 있다.
한편, 영상 수신부(105)는, 도면과 달리, 튜너부(110), 복조부(120)와, 외부장치 인터페이스부(130)만을 포함하는 것도 가능하다. 즉, 네트워크 인터페이스부(130)를 포함하지 않을 수도 있다.
튜너부(110)는, 안테나(미도시)를 통해 수신되는 RF(Radio Frequency) 방송 신호 중 사용자에 의해 선택된 채널 또는 기저장된 모든 채널에 해당하는 RF 방송 신호를 선택한다. 또한, 선택된 RF 방송 신호를 중간 주파수 신호 혹은 베이스 밴드 영상 또는 음성신호로 변환한다.
예를 들어, 선택된 RF 방송 신호가 디지털 방송 신호이면 디지털 IF 신호(DIF)로 변환하고, 아날로그 방송 신호이면 아날로그 베이스 밴드 영상 또는 음성 신호(CVBS/SIF)로 변환한다. 즉, 튜너부(110)는 디지털 방송 신호 또는 아날로그 방송 신호를 처리할 수 있다. 튜너부(110)에서 출력되는 아날로그 베이스 밴드 영상 또는 음성 신호(CVBS/SIF)는 신호 처리 장치(170)로 직접 입력될 수 있다.
한편, 튜너부(110)는, 복수 채널의 방송 신호를 수신하기 위해, 복수의 튜너를 구비하는 것이 가능하다. 또는, 복수 채널의 방송 신호를 동시에 수신하는 단일 튜너도 가능하다.
복조부(120)는 튜너부(110)에서 변환된 디지털 IF 신호(DIF)를 수신하여 복조 동작을 수행한다.
복조부(120)는 복조 및 채널 복호화를 수행한 후 스트림 신호(TS)를 출력할 수 있다. 이때 스트림 신호는 영상 신호, 음성 신호 또는 데이터 신호가 다중화된 신호일 수 있다.
복조부(120)에서 출력한 스트림 신호는 신호 처리 장치(170)로 입력될 수 있다. 신호 처리 장치(170)는 역다중화, 영상/음성 신호 처리 등을 수행한 후, 디스플레이(180)에 영상을 출력하고, 오디오 출력부(185)로 음성을 출력한다.
외부장치 인터페이스부(130)는, 접속된 외부 장치(미도시), 예를 들어, 셋탑 박스(50)와 데이터를 송신 또는 수신할 수 있다. 이를 위해, 외부장치 인터페이스부(130)는, A/V 입출력부(미도시)를 포함할 수 있다.
외부장치 인터페이스부(130)는, DVD(Digital Versatile Disk), 블루레이(Blu ray), 게임기기, 카메라, 캠코더, 컴퓨터(노트북), 셋탑 박스 등과 같은 외부 장치와 유/무선으로 접속될 수 있으며, 외부 장치와 입력/출력 동작을 수행할 수도 있다.
A/V 입출력부는, 외부 장치의 영상 및 음성 신호를 입력받을 수 있다. 한편, 무선 통신부(미도시)는, 다른 전자기기와 근거리 무선 통신을 수행할 수 있다.
이러한 무선 통신부(미도시)를 통해, 외부장치 인터페이스부(130)는, 인접하는 이동 단말기(600)와 데이터를 교환할 수 있다. 특히, 외부장치 인터페이스부(130)는, 미러링 모드에서, 이동 단말기(600)로부터 디바이스 정보, 실행되는 애플리케이션 정보, 애플리케이션 이미지 등을 수신할 수 있다.
네트워크 인터페이스부(135)는, 영상표시장치(100)를 인터넷망을 포함하는 유/무선 네트워크와 연결하기 위한 인터페이스를 제공한다. 예를 들어, 네트워크 인터페이스부(135)는, 네트워크를 통해, 인터넷 또는 컨텐츠 제공자 또는 네트워크 운영자가 제공하는 컨텐츠 또는 데이터들을 수신할 수 있다.
한편, 네트워크 인터페이스부(135)는, 무선 통신부(미도시)를 포함할 수 있다.
메모리(140)는, 신호 처리 장치(170) 내의 각 신호 처리 및 제어를 위한 프로그램이 저장될 수도 있고, 신호 처리된 영상, 음성 또는 데이터 신호를 저장할 수도 있다.
또한, 메모리(140)는 외부장치 인터페이스부(130)로 입력되는 영상, 음성 또는 데이터 신호의 임시 저장을 위한 기능을 수행할 수도 있다. 또한, 메모리(140)는, 채널 맵 등의 채널 기억 기능을 통하여 소정 방송 채널에 관한 정보를 저장할 수 있다.
도 2의 메모리(140)가 신호 처리 장치(170)와 별도로 구비된 실시예를 도시하고 있으나, 본 개시의 범위는 이에 한정되지 않는다. 메모리(140)는 신호 처리 장치(170) 내에 포함될 수 있다.
사용자입력 인터페이스부(150)는, 사용자가 입력한 신호를 신호 처리 장치(170)로 전달하거나, 신호 처리 장치(170)로부터의 신호를 사용자에게 전달한다.
예를 들어, 원격제어장치(200)로부터 전원 온/오프, 채널 선택, 화면 설정 등의 사용자 입력 신호를 송신/수신하거나, 전원키, 채널키, 볼륨키, 설정치 등의 로컬키(미도시)에서 입력되는 사용자 입력 신호를 신호 처리 장치(170)에 전달하거나, 사용자의 제스처를 센싱하는 센서부(미도시)로부터 입력되는 사용자 입력 신호를 신호 처리 장치(170)에 전달하거나, 신호 처리 장치(170)로부터의 신호를 센서부(미도시)로 송신할 수 있다.
신호 처리 장치(170)는, 튜너부(110) 또는 복조부(120) 또는 네트워크 인터페이스부(135) 또는 외부장치 인터페이스부(130)를 통하여, 입력되는 스트림을 역다중화하거나, 역다중화된 신호들을 처리하여, 영상 또는 음성 출력을 위한 신호를 생성 및 출력할 수 있다.
예를 들어, 신호 처리 장치(170)는, 영상 수신부(105)에서 수신된 방송 신호 또는 HDMI 신호 등을 수신하고, 수신되는 방송 신호 또는 HDMI 신호에 기초한 신호 처리를 수행하여, 신호 처리된 영상 신호를 출력할 수 있다.
신호 처리 장치(170)에서 영상 처리된 영상 신호는 디스플레이(180)로 입력되어, 해당 영상 신호에 대응하는 영상으로 표시될 수 있다. 또한, 신호 처리 장치(170)에서 영상 처리된 영상 신호는 외부장치 인터페이스부(130)를 통하여 외부 출력장치로 입력될 수 있다.
신호 처리 장치(170)에서 처리된 음성 신호는 오디오 출력부(185)로 음향 출력될 수 있다. 또한, 신호 처리 장치(170)에서 처리된 음성 신호는 외부장치 인터페이스부(130)를 통하여 외부 출력장치로 입력될 수 있다.
도 2에는 도시되어 있지 않으나, 신호 처리 장치(170)는 역다중화부, 영상처리부 등을 포함할 수 있다. 즉, 신호 처리 장치(170)는, 다양한 신호 처리를 수행할 수 있으며, 이에 따라, 시스템 온 칩(System On Chip,SOC)의 형태로 구현될 수 있다. 이에 대해서는 도 3을 참조하여 후술한다.
그 외, 신호 처리 장치(170)는, 영상표시장치(100) 내의 전반적인 동작을 제어할 수 있다. 예를 들어, 신호 처리 장치(170)는 튜너부(110)를 제어하여, 사용자가 선택한 채널 또는 기저장된 채널에 해당하는 RF 방송을 선택(Tuning)하도록 제어할 수 있다.
또한, 신호 처리 장치(170)는 사용자입력 인터페이스부(150)를 통하여 입력된 사용자 명령 또는 내부 프로그램에 의하여 영상표시장치(100)를 제어할 수 있다.
한편, 신호 처리 장치(170)는, 영상을 표시하도록 디스플레이(180)를 제어할 수 있다. 이때, 디스플레이(180)에 표시되는 영상은, 정지 영상 또는 동영상일 수 있으며, 2D 영상 또는 3D 영상일 수 있다.
한편, 신호 처리 장치(170)는 디스플레이(180)에 표시되는 영상 내에, 소정 오브젝트가 표시되도록 할 수 있다. 예를 들어, 오브젝트는, 접속된 웹 화면(신문, 잡지 등), EPG(Electronic Program Guide), 다양한 메뉴, 위젯, 아이콘, 정지 영상, 동영상, 텍스트 중 적어도 하나일 수 있다.
한편, 신호 처리 장치(170)는, 촬영부(미도시)로부터 촬영된 영상에 기초하여, 사용자의 위치를 인식할 수 있다. 예를 들어, 사용자와 영상표시장치(100) 간의 거리(z축 좌표)를 파악할 수 있다. 그 외, 사용자 위치에 대응하는 디스플레이(180) 내의 x축 좌표, 및 y축 좌표를 파악할 수 있다.
디스플레이(180)는, 신호 처리 장치(170)에서 처리된 영상 신호, 데이터 신호, OSD 신호, 제어 신호 또는 외부장치 인터페이스부(130)에서 수신되는 영상 신호, 데이터 신호, 제어 신호 등을 변환하여 구동 신호를 생성한다.
한편, 디스플레이(180)는, 터치 스크린으로 구성되어 출력 장치 이외에 입력 장치로 사용되는 것도 가능하다.
오디오 출력부(185)는, 신호 처리 장치(170)에서 음성 처리된 신호를 입력 받아 음성으로 출력한다.
촬영부(미도시)는 사용자를 촬영한다. 촬영부(미도시)는 1 개의 카메라로 구현되는 것이 가능하나, 이에 한정되지 않으며, 복수 개의 카메라로 구현되는 것도 가능하다. 촬영부(미도시)에서 촬영된 영상 정보는 신호 처리 장치(170)에 입력될 수 있다.
신호 처리 장치(170)는, 촬영부(미도시)로부터 촬영된 영상, 또는 센서부(미도시)로부터의 감지된 신호 각각 또는 그 조합에 기초하여 사용자의 제스처를 감지할 수 있다.
전원 공급부(190)는, 영상표시장치(100) 전반에 걸쳐 해당 전원을 공급한다. 특히, 전원 공급부(190)는, 시스템 온 칩(System On Chip,SOC)의 형태로 구현될 수 있는 신호 처리 장치(170)와, 영상 표시를 위한 디스플레이(180), 및 오디오 출력을 위한 오디오 출력부(185) 등에 전원을 공급할 수 있다.
구체적으로, 전원 공급부(190)는, 교류 전원을 직류 전원으로 변환하는 컨버터와, 직류 전원의 레벨을 변환하는 dc/dc 컨버터를 구비할 수 있다.
원격제어장치(200)는, 사용자 입력을 사용자입력 인터페이스부(150)로 송신한다. 이를 위해, 원격제어장치(200)는, 블루투스(Bluetooth), RF(Radio Frequency) 통신, 적외선(IR) 통신, UWB(Ultra Wideband), 지그비(ZigBee) 방식 등을 사용할 수 있다. 또한, 원격제어장치(200)는, 사용자입력 인터페이스부(150)에서 출력한 영상, 음성 또는 데이터 신호 등을 수신하여, 이를 원격제어장치(200)에서 표시하거나 음성 출력할 수 있다.
한편, 상술한 영상표시장치(100)는, 고정형 또는 이동형 디지털 방송 수신 가능한 디지털 방송 수신기일 수 있다.
한편, 도 3에 도시된 영상표시장치(100)의 블록도는 본 개시의 일실시예를 위한 블록도이다. 블록도의 각 구성요소는 실제 구현되는 영상표시장치(100)의 사양에 따라 통합, 추가, 또는 생략될 수 있다. 즉, 필요에 따라 2 이상의 구성요소가 하나의 구성요소로 합쳐지거나, 혹은 하나의 구성요소가 2 이상의 구성요소로 세분되어 구성될 수 있다. 또한, 각 블록에서 수행하는 기능은 본 개시의 실시예를 설명하기 위한 것이며, 그 구체적인 동작이나 장치는 본 개시의 권리범위를 제한하지 아니한다.
도 3은 도 2의 신호 처리 장치의 내부 블록도의 일예이다.
도면을 참조하여 설명하면, 본 개시의 일실시예에 의한 신호 처리 장치(170)는, 역다중화부(310), 영상 처리부(320), 프로세서(330), 오디오 처리부(370)를 포함할 수 있다. 그 외 , 데이터 처리부(미도시)를 더 포함할 수 있다.
역다중화부(310)는, 입력되는 스트림을 역다중화한다. 예를 들어, MPEG-2 TS가 입력되는 경우 이를 역다중화하여, 각각 영상, 음성 및 데이터 신호로 분리할 수 있다. 여기서, 역다중화부(310)에 입력되는 스트림 신호는, 튜너부(110) 또는 복조부(120) 또는 외부장치 인터페이스부(130)에서 출력되는 스트림 신호일 수 있다.
영상 처리부(320)는, 입력되는 영상에 대한 신호 처리를 수행할 수 있다. 예를 들어, 영상 처리부(320)는, 역다중화부(310)로부터 역다중화된 영상 신호의 영상 처리를 수행할 수 있다.
이를 위해, 영상 처리부(320)는, 영상 디코더(325), 스케일러(335), 화질 처리부(635), 영상 인코더(미도시), OSD 처리부(340), 프레임 영상 레이트 변환부(350), 및 포맷터(360) 등을 포함할 수 있다.
영상 디코더(325)는, 역다중화된 영상신호를 복호화하며, 스케일러(335)는, 복호화된 영상신호의 해상도를 디스플레이(180)에서 출력 가능하도록 스케일링(scaling)을 수행한다.
영상 디코더(325)는 다양한 규격의 디코더를 구비하는 것이 가능하다. 예를 들어, MPEG-2, H,264 디코더, 색차 영상(color image) 및 깊이 영상(depth image)에 대한 3D 영상 디코더, 복수 시점 영상에 대한 디코더 등을 구비할 수 있다.
스케일러(335)는, 영상 디코더(325) 등에서 영상 복호 완료된, 입력 영상 신호를 스케일링할 수 있다.
예를 들어, 스케일러(335)는, 입력 영상 신호의 크기 또는 해상도가 작은 경우, 업 스케일링하고, 입력 영상 신호의 크기 또는 해상도가 큰 경우, 다운 스케일링할 수 있다.
화질 처리부(635)는, 영상 디코더(325) 등에서 영상 복호 완료된, 입력 영상 신호에 대한 화질 처리를 수행할 수 있다.
예를 들어, 화질 처리부(635)는, 입력 영상 신호의 노이즈 제거 처리를 하거나, 입력 영상 신호의 도계조의 해상를 확장하거나, 영상 해상도 향상을 수행하거나, 하이 다이나믹 레인지(HDR) 기반의 신호 처리를 하거나, 프레임 영상 레이트를 가변하거나, 패널 특성, 특히 발광 패널에 대응하는 화질 처리 등을 할 수 있다.
OSD 처리부(340)는, 사용자 입력에 따라 또는 자체적으로 OSD 신호를 생성한다. 예를 들어, 사용자 입력 신호에 기초하여, 디스플레이(180)의 화면에 각종 정보를 그래픽(Graphic)이나 텍스트(Text)로 표시하기 위한 신호를 생성할 수 있다. 생성되는 OSD 신호는, 영상표시장치(100)의 사용자 인터페이스 화면, 다양한 메뉴 화면, 위젯, 아이콘 등의 다양한 데이터를 포함할 수 있다. 또한, 생성되는 OSD 신호는, 2D 오브젝트 또는 3D 오브젝트를 포함할 수 있다.
또한, OSD 처리부(340)는, 원격제어장치(200)로부터 입력되는 포인팅 신호에 기초하여, 디스플레이에 표시 가능한, 포인터를 생성할 수 있다. 특히, 이러한 포인터는, 포인팅 제어부에서 생성될 수 있으며, OSD 처리부(240)는, 이러한 포인팅 제어부(미도시)를 포함할 수 있다. 물론, 포인팅 제어부(미도시)가 OSD 처리부(240) 내에 구비되지 않고 별도로 마련되는 것도 가능하다.
프레임 영상 레이트 변환부(Frame Rate Conveter, FRC)(350)는, 입력되는 영상의 프레임 영상 레이트를 변환할 수 있다. 한편, 프레임 영상 레이트 변환부(350)는, 별도의 프레임 영상 레이트 변환 없이, 그대로 출력하는 것도 가능하다.
한편, 포맷터(Formatter)(360)는, 입력되는 영상 신호의 포맷을, 디스플레이에 표시하기 위한 영상 신호로 변화시켜 출력할 수 있다.
특히, 포맷터(Formatter)(360)는, 디스플레이 패널에 대응하도록 영상 신호의 포맷을 변화시킬 수 있다.
프로세서(330)는, 영상표시장치(100) 내 또는 신호 처리 장치(170) 내의 전반적인 동작을 제어할 수 있다.
예를 들어, 프로세서(330)는 튜너(110)를 제어하여, 사용자가 선택한 채널 또는 기저장된 채널에 해당하는 RF 방송을 선택(Tuning)하도록 제어할 수 있다.
또한, 프로세서(330)는, 사용자입력 인터페이스부(150)를 통하여 입력된 사용자 명령 또는 내부 프로그램에 의하여 영상표시장치(100)를 제어할 수 있다.
또한, 프로세서(330)는, 네트워크 인터페이스부(135) 또는 외부장치 인터페이스부(130)와의 데이터 전송 제어를 수행할 수 있다.
또한, 프로세서(330)는, 신호 처리 장치(170) 내의 역다중화부(310), 영상 처리부(320) 등의 동작을 제어할 수 있다.
한편, 신호 처리 장치(170) 내의 오디오 처리부(370)는, 역다중화된 음성 신호의 음성 처리를 수행할 수 있다. 이를 위해 오디오 처리부(370)는 다양한 디코더를 구비할 수 있다.
또한, 신호 처리 장치(170) 내의 오디오 처리부(370)는, 베이스(Base), 트레블(Treble), 음량 조절 등을 처리할 수 있다.
신호 처리 장치(170) 내의 데이터 처리부(미도시)는, 역다중화된 데이터 신호의 데이터 처리를 수행할 수 있다. 예를 들어, 역다중화된 데이터 신호가 부호화된 데이터 신호인 경우, 이를 복호화할 수 있다. 부호화된 데이터 신호는, 각 채널에서 방영되는 방송프로그램의 시작시간, 종료시간 등의 방송정보를 포함하는 전자 프로그램 가이드 정보(Electronic Program Guide) 정보일 수 있다.
한편, 도 4에 도시된 신호 처리 장치(170)의 블록도는 본 개시의 일실시예를 위한 블록도이다. 블록도의 각 구성요소는 실제 구현되는 신호 처리 장치(170)의 사양에 따라 통합, 추가, 또는 생략될 수 있다.
특히, 프레임 영상 레이트 변환부(350), 및 포맷터(360)는 영상 처리부(320) 외에 별도로 마련될 수도 있다.
도 4는 도 2의 디스플레이의 내부 블록도이다.
도면을 참조하면, 발광 패널 기반의 디스플레이(180)는, 발광 패널(210), 제1 인터페이스부(230), 제2 인터페이스부(231), 타이밍 컨트롤러(232), 게이트 구동부(234), 데이터 구동부(236), 메모리(240), 전원 공급부(290) 등을 포함할 수 있다.
디스플레이(180)는, 영상 신호(Vd)와, 제1 직류 전원(V1) 및 제2 직류 전원(V2)을 수신하고, 영상 신호(Vd)에 기초하여, 소정 영상을 표시할 수 있다.
한편, 디스플레이(180) 내의 제1 인터페이스부(230)는, 신호 처리 장치(170)로부터 영상 신호(Vd)와, 제1 직류 전원(V1)을 수신할 수 있다.
여기서, 제1 직류 전원(V1)은, 디스플레이(180) 내의 전원 공급부(290), 및 타이밍 컨트롤러(232)의 동작을 위해 사용될 수 있다.
다음, 제2 인터페이스부(231)는, 외부의 전원 공급부(190)로부터 제2 직류 전원(V2)을 수신할 수 있다. 한편, 제2 직류 전원(V2)은, 디스플레이(180) 내의 데이터 구동부(236)에 입력될 수 있다.
타이밍 컨트롤러(232)는, 영상 신호(Vd)에 기초하여, 데이터 구동 신호(Sda) 및 게이트 구동 신호(Sga)를 출력할 수 있다.
예를 들어, 제1 인터페이스부(230)가 입력되는 영상 신호(Vd)를 변환하여 변환된 영상 신호(va1)를 출력하는 경우, 타이밍 컨트롤러(232)는, 변환된 영상 신호(va1)에 기초하여, 데이터 구동 신호(Sda) 및 게이트 구동 신호(Sga)를 출력할 수 있다.
타이밍 컨트롤러(timing controller)(232)는, 신호 처리 장치(170)로부터의 비디오 신호(Vd) 외에, 제어 신호, 수직동기신호(Vsync) 등을 더 수신할 수 있다.
그리고, 타이밍 컨트롤러(timing controller)(232)는, 비디오 신호(Vd) 외에, 제어 신호, 수직동기신호(Vsync) 등에 기초하여, 게이트 구동부(234)의 동작을 위한 게이트 구동 신호(Sga), 데이터 구동부(236)의 동작을 위한 데이터 구동 신호(Sda)를 출력할 수 있다.
이때의 데이터 구동 신호(Sda)는, 패널(210)이 RGB의 서브픽셀을 구비하는 경우, RGB 서브픽셀 구동용 데이터 구동 신호일 수 있다.
한편, 타이밍 컨트롤러(232)는, 게이트 구동부(234)에 제어 신호(Cs)를 더 출력할 수 있다.
게이트 구동부(234)와 데이터 구동부(236)는, 타이밍 컨트롤러(232)로부터의 게이트 구동 신호(Sga), 데이터 구동 신호(Sda)에 따라, 각각 게이트 라인(GL) 및 데이터 라인(DL)을 통해, 스캔 신호 및 데이터 신호를 발광 패널(210)에 공급한다. 이에 따라, 발광 패널(210)은 소정 영상을 표시하게 된다.
한편, 발광 패널(210)은, 발광층을 포함할 수 있으며, 영상을 표시하기 위해, 발광층에 대응하는 각 화소에, 다수개의 게이트 라인(GL) 및 데이터 라인(DL)이 매트릭스 형태로 교차하여 배치될 수 있다.
한편, 게이트 라인(GL)은 스캔 신호가 입력되므로, 스캔 라인이라 명명될 수도 있다.
한편, 데이터 구동부(236)는, 제2 인터페이스부(231)로부터의 제2 직류 전원(V2)에 기초하여, 발광 패널(210)에 데이터 신호를 출력할 수 있다.
전원 공급부(290)는, 각종 전원을, 게이트 구동부(234)와 데이터 구동부(236), 타이밍 컨트롤러(232) 등에 공급할 수 있다.
한편, 도면에서의 타이밍 컨트롤러(232), 게이트 구동부(234), 데이터 구동부(236)는, 하나의 집적 회로(IC)로 구현될 수 있다.
이에 따라, 타이밍 컨트롤러(232), 게이트 구동부(234), 데이터 구동부(236)는, 구동 제어부(285)로 명명될 수 있다.
한편, 구동 제어부(285)는, 프레임 데이터를 저장하는 버퍼(238)를 포함할 수 있다.
특히, 구동 제어부(285) 내의 타이밍 컨트롤러(232)는 버퍼(238)에 저장되는 프레임 데이터에 기초하여, 게이트 구동 신호, 데이터 구동 신호를 출력할 수 있다.
도 5a 내지 도 5c는 도 4의 발광 패널의 설명에 참조되는 도면이다.
먼저, 도 5a는, 발광 패널(210) 내의 픽셀(Pixel)을 도시하는 도면이다.
도면을 참조하면, 발광 패널(210)은, 복수의 스캔 라인(Scan 1 ~ Scan n)과, 이에 교차하는 복수의 데이터 라인(R1,G1,B1 ~ Rm,Gm,Bm)을 구비할 수 있다.
한편, 발광 패널(210) 내의 스캔 라인과, 데이터 라인의 교차 영역에, 픽셀(subpixel)이 정의된다. 도면에서는, RGB의 서브픽셀(SR1,SG1,SB1)을 구비하는 픽셀(Pixel)을 도시한다.
한편, RGB의 서브픽셀(SR1,SG1,SB1)에는 각각 적색 발광 다이오드, 녹색 발광 다이오드, 청색 발광 다이오드가 배치된다.
도 5b는, 도 5a의 발광 패널의 픽셀(Pixel) 내의 어느 하나의 서브픽셀(sub pixel)의 회로를 예시한다.
도면을 참조하면, 발광 서브픽셀(sub pixell) 회로(CRTm)는, 수동형(passive type)으로서, 별도의 스위칭 소자 없이, 발광 다이오드(LED)만을 구비할 수 있다.
도면에서와 같이, 발광 다이오드(LED)의 애노드는 데이터 라인에 접속되어, 데이터 신호(Vdata)가 입력될 수 있으며, 발광 다이오드(LED)의 캐소드는 스캔 라인에 접속되어, 스캔 신호(Vscan)가 입력될 수 있다.
한편, 발광 다이오드는, 패시브 매트릭스 방식에 기반의 복수의 서브 프레임에 기초하여, 발광 또는 비발광할 수 이다.
도 5c는 스캔 신호와 데이터 신호의 예를 보여주는 도면이다.
도면을 참조하면, 적색 발광 다이오드, 녹색 발광 다이오드, 청색 발광 다이오드의 각각에 인가되는 스캔 신호(Vscan)는, LVb 레벨을 유지하다가, 스캔 타이밍에 LVa 레벨로 하강하게 된다.
이때, 스캔 신호(Vscan)의 폭은, Wa로 설정될 수 있다.
한편, 적색 발광 다이오드가, 녹색 발광 다이오드 및 청색 발광 다이오드 보다, 소자 특성상 발광 효율이 더 높을 수 있다.
이에 대응하여, 구동 제어부(285)는, 적색 발광 다이오드에 공급되는 데이터 신호의 레벨이, 녹색 발광 다이오드 또는 청색 발광 다이오드에 공급되는 데이터 신호의 레벨 보다 더 작도록 제어할 수 있다.
도 5c의 (b)는, LVd의 레벨을 유지하다가, 스캔 신호(Vscan)의 스캔 타이밍에 대응하여, LVc 래벨로 상승하는 데이터 신호(Vdata)를 예시한다.
도 5c의 (c)는, LVd의 레벨을 유지하다가, 스캔 신호(Vscan)의 스캔 타이밍에 대응하여, LVc 레벨 보다 더 높은 LVe 레벨로 상승하는 데이터 신호(Vdatam)를 예시한다.
LVc 래벨의 데이터 신호(Vdata)는, 적색 발광 다이오드에 인가될 수 있으며, LVc 레벨 보다 더 높은 LVe 레벨의 데이터 신호(Vdatam)는, 녹색 발광 다이오드 또는 청색 발광 다이오드에 인가되는 것이 바람직하다.
이에 따라, 발광 다이오드에 대응하는 데이터 신호의 출력할 수 있으며, 나아가 균일한 색 구현을 수행할 게 된다.
한편, 도 5c의 (b)의 데이터 신호(Vdata) 또는 도 5c의 (c)의 데이터 신호(Vdatam)는, 펄스 폭 가변 기반의 데이터 신호로서, 펄스 폭에 대응하는 듀티의 가변에 의해, 발광 다이오드의 휘도가 가변되게 된다.
도 6은 도 4의 발광 패널의 일예를 예시하는 도면이다.
도면을 참조하면, 발광 패널(210)는, 복수의 데이터 라인과 복수의 스캔 라인을 구비할 수 있다.
도 6에서는, 발광 패널(210)의 일예로, 설명의 편의를 위해, 4개의 데이터 라인(Data 1 ~ Data 4)과, 4개의 스캔 라인(Scan 1 ~ Scan 4)을 예시한다.
도 7a 내지 도 8c는 본 개시와 관련한 영상표시장치의 동작 설명에 참조되는 도면이다.
도 7a는 프레임 기간 내의 복수의 서브 프레임 기간 동안에, 프레임 계조가 제1 계조인 경우에 대응하여 인가되는 데이터 신호의 일예를 예시한다.
도면을 참조하면, 프레임 기간(Frame 1) 내에 복수의 서브 프레임(Subframe 1 ~ 3) 기간이 구비될 수 있다.
도면에서는 설명의 편의를 위해, 프레임 기간(Frame 1) 내에 3개의 서브 프레임(Subframe 1 ~ 3) 기간을 예시하나, 다양한 변형이 가능하다.
도 7a의 (a)는 복수의 서브 프레임(Subframe 1 ~ 3) 기간 중 제1 서브 프레임(Subframe 1) 기간 동안에, 도 6에 도시된 4개의 데이터 라인에, 각각 데이터 신호(Vdata 1~4)가 인가되는 것을 예시한다.
도면에서는, 제1 서브 프레임(Subframe 1) 기간 동안에, 4개의 데이터 라인에, 각각 4개의 펄스 또는 전압(Vx)을 가지는 데이터 신호(Vdata 1~4)를 예시한다.
이때 데이터 신호(Vdata 1~4)의 펄스 폭은 Wx일 수 있다.
도 7a의 (b)는, 제1 서브 프레임(Subframe 1) 기간 동안에, 4개의 스캔 라인에, 각각 스캔 신호(Vscan 1~4)가 순차적으로 인가되는 것을 예시한다.
이에 따라, 제1 서브 프레임(Subframe 1) 기간 동안에, 도 7a의 (c)와 같이, 16개의 발광 다이오드가, 발광하게 된다.
도 7a의 (a)는 제2 서브 프레임(Subframe 2) 기간 동안에, 도 6에 도시된 4개의 데이터 라인에, 각각 데이터 신호(Vdata 1~4)가 인가되는 것을 예시한다.
도면에서는, 제2 서브 프레임(Subframe 2) 기간 동안에, 4개의 데이터 라인에, 각각 1개의 펄스 또는 전압(Vx)을 가지는 데이터 신호(Vdata 1~4)를 예시한다.
도 7a의 (b)는, 제2 서브 프레임(Subframe 2) 기간 동안에, 4개의 스캔 라인에, 각각 스캔 신호(Vscan 1~4)가 순차적으로 인가되는 것을 예시한다.
이에 따라, 제2 서브 프레임(Subframe 2) 기간 동안에, 도 7a의 (c)와 같이, 대각선 방향의 4개의 발광 다이오드가, 발광하게 된다.
도 7a의 (a)는 제3 서브 프레임(Subframe 3) 기간 동안에, 도 6에 도시된 4개의 데이터 라인에, 각각 데이터 신호(Vdata 1~4)가 인가되는 것을 예시한다.
도면에서는, 제3 서브 프레임(Subframe 3) 기간 동안에, 4개의 데이터 라인에, 각각 1개의 펄스 또는 전압(Vx)을 가지는 데이터 신호(Vdata 1~4)를 예시한다.
도 7a의 (b)는, 제3 서브 프레임(Subframe 3) 기간 동안에, 4개의 스캔 라인에, 각각 스캔 신호(Vscan 1~4)가 순차적으로 인가되는 것을 예시한다.
이에 따라, 제3 서브 프레임(Subframe 3) 기간 동안에, 도 7a의 (c)와 같이, 대각선 방향의 4개의 발광 다이오드가, 발광하게 된다.
도 7b는 프레임 기간 내의 복수의 서브 프레임 기간 동안에, 프레임 계조가 제1 계조 보다 낮은 제2 계조인 경우에 대응하여 인가되는 데이터 신호의 일예를 예시한다.
도 7b의 (a)는 복수의 서브 프레임(Subframe 1 ~ 3) 기간 중 제1 서브 프레임(Subframe 1) 기간 동안에, 도 6에 도시된 4개의 데이터 라인에, 각각 데이터 신호(Vdata 1~4)가 인가되는 것을 예시한다.
도면에서는, 제1 서브 프레임(Subframe 1) 기간 동안에, 4개의 데이터 라인에, 각각 4개의 펄스 또는 전압(Vx)을 가지는 데이터 신호(Vdata 1~4)를 예시한다.
이때 데이터 신호(Vdata 1~4)의 펄스 폭은 Wx일 수 있다.
도 7b의 (b)는, 복수의 서브 프레임(Subframe 1 ~ 3) 기간 동안에, 4개의 스캔 라인에, 각각 스캔 신호(Vscan 1~4)가 순차적으로 인가되는 것을 예시한다.
이에 따라, 제1 서브 프레임(Subframe 1) 기간 동안에, 도 7b의 (c)와 같이, 16개의 발광 다이오드가, 발광하게 된다.
한편, 도 7b의 (a)는 복수의 서브 프레임(Subframe 1 ~ 3) 기간 중 제2 서브 프레임(Subframe 2) 기간 동안에, 도 6에 도시된 4개의 데이터 라인에, 각각 1개의 펄스 또는 전압(Vx)을 가지는 데이터 신호(Vdata 1~4)가 인가되고, 제3 서브 프레임(Subframe 3) 기간 동안에, 펄스 또는 전압(Vx)이 인가되지 않는 것을 예시한다.
이에 따라, 제2 서브 프레임(Subframe 2) 기간 동안에, 도 7b의 (c)와 같이, 대각선 방향의 4개의 발광 다이오드가, 발광하게 되며, 제3 서브 프레임(Subframe 3) 기간 동안에, 16개의 발광 다이오드가 모두 오프되어 비발광하게 된다.
도 7b와 같이, 복수의 서브 프레임(Subframe 1 ~ 3) 중 일부 기간 동안에, 복수의 발광 다이오드가 오프되어 비발광하는 경우, 플릭커(flicker) 현상이 발생할 수 있다.
도 7c는 프레임 기간 내의 복수의 서브 프레임 기간 동안에, 프레임 계조가 제2 계조 보다 낮은 제3 계조인 경우에 대응하여 인가되는 데이터 신호의 일예를 예시한다.
도 7c의 (a)는 복수의 서브 프레임(Subframe 1 ~ 3) 기간 중 제1 서브 프레임(Subframe 1) 기간 동안에, 도 6에 도시된 4개의 데이터 라인에, 각각 1개의 펄스 또는 전압(Vx)을 가지는 데이터 신호(Vdata 1~4)가 인가되고, 제2 서브 프레임(Subframe 2) 기간 및 제3 서브 프레임(Subframe 3) 기간 동안에, 펄스 또는 전압(Vx)이 인가되지 않는 것을 예시한다.
도 7c의 (b)는, 복수의 서브 프레임(Subframe 1 ~ 3) 기간 동안에, 4개의 스캔 라인에, 각각 스캔 신호(Vscan 1~4)가 순차적으로 인가되는 것을 예시한다.
이에 따라, 제1 서브 프레임(Subframe 1) 기간 동안에, 도 7c의 (c)와 같이, 대각선 방향의 4개의 발광 다이오드가, 발광하게 되며, 제2 서브 프레임(Subframe 2) 기간 및 제3 서브 프레임(Subframe 3) 기간 동안에, 16개의 발광 다이오드가 모두 오프되어 비발광하게 된다.
도 7c와 같이, 복수의 서브 프레임(Subframe 1 ~ 3) 중 일부 기간 동안에, 복수의 발광 다이오드가 오프되어 비발광하는 경우, 플릭커(flicker) 현상이 발생할 수 있다.
특히, 도 7b 보다 도 7c의 경우, 다이오드 비발광 기간이 더 길어지므로, 플릭커(flicker) 발생 가능성이 높아지게 된다.
도 8a는 본 개시와 관련한 서브 프레임 구동 방식의 일예를 도시한다.
도면을 참조하면, 입력 계조는 1 내지 39까지 단계적으로 가변될 수 있다.
입력 계조의 표현을 위해, 패시브 매트릭스의 구동 방식에 의하면, 복수의 서브 프레임 기간 동안, 데이터 신호를 출력한다.
구동 제어부(285)는, 입력 계조가 1인 경우, 제1 서브 프레임 기간(Subframe 1) 동안, 오프셋 신호(OFx)와 제1 가중 신호(W1x)를 포함하는 제1 데이터 신호(D1x)를 출력할 수 있다.
한편, 오프셋 신호(OFx)는, 복수의 스텝업 신호(Rx)와 복수의 서스테인 신호(Sx)를 포함할 수 있다.
이때, 복수의 스텝업 신호(Rx)는, 단계적으로 증가하는 7개의 스텝업 신호를 포함하고, 복수의 서스테인 신호(Sx)는, 7개의 일정 레벨의 기본 가중 신호(Ux)를 포함할 수 있다.
한편, 제1 가중 신호(W1x)는, 1개의 기본 가중 신호(Ux)를 포함할 수 있다.
즉, 제1 데이터 신호(D1x)는, 단계적으로 증가하는 7개의 스텝업 신호와 8개이 기본 가중 신호(Ux)를 포함할 수 있다.
한편, 구동 제어부(285)는, 입력 계조가 2인 경우, 제1 서브 프레임 기간(Subframe 1) 동안, 오프셋 신호(OFx)와 제2 가중 신호(W2x)를 포함하는 제2 데이터 신호(D2x)를 출력할 수 있다.
즉, 제2 데이터 신호(D2x)는, 제1 데이터 신호(D1x) 보다 1개의 기본 가중 신호(Ux)를 더 포함할 수 있다.
한편, 구동 제어부(285)는, 입력 계조가 12인 경우, 제1 서브 프레임 기간(Subframe 1) 동안, 오프셋 신호(OFx)와 제12 가중 신호(W12x)를 포함하는 제2 데이터 신호(D12x)를 출력할 수 있다.
이때의 제12 가중 신호(W12x)는, 12개의 기본 가중 신호(Ux)를 포함할 수 있다.
한편, 구동 제어부(285)는, 입력 계조가 13인 경우, 제1 서브 프레임 기간(Subframe 1) 동안, 오프셋 신호(OFx)와 제12 가중 신호(W12x)를 포함하는 데이터 신호(D13xa)를 출력하고, 제2 서브 프레임 기간(Subframe 2) 동안, 오프셋 신호(OFx)와 1개의 기본 가중 신호(Ux)를 포함하는 데이터 신호(D13xb)를 출력할 수 있다.
입력 계조가 12인 경우와 13인 경우를 비교하면, 오프셋 신호(OFx)와 1개의 기본 가중 신호(Ux)를 포함하는 데이터 신호(D13xb)가 더 출력되게 된다.
한편, 구동 제어부(285)는, 입력 계조가 24인 경우, 제1 서브 프레임 기간(Subframe 1) 동안, 오프셋 신호(OFx)와 제12 가중 신호(W12x)를 포함하는 데이터 신호(D24xa)를 출력하고, 제2 서브 프레임 기간(Subframe 2) 동안, 오프셋 신호(OFx)와 제12 가중 신호(W12x)를 포함하는 데이터 신호(D24xb)를 출력할 수 있다.
한편, 구동 제어부(285)는, 입력 계조가 25인 경우, 제1 서브 프레임 기간(Subframe 1) 동안, 오프셋 신호(OFx)와 제12 가중 신호(W12x)를 포함하는 데이터 신호(D25xa)를 출력하고, 제2 서브 프레임 기간(Subframe 2) 동안, 오프셋 신호(OFx)와 제12 가중 신호(W12x)를 포함하는 데이터 신호(D25xb)를 출력하고, 제3 서브 프레임 기간(Subframe 3) 동안, 오프셋 신호(OFx)와 1개의 기본 가중 신호(Ux)를 포함하는 데이터 신호(D25xc)를 출력할 수 있다.
입력 계조가 24인 경우와 25인 경우를 비교하면, 오프셋 신호(OFx)와 1개의 기본 가중 신호(Ux)를 포함하는 데이터 신호(D25xc)가 더 출력되게 된다.
한편, 구동 제어부(285)는, 입력 계조가 36인 경우, 제1 서브 프레임 기간(Subframe 1) 동안, 오프셋 신호(OFx)와 제12 가중 신호(W12x)를 포함하는 데이터 신호(D36xa)를 출력하고, 제2 서브 프레임 기간(Subframe 2) 동안, 오프셋 신호(OFx)와 제12 가중 신호(W12x)를 포함하는 데이터 신호(D36xb), 제3 서브 프레임 기간(Subframe 3) 동안, 오프셋 신호(OFx)와 제12 가중 신호(W12x)를 포함하는 데이터 신호(D36xc)를 출력할 수 있다.
한편, 구동 제어부(285)는, 입력 계조가 37인 경우, 제1 서브 프레임 기간(Subframe 1) 동안, 오프셋 신호(OFx)와 제12 가중 신호(W12x)를 포함하는 데이터 신호(D37xa)를 출력하고, 제2 서브 프레임 기간(Subframe 2) 동안, 오프셋 신호(OFx)와 제12 가중 신호(W12x)를 포함하는 데이터 신호(D37xb)를 출력하고, 제3 서브 프레임 기간(Subframe 3) 동안, 오프셋 신호(OFx)와 제12 가중 신호(W12x)를 포함하는 데이터 신호(D37xc)를 출력하고, 제4 서브 프레임 기간(Subframe 4) 동안, 오프셋 신호(OFx)와 1개의 기본 가중 신호(Ux)를 포함하는 데이터 신호(D37xd)를 출력할 수 있다.
입력 계조가 36인 경우와 37인 경우를 비교하면, 오프셋 신호(OFx)와 1개의 기본 가중 신호(Ux)를 포함하는 데이터 신호(D37xd)가 더 출력되게 된다.
도 8a의 방식에 의하면, 서브 프레임의 개수가 증가할때 마다, 오프셋 신호(OFx)와 1개의 기본 가중 신호(Ux) 만큼의 데이터 신호가 더 인가된다.
예를 들어, 오프셋 신호(OFx)에 의한 휘도가 대략 0.5 니트이고, 1개의 기본 가중 신호(Ux)에 의한 휘도가 0.04 니트라고 할때, 서브 프레임의 개수가 변화할때마다, 0.04 니트의 변화가 아닌, 0.54 니트의 변화가 발생한다. 이에 따라, 계조에 따른 휘도의 선형성이 상당히 깨지는 문제가 있다.
도 8b는 본 개시와 관련한 서브 프레임 구동 방식의 다른 예를 도시한다.
도면을 참조하면, 입력 계조는 1 내지 39까지 단계적으로 가변될 수 있다.
입력 계조의 표현을 위해, 패시브 매트릭스의 구동 방식에 의하면, 복수의 서브 프레임 기간 동안, 데이터 신호를 출력한다.
구동 제어부(285)는, 입력 계조가 1인 경우, 제1 서브 프레임 기간(Subframe 1) 동안, 오프셋 신호(OFy)와 제1 가중 신호(W1y)를 포함하는 제1 데이터 신호(D1y)를 출력할 수 있다.
한편, 오프셋 신호(OFy)는, 복수의 스텝업 신호(Ry)와 복수의 서스테인 신호(Sy)를 포함할 수 있다.
이때, 복수의 스텝업 신호(Ry)는, 단계적으로 증가하는 7개의 스텝업 신호를 포함하고, 복수의 서스테인 신호(Sy)는, 7개의 일정 레벨의 기본 가중 신호(Uy)를 포함할 수 있다.
한편, 제1 가중 신호(W1y)는, 1개의 기본 가중 신호(Uy)를 포함할 수 있다.
즉, 제1 데이터 신호(D1y)는, 단계적으로 증가하는 7개의 스텝업 신호와 8개이 기본 가중 신호(Uy)를 포함할 수 있다.
한편, 구동 제어부(285)는, 입력 계조가 2인 경우, 제1 서브 프레임 기간(Subframe 1) 동안, 오프셋 신호(OFy)와 제2 가중 신호(W2y)를 포함하는 제2 데이터 신호(D2y)를 출력할 수 있다.
즉, 제2 데이터 신호(D2y)는, 제1 데이터 신호(D1y) 보다 1개의 기본 가중 신호(Uy)를 더 포함할 수 있다.
한편, 구동 제어부(285)는, 입력 계조가 23인 경우, 제1 서브 프레임 기간(Subframe 1) 동안, 오프셋 신호(OFy)와 제23 가중 신호(W23y)를 포함하는 제23 데이터 신호(D23y)를 출력할 수 있다.
이때의 제23 가중 신호(W12y)는, 23개의 기본 가중 신호(Uy)를 포함할 수 있다.
한편, 구동 제어부(285)는, 입력 계조가 24인 경우, 제1 서브 프레임 기간(Subframe 1) 동안, 오프셋 신호(OFy)와 제12 가중 신호(W12y)를 포함하는 데이터 신호(D24ya)를 출력하고, 제2 서브 프레임 기간(Subframe 2) 동안, 오프셋 신호(OFy)와 제12 가중 신호(W12y)를 포함하는 데이터 신호(D24xb)를 출력할 수 있다.
이때의, 제12 가중 신호(W12y)는, 12개의 기본 가중 신호(Uy)를 포함할 수 있다.
입력 계조가 23인 경우와 24인 경우를 비교하면, 오프셋 신호(OFy)와 1개의 기본 가중 신호(Uy)가 더 출력되게 된다.
한편, 구동 제어부(285)는, 입력 계조가 25인 경우, 제1 서브 프레임 기간(Subframe 1) 동안, 오프셋 신호(OFy)와 제13 가중 신호(W12y)를 포함하는 데이터 신호(D25ya)를 출력하고, 제2 서브 프레임 기간(Subframe 2) 동안, 오프셋 신호(OFy)와 제12 가중 신호(W12y)를 포함하는 데이터 신호(D25yb)를 출력할 수 있다.
한편, 구동 제어부(285)는, 입력 계조가 35인 경우, 제1 서브 프레임 기간(Subframe 1) 동안, 오프셋 신호(OFy)와 제18 가중 신호(W18y)를 포함하는 데이터 신호(D35ya)를 출력하고, 제2 서브 프레임 기간(Subframe 2) 동안, 오프셋 신호(OFy)와 제17 가중 신호(W17y)를 포함하는 데이터 신호(D35yb)를 출력할 수 있다.
이때의, 제18 가중 신호(W18y)는, 18개의 기본 가중 신호(Uy)를 포함할 수 있으며, 제17 가중 신호(W17y)는, 17개의 기본 가중 신호(Uy)를 포함할 수 있다.
한편, 구동 제어부(285)는, 입력 계조가 36인 경우, 제1 서브 프레임 기간(Subframe 1) 동안, 오프셋 신호(OFy)와 제12 가중 신호(W18y)를 포함하는 데이터 신호(D36ya)를 출력하고, 제2 서브 프레임 기간(Subframe 2) 동안, 오프셋 신호(OFy)와 제12 가중 신호(W12y)를 포함하는 데이터 신호(D35yb)를 출력하고, 제3 서브 프레임 기간(Subframe 3) 동안, 오프셋 신호(OFy)와 제12 가중 신호(W12y)를 포함하는 데이터 신호(D36yc)를 출력할 수 있다.
입력 계조가 35인 경우와 36인 경우를 비교하면, 오프셋 신호(OFy)와 1개의 기본 가중 신호(Uy)가 더 출력되게 된다.
도 8b의 방식에 의하면, 서브 프레임의 개수가 증가할때 마다, 오프셋 신호(OFy)와 1개의 기본 가중 신호(Uy) 만큼의 데이터 신호가 더 인가된다.
예를 들어, 오프셋 신호(OFy)에 의한 휘도가 대략 0.5 니트이고, 1개의 기본 가중 신호(Uy)에 의한 휘도가 0.04 니트라고 할때, 서브 프레임의 개수가 변화할때마다, 0.04 니트의 변화가 아닌, 0.54 니트의 변화가 발생한다. 이에 따라, 계조에 따른 휘도의 선형성이 상당히 깨지는 문제가 있다.
도 9a 내지 도 9c는 본 개시의 실시예에 따른 영상표시장치의 동작 설명에 참조되는 도면이다.
도 9a는 본 개시의 일 실시예에 따른 영상표시장치의 동작을 나타내는 도면이다.
도면을 참조하면, 도 9a는 본 개시의 일 실시예에 따른 영상표시장치의 서브 프레임 구동 방식의 일예를 도시한다.
도면을 참조하면, 입력 계조는 1 내지 39까지 단계적으로 가변될 수 있다.
입력 계조의 표현을 위해, 패시브 매트릭스의 구동 방식에 의하면, 복수의 서브 프레임 기간 동안, 데이터 신호를 출력한다.
본 개시의 일 실시예에 따른 구동 제어부(285)는, 입력 계조가 1인 경우, 제1 서브 프레임 기간(Subframe 1) 동안, 오프셋 신호(OF)와 제1 가중 신호(W1)를 포함하는 제1 데이터 신호(D1)를 출력한다.
한편, 오프셋 신호(OF)는, 복수의 스텝업 신호(R)와 복수의 서스테인 신호(S)를 포함할 수 있다.
이때, 복수의 스텝업 신호(R)는, 단계적으로 증가하는 7개의 스텝업 신호를 포함하고, 복수의 서스테인 신호(S)는, 8개의 일정 레벨의 기본 가중 신호(U)를 포함할 수 있다.
한편, 제1 가중 신호(W1)는, 1개의 기본 가중 신호(U)를 포함할 수 있다.
즉, 제1 데이터 신호(D1)는, 단계적으로 증가하는 7개의 스텝업 신호와 9개이 기본 가중 신호(U)를 포함할 수 있다.
한편, 오프셋 신호(OF)의 휘도는 대략 0.5 니트(nit)일 수 있으며, 기본 가중 신호(U)의 휘도는 대략 0.04 니트일 수 있다. 따라서, 입력 계조가 1인 경우, 제1 데이터 신호(D1)에 의한 휘도는 대략 0.54 니트일 수 있다.
한편, 구동 제어부(285)는, 입력 계조가 2인 경우, 제1 서브 프레임 기간(Subframe 1) 동안, 오프셋 신호(OF)와 제2 가중 신호(W2)를 포함하는 제2 데이터 신호(D2)를 출력할 수 있다.
즉, 제2 데이터 신호(D2)는, 제1 데이터 신호(D1) 보다 1개의 기본 가중 신호(U)를 더 포함할 수 있다.
따라서, 입력 계조가 2인 경우, 제2 데이터 신호(D2)에 의한 휘도는, 0.54+0.04로서, 대략 0.58 니트일 수 있다.
한편, 구동 제어부(285)는, 입력 계조가 12인 경우, 제1 서브 프레임 기간(Subframe 1) 동안, 오프셋 신호(OF)와 제12 가중 신호(W12)를 포함하는 제12 데이터 신호(D12)를 출력할 수 있다.
이때의 제12 가중 신호(W12)는, 12개의 기본 가중 신호(U)를 포함할 수 있다.
즉, 입력 계조가 12인 경우, 제12 데이터 신호(D12)에 의한 휘도는, 0.5+0.04*12로서, 대략 0.98 니트일 수 있다.
한편, 구동 제어부(285)는, 입력 계조가 13인 경우, 제1 서브 프레임 기간(Subframe 1) 동안, 오프셋 신호(OF)만을 포함하는 데이터 신호(D13a)를 출력하고, 제2 서브 프레임 기간(Subframe 2) 동안, 오프셋 신호(OF)만을 포함하는 데이터 신호(D13b)를 출력할 수 있다.
입력 계조가 13인 경우를 입력 계조가 12인 경우와 비교하면, 오프셋 신호(OF)의 개수는 2개로 1개 증가하였으나, 12개의 기본 가중 신호(U)가 생략되게 된다.
즉, 입력 계조가 13인 경우, 제1 서브 프레임 기간(Subframe 1) 동안의 데이터 신호(D13a)와, 제2 서브 프레임 기간(Subframe 2) 동안의 데이터 신호(D13b)를 포함하는 제13 데이터 신호(D13)에 의한 휘도는, 0.5+0.5로서, 대략 1.0 니트일 수 있다.
즉, 입력 계조가 13인 경우는, 입력 계조가 12인 경우에 비해, 대략 0.02 니트의 휘도가 증가하게 된다.
한편, 구동 제어부(285)는, 입력 계조가 14인 경우, 제1 서브 프레임 기간(Subframe 1) 동안, 오프셋 신호(OF)와 제1 가중 신호(W1)를 포함하는 데이터 신호(D14a)를 출력하고, 제2 서브 프레임 기간(Subframe 2) 동안, 오프셋 신호(OF)만을 포함하는 데이터 신호(D14b)를 출력할 수 있다.
한편, 입력 계조가 14인 경우, 제14 데이터 신호(D14)에 의한 휘도는, 2*0.5+0.04로서, 대략 1.04 니트일 수 있다.
한편, 구동 제어부(285)는, 입력 계조가 15인 경우, 제1 서브 프레임 기간(Subframe 1) 동안, 오프셋 신호(OF)와 제1 가중 신호(W1)를 포함하는 데이터 신호(D15a)를 출력하고, 제2 서브 프레임 기간(Subframe 2) 동안, 오프셋 신호(OF)와 제1 가중 신호(W1)를 포함하는 데이터 신호(D15b)를 출력할 수 있다.
한편, 제1 가중 신호(W1)는, 1개의 기본 가중 신호(U)를 포함할 수 있다.
한편, 입력 계조가 12인 경우, 제12 데이터 신호(D12)에 의한 휘도는, 2*0.5+0.04*2로서, 대략 1.08 니트일 수 있다.
한편, 구동 제어부(285)는, 입력 계조가 25인 경우, 제1 서브 프레임 기간(Subframe 1) 동안, 오프셋 신호(OF)와 제6 가중 신호(W6)를 포함하는 데이터 신호(D25a)를 출력하고, 제2 서브 프레임 기간(Subframe 2) 동안, 오프셋 신호(OF)와 제6 가중 신호(W6)를 포함하는 데이터 신호(D25b)를 출력할 수 있다.
이때의 제6 가중 신호(W6)는, 6개의 기본 가중 신호(U)를 포함할 수 있다.
한편, 입력 계조가 25인 경우, 제25 데이터 신호(D25)에 의한 휘도는, 2*0.5+0.04*12로서, 대략 1.48 니트일 수 있다.
한편, 구동 제어부(285)는, 입력 계조가 26인 경우, 제1 서브 프레임 기간(Subframe 1) 동안, 오프셋 신호(OF)만을 포함하는 데이터 신호(D26a)를 출력하고, 제2 서브 프레임 기간(Subframe 2) 동안, 오프셋 신호(OF)만을 포함하는 데이터 신호(D26b)를 출력하고, 제3 서브 프레임 기간(Subframe 3) 동안, 오프셋 신호(OF)만을 포함하는 데이터 신호(D26c)를 출력할 수 있다.
입력 계조가 26인 경우를 입력 계조가 25인 경우와 비교하면, 오프셋 신호(OF)의 개수는 3개로 1개 증가하였으나, 12개의 기본 가중 신호(U)가 생략되게 된다.
즉, 입력 계조가 26인 경우, 제1 서브 프레임 기간(Subframe 1) 동안의 데이터 신호(D26a)와, 제2 서브 프레임 기간(Subframe 2) 동안의 데이터 신호(D26b)와, 제3 서브 프레임 기간(Subframe 3) 동안의 데이터 신호(D26c)를 포함하는 제26 데이터 신호(D26)에 의한 휘도는, 0.5+0.5+0.5로서, 대략 1.5 니트일 수 있다.
즉, 입력 계조가 26인 경우는, 입력 계조가 25인 경우에 비해, 대략 0.02 니트의 휘도가 증가하게 된다.
한편, 구동 제어부(285)는, 입력 계조가 38인 경우, 제1 서브 프레임 기간(Subframe 1) 동안, 오프셋 신호(OF)와 제4 가중 신호(W4)를 포함하는 데이터 신호(D38a)를 출력하고, 제2 서브 프레임 기간(Subframe 2) 동안, 오프셋 신호(OF)와 제4 가중 신호(W4)를 포함하는 데이터 신호(D38b)를 출력하고, 제3 서브 프레임 기간(Subframe 3) 동안, 오프셋 신호(OF)와 제4 가중 신호(W4)를 포함하는 데이터 신호(D38c)를 출력할 수 있다.
이때의 제4 가중 신호(W4)는, 4개의 기본 가중 신호(U)를 포함할 수 있다.
한편, 입력 계조가 38인 경우, 제38 데이터 신호(D38)에 의한 휘도는, 3*0.5+0.04*12로서, 대략 1.98 니트일 수 있다.
한편, 구동 제어부(285)는, 입력 계조가 39인 경우, 제1 서브 프레임 기간(Subframe 1) 동안, 오프셋 신호(OF)만을 포함하는 데이터 신호(D39a)를 출력하고, 제2 서브 프레임 기간(Subframe 2) 동안, 오프셋 신호(OF)만을 포함하는 데이터 신호(D39b)를 출력하고, 제3 서브 프레임 기간(Subframe 3) 동안, 오프셋 신호(OF)만을 포함하는 데이터 신호(D39c)를 출력하고, 제4 서브 프레임 기간(Subframe 4) 동안, 오프셋 신호(OF)만을 포함하는 데이터 신호(D39d)할 수 있다.
입력 계조가 39인 경우를 입력 계조가 38인 경우와 비교하면, 오프셋 신호(OF)의 개수는 4개로 1개 증가하였으나, 12개의 기본 가중 신호(U)가 생략되게 된다.
즉, 입력 계조가 39인 경우, 제1 서브 프레임 기간(Subframe 1) 동안의 데이터 신호(D39a)와, 제2 서브 프레임 기간(Subframe 2) 동안의 데이터 신호(D39b)와, 제3 서브 프레임 기간(Subframe 3) 동안의 데이터 신호(D39c)와, 제4 서브 프레임 기간(Subframe 4) 동안의 데이터 신호(D39d)를 포함하는 제39 데이터 신호(D39)에 의한 휘도는, 0.5+0.5+0.5+0.5로서, 대략 2.0 니트일 수 있다.
즉, 입력 계조가 39인 경우는, 입력 계조가 38인 경우에 비해, 대략 0.02 니트의 휘도가 증가하게 된다.
도 9a와 같은 방식에 의하면, 기본 가중 신호(U)를 1개씩 증가시키다가, 총 12개의 기본 가중 신호(U)에 도달하면, 서브 프레임 기간의 개수를 증가시키면서, 기본 가중 신호의 부가를 생략하고 오프셋 신호만을 인가하게 된다. 이에 따라, 계조에 따른 휘도의 선형성을 유지할 수 있게 된다. 특히, 저계조에서 휘도의 선형성을 유지하면서 플리커를 저감할 수 있게 된다.
본 개시의 일 실시예에 따른 영상표시장치(100) 내의 구동 제어부(285)는, 입력 계조가 n인 경우, 제1 데이터 신호(Dn)를 출력하고, 입력 계조가 n+1인 경우, 제1 데이터 신호(Dn) 보다 제1 레벨의 휘도가 증가되는 제2 데이터 신호(Dn+1)를 출력하고, 입력 게조가 n+2이며, 서브 프레임 기간의 개수 증가가 필요한 경우, 제1 레벨 이하인 제2 레벨의 휘도가 증가되는 제3 데이터 신호를 출력한다. 이에 따라, 계조에 따른 휘도의 선형성을 유지할 수 있게 된다.
한편, 구동 제어부(285)는, 입력 계조가 n+1인 경우, 제1 서브 프레임 기간(Subframe 1) 동안, 오프셋 신호(OF)와 n+1개의 기본 가중 신호(U)를 구비하는 제2 데이터 신호(Dn+1)를 출력하고, 입력 계조가 n+2이며, 서브 프레임 기간의 개수 증가가 필요한 경우, 제1 서브 프레임 기간(Subframe 1) 동안, 오프셋 신호(OF)를 포함하는 제4 데이터 신호를 출력하고, 제1 서브 프레임 기간(Subframe 1) 이후의 제2 서브 프레임 기간(Subframe 2) 동안, 오프셋 신호(OF)를 포함하는 제4 데이터 신호를 출력할 수 있다
예를 들어, n 입력 계조에서, n이 11인 경우, 입력 계조 11의 표현을 위해, 구동 제어부(285)는, 1개의 오프셋 신호(OF)와, 11개의 기본 가중 신호(U)를 포함하는 제11 데이터 신호를 출력하고, 이때의 제11 데이터 신호에 의한 휘도는, 0.5+0.04*11로서, 대략 0.94 니트일 수 있다.
한편, n+1 입력 계조에서, n이 11인 경우, 입력 계조 12의 표현을 위해, 구동 제어부(285)는, 1개의 오프셋 신호(OF)와, 12개의 기본 가중 신호(U)를 포함하는 제12 데이터 신호를 출력하고, 이때의 제12 데이터 신호에 의한 휘도는, 0.5+0.04*12로서, 대략 0.98 니트일 수 있다.
한편, n+2 입력 계조에서, n이 11인 경우, 입력 계조 13의 표현을 위해, 구동 제어부(285)는, 제1 서브 프레임 기간(Subframe 1) 동안, 오프셋 신호(OF)만을 포함하고, 제2 서브 프레임 기간(Subframe 2) 동안, 오프셋 신호(OF)만을 포함하는 제13 데이터 신호를 출력한다.
이때의 제13 데이터 신호에 의한 휘도는, 2*0.5로서, 대략 1.0 니트일 수 있다.
한편, 구동 제어부(285)는, 입력 계조가 n+3인 경우, 제1 서브 프레임 기간(Subframe 1) 동안, 오프셋 신호(OF)와 1개의 기본 가중 신호(U)를 포함하는 데이터 신호를 출력하고, 제1 서브 프레임 기간(Subframe 1) 이후의 제2 서브 프레임 기간(Subframe 2) 동안, 오프셋 신호(OF)만을 포함하는 데이터 신호를 출력할 수 있다.
예를 들어, n+3 입력 계조에서, n이 11인 경우, 입력 계조 14의 표현을 위해, 구동 제어부(285)는, 제1 서브 프레임 기간(Subframe 1) 동안, 오프셋 신호(OF)와 1 개의 기본 가중 신호(U)를 포함하고, 제2 서브 프레임 기간(Subframe 2) 동안, 오프셋 신호(OF)만을 포함하는 제14 데이터 신호를 출력한다.
이때의 제14 데이터 신호에 의한 휘도는, 2*0.5+0.04로서, 대략 1.04 니트일 수 있다.
한편, 오프셋 신호(OF)는, 복수의 스텝업 신호(R)와 복수의 서스테인 신호(S)를 포함하며, 입력 계조가 n+1인 경우, 복수의 서스테인 신호(S)의 개수 보다, 기본 가중 신호(U)의 개수가 더 많을 수 있다.
예를 들어, n+1 입력 계조에서, n이 11인 경우, 입력 계조 12의 표현을 위해, 구동 제어부(285)는, 제1 서브 프레임 기간(Subframe 1) 동안, 오프셋 신호(OF)와 12 개의 기본 가중 신호(U)를 포함하는 제12 데이터 신호를 출력한다.
이때, 제12 데이터 신호에는, 9개의 기본 가중 신호(U)에 대응하는 서스테인 신호(S)와, 12개의 기본 가중 신호(U)가 포함되므로, 복수의 서스테인 신호(S)의 개수 보다, 기본 가중 신호(U)의 개수가 더 많을 수 있다.
한편, 오프셋 신호(OF)는, 복수의 스텝업 신호(R)와 복수의 서스테인 신호(S)를 포함하며, 스텝업 신호(R)의 개수 보다 서스테인 신호(S)의 개수가 더 많을 수 있다.
즉, 오프셋 신호(OF)는, 7개의 스텝업 신호와 9개이 기본 가중 신호(U)를 포함할 수 있으며, 이에 따라, 텝업 신호(R)의 개수 보다 서스테인 신호(S)의 개수가 더 많을 수 있다.
한편, 구동 제어부(285)는, 입력 계조가 n+1이하인 경우, 제1 서브 프레임 기간(Subframe 1) 동안에만, 발광 다이오드가 발광되도록 제어할 수 있다.
예를 들어, n이 11 이하인 경우, 즉, 입력 계조가 12이하인 경우, 구동 제어부(285)는, 제1 서브 프레임 기간(Subframe 1) 동안에만, 발광 다이오드가 발광되도록 제어할 수 있다.
한편, 구동 제어부(285)는, 입력 계조가 m인 경우, 제1 서브 프레임 기간(Subframe 1) 동안, 오프셋 신호(OF)와 a개의 기본 가중 신호(U)를 구비하는 제6 데이터 신호를 출력하고, 제2 서브 프레임 기간(Subframe 2) 동안, 오프셋 신호(OF)와 a개의 기본 가중 신호(U)를 구비하는 제6 데이터 신호를 출력할 수 있다.
한편, 구동 제어부(285)는, 입력 계조가 m+1이며, 서브 프레임 기간의 개수 증가가 필요한 경우, 제1 서브 프레임 기간(Subframe 1), 제2 서브 프레임 기간(Subframe 2), 및 제2 서브 프레임 기간(Subframe 2) 이후의 제3 서브 프레임 기간 동안, 오프셋 신호(OF)를 포함하는 제4 데이터 신호를 출력할 수 있다.
이때의 m은 25일 수 있으며, a는 6일 수 있다.
즉, 구동 제어부(285)는, 입력 계조가 m=25인 경우, 제1 서브 프레임 기간(Subframe 1) 동안, 오프셋 신호(OF)와 6개의 기본 가중 신호(U)를 구비하는 데이터 신호를 출력하고, 제2 서브 프레임 기간(Subframe 2) 동안, 오프셋 신호(OF)와 6개의 기본 가중 신호(U)를 구비하는 데이터 신호를 출력할 수 있다.
한편, 구동 제어부(285)는, 입력 계조가 m+1=26이며, 서브 프레임 기간의 개수 증가가 필요한 경우, 제1 서브 프레임 기간(Subframe 1), 제2 서브 프레임 기간(Subframe 2), 및 제2 서브 프레임 기간(Subframe 2) 이후의 제3 서브 프레임 기간 동안, 오프셋 신호(OF)만을 포함하는 데이터 신호를 각각 출력할 수 있다. 이에 따라, 계조에 따른 휘도의 선형성을 유지할 수 있게 된다.
한편, 구동 제어부(285)는, 입력 계조가 m+2=27인 경우, 제1 서브 프레임 기간(Subframe 1) 동안, 오프셋 신호(OF)와 1개의 기본 가중 신호(U)를 포함하는 데이터 신호를 출력하고, 제2 서브 프레임 기간(Subframe 2), 및 제3 서브 프레임 기간 동안, 오프셋 신호(OF)만을 포함하는 데이터 신호를 출력할 수 있다. 이에 따라, 계조에 따른 휘도의 선형성을 유지할 수 있게 된다.
한편, 오프셋 신호(OF)는, 복수의 스텝업 신호(R)와 복수의 서스테인 신호(S)를 포함하며, 입력 계조가 m=25인 경우, 복수의 서스테인 신호(S)의 개수 보다, a=6개의 기본 가중 신호(U)의 개수가 더 적을 수 있다.
한편, 구동 제어부(285)는, 입력 게조가 n+2이며, 서브 프레임 기간의 개수 증가가 필요한 경우, 제1 레벨 미만인 제2 레벨의 휘도가 증가되는 데이터 신호를 출력할 수 있다. 이에 따라, 계조에 따른 휘도의 선형성을 유지할 수 있게 된다.
예를 들어, 구동 제어부(285)는, n이 11이며, 입력 게조가 n+2인 13이고, 서브 프레임 기간의 개수 증가가 필요한 경우, 제1 레벨 미만인 제2 레벨의 휘도가 증가되는 데이터 신호를 출력할 수 있다.
이때의 제1 레벨은 0.04 니트이고, 제2 레벨은 0.02 니트일 수 있다.
한편, 구동 제어부(285)는, 입력 계조의 순차 증가시, 데이터 신호의 휘도 레벨이 선형적으로 순차 증가하도록 제어할 수 있다. 이에 따라, 계조에 따른 휘도의 선형성을 유지할 수 있게 된다.
한편, 본 개시의 다른 실시예에 따른 구동 제어부(285)는, 제1 개수의 서브 프레임 기간 동안, 오프셋 신호(OF)와 가중 신호를 구비하는 데이터 신호를 출력하다가, 서브 프레임의 개수 증가가 필요한 경우, 오프셋 신호(OF)만을 구비하는 데이터 신호를 제2 개수의 서브 프레임 기간 동안 출력한다. 이에 따라, 계조에 따른 휘도의 선형성을 유지할 수 있게 된다.
도 9a에서, 입력 계조가 12인 경우, 1개의 서브 프레임 기간 동안, 오프셋 신호(OF)와 가중 신호를 구비하는 데이터 신호를 출력하고, 입력 계조가 13인 경우, 2개의 서브 프레임 기간 동안 오프셋 신호(OF)만을 구비하는 데이터 신호를 각각 출력한다.
한편, 도 9a에서, 입력 계조가 25인 경우, 2개의 서브 프레임 기간 동안, 오프셋 신호(OF)와 가중 신호를 구비하는 데이터 신호를 출력하고, 입력 계조가 26인 경우, 3개의 서브 프레임 기간 동안 오프셋 신호(OF)만을 구비하는 데이터 신호를 각각 출력한다.
한편, 도 9a에서, 입력 계조가 38인 경우, 3개의 서브 프레임 기간 동안, 오프셋 신호(OF)와 가중 신호를 구비하는 데이터 신호를 출력하고, 입력 계조가 39인 경우, 4개의 서브 프레임 기간 동안 오프셋 신호(OF)만을 구비하는 데이터 신호를 각각 출력한다.
도 9b 내지 도 9c는 도 9a의 설명에 참조되는 도면이다.
도 9b는 도 8a 또는 도 8b의 구동 방식에 따른 입력 계조 대비 휘도 곡선(SLx)과, 도 9a의 구동 방식에 따른 입력 계조 대비 휘도 곡선(SLxa)을 예시한다.
도면을 참조하면, 본 개시의 실시예에 따른, 입력 계조 대비 휘도 곡선(SLxa)은, 전 계조에 걸쳐, 데이터 신호의 휘도 레벨이 선형적으로 순차 증가할 수 있다.
즉, 본 개시의 실시예에 따른, 구동 제어부(285)는, 입력 계조의 순차 증가시, 데이터 신호의 휘도 레벨이 선형적으로 순차 증가하도록 제어할 수 있다.
한편, 도 8a 또는 도 8b의 구동 방식에 따른 입력 계조 대비 휘도 곡선(SLx)에 의하면, 입려 계조가 500에서 1000 사이인 경우, 휘도 증가량이 가변되는 구간이 발생한다. 이에 따라, 도 8a 또는 도 8b의 구동 방식에 따른 입력 계조 대비 휘도 곡선(SLx)에 의하면, 계조에 따른 휘도의 선형성을 유지할 수 없게 된다.
도 9c는 도 9b의 입력 계조 대비 휘도 곡선(SLx)과, 입력 계조 대비 휘도 곡선(SLxa)의 저계조 영역(Ara)을 확대한 도면이다.
도면을 참조하면, 입력 계조가 200 이하인 경우, 도 8a 또는 도 8b의 구동 방식에 따른 입력 계조 대비 휘도 곡선(SLx)에 의하면, 계조에 따른 휘도의 선형성이 깨지는 경우가 발생한다.
한편, 본 개시의 실시예에 따르면, 입력 계조 대비 휘도 곡선(SLxa)에서는, 입력 계조가 200 이하인 경우에도, 계조에 따른 휘도의 선형성을 유지하게 된다.
이에 따라, 본 개시의 실시예에 따른 입력 계조 대비 휘도 곡선(SLxa)에 의하면, 저계조에서 휘도의 선형성을 유지하면서 플리커를 저감할 수 있게 된다.
도 10a 내지 도 10b는 본 개시와 관련한 영상표시장치의 동작 설명에 참조되는 도면이다.
도 10a는 구동 제어부에 입력되는 영상 신호의 입력 계조 대비 발광 다이오드의 휘도의 일예를 도시하는 도면이다.
도면을 참조하면, 가로축은 구동 제어부에 입력되는 영상 신호의 입력 계조를 나타내며, 세로축은 발광 다이오드의 휘도를 나타낼 수 있다.
도면에서의 GRxm은 입력 계조 대비 실제 발광 다이오드의 휘도를 나타낼 수 있다.
한편, 영상 신호의 입력 계조가 Prxa인 경우, 캘리브레이션 측정이 수행될 수 있다.
한편, 영상 신호의 입력 계조가 Prxb인 경우, 복수의 서브 프레임 기간에 각각 입력 계조가 할당될 수 있다. 즉, 입력 계조가 Prxb인 경우, 처음으로, 복수의 서브 프레임 기간에 각각 입력 계조가 할당될 수 있다.
Prxa의 입력 계조에서의 발광 다이오드의 휘도가 Lx1인 경우, 신호 처리 장치(170) 또는 구동 제어부(285)는, GRxa와 같은 그래프와 같은, 입력 계조 대비 휘도의 증가량을 연산할 수 있다.
한편, Prxa의 입력 계조에서의 발광 다이오드의 휘도가 Lx2인 경우, 신호 처리 장치(170) 또는 구동 제어부(285)는, GRxb와 같은 그래프와 같은, 입력 계조 대비 휘도의 증가량을 연산할 수 있다.
신호 처리 장치(170) 또는 구동 제어부(285)는, GRxa 또는 GRxb와 같은 그래프에 기초하여, 발광 다이오드를 발광시키는 경우, 도면에서와 같이, 입력 계조 대비 실제 발광 다이오드의 휘도인 GRxm과 상당한 차이를 보이게 된다.
예를 들어, GRxa의 그래프는, GRxm에 비추어, 입력 계조 대비 발광 다이오드의 휘도가 전 계조 영역에서 낮아지는 문제가 있다. 나아가, 입력 계조가 Prxb 부근인 경우, 휘도 균일성(uniformity)가 상당히 깨지는 문제가 있다.
한편, GRxb의 그래프는, GRxm에 비추어, 저계조 표현력이 부족하며, 중계조 또는 고계조 표현이 높아지는 문제가 있다. 나아가, 입력 계조가 Prxb 부근인 경우, 휘도 균일성(uniformity)가 상당히 깨지는 문제가 있다.
도 10b는 구동 제어부에 입력되는 영상 신호의 입력 계조 대비 발광 다이오드의 휘도의 다른 예를 도시하는 도면이다.
도면을 참조하면, 가로축은 구동 제어부에 입력되는 영상 신호의 입력 계조를 나타내며, 세로축은 발광 다이오드의 휘도를 나타낼 수 있다.
도면에서의 GRyn은 제1 픽셀(PTy1)의 입력 계조 대비 실제 발광 다이오드의 휘도를 나타낼 수 있다.
도면에서의 GRyc은 제2 픽셀(PTy2)의 입력 계조 대비 실제 발광 다이오드의 휘도를 나타낼 수 있다.
한편, 영상 신호의 입력 계조가 Prya인 경우, 캘리브레이션 측정이 수행될 수 있다.
한편, 영상 신호의 입력 계조가 Pryb인 경우, 복수의 서브 프레임 기간에 각각 입력 계조가 할당될 수 있다. 즉, 입력 계조가 Pryb인 경우, 처음으로, 복수의 서브 프레임 기간에 각각 입력 계조가 할당될 수 있다.
한편, 영상 신호의 입력 계조가 Pryb인 경우, 캘리브레이션 측정이 수행될 수 있다. 즉, 도 10a와 달리, 2회의 캘리브레이션 측정이 수행될 수 있다.
Prya의 입력 계조에서의 발광 다이오드의 휘도가 Ly1인 경우, 신호 처리 장치(170) 또는 구동 제어부(285)는, GRya와 같은 그래프와 같은, 입력 계조 대비 휘도의 증가량을 연산할 수 있다.
한편, Prya의 입력 계조에서의 발광 다이오드의 휘도가 Ly2인 경우, 신호 처리 장치(170) 또는 구동 제어부(285)는, GRyb와 같은 그래프와 같은, 입력 계조 대비 휘도의 증가량을 연산할 수 있다.
신호 처리 장치(170) 또는 구동 제어부(285)는, GRya 또는 GRyb와 같은 그래프에 기초하여, 발광 다이오드를 발광시키는 경우, 도면에서와 같이, 입력 계조 대비 실제 발광 다이오드의 휘도인 GRyn과 상당한 차이를 보이게 된다.
예를 들어, GRya의 그래프는, GRyn 또는 GRyv에 비추어, 입력 계조 대비 발광 다이오드의 휘도가 전 계조 영역에서 낮아지는 문제가 있다. 나아가, 입력 계조가 Pryb 부근인 경우, 휘도 균일성(uniformity)가 상당히 깨지는 문제가 있다.
한편, GRyb의 그래프는, GRyn에 비추어, 저계조 표현력이 부족하며, 중계조 또는 고계조 표현이 높아지는 문제가 있다. 나아가, 입력 계조가 Pryb 부근인 경우, 휘도 균일성(uniformity)가 상당히 깨지는 문제가 있다.
한편, 도 10b와 같이, 2회의 캘리브레이션 측정시, 입력 계조가 Pryb인 경우, 저계조이므로, 휘도 측정 등이 용이하지 않다는 단점이 있다.
도 10c는 도 10a 또는 도 10b의 동작과 관련된 신호 처리 장치의 내부 블록도의 일예이다.
도면을 참조하면, 본 발명과 관련된 신호 처리 장치(170x)는, 픽셀 게인 연산부(1014)와, 펄스 길이 연산부(1016) 및 합성부(1020)를 구비할 수 있다.
픽셀 게인 연산부(1014)는, 도 10a의 GRxa 또는 GRxb 와 같은 그래프의 기울기를 연산할 수 있다.
한편, 도 10b의 GRya 또는 GRyb 와 같은 그래프의 기울기를 연산할 수 있다.
즉, 픽셀 게인 연산부(1014)는, 입력 계조 대비 발광 다이오드의 휘도의 증가량을 연산할 수 있다.
펄스 길이 연산부(1016)는, 입력 계조에 따라, 구동 제어부(285)에서 출력되는 데이터 신호의 펄스폭 길이(pulse length)를 연산할 수 있다.
한편, 펄스 길이 연산부(1016)는, 데이터 신호가 펄스 폭 가변(PWM) 기반의 신호인 경우, PWM 펄스의 펄스폭 길이를 연산할 수 있다.
다음, 합성부(1020)는, 픽셀 게인 연산부(1014)의 출력과, 펄스 길이 연산부(1016)의 출력에 기초하여, 입력 계조에 따른 영상 신호(SGX)를 출력할 수 있다. 이때의 영상 신호(SGX)는, 구동 제어부(285)로 입력될 수 있다.
한편, 도 10c의 구동 방식에 의하면, 도 10a 또는 도 10b의 설명에서와 같이, 입력 계조 대비 발광 다이오드의 휘도의 균일성이 깨지는 문제거 있으며, 특히, 입려 계조가, Prcb 또는 Pryb 부근인 경우, 휘도 균일성(uniformity)가 상당히 깨지는 문제가 있다.
도 11은 본 개시의 일 실시예에 따른 영상표시장치의 동작을 나타내는 도면이다.
도면을 참조하면, 본 개시의 일 실시예에 따른 영상표시장치(100) 내의 신호 처리 장치(170)는, 픽셀 게인을 연산할 수 있다(S1110).
예를 들어, 본 개시의 일 실시예에 따른 신호 처리 장치(170)는, 영상 신호에 기초하여 픽셀 게인을 연산할 수 있다.
구체적으로, 신호 처리 장치(170)는, 입력 계조 대비 발광 다이오드의 휘도의 증가량을 연산할 수 있다.
그리고, 신호 처리 장치(170)는, 발광 다이오드의 휘도의 증가량과 기준 증가량의 비율인 픽셀 게인을 연산할 수 있다.
다음, 신호 처리 장치(170)는, 계조 비율을 연산할 수 있다(S1120).
예를 들어, 신호 처리 장치(170)는, 기준 레벨 이하인 저계조와 기준 레벨 초과인 고계조의 비율(R)을 연산할 수 있다.
구체적으로, 신호 처리 장치(170)는, 기준 레벨 초과인 고계조 대비 기준 레벨 이하인 저계조의 비율(R)을 연산할 수 있다.
다음, 신호 처리 장치(170)는, 데이터 신호의 펄스폭 길이(pulse length)를 연산할 수 있다(S1130).
예를 들어, 신호 처리 장치(170)는, 데이터 신호가 펄스 폭 가변(PWM) 기반의 신호인 경우, PWM 펄스의 펄스폭 길이를 연산할 수 있다.
다음, 신호 처리 장치(170)는, 픽셀 게인, 계조 비율, 및 펄스폭 길이에 기초하여, 복수의 계조 보상 모드에 대한 케이스 분류를 수행할 수 있다(S1135).
한편, 신호 처리 장치(170)는, 입력 계조와 변환되는 입력 계조에 기초하여, 복수의 게조 보상 모드 중 어느 하나를 선택할 수 있다.
예를 들어, 신호 처리 장치(170)는, 입력 계조와 변환되는 입력 계조가, 모두 기준 계조(Cbnd) 미만인 제1 케이스인 지 여부를 판단하고(S1142), 해당하는 경우, 제1 계조 보상 모드를 수행할 수 있다(S1152).
다른 예로, 신호 처리 장치(170)는, 입력 계조가 기준 계조(Cbnd) 미만이고, 변환되는 입력 계조가, 기준 계조(Cbnd) 초과인 제2 케이스인 지 여부를 판단하고(S1144), 해당하는 경우, 제2 계조 보상 모드를 수행할 수 있다(S1154).
또 다른 예로, 신호 처리 장치(170)는, 입력 계조가 기준 계조(Cbnd) 초과이고, 변환되는 입력 계조가, 기준 계조(Cbnd) 미만인 제3 케이스인 지 여부를 판단하고(S1146), 해당하는 경우, 제3 계조 보상 모드를 수행할 수 있다(S1156).
또 다른 예로, 신호 처리 장치(170)는, 입력 계조와 변환되는 입력 계조가, 모두 기준 계조(Cbnd) 초과인 제4 케이스인 지 여부를 판단하고(S1148), 해당하는 경우, 제4 계조 보상 모드를 수행할 수 있다(S1158).
이에 따라, 픽셀 간의 휘도 균일성을 유지할 수 있게 된다. 특히, 입력 계조에 따라 휘도 균일성을 유지하면서 플릭커를 저감할 수 있게 된다.
도 12 내지 도 14는 도 11의 설명에 참조되는 도면이다.
먼저, 도 12는 본 개시의 일 실시예에 따른 신호 처리 장치의 내부 블록도의 일예이다.
도면을 참조하면, 본 개시의 일 실시예에 따른 신호 처리 장치(170)는, 픽셀 게인 연산부(1212)와, 계조 비율 연산부(1214)와, 펄스 길이 연산부(1216), 케이스 분류뷰(1218), 케이스 선택부(1220), 및 계조 보상부(1230), 및 출력부(1235)를 구비할 수 있다.
픽셀 게인 연산부(1212)는, 도 13의 제1 픽셀(pixel1)의 GRa 그래프의 기울기 또는 제2 픽셀(pixel2)의 GRb 그래프의 기울기를 연산할 수 있다.
예를 들어, 픽셀 게인 연산부(1212)는, 제1 픽셀(pixel1)의 기준 계조(Cbnd) 초과의 입력 계조 대비 발광 다이오드의 휘도의 증가량을 연산할 수 있다.
한편, 픽셀 게인 연산부(1212)는, 제1 픽셀(pixel1)의 기준 계조(Cbnd) 미만의 입력 계조 대비 발광 다이오드의 휘도의 증가량을 연산할 수 있다.
픽셀 게인 연산부(1212)는, 발광 다이오드의 휘도의 증가량과 기준 증가량의 비율인 픽셀 게인을, 하기의 수학식 1과 같이, 연산할 수 있다.
[수학식 1]
g=At/A=Bt/B
여기서, g는 픽셀 게인을 나타내며, At는 기준 계조(Cbnd) 미만의 기준 휘도 증가량을 나타내며, A는 기준 계조(Cbnd) 미만의 휘도 증가량을 나타내며, Bt는 기준 계조(Cbnd) 초과의 기준 휘도 증가량을 나타내며, B는 기준 계조(Cbnd) 초과의 휘도 증가량을 나타낼 수 있다.
다른 예로, 픽셀 게인 연산부(1212)는, 제2 픽셀(pixel2)의 기준 계조(Cbnd) 초과의 입력 계조 대비 발광 다이오드의 휘도의 증가량을 연산할 수 있다.
한편, 픽셀 게인 연산부(1212)는, 제2 픽셀(pixel2)의 기준 계조(Cbnd) 미만의 입력 계조 대비 발광 다이오드의 휘도의 증가량을 연산할 수 있다.
한편, 계조 비율 연산부(1214)는, 영상 신호의 입력 계조 중 기준 계조(Cbnd) 초과의 비율과 기준 계조(Cbnd) 미만의 비율인 계조 비율(R)을 연산할 수 있다.
구체적으로, 계조 비율 연산부(1214)는, 영상 신호의 입력 계조 중 기준 계조(Cbnd) 초과인 고계조 대비 기준 레벨 이하인 저계조의 비율(R)을, 하기의 수학식 2와 같이, 연산할 수 있다.
[수학식 2]
R= A/B
다음, 펄스 길이 연산부(1216)는, 입력 계조에 따라, 구동 제어부(285)에서 출력되는 데이터 신호의 펄스폭 길이(pulse length)를 연산할 수 있다.
한편, 펄스 길이 연산부(1216)는, 데이터 신호가 펄스 폭 가변(PWM) 기반의 신호인 경우, PWM 펄스의 펄스폭 길이를 연산할 수 있다.
케이스 분류뷰(1218)는, 도 11의 케이스 분류(S1135) 등과 같이, 픽셀 게인, 계조 비율, 및 펄스폭 길이에 기초하여, 복수의 계조 보상 모드에 대한 케이스 분류를 수행할 수 있다.
다음, 케이스 선택부(1220)는, 입력 계조와 변환되는 입력 계조에 기초하여, 복수의 게조 보상 모드 중 어느 하나를 선택할 수 있다.
예를 들어, 케이스 선택부(1220)는, 입력 계조와 변환되는 입력 계조가, 모두 기준 계조(Cbnd) 미만인 제1 케이스 경우, 제1 계조 보상 모드를 선택할 수 있다.
다른 예로, 케이스 선택부(1220)는, 입력 계조가 기준 계조(Cbnd) 미만이고, 변환되는 입력 계조가, 기준 계조(Cbnd) 초과인 제2 케이스인 경우, 제2 계조 보상 모드를 선택할 수 있다.
또 다른 예로, 케이스 선택부(1220)는, 입력 계조가 기준 계조(Cbnd) 초과이고, 변환되는 입력 계조가, 기준 계조(Cbnd) 미만인 제3 케이스인 경우, 제3 계조 보상 모드를 선택할 수 있다.
또 다른 예로, 케이스 선택부(1220)는, 입력 계조와 변환되는 입력 계조가, 모두 기준 계조(Cbnd) 초과인 제4 케이스인 경우, 제4 계조 보상 모드를 선택할 수 있다.
다음, 계조 보상부(1230)는, 케이스 선택부(1220)에서 선택된 게조 보상 모드에 따라, 계조 보상 모드를 수행할 수 있다.
예를 들어, 계조 보상부(1230) 내의 제1 계조 보상부(1232)는, 선택된 제1 게조 보상 모드에 따라, 제1 계조 보상 모드를 수행할 수 있다.
다른 예로, 계조 보상부(1230) 내의 제2 계조 보상부(1234)는, 선택된 제2 게조 보상 모드에 따라, 제2 계조 보상 모드를 수행할 수 있다.
또 다른 예로, 계조 보상부(1230) 내의 제3 계조 보상부(1236)는, 선택된 제3 게조 보상 모드에 따라, 제3 계조 보상 모드를 수행할 수 있다.
또 다른 예로, 계조 보상부(1230) 내의 제4 계조 보상부(1238)는, 선택된 제4 게조 보상 모드에 따라, 제4 계조 보상 모드를 수행할 수 있다.
한편, 출력부(1235)는, 계조 보상부(1230)에서 계조 보상된 신호를 출력할 수 있다.
구체적으로, 출력부(1235)는, 계조 보상부(1230)에서 계조 보상된 계조를 포함하는 영상 신호를 구동 제어부(285) 등으로 출력할 수 있다.
이에 따라, 픽셀 간의 휘도 균일성을 유지할 수 있게 된다. 특히, 입력 계조에 따라 휘도 균일성을 유지하면서 플릭커를 저감할 수 있게 된다.
도 13은 도 11 또는 도 12의 설명에 참조되는 도면이다.
도면을 참조하면, 도 13은 본 개시의 실시예에 따라 구동 제어부에 입력되는 영상 신호의 입력 계조 대비 발광 다이오드의 휘도의 예를 도시하는 도면이다.
도면을 참조하면, 가로축은 구동 제어부에 입력되는 영상 신호의 입력 계조를 나타내며, 세로축은 발광 다이오드의 휘도를 나타낼 수 있다.
도면에서의 GRa은 제1 픽셀(pixel1)의 입력 계조 대비 실제 발광 다이오드의 휘도를 나타낼 수 있다.
도면에서의 GRb은 제2 픽셀(pixel2)의 입력 계조 대비 실제 발광 다이오드의 휘도를 나타낼 수 있다.
도면에서의 GRr은 입력 계조 대비 발광 다이오드의 목표 휘도를 나타낼 수 있다.
한편, 영상 신호의 입력 계조가 Xcal인 경우, 캘리브레이션 측정이 수행될 수 있다.
한편, 신호 처리 장치(170)는, 영상 신호의 입력 계조가 기준 계조(Cbnd)인 경우, 복수의 서브 프레임 기간에 각각 입력 계조를 할당할 수 있다.
즉, 신호 처리 장치(170)는, 입력 계조가 기준 계조(Cbnd)인 경우, 처음으로, 복수의 서브 프레임 기간에 각각 입력 계조를 할당할 수 있다.
한편, 신호 처리 장치(170)는, 복수의 서브 프레임 기간에 각각 계조가 할당되는 계조를 기준 계조(Cbnd)로 설정할 수 있다. 이에 따라, 픽셀 간의 휘도 균일성을 유지할 수 있게 된다.
한편, 신호 처리 장치(170)는, Xcal의 입력 계조에서의 제1 픽셀(pixel1)의 발광 다이오드의 휘도가 La인 경우, GRa와 같은 그래프와 같은, 입력 계조 대비 휘도의 증가량을 연산할 수 있다.
한편, 신호 처리 장치(170)는, Xcal의 입력 계조에서의 제2 픽셀(pixel2)의 발광 다이오드의 휘도가 Lb인 경우, GRb와 같은 그래프와 같은, 입력 계조 대비 휘도의 증가량을 연산할 수 있다.
한편, 신호 처리 장치(170)는, Xcal의 입력 계조에서의 제1 픽셀(pixel1)의 발광 다이오드의 휘도와 제2 픽셀(pixel2)의 발광 다이오드의 휘도에 기초하여, GRr와 같은 그래프와 같은, 입력 계조 대비 휘도의 기준 증가량을 연산할 수 있다.
한편, 본 개시의 일 실시예에 따른 신호 처리 장치(170)는, 제1 픽셀(pixel1)의 입력 계조가 기준 계조(Cbnd) 미만인 경우, 제1 픽셀(pixel1)의 입력 계조를 감소시키는 제1 계조 보상 모드를 수행하고, 제1 픽셀(pixel1) 보다 낮은 휘도인 증가량을 가지는 제2 픽셀(pixel2)의 입력 계조가 기준 계조(Cbnd) 미만인 경우, 제2 픽셀(pixel2)의 입력 계조를 증가시켜, 증가되는 제2 픽셀(pixel2)의 입력 계조가, 기준 계조(Cbnd)를 초과하도록 제어하는 제2 계조 보상 모드를 수행한다.
한편, 신호 처리 장치(170)는, 입력 계조와 변환되는 입력 계조가, 모두 기준 계조(Cbnd) 미만인 제1 케이스인 경우, 제1 계조 보상 모드를 수행한다.
한편, 신호 처리 장치(170)는, 하기의 수학식 3과 같이, 제1 픽셀(pixel1)의 게인(g) 또는 제2 픽셀(pixel2)의 게인(g)에 기초하여, 제1 계조 보상 모드가 수행되도록 제어할 수 있다.
[수학식 3]
Xnew=At/A*Xorg=g*Xorg
여기서, Xnew는 입력 계조를 나타내며, Xorg는, 변환되는 입력 계조를 나타내며, g는 픽셀 게인을 나타내며, At는 기준 계조(Cbnd) 미만의 기준 휘도 증가량을 나타내며, A는 기준 계조(Cbnd) 미만의 휘도 증가량을 나타낼 수 있다
도면에서는, 제1 픽셀(pixel1)의 제1 계조 보상 모드 수행시, Xorg1의 입력 계조가, 감소되어, xnew1의 입력 계조로 변환되는 것을 예시한다.
즉, 도면과 같이, 신호 처리 장치(170)는, 제1 계조 보상 모드 수행시, 제1 픽셀(pixel1)이 기준 계조(Cbnd) 미만인 경우, 제1 픽셀(pixel1)의 입력 계조를 감소시킬 수 있다.
한편, 도면에서는, 제2 픽셀(pixel2)의 제1 계조 보상 모드 수행시, Xorg1의 입력 계조가, 증가하여, xa의 입력 계조로 변환되는 것을 예시한다.
즉, 도면과 같이, 신호 처리 장치(170)는, 제1 계조 보상 모드 수행시, 제2 픽셀(pixel2)이 기준 계조(Cbnd) 미만인 경우, 제2 픽셀(pixel2)의 입력 계조를 증가시킬 수 있다. 이에 따라, 픽셀 간의 휘도 균일성을 유지할 수 있게 된다.
한편, 신호 처리 장치(170)는, 입력 계조가 기준 계조(Cbnd) 미만이고, 변환되는 입력 계조가, 기준 계조(Cbnd) 초과인 제2 케이스인 경우, 제2 계조 보상 모드를 수행할 수 있다.
한편, 신호 처리 장치(170)는, 하기의 수학식 4와 같이, 제1 픽셀(pixel1)의 게인(g) 또는 제2 픽셀(pixel2)의 게인(g), 및 기준 레벨 이하인 저계조와 기준 레벨 초과인 고계조의 비율(R)에 기초하여, 제2 계조 보상 모드가 수행되도록 제어할 수 있다.
[수학식 4]
Xnew=At/B*Xorg+Cbnd-A/B*Cbnd
=A/B*At/A*Xorg+Cbnd-A/B*Cbnd
=R*g*Xorg+Cbnd-R*Cbnd
여기서, Xnew는 입력 계조를 나타내며, Xorg는, 변환되는 입력 계조를 나타내며, B는 기준 계조(Cbnd) 초과의 휘도 증가량을 나타내며, Cbnd는 기준 계조를 나타낼 수 있다.
도면에서는, 제1 픽셀(pixel1)의 제2 계조 보상 모드 수행시, Xorg2의 입력 계조가, 증가되어, 기준 계조(Cbnd) 초과인 xnew2의 입력 계조로 변환되는 것을 예시한다.
즉, 도면과 같이, 신호 처리 장치(170)는, 신호 처리 장치(170)는, 제2 픽셀(pixel2)의 입력 계조가 기준 계조(Cbnd) 미만인 제1 레벨(Xorg2)인 경우, 제2 계조 보상 모드에 따라, 제2 픽셀(pixel2)의 입력 계조를 기준 계조(Cbnd) 초과인 제2 레벨(Xnew2)로 증가시킬 수 있다. 이에 따라, 픽셀 간의 휘도 균일성을 유지할 수 있게 된다.
한편, 신호 처리 장치(170)는, 제1 계조 보상 모드에서의 제1 픽셀(pixel1)의 입력 계조의 감소량의 크기(Xorg1-Xnew1) 보다, 제2 계조 보상 모드에서의 제2 픽셀(pixel2)의 입력 계조의 증가량의 크기(Xnew2-Xorg2)가 더 크도록 제어할 수 있다. 이에 따라, 픽셀 간의 휘도 균일성을 유지할 수 있게 된다.
한편, 신호 처리 장치(170)는, 제1 픽셀(pixel1)의 입력 계조가 기준 계조(Cbnd) 미만인 제1 레벨(Xorg2)인 경우, 제1 계조 보상 모드에 따라, 제1 픽셀(pixel1)의 입력 계조를 기준 계조(Cbnd) 미만인 제3 레벨(Xb)로 감소시킬 수 있다. 이에 따라, 픽셀 간의 휘도 균일성을 유지할 수 있게 된다.
한편, 신호 처리 장치(170)는, 입력 계조가 기준 계조(Cbnd) 초과이고, 변환되는 입력 계조가, 기준 계조(Cbnd) 미만인 경우, 제3 계조 보상 모드를 수행할 수 있다.
예를 들어, 신호 처리 장치(170)는, 제1 픽셀(pixel1)의 입력 계조가 기준 계조(Cbnd) 초과인 경우, 제1 픽셀(pixel1)의 입력 계조를 감소시켜, 감소되는 제1 픽셀(pixel1)의 입력 계조가, 기준 계조(Cbnd) 미만이 되도록 제어하는 제3 계조 보상 모드를 수행할 수 있다.
한편, 신호 처리 장치(170)는, 하기의 수학식 5와 같이, 제1 픽셀(pixel1)의 게인(g) 또는 제2 픽셀(pixel2)의 게인(g), 및 기준 레벨 이하인 저계조와 기준 레벨 초과인 고계조의 비율(R)에 기초하여, 제3 계조 보상 모드가 수행되도록 제어할 수 있다.
[수학식 5]
Xnew=Bt/A*Xorg-Bt/A&Cbnd+At/A*Cbnd
=B/A*Bt/B*Xorg- B/A*Bt/B*Cbnd+At/A*Cbnd
=1/R*g*Xorg-1/R*g*Cbnd+g*Cbnd
여기서, Xnew는 입력 계조를 나타내며, Xorg는, 변환되는 입력 계조를 나타내며, B는 기준 계조(Cbnd) 초과의 휘도 증가량을 나타내며, g는 픽셀 게인을 나타낼 수 있다.
도면에서는, 제1 픽셀(pixel1)의 제3 계조 보상 모드 수행시, Xorg3의 입력 계조가, 감소되어, 기준 계조(Cbnd) 미만인 xnew3의 입력 계조로 변환되는 것을 예시한다.
즉, 도면과 같이, 신호 처리 장치(170)는, 제1 픽셀(pixel1)의 입력 계조가 기준 계조(Cbnd) 초과인 제4 레벨(Xorg3)인 경우, 제1 픽셀(pixel1)의 입력 계조를 기준 계조(Cbnd) 미만인 제5 레벨(Xnew3)로 감소시킬 수 있다. 이에 따라, 픽셀 간의 휘도 균일성을 유지할 수 있게 된다.
한편, 신호 처리 장치(170)는, 제2 픽셀(pixel2)의 입력 계조가 기준 계조(Cbnd) 초과인 제4 레벨(Xorg3)인 경우, 제2 픽셀(pixel2)의 입력 계조를 기준 계조(Cbnd) 초과인 제6 레벨(Xc)로 증가시킬 수 있다.
한편, 신호 처리 장치(170)는, 입력 계조와 변환되는 입력 계조가, 모두 기준 계조(Cbnd) 초과인 경우, 제4 계조 보상 모드를 수행할 수 있다.
예를 들어, 신호 처리 장치(170)는, 제2 픽셀(pixel2)이 기준 계조(Cbnd) 초과인 경우, 제2 픽셀(pixel2)의 입력 계조를 증가시키는 제4 계조 보상 모드를 수행할 수 있다.
한편, 신호 처리 장치(170)는, 하기의 수학식 6과 같이, 제1 픽셀(pixel1)의 게인(g) 또는 제2 픽셀(pixel2)의 게인(g), 및 기준 레벨 이하인 저계조와 기준 레벨 초과인 고계조의 비율(R)에 기초하여, 제4 계조 보상 모드가 수행되도록 제어할 수 있다.
[수학식 6]
Xnew=Bt/B*Xorg-Bt/B*bnd+At/B*Cbnd-A/B*Cbnd
=Bt/B*Xorg-Bt/B*Cbnd+A/B*At/A*Cbnd-A/B*Cbnd
=g*Xorg-g*Cbnd+R*g*Cbnd-R*Cbnd
여기서, Xnew는 입력 계조를 나타내며, Xorg는, 변환되는 입력 계조를 나타내며, B는 기준 계조(Cbnd) 초과의 휘도 증가량을 나타내며, g는 픽셀 게인을 나타낼 수 있다.
도면에서는, 제2 픽셀(pixel2)의 제4 계조 보상 모드 수행시, Xorg4의 입력 계조가, 증가되어, 기준 계조(Cbnd) 초과인 xnew4의 입력 계조로 변환되는 것을 예시한다.
즉, 도면과 같이, 신호 처리 장치(170)는, 제2 픽셀(pixel2)의 입력 계조가 기준 계조(Cbnd) 초과인 Xorg4인 경우, 제2 픽셀(pixel2)의 입력 계조를 기준 계조(Cbnd) 초과인 Xnew4로 증가시킬 수 있다. 이에 따라, 픽셀 간의 휘도 균일성을 유지할 수 있게 된다.
한편, 신호 처리 장치(170)는, 제4 계조 보상 모드 수행시, 제1 픽셀(pixel1)이 기준 계조(Cbnd) 초과인 경우, 제1 픽셀(pixel1)의 입력 계조를 감소시키며, 감소된 제1 픽셀(pixel1)의 입력 계조(Xd)가 기준 계조(Cbnd)를 초과하도록 제어할 수 있다. 이에 따라, 픽셀 간의 휘도 균일성을 유지할 수 있게 된다.
한편, 신호 처리 장치(170)는, 제4 계조 보상 모드 수행시, 제1 픽셀(pixel1)의 입력 계조의 감소량의 크기(Xorg-Xd) 보다, 제4 계조 보상 모드에서의 제2 픽셀(pixel2)의 입력 계조의 증가량의 크기(Xnew4-Xorg4)가 더 크도록 제어할 수 있다. 이에 따라, 픽셀 간의 휘도 균일성을 유지할 수 있게 된다.
한편, 본 개시의 다른 실시예에 따른 신호 처리 장치(170)는, 소정 픽셀(pixel2)의 입력 계조가 기준 계조(Cbnd) 미만인 경우, 픽셀(pixel2)의 입력 계조를 증가시켜, 증가되는 픽셀(pixel2)의 입력 계조가, 기준 계조(Cbnd)를 초과하도록 제어한다. 이에 따라, 픽셀 간의 휘도 균일성을 유지할 수 있게 된다. 특히, 입력 계조에 따라 휘도 균일성을 유지하면서 플릭커를 저감할 수 있게 된다.
이때, 신호 처리 장치(170)는, 제2 픽셀(pixel1)의 입력 계조가 기준 계조(Cbnd) 초과인 경우, 제2 픽셀(pixel1)의 입력 계조를 감소시켜, 감소되는 제2 픽셀(pixel1)의 입력 계조가, 기준 계조(Cbnd) 미만이 되도록 제어할 수 있다.
본 개시의 또 다른 실시예에 따른 신호 처리 장치(170)는, 소정 픽셀(pixel1)의 입력 계조가 기준 계조(Cbnd) 초과인 경우, 픽셀의 입력 계조를 감소시켜, 감소되는 픽셀(pixel1)의 입력 계조가, 기준 계조(Cbnd) 미만이 되도록 제어한다. 이에 따라, 픽셀 간의 휘도 균일성을 유지할 수 있게 된다. 특히, 입력 계조에 따라 휘도 균일성을 유지하면서 플릭커를 저감할 수 있게 된다.
도 14는 본 개시의 실시예에 따른 계조 할당 방법의 일예를 나타내는 도면이다.
도면을 참조하면, 신호 처리 장치(170)는, 복수의 서브 프레임이 4개의 서브 프레임인 경우, 신호 처리 장치(170)는, 도면과 같이, 입력 계조를 할당할 수 있다.
예를 들어, 신호 처리 장치(170)는, 제1 계조인 경우, DIC1과 같이, 제1 서브 프레임에만 입력 계조를 할당할 수 있다.
한편, 신호 처리 장치(170)는, 제2 계조인 경우, DIC2과 같이, 제1 서브 프레임과 제2 서브 프레임에만 입력 계조를 할당할 수 있다.
한편, 신호 처리 장치(170)는, 제3 계조인 경우, DIC3과 같이, 제1 서브 프레임과 제2 서브 프레임과 제3 서브 프레임에만 입력 계조를 할당할 수 있다.
한편, 신호 처리 장치(170)는, 제4 계조인 경우, DIC4과 같이, 제1 서브 프레임 내지 제4 서브 프레임에 각각 입력 계조를 할당할 수 있다.
이에 따라, 신호 처리 장치(170)는, 상술한 기준 계조(Cbnd)를 제4 계조로 설정할 수 있다.
한편, 신호 처리 장치(170)는, 제5 계조인 경우, DIC5과 같이, 제1 서브 프레임 내지 제4 서브 프레임에 각각 입력 계조를 할당한 후, 제1 서브 프레임에 추가 계조를 할당할 수 있다.
한편, 신호 처리 장치(170)는, 제6 계조인 경우, DIC6과 같이, 제1 서브 프레임 내지 제4 서브 프레임에 각각 입력 계조를 할당한 후, 제1 서브 프레임과 제2 서브 프레임에 추가 계조를 할당할 수 있다. 이에 따라, 입력 계조에 따라 휘도 균일성을 유지하면서 플릭커를 저감할 수 있게 된다.
이상에서는 본 개시의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 개시는 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 개시의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 개시의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.

Claims (20)

  1. 복수의 발광 다이오드를 구비하는 패널;
    영상 신호를 출력하는 신호 처리 장치;
    상기 영상 신호에 기초하여, 상기 복수의 발광 다이오드에, 복수의 서브 프레임 기간 별로 스캔 신호를 출력하고, 영상 표시를 위한 데이터 신호를 출력하는 구동 제어부;를 포함하고,
    상기 신호 처리 장치는,
    제1 픽셀의 입력 계조가 기준 계조 미만인 경우, 상기 제1 픽셀의 입력 계조를 감소시키는 제1 계조 보상 모드를 수행하고,
    상기 제1 픽셀 보다 낮은 휘도인 증가량을 가지는 제2 픽셀의 입력 계조가 상기 기준 계조 미만인 경우, 상기 제2 픽셀의 입력 계조를 증가시켜, 상기 증가되는 상기 제2 픽셀의 입력 계조가, 상기 기준 계조를 초과하도록 제어하는 제2 계조 보상 모드를 수행하는 영상표시장치.
  2. 제1항에 있어서,
    상기 신호 처리 장치는,
    상기 제1 계조 보상 모드 수행시,
    상기 제1 픽셀이 상기 기준 계조 미만인 경우, 상기 제1 픽셀의 입력 계조를 감소시키며,
    상기 제2 픽셀이 상기 기준 계조 미만인 경우, 상기 제2 픽셀의 입력 계조를 증가시키는 것인 영상표시장치.
  3. 제1항에 있어서,
    상기 신호 처리 장치는,
    상기 제1 계조 보상 모드에서의 상기 제1 픽셀의 입력 계조의 감소량의 크기 보다, 상기 제2 계조 보상 모드에서의 상기 제2 픽셀의 입력 계조의 증가량의 크기가 더 크도록 제어하는 것인 영상표시장치.
  4. 제1항에 있어서,
    상기 신호 처리 장치는,
    상기 제2 픽셀의 입력 계조가 상기 기준 계조 미만인 제1 레벨인 경우, 상기 제2 픽셀의 입력 계조를 상기 기준 계조 초과인 제2 레벨로 증가시키는 것인 영상표시장치.
  5. 제4항에 있어서,
    상기 신호 처리 장치는,
    상기 제1 픽셀의 입력 계조가 상기 기준 계조 미만인 상기 제1 레벨인 경우, 상기 제1 픽셀의 입력 계조를 상기 기준 계조 미만인 제3 레벨로 감소시키는 것인 영상표시장치.
  6. 제1항에 있어서,
    상기 신호 처리 장치는,
    상기 제1 픽셀의 입력 계조가 상기 기준 계조 초과인 경우, 상기 제1 픽셀의 입력 계조를 감소시켜, 상기 감소되는 상기 제1 픽셀의 입력 계조가, 상기 기준 계조 미만이 되도록 제어하는 제3 계조 보상 모드를 수행하는 것인 영상표시장치.
  7. 제6항에 있어서,
    상기 신호 처리 장치는,
    상기 제1 픽셀의 입력 계조가 상기 기준 계조 초과인 제4 레벨인 경우, 상기 제1 픽셀의 입력 계조를 상기 기준 계조 미만인 제5 레벨로 감소시키는 것인 영상표시장치.
  8. 제7항에 있어서,
    상기 신호 처리 장치는,
    상기 제2 픽셀의 입력 계조가 상기 기준 계조 초과인 상기 제4 레벨인 경우, 상기 제2 픽셀의 입력 계조를 상기 기준 계조 초과인 제6 레벨로 증가시키는 것인 영상표시장치.
  9. 제1항에 있어서,
    상기 신호 처리 장치는,
    상기 제2 픽셀이 기준 계조 초과인 경우, 상기 제2 픽셀의 입력 계조를 증가시키는 제4 계조 보상 모드를 수행하는 것인 영상표시장치.
  10. 제9항에 있어서,
    상기 신호 처리 장치는,
    상기 제4 계조 보상 모드 수행시,
    상기 제1 픽셀이 상기 기준 계조 초과인 경우, 상기 제1 픽셀의 입력 계조를 감소시키며, 상기 감소된 상기 제1 픽셀의 입력 계조가 상기 기준 계조를 초과하도록 제어하는 것인 영상표시장치.
  11. 제9항에 있어서,
    상기 신호 처리 장치는,
    상기 제4 계조 보상 모드 수행시, 상기 제1 픽셀의 입력 계조의 감소량의 크기 보다, 상기 제4 계조 보상 모드에서의 상기 제2 픽셀의 입력 계조의 증가량의 크기가 더 크도록 제어하는 것인 영상표시장치.
  12. 제1항에 있어서,
    상기 신호 처리 장치는,
    상기 복수의 서브 프레임 기간에 각각 계조가 할당되는 계조를 상기 기준 계조로 설정하는 것인 영상표시장치.
  13. 제1항에 있어서,
    상기 신호 처리 장치는,
    상기 제1 픽셀의 게인 또는 상기 제2 픽셀의 게인에 기초하여, 상기 제1 계조 보상 모드가 수행되도록 제어하는 것인 영상표시장치.
  14. 제1항에 있어서,
    상기 신호 처리 장치는,
    상기 제1 픽셀의 게인 또는 상기 제2 픽셀의 게인, 및 상기 기준 레벨 이하인 저계조와 상기 기준 레벨 초과인 고계조의 비율에 기초하여, 상기 제2 계조 보상 모드가 수행되도록 제어하는 것인 영상표시장치.
  15. 제6항에 있어서,
    상기 신호 처리 장치는,
    상기 제1 픽셀의 게인 또는 상기 제2 픽셀의 게인, 및 상기 기준 레벨 이하인 저계조와 상기 기준 레벨 초과인 고계조의 비율에 기초하여, 상기 제3 계조 보상 모드가 수행되도록 제어하는 것인 영상표시장치.
  16. 제9항에 있어서,
    상기 신호 처리 장치는,
    상기 제1 픽셀의 게인 또는 상기 제2 픽셀의 게인, 및 상기 기준 레벨 이하인 저계조와 상기 기준 레벨 초과인 고계조의 비율에 기초하여, 상기 제4 계조 보상 모드가 수행되도록 제어하는 것인 영상표시장치.
  17. 복수의 발광 다이오드를 구비하는 패널;
    영상 신호를 출력하는 신호 처리 장치;
    상기 영상 신호에 기초하여, 상기 복수의 발광 다이오드에, 복수의 서브 프레임 기간 별로 스캔 신호를 출력하고, 영상 표시를 위한 데이터 신호를 출력하는 구동 제어부;를 포함하고,
    상기 신호 처리 장치는,
    소정 픽셀의 입력 계조가 상기 기준 계조 미만인 경우, 상기 픽셀의 입력 계조를 증가시켜, 상기 증가되는 상기 픽셀의 입력 계조가, 상기 기준 계조를 초과하도록 제어하는 영상표시장치.
  18. 제17항에 있어서,
    상기 신호 처리 장치는,
    상기 제2 픽셀의 입력 계조가 상기 기준 계조 초과인 경우, 상기 제2 픽셀의 입력 계조를 감소시켜, 상기 감소되는 상기 제2 픽셀의 입력 계조가, 상기 기준 계조 미만이 되도록 제어하는 것인 영상표시장치.
  19. 복수의 발광 다이오드를 구비하는 패널;
    영상 신호를 출력하는 신호 처리 장치;
    상기 영상 신호에 기초하여, 상기 복수의 발광 다이오드에, 복수의 서브 프레임 기간 별로 스캔 신호를 출력하고, 영상 표시를 위한 데이터 신호를 출력하는 구동 제어부;를 포함하고,
    상기 신호 처리 장치는,
    소정 픽셀의 입력 계조가 기준 계조 초과인 경우, 상기 픽셀의 입력 계조를 감소시켜, 상기 감소되는 상기 픽셀의 입력 계조가, 상기 기준 계조 미만이 되도록 제어하는 영상표시장치.
  20. 복수의 영상표시장치;를 포함하며,
    상기 영상표시장치는,
    제1항 내지 제19항 중 어느 한 항의 영상표시장치를 포함하는 비디오 월.
PCT/KR2024/000518 2024-01-11 2024-01-11 영상표시장치 및 이를 구비하는 비디오 월 Pending WO2025150586A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2024/000518 WO2025150586A1 (ko) 2024-01-11 2024-01-11 영상표시장치 및 이를 구비하는 비디오 월

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2024/000518 WO2025150586A1 (ko) 2024-01-11 2024-01-11 영상표시장치 및 이를 구비하는 비디오 월

Publications (1)

Publication Number Publication Date
WO2025150586A1 true WO2025150586A1 (ko) 2025-07-17

Family

ID=96387164

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2024/000518 Pending WO2025150586A1 (ko) 2024-01-11 2024-01-11 영상표시장치 및 이를 구비하는 비디오 월

Country Status (1)

Country Link
WO (1) WO2025150586A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102099709B1 (ko) * 2013-06-19 2020-04-13 삼성디스플레이 주식회사 표시 패널 구동부, 이를 이용한 표시 패널 구동 방법 및 이를 포함하는 표시 장치
KR20200072738A (ko) * 2018-12-13 2020-06-23 주식회사 루멘스 엘이디 디스플레이의 휘도 보정 방법 및 시스템
KR20220130302A (ko) * 2021-03-17 2022-09-27 삼성디스플레이 주식회사 표시 장치
KR102536685B1 (ko) * 2016-02-26 2023-05-26 삼성디스플레이 주식회사 휘도 보정 시스템 및 표시 패널의 휘도 보정 방법
KR102621873B1 (ko) * 2016-01-22 2024-01-08 삼성디스플레이 주식회사 표시 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102099709B1 (ko) * 2013-06-19 2020-04-13 삼성디스플레이 주식회사 표시 패널 구동부, 이를 이용한 표시 패널 구동 방법 및 이를 포함하는 표시 장치
KR102621873B1 (ko) * 2016-01-22 2024-01-08 삼성디스플레이 주식회사 표시 장치
KR102536685B1 (ko) * 2016-02-26 2023-05-26 삼성디스플레이 주식회사 휘도 보정 시스템 및 표시 패널의 휘도 보정 방법
KR20200072738A (ko) * 2018-12-13 2020-06-23 주식회사 루멘스 엘이디 디스플레이의 휘도 보정 방법 및 시스템
KR20220130302A (ko) * 2021-03-17 2022-09-27 삼성디스플레이 주식회사 표시 장치

Similar Documents

Publication Publication Date Title
WO2016056787A1 (en) Display device and method of controlling the same
WO2020139018A2 (en) Signal processing device and image display apparatus including the same
WO2021040445A1 (en) Image display apparatus
WO2020149619A1 (ko) 비디오 월
WO2020085781A1 (ko) 신호 처리 장치 및 이를 구비하는 영상표시장치
WO2022097934A1 (ko) 디스플레이 장치
WO2022085988A1 (ko) 디스플레이 장치
WO2021060808A1 (en) Signal processing device and image display apparatus including same
WO2020139017A1 (en) Image display apparatus
WO2021085679A1 (ko) 신호 처리 장치 및 이를 구비하는 영상표시장치
EP4022597A1 (en) Image display apparatus
WO2020185035A1 (ko) 비디오 월
WO2019078541A1 (en) IMAGE DISPLAY APPARATUS
WO2019078542A1 (en) Image display apparatus
WO2025150586A1 (ko) 영상표시장치 및 이를 구비하는 비디오 월
WO2025005313A1 (ko) 영상표시장치 및 이를 구비하는 비디오 월
WO2021049857A1 (en) Signal processing device and image display apparatus including the same
WO2025135264A1 (ko) 영상표시장치 및 이를 구비하는 비디오 월
WO2026018943A1 (ko) 영상표시장치 및 이를 구비하는 비디오 월
WO2024262661A1 (ko) 영상표시장치 및 이를 구비하는 비디오 월
WO2023287011A1 (ko) 디스플레이 장치
WO2021221192A1 (ko) 디스플레이 장치, 및 이를 구비하는 영상표시장치
WO2023003055A1 (ko) 영상표시장치
WO2024262662A1 (ko) 영상표시장치 및 이를 구비하는 비디오 월
WO2021085697A1 (ko) 신호 처리 장치 및 이를 구비하는 영상표시장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24917352

Country of ref document: EP

Kind code of ref document: A1